WO2018015282A1 - Schaltungsanordnung zum ansteuern einer induktiven last - Google Patents

Schaltungsanordnung zum ansteuern einer induktiven last Download PDF

Info

Publication number
WO2018015282A1
WO2018015282A1 PCT/EP2017/067786 EP2017067786W WO2018015282A1 WO 2018015282 A1 WO2018015282 A1 WO 2018015282A1 EP 2017067786 W EP2017067786 W EP 2017067786W WO 2018015282 A1 WO2018015282 A1 WO 2018015282A1
Authority
WO
WIPO (PCT)
Prior art keywords
effect transistor
mos field
terminal
field effect
load
Prior art date
Application number
PCT/EP2017/067786
Other languages
English (en)
French (fr)
Inventor
Zoltan Csoka
Octavian Luca
Original Assignee
Continental Automotive Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Continental Automotive Gmbh filed Critical Continental Automotive Gmbh
Priority to US16/315,180 priority Critical patent/US10566967B2/en
Priority to CN201780044845.2A priority patent/CN109478454B/zh
Publication of WO2018015282A1 publication Critical patent/WO2018015282A1/de

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02D—CONTROLLING COMBUSTION ENGINES
    • F02D41/00—Electrical control of supply of combustible mixture or its constituents
    • F02D41/20—Output circuits, e.g. for controlling currents in command coils
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02D—CONTROLLING COMBUSTION ENGINES
    • F02D41/00—Electrical control of supply of combustible mixture or its constituents
    • F02D41/20—Output circuits, e.g. for controlling currents in command coils
    • F02D2041/202—Output circuits, e.g. for controlling currents in command coils characterised by the control of the circuit
    • F02D2041/2041—Output circuits, e.g. for controlling currents in command coils characterised by the control of the circuit for controlling the current in the free-wheeling phase
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02D—CONTROLLING COMBUSTION ENGINES
    • F02D41/00—Electrical control of supply of combustible mixture or its constituents
    • F02D41/20—Output circuits, e.g. for controlling currents in command coils
    • F02D2041/2068—Output circuits, e.g. for controlling currents in command coils characterised by the circuit design or special circuit elements
    • F02D2041/2075—Type of transistors or particular use thereof

Definitions

  • a circuit arrangement for controlling an inductive load relates to a circuit arrangement for driving a connectable to a load terminal load with a ver ⁇ switched between first connection for a high potential to a first supply voltage source and the load terminal first MOS field effect transistor and with a freewheeling diode between the Load connection and a second terminal for a low potential of the first supply ⁇ voltage source is connected, wherein the freewheeling diode is connected with its cathode to the load terminal.
  • the inductive loads to be controlled can be any type of magnetically operated actuators, such as fuel injection valves or motors, as are widely used in a motor vehicle.
  • connection of the inductive load which is not connected to the load connection, is connected to the reference potential via a further MOS field effect transistor and also via a further diode, which is poled in the direction of flow, to the first connection for a high potential of the first supply voltage source.
  • the load terminal is further connected via a reversely poled diode and a third MOS field effect transistor to the terminal for a high potential of a second supply voltage source, wherein the voltage of this second supply voltage source by a factor of 2 to 3 is lower than the voltage of the first supply voltage source.
  • MOS field effect transistor is turned on and consequently only the significantly lower voltage of the second supply voltage source is applied to the inductive load. The stream starts to rise again until it reaches the first
  • MOS field effect transistor is switched off again.
  • the object is achieved by a generic scarf ⁇ tion arrangement in which between the drain and the gate terminal of the first MOS field effect transistor, a series circuit of at least one reverse-poled Zener diode and a diode polarized in the direction of flow is connected and in which a control signal terminal to the gate terminal of the second
  • MOS field effect transistor and is connected via an AND circuit to the gate terminal of the first MOS field effect transistor.
  • the freewheeling diode is used for demagnetization of the inductive load as a current path due to the turned-on second MOS field effect transistor during the pulsating holding phase, while the second MOS field effect transistor can be opened during shutdown, so that the current reduction takes place via the first MOS field effect transistor, the due to the inductive load due to the shutdown process n
  • the second MOS field-effect transistor has a first load path connection and a second load path connection, which is connected to the second connection for the low potential of the first supply voltage source, and a gate connection, wherein between the first load connection connection and the Gatean gleich the load path of a third MOS field effect transistor is connected, wherein the first control signal terminal is connected via an inverter circuit with its gate terminal.
  • MOS field effect transistor is turned on, when the second MOS field effect transistor is turned off, so that the blocking of the second MOS field effect transistor is very fast and thus the conductive path via the first MOS field effect transistor is made very quickly, so that in can rapidly degrade the magnetic field stored in the inductive load.
  • Circuitry are the second and the third
  • MOS field effect transistor formed as n-MOS field effect transistors, each having a substrate diode and are connected so that the substrate diodes are connected in relation to the freewheeling diode in reverse polarity. .
  • the first control signal terminal is connected via a first and a second driver circuit to the gate terminal of the second and the third MOS field-effect transistor.
  • MOS field effect transistors can be used and still the required voltages for these power transistors are provided.
  • Circuitry is the gate of the third
  • MOS field-effect transistor via a first resistor to the second terminal for a low potential of the supply voltage source to its ground connection and connected via a second resistor to the output of the second driver circuit for current limiting.
  • the output of the second driver circuit is connected via a reverse-biased second diode to the second terminal for the low potential of the first supply voltage source. This serves as protection against negative voltages at the output of the second driver circuit.
  • the gate terminal of the third MOS field-effect transistor is connected via a reverse-biased zener diode to the first load terminal of the second MOS field-effect transistor.
  • FIG. 1 is a block diagram of a circuit arrangement according to the invention
  • FIG. 2 shows a MOS field-effect transistor whose drain terminal is connected to its gate terminal via at least one reverse-biased zener diode;
  • Fig. 3 is a circuit diagram of an extended inventive
  • Fig. 4 current and voltage waveforms in a driving operation of an inductive actuator.
  • the first terminal UV of a first supply voltage source VSQ1 is connected to a first load terminal of a power switching element 1, which according to FIG. 2 is designed as a first MOS field effect transistor T1.
  • MOS field-effect transistor Tl is connected to a node INJ_HS, which, on the other hand, is connected via a reverse-poled freewheeling diode FD and a second power switching element 2 connected in series with the second connection GND for a low supply voltage potential of the first supply voltage source VSQ1.
  • an inductive load IL is also connected to its first terminal, wherein the second terminal of the inductive load IL is connected to the second terminal GND of the first supply voltage source VSQ1.
  • the inductive load IL is shown in the example of FIG. 1 with an inductance L, a series-connected ohmic resistor RL1 and a second resistor RL2 connected in parallel with this series circuit as an equivalent circuit diagram.
  • a first control terminal SA1 is connected firstly to the control terminal of the second power switching element 2 and at the other ⁇ hand, via an AND gate and to the control terminal of the first MOS field effect transistor Tl.
  • the output of an OR gate OR is connected, whose two inputs are connected to a second and a third control terminal SA2, SA3.
  • the series circuit of a reverse direction polarized first Zener diode ZDl and a poled in the flow direction of the first diode Dl connected.
  • MOS field effect transistor Tl is also turned on, so that now a current from the first supply voltage source VSQ1 flows via the first power switching element 1 in the inductive load IL, resulting in a current waveform according to the upper diagram of Figure 4, the shows the typical experimentally rising current profile at an inductance.
  • This current is measured and compared with a first threshold, which takes place in a control circuit, not shown, and upon reaching this threshold, the signal CMD_HS at the output of the AND gate AND by a LOW level at the previously switched to HIGH signal terminal S2 or S3 also switched to LOW, as can be seen in the lower diagram of Figure 4.
  • the first MOS field-effect transistor Tl is switched off again, as a result of which the magnetic field built up in the inductive load IL degrades, as a result of an induced voltage causing a current flow which takes place via the freewheeling diode FD and the second power switching element 2.
  • the signal at the control signal input SA2 and SA3 is periodically switched on and off again at equidistant intervals, as can be seen in the lower diagram of FIG.
  • MOS field effect transistor Tl turned on again.
  • the voltage at the node INJ_HS is held at the high value required for the conductivity of the zener diode ZD1, whereby the inductive load IL can discharge quickly.
  • the Zener voltage of the first Zener diode ZD1 is 63 volts
  • the voltage across the first diode D1 connected in series is 0.6 volts
  • the Miller plate voltage is 3 volts
  • the voltage of the first supply voltage source VSQ1 is 12 volts
  • FIG. 3 shows in addition to the circuit components of the inventive circuit arrangement, as already shown in Figure 1, an advantageous embodiment of the second power switching element 2, which allows a very fast opening of the second power switching element 2.
  • the second power switching element 2 is formed with a second MOS field effect transistor T2, whose connected to the freewheeling diode FD connection via the load path of a third MOS field effect transistor T3 with its gate connected is.
  • MOS field-effect transistor T3 is connected via an inverter IV to the first control terminal SA1, so that the second and the third MOS field-effect transistor T2, T3 are each driven in opposite directions.
  • Controlled MOS field effect transistor T3 so that the second MOS field effect transistor T2 blocks quickly and safely.
  • Both the second and the third MOS field-effect transistor T2, T3 are connected with their sources to the anode of the free-wheeling diode FD, whereby their substrate diodes are connected in the opposite polarity as the free-wheeling diode FD, so that thereby no conductive path can arise.
  • the first control terminal SA1 is in the embodiment of Figure 3 via a first driver circuit 3 and a voltage divider R3, R4 to the gate terminal of the second
  • MOS field effect transistor T2 connected.
  • the output of the inverter IV is connected via a second driver circuit 4 and a current limiting resistor R2 to the gate terminal of the third MOS field-effect transistor T3, said gate terminal also having a first resistor R1 to the second terminal of the first supply - VSQ1 voltage source is connected for safe ground connection.
  • the output of the second driver circuit 4 is for protection against negative voltages via a second diode D2, which in
  • Reverse direction is connected to the second terminal for a low potential GND of the first supply voltage source VSQ1.
  • MOS field-effect transistor T3 is also connected via ⁇ bridged via a Zener diode ZD2 for protection against second negative voltages to the gate terminal of the third MOS field effect transistor T3.
  • the driver circuits 3, 4 are supplied by a second supply voltage source VSQ2.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Combustion & Propulsion (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Electronic Switches (AREA)

Abstract

Schaltungsanordnung zum Ansteuern einer induktiven Last Es wird eine Schaltungsanordnung zum Ansteuern einer an einen Lastanschluss (INJ_HS) anschließbaren induktiven Last (IL) beschrieben mit einem zwischen einem ersten Anschluss (UV) für ein hohes Potential einer ersten Versorgungsspannungsquelle (VSQ1) und dem Lastanschluss (INJ_HS) verschalteten ersten MOS-Feldeffekttransistor (T1), mit einer Serienschaltung aus einer Freilaufdiode (FD) und einem zweiten MOS-Feldeffekttransistor (T2), die zwischen dem Lastanschluss (INJ_HS) und einem zweiten Anschluss (GND) für ein niederes Potential der ersten Versorgungsspannungsquelle (VSQ1) ver- schaltet ist, wobei die Freilaufdiode (FD) mit ihrer Kathodemit dem Lastanschluss (INJ_HS) verbunden ist, wobei zwischen dem Drain-und dem Gateanschluss des ersten MOS-Feldeffekttransistors (T1) eine Serienschaltung aus zumindest einer in Sperrrichtung gepolten ersten Zenerdiode (ZD1) und einer in Flussrichtung gepolten ersten Diode (D1) verschaltet ist, und wobei ein erster Steuersignalanschluss (SA1) mit dem Gateanschluss des zweiten MOS-Feldeffekttransistors (T2) und über eine UND-Schaltung (UND) mit dem Gateanschluss des ersten MOS-Feldeffekttransistors (T1) verbunden ist.

Description

Beschreibung
Schaltungsanordnung zum Ansteuern einer induktiven Last Die Erfindung betrifft eine Schaltungsanordnung zum Ansteuern einer an einen Lastanschluss anschließbaren Last mit einem zwischen einem ersten Anschluss für ein hohes Potential einer ersten Versorgungsspannungsquelle und dem Lastanschluss ver¬ schalteten ersten MOS-Feldeffekttransistor und mit einer Freilaufdiode, die zwischen dem Lastanschluss und einem zweiten Anschluss für ein niederes Potential der ersten Versorgungs¬ spannungsquelle verschaltet ist, wobei die Freilaufdiode mit ihrer Kathode mit dem Lastanschluss verbunden ist. Eine solche Schaltungsanordnung ist aus der DE 10 2014 219 048 AI bekannt. Die anzusteuernden induktiven Lasten können jede Art von magnetisch betätigten Aktoren wie beispielsweise Kraftstoffeinspritzventile oder Motoren sein, wie sie in einem Kraftfahrzeug vielfältig verwendet werden.
Der Betrieb solcher Schaltungsanordnungen erfolgt üblicherweise, wie in der Figur 4 der DE 10 2014 219 048 AI dargestellt ist, derart, dass der MOS-Feldeffekttransistor durch Ansteuerung über eine Steuerschaltung, die beispielsweise als Mikroprozessor realisiert sein kann, geschlossen wird, wodurch die induktive Last über den durch den MOS-Feldeffekttransistor realisierten Schalter aus der Versorgungsspannungsquelle bestromt wird. Der Strom steigt dabei auf einen ersten vorgegebenen Schwellwert an, woraufhin der Feldeffekttransistor wieder geöffnet wird und sich die in der induktiven Last gespeicherte magnetische Energie durch einen induzierten Stromfluss über die Freilaufdiode abbaut, bis der Strom einen zweiten geringeren Schwellwert erreicht, woraufhin der Feldeffekttransistor wieder geschlossen wird. Dies wird periodisch fortgesetzt, sodass durch diesen gepulsten Betrieb ein mittlerer Stromfluss in der induktiven Last stattfindet und durch den daraus resultierenden Haltestrom der anzusteuernde magnetische Aktor in der Wunschposition gehalten wird, beispielsweise ein Kraftstoffeinspritzventil geöffnet bleibt. Wenn anschließend der Feldeffekttransistor
nicht-leitend geschaltet wird, baut sich das Magnetfeld in der induktiven Last mittels eines Stroms über die Freilaufdiode nahezu vollständig ab. Eine Schaltungsanordnung gemäß der DE 10 2014 219 048 AI ist zwar relativ einfach mit nur wenigen Bauteilen aufgebaut und hat nur einen Anschluss zu der induktiven Last, jedoch ist der abschließende Abbau der in der induktiven Last gespeicherten magnetischen Energie nur über einen Stromfluss über die
Freilaufdiode mit ihrer geringen Durchlassspannung möglich, sodass dies unerwünscht lange dauern kann.
Durch eine Erweiterung gemäß der DE 102007 006179 AI kann dieses Problem vermieden werden. Dort ist in der Figur 3 der nicht mit dem Lastanschluss verbundene Anschluss der induktiven Last über einen weiteren MOS-Feldeffekttransistor mit dem Bezugspotential verbunden und außerdem über eine weitere in Flussrichtung gepolte Diode mit dem ersten Anschluss für ein hohes Potential der ersten Versorgungsspannungsquelle. Der Lastanschluss ist des Weiteren über eine in Sperrrichtung gepolte Diode sowie einen dritten MOS-Feldeffekttransistor mit dem Anschluss für ein hohes Potential einer zweiten Versorgungsspannungsquelle verbunden, wobei die Spannung dieser zweiten Versorgungsspannungsquelle um einen Faktor 2 bis 3 niedriger als die Spannung der ersten Versorgungsspannungsquelle ist.
Wenn eine solche Schaltungsanordnung zum Ansteuern einer induktiven Last gemäß der Figur 5 der DE 102007006179 AI betrieben wird, wird zunächst durch Schließen des ersten und des zweiten MOS-Feldeffekttransistors ein Strom aus der ersten Versor- gungsspannungsquelle durch die induktive Last fließen, wobei dieser Strom aufgrund der hohen Spannung der ersten Versor- gungsspannungsquelle relativ schnell ansteigt, bis er einen ersten Schwellwert erreicht. Danach wird der erste
MOS-Feldeffekttransistor geschlossen, woraufhin sich das in der induktiven Last gespeicherte Magnetfeld über einen Stromfluss über die erste Diode sowie den zweiten MOS-Feldeffekttransistor abzubauen beginnt, bis der Strom einen zweiten niedrigeren Schwellwert erreicht, worauf nun jedoch der dritte
MOS-Feldeffekttransistor eingeschaltet wird und folglich nur noch die deutlich geringere Spannung der zweiten Versor- gungsspannungsquelle an die induktive Last angelegt wird. Der Strom beginnt nun wieder anzusteigen, bis er den ersten
Schwellwert wieder erreicht, woraufhin der dritte
MOS-Feldeffekttransistor wieder abgeschaltet wird.
Dieses Vorgehen wird nun wieder periodisch fortgesetzt, bis die induktive Last vollständig abgeschaltet werden soll, was durch Öffnen sowohl des dritten als auch des zweiten
MOS-Feldeffekttransistors erfolgt, woraufhin sich nun die in der induktiven Last gespeicherte magnetische Energie durch einen Stromfluss über die erste und die zweite Diode zurück in die erste Versorgungsspannungsquelle abbaut, wobei aufgrund des deutlich höheren Spannungswertes der ersten Versorgungsspannungsquelle der Stromabbau deutlich schneller erfolgt, wie an den Steigungen der Ströme in der Figur 5 der DE 102007006179 AI auch zu erkennen ist . Dieser Vorteil wird jedoch dadurch erkauft, dass deutlich mehr Bauelemente in der Schaltungsanordnung vorhanden sind und außerdem die induktive Last, die üblicherweise in einem
Kraftfahrzeug mittels entsprechender Leitungen mit einem die Schaltungsanordnung enthaltenden Steuergerät verbunden werden muss, nunmehr über zwei solche Leitungen verbunden werden muss, was einen entsprechend höheren Aufwand bedeutet. Es ist jedoch wünschenswert, zusätzliche Leitungen im Kabelbaum und Leis¬ tungsschaltelemente, die hohe Ströme führen müssen, zu ver- meiden.
Es ist daher die Aufgabe der Erfindung, eine Schaltungsanordnung zum Ansteuern einer induktiven Last anzugeben, die mit nur einem Anschluss an eine induktive Last auskommt und darüber hinaus wenige Leistungsschaltelemente erfordert, jedoch zu einem schnellen Abbau eines in der induktiven Last gespeicherten Magnetfeldes in der Lage ist.
Die Aufgabe wird gelöst durch eine Schaltungsanordnung gemäß Anspruch 1, vorteilhafte Weiterbildungen sind in den Unteransprüchen angegeben.
Die Aufgabe wird gelöst durch eine gattungsgemäße Schal¬ tungsanordnung, bei der zwischen dem Drain- und dem Gateanschluss des ersten MOS-Feldeffekttransistors eine Serienschaltung aus zumindest einer in Sperrrichtung gepolten Zenerdiode und einer in Flussrichtung gepolten Diode verschaltet ist und bei der ein Steuersignalanschluss mit dem Gateanschluss des zweiten
MOS-Feldeffekttransistors und über eine UND-Schaltung mit dem Gateanschluss des ersten MOS-Feldeffekttransistors verbunden ist .
Durch diese Maßnahme wird aufgrund des eingeschalteten zweiten MOS-Feldeffekttransistors während der pulsierenden Haltephase die Freilaufdiode zur Entmagnetisierung der induktiven Last als Strompfad verwendet, während beim Abschaltvorgang der zweite MOS-Feldeffekttransistor geöffnet werden kann, sodass der Stromabbau über den ersten MOS-Feldeffekttransistor erfolgt, der aufgrund der in der induktiven Last aufgrund des Abschaltvorgangs n
5 induzierten Spannung einen Strompfad über die erste Zenerdiode und eine Miller-Kapazität des ersten MOS-Feldeffekttransistors erzeugt, der den ersten MOS-Feldeffekttransistor bei dieser hohen Spannung wieder leitend schaltet, sodass sich das Mag- netfeld in der induktiven Last schnell abbauen kann.
In einer vorteilhaften Weiterbildung der erfindungsgemäßen Schaltungsanordnung weist der zweite MOS-Feldeffekttransistor einen ersten Laststreckenanschluss und einen zweiten Last- streckenanschluss , der mit dem zweiten Anschluss für das niedere Potential der ersten Versorgungsspannungsquelle verbunden ist, sowie einen Gateanschluss auf, wobei zwischen dem ersten Laststreckenanschluss und dem Gateanschluss die Laststrecke eines dritten MOS-Feldeffekttransistors verschaltet ist, wobei der erste Steuersignalanschluss über eine Inverterschaltung mit dessen Gateanschluss verbunden ist.
Diese vorteilhafte Verschaltung des zweiten und dritten
MOS-Feldeffekttransistors führt dazu, dass der dritte
MOS-Feldeffekttransistor leitend geschaltet wird, wenn der zweite MOS-Feldeffekttransistor sperrend geschaltet wird, so dass die Sperrung des zweiten MOS-Feldeffekttransistors sehr schnell erfolgt und damit der leitende Pfad über den ersten MOS-Feldeffekttransistor sehr schnell hergestellt wird, so dass sich das in der induktiven Last gespeicherte Magnetfeld schnell abbauen kann.
In einer vorteilhaften Ausbildung der erfindungsgemäßen
Schaltungsanordnung sind der zweite und der dritte
MOS-Feldeffekttransistor als n-MOS-Feldeffekttransistoren ausgebildet, die jeweils eine Substratdiode aufweisen und so verschaltet sind, dass die Substratdioden bezogen auf die Freilaufdiode in umgekehrter Polung verschaltet sind. ,
b
Hierdurch wird verhindert, dass leitende Pfade aufgrund der gleichen Polung der Substratdioden und der Freilaufdiode entstehen, wenn die n-MOS-Feldeffekttransistoren in üblicher Weise verschaltet würden.
In einer Weiterbildung der erfindungsgemäßen Schaltungsanordnung ist der erste Steuersignalanschluss über eine erste und eine zweite Treiberschaltung mit dem Gateanschluss des zweiten bzw. des dritten MOS-Feldeffekttransistors verbunden.
Hierdurch können Logikpegel zur Ansteuerung der beiden
MOS-Feldeffekttransistoren verwendet werden und trotzdem die erforderlichen Spannungen für diese Leistungstransistoren zur Verfügung gestellt werden.
In einer vorteilhaften Ausbildung der erfindungsgemäßen
Schaltungsanordnung ist der Gateanschluss des dritten
MOS-Feldeffekttransistors über einen ersten Widerstand mit dem zweiten Anschluss für ein niederes Potential der Versor- gungsspannungsquelle zu dessen Masseanbindung und über einen zweiten Widerstand mit dem Ausgang der zweiten Treiberschaltung zur Strombegrenzung verbunden.
In einer weiteren vorteilhaften Ausgestaltung der Schal- tungsanordnung ist der Ausgang der zweiten Treiberschaltung über eine in Sperrrichtung gepolte zweite Diode mit dem zweiten Anschluss für das niedere Potential der ersten Versorgungs- spannungsquelle verbunden. Dies dient als Schutz vor negativen Spannungen am Ausgang der zweiten Treiberschaltung.
Ebenfalls zum Schutz vor negativen Spannungen ist der Gateanschluss des dritten MOS-Feldeffekttransistors über eine in Sperrrichtung gepolte Zenerdiode mit dem ersten Lastanschluss des zweiten MOS-Feldeffekttransistors verbunden. Die Erfindung soll nachfolgend anhand eines Ausführungsbeispiels mit Hilfe von Figuren näher erläutert werden. Dabei zeigen:
Fig. 1 ein Blockschaltbild einer erfindungsgemäßen Schaltungsanordnung,
Fig. 2 einen MOS-Feldeffekttransistor, dessen Drainan- schluss über zumindest eine in Sperrrichtung gepolte Zenerdiode mit dessen Gateanschluss verbunden ist,
Fig. 3 ein Schaltbild einer erweiterten erfindungsgemäßen
Schaltungsanordnung, und
Fig. 4 Strom und Spannungsverläufe bei einem Ansteuervorgang eines induktiven Aktors.
In dem Blockschaltbild der Figur 1 ist der erste Anschluss UV einer ersten Versorgungsspannungsquelle VSQ1 mit einem ersten Lastanschluss eines Leistungsschaltelementes 1, das gemäß Figur 2 als erster MOS-Feldeffekttransistor Tl ausgebildet ist, verbunden. Der zweite Lastanschluss des ersten
MOS-Feldeffekttransistors Tl ist mit einem Knoten INJ_HS verbunden, welcher andererseits über eine in Sperrrichtung gepolte Freilaufdiode FD und ein dazu in Serie geschaltetes zweites Leistungsschaltelement 2 mit dem zweiten Anschluss GND für ein niederes Versorgungsspannungspotential der ersten Versorgungsspannungsquelle VSQ1 verbunden. An dem Knoten INJ_HS ist außerdem eine induktive Last IL mit ihrem ersten Anschluss verbunden, wobei der zweite Anschluss der induktiven Last IL mit dem zweiten Anschluss GND der ersten Versorgungsspannungsquelle VSQ1 verbunden ist. 0
o
Die induktive Last IL ist im Beispiel der Figur 1 mit einer Induktivität L, einem dazu in Serie geschalteten ohmschen Widerstand RL1 und einem zu dieser Serienschaltung parallel geschalteten zweiten Widerstand RL2 als Ersatzschaltbild dargestellt.
Ein erster Steueranschluss SA1 ist einerseits mit dem Steu- eranschluss des zweiten Leistungsschaltelements 2 und ande¬ rerseits über ein UND-Gatter UND mit dem Steueranschluss des ersten MOS-Feldeffekttransistors Tl verbunden . An einem weiteren Eingang des UND-Gatter UND ist der Ausgang eines ODER-Gatters ODER geschaltet, dessen beide Eingänge mit einem zweiten bzw. einem dritten Steueranschluss SA2, SA3 verbunden sind. In erfindungsgemäßer Weise ist zwischen dem ersten Lastanschluss des ersten Leistungsschaltelementes 1, der dem Drainanschluss des ersten MOS-Feldeffekttransistors Tl entspricht und dem Steueranschluss des ersten Leistungsschaltelementes 1, der dem Gateanschluss des ersten MOS-Feldeffekttransistors Tl ent- spricht, die Serienschaltung aus einer in Sperrrichtung gepolten ersten Zenerdiode ZDl und einer in Flussrichtung gepolten ersten Diode Dl geschaltet.
Der Betrieb der Schaltungsanordnung gemäß Figur 1 mit einem ersten Leistungsschaltelement 1 gemäß Figur 2 soll dabei anhand der Figur 4 mittels der dort dargestellten Strom- und Spannungsverläufe an bestimmten Punkten der Schaltungsanordnung erläutert werden. Wenn am ersten Signalanschluss SA1 ein Signal mit einem be¬ stimmten Pegel anliegt - beispielsweise ein TTL-Pegel von 5 Volt - wird hierdurch das zweite Leistungsschaltelement 2 einge¬ schaltet. Wenn zusätzlich an einem der beiden weiteren Signalanschlüsse SA2 oder SA3 ein hoher Pegel anliegt, liegt auch am zweiten Eingang des UND-Gatters UND ein hoher Pegel an, so dass das Signal CMD_HS am Ausgang des UND-Gatters UND einen hohen Pegel aufweist, wie er in der Figur 4 im unteren Diagramm in einem ersten Zeitbereich dargestellt ist. Hierdurch wird das erste Leis¬ tungsschaltelement 1, das mit dem ersten
MOS-Feldeffekttransistor Tl gebildet ist, ebenfalls einge- schaltet, so dass nun ein Strom aus der ersten Versorgungs- spannungsquelle VSQ1 über das erste Leistungsschaltelement 1 in die induktive Last IL fließt, wobei sich ein Stromverlauf gemäß dem oberen Diagramm der Figur 4 ergibt, der den typischen experimentell ansteigenden Stromverlauf bei einer Induktivität zeigt.
Dieser Strom wird gemessen und mit einem ersten Schwellwert verglichen, was in einer nicht dargestellten Steuerschaltung erfolgt, und bei Erreichen dieses Schwellwertes wird durch einen LOW-Pegel an dem zuvor auf HIGH geschalteten Signalanschluss S2 oder S3 das Signal CMD_HS am Ausgang des UND-Gatters UND ebenfalls auf LOW geschaltet, wie es im unteren Diagramm der Figur 4 zu erkennen ist. Dadurch wird der erste MOS-Feldeffekttransistor Tl wieder abgeschaltet, wodurch sich das in der induktiven Last IL aufgebaute Magnetfeld abbaut, indem durch eine induzierte Spannung ein Stromfluss hervorgerufen wird, der über die Freilaufdiode FD sowie das zweite Leistungsschaltelement 2 erfolgt.
Im nun folgenden pulsmodulierten Betrieb, wird in äquidistanten Abständen das Signal am Steuersignaleingang SA2 und SA3 periodisch ein- und wieder ausgeschaltet, wie es im unteren Diagramm der Figur 4 zu erkennen ist, wodurch sich ein
Stromverlauf ergibt, wie er im oberen Diagramm der Figur 4 dargestellt ist. Im mittleren Diagramm der Figur 4 ist der Spannungsverlauf am Knotenpunkt INJ_HS dargestellt. Wenn die induktive Last IL endgültig abgeschaltet werden soll, wird das Signal am ersten Steueranschluss SA1 auf LOW geschaltet, so dass das zweite Leistungsschaltelement 2 geöffnet und ebenfalls über das UND-Gatter UND das erste Leistungsschalt- element 1 sperrend geschaltet wird. Hierdurch wird wegen der induktiven Last IL, in der wiederum ein magnetisches Feld abgebaut wird, eine negative Spannung am Knoten INJ_HS aufgebaut, die soweit ansteigt, bis die Zenerdiode ZDl zu leiten beginnt. Das Gate des ersten MOS-Feldeffekttransistors Tl wird über dessen Miller-Kapazität aufgeladen und folglich der erste
MOS-Feldeffekttransistor Tl wieder leitend geschaltet. Die Spannung am Knoten INJ_HS wird auf dem für die Leitfähigkeit der Zenerdiode ZDl erforderlichen hohen Wert festgehalten, wodurch sich die induktive Last IL schnell entladen kann.
Wenn die Zenerspannung der ersten Zenerdiode ZDl beispielsweise 63 Volt beträgt, die Spannung über der dazu in Serie geschalteten ersten Diode Dl 0,6 Volt ist, die Millerplateauspannung 3 Volt beträgt und die Spannung der ersten Versorgungsspannungsquelle VSQ1 12 Volt ist, ergibt sich eine notwendige Spannung für ein Wiedereinschalten des ersten MOS-Feldeffekttransistors Tl am Knoten INJ_HS zu 12V-63V-0,6 V-3V = -54,6V, was im mittleren Diagramm der Figur 4 zu erkennen ist.
Es kann also mit nur zwei Leistungsschaltelementen Tl, T2 und nur einer Verbindungsleitung zwischen diesen und der induktiven Last IL ein schneller Abbau der in der induktiven Last IL gespeicherten magnetischen Energie erreicht werden.
Die Figur 3 zeigt neben den Schaltungsbestandteilen der er- findungsgemäßen Schaltungsanordnung, wie sie bereits in der Figur 1 dargestellt sind, eine vorteilhafte Ausbildung des zweiten Leistungsschaltelementes 2, das ein sehr schnelles Öffnen des zweiten Leistungsschaltelementes 2 ermöglicht. Das zweite Leistungsschaltelement 2 ist dabei mit einem zweiten MOS-Feldeffekttransistor T2 gebildet, dessen mit der Freilaufdiode FD verbundener Anschluss über die Laststrecke eines dritten MOS-Feldeffekttransistors T3 mit seinem Gateanschluss verbunden ist. Der Steueranschluss des dritten
MOS-Feldeffekttransistors T3 ist dabei über einen Inverter IV mit dem ersten Steueranschluss SA1 verbunden, so dass der zweite und der dritte MOS-Feldeffekttransistor T2, T3 jeweils gegengleich angesteuert werden.
Wenn also der zweite MOS-Feldeffekttransistor T2 sperrend angesteuert wird, wird gleichzeitig der dritte
MOS-Feldeffekttransistor T3 leitend gesteuert, so dass der zweite MOS-Feldeffekttransistor T2 schnell und sicher sperrt.
Sowohl der zweite als auch der dritte MOS-Feldeffekttransistor T2, T3 sind mit ihren Sourceanschlüssen mit der Anode der Freilaufdiode FD verbunden, wodurch deren Substratdioden entgegengesetzt gepolt geschaltet sind wie die Freilaufdiode FD, so dass hierdurch kein leitender Pfad entstehen kann.
Der erste Steueranschluss SA1 ist im Ausführungsbeispiel der Figur 3 über eine erste Treiberschaltung 3 und einen Span- nungsteiler R3, R4 mit dem Gateanschluss des zweiten
MOS-Feldeffekttransistors T2 verbunden. Der Ausgang des In- verters IV ist über eine zweite Treiberschaltung 4 und einen Strombegrenzungswiderstand R2 mit dem Gateanschluss des dritten MOS-Feldeffekttransistors T3 verbunden, wobei dieser Gatean- schluss außerdem über einen ersten Widerstand Rl mit dem zweiten Anschluss für ein niederes Potential der ersten Versorgungs- spannungsquelle VSQ1 zur sicheren Masseanbindung verbunden ist.
Der Ausgang der zweiten Treiberschaltung 4 ist zum Schutz vor negativen Spannungen über eine zweite Diode D2, die in
Sperrrichtung gepolt ist, mit dem zweiten Anschluss für ein niederes Potential GND der ersten Versorgungsspannungsquelle VSQ1 verbunden. Die Gate-Source-Strecke des dritten
MOS-Feldeffekttransistors T3 ist ebenfalls über eine zweite Zenerdiode ZD2 zum Schutz vor negativen Spannungen am Gateanschluss des dritten MOS-Feldeffekttransistors T3 über¬ brückt . Die Treiberschaltungen 3, 4 werden von einer zweiten Versor- gungsspannungsquelle VSQ2 versorgt.

Claims

Patentansprüche
1. Schaltungsanordnung zum Ansteuern einer an einen Lastan- schluss (INJ_HS) anschließbaren induktiven Last (IL)
mit einem zwischen einem ersten Anschluss (UV) für ein hohes Potential einer ersten Versorgungsspannungsquelle (VSQl) und dem Lastanschluss (INJ_HS) verschalteten ersten
MOS-Feldeffekttransistor (Tl),
mit einer Serienschaltung aus einer Freilaufdiode (FD) und einem zweiten MOS-Feldeffekttransistor (T2), die zwischen dem
Lastanschluss (INJ_HS) und einem zweiten Anschluss (GND) für ein niederes Potential der ersten Versorgungsspannungsquelle (VSQl) verschaltet ist, wobei die Freilaufdiode (FD) mit ihrer Kathode mit dem Lastanschluss (INJ_HS) verbunden ist,
wobei zwischen dem Drain- und dem Gateanschluss des ersten MOS-Feldeffekttransistors (Tl) eine Serienschaltung aus zu¬ mindest einer in Sperrrichtung gepolten ersten Zenerdiode (ZD1) und einer in Flussrichtung gepolten ersten Diode (Dl) verschaltet ist, und
wobei ein erster Steuersignalanschluss (SA1) mit dem Gatean¬ schluss des zweiten MOS-Feldeffekttransistors (T2) und über eine UND-Schaltung (UND) mit dem Gateanschluss des ersten
MOS-Feldeffekttransistors (Tl) verbunden ist.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass der zweite MOS-Feldeffekttransistor (T2) einen ersten Laststreckenanschluss und einen zweiten Laststreckenanschluss , der mit dem Anschluss für das niedere Potential (GND) der ersten Versorgungsspannungsquelle (VSQl) verbunden ist, sowie einen Gateanschluss aufweist, wobei zwischen dem ersten Laststre¬ ckenanschluss und dem Gateanschluss die Laststrecke eines dritten MOS-Feldeffekttransistors (T3) verschaltet ist, wobei der erste Steuersignalanschluss (SA1) über eine Inverter- schaltung (IV) mit dessen Gateanschluss verbunden ist.
3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, dass der zweite MOS-Feldeffekttransistor (T2) und der dritte MOS-Feldeffekttransistor (T3) als n-MOS-Feldeffekttransistoren ausgebildet sind, jeweils eine Substratdiode aufweisen und so verschaltet sind, dass die Substratdioden bezogen auf die Freilaufdiode (FD) in umgekehrter Polung verschaltet sind.
4. Schaltungsanordnung nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass der erste Steuersignalanschluss (SA1) über eine erste (3) und eine zweite Treiberschaltung (4) mit dem Gateanschluss des zweiten bzw. des dritten
MOS-Feldeffekttransistors (T2, T3) verbunden ist.
5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, dass der Gateanschluss des dritten MOS-Feldeffekttransistors (T3) über einen ersten Widerstand (Rl) mit dem Anschluss für das niedere Potential (GND) der ersten Versorgungsspannungsquelle (VSQl) und über einen zweiten Widerstand (R2) mit dem Ausgang der zweiten Treiberschaltung (4) verbunden ist.
6. Schaltungsanordnung nach Anspruch 4 oder 5, dadurch gekennzeichnet, dass der Ausgang der zweiten Treiberschaltung (4) über eine in Sperrrichtung gepolte zweite Diode (D2) mit dem Anschluss für das niedere Potential (GND) der ersten Versor¬ gungsspannungsquelle (VSQl) verbunden ist.
7. Schaltungsanordnung nach einem der Ansprüche 2 bis 6, dadurch gekennzeichnet, dass der Gateanschluss des dritten
MOS-Feldeffekttransistors (T3) über eine in Sperrrichtung gepolte zweite Zenerdiode (ZD2) mit dem ersten Lastanschluss des zweiten MOS-Feldeffekttransistors (T2) verbunden ist.
PCT/EP2017/067786 2016-07-18 2017-07-13 Schaltungsanordnung zum ansteuern einer induktiven last WO2018015282A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US16/315,180 US10566967B2 (en) 2016-07-18 2017-07-13 Circuit arrangement for driving an inductive load
CN201780044845.2A CN109478454B (zh) 2016-07-18 2017-07-13 用于控制电感式负载的电路装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
EP16465519 2016-07-18
EP16465519.3 2016-07-18
DE102016213200.8 2016-07-19
DE102016213200.8A DE102016213200B4 (de) 2016-07-18 2016-07-19 Schaltungsanordnung zum Ansteuern einer induktiven Last

Publications (1)

Publication Number Publication Date
WO2018015282A1 true WO2018015282A1 (de) 2018-01-25

Family

ID=56801488

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2017/067786 WO2018015282A1 (de) 2016-07-18 2017-07-13 Schaltungsanordnung zum ansteuern einer induktiven last

Country Status (4)

Country Link
US (1) US10566967B2 (de)
CN (1) CN109478454B (de)
DE (1) DE102016213200B4 (de)
WO (1) WO2018015282A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018208722A1 (de) 2018-03-16 2019-03-28 Continental Automotive Gmbh Schaltungsanordnung zum Ansteuern einer induktiven Last
JP7172681B2 (ja) * 2019-02-06 2022-11-16 株式会社デンソー 燃料噴射制御装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0675598A2 (de) * 1994-03-31 1995-10-04 Fuji Electric Co. Ltd. Gate-Treiber-Schaltungsvorrichtung für ein spannungsgesteuertes Halbleiterelement
JP2001110632A (ja) * 1999-10-08 2001-04-20 Honda Motor Co Ltd コイル駆動回路
DE102007006179A1 (de) 2007-02-07 2008-08-14 Siemens Ag Schaltungsanordnung und Verfahren zum Betreiben einer induktiven Last
US7948730B2 (en) * 2005-08-26 2011-05-24 Borgwarner, Inc. Fast turn-off and fast turn-on of an inductive load and usage in vehicle application
US20150280416A1 (en) * 2014-03-26 2015-10-01 Infineon Technologies Ag Controlled switch-off of a power switch
DE102014219048A1 (de) 2014-09-22 2016-03-24 Continental Automotive Gmbh Vorrichtung und Verfahren zum Ermitteln eines Kurzschlusses über einer Last

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4658203A (en) * 1984-12-04 1987-04-14 Airborne Electronics, Inc. Voltage clamp circuit for switched inductive loads
US5939908A (en) * 1996-06-27 1999-08-17 Kelsey-Hayes Company Dual FET driver circuit
US6157095A (en) * 1998-12-04 2000-12-05 Delphi Technologies, Inc. Control circuit for inductive loads
GB2368210A (en) 2000-10-21 2002-04-24 Trw Ltd Controllable current decay rate for hydraulic brake system solenoids
DE102009007790B3 (de) * 2009-02-06 2010-08-12 Continental Automotive Gmbh Treiberchip zum Treiben einer induktiven Last
US9887564B2 (en) * 2014-02-13 2018-02-06 Infineon Technologies Austria Ag Switched mode power supply circuit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0675598A2 (de) * 1994-03-31 1995-10-04 Fuji Electric Co. Ltd. Gate-Treiber-Schaltungsvorrichtung für ein spannungsgesteuertes Halbleiterelement
JP2001110632A (ja) * 1999-10-08 2001-04-20 Honda Motor Co Ltd コイル駆動回路
US7948730B2 (en) * 2005-08-26 2011-05-24 Borgwarner, Inc. Fast turn-off and fast turn-on of an inductive load and usage in vehicle application
DE102007006179A1 (de) 2007-02-07 2008-08-14 Siemens Ag Schaltungsanordnung und Verfahren zum Betreiben einer induktiven Last
US20150280416A1 (en) * 2014-03-26 2015-10-01 Infineon Technologies Ag Controlled switch-off of a power switch
DE102014219048A1 (de) 2014-09-22 2016-03-24 Continental Automotive Gmbh Vorrichtung und Verfahren zum Ermitteln eines Kurzschlusses über einer Last

Also Published As

Publication number Publication date
CN109478454B (zh) 2020-12-25
CN109478454A (zh) 2019-03-15
US10566967B2 (en) 2020-02-18
US20190229719A1 (en) 2019-07-25
DE102016213200B4 (de) 2022-03-24
DE102016213200A1 (de) 2018-01-18

Similar Documents

Publication Publication Date Title
DE68905360T2 (de) Steuerschaltung für eine induktive Last.
DE102012207155B4 (de) Schaltungsanordnung zum Ansteuern eines Halbleiter-Schaltelements
DE102014108576B4 (de) Treiberschaltung mit Miller-Clamping-Funktionalität für Leistungshalbleiterschalter, Leistungshalbleiterschalter und Wechselrichterbrücke
DE102005027442B4 (de) Schaltungsanordnung zum Schalten einer Last
EP2342824B1 (de) Vor kurzschluss geschützte halbbrückenschaltung mit halbleiterschaltern
DE2310448A1 (de) Verfahren und vorrichtung zum schutz eines elektronischen schalters
DE10252827B3 (de) Schaltungsanordnung zur schnellen Ansteuerung insbesondere induktiver Lasten
EP1926198B1 (de) Ansteuerschaltung mit BOT-Levelshifter zur Übertragung eines Eingangssignals und zugeordnetes Verfahren
WO2018015282A1 (de) Schaltungsanordnung zum ansteuern einer induktiven last
DE102005032085A1 (de) Vorrichtung zur Leistungsverringerung beim Betrieb einer induktiven Last
EP1063772A1 (de) Treiberschaltung zum Ansteuern einer Halbbrücke
EP3317967B1 (de) Schaltungsanordnung zur ansteuerung eines transistors
EP0436778A2 (de) Schaltungsanordnung zum Schutz eines Verbrauchers
DE10064123A1 (de) Schaltungsanordnung zur Ansteuerung eines Halbleiterschaltelements
DE19913465B4 (de) Schaltungsanordnung zur Ansteuerung eines Leistungstransistors
DE10120944B4 (de) Steuerschaltung für Piezoaktoren, insbesondere Piezoventile
DE19934559C1 (de) Schaltendstufe für einen Zünder einer Insassenschutzeinrichtung
DE4428115A1 (de) Steuergerät mit einer Schaltungsanordnung zum Schutz des Steuergerätes bei Unterbrechung der Steuergerätemasse
DE102013222841A1 (de) Stromregler für eine induktive Last in einem Fahrzeug
DE102018208722A1 (de) Schaltungsanordnung zum Ansteuern einer induktiven Last
DE3536447C2 (de) Kurzschluß- und überlastfeste Transistorausgangsstufe
DE10211099A1 (de) Vorrichtung zur Ansteuerung einer elektrischen Last
EP0177779B1 (de) Schaltungsanordnung mit einer Speiseschaltung zur Speisung eines Lastwiderstandes
DE19739999A1 (de) Ansteuerschaltung für ein Feldeffekt gesteuertes Leistungs-Halbleiterbauelement
EP0766394A2 (de) Schaltungsanordnung zum Ansteuern eines Leistungs-Enhancement-MOSFET

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17737292

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17737292

Country of ref document: EP

Kind code of ref document: A1