-
Die Erfindung betrifft eine Schaltungsanordnung zum Ansteuern einer an einen Lastanschluss anschließbaren Last mit einem zwischen einem ersten Anschluss einer ersten Versorgungsspannungsquelle und dem Lastanschluss verschalteten ersten MOS-Feldeffekttransistor und mit einer Freilaufdiode, die zwischen dem Lastanschluss und einem zweiten Anschluss der ersten Versorgungsspannungsquelle verschaltet ist, wobei die Freilaufdiode mit ihrer Kathode mit dem Lastanschluss verbunden ist.
-
Eine solche Schaltungsanordnung ist aus der
DE 10 2014 219 048 A1 bekannt. Dort ist der erste Anschluss der ersten Versorgungsspannungsquelle ein Anschluss für ein hohes Potential und der zweite Anschluss der ersten Versorgungsspannungsquelle ein Anschluss für ein niederes Potential. Die anzusteuernden induktiven Lasten können jede Art von magnetisch betätigten Aktoren wie beispielsweise Kraftstoffeinspritzventile oder Motoren sein, wie sie in einem Kraftfahrzeug vielfältig verwendet werden.
-
Der Betrieb solcher Schaltungsanordnungen erfolgt üblicherweise, wie in der
4 der
DE 10 2014 219 048 A1 dargestellt ist, derart, dass der MOS-Feldeffekttransistor durch Ansteuerung über eine Steuerschaltung, die beispielsweise als Mikroprozessor realisiert sein kann, geschlossen wird, wodurch die induktive Last über den durch den MOS-Feldeffekttransistor realisierten Schalter aus der Versorgungsspannungsquelle bestromt wird. Der Strom steigt dabei auf einen ersten vorgegebenen Schwellwert an, woraufhin der Feldeffekttransistor wieder geöffnet wird und sich die in der induktiven Last gespeicherte magnetische Energie durch einen induzierten Stromfluss über die Freilaufdiode abbaut, bis der Strom einen zweiten geringeren Schwellwert erreicht, woraufhin der Feldeffekttransistor wieder geschlossen wird. Dies wird periodisch fortgesetzt, sodass durch diesen gepulsten Betrieb ein mittlerer Stromfluss in der induktiven Last stattfindet und durch den daraus resultierenden Haltestrom der anzusteuernde magnetische Aktor in der Wunschposition gehalten wird, beispielsweise ein Kraftstoffeinspritzventil geöffnet bleibt. Wenn anschließend der Feldeffekttransistor nicht-leitend geschaltet wird, baut sich das Magnetfeld in der induktiven Last mittels eines Stroms über die Freilaufdiode nahezu vollständig ab.
-
Eine Schaltungsanordnung gemäß der
DE 10 2014 219 048 A1 ist zwar relativ einfach mit nur wenigen Bauteilen aufgebaut und hat nur einen Anschluss zu der induktiven Last, jedoch ist der abschließende Abbau der in der induktiven Last gespeicherten magnetischen Energie nur über einen Stromfluss über die Freilaufdiode mit ihrer geringen Durchlassspannung möglich, sodass dies unerwünscht lange dauern kann.
-
Durch eine Erweiterung gemäß der
DE 10 2007 006 179 A1 kann dieses Problem vermieden werden. Dort ist in der
3 der nicht mit dem Lastanschluss verbundene Anschluss der induktiven Last über einen weiteren MOS-Feldeffekttransistor mit dem Bezugspotential verbunden und außerdem über eine weitere in Flussrichtung gepolte Diode mit dem ersten Anschluss für ein hohes Potential der ersten Versorgungsspannungsquelle. Der Lastanschluss ist des Weiteren über eine in Sperrrichtung gepolte Diode sowie einen dritten MOS-Feldeffekttransistor mit dem Anschluss für ein hohes Potential einer zweiten Versorgungsspannungsquelle verbunden, wobei die Spannung dieser zweiten Versorgungsspannungsquelle um einen Faktor 2 bis 3 niedriger als die Spannung der ersten Versorgungsspannungsquelle ist.
-
Wenn eine solche Schaltungsanordnung zum Ansteuern einer induktiven Last gemäß der
5 der
DE 10 2007 006 179 A1 betrieben wird, wird zunächst durch Schließen des ersten und des zweiten MOS-Feldeffekttransistors ein Strom aus der ersten Versorgungsspannungsquelle durch die induktive Last fließen, wobei dieser Strom aufgrund der hohen Spannung der ersten Versorgungsspannungsquelle relativ schnell ansteigt, bis er einen ersten Schwellwert erreicht. Danach wird der erste MOS-Feldeffekttransistor geschlossen, woraufhin sich das in der induktiven Last gespeicherte Magnetfeld über einen Stromfluss über die erste Diode sowie den zweiten MOS-Feldeffekttransistor abzubauen beginnt, bis der Strom einen zweiten niedrigeren Schwellwert erreicht, worauf nun jedoch der dritte MOS-Feldeffekttransistor eingeschaltet wird und folglich nur noch die deutlich geringere Spannung der zweiten Versorgungsspannungsquelle an die induktive Last angelegt wird. Der Strom beginnt nun wieder anzusteigen, bis er den ersten Schwellwert wieder erreicht, woraufhin der dritte MOS-Feldeffekttransistor wieder abgeschaltet wird.
-
Dieses Vorgehen wird nun wieder periodisch fortgesetzt, bis die induktive Last vollständig abgeschaltet werden soll, was durch Öffnen sowohl des dritten als auch des zweiten MOS-Feldeffekttransistors erfolgt, woraufhin sich nun die in der induktiven Last gespeicherte magnetische Energie durch einen Stromfluss über die erste und die zweite Diode zurück in die erste Versorgungsspannungsquelle abbaut, wobei aufgrund des deutlich höheren Spannungswertes der ersten Versorgungsspannungsquelle der Stromabbau deutlich schneller erfolgt, wie an den Steigungen der Ströme in der
5 der
DE 10 2007 006 179 A1 auch zu erkennen ist.
-
Dieser Vorteil wird jedoch dadurch erkauft, dass deutlich mehr Bauelemente in der Schaltungsanordnung vorhanden sind und außerdem die induktive Last, die üblicherweise in einem Kraftfahrzeug mittels entsprechender Leitungen mit einem die Schaltungsanordnung enthaltenden Steuergerät verbunden werden muss, nunmehr über zwei solche Leitungen verbunden werden muss, was einen entsprechend höheren Aufwand bedeutet. Es ist jedoch wünschenswert, zusätzliche Leitungen im Kabelbaum und Leistungsschaltelemente, die hohe Ströme führen müssen, zu vermeiden.
-
In der
DE 10 2016 213 200 A1 ist eine Schaltungsanordnung zum Ansteuern einer an einen Lastanschluss anschließbaren induktiven Last vorgeschlagen mit einem zwischen einem ersten Anschluss für ein hohes Potential einer ersten Versorgungsspannungsquelle und dem Lastanschluss verschalteten ersten MOS-Feldeffekttransistor, mit einer Serienschaltung aus einer Freilaufdiode und einem zweiten MOS-Feldeffekttransistor, die zwischen dem Lastanschluss und einem zweiten Anschluss für ein niederes Potential der ersten Versorgungsspannungsquelle verschaltet ist, wobei die Freilaufdiode mit ihrer Kathode mit dem Lastanschluss verbunden ist, wobei zwischen dem Drain- und dem Gateanschluss des ersten MOS-Feldeffekttransistors eine Serienschaltung aus zumindest einer in Sperrrichtung gepolten ersten Zenerdiode und einer in Flussrichtung gepolten ersten Diode verschaltet ist, und wobei ein erster Steuersignalanschluss mit dem Gateanschluss des zweiten MOS-Feldeffekttransistors und über eine UND-Schaltung mit dem Gateanschluss des ersten MOS-Feldeffekttransistors verbunden ist.
-
Dort wird also die während einer gepulsten Ansteuerung, um die induktive Last zu betätigen, die in der Last gespeicherte magnetische Energie über eine Freilaufdiode abgebaut, beim endgültigen Abschalten diese magnetische Energie jedoch über einen Stromfluss über eine Zenerdiode mit höherer Durchlassspannung abgebaut. Allerdings ist eine geeignete Schaltungsanordnung nur für eine mit dem niederen Potential der Versorgungsspannung verbundene Last mit einem sogenannten High-Side-Schalter beschrieben.
-
Es ist daher die Aufgabe der Erfindung, eine solche Schaltungsanordnung zum Ansteuern einer induktiven Last anzugeben, die zum Ansteuern einer mit dem hohen Potential der Versorgungsspannung verbundenen Last geeignet ist.
-
Die Aufgabe wird gelöst durch eine Schaltungsanordnung gemäß Anspruch 1, vorteilhafte Weiterbildungen sind in den Unteransprüchen angegeben.
-
Die Aufgabe wird gelöst durch eine Schaltungsanordnung zum Ansteuern einer zwischen einem ersten Anschluss für ein hohes Potential einer ersten Versorgungsspannungsquelle und einem Lastanschluss anschließbaren induktiven Last, mit einem zwischen dem Lastanschluss und einem zweiten Anschluss für ein niederes Potential der ersten Versorgungsspannungsquelle verschalteten ersten MOS-Feldeffekttransistor, mit einer Serienschaltung aus einer Freilaufdiode und einem zweiten MOS-Feldeffekttransistor, die zwischen dem ersten Anschluss für ein hohes Potential der ersten Versorgungsspannungsquelle und dem Lastanschluss verschaltet ist, wobei die Freilaufdiode mit ihrer Kathode mit dem ersten Anschluss für ein hohes Potential der ersten Versorgungsspannungsquelle verbunden ist, wobei zwischen dem Drain- und dem Gateanschluss des ersten MOS-Feldeffekttransistors eine Serienschaltung aus zumindest einer in Sperrrichtung gepolten ersten Zenerdiode, einer in Flussrichtung gepolten ersten Diode und einem ersten Widerstand verschaltet ist, wobei der Gateanschluss des zweiten MOS-Feldeffekttransistors über einen zweiten Widerstand mit dem ersten Anschluss der Versorgungsspannungsquelle verbunden ist, und wobei ein erster Steuersignalanschluss mit dem Gateanschluss des zweiten MOS-Feldeffekttransistors und über eine UND-Schaltung mit dem Gateanschluss des ersten MOS-Feldeffekttransistors verbunden ist.
-
Durch diese Maßnahme wird aufgrund des eingeschalteten zweiten MOS-Feldeffekttransistors während der pulsierenden Haltephase die Freilaufdiode zur Entmagnetisierung der induktiven Last als Strompfad verwendet, während beim Abschaltvorgang der zweite MOS-Feldeffekttransistor geöffnet werden kann, sodass der Stromabbau über den ersten MOS-Feldeffekttransistor erfolgt, der wegen der in der induktiven Last aufgrund des Abschaltvorgangs induzierten Spannung einen Strompfad über die erste Zenerdiode und eine Miller-Kapazität des ersten MOS-Feldeffekttransistors erzeugt, der den ersten MOS-Feldeffekttransistor bei dieser hohen Spannung wieder leitend schaltet, sodass sich das Magnetfeld in der induktiven Last schnell abbauen kann.
-
In einer vorteilhaften Weiterbildung der erfindungsgemäßen Schaltungsanordnung weist der zweite MOS-Feldeffekttransistor einen ersten Laststreckenanschluss, der mit dem Lastanschluss verbunden ist, und einen zweiten Laststreckenanschluss sowie einen Gateanschluss auf, wobei zwischen dem ersten Laststreckenanschluss und dem Gateanschluss die Laststrecke eines pnp-Bipolartransistors verschaltet ist, wobei dessen Basisanschluss mit dem ersten Knotenpunkt einer Serienschaltung aus einem dritten und einem vierten Widerstand und einer zweiten Zenerdiode verbunden ist, wobei der ersten Knotenpunkt der Verbindungspunkt des dritten und des vierten Widerstands ist und die Serienschaltung zwischen den Anschlüssen der ersten Versorgungsspannungsquelle verschaltet ist.
-
Diese vorteilhafte Verschaltung des zweiten MOS-Feldeffekttransistors und des pnp-Bipolartransistors führt dazu, dass der pnp-Bipolartransistors leitend geschaltet wird, wenn der zweite MOS-Feldeffekttransistor sperrend geschaltet wird, so dass die Sperrung des zweiten MOS-Feldeffekttransistors sehr schnell erfolgt und damit der leitende Pfad über den ersten MOS-Feldeffekttransistor sehr schnell hergestellt wird, so dass sich das in der induktiven Last gespeicherte Magnetfeld schnell abbauen kann.
-
In einer vorteilhaften Ausbildung der erfindungsgemäßen Schaltungsanordnung ist der zweite MOS-Feldeffekttransistor als p-Kanal-MOS-Feldeffekttransistor ausgebildet, der eine Substratdiode aufweist und so verschaltet ist, dass die Substratdiode bezogen auf die Freilaufdiode in umgekehrter Polung verschaltet ist.
-
Hierdurch wird verhindert, dass leitende Pfade aufgrund der gleichen Polung der Substratdiode und der Freilaufdiode entstehen, wenn der p-Kanal-MOS-Feldeffekttransistor in üblicher Weise verschaltet würde.
-
In einer Weiterbildung der erfindungsgemäßen Schaltungsanordnung ist der erste Steuersignalanschluss über eine erste Treiberschaltung mit dem Gateanschluss des zweiten MOS-Feldeffekttransistors verbunden.
-
Hierdurch können Logikpegel zur Ansteuerung der beiden MOS-Feldeffekttransistoren verwendet werden und trotzdem die erforderlichen Spannungen für diese Leistungstransistoren zur Verfügung gestellt werden.
-
Zum Schutz vor negativen Spannungen ist zwischen dem Emitter- und dem Basisanschluss des pnp-Bipolartransistors die Serienschaltung aus einem fünften Widerstand und einer in Sperrrichtung gepolten zweiten Diode verschaltet.
-
Die Erfindung soll nachfolgend anhand eines Ausführungsbeispiels mit Hilfe einer Figur näher erläutert werden. Dabei zeigt:
- 1 ein Blockschaltbild einer erfindungsgemäßen Schaltungsanordnung, und
- 2 Strom und Spannungsverläufe bei einem Ansteuervorgang eines induktiven Aktors.
-
In dem Blockschaltbild der 1 ist der erste Anschluss UV einer ersten Versorgungsspannungsquelle VSQ1 mit einem ersten Anschluss einer induktiven Last IL verbunden. Der zweite Anschluss der induktiven Last IL ist mit einem Lastanschluss INJ_LS verbunden, welcher andererseits über die Laststrecke eines ersten n-Kanal-MOS-Feldeffekttransistors mit dem zweiten Anschluss GND für ein niederes Versorgungsspannungspotential der ersten Versorgungsspannungsquelle VSQ1 verbunden ist. Zwischen dem ersten Anschluss UV der ersten Versorgungsspannungsquelle VSQ1 und dem Lastanschluss INJ_LS ist außerdem eine in Sperrrichtung gepolte Freilaufdiode FD und ein dazu in Serie geschalteter zweiter p-Kanal-MOS-Feldeffekttransistor T2 angeordnet.
-
Die induktive Last IL ist im Beispiel der 1 mit einer Induktivität L, einem dazu in Serie geschalteten ohmschen Widerstand RL1 und einem zu dieser Serienschaltung parallel geschalteten zweiten Widerstand RL2 als Ersatzschaltbild dargestellt.
-
Ein erster Steueranschluss SA1 ist einerseits mit dem Steueranschluss des zweiten p-Kanal-MOS-Feldeffekttransistors T2 und andererseits über ein UND-Gatter UG mit dem Steueranschluss des ersten n-Kanal-MOS-Feldeffekttransistors T1 verbunden. Ein weiterer Eingang des UND-Gatters UG ist mit einem zweiten Steueranschluss SA2 verbunden.
-
In erfindungsgemäßer Weise ist zwischen dem ersten Lastanschluss des ersten n-Kanal-MOS-Feldeffekttransistors T1, der dessen Drainanschluss entspricht und dem Steueranschluss des ersten MOS-Feldeffekttransistors T1, der dessen Gateanschluss entspricht, die Serienschaltung aus einer in Sperrrichtung gepolten ersten Zenerdiode ZD1, einer in Flussrichtung gepolten ersten Diode D1 und einem ersten Widerstand R1 geschaltet.
-
Die 1 zeigt eine vorteilhafte Beschaltung des zweiten p-Kanal-MOS-Feldeffekttransistors T2, die ein sehr schnelles Öffnen dieses Leistungsschaltelementes ermöglicht.
-
Der Gateanschluss des zweiten p-Kanal-MOS-Feldeffekttransistors T2 ist dabei über die Laststrecke eines pnp-Bipolartransistors T3 mit dem Sourceanschluss des zweiten p-Kanal-MOS-Feldeffekttransistors T2 und über einen zweiten Widerstand R2 mit dem ersten Anschluss UV der ersten Spannungsversorgungsquelle SVQ1 verbunden. Der Basisanschluss des pnp-Bipolartransistors T3 ist mit einem Verbindungsknoten eines dritten Widerstands R3 mit einem vierten Widerstand R4 verbunden, wobei diese Serienschaltung der beiden Widerstände mit einer zweiten Zenerdiode ZD2 in Serie geschaltet ist. Die Serienschaltung aus den beiden Widerständen und der zweiten Zenerdiode ZD2 ist dabei zwischen den beiden Anschlüssen UV, GND der ersten Spannungsversorgungsquelle SVQ1 verschaltet.
-
Wenn also der zweite p-Kanal-MOS-Feldeffekttransistor T2 sperrend angesteuert wird, wird gleichzeitig der pnp-Bipolartransistor T3 aufgrund der sich einstellenden Spannungsverhältnisse leitend gesteuert, so dass der zweite p-Kanal-MOS-Feldeffekttransistor T2 schnell und sicher sperrt.
-
Der zweite p-Kanal-MOS-Feldeffekttransistor T2 ist mit seinem Drainanschluss mit der Anode der Freilaufdiode FD verbunden, wodurch dessen Substratdiode entgegengesetzt gepolt geschaltet ist wie die Freilaufdiode FD, so dass hierdurch kein leitender Pfad entstehen kann.
-
Der erste Steueranschluss SA1 ist im Ausführungsbeispiel der 1 über eine erste Treiberschaltung TS1 und einen Strombegrenzungswiderstand R6 mit dem Gateanschluss des zweiten p-Kanal-MOS-Feldeffekttransistors T2 verbunden. Die erste Treiberschaltung TS1 ist dabei mit einem npn-Bipolartransistor T4 gebildet, dessen Kollektor über einen fünften Widerstand R5 mit dem ersten Anschluss UV der ersten Spannungsversorgungsquelle VSQ1 und dessen Emitter mit dem zweiten Anschluss GND der ersten Spannungsversorgungsquelle VSQ1 verbunden ist.
-
Der Ausgang des UND-Gatters UG ist über eine zweite Treiberschaltung TS2 und einen Spannungsteiler aus einem siebten Widerstand R7 und einem achten Widerstand R8 mit dem Gateanschluss des ersten n-Kanal-MOS-Feldeffekttransistors T1 verbunden. Die zweite Treiberschaltung TS2 ist mit einer Push-Pull-Schaltung aus zwei Bipolartransistoren T5, T6 gebildet und wird von einer zweiten Versorgungsspannungsquelle VSQ2 versorgt.
-
Der Betrieb der Schaltungsanordnung gemäß 1 soll anhand der 2 mittels der dort dargestellten Strom- und Spannungsverläufe an bestimmten Punkten der erfindungsgemäßen Schaltungsanordnung erläutert werden.
-
Wenn am ersten Signalanschluss SA1 ein Signal mit einem bestimmten Pegel anliegt - beispielsweise ein TTL-Pegel von 5 Volt - wird hierdurch die Spannung am Gate des zweiten p-Kanal-MOS-Feldeffekttransistors T2 - was in dem Verlauf I der 2 gezeigt ist - über die erste Treiberschaltung TS1 auf einen Wert von etwa 2 V gebracht. Wenn zusätzlich am Signalanschluss SA2 ein hoher Pegel anliegt, liegt auch am zweiten Eingang des UND-Gatters UG ein hoher Pegel an, so dass der Ausgang des UND-Gatters UG einen hohen Pegel aufweist.
-
Hierdurch wird der Transistor T5 der zweiten Treiberschaltung TS2 leitend geschaltet, wodurch am Gate des ersten n-Kanal-MOS-Feldeffekttransistors T1 eine Spannung anliegt, die diesen leitend schaltet, wodurch ein Strom aus der ersten Versorgungsspannungsquelle VSQ1 über den ersten n-Kanal-MOS-Feldeffekttransistors T1 durch die induktive Last IL fließt, der den typischen exponentiell ansteigenden Stromverlauf bei einer Induktivität zeigt, was im Verlauf IV dargestellt ist.
-
Dieser Strom wird gemessen und mit einem ersten Schwellwert verglichen, was in einer nicht dargestellten Steuerschaltung erfolgt, und bei Erreichen dieses Schwellwertes wird durch einen LOW-Pegel an dem zuvor auf HIGH geschalteten Signalanschluss SA2 das Signal am Ausgang des UND-Gatters UG ebenfalls auf LOW geschaltet, wie es im Verlauf I der 2 zu erkennen ist.
-
Dadurch wird der erste n-Kanal MOS-Feldeffekttransistor T1 wieder ausgeschaltet, wodurch sich das in der induktiven Last IL aufgebaute Magnetfeld abbaut, indem durch eine induzierte Spannung ein Stromfluss hervorgerufen wird, der über die Freilaufdiode FD sowie den zweiten p-Kanal MOS-Feldeffekttransistor T2 erfolgt. Dieser wird leitend, da die Spannung am mit dem Lastanschluss verbundenen Anschluss der induktiven Last IL aufgrund einer darin induzierten Gegen-EMK ansteigt.
-
Der Strom durch den Freilaufpfad hat den Verlauf III gemäß 2.
-
Der Strom durch den ersten n-Kanal MOS-Feldeffekttransistor T1 hat dabei einen Verlauf V gemäß der 2.
-
Im nun folgenden pulsmodulierten Betrieb, wird in äquidistanten Abständen das Signal am Steuersignaleingang SA2 periodisch ein- und wieder ausgeschaltet, wie es im Verlauf I der 2 zu erkennen ist, wodurch sich ein Stromverlauf ergibt, wie er im Verlauf IV der 2 dargestellt ist.
-
Im Verlauf II der 2 ist der Spannungsverlauf am Lastanschluss INJ_LS dargestellt.
-
Wenn die induktive Last IL endgültig abgeschaltet werden soll, wird das Signal am ersten Steueranschluss SA1 auf LOW geschaltet, so dass der zweite p-Kanal MOS-Feldeffekttransistor T2 geöffnet und ebenfalls über das UND-Gatter UG der erste n-Kanal MOS-Feldeffekttransistor T1 sperrend geschaltet wird.
-
Hierdurch wird wegen der induktiven Last IL, in der wiederum ein magnetisches Feld abgebaut wird, eine hohe Spannung am Lastanschluss INJ_LS aufgebaut, die soweit ansteigt, bis die erste Zenerdiode ZD1 zu leiten beginnt. Das Gate des ersten n-Kanal-MOS-Feldeffekttransistors T1 wird über dessen Miller-Kapazität aufgeladen und folglich der erste n-Kanal-MOS-Feldeffekttransistor T1 wieder leitend geschaltet. Die Spannung am Lastanschluss INJ_LS wird auf dem für die Leitfähigkeit der ersten Zenerdiode ZD1 erforderlichen hohen Wert festgehalten, wodurch sich die induktive Last IL schnell entladen kann.
-
Es kann also mit nur zwei Leistungsschaltelementen T1, T2 und nur einer Verbindungsleitung zwischen diesen und der induktiven Last IL ein schneller Abbau der in der induktiven Last IL gespeicherten magnetischen Energie erreicht werden.
-
ZITATE ENTHALTEN IN DER BESCHREIBUNG
-
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
-
Zitierte Patentliteratur
-
- DE 102014219048 A1 [0002, 0003, 0004]
- DE 102007006179 A1 [0005, 0006, 0007]
- DE 102016213200 A1 [0009]
