WO2018012807A1 - 자외선 발광 다이오드 - Google Patents

자외선 발광 다이오드 Download PDF

Info

Publication number
WO2018012807A1
WO2018012807A1 PCT/KR2017/007286 KR2017007286W WO2018012807A1 WO 2018012807 A1 WO2018012807 A1 WO 2018012807A1 KR 2017007286 W KR2017007286 W KR 2017007286W WO 2018012807 A1 WO2018012807 A1 WO 2018012807A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
mesa
ohmic contact
bump
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/KR2017/007286
Other languages
English (en)
French (fr)
Inventor
박주용
장성규
이규호
이준희
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=60952137&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=WO2018012807(A1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Priority to CN202210612246.9A priority Critical patent/CN115000267A/zh
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Priority to CN201780043961.2A priority patent/CN109478581B/zh
Priority to CN202210615039.9A priority patent/CN115117214A/zh
Priority to CN201911392202.4A priority patent/CN110993763B/zh
Priority to DE112017003572.4T priority patent/DE112017003572T5/de
Priority to JP2019501695A priority patent/JP6675516B2/ja
Priority to CN202210615085.9A priority patent/CN115117215B/zh
Priority to CN202210171852.1A priority patent/CN114464716B/zh
Publication of WO2018012807A1 publication Critical patent/WO2018012807A1/ko
Priority to US16/246,565 priority patent/US10868215B2/en
Anticipated expiration legal-status Critical
Priority to US17/099,499 priority patent/US11749780B2/en
Priority to US18/230,616 priority patent/US12490553B2/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8314—Electrodes characterised by their shape extending at least partially onto an outer side surface of the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/821—Bodies characterised by their shape, e.g. curved or truncated substrates of the light-emitting regions, e.g. non-planar junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8312—Electrodes characterised by their shape extending at least partially through the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls

Definitions

  • the present invention relates to an inorganic semiconductor light emitting diode, and more particularly, to a light emitting diode emitting deep ultraviolet of 300 nm or less.
  • light emitting diodes emitting ultraviolet light in the range of 200 to 300 nm can be used for a variety of applications, including excitation sources of sterilization devices, water or air purification devices, high density optical recording devices, and bio aerosol fluorescence detection systems.
  • light-emitting diodes emitting relatively deep ultraviolet light include a well layer containing Al, such as AlGaN. Due to the composition of the gallium nitride-based semiconductor layer, the deep ultraviolet light emitting diode has a structure considerably different from that of the blue light emitting diode and the near ultraviolet light emitting diode.
  • the deep ultraviolet light emitting diode has a structure different from that of a general blue light emitting diode or a near ultraviolet light emitting diode in the shape and position of the mesa disposed on the n-type semiconductor layer.
  • the mesa is formed to be biased to one side from the center of the n-type semiconductor layer
  • p bumps are disposed on the mesa
  • n bumps are disposed to be spaced apart from the mesa near the other side opposite to the one side.
  • conventional ultraviolet light emitting diodes are bonded to a submount using thermal sonic (TS) bonding techniques. For TS bonding, it is necessary to equalize the heights of the n bump and p bump top surfaces, and for this purpose, a step adjusting layer is disposed below the n bump.
  • TS thermal sonic
  • Such conventional ultraviolet light emitting diodes generally have disadvantages of low light output and high forward voltage.
  • the p-type GaN layer is included in the p-type semiconductor layer for ohmic contact, ultraviolet rays incident on the p-type semiconductor layer are absorbed and lost in the p-type semiconductor layer.
  • the n-omic contact layer bonded to the n-type semiconductor layer also absorbs light, the light traveling to the n-omic contact layer is absorbed and lost by the n-omic contact layer.
  • the reflective metal layer is adopted to the n ohmic contact layer to reduce light loss.
  • conventional ultraviolet light emitting diodes tend to reduce the side of the mesa as much as possible, since it is difficult to utilize the light emitted to the side of the mesa. That is, the width of the mesa is formed relatively wide. However, the larger the mesa width, the greater the distance from the n ohmic contact layer to the mesa center region, which is not good for current dispersion, and thus the forward voltage is high.
  • the problem to be solved by the present invention is to provide a ultraviolet light emitting diode having a new structure that can improve the electrical characteristics and / or light output.
  • the substrate An n-type semiconductor layer located on the substrate; A mesa disposed on the n-type semiconductor layer and including an active layer and a p-type semiconductor layer; An n ohmic contact layer contacting the n-type semiconductor layer; A p ohmic contact layer contacting the p-type semiconductor layer; N bumps electrically connected to the n ohmic contact layer; And p bumps electrically connected to the p ohmic contact layer, wherein the mesa includes a main branch and a plurality of sub branches extending from the main branch, wherein the n ohmic contact layer surrounds the mesa and further includes the sub branch. Interposed between regions between the branches, the n bumps and p bumps cover the top and sides of the mesa, respectively.
  • the substrate An n-type semiconductor layer located on the substrate; A mesa disposed on the n-type semiconductor layer and including an active layer and a p-type semiconductor layer; An n ohmic contact layer contacting the n-type semiconductor layer; A p ohmic contact layer contacting the p-type semiconductor layer; N bumps electrically connected to the n ohmic contact layer; And p bumps electrically connected to the p ohmic contact layer, wherein the mesa comprises a plurality of branches, the n ohmic contact layer surrounding the mesa and interposed in an area between the branches, the n Bumps and p bumps cover the top and sides of the mesa, respectively, and the p bumps cover at least two of the branches.
  • n bumps and p bumps may cover the side of the mesa to reflect ultraviolet rays from the mesa side.
  • the ultraviolet rays emitted and lost on the mesa side can be reduced.
  • FIG. 1 is a plan view illustrating an ultraviolet light emitting diode according to an exemplary embodiment of the present invention.
  • FIG. 2 is a cross-sectional view taken along the line C-C of FIG. 1.
  • FIG. 3 is a schematic plan view for explaining a mesa according to an embodiment of the present invention.
  • FIG. 4 is a schematic plan view for describing an ultraviolet light emitting diode according to still another embodiment of the present invention.
  • FIG. 5 is a schematic plan view for describing an ultraviolet light emitting diode according to another embodiment of the present invention.
  • FIG. 6 is a schematic cross-sectional view illustrating an example of mounting an ultraviolet light emitting diode in a submount according to an embodiment of the present invention.
  • the nitride-based semiconductor layers described below may be grown using various known methods, for example, a metal organic chemical vapor deposition (MOCVD), a molecular beam epitaxy (MBE), or a hybrid vapor phase epitaxy (HVPE). Can be grown using technology. However, in the embodiments described below, the semiconductor layers are described as being grown in the growth chamber using MOCVD.
  • sources introduced into the growth chamber may use a generally known source, for example, TMGa, TEGa, etc. may be used as the Ga source, and TMAl, TEAl, etc. may be used as the Al source.
  • TMIn, TEIn, etc. may be used as the In source, and NH 3 may be used as the N source.
  • the present invention is not limited thereto.
  • the substrate An n-type semiconductor layer located on the substrate; A mesa disposed on the n-type semiconductor layer and including an active layer and a p-type semiconductor layer; An n ohmic contact layer contacting the n-type semiconductor layer; A p ohmic contact layer contacting the p-type semiconductor layer; N bumps electrically connected to the n ohmic contact layer; And p bumps electrically connected to the p ohmic contact layer, wherein the mesa includes a main branch and a plurality of sub branches extending from the main branch, wherein the n ohmic contact layer surrounds the mesa and further includes the sub branch. Interposed between regions between the branches, the n bumps and p bumps cover the top and sides of the mesa, respectively.
  • Conventional ultraviolet light emitting diodes do not reflect light emitted to the side of the mesa because the p bumps are placed on top of the mesa.
  • the mesa side is partially covered with n bumps and p bumps, so that the n bumps and p bumps may reflect the ultraviolet rays emitted to the mesa side and re-incident to the substrate side.
  • the mesa can be located not only in the p bump but also in the n bump, so that the mesa can be distributed over a wide area of the substrate.
  • the mesa since the mesa includes the main branch and the sub branches, it is possible to increase the surface area of the mesa side. Accordingly, the area between the mesa and the n ohmic contact layer is increased, and thus, the ultraviolet light emitted to the mesa side can be reincident to the substrate side through this area, thereby improving the light output.
  • the minimum width of the n-type semiconductor layer exposed between the sub branches may be greater than or equal to the minimum width of the sub branches.
  • Conventional ultraviolet light emitting diodes typically form a mesa wider than the width of an exposed n-type semiconductor layer, but the present invention forms a narrower mesa. As a result, current distribution in the mesa is easy and the forward voltage can be further lowered.
  • the minimum width of the main branch may be greater than the minimum width of the sub branches.
  • the present invention is not limited thereto, and the main branch and the sub branch may have the same width, and the sub branches may have a larger width.
  • the main branch includes a first main branch extending along one edge of the substrate and a second main branch extending along the other edge adjacent to one edge of the substrate, and the sub branches include the first main branch. It may include sub branches extending from a branch and sub branches extending from the second main branch.
  • main branch means a branch where a plurality of branches are branched at points between both ends thereof, and "sub branch” has one end connected to the main branch and the other end freestanding (free end). It means a branch. Also, two mesa ends are a single branch, and “multiple branches” require three or more ends.
  • the sub branches may be parallel to each other.
  • the sub branches branch from the same side of the main branch.
  • sub branches may be parallel to the diagonal of the substrate.
  • the sub branches may have different lengths.
  • the mesas can be placed over a large area of the substrate by adjusting the length of the sub branches.
  • the substrate may have a quadrangular shape having four edges, and the shortest distance from each edge to the mesa may be less than 1/2 of the shortest distance from each edge to the center of the substrate.
  • Conventional ultraviolet light emitting diodes are arranged at one side edge of the mesa, but the ultraviolet light emitting diode of the present invention may be widely disposed in the central area of the substrate.
  • the ultraviolet light emitting diode further includes an n pad metal layer covering the n ohmic contact layer and a p pad metal layer covering the p ohmic contact layer, wherein the n bump and p bump are respectively the n pad metal layer and the p pad. It can be connected to a metal layer.
  • the n ohmic contact layer is a metal alloy layer including Cr, Ti, Al and Au
  • the n pad metal layer comprises a Ti layer / Au layer / Ti layer
  • the n pad The metal layer may contact the n ohmic contact layer.
  • the ultraviolet light emitting diode may further include an insulating layer interposed between the n pad metal layer and the p pad metal layer and the n bump and p bumps and having openings exposing the n pad metal layer and the p pad metal layer.
  • the insulating layer may be formed of, for example, a single layer of SiO 2 , or may be formed of a plurality of layers.
  • the insulating layer may be a distributed Bragg reflector, in particular, in which insulating layers having different refractive indices are alternately stacked.
  • the openings are covered by the n bump and p bump, respectively.
  • the n pad metal layer and the p pad metal layer exposed by the openings may be covered with n bumps and p bumps to protect from external environments such as moisture.
  • the separation distance between the n ohmic contact layer and the mesa may be constant.
  • the present invention is not necessarily limited thereto, and the separation distance may be adjusted differently according to the position.
  • n bumps and p bumps may be disposed in parallel to each other.
  • the mesa may include a protrusion on the side.
  • the protrusions further increase the surface area of the mesa side.
  • the n ohmic contact layer may be spaced apart from the mesa along a side surface of the mesa at regular intervals. Accordingly, the n ohmic contact layer is disposed along the shape of the protrusion of the mesa side, and as a result, the total area of the region between the n ohmic contact layer and the mesa can be increased.
  • the substrate An n-type semiconductor layer located on the substrate; A mesa disposed on the n-type semiconductor layer and including an active layer and a p-type semiconductor layer; An n ohmic contact layer contacting the n-type semiconductor layer; A p ohmic contact layer contacting the p-type semiconductor layer; N bumps electrically connected to the n ohmic contact layer; And p bumps electrically connected to the p ohmic contact layer, wherein the mesa comprises a plurality of branches, the n ohmic contact layer surrounding the mesa and interposed in an area between the branches, the n Bumps and p bumps cover the top and sides of the mesa, respectively, and the p bumps cover at least two of the branches.
  • the branches may include a main branch and a plurality of sub branches extending from the main branch.
  • the main branch may include a first main branch extending along one edge of the substrate and a second main branch orthogonal to the first main branch.
  • the p bumps may cover the first main branch as a whole and partially cover the second main branch.
  • some of the sub branches may be spaced apart from the p bump and partially overlap the n bump.
  • Figure 1 is a schematic plan view for explaining an ultraviolet light emitting diode according to an embodiment of the present invention
  • Figure 2 is a cross-sectional view taken along the cutting line C-C of FIG.
  • Figure 3 is a schematic plan view for explaining a mesa according to an embodiment of the present invention.
  • the ultraviolet light emitting diode includes a substrate 121, an n-type semiconductor layer 123, an active layer 125, a p-type semiconductor layer 127, and n ohmic.
  • the substrate 121 is not limited as long as it can grow a nitride semiconductor, and may include, for example, a heterogeneous substrate such as a sapphire substrate, a silicon substrate, a silicon carbide substrate, or a spinel substrate. Homogeneous substrates such as substrates, aluminum nitride substrates, and the like.
  • the n-type semiconductor layer 123 is located on the substrate 121.
  • the n-type semiconductor layer 123 may include, for example, an AlN buffer layer (about 3.79 ⁇ m) and an n-type AlGaN layer.
  • the n-type AlGaN layer may include a lower n-type AlGaN layer (about 2.15 ⁇ m) having an Al molar ratio of 0.8 or more, an intermediate AlGaN layer (1.7 nm) having an Al molar ratio of 0.7 to 0.8, and an upper n-type AlGaN layer having a thickness of about 66.5 nm. have.
  • the n-type semiconductor layer 123 is formed of a nitride-based semiconductor having a bandgap higher than that of the active layer so that light generated in the active layer can pass.
  • the n-type semiconductor layer 123 may generally include a plurality of layers in order to improve crystal quality.
  • the mesa M is disposed on a portion of the n-type semiconductor layer 123.
  • the mesa M includes the active layer 125 and the p-type semiconductor layer 127.
  • the p-type semiconductor layer 127 and the active layer 125 are patterned by a mesa etching process. M) is formed.
  • the active layer 125 may be a single quantum well structure or a multi-quantum well structure including a well layer and a barrier layer.
  • the well layer may be formed of AlGaN or AlInGaN
  • the barrier layer may be formed of AlGaN or AlInGaN having a wider bandgap than the well layer.
  • each well layer may be formed with AlGaN having an Al molar ratio of about 0.5 and a thickness of about 3.1 nm
  • each barrier layer may be formed with AlGaN having a molar ratio of Al of 0.7 or more and about 9 nm or more.
  • the first barrier layer may be formed thicker than other barrier layers with a thickness of 12 nm or more.
  • AlGaN layers having an Al molar ratio of 0.7 to 0.8 in contact with the top and bottom of each well layer may be disposed to have a thickness of about 1 nm.
  • the Al molar ratio of the AlGaN layer in contact with the last well layer may be 0.8 or more in consideration of contact with the electron block layer.
  • the p-type semiconductor layer 127 may include an electron block layer and a p-type GaN contact layer.
  • the electron block layer prevents electrons from overflowing the active layer into the p-type semiconductor layer, thereby improving the recombination rate of electrons and holes.
  • the electron block layer may be formed of p-type AlGaN having an Al molar ratio of about 0.8, and may be formed, for example, at a thickness of 55 nm.
  • the p-type GaN contact layer may be formed to a thickness of about 300 nm.
  • the mesa M includes a plurality of branches M1, M2, S1, S2, S3, and S4.
  • the mesa M may include the main branches M1 and M2 and the sub branches S1, S2, S3, and S4.
  • the mesa M may include a first main branch M1 extending along one edge of the substrate 121 or the n-type semiconductor layer 123 and another edge adjacent to the one edge. It may include a second main branch (M2) extending.
  • the sub branches S1 and S2 may extend from the first main branch M1, and the sub branches S3 and S4 may extend from the second main branch M2.
  • the first main branch M1 and the second main branch M2 will be described separately, but these are one main branch. Meanwhile, the second main branch M2 may be omitted.
  • the sub branches S1, S2, S3, and S4 may have different lengths and may be parallel to each other.
  • the sub branches S1, S2, S3, and S4 may be disposed parallel to the diagonal of the substrate 21.
  • the main branches M1 and M2 and the sub branches S1, S2, S3 and S4 are disposed over a large area of the substrate 21.
  • the substrate 21 is a quadrangular shape having four edges, for example, a rectangle, and the shortest distance from each edge of the substrate 21 to the mesa M is the shortest distance from each edge to the center of the substrate 21. It may be less than 1/2 of.
  • the minimum width W2 of the n-type semiconductor layer 123 exposed between the subbranches S1, S2, S3, and S4 is defined as the subbranches S1, S2, S3, and S3. It may be at least 1/2 of the minimum width W1 of S4). Furthermore, the minimum width W2 of the n-type semiconductor layer 123 exposed between the subbranches S1, S2, S3, and S4 is the minimum width (W2) of the subbranches S1, S2, S3, and S4. It may be greater than or equal to W1). In comparison with the related art, the n-type semiconductor layer 123 is formed such that the widths of the sub branches S1, S2, S3, and S4 are relatively small, and are exposed between the sub branches S1, S2, S3, and S4.
  • the width of is increased relatively.
  • the mesa M may be disposed by disposing the sub branches S1, S2, S3, and S4 over a large area of the substrate 121.
  • the side surface area of is increased.
  • the main branches M1 and M2 may have a wider width than the sub branches S1, S2, S3, and S4, but are not limited thereto.
  • the main branches M1 and M2 may be the same as or larger than the sub branches S1, S2, S3, and S4. It may also have a narrow width.
  • an n ohmic contact layer 129a is disposed on the n-type semiconductor layer 123 exposed around the mesa M.
  • the n ohmic contact layer 129a may be formed by depositing a plurality of metal layers and then alloying the metal layers through a rapid thermal alloy (RTA).
  • RTA rapid thermal alloy
  • the n ohmic contact layer 129a may be sequentially alloyed with Cr / Ti / Al / Ti / Au and then alloyed in an RTA process within a few seconds or several tens of seconds, for example, at 935 ° C. Accordingly, the n ohmic contact layer 129a becomes an alloy layer containing Cr, Ti, Al, and Au.
  • the n ohmic contact layer 129a surrounds the mesa M along the mesa M circumference.
  • the n ohmic contact layer 129a is interposed in a region between the sub branches S1, S2, S3, and S4.
  • the n ohmic contact layer 129a is spaced apart from the mesa M by a predetermined interval and may be formed in most regions on the n-type semiconductor layer 123.
  • the n ohmic contact layer 129a is formed along the side of the mesa M. Thus, a region without the n ohmic contact layer 129a is formed between the mesa M and the n ohmic contact layer 129a.
  • Light emitted to the side of the mesa M through this region may be re-entered into the n-type semiconductor layer 123 and emitted to the outside through the substrate 121.
  • the distance between the ohmic contact layer 129a and the mesa M may be constant along the mesa M, but is not necessarily limited thereto.
  • a p ohmic contact layer 129b is formed on the mesa (M).
  • the p ohmic contact layer 129b may be formed through, for example, an RTA process at about 590 ° C. for about 80 seconds after depositing Ni / Au.
  • the p ohmic contact layer 129b is in ohmic contact with the p-type semiconductor layer 127 and covers most of the upper portion of the mesa M, for example, 80% or more.
  • the n pad metal layer 133a and the p pad metal layer 133b are formed on the n ohmic contact layer 129a and the p ohmic contact layer 129b, respectively.
  • the n-pad metal layer 133a and the p-pad metal layer 133b may be formed together in the same process with the same metal layer.
  • the n and p pad metal layers 133a and 133b may be formed of, for example, a Ti layer (300 ⁇ s / Au layer (7000 ⁇ s) / Ti layer (50 ⁇ s)).
  • n pad metal layer 133a may directly contact the n ohmic metal layer 129a.
  • the n pad metal layer 133a and the p pad metal layer 133b are disposed on the same area as the n ohmic contact layer 129a and the p ohmic contact layer 129b, respectively. It is not limited to this.
  • the n pad metal layer 133a and the p pad metal layer 133b may have a smaller area than the n ohmic contact layer 129a and the p ohmic contact layer 129b and may be disposed thereon.
  • FIG. 2A the n pad metal layer 133a and the p pad metal layer 133b are disposed on the same area as the n ohmic contact layer 129a and the p ohmic contact layer 129b, respectively. It is not limited to this.
  • the n pad metal layer 133a and the p pad metal layer 133b may have a smaller area than the n ohmic contact layer 129a and the p ohmic contact layer 129b and may be disposed thereon.
  • the n pad metal layer 133a and the p pad metal layer 133b may cover the top and side surfaces of the n ohmic contact layer 129a and the p ohmic contact layer 129b, respectively.
  • the insulating layer 135 covers the n pad metal layer 133a and the p pad metal layer 133b. However, the insulating layer 135 has an opening 135a exposing the n pad metal layer 133a and an opening 135b partially exposing the p pad metal layer 133b on the mesa M.
  • the opening 135a overlaps the n ohmic metal layer 129a, and the opening 135b overlaps the p ohmic metal layer 129b.
  • the opening 135a and the opening 135b may be positioned to face opposite edges.
  • the n bump 137a covers the opening 135a and connects to the n pad metal layer 133a through the opening 135a.
  • the n bump 137a is electrically connected to the n-type semiconductor layer 123 through the n pad metal layer 133a and the n ohmic contact layer 129a.
  • the p bump 137b covers the opening 135b and connects to the p pad metal layer 133b through the opening 135b.
  • the p bump 137b is electrically connected to the p-type semiconductor layer 127 through the p pad metal layer 133b and the p ohmic contact layer 129b.
  • the n bump 137a and the p bump 137b may be formed of Ti / Au / Cr / Au, for example.
  • the n bump 137a and the p bump 137b may be disposed in parallel with each other as shown in FIG. 1.
  • the openings 135a and 135b are covered by the n bump 137a and the p bump 137b, so that moisture or solder from the outside can be prevented from penetrating through the openings 135a and 135b, thereby improving reliability. do.
  • the n bump 137a and the p bump 137b partially cover the side surfaces of the mesas M, respectively.
  • the n bump 137a and the p bump 137b have a reflectance with respect to the ultraviolet light, and thus may reflect light emitted to the side of the mesa M and re-inject into the mesa M.
  • the top surfaces of the n bump 137a and the p bump 137b may not be flat due to the height difference between the mesa M and the n pad metal layer 133a.
  • the antireflection layer 139 is disposed on the light emitting surface side of the substrate 121.
  • the anti-reflection layer 139 may be formed of a transparent insulating layer such as SiO 2, for example, an integer thickness of 1/4 of an ultraviolet wavelength.
  • a band pass filter in which layers having different refractive indices are repeatedly stacked as the antireflection layer 139 may be used.
  • FIG. 4 is a schematic plan view for describing an ultraviolet light emitting diode according to still another embodiment of the present invention.
  • the light emitting diode according to the present embodiment is generally similar to the light emitting diode described above, but there is a difference in that the number of sub branches S1 to S6 is increased. As the number of sub branches S1 to S6 increases, the width of the sub branches S1 to S6 becomes smaller.
  • the sub branches S1 to S6 may have substantially similar widths, and the minimum width W1 of the sub branches S1 to S6 is a minimum width (n) of the n-type semiconductor layer 123 exposed between the sub branches. Or less than twice W2). Further, the minimum width W1 of the sub branches S1 to S6 may be less than or equal to the minimum width W2 of the n-type semiconductor layer 123 exposed between the sub branches. Meanwhile, the widths of the first and second main branches M1 and M2 may be larger than the widths of the sub branches S1 to S6, but are not necessarily limited thereto and may be smaller or the same.
  • FIG. 5 is a schematic plan view for describing an ultraviolet light emitting diode according to another embodiment of the present invention.
  • the ultraviolet light emitting diode according to the present embodiment is generally similar to the ultraviolet light emitting diode described with reference to FIGS. 1 to 3, except that protrusions P are formed on the side of the mesa M. .
  • the protrusions P may be formed together when forming the mesa M in the mesa etching process.
  • the surface area of the side of the mesa M may be increased.
  • the n ohmic contact layer 129a may be formed to be spaced apart from the mesa M side at regular intervals, and thus may have concave portions corresponding to the protrusions P along the mesa M side shape. have.
  • the p ohmic contact layer 129b may also be formed to have protrusions along the side shape of the mesa (M).
  • FIG. 6 is a schematic cross-sectional view illustrating an example of mounting an ultraviolet light emitting diode in a submount according to an embodiment of the present invention.
  • the ultraviolet light emitting diode is flip-bonded on the sub-mount substrate 200.
  • the submount substrate 200 may have electrode pads 201a and 201b on an insulating substrate such as, for example, AlN.
  • the n bump 137a and the p bump 137b may be bonded to the electrode pads 201a and 201b of the submount substrate 200 through the solder pastes 203a and 203b. Since the ultraviolet light emitting diode is bonded through the solder pastes 203a and 203b, the heights of the top surfaces of the n bump 137a and the p bump 137b do not have to be the same as in the conventional thermal ultrasonic bonding.
  • the ultraviolet light emitting diode may be bonded to the submount substrate 200 using solder bonding using AuSn.

Landscapes

  • Led Devices (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

자외선 발광 다이오드가 제공된다. 일 실시예에 따른 자외선 발광 다이오드는, 기판; 기판 상에 위치하는 n형 반도체층; 형 반도체층 상에 배치되고, 활성층 및 p형 반도체층을 포함하는 메사; n형 반도체층에 콘택하는 n 오믹 콘택층; p형 반도체층에 콘택하는 p 오믹 콘택층; n 오믹 콘택층에 전기적으로 접속된 n 범프; 및 p 오믹 콘택층에 전기적으로 접속된 p 범프를 포함하고, 메사는 메인 브랜치와 인 브랜치로부터 연장하는 복수의 서브 브랜치들을 포함하고, n 오믹 콘택층은 메사를 둘러싸고 또한 서브 브랜치들 사이의 영역에 개재되며, n 범프 및 p 범프는 각각 메사의 상부 및 측면을 덮는다. 이에 따라, 광 손실을 줄여 광 출력을 높일 수 있으며, 순방향 전압을 낮출 수 있다.

Description

자외선 발광 다이오드
본 발명은 무기물 반도체 발광 다이오드에 관한 것으로, 특히 300nm 이하의 심자외선을 방출하는 발광 다이오드에 관한 것이다.
일반적으로, 200 내지 300nm 범위 내의 자외선을 방출하는 발광 다이오드는 살균 장치, 물 또는 공기 정화 장치, 고밀도 광 기록 장치, 바이오 에어로졸 형광 검출 시스템의 여기원을 포함하여 다양한 용도에 사용될 수 있다.
근자외선 또는 청색 발광 다이오드와 달리, 상대적으로 심자외선을 방출하는 발광 다이오드는 AlGaN과 같이 Al을 함유하는 웰층을 포함한다. 이러한 질화갈륨계 반도체층의 조성에 기인하여 심자외선 발광 다이오드는 청색 발광 다이오드나 근자외선 발광 다이오드와는 상당히 다른 구조를 갖는다.
특히, 종래 기술에 따른 심자외선 발광 다이오드는 n형 반도체층 상에 배치되는 메사의 형상 및 위치가 일반적인 청색 발광 다이오드나 근자외선 발광 다이오드와 다른 구조를 갖는다. 즉, 메사는 n형 반도체층의 중심으로부터 일측으로 치우쳐 형성되며, 메사 상에 p 범프가 배치되고, 상기 일측에 대향하는 타측 근처에 메사로부터 이격되어 n 범프가 배치된다. 또한, 종래의 자외선 발광 다이오드는 서브 마운트에 열 초음파(thermal sonic; TS) 본딩 기술을 이용하여 본딩된다. TS 본딩을 위해, n 범프와 p 범프 상단면의 높이를 동일하게 할 필요가 있고, 이를 위해, n 범프 아래에 단차 조절층이 배치된다.
이러한 종래의 자외선 발광 다이오드는 대체로 광 출력이 낮고 순방향 전압이 높은 단점을 갖는다. 특히, 오믹 콘택을 위해 p형 반도체층에 p형 GaN층이 포함되기 때문에, p형 반도체층으로 입사된 자외선은 p형 반도체층에서 흡수되어 손실된다. 또한, n형 반도체층에 접합하는 n 오믹 콘택층 또한 광을 흡수하기 때문에 n 오믹 콘택층으로 진행하는 광은 n 오믹 콘택층에 흡수되어 손실된다. 청색 발광 다이오드의 경우, 반사 금속층을 n 오믹 콘택층에 채택하여 광 손실을 줄이지만, 심자외선 발광 다이오드의 경우, n 오믹 콘택층을 반사 금속층으로 형성하기 어렵고 또한 n 오믹 콘택층이 상당히 넓은 영역을 차지하기 때문에 심각한 문제가 된다.
나아가, 종래의 자외선 발광 다이오드는 메사의 측면으로 방출된 광을 활용하기 어렵기 때문에, 메사의 측면을 될 수 있는 한 감소시키려는 경향을 갖는다. 즉, 메사의 폭이 상대적으로 넓게 형성된다. 그러나 메사 폭이 클수록 n 오믹 콘택층으로부터 메사 중앙 영역까지의 거리가 커져 전류 분산에 좋지 않으며, 따라서 순방향 전압이 높아진다.
본 발명이 해결하고자 하는 과제는, 전기적 특성 및/또는 광 출력을 개선할 수 있는 새로운 구조의 자외선 발광 다이오드를 제공하는 것이다.
본 발명의 일 실시예에 따른 자외선 발광 다이오드는, 기판; 상기 기판 상에 위치하는 n형 반도체층; 상기 n형 반도체층 상에 배치되고, 활성층 및 p형 반도체층을 포함하는 메사; 상기 n형 반도체층에 콘택하는 n 오믹 콘택층; 상기 p형 반도체층에 콘택하는 p 오믹 콘택층; 상기 n 오믹 콘택층에 전기적으로 접속된 n 범프; 및 상기 p 오믹 콘택층에 전기적으로 접속된 p 범프를 포함하고, 상기 메사는 메인 브랜치와 상기 메인 브랜치로부터 연장하는 복수의 서브 브랜치들을 포함하고, 상기 n 오믹 콘택층은 상기 메사를 둘러싸고 또한 상기 서브 브랜치들 사이의 영역에 개재되며, 상기 n 범프 및 p 범프는 각각 상기 메사의 상부 및 측면을 덮는다.
본 발명의 또 다른 실시예에 따른 자외선 발광 다이오드는, 기판; 상기 기판 상에 위치하는 n형 반도체층; 상기 n형 반도체층 상에 배치되고, 활성층 및 p형 반도체층을 포함하는 메사; 상기 n형 반도체층에 콘택하는 n 오믹 콘택층; 상기 p형 반도체층에 콘택하는 p 오믹 콘택층; 상기 n 오믹 콘택층에 전기적으로 접속된 n 범프; 및 상기 p 오믹 콘택층에 전기적으로 접속된 p 범프를 포함하고, 상기 메사는 복수의 브랜치들을 포함하고, 상기 n 오믹 콘택층은 상기 메사를 둘러싸고 또한 상기 브랜치들 사이의 영역에 개재되며, 상기 n 범프 및 p 범프는 각각 상기 메사의 상부 및 측면을 덮되, 상기 p 범프는 상기 브랜치들 중 적어도 두 개의 브랜치들을 덮는다.
본 발명의 실시예들에 따르면, n 범프 및 p 범프가 메사의 측면을 덮어 메사 측면에서 자외선을 반사시킬 수 있다. 따라서, 메사 측면에서 방출되어 손실되는 자외선을 감소시킬 수 있다. 나아가, 복수의 브랜치들을 채택함으로써, 메사 측면의 표면적을 증가시킬 수 있으며, 이에 따라, 메사 측면과 n 오믹 콘택층 사이의 광 재입사 영역의 면적을 증가시켜, 메사 측면으로 방출된 자외선 중 일부를 기판측으로 재입사시킬 수 있다.
본 발명의 장점 및 특징들에 대해서는 상세한 설명에서 자세히 논의되거나 상세한 설명을 통해 명확해질 것이다.
도 1은 본 발명의 일 실시예에 따른 자외선 발광 다이오드를 설명하기 위한 평면도이다.
도 2는 도 1의 절취선 C-C를 따라 취해진 단면도이다.
도 3은 본 발명의 일 실시예에 따른 메사를 설명하기 위한 개략적인 평면도이다.
도 4는 본 발명의 또 다른 실시예에 따른 자외선 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 자외선 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 6은 본 발명의 일 실시예에 따른 자외선 발광 다이오드를 서브마운트에 실장한 것을 설명하기 위한 개략적인 단면도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 발명이 속하는 기술분야의 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 개재된 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
이하 설명되는 질화물계 반도체층들은 일반적으로 알려진 다양한 방법을 이용하여 성장될 수 있으며, 예를 들어, MOCVD(Metal Organic Chemical Vapor Deposition), MBE(Molecular Beam Epitaxy) 또는 HVPE(Hydride Vapor Phase Epitaxy) 등의 기술을 이용하여 성장될 수 있다. 다만, 이하 설명되는 실시예들에서는, 반도체층들이 MOCVD를 이용하여 성장 챔버 내에서 성장된 것으로 설명된다. 질화물계 반도체층들의 성장 과정에서, 성장 챔버 내에 유입되는 소스들은 일반적으로 알려진 소스를 이용할 수 있으며, 예를 들어, Ga 소스로 TMGa, TEGa 등을 이용할 수 있고, Al 소스로 TMAl, TEAl 등을 이용할 수 있으며, In 소스로 TMIn, TEIn 등을 이용할 수 있으며, N 소스로 NH3를 이용할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
본 발명의 일 실시예에 따른 자외선 발광 다이오드는, 기판; 상기 기판 상에 위치하는 n형 반도체층; 상기 n형 반도체층 상에 배치되고, 활성층 및 p형 반도체층을 포함하는 메사; 상기 n형 반도체층에 콘택하는 n 오믹 콘택층; 상기 p형 반도체층에 콘택하는 p 오믹 콘택층; 상기 n 오믹 콘택층에 전기적으로 접속된 n 범프; 및 상기 p 오믹 콘택층에 전기적으로 접속된 p 범프를 포함하고, 상기 메사는 메인 브랜치와 상기 메인 브랜치로부터 연장하는 복수의 서브 브랜치들을 포함하고, 상기 n 오믹 콘택층은 상기 메사를 둘러싸고 또한 상기 서브 브랜치들 사이의 영역에 개재되며, 상기 n 범프 및 p 범프는 각각 상기 메사의 상부 및 측면을 덮는다.
종래의 자외선 발광 다이오드는 p 범프가 메사 상부에 배치되므로, 메사의 측면으로 방출되는 광을 반사시키지 못한다. 이에 반해, 본 발명의 실시예들에서 메사 측면은 부분적으로 n 범프 및 p 범프로 덮이며, 따라서 n 범프 및 p 범프가 메사 측면으로 방출된 자외선을 반사시켜 기판 측으로 재입사시킬 수 있다.
나아가, 메사가 p 범프 뿐만 아니라 n 범프 하부에도 위치할 수 있으므로, 메사를 기판의 넓은 영역에 걸쳐 분포시킬 수 있다.
나아가, 본 발명의 실시예들에 따르면, 메사가 메인 브랜치와 서브 브랜치들을 포함하기 때문에, 메사 측면의 표면적을 증가시킬 수 있다. 이에 따라, 메사와 n 오믹 콘택층 사이의 영역이 증가되며, 따라서, 메사 측면으로 방출된 자외선이 이 영역을 통해 기판측으로 재입사할 수 있어 광 출력이 향상된다.
한편, 상기 서브 브랜치들 사이에 노출된 n형 반도체층의 최소 폭은 상기 서브 브랜치들의 최소 폭보다 크거나 같을 수 있다. 종래의 자외선 발광 다이오드는 전형적으로 메사의 폭을 노출된 n형 반도체층의 폭보다 상대적으로 크게 형성하나, 본 발명은 메사의 폭을 더 좁게 형성한다. 이에 따라, 메사 내에서의 전류 분산이 쉽고 순방향 전압을 더욱 낮출 수 있다.
몇몇 실시예들에 있어서, 상기 메인 브랜치의 최소 폭은 상기 서브 브랜치들의 최소 폭보다 클 수 있다. 그러나 본 발명은 이에 한정되는 것은 아니며, 메인 브랜치와 서브 브랜치가 동일한 폭을 가질 수도 있고 서브 브랜치들이 더 큰 폭을 가질 수도 있다.
한편, 상기 메인 브랜치는 상기 기판의 일측 가장자리를 따라 연장하는 제1 메인 브랜치 및 상기 기판의 일측 가장자리에 이웃하는 타측 가장자리를 따라 연장하는 제2 메인 브랜치를 포함하고, 상기 서브 브랜치들은 상기 제1 메인 브랜치로부터 연장하는 서브 브랜치들과 상기 제2 메인 브랜치로부터 연장하는 서브 브랜치들을 포함할 수 있다.
본 명세서에 있어서, "메인 브랜치"는 그것의 양단 사이의 지점들에서 복수의 브랜치들이 분기되는 브랜치를 의미하며, "서브 브랜치"는 일단이 메인 브랜치에 연결되고, 타단은 프리스탠딩(자유단)인 브랜치를 의미한다. 또한, 메사의 끝단이 2개인 것은 단일 브랜치이며, "복수의 브랜치"라고 하려면 끝단이 3개 이상 존재해야 한다.
상기 서브 브랜치들은 서로 평행할 수 있다. 또한, 상기 서브 브랜치들은 상기 메인 브랜치의 동일 측면으로부터 분기된다.
나아가, 상기 서브 브랜치들은 상기 기판의 대각선에 평행할 수 있다.
또한, 상기 서브 브랜치들은 서로 다른 길이를 가질 수 있다. 따라서, 서브 브랜치들의 길이를 조절하여 기판의 넓은 영역에 걸쳐 메사를 배치할 수 있다.
한편, 상기 기판은 네 개의 가장자리를 갖는 사각형 형상이고, 각각의 가장자리에서 상기 메사 까지의 최단 거리는 각각의 가장자리에서 상기 기판의 중심까지의 최단 거리의 1/2보다 작을 수 있다. 종래의 자외선 발광 다이오드는 메사가 기판의 일측 가장자리에 치우쳐 배치되나, 본 발명의 자외선 발광 다이오드는 메사가 기판의 중앙 영역에 넓게 배치될 수 있다.
한편, 상기 자외선 발광 다이오드는, 상기 n 오믹 콘택층을 덮는 n 패드 금속층 및 상기 p 오믹 콘택층을 덮는 p 패드 금속층을 더 포함하고, 상기 n 범프 및 p 범프는 각각 상기 n 패드 금속층 및 상기 p 패드 금속층에 접속할 수 있다.
몇몇 실시예들에 있어서, 상기 n 오믹 콘택층은, Cr, Ti, Al 및 Au를 포함하는 금속 얼로이층이고, 상기 n 패드 금속층은 Ti층/Au층/Ti층을 포함하며, 상기 n 패드 금속층은 상기 n 오믹 콘택층에 접할 수 있다.
상기 자외선 발광 다이오드는, 상기 n 패드 금속층 및 상기 p 패드 금속층과 상기 n 범프 및 p 범프 사이에 개재되되, 상기 n 패드 금속층 및 p 패드 금속층을 노출시키는 개구부들을 갖는 절연층을 더 포함할 수 있다. 절연층은 예를 들어 SiO2 단일층으로 형성되거나, 또는 복수층으로 형성될 수 있다. 절연층은 특히 굴절률이 서로 다른 절연층들을 교대로 적층한 분포 브래그 반사기일 수 있다.
한편, 상기 개구부들은 각각 상기 n 범프 및 p 범프에 의해 가려진다. 따라서, 상기 개구부들에 의해 노출된 n 패드 금속층 및 p 패드 금속층이 n 범프 및 p 범프로 덮여 수분 등의 외부 환경으로부터 보호될 수 있다.
한편, 상기 n 오믹 콘택층과 상기 메사 사이의 이격 거리는 일정할 수 있다. 그러나 본 발명이 반드시 이에 한정되는 것은 아니며, 위치에 따라 이격 거리를 서로 다르게 조정할 수도 있다.
한편, 상기 n 범프 및 p 범프는 서로 평행하게 배치될 수 있다.
일 실시예에 있어서, 상기 메사는 측면에 돌출부를 포함할 수 있다. 돌출부들은 메사 측면의 표면적을 더 증가시킨다. 또한, 상기 n 오믹 콘택층은 상기 메사의 측면을 따라 상기 메사로부터 일정한 간격으로 이격될 수 있다. 따라서, n 오믹 콘택층은 상기 메사 측면의 돌출부의 형상을 따라 배치되며, 결과적으로, n 오믹 콘택층과 메사 사이 영역의 전체 면적이 증가될 수 있다.
본 발명의 또 다른 실시예에 따르면, 기판; 상기 기판 상에 위치하는 n형 반도체층; 상기 n형 반도체층 상에 배치되고, 활성층 및 p형 반도체층을 포함하는 메사; 상기 n형 반도체층에 콘택하는 n 오믹 콘택층; 상기 p형 반도체층에 콘택하는 p 오믹 콘택층; 상기 n 오믹 콘택층에 전기적으로 접속된 n 범프; 및 상기 p 오믹 콘택층에 전기적으로 접속된 p 범프를 포함하고, 상기 메사는 복수의 브랜치들을 포함하고, 상기 n 오믹 콘택층은 상기 메사를 둘러싸고 또한 상기 브랜치들 사이의 영역에 개재되며, 상기 n 범프 및 p 범프는 각각 상기 메사의 상부 및 측면을 덮되, 상기 p 범프는 상기 브랜치들 중 적어도 두 개의 브랜치들을 덮는다.
상기 브랜치들은 메인 브랜치와 상기 메인 브랜치에서 연장하는 복수의 서브 브랜치들을 포함할 수 있다.
또한, 상기 메인 브랜치는 상기 기판의 일측 가장자리를 따라 연장하는 제1 메인 브랜치 및 상기 제1 메인 브랜치에 직교하는 제2 메인 브랜치를 포함할 수 있다.
나아가, 상기 p 범프는 상기 제1 메인 브랜치를 전체적으로 덮고 상기 제2 메인 브랜치를 부분적으로 덮을 수 있다. 또한, 상기 서브 브랜치들 중 일부는 상기 p 범프로부터 이격되어 상기 n 범프와 부분적으로 중첩할 수 있다.
이하, 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 자외선 발광 다이오드를 설명하기 위한 개략적인 평면도이고, 도 2는 도 1의 절취선 C-C를 따라 취해진 단면도이다. 한편, 도 3은 본 발명의 일 실시예에 따른 메사를 설명하기 위한 개략적인 평면도이다.
도 1, 도 2 및 도 3을 참조하면, 본 실시예에 따른 자외선 발광 다이오드는, 기판(121), n형 반도체층(123), 활성층(125), p형 반도체층(127), n 오믹 콘택층(129a), p 오믹 콘택층(129b), n 패드 금속층(133a), p 패드 금속층(133b), 절연층(135), n 범프(137a) 및 p 범프(137b), 그리고 반사 방지층(139)을 포함한다.
기판(121)은 질화물계 반도체를 성장시킬 수 있는 기판이면 한정되지 않으며, 예를 들어, 사파이어 기판, 실리콘 기판, 실리콘 카바이드 기판, 또는 스피넬 기판과 같은 이종 기판을 포함할 수 있고, 또한, 질화갈륨 기판, 질화알루미늄 기판 등과 같은 동종 기판을 포함할 수 있다.
n형 반도체층(123)은 기판(121) 상에 위치한다. n형 반도체층(123)은 예를 들어 AlN 버퍼층(약 3.79㎛) 및 n형 AlGaN층을 포함할 수 있다. n형 AlGaN층은 Al 몰비가 0.8 이상인 하부 n형 AlGaN층(약 2.15㎛), Al 몰비가 0.7 내지 0.8인 중간 AlGaN층(1.7nm) 및 약 66.5nm 두께의 상부 n형 AlGaN층을 포함할 수 있다. n형 반도체층(123)은 활성층에서 생성된 광이 투과할 수 있도록 활성층보다 높은 밴드갭을 갖는 질화물계 반도체로 형성된다. 사파이어 기판(121) 상에 질화갈륨계 반도체층을 성장시키는 경우, n형 반도체층(123)은 통상 결정 품질을 개선하기 위해 복수의 층들을 포함할 수 있다.
메사(M)는 n형 반도체층(123)의 일부 영역 상에 배치된다. 메사(M)는 활성층(125) 및 p형 반도체층(127)을 포함한다. 일반적으로 n형 반도체층(123), 활성층(125) 및 p형 반도체층(127)을 순차로 성장한 후, p형 반도체층(127) 및 활성층(125)을 메사 식각 공정을 통해 패터닝함으로써 메사(M)가 형성된다.
활성층(125)은 웰층 및 장벽층을 포함하는 단일 양자우물구조 또는 다중양자우물 구조일 수 있다. 웰층은 AlGaN 또는 AlInGaN로 형성될 수 있으며, 장벽층은 웰층보다 밴드갭이 넓은 AlGaN 또는 AlInGaN으로 형성될 수 있다. 예컨대, 각 웰층은 Al 몰비가 약 0.5인 AlGaN으로 두께 약 3.1nm로 형성되고, 각 장벽층은 Al의 몰비가 0.7 이상인 AlGaN으로 두께는 약 9nm 이상으로 형성될 수 있다. 특히, 첫 번째 장벽층은 12nm 이상의 두께로 다른 장벽층에 비해 더 두껍게 형성될 수 있다. 한편, 각 웰층의 상하에 접하여 Al 몰비가 0.7 내지 0.8인 AlGaN층들이 각각 약 1nm의 두께로 배치될 수 있다. 다만, 마지막 웰층 상에 접하는 AlGaN층의 Al 몰비는 전자블록층과 접하는 것을 고려하여 0.8 이상일 수 있다.
한편, p형 반도체층(127)은 전자블록층 및 p형 GaN 콘택층을 포함할 수 있다. 전자 블록층은 활성층으로부터 전자가 p형 반도체층으로 오버플로우하는 것을 방지하여 전자와 정공의 재결합율을 향상시킨다. 전자 블록층은 예를 들어 Al 몰비가 약 0.8인 p형 AlGaN으로 형성될 수 있으며, 예를 들어 55nm의 두께로 형성될 수 있다. 한편, p형 GaN 콘택층은 약 300nm의 두께로 형성될 수 있다.
상기 메사(M)는 복수의 브랜치들(M1, M2, S1, S2, S3, S4)을 포함한다. 예를 들어, 메사(M)는 메인 브랜치(M1, M2)와 서브 브랜치들(S1, S2, S3, S4)을 포함할 수 있다. 도 5에 잘 도시된 바와 같이, 메사(M)는 기판(121) 또는 n형 반도체층(123)의 일측 가장자리를 따라 연장하는 제1 메인 브랜치(M1) 및 상기 일측 가장자리에 인접한 타측 가장자리를 따라 연장하는 제2 메인 브랜치(M2)를 포함할 수 있다. 예를 들어, 서브 브랜치들(S1, S2)은 제1 메인 브랜치(M1)에서 연장하고, 서브 브랜치들(S3, S4)은 제2 메인 브랜치(M2)에서 연장할 수 있다. 편의상 제1 메인 브랜치(M1)와 제2 메인 브랜치(M2)로 구분하여 설명하나, 이들은 하나의 메인 브랜치이다. 한편, 제2 메인 브랜치(M2)는 생략될 수도 있다.
또한, 서브 브랜치들(S1, S2, S3, S4)은 서로 다른 길이를 가질 수 있으며, 서로 평행할 수 있다. 특히, 서브 브랜치들(S1, S2, S3, S4)은 기판(21)의 대각선에 평행하게 배치될 수 있다. 도 5에 잘 도시된 바와 같이, 메인 브랜치(M1, M2)와 서브 브랜치들(S1, S2, S3, S4)은 기판(21)의 넓은 영역에 걸쳐 배치된다. 예를 들어, 기판(21)은 네 개의 가장자리를 갖는 사각형 형상, 예컨대 직사각형이고, 기판(21)의 각 가장자리에서 메사(M)까지의 최단 거리는 각 가장자리에서 기판(21)의 중심까지의 최단 거리의 1/2보다 작을 수 있다.
한편, 도 3을 참조하면, 상기 서브 브랜치들(S1, S2, S3, S4) 사이에 노출된 n형 반도체층(123)의 최소 폭(W2)은 상기 서브 브랜치들(S1, S2, S3, S4)의 최소 폭(W1)의 1/2 이상일 수 있다. 나아가, 상기 서브 브랜치들(S1, S2, S3, S4) 사이에 노출된 n형 반도체층(123)의 최소 폭(W2)은 상기 서브 브랜치들(S1, S2, S3, S4)의 최소 폭(W1)보다 크거나 같을 수 있다. 종래 기술과 대비하여, 서브 브랜치들(S1, S2, S3, S4)의 폭이 상대적으로 작게 형성되며, 서브 브랜치들(S1, S2, S3, S4) 사이에 노출되는 n형 반도체층(123)의 폭은 상대적으로 증가한다. 서브 브랜치들(S1, S2, S3, S4)의 폭을 상대적으로 좁게 형성하는 대신, 서브 브랜치들(S1, S2, S3, S4)을 기판(121)의 넓은 영역에 걸쳐 배치함으로써 메사(M)의 측면 표면적이 증가된다.
메인 브랜치(M1, M2)는 서브 브랜치들(S1, S2, S3, S4)보다 넓은 폭을 가질 수 있으나, 이에 한정되는 것은 아니며, 서브 브랜치들(S1, S2, S3, S4)과 동일하거나 그보다 좁은 폭을 가질 수도 있다.
다시 도 1 및 도 2를 참조하면, 메사(M) 주위에 노출된 n형 반도체층(123) 상에 n 오믹 콘택층(129a)이 배치된다. n 오믹 콘택층(129a)은 복수의 금속층들을 증착한 후, 이 금속층들을 급속 얼로잉 공정(rapid thermal alloy: RTA)을 통해 합금화함으로써 형성될 수 있다. 예를 들어, n 오믹 콘택층(129a)은 Cr/Ti/Al/Ti/Au를 순차적으로 증착한 후, RTA 공정으로 예컨대 935℃에서 수초 또는 수십초 내에 합금화처리할 수 있다. 따라서, n 오믹 콘택층(129a)은 Cr, Ti, Al, Au를 함유하는 얼로이층이 된다.
상기 n 오믹 콘택층(129a)은 메사(M) 둘레를 따라 메사(M)를 둘러싼다. 또한, n 오믹 콘택층(129a)은 서브 브랜치들(S1, S2, S3, S4) 사이의 영역에도 개재된다. n 오믹 콘택층(129a)은 메사(M)로부터 일정 간격 이격되며, n형 반도체층(123) 상의 대부분의 영역에 형성될 수 있다. n 오믹 콘택층(129a)은 메사(M)의 측면을 따라 형성되며, 따라서, 메사(M)와 n 오믹 콘택층(129a) 사이에는 n 오믹 콘택층(129a)이 없는 영역이 형성된다. 이 영역을 통해 메사(M)의 측면으로 방출된 광이 n형 반도체층(123)으로 재입사되고 기판(121)을 통해 외부로 방출될 수 있다. n 오믹 콘택층(129a)과 메사(M) 사이의 이격 거리는 메사(M) 둘레를 따라 일정할 수 있으나, 반드시 이에 한정되는 것은 아니다.
n 오믹 콘택층(129a)이 형성된 후, 메사(M) 상에 p 오믹 콘택층(129b)이 형성된다. p 오믹 콘택층(129b)은 예를 들어, Ni/Au를 증착한 후 약 590℃에서 약 80초 동안 RTA 공정을 통해 형성될 수 있다. p 오믹 콘택층(129b)은 p형 반도체층(127)에 오믹 콘택하며, 메사(M) 상부 영역의 대부분, 예컨대 80% 이상을 덮는다.
한편, n 오믹 콘택층(129a) 및 p 오믹 콘택층(129b) 상에 각각 n 패드 금속층(133a) 및 p 패드 금속층(133b)이 형성된다. n 패드 금속층(133a) 및 p 패드 금속층(133b)은 동일한 금속층으로 동일 공정에서 함께 형성될 수 있다. 예를 들어, n 및 p 패드 금속층(133a, 133b)은 일 예로, Ti층(300Å/Au층(7000Å)/Ti층(50Å)으로 형성될 수 있다.
종래 기술은 열 초음파 본딩을 위해 n 범프 아래에 단차 조절층을 필요로 하지만, 본 발명의 실시예들은 솔더 페이스트 또는 AuSn 본딩을 이용하므로, 단차 조절층을 필요로 하지 않는다. 따라서, 상기 n 패드 금속층(133a)은 n 오믹 금속층(129a)에 직접 접할 수 있다.
한편, 도 2(a)에서 n 패드 금속층(133a) 및 p 패드 금속층(133b)이 각각 n 오믹 콘택층(129a) 및 p 오믹 콘택층(129b)과 동일한 면적으로 이들 상에 배치된 것으로 도시하였으나, 이에 한정되는 것은 아니다. n 패드 금속층(133a) 및 p 패드 금속층(133b)은 n 오믹 콘택층(129a) 및 p 오믹 콘택층(129b)보다 작은 면적을 갖고 이들 상에 배치될 수 있다. 이와 달리, 도 2(b)에 도시된 바와 같이, n 패드 금속층(133a) 및 p 패드 금속층(133b)은 각각 n 오믹 콘택층(129a) 및 p 오믹 콘택층(129b)의 상면 및 측면을 덮을 수 있다. n 및 p 패드 금속층들(133a, 133b)이 n 및 p 오믹 콘택층들(129a, 129b)의 상면뿐만 아니라 측면을 덮기 때문에, 솔더나 AuSn 본딩시 n 및 p 오믹 콘택층들(129a, 129b)을 솔더 등으로부터 더 잘 보호할 수 있다.
절연층(135)은 n 패드 금속층(133a) 및 p 패드 금속층(133b)을 덮는다. 다만, 절연층(135)은 n 패드 금속층(133a)을 노출시키는 개구부(135a) 및 메사(M) 상부에 p 패드 금속층(133b)을 부분적으로 노출시키는 개구부(135b)를 갖는다. 개구부(135a)는 n 오믹 금속층(129a)과 중첩하며, 개구부(135b)는 p 오믹 금속층(129b)과 중첩한다. 개구부(135a)와 개구부(135b)는 서로 대향하는 가장자리들 측에 치우쳐 위치할 수 있다.
n 범프(137a)는 개구부(135a)를 덮고 개구부(135a)를 통해 n 패드 금속층(133a)에 접속한다. n 범프(137a)는 n 패드 금속층(133a) 및 n 오믹 콘택층(129a)을 통해 n형 반도체층(123)에 전기적으로 접속된다.
p 범프(137b)는 개구부(135b)를 덮고 개구부(135b)를 통해 p 패드 금속층(133b)에 접속한다. p 범프(137b)는 p 패드 금속층(133b) 및 p 오믹 콘택층(129b)을 통해 p형 반도체층(127)에 전기적으로 접속된다.
n 범프(137a) 및 p 범프(137b)는 예를 들어 Ti/Au/Cr/Au로 형성될 수 있다. n 범프(137a)와 p 범프(137b)는 도 1에 도시된 바와 같이 서로 평행하게 배치될 수 있다. 상기 개구부들(135a, 135b)은 n 범프(137a) 및 p 범프(137b)로 가려지며 따라서 외부로부터 수분이나 솔더 등이 개구부들(135a, 135b)을 통해 침투하는 것이 방지될 수 있어 신뢰성이 향상된다.
한편, 상기 n 범프(137a) 및 p 범프(137b)는 각각, 메사(M)의 측면을 부분적으로 덮는다. n 범프(137a) 및 p 범프(137b)는 자외선에 대해 반사율을 가지며, 따라서, 메사(M)의 측면으로 방출되는 광을 반사시켜 메사(M) 내부로 재입사시킬 수 있다.
한편, 도 2에 도시된 바와 같이, n 범프(137a) 및 p 범프(137b)의 상면은 메사(M) 및 n 패드 금속층(133a)의 높이 차이 등에 기인하여 평탄하지 않을 수 있다.
반사 방지층(139)은 기판(121)의 광 방출면 측에 배치된다. 반사 방지층(139)은 SiO2와 같은 투명 절연층을 예를 들어 자외선 파장의 1/4의 정수배 두께로 형성될 수 있다. 이와 달리, 반사 방지층(139)으로 굴절률이 서로 다른 층들을 반복 적층한 밴드패스 필터가 사용될 수도 있다.
도 4는 본 발명의 또 다른 실시예에 따른 자외선 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 4를 참조하면, 본 실시예에 따른 발광 다이오드는 앞서 설명한 발광 다이오드와 대체로 유사하나, 서브 브랜치들(S1~S6)의 개수가 증가한 것에 차이가 있다. 서브 브랜치들(S1~S6)의 개수가 증가함에 따라, 서브 브랜치들(S1~S6)의 폭은 더 작아진다. 서브 브랜치들(S1~S6)은 대체로 유사한 폭을 가질 수 있으며, 서브 브랜치들(S1~S6)의 최소 폭(W1)은 서브 브랜치들 사이에 노출된 n형 반도체층(123)의 최소 폭(W2)의 2배 이하일 수 있다. 나아가, 서브 브랜치들(S1~S6)의 최소 폭(W1)은 서브 브랜치들 사이에 노출된 n형 반도체층(123)의 최소 폭(W2)보다 작거나 같을 수 있다. 한편, 제1 및 제2 메인 브랜치들(M1, M2)의 폭은 서브 브랜치들(S1~S6)의 폭보다 더 클 수 있으나, 이에 반드시 한정되는 것은 아니며, 더 작거나 같을 수도 있다.
메사(M)의 형상을 제외하면 앞서 설명한 실시예의 자외선 발광 다이오드와 대체로 유사하므로 중복을 피하기 위해 상세한 설명은 생략하며, 도면도 간략하게 도시하였다.
도 5는 본 발명의 또 다른 실시예에 따른 자외선 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 5를 참조하면, 본 실시예에 따른 자외선 발광 다이오드는, 도 1 내지 도 3을 참조하여 설명한 자외선 발광 다이오드와 대체로 유사하나, 메사(M) 측면에 돌출부들(P)이 형성된 것에 차이가 있다. 돌출부들(P)은 메사 식각 공정에서 메사(M)를 형성할 때 함께 형성될 수 있다.
메사(M) 측면에 돌출부들(P)이 형성됨에 따라, 메사(M) 측면의 표면적을 증가시킬 수 있다.
한편, n 오믹 콘택층(129a)은 메사(M) 측면과 일정한 간격으로 이격되어 형성될 수 있으며, 따라서, 메사(M) 측면 형상을 따라 상기 돌출부들(P)에 대응하는 오목부들을 가질 수 있다. p 오믹 콘택층(129b) 또한 메사(M)의 측면 형상을 따라 돌출부들을 갖도록 형성될 수 있다.
도 6은 본 발명의 일 실시예에 따른 자외선 발광 다이오드를 서브마운트에 실장한 것을 설명하기 위한 개략적인 단면도이다.
도 6을 참조하면, 상기 자외선 발광 다이오드는 서브 마운트 기판(200) 상에 플립 본딩된다. 서브 마운트 기판(200)은 예를 AlN와 같은 절연성 기판 상에 전극 패드들(201a, 201b)을 가질 수 있다.
n 범프(137a) 및 p 범프(137b)는 솔더 페이스트(203a, 203b)를 통해 서브 마운트 기판(200)의 전극 패드들(201a, 201b)에 본딩될 수 있다. 자외선 발광 다이오드가 솔더 페이스트(203a, 203b)를 통해 본딩되기 때문에, 종래의 열 초음파 본딩과 달리 n 범프(137a)와 p 범프(137b) 상단면의 높이가 동일하지 않아도 된다.
본 실시예에 있어서, 솔더 페이스트를 이용하여 본딩하는 것에 대해 설명하지만, AuSn을 이용한 솔더 본딩을 이용하여 자외선 발광 다이오드를 서브마운트 기판(200)에 본딩할 수도 있다.
이상, 상기 실시예들은 본 발명의 특허청구범위에 의한 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변형과 변경이 가능하고, 본 발명은 특허청구범위에 의한 기술적 사상을 모두 포함한다.

Claims (21)

  1. 기판;
    상기 기판 상에 위치하는 n형 반도체층;
    상기 n형 반도체층 상에 배치되고, 활성층 및 p형 반도체층을 포함하는 메사;
    상기 n형 반도체층에 콘택하는 n 오믹 콘택층;
    상기 p형 반도체층에 콘택하는 p 오믹 콘택층;
    상기 n 오믹 콘택층에 전기적으로 접속된 n 범프; 및
    상기 p 오믹 콘택층에 전기적으로 접속된 p 범프를 포함하고,
    상기 메사는 메인 브랜치와 상기 메인 브랜치로부터 연장하는 복수의 서브 브랜치들을 포함하고,
    상기 n 오믹 콘택층은 상기 메사를 둘러싸고 또한 상기 서브 브랜치들 사이의 영역에 개재되며,
    상기 n 범프 및 p 범프는 각각 상기 메사의 상부 및 측면을 덮는 자외선 발광 다이오드.
  2. 청구항 1에 있어서,
    상기 서브 브랜치들 사이에 노출된 n형 반도체층의 최소 폭은 상기 서브 브랜치들의 최소 폭보다 크거나 같은 자외선 발광 다이오드.
  3. 청구항 2에 있어서,
    상기 메인 브랜치의 최소 폭은 상기 서브 브랜치들의 최소 폭보다 큰 자외선 발광 다이오드.
  4. 청구항 1에 있어서,
    상기 메인 브랜치는 상기 기판의 일측 가장자리를 따라 연장하는 제1 메인 브랜치 및 상기 기판의 일측 가장자리에 이웃하는 타측 가장자리를 따라 연장하는 제2 메인 브랜치를 포함하고,
    상기 서브 브랜치들은 상기 제1 메인 브랜치로부터 연장하는 서브 브랜치들과 상기 제2 메인 브랜치로부터 연장하는 서브 브랜치들을 포함하는 자외선 발광 다이오드.
  5. 청구항 4에 있어서,
    상기 서브 브랜치들은 서로 평행한 자외선 발광 다이오드.
  6. 청구항 5에 있어서,
    상기 서브 브랜치들은 상기 기판의 대각선에 평행한 자외선 발광 다이오드.
  7. 청구항 6에 있어서,
    상기 서브 브랜치들은 서로 다른 길이를 가지는 자외선 발광 다이오드.
  8. 청구항 1에 있어서,
    상기 기판은 네 개의 가장자리를 갖는 사각형 형상이고, 각각의 가장자리에서 상기 메사 까지의 최단 거리는 각각의 가장자리에서 상기 기판의 중심까지의 최단 거리의 1/2보다 작은 자외선 발광 다이오드.
  9. 청구항 1에 있어서,
    상기 n 오믹 콘택층을 덮는 n 패드 금속층 및 상기 p 오믹 콘택층을 덮는 p 패드 금속층을 더 포함하고,
    상기 n 범프 및 p 범프는 각각 상기 n 패드 금속층 및 상기 p 패드 금속층에 접속하는 자외선 발광 다이오드.
  10. 청구항 9에 있어서,
    상기 n 오믹 콘택층은, Cr, Ti, Al 및 Au를 포함하는 금속 얼로이층이고,
    상기 n 패드 금속층은 Ti층/Au층/Ti층을 포함하며,
    상기 n 패드 금속층은 상기 n 오믹 콘택층에 접하는 자외선 발광 다이오드.
  11. 청구항 9에 있어서,
    상기 n 패드 금속층 및 상기 p 패드 금속층과 상기 n 범프 및 p 범프 사이에 개재되되, 상기 n 패드 금속층 및 p 패드 금속층을 노출시키는 개구부들을 갖는 절연층을 더 포함하는 자외선 발광 다이오드.
  12. 청구항 11에 있어서,
    상기 개구부들은 각각 상기 n 범프 및 p 범프에 의해 가려진 자외선 발광 다이오드.
  13. 청구항 1에 있어서,
    상기 n 오믹 콘택층과 상기 메사 사이의 이격 거리는 일정한 자외선 발광 다이오드.
  14. 청구항 1에 있어서,
    상기 n 범프 및 p 범프는 서로 평행하게 배치된 자외선 발광 다이오드.
  15. 청구항 1에 있어서,
    상기 메사는 측면에 돌출부를 포함하는 자외선 발광 다이오드.
  16. 청구항 15에 있어서,
    상기 n 오믹 콘택층은 상기 메사의 측면을 따라 상기 메사로부터 일정한 간격으로 이격된 자외선 발광 다이오드.
  17. 기판;
    상기 기판 상에 위치하는 n형 반도체층;
    상기 n형 반도체층 상에 배치되고, 활성층 및 p형 반도체층을 포함하는 메사;
    상기 n형 반도체층에 콘택하는 n 오믹 콘택층;
    상기 p형 반도체층에 콘택하는 p 오믹 콘택층;
    상기 n 오믹 콘택층에 전기적으로 접속된 n 범프; 및
    상기 p 오믹 콘택층에 전기적으로 접속된 p 범프를 포함하고,
    상기 메사는 복수의 브랜치들을 포함하고,
    상기 n 오믹 콘택층은 상기 메사를 둘러싸고 또한 상기 브랜치들 사이의 영역에 개재되며,
    상기 n 범프 및 p 범프는 각각 상기 메사의 상부 및 측면을 덮되,
    상기 p 범프는 상기 브랜치들 중 적어도 두 개의 브랜치들을 덮는 자외선 발광 다이오드.
  18. 청구항 17에 있어서,
    상기 브랜치들은 메인 브랜치와 상기 메인 브랜치에서 연장하는 복수의 서브 브랜치들을 포함하는 자외선 발광 다이오드.
  19. 청구항 18에 있어서,
    상기 메인 브랜치는 상기 기판의 일측 가장자리를 따라 연장하는 제1 메인 브랜치 및 상기 제1 메인 브랜치에 직교하는 제2 메인 브랜치를 포함하는 자외선 발광 다이오드.
  20. 청구항 19에 있어서,
    상기 p 범프는 상기 제1 메인 브랜치를 완전히 덮고 상기 제2 메인 브랜치를 부분적으로 덮는 자외선 발광 다이오드.
  21. 청구항 18에 있어서,
    상기 서브 브랜치들 중 일부는 상기 p 범프로부터 이격되어 상기 n 범프와 부분적으로 중첩하는 자외선 발광 다이오드.
PCT/KR2017/007286 2016-07-15 2017-07-07 자외선 발광 다이오드 Ceased WO2018012807A1 (ko)

Priority Applications (11)

Application Number Priority Date Filing Date Title
CN202210615085.9A CN115117215B (zh) 2016-07-15 2017-07-07 紫外线发光二极管
JP2019501695A JP6675516B2 (ja) 2016-07-15 2017-07-07 紫外線発光ダイオード
CN201780043961.2A CN109478581B (zh) 2016-07-15 2017-07-07 紫外线发光二极管
CN202210615039.9A CN115117214A (zh) 2016-07-15 2017-07-07 紫外线发光二极管
CN201911392202.4A CN110993763B (zh) 2016-07-15 2017-07-07 紫外线发光二极管
DE112017003572.4T DE112017003572T5 (de) 2016-07-15 2017-07-07 Ultraviolette lichtemittierende diode
CN202210171852.1A CN114464716B (zh) 2016-07-15 2017-07-07 紫外线发光二极管
CN202210612246.9A CN115000267A (zh) 2016-07-15 2017-07-07 紫外线发光二极管
US16/246,565 US10868215B2 (en) 2016-07-15 2019-01-14 Ultraviolet light emitting diode
US17/099,499 US11749780B2 (en) 2016-07-15 2020-11-16 Ultraviolet light emitting diode
US18/230,616 US12490553B2 (en) 2016-07-15 2023-08-04 Ultraviolet light emitting diode

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160090201A KR102550005B1 (ko) 2016-07-15 2016-07-15 자외선 발광 다이오드
KR10-2016-0090201 2016-07-15

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/246,565 Continuation US10868215B2 (en) 2016-07-15 2019-01-14 Ultraviolet light emitting diode

Publications (1)

Publication Number Publication Date
WO2018012807A1 true WO2018012807A1 (ko) 2018-01-18

Family

ID=60952137

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2017/007286 Ceased WO2018012807A1 (ko) 2016-07-15 2017-07-07 자외선 발광 다이오드

Country Status (6)

Country Link
US (3) US10868215B2 (ko)
JP (1) JP6675516B2 (ko)
KR (1) KR102550005B1 (ko)
CN (6) CN115117215B (ko)
DE (1) DE112017003572T5 (ko)
WO (1) WO2018012807A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10871295B2 (en) * 2017-08-30 2020-12-22 Seoul Viosys Co., Ltd. Air cleaning module
KR102697414B1 (ko) 2019-01-14 2024-08-22 서울바이오시스 주식회사 심자외선 발광 다이오드
CN111129249B (zh) * 2019-12-31 2021-08-10 宁波安芯美半导体有限公司 一种深紫外线发光二极管及其制备方法
WO2022015103A1 (ko) 2020-07-17 2022-01-20 서울바이오시스주식회사 심자외선 발광 다이오드
JP2022099663A (ja) * 2020-12-23 2022-07-05 旭化成株式会社 発光素子
US12408493B2 (en) 2021-05-26 2025-09-02 Nichia Corporation Light-emitting element including first semiconductor layer having exposed portion with first region and second regions
JP7329742B2 (ja) * 2021-05-26 2023-08-21 日亜化学工業株式会社 発光素子
CN115528154B (zh) * 2021-09-07 2025-10-28 厦门三安光电有限公司 倒装发光二极管和发光装置
CN114725262A (zh) * 2021-11-26 2022-07-08 泉州三安半导体科技有限公司 一种发光二极管芯片、发光装置
CN115394762B (zh) * 2022-05-17 2024-07-09 诺视科技(苏州)有限公司 一种具有透明衬底的像素级分立器件及其制作方法
JP2024115613A (ja) * 2023-02-15 2024-08-27 豊田合成株式会社 発光素子およびその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031858A (ja) * 2001-05-15 2003-01-31 Lumileds Lighting Us Llc 低屈折率の充填物を有する半導体ｌｅｄフリップチップ
KR100649768B1 (ko) * 2005-12-28 2006-11-27 삼성전기주식회사 질화물 반도체 발광소자
KR20120059859A (ko) * 2010-12-01 2012-06-11 엘지전자 주식회사 발광소자 및 그 발광 소자의 제조 방법
KR20130030178A (ko) * 2011-09-16 2013-03-26 서울옵토디바이스주식회사 발광 다이오드 및 그것을 제조하는 방법
KR20140096920A (ko) * 2013-01-29 2014-08-06 삼성전자주식회사 반도체 발광 소자

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6828596B2 (en) * 2002-06-13 2004-12-07 Lumileds Lighting U.S., Llc Contacting scheme for large and small area semiconductor light emitting flip chip devices
CN1902766A (zh) * 2003-11-12 2007-01-24 克里公司 具有自对准的欧姆接触的发光器件及其制造方法
US20050133806A1 (en) * 2003-12-17 2005-06-23 Hui Peng P and N contact pad layout designs of GaN based LEDs for flip chip packaging
US7179670B2 (en) * 2004-03-05 2007-02-20 Gelcore, Llc Flip-chip light emitting diode device without sub-mount
JP2007184411A (ja) * 2006-01-06 2007-07-19 Sony Corp 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器ならびに電子装置およびその製造方法
US8368100B2 (en) * 2007-11-14 2013-02-05 Cree, Inc. Semiconductor light emitting diodes having reflective structures and methods of fabricating same
JP5305790B2 (ja) * 2008-08-28 2013-10-02 株式会社東芝 半導体発光素子
US7939839B2 (en) * 2008-09-11 2011-05-10 Bridgelux, Inc. Series connected segmented LED
JP5849215B2 (ja) * 2010-06-21 2016-01-27 パナソニックＩｐマネジメント株式会社 紫外半導体発光素子
US8476652B2 (en) * 2010-07-30 2013-07-02 Invenlux Corporation Three-dimensional light-emitting devices and method for fabricating the same
US20120037946A1 (en) * 2010-08-12 2012-02-16 Chi Mei Lighting Technology Corporation Light emitting devices
KR101138951B1 (ko) * 2010-08-23 2012-04-25 서울옵토디바이스주식회사 발광다이오드
US9070851B2 (en) * 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
CN102593113B (zh) * 2011-01-10 2015-04-01 展晶科技(深圳)有限公司 发光二极管封装结构
KR20120131983A (ko) * 2011-05-27 2012-12-05 삼성전자주식회사 전류제한층을 구비한 반도체 발광 소자
CN106058000B (zh) * 2011-09-16 2019-04-23 首尔伟傲世有限公司 发光二极管及制造该发光二极管的方法
JP5913955B2 (ja) * 2011-12-19 2016-05-11 昭和電工株式会社 発光ダイオード及びその製造方法
KR20130074078A (ko) * 2011-12-26 2013-07-04 엘지이노텍 주식회사 자외선 발광 소자
KR101420787B1 (ko) * 2012-12-04 2014-07-18 주식회사 세미콘라이트 반도체 발광소자 및 이를 제조하는 방법
KR102087939B1 (ko) * 2013-07-26 2020-03-11 엘지이노텍 주식회사 발광 소자 패키지
KR102103882B1 (ko) * 2013-07-29 2020-04-24 서울바이오시스 주식회사 발광 다이오드 및 그것을 갖는 발광 다이오드 모듈
KR101546929B1 (ko) * 2013-09-24 2015-08-25 서울바이오시스 주식회사 발광 다이오드 및 그것을 갖는 발광 다이오드 모듈
US9728698B2 (en) * 2014-06-03 2017-08-08 Seoul Viosys Co., Ltd. Light emitting device package having improved heat dissipation efficiency
CN104701438B (zh) * 2015-03-18 2017-11-03 青岛杰生电气有限公司 深紫外光源及其封装方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031858A (ja) * 2001-05-15 2003-01-31 Lumileds Lighting Us Llc 低屈折率の充填物を有する半導体ｌｅｄフリップチップ
KR100649768B1 (ko) * 2005-12-28 2006-11-27 삼성전기주식회사 질화물 반도체 발광소자
KR20120059859A (ko) * 2010-12-01 2012-06-11 엘지전자 주식회사 발광소자 및 그 발광 소자의 제조 방법
KR20130030178A (ko) * 2011-09-16 2013-03-26 서울옵토디바이스주식회사 발광 다이오드 및 그것을 제조하는 방법
KR20140096920A (ko) * 2013-01-29 2014-08-06 삼성전자주식회사 반도체 발광 소자

Also Published As

Publication number Publication date
CN115117214A (zh) 2022-09-27
US11749780B2 (en) 2023-09-05
KR20180008198A (ko) 2018-01-24
JP2019527480A (ja) 2019-09-26
CN115117215A (zh) 2022-09-27
KR102550005B1 (ko) 2023-07-03
CN109478581B (zh) 2022-06-17
CN115117215B (zh) 2025-08-26
US10868215B2 (en) 2020-12-15
US20230395752A1 (en) 2023-12-07
US12490553B2 (en) 2025-12-02
CN114464716A (zh) 2022-05-10
CN110993763A (zh) 2020-04-10
JP6675516B2 (ja) 2020-04-01
CN115000267A (zh) 2022-09-02
CN110993763B (zh) 2023-08-29
US20190148596A1 (en) 2019-05-16
US20210074887A1 (en) 2021-03-11
CN114464716B (zh) 2024-07-23
DE112017003572T5 (de) 2019-05-09
CN109478581A (zh) 2019-03-15

Similar Documents

Publication Publication Date Title
WO2018012807A1 (ko) 자외선 발광 다이오드
US6281524B1 (en) Semiconductor light-emitting device
WO2020149531A1 (ko) 심자외선 발광 다이오드
KR102381866B1 (ko) 자외선 발광 다이오드
KR20170007117A (ko) 발광 다이오드, 그것을 제조하는 방법 및 그것을 갖는 발광 소자 모듈
US12080828B2 (en) Vertical light-emitting diode
WO2013024914A1 (ko) 질화물 반도체 발광소자의 제조방법 및 이에 의해 제조된 질화물 반도체 발광소자
WO2016047932A1 (en) Method of fabricating lighting emitting device and lighting emitting device fabricated by the same
WO2020111429A1 (ko) 발광 소자
WO2014193109A1 (en) Light emitting diode having plurality of light emitting elements and method of fabricating the same
OA20247A (en) Deep ultraviolet light-emitting diode.
OA20478A (en) "Vertical light-emitting diode"
WO2015190736A1 (ko) 발광소자 및 이를 구비한 발광소자 패키지

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17827880

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019501695

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 17827880

Country of ref document: EP

Kind code of ref document: A1