KR102087939B1 - 발광 소자 패키지 - Google Patents

발광 소자 패키지 Download PDF

Info

Publication number
KR102087939B1
KR102087939B1 KR1020130089161A KR20130089161A KR102087939B1 KR 102087939 B1 KR102087939 B1 KR 102087939B1 KR 1020130089161 A KR1020130089161 A KR 1020130089161A KR 20130089161 A KR20130089161 A KR 20130089161A KR 102087939 B1 KR102087939 B1 KR 102087939B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
semiconductor layer
disposed
emitting device
Prior art date
Application number
KR1020130089161A
Other languages
English (en)
Other versions
KR20150012950A (ko
Inventor
송현돈
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020130089161A priority Critical patent/KR102087939B1/ko
Publication of KR20150012950A publication Critical patent/KR20150012950A/ko
Application granted granted Critical
Publication of KR102087939B1 publication Critical patent/KR102087939B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

실시예의 발광 소자 패키지는 서브 마운트와, 서브 마운트 위에 배치된 발광 소자와, 서브 마운트 위에 수평 방향으로 이격되어 배치된 제1 및 제2 금속 패드와, 발광 소자와 제1 및 제2 금속 패드 사이에 배치된 제1 및 제2 범프부를 포함하고, 발광 소자는 기판과, 기판 아래에 배치되며 적층된 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물과, 제1 도전형 반도체층과 제1 범프부 사이에 배치된 제1 전극과, 제2 도전형 반도체층과 제2 범프부 사이에 배치되며 반사성 물질을 포함하는 제2 전극 및 제2 도전형 반도체층과 제2 전극 사이와 발광 소자의 상부와 측부를 덮도록 배치된 패시베이션층을 포함하고, 활성층과 제2 도전형 반도체층의 제1 경계면으로부터 패시베이션층과 제2 전극의 제2 경계면까지의 거리는 보강 간섭 조건을 만족한다.

Description

발광 소자 패키지{Light Emitting Device Package}
실시예는 발광 소자 패키지에 관한 것이다.
질화갈륨(GaN)의 금속 유기 화학 기상 증착법 및 분자선 성장법 등의 발달을 바탕으로 고휘도 및 백색광 구현이 가능한 적색, 녹색 및 청색 발광 다이오드(LED:Light Emitting Diode)가 개발되었다.
이러한 LED는 백열등과 형광등 등의 기존 조명기구에 사용되는 수은(Hg)과 같은 환경 유해물질이 포함되어 있지 않아 우수한 친환경성을 가지며, 긴 수명, 저전력 소비특성 등과 같은 장점이 있기 때문에 기존의 광원들을 대체하고 있다. 이러한 LED 소자의 핵심 경쟁 요소는 고효율 및 고출력 칩 및 패키징 기술에 의한 고휘도의 구현이다.
고휘도를 구현하기 위해서 광 추출 효율을 높이는 것이 중요하다. 광 추출 효율을 높이기 위하여 플립 칩(flip-chip) 구조, 표면 요철 형성(surface texturing), 요철이 형성된 사파이어 기판(PSS:Patterned Sapphire Substrate), 광 결정(photonic crystal) 기술, 및 반사 방지막(anti-reflection layer) 구조 등을 이용한 다양한 방법들이 연구되고 있다.
기존의 플립 칩 구조의 발광 소자 패키지는 활성층으로부터 방출된 후 서브 마운트로 향하는 광을 반사시키는 반사층을 이용하여 광 추출의 개선을 도모하지만, 여전히 광 추출 효율의 개선이 요망되고 있다.
실시예는 광 추출 효율을 개선시킨 발광 소자 패키지를 제공한다.
일 실시예의 발광 소자 패키지는, 서브 마운트; 상기 서브 마운트 위에 배치된 발광 소자; 상기 서브 마운트 위에 수평 방향으로 이격되어 배치된 제1 및 제2 금속 패드; 및 상기 발광 소자와 제1 및 제2 금속 패드 사이에 배치된 제1 및 제2 범프부를 포함하고, 상기 발광 소자는 기판; 상기 기판 아래에 배치되며, 적층된 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물; 상기 제1 도전형 반도체층과 상기 제1 범프부 사이에 배치된 제1 전극; 상기 제2 도전형 반도체층과 상기 제2 범프부 사이에 배치되며 반사성 물질을 포함하는 제2 전극; 및 상기 제2 도전형 반도체층과 상기 제2 전극 사이와 상기 발광 소자의 상부와 측부를 덮도록 배치된 패시베이션층을 포함하고, 상기 활성층과 상기 제2 도전형 반도체층의 제1 경계면으로부터 상기 패시베이션층과 상기 제2 전극의 제2 경계면까지의 거리는 보강 간섭 조건을 만족한다.
상기 보강 간섭 조건을 만족하는 상기 거리는 λ/(4n)(여기서, λ는 상기 활성층으로부터 방출되는 광의 파장을 나타내고, n은 상기 패시베이션층의 굴절률인)의 홀수 배일 수 있다.
상기 패시베이션층은 단일층 구조를 가질 수 있다.
다른 실시예에 의하면, 발광 소자 패키지는 서브 마운트; 상기 서브 마운트 위에 배치된 발광 소자; 상기 서브 마운트 위에 수평 방향으로 이격되어 배치된 제1 및 제2 금속 패드; 및 상기 발광 소자와 제1 및 제2 금속 패드 사이에 배치된 제1 및 제2 범프부를 포함하고, 상기 발광 소자는 기판; 상기 기판 아래에 배치되며, 적층된 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물; 상기 제1 도전형 반도체층과 상기 제1 범프부 사이에 배치된 제1 전극; 상기 제2 도전형 반도체층과 상기 제2 범프부 사이에 배치된 제2 전극; 및 상기 제2 도전형 반도체층과 상기 제2 전극 사이와 상기 발광 소자의 상부와 측부를 덮도록 배치되고, 반사성을 갖는 패시베이션층을 포함하고, 상기 제2 도전형 반도체층의 두께는 보강 간섭 조건을 만족한다.
상기 보강 간섭 조건을 만족하는 상기 거리는 λ/(4n)(여기서, λ는 상기 활성층으로부터 방출되는 광의 파장을 나타내고, n은 상기 제2 도전형 반도체층의 굴절률인)의 홀수 배일 수 있다.
상기 제2 전극은 상기 패시베이션층을 관통하여 상기 제2 도전형 반도체층에 접하는 관통부; 및 상기 관통부로부터 수평 방향으로 연장되어, 상기 패시베이션층 아래에 배치된 날개부를 포함할 수 있다.
상기 발광 소자 패키지는, 상기 제2 도전형 반도체층과 상기 제2 전극의 사이에 배치된 오믹층을 더 포함할 수 있다. 상기 제2 도전형 반도체층의 두께와 상기 오믹층의 두께의 합은 상기 보강 간섭 조건을 만족할 수 있다. 상기 보강 간섭 조건을 만족하는 상기 거리는 λ/(4n)(여기서, λ는 상기 활성층으로부터 방출되는 광의 파장을 나타내고, n은 상기 오믹층의 굴절률인)의 홀수 배일 수 있다.
상기 패시베이션층은 분산 브래그 반사층(DBR) 또는 무지향성 반사층(ODR) 중 적어도 하나를 포함할 수 있다.
실시예에 따른 발광 소자 패키지는 활성층으로부터 반사성을 갖는 제2 전극까지의 제1 거리 또는 활성층으로부터 반사성을 갖는 패시베이션층까지의 제2 거리를 보강 간섭 조건에 무관하게 구현한 일반적인 발광 소자 패키지와 달리, 보강 간섭 조건을 만족하도록 제1 또는 제2 거리를 결정함으로써, 금속 간섭 효과를 극대화시켜 광 추출 효율을 향상시킬 수 있다.
도 1은 실시예에 따른 발광 소자 패키지의 단면도를 나타낸다.
도 2는 도 1의 "A" 부분을 확대 도시한 일 실시예의 단면도를 나타낸다.
도 3은 도 1의 "A" 부분을 확대 도시한 다른 실시예의 단면도를 나타낸다.
도 4는 다른 실시예에 의한 발광 소자 패키지의 단면도를 나타내고,
도 5는 도 4의 "B" 부분을 확대 도시한 일 실시예의 단면도를 나타낸다.
도 6은 도 4의 "B" 부분을 확대 도시한 다른 실시예의 단면도를 나타낸다.
도 7a 내지 도 7d는 전기 쌍극자의 방사 패턴을 나타내는 도면이다.
도 8은 거울 표면 주위에 수직방향과 수평방향의 편광을 가지는 전기 쌍극자가 놓여 있는 모습을 도식화한 것이다.
도 9는 제1 및 제2 두께를 110 ㎚ 및 5 ㎚로 각각 고정한 상태에서 제3 두께를 가변시킬 때의 광량의 변화를 나타내는 그래프이다.
도 10은 제2 및 제3 두께를 5 ㎚ 및 170 ㎚로 각각 고정한 상태에서 제1 두께를 가변시킬 때의 광량의 변화를 나타내는 그래프이다.
도 11은 도 1의 발광 소자 패키지를 구체화한 발광 소자 패키지의 단면도이다.
도 12는 실시 예에 따른 발광 소자 패키지를 포함하는 공기 살균 장치의 사시도를 나타낸다.
도 13은 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타낸다.
도 14는 실시 예에 따른 발광 소자 패키지를 포함하는 헤드 램프를 나타낸다.
도 15는 실시 예에 따른 발광 소자 또는 발광 소자 패키지를 포함하는 조명 장치를 나타낸다.
이하, 본 발명을 구체적으로 설명하기 위해 실시예를 들어 설명하고, 발명에 대한 이해를 돕기 위해 첨부도면을 참조하여 상세하게 설명하기로 한다. 그러나, 본 발명에 따른 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들에 한정되는 것으로 해석되지 않아야 한다. 본 발명의 실시예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.
본 발명에 따른 실시 예의 설명에 있어서, 각 element의 " 상(위)" 또는 "하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위)" 또는 "하(아래)(on or under)”로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
또한, 이하에서 이용되는 "제1" 및 "제2," "상부" 및 "하부" 등과 같은 관계적 용어들은, 그런 실체 또는 요소들 간의 어떠한 물리적 또는 논리적 관계 또는 순서를 반드시 요구하거나 내포하지는 않으면서, 어느 한 실체 또는 요소를 다른 실체 또는 요소와 구별하기 위해서만 이용될 수도 있다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 1은 실시예에 따른 발광 소자 패키지(100A)의 단면도를 나타낸다.
도 1의 발광 소자 패키지(100A)는 제1 및 제2 범프부(162, 164), 제1 및 제2 금속 패드(172, 174), 보호막(180), 서브 마운트(190) 및 발광 소자(200A)를 포함한다.
서브 마운트(190)는 발광 소자(200A)가 플립 칩 본딩(flip chip bonding)될 수 있는 다양한 형태를 가질 수 있다. 예를 들어, 서브 마운트(190)는 폴리프탈아미드(PolyPhthal Amide, PPA), 액정 고분자(Liquid Crystal Polymer, LCP), 폴리아미드9T(PolyAmide9T, PA9T) 등과 같은 수지, 금속, 감광성 유리(photo sensitive glass), 사파이어, 세라믹, 인쇄회로기판(Printed Circuit Board), AlN, BN, 탄화규소(SiC), GaN, GaAs, Si 등의 반도체 기판 등을 포함할 수 있다. 그러나 실시 예에 따른 서브 마운트(190)가 이러한 물질로 한정되는 것은 아니다. 예를 들어, 서브 마운트(190)는 350 ㎛ 내지 400 ㎛의 두께를 가질 수 있다.
제1 및 제2 금속 패드(172, 174)는 서브 마운트(190) 위에 수평 방향으로 서로 이격되어 배치된다. 제1 및 제2 금속 패드(172, 174) 각각은 금속성 물질을 포함할 수 있다. 예를 들어, 제1 및 제2 금속 패드(172, 174) 각각은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 또는 Hf 중 적어도 하나 또는 이들의 선택적인 조합을 포함하는 금속 또는 합금으로 형성될 수 있다. 또는, 제1 및 제2 금속 패드(172, 174) 각각은 금속 또는 합금과 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수도 있으며, 구체적으로는, IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni, Ag/Cu, Ag/Pd/Cu 등으로 적층될 수도 있다.
제1 및 제2 범프부(162, 164)는 발광 소자(200A)와 제1 및 제2 금속 패드(172, 174) 사이에 배치된다. 즉, 제1 범프부(162)는 메사 식각(Mesa etching)에 의해 노출된 제1 도전형 반도체층(122)의 일부와 제1 금속 패드(172) 사이에 배치되어 이들(122, 172)을 서로 전기적으로 연결시키는 역할을 한다. 제2 범프부(164)는 제2 도전형 반도체층(126)과 제2 금속 패드(174) 사이에 배치되어 이들(126, 174)을 서로 전기적으로 연결시키는 역할을 한다.
비록 도시되지는 않았지만, 제1 전극(152)과 제1 범프부(162) 사이에 제1 상부 범프 금속층(미도시)이 더 배치되고, 제1 금속 패드(172)와 제1 범프부(162) 사이에 제1 하부 범프 금속층(미도시)이 더 배치될 수도 있다. 여기서, 제1 상부 범프 금속층과 제1 하부 범프 금속층은 제1 범프부(162)가 위치할 자리를 표시하는 역할을 수행한다. 이와 비슷하게 제2 전극(154A)과 제2 범프부(164) 사이에 제2 상부 범프 금속층(미도시)이 더 배치되고, 제2 금속 패드(174)와 제2 범프부(164) 사이에 제2 하부 범프 금속층(미도시)이 더 배치될 수도 있다. 여기서, 제2 상부 범프 금속층과 제2 하부 범프 금속층은 제2 범프부(164)가 위치할 자리를 표시하는 역할을 수행한다.
도 1에서 제1 및 제2 범프부(162, 164) 각각은 한 개인 것으로 도시되어 있지만, 실시예는 이에 국한되지 않는다. 즉, 메사 식각된 제1 도전형 반도체층(122)의 일부와 제1 금속 패드(172) 사이에 복수 개의 제1 범프부(162)가 배치될 수도 있고, 제2 도전형 반도체층(126)과 제2 금속 패드(174) 사이에 복수 개의 제2 범프부(164)가 배치될 수도 있다.
만일, 서브 마운트(190)가 도전형 물질 예를 들어 Si로 이루어진 경우, 서브 마운트(190)와 제1 및 제2 금속 패드(172, 174) 중 적어도 하나의 사이에 보호막(180)이 더 배치될 수 있다. 보호막(180)은 제1 및 제2 금속 패드(172, 174)를 전기적으로 서로 분리시키기 위해, SiO2와 같은 절연 물질로 이루어질 수 있다.
발광 소자(200A)는 플립 본딩 방식으로 서브 마운트(190) 위에 배치되며, 복수의 화합물 반도체층을 이용한 LED를 포함한다. LED는 청색, 녹색, 또는 적색 등과 같은 광을 방출하는 유색 LED, 자외선(UV:UltraViolet) LED 특히, 심자외선 LED 또는 무분극 LED일 수 있다. LED의 방출 광은 다양한 반도체를 이용하여 구현될 수 있으며, 이에 대해 한정하지는 않는다.
발광 소자(200A)는 기판(110), 버퍼층(112), 발광 구조물(120), 오믹층(130), 패시베이션(passivation)층(140A), 제1 및 제2 전극(152, 154A)을 포함한다.
활성층(124)에서 방출된 광이 출사될 수 있도록, 기판(110)은 투광성을 갖는다. 예를 들어, 기판(110)은 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge, InGaN, AlGaN, AlInGaN, 또는 Ga203 중 적어도 하나를 포함할 수 있고, 이들이 적층된 템플레이트(Template) 기판일 수 있으며, 이에 대해 한정하지는 않는다. 또한, 기판(110)은 전체 질화물 반도체에 휨을 가져오지 않으면서, 스크라이빙(scribing) 공정 및 브레이킹(breaking) 공정을 통하여 별개의 칩으로 잘 분리시키기 위한 정도의 기계적 강도를 가질 수 있다.
버퍼층(112)은 기판(110) 아래에 배치되며, 기판(110)과 발광 구조물(120) 사이의 격자 정합을 개선시키는 역할을 한다. 예를 들어, 버퍼층(112)은 AlN을 포함하거나 언도프드(undoped) 질화물을 포함할 수 있으나, 이에 한정되지는 않는다. 버퍼층(112)은 기판(110)의 종류와 발광 구조물(120)의 종류에 따라 생략될 수도 있다.
발광 구조물(120)은 기판(110) 아래에 배치되며, 제1 도전형 반도체층(122), 활성층(124) 및 제2 도전형 반도체층(126)을 포함한다.
제1 도전형 반도체층(122)은 기판(110)과 활성층(124) 사이에 배치되며, 반도체 화합물로 형성될 수 있다. 제1 도전형 반도체층(122)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑될 수 있다. 예를 들어, 제1 도전형 반도체층(122)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질, InAlGaN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상으로 형성될 수 있다. 제1 도전형 반도체층(122)이 n형 반도체층인 경우, 제1 도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트를 포함할 수 있다. 제1 도전형 반도체층(122)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
활성층(124)은 제1 도전형 반도체층(122)과 제2 도전형 반도체층(126) 사이에 배치된다. 활성층(124)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(MQW:Multi Quantum Well) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다. 활성층(124)은 Ⅲ-Ⅴ족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층, 예를 들면 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs),/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지는 않는다. 우물층은 장벽층의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 물질로 형성될 수 있다.
활성층(124)은 다양한 파장 대역의 빛을 발광할 수 있다. 활성층(124)은 UV 파장, 예컨대, 180nm ~ 400nm이 파장을 갖는 빛을 발광할 수 있다.
제2 도전형 반도체층(126)은 활성층(124) 아래에 배치되며, 반도체 화합물로 형성될 수 있다. 제2 도전형 반도체층(126)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다. 예컨대, 제2 도전형 반도체층(126)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질 또는 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상으로 형성될 수 있다. 제2 도전형 반도체층(126)이 p형 반도체층인 경우, 제2 도전형 도펀트는 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트일 수 있다. 제2 도전형 반도체층(126)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
활성층(124)과 제1 도전형의 반도체층(122) 사이, 또는 활성층(124)과 제2 도전형의 반도체층(126) 사이에는 n형 또는 p형 도펀트가 도핑된 클래드층(clad layer, 미도시)이 형성될 수도 있으며, 클래드층은 AlGaN 또는 InAlGaN을 포함하는 반도체층일 수 있다.
전술한 설명에서는 제1 도전형 반도체층(122)이 n형 반도체층을 포함하고, 제2 도전형 반도체층(126)이 p형 반도체층을 포함하는 것을 예시하였으나, 실시 예가 이에 한정되는 것은 아니다. 제1 도전형 반도체층(122)이 p형 반도체층을 포함하고, 제2 도전형 반도체층(126)이 n형 반도체층을 포함할 수도 있다. 또한 제2 도전형 반도체층(126) 아래에 n형 또는 p형 반도체층이 배치될 수도 있다.
이에 따라 발광 구조물(120)은 np, pn, npn, 또는 pnp 접합 구조 중 적어도 하나를 포함할 수 있다. 또한 제1 도전형 반도체층(122) 및 제2 도전형 반도체층(126) 내의 도펀트의 도핑 농도는 균일할 수도 있고, 불균일할 수도 있다. 즉 발광 구조물(120)의 구조는 다양하게 변형될 수 있다.
제1 전극(152)은 제1 도전형 반도체층(122)과 제1 범프부(162) 사이에 배치되어, 제1 범프부(162)를 통해 서브 마운트(190)의 제1 금속 패드(172)와 연결된다. 제1 전극(152)은 오믹 접촉하는 물질을 포함하여 오믹 역할을 수행하여 별도의 오믹층(미도시)이 배치될 필요가 없을 수도 있고, 별도의 오믹층이 제1 전극(152)과 제1 도전형 반도체층(122) 사이에 배치될 수도 있다.
제2 전극(154A)은 제2 도전형 반도체층(126)과 제2 범프부(164) 사이에 배치된다.
제1 및 제2 전극(152, 154A) 각각은 활성층(124)에서 방출된 광을 흡수하지 않고 반사시키거나 투과시킬 수 있고, 제1 및 제2 도전형 반도체층(122, 126) 상에 양질로 성장될 수 있는 어느 물질로 형성될 수 있다. 예를 들어, 제1 및 제2 전극(152, 154A) 각각은 전도성 금속으로 형성될 수 있으며, Ta, Re, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, W, Ti, Cr, Mo, Nb, Cu, WTi 또는 V 중 적어도 하나로 이루어질 수 있다.
특히, 제2 전극(154A)은 투명 전도성 산화막(TCO:Tranparent Conductive Oxide)일 수도 있다. 예를 들어, 제2 전극(154A)은 전술한 금속 물질과 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있으며, 이러한 재료에 한정되지 않는다. 제2 전극(154A)은 제2 도전형 반도체층(126)과 오믹 접촉하는 물질을 포함할 수 있다.
또한, 제2 전극(154A)은 오믹 특성을 갖는 반사 전극 재료로 단층 또는 다층으로 형성될 수 있다. 만일, 제2 전극(154A)이 오믹 역할을 수행할 경우, 별도의 오믹층(미도시)은 형성되지 않을 수 있다. 그러나, 도 1에 예시된 바와 같이 발광 소자(200A)는 별도의 오믹층(또는, 오믹 전극)(130)을 더 포함할 수 있다. 오믹층(130)은 제2 도전형 반도체층(126)과 제2 전극(154A)의 사이에 배치된다. 오믹층(130)은 발광 소자(200A)의 전체 면적에 걸쳐 고르게 전류를 공급하기 위한 역할을 한다. 오믹층(130)은 제2 도전형 반도체층(126)과 오믹 접촉하는 금속 물질, 예컨대, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, WTi, V 또는 이들의 합금 중 적어도 하나를 포함할 수 있다. 또한, 오믹층(130)은 투명 전극으로 구현될 수 있으며, 발광 구조물(120)보다 굴절률이 작은 ITO(Indium-Tin-Oxide)가 이용될 수 있으며, IZO(Indium-Zinc-Oxide), AZO(Aluminum-Zinc-Oxide), MZO(Magnesium-Zinc-Oxide), GZO(Gallium-Zinc-Oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), ATO(antimony tin oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 등의 물질이 이용될 수도 있다.
한편, 패시베이션층(140A)은 제2 도전형 반도체층(126)과 제2 전극(154A) 사이에 배치될 뿐만 아니라, 발광 소자(200A)의 상부와 측부를 덮도록 배치된다. 이러한 패시베이션층(140A)은 오믹층(130)의 열화를 방지하고, 전류를 확산시키는 역할을 한다. 패시베이션층(140A)은 단일층이나 다층 구조를 가질 수 있다. 예를 들어, 패시베이션층(140A)은 후술되는 바와 같이 반사성을 갖는 물질로 이루어질 수도 있고, 반사성을 갖지 않는 물질로 이루어질 수도 있다. 또한, 패시베이션층(140A)은 절연 물질로 이루어질 수 있다.
일 실시예에서, 제2 전극(154A)이 반사성 물질로 이루어지고 패시베이션층(140A)이 반사성을 갖지 않는 물질로 이루어진다면, 활성층(124)과 제2 도전형 반도체층(126)의 제1 경계면(123)으로부터 패시베이션층(140A)과 제2 전극(154A)의 제2 경계면(153)까지의 제1 거리(d1)는 다음 수학식 1과 같이 보강 간섭 조건을 만족한다.
Figure 112013068142425-pat00001
여기서, λ는 활성층(124)으로부터 방출되는 광의 파장을 나타내고, n1은 패시베이션층(140A)의 굴절률을 나타내고, k는 1 이상의 양의 정수를 나타낸다.
도 2는 도 1의 "A" 부분을 확대 도시한 일 실시예(A1)의 단면도를 나타내고, 도 3은 도 1의 "A" 부분을 확대 도시한 다른 실시예(A2)의 단면도를 나타낸다.
다른 실시예에서, 제2 전극(154A)이 반사성 물질을 포함하는지의 여부에 무관하게, 패시베이션층(140A)이 반사성을 갖고 오믹층(130)이 존재하지 않을 경우, 제1 경계면(123)으로부터 제2 도전형 반도체층(126)과 패시베이션층(140A) 간의 제3 경계면까지의 제2 거리(d2)는 보강 간섭 조건을 만족한다. 즉, 제2 도전형 반도체층(126)의 제1 두께(t1)에 해당하는 제2 거리(d2)는 보강 간섭 조건을 만족한다. 예를 들어, 제2 도전형 반도체층(126)의 제1 두께(t1)는 50 ㎚ 내지 150 ㎚일 수 있다.
또 다른 실시예에서, 제2 전극(154A)이 반사성 물질을 포함하는지의 여부에 무관하게 패시베이션층(140A)이 반사성을 갖고 오믹층(130)이 존재할 경우, 제1 경계면(123)으로부터 오믹층(130)과 패시베이션층(140A) 간의 제4 경계면(125)까지의 제2 거리(d2)는 보강 간섭 조건을 만족한다. 즉, 제2 거리(d2)는 제2 도전형 반도체층(126)의 제1 두께(t1)와 오믹층(130)의 제2 두께(t2)의 합에 해당한다. 오믹층(130)의 제2 두께(t2)는 3 ㎚ 내지 60 ㎚일 수 있다.
보강 간섭 조건을 만족하는 제2 거리(d2)는 다음 수학식 2와 같을 수 있다.
Figure 112013068142425-pat00002
여기서, n2는 오믹층(130)이 존재하지 않을 경우 제2 도전형 반도체층(126)의 굴절률을 나타내고 오믹층(130)이 존재할 경우 오믹층(130)의 굴절률을 나타낸다.
반사성을 갖는 패시베이션층(140A)은 도 2에 예시된 바와 같이 분산 브래그 반사층(DBR:Distributed Bragg Reflector) 또는 도 3에 예시된 바와 같이 무지향성 반사층(ODR:Omni-Directional Reflector) 중 적어도 하나를 포함할 수 있다.
도 2를 참조하면, 패시베이션층(140A)은 분산 브래그 반사층(140A1)을 포함한다. 분산 브래그 반사층(140A1)은 굴절률이 서로 다른 제1 유전체층(140A1-1A, ..., 140A1-MA)과 제2 유전체층(140A1-1B, ..., 140A1-MB)이 교대로 적층된 구조이며, 광의 흡수가 일어나지 않도록 발광된 빛의 파장보다 밴드 갭 에너지가 클 수 있다. 또한, 제1 유전체층(140A1-1A, ..., 140A1-MA)과 제2 유전체층(140A1-1B, ..., 140A1-MB) 간의 굴절률 차이가 크면 클수록, 패시베이션층(140A1)의 반사율이 증가할 수 있다. 여기서, M은 제1 유전체층(140A1-1A, ..., 140A1-MA)과 제2 유전체층(140A1-1B, ..., 140A1-MB)이 적층된 횟수로서, 1 이상의 양의 정수이다. 즉, 분산 브래그 반사층(140A1)은 제1 유전체층(140A1-1A, ..., 140A1-MA)과 제2 유전체층(140A1-1B, ..., 140A1-MB)이 M회 만큼 반복적으로 적층된 구조를 가질 수 있다.
제1 및 제2 유전체층(140A1-1A, 140A1-1B, ..., 140A1-MA, 140A1-MB) 각각은 Si, Zr, Ta, Ti 및 Al로 구성된 그룹으로부터 선택된 적어도 하나의 원소의 산화물 또는 질화물일 수 있다. 예를 들어, 제1 및 제2 유전체층(140A1-1A, 140A1-1B, ..., 140A1-MA, 140A1-MB) 각각은 SiO2, ZrO2 또는 TiO2일 수 있다. 또는, 제1 및 제2 유전체층(140A1-1A, 140A1-1B, ..., 140A1-MA, 140A1-MB) 각각은 SiC, AlGaN/GaN, InGaN/In 등의 구조로 구형될 수도 있다.
분산 브래그 반사층(140A1)은 활성층(124)에서 생성된 광의 파장에 대해 높은 반사율 예를 들어 95% 이상의 반사율을 갖도록 제1 및 제2 유전체층(140A1-1A, 140A1-1B, ..., 140A1-MA, 140A1-MB) 각각의 굴절률과 두께가 선택되어 설계될 수 있다. 예를 들어, 발광되는 빛의 파장을 λ라 하고, 해당 층의 굴절률을 n'라 할 때, λ/4n'의 두께를 갖도록 분산 브래그 반사층(140A1)을 형성할 수 있다.
또는, 도 3을 참조하면, 패시베이션층(140A)은 무지향성 반사층(140A2)을 포함할 수 있다. 무지향성 반사층(140A2)은 저굴절률층(140A2-1)과 저굴절률층(140A2-1) 아래에 배치된 금속 반사층(140A2-2)을 포함할 수 있다. 저굴절률층(140A2-1)은 SiO2, Si3N4, 또는 MgO 중 적어도 하나의 투명 물질을 포함하고, 금속 반사층(140A2-2)은 Ag 또는 Al 중 적어도 하나를 포함할 수 있으며, 실시예는 이에 국한되지 않는다.
전술한 제1 및 제2 거리(d1, d2)에 활성층(124)이 포함되지 않은 이유는, 활성층(124)에 포함된 우물층 중에서 제1 경계면(123)에 가장 인접한 우물층에서 대부분의 광이 방출되기 때문이다. 따라서, 제1 및 제2 거리(d1, d2) 각각은 활성층(124)을 부분적으로 포함할 수도 있다. 예를 들어, 제1 거리(d1)는 활성층(124)의 중심으로부터 제2 경계면(153)까지의 거리일 수도 있고, 제2 거리(d2)는 활성층(124)의 중심으로부터 제3 또는 제4 경계면까지의 거리일 수 있다.
한편, 도 2 및 도 3을 참조하면, 제2 전극(154A)은 관통부(154A-1) 및 날개부(154A-2, 154A-3)를 포함한다.
도 2 및 도 3을 참조하면, 관통부(154A-1)는 패시베이션층(140A1, 140A2)을 관통하여 제2 도전형 반도체층(126)에 접하여 배치된다. 만일, 오믹층(130)이 존재할 경우, 관통부(154A-1)는 패시베이션층(140A1, 140A2)을 관통하여 오믹층(130)에 접하여 배치된다. 날개부(154A-2, 154A-3)는 관통부(154A-1)로부터 수평 방향으로 연장되어, 패시베이션층(140A1, 140A2) 아래에 배치된다.
도 4는 다른 실시예에 의한 발광 소자 패키지(100B)의 단면도를 나타내고, 도 5는 도 4의 "B" 부분을 확대 도시한 일 실시예(B1)의 단면도를 나타내고, 도 6은 도 4의 "B" 부분을 확대 도시한 다른 실시예(B2)의 단면도를 나타낸다.
도 1 내지 도 3에 예시된 발광 소자 패키지(100A)의 제2 전극(154A)이 관통부(154A-1)와 날개부(154A-2, 154A-3)를 갖는 반면, 도 4 내지 도 6에 예시된 발광 소자 패키지(100B)의 제2 전극(154B)은 관통부만을 갖는다. 또한, 도 4 내지 도 6에 예시된 발광 소자 패키지(100B)의 발광 소자(200B)에서 패시베이션층(140B)은 반사성을 갖는 물질로 이루어진다. 즉, 패시베이션층(140B)은 도 5에 예시된 바와 같이 분산 브래그 반사층(DBR) 구조를 가질 수도 있고, 도 6에 예시된 바와 같이 무지향성 반사층(ODR) 구조를 가질 수도 있다. 이를 제외하면, 도 4 내지 도 6에 예시된 발광 소자 패키지(100B)는 도 1 내지 도 3에 예시된 발광 소자 패키지(100A)와 동일하다.
도 5를 참조하면, 패시베이션층(140B)은 분산 브래그 반사층(140B1)를 갖는다. 도 5에 도시된 분산 브래그 반사층(140B1)은 도 2에 예시된 분산 브래그 반사층(140A1)과 동일하게 굴절률이 서로 다른 제1 유전체층(140B1-1A, ..., 140B1-NA)과 제2 유전체층(140B1-1B, ..., 140B1-NB)이 교대로 적층된 구조이며, 광의 흡수가 일어나지 않도록 발광된 빛의 파장보다 밴드 갭 에너지가 클 수 있다. 또한, 제1 유전체층(140B1-1A, ..., 140B1-NA)과 제2 유전체층(140B1-1B, ..., 140B1-NB) 간의 굴절률 차이가 크면 클수록 반사율이 증가할 수 있다. 여기서, N은 제1 유전체층(140B1-1A, ..., 140B1-NA)과 제2 유전체층(140B1-1B, ..., 140B1-NB)이 적층된 횟수로서, 1 이상의 양의 정수이다. 즉, 분산 브래그 반사층(140B1)은 제1 유전체층(140B1-1A, ..., 140B1-NA)과 제2 유전체층(140B1-1B, ..., 140B1-NB)이 N회 만큼 반복적으로 적층된 구조를 가질 수 있다.
제1 유전체층(140B1-1A, ..., 140B1-NA)과 제2 유전체층(140B1-1B, ..., 140B1-NB) 각각은 Si, Zr, Ta, Ti 및 Al로 구성된 그룹으로부터 선택된 적어도 하나의 원소의 산화물 또는 질화물일 수 있다. 예를 들어, 제1 유전체층(140B1-1A, ..., 140B1-NA)과 제2 유전체층(140B1-1B, ..., 140B1-NB) 각각은 SiO2, ZrO2 또는 TiO2일 수 있다. 또는, 제1 유전체층(140B1-1A, ..., 140B1-NA)과 제2 유전체층(140B1-1B, ..., 140B1-NB) 각각은 SiC, AlGaN/GaN, InGaN/In 등의 구조로 구형될 수도 있다.
분산 브래그 반사층(140B1)은 활성층(124)에서 생성된 광의 파장에 대해 높은 반사율 예를 들어 95% 이상의 반사율을 갖도록 제1 유전체층(140B1-1A, ..., 140B1-NA)과 제2 유전체층(140B1-1B, ..., 140B1-NB) 각각의 굴절률과 두께가 선택되어 설계될 수 있다. 예를 들어, 발광되는 빛의 파장을 λ라 하고, 해당 층의 굴절률을 n'라 할 때, λ/4n'의 두께를 갖도록 분산 브래그 반사층(140B1)을 형성할 수 있다.
도 6을 참조하면, 패시베이션층(140B)은 무지향성 반사층(140B2)를 갖는다. 도 6에 도시된 무지향성 반사층(140B2)은 도 3에 예시된 무지향성 반사층(140A2)과 동일하게 저굴절률층(140B2-1)과 저굴절률층(140B2-1) 아래에 배치된 금속 반사층(140B2-2)을 포함할 수 있다. 저굴절률층(140B2-1)은 SiO2, Si3N4, 또는 MgO 중 적어도 하나의 투명 물질을 포함하고, 금속 반사층(140B2-2)은 Ag 또는 Al 중 적어도 하나를 포함할 수 있다.
이하, 전술한 보강 간섭 조건에 대해 다음과 같이 살펴본다.
활성층(124)으로부터 가까운 위치에 높은 반사율을 가진 거울이 존재하게 되면, 거울이 없는 경우와 비교할 때 발광 성능이 크게 달라진다. 즉, 활성층(124)과 거울 사이의 거리에 따라 발광률(decay rate)이 달라지기도 하며, 방사 패턴(radiation pattern)을 조절할 수도 있다. 실시예는 이러한 특성들을 이용하여, 발광 소자(200A, 200B)의 광 추출 효율을 개선시킨다.
활성층(124)과 고 반사율을 갖는 금속 거울 사이에 떨어진 거리가 활성층(124)에서 발생하는 빛의 파장보다 작게 되면, 활성층(124)의 특성을 조절할 수 있다.
도 7a 내지 도 7d는 전기 쌍극자(dipole)의 방사 패턴을 나타내는 도면이다.
도 7a 내지 도 7d를 참조하면, 유한차분시간구역(FDTD:Finite-Difference Time-Domain) 전산모사에 의하여 빛을 생성하는 전기 쌍극자(electric dipole)가 완전 거울과 매우 가까운 위치에 있을 때 어떠한 현상이 발생할 수 있는지를 알 수 있다. 전기 쌍극자는 편광에 따라 특정 방향으로 진동하고 있는 전자를 뜻한다.
안테나 이론에 따르면, 전기 쌍극자에서 발생하는 빛은 전자의 진동 방향에 대해 수직 방향을 극대점으로 하는 방사 패턴을 가진다. 즉, 전기 쌍극자가 고 반사율 거울이 존재하지 않는 단일 유전체 공간 내에 놓여 있는 경우, 도 7a 및 도 7c와 같이, 방사 패턴은 각 편광 방향과 수직 방향이 극대점이 되도록 분포한다. 그러나, 전기 쌍극자 주변에 고 반사율 거울이 빛의 파장보다 가깝게 위치하면, 발광 특성이 극명하게 변한다.
전기 쌍극자와 거울 사이의 거리에 따라 때로는 수직 방향을 중심으로 빛이 집중되기도 하며, 때로는 거울의 표면을 따라 빛이 진행하기도 한다. 따라서, 처음부터 활성층(124)인 양자우물 층으로부터 주로 수직 방향 성분의 빛을 생성하는 조건을 적용하여 광 추출 효율을 높일 수도 있다. 또한, 도 7a 내지 도 7d에는 묘사되지 않았지만, 여기 상태에 있는 전자가 바닥 상태로 전이할 때까지 걸리는 시간인 자연 상수(t, 감쇠율은 t의 역수에 해당됨)를 조절할 수 있다.
이와 같이, 활성층(124)의 발광 특성을 조절할 수 있다는 것을 다시 정리하면 다음과 같이 크게 두 가지로 나눌 수 있다.
우선, 활성층(124)에서 발생하는 빛과 금속 거울에서 반사된 빛 사이의 간섭 효과에 의해 출력 방사 패턴을 조절할 수 있고, 활성층(124) 내의 쌍극자와 금속 거울에 의해 생성되는 거울 쌍극자(image dipole) 사이의 상호 작용을 통해 감쇠율을 조절할 수 있다.
첫 번째 특성은, 고전적인 빛의 간섭 현상으로 설명할 수 있다. 활성층(124) 주위에 거울이 존재하지 않거나, 거울과 활성층(124) 사이의 거리가 충분히 멀어 거울에 의한 간섭 효과를 무시할 수 있는 경우, 활성층(124)에서 발생하는 빛은 모든 방향에 대해 동일한 계수를 가지고 있는 구면파(spherical wave)로 간주할 수 있다.
만약, 거울이 활성층(124)에 근접해 방사 패턴을 조절할 수 있는 범위 내에 있다면, 수직 방향에 대해 보강 간섭이 일어나는 것이 추출 효율 측면에서 유리하다.
전술한 도 1에 예시된 발광 소자(200A)의 경우, 활성층(124)과 반사 거울인 제2 전극(154A) 간의 제1 거리(d1)는 제2 도전형 반도체층(126)의 제1 두께(t1)와, 오믹층(130)의 제2 두께(t2)와, 패시베이션층(140A)의 제3 두께(t3)의 총 합에 해당한다. 따라서, 전기 특성을 저해하지 않는 범위 내에서, 보강 간섭 조건을 만족하도록 제1 내지 제3 두께(t1 ~ t3)가 선택된다.
또한, 도 1 및 도 2에 예시된 발광 소자(200A, 200B)의 경우, 활성층(124)과 반사 거울인 패시베이션층(140A, 140B) 간의 제2 거리(d2)는 제2 도전형 반도체층(126)의 제1 두께(t1)와 오믹층(130)의 제2 두께(t2)의 총 합에 해당한다. 따라서, 전기 특성을 저해하지 않는 범위 내에서, 보강 간섭 조건을 만족하도록 제1 및 제2 두께(t1, t2)가 선택된다.
발광 특성 조절과 관련된 두 번째 특성은 공진기 양자 전자 동력학분야와 관련이 깊다. 그러나 이러한 현상 역시 거울의 대칭성을 활용하면 정성적으로 감쇠율을 조절하는 원리를 쉽게 설명할 수 있다.
도 8은 거울(351) 표면 주위에 수직방향과 수평방향의 편광을 가지는 전기 쌍극자가 놓여 있는 모습을 도식화한 것이다. 전자기장 이론에 따르면, 전기장은 거울(351) 표면에서 항상 0이 되어야 한다. 이 원리를 이용하면, 거울(351) 주위에 전기 쌍극자가 놓여 있는 상황을 전기 쌍극자와 거울(351) 반대편의 같은 거리에 놓여 있는 거울 쌍극자의 조합으로 동일하게 구현할 수 있다.
가령, z 방향의 편광을 가지는 전기 쌍극자의 경우, 거울(351) 표면에서의 전기장 조건을 만족하기 위해 쌍극자 모멘트(dipole moment) 방향이 일치해야 한다. 따라서 이 전기 쌍극자는 거울(351)과의 거리가 가까워질수록 마치 2개의 쌍극자가 겹쳐지는 효과가 발생한다. 결국, 이는 감쇠율이 네 배 증가하는 효과를 유발한다.
반면에, 수평방향의 편광을 가지는 전기 쌍극자는 거울(351) 표면에서의 전기장 조건을 적용하였을 때, 항상 반대 방향의 거울 쌍극자를 유도한다. 따라서, 수평방향의 전기 쌍극자는 거울(351)에 접근할수록, 감쇠율이 0에 접근하게 된다.
먼저, 추출효율 증대비를 살펴보면, 대략 빛의 1/4 파장을 주기로 추출 효율의 극대/극소점이 나타난다. 이는 빛의 간섭 효과에 의해 방사 패턴이 변하며, 이에 따라 추출효율이 조절된다는 것을 알려주는 증거이다.
실제로, 극대점과 극소점에서의 방사 패턴을 관찰하면, 극대점인 경우 수직 방향으로 강한 방출이 일어나고 있는 반면에 극소점인 경우 수직 방향의 빛은 거의 존재하지 않고, 대부분의 빛이 임계각보다 큰 특정 각도로 기울어진 채 방출된다.
추출 효율이 극대가 되는 조건은 제1 또는 제2 거리(d1, d2)가 전술한 수학식 1 또는 2에 각각 해당할 때이다.
거울 즉, 제2 전극(154A) 또는 패시베이션층(140A, 140B)에 의한 간섭 효과를 발광 소자(200A, 200B) 구조에 실제 적용하기 위해서 전산모사 상에서 가정했던 사항을 해결해야 한다. 특히, 전산모사 상에서는 활성층(124)을 근사적으로 점 광원으로 가정하였지만, 실제로 활성층(124)의 양자우물 층은 적층된 쌍(pair)의 수에 따라 50 ~ 100nm 정도의 두께를 가진다.
다음으로, 감쇠율 변화에 대한 결과를 살펴보면, 거울과 활성층(124) 사이의거리가 작아질수록 감쇠율이 커지는 특성이 나타난다. 즉, 활성층(124)에 거울이 접근할수록, 이득 매질의 순환 과정이 빨라진다. 하지만, 여기서 주목해야 할 점은 감쇠율 변화가 곧 추출효율 증가로 이어진다는 것은 아니라는 점이다. 감쇠율은 단지, 활성층(124) 내에서 전자와 전공이 결합되었을 때, 얼마나 빠른 시간 내에 빛 에너지로 변환될 수 있는지를 나타내는 지표일 뿐이다. 따라서, 이를 추출효율과 연관짓기 위해서는 활성층(124) 내의 이득 매질의 비발광 결합에 의한 감쇠율을 함께 고려해야 한다. 비록, 감쇠율 변화를 추출효율로 직접 대입하는 것은 어렵지만, 감쇠율이 증가할수록 발광 결합 과정이 활발해져서, 즉, 상대적으로 비발광 결합 확률이 감소되어 추출효율 향상으로 이어질 것이라는 정성적인 관계는 유추할 수 있다.
전술한 제1 또는 제2 거리(d1, d2)는 예를 들어 0.65λ/n3 내지 0.85 λ/n3일 수 있다. 여기서, n3는 n1 또는 n2를 의미한다. 이와 같이, 제1 및 제2 거리(d1, d2)를 조절하여 광 추출에 있어서의 보강 간섭 조건을 이룰 수 있다.
또한, 실시예에 의하면, 오믹층(130)과 패시베이션층(140A, 140B)을 배치하여 제2 및 제3 두께(t2, t3)를 조정함으로써, 보강 간섭 조건을 만족하는 제1 또는 제2 거리(d1, d2)를 조절하는 것을 상대적으로 쉽게 하였다.
이하, 제1 또는 제2 거리(d1, d2)와 관련되는 제1 내지 제3 두께(t1 ~ t3)의 변화에 따른 광량 개선을 첨부된 도면을 참조하여 다음과 같이 살펴본다.
도 9는 제1 및 제2 두께(t1, t2)를 110 ㎚ 및 5 ㎚로 각각 고정한 상태에서 제3 두께(t3)를 가변시킬 때의 광량의 변화를 나타내는 그래프로서, 횡축은 제3 두께(t3)를 나타내고, 종축은 광량(Po)을 나타낸다.
활성층(124)을 점 광원으로 가정할 때, 점 광원으로부터 방출되는 빛의 개수를 이미터(emitter)라 하고, 점 광원으로부터 방출된 빛이 일정 지점에 도달한 개수를 디텍터(detector)로 설정한 FDTD 시뮬레이션 툴(tool)에 의하면 광 추출 효율은 다음 표 1과 같다.
t3 (㎚) 디텍터 (ea.) 이미터(ea.) 추출 효율(%)
조건 1 150 105 417.2668 25.2
조건 2 160 107 412.2068 26.0
표 1의 조건 1과 조건 2는 패시베이션층(140A, 140B)이 한 쌍(M=N=1)의 제1 유전체층(140A1-1A, 140B1-1A)과 제2 유전체층(140A1-1B, 140B1-1B)으로 구현된 경우를 나타낸다. 특히, 조건 1은 제1 유전체층(140A1-1A, 140B1-1A)은 110 ㎚의 제3-1 두께를 갖는 SiO2로 이루어지고 제2 유전체층(140A1-1B, 140B1-1B)은 40 ㎚의 제3-2 두께를 갖는 ZrO2로 이루어진 경우를 나타낸다. 조건 2는 제1 유전체층(140A1-1A, 140B1-1A)은 110 ㎚의 제3-1 두께를 갖는 SiO2로 이루어지고 제2 유전체층(140A1-1B, 140B1-1B)은 50 ㎚의 제3-2 두께를 갖는 ZrO2로 이루어진 경우를 나타낸다.
도 9 및 표 1을 참조하면, 제3 두께(t3)가 대략 160 ㎚일 때, 광 추출 효율이 422.33 즉, 26%로서 최대가 됨을 알 수 있다.
도 10은 제2 및 제3 두께(t2, t3)를 5 ㎚ 및 170 ㎚로 각각 고정한 상태에서 제1 두께(t1)를 가변시킬 때의 광량의 변화를 나타내는 그래프로서, 횡축은 제1 두께(t1)를 나타내고, 종축은 광량(Po)을 나타낸다.
도 10의 경우, FDTD 시뮬레이션 툴에 의하면 광 추출 효율은 다음 표 2와 같다.
t1(㎚) 디텍터 (ea.) 이미터(ea.) 추출 효율(%)
110 80.4 390.7 20.58
130 84.8 407.4 20.82
140 90.3 417.9 21.61
150 94.5 422.3 22.39
160 95.6 419.9 22.77
170 93.3 410.7 22.71
도 10 및 표 2를 참조하면, 제1 두께(t1)가 대략 160 ㎚일 때, 광 추출 효율이 95.65 즉, 22.77%로서 최대가 됨을 알 수 있다.
일반적으로 플립 칩 본딩형 발광 소자의 경우, 활성층(124)으로부터 제2 전극(154A)까지의 제1 거리(d1) 또는 활성층(124)으로부터 패시베이션층(140A, 140B)까지의 제2 거리(d2)는 전술한 보강 간섭 조건에 무관하게 설계되었다. 그러나, 실시예에 의하면, 보강 간섭 조건을 만족하도록, 제1 또는 제2 거리(d1, d2)를 결정함으로써, 금속 간섭 효과를 극대화시켜 광 추출 효율을 향상시킬 수 있다.
도 11은 도 1에 예시된 발광 소자 패키지(100A)를 구체화한 발광 소자 패키지(400)의 단면도이다.
도 11에 도시된 발광 소자 패키지(400)는 도 1에 예시된 발광 소자 패키지(100A)에 패키지 몸체(410)와, 와이어(432, 434)와 몰딩 부재(440)가 결합된 모습을 나타낸다. 도 11의 발광 소자 패키지(400)는 도 1의 발광 소자 패키지(100A) 패키지 몸체(410), 절연물(420), 제1 및 제2 와이어(432, 434) 및 몰딩 부재(440)를 포함한다.
발광 소자 패키지(100A)는 도 1에 예시된 발광 소자로서, 동일한 참조부호를 사용하여 이에 대한 상세한 설명을 생략한다. 도 1에 예시된 자외선 발광 소자(100A) 이외에 도 4에 예시된 발광 소자(100B)가 도 11에 예시된 바와 같이 패키지 몸체(410), 와이어(432, 434) 및 몰딩 부재(440)에 결합될 수 있음은 물론이다.
패키지 몸체(410)는 제1 및 제2 몸체부(410A, 410B)를 포함한다. 발광 소자(200A)가 자외선 광을 방출할 경우 방열 특성을 향상시키기 위해, 제1 및 제2 몸체부(410A, 410B)는 알루미늄 재질로 구현될 수 있으나 이에 국한되지 않는다. 만일, 제1 및 제2 몸체부(410A, 410B)가 전기적 전도성을 갖는 알루미늄 재질로 구현될 경우, 절연물(420)은 제1 몸체부(410A)와 제2 몸체부(410B)를 전기적으로 서로 분리시키는 역할을 한다.
도 11에서 서브 마운트(190)는 제2 몸체부(410B) 위에 배치된 것으로 도시되어 있지만, 실시 예는 이에 국한되지 않는다. 즉, 서브 마운트(190)는 제2 몸체부(410B)가 아니라 제1 몸체부(410A) 위에 배치될 수도 있다. 발광 소자(200A)의 제1 및 제2 금속 패드(172, 174)는 제1 및 제2 와이어(432, 434)에 의해 제1 및 제2 몸체부(410A, 410B)에 각각 연결된다.
몰딩 부재(440)는 제1 및 제2 몸체부(410A, 410B)에 의해 형성된 캐비티에 채워져 발광 소자(200A)를 포위하여 보호할 수 있다. 또한, 몰딩 부재(440)는 형광체를 포함하여, 발광 소자(200A)에서 방출된 광의 파장을 변화시킬 수 있다.
다른 실시 예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이되며, 발광 소자 패키지에서 방출되는 광의 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트, 형광 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 살균 장치에 이용되거나 백라이트 유닛으로 기능하거나 조명 유닛으로 기능할 수 있으며, 예를 들어, 조명 시스템은 백라이트 유닛, 조명 유닛, 지시 장치, 램프, 가로등을 포함할 수 있다.
도 12는 실시 예에 따른 발광 소자 패키지를 포함하는 공기 살균 장치(500)의 사시도를 나타낸다.
도 12를 참조하면, 공기 살균 장치(500)는, 케이싱(501)의 일면에 실장된 발광 모듈부(510)와, 방출된 자외선 파장 대역의 광을 난반사시키는 난반사 반사 부재(530a, 530b)와, 발광 모듈부(510)에서 필요한 가용전력을 공급하는 전원 공급부(520)를 포함한다.
먼저 케이싱(501)은 장방형 구조로 이루어지며 발광 모듈부(510)와 난반사 반사부재(530a, 530b) 및 전원 공급부(520)를 모두 내장하는 일체형 즉 콤팩트한 구조로 형성될 수 있다. 또한, 케이싱(501)은 공기 살균 장치(500) 내부에서 발생된 열을 외부로 방출시키기에 효과적인 재질 및 형상을 가질 수 있다. 예를 들어, 케이싱(501)의 재질은 Al, Cu 및 이들의 합금 중 어느 하나의 재질로 이루어 질 수 있다. 따라서, 케이싱(501)의 외기와의 열전달 효율이 향상되어, 방열 특성이 개선될 수 있다.
또는, 케이싱(501)은 특유한 외부 표면 형상을 가질 수 있다. 예를 들어, 케이싱(501)은 예를 들어 코러게이션(corrugation) 또는 메쉬(mesh) 또는 불특정 요철 무늬 형상으로 돌출 형성되는 외부 표면 형상을 가질 수 있다. 따라서, 케이싱(501)의 외기와의 열전달 효율이 더욱 향상되어 방열 특성이 개선될 수 있다.
한편, 이러한 케이싱(501)의 양단에는 부착판(550)이 더 배치될 수 있다. 부착판(550)은 도 12에 예시된 바와 같이 케이싱(501)을 전체 설비 장치에 구속시켜 고정하는데 사용되는 브라켓 기능의 부재를 의미한다. 이러한 부착판(550)은 케이싱(501)의 양단에서 일측 방향으로 돌출 형성될 수 있다. 여기서, 일측 방향은 심자외선이 방출되고 난반사가 일어나는 케이싱(501)의 내측 방향일 수 있다.
따라서, 케이싱(501)으로부터 양단 상에 구비된 부착판(550)은 전체 설비 장치와의 고정 영역을 제공하여, 케이싱(501)이 보다 효과적으로 고정 설치될 수 있도록 한다.
부착판(550)은 나사 체결 수단, 리벳 체결 수단, 접착 수단 및 탈착 수단 중 어느 하나의 형태를 가질 수 있으며, 이들 다양한 결합 수단의 방식은 당업자의 수준에서 자명하므로, 여기서 상세한 설명은 생략하기로 한다.
한편, 발광 모듈부(510)는 전술한 케이싱(501)의 일면 상에 실장 되는 형태로 배치된다. 발광 모듈부(510)는 공기 중의 미생물을 살균 처리하도록 자외선 특히 심자외선 광을 방출하는 역할을 한다. 이를 위해, 발광 모듈부(510)는 기판(512)과, 기판(512)에 탑재된 다수의 발광 소자 패키지(400)를 포함한다. 여기서, 발광 소자 패키지(400)는 도 11에 예시된 발광 소자 패키지(400)에 해당할 수 있으나 이에 국한되지 않는다.
기판(512)은 케이싱(501)의 내면을 따라 단일 열로 배치되어 있으며, 회로 패턴(미도시)을 포함하는 PCB일 수 있다. 다만, 기판(512)은 일반 PCB 뿐 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성(flexible) PCB 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다.
다음으로, 난반사 반사부재(530a, 530b)는 전술한 발광 모듈부(510)에서 방출된 심자외선 광을 강제로 난반사시키도록 형성되는 반사판 형태의 부재를 의미한다. 이러한 난반사 반사부재(530a, 530b)의 전면 형상 및 배치 형상은 다양한 형상을 가질 수 있다. 난반사 반사부재(530a, 530b)의 면상 구조(예: 곡률반경 등)를 조금씩 변경하여 설계함에 따라, 난반사된 심자외선이 중첩되게 조사되어 조사 강도가 강해지거나, 또는 조사 영역되는 영역의 폭이 확장될 수 있다.
전원 공급부(520)는 전원을 도입 받아 전술된 발광 모듈부(510)에서 필요한 가용전력을 공급하는 역할을 한다. 이러한 전원 공급부(520)는 전술한 케이싱(501) 내에 배치될 수 있다. 도 12에 예시된 바와 같이, 전원 공급부(520)는 난반사 반사부재(530a, 530b)와 발광 모듈부(510) 사이의 이격 공간의 내벽 쪽에 배치될 수 있다. 외부 전원을 전원 공급부(520) 측으로 도입시키기 위해 상호 간을 전기적으로 연결하는 전원 연결부(540)가 더 배치될 수 있다.
도 12에 예시된 바와 같이, 전원 연결부(540)의 형태는 면상일 수 있으나, 외부의 전원 케이블(미도시)이 전기적으로 접속될 수 있는 소켓 또는 케이블 슬롯의 형태를 가질 수 있다. 그리고 전원 케이블은 플렉시블한 연장 구조를 가져, 외부 전원과의 연결이 용이한 형태로 이루어질 수 있다.
도 13은 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치(800)를 나타낸다.
도 13을 참조하면, 표시 장치(800)는 바텀 커버(810)와, 바텀 커버(810) 상에 배치되는 반사판(820)과, 광을 방출하는 발광 모듈(830, 835)과, 반사판(820)의 전방에 배치되며 발광 모듈(830, 835)에서 발산되는 빛을 표시 장치 전방으로 안내하는 도광판(840)과, 도광판(840)의 전방에 배치되는 프리즘 시트들(850, 860)을 포함하는 광학 시트와, 광학 시트 전방에 배치되는 디스플레이 패널(870)과, 디스플레이 패널(870)과 연결되고 디스플레이 패널(870)에 화상 신호를 공급하는 화상 신호 출력 회로(872)와, 디스플레이 패널(870)의 전방에 배치되는 컬러 필터(880)를 포함할 수 있다. 여기서, 바텀 커버(810), 반사판(820), 발광 모듈(830,835), 도광판(840) 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.
발광 모듈은 기판(830) 상에 실장되는 발광 소자 패키지들(835)을 포함할 수 있다. 여기서, 기판(830)은 PCB 등이 사용될 수 있다. 발광 소자 패키지(835)는 도 11에 도시된 실시 예(400)일 수 있다.
바텀 커버(810)는 표시 장치(800) 내의 구성 요소들을 수납할 수 있다. 그리고, 반사판(820)은 본 도면처럼 별도의 구성요소로 마련될 수도 있으며, 도광판(840)의 후면이나, 바텀 커버(810)의 전면에 반사도가 높은 물질로 코팅되는 형태로 마련되는 것도 가능하다.
여기서, 반사판(820)은 반사율이 높고 초박형으로 사용 가능한 소재를 사용할 수 있고, 폴리에틸렌 테레프탈레이트(PolyEthylene Terephtalate; PET)를 사용할 수 있다.
그리고, 도광판(840)은 폴리메틸메타크릴레이트(PolyMethylMethAcrylate; PMMA), 폴리카보네이트(PolyCarbonate; PC), 또는 폴리에틸렌(PolyEthylene; PE) 등으로 형성될 수 있다.
그리고, 제1 프리즘 시트(850)는 지지 필름의 일면에, 투광성이면서 탄성을 갖는 중합체 재료로 형성될 수 있으며, 중합체는 복수 개의 입체구조가 반복적으로 형성된 프리즘층을 가질 수 있다. 여기서, 복수 개의 패턴은 도시된 바와 같이 마루와 골이 반복적으로 스트라이프 타입으로 구비될 수 있다.
그리고, 제2 프리즘 시트(860)에서 지지 필름 일면의 마루와 골의 방향은, 제1 프리즘 시트(850) 내의 지지필름 일면의 마루와 골의 방향과 수직할 수 있다. 이는 발광 모듈과 반사 시트로부터 전달된 빛을 디스플레이 패널(870)의 전면으로 고르게 분산하기 위함이다.
그리고, 도시되지는 않았으나, 도광판(840)과 제1 프리즘 시트(850) 사이에 확산 시트가 배치될 수 있다. 확산 시트는 폴리에스터와 폴리카보네이트 계열의 재료로 이루어질 수 있으며, 백라이트 유닛으로부터 입사된 빛을 굴절과 산란을 통하여 광 투사각을 최대로 넓힐 수 있다. 그리고, 확산 시트는 광확산제를 포함하는 지지층과, 광출사면(제1 프리즘 시트 방향)과 광입사면(반사시트 방향)에 형성되며 광확산제를 포함하지 않는 제1 레이어와 제2 레이어를 포함할 수 있다.
실시 예에서 확산 시트, 제1 프리즘시트(850), 및 제2 프리즘시트(860)가 광학 시트를 이루는데, 광학 시트는 다른 조합 예를 들어, 마이크로 렌즈 어레이로 이루어지거나 확산 시트와 마이크로 렌즈 어레이의 조합 또는 하나의 프리즘 시트와 마이크로 렌즈 어레이의 조합 등으로 이루어질 수 있다.
디스플레이 패널(870)에 액정 표시 패널(Liquid crystal display)이 배치될 수 있는데, 액정 표시 패널 외에 광원을 필요로 하는 다른 종류의 표시 장치가 구비될 수 있다.
도 14는 실시 예에 따른 발광 소자 패키지를 포함하는 헤드 램프(head lamp, 900)를 나타낸다.
도 14를 참조하면, 헤드 램프(900)는 발광 모듈(901), 리플렉터(reflector, 902), 쉐이드(903) 및 렌즈(904)를 포함한다.
발광 모듈(901)은 기판(미도시) 상에 배치되는 복수의 발광 소자 패키지들(미도시)을 포함할 수 있다. 이때 발광 소자 패키지는 도 11에 도시된 실시 예(400)일 수 있다.
리플렉터(902)는 발광 모듈(901)로부터 조사되는 빛(911)을 일정 방향, 예컨대, 전방(912)으로 반사시킨다.
쉐이드(903)는 리플렉터(902)와 렌즈(904) 사이에 배치되며, 리플렉터(902)에 의하여 반사되어 렌즈(904)로 향하는 빛의 일부분을 차단 또는 반사하여 설계자가 원하는 배광 패턴을 이루도록 하는 부재로서, 쉐이드(903)의 일측부(903-1)와 타측부(903-2)는 서로 높이가 다를 수 있다.
발광 모듈(901)로부터 조사되는 빛은 리플렉터(902) 및 쉐이드(903)에서 반사된 후 렌즈(904)를 투과하여 차체 전방을 향할 수 있다. 렌즈(904)는 리플렉터(902)에 의하여 반사된 빛을 전방으로 굴절시킬 수 있다.
도 15는 실시 예에 따른 발광 소자 또는 발광 소자 패키지를 포함하는 조명 장치(1000)를 나타낸다.
도 15를 참조하면, 조명 장치(1000)는 커버(1100), 광원 모듈(1200), 방열체(1400), 전원 제공부(1600), 내부 케이스(1700) 및 소켓(1800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치(1000)는 부재(1300)와 홀더(1500) 중 어느 하나 이상을 더 포함할 수 있다.
광원 모듈(1200)은 도 1 또는 도 4에 예시된 발광 소자(200A, 200B) 또는, 도 11에 예시된 발광 소자 패키지(400)를 포함할 수 있다.
커버(1100)는 벌브(bulb) 또는 반구의 형상일 수 있으며, 속이 비어 있고, 일 부분이 개구된 형상일 수 있다. 커버(1100)는 광원 모듈(1200)과 광학적으로 결합될 수 있다. 예를 들어, 커버(1100)는 광원 모듈(1200)로부터 제공되는 빛을 확산, 산란 또는 여기시킬 수 있다. 커버(1100)는 일종의 광학 부재일 수 있다. 커버(1100)는 방열체(1400)와 결합될 수 있다. 커버(1100)는 방열체(1400)와 결합하는 결합부를 가질 수 있다.
커버(1100)의 내면에는 유백색 도료가 코팅될 수 있다. 유백색의 도료는 빛을 확산시키는 확산재를 포함할 수 있다. 커버(1100)의 내면의 표면 거칠기는 커버(1100)의 외면의 표면 거칠기보다 크게 형성될 수 있다. 이는 광원 모듈(1200)로부터의 빛이 충분히 산란 및 확산되어 외부로 방출시키기 위함이다.
커버(1100)의 재질은 유리(glass), 플라스틱, 폴리프로필렌(PP), 폴리에틸렌(PE), 폴리카보네이트(PC) 등일 수 있다. 여기서, 폴리카보네이트는 내광성, 내열성, 강도가 뛰어나다. 커버(1100)는 외부에서 광원 모듈(1200)이 보이도록 투명할 수 있으나, 이에 한정되는 것은 아니고 불투명할 수 있다. 커버(1100)는 블로우(blow) 성형을 통해 형성될 수 있다.
광원 모듈(1200)은 방열체(1400)의 일 면에 배치될 수 있으며, 광원 모듈(1200)로부터 발생한 열은 방열체(1400)로 전도될 수 있다. 광원 모듈(1200)은 광원부(1210), 연결 플레이트(1230) 및 커넥터(1250)를 포함할 수 있다.
부재(1300)는 방열체(1400)의 상면 위에 배치될 수 있고, 복수의 광원부(1210)와 커넥터(1250)가 삽입되는 가이드홈(1310)을 갖는다. 가이드홈(1310)은 광원부(1210)의 기판 및 커넥터(1250)와 대응 또는 정렬될 수 있다.
부재(1300)의 표면은 광 반사 물질로 도포 또는 코팅된 것일 수 있다.
예를 들면, 부재(1300)의 표면은 백색의 도료로 도포 또는 코팅된 것일 수 있다. 이러한 부재(1300)는 커버(1100)의 내면에 반사되어 광원 모듈(1200)을 향하여 되돌아오는 빛을 다시 커버(1100) 방향으로 반사할 수 있다. 따라서, 실시 예에 따른 조명 장치의 광 효율을 향상시킬 수 있다.
부재(1300)는 예로서 절연 물질로 이루어질 수 있다. 광원 모듈(1200)의 연결 플레이트(1230)는 전기 전도성의 물질을 포함할 수 있다. 따라서, 방열체(1400)와 연결 플레이트(1230) 사이에 전기적인 접촉이 이루어질 수 있다. 부재(1300)는 절연 물질로 구성되어 연결 플레이트(1230)와 방열체(1400)의 전기적 단락을 차단할 수 있다. 방열체(1400)는 광원 모듈(1200)로부터의 열과 전원 제공부(1600)로부터의 열을 전달받아 방열할 수 있다.
홀더(1500)는 내부 케이스(1700)의 절연부(1710)의 수납홈(1719)을 막는다. 따라서, 내부 케이스(1700)의 절연부(1710)에 수납되는 전원 제공부(1600)는 밀폐될 수 있다. 홀더(1500)는 가이드 돌출부(1510)를 가질 수 있으며, 가이드 돌출부(1510)는 전원 제공부(1600)의 돌출부(1610)가 관통하는 홀을 가질 수 있다.
전원 제공부(1600)는 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈(1200)로 제공한다. 전원 제공부(1600)는 내부 케이스(1700)의 수납홈(1719)에 수납될 수 있고, 홀더(1500)에 의해 내부 케이스(1700)의 내부에 밀폐될 수 있다. 전원 제공부(1600)는 돌출부(1610), 가이드부(1630), 베이스(1650) 및 연장부(1670)를 포함할 수 있다.
가이드부(1630)는 베이스(1650)의 일 측에서 외부로 돌출된 형상을 가질 수 있다. 가이드부(1630)는 홀더(1500)에 삽입될 수 있다. 베이스(1650)의 일 면 위에는 다수의 부품이 배치될 수 있다. 다수의 부품은 예를 들어, 외부 전원으로부터 제공되는 교류 전원을 직류 전원으로 변환하는 직류변환장치, 광원 모듈(1200)의 구동을 제어하는 구동칩, 광원 모듈(1200)을 보호하기 위한 ESD(ElectroStatic discharge) 보호 소자 등을 포함할 수 있으나 이에 대해 한정하지는 않는다.
연장부(1670)는 베이스(1650)의 다른 일 측에서 외부로 돌출된 형상을 가질 수 있다. 연장부(1670)는 내부 케이스(1700)의 연결부(1750) 내부에 삽입될 수 있고, 외부로부터의 전기적 신호를 제공받을 수 있다. 예컨대, 연장부(1670)는 내부 케이스(1700)의 연결부(1750)와 폭이 같거나 작을 수 있다. 연장부(1670)에는 "+ 전선"과 "- 전선"의 각 일 단이 전기적으로 연결될 수 있고, "+ 전선"과 "- 전선"의 다른 일 단은 소켓(1800)에 전기적으로 연결될 수 있다.
내부 케이스(1700)는 내부에 전원 제공부(1600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는 몰딩 액체가 굳어진 부분으로서, 전원 제공부(1600)가 내부 케이스(1700) 내부에 고정될 수 있도록 한다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100A, 100B, 400: 발광 소자 패키지 112: 버퍼층
120: 발광 구조물 122: 제1 도전형 반도체층
123: 제1 경계면 124: 활성층
125: 제4 경계면 126: 제2 도전형 반도체층
130: 오믹층 140A, 140B: 패시베이션층
140A1, 140B1: 분산 브래그 반사층 140A2, 140B2: 무지향성 반사층
152: 제1 전극 153: 제2 경계면
154A, 154B: 제2 전극 154A-1: 관통부
154A-2, 154A-3: 날개부 162: 제1 범프부
164: 제2 범프부 172: 제1 금속 패드
174: 제2 금속 패드 180: 보호막
190: 서브 마운트 200A, 200B: 발광 소자
500: 공기 살균 장치 501: 케이싱
510: 발광 모듈부 530a, 530b: 난반사 반사 부재
520: 전원 공급부 800: 표시 장치
810: 바텀 커버 820: 반사판
830, 835, 901: 발광 모듈 840: 도광판
850, 860: 프리즘 시트 870: 디스플레이 패널
872: 화상 신호 출력 회로 880: 컬러 필터
900: 헤드 램프 902: 리플렉터
903: 쉐이드 904: 렌즈
1000: 조명 장치 1100: 커버
1200: 광원 모듈 1400: 방열체
1600: 전원 제공부 1700: 내부 케이스
1800: 소켓

Claims (10)

  1. 서브 마운트;
    상기 서브 마운트 위에 배치된 발광 소자;
    상기 서브 마운트 위에 수평 방향으로 이격되어 배치된 제1 및 제2 금속 패드; 및
    상기 발광 소자와 제1 및 제2 금속 패드 사이에 배치된 제1 및 제2 범프부를 포함하고,
    상기 발광 소자는
    기판;
    상기 기판 아래에 배치되며, 적층된 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물;
    상기 제1 도전형 반도체층과 상기 제1 범프부 사이에 배치된 제1 전극;
    상기 제2 도전형 반도체층과 상기 제2 범프부 사이에 배치되며 반사성 물질을 포함하는 제2 전극; 및
    상기 제2 도전형 반도체층과 상기 제2 전극 사이와 상기 발광 소자의 상부와 측부를 덮도록 배치된 패시베이션층을 포함하고,
    상기 활성층과 상기 제2 도전형 반도체층의 제1 경계면으로부터 상기 패시베이션층과 상기 제2 전극의 제2 경계면까지의 거리는 보강 간섭 조건을 만족하는 발광 소자 패키지.
  2. 서브 마운트;
    상기 서브 마운트 위에 배치된 발광 소자;
    상기 서브 마운트 위에 수평 방향으로 이격되어 배치된 제1 및 제2 금속 패드; 및
    상기 발광 소자와 제1 및 제2 금속 패드 사이에 배치된 제1 및 제2 범프부를 포함하고,
    상기 발광 소자는
    기판;
    상기 기판 아래에 배치되며, 적층된 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물;
    상기 제1 도전형 반도체층과 상기 제1 범프부 사이에 배치된 제1 전극;
    상기 제2 도전형 반도체층과 상기 제2 범프부 사이에 배치된 제2 전극;
    상기 제2 도전형 반도체층과 상기 제2 전극 사이와 상기 발광 소자의 상부와 측부를 덮도록 배치되고, 반사성을 갖는 패시베이션층; 및
    상기 제2 도전형 반도체층과 상기 제2 전극의 사이에 배치된 오믹층을 포함하고,
    상기 제2 도전형 반도체층의 두께와 상기 오믹층의 두께의 합은 보강 간섭 조건을 만족하는 발광 소자 패키지.
  3. 제1 항 또는 제2 항에 있어서, 상기 제2 전극은
    상기 패시베이션층을 관통하여 상기 제2 도전형 반도체층에 접하는 관통부; 및
    상기 관통부로부터 수평 방향으로 연장되어, 상기 패시베이션층 아래에 배치된 날개부를 포함하는 발광 소자 패키지.
  4. 삭제
  5. 삭제
  6. 제1 항에 있어서, 상기 패시베이션층은 단일층 구조를 갖는 발광 소자 패키지.
  7. 제2 항에 있어서, 상기 패시베이션층은 분산 브래그 반사층(DBR) 또는 무지향성 반사층(ODR) 중 적어도 하나를 포함하는 발광 소자 패키지.
  8. 제1 항에 있어서, 상기 보강 간섭 조건을 만족하는 상기 거리는 λ/(4n)(여기서, λ는 상기 활성층으로부터 방출되는 광의 파장을 나타내고, n은 상기 패시베이션층의 굴절률인)의 홀수 배인 발광 소자 패키지.
  9. 제2 항에 있어서, 상기 보강 간섭 조건을 만족하는 상기 제2 도전형 반도체층의 상기 두께와 상기 오믹층의 상기 두께의 상기 합은 λ/(4n)(여기서, λ는 상기 활성층으로부터 방출되는 광의 파장을 나타내고, n은 상기 오믹층의 굴절률인)의 홀수 배인 발광 소자 패키지.
  10. 삭제
KR1020130089161A 2013-07-26 2013-07-26 발광 소자 패키지 KR102087939B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130089161A KR102087939B1 (ko) 2013-07-26 2013-07-26 발광 소자 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130089161A KR102087939B1 (ko) 2013-07-26 2013-07-26 발광 소자 패키지

Publications (2)

Publication Number Publication Date
KR20150012950A KR20150012950A (ko) 2015-02-04
KR102087939B1 true KR102087939B1 (ko) 2020-03-11

Family

ID=52488880

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130089161A KR102087939B1 (ko) 2013-07-26 2013-07-26 발광 소자 패키지

Country Status (1)

Country Link
KR (1) KR102087939B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102550005B1 (ko) * 2016-07-15 2023-07-03 서울바이오시스 주식회사 자외선 발광 다이오드
DE102017127920A1 (de) 2017-01-26 2018-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Erhöhte Durchkontaktierung für Anschlüsse auf unterschiedlichen Ebenen
US10622302B2 (en) 2018-02-14 2020-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Via for semiconductor device connection and methods of forming the same
DE102018126130B4 (de) 2018-06-08 2023-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung und -verfahren
US11158775B2 (en) 2018-06-08 2021-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10992100B2 (en) 2018-07-06 2021-04-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
WO2021162516A1 (ko) * 2020-02-11 2021-08-19 주식회사 에스엘바이오닉스 반도체 발광소자
KR102345831B1 (ko) * 2020-02-12 2022-01-03 주식회사 에스엘바이오닉스 반도체 발광소자

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012138499A (ja) * 2010-12-27 2012-07-19 Rohm Co Ltd 発光素子、発光素子ユニットおよび発光素子パッケージ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101426288B1 (ko) * 2007-12-27 2014-08-06 엘지디스플레이 주식회사 발광 다이오드 및 그 제조방법
KR20120081335A (ko) * 2011-01-11 2012-07-19 엘지전자 주식회사 질화물계 반도체 발광 소자
KR101210028B1 (ko) * 2011-05-27 2012-12-07 엘지이노텍 주식회사 발광소자, 발광 모듈 및 발광 소자 제조방법
KR101712050B1 (ko) * 2011-06-10 2017-03-03 엘지이노텍 주식회사 발광 소자 패키지
KR101984672B1 (ko) * 2011-12-26 2019-05-31 엘지이노텍 주식회사 발광 소자

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012138499A (ja) * 2010-12-27 2012-07-19 Rohm Co Ltd 発光素子、発光素子ユニットおよび発光素子パッケージ

Also Published As

Publication number Publication date
KR20150012950A (ko) 2015-02-04

Similar Documents

Publication Publication Date Title
KR102087939B1 (ko) 발광 소자 패키지
JP5999929B2 (ja) 発光素子パッケージ及びこれを利用した照明システム
KR102301869B1 (ko) 발광 소자 패키지
KR102099439B1 (ko) 발광 소자 및 이를 포함하는 발광 소자 패키지
JP6328420B2 (ja) 発光素子
KR102087935B1 (ko) 발광 소자
US8884506B2 (en) Light emitting device capable of preventing breakage during high drive voltage and light emitting device package including the same
KR102279212B1 (ko) 발광 소자 패키지
KR101799450B1 (ko) 발광 소자 및 발광 소자 패키지
KR102076241B1 (ko) 자외선 발광 소자
KR102050056B1 (ko) 발광 소자
KR102140273B1 (ko) 발광 소자 및 이를 포함하는 발광 소자 패키지
KR102114935B1 (ko) 발광소자 모듈
KR102114932B1 (ko) 발광 소자 및 이를 포함하는 발광 소자 패키지
KR102080779B1 (ko) 발광 소자
KR102194804B1 (ko) 발광 소자
KR102209037B1 (ko) 발광 소자
KR102076240B1 (ko) 발광 소자
KR102145918B1 (ko) 발광 소자 패키지
KR102140277B1 (ko) 발광 소자
KR102087937B1 (ko) 발광 소자
KR101827977B1 (ko) 발광 소자
KR102050057B1 (ko) 발광 소자 패키지
KR102099441B1 (ko) 발광소자
KR102432586B1 (ko) 발광 소자 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant