KR102194804B1 - 발광 소자 - Google Patents

발광 소자 Download PDF

Info

Publication number
KR102194804B1
KR102194804B1 KR1020140069439A KR20140069439A KR102194804B1 KR 102194804 B1 KR102194804 B1 KR 102194804B1 KR 1020140069439 A KR1020140069439 A KR 1020140069439A KR 20140069439 A KR20140069439 A KR 20140069439A KR 102194804 B1 KR102194804 B1 KR 102194804B1
Authority
KR
South Korea
Prior art keywords
refractive index
light emitting
layer
emitting structure
substrate
Prior art date
Application number
KR1020140069439A
Other languages
English (en)
Other versions
KR20150141016A (ko
Inventor
원종학
강현오
오현지
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020140069439A priority Critical patent/KR102194804B1/ko
Publication of KR20150141016A publication Critical patent/KR20150141016A/ko
Application granted granted Critical
Publication of KR102194804B1 publication Critical patent/KR102194804B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

실시 예의 발광 소자는 서브 마운트와, 서브 마운트 위에 수평 방향으로 서로 이격된 제1 및 제2 금속 패드와, 제1 및 제2 금속 패드와 각각 연결되며 서브 마운트 위에 배치된 제1 및 제2 도전형 반도체층과, 제1 및 제2 도전형 반도체층 사이에 배치된 활성층을 갖는 발광 구조물과, 발광 구조물 위에 배치되며, 발광 구조물과 동종의 물질로 이루어진 기판 및 기판과 발광 구조물 사이에 배치되며, 기판의 제1 굴절률과 발광 구조물의 제2 굴절률 각각보다 작은 제3 굴절률을 갖는 저굴절률층을 포함한다.

Description

발광 소자{Light emitting device}
실시 예는 발광 소자에 관한 것이다.
발광 다이오드(LED:Light Emitting Diode)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.
Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적 및 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD:Laser Diode) 등 발광소자의 핵심 소재로 각광을 받고 있다.
이러한 발광 다이오드는 백열등과 형광등 등의 기존 조명기구에 사용되는 수은(Hg)과 같은 환경 유해물질이 포함되어 있지 않아 우수한 친환경성을 가지며, 긴 수명과 저전력 소비특성 등과 같은 장점이 있기 때문에 기존의 광원들을 대체하고 있다.
도 1은 기존의 일 례에 따른 발광 소자의 단면도를 나타내며, 기판(PSS:Patterned Sapphire Substrate)(10), n형 반도체층(22), 활성층(24), p형 반도체층(26), n형 전극(32) 및 p형 전극(34)으로 구성된다. 여기서, n형 반도체층(22), 활성층(24), p형 반도체층(26) 각각은 기판(10)과 이종인 물질로 이루어진다.
도 1의 발광 소자는 광 추출 효율을 높이기 위해, 기판(10)의 표면에 요철 형태의 패턴을 형성한다. 그러나, 발광 소자가 이러한 구조를 가질 경우, 고온이나 고전류 영역에서 효율 드룹(efficiency droop)에 의해 광 효율이 감소하거나 불충분한 방열에 의해 신뢰성을 확보하기 어려운 문제점이 있다.
도 2는 기존의 다른 례에 따른 발광 소자의 단면도를 나타내며, 지지 기판(40), n형 반도체층(52), 활성층(54), p형 반도체층(56) 및 광 결정층(60)으로 구성된다. 여기서, n형 반도체층(52), 활성층(54), p형 반도체층(56) 각각은 지지 기판(40)과 이종의 물질로 이루어진다.
발광 소자가 도 2에 도시된 바와 같이 구현될 경우 도 1에 도시된 발광 소자보다 방열 효과는 개선되지만, 제조 공정에서 n형 반도체층(52), 활성층(54) 및 p형 반도체층(56)을 형성시키기 위해 필요한 하부 기판(미도시)을 제거해야 한다. 따라서, 제조 공정이 복잡하고 제조 설비 종류가 증가하며, 별도의 지지 기판(40)이 요구되어 소형 및 경량화에 불리한 문제점이 있다.
실시 예는 우수한 열 전도성과 전기 전도성을 갖고 개선된 광 추출 효율을 갖는 발광 소자를 제공한다.
실시 예의 발광 소자는, 서브 마운트; 상기 서브 마운트 위에 수평 방향으로 서로 이격된 제1 및 제2 금속 패드; 상기 제1 및 제2 금속 패드와 각각 연결되며 상기 서브 마운트 위에 배치된 제1 및 제2 도전형 반도체층과, 상기 제1 및 제2 도전형 반도체층 사이에 배치된 활성층을 갖는 발광 구조물; 상기 발광 구조물 위에 배치되며, 상기 발광 구조물과 동종의 물질로 이루어진 기판; 및 상기 기판과 상기 발광 구조물 사이에 배치되며, 상기 기판의 제1 굴절률과 상기 발광 구조물의 제2 굴절률 각각보다 작은 제3 굴절률을 갖는 저굴절률층을 포함할 수 있다.
상기 제1 굴절률과 상기 제2 굴절률은 서로 동일하거나 서로 다를 수 있다.
상기 기판과 발광 구조물 각각은 GaN으로 이루어지고, 상기 저굴절률층은 AlGaN으로 이루어질 수 있다.
상기 저굴절률층의 중심을 지나는 수평선을 기준으로 상기 발광 구조물의 두께 방향으로 상기 제3 굴절률은 비대칭적으로 변할 수 있다.
상기 발광 소자는, 상기 기판의 상부에 배치되며, 적어도 하나의 홀 또는 적어도 하나의 기둥을 포함하는 광 결정층 더 포함할 수 있다. 상기 저굴절률층의 두께 또는 상기 제3 굴절률 중 적어도 하나는 상기 적어도 하나의 홀의 깊이, 상기 적어도 하나의 기둥의 높이, 또는 상기 광 결정층의 주기 중 적어도 하나에 따라 결정될 수 있다.
상기 발광 소자는, 상기 기판의 상부와 측부, 상기 발광 구조물의 측부, 및 상기 저굴절률층의 측부에 랜덤한 패턴을 갖고 형성된 러프니스층을 더 포함할 수 있다.
상기 제3 굴절률은 상기 기판으로부터 상기 발광 구조물로 가까워질수록 증가할 수 있다. 상기 제3 굴절률은 비선형적으로 증가할 수 있다. 상기 제3 굴절률은 계단식으로 증가하거나, 지수함수적으로 증가할 수 있다. 또는, 상기 제3 굴절률은 선형적으로 증가할 수 있다. 또한, 상기 제3 굴절률은 상기 기판으로부터 상기 발광 구조물로 가까워질수록 감소하면서 증가할 수 있다.
상기 제2 굴절률과 상기 제3 굴절률 간의 제1 굴절률차는 0.025 이상이고 0.08 이하일 수 있다. 상기 제1 굴절률과 상기 제3 굴절률 간의 제2 굴절률차의 최대값은 0.075일 수 있다. 상기 저굴절률층의 두께의 최소값은 38 ㎚일 수 있다.
상기 저굴절률층은 제1 도전형 도펀트에 의해 도핑될 수 있다.
실시 예에 따른 발광 소자는 발광 구조물과 동종의 기판을 사용하여 우수한 열 전도성 및 전기 전도성을 가질 뿐만 아니라 고온이나 고전류 영역에서 효율 드룹을 개선시키면서도, 기판과 발광 구조물 사이에 발광 구조물이나 기판보다 낮은 굴절률을 갖는 저굴절률층을 배치함으로써 광 추출 효율을 증가시킬 수 있다.
도 1은 기존의 일 례에 따른 발광 소자의 단면도이다.
도 2는 기존의 다른 례에 따른 발광 소자의 단면도이다.
도 3은 일 실시 예에 의한 발광 소자의 단면도를 나타낸다.
도 4a 내지 도 4c는 도 3에 예시된 광 결정층의 다양한 평면 사진들을 나타낸다.
도 5는 다른 실시 예에 의한 발광 소자의 단면도를 나타낸다.
도 6은 도 5에 예시된 러프니스층의 실시 예에 의한 평면 사진을 나타낸다.
도 7a 및 도 7b는 일 실시 예에 따른 제3 굴절률과 조성물인 알루미늄의 변화를 나타내는 그래프이다.
도 8a 및 도 8b는 일 실시 예에 따른 제3 굴절률과 조성물인 알루미늄의 변화를 나타내는 그래프이다.
도 9a 및 도 9b는 일 실시 예에 따른 제3 굴절률과 조성물인 알루미늄의 변화를 나타내는 그래프이다.
도 10a 및 도 10b는 일 실시 예에 따른 제3 굴절률과 조성물인 알루미늄의 변화를 나타내는 그래프이다.
도 11a 내지 도 11g는 도 3에 예시된 발광 소자의 제조 방법을 설명하기 위한 공정 단면도를 나타낸다.
도 12는 실시 예에 따른 발광 소자 패키지의 단면도이다.
도 13은 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타낸다.
도 14는 실시 예에 따른 발광 소자 패키지를 포함하는 헤드 램프를 나타낸다.
도 15는 실시 예에 따른 발광 소자 또는 발광 소자 패키지를 포함하는 조명 장치를 나타낸다.
이하, 본 발명을 구체적으로 설명하기 위해 실시 예를 들어 설명하고, 발명에 대한 이해를 돕기 위해 첨부도면을 참조하여 상세하게 설명하기로 한다. 그러나, 본 발명에 따른 실시 예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시 예들에 한정되는 것으로 해석되지 않아야 한다. 본 발명의 실시 예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.
본 발명에 따른 실시 예의 설명에 있어서, 각 element의 " 상(위)" 또는 "하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위)" 또는 "하(아래)(on or under)”로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
또한, 이하에서 이용되는 "제1" 및 "제2," "상/상부/위" 및 "하/하부/아래" 등과 같은 관계적 용어들은, 그런 실체 또는 요소들 간의 어떠한 물리적 또는 논리적 관계 또는 순서를 반드시 요구하거나 내포하지는 않으면서, 어느 한 실체 또는 요소를 다른 실체 또는 요소와 구별하기 위해서만 이용될 수도 있다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 3은 일 실시 예에 의한 발광 소자(100A)의 단면도를 나타낸다.
도 3에 예시된 발광 소자(100A)는 서브 마운트(110), 절연층(120), 제1 및 제2 금속 패드(132, 134), 제1 및 제2 범프부(142, 144), 제1 및 제2 전극(152, 154), 발광 구조물(160), 저굴절률층(170), 기판(180) 및 광 결정(photonic crystal)층(190)을 포함한다.
서브 마운트(110)는 예를 들어 AlN, BN, 탄화규소(SiC), GaN, GaAs, Si 등의 반도체 기판으로 이루어질 수 있으며, 이에 국한되지 않고 열전도도가 우수한 반도체 물질로 이루어질 수도 있다. 또한, 서브 마운트(110) 내에 제너 다이오드 형태의 정전기(ESD:Electro Static Discharge) 방지를 위한 소자가 포함될 수도 있다.
제1 및 제2 금속 패드(132, 134)는 서브 마운트(110) 위에 수평 방향인 Z축 방향으로 서로 이격되어 배치된다. 제1 범프(142)는 제1 금속 패드(132)와 제1 전극(152) 사이에 배치되고, 제2 범프(144)는 제2 금속 패드(134)와 제2 전극(154) 사이에 배치된다.
제1 전극(152)은 제1 범프(142)를 통해 서브 마운트(110)의 제1 금속 패드(132)에 연결되며, 제2 전극(154)은 제2 범프(144)를 통해 서브 마운트(110)의 제2 금속 패드(134)에 연결된다.
비록 도시되지는 않았지만, 제1 전극(152)과 제1 범프(142) 사이에 제1 상부 범프 금속층(미도시)이 더 배치되고, 제1 금속 패드(132)와 제1 범프(142) 사이에 제1 하부 범프 금속층(미도시)이 더 배치될 수도 있다. 여기서, 제1 상부 범프 금속층과 제1 하부 범프 금속층은 제1 범프(142)가 위치할 자리를 표시하는 역할을 수행한다. 이와 비슷하게 제2 전극(154)과 제2 범프(144) 사이에 제2 상부 범프 금속층(미도시)이 더 배치되고, 제2 금속 패드(134)와 제2 범프(144) 사이에 제2 하부 범프 금속층(미도시)이 더 배치될 수도 있다. 여기서, 제2 상부 범프 금속층과 제2 하부 범프 금속층은 제2 범프(144)가 위치할 자리를 표시하는 역할을 수행한다.
만일, 서브 마운트(110)가 Si과 같이 전기적 전도성을 갖는 물질로 구현된 경우, 도 3에 예시된 바와 같이 제1 및 제2 금속 패드(132, 134)와 서브 마운트(110) 사이에 절연층(120)이 더 배치될 수도 있다. 여기서, 절연층(120)은 절연 물질로 이루어질 수 있다.
발광 구조물(160)은 서브 마운트(110) 위에 배치되며, 제1 도전형 반도체층(162), 활성층(164) 및 제2 도전형 반도체층(166)을 포함한다.
제1 도전형 반도체층(162)은 제1 전극(152) 및 제1 범프(142)를 경유하여 서브 마운트(110) 위에 배치된 제1 금속 패드(132)와 전기적으로 연결된다. 제1 도전형 반도체층(162)은 제1 도전형 도펀트가 도핑된 Ⅲ-Ⅴ 족 또는 Ⅱ-Ⅵ 족 등의 화합물 반도체로 구현될 수 있다. 제1 도전형 반도체층(162)이 n형 반도체층인 경우, 제1 도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.
예를 들어, 제1 도전형 반도체층(162)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 제1 도전형 반도체층(162)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상을 포함할 수 있다.
활성층(164)은 제1 도전형 반도체층(162)과 제2 도전형 반도체층(166) 사이에 배치되며, 제1 도전형 반도체층(162)을 통해서 주입되는 전자(또는, 정공)와 제2 도전형 반도체층(166)을 통해서 주입되는 정공(또는, 전자)이 서로 만나서, 활성층(164)을 이루는 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다. 활성층(164)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다.
활성층(164)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 우물층은 장벽층의 밴드갭 에너지보다 낮은 밴드갭 에너지를 갖는 물질로 형성될 수 있다.
활성층(164)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 도전형 클래드층은 활성층(164)의 장벽층의 밴드갭 에너지보다 더 높은 밴드갭 에너지를 갖는 반도체로 형성될 수 있다. 예를 들어, 도전형 클래드층은 GaN, AlGaN, InAlGaN 또는 초격자 구조 등을 포함할 수 있다. 또한, 도전형 클래드층은 n형 또는 p형으로 도핑될 수 있다.
활성층(164)은 블루 파장 대역이나 100 ㎚ 내지 400 ㎚의 자외선 파장 대역 특히 근 자외선 파장 대역의 광을 방출할 수 있다. 예를 들어, 활성층(164)에서 방출되는 광의 파장 대역은 365 ㎚ 이상일 수 있으나, 실시 예는 이에 국한되지 않는다.
제2 도전형 반도체층(166)은 제2 전극(154)과 제2 범프(144)를 경유하여 서브 마운트(110) 위에 배치된 제2 금속 패드(134)와 전기적으로 연결된다. 제2 도전형 반도체층(166)은 반도체 화합물로 형성될 수 있다. Ⅲ-Ⅴ 족 또는 Ⅱ-Ⅵ 족 등의 화합물 반도체로 구현될 수 있다. 예컨대, 제2 도전형 반도체층(166)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 제2 도전형 반도체층(166)에는 제2 도전형 도펀트가 도핑될 수 있다. 제2 도전형 반도체층(166)이 p형 반도체층인 경우, 제2 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.
제1 도전형 반도체층(162)은 n형 반도체층으로, 제2 도전형 반도체층(166)은 p형 반도체층으로 구현할 수 있다. 또는, 제1 도전형 반도체층(162)은 p형 반도체층으로, 제2 도전형 반도체층(166)은 n형 반도체층으로 구현할 수도 있다.
발광 구조물(160)은 N-P 접합 구조, P-N 접합 구조, N-P-N 접합 구조, P-N-P 접합 구조 중 어느 한 구조로 구현할 수 있다.
한편, 제1 전극(152)은 메사 식각(Mesa etching)에 의해 노출된 제1 도전형 반도체층(162) 아래에 배치된다. 제1 전극(152)은 오믹 접촉하는 물질을 포함하여 오믹 역할을 수행하여 별도의 오믹층(미도시)이 배치될 필요가 없을 수도 있고, 별도의 오믹층이 제1 전극(152)의 아래에 배치될 수도 있다.
제2 전극(154)은 제2 도전형 반도체층(166) 아래에 배치된다.
제1 및 제2 전극(152, 154) 각각은 활성층(164)에서 방출된 광을 흡수하지 않고 반사시키거나 투과시킬 수 있고, 제1 및 제2 도전형 반도체층(162, 166)에 양질로 성장될 수 있는 어느 물질로 형성될 수 있다. 예를 들어, 제1 및 제2 전극(152, 154) 각각은 금속으로 형성될 수 있으며, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 이루어질 수 있다.
특히, 제2 전극(154)은 투명 전도성 산화막(TCO:Tranparent Conductive Oxide)일 수도 있다. 예를 들어, 제2 전극(154)은 전술한 금속 물질과 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있으며, 이러한 재료로 한정하지는 않는다. 제2 전극(154)은 제2 도전형 반도체층(166)과 오믹 접촉하는 물질을 포함할 수 있다.
또한, 제2 전극(154)은 오믹 특성을 갖는 반사 전극 재료로 단층 또는 다층으로 형성될 수 있다. 만일, 제2 전극(154)이 오믹 역할을 수행할 경우, 별도의 오믹층(미도시)은 형성되지 않을 수 있다.
기판(180)은 발광 구조물(160) 위에 배치되며, 도전형 물질 또는 비도전형 물질을 포함할 수 있다. 예를 들어, 기판(180)은 GaN, SiC, ZnO, GaP, InP, Ga203, 및 GaAs 중 적어도 하나를 포함할 수 있다. 특히, 실시 예에 의하면, 기판(180)은 발광 구조물(160)과 동종의 물질로 이루어질 수 있다. 예를 들어, 발광 구조물(160)이 GaN으로 이루어진 경우, 기판(180)은 GaN으로 이루어질 수 있다. 또한, 기판(180)은 극성, 무극성 또는 반극성일 수 있다.
전술한 발광 소자(100A)는 플립 칩 본딩 구조이기 때문에, 활성층(164)에서 방출된 광은 기판(180)) 및 제1 도전형 반도체층(162)을 통해 출사된다. 이를 위해, 기판(180) 및 제1 도전형 반도체층(162)은 투광성을 갖는 물질로 이루어질 수 있다.
한편, 저굴절률층(170)은 기판(180)과 발광 구조물(160) 사이에 배치된다. 저굴절률층(170)은 기판(180)의 굴절률(n1)(이하, '제1 굴절률')과 발광 구조물(160)의 굴절률(n2)(이하, '제2 굴절률') 각각보다 작은 굴절률(n3)(이하, '제3 굴절률')을 갖는다. 즉, 저굴절률층(170)의 제3 굴절률(n3)은 다음 수학식 1과 같다.
Figure 112014053644360-pat00001
전술한 제1 굴절률(n1)과 제2 굴절률(n1)은 서로 동일할 수도 있고, 서로 다를 수도 있다. 예를 들어, 제1 및 제2 굴절률(n1, n2) 각각은 2.3으로서 동일할 수 있다.
또한, 저굴절률층(170)은 제1 도전형 도펀트에 의해 도핑될 수 있지만, 실시 예는 이에 국한되지 않는다. 즉, 다른 실시 예에 의하면 저굴절률층(170)은 도핑되지 않은 언도프드된 층일 수 있다.
예를 들어, 기판(180)과 발광 구조물(160) 각각은 GaN으로 이루어지고, 저굴절률층(170)은 AlGaN으로 이루어질 수 있다.
한편, 광 결정층(190)은 기판(180)의 상부에 배치되며, 적어도 하나의 홀 또는 적어도 하나의 기둥(rod)을 포함할 수 있다.
저굴절률층(170)의 제1 두께(t1) 또는 제3 굴절률(n3) 중 적어도 하나는 적어도 하나의 홀의 깊이, 적어도 하나의 기둥의 높이, 또는 광 결정층(170)의 주기(T) 중 적어도 하나에 따라 결정될 수 있다.
광 결정층(170)의 주기(T), 홀의 폭이나 깊이, 기둥의 폭이나 높이, 광 결정층(170)으로부터 활성층(164)까지의 거리 등에 따라 광 결정층(170)에 의한 광 추출 효율이 개선됨은 일반적인 사항이다. 실시 예에 의하면, 이러한 광 결정층(170)의 일반적 특성을 이용하여 저굴절률층(170)의 제1 두께(t1) 또는 제3 굴절률(n3) 중 적어도 하나를 설계함으로써, 광 추출 효율을 개선시킬 수 있다.
도 4a 내지 도 4c는 도 3에 예시된 광 결정층(190)의 다양한 평면 사진들을 나타낸다.
도 4a 내지 도 4c에 예시된 바와 같이, 광 결정층(190)의 홀이나 기둥은 다양한 형태를 가질 수 있다.
전술한 광 결정층(190)은 도 3에 예시된 바와 같이. 기판(180)과 별개의 층으로 형성될 수도 있고, 도 3에 예시된 바와 달리 기판(180)과 일체형일 수도 있다.
도 5는 다른 실시 예에 의한 발광 소자(100B)의 단면도를 나타낸다.
도 5에 예시된 발광 소자(100B)는 서브 마운트(110), 절연층(120), 제1 및 제2 금속 패드(132, 134), 제1 및 제2 범프부(142, 144), 제1 및 제2 전극(152, 154), 발광 구조물(160), 저굴절률층(170), 기판(180) 및 러프니스(roughness)층(192)을 포함한다.
도 6은 도 5에 예시된 러프니스층(192)의 실시 예에 의한 평면 사진을 나타낸다.
도 3에 예시된 발광 소자(100A)가 광 결정층(190)을 포함하는 반면, 도 5에 예시된 발광 소자(100B)는 러프니스층(192)을 포함한다. 이를 제외하면, 도 5에 예시된 발광 소자(100B)는 도 3에 예시된 발광 소자(100A)와 동일하므로 중복되는 설명을 생략한다.
러프니스층(192)은 기판(180)의 상부(182)와 측부(184), 발광 구조물(160)의 측부(162A, 164A, 166A), 및 저굴절률층(170)의 측부(172)에 랜덤(random)한 패턴을 갖고 형성된다. 예를 들어, 랜덤한 패턴은 도 6에 예시된 바와 같을 수 있다.
도 3에 예시된 광 결정층(190)이 주기성을 갖는 반면, 도 5에 예시된 러프니스층(192)은 비주기성을 가질 수 있다.
이하, 도 3 및 도 5에 예시된 발광 소자(100A, 100B)에서 저굴절률층(170)의 제3 굴절률(n3)의 변화 및 조성물의 변화를 첨부한 도면을 참조하여 다음과 같이 설명한다. 이때, 제1 도전형은 n형이고, 제2 도전형은 p형이며, 기판(180)과 제1 도전형 반도체층(162) 및 제2 도전형 반도체층(166) 각각의 재질은 GaN이고, 저굴절률층(170)의 재질은 AlGaN이고, 제1 및 제2 굴절률(n1, n2)은 서로 동일한 것으로 가정하여, 전술한 발광 소자(100A, 100B)의 특징에 대해 보다 상세히 살펴보지만, 실시 예는 이에 국한되지 않는다.
도 7a 및 도 7b는 일 실시 예에 따른 제3 굴절률(n3)과 조성물인 알루미늄의 변화를 나타내는 그래프로서, 도 7a의 횡축은 굴절률을 나타내고, 도 7b의 횡축은 알루미늄의 조성비를 나타내고, 도 7a 및 도 7b의 각 종축은 X축 방향의 거리를 나타낸다.
도 8a 및 도 8b는 일 실시 예에 따른 제3 굴절률(n3)과 조성물인 알루미늄의 변화를 나타내는 그래프로서, 도 8a의 횡축은 굴절률을 나타내고, 도 8b의 횡축은 알루미늄의 조성비를 나타내고, 도 8a 및 도 8b의 각 종축은 X축 방향의 거리를 나타낸다.
도 9a 및 도 9b는 일 실시 예에 따른 제3 굴절률(n3)과 조성물인 알루미늄의 변화를 나타내는 그래프로서, 도 9a의 횡축은 굴절률을 나타내고, 도 9b의 횡축은 알루미늄의 조성비를 나타내고, 도 9a 및 도 9b의 각 종축은 X축 방향의 거리를 나타낸다.
도 10a 및 도 10b는 일 실시 예에 따른 제3 굴절률(n3)과 조성물인 알루미늄의 변화를 나타내는 그래프로서, 도 10a의 횡축은 굴절률을 나타내고, 도 10b의 횡축은 알루미늄의 조성비를 나타내고, 도 10a 및 도 10b의 각 종축은 X축 방향의 거리를 나타낸다.
저굴절률층(170)의 제3 굴절률(n3)은 기판(180)으로부터 발광 구조물(160)로 가까워질수록 증가할 수 있다. 예를 들어, 제3 굴절률(n3)은 도 7a, 도 8a 또는 도 9a에 예시된 바와 같이 기판(180)으로부터 발광 구조물(160)로 가까워질수록 증가할 수 있다.
제3 굴절률(n3)은 기판(180)으로부터 발광 구조물(160)로 가까워질수록 비선형적으로 증가할 수 있다. 예를 들어, 도 7a에 예시된 바와 같이 제3 굴절률(n3)은 지수 함수적으로 증가하거나, 도 8a에 예시된 바와 같이, 제3 굴절률(n3)은 계단식으로 증가할 수 있으나, 실시 예는 이러한 증가 형태에 국한되지 않는다.
또는, 제3 굴절률(n3)은 기판(180)으로부터 발광 구조물(160)로 가까워질수록 선형적으로 증가할 수도 있다. 예를 들어, 도 9a에 예시된 바와 같이 제3 굴절률(n3)은 선형적으로 증가할 수 있다.
또는, 제3 굴절률(n3)은 기판(180)으로부터 발광 구조물(160)로 가까워질수록 감소하면서 증가할 수도 있다. 예를 들어, 제3 굴절률(n3)은 도 10a에 예시된 바와 같이, 기판(180)으로부터 발광 구조물(160)로 가까워질수록 계단식으로 감소한 후에 다시 계단식으로 증가할 수 있다.
또한, 도 7a, 도 8a, 도 9a 또는 도 10a에 예시된 바와 같이, 저굴절률층(170)의 중심을 지나는 수평선(HL)을 기준으로 발광 구조물(160)의 두께 방향인 X축 방향으로 제3 굴절률(n3)은 비대칭적으로 변할 수 있다.
또한, 제2 굴절률(n2)과 제3 굴절률(n3) 간의 제1 굴절률차(Δn1)가 0.08보다 클 경우 기판(180)으로부터 발광 구조물(160)로 진행하는 광을 반사시키는 저굴절률층(170)의 반사 특성은 개선된다. 그러나, 이 경우, 기판(180)과 저굴절률층(170) 간의 격자 상수 차이로 인해 결함(defect)이 발생할 수도 있다. 또는, 제1 굴절률차(Δn1)가 0.025보다 작을 경우, 전술한 저굴절률층(170)의 반사 특성이 미약해질 수 있다. 따라서, 제1 굴절률차(Δn1)는 0.025 이상이고 0.08 이하일 수 있으나, 실시 예는 이에 국한되지 않는다.
또한, 기판(180)과 발광 구조물(160)이 모두 GaN으로 이루어지고, 저굴절률층(170)이 AlGaN으로 이루어지고, 활성층(164)에서 방출되는 광의 파장이 365 ㎚일 때, 저굴절률층(170)에 포함된 알루미늄의 조성(Co), 제1 굴절률(n1)과 제3 굴절률(n3) 간의 제2 굴절률차(Δn2), 저굴절률층(170)의 평균 굴절률(AVR), 광 결정층(190)의 높이(h), 저굴절률층(170)의 제1 두께(t1), 기판(180)의 제2 두께(t2) 및 제1 도전형 반도체층(162)의 제3 두께(t3)는 다음 표 1과 같을 수 있다.
Co(%) Δn2 AVR h t1 t2 t3
10 ~ 0.025 2.3875 수 ㎚ ~ 수십 수 ㎚ ≥ 38.0㎚ h의 10배 이상 ≥ 100㎚
20 ~ 0.050 2.3750 ≥ 38.4㎚ ≥ 100㎚
30 ~ 0.075 2.3625 ≥ 38.6㎚ ≥ 100㎚
표 1을 참조하면, 제2 굴절률차(Δn2)의 최대값은 0.075이고, 저굴절률층(170)의 제1 두께(t)의 최소값은 38 ㎚일 수 있으나, 실시 예는 이에 국한되지 않는다.
또한, 도 7b, 도 8b, 도 9b, 및 도 10b에 예시된 바와 같이, 제3 굴절률(n3)을 변화시키기 위해 저굴절률층(170)에 포함된 알루미늄의 농도를 변화시킬 수 있음을 알 수 있다. 예를 들어, 저굴절률층(170)에 포함된 알루미늄의 농도를 10% 이내에서 변화시키면, 도 7a, 도 8a, 도 9a, 및 도 10a에 예시된 바와 같이 제3 굴절률(n3)을 변화시킬 수 있다.
도 7a, 도 8a, 도 9a 및 도 10a에 도시된 제3 굴절률(n3) 변화 중에서, 도 7a에 예시된 바와 같이 제3 굴절률(n3)이 변할 경우, 발광 소자(100A, 100B)의 광 추출 효율은 극대화될 수 있다. 또한, 도 7a, 도 8a, 도 9a 및 도 10a에 도시된 제3 굴절률(n3) 변화 중에서, 도 8a에 예시된 바와 같이 제3 굴절률(n3)이 변할 경우, 발광 소자(100A, 100B)의 제조 공정이 가장 수월해질 수 있다.
이하, 도 3에 예시된 발광 소자(100A)의 제조 방법을 첨부된 도면을 참조하여 다음과 같이 설명한다. 그러나, 도 3에 예시된 발광 소자(100A)는 다른 제조 방법에 의해서도 제조될 수 있음은 물론이다.
도 11a 내지 도 11g는 도 3에 예시된 발광 소자(100A)의 제조 방법을 설명하기 위한 공정 단면도를 나타낸다.
도 11a를 참조하면, 기판(180)을 준비한다. 기판(180)은 도전성 또는 비도전성 물질에 의해 형성할 수 있으며, 예를 들어 GaN, SiC, ZnO, GaP, InP, Ga203, 및 GaAs 중 적어도 하나를 포함할 수 있다.
이후, 도 11b를 참조하면, 기판(180) 위에 저굴절률층(170)을 형성한다. 저굴절률층(170)은 질화물 반도체로 형성할 수 있으며, 예를 들어, 도 11a에 예시된 기판(180)과 후술되는 도 11c에 예시된 발광 구조물(160)이 GaN으로 이루어진 경우, 저굴절률층(170)은 AlGaN으로 이루어질 수 있다.
예를 들어, 저굴절률층(170)을 형성하는 MFC(Mass Flow Control)에서, 알루미늄의 시간당 투입량을 조절하여, 도 7a, 도 8a, 도 9a, 또는 도 10a에 예시된 바와 같이 다양한 제3 굴절률(n3)을 갖는 저굴절률층(170)을 형성할 수 있다.
이후, 도 11c를 참조하면, 저굴절률층(170) 위에 발광 구조물(160)을 형성한다. 즉, 저굴절률층(170) 위에 제1 도전형 반도체층(162), 활성층(164), 제2 도전형 반도체층(166)을 순차적으로 형성한다.
발광 구조물(160)은 기판(180)과 동종의 물질로 형성한다. 제1 도전형 반도체층(162)은 제1 도전형 도펀트가 도핑된 Ⅲ-Ⅴ족 또는 Ⅱ-Ⅵ족 화합물 반도체로 구현될 수 있으며, 제1 도전형 반도체층(162)이 n형 반도체층인 경우, 제1 도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.
제1 도전형 반도체층(162)은 예를 들어, AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 이용하여 형성될 수 있다. 제1 도전형 반도체층(162)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.
활성층(164)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물 구조, 양자 선 구조, 또는 양자 점 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 활성층(164)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.
활성층(164)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 우물층은 장벽층의 밴드 갭보다 작은 밴드 갭을 갖는 물질로 형성될 수 있다.
활성층(164)의 위 또는/및 아래에 도전형 클래드층(미도시)이 더 형성될 수 있다. 도전형 클래드층은 활성층(164)의 장벽층의 밴드갭 에너지보다 더 높은 밴드갭 에너지를 갖는 반도체로 형성될 수 있다. 예를 들어, 도전형 클래드층은 GaN, AlGaN, InAlGaN 또는 초격자 구조 등으로 형성될 수 있다. 또한, 도전형 클래드층은 n형 또는 p형으로 도핑될 수 있다.
제2 도전형 반도체층(166)은 Ⅲ-Ⅴ 족 또는 Ⅱ-Ⅵ 족 등의 화합물 반도체를 이용하여 형성될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다. 예컨대, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 이용하여 제2 도전형 반도체층(166)을 형성할 수 있다. 제2 도전형 반도체층(166)이 p형 반도체층인 경우, 제2 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.
이후, 도 11d에 예시된 바와 같이, 제1 도전형 반도체층(162), 활성층(164), 제2 도전형 반도체층(166)의 일부를 메사 식각하여 제1 도전형 반도체층(162)의 일부를 노출시킨다.
이후, 도 11e에 예시된 바와 같이, 노출된 제1 도전형 반도체층(162)의 상부에 제1 전극(152)을 형성함과 동시에 제2 도전형 반도체층(166)의 상부에 제2 전극(154)을 형성한다. 또한, 기판(180) 위에 광 결정층(190)을 형성한다.
한편, 도 11a 내지 도 11e에 예시된 바와 같이 상부 구조물(180, 170, 160, 152, 154, 190)을 형성되는 동안 도 11f 및 도 11g에 예시된 바와 같이 하부 구조물(110, 120, 132, 134)을 형성할 수 있다.
도 11f를 참조하면, 먼저 서브 마운트(110)를 준비한다. 서브 마운트(110)는 예를 들어 AlN, BN, 탄화규소(SiC), GaN, GaAs, Si 등의 반도체 기판으로 이루어질 수 있으며, 이에 국한되지 않고 열전도도가 우수한 반도체 물질에 의해 형성될 수 있다. 또한, 서브 마운트(110) 내에 제너 다이오드 형태의 정전기(ESD) 방지를 위한 소자를 형성할 수도 있다.
이후, 서브 마운트(110) 위에 제1 및 제2 금속 패드(132, 134)를 수평 방향으로 서로 이격시켜 형성한다.
이때, 서브 마운트(110)를 Si과 같이 전기적 전도성을 갖는 물질로 형성할 경우, 도 11f에 예시된 바와 같이 제1 및 제2 금속 패드(132, 134)를 형성하기 이전에 서브 마운트(110) 위에 절연층(120)을 더 형성할 수 있다. 절연층(120)은 절연 물질을 이용하여 형성될 수 있다.
이후, 도 11g에 예시된 바와 같이, 제1 범프(142)를 제1 금속 패드(132) 위에 형성하고, 제2 범프(144)를 제2 금속 패드(134) 위에 형성한다.
이후, 도 11e에 도시된 상부 구조물을 도 11g에 도시된 하부 구조물과 결합시킴으로써, 도 3에 도시된 발광 소자(100A)를 완성한다.
도 5에 예시된 발광 소자(100B)의 제조 방법은 도 11e에 도시된 광 결정층(190) 대신에 러프니스층(192)을 형성하는 것을 제외하면, 전술한 발광 소자(100A)의 제조 방법과 동일하므로 생략된다.
전술한 실시 예에 의한 발광 소자(100A, 100B)의 경우 발광 구조물(160)과 동종인 투명 기판(180)을 사용하므로 열 전도성 및 전기 전도성이 우수하다. 또한, 기판(10, 40)과 에피층[(22, 24, 26) 또는 (52, 54, 56)]이 서로 이종인 도 1 및 도 2에 예시된 발광 소자와 비교할 때, 기판(180)과 발광 구조물(160)이 동종이므로 활성층(164) 내부의 응력이 적기 때문에 효율 드룹(efficiency droop)이 개선된다. 따라서, 실시 예에 의한 발광 소자(100A, 100B)는 고온이나 고전류 영역에서 우수한 내구성, 우수한 양자 효율 및 효율 드룹의 장점을 갖는다.
그러나, 이러한 장점에도 불구하고 기판(180)과 공기 간의 굴절률 차로 인하여 광 추출 효율이 악화될 수 있다. 왜냐하면, 도 1 및 도 2에 도시된 발광 소자의 경우 기판(10, 40)은 통상 1.77의 굴절률을 갖는 사파이어를 사용하므로, 공기와 사파이어 간의 굴절률 차는 0.77인 반면, 실시 예에 의한 발광 소자(100A, 100B)의 경우 발광 구조물(160)과 동종인 GaN에 의해 기판(180)을 구현하므로, 공기와 GaN 간의 굴절률 차는 1.4로서 0.77보다 크기 때문이다.
이를 극복하기 위해, 실시 예에 의한 발광 소자(100A, 100B)는 기판(180)과 발광 구조물(160) 사이에 저굴절률층(170)을 배치하고, 저굴절률층(170)의 굴절률 변화가 수평선(HL)을 기준으로 비대칭이 되도록 한다. 따라서, 도 3 및 도 5에 화살표 방향으로 예시한 바와 같이 활성층(164)으로부터 방출되어 저굴절률층(170)으로 진행하는 광의 내부 전반사가 최소화되고, 기판(180)으로부터 출사되지 못하고 발광 구조물(160)로 향하는 광이 저굴절률층(170)에서 반사된 후 발광 소자(100A, 100B)를 탈출할 수 있고, 광 결정층(190)이나 러프니스층(192)이 형성된 기판(180)의 배면 및 측면으로 광이 탈출할 수 있어, 광 추출 효율이 증가한다.
특히, 광 결정층(190)이나 러프니스층(192)을 기판(180)의 배면에 형성함으로써, 내부 전반사되는 광의 각도를 예측할 수 있고, 저굴절률층(170)의 설계를 용이하게 하고 광 추출 효율을 추가적으로 개선시킬 수 있으며 이러한 개선을 예측 가능하도록 한다. 왜냐하면, 광 결정층(190)의 크기(예, 홀의 폭, 기둥의 폭, 또는 광 결정층의 주기)나 모양 등의 설계 및 제어가 가능하기 때문이다.
도 12는 실시 예에 따른 발광 소자 패키지(200)의 단면도이다.
실시 예에 따른 발광 소자 패키지(200)는 발광 소자(100A), 제1 및 제2 패키지 몸체(220A, 220B), 절연물(230), 제1 및 제2 와이어(242, 244) 및 몰딩 부재(250)를 포함한다. 발광 소자(100A)는 도 3에 예시된 발광 소자로서, 동일한 참조부호를 사용하여 이에 대한 상세한 설명을 생략한다. 이때, 도 3에 예시된 발광 소자(100A) 대신에 도 5에 예시된 발광 소자(100B)가 도 12에 예시된 바와 같이 발광 소자 패키지(200)로 구현될 수 있음은 물론이다.
패키지 몸체(220)는 제1 및 제2 패키지 몸체(220A, 220B)를 포함한다. 만일, 발광 소자(100A)가 자외선 광을 방출할 경우 방열 특성을 향상시키기 위해, 제1 및 제2 패키지 몸체(220A, 220B)는 알루미늄 재질로 구현될 수 있으나 이에 국한되지 않는다.
도 12에서 서브 마운트(110)는 제2 패키지 몸체(220B) 위에 배치된 것으로 도시되어 있지만, 실시 예는 이에 국한되지 않는다. 즉, 서브 마운트(110)는 제2 패키지 몸체(220B) 대신에 제1 패키지 몸체(220A) 위에 배치될 수도 있다. 발광 소자(100A)의 제1 및 제2 금속 패드(132, 134)는 제1 및 제2 와이어(242, 244)에 의해 제1 및 제2 패키지 몸체(220A, 220B)에 각각 전기적으로 연결된다. 제1 및 제2 패키지 몸체(220A, 220B)가 전기적 전도성을 갖는 알루미늄 재질로 구현될 경우, 절연물(230)은 제1 패키지 몸체(220A)와 제2 패키지 몸체(220B)를 전기적으로 서로 분리시키는 역할을 한다.
몰딩 부재(250)는 제1 및 제2 패키지 몸체(220A, 220B)에 의해 형성된 캐비티에 채워져 발광 소자(100A)를 포위하여 보호할 수 있다. 또한, 몰딩 부재(250)는 형광체를 포함하여, 발광 소자(100A)에서 방출된 광의 파장을 변화시킬 수 있다.
다른 실시 예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이되며, 발광 소자 패키지에서 방출되는 광의 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트, 형광 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 살균 장치에 이용되거나 백라이트 유닛으로 기능하거나 조명 유닛으로 기능할 수 있으며, 예를 들어, 조명 장치는, 백라이트 유닛, 조명 유닛, 지시 장치, 램프, 가로등을 포함할 수 있다.
도 13은 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치(800)를 나타낸다.
도 13을 참조하면, 표시 장치(800)는 바텀 커버(810)와, 바텀 커버(810) 상에 배치되는 반사판(820)과, 광을 방출하는 발광 모듈(830, 835)과, 반사판(820)의 전방에 배치되며 발광 모듈(830, 835)에서 발산되는 빛을 표시 장치 전방으로 안내하는 도광판(840)과, 도광판(840)의 전방에 배치되는 프리즘 시트들(850, 860)을 포함하는 광학 시트와, 광학 시트 전방에 배치되는 디스플레이 패널(870)과, 디스플레이 패널(870)과 연결되고 디스플레이 패널(870)에 화상 신호를 공급하는 화상 신호 출력 회로(872)와, 디스플레이 패널(870)의 전방에 배치되는 컬러 필터(880)를 포함할 수 있다. 여기서, 바텀 커버(810), 반사판(820), 발광 모듈(830,835), 도광판(840) 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.
발광 모듈은 기판(830) 상에 실장되는 발광 소자 패키지들(835)을 포함할 수 있다. 여기서, 기판(830)은 PCB 등이 사용될 수 있다. 발광 소자 패키지(835)는 도 12에 도시된 실시 예(200)일 수 있다.
바텀 커버(810)는 표시 장치(800) 내의 구성 요소들을 수납할 수 있다. 그리고, 반사판(820)은 본 도면처럼 별도의 구성요소로 마련될 수도 있으며, 도광판(840)의 후면이나, 바텀 커버(810)의 전면에 반사도가 높은 물질로 코팅되는 형태로 마련되는 것도 가능하다.
여기서, 반사판(820)은 반사율이 높고 초박형으로 사용 가능한 소재를 사용할 수 있고, 폴리에틸렌 테레프탈레이트(PolyEthylene Terephtalate; PET)를 사용할 수 있다.
그리고, 도광판(840)은 폴리메틸메타크릴레이트(PolyMethylMethAcrylate; PMMA), 폴리카보네이트(PolyCarbonate; PC), 또는 폴리에틸렌(PolyEthylene; PE) 등으로 형성될 수 있다.
그리고, 제1 프리즘 시트(850)는 지지 필름의 일면에, 투광성이면서 탄성을 갖는 중합체 재료로 형성될 수 있으며, 중합체는 복수 개의 입체구조가 반복적으로 형성된 프리즘층을 가질 수 있다. 여기서, 복수 개의 패턴은 도시된 바와 같이 마루와 골이 반복적으로 스트라이프 타입으로 구비될 수 있다.
그리고, 제2 프리즘 시트(860)에서 지지 필름 일면의 마루와 골의 방향은, 제1 프리즘 시트(850) 내의 지지필름 일면의 마루와 골의 방향과 수직할 수 있다. 이는 발광 모듈과 반사 시트로부터 전달된 빛을 디스플레이 패널(870)의 전면으로 고르게 분산하기 위함이다.
그리고, 도시되지는 않았으나, 도광판(840)과 제1 프리즘 시트(850) 사이에 확산 시트가 배치될 수 있다. 확산 시트는 폴리에스터와 폴리카보네이트 계열의 재료로 이루어질 수 있으며, 백라이트 유닛으로부터 입사된 빛을 굴절과 산란을 통하여 광 투사각을 최대로 넓힐 수 있다. 그리고, 확산 시트는 광확산제를 포함하는 지지층과, 광출사면(제1 프리즘 시트 방향)과 광입사면(반사시트 방향)에 형성되며 광확산제를 포함하지 않는 제1 레이어와 제2 레이어를 포함할 수 있다.
실시 예에서 확산 시트, 제1 프리즘시트(850), 및 제2 프리즘시트(860)가 광학 시트를 이루는데, 광학 시트는 다른 조합 예를 들어, 마이크로 렌즈 어레이로 이루어지거나 확산 시트와 마이크로 렌즈 어레이의 조합 또는 하나의 프리즘 시트와 마이크로 렌즈 어레이의 조합 등으로 이루어질 수 있다.
디스플레이 패널(870)에 액정 표시 패널(Liquid crystal display)이 배치될 수 있는데, 액정 표시 패널 외에 광원을 필요로 하는 다른 종류의 표시 장치가 구비될 수 있다.
도 14는 실시 예에 따른 발광 소자 패키지를 포함하는 헤드 램프(head lamp, 900)를 나타낸다.
도 14를 참조하면, 헤드 램프(900)는 발광 모듈(901), 리플렉터(reflector, 902), 쉐이드(903) 및 렌즈(904)를 포함한다.
발광 모듈(901)은 기판(미도시) 상에 배치되는 복수의 발광 소자 패키지들(미도시)을 포함할 수 있다. 이때 발광 소자 패키지는 도 12에 도시된 실시 예(200)일 수 있다.
리플렉터(902)는 발광 모듈(901)로부터 조사되는 빛(911)을 일정 방향, 예컨대, 전방(912)으로 반사시킨다.
쉐이드(903)는 리플렉터(902)와 렌즈(904) 사이에 배치되며, 리플렉터(902)에 의하여 반사되어 렌즈(904)로 향하는 빛의 일부분을 차단 또는 반사하여 설계자가 원하는 배광 패턴을 이루도록 하는 부재로서, 쉐이드(903)의 일측부(903-1)와 타측부(903-2)는 서로 높이가 다를 수 있다.
발광 모듈(901)로부터 조사되는 빛은 리플렉터(902) 및 쉐이드(903)에서 반사된 후 렌즈(904)를 투과하여 차체 전방을 향할 수 있다. 렌즈(904)는 리플렉터(902)에 의하여 반사된 빛을 전방으로 굴절시킬 수 있다.
도 15는 실시 예에 따른 발광 소자 또는 발광 소자 패키지를 포함하는 조명 장치(1000)를 나타낸다.
도 15를 참조하면, 조명 장치(1000)는 커버(1100), 광원 모듈(1200), 방열체(1400), 전원 제공부(1600), 내부 케이스(1700) 및 소켓(1800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치(1000)는 부재(1300)와 홀더(1500) 중 어느 하나 이상을 더 포함할 수 있다.
광원 모듈(1200)은 도 3 및 도 5에 예시된 발광 소자(100A, 100B), 또는 도 12에 도시된 발광 소자 패키지(200)를 포함할 수 있다.
커버(1100)는 벌브(bulb) 또는 반구의 형상일 수 있으며, 속이 비어 있고, 일 부분이 개구된 형상일 수 있다. 커버(1100)는 광원 모듈(1200)과 광학적으로 결합될 수 있다. 예를 들어, 커버(1100)는 광원 모듈(1200)로부터 제공되는 빛을 확산, 산란 또는 여기시킬 수 있다. 커버(1100)는 일종의 광학 부재일 수 있다.
커버(1100)는 방열체(1400)와 결합될 수 있다. 커버(1100)는 방열체(1400)와 결합하는 결합부를 가질 수 있다.
커버(1100)의 내면에는 유백색 도료가 코팅될 수 있다. 유백색의 도료는 빛을 확산시키는 확산재를 포함할 수 있다. 커버(1100)의 내면의 표면 거칠기는 커버(1100)의 외면의 표면 거칠기보다 크게 형성될 수 있다. 이는 광원 모듈(1200)로부터의 빛이 충분히 산란 및 확산되어 외부로 방출시키기 위함이다.
커버(1100)의 재질은 유리(glass), 플라스틱, 폴리프로필렌(PP), 폴리에틸렌(PE), 폴리카보네이트(PC) 등일 수 있다. 여기서, 폴리카보네이트는 내광성, 내열성, 강도가 뛰어나다. 커버(1100)는 외부에서 광원 모듈(1200)이 보이도록 투명할 수 있으나, 이에 한정되는 것은 아니고 불투명할 수 있다. 커버(1100)는 블로우(blow) 성형을 통해 형성될 수 있다.
광원 모듈(1200)은 방열체(1400)의 일 면에 배치될 수 있으며, 광원 모듈(1200)로부터 발생한 열은 방열체(1400)로 전도될 수 있다. 광원 모듈(1200)은 광원부(1210), 연결 플레이트(1230) 및 커넥터(1250)를 포함할 수 있다.
부재(1300)는 방열체(1400)의 상면 위에 배치될 수 있고, 복수의 광원부(1210)와 커넥터(1250)가 삽입되는 가이드홈(1310)을 갖는다.
가이드홈(1310)은 광원부(1210)의 기판 및 커넥터(1250)와 대응 또는 정렬될 수 있다.
부재(1300)의 표면은 광 반사 물질로 도포 또는 코팅된 것일 수 있다.
예를 들면, 부재(1300)의 표면은 백색의 도료로 도포 또는 코팅된 것일 수 있다. 이러한 부재(1300)는 커버(1100)의 내면에 반사되어 광원 모듈(1200)을 향하여 되돌아오는 빛을 다시 커버(1100) 방향으로 반사할 수 있다. 따라서, 실시 예에 따른 조명 장치의 광 효율을 향상시킬 수 있다.
부재(1300)는 예로서 절연 물질로 이루어질 수 있다. 광원 모듈(1200)의 연결 플레이트(1230)는 전기 전도성의 물질을 포함할 수 있다. 따라서, 방열체(1400)와 연결 플레이트(1230) 사이에 전기적인 접촉이 이루어질 수 있다. 부재(1300)는 절연 물질로 구성되어 연결 플레이트(1230)와 방열체(1400)의 전기적 단락을 차단할 수 있다. 방열체(1400)는 광원 모듈(1200)로부터의 열과 전원 제공부(1600)로부터의 열을 전달받아 방열할 수 있다.
홀더(1500)는 내부 케이스(1700)의 절연부(1710)의 수납홈(1719)을 막는다. 따라서, 내부 케이스(1700)의 절연부(1710)에 수납되는 전원 제공부(1600)는 밀폐될 수 있다. 홀더(1500)는 가이드 돌출부(1510)를 가질 수 있으며, 가이드 돌출부(1510)는 전원 제공부(1600)의 돌출부(1610)가 관통하는 홀을 가질 수 있다.
전원 제공부(1600)는 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈(1200)로 제공한다. 전원 제공부(1600)는 내부 케이스(1700)의 수납홈(1719)에 수납될 수 있고, 홀더(1500)에 의해 내부 케이스(1700)의 내부에 밀폐될 수 있다. 전원 제공부(1600)는 돌출부(1610), 가이드부(1630), 베이스(1650) 및 연장부(1670)를 포함할 수 있다.
가이드부(1630)는 베이스(1650)의 일 측에서 외부로 돌출된 형상을 가질 수 있다. 가이드부(1630)는 홀더(1500)에 삽입될 수 있다. 베이스(1650)의 일 면 위에는 다수의 부품이 배치될 수 있다. 다수의 부품은 예를 들어, 외부 전원으로부터 제공되는 교류 전원을 직류 전원으로 변환하는 직류변환장치, 광원 모듈(1200)의 구동을 제어하는 구동칩, 광원 모듈(1200)을 보호하기 위한 ESD(ElectroStatic discharge) 보호 소자 등을 포함할 수 있으나 이에 대해 한정하지는 않는다.
연장부(1670)는 베이스(1650)의 다른 일 측에서 외부로 돌출된 형상을 가질 수 있다. 연장부(1670)는 내부 케이스(1700)의 연결부(1750) 내부에 삽입될 수 있고, 외부로부터의 전기적 신호를 제공받을 수 있다. 예컨대, 연장부(1670)는 내부 케이스(1700)의 연결부(1750)와 폭이 같거나 작을 수 있다. 연장부(1670)에는 "+ 전선"과 "- 전선"의 각 일 단이 전기적으로 연결될 수 있고, "+ 전선"과 "- 전선"의 다른 일 단은 소켓(1800)에 전기적으로 연결될 수 있다.
내부 케이스(1700)는 내부에 전원 제공부(1600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는 몰딩 액체가 굳어진 부분으로서, 전원 제공부(1600)가 내부 케이스(1700) 내부에 고정될 수 있도록 한다.
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100A, 100B: 발광 소자 110: 기판
120: 절연층 132, 134: 금속 패드
142, 144: 범프 152, 154: 전극
160: 발광 구조물 170: 저굴절률층
180: 기판 190: 광 결정층
192: 러프니스층 200: 발광 소자 패키지
220: 패키지 몸체 230: 절연물
242, 244: 와이어 800: 표시 장치
810: 바텀 커버 820: 반사판
830, 835, 901: 발광 모듈 840: 도광판
850, 860: 프리즘 시트 870: 디스플레이 패널
872: 화상 신호 출력 회로 880: 컬러 필터
900: 헤드 램프 902: 리플렉터
903: 쉐이드 904: 렌즈
1000: 조명 장치 1100: 커버
1200: 광원 모듈 1400: 방열체
1600: 전원 제공부 1700: 내부 케이스
1800: 소켓

Claims (18)

  1. 서브 마운트;
    상기 서브 마운트 위에 수평 방향으로 서로 이격된 제1 및 제2 금속 패드;
    상기 제1 및 제2 금속 패드와 각각 연결되며 상기 서브 마운트 위에 배치된 제1 및 제2 도전형 반도체층과, 상기 제1 및 제2 도전형 반도체층 사이에 배치된 활성층을 갖는 발광 구조물;
    상기 발광 구조물 위에 배치되며, 상기 발광 구조물과 동종의 물질로 이루어진 기판;
    상기 기판의 상부에 배치되며, 적어도 하나의 홀 또는 적어도 하나의 기둥을 포함하는 광 결정층; 및
    상기 기판과 상기 발광 구조물 사이에 배치되며, 상기 기판의 제1 굴절률과 상기 발광 구조물의 제2 굴절률 각각보다 작은 제3 굴절률을 갖는 저굴절률층을 포함하고,
    상기 저굴절률층의 중심을 지나는 수평선을 기준으로 상기 발광 구조물의 두께 방향으로 상기 제3 굴절률은 비대칭적으로 변하는 발광 소자.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 제1 항에 있어서, 상기 저굴절률층의 두께 또는 상기 제3 굴절률 중 적어도 하나는 상기 적어도 하나의 홀의 깊이, 상기 적어도 하나의 기둥의 높이, 또는 상기 광 결정층의 주기 중 적어도 하나에 따라 결정된 발광 소자.
  8. 서브 마운트;
    상기 서브 마운트 위에 수평 방향으로 서로 이격된 제1 및 제2 금속 패드;
    상기 제1 및 제2 금속 패드와 각각 연결되며 상기 서브 마운트 위에 배치된 제1 및 제2 도전형 반도체층과, 상기 제1 및 제2 도전형 반도체층 사이에 배치된 활성층을 갖는 발광 구조물;
    상기 발광 구조물 위에 배치되며, 상기 발광 구조물과 동종의 물질로 이루어진 기판;
    상기 기판의 상부와 측부, 상기 발광 구조물의 측부, 및 저굴절률층의 측부에 랜덤한 패턴을 갖고 형성된 러프니스층; 및
    상기 기판과 상기 발광 구조물 사이에 배치되며, 상기 기판의 제1 굴절률과 상기 발광 구조물의 제2 굴절률 각각보다 작은 제3 굴절률을 갖는 저굴절률층을 포함하고,
    상기 저굴절률층의 중심을 지나는 수평선을 기준으로 상기 발광 구조물의 두께 방향으로 상기 제3 굴절률은 비대칭적으로 변하는 발광 소자.
  9. 제1 항 또는 제8 항에 있어서, 상기 제3 굴절률은 상기 기판으로부터 상기 발광 구조물로 가까워질수록 증가하고,
    상기 제3 굴절률은 계단식, 지수함수적 또는 선형적으로 증가하거나, 상기 기판으로부터 상기 발광 구조물로 가까워질수록 감소하면서 증가하는 발광 소자.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 제1 항 또는 제8 항에 있어서, 상기 제2 굴절률과 상기 제3 굴절률 간의 제1 굴절률차는 0.025 이상이고 0.08 이하이고,
    상기 제1 굴절률과 상기 제3 굴절률 간의 제2 굴절률차의 최대값은 0.075이고,
    상기 저굴절률층의 두께의 최소값은 38 ㎚이고,
    상기 저굴절률층은 제1 도전형 도펀트에 의해 도핑된 발광 소자.
  16. 삭제
  17. 삭제
  18. 삭제
KR1020140069439A 2014-06-09 2014-06-09 발광 소자 KR102194804B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140069439A KR102194804B1 (ko) 2014-06-09 2014-06-09 발광 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140069439A KR102194804B1 (ko) 2014-06-09 2014-06-09 발광 소자

Publications (2)

Publication Number Publication Date
KR20150141016A KR20150141016A (ko) 2015-12-17
KR102194804B1 true KR102194804B1 (ko) 2020-12-24

Family

ID=55080956

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140069439A KR102194804B1 (ko) 2014-06-09 2014-06-09 발광 소자

Country Status (1)

Country Link
KR (1) KR102194804B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190139636A (ko) * 2018-06-08 2019-12-18 주식회사 루멘스 면발광 마이크로 엘이디 모듈

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101104645B1 (ko) 2011-03-25 2012-01-16 (주)세미머티리얼즈 발광 소자 및 그의 제조 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101895297B1 (ko) * 2011-12-12 2018-09-05 엘지이노텍 주식회사 발광 소자 및 이를 구비한 발광 장치
KR20130102341A (ko) * 2012-03-07 2013-09-17 서울옵토디바이스주식회사 개선된 광 추출 효율을 갖는 발광 다이오드 및 그것을 제조하는 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101104645B1 (ko) 2011-03-25 2012-01-16 (주)세미머티리얼즈 발광 소자 및 그의 제조 방법

Also Published As

Publication number Publication date
KR20150141016A (ko) 2015-12-17

Similar Documents

Publication Publication Date Title
KR102197082B1 (ko) 발광 소자 및 이를 포함하는 발광소자 패키지
KR102099439B1 (ko) 발광 소자 및 이를 포함하는 발광 소자 패키지
KR102239625B1 (ko) 발광 소자
KR102080778B1 (ko) 발광 소자 패키지
JP2014096591A (ja) 発光素子
KR20150012950A (ko) 발광 소자 패키지
KR102182024B1 (ko) 발광 소자
KR102076241B1 (ko) 자외선 발광 소자
KR102050056B1 (ko) 발광 소자
KR102140273B1 (ko) 발광 소자 및 이를 포함하는 발광 소자 패키지
KR102145912B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR102256629B1 (ko) 발광 소자 및 발광 소자 패키지
KR102194804B1 (ko) 발광 소자
KR20150040630A (ko) 발광 소자
KR102080779B1 (ko) 발광 소자
KR102220501B1 (ko) 발광 소자 패키지
KR102066618B1 (ko) 발광 소자
KR102099442B1 (ko) 발광 소자 및 발광 소자 패키지
KR102140277B1 (ko) 발광 소자
KR102182018B1 (ko) 발광소자
KR102107524B1 (ko) 발광 소자 패키지
KR102114937B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR102137745B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR102252472B1 (ko) 발광소자
KR102087937B1 (ko) 발광 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant