KR102099442B1 - 발광 소자 및 발광 소자 패키지 - Google Patents

발광 소자 및 발광 소자 패키지 Download PDF

Info

Publication number
KR102099442B1
KR102099442B1 KR1020140013498A KR20140013498A KR102099442B1 KR 102099442 B1 KR102099442 B1 KR 102099442B1 KR 1020140013498 A KR1020140013498 A KR 1020140013498A KR 20140013498 A KR20140013498 A KR 20140013498A KR 102099442 B1 KR102099442 B1 KR 102099442B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
light
disposed
emitting device
Prior art date
Application number
KR1020140013498A
Other languages
English (en)
Other versions
KR20150092900A (ko
Inventor
조현경
김선경
Original Assignee
엘지이노텍 주식회사
경희대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사, 경희대학교 산학협력단 filed Critical 엘지이노텍 주식회사
Priority to KR1020140013498A priority Critical patent/KR102099442B1/ko
Publication of KR20150092900A publication Critical patent/KR20150092900A/ko
Application granted granted Critical
Publication of KR102099442B1 publication Critical patent/KR102099442B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Abstract

실시 예의 발광 소자는 금속층과, 금속층 위에 배치되며, 적어도 하나의 홀을 포함하는 광 추출층과, 금속층과 광 추출층 사이에서 적어도 하나의 홀과 접하여 배치되며, 금속층을 평탄화시키는 투광성 평탄층; 및 광 추출층 위에 배치된 발광 구조물을 포함한다.

Description

발광 소자 및 발광 소자 패키지{Light Emitting Device and light emitting device package}
실시 예는 발광 소자 및 발광 소자 패키지에 관한 것이다.
발광 다이오드(LED:Light Emitting Diode)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.
Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적 및 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD:Laser Diode) 등 발광소자의 핵심 소재로 각광을 받고 있다.
이러한 발광 다이오드는 백열등과 형광등 등의 기존 조명기구에 사용되는 수은(Hg)과 같은 환경 유해물질이 포함되어 있지 않아 우수한 친환경성을 가지며, 긴 수명과 저전력 소비특성 등과 같은 장점이 있기 때문에 기존의 광원들을 대체하고 있다.
한편, 발광 다이오드의 광 추출 효율을 개선하기 위한 노력들이 다양하게 시도되고 있다.
실시 예는 우수한 광 추출 효율을 갖는 발광 소자 및 발광 소자 패키지를 제공한다.
실시 예에 의한 발광 소자는, 금속층; 상기 금속층 위에 배치되며, 적어도 하나의 홀을 포함하는 광 추출층; 상기 금속층과 상기 광 추출층 사이에서 상기 적어도 하나의 홀과 접하여 배치되며, 상기 금속층을 평탄화시키는 투광성 평탄층; 및 상기 광 추출층 위에 배치된 발광 구조물을 포함할 수 있다.
상기 투광성 평탄층은 원자 두께를 갖고 탄소를 포함하는 적어도 하나의 그래핀층을 포함할 수 있다. 상기 적어도 하나의 그래핀층은 0.5 ㎚ 내지 Tn x 0.5 ㎚ (여기서, Tn은 상기 적어도 하나의 그래핀층이 적층된 개수)의 두께를 가질 수 있다. 상기 Tn은 10일 수 있다.
상기 투광성 평탄층은 아래와 같은 유전율을 갖는 발광 소자.
Figure 112014011709995-pat00001
여기서,
Figure 112014011709995-pat00002
는 상기 투광성 평탄층의 상기 유전율을 나타내고, ε'상기 유전율의 실수부이고, ε"는 상기 유전율의 허수부를 나타낸다.ε" << 0.052 일 수 있다.
상기 투광성 평탄층은 전기적 전도성을 갖는 물질을 포함할 수 있다.
상기 투광성 평탄층은 전기적 절연성을 갖는 물질을 포함하고, 수 ㎚ 이하의 두께를 가질 수 있다.
상기 광 추출층은 상기 금속층과 대향하며 상기 적어도 하나의 홀이 배치된 하부; 및 상기 발광 구조물과 대향하는 상부를 포함할 수 있다.
상기 발광 소자는, 상기 광 추출층과 상기 발광 구조물 사이에 배치된 투명 전극층을 포함할 수 있다.
상기 광 추출층은 상기 투광성 평탄층과 상기 발광 구조물 사이에 배치된 유전체층을 포함할 수 있다.
상기 발광 소자는, 상기 유전체층과 상기 발광 구조물 사이에 배치된 투명 전극층을 더 포함할 수 있다.
상기 광 추출층은 적어도 한 방향으로 유전율이 공간적으로 변하는 구조를 가질 수 있다.
상기 발광 구조물은 제1 도전형 반도체층; 상기 제1 도전형 반도체층 아래에 배치된 활성층; 및 상기 활성층과 상기 광 추출층 사이에 배치된 제2 도전형 반도체층을 포함할 수 있다.
상기 발광 구조물은 광 결정을 갖고, 상기 광 결정은 상기 발광 구조물의 상부에 형성될 수 있다.
상기 발광 소자는 상기 제1 도전형 반도체층 위에 배치된 제1 전극; 및 상기 금속층 아래에 배치된 지지 기판을 더 포함할 수 있다.
상기 발광 소자는 상기 제2 도전형 반도체층과 상기 활성층과 상기 제1 도전형 반도체층을 메사식각하여 노출된 상기 제1 도전형 반도체층의 아래에 배치된 제1 전극; 상기 제2 도전형 반도체층 아래에 배치된 제2 전극; 및 상기 제1 도전형 반도체층 위에 배치되며, 상부에 형성된 광 결정을 갖는 기판을 더 포함할 수 있다.
상기 광 결정은 상기 기판의 상부에 형성될 수 있다.
다른 실시 예에 의한 발광 소자 패키지는, 패키지 몸체부; 및 상기 패키지 몸체부에 배치된 제1 및 제2 리드 프레임; 상기 패키지 몸체부에 배치되어 상기 제1 및 제2 리드 프레임과 전기적으로 연결되는 발광 소자; 및 상기 발광 소자를 포위하는 몰딩 부재를 포함하고, 상기 발광 소자는 금속층; 상기 금속층 위에 배치되며, 적어도 하나의 홀을 포함하는 광 추출층; 상기 금속층과 상기 광 추출층 사이에서 상기 적어도 하나의 홀과 접하여 배치되며, 상기 금속층을 평탄화시키는 투광성 평탄층; 및 상기 광 추출층 위에 배치된 발광 구조물을 포함할 수 있다.
실시 예에 발광 소자 및 발광 소자 패키지는 발광 구조물과 금속층 사이에 적어도 하나의 홀을 갖는 광 추출층에 의한 금속층의 반사율 감소를 투광성 평탄층에 의해 방지하기 때문에, 광 추출 효율을 향상시킬 수 있다.
도 1은 일 실시 예에 의한 발광 소자의 단면도를 나타낸다.
도 2는 다른 실시 예에 의한 발광 소자의 단면도를 나타낸다.
도 3은 도 1 또는 도 2에 도시된 투광성 평탄층을 갖지 않는 발광 소자의 일부 단면도를 나타낸다.
도 4는 도 3에 도시된 금속층에서 홀과 기둥의 격자 상수와 홀의 깊이별 금속층의 반사율을 나타내는 그래프이다.
도 5는 도 3에 도시된 발광 소자가 발광하는 모습을 실제로 촬영한 사진을 나타낸다.
도 6a 내지 도 6f는 도 1에 예시된 발광 소자의 일 실시 예에 의한 제조 방법을 설명하기 위한 공정 단면도이다.
도 7은 일 실시예에 따른 발광 소자 패키지의 단면도이다.
도 8은 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타낸다.
도 9는 실시 예에 따른 발광 소자 패키지를 포함하는 헤드 램프를 나타낸다.
도 10은 실시 예에 따른 발광 소자를 포함하는 조명 장치를 나타낸다.
이하, 본 발명을 구체적으로 설명하기 위해 실시예를 들어 설명하고, 발명에 대한 이해를 돕기 위해 첨부도면을 참조하여 상세하게 설명하기로 한다. 그러나, 본 발명에 따른 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들에 한정되는 것으로 해석되지 않아야 한다. 본 발명의 실시예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.
본 발명에 따른 실시 예의 설명에 있어서, 각 element의 " 상(위)" 또는 "하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위)" 또는 "하(아래)(on or under)"로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 1은 일 실시 예에 의한 발광 소자(100)의 단면도를 나타낸다.
도 1에 예시된 발광 소자(100)는 지지 기판(110), 금속층(또는, 도전층)(120), 투광성 평탄층(130), 광 추출층(140), 투명 전극층(150), 발광 구조물(160) 및 제1 전극(170)을 포함한다.
도 1에 예시된 발광소자(100)는 복수의 화합물 반도체층, 예를 들어 Ⅲ족 - Ⅴ족 원소의 반도체층을 이용한 LED(Light Emitting Diode)를 포함하며, LED는 청색, 녹색 또는 적색 등과 같은 광을 방출하는 유색 LED이거나 UV LED일 수 있다. LED의 방출 광은 다양한 반도체를 이용하여 구현될 수 있으며, 이에 대해 한정하지는 않는다.
지지 기판(110) 위에 금속층(120)이 배치된다.
지지 기판(110)은 발광 구조물(160)을 지지하며, 전도성 기판일 수 있으며, 또한, 전기 전도성과 열 전도성이 높은 물질로 형성될 수 있다. 예를 들어, 지지 기판(110)은 소정의 두께를 갖는 베이스 기판(substrate)으로서, 몰리브덴(Mo), 실리콘(Si), 텅스텐(W), 구리(Cu) 및 알루미늄(Al)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 이루어질 수 있으며, 또한, 금(Au), 구리합금(Cu Alloy), 니켈(Ni), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: GaN, Si, Ge, GaAs, ZnO, SiGe, SiC, SiGe, Ga2O3 등) 또는 전도성 시트 등을 선택적으로 포함할 수 있다.
금속층(120)은 후술되는 활성층(164)에서 생성된 빛이 발광 소자(100) 내부에서 소멸되지 않고 반사되어 발광 소자(100) 밖으로 방출되도록 하여 발광 소자(100)의 발광 효율을 향상시키는 역할을 한다. 이를 위해, 금속층(120)은 높은 반사도를 갖는 금속 물질로 형성될 수 있고, 예를 들어, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 구성된 물질 중에서 형성될 수 있다. 또한, 금속층(120)은 단일층 또는 다층 구조를 가질 수 있다.
또한, 다른 실시 예에 의하면, 금속층(120)과 지지 기판(110)이 일체로 구현될 수도 있고, 지지 기판(110)이 금속층(120)의 역할을 대신하여 금속층(120)이 생략될 수도 있고, 금속층(120)이 지지 기판(110)의 역할을 대신하여 지지 기판(110)이 생략될 수도 있다.
광 추출층(140)은 금속층(120) 위에 배치되며 적어도 하나의 홀(hole)(또는, 보이드(void)나 공기)(141) 또는 적어도 하나의 기둥(rod)(144) 중 적어도 하나를 포함한다. 광 추출층(140) 하부(142)와 상부(144)를 포함한다. 하부(142)는 금속층(120)과 대향하며 적어도 하나의 홀(141) 또는 적어도 하나의 기둥(144) 중 적어도 하나를 포함한다. 상부(144)는 발광 구조물(160)과 대향하는 부분이다.
광 추출층(140)은 적어도 한 방향으로 유전율(또는, 굴절율)이 공간적으로 변하는 구조를 갖는다. 즉, X축과 Z축이 형성하는 수평면 상에서, 광 추출층(140)의 유전율은 공간적으로 변한다.
광 추출층(140)에 포함된 홀(141) 또는 기둥(144)은 주기적으로 배열될 수도 있고 비주기적으로 배열될 수도 있다.
한편, 투광성 평탄층(130)은 금속층(120)과 광 추출층(140) 사이에 배치되어, 금속층(120)을 평탄화시키는 역할을 한다. 즉, 투광성 평탄층(130)이 배치됨으로 인해, 광 추출층(140)의 적어도 하나의 홀(141) 또는 적어도 하나의 기둥(144) 중 적어도 하나에 의해 형성된 모습이 금속층(120)으로 도입되지 않는다.
이를 위해, 투광성 평탄층(130)은 원자 두께를 갖고 탄소를 포함하는 적어도 하나의 그래핀층을 포함할 수 있다. 여기서, 적어도 하나의 그래핀층(130)은 0.5 ㎚ 내지 Tn x 0.5 ㎚의 두께(t)를 가질 수 있다. 여기서, Tn은 적어도 하나의 그래핀층이 적층된 개수를 의미한다. 만일, Tn이 10보다 클 경우, 발광 소자(100)의 순방향 동작 전압이 증가할 수 있다. 예를 들어, Tn은 10일 수 있다.
또한, 투광성 평탄층(130)은 다음 수학식 1과 같은 유전율을 가질 수 있다.
Figure 112014011709995-pat00003
여기서,
Figure 112014011709995-pat00004
는 투광성 평탄층(130)의 유전율을 나타내고, ε'는 유전율의 실수부를 나타내고, ε"는 유전율의 허수부를 나타낸다. 여기서, ε" << 0.052 일 수 있다.
투광성 평탄층(130)은 전기적 전도성을 갖는 물질을 포함하거나, 전기적 절연성을 갖는 물질을 포함할 수 있다. 만일, 투광성 평탄층(130)이 전기적 절연성을 갖는 물질을 포함할 경우, 투광성 평탄층(130)은 수 ㎚ 이하의 두께를 가질 수 있다. 즉, 투광성 평탄층(130)이 전기적 절연성을 갖는 물질로 구현될지라도, 그(130)의 두께(t)가 수 ㎚ 이하로 얇으면 금속층(120)으로부터 활성층(164)으로 캐리어가 원할히 공급될 수 있다.
한편, 전술한 광 추출층(140)은 유전 물질로 이루어진 유전체층일 수 있다. 투광성 평탄층(130)과 발광 구조물(160) 사이에 배치된 유전체층(140)은 SiO2 또는 Si3N4 중 적어도 하나를 포함할 수 있으나, 실시 예는 유전체층(140)의 물질에 국한되지 않는다.
투명 전극층(150)은 광 추출층(140)에 해당하는 유전체층과 발광 구조물(160) 사이에 배치된다. 제2 도전형 반도체층(166)은 불순물 도핑 농도가 낮아 접촉 저항이 높으며, 그로 인해 금속층(120)인 금속과의 오믹 특성이 좋지 않을 수 있다. 이러한 오믹 특성을 개선하기 위해, 투명 전극층(150)이 배치된다. 그러나, 다른 실시 예에 의하면, 투명 전극층(150)은 생략될 수 있다. 만일, 투명 전극층(150)이 생략될 경우, 광 추출층(140)은 유전 물질 대신에 투명 전극층으로 구현될 수 있다. 광 추출층(140)으로서의 투명 전극층은 투명 전극층(150)과 동일한 물질일 수 있다. 즉, 투광성 평탄층(130)과 발광 구조물(160) 사이에 투명 전극층이 광 추출층(140)으로서 배치될 수 있다.
투명 전극층(150) 또는 광 추출층(140)을 구현하는 투명 전극층 각각은 투광성 전도층과 금속이 선택적으로 사용될 수 있으며, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.
한편, 발광 구조물(160)은 광 추출층(140) 위에 배치된다. 발광 구조물(160)은 제1 도전형 반도체층(162), 활성층(164) 및 제2 도전형 반도체층(166)을 포함한다.
제1 도전형 반도체층(162)은 반도체 화합물로 형성될 수 있으며, 예를 들어 Ⅲ족 - Ⅴ족 또는 Ⅱ족 - Ⅵ족 등의 화합물 반도체로 형성될 수 있다. 또한, 제1 도전형 반도체층(162)에는 제1 도전형 도펀트가 도핑될 수 있다. 제1 도전형 반도체층(162)이 n형 반도체층인 경우, 제1 도전형 도펀트는 n형 도펀트로서 Si, Ge, Sn, Se, Te 등을 포함할 수 있으나 이에 한정되지 않는다.
제1 도전형 반도체층(162)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 제1 도전형 반도체층(162)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.
광 추출 효율을 향상시키기 위하여 발광 구조물(160)이 다른 광 추출층(162A)을 가질 경우, 다른 광 추출층(162A)은 발광 구조물(160)의 상부에 형성될 수 있다. 예를 들면, 다른 광 추출층(162A)은 도 1에 예시된 바와 같이, 제1 도전형 반도체층(162)의 상부에 형성될 수 있다. 다른 광 추출층(162A)은 건식 식각 공정 또는 습식 식각 공정에 의해 형성될 수 있다. 이러한 광 추출층(162A)은 도 1에 예시된 바와 같이, 러프니스 형태를 가질 수도 있고, 홀(hole)과 기둥(rod)이 주기적 또는 비주기적으로 배열된 광 결정(photonic crystal) 구조를 가질 수도 있다.
전술한 바와 같이, 발광 소자(100)에서 복수의 광 추출층(140, 162A)이 혼합하여 배치될 경우, 광 추출 효율은 더욱 개선될 수 있다.
활성층(164)은 제1 도전형 반도체층(162) 아래에 배치된다. 활성층(164)은 전자와 정공이 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다. 제1 도전형 반도체층(162)이 n형 반도체층이고 제2 도전형 반도체층(166)이 p형 반도체층인 경우, 제1 도전형 반도체층(162)으로부터 전자가 주입되고 제2 도전형 반도체층(166)으로부터 정공이 주입될 수 있다.
활성층(164)은 단일 우물 구조, 다중 우물 구조, 양자선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 활성층(164)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자 우물 구조가 형성될 수 있으나 이에 한정되는 것은 아니다.
활성층(164)이 우물 구조로 형성되는 경우, 활성층(164)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 우물층은 상기 장벽층의 밴드 갭보다 좁은 밴드 갭을 갖는 물질로 형성될 수 있다.
활성층(164)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 도전형 클래드층은 활성층의 장벽층의 밴드갭보다 더 넓은 밴드갭을 갖는 반도체로 형성될 수 있다. 예를 들어, 도전형 클래드층은 GaN, AlGaN, InAlGaN 또는 초격자 구조를 포함할 수 있다. 또한, 도전형 클래드층은 n형 또는 p형으로 도핑될 수 있다.
제2 도전형 반도체층(166)은 활성층(164)과 광 추출층(140) 사이에 배치된다. 제2 도전형 반도체층(166)은 반도체 화합물로 형성될 수 있으며, 예를 들어 제2 도전형 도펀트가 도핑된 Ⅲ족 - Ⅴ족 또는 Ⅱ족 - Ⅵ족 화합물 반도체로 형성될 수 있다. 제2 도전형 반도체층(166)은 예를 들어, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 제2 도전형 반도체층(166)이 p형 반도체층인 경우, 제2 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있으나 이에 한정하지 않는다.
이하, 제1 도전형 반도체층(162)은 n형 반도체층, 제2 도전형 반도체층(166)은 p형 반도체층으로 구현되는 것으로 설명하지만, 실시 예는 이에 국한되지 않는다. 즉, 다른 실시 예에 의하면, 제1 도전형 반도체층(162)은 p형 반도체층으로 제2 도전형 반도체층(166)은 n형 반도체층으로 구현할 수 있다. 발광 구조물(160)은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.
제1 전극(170)은 제1 도전형 반도체층(162) 위에 배치되어, 제1 도전형 반도체층(162)과 전기적으로 연결된다. 도 1의 경우, 제1 전극(170)과 제1 도전형 반도체층(162) 사이에 광 추출층(162A)이 형성되지 않은 것으로 도시되어 있지만, 실시 예는 이에 국한되지 않는다. 즉, 다른 실시 예에 의하면 제1 전극(170)과 제1 도전형 반도체층(162) 사이에 광 추출층(162A)이 배치될 수도 있다.
제1 전극(170)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Ti, Cr 중에서 선택된 금속, 또는 이들의 선택적인 조합으로 이루어질 수 있다. 또한, 제1 전극(170)은 오믹 특성을 갖는 전극 재료로 단층 또는 다층으로 형성될 수 있다. 제1 전극(170)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있으며, 이러한 재료로 한정하지는 않는다.
전술한 금속층(120)은 활성층(164)에서 방출된 빛을 반사하는 역할을 수행하지만, 활성층(164)에 캐리어를 공급하는 제2 전극의 역할을 수행할 수 있다.
한편, 전술한 도 1에 도시된 발광 소자(100)는 수직형이지만, 실시 예는 이에 국한되지 않는다. 즉, 다른 실시 예에 의하면 발광 소자는 플립 칩 본딩형으로 구현될 수도 있다.
또한, 발광 소자(100)는 도 1에 도시된 수직형 구조에 국한되지 않고, 다른 다양한 형태의 수직형 구조를 가질 수도 있다. 즉, 수직형 구조에서, 금속층(120)과 광 추출층(140) 사이에 투광성 평탄층(130)이 배치될 수 있다면, 발광 소자(100)는 도 1에 예시된 구조와 다른 다양한 형태의 수직형 구조를 가질 수 있다.
도 2는 다른 실시 예에 의한 발광 소자(200)의 단면도를 나타낸다.
도 2에 예시된 발광 소자(200)는 금속층(220), 투광성 평탄층(230), 광 추출층(240), 투명 전극층(250), 발광 구조물(260), 버퍼층(270), 기판(280), 제1 및 제2 전극(292, 294), 서브 마운트(300), 제1 및 제2 절연층(302, 304), 제1 및 제2 금속층(312, 314) 및 제1 및 제2 범프부(322, 324)를 포함한다.
도 2에 예시된 금속층(220), 투광성 평탄층(230), 광 추출층(240), 투명 전극층(250) 및 발광 구조물(260)은 도 1에 도시된 금속층(120), 투광성 평탄층(130), 광 추출층(140), 투명 전극층(150) 및 발광 구조물(160)과 각각 동일한 전기적/광학적 특성을 가지므로, 이들에 대한 상세한 설명을 생략한다.
즉, 투명 전극층(250)과 투광성 평탄층(230) 사이에 배치된 광 추출층(240)은 유전체층을 포함할 수 있다. 또는, 투명 전극층(250)이 생략될 경우, 광 추출층(240)은 투명 전극층을 포함할 수 있다.
또한, 발광 구조물(260)의 제1 도전형 반도체층(262), 활성층(264) 및 제2 도전형 반도체층(266)은 도 1에 예시된 제1 도전형 반도체층(162), 활성층(164) 및 제2 도전형 반도체층(166)와 각각 동일한 물질을 포함할 수 있다.
기판(280)은 제1 도전형 반도체층(262) 위에 배치되며, 상부에 다른 광 추출층(280A)이 형성되어 있다. 다른 광 추출층(280A)은 도 1에 도시된 다른 광 추출층(162A)과 마찬가지로 러프니스 형태를 취할 수 있지만, 실시 예는 이에 국한되지 않는다. 즉, 다른 광 추출층(280A)은 홀(hole)과 기둥(rod)이 주기적 또는 비주기적으로 배열된 광 결정(photonic crystal) 구조를 가질 수도 있다.
활성층(264)에서 방출된 광이 기판(280)을 통해 출사되도록, 기판(280)은 투광성일 수 있다. 예를 들어, 기판(280)은 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 또한, 기판(280)은 전체 질화물 반도체에 휨을 가져오지 않으면서, 스크라이빙(scribing) 공정 및 브레이킹(breaking) 공정을 통하여 별개의 칩으로 잘 분리시키기 위한 정도의 기계적 강도를 가질 수 있다.
버퍼층(270)은 기판(280)과 발광 구조물(260)의 사이에 배치되어 기판(280)과 발광 구조물(260) 사이의 격자 정합을 개선시키는 역할을 한다. 예를 들어, 버퍼층(270)은 AlN을 포함하거나 언도프드(undoped) 질화물을 포함할 수 있으나, 이에 한정되지는 않는다. 버퍼층(270)은 기판(280)의 종류와 발광 구조물(260)의 종류에 따라 생략될 수도 있다.
제1 전극(292)은 제2 도전형 반도체층(266)과 활성층(264)과 제1 도전형 반도체층(262)을 메사 식각(Mesa etching)하여 노출된 제1 도전형 반도체층(262)의 아래에 배치된다.
도 2를 참조하면, 제1 전극(292)은 제1 도전형 반도체층(262)과 제1 범프부(322) 사이에 배치되며, 제1 범프부(322)를 통해 서브 마운트(300)의 제1 금속층(312)에 연결된다. 제2 전극(294)은 제2 도전형 반도체층(266)과 제2 범프부(324) 사이에 배치되며, 제2 범프부(324)를 통해 서브 마운트(300)의 제2 금속층(314)에 연결된다. 제1 및 제2 도전형 반도체층(262, 266)에 각각 접한 제1 및 제2 전극(292, 294) 각각은 금속으로 형성될 수 있으며, 예를 들어, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 이루어질 수 있다.
제1 및 제2 전극(292, 294) 각각은 투명 전도성 산화막(TCO:Tranparent Conductive Oxide)일 수도 있다. 예를 들어, 제1 및 제2 전극(292, 294) 각각은 전술한 금속 물질과 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있으며, 이러한 재료로 한정하지는 않는다. 제1 및 제2 전극(292, 294)은 제1 및 제2 도전형 반도체층(262, 264)과 각각 오믹 접촉하는 물질을 포함할 수 있다.
또한, 제2 전극(294)은 금속층(220)과 일체로 구현될 수도 있고, 제2 전극(294)이 생략되고 금속층(220)이 제2 전극(294)의 역할을 수행할 수도 있고, 금속층(220)이 생략되고 제2 전극(294)이 금속층(220)의 역할을 수행할 수도 있다.
도 2에 예시된 발광 소자(200)의 제1 및 제2 전극(292, 294)은 플립 방식으로 서브 마운트(300) 상에 위치한다.
서브 마운트(300)는 AlN, BN, 탄화규소(SiC), GaN, GaAs, Si 등의 반도체 기판으로 이루어질 수 있으며, 이에 국한되지 않고 열적 특성을 갖는 반도체 물질로 이루어질 수도 있다. 예를 들어, 서브 마운트(300)는 350 ㎛ 내지 400 ㎛의 두께를 가질 수 있다.
만일, 서브 마운트(300)가 Si으로 이루어지는 경우, 도 2에 예시된 바와 같이 제1 및 제2 금속층(312, 314)과 서브 마운트(300) 사이에 제1 및 제2 절연층(302, 304)이 각각 더 배치될 수도 있다. 여기서, 제1 및 제2 절연층(302, 304)은 SiO2와 같은 절연 물질로 이루어질 수 있다.
예를 들어, 도 2를 참조하면, 제1 금속층(312)과 서브 마운트(300) 사이에 제1 절연층(302)이 배치되고, 제2 금속층(314)과 서브 마운트(300) 사이에 제2 절연층(304)이 배치될 수 있다. 또는, 서브 마운트(300)가 절연 물질로 구현될 경우, 제1 및 제2 절연층(302, 304)은 생략될 수 있다. 이 경우, 제1 및 제2 금속층(312, 314) 중 하나는 서브 마운트(300)와 직접 콘택할 수 있다. 이와 같이, 서브 마운트(300)와 제1 또는 제2 금속층(312, 314)이 직접 콘택될 경우 발광 구조물(260)로부터 제1 및 제2 범프부(322, 324)를 통하여 제1 및 제2 금속층(312, 314)로 전달된 열이 직접 콘택된 부분을 통해 우수하게 방출될 수 있다.
제1 및 제2 금속층(312, 314)은 서브 마운트(300) 위에 수평 방향으로 서로 이격되어 배치된다. 제1 및 제2 금속층(312, 314) 각각은 금속성 물질을 포함할 수 있다. 예를 들어, 제1 및 제2 금속층(312, 314) 각각은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 또는 Hf 중 적어도 하나 또는 이들의 선택적인 조합을 포함하는 금속 또는 합금으로 형성될 수 있다. 또는, 제1 및 제2 금속층(312, 314) 각각은 금속 또는 합금과 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있으며, 구체적으로는, IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni, Ag/Cu, Ag/Pd/Cu 등으로 적층될 수 있다.
한편, 제1 범프부(322)는 제1 금속층(312)과 제1 도전형 반도체층(262)을 전기적으로 연결하며, 제2 범프부(324)는 제2 금속층(314)과 제2 도전형 반도체층(266)을 전기적으로 연결한다.
비록 도시되지는 않았지만, 제1 전극(292)과 제1 범프부(322) 사이에 제1 상부 범프 금속층(미도시)이 더 배치되고, 제1 금속층(312)과 제1 범프부(322) 사이에 제1 하부 범프 금속층(미도시)이 더 배치될 수도 있다. 여기서, 제1 상부 범프 금속층과 제1 하부 범프 금속층은 제1 범프부(322)가 위치할 자리를 표시하는 역할을 수행한다. 이와 비슷하게 제2 전극(294)과 제2 범프부(324) 사이에 제2 상부 범프 금속층(미도시)이 더 배치되고, 제2 금속층(294)와 제2 범프부(324) 사이에 제2 하부 범프 금속층(미도시)이 더 배치될 수도 있다. 여기서, 제2 상부 범프 금속층과 제2 하부 범프 금속층은 제2 범프부(324)가 위치할 자리를 표시하는 역할을 수행한다.
도 3은 도 1 또는 도 2에 도시된 투광성 평탄층(130, 230)을 갖지 않는 발광 소자의 일부 단면도를 나타낸다.
도 3에 도시된 발광 소자는 투광성 평탄층(130)을 갖지 않을 뿐 도 1 또는 도 2에 도시된 발광 소자(100, 200)와 동일한 구성을 갖는다고 하자. 즉, 금속층(120A) 및 광 추출층(140A)은 도 1 또는 도 2에 도시된 금속층(120, 220) 및 광 추출층(140, 240) 각각과 동일한 역할을 수행한다.
도 4는 도 3에 도시된 금속층(120A)이 갖는 홀과 기둥의 격자 상수(lattice constant)(a)와 홀의 깊이(h)별 금속층(120A)의 반사율을 나타내는 그래프이다.
도 5는 도 3에 도시된 발광 소자가 발광하는 모습을 실제로 촬영한 사진을 나타낸다.
전술한 도 1 또는 도 2에 예시된 발광 소자(100, 200)는 광 추출 효율을 향상시키기 위해, 광 추출층(140, 240)을 포함한다. 그러나, 발광 소자가 투광성 평탄층(130)을 포함하지 않는다면, 도 3에 예시된 바와 같이 광 추출층(140A)과 금속층(120A)은 서로 직접 접하게 된다. 이 경우, 광 추출층(140A)의 홀과 기둥에 의해 형성된 모습이 금속층(120A)으로 도입되어, 도 4에 도시된 바와 같이, 금속층(120A)의 반사율이 저하될 수 있다.
즉, 금속층(120A)에 적어도 하나의 홀과 기둥의 모습이 존재할 경우 표면 플라즈몬 공명(surface plasmon resonance)이 발생하여 도 5에 도시된 바와 같이 금속층(120A)에서 광이 흡수되고(10), 결국은 광 추출 효율이 감소할 수 있다.
그러나, 실시 예에 의한 발광 소자(100, 200)는 광 추출층(140, 240)과 금속층(120, 220) 사이에 투광성 평탄층(130, 230)을 배치하여 광 추출층(140, 240)에 포함된 적어도 하나의 홀(141) 또는 적어도 하나의 기둥(144) 중 적어도 하나에 의해 형성된 굴곡이 금속층(120, 220)으로 전이되지 않기 때문에, 도 4에 도시된 바와 같은 반사율이 저하되는 현상을 해결할 수 있다. 즉, 투광성 평탄층(130, 230)은 금속층(120, 220)을 평탄화시키는 역할을 한다.
이와 같이, 실시 예에 의한 발광 소자(100, 200)는 광 추출층(140, 240)에 의해 광 추출 효율을 향상시키면서 동시에 금속층(120, 220)의 반사율 감소를 투광성 평탄층(130, 230)에 의해 방지할 수 있다.
이하, 도 1에 도시된 발광 소자(100)의 제조 방법을 첨부된 도면을 참조하여 다음과 같이 설명한다. 그러나, 발광 소자(100)는 이하에서 설명되는 제조 방법 이외의 다른 제조 방법에 의해서도 제조될 수 있다.
도 6a 내지 도 6f는 도 1에 예시된 발광 소자(100)의 일 실시 예에 의한 제조 방법을 설명하기 위한 공정 단면도이다.
도 6a를 참조하면, 기판(400) 상에 버퍼층(400)을 형성한다. 여기서, 기판(400)은 전도성 기판 또는 절연성 기판을 포함하며, 예컨대 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga203 중 적어도 하나를 사용할 수 있다. 기판(400)을 도전형으로 형성하는 방법은 전기 화학적인 금속 증착 방법이나 유테틱 메탈을 이용한 본딩 방법 등을 사용할 수 있다.
버퍼층(410)은 기판(400)과 발광 구조물(160) 간의 격자 부정합 등을 완화하기 위한 것이다. 버퍼층(410)의 재료는 Ⅲ족 - Ⅴ족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다. 버퍼층(410) 자체가 언도프드(undoped) 질화물을 포함하거나 버퍼층(410) 위에 언도프드 반도체층이 형성될 수 있으며, 이에 대해 한정하지는 않는다. 버퍼층(410)은 기판(400)의 종류와 발광 구조물(160)의 종류에 따라 생략될 수도 있다.
이후, 버퍼층(410) 위에 발광 구조물(160)을 형성한다. 발광 구조물(160)은 예를 들어, 유기금속 화학 증착법(MOCVD:Metal Organic Chemical Vapor Deposition), 화학 기상 증착법(CVD:Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD:Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE:Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE:Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
부연하면, 버퍼층(410) 위에 반도체 화합물을 이용하여 제1 도전형 반도체층(162)을 형성한다. 예를 들어, 제1 도전형 반도체층(162)은 Ⅲ족 - Ⅴ족 또는 Ⅱ족 - Ⅵ족 등의 화합물 반도체를 이용하여 형성될 수 있다. 또한, Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트를 이용하여 제1 도전형 반도체층(162)을 n형 반도체층으로 형성할 수 있다.
이후, 제1 도전형 반도체층(162) 위에 활성층(164)을 형성한다. 활성층(164)은 단일 우물 구조, 다중 우물 구조, 양자선 구조, 또는 양자 점 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 활성층(164)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자 우물 구조가 형성될 수 있으나 이에 한정되는 것은 아니다.
활성층(164)이 우물 구조로 형성되는 경우, 활성층(164)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 우물층은 상기 장벽층의 밴드 갭보다 좁은 밴드 갭을 갖는 물질로 형성될 수 있다.
활성층(164) 위에 제2 도전형 반도체층(166)을 형성한다. 제2 도전형 반도체층(166)은 반도체 화합물로 형성될 수 있으며, 예를 들어 제2 도전형 도펀트가 도핑된 Ⅲ족 - Ⅴ족 또는 Ⅱ족 - Ⅵ족 화합물 반도체로 형성될 수 있다. Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트를 이용하여 제2 도전형 반도체층(166)을 p형 반도체층으로 형성할 수 있다.
이후, 도 6b를 참조하면, 발광 구조물(160) 위에 투명 전극층(150)을 형성한다. 투명 전극층(150)은 투광성 전도층과 금속을 선택적으로 이용하여 형성될 수 있다. 투명 전극층(150)은 예를 들어, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, GZO, IZON, AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.
이후, 도 6c를 참조하면, 투명 전극층(150) 위에 광 추출층(140)을 형성한다. 광 추출층(140)에 포함된 적어도 하나의 홀(141) 또는 적어도 하나의 기둥(144)은 통상의 포토 리소그라피 공정에 의해 형성될 수 있다. 적어도 하나의 홀(hole)(141) 또는 적어도 하나의 기둥(rod)(144) 중 적어도 하나가 주기적 또는 비주기적으로 배열되도록 광 추출층(140)을 형성할 수 있다. 예를 들어, 전술한 바와 같이 투명 전극층(150)이 생략되지 않고 형성된다면 광 추출층(140)은 SiO2 또는 Si3N4 중 적어도 하나의 유전 물질을 이용하여 형성될 수 있다. 그러나, 투명 전극층(150)이 형성되지 않고 생략된다면, 광 추출층(140)은 투명 전극층(150)과 동일한 물질로 형성될 수 있으나, 실시 예는 광 추출층(140)의 물질에 국한되지 않는다.
이후, 도 6d를 참조하면, 광 추출층(140) 위에 투광성 평탄층(130)을 형성한다. 투광성 평탄층(130)은 화학 기상 증착법(CVD) 등을 이용하여 광 추출층(140) 위에 증착될 수 있다. 이때, 투광성 평탄층(130)을 증착하기 위해 도입한 시드(seed) 금속을 제거하거나 제거하지 않을 수 있다. 시드 금속을 제거하지 않을 경우, 시드 금속은 발광 소자(100) 내에서 제2 전극의 역할을 수행할 수 있다.
예를 들어, 원자 두께를 갖고 탄소를 포함하는 적어도 하나의 그래핀층의 형태로 투광성 평탄층(130)을 형성할 수 있다. 여기서, 적어도 하나의 그래핀층(130)은 0.5 ㎚ 내지 10 x 0.5 ㎚의 두께(t)를 가질 수 있다.
투광성 평탄층(130)은 전기적 전도성을 갖는 물질 또는 전기적 절연성을 갖는 물질에 의해 형성될 수 있다. 만일, 투광성 평탄층(130)을 전기적 절연성을 갖는 물질로 형성하고자 할 경우, 투광성 평탄층(130)을 수 ㎚ 이하의 두께로 얇게 형성할 수 있다. 왜냐하면, 투광성 평탄층(130)이 전기적 절연성을 갖는 물질로 구현될지라도, 그(130)의 두께(t)가 얇으면 금속층(120)으로부터 활성층(164)으로 캐리어가 원할히 공급될 수 있기 때문이다.
이후, 도 6e를 참조하면, 투광성 평탄층(130) 위에 금속층(120)과 지지 기판(110)을 순차적으로 형성한다.
금속층(120)은 높은 반사도를 갖는 물질로 형성될 수 있고, 예를 들어, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 구성된 물질 중에서 형성될 수 있다. 금속층(120)은 단일층 또는 다층 적층 구조로 형성될 수 있다.
지지 기판(110)은 전기 전도성과 열 전도성이 높은 물질로 형성될 수 있다. 예를 들어, 지지기판(110)은 소정의 두께를 갖는 베이스 기판으로서, 몰리브덴(Mo), 실리콘(Si), 텅스텐(W), 구리(Cu) 및 알루미늄(Al)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 형성될 수 있으며, 또한, 금(Au), 구리합금(Cu Alloy), 니켈(Ni), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: GaN, Si, Ge, GaAs, ZnO, SiGe, SiC, SiGe, Ga2O3 등) 또는 전도성 시트 등을 선택적으로 이용하여 형성될 수 있다.
이후, 도 6f를 참조하면, 기판(400)과 버퍼층(410)을 제1 도전형 반도체층(162)으로부터 분리한다. 기판(400)의 제거는 엑시머 레이저 등을 이용한 레이저 리프트 오프(Laser Lift Off: LLO)의 방법으로 할 수도 있으며, 건식 및 습식 식각의 방법으로 할 수도 있다.
레이저 리프트 오프법을 예로 들면, 기판(400) 방향으로 일정 영역의 파장을 가지는 엑시머 레이저 광을 포커싱(focusing)하여 조사하면, 기판(400)과 제1 도전형 반도체층(162)의 경계면에 열 에너지가 집중되어 경계면이 갈륨과 질소 분자로 분리되면서 레이저 광이 지나가는 부분에서 순간적으로 기판(400)의 분리가 일어나며, 버퍼층(410)도 함께 분리될 수 있다.
이후, 기판(400)과 버퍼층(410)을 제거한 결과물을 뒤집은 후, 도 2에 예시된 바와 같이 다른 광 추출층(162A)을 제1 도전형 반도체층(162) 위에 형성한 후, 제1 전극(170)을 제1 도전형 반도체층(162) 위에 형성한다.
이하, 발광 소자를 포함하는 발광 소자 패키지의 구성 및 동작을 설명한다.
도 7은 일 실시예에 따른 발광 소자 패키지(500)의 단면도이다.
실시 예에 따른 발광 소자 패키지(500)는 패키지 몸체부(505)와, 패키지 몸체부(505)에 설치된 제1 및 제2 리드 프레임(513, 514)과, 패키지 몸체부(505)에 배치되어 제1 및 제2 리드 프레임(513, 514)과 전기적으로 연결되는 발광 소자(510)와, 발광 소자(510)를 포위하는 몰딩 부재(540)를 포함한다.
패키지 몸체부(505)는 실리콘, 합성수지, 또는 금속을 포함하여 형성될 수 있으며, 발광 소자(510)의 주위에 경사면이 형성될 수 있다.
제1 및 제2 리드 프레임(513, 514)은 서로 전기적으로 분리되며, 발광 소자(510)에 전원을 제공하는 역할을 한다. 또한, 제1 및 제2 리드 프레임(513, 514)은 발광 소자(510)에서 발생된 빛을 반사시켜 광 효율을 증가시키는 역할을 할 수도 있으며, 발광 소자(510)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
발광 소자(510)는 도 1에 예시된 발광 소자(100)일 수 있으나 이에 한정되는 것은 아니다.
발광 소자(510)는 도 7에 예시된 바와 같이 제2 리드 프레임(514) 상에 배치될 수 있으나, 이와 달리 제1 리드 프레임(513) 또는 패키지 몸체부(505) 상에 배치될 수도 있다.
발광 소자(510)는 제1 및/또는 제2 리드 프레임(513, 514)과 와이어 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다. 도 7에 예시된 발광 소자(510)는 제1 리드 프레임(513)과 와이어(530)를 통해 전기적으로 연결되고 제2 리드 프레임(514)과 직접 전기적으로 연결될 수 있으나 이에 국한되지 않는다.
몰딩 부재(540)는 발광 소자(510)를 포위하여 보호할 수 있다. 또한, 몰딩 부재(540)는 형광체를 포함하여, 발광 소자(510)에서 방출된 광의 파장을 변화시킬 수 있다.
다른 실시예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이되며, 발광 소자 패키지에서 방출되는 광의 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트, 형광 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능하거나 조명 유닛으로 기능할 수 있으며, 예를 들어, 조명 시스템은 백라이트 유닛, 조명 유닛, 지시 장치, 램프, 가로등을 포함할 수 있다.
도 8은 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치(800)를 나타낸다.
도 8을 참조하면, 표시 장치(800)는 바텀 커버(810)와, 바텀 커버(810) 상에 배치되는 반사판(820)과, 광을 방출하는 발광 모듈(830, 835)과, 반사판(820)의 전방에 배치되며 발광 모듈(830, 835)에서 발산되는 빛을 표시 장치 전방으로 안내하는 도광판(840)과, 도광판(840)의 전방에 배치되는 프리즘 시트들(850, 860)을 포함하는 광학 시트와, 광학 시트 전방에 배치되는 디스플레이 패널(870)과, 디스플레이 패널(870)과 연결되고 디스플레이 패널(870)에 화상 신호를 공급하는 화상 신호 출력 회로(872)와, 디스플레이 패널(870)의 전방에 배치되는 컬러 필터(880)를 포함할 수 있다. 여기서, 바텀 커버(810), 반사판(820), 발광 모듈(830,835), 도광판(840) 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.
발광 모듈은 기판(830) 상에 실장되는 발광 소자 패키지들(835)을 포함할 수 있다. 여기서, 기판(830)은 PCB 등이 사용될 수 있다. 기판(830)과 발광 소자 패키지(835)는 도 7에 도시된 실시 예(500)일 수 있다.
바텀 커버(810)는 표시 장치(800) 내의 구성 요소들을 수납할 수 있다. 그리고, 반사판(820)은 본 도면처럼 별도의 구성요소로 마련될 수도 있으며, 도광판(840)의 후면이나, 바텀 커버(810)의 전면에 반사도가 높은 물질로 코팅되는 형태로 마련되는 것도 가능하다.
여기서, 반사판(820)은 반사율이 높고 초박형으로 사용 가능한 소재를 사용할 수 있고, 폴리에틸렌 테레프탈레이트(PolyEthylene Terephtalate; PET)를 사용할 수 있다.
그리고, 도광판(840)은 폴리메틸메타크릴레이트(PolyMethylMethAcrylate; PMMA), 폴리카보네이트(PolyCarbonate; PC), 또는 폴리에틸렌(PolyEthylene; PE) 등으로 형성될 수 있다.
그리고, 제1 프리즘 시트(850)는 지지 필름의 일면에, 투광성이면서 탄성을 갖는 중합체 재료로 형성될 수 있으며, 중합체는 복수 개의 입체구조가 반복적으로 형성된 프리즘층을 가질 수 있다. 여기서, 복수 개의 패턴은 도시된 바와 같이 마루와 골이 반복적으로 스트라이프 타입으로 구비될 수 있다.
그리고, 제2 프리즘 시트(860)에서 지지 필름 일면의 마루와 골의 방향은, 제1 프리즘 시트(850) 내의 지지필름 일면의 마루와 골의 방향과 수직할 수 있다. 이는 발광 모듈과 반사 시트로부터 전달된 빛을 디스플레이 패널(1870)의 전면으로 고르게 분산하기 위함이다.
그리고, 도시되지는 않았으나, 도광판(840)과 제1 프리즘 시트(850) 사이에 확산 시트가 배치될 수 있다. 확산 시트는 폴리에스터와 폴리카보네이트 계열의 재료로 이루어질 수 있으며, 백라이트 유닛으로부터 입사된 빛을 굴절과 산란을 통하여 광 투사각을 최대로 넓힐 수 있다. 그리고, 확산 시트는 광확산제를 포함하는 지지층과, 광출사면(제1 프리즘 시트 방향)과 광입사면(반사시트 방향)에 형성되며 광확산제를 포함하지 않는 제1 레이어와 제2 레이어를 포함할 수 있다.
실시 예에서 확산 시트, 제1 프리즘시트(850), 및 제2 프리즘시트(860)가 광학 시트를 이루는데, 광학 시트는 다른 조합 예를 들어, 마이크로 렌즈 어레이로 이루어지거나 확산 시트와 마이크로 렌즈 어레이의 조합 또는 하나의 프리즘 시트와 마이크로 렌즈 어레이의 조합 등으로 이루어질 수 있다.
디스플레이 패널(870)에 액정 표시 패널(Liquid crystal display)이 배치될 수 있는데, 액정 표시 패널 외에 광원을 필요로 하는 다른 종류의 표시 장치가 구비될 수 있다.
도 9는 실시 예에 따른 발광 소자 패키지를 포함하는 헤드 램프(head lamp, 900)를 나타낸다.
도 9를 참조하면, 헤드 램프(900)는 발광 모듈(901), 리플렉터(reflector, 902), 쉐이드(903) 및 렌즈(904)를 포함한다.
발광 모듈(901)은 기판(미도시) 상에 배치되는 복수의 발광 소자 패키지들(미도시)을 포함할 수 있다. 이때 발광 소자 패키지는 도 7에 도시된 실시 예(500)일 수 있다.
리플렉터(902)는 발광 모듈(901)로부터 조사되는 빛(911)을 일정 방향, 예컨대, 전방(912)으로 반사시킨다.
쉐이드(903)는 리플렉터(902)와 렌즈(904) 사이에 배치되며, 리플렉터(902)에 의하여 반사되어 렌즈(904)로 향하는 빛의 일부분을 차단 또는 반사하여 설계자가 원하는 배광 패턴을 이루도록 하는 부재로서, 쉐이드(903)의 일측부(903-1)와 타측부(903-2)는 서로 높이가 다를 수 있다.
발광 모듈(901)로부터 조사되는 빛은 리플렉터(902) 및 쉐이드(903)에서 반사된 후 렌즈(904)를 투과하여 차체 전방을 향할 수 있다. 렌즈(904)는 리플렉터(902)에 의하여 반사된 빛을 전방으로 굴절시킬 수 있다.
도 10은 실시 예에 따른 발광 소자를 포함하는 조명 장치(1000)를 나타낸다.
도 10을 참조하면, 조명 장치(1000)는 커버(1100), 광원 모듈(1200), 방열체(1400), 전원 제공부(1600), 내부 케이스(1700) 및 소켓(1800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치(1000)는 부재(1300)와 홀더(1500) 중 어느 하나 이상을 더 포함할 수 있다.
광원 모듈(1200)은 도 1 또는 도 2에 예시된 발광 소자(100, 200), 또는 도 7에 도시된 발광 소자 패키지(500)를 포함할 수 있다.
커버(1100)는 벌브(bulb) 또는 반구의 형상일 수 있으며, 속이 비어 있고, 일 부분이 개구된 형상일 수 있다. 커버(1100)는 광원 모듈(1200)과 광학적으로 결합될 수 있다. 예를 들어, 커버(1100)는 광원 모듈(1200)로부터 제공되는 빛을 확산, 산란 또는 여기시킬 수 있다. 커버(1100)는 일종의 광학 부재일 수 있다. 커버(1100)는 방열체(1400)와 결합될 수 있다. 커버(1100)는 방열체(1400)와 결합하는 결합부를 가질 수 있다.
커버(1100)의 내면에는 유백색 도료가 코팅될 수 있다. 유백색의 도료는 빛을 확산시키는 확산재를 포함할 수 있다. 커버(1100)의 내면의 표면 거칠기는 커버(1100)의 외면의 표면 거칠기보다 크게 형성될 수 있다. 이는 광원 모듈(1200)로부터의 빛이 충분히 산란 및 확산되어 외부로 방출시키기 위함이다.
커버(1100)의 재질은 유리(glass), 플라스틱, 폴리프로필렌(PP), 폴리에틸렌(PE), 폴리카보네이트(PC) 등일 수 있다. 여기서, 폴리카보네이트는 내광성, 내열성, 강도가 뛰어나다. 커버(1100)는 외부에서 광원 모듈(1200)이 보이도록 투명할 수 있으나, 이에 한정되는 것은 아니고 불투명할 수 있다. 커버(1100)는 블로우(blow) 성형을 통해 형성될 수 있다.
광원 모듈(1200)은 방열체(1400)의 일 면에 배치될 수 있으며, 광원 모듈(1200)로부터 발생한 열은 방열체(1400)로 전도될 수 있다. 광원 모듈(1200)은 광원부(1210), 연결 플레이트(1230) 및 커넥터(1250)를 포함할 수 있다.
부재(1300)는 방열체(1400)의 상면 위에 배치될 수 있고, 복수의 광원부(1210)와 커넥터(1250)가 삽입되는 가이드홈(1310)을 갖는다. 가이드홈(1310)은 광원부(1210)의 기판 및 커넥터(1250)와 대응 또는 정렬될 수 있다.
부재(1300)의 표면은 광 반사 물질로 도포 또는 코팅된 것일 수 있다.
예를 들면, 부재(1300)의 표면은 백색의 도료로 도포 또는 코팅된 것일 수 있다. 이러한 부재(1300)는 커버(1100)의 내면에 반사되어 광원 모듈(1200)을 향하여 되돌아오는 빛을 다시 커버(1100) 방향으로 반사할 수 있다. 따라서, 실시 예에 따른 조명 장치의 광 효율을 향상시킬 수 있다.
부재(1300)는 예로서 절연 물질로 이루어질 수 있다. 광원 모듈(1200)의 연결 플레이트(1230)는 전기 전도성의 물질을 포함할 수 있다. 따라서, 방열체(1400)와 연결 플레이트(1230) 사이에 전기적인 접촉이 이루어질 수 있다. 부재(1300)는 절연 물질로 구성되어 연결 플레이트(1230)와 방열체(1400)의 전기적 단락을 차단할 수 있다. 방열체(1400)는 광원 모듈(1200)로부터의 열과 전원 제공부(1600)로부터의 열을 전달받아 방열할 수 있다.
홀더(1500)는 내부 케이스(1700)의 절연부(1710)의 수납홈(1719)을 막는다. 따라서, 내부 케이스(1700)의 절연부(1710)에 수납되는 전원 제공부(1600)는 밀폐될 수 있다. 홀더(1500)는 가이드 돌출부(1510)를 가질 수 있으며, 가이드 돌출부(1510)는 전원 제공부(1600)의 돌출부(1610)가 관통하는 홀을 가질 수 있다.
전원 제공부(1600)는 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈(1200)로 제공한다. 전원 제공부(1600)는 내부 케이스(1700)의 수납홈(1719)에 수납될 수 있고, 홀더(1500)에 의해 내부 케이스(1700)의 내부에 밀폐될 수 있다. 전원 제공부(1600)는 돌출부(1610), 가이드부(1630), 베이스(1650) 및 연장부(1670)를 포함할 수 있다.
가이드부(1630)는 베이스(1650)의 일 측에서 외부로 돌출된 형상을 가질 수 있다. 가이드부(1630)는 홀더(1500)에 삽입될 수 있다. 베이스(1650)의 일 면 위에는 다수의 부품이 배치될 수 있다. 다수의 부품은 예를 들어, 외부 전원으로부터 제공되는 교류 전원을 직류 전원으로 변환하는 직류변환장치, 광원 모듈(1200)의 구동을 제어하는 구동칩, 광원 모듈(1200)을 보호하기 위한 ESD(ElectroStatic discharge) 보호 소자 등을 포함할 수 있으나 이에 대해 한정하지는 않는다.
연장부(1670)는 베이스(1650)의 다른 일 측에서 외부로 돌출된 형상을 가질 수 있다. 연장부(1670)는 내부 케이스(1700)의 연결부(1750) 내부에 삽입될 수 있고, 외부로부터의 전기적 신호를 제공받을 수 있다. 예컨대, 연장부(1670)는 내부 케이스(1700)의 연결부(1750)와 폭이 같거나 작을 수 있다. 연장부(1670)에는 "+ 전선"과 "- 전선"의 각 일 단이 전기적으로 연결될 수 있고, "+ 전선"과 "- 전선"의 다른 일 단은 소켓(1800)에 전기적으로 연결될 수 있다.
내부 케이스(1700)는 내부에 전원 제공부(1600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는 몰딩 액체가 굳어진 부분으로서, 전원 제공부(1600)가 내부 케이스(1700) 내부에 고정될 수 있도록 한다.
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100, 200, 510: 발광 소자 110: 지지 기판
120, 220: 금속층 130, 230: 투광성 평탄층
140, 240: 광 추출층 150, 250: 투명 전극층
160, 260: 발광 구조물 170, 292: 제1 전극
270: 버퍼층 280: 기판
294: 제2 전극 300: 서브 마운트
302, 302: 절연층 321, 314: 금속층
322, 324: 범프부 500: 발광 소자 패키지
505: 패키지 몸체부 513, 514: 리드 프레임
540: 몰딩 부재

Claims (19)

  1. 금속층;
    상기 금속층 위에 배치되며, 적어도 하나의 홀을 포함하는 광 추출층;
    상기 금속층과 상기 광 추출층 사이에서 상기 적어도 하나의 홀과 접하여 배치되며, 상기 금속층을 평탄화시키는 투광성 평탄층; 및
    상기 광 추출층 위에 배치된 발광 구조물을 포함하고,
    상기 투광성 평탄층은 원자 두께를 갖고 탄소를 포함하는 적어도 하나의 그래핀층을 포함하고,
    상기 광 추출층은
    상기 투광성 평탄층과 상기 발광 구조물 사이에 배치된 유전체층을 포함하고,
    상기 유전체층과 상기 발광 구조물 사이에 배치된 투명 전극층을 더 포함하고,
    상기 광 추출층은 적어도 한 방향으로 유전율이 공간적으로 변하는 구조를 갖는 발광 소자.
  2. 삭제
  3. 제1 항에 있어서, 상기 적어도 하나의 그래핀층은 0.5 ㎚ 내지 Tn x 0.5 ㎚ (여기서, Tn은 상기 적어도 하나의 그래핀층이 적층된 개수)의 두께를 갖는 발광 소자.
  4. 삭제
  5. 제1 항에 있어서, 상기 투광성 평탄층은 아래와 같은 유전율을 갖는 발광 소자.
    Figure 112014011709995-pat00005

    (여기서,
    Figure 112014011709995-pat00006
    는 상기 투광성 평탄층의 상기 유전율을 나타내고, ε'상기 유전율의 실수부이고, ε"는 상기 유전율의 허수부를 나타낸다.)
  6. 삭제
  7. 제1 항에 있어서, 상기 투광성 평탄층은 전기적 전도성을 갖는 물질을 포함하는 발광 소자.
  8. 제1 항에 있어서, 상기 투광성 평탄층은 전기적 절연성을 갖는 물질을 포함하고, 수 ㎚ 이하의 두께를 갖는 발광 소자.
  9. 삭제
  10. 제1 항에 있어서, 상기 광 추출층과 상기 발광 구조물 사이에 배치된 투명 전극층을 더 포함하고,
    상기 광 추출층은
    상기 금속층과 대향하며 상기 적어도 하나의 홀이 배치된 하부; 및
    상기 발광 구조물과 대향하는 상부를 포함하는 발광 소자.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 제1 항에 있어서, 상기 발광 구조물은
    제1 도전형 반도체층;
    상기 제1 도전형 반도체층 아래에 배치된 활성층; 및
    상기 활성층과 상기 광 추출층 사이에 배치된 제2 도전형 반도체층을 포함하고,
    상기 발광 소자는
    상기 제1 도전형 반도체층 위에 배치된 제1 전극; 및
    상기 금속층 아래에 배치된 지지 기판을 더 포함하고,
    상기 발광 구조물은 광 결정을 갖고, 상기 광 결정은 상기 발광 구조물의 상부에 형성되는 발광 소자.
  15. 삭제
  16. 삭제
  17. 제1 항에 있어서,상기 발광 구조물은
    제1 도전형 반도체층;
    상기 제1 도전형 반도체층 아래에 배치된 활성층; 및
    상기 활성층과 상기 광 추출층 사이에 배치된 제2 도전형 반도체층을 포함하고,
    상기 발광 소자는
    상기 제2 도전형 반도체층과 상기 활성층과 상기 제1 도전형 반도체층을 메사식각하여 노출된 상기 제1 도전형 반도체층의 아래에 배치된 제1 전극;
    상기 제2 도전형 반도체층 아래에 배치된 제2 전극; 및
    상기 제1 도전형 반도체층 위에 배치되며, 상부에 형성된 광 결정을 갖는 기판을 더 포함하고,
    상기 광 결정은 상기 기판의 상부에 형성된 발광 소자.
  18. 삭제
  19. 패키지 몸체부; 및
    상기 패키지 몸체부에 배치된 제1 및 제2 리드 프레임;
    상기 패키지 몸체부에 배치되어 상기 제1 및 제2 리드 프레임과 전기적으로 연결되는 발광 소자; 및
    상기 발광 소자를 포위하는 몰딩 부재를 포함하고,
    상기 발광 소자는
    금속층;
    상기 금속층 위에 배치되며, 적어도 하나의 홀을 포함하는 광 추출층;
    상기 금속층과 상기 광 추출층 사이에서 상기 적어도 하나의 홀과 접하여 배치되며, 상기 금속층을 평탄화시키는 투광성 평탄층; 및
    상기 광 추출층 위에 배치된 발광 구조물을 포함하고,
    상기 광 추출층은
    상기 투광성 평탄층과 상기 발광 구조물 사이에 배치된 유전체층을 포함하고,
    상기 유전체층과 상기 발광 구조물 사이에 배치된 투명 전극층을 더 포함하고,
    상기 광 추출층은 적어도 한 방향으로 유전율이 공간적으로 변하는 구조를 갖는 발광 소자 패키지.
KR1020140013498A 2014-02-06 2014-02-06 발광 소자 및 발광 소자 패키지 KR102099442B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140013498A KR102099442B1 (ko) 2014-02-06 2014-02-06 발광 소자 및 발광 소자 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140013498A KR102099442B1 (ko) 2014-02-06 2014-02-06 발광 소자 및 발광 소자 패키지

Publications (2)

Publication Number Publication Date
KR20150092900A KR20150092900A (ko) 2015-08-17
KR102099442B1 true KR102099442B1 (ko) 2020-04-09

Family

ID=54057023

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140013498A KR102099442B1 (ko) 2014-02-06 2014-02-06 발광 소자 및 발광 소자 패키지

Country Status (1)

Country Link
KR (1) KR102099442B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220009216A (ko) 2020-07-15 2022-01-24 삼성전자주식회사 발광 소자, 발광 소자의 제조 방법, 및 발광 소자를 포함하는 디스플레이 장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101126300B1 (ko) * 2010-04-30 2012-03-20 고려대학교 산학협력단 탄소나노튜브가 채워진 홀패턴을 구비하는 반도체 발광 소자 및 그 제조 방법
KR20130068448A (ko) * 2011-12-15 2013-06-26 한국전자통신연구원 발광다이오드

Also Published As

Publication number Publication date
KR20150092900A (ko) 2015-08-17

Similar Documents

Publication Publication Date Title
KR101827975B1 (ko) 발광소자
KR102007402B1 (ko) 발광소자
US20110291070A1 (en) Light emitting device, light emitting device package, and lighting system
KR102080775B1 (ko) 발광소자
KR102099439B1 (ko) 발광 소자 및 이를 포함하는 발광 소자 패키지
KR101791175B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR101941029B1 (ko) 발광소자 및 이를 포함하는 조명시스템
KR20130071077A (ko) 발광소자 및 이의 제조 방법
KR101929933B1 (ko) 발광 소자 및 이를 포함하는 조명 시스템
KR102099442B1 (ko) 발광 소자 및 발광 소자 패키지
KR102007401B1 (ko) 발광소자
KR102050053B1 (ko) 발광소자
KR101729267B1 (ko) 발광 소자
KR102194804B1 (ko) 발광 소자
KR20130049316A (ko) 발광소자
KR101934000B1 (ko) 발광 소자
KR20150000138A (ko) 발광 소자
KR101911865B1 (ko) 발광소자
KR101843895B1 (ko) 발광 소자 및 그를 이용한 조명 시스템
KR101756334B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR102087937B1 (ko) 발광 소자
KR102387253B1 (ko) 발광 소자
KR102099441B1 (ko) 발광소자
KR102140278B1 (ko) 발광 소자
KR20130074989A (ko) 발광소자

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right