WO2020149531A1 - 심자외선 발광 다이오드 - Google Patents

심자외선 발광 다이오드 Download PDF

Info

Publication number
WO2020149531A1
WO2020149531A1 PCT/KR2019/017224 KR2019017224W WO2020149531A1 WO 2020149531 A1 WO2020149531 A1 WO 2020149531A1 KR 2019017224 W KR2019017224 W KR 2019017224W WO 2020149531 A1 WO2020149531 A1 WO 2020149531A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
mesa
ohmic contact
type semiconductor
semiconductor layer
Prior art date
Application number
PCT/KR2019/017224
Other languages
English (en)
French (fr)
Inventor
김태균
이규호
Original Assignee
서울바이오시스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스주식회사 filed Critical 서울바이오시스주식회사
Priority to MX2021008254A priority Critical patent/MX2021008254A/es
Priority to CA3126688A priority patent/CA3126688A1/en
Priority to BR112021013831-5A priority patent/BR112021013831A2/pt
Priority to EP19910067.8A priority patent/EP3913693A4/en
Publication of WO2020149531A1 publication Critical patent/WO2020149531A1/ko
Priority to US17/344,691 priority patent/US11942573B2/en
Priority to ZA2021/05784A priority patent/ZA202105784B/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Definitions

  • the present invention relates to an inorganic semiconductor light emitting diode, and more particularly, to a light emitting diode that emits deep ultraviolet rays of 300 nm or less.
  • light emitting diodes that emit ultraviolet light in the 200 to 300 nm range can be used in a variety of applications, including sterilization devices, water or air purification devices, high density optical recording devices, and excitation sources for bio aerosol fluorescence detection systems.
  • light emitting diodes that emit relatively deep ultraviolet light include a well layer containing Al, such as AlGaN. Due to the composition of the gallium nitride-based semiconductor layer, the deep ultraviolet light emitting diode has a significantly different structure from the blue light emitting diode or the near ultraviolet light emitting diode.
  • the deep ultraviolet light emitting diode according to the prior art has a structure different from that of a blue light emitting diode or near ultraviolet light emitting diode in which the shape and position of the mesa disposed on the n-type semiconductor layer is general. That is, the mesa is formed to be biased toward one side from the center of the n-type semiconductor layer, and the p bump is disposed on the mesa, and the n bumps are spaced apart from the mesa near the other side facing the one side.
  • the problem to be solved by the present invention is to provide a deep ultraviolet light emitting diode having a new structure capable of improving electrical characteristics and/or light output.
  • Another problem to be solved by the present invention is to provide a deep ultraviolet light emitting diode capable of improving the current dispersion performance.
  • An ultraviolet light emitting diode the substrate; An n-type semiconductor layer located on the substrate; A mesa disposed on the n-type semiconductor layer and including an active layer and a p-type semiconductor layer; N ohmic contact layers contacting the n-type semiconductor layer; A p ohmic contact layer contacting the p-type semiconductor layer; N bumps electrically connected to the n ohmic contact layer; And a p bump electrically connected to the p ohmic contact layer, wherein the mesa includes a plurality of vias exposing the first conductivity type semiconductor layer, wherein the mesa has an elongated rectangular shape along the longitudinal direction, the Vias are arranged parallel to each other in a direction perpendicular to the longitudinal direction of the mesa, and the n ohmic contact layers are a first conductivity type semiconductor layer exposed around the mesa and a first conductivity type semiconductor layer exposed to the vias Phases, respectively.
  • a light emitting diode the substrate; An n-type semiconductor layer located on the substrate; A mesa disposed on the n-type semiconductor layer and including an active layer and a p-type semiconductor layer; N ohmic contact layers contacting the n-type semiconductor layer; And a p ohmic contact layer contacting the p-type semiconductor layer, wherein the mesa includes a plurality of vias exposing the first conductivity-type semiconductor layer, wherein the mesa has an elongated rectangular shape along the longitudinal direction, and the The mesa has a mirror-symmetrical structure with respect to a surface passing through the center of the mesa along the longitudinal direction of the mesa. Also, the mesa is mirror-symmetrical with respect to a surface passing through the center of the mesa along a direction perpendicular to the longitudinal direction of the mesa. It has a structure.
  • the mesa it is possible to secure a large area of light emission through a mesa having a plurality of vias parallel to each other in a direction perpendicular to the longitudinal direction of the mesa, and by adopting a mesa having a symmetrical structure, the mesa It is possible to provide a deep ultraviolet light emitting diode capable of distributing the current evenly.
  • FIG. 1 is a plan view illustrating a deep ultraviolet light emitting diode according to an embodiment of the present invention.
  • FIG. 2 is a cross-sectional view taken along line A-A of FIG. 1.
  • FIG. 3 is a schematic plan view for explaining a mesa according to an embodiment of the present invention.
  • FIG. 4 is a schematic cross-sectional view for explaining that a deep ultraviolet light emitting diode is mounted on a submount according to an embodiment of the present invention.
  • the nitride-based semiconductor layers described below may be grown using various generally known methods, such as Metal Organic Chemical Vapor Deposition (MOCVD), Molecular Beam Epitaxy (MBE), or Hydride Vapor Phase Epitaxy (HVPE). It can be grown using technology. However, in the embodiments described below, it is described that the semiconductor layers are grown in the growth chamber using MOCVD.
  • sources introduced into the growth chamber may use a generally known source, for example, TMGa, TEGa, etc. may be used as the Ga source, and TMAl, TEAl, etc. may be used as the Al source.
  • TMIn, TEIn, etc. can be used as the In source, and NH 3 can be used as the N source.
  • the present invention is not limited to this.
  • An ultraviolet light emitting diode the substrate; An n-type semiconductor layer located on the substrate; A mesa disposed on the n-type semiconductor layer and including an active layer and a p-type semiconductor layer; N ohmic contact layers contacting the n-type semiconductor layer; A p ohmic contact layer contacting the p-type semiconductor layer; N bumps electrically connected to the n ohmic contact layer; And a p bump electrically connected to the p ohmic contact layer, wherein the mesa includes a plurality of vias exposing the first conductivity type semiconductor layer, wherein the mesa has an elongated rectangular shape along the longitudinal direction, the Vias are arranged parallel to each other in a direction perpendicular to the longitudinal direction of the mesa, and the n ohmic contact layers are a first conductivity type semiconductor layer exposed around the mesa and a first conductivity type semiconductor layer exposed to the vias Phases, respectively.
  • a plurality of vias are disposed inside the mesa, and an n ohmic contact layer is formed in the vias to uniformly distribute the current inside the mesa.
  • the plurality of vias may be spaced apart from each other. This spacing can be adjusted so that no non-luminescent region is formed inside the mesa between the vias.
  • the mesa has a mirror symmetrical structure with respect to a surface passing through the center of the mesa along the longitudinal direction of the mesa, and also with respect to a surface passing through the center of the mesa along a direction perpendicular to the longitudinal direction of the mesa. It can have a mirror-like symmetry structure.
  • the mesa Since the mesa has a symmetrical structure as described above, it is possible to prevent the current from being concentrated through a specific location of the mesa.
  • a gap between the vias may be equal to or greater than a gap between one end of the via and one edge of the mesa.
  • the distance between the short side edge of the mesa and the via may be equal to or greater than the distance between the vias.
  • the n ohmic contact layer disposed on the first conductive semiconductor layer exposed around the mesa may surround the mesa. Accordingly, the current can be evenly distributed over the entire region of the mesa.
  • the deep ultraviolet light emitting diode may further include an n capping layer and a p capping layer covering the n ohmic contact layer and the p ohmic contact layer, respectively, and the capping layers may cover the top and side surfaces of the ohmic contact layers.
  • the deep ultraviolet light emitting diode may include a lower insulating layer covering the mesa, the n ohmic contact layer, and the p ohmic contact layer, but having openings on the n ohmic contact layer and the p ohmic contact layer; An n-pad metal layer and a p-pad metal layer disposed on the lower insulating layer and electrically connected to the n ohmic contact layer and the p ohmic contact layer through openings of the lower insulating layer, respectively; And an upper insulating layer covering the n-pad metal layer and the p-pad metal layer, wherein the n-bump and p-bump are disposed on the upper insulating layer, and through the openings of the upper insulating layer, the n-pad metal layer and p can be in electrical contact with the pad metal layer.
  • the n-pad metal layer may include a reflective metal layer, for example, an Al layer.
  • the n-pad metal layer may reflect light emitted through the side surface of the mesa. Accordingly, light emitted through the side surface of the mesa can be reduced and the light efficiency of the deep ultraviolet light emitting diode can be improved.
  • the deep ultraviolet light emitting diode further includes an n capping layer and a p capping layer that respectively cover the n ohmic contact layer and the p ohmic contact layer, and the n pad metal layer is connected to the n cap layer and electrically connected to the n ohmic contact layer.
  • the n capping layer may include a reflective metal layer, for example, an Al layer. Accordingly, light emitted from the n-type semiconductor layer can be reflected using the n capping layer, thereby improving light efficiency of the deep ultraviolet light emitting diode.
  • the n-pad metal layer may surround the p-pad metal layer.
  • the present invention is not necessarily limited thereto.
  • a deep ultraviolet light emitting diode the substrate; An n-type semiconductor layer located on the substrate; A mesa disposed on the n-type semiconductor layer and including an active layer and a p-type semiconductor layer; N ohmic contact layers contacting the n-type semiconductor layer; And a p ohmic contact layer contacting the p-type semiconductor layer, wherein the mesa includes a plurality of vias exposing the first conductivity-type semiconductor layer, wherein the mesa has an elongated rectangular shape along the longitudinal direction, and the The mesa has a mirror-symmetrical structure with respect to a surface passing through the center of the mesa along the longitudinal direction of the mesa. Also, the mesa is mirror-symmetrical with respect to a surface passing through the center of the mesa along a direction perpendicular to the longitudinal direction of the mesa. It has a structure.
  • the mesa Since the mesa has a symmetrical structure, it is possible to prevent the current from being concentrated through a specific location of the mesa, and thus it is possible to provide a deep ultraviolet light emitting diode that can evenly distribute the current inside the mesa.
  • the vias may have an elongated shape along a direction perpendicular to the longitudinal direction of the mesa, and may be arranged parallel to each other. By forming the vias in an elongated shape, current can be evenly distributed not only in the region between the vias but also in the region between the via and the edge of the mesa.
  • the n ohmic contact layers may include an n ohmic contact layer surrounding the mesa around the mesa and n ohmic contact layers disposed in the vias.
  • the deep ultraviolet light emitting diode includes an n-pad metal layer electrically connected to the n ohmic contact layers; And p pad metal layers electrically connected to the p ohmic contact layer, and the n pad metal layer may surround the p pad metal layers.
  • the n-pad metal layer and the p-pad metal layer may be formed in the same process and positioned at the same level.
  • the deep ultraviolet light emitting diode may further include a lower insulating layer covering the mesa, the n ohmic contact layer, and the p ohmic contact layer, wherein the n pad metal layer and the p pad metal layers are disposed on the lower insulating layer. , May be electrically connected to the n ohmic contact layer and the p ohmic contact layer through openings formed in the lower insulating layer, respectively.
  • the deep ultraviolet light emitting diode may include an upper insulating layer covering the n-pad metal layer and the p-pad metal layer; Further, n bumps and p bumps disposed on the upper insulating layer may be further included, and the n bumps may be electrically connected to the n-pad metal layer, and the p bumps may be electrically connected to the p-pad metal layers. .
  • FIG. 1 is a schematic plan view for explaining a deep ultraviolet light emitting diode according to an embodiment of the present invention
  • FIG. 2 is a cross-sectional view taken along line A-A of FIG. 1.
  • Figure 3 is a schematic plan view for explaining a mesa according to an embodiment of the present invention.
  • the ultraviolet light emitting diode according to the present embodiment, the substrate 121, n-type semiconductor layer 123, the active layer 125, p-type semiconductor layer 127, n ohmic Contact layer 129a, p ohmic contact layer 129b, n capping layer 131a, p capping layer 131b, lower insulating layer 132, n pad metal layer 133a, p pad metal layer 133b, top An insulating layer 135, n bumps 137a and p bumps 137b, and an anti-reflection layer 139 may be included.
  • the substrate 121 is not limited as long as it is a substrate capable of growing a nitride-based semiconductor, and may include, for example, a heterogeneous substrate such as a sapphire substrate, a silicon substrate, a silicon carbide substrate, or a spinel substrate, and also gallium nitride. It may include a substrate of the same type, such as a substrate, an aluminum nitride substrate.
  • the n-type semiconductor layer 123 is positioned on the substrate 121.
  • the n-type semiconductor layer 123 may include, for example, an AlN buffer layer (about 3.79 ⁇ m) and an n-type AlGaN layer.
  • the n-type AlGaN layer may include a lower n-type AlGaN layer having an Al molar ratio of 0.8 or more (about 2.15 ⁇ m), an intermediate AlGaN layer having an Al molar ratio of 0.7 to 0.8 (1.7 nm), and an upper n-type AlGaN layer having a thickness of about 66.5 nm. have.
  • the n-type semiconductor layer 123 is formed of a nitride-based semiconductor having a higher band gap than the active layer so that light generated in the active layer can transmit.
  • the n-type semiconductor layer 123 may usually include a plurality of layers to improve crystal quality.
  • the mesa M is disposed on a portion of the n-type semiconductor layer 123.
  • the mesa (M) includes an active layer 125 and a p-type semiconductor layer 127.
  • the p-type semiconductor layer 127 and the active layer 125 are patterned through a mesa etching process to measure mesa ( M) is formed.
  • the active layer 125 may be a single quantum well structure or a multi-quantum well structure including a well layer and a barrier layer.
  • the well layer may be formed of AlGaN or AlInGaN
  • the barrier layer may be formed of AlGaN or AlInGaN having a wider band gap than the well layer.
  • each well layer may be formed of AlGaN having an Al molar ratio of about 0.5 and a thickness of about 3.1 nm
  • each barrier layer may be formed of AlGaN having a molar ratio of Al of 0.7 or more and a thickness of about 9 nm or more.
  • the first barrier layer may be formed thicker than other barrier layers with a thickness of 12 nm or more.
  • AlGaN layers having an Al molar ratio of 0.7 to 0.8 in contact with the top and bottom of each well layer may be disposed to have a thickness of about 1 nm, respectively.
  • the Al molar ratio of the AlGaN layer in contact with the last well layer may be 0.8 or more in consideration of contact with the electron block layer.
  • the p-type semiconductor layer 127 may include an electron block layer and a p-type GaN contact layer.
  • the electron block layer prevents electrons from overflowing from the active layer to the p-type semiconductor layer, thereby improving the recombination rate of electrons and holes.
  • the electron block layer may be formed of p-type AlGaN having an Al molar ratio of about 0.8, for example, and may be formed to a thickness of 55 nm.
  • the p-type GaN contact layer may be formed to a thickness of about 300 nm.
  • the mesa M may have an elongated rectangular shape in one direction, and include a plurality of vias 127a exposing the n-type semiconductor layer 123.
  • the vias 127a may each have an elongated shape, and may be disposed in a direction perpendicular to the longitudinal direction of the mesa M.
  • the vias 127a may be spaced apart from each other and arranged in parallel, and further, the vias 127a may be spaced apart from each other at the same distance s1.
  • the spacing s2 between one end in the longitudinal direction of the via 127a and the edge of the mesa M adjacent thereto may be equal to or smaller than the spacing s1 between the vias 127a.
  • the spacing s3 between the short edge of the mesa M and the via 127a adjacent thereto may be equal to or greater than the spacing s1 between the vias 127a.
  • the mesa (M) has a mirror-symmetrical structure with respect to a surface transverse to the center of the mesa along the longitudinal direction of the mesa, and also a surface crossing the center of the mesa along a direction perpendicular to the longitudinal direction of the mesa. It can have a mirror-like symmetry structure. With this shape, the current can be evenly distributed in the mesa (M).
  • the n ohmic contact layer 129a is disposed on the n-type semiconductor layer 123 exposed around the mesa M and vias 127a.
  • the ohmic contact layer 129a may be formed by depositing a plurality of metal layers and then alloying the metal layers through a rapid thermal alloy (RTA).
  • RTA rapid thermal alloy
  • the n ohmic contact layer 129a may be sequentially alloyed by an RTA process after depositing Cr/Ti/Al/Ti/Au sequentially. Therefore, the n ohmic contact layer 129a becomes an alloy layer containing Cr, Ti, Al, and Au.
  • the n ohmic contact layer 129a surrounds the mesa M along the periphery of the mesa M. Also, the n ohmic contact layer 129a is disposed in the vias 127a.
  • the width w1 of the n ohmic contact layer 129a surrounding the mesa M along the periphery of the mesa M may be smaller than the width w2 of the n ohmic contact layer 129a disposed in the vias 127a. have.
  • the width w1 may be in the range of 5 to 30 um, for example, and the width w2 may be in the range of 10 to 40 um.
  • the ohmic contact layer 129a is spaced a certain distance from the mesa M. Accordingly, an area without the n ohmic contact layer 129a is formed between the mesa M and the n ohmic contact layer 129a.
  • the separation distance between the ohmic contact layer 129a and the mesa M may be constant along the perimeter of the mesa M, but is not limited thereto.
  • the p ohmic contact layer 129b is formed on the mesa M.
  • the p ohmic contact layer 129b may be formed through an RTA process after depositing Ni/Au, for example.
  • the p-ohmic contact layer 129b makes ohmic contact to the p-type semiconductor layer 127, and covers most of the upper region of the mesa (M), for example, 80% or more.
  • n capping layers 131a and p capping layers 131b may be formed on the n ohmic contact layers 129a and p ohmic contact layers 129b, respectively.
  • the n and p capping layers 131a and 131b may cover the top and side surfaces of the n ohmic contact layer 129a and the p ohmic contact layer 129b.
  • These capping layers 131a and 131b may include a reflective metal layer, for example, an Al layer, and may be specifically formed of Cr/Al/Ti/Ni/Ti/Ni/Ti/Ni/Au/Ti.
  • the n capping layer 131a has a greater width than the n ohmic contact layer 129a, and thus can function as a reflective layer (first reflective layer) reflecting light emitted through the n-type semiconductor layer 123. have. Furthermore, the n capping layer 131a may have a lower height than the mesa M, and thus, the top surface of the n capping layer 131a may be positioned below the top surface of the mesa M.
  • the lower insulating layer 132 covers the mesa M, and also covers the n capping layer 131a and the p capping layer 131b.
  • the lower insulating layer 132 also covers the n-type semiconductor layer 123 exposed around the mesa M and in the vias 127a.
  • the lower insulating layer 132 has openings 132a for allowing electrical connection to the n ohmic contact layer 129a and openings 132b for allowing electrical connection to the p-ohmic contact layer 129b.
  • the openings 132a and 132b exposing the capping layers 131a and 131b may be formed by etching the lower insulating layer 132. At this time, the Ti layer on the upper surfaces of the exposed capping layers 131a and 131b may be removed by an etching process.
  • the lower insulating layer 132 may be formed of SiO 2 , for example, but is not limited thereto, and may be formed of a distributed Bragg reflector.
  • the n-pad metal layer 133a and the p-pad metal layer 133b are disposed on the lower insulating layer 132.
  • the n-pad metal layer 133a and the p-pad metal layer 133b are formed of the same metal layer together in the same process, and may be disposed on the same level, that is, the lower insulating layer 132.
  • the n and p pad metal layers 133a and 133b may include a reflective metal layer, for example, an Al layer in order to have a high reflectance.
  • the n and p pad metal layers 133a and 133b may be formed in the same layer structure as the capping layers 131a and 131b.
  • the n-pad metal layer 133a is electrically connected to the n ohmic contact layers 129a through the openings 132a of the lower insulating layer 132.
  • the n ohmic contact layers 129a are electrically connected to each other by an n-pad metal layer 133a.
  • the n-pad metal layer 133a may extend from the n ohmic contact layers 129a positioned under the mesa M to the top of the mesa M.
  • the p pad metal layers 133b may be electrically connected to the p ohmic contact layers 129b through openings 132b of the lower insulating layer 132, respectively.
  • the p-pad metal layers 133b are spaced apart from each other, and may be surrounded by n-pad metal layers 133a, respectively.
  • the n-pad metal layer 133a may function as a reflective layer (second reflective layer) that reflects light emitted through the side surface of the mesa M, thereby improving the light efficiency of the light emitting diode. Further, the n-capping layer 131a and the n-pad metal layer 133a may reflect light emitted from the n-type semiconductor layer 123 exposed in the region between the mesa M and the n ohmic contact layer 129a. .
  • the upper insulating layer 135 covers the n-pad metal layer 133a and the p-pad metal layer 133b. However, the upper insulating layer 135 has openings 135a exposing the n-pad metal layer 133a and openings 135b exposing the p-pad metal layer 133b on the mesa M.
  • the opening 135a may be formed to have an elongated shape along the via 127a. As illustrated, the openings 135a may be disposed above the line passing through the center of the mesa along the minor axis direction of the mesa M. Meanwhile, the openings 135b may be disposed below the line passing through the center of the mesa along the short axis direction of the mesa M.
  • the upper insulating layer 135 may be formed of, for example, silicon nitride or silicon oxide.
  • the n bumps 137a and p bumps 137b are positioned on the upper insulating layer 135.
  • the n bump 137a covers the opening 135a and connects to the n-pad metal layer 133a through the opening 135a.
  • the n bump 137a is electrically connected to the n-type semiconductor layer 123 through the n-pad metal layer 133a and the n ohmic contact layer 129a.
  • the outer edges of the n bumps 137a and p bumps 137b may be located on the n ohmic contact layer 129a surrounding the mesa M.
  • the p bump 137b covers the openings 135b and connects to the p pad metal layers 133b through the openings 135b.
  • the p bump 137b is electrically connected to the p-type semiconductor layer 127 through the p-pad metal layer 133b and the p-ohmic contact layer 129b.
  • the p pad metal layers 133b may be electrically connected to each other through the p bump 137b.
  • the n bumps 137a and p bumps 137b may be formed of, for example, Ti/Au/Cr/Au. As illustrated in FIG. 1, the n bumps 137a and p bumps 137b may be disposed along the mesa (M) length direction. The n bumps 137a and p bumps 137b may be spaced about 90um apart. By narrowing the distance between the n bumps 137a and p bumps 137b, the areas of the n bumps 137a and p bumps 137b can be made relatively wide. Accordingly, heat generated by the light emitting diode can be easily emitted, thereby improving the performance of the light emitting diode.
  • the openings 135a and 135b are covered by n bumps 137a and p bumps 137b, so that moisture or solder from the outside can be prevented from penetrating through the openings 135a and 135b. Reliability is improved.
  • the upper surfaces of the n bumps 137a and p bumps 137b may not be flat due to differences in height between the mesa M and the n-pad metal layer 133a.
  • the antireflection layer 139 is disposed on the light emitting surface side of the substrate 121.
  • the anti-reflection layer 139 may be formed of a transparent insulating layer such as SiO2, for example, with an integer multiple of 1/4 of the wavelength of ultraviolet rays.
  • a band pass filter in which layers having different refractive indices are repeatedly stacked as the anti-reflection layer 139 may be used.
  • FIG. 4 is a schematic cross-sectional view for explaining that a deep ultraviolet light emitting diode is mounted on a submount according to an embodiment of the present invention.
  • the deep ultraviolet light emitting diode is flip-bonded on the sub-mount substrate 200.
  • the sub-mount substrate 200 may have electrode pads 201a and 201b on an insulating substrate such as AlN.
  • n bumps 137a and p bumps 137b may be bonded to the electrode pads 201a and 201b of the sub-mount substrate 200 through solder pastes 203a and 203b.
  • the present invention is not limited thereto, and the deep ultraviolet light emitting diode may be bonded to the submount substrate 200 using thermal ultrasonic bonding technology or solder bonding using AuSN.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

심자외선 발광 다이오드가 제공된다. 일 실시예에 따른 심자외선 발광 다이오드는, 기판; 상기 기판 상에 위치하는 n형 반도체층; 상기 n형 반도체층 상에 배치되고, 활성층 및 p형 반도체층을 포함하는 메사; 상기 n형 반도체층에 콘택하는 n 오믹 콘택층들; 상기 p형 반도체층에 콘택하는 p 오믹 콘택층; 상기 n 오믹 콘택층에 전기적으로 접속된 n 범프; 및 상기 p 오믹 콘택층에 전기적으로 접속된 p 범프를 포함하고, 상기 메사는 제1 도전형 반도체층을 노출시키는 복수의 비아들을 포함하되, 상기 메사는 길이 방향을 따라 기다란 직사각형 형상을 가지며, 상기 비아들은 상기 메사의 길이 방향에 수직한 방향으로 서로 평행하게 배열되고, 상기 n 오믹 콘택층들은 상기 메사의 주위에 노출된 제1 도전형 반도체층 및 상기 비아들에 노출된 제1 도전형 반도체층 상에 각각 형성된다.

Description

심자외선 발광 다이오드
본 발명은 무기물 반도체 발광 다이오드에 관한 것으로, 특히 300nm 이하의 심자외선을 방출하는 발광 다이오드에 관한 것이다.
일반적으로, 200 내지 300nm 범위 내의 자외선을 방출하는 발광 다이오드는 살균 장치, 물 또는 공기 정화 장치, 고밀도 광 기록 장치, 바이오 에어로졸 형광 검출 시스템의 여기원을 포함하여 다양한 용도에 사용될 수 있다.
근자외선 또는 청색 발광 다이오드와 달리, 상대적으로 심자외선을 방출하는 발광 다이오드는 AlGaN과 같이 Al을 함유하는 웰층을 포함한다. 이러한 질화갈륨계 반도체층의 조성에 기인하여 심자외선 발광 다이오드는 청색 발광 다이오드나 근자외선 발광 다이오드와는 상당히 다른 구조를 갖는다.
특히, 종래 기술에 따른 심자외선 발광 다이오드는 n형 반도체층 상에 배치되는 메사의 형상 및 위치가 일반적인 청색 발광 다이오드나 근자외선 발광 다이오드와 다른 구조를 갖는다. 즉, 메사는 n형 반도체층의 중심으로부터 일측으로 치우쳐 형성되며, 메사 상에 p 범프가 배치되고, 상기 일측에 대향하는 타측 근처에 메사로부터 이격되어 n 범프가 배치된다.
이러한 종래의 자외선 발광 다이오드는 대체로 광 출력이 낮고 순방향 전압이 높은 단점을 갖는다. 특히, 오믹 콘택을 위해 p형 반도체층에 p형 GaN층이 포함되기 때문에, p형 반도체층으로 입사된 자외선은 p형 반도체층에서 흡수되어 손실된다. 또한, n형 반도체층에 접합하는 n 오믹 콘택층 또한 광을 흡수하기 때문에 n 오믹 콘택층으로 진행하는 광은 n 오믹 콘택층에 흡수되어 손실된다.
나아가, 종래의 자외선 발광 다이오드는 메사의 측면으로 방출된 광을 활용하기 어렵기 때문에, 메사의 측면을 될 수 있는 한 감소시키려는 경향을 갖는다. 즉, 메사의 폭이 상대적으로 넓게 형성된다. 그러나 메사 폭이 클수록 n 오믹 콘택층으로부터 메사 중앙 영역까지의 거리가 커져 전류 분산에 좋지 않으며, 따라서 순방향 전압이 높아진다.
본 발명이 해결하고자 하는 과제는, 전기적 특성 및/또는 광 출력을 개선할 수 있는 새로운 구조의 심자외선 발광 다이오드를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 전류 분산 성능을 향상시킬 수 있는 심자외선 발광 다이오드를 제공하는 것이다.
본 발명의 일 실시예에 따른 자외선 발광 다이오드는, 기판; 상기 기판 상에 위치하는 n형 반도체층; 상기 n형 반도체층 상에 배치되고, 활성층 및 p형 반도체층을 포함하는 메사; 상기 n형 반도체층에 콘택하는 n 오믹 콘택층들; 상기 p형 반도체층에 콘택하는 p 오믹 콘택층; 상기 n 오믹 콘택층에 전기적으로 접속된 n 범프; 및 상기 p 오믹 콘택층에 전기적으로 접속된 p 범프를 포함하고, 상기 메사는 제1 도전형 반도체층을 노출시키는 복수의 비아들을 포함하되, 상기 메사는 길이 방향을 따라 기다란 직사각형 형상을 가지며, 상기 비아들은 상기 메사의 길이 방향에 수직한 방향으로 서로 평행하게 배열되고, 상기 n 오믹 콘택층들은 상기 메사의 주위에 노출된 제1 도전형 반도체층 및 상기 비아들에 노출된 제1 도전형 반도체층 상에 각각 형성된다.
본 발명의 또 다른 실시예에 따른 발광 다이오드는, 기판; 상기 기판 상에 위치하는 n형 반도체층; 상기 n형 반도체층 상에 배치되고, 활성층 및 p형 반도체층을 포함하는 메사; 상기 n형 반도체층에 콘택하는 n 오믹 콘택층들; 및 상기 p형 반도체층에 콘택하는 p 오믹 콘택층을 포함하고, 상기 메사는 제1 도전형 반도체층을 노출시키는 복수의 비아들을 포함하되, 상기 메사는 길이 방향을 따라 기다란 직사각형 형상을 가지며, 상기 메사는 상기 메사의 길이 방향을 따라 상기 메사의 중심을 지나는 면에 대해 거울면 대칭 구조를 가지며, 또한, 상기 메사의 길이 방향에 수직한 방향을 따라 상기 메사의 중심을 지나는 면에 대해 거울면 대칭 구조를 갖는다.
본 발명의 실시예들에 따르면, 메사의 길이 방향에 수직한 방향으로 서로 평행한 복수의 비아들을 갖는 메사를 통해 넓은 면적의 발광 면적을 확보할 수 있으며, 대칭 구조를 갖는 메사를 채택함으로써 메사 내에 전류를 고르게 분산시킬 수 있는 심자외선 발광 다이오드를 제공할 수 있다.
본 발명의 장점 및 특징들에 대해서는 상세한 설명에서 자세히 논의되거나 상세한 설명을 통해 명확해질 것이다.
도 1은 본 발명의 일 실시예에 따른 심자외선 발광 다이오드를 설명하기 위한 평면도이다.
도 2는 도 1의 절취선 A-A를 따라 취해진 단면도이다.
도 3은 본 발명의 일 실시예에 따른 메사를 설명하기 위한 개략적인 평면도이다.
도 4는 본 발명의 일 실시예에 따른 심자외선 발광 다이오드를 서브마운트에 실장한 것을 설명하기 위한 개략적인 단면도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 발명이 속하는 기술분야의 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 개재된 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
이하 설명되는 질화물계 반도체층들은 일반적으로 알려진 다양한 방법을 이용하여 성장될 수 있으며, 예를 들어, MOCVD(Metal Organic Chemical Vapor Deposition), MBE(Molecular Beam Epitaxy) 또는 HVPE(Hydride Vapor Phase Epitaxy) 등의 기술을 이용하여 성장될 수 있다. 다만, 이하 설명되는 실시예들에서는, 반도체층들이 MOCVD를 이용하여 성장 챔버 내에서 성장된 것으로 설명된다. 질화물계 반도체층들의 성장 과정에서, 성장 챔버 내에 유입되는 소스들은 일반적으로 알려진 소스를 이용할 수 있으며, 예를 들어, Ga 소스로 TMGa, TEGa 등을 이용할 수 있고, Al 소스로 TMAl, TEAl 등을 이용할 수 있으며, In 소스로 TMIn, TEIn 등을 이용할 수 있으며, N 소스로 NH 3를 이용할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
본 발명의 일 실시예에 따른 자외선 발광 다이오드는, 기판; 상기 기판 상에 위치하는 n형 반도체층; 상기 n형 반도체층 상에 배치되고, 활성층 및 p형 반도체층을 포함하는 메사; 상기 n형 반도체층에 콘택하는 n 오믹 콘택층들; 상기 p형 반도체층에 콘택하는 p 오믹 콘택층; 상기 n 오믹 콘택층에 전기적으로 접속된 n 범프; 및 상기 p 오믹 콘택층에 전기적으로 접속된 p 범프를 포함하고, 상기 메사는 제1 도전형 반도체층을 노출시키는 복수의 비아들을 포함하되, 상기 메사는 길이 방향을 따라 기다란 직사각형 형상을 가지며, 상기 비아들은 상기 메사의 길이 방향에 수직한 방향으로 서로 평행하게 배열되고, 상기 n 오믹 콘택층들은 상기 메사의 주위에 노출된 제1 도전형 반도체층 및 상기 비아들에 노출된 제1 도전형 반도체층 상에 각각 형성된다.
메사 내부에 복수의 비아들을 형성함으로써 메사 내부에 비발광 영역이 형성되는 것을 방지할 수 있다. 종래에는 메사의 폭이 넓은 경우, n 오믹 콘택층으로부터 메사 내부까지의 거리가 커져 비발광 면적이 형성된다. 이에 반해, 본원에서는 메사 내부에 복수의 비아들을 배치하고, 비아들 내에 n 오믹 콘택층을 형성함으로써 메사 내부에 전류를 고르게 분산시킬 수 있다.
한편, 상기 복수의 비아들은 서로 동일한 간격으로 이격될 수 있다. 이러한 간격은 비아들 사이의 메사 내부에 비발광 영역이 형성되지 않도록 조절될 수 있다.
나아가, 상기 메사는 상기 메사의 길이 방향을 따라 상기 메사의 중심을 지나는 면에 대해 거울면 대칭 구조를 가지며, 또한, 상기 메사의 길이 방향에 수직한 방향을 따라 상기 메사의 중심을 지나는 면에 대해 거울면 대칭 구조를 가질 수 있다.
메사가 상기와 같은 대칭 구조를 가짐으로써 메사의 특정 위치를 통해 전류가 집중되는 것을 방지할 수 있다.
한편, 상기 비아들 사이의 간격은 상기 비아의 일측 단부와 상기 메사의 일측 가장자리 사이의 간격과 동일하거나 그보다 클 수 있다. 또한, 상기 메사의 짧은 측 가장자리와 상기 비아 사이의 간격은 상기 비아들 사이의 간격과 동일하거나 그보다 클 수 있다.
한편, 상기 메사 주위에 노출된 제1 도전형 반도체층 상에 배치된 n 오믹 콘택층은 상기 메사를 둘러쌀 수 있다. 이에 따라, 메사의 전 영역에 걸쳐 전류를 고르게 분산시킬 수 있다.
한편, 상기 심자외선 발광 다이오드는 상기 n 오믹 콘택층 및 p 오믹 콘택층을 각각 덮는 n 캐핑층 및 p 캐핑층을 더 포함할 수 있으며, 상기 캐핑층들은 오믹 콘택층들의 상면 및 측면을 덮을 수 있다.
상기 심자외선 발광 다이오드는 상기 메사, 상기 n 오믹 콘택층 및 p 오믹 콘택층을 덮되, 상기 n 오믹 콘택층 및 p 오믹 콘택층 상부에 개구부들을 갖는 하부 절연층; 상기 하부 절연층 상에 배치되며, 상기 하부 절연층의 개구부들을 통해 상기 n 오믹 콘택층 및 p 오믹 콘택층에 각각 전기적으로 접속하는 n 패드 금속층 및 p 패드 금속층; 및 상기 n 패드 금속층 및 p 패드 금속층을 덮는 상부 절연층을 더 포함할 수 있으며, 상기 n 범프 및 p 범프는 상기 상부 절연층 상에 배치되며, 상기 상부 절연층의 개구부들을 통해 상기 n 패드 금속층 및 p 패드 금속층에 전기적으로 접할 수 있다.
나아가, 상기 n 패드 금속층은 반사 금속층을 포함할 수 있으며, 예를 들어 Al층을 포함할 수 있다.
또한, 상기 n 패드 금속층은 상기 메사의 측면을 통해 방출되는 광을 반사시킬 수 있다. 이에 따라, 메사의 측면을 통해 방출되어 손실되는 광을 줄일 수 있어 심자외선 발광 다이오드의 광 효율을 향상시킬 수 있다.
상기 심자외선 발광 다이오드는 상기 n 오믹 콘택층 및 p 오믹 콘택층을 각각 덮는 n 캐핑층 및 p 캐핑층을 더 포함하고, 상기 n 패드 금속층은 상기 n 캐피층에 접속되어 상기 n 오믹 콘택층에 전기적으로 접속할 수 있다.
나아가, 상기 n 캐핑층은 반사 금속층, 예를 들어, Al층을 포함할 수 있다. 이에 따라, 상기 n 캐핑층을 이용하여 n형 반도체층으로부터 방출되는 광을 반사시킬 수 있어 심자외선 발광 다이오드의 광 효율을 개선할 수 있다.
일 실시예에 있어서, 상기 n 패드 금속층은 상기 p 패드 금속층을 둘러쌀 수 있다. 그러나 본 발명이 반드시 이에 한정되는 것은 아니다.
본 발명의 또 다른 실시예에 따른 심자외선 발광 다이오드는, 기판; 상기 기판 상에 위치하는 n형 반도체층; 상기 n형 반도체층 상에 배치되고, 활성층 및 p형 반도체층을 포함하는 메사; 상기 n형 반도체층에 콘택하는 n 오믹 콘택층들; 및 상기 p형 반도체층에 콘택하는 p 오믹 콘택층을 포함하고, 상기 메사는 제1 도전형 반도체층을 노출시키는 복수의 비아들을 포함하되, 상기 메사는 길이 방향을 따라 기다란 직사각형 형상을 가지며, 상기 메사는 상기 메사의 길이 방향을 따라 상기 메사의 중심을 지나는 면에 대해 거울면 대칭 구조를 가지며, 또한, 상기 메사의 길이 방향에 수직한 방향을 따라 상기 메사의 중심을 지나는 면에 대해 거울면 대칭 구조를 갖는다.
메사가 대칭 구조를 가짐으로써 메사의 특정 위치를 통해 전류가 집중되는 것을 방지할 수 있어, 메사 내부에 전류를 고르게 분산시킬 수 있는 심자외선 발광 다이오드를 제공할 수 있다.
상기 비아들은 상기 메사의 길이 방향에 수직한 방향을 따라 기다란 형상을 가질 수 있으며, 서로 평행하게 배열될 수 있다. 비아들을 기다란 형상으로 형성함으로써 비아들 사이의 영역 뿐만 아니라 비아와 메사의 가장자리 사이의 영역에도 전류를 고르게 분산시킬 수 있다.
한편, 상기 n 오믹 콘택층들은 상기 메사 주위에서 상기 메사를 둘러싸는 n 오믹 콘택층 및 상기 비아들 내에 배치된 n 오믹 콘택층들을 포함할 수 있다.
한편, 상기 심자외선 발광 다이오드는 상기 n 오믹 콘택층들에 전기적으로 접속된 n 패드 금속층; 및 상기 p 오믹 콘택층에 전기적으로 접속된 p 패드 금속층들을 더 포함할 수 있으며, 상기 n 패드 금속층은 상기 p 패드 금속층들을 둘러쌀 수 있다.
상기 n 패드 금속층과 p 패드 금속층은 동일 공정에서 형성되어 동일 레벨에 위치할 수 있다.
상기 심자외선 발광 다이오드는 또한, 상기 메사, 상기 n 오믹 콘택층 및 p 오믹 콘택층을 덮는 하부 절연층을 더 포함할 수 있으며, 상기 n 패드 금속층 및 p 패드 금속층들은 상기 하부 절연층 상에 배치되고, 상기 하부 절연층에 형성된 개구부들을 통해 상기 n 오믹 콘택층 및 p 오믹 콘택층에 각각 전기적으로 접속할 수 있다.
나아가, 상기 심자외선 발광 다이오드는 상기 n 패드 금속층 및 p 패드 금속층들을 덮는 상부 절연층; 상기 상부 절연층 상에 배치된 n 범프 및 p 범프를 더 포함할 수 있으며, 상기 n 범프는 상기 n 패드 금속층에 전기적으로 접속되고, 상기 p 범프는 상기 p 패드 금속층들에 전기적으로 접속될 수 있다.
이하, 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 심자외선 발광 다이오드를 설명하기 위한 개략적인 평면도이고, 도 2는 도 1의 절취선 A-A를 따라 취해진 단면도이다. 한편, 도 3은 본 발명의 일 실시예에 따른 메사를 설명하기 위한 개략적인 평면도이다.
도 1, 도 2 및 도 3을 참조하면, 본 실시예에 따른 자외선 발광 다이오드는, 기판(121), n형 반도체층(123), 활성층(125), p형 반도체층(127), n 오믹 콘택층(129a), p 오믹 콘택층(129b), n 캐핑층(131a), p 캐핑층(131b), 하부 절연층(132), n 패드 금속층(133a), p 패드 금속층(133b), 상부 절연층(135), n 범프(137a) 및 p 범프(137b), 그리고 반사 방지층(139)을 포함할 수 있다.
기판(121)은 질화물계 반도체를 성장시킬 수 있는 기판이면 한정되지 않으며, 예를 들어, 사파이어 기판, 실리콘 기판, 실리콘 카바이드 기판, 또는 스피넬 기판과 같은 이종 기판을 포함할 수 있고, 또한, 질화갈륨 기판, 질화알루미늄 기판 등과 같은 동종 기판을 포함할 수 있다.
n형 반도체층(123)은 기판(121) 상에 위치한다. n형 반도체층(123)은 예를 들어 AlN 버퍼층(약 3.79㎛) 및 n형 AlGaN층을 포함할 수 있다. n형 AlGaN층은 Al 몰비가 0.8 이상인 하부 n형 AlGaN층(약 2.15㎛), Al 몰비가 0.7 내지 0.8인 중간 AlGaN층(1.7nm) 및 약 66.5nm 두께의 상부 n형 AlGaN층을 포함할 수 있다. n형 반도체층(123)은 활성층에서 생성된 광이 투과할 수 있도록 활성층보다 높은 밴드갭을 갖는 질화물계 반도체로 형성된다. 사파이어 기판(121) 상에 질화갈륨계 반도체층을 성장시키는 경우, n형 반도체층(123)은 통상 결정 품질을 개선하기 위해 복수의 층들을 포함할 수 있다.
메사(M)는 n형 반도체층(123)의 일부 영역 상에 배치된다. 메사(M)는 활성층(125) 및 p형 반도체층(127)을 포함한다. 일반적으로 n형 반도체층(123), 활성층(125) 및 p형 반도체층(127)을 순차로 성장한 후, p형 반도체층(127) 및 활성층(125)을 메사 식각 공정을 통해 패터닝함으로써 메사(M)가 형성된다.
활성층(125)은 웰층 및 장벽층을 포함하는 단일 양자우물구조 또는 다중양자우물 구조일 수 있다. 웰층은 AlGaN 또는 AlInGaN로 형성될 수 있으며, 장벽층은 웰층보다 밴드갭이 넓은 AlGaN 또는 AlInGaN으로 형성될 수 있다. 예컨대, 각 웰층은 Al 몰비가 약 0.5인 AlGaN으로 두께 약 3.1nm로 형성되고, 각 장벽층은 Al의 몰비가 0.7 이상인 AlGaN으로 두께는 약 9nm 이상으로 형성될 수 있다. 특히, 첫 번째 장벽층은 12nm 이상의 두께로 다른 장벽층에 비해 더 두껍게 형성될 수 있다. 한편, 각 웰층의 상하에 접하여 Al 몰비가 0.7 내지 0.8인 AlGaN층들이 각각 약 1nm의 두께로 배치될 수 있다. 다만, 마지막 웰층 상에 접하는 AlGaN층의 Al 몰비는 전자블록층과 접하는 것을 고려하여 0.8 이상일 수 있다.
한편, p형 반도체층(127)은 전자블록층 및 p형 GaN 콘택층을 포함할 수 있다. 전자 블록층은 활성층으로부터 전자가 p형 반도체층으로 오버플로우하는 것을 방지하여 전자와 정공의 재결합율을 향상시킨다. 전자 블록층은 예를 들어 Al 몰비가 약 0.8인 p형 AlGaN으로 형성될 수 있으며, 예를 들어 55nm의 두께로 형성될 수 있다. 한편, p형 GaN 콘택층은 약 300nm의 두께로 형성될 수 있다.
도 3에 잘 도시되 바와 같이, 상기 메사(M)는 일 방향으로 기다란 직사각형 외형을 가질 수 있으며, n형 반도체층(123)을 노출시키는 복수의 비아들(127a)을 포함한다. 비아들(127a)은 각각 기다란 형상을 가질 수 있으며, 메사(M)의 길이 방향에 수직한 방향으로 배치될 수 있다. 비아들(127a)은 서로 이격되어 평행하게 배열될 수 있으며, 나아가, 비아들(127a)이 서로 동일한 간격(s1)으로 이격될 수 있다. 한면, 비아(127a)의 길이 방향의 일 단부와 그에 인접한 메사(M)의 가장자리 사이의 간격(s2)은 비아들(127a) 사이의 간격(s1)과 동일하거나 그보다 작을 수 있다. 또한, 메사(M)의 짧은 가장자리와 그에 인접한 비아(127a) 사이의 간격(s3)은 비아들(127a) 사이의 간격(s1)과 같거나 그보다 클 수 있다.
나아가, 메사(M)는 메사의 길이 방향을 따라 메사의 중심을 가로지르는 면에 대해 거울면 대칭 구조를 가지며, 또한, 메사의 길이 방향에 수직한 방향을 따라 메사의 중심을 가로지르는 면에 대해서도 거울면 대칭 구조를 가질 수 있다. 이러한 형상에 의해 메사(M) 내에서 전류를 고르게 분산시킬 수 있다.
다시 도 1 및 도 2를 참조하면, 메사(M) 주위 및 비아들(127a)에 노출된 n형 반도체층(123) 상에 n 오믹 콘택층(129a)이 배치된다. n 오믹 콘택층(129a)은 복수의 금속층들을 증착한 후, 이 금속층들을 급속 얼로잉 공정(rapid thermal alloy: RTA)을 통해 합금화함으로써 형성될 수 있다. 예를 들어, n 오믹 콘택층(129a)은 Cr/Ti/Al/Ti/Au를 순차적으로 증착한 후, RTA 공정으로 합금화처리할 수 있다. 따라서, n 오믹 콘택층(129a)은 Cr, Ti, Al, Au를 함유하는 얼로이층이 된다.
상기 n 오믹 콘택층(129a)은 메사(M) 둘레를 따라 메사(M)를 둘러싼다. 또한, n 오믹 콘택층(129a)은 비아들(127a) 내에 배치된다. 메사(M) 둘레를 따라 메사(M)를 둘러싸는 n 오믹 콘택층(129a)의 폭(w1)은 비아들(127a) 내에 배치된 n 오믹 콘택층(129a)의 폭(w2)보다 작을 수 있다. 비아들(127a) 내에 배치된 n 오믹 콘택층(129a)의 폭(w2)을 메사 주위의 n 오믹 콘택층의 폭(w1)보다 크게 함으로써 메사(M) 내부에 전류를 쉽게 공급할 수 있다. 폭(w1)은 예를 들어 5 내지 30um 범위 내일 수 있으며, 폭(w2)은 10 내지 40um 범위 내일 수 있다.
n 오믹 콘택층(129a)은 메사(M)로부터 일정 간격 이격된다. 따라서, 메사(M)와 n 오믹 콘택층(129a) 사이에는 n 오믹 콘택층(129a)이 없는 영역이 형성된다. n 오믹 콘택층(129a)과 메사(M) 사이의 이격 거리는 메사(M) 둘레를 따라 일정할 수 있으나, 반드시 이에 한정되는 것은 아니다.
n 오믹 콘택층(129a)이 형성된 후, 메사(M) 상에 p 오믹 콘택층(129b)이 형성된다. p 오믹 콘택층(129b)은 예를 들어, Ni/Au를 증착한 후 RTA 공정을 통해 형성될 수 있다. p 오믹 콘택층(129b)은 p형 반도체층(127)에 오믹 콘택하며, 메사(M) 상부 영역의 대부분, 예컨대 80% 이상을 덮는다.
한편, n 오믹 콘택층(129a) 및 p 오믹 콘택층(129b) 상에 각각 n 캐핑층(131a) 및 p 캐핑층(131b)이 형성될 수 있다. n 및 p 캐핑층들(131a, 131b)은 n 오믹 콘택층(129a) 및 p 오믹 콘택층(129b)의 상면 및 측면을 덮을 수 있다. 이들 캐핑층들(131a, 131b)은 반사 금속층, 예컨대, Al층을 포함할 수 있으며, 구체적으로 Cr/Al/Ti/Ni/Ti/Ni/Ti/Ni/Au/Ti로 형성될 수 있다. 특히, n 캐핑층(131a)은 n 오믹 콘택층(129a)보다 더 큰 폭을 가지며, 따라서, n형 반도체층(123)을 통해 방출되는 광을 반사시키는 반사층(제1 반사층)으로 기능할 수 있다. 나아가, n 캐핑층(131a)은 메사(M)보다 낮은 높이를 가질 수 있으며, 따라서, n 캐핑층(131a)의 상면은 메사(M)의 상면보다 아래에 위치할 수 있다.
하부 절연층(132)은 메사(M)를 덮으며, 아울러, n 캐핑층(131a) 및 p 캐핑층(131b)을 덮는다. 하부 절연층(132)은 또한, 메사(M) 주위 및 비아들(127a) 내에 노출된 n형 반도체층(123)을 덮는다. 한편, 하부 절연층(132)은 n 오믹 콘택층(129a)에 전기적 접속을 허용하기 위한 개구부들(132a) 및 p 오믹 콘택층(129b)에 전기적 접속을 허용하기 위한 개구부들(132b)을 갖는다. 하부 절연층(132)을 식각함으로 캐핑층들(131a, 131b)을 노출시키는 개구부들(132a, 132b)이 형성될 수 있다. 이때, 노출되는 캐피층들(131a, 131b) 상면의 Ti층은 식각 공정에 의해 제거될 수 있다.
하부 절연층(132)은 예를 들어 SiO 2로 형성될 수 있으나, 이에 한정되는 것은 아니며, 분포 브래그 반사기로 형성될 수도 있다.
한편, n 패드 금속층(133a) 및 p 패드 금속층(133b)이 하부 절연층(132) 상에 배치된다. n 패드 금속층(133a) 및 p 패드 금속층(133b)은 동일한 금속층으로 동일 공정에서 함께 형성되어 동일 레벨, 즉, 하부 절연층(132) 상에 배치될 수 있다. n 및 p 패드 금속층(133a, 133b)은 높은 반사율을 갖기 위해 반사 금속층, 예를 들어 Al층을 포함할 수 있다. 예컨대, n 및 p 패드 금속층(133a, 133b)은 캐핑층(131a, 131b)과 동일한 층 구조로 형성될 수 있다.
n 패드 금속층(133a)은 하부 절연층(132)의 개구부들(132a)을 통해 n 오믹 콘택층들(129a)에 전기적으로 접속한다. n 오믹 콘택층들(129a)은 n 패드 금속층(133a)에 의해 서로 전기적으로 연결된다. n 패드 금속층(133a)은 메사(M) 아래에 위치하는 n 오믹 콘택층들(129a)로부터 메사(M) 상부로 연장할 수 있다.
한편, p 패드 금속층들(133b)이 각각 하부 절연층(132)의 개구부들(132b)을 통해 p 오믹 콘택층들(129b)에 전기적으로 연결될 수 있다. p 패드 금속층들(133b)은 서로 이격되며, 각각 n 패드 금속층들(133a)에 의해 둘러싸일 수 있다.
n 패드 금속층(133a)은 메사(M)의 측면을 통해 방출된 광을 반사시키는 반사층(제2 반사층)으로 기능할 수 있으며, 이에 따라, 발광 다이오드의 광 효율을 향상시킨다. 또한, n 캐핑층(131a) 및 n 패드 금속층(133a)은 메사(M)와 n 오믹 콘택층(129a) 사이의 영역에 노출된 n형 반도체층(123)으로부터 방출되는 광을 반사시킬 수 있다.
상부 절연층(135)은 n 패드 금속층(133a) 및 p 패드 금속층(133b)을 덮는다. 다만, 상부 절연층(135)은 n 패드 금속층(133a)을 노출시키는 개구부들(135a) 및 메사(M) 상부에 p 패드 금속층(133b)을 노출시키는 개구부들(135b)을 갖는다. 개구부(135a)는 비아(127a)를 따라 기다란 형상을 갖도록 형성될 수 있다. 도시한 바와 같이, 개구부들(135a)은 메사(M)의 단축 방향을 따라 메사의 중심을 지나는 선에 대해 위쪽에 배치될 수 있다. 한편, 개구부들(135b)은 메사(M)의 단축 방향을 따라 메사의 중심을 지나는 선에 대해 아래쪽에 배치될 수 있다. 상부 절연층(135)은 예를 들어, 실리콘 질화물 또는 실리콘 산화물로 형성될 수 있다.
n 범프(137a) 및 p 범프(137b)는 상부 절연층(135) 상에 위치한다. n 범프(137a)는 개구부(135a)를 덮고 개구부(135a)를 통해 n 패드 금속층(133a)에 접속한다. n 범프(137a)는 n 패드 금속층(133a) 및 n 오믹 콘택층(129a)을 통해 n형 반도체층(123)에 전기적으로 접속된다. n 범프(137a) 및 p 범프(137b)의 바깥쪽 가장자리는 메사(M)를 둘러싸는 n 오믹 콘택층(129a) 상에 위치할 수 있다.
p 범프(137b)는 개구부들(135b)을 덮고 개구부들(135b)을 통해 p 패드 금속층들(133b)에 접속한다. p 범프(137b)는 p 패드 금속층(133b) 및 p 오믹 콘택층(129b)을 통해 p형 반도체층(127)에 전기적으로 접속된다. p 패드 금속층들(133b)은 p 범프(137b)를 통해 서로 전기적으로 연결될 수 있다.
n 범프(137a) 및 p 범프(137b)는 예를 들어 Ti/Au/Cr/Au로 형성될 수 있다. 도 1에 도시된 바와 같이, n 범프(137a)와 p 범프(137b)는 메사(M) 길이 방향을 따라 배치될 수 있다. n 범프(137a)와 p 범프(137b)는 약 90um 이격될 수 있다. n 범프(137a)와 p 범프(137b)의 간격을 좁게 함으로써 n 범프(137a) 및 p 범프(137b)의 면적을 상대적으로 넓게 할 수 있다. 이에 따라, 발광 다이오드에서 생성된 열을 쉽게 방출할 수 있어 발광 다이오드의 성능을 향상시킬 수 있다.
나아가, 상기 개구부들(135a, 135b)은 n 범프(137a) 및 p 범프(137b)로 가려지며, 따라서 외부로부터 수분이나 솔더 등이 개구부들(135a, 135b)을 통해 침투하는 것이 방지될 수 있어 신뢰성이 향상된다.
한편, 도 2에 도시된 바와 같이, n 범프(137a) 및 p 범프(137b)의 상면은 메사(M) 및 n 패드 금속층(133a)의 높이 차이 등에 기인하여 평탄하지 않을 수 있다.
반사 방지층(139)은 기판(121)의 광 방출면 측에 배치된다. 반사 방지층(139)은 SiO2와 같은 투명 절연층을 예를 들어 자외선 파장의 1/4의 정수배 두께로 형성될 수 있다. 이와 달리, 반사 방지층(139)으로 굴절률이 서로 다른 층들을 반복 적층한 밴드패스 필터가 사용될 수도 있다.
도 4는 본 발명의 일 실시예에 따른 심자외선 발광 다이오드를 서브마운트에 실장한 것을 설명하기 위한 개략적인 단면도이다.
도 4를 참조하면, 상기 심자외선 발광 다이오드는 서브 마운트 기판(200) 상에 플립 본딩된다. 서브 마운트 기판(200)은 예를 AlN와 같은 절연성 기판 상에 전극 패드들(201a, 201b)을 가질 수 있다.
n 범프(137a) 및 p 범프(137b)는 솔더 페이스트(203a, 203b)를 통해 서브 마운트 기판(200)의 전극 패드들(201a, 201b)에 본딩될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 열 초음파 본딩 기술 또는 AuSN을 이용한 솔더 본딩을 이용하여 심자외선 발광 다이오드를 서브마운트 기판(200)에 본딩할 수도 있다.
이상, 상기 실시예들은 본 발명의 특허청구범위에 의한 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변형과 변경이 가능하고, 본 발명은 특허청구범위에 의한 기술적 사상을 모두 포함한다.

Claims (23)

  1. 기판;
    상기 기판 상에 위치하는 n형 반도체층;
    상기 n형 반도체층 상에 배치되고, 활성층 및 p형 반도체층을 포함하는 메사;
    상기 n형 반도체층에 콘택하는 n 오믹 콘택층들;
    상기 p형 반도체층에 콘택하는 p 오믹 콘택층;
    상기 n 오믹 콘택층에 전기적으로 접속된 n 범프; 및
    상기 p 오믹 콘택층에 전기적으로 접속된 p 범프를 포함하고,
    상기 메사는 제1 도전형 반도체층을 노출시키는 복수의 비아들을 포함하되,
    상기 메사는 길이 방향을 따라 기다란 직사각형 형상을 가지며,
    상기 비아들은 상기 메사의 길이 방향에 수직한 방향으로 서로 평행하게 배열되고,
    상기 n 오믹 콘택층들은 상기 메사의 주위에 노출된 제1 도전형 반도체층 및 상기 비아들에 노출된 제1 도전형 반도체층 상에 각각 형성된 심자외선 발광 다이오드.
  2. 청구항 1에 있어서,
    상기 복수의 비아들은 서로 동일한 간격으로 이격된 심자외선 발광 다이오드.
  3. 청구항 2에 있어서,
    상기 메사는 상기 메사의 길이 방향을 따라 상기 메사의 중심을 지나는 면에 대해 거울면 대칭 구조를 가지며, 또한, 상기 메사의 길이 방향에 수직한 방향을 따라 상기 메사의 중심을 지나는 면에 대해 거울면 대칭 구조를 갖는 심자외선 발광 다이오드.
  4. 청구항 3에 있어서,
    상기 비아들 사이의 간격은 상기 비아의 일측 단부와 상기 메사의 일측 가장자리 사이의 간격과 동일하거나 그보다 큰 심자외선 발광 다이오드.
  5. 청구항 4에 있어서,
    상기 메사의 짧은 측 가장자리와 상기 비아 사이의 간격은 상기 비아들 사이의 간격과 동일하거나 그보다 큰 심자외선 발광 다이오드.
  6. 청구항 1에 있어서,
    상기 메사 주위에 노출된 제1 도전형 반도체층 상에 배치된 n 오믹 콘택층은 상기 메사를 둘러싸는 심자외선 발광 다이오드.
  7. 청구항 1에 있어서,
    상기 n 오믹 콘택층 및 p 오믹 콘택층을 각각 덮는 n 캐핑층 및 p 캐핑층을 더 포함하되, 상기 캐핑층들은 오믹 콘택층들의 상면 및 측면을 덮는 심자외선 발광 다이오드.
  8. 청구항 1에 있어서,
    상기 메사, 상기 n 오믹 콘택층 및 p 오믹 콘택층을 덮되, 상기 n 오믹 콘택층 및 p 오믹 콘택층 상부에 개구부들을 갖는 하부 절연층;
    상기 하부 절연층 상에 배치되며, 상기 하부 절연층의 개구부들을 통해 상기 n 오믹 콘택층 및 p 오믹 콘택층에 각각 전기적으로 접속하는 n 패드 금속층 및 p 패드 금속층; 및
    상기 n 패드 금속층 및 p 패드 금속층을 덮는 상부 절연층을 더 포함하되,
    상기 n 범프 및 p 범프는 상기 상부 절연층 상에 배치되며, 상기 상부 절연층의 개구부들을 통해 상기 n 패드 금속층 및 p 패드 금속층에 전기적으로 접속하는 심자외선 발광 다이오드.
  9. 청구항 8에 있어서,
    상기 n 패드 금속층은 Al층을 포함하는 심자외선 발광 다이오드.
  10. 청구항 9에 있어서,
    상기 n 패드 금속층은 상기 메사의 측면을 통해 방출되는 광을 반사시키는 심자외선 발광 다이오드.
  11. 청구항 8에 있어서,
    상기 n 오믹 콘택층 및 p 오믹 콘택층을 각각 덮는 n 캐핑층 및 p 캐핑층을 더 포함하고,
    상기 n 패드 금속층은 상기 n 캐피층에 접속되어 상기 n 오믹 콘택층에 전기적으로 접속하는 심자외선 발광 다이오드.
  12. 청구항 11에 있어서,
    상기 n 캐핑층은 Al층을 포함하는 심자외선 발광 다이오드.
  13. 청구항 8에 있어서,
    상기 n 패드 금속층은 상기 p 패드 금속층을 둘러싸는 심자외선 발광 다이오드.
  14. 기판;
    상기 기판 상에 위치하는 n형 반도체층;
    상기 n형 반도체층 상에 배치되고, 활성층 및 p형 반도체층을 포함하는 메사;
    상기 n형 반도체층에 콘택하는 n 오믹 콘택층들; 및
    상기 p형 반도체층에 콘택하는 p 오믹 콘택층을 포함하고,
    상기 메사는 제1 도전형 반도체층을 노출시키는 복수의 비아들을 포함하되,
    상기 메사는 길이 방향을 따라 기다란 직사각형 형상을 가지며,
    상기 메사는 상기 메사의 길이 방향을 따라 상기 메사의 중심을 지나는 면에 대해 거울면 대칭 구조를 가지며, 또한, 상기 메사의 길이 방향에 수직한 방향을 따라 상기 메사의 중심을 지나는 면에 대해 거울면 대칭 구조를 갖는 심자외선 발광 다이오드.
  15. 청구항 14에 있어서,
    상기 비아들은 상기 메사의 길이 방향에 수직한 방향을 따라 기다란 형상을 가지며, 서로 평행하게 배열된 심자외선 발광 다이오드.
  16. 청구항 15에 있어서,
    상기 n 오믹 콘택층들은 상기 메사 주위에서 상기 메사를 둘러싸는 n 오믹 콘택층 및 상기 비아들 내에 배치된 n 오믹 콘택층들을 포함하는 심자외선 발광 다이오드.
  17. 청구항 16에 있어서,
    상기 n 오믹 콘택층들에 전기적으로 접속된 n 패드 금속층; 및
    상기 p 오믹 콘택층에 전기적으로 접속된 p 패드 금속층들을 더 포함하되,
    상기 n 패드 금속층은 상기 p 패드 금속층들을 둘러싸는 심자외선 발광 다이오드.
  18. 청구항 17에 있어서,
    상기 n 패드 금속층과 p 패드 금속층은 동일 공정에서 형성되어 동일 레벨에 위치하는 심자외선 발광 다이오드.
  19. 청구항 18에 있어서,
    상기 메사, 상기 n 오믹 콘택층 및 p 오믹 콘택층을 덮는 하부 절연층을 더 포함하고,
    상기 n 패드 금속층 및 p 패드 금속층들은 상기 하부 절연층 상에 배치되며, 상기 하부 절연층에 형성된 개구부들을 통해 상기 n 오믹 콘택층 및 p 오믹 콘택층에 각각 전기적으로 접속하는 심자외선 발광 다이오드.
  20. 청구항 19에 있어서,
    상기 n 패드 금속층 및 p 패드 금속층들을 덮는 상부 절연층;
    상기 상부 절연층 상에 배치된 n 범프 및 p 범프를 더 포함하되,
    상기 n 범프는 상기 n 패드 금속층에 전기적으로 접속되고, 상기 p 범프는 상기 p 패드 금속층들에 전기적으로 접속된 심자외선 발광 다이오드.
  21. 기판;
    상기 기판 상에 위치하는 n형 반도체층;
    상기 n형 반도체층 상에 배치되고, 활성층 및 p형 반도체층을 포함하고,
    상기 n형 반도체층을 노출시키는 복수의 비아를 포함하는 메사;
    상기 메사 주위에 노출된 n형 반도체층 및 상기 복수의 비아에 노출된 n형 반도체층에 각각 콘택하는 n 오믹 콘택층들;
    상기 n 오믹 콘택층들의 상면 및 측면을 덮는 제1 반사층들;
    상기 제1 반사층들에 접속된 제2 반사층;
    상기 제2 반사층에 접속된 n 범프; 및
    상기 p형 반도체층에 전기적으로 접속된 p 범프를 포함하고,
    상기 n 오믹 콘택층, 상기 제1 반사층들 및 상기 제2 반사층은 Al을 포함하는 심자외선 발광 다이오드.
  22. 청구항 21에 있어서,
    상기 메사 주위에서 상기 n형 반도체층에 콘택하는 n 오믹 콘택층의 폭은 상기 비아 내에서 상기 n형 반도체층에 콘택하는 n 오믹 콘택층의 폭보다 좁은 심자외선 발광 다이오드.
  23. 청구항 21에 있어서,
    상기 제1 반사층들은 상기 메사보다 낮게 위치하며,
    상기 제2 반사층은 상기 제1 반사층들로부터 상기 메사 상부로 연장하는 심자외선 발광 다이오드.
PCT/KR2019/017224 2019-01-14 2019-12-06 심자외선 발광 다이오드 WO2020149531A1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
MX2021008254A MX2021008254A (es) 2019-01-14 2019-12-06 Diodo emisor de luz ultravioleta profunda.
CA3126688A CA3126688A1 (en) 2019-01-14 2019-12-06 Deep ultraviolet light-emitting diode
BR112021013831-5A BR112021013831A2 (pt) 2019-01-14 2019-12-06 Diodo emissor de luz uv profunda
EP19910067.8A EP3913693A4 (en) 2019-01-14 2019-12-06 DEEP ULTRAVIOLET LIGHTING DIODE
US17/344,691 US11942573B2 (en) 2019-01-14 2021-06-10 Deep UV light emitting diode
ZA2021/05784A ZA202105784B (en) 2019-01-14 2021-08-13 Deep ultraviolet light-emitting diode

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190004547A KR20200088042A (ko) 2019-01-14 2019-01-14 심자외선 발광 다이오드
KR10-2019-0004547 2019-01-14

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/344,691 Continuation US11942573B2 (en) 2019-01-14 2021-06-10 Deep UV light emitting diode

Publications (1)

Publication Number Publication Date
WO2020149531A1 true WO2020149531A1 (ko) 2020-07-23

Family

ID=71613371

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2019/017224 WO2020149531A1 (ko) 2019-01-14 2019-12-06 심자외선 발광 다이오드

Country Status (9)

Country Link
US (1) US11942573B2 (ko)
EP (1) EP3913693A4 (ko)
KR (1) KR20200088042A (ko)
CN (1) CN111509096A (ko)
BR (1) BR112021013831A2 (ko)
CA (1) CA3126688A1 (ko)
MX (1) MX2021008254A (ko)
WO (1) WO2020149531A1 (ko)
ZA (2) ZA202105784B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113644177B (zh) * 2021-08-10 2022-12-09 厦门三安光电有限公司 发光二极管及发光装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120016424A (ko) * 2010-08-16 2012-02-24 한국광기술원 멀티셀 구조를 갖는 발광다이오드 및 그 제조방법
KR20150146204A (ko) * 2014-06-23 2015-12-31 서울바이오시스 주식회사 발광 다이오드 및 그 제조 방법
KR20160053138A (ko) * 2014-10-31 2016-05-13 서울바이오시스 주식회사 고효율 발광 장치
WO2017034356A1 (ko) * 2015-08-25 2017-03-02 엘지이노텍 주식회사 발광소자 및 이를 포함하는 발광소자 패키지
KR20180008198A (ko) * 2016-07-15 2018-01-24 서울바이오시스 주식회사 자외선 발광 다이오드

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101546929B1 (ko) * 2013-09-24 2015-08-25 서울바이오시스 주식회사 발광 다이오드 및 그것을 갖는 발광 다이오드 모듈
KR20160027875A (ko) * 2014-08-28 2016-03-10 서울바이오시스 주식회사 발광소자
KR102641239B1 (ko) * 2015-07-10 2024-02-29 서울바이오시스 주식회사 발광 다이오드, 그것을 제조하는 방법 및 그것을 갖는 발광 소자 모듈
CN111129248B (zh) * 2016-01-13 2024-03-08 首尔伟傲世有限公司 紫外线发光元件
KR102495483B1 (ko) * 2016-05-03 2023-02-06 서울바이오시스 주식회사 복수의 발광셀들을 갖는 발광 다이오드 및 그것을 갖는 발광 소자
US10818823B2 (en) * 2016-08-26 2020-10-27 Stanley Electric Co., Ltd. Group III nitride semiconductor light-emitting element and wafer including such element configuration

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120016424A (ko) * 2010-08-16 2012-02-24 한국광기술원 멀티셀 구조를 갖는 발광다이오드 및 그 제조방법
KR20150146204A (ko) * 2014-06-23 2015-12-31 서울바이오시스 주식회사 발광 다이오드 및 그 제조 방법
KR20160053138A (ko) * 2014-10-31 2016-05-13 서울바이오시스 주식회사 고효율 발광 장치
WO2017034356A1 (ko) * 2015-08-25 2017-03-02 엘지이노텍 주식회사 발광소자 및 이를 포함하는 발광소자 패키지
KR20180008198A (ko) * 2016-07-15 2018-01-24 서울바이오시스 주식회사 자외선 발광 다이오드

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3913693A4 *

Also Published As

Publication number Publication date
BR112021013831A2 (pt) 2021-09-21
KR20200088042A (ko) 2020-07-22
US20210305459A1 (en) 2021-09-30
US11942573B2 (en) 2024-03-26
MX2021008254A (es) 2021-10-13
CA3126688A1 (en) 2020-07-23
EP3913693A4 (en) 2022-10-26
CN111509096A (zh) 2020-08-07
ZA202212530B (en) 2023-04-26
ZA202105784B (en) 2023-12-20
EP3913693A1 (en) 2021-11-24

Similar Documents

Publication Publication Date Title
WO2018012807A1 (ko) 자외선 발광 다이오드
JP4976849B2 (ja) 半導体発光素子
US6281524B1 (en) Semiconductor light-emitting device
KR101017394B1 (ko) 발광 소자 및 그것을 제조하는 방법
KR101250964B1 (ko) 발광다이오드 장치
KR20170007117A (ko) 발광 다이오드, 그것을 제조하는 방법 및 그것을 갖는 발광 소자 모듈
KR102381866B1 (ko) 자외선 발광 다이오드
JP2010067891A (ja) 発光素子
US20220149241A1 (en) Vertical light-emitting diode
WO2020149531A1 (ko) 심자외선 발광 다이오드
US20130113005A1 (en) Semiconductor light emitting device and fabrication method thereof
US10096646B2 (en) Light-emitting unit
WO2014193109A1 (en) Light emitting diode having plurality of light emitting elements and method of fabricating the same
US20240222562A1 (en) Deep uv light emitting diode
WO2021194315A1 (ko) 반도체 발광소자
KR20120016831A (ko) 반도체 발광 소자 및 그 제조방법
OA20247A (en) Deep ultraviolet light-emitting diode.
KR20170082872A (ko) 발광소자
OA20478A (en) "Vertical light-emitting diode"
CN114497300A (zh) 发光二极管和发光装置
KR101735672B1 (ko) 발광 소자 및 발광 소자 패키지
WO2015076554A1 (ko) 반도체 발광소자

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19910067

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 3126688

Country of ref document: CA

NENP Non-entry into the national phase

Ref country code: DE

REG Reference to national code

Ref country code: BR

Ref legal event code: B01A

Ref document number: 112021013831

Country of ref document: BR

ENP Entry into the national phase

Ref document number: 2019910067

Country of ref document: EP

Effective date: 20210816

ENP Entry into the national phase

Ref document number: 112021013831

Country of ref document: BR

Kind code of ref document: A2

Effective date: 20210713