WO2021194315A1 - 반도체 발광소자 - Google Patents

반도체 발광소자 Download PDF

Info

Publication number
WO2021194315A1
WO2021194315A1 PCT/KR2021/003799 KR2021003799W WO2021194315A1 WO 2021194315 A1 WO2021194315 A1 WO 2021194315A1 KR 2021003799 W KR2021003799 W KR 2021003799W WO 2021194315 A1 WO2021194315 A1 WO 2021194315A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
semiconductor layer
semiconductor
layer
emitting unit
Prior art date
Application number
PCT/KR2021/003799
Other languages
English (en)
French (fr)
Inventor
이성기
전수근
박준천
이성규
Original Assignee
주식회사 에스엘바이오닉스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 에스엘바이오닉스 filed Critical 주식회사 에스엘바이오닉스
Priority to US17/790,178 priority Critical patent/US20230052879A1/en
Publication of WO2021194315A1 publication Critical patent/WO2021194315A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Definitions

  • the present disclosure relates generally to a semiconductor light emitting device (SEMICONDUCTOR LIGHT EMITTING DEVICE), in particular, to a semiconductor light emitting device with high output efficiency.
  • the semiconductor light emitting device means a semiconductor optical device that generates light through recombination of electrons and holes, for example, a group III nitride semiconductor light emitting device (LED, LD).
  • the group III nitride semiconductor is composed of a compound composed of Al(x)Ga(y)In(1-x-y)N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x+y ⁇ 1).
  • a GaAs-based semiconductor light emitting device used for red light emission may be exemplified.
  • FIG. 1 is a view showing an example of a conventional semiconductor light emitting device.
  • the semiconductor light emitting device includes a growth substrate 10 (eg, a sapphire substrate), a buffer layer 20 as a plurality of semiconductor layers on the growth substrate 10, and a first semiconductor layer 30 having a first conductivity (eg, an n-type GaN layer). ), an active layer 40 that generates light through recombination of electrons and holes (eg, INGaN/(In)GaN MQWs), and a second semiconductor layer 50 having a second conductivity different from the first conductivity (eg, p-type GaN) layers) are sequentially deposited.
  • the buffer layer 20 may be omitted.
  • a light-transmitting conductive film 60 for current diffusion and an electrode 70 serving as a bonding pad are formed thereon, and an electrode 80 serving as a bonding pad is formed on the etched exposed first semiconductor layer 14: Yes : Cr/Ni/Au laminated metal pad) is formed.
  • a semiconductor light emitting device of the form shown in FIG. 1 is particularly referred to as a lateral chip.
  • the growth substrate 10 side is electrically connected to the outside, it becomes a mounting surface.
  • FIG. 2 is a view showing another example of the semiconductor light emitting device disclosed in US Patent No. 7,262,436. Drawing symbols have been changed for convenience of explanation.
  • the semiconductor light emitting device includes a growth substrate 10, a first semiconductor layer 30 having a first conductivity on the growth substrate 10, an active layer 40 that generates light through recombination of electrons and holes, a first conductivity and A second semiconductor layer 50 having a different second conductivity is sequentially deposited, and three-layered electrode films 90 , 91 , 92 for reflecting light toward the growth substrate 10 are formed thereon.
  • the first electrode film 90 may be an Ag reflective film
  • the second electrode film 91 may be a Ni diffusion preventing film
  • the third electrode film 92 may be an Au bonding layer.
  • An electrode 80 functioning as a bonding pad is formed on the etched exposed first semiconductor layer 30 .
  • the semiconductor light emitting device chip of the form shown in FIG. 2 is referred to as a flip chip.
  • the electrode 80 formed on the first semiconductor layer 30 is at a lower height than the electrode films 90 , 91 , and 92 formed on the second semiconductor layer, but may be formed at the same height. you can also make it
  • the reference of the height may be the height from the growth substrate 10 .
  • the semiconductor light emitting device includes a vertical chip in addition to a lateral chip or a flip chip.
  • FIG. 3 is a view showing another example of the semiconductor light emitting device described in Korean Patent Application Laid-Open No. 2015-0055390. For convenience of explanation, some reference numerals have been changed.
  • the semiconductor light emitting device is a flip chip, a growth substrate 10 (eg, a sapphire substrate), a plurality of semiconductor layers on the growth substrate 10, a buffer layer 20, and a first semiconductor layer 30 having a first conductivity (eg: n-type semiconductor layer), an active layer 40 that generates light through recombination of electrons and holes (eg INGaN/(In)GaN MQWs), and a second semiconductor layer 50 having a second conductivity different from the first conductivity (eg, INGaN/(In)GaN MQWs) : p-type semiconductor layer) is sequentially deposited.
  • the buffer layer 20 may be omitted.
  • a light-transmitting conductive film 60 for current diffusion and a second pad electrode 70 serving as a bonding pad are formed thereon, and are electrically connected to the etched and exposed first semiconductor layer 30 to form a bonding pad.
  • a first pad electrode 80 (eg, Cr/Ni/Au laminated metal pad) serving is formed.
  • the first electrode 51 formed on the first semiconductor layer (n-type semiconductor layer) and the second electrode formed on the second semiconductor layer (p-type semiconductor layer) ( 52) is included. It also includes an insulating layer 93 .
  • FIG. 4 is a view showing an example of a semiconductor light emitting device described in Korean Patent Application Laid-Open No. 2014-0073160. For convenience of explanation, some reference numerals have been changed.
  • a first semiconductor layer 30 is formed on the growth substrate 10 , and an active layer 40 and a second semiconductor layer 50 are positioned on the first semiconductor layer 30 .
  • a plurality of light emitting units M spaced apart from each other may be formed on the first semiconductor layer 30 , and the plurality of light emitting units M may include the active layer 40 and the second semiconductor layer 50 , respectively. have.
  • the active layer 40 is positioned between the first semiconductor layer 30 and the second semiconductor layer 50 .
  • the ohmic electrodes 90 and 92 are positioned on the plurality of light emitting units M, respectively.
  • the second semiconductor layer 50 and the active layer 40 may be formed through wet or dry etching to surround the first semiconductor layer 30 .
  • AlGaN aluminum gallium nitride
  • the aluminum gallium nitride (AlGaN) material has a high sheet resistance, so the spread of current is not good.
  • ultraviolet light having a short wavelength is absorbed by the second semiconductor layer, the ohmic electrode, and the pad electrode to increase the temperature of the semiconductor light emitting device and lower the light output efficiency of the semiconductor light emitting device.
  • An object of the present disclosure is to provide a semiconductor light emitting device that increases the light output efficiency of ultraviolet light having a short wavelength.
  • a growth substrate in a semiconductor light emitting device, a growth substrate; a first semiconductor layer provided on the growth substrate and having a first conductivity; a first light emitting part provided on the first semiconductor layer, the active layer generating ultraviolet rays through recombination of electrons and holes, and a second light emitting part provided on the active layer and including a second semiconductor layer having a second conductivity different from the first conductivity; a second light emitting unit provided on the first semiconductor layer, the second light emitting unit including an active layer generating ultraviolet rays through recombination of electrons and holes, and a second semiconductor layer provided on the active layer and having a second conductivity different from the first conductivity; A connection part provided on the first semiconductor layer and comprising an active layer that generates ultraviolet rays through recombination of electrons and holes, and a second semiconductor layer provided on the active layer, the second semiconductor layer having a second conductivity different from the first conductivity; a connection unit connecting
  • FIG. 1 is a view showing an example of a conventional semiconductor light emitting device
  • FIG. 2 is a view showing another example of the semiconductor light emitting device presented in US Patent No. 7,262,436;
  • FIG. 3 is a view showing another example of the semiconductor light emitting device described in Korean Patent Application Laid-Open No. 2015-0055390;
  • FIG. 4 is a view showing an example of a semiconductor light emitting device described in Korean Patent Application Laid-Open No. 2014-0073160;
  • FIG. 5 is a view showing an example of a semiconductor light emitting device according to the present disclosure.
  • FIG. 6 is a view showing another example of a semiconductor light emitting device according to the present disclosure.
  • FIG. 7 is a view showing an example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • FIG. 5 is a diagram illustrating an example of a semiconductor light emitting device according to the present disclosure.
  • Fig. 5(a) is a perspective view
  • Fig. 5(b) is a plan view.
  • parts that are not actually visible are also shown.
  • the semiconductor light emitting device 100 includes a growth substrate 110 , a first semiconductor layer 120 having a first conductivity, a first light emitting unit 130 , a second light emitting unit 140 , a connection unit 150 , and an insulating layer ( 160 , a first pad electrode 170 , and a second pad electrode 180 may be included.
  • the growth substrate 110 may be made of a material such as sapphire (Al 2 O 3 ), SiC, Si, or GaAs, and there is no particular limitation as long as semiconductor growth is possible.
  • the first semiconductor layer 120 is a semiconductor layer having first conductivity, and may be, for example, an n-type semiconductor layer.
  • the first light emitting part 130 is provided on the first semiconductor layer 120 , and is provided on the active layer 132 and the active layer 132 that generate ultraviolet rays through recombination of electrons and holes, and is provided on the second conductive layer different from the first conductivity. and a second semiconductor layer 131 having conductivity.
  • the second semiconductor layer 131 may be, for example, a p-type semiconductor layer.
  • the second light emitting part 140 is provided on the first semiconductor layer 120 , and is provided on the active layer 142 and the active layer 142 that generate ultraviolet rays through recombination of electrons and holes, and is provided on a second conductive layer different from the first conductivity. and a second semiconductor layer 141 having conductivity.
  • the second semiconductor layer 141 may be, for example, a p-type semiconductor layer.
  • connection unit 150 is positioned between the first light emitting unit 130 and the second light emitting unit 140 to connect the first light emitting unit 130 and the second light emitting unit 140 .
  • connection part 150 is provided on the first semiconductor layer 120, and is provided on the active layer 152 and the active layer 152 that generate ultraviolet rays through recombination of electrons and holes, and has a second conductivity different from the first conductivity.
  • a second semiconductor layer 151 having The second semiconductor layer 151 may be, for example, a p-type semiconductor layer.
  • the connection unit 150 is a passage that electrically connects the first light emitting unit 130 and the second light emitting unit 140 , and simultaneously has a function of emitting ultraviolet light through the active layer 152 .
  • the first semiconductor layer 120 , the active layers 132 , 142 , and 152 , and the second semiconductor layers 131 , 141 and 151 are semiconductor layers grown on the growth substrate 110 , in particular, based on aluminum gallium nitride (AlGaN). As a grown semiconductor layer, ultraviolet rays can be emitted.
  • the first light emitting unit 130 , the second light emitting unit 140 , and the connecting unit 150 are formed on the growth substrate 110 on the first semiconductor layer 120 , the active layers 132 , 142 , 152 , and the second semiconductor layer ( 131. 141. 151) can be sequentially grown and then formed through dry or wet etching. The manufacturing method will be described again with reference to FIG. 7 .
  • the insulating layer 160 covers the first semiconductor layer 120 , the first light emitting part 130 , the second light emitting part 140 , and the connection part 150 .
  • the insulating layer 160 may be made of SiO 2 .
  • the insulating layer 160 is not limited thereto, and SiN, TiO 2 , Al 2 O 3 , Su-8, or the like may be used. Further, in order to increase the amount of reflection of light, it may be a dielectric multilayer structure including, for example, a Distributed Bragg Reflector (DBR; for example, a DBR made of a combination of SiO2 and TiO2) or an Omni-Directional Reflector (ODR).
  • DBR Distributed Bragg Reflector
  • ODR Omni-Directional Reflector
  • the first pad electrode 170 and the second pad electrode 180 are formed on the insulating layer 160 , and the first pad electrode 170 passes through a through hole 171 penetrating the insulating layer 160 . It is electrically connected to the semiconductor layer 120 , and the second pad electrode 180 is connected to the second semiconductor layer 142 of the second light emitting unit 140 through a through hole 181 penetrating through the insulating layer 160 . can be electrically connected.
  • the first pad electrode 170 and the second pad electrode 180 function as bonding pads and may be, for example, Cr/Ni/Au laminated metal pads.
  • connection part 150 is positioned between the first pad electrode 170 and the second pad electrode 180 indicated by a dotted line on a plane in FIG. 5B , and the first pad electrode 170 and the second pad electrode ( 180) and at least a part do not overlap on the plane.
  • UV light having a short wavelength may be absorbed by the first pad electrode 170 and the second pad electrode 180 . Accordingly, light emitted from the active layer 152 of the connection part 150 that does not overlap at least partially with the first pad electrode 170 and the second pad electrode 180 on a plane is transmitted to the first pad electrode 170 and the second pad electrode.
  • connection part 150 Since the amount absorbed by 180 is small, it seems desirable that the width 153 of the connection part 150 is large as possible, but as a result of the experiment, as the width 153 of the connection part 150 increases, the heat emitted from the connection part 150 increases. It has been found that there is a problem of lowering the luminous efficiency of the semiconductor light emitting device because it is not well discharged. That is, although there is a problem that the first pad electrode 170 and the second pad electrode 180 absorb ultraviolet rays, there is also a point that heat is discharged to the outside through the first pad electrode 170 and the second pad electrode 180 . There is a problem in that heat generated from the connection part 150 that does not overlap the first pad electrode 170 and the second pad electrode 180 is not discharged.
  • the decrease in luminous efficiency of the semiconductor light emitting device due to the heat not discharged through the pad electrodes 170 and 180 is more problematic than the decrease in luminous efficiency due to heat generated by absorption of ultraviolet rays by the pad electrodes 170 and 180 .
  • the first light emitting unit 130 and the second light emitting unit 130 and the second light emitting unit 130 and the width 153 of the connecting unit 150 that do not at least partially overlap with the first pad electrode 170 and the second pad electrode 180 while emitting ultraviolet light in the present disclosure. 2
  • the widths 133 and 143 of the light emitting unit 140 is smaller than the light emitting efficiency of the semiconductor light emitting device due to the heat generated in the connection unit 150, the problem is solved.
  • the width 153 of the connection part 150 is 160 ⁇ m or less.
  • the width 153 of the connection part 150 is greater than 160 ⁇ m, according to an experiment, the heat generated in the connection part 150 is not discharged, so that the luminous efficiency is lowered.
  • the connection part 150 from the first ohmic electrode 190 formed on the first semiconductor layer 120 between the first light emitting part 130 and the second light emitting part 140 is When the distance from the center increases, current diffusion is not good, so that the luminous efficiency at the center of the connection part 150 may be lowered.
  • the width 153 of the connection part 150 is smaller than 50 ⁇ m, the current diffusion between the first light emitting part 130 and the second light emitting part 140 through the connection part 150 may fall, so that a problem may occur. It is preferable that the width 153 of 150 is 50 ⁇ m or more.
  • FIG. 6 is a diagram illustrating another example of a semiconductor light emitting device according to the present disclosure.
  • the first light emitting unit 130 and the second light emitting unit 140 include side surfaces 134 and 144 .
  • the side surfaces 134 and 144 of the first light emitting unit 130 and the second light emitting unit 140 have inner surfaces 1342 and 1442 positioned in the direction of the connecting portion 150 and outer surfaces facing the inner surfaces 1342 and 1442 . (1341, 1441).
  • At least one of the side surfaces 134 and 144 of the first light emitting unit 130 and the second light emitting unit 140 has a plurality of first semiconductor layers 120 exposed on a plane view. may include grooves 135 and 145 of Since light is generated in the active layer, it is preferable that the active layer is formed widely.
  • the side surfaces of the light emitting units 130 and 140 are wide.
  • the side surfaces 134 and 144 of the first light emitting unit 130 and the second light emitting unit 140 are not formed along the dotted lines 193 , but a plurality of grooves 135 through which the first semiconductor layer 120 is exposed. , 145) so that the side surface is formed more on the plane.
  • the case where the groove 135 is formed is hatched rather than the case where the outer surface 1341 of the first light emitting part 130 is connected in a straight line like the dotted line 193 . It can be seen that the outer surface 1341 of the first light emitting part 130 is formed more as much as the hit part 1343 . Furthermore, the depths 1351 and 1451 of the plurality of grooves 135 and 145 are equal to or more than 1/2 and less than 2/3 of the widths 136 and 146 of the first light emitting unit 130 and the second light emitting unit 140 .
  • the first ohmic electrode 190 ) formed on the first semiconductor layer 120 ) and the second ohmic electrode 191 formed on the second semiconductor layer 142 may include, when the depths 1351 and 1451 of the plurality of grooves 135 and 145 are less than 1/2 of the widths 136 and 146 of the first light emitting unit 130 and the second light emitting unit 140 .
  • each light emitting unit 130 and 140 moves away from the first ohmic electrode 190 formed inside the grooves 135 and 145 , there may be a problem in that current does not spread to the center of each light emitting unit 130 and 140 . .
  • the depths 1351 and 1451 of the plurality of grooves 135 and 145 exceed 2/3 of the widths 136 and 146 of the first light emitting part 130 and the second light emitting part 140 , the active layer is reduced to emit ultraviolet light. This is because the efficiency is rather decreased.
  • the intervals 1352 and 1452 between the plurality of grooves 135 and 145 be uniform.
  • the first ohmic electrode 190 when the first ohmic electrode 190 is formed in the plurality of grooves 135 and 145, the first ohmic electrode ( In order to reduce the problem that the center of each light emitting unit 130 and 140 is moved away from the 190 and the current does not spread, the intervals 1352 and 1452 between the plurality of grooves 135 and 145 are separated from the first light emitting unit 130 and the second light emitting unit 130 and the second light emitting unit 130 . It is preferable that the light emitting unit 140 is smaller than 1/2 of the widths 136 and 146 .
  • the first ohmic electrode 190 is preferably located in the plurality of grooves 135 and 145 for current diffusion.
  • the first ohmic electrode 190 may be positioned in the groove 135 of the first light emitting part, and in this case, the width 13531 of the groove 1353 in which the first ohmic electrode 190 is positioned. is preferably larger than the width 13541 of the other grooves 1354 in which the first ohmic electrode 190 is not located, and the reason will be described with reference to FIG. 7 .
  • the first pad electrode 170 is preferably formed on the first ohmic electrode 190 .
  • the first ohmic electrode 190 is positioned in the groove 1353 of the first light emitting unit 130 , and the first pad electrode 170 is formed to overlap the first light emitting unit 130 on a plane.
  • the second ohmic electrode 191 is formed on the second semiconductor layer 142 of the second light emitting unit 140 , and the second pad electrode 180 overlaps the second light emitting unit 140 on a plane.
  • the entire first light emitting unit 130 overlaps with the first pad electrode 170 on a planar view in order to allow heat to be well discharged through the first pad electrode 170 and the second pad electrode 180 , and It is preferable that the entire second light emitting part 140 overlaps the second pad electrode 180 .
  • the first ohmic electrode 190 is formed widely on the first semiconductor layer 120
  • the second ohmic electrode 191 is formed widely on the second semiconductor layers 131 , 141 , and 151 .
  • the first ohmic electrode 190 and the second ohmic electrode 191 may be widely formed on the first semiconductor layer 120 and the second semiconductor layer 131 , 141 , and 151 , respectively, to improve current diffusion performance.
  • the UV absorption by the first ohmic electrode 190 and the second ohmic electrode 191 is less than that of the lateral chip, which is a preferable structure.
  • the semiconductor light emitting device 9100 of FIG. 4 is substantially the same as the semiconductor light emitting device 9100 of FIG. 4 , except as described in FIG. 6 .
  • FIG. 7 is a view showing an example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • the growth substrate 200 is prepared (S1). Thereafter, a first semiconductor layer 210 , an active layer 220 , and a second semiconductor layer 230 are formed on the growth substrate 110 ( S2 ). Although not shown, another layer such as a buffer layer may be additionally formed. Thereafter, the etching is performed to form the first light emitting part 240 , the second light emitting part 250 , and the connecting part 260 ( S3 ). The first light emitting part 240 and the second light emitting part 250 are etched to have a plurality of grooves 241 and 251 . In FIG.
  • the active layer of the first light emitting part 240 , the second light emitting part 250 , and the connecting part 260 and the first semiconductor layer 210 are connected without a boundary ridge after etching, but the exposed first
  • the exposed first semiconductor layer 120 and the active layers of the first light emitting unit 240 , the second light emitting unit 250 and the connection unit 260 may be connected to each other having a boundary ridge. . Also, as shown in FIG.
  • the side surfaces of the first light emitting unit 240 , the second light emitting unit 250 , and the connecting unit 260 may be etched vertically, but as the etching is inclined, a portion of the active layer is exposed in a plan view, resulting in luminous efficiency. can increase Thereafter, an insulating layer 270 covering the first light emitting part 240 , the second light emitting part 250 , and the connecting part 260 is formed ( S4 ). Thereafter, through-holes 280 and 281 passing through the insulating layer 270 are formed (S5). The through hole 280 is connected to the first semiconductor layer 210 , and the through hole 281 is connected to the second semiconductor layer 230 .
  • first and second pad electrodes 290 and 291 are formed (S6).
  • the first pad electrode 290 is electrically connected to the first semiconductor layer 210 through the through hole 280 .
  • the second pad electrode 291 is electrically connected to the second semiconductor layer 230 through the through hole 281 .
  • an ohmic electrode may be formed between steps S3 and S4.
  • the through holes 280 and 281 may be connected to the ohmic electrode.
  • the width of the groove 2411 in which the through-hole 280 connected to the ohmic electrode is located must be large enough to allow the through-hole 280 to be located, but the width of the groove 2412 in which the through-hole 280 is not located is through. It is preferable that the width of the groove 2411 in which the hole 280 is located is smaller than the width of the active layer, so that more active layers can be secured.
  • a semiconductor light emitting device comprising: a growth substrate; a first semiconductor layer provided on the growth substrate and having a first conductivity; a first light emitting part provided on the first semiconductor layer, the active layer generating ultraviolet rays through recombination of electrons and holes, and a second light emitting part provided on the active layer and including a second semiconductor layer having a second conductivity different from the first conductivity; a second light emitting unit provided on the first semiconductor layer, the second light emitting unit including an active layer generating ultraviolet rays through recombination of electrons and holes, and a second semiconductor layer provided on the active layer and having a second conductivity different from the first conductivity; A connection part provided on the first semiconductor layer and comprising an active layer that generates ultraviolet rays through recombination of electrons and holes, and a second semiconductor layer provided on the active layer, the second semiconductor layer having a second conductivity different from the first conductivity; a connection unit connecting the unit and the second light emitting unit; an insulating layer covering the first semiconductor
  • the first light emitting unit and the second light emitting unit include side surfaces, and at least one of the side surfaces of the first light emitting unit and the second light emitting unit includes a plurality of grooves in which the first semiconductor layer is exposed in a plan view. device.
  • a semiconductor light emitting device in which side surfaces of the first light emitting unit and the second light emitting unit include an inner surface formed in the direction of the connection part and an outer surface facing the inner surface, and the side surface including the plurality of grooves is an outer surface.
  • the outer surface of the first light emitting part and the outer surface of the second light emitting part simultaneously include a plurality of grooves, and the widths of the plurality of grooves formed on the outer surface of the first light emitting part and the outer surface of the second light emitting part are not the same non-semiconductor light emitting device.
  • a first ohmic electrode positioned under the insulating layer and electrically connected to the first semiconductor layer, wherein the first ohmic electrode is electrically connected to the first pad electrode and electrically connected to the first semiconductor layer
  • the ohmic electrode is a semiconductor light emitting device positioned in a groove having the largest width among a plurality of grooves formed on an outer surface of the first light emitting part.
  • a second ohmic electrode positioned under the insulating layer and electrically connected to the second semiconductor layer, wherein the second ohmic electrode is electrically connected to the second pad electrode and electrically connected to the second semiconductor layer
  • the ohmic electrode is a semiconductor light emitting device electrically connected to the second semiconductor layer located in the second light emitting unit.
  • a semiconductor light emitting device in which the entire first light emitting part overlaps the first pad electrode in a plan view, and the entire second light emitting part overlaps the second pad electrode in a plan view.
  • the depth of the plurality of grooves is 1/2 or more and 2/3 or less of the width of the first light emitting part and the second light emitting part.
  • a distance between the plurality of grooves is 1/2 or less of the width of the first light emitting part and the second light emitting part.
  • a semiconductor light emitting device having a width of 50 ⁇ m or more and 160 ⁇ m or less.
  • a semiconductor light emitting device having improved luminous efficiency of ultraviolet rays can be obtained.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 개시는 성장기판; 제1 반도체층; 제1 반도체층 위에 구비되며, 자외선을 생성하는 활성층 및 제2 반도체층을 포함하는 제1 발광부; 제1 반도체층 위에 구비되며, 자외선을 생성하는 활성층 및 제2 반도체층을 포함하는 제2 발광부; 제1 반도체층 위에 구비되며, 제1 발광부와 제2 발광부를 연결하는 연결부; 제1 반도체층, 제1 발광부, 제2 발광부 및 연결부를 덮는 절연층; 절연층 위에 형성되는 제1 패드 전극; 그리고 절연층 위에 형성되는 제2 패드 전극;을 포함하며, 연결부는 평면상에서 제1 패드 전극 및 제2 패드 전극과 적어도 일부가 중첩되지 않으며, 연결부의 폭은 제1 발광부 및 제2 발광부의 폭보다 작은 반도체 발광소자(SEMICONDUCTOR LIGHT EMITTING DEVICE)에 관한 것이다.

Description

반도체 발광소자
본 개시(Disclosure)는 전체적으로 반도체 발광소자(SEMICONDUCTOR LIGHT EMITTING DEVICE)에 관한 것으로, 특히 출광 효율이 높은 반도체 발광소자에 관한 것이다.
여기서, 반도체 발광소자는 전자와 정공의 재결합을 통해 빛을 생성하는 반도체 광소자를 의미하며, 3족 질화물 반도체 발광소자(LED, LD)를 예로 들 수 있다. 3족 질화물 반도체는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물로 이루어진다. 이외에도 적색 발광에 사용되는 GaAs계 반도체 발광소자 등을 예로 들 수 있다.
여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art). 또한 본 명세서에서 상측/하측, 위/아래 등과 같은 방향 표시는 도면을 기준으로 한다.
도 1은 종래의 반도체 발광소자의 일 예를 보여주는 도면이다.
반도체 발광소자는 성장기판(10; 예: 사파이어 기판), 성장기판(10) 위에, 복수의 반도체층으로 버퍼층(20), 제1 도전성을 가지는 제1 반도체층(30; 예: n형 GaN층), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; 예; INGaN/(In)GaN MQWs), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: p형 GaN층)이 순차로 증착되어 있다. 버퍼층(20)은 생략될 수 있다. 그 위에 전류 확산을 위한 투광성 전도막(60)과, 본딩 패드로 역할하는 전극(70)이 형성되어 있고, 식각되어 노출된 제1 반도체층(14) 위에 본딩 패드로 역할하는 전극(80: 예: Cr/Ni/Au 적층 금속 패드)이 형성되어 있다. 도 1과 같은 형태의 반도체 발광소자를 특히 레터럴 칩(Lateral Chip)이라고 한다. 여기서, 성장기판(10) 측이 외부와 전기적으로 연결될 때 장착면이 된다.
도 2는 미국 등록특허공보 제7,262,436호에 제시된 반도체 발광소자의 다른 예를 보여주는 도면이다. 설명의 편의를 위해 도면기호를 변경하였다.
반도체 발광소자는 성장기판(10), 성장기판(10) 위에, 제1 도전성을 가지는 제1 반도체층(30), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50)이 순차로 증착되어 있으며, 그 위에 성장기판(10) 측으로 빛을 반사시키기 위한 3층으로 된 전극막(90, 91, 92)이 형성되어 있다. 제1 전극막(90)은 Ag 반사막, 제2 전극막(91)은 Ni확산 방지막, 제3 전극막(92)은 Au 본딩층일 수 있다. 식각되어 노출된 제1 반도체층(30) 위에 본딩 패드로 기능하는 전극(80)이 형성되어 있다. 여기서, 전극막(92)측이 외부와 전기적으로 연결될 때 장착면이 된다. 도 2와 같은 형태의 반도체 발광소자 칩을 특히 플립 칩(Flip Chip)이라고 한다. 도 2에 도시된 플립 칩의 경우 제1 반도체층(30) 위에 형성된 전극(80)이 제2 반도체층 위에 형성된 전극막(90,91, 92)보다 낮은 높이에 있지만, 동일한 높이에 형성될 수 있도록 할 수도 있다. 여기서 높이의 기준은 성장기판(10)으로부터의 높이일 수 있다. 반도체 발광소자에는 래터럴 칩 또는 플립 칩 이외에 수직 칩 등이 있다.
도 3은 한국 공개특허공보 제2015-0055390호에 기재된 반도체 발광소자의 다른 일 예를 보여주는 도면이다. 설명의 편의를 위해 도면기호를 일부 변경하였다.
반도체 발광소자는 플립 칩으로, 성장기판(10; 예: 사파이어 기판), 성장기판(10) 위에 복수의 반도체층으로, 버퍼층(20), 제1 도전성을 가지는 제1 반도체층(30; 예: n형 반도체층), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; 예; INGaN/(In)GaN MQWs), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: p형 반도체층)이 순차로 증착되어 있다. 버퍼층(20)은 생략될 수 있다. 그 위에 전류 확산을 위한 투광성 전도막(60)과, 본딩 패드로 역할하는 제2 패드 전극(70)이 형성되어 있고, 식각되어 노출된 제1 반도체층(30)와 전기적으로 연결되어 본딩 패드로 역할하는 제1 패드 전극(80: 예: Cr/Ni/Au 적층 금속 패드)이 형성되어 있다. 또한 반도체 발광소자의 동작 전압을 낮추기 위한 오믹 전극으로 제1 반도체층(n형 반도체층)에 형성되는 제1 전극(51) 및 제2 반도체층(p형 반도체층)에 형성되는 제2 전극(52)을 포함하고 있다. 또한 절연층(93)을 포함하고 있다.
도 4는 한국 공개특허공보 제2014-0073160호에 기재된 반도체 발광소자의 일 예를 보여주는 도면이다. 설명의 편의를 위해 도면기호를 일부 변경하였다.
성장기판(10) 상에 제1 반도체층(30)이 형성되고, 제1 반도체층(30) 상에 활성층(40) 및 제2 반도체층(50)이 위치한다. 제1 반도체층(30) 상에 서로 이격된 복수의 발광부(M)가 형성될 수 있으며, 복수의 발광부(M)가 각각 활성층(40) 및 제2 반도체층(50)을 포함할 수 있다. 활성층(40)은 제1 반도체층(30)과 제2 반도체층(50) 사이에 위치한다. 한편, 오믹 전극(90, 92)이 각각 복수의 발광부(M) 상에 위치한다. 도 4(a)와 같이 평면상에서 볼 때, 제1 반도체층(30)에 둘러싸도록 제2 반도체층(50) 및 활성층(40)이 습식 또는 건식 식각을 통해 형성될 수 있다.
최근에는 자외선을 발광하는 반도체 발광소자에 대한 개발이 활발히 이루어지고 있으며, 자외선을 발광하는 반도체 발광소자의 복수의 반도체층은 알루미늄 갈륨 질화물(AlGaN) 물질을 기반으로 하고 있다. 그런데 알루미늄 갈륨 질화물(AlGaN) 물질은 면저항이 높아서 전류의 퍼짐이 좋지 않다. 또한, 파장이 짧은 자외선은 제2 반도체층, 오믹 전극 및 패드 전극에 흡수되어 반도체 발광소자의 온도를 높이고 반도체 발광소자의 출광효율을 낮추는 문제점이 있다.
본 개시는 파장이 짧은 자외선의 출광효율을 높이는 반도체 발광소자를 제공하고자 한다.
이에 대하여 '발명을 실시하기 위한 구체적인 내용'의 후단에 기술한다.
여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).
본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 반도체 발광소자에 있어서, 성장기판; 성장기판 위에 구비되며, 제1 도전성을 갖는 제1 반도체층; 제1 반도체층 위에 구비되며, 전자와 정공의 재결합을 통해 자외선을 생성하는 활성층 및 활성층 위에 구비되며, 제1 도전성과 다른 제2 도전성을 갖는 제2 반도체층을 포함하는 제1 발광부; 제1 반도체층 위에 구비되며, 전자와 정공의 재결합을 통해 자외선을 생성하는 활성층 및 활성층 위에 구비되며, 제1 도전성과 다른 제2 도전성을 갖는 제2 반도체층을 포함하는 제2 발광부; 제1 반도체층 위에 구비되며, 전자와 정공의 재결합을 통해 자외선을 생성하는 활성층 및 활성층 위에 구비되며, 제1 도전성과 다른 제2 도전성을 갖는 제2 반도체층을 포함하는 연결부;로서, 제1 발광부와 제2 발광부를 연결하는 연결부; 제1 반도체층, 제1 발광부, 제2 발광부 및 연결부를 덮는 절연층; 절연층 위에 형성되며 제1 반도체층과 전기적으로 연결되는 제1 패드 전극; 그리고 절연층 위에 형성되며 제2 반도체층과 전기적으로 연결되는 제2 패드 전극;을 포함하며, 연결부는 평면상에서 제1 패드 전극 및 제2 패드 전극과 적어도 일부가 중첩되지 않으며, 연결부의 폭은 제1 발광부 및 제2 발광부의 폭보다 좁은 반도체 발광소자가 제공된다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
도 1은 종래의 반도체 발광소자의 일 예를 보여주는 도면,
도 2는 미국 등록특허공보 제7,262,436호에 제시된 반도체 발광소자의 다른 예를 보여주는 도면,
도 3은 한국 공개특허공보 제2015-0055390호에 기재된 반도체 발광소자의 다른 일 예를 보여주는 도면,
도 4는 한국 공개특허공보 제2014-0073160호에 기재된 반도체 발광소자의 일 예를 보여주는 도면,
도 5는 본 개시에 따른 반도체 발광소자의 일 예를 보여주는 도면,
도 6은 본 개시에 따른 반도체 발광소자의 다른 일 예를 보여주는 도면,
도 7은 본 개시에 따른 반도체 발광소자 제조방법의 일 예를 보여주는 도면.
이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)). 또한 본 명세서에서 상측/하측, 위/아래 등과 같은 방향 표시는 도면을 기준으로 한다.
도 5는 본 개시에 따른 반도체 발광소자의 일 예를 보여주는 도면이다.
도 5(a)는 사시도이며, 도 5(b)는 평면도이다. 설명의 편의를 위해 실제로는 보이지 않는 부분도 도시하였다.
반도체 발광소자(100)는 성장기판(110), 제1 도전성을 갖는 제1 반도체층(120), 제1 발광부(130), 제2 발광부(140), 연결부(150), 절연층(160), 제1 패드 전극(170) 및 제2 패드 전극(180)을 포함할 수 있다.
성장기판(110)은 사파이어(Al2O3), SiC, Si, GaAs 등의 물질로 이루어질 수 있으며, 반도체의 성장이 가능하다면 특별한 제한은 없다.
제1 반도체층(120)은 제1 도전성을 갖는 반도체층으로 예를 들어 n형 반도체층일 수 있다.
제1 발광부(130)는 제1 반도체층(120) 위에 구비되며, 전자와 정공의 재결합을 통해 자외선을 생성하는 활성층(132) 및 활성층(132) 위에 구비되며, 제1 도전성과 다른 제2 도전성을 갖는 제2 반도체층(131)을 포함한다. 제2 반도체층(131)은 예를 들어 p형 반도체층일 수 있다.
제2 발광부(140)는 제1 반도체층(120) 위에 구비되며, 전자와 정공의 재결합을 통해 자외선을 생성하는 활성층(142) 및 활성층(142) 위에 구비되며, 제1 도전성과 다른 제2 도전성을 갖는 제2 반도체층(141)을 포함한다. 제2 반도체층(141)은 예를 들어 p형 반도체층일 수 있다.
연결부(150)는 제1 발광부(130)와 제2 발광부(140) 사이에 위치하여 제1 발광부(130)와 제2 발광부(140)를 연결하고 있다. 또한 연결부(150)는 제1 반도체층(120) 위에 구비되며, 전자와 정공의 재결합을 통해 자외선을 생성하는 활성층(152) 및 활성층(152) 위에 구비되며, 제1 도전성과 다른 제2 도전성을 갖는 제2 반도체층(151)을 포함한다. 제2 반도체층(151)은 예를 들어 p형 반도체층일 수 있다. 연결부(150)는 제1 발광부(130)와 제2 발광부(140)를 전기적으로 연결하는 통로이면서 활성층(152)을 통해 자외선을 발광하는 기능을 동시에 갖고 있다.
제1 반도체층(120), 활성층(132, 142, 152) 및 제2 반도체층(131, 141, 151)은 성장기판(110)에서 성장한 반도체층으로서 특히 알루미늄 갈륨 질화물(AlGaN)을 기반으로 하여 성장한 반도체층으로서 자외선을 방출할 수 있다. 또한 제1 발광부(130), 제2 발광부(140) 및 연결부(150)는 성장기판(110) 위에 제1 반도체층(120), 활성층(132, 142, 152) 및 제2 반도체층(131. 141. 151)를 순차적으로 성장 시킨 후 건식 또는 습식 식각을 통해 형성할 수 있다. 제조방법은 도 7에서 다시 설명한다.
절연층(160)은 제1 반도체층(120), 제1 발광부(130), 제2 발광부(140) 및 연결부(150)를 덮고 있다. 절연층(160)은 SiO2로 이루어질 수 있다. 절연층(160)은 이에 제한되지 않고 SiN, TiO2, Al2O3, Su-8 등이 사용될 수도 있다. 더 나아가 빛을 반사하는 양을 늘리기 위해 예를 들어 DBR(Distributed Bragg Reflector; 예: SiO2와 TiO2의 조합으로 된 DBR) 또는 ODR(Omni-Directional Reflector)을 포함하는 유전체 다층 구조일 수 있다.
제1 패드 전극(170) 및 제2 패드 전극(180)은 절연층(160) 위에 형성되며, 제1 패드 전극(170)은 절연층(160)을 관통한 관통홀(171)을 통해 제1 반도체층(120)과 전기적으로 연결되고, 제2 패드 전극(180)은 절연층(160)을 관통한 관통홀(181)을 통해 제2 발광부(140)의 제2 반도체층(142)과 전기적으로 연결될 수 있다. 제1 패드 전극(170)과 제2 패드 전극(180)은 본딩패드로 기능하며 예를 들어 Cr/Ni/Au 적층 금속 패드일 수 있다.
연결부(150)는 도 5(b)를 보면 평면상에서 점선으로 표시한 제1 패드 전극(170)과 제2 패드 전극(180) 사이에 위치하여 제1 패드 전극(170) 및 제2 패드 전극(180)과 평면상에서 적어도 일부가 중첩되지 않는다. 파장이 짧은 자외선의 경우 제1 패드 전극(170) 및 제2 패드 전극(180)에 의해 흡수될 수 있다. 따라서 제1 패드 전극(170) 및 제2 패드 전극(180)과 평면상에서 적어도 일부가 중첩되지 않는 연결부(150)의 활성층(152)에서 나온 빛은 제1 패드 전극(170) 및 제2 패드 전극(180)에 의해 흡수되는 양이 적기 때문에 가능한 연결부(150)의 폭(153)이 큰 것이 바람직할 것으로 보이지만 실험결과 연결부(150)의 폭(153)이 커질수록 연결부(150)에서 나오는 열이 잘 배출되지 않아서 반도체 발광소자의 발광 효율을 떨어뜨리는 문제가 있다는 것을 발견하였다. 즉 제1 패드 전극(170) 및 제2 패드 전극(180)이 자외선을 흡수하는 문제도 있지만 제1 패드 전극(170) 및 제2 패드 전극(180)을 통해 열이 외부로 배출되는 점도 있기 때문에 제1 패드 전극(170) 및 제2 패드 전극(180)과 중첩되지 않는 연결부(150)에서 발생한 열이 배출되지 않는 문제가 발생하였다. 특히 패드 전극(170, 180)에 의해 자외선이 흡수되어 발생하는 열에 의한 발광효율 저하보다 패드 전극(170, 180)을 통해 배출되지 않는 열로 인한 반도체 발광소자의 발광효율 저하가 더 문제가 되는 것이 실험을 통해 발견되었다. 본 개시에서는 자외선을 발광하며 제1 패드 전극(170) 및 제2 패드 전극(180)과 평면상에서 적어도 일부가 중첩되지 않는 연결부(150)의 폭(153)을 제1 발광부(130) 및 제2 발광부(140)의 폭(133, 143) 보다 작게 하여 연결부(150)에서 발생한 열로 인한 반도체 발광소자의 발광 효율 저하 문제를 해결하였다. 바람직하게는 연결부(150)의 폭(153)은 160㎛ 이하인 것이 좋다. 연결부(150)의 폭(153)은 160㎛보다 큰 경우 실험에 따르면 연결부(150)에서 발생한 열이 배출되지 않아 발광효율이 떨어진다. 더 나아가 도 6(b)에 도시하였지만, 제1 발광부(130)와 제2 발광부(140) 사이의 제1 반도체층(120)위에 형성된 제1 오믹 전극(190)으로부터 연결부(150)의 중심과의 거리가 멀어지는 경우 전류확산이 잘되지 않아서 연결부(150)의 중심에서 발광효율이 떨어지는 문제가 발생할 수 있다. 다만 연결부(150)의 폭(153)이 50㎛보다 작은 경우에는 연결부(150)를 통한 제1 발광부(130)와 제2 발광부(140) 사이의 전류확산이 떨어지는 문제가 발생할 수 있어 연결부(150)의 폭(153)이 50㎛ 이상인 것이 바람직하다.
도 6은 본 개시에 따른 반도체 발광소자의 다른 일 예를 보여주는 도면이다.
설명의 편의를 위해 평면도만 기재하였다.
도 6(a)에서 제1 발광부(130) 및 제2 발광부(140)는 측면(134, 144)를 포함한다. 제1 발광부(130) 및 제2 발광부(140)의 측면(134, 144)은 연결부(150) 방향에 위치한 내측면(1342, 1442)과 내측면(1342, 1442)과 마주보는 외측면(1341, 1441)을 포함한다. 제1 발광부(130) 및 제2 발광부(140)의 측면(134, 144) 중 적어도 하나의 측면(1341,1342,1441,1442)은 평면상에서 제1 반도체층(120)이 노출된 복수의 홈(135, 145)을 포함할 수 있다. 빛은 활성층에서 발생하기 때문에 활성층이 넓게 형성되는 것이 바람직하다. 그러나 파장이 짧은 자외선의 경우 활성층에 나온 자외선이 상부로 나갈 때 p형 반도체층인 제2 반도체층 및 패드 전극에서 흡수되는 양이 가시광선을 발광하는 반도체 발광소자보다 크기 때문에 발광효율 측면에서 발광부(130, 140)의 측면에서 나오는 자외선이 중요하다. 따라서 발광부(130, 140)의 측면이 넓게 형성되는 것이 바람직하다. 본 개시에서는 제1 발광부(130) 및 제2 발광부(140)의 측면(134, 144)을 점선(193)과 같이 형성하지 않고 제1 반도체층(120)이 노출된 복수의 홈(135, 145)을 포함할 수 있도록 하여 측면이 평면상에서 더 많이 형성되도록 하였다. 예를 들어 점선원(201) 부분을 확대한 것을 보면 제1 발광부(130)의 외측면(1341)이 점선(193)과 같이 직선으로 연결한 경우보다 홈(135)을 형성한 경우가 빗금친 부분(1343)만큼 제1 발광부(130)의 외측면(1341)이 더 많이 형성된 것을 볼 수 있다. 더 나아가 복수의 홈(135, 145)의 깊이(1351, 1451)가 제1 발광부(130) 및 제2 발광부(140) 너비(136, 146)의 1/2 이상 및 2/3 이하가 되도록 하였다. 복수의 홈(135, 145)의 깊이(1351, 1451)가 제1 발광부(130) 및 제2 발광부(140) 너비(136, 146)의 1/2 보다 작은 경우에는 측면을 통한 자외선 발광 효율이 떨어질 수 있다. 또한 반도체 발광소자(100)의 동작 전압을 낮추기 위해 제1 반도체층(120))에 형성되는 제1 오믹 전극(190)) 및 제2 반도체층(142)에 형성되는 제2 오믹 전극(191)을 포함할 수 있으며, 복수의 홈(135, 145)의 깊이(1351, 1451)가 제1 발광부(130) 및 제2 발광부(140) 너비(136, 146)의 1/2 보다 작은 경우 홈(135, 145) 내부에 형성된 제1 오믹 전극(190)으로부터 각 발광부(130, 140)의 중심이 멀어져 각 발광부(130, 140)의 중심까지 전류가 확산되지 않는 문제가 발생할 수 있다. 반대로 복수의 홈(135, 145)의 깊이(1351, 1451)가 제1 발광부(130) 및 제2 발광부(140) 너비(136, 146)의 2/3를 넘는 경우 활성층이 줄어들어 자외선 발광효율이 오히려 떨어지기 때문이다. 또한 복수의 홈(135, 145) 사이의 간격(1352, 1452)은 균일하게 하는 것이 바람직하며 특히 복수의 홈(135, 145)에 제1 오믹 전극(190)이 형성되는 경우 제1 오믹 전극(190)으로부터 각 발광부(130, 140)의 중심이 멀어져 전류가 확산되지 않는 문제를 줄이기 위해 복수의 홈(135, 145) 사이의 간격(1352, 1452)은 제1 발광부(130) 및 제2 발광부(140) 너비(136, 146)의 1/2 보다 작은 것이 바람직하다.
제1 오믹 전극(190)은 복수의 홈(135, 145)에 위치하는 것이 전류 확산을 위해 바람직하다. 예를 들어 도 6과 같이 제1 오믹 전극(190)이 제1 발광부의 홈(135)에 위치할 수 있으며, 이 경우 제1 오믹 전극(190)이 위치하는 홈(1353)의 폭(13531)은 제1 오믹 전극(190)이 위치하지 않는 다른 홈(1354)의 폭(13541)보다 큰 것이 바람직하며 이유는 도 7에서 설명한다. 제1 오믹 전극(190)과 제1 패드 전극(170)이 간단한 구조로 전기적으로 연결되기 위해 제1 오믹 전극(190) 위에 제1 패드 전극(170)이 형성되는 것이 바람직하다. 본 개시에서는 제1 오믹 전극(190)이 제1 발광부(130)의 홈(1353)에 위치하고 제1 패드 전극(170)이 제1 발광부(130)와 평면상에서 중첩되어 형성되어 있다. 따라서 제2 오믹 전극(191)은 제2 발광부(140)의 제2 반도체층(142) 위에 형성되고 제2 패드 전극(180)이 제2 발광부(140)와 평면상에서 중첩되어 형성된다. 더 나아가 제1 패드 전극(170) 및 제2 패드 전극(180)을 통해 열이 잘 배출되도록 하기 위해서 평면상에서 제1 발광부(130) 전체가 제1 패드 전극(170)과 중첩되며, 평면상에서 제2 발광부(140) 전체가 제2 패드 전극(180)과 중첩되는 것이 바람직하다.
도 6(b)에서는 제1 오믹 전극(190)이 제1 반도체층(120) 위에 넓게 형성되고, 제2 오믹 전극(191)이 제2 반도체층(131, 141, 151) 위에 넓게 형성된 것을 보여준다. 제1 오믹 전극(190) 및 제2 오믹 전극(191)이 각각의 제1 반도체층(120) 및 제2 반도체층(131, 141, 151) 위에 넓게 형성되어 전류 확산 성능을 향상시킬 수 있다. 특히 활성층에서 나온 빛을 성장기판 측으로 발광하는 플립칩의 경우에 제1 오믹 전극(190) 및 제2 오믹 전극(191)에 의한 자외선 흡수가 레터럴 칩보다 적기 때문에 바람직한 구조이다. 도 6에서 설명한 것을 제외하고는 도 4에 기재된 반도체 발광소자9100)와 실질적으로 동일하다.
도 7은 본 개시에 따른 반도체 발광소자 제조방법의 일 예를 보여주는 도면이다.
먼저 성장기판(200)을 준비한다(S1). 이후 성장기판(110)에 제1 반도체층(210), 활성층(220) 및 제2 반도체층(230)을 형성한다(S2). 도시하지는 않았지만 버퍼층과 같이 다른 층을 추가로 형성할 수도 있다. 이후 식각을 하여 제1 발광부(240), 제2 발광부(250) 및 연결부(260)를 형성한다(S3). 제1 발광부(240) 및 제2 발광부(250)는 복수의 홈(241, 251)을 갖도록 식각된다. 도 7에서는 식각 후 제1 발광부(240), 제2 발광부(250) 및 연결부(260)의 활성층과 제1 반도체층(210)이 경계턱이 없이 연결되어 있는 것으로 도시하였지만 노출된 제1 반도체층(210)이 더 식각되는 경우 노출된 제1 반도체층(120)과 제1 발광부(240), 제2 발광부(250) 및 연결부(260)의 활성층은 경계턱을 갖고 연결될 수 있다. 또한 도 7과 같이 제1 발광부(240), 제2 발광부(250) 및 연결부(260)의 측면이 수직으로 식각될 수도 있지만, 경사지게 식각 될수록 평면에서 볼 때 활성층의 일부가 노출되어 발광효율을 높일 수 있다. 이후 제1 발광부(240), 제2 발광부(250) 및 연결부(260)를 덮는 절연층(270)을 형성한다(S4). 이후 절연층(270)을 관통하는 관통홀(280, 281)을 형성한다(S5). 관통홀(280)은 제1 반도체층(210)과 연결되고 관통홀(281)는 제2 반도체층(230)과 연결된다. 이후 제1 및 제2 패드 전극(290, 291)을 형성한다(S6). 제1 패드 전극(290)은 관통홀(280)을 통해 제1 반도체층(210)과 전기적으로 연결된다. 제2 패드 전극(291)은 관통홀(281)을 통해 제2 반도체층(230)과 전기적으로 연결된다. 도시하지는 않았지만 S3 단계와 S4 단계 사이에 오믹 전극을 형성할 수 있다. 오믹 전극을 형성한 경우 관통홀(280, 281)은 오믹 전극과 연결될 수 있다. 오믹 전극과 연결되는 관통홀(280)이 위치하는 홈(2411)의 폭이 관통홀(280)이 위치할 수 있을 정도로 커야 하지만 관통홀(280)이 위치하지 않는 홈(2412)의 폭은 관통홀(280)이 위치하는 홈(2411)의 폭보다 작은 것이 활성층을 더 많이 확보할 수 있어서 바람직하다.
이하 본 개시의 다양한 실시 형태에 대하여 설명한다.
(1) 반도체 발광소자에 있어서, 성장기판; 성장기판 위에 구비되며, 제1 도전성을 갖는 제1 반도체층; 제1 반도체층 위에 구비되며, 전자와 정공의 재결합을 통해 자외선을 생성하는 활성층 및 활성층 위에 구비되며, 제1 도전성과 다른 제2 도전성을 갖는 제2 반도체층을 포함하는 제1 발광부; 제1 반도체층 위에 구비되며, 전자와 정공의 재결합을 통해 자외선을 생성하는 활성층 및 활성층 위에 구비되며, 제1 도전성과 다른 제2 도전성을 갖는 제2 반도체층을 포함하는 제2 발광부; 제1 반도체층 위에 구비되며, 전자와 정공의 재결합을 통해 자외선을 생성하는 활성층 및 활성층 위에 구비되며, 제1 도전성과 다른 제2 도전성을 갖는 제2 반도체층을 포함하는 연결부;로서, 제1 발광부와 제2 발광부를 연결하는 연결부; 제1 반도체층, 제1 발광부, 제2 발광부 및 연결부를 덮는 절연층; 절연층 위에 형성되며 제1 반도체층과 전기적으로 연결되는 제1 패드 전극; 그리고 절연층 위에 형성되며 제2 반도체층과 전기적으로 연결되는 제2 패드 전극;을 포함하며, 연결부는 평면상에서 제1 패드 전극 및 제2 패드 전극과 적어도 일부가 중첩되지 않으며, 연결부의 폭은 제1 발광부 및 제2 발광부의 폭보다 작은 반도체 발광소자.
(2) 제1 발광부 및 제2 발광부는 측면을 포함하고, 제1 발광부 및 제2 발광부의 측면 중 적어도 하나의 측면은 평면상에서 제1 반도체층이 노출된 복수의 홈을 포함하는 반도체 발광소자.
(3) 제1 발광부 및 제2 발광부는 측면은 연결부 방향에 형성되는 내측면과 내측면과 마주보는 외측면을 포함하며, 복수의 홈을 포함하는 측면은 외측면인 반도체 발광소자.
(4) 제1 발광부의 외측면 및 제2 발광부의 외측면이 동시에 복수의 홈을 포함하며, 제1 발광부의 외측면 및 제2 발광부의 외측면에 형성된 복수의 홈의 폭의 크기가 동일하지 않은 반도체 발광소자.
(5) 절연층 아래에 위치하며 제1 반도체층과 전기적으로 연결된 제1 오믹 전극을 포함하며, 제1 오믹 전극은 제1 패드 전극과 전기적으로 연결되며, 제1 반도체층과 전기적으로 연결된 제1 오믹 전극은 제1 발광부의 외측면에 형성된 복수의 홈 중 폭의 크기가 가장 큰 홈에 위치하는 반도체 발광소자.
(6) 절연층 아래에 위치하며 제2 반도체층과 전기적으로 연결된 제2 오믹 전극을 포함하며, 제2 오믹 전극은 제2 패드 전극과 전기적으로 연결되며, 제2 반도체층과 전기적으로 연결된 제2 오믹 전극은 제2 발광부에 위치한 제2 반도체층과 전기적으로 연결된 반도체 발광소자.
(7) 평면상에서 제1 발광부 전체가 제1 패드 전극과 중첩되며, 평면상에서 제2 발광부 전체가 제2 패드 전극과 중첩되는 반도체 발광소자.
(8) 복수의 홈의 깊이는 제1 발광부 및 제2 발광부 너비의 1/2 이상이고 2/3 이하인 반도체 발광소자.
(9) 복수의 홈 사이의 간격은 제1 발광부 및 제2 발광부 너비의 1/2 이하인 반도체 발광소자.
(10) 연결부의 폭은 50㎛ 이상 160 ㎛ 이하인 반도체 발광소자.
본 개시에 의하면, 자외선의 발광효율이 향상된 반도체 발광소자를 얻을 수 있다.

Claims (10)

  1. 반도체 발광소자에 있어서,
    성장기판;
    성장기판 위에 구비되며, 제1 도전성을 갖는 제1 반도체층;
    제1 반도체층 위에 구비되며, 전자와 정공의 재결합을 통해 자외선을 생성하는 활성층 및 활성층 위에 구비되며, 제1 도전성과 다른 제2 도전성을 갖는 제2 반도체층을 포함하는 제1 발광부;
    제1 반도체층 위에 구비되며, 전자와 정공의 재결합을 통해 자외선을 생성하는 활성층 및 활성층 위에 구비되며, 제1 도전성과 다른 제2 도전성을 갖는 제2 반도체층을 포함하는 제2 발광부;
    제1 반도체층 위에 구비되며, 전자와 정공의 재결합을 통해 자외선을 생성하는 활성층 및 활성층 위에 구비되며, 제1 도전성과 다른 제2 도전성을 갖는 제2 반도체층을 포함하는 연결부;로서, 제1 발광부와 제2 발광부를 연결하는 연결부;
    제1 반도체층, 제1 발광부, 제2 발광부 및 연결부를 덮는 절연층;
    절연층 위에 형성되며 제1 반도체층과 전기적으로 연결되는 제1 패드 전극; 그리고
    절연층 위에 형성되며 제2 반도체층과 전기적으로 연결되는 제2 패드 전극;을 포함하며,
    연결부는 평면상에서 제1 패드 전극 및 제2 패드 전극과 적어도 일부가 중첩되지 않으며,
    연결부의 폭은 제1 발광부 및 제2 발광부의 폭보다 작은 반도체 발광소자.
  2. 제1항에 있어서,
    제1 발광부 및 제2 발광부는 측면을 포함하고,
    제1 발광부 및 제2 발광부의 측면 중 적어도 하나의 측면은 평면상에서 제1 반도체층이 노출된 복수의 홈을 포함하는 반도체 발광소자.
  3. 제2항에 있어서,
    제1 발광부 및 제2 발광부는 측면은 연결부 방향에 형성되는 내측면과 내측면과 마주보는 외측면을 포함하며,
    복수의 홈을 포함하는 측면은 외측면인 반도체 발광소자.
  4. 제3항에 있어서,
    제1 발광부의 외측면 및 제2 발광부의 외측면이 동시에 복수의 홈을 포함하며,
    제1 발광부의 외측면에 형성된 복수의 홈의 폭의 크기가 동일하지 않은 반도체 발광소자.
  5. 제4항에 있어서,
    절연층 아래에 위치하며 제1 반도체층과 전기적으로 연결된 제1 오믹 전극을 포함하며,
    제1 오믹 전극은 제1 패드 전극과 전기적으로 연결되며,
    제1 반도체층과 전기적으로 연결된 제1 오믹 전극은 제1 발광부의 외측면에 형성된 복수의 홈 중 폭의 크기가 가장 큰 홈에 위치하는 반도체 발광소자.
  6. 제5항에 있어서,
    절연층 아래에 위치하며 제2 반도체층과 전기적으로 연결된 제2 오믹 전극을 포함하며,
    제2 오믹 전극은 제2 패드 전극과 전기적으로 연결되며,
    제2 반도체층과 전기적으로 연결된 제2 오믹 전극은 제2 발광부에 위치한 제2 반도체층과 전기적으로 연결된 반도체 발광소자.
  7. 제6항에 있어서,
    평면상에서 제1 발광부 전체가 제1 패드 전극과 중첩되며,
    평면상에서 제2 발광부 전체가 제2 패드 전극과 중첩되는 반도체 발광소자.
  8. 제2항에 있어서,
    복수의 홈의 깊이는 제1 발광부 및 제2 발광부 너비의 1/2 이상이고 2/3 이하인 반도체 발광소자.
  9. 제2항에 있어서,
    복수의 홈 사이의 간격은 제1 발광부 및 제2 발광부 너비의 1/2 이하인 반도체 발광소자.
  10. 제1항에 있어서,
    연결부의 폭은 50㎛ 이상 160 ㎛ 이하인 반도체 발광소자.
PCT/KR2021/003799 2020-03-26 2021-03-26 반도체 발광소자 WO2021194315A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/790,178 US20230052879A1 (en) 2020-03-26 2021-03-26 Semiconductor light-emitting device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0036768 2020-03-26
KR1020200036768A KR102348950B1 (ko) 2020-03-26 2020-03-26 반도체 발광소자

Publications (1)

Publication Number Publication Date
WO2021194315A1 true WO2021194315A1 (ko) 2021-09-30

Family

ID=77892047

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2021/003799 WO2021194315A1 (ko) 2020-03-26 2021-03-26 반도체 발광소자

Country Status (3)

Country Link
US (1) US20230052879A1 (ko)
KR (1) KR102348950B1 (ko)
WO (1) WO2021194315A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101635521B1 (ko) * 2014-10-30 2016-07-05 주식회사 씨티랩 반도체 발광소자
KR20160126944A (ko) * 2016-10-19 2016-11-02 주식회사 세미콘라이트 반도체 발광소자
KR101845611B1 (ko) * 2016-07-13 2018-04-04 고려대학교 산학협력단 발광창 전극 구조가 구비된 고효율 발광다이오드 제작 방법
US20190067540A1 (en) * 2014-08-28 2019-02-28 Seoul Viosys Co., Ltd. Light emitting device
KR20200011172A (ko) * 2018-07-24 2020-02-03 주식회사 세미콘라이트 반도체 발광소자

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190067540A1 (en) * 2014-08-28 2019-02-28 Seoul Viosys Co., Ltd. Light emitting device
KR101635521B1 (ko) * 2014-10-30 2016-07-05 주식회사 씨티랩 반도체 발광소자
KR101845611B1 (ko) * 2016-07-13 2018-04-04 고려대학교 산학협력단 발광창 전극 구조가 구비된 고효율 발광다이오드 제작 방법
KR20160126944A (ko) * 2016-10-19 2016-11-02 주식회사 세미콘라이트 반도체 발광소자
KR20200011172A (ko) * 2018-07-24 2020-02-03 주식회사 세미콘라이트 반도체 발광소자

Also Published As

Publication number Publication date
KR20210120276A (ko) 2021-10-07
US20230052879A1 (en) 2023-02-16
KR102348950B1 (ko) 2022-01-11

Similar Documents

Publication Publication Date Title
KR100887139B1 (ko) 질화물 반도체 발광소자 및 제조방법
WO2011162479A2 (en) Light emitting diode
WO2018080224A1 (ko) 반도체 소자 패키지
KR20120031342A (ko) 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
WO2013105834A1 (ko) 반도체 발광소자
KR20200038370A (ko) 반도체 발광소자
WO2016068643A1 (ko) 반도체 발광소자
KR20030007061A (ko) 발광 다이오드 어레이
WO2012039527A1 (en) High efficiency light emitting diode
KR20160036862A (ko) 발광 소자 제조 방법 및 그것에 의해 제조된 발광 소자
KR101115570B1 (ko) 발광 소자 및 그것을 제조하는 방법
KR101753750B1 (ko) 반도체 발광소자
WO2015072746A1 (ko) 반도체 발광소자
WO2009136769A2 (ko) 발광 소자
WO2021194315A1 (ko) 반도체 발광소자
WO2022131457A1 (ko) 반도체 발광소자
WO2014196796A1 (ko) 반도체 발광 소자 및 이를 제조하는 방법
KR20180074638A (ko) 반도체 발광소자
KR20120031472A (ko) 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
KR20200112410A (ko) 발광 다이오드
JP4501234B2 (ja) 窒化物半導体素子
JP2000049376A (ja) 発光素子
WO2020149531A1 (ko) 심자외선 발광 다이오드
WO2017150913A1 (ko) 반도체 발광소자 및 이의 제조방법
WO2018030680A1 (ko) 반도체 발광소자

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21776471

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21776471

Country of ref document: EP

Kind code of ref document: A1