WO2017208806A1 - 撮像素子および撮像素子の製造方法ならびに撮像装置 - Google Patents

撮像素子および撮像素子の製造方法ならびに撮像装置 Download PDF

Info

Publication number
WO2017208806A1
WO2017208806A1 PCT/JP2017/018343 JP2017018343W WO2017208806A1 WO 2017208806 A1 WO2017208806 A1 WO 2017208806A1 JP 2017018343 W JP2017018343 W JP 2017018343W WO 2017208806 A1 WO2017208806 A1 WO 2017208806A1
Authority
WO
WIPO (PCT)
Prior art keywords
photoelectric conversion
type semiconductor
plane
electrode
imaging device
Prior art date
Application number
PCT/JP2017/018343
Other languages
English (en)
French (fr)
Inventor
小林　一
戸木田　裕一
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to US16/302,743 priority Critical patent/US10672837B2/en
Publication of WO2017208806A1 publication Critical patent/WO2017208806A1/ja
Priority to US16/866,850 priority patent/US11183540B2/en
Priority to US17/451,766 priority patent/US20220037409A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H01L27/14667—Colour imagers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/20—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising components having an active region that includes an inorganic semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/30—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation comprising bulk heterojunctions, e.g. interpenetrating networks of donor and acceptor material domains
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H10K85/311—Phthalocyanine
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/211—Fullerenes, e.g. C60
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/211—Fullerenes, e.g. C60
    • H10K85/215—Fullerenes, e.g. C60 comprising substituents, e.g. PCBM
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
    • H10K85/623—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene containing five rings, e.g. pentacene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/649—Aromatic compounds comprising a hetero atom
    • H10K85/657—Polycyclic condensed heteroaromatic hydrocarbons
    • H10K85/6572—Polycyclic condensed heteroaromatic hydrocarbons comprising only nitrogen in the heteroaromatic polycondensed ring system, e.g. phenanthroline or carbazole
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/649—Aromatic compounds comprising a hetero atom
    • H10K85/657—Polycyclic condensed heteroaromatic hydrocarbons
    • H10K85/6576—Polycyclic condensed heteroaromatic hydrocarbons comprising only sulfur in the heteroaromatic polycondensed ring system, e.g. benzothiophene
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present disclosure relates to an imaging element including a photoelectric conversion layer including a bulk heterostructure, a manufacturing method thereof, and an imaging apparatus.
  • a solid-state imaging device such as a CCD (Charge-Coupled Device) image sensor or a CMOS (Complementary Metal-Oxide Semiconductor) image sensor uses an imaging device whose sensitivity is improved by obtaining a signal of three colors per pixel. It has been.
  • a light receiving unit made of an organic semiconductor material for detecting green light and a light receiving made of silicon for detecting red light and blue light in one pixel, for example.
  • a color imaging device including a unit is disclosed.
  • the light receiving unit that detects green light has a bulk heterostructure in which a p-type semiconductor and an n-type semiconductor are randomly mixed.
  • This bulk heterostructure is a p / n junction surface formed by mixing a p-type semiconductor and an n-type semiconductor, and the exciton charge separation ratio at this p / n junction surface has a great influence on the sensitivity of the imaging device. give. For this reason, for example, Non-Patent Documents 1 to 3 report methods for improving the exciton charge separation rate at the p / n junction surface.
  • the imaging element is required to further improve sensitivity.
  • An imaging device includes a first electrode and a second electrode arranged to face each other, a p-type semiconductor and an n-type semiconductor, and a photoelectric sensor provided between the first electrode and the second electrode.
  • the photoelectric conversion layer has an excitation of 1 ⁇ 10 10 s ⁇ 1 or more and 1 ⁇ 10 16 s ⁇ 1 or less at a p / n junction surface formed by a p-type semiconductor and an n-type semiconductor. It has a child charge separation rate.
  • An imaging device manufacturing method includes: forming a first electrode; forming a photoelectric conversion layer including a p-type semiconductor and an n-type semiconductor on the first electrode; Forming a second electrode on the layer, and the photoelectric conversion layer is 1 ⁇ 10 10 s ⁇ 1 or more and 1 in the p / n junction surface formed by the p-type semiconductor and the n-type semiconductor. It has an exciton charge separation ratio of ⁇ 10 16 s ⁇ 1 or less.
  • An imaging apparatus includes one or a plurality of imaging elements according to the embodiment of the present disclosure for each of a plurality of pixels.
  • the exciton charge separation rate is 1 ⁇ 10 10 s ⁇ 1 or more and 1 ⁇ 10 16 s ⁇ 1 or less. It is possible to improve the photoelectric conversion efficiency by providing a photoelectric conversion layer having a p / n junction surface.
  • the manufacturing method of the imaging device of one embodiment, and the imaging device of one embodiment the p / n junction surface formed in the photoelectric conversion layer is 1 ⁇ 10 10 s ⁇ . Since the exciton charge separation ratio is 1 or more and 1 ⁇ 10 16 s ⁇ 1 or less, the photoelectric conversion efficiency is improved and the sensitivity can be improved.
  • FIG. 7 is a cross-sectional view illustrating a process following FIG. 6.
  • FIG. 8 is a cross-sectional diagram illustrating a process following the process in FIG. 7.
  • FIG. 9 is a cross-sectional diagram illustrating a process following the process in FIG. 8. It is a schematic diagram explaining the movement of the electric charge in the photoelectric converting layer which has a bulk heterostructure. It is a model diagram showing the molecular structure of subphthalocyanine. It is a schematic diagram explaining the creation example of the interface structure by simulation. It is a functional block diagram of the imaging device which used the imaging device shown in FIG. 1 as a pixel. It is a block diagram showing schematic structure of the electronic device using the imaging device shown in FIG.
  • Embodiment imaging device having a photoelectric conversion layer with controlled molecular orientation
  • Configuration of image sensor 1-2 Manufacturing method of imaging device 1-3. Action / Effect Application examples
  • FIG. 1 illustrates a cross-sectional configuration of an image sensor (image sensor 10) according to an embodiment of the present disclosure.
  • the imaging device 10 constitutes one pixel (unit pixel P) in an imaging device (imaging device 1; see FIG. 13) such as a CMOS image sensor used in an electronic device such as a digital still camera or a video camera. is there.
  • the imaging element 10 is, for example, a so-called vertical spectral type in which one organic photoelectric conversion unit 20 and two inorganic photoelectric conversion units 32B and 32R are stacked in the vertical direction.
  • the organic photoelectric conversion unit 20 is provided on the first surface (back surface) 30 ⁇ / b> A side of the semiconductor substrate 30.
  • the inorganic photoelectric conversion units 32 ⁇ / b> B and 32 ⁇ / b> R are embedded in the semiconductor substrate 30 and are stacked in the thickness direction of the semiconductor substrate 30.
  • the organic photoelectric conversion unit 20 includes a p-type semiconductor and an n-type semiconductor, and includes a photoelectric conversion layer 22 having a bulk heterojunction structure in the layer.
  • the bulk heterojunction structure is a p / n junction surface formed by mixing a p-type semiconductor and an n-type semiconductor.
  • the photoelectric conversion layer 22 is configured such that the exciton charge separation ratio at the p / n junction surface is 1 ⁇ 10 10 s ⁇ 1 or more and 1 ⁇ 10 16 s ⁇ 1 or less. .
  • the organic photoelectric conversion unit 20 and the inorganic photoelectric conversion units 32B and 32R selectively detect light in different wavelength ranges and perform photoelectric conversion. Specifically, the organic photoelectric conversion unit 20 acquires a green (G) color signal.
  • the inorganic photoelectric conversion units 32B and 32R acquire blue (B) and red (R) color signals, respectively, depending on the difference in absorption coefficient. Thereby, in this image sensor 10, a plurality of types of color signals can be acquired in one pixel without using a color filter.
  • the multilayer wiring 40 has a configuration in which, for example, wiring layers 41, 42, and 43 are stacked in an insulating layer 44.
  • the first surface 30A side of the semiconductor substrate 30 is represented as the light incident side S1
  • the second surface 30B side is represented as the wiring layer side S2.
  • the organic photoelectric conversion unit 20 has a configuration in which, for example, a lower electrode 21, a photoelectric conversion layer 22, and an upper electrode 23 are stacked in this order from the first surface 30A side of the semiconductor substrate 30.
  • the lower electrode 21 is formed separately for each image sensor 10.
  • the photoelectric conversion layer 22 and the upper electrode 23 are provided as a continuous layer common to the plurality of imaging elements 10.
  • a layer (fixed charge layer) 24 having a fixed charge
  • a dielectric layer 25 having an insulating property, and an interlayer insulating layer 26 are provided. It has been.
  • a protective layer 27 is provided on the upper electrode 23. Above the protective layer 27, an optical member (none of which is shown) such as a flattening layer and an on-chip lens is disposed.
  • a through electrode 34 is provided between the first surface 30A and the second surface 30B of the semiconductor substrate 30.
  • the organic photoelectric conversion unit 20 is connected to the gate Gamp of the amplifier transistor AMP and the floating diffusion FD3 through the through electrode 34.
  • the electric charge generated in the organic photoelectric conversion unit 20 on the first surface 30A side of the semiconductor substrate 30 is favorably transferred to the second surface 30B side of the semiconductor substrate 30 through the through electrode 34, It is possible to improve the characteristics.
  • the through electrode 34 is provided for each organic photoelectric conversion unit 20 in each of the imaging elements 10, for example.
  • the through electrode 34 functions as a connector between the organic photoelectric conversion unit 20 and the gate Gamp of the amplifier transistor AMP and the floating diffusion FD3, and also serves as a transmission path for charges (here, electrons) generated in the organic photoelectric conversion unit 20.
  • the lower end of the through electrode 34 is connected to the connection portion 41 ⁇ / b> A in the wiring layer 41 of the multilayer wiring 40 through the lower first contact 35.
  • the connection portion 41A and the gate Gamp of the amplifier transistor AMP are connected by a lower second contact 45.
  • the connection portion 41A and the floating diffusion FD3 are connected by a lower third contact 46.
  • the upper end of the through electrode 34 is connected to the lower electrode 21 via the upper contact 36.
  • a reset gate Grst of the reset transistor RST is preferably disposed as shown in FIG. As a result, the charge accumulated in the floating diffusion FD3 can be reset by the reset transistor RST.
  • the through electrode 34 penetrates the semiconductor substrate 30 and is separated from the semiconductor substrate 30 by, for example, a separation groove 50.
  • the through electrode 34 is made of, for example, the same semiconductor as the semiconductor substrate 30, for example, silicon (Si), and has an n-type or p-type impurity implanted therein (for example, p + in FIG. 1), and the resistance value is reduced. It is preferable. Further, high-concentration impurity regions (for example, p ++ in FIG. 1) are provided at the upper end portion and the lower end portion of the through electrode 34, and the connection resistance with the upper contact 36 and the connection resistance with the lower first contact 35 are further reduced. It is preferable.
  • the through electrode 34 may be made of a metal or a conductive material.
  • the resistance value of the through electrode 34 is further reduced, and the connection resistance between the through electrode 34 and the lower first contact 35, the lower second contact 45, and the lower third contact 46 is further reduced. It becomes possible to do.
  • the metal or conductive material constituting the through electrode 34 include aluminum (Al), tungsten (W), titanium (Ti), cobalt (Co), hafnium (Hf), and tantalum (Ta).
  • the outer surface 51, the inner surface 52, and the bottom surface 53 of the separation groove 50 are covered with, for example, a dielectric layer 25 having an insulating property.
  • the dielectric layer 25 includes, for example, an outer dielectric layer 25 ⁇ / b> A that covers the outer surface 51 of the separation groove 50 and an inner dielectric layer 25 ⁇ / b> B that covers the inner surface 52 of the separation groove 50.
  • a cavity 54 is preferably provided between the outer dielectric layer 25A and the inner dielectric layer 25B. That is, the separation groove 50 has an annular shape or an annular shape, and the cavity 54 has an annular shape or an annular shape that is concentric with the separation groove 50.
  • an impurity region (p + in FIG. 1) of the same conductivity type (n-type or p-type) as the through electrode 34 is provided in the semiconductor substrate 30 on the outer surface 51 of the separation groove 50.
  • the fixed charge layer 24 is preferably provided on the outer surface 51, the inner surface 52 and the bottom surface 53 of the separation groove 50, and the first surface 30 ⁇ / b> A of the semiconductor substrate 30.
  • a p-type impurity region (p + in FIG. 1) is provided in the semiconductor substrate 30 on the outer surface 51 of the separation groove 50, and a film having a negative fixed charge is provided as the fixed charge layer 24. Is preferred. As a result, dark current can be reduced.
  • the imaging device 10 of the present embodiment light incident on the organic photoelectric conversion unit 20 from the upper electrode 23 side is absorbed by an electron acceptor or an electron donor at the bulk heterojunction interface of the photoelectric conversion layer 22.
  • the excitons generated thereby move to the interface between the electron donor and the electron acceptor and dissociate into electrons and holes.
  • the charges (electrons and holes) generated here are caused by diffusion due to the carrier concentration difference or an internal electric field due to the work function difference between the anode (here, the lower electrode 21) and the cathode (here, the upper electrode 23). Are carried to different electrodes and detected as photocurrents. Further, by applying a potential between the lower electrode 21 and the upper electrode 23, the transport direction of electrons and holes can be controlled.
  • the organic photoelectric conversion unit 20 is an organic imaging element that absorbs green light corresponding to a part or all of a selective wavelength range (for example, 495 nm to 570 nm) and generates electron-hole pairs. .
  • the lower electrode 21 is provided in a region that faces the light receiving surfaces of the inorganic photoelectric conversion units 32B and 32R formed in the semiconductor substrate 30 and covers these light receiving surfaces.
  • the lower electrode 21 is made of a light-transmitting conductive film, for example, ITO (Indium Tin Oxide).
  • ITO Indium Tin Oxide
  • a tin oxide (SnO 2 ) -based material to which a dopant is added, or a zinc oxide-based material obtained by adding a dopant to aluminum zinc oxide (ZnO) May be used.
  • zinc oxide-based material examples include aluminum zinc oxide (AZO) to which aluminum (Al) is added as a dopant, gallium zinc oxide (GZO) to which gallium (Ga) is added, and indium zinc oxide to which indium (In) is added. (IZO).
  • AZO aluminum zinc oxide
  • GZO gallium zinc oxide
  • Indium zinc oxide to which indium (In) is added.
  • IZO indium zinc oxide
  • CuI, InSbO 4 , ZnMgO, CuInO 2 , MgIN 2 O 4 , CdO, ZnSnO 3, or the like may be used.
  • the photoelectric conversion layer 22 converts light energy into electric energy.
  • the photoelectric conversion layer 22 includes an organic semiconductor material that functions as a p-type semiconductor or an n-type semiconductor.
  • the photoelectric conversion layer 22 has a junction surface (p / n junction surface) between the p-type semiconductor and the n-type semiconductor in the layer.
  • a p-type semiconductor functions relatively as an electron donor (donor), and an n-type semiconductor functions relatively as an electron acceptor.
  • the photoelectric conversion layer 22 provides a field where excitons generated when light is absorbed are separated into electrons and holes.
  • the photoelectric conversion layer 22 has an interface between the electron donor and the electron acceptor (p / At the n junction surface), excitons are separated into electrons and holes.
  • the photoelectric conversion layer 22 of the present embodiment has a configuration in which the orientation of at least one molecule of the p-type semiconductor and the n-type semiconductor constituting the photoelectric conversion layer 22 is controlled.
  • 2 to 5 schematically show the orientation of molecules of the p-type semiconductor (molecule A) and the n-type semiconductor (molecule B) in the photoelectric conversion layer.
  • molecule A p-type semiconductor
  • molecule B n-type semiconductor
  • FIG. 2 a plurality of molecules A and molecules B included in the layer are both randomly oriented.
  • the orientation of the plurality of molecules A included in the layer is controlled, and the state is aligned in one direction. ing.
  • the molecule whose orientation is controlled in the photoelectric conversion layer 22 may be a molecule B as shown in FIG. Furthermore, in the photoelectric conversion layer 22, it is desirable that the orientation of both the molecule A and the molecule B is controlled as shown in FIG. Thereby, the efficiency (exciton charge separation rate) that excitons are separated into electrons and holes at the p / n junction surface in the photoelectric conversion layer 22 is improved.
  • the photoelectric conversion layer 22 of the present embodiment has an exciton charge separation rate of, for example, 1 ⁇ 10 10 s ⁇ 1 or more at the p / n junction surface.
  • the upper limit of the exciton charge separation rate is not particularly limited, but is, for example, 1 ⁇ 10 16 s ⁇ 1 or less.
  • Examples of the organic semiconductor material constituting the photoelectric conversion layer 22 include quinacridone, chlorinated boron subphthalocyanine, pentacene, benzothienobenzothiophene, fullerene, and derivatives thereof.
  • the photoelectric conversion layer 22 is configured by combining two or more of the above organic semiconductor materials.
  • the organic semiconductor material functions as a p-type semiconductor or an n-type semiconductor depending on the combination.
  • the organic-semiconductor material which comprises the photoelectric converting layer 22 is not specifically limited.
  • any one of naphthalene, anthracene, phenanthrene, tetracene, pyrene, perylene, and fluoranthene or derivatives thereof is preferably used.
  • polymers such as phenylene vinylene, fluorene, carbazole, indole, pyrene, pyrrole, picoline, thiophene, acetylene, diacetylene, and derivatives thereof may be used.
  • metal complex dyes cyanine dyes, merocyanine dyes, phenylxanthene dyes, triphenylmethane dyes, rhodacyanine dyes, xanthene dyes, macrocyclic azaannulene dyes, azulene dyes, naphthoquinone, anthraquinone dyes, Condensed polycyclic aromatic compounds such as anthracene and pyrene and chain compounds condensed with aromatic rings or heterocyclic compounds, or two compounds such as quinoline, benzothiazole and benzoxazole having a squarylium group and a croconic methine group as a binding chain.
  • a cyanine-like dye or the like bonded by a nitrogen heterocycle or a squarylium group and a croconite methine group can be preferably used.
  • the metal complex dye is preferably a dithiol metal complex dye, a metal phthalocyanine dye, a metal porphyrin dye, or a ruthenium complex dye, but is not limited thereto.
  • the thickness of the photoelectric conversion layer 22 is, for example, 50 nm to 500 nm.
  • a buffer layer may be provided between the photoelectric conversion layer 22 and the lower electrode 21 and between the photoelectric conversion layer 22 and the upper electrode 23.
  • an undercoat film, a hole transport layer, an electron blocking film, a photoelectric conversion layer 22, a hole blocking film, a buffer film, an electron transport layer, a work function adjusting film, and the like are laminated in this order from the lower electrode 21 side. It may be.
  • the upper electrode 23 is made of a conductive film having the same light transmittance as that of the lower electrode 21.
  • the upper electrode 23 may be separated for each pixel, or may be formed as a common electrode for each pixel.
  • the thickness of the upper electrode 23 is, for example, 10 nm to 200 nm.
  • the fixed charge layer 24 may be a film having a positive fixed charge or a film having a negative fixed charge.
  • the material of the film having a negative fixed charge include hafnium oxide, aluminum oxide, zirconium oxide, tantalum oxide, and titanium oxide.
  • An yttrium oxide, an aluminum nitride film, a hafnium oxynitride film, an aluminum oxynitride film, or the like is also possible.
  • the fixed charge layer 24 may have a configuration in which two or more kinds of films are stacked. Thereby, for example, in the case of a film having a negative fixed charge, the function as a hole accumulation layer can be further enhanced.
  • the material of the dielectric layer 25 is not particularly limited, but includes, for example, a silicon oxide film, TEOS, a silicon nitride film, and a silicon oxynitride film.
  • the interlayer insulating layer 26 is configured by, for example, a single layer film made of one of silicon oxide, silicon nitride, silicon oxynitride (SiON), or the like, or a laminated film made of two or more of these. .
  • the protective layer 27 is made of a light-transmitting material.
  • the protective layer 27 is a single-layer film made of any of silicon oxide, silicon nitride, silicon oxynitride, or the like, or a laminated film made of two or more of them. It is comprised by.
  • the thickness of the protective film 19 is, for example, 100 nm to 30000 nm.
  • the semiconductor substrate 30 is composed of, for example, an n-type silicon (Si) substrate and has a p-well 31 in a predetermined region. On the second surface 30B of the p-well 31, the above-described vertical transistor Tr1, transfer transistor Tr2, amplifier transistor AMP, reset transistor RST, and the like are provided. In addition, a peripheral circuit (not shown) including a logic circuit or the like is provided in the peripheral portion of the semiconductor substrate 30.
  • the inorganic photoelectric conversion units 32 ⁇ / b> B and 32 ⁇ / b> R each have a pn junction in a predetermined region of the semiconductor substrate 30.
  • the inorganic photoelectric conversion units 32B and 32R are capable of spectrally separating light in the vertical direction by utilizing the fact that the wavelength of light absorbed in accordance with the incident depth of light in the silicon substrate is different.
  • the inorganic photoelectric conversion unit 32B selectively detects blue light and accumulates signal charges corresponding to blue, and is installed at a depth at which blue light can be efficiently photoelectrically converted.
  • the inorganic photoelectric conversion unit 32R selectively detects red light and accumulates signal charges corresponding to red, and is installed at a depth at which red light can be efficiently photoelectrically converted.
  • blue (B) is a color corresponding to a wavelength range of 450 nm to 495 nm
  • red (R) is a color corresponding to a wavelength range of 620 nm to 750 nm, for example.
  • Each of the inorganic photoelectric conversion units 32B and 32R only needs to be able to detect light in a part or all of the wavelength ranges.
  • the inorganic photoelectric conversion unit 32B includes, for example, a p + region that becomes a hole accumulation layer and an n region that becomes an electron accumulation layer.
  • the inorganic photoelectric conversion unit 32R includes, for example, a p + region serving as a hole accumulation layer and an n region serving as an electron accumulation layer (having a pnp stacked structure).
  • the n region of the inorganic photoelectric conversion unit 32B is connected to the vertical transistor Tr1.
  • the p + region of the inorganic photoelectric conversion unit 32B is bent along the vertical transistor Tr1 and connected to the p + region of the inorganic photoelectric conversion unit 32R.
  • the vertical transistor Tr1 is a transfer transistor that transfers signal charges (electrons in the present embodiment) corresponding to blue color generated and accumulated in the inorganic photoelectric conversion unit 32B to the floating diffusion FD1. Since the inorganic photoelectric conversion unit 32B is formed at a deep position from the second surface 30B of the semiconductor substrate 30, it is preferable that the transfer transistor of the inorganic photoelectric conversion unit 32B is configured by a vertical transistor Tr1.
  • the transfer transistor Tr2 transfers the signal charge (electrons in the present embodiment) corresponding to red color generated and accumulated in the inorganic photoelectric conversion unit 32R to the floating diffusion FD2, and is configured by a MOS transistor, for example. ing.
  • the amplifier transistor AMP is a modulation element that modulates the amount of charge generated in the organic photoelectric conversion unit 20 into a voltage, and is composed of, for example, a MOS transistor.
  • the reset transistor RST resets the charge transferred from the organic photoelectric conversion unit 20 to the floating diffusion FD3, and is configured by, for example, a MOS transistor.
  • the lower first contact 35, the lower second contact 45, the lower third contact 46, and the upper contact 36 are made of, for example, a doped silicon material such as PDAS (Phosphorus Doped AmorphousmorphSilicon), or aluminum (Al), tungsten (W ), Titanium (Ti), cobalt (Co), hafnium (Hf), and tantalum (Ta).
  • PDAS Phosphorus Doped AmorphousmorphSilicon
  • Al aluminum
  • Ti Titanium
  • Co cobalt
  • Hf hafnium
  • Ta tantalum
  • the image sensor 10 of the present embodiment can be manufactured as follows, for example.
  • FIG. 6 to 9 show the manufacturing method of the image sensor 10 in the order of steps.
  • a p-well 31 is formed as a first conductivity type well in a semiconductor substrate 30, and a second conductivity type (for example, n-type) inorganic is formed in the p-well 31.
  • Photoelectric converters 32B and 32R are formed.
  • a p + region is formed in the vicinity of the first surface 30 ⁇ / b> A of the semiconductor substrate 30.
  • an impurity region (p + region) penetrating from the first surface 30A to the second surface 30B of the semiconductor substrate 30 is formed in a region where the through electrode 34 and the separation groove 50 are to be formed. Further, high-concentration impurity regions (p ++ regions) are formed in regions where the upper and lower end portions of the through electrode 34 are to be formed.
  • n + regions to be the floating diffusions FD1 to FD3 on the second surface 30B of the semiconductor substrate 30 the gate insulating layer 33, the vertical transistor Tr1, the transfer transistor Tr2, and the amplifier A gate wiring layer 37 including the gates of the transistor AMP and the reset transistor RST is formed.
  • the vertical transistor Tr1, the transfer transistor Tr2, the amplifier transistor AMP, and the reset transistor RST are formed.
  • a multilayer wiring 40 comprising a lower first contact 35, a lower second contact 45, a lower third contact 46, wiring layers 41 to 43 including a connecting portion 41A, and an insulating layer 44 on the second surface 30B of the semiconductor substrate 30.
  • an SOI (Silicon On Insulator) substrate in which a semiconductor substrate 30, a buried oxide film (not shown), and a holding substrate (not shown) are stacked is used.
  • the buried oxide film and the holding substrate are bonded to the first surface 30 ⁇ / b> A of the semiconductor substrate 30. After ion implantation, annealing is performed.
  • a support substrate (not shown) or another semiconductor substrate is joined to the second surface 30B side (multilayer wiring 40 side) of the semiconductor substrate 30 and turned upside down.
  • the semiconductor substrate 30 is separated from the buried oxide film of the SOI substrate and the holding substrate, and the first surface 30A of the semiconductor substrate 30 is exposed.
  • the above steps can be performed by techniques used in a normal CMOS process, such as ion implantation and CVD (Chemical Vapor Deposition).
  • the semiconductor substrate 30 is processed from the first surface 30A side by dry etching, for example, to form a ring-shaped or annular separation groove 50.
  • the depth of the isolation trench 50 preferably penetrates the semiconductor substrate 30 from the first surface 30A to the second surface 30B and reaches the gate insulating layer 33.
  • the isolation trench 50 penetrates the semiconductor substrate 30 and the gate insulating layer 33 as shown by the arrow D50B in FIG.
  • the insulating layer 44 is preferably reached.
  • FIG. 7 shows a case where the separation groove 50 penetrates the semiconductor substrate 30 and the gate insulating layer 33.
  • the negative fixed charge layer 24 is formed on the outer surface 51, the inner surface 52 and the bottom surface 53 of the separation groove 50 and the first surface 30 ⁇ / b> A of the semiconductor substrate 30.
  • the negative fixed charge layer 24 two or more kinds of films may be stacked. Thereby, the function as a hole accumulation layer can be further enhanced.
  • the dielectric layer 25 having the outer dielectric layer 25A and the inner dielectric layer 25B is formed.
  • the cavity 54 is formed between the outer dielectric layer 25A and the inner dielectric layer 25B in the separation groove 50 by appropriately adjusting the film thickness and film formation conditions of the dielectric layer 25.
  • the interlayer insulating layer 26 and the upper contact 36 are formed, and the upper contact 36 is connected to the upper end of the through electrode 34.
  • the lower electrode 21, the photoelectric conversion layer 22, the upper electrode 23, and the protective layer 27 are formed on the interlayer insulating layer 26.
  • the photoelectric conversion layer 22 is formed by depositing the organic semiconductor material on the lower electrode 21 by using, for example, a coating method, and then performing heat treatment or pressure treatment, or both. Thereby, the molecular orientation of the organic semiconductor material constituting the photoelectric conversion layer 22 is controlled, and the ratio of the p / n junction surface having a high exciton charge separation ratio of 1 ⁇ 10 10 s ⁇ 1 or more can be increased.
  • an optical member such as a planarizing layer and an on-chip lens (not shown) are disposed. As described above, the image sensor 10 shown in FIG. 1 is completed.
  • the image sensor 10 when light enters the organic photoelectric conversion unit 20 via an on-chip lens (not shown), the light passes through the organic photoelectric conversion unit 20 and the inorganic photoelectric conversion units 32B and 32R in this order. In the passing process, photoelectric conversion is performed for each of the green, blue, and red color lights. Hereinafter, the signal acquisition operation for each color will be described.
  • the organic photoelectric conversion unit 20 is connected to the gate Gamp of the amplifier transistor AMP and the floating diffusion FD3 through the through electrode 34. Therefore, electrons of the electron-hole pairs generated in the organic photoelectric conversion unit 20 are taken out from the lower electrode 21 side and transferred to the second surface 30B side of the semiconductor substrate 30 through the through electrode 34, and floating diffusion. Accumulated in FD3. At the same time, the charge amount generated in the organic photoelectric conversion unit 20 is modulated into a voltage by the amplifier transistor AMP.
  • a reset gate Grst of the reset transistor RST is arranged next to the floating diffusion FD3. Thereby, the electric charge accumulated in the floating diffusion FD3 is reset by the reset transistor RST.
  • the organic photoelectric conversion unit 20 is connected not only to the amplifier transistor AMP but also to the floating diffusion FD3 via the through electrode 34, the charge accumulated in the floating diffusion FD3 is easily reset by the reset transistor RST. It becomes possible to do.
  • FIG. 10 illustrates a cross-sectional configuration of an organic photoelectric conversion unit 200 including a photoelectric conversion layer 213 having a bulk heterostructure.
  • a p-type semiconductor layer 213a and an n-type semiconductor layer 213b are mixed.
  • the light (L) incident on the photoelectric conversion layer 213 excites electrons in organic molecules constituting the photoelectric conversion layer 213 to generate singlet excitons.
  • the exciton charge separation rate at the p / n junction surface is preferably 1 ⁇ 10 10 s ⁇ 1 or more.
  • the exciton charge separation rate is presumed to be related to the molecular orientation of the p / n junction surface.
  • the exciton charge separation rate is evaluated by a dimer composed of a p-type molecule and an n-type molecule.
  • the influence of surrounding molecules is not taken into consideration, so that the stable structure is different from the actual p / n junction surface, and it is difficult to investigate various molecular orientations that actually exist.
  • the external rearrangement energy and free energy due to surrounding molecules are ignored, the calculation accuracy of exciton charge separation rate is also low.
  • the relationship between the molecular orientation of the p / n junction surface and the exciton charge separation rate in the p / n interface structure composed of multiple molecules is evaluated by performing the following simulation.
  • quinacridone for example, is employed as the p-type semiconductor
  • chlorinated boron subphthalocyanine for example
  • QD crystal and SubPc—Cl crystal are used as the initial structure.
  • the orientation of each molecule is controlled and each has crystal planes represented by (001) plane, (010) plane, and (100) plane.
  • FIG. 11 shows the molecular structure of SubPc—Cl as a spherical rod model.
  • the SubPc-Cl molecule has, for example, a B atom as a base point, a Cl atom protruding in the Y-axis direction, and a macrocyclic structure including an N atom curved in the direction opposite to the protruding direction of the Cl atom. It has the structure.
  • the surface where the convex side (Cl atom side) of the curved SubPc—Cl molecule is exposed is the (001) A surface
  • the surface where the concave side (macrocyclic structure side) is exposed is the (001) B surface.
  • the QD crystal (001) plane, (010) plane, (100) plane, SubPc—Cl crystal (100) plane, (010) plane, (001) A plane, (001) B plane The exciton charge separation rate at 12 types of p / n junctions formed by the combination is investigated. A method for creating a p / n junction surface by simulation will be described with reference to FIG.
  • FIG. 12A schematically shows a theoretical interface structure (p / n junction plane) formed by the (100) plane of the QD crystal and the (001) B plane of the SubPc—Cl crystal. It is. Note that the shape of the SubPc—Cl molecule shown in FIGS. 12A and 12B schematically represents a curved macrocyclic structure.
  • FIG. 12B schematically shows the interface structure obtained by performing the structure optimization calculation on the theoretical interface structure shown in FIG.
  • the structure optimization calculation uses an OM / MM method in which the central dimer (ball and stick display) for which the exciton charge separation rationality is to be calculated is calculated by quantum mechanics and the peripheral molecule (line display) is calculated by molecular mechanics. . As shown in FIG.
  • the interface structure obtained by the structure optimization calculation has a disorder of molecular orientation near the interface, and a more realistic energetically stable interface structure (energy stable structure) It has become. Thereby, it becomes possible to evaluate the relationship between the molecular orientation of the p / n junction plane and the exciton charge separation rate in consideration of the influence of surrounding molecules, which was difficult to evaluate using only the dimer described above.
  • ⁇ G and ⁇ between the respective excited states are calculated as follows. First, singlet excited states are obtained from the first excited singlet state S1 to the tenth excited singlet state S10, the structure is optimized for each excited state, and an energy stable structure is obtained. Subsequently, free energy is calculated by performing vibration calculation on the energy stable structure of each excited state. Thereby, ⁇ G and ⁇ between the respective excited states are calculated. H ab is obtained by the generalized-Mulliken-Hush method.
  • the exciton charge separation rate at the p / n junction of QD and SubPc-Cl is determined by excitons generated in QD (QD excitons) and excitons generated in SubPc-Cl (SubPc-Cl excitons). ) For both.
  • Table 1 summarizes the exciton charge separation ratios of QD excitons and SubPc-Cl excitons at 12 types of p / n junctions between QD and SubPc-Cl calculated using equation (1). is there.
  • the exciton charge separation ratio varies greatly depending on the combination of the crystal planes of QD and SubPc-Cl that form the interface structure (p / n junction surface), but there is an interface structure with a high exciton charge separation ratio.
  • the combination of the QD crystal plane forming the p / n junction plane and the SubPc-Cl crystal plane is (100) plane- (001) A plane, (100) plane- (001) B plane, (010 ) Plane- (010) plane, (010) plane- (001) A plane, (010) plane- (001) B plane, (001) plane- (001) A plane, (001) plane- (001) B It was found that an exciton charge separation ratio of 1 ⁇ 10 10 s-1 or more can be obtained when it is a plane.
  • the p / n junction surface is randomly generated from the 12 combinations shown in Table 1. Therefore, p / n having a high exciton charge separation ratio (1 ⁇ 10 10 s ⁇ 1 or more).
  • the ratio of the joint surfaces is about 7/12.
  • the ratio of the p / n junction surface having a high exciton charge separation ratio is set to 1 in the layer. It becomes possible to raise so that it may approach.
  • the photoelectric conversion layer 22 is formed using an organic semiconductor material that functions as a p-type semiconductor and an n-type semiconductor, for example, using a coating method, and then heat treatment or pressure treatment, or Form both.
  • the molecular orientation of the organic semiconductor material in the photoelectric conversion layer 22 is controlled, and the ratio of the p / n junction surface having a high exciton charge separation ratio of 1 ⁇ 10 10 s ⁇ 1 or higher is increased. Therefore, the photoelectric conversion efficiency in the photoelectric conversion layer 22 is improved, and it is possible to provide an image sensor with high sensitivity.
  • FIG. 13 illustrates an overall configuration of an imaging apparatus (imaging apparatus 1) using the imaging element 10 described in the above embodiment for each pixel.
  • the imaging device 1 is a CMOS image sensor, and has a pixel unit 1a as an imaging area on a semiconductor substrate 30, and, for example, a row scanning unit 131, a horizontal selection unit 133, and the like in a peripheral region of the pixel unit 1a.
  • a peripheral circuit unit 130 including a column scanning unit 134 and a system control unit 132 is provided.
  • the pixel unit 1a has, for example, a plurality of unit pixels P (corresponding to the image sensor 10) that are two-dimensionally arranged in a matrix.
  • a pixel drive line Lread (specifically, a row selection line and a reset control line) is wired for each pixel row, and a vertical signal line Lsig is wired for each pixel column.
  • the pixel drive line Lread transmits a drive signal for reading a signal from the pixel.
  • One end of the pixel drive line Lread is connected to an output end corresponding to each row of the row scanning unit 131.
  • the row scanning unit 131 is configured by a shift register, an address decoder, or the like, and is a pixel driving unit that drives each unit pixel P of the pixel unit 1a, for example, in units of rows.
  • a signal output from each unit pixel P of the pixel row that is selectively scanned by the row scanning unit 131 is supplied to the horizontal selection unit 133 through each of the vertical signal lines Lsig.
  • the horizontal selection unit 133 is configured by an amplifier, a horizontal selection switch, and the like provided for each vertical signal line Lsig.
  • the column scanning unit 134 includes a shift register, an address decoder, and the like, and drives the horizontal selection switches in the horizontal selection unit 133 in order while scanning. By the selective scanning by the column scanning unit 134, the signal of each pixel transmitted through each of the vertical signal lines Lsig is sequentially output to the horizontal signal line 135 and transmitted to the outside of the semiconductor substrate 30 through the horizontal signal line 135. .
  • the circuit portion including the row scanning unit 131, the horizontal selection unit 133, the column scanning unit 134, and the horizontal signal line 135 may be formed directly on the semiconductor substrate 30 or provided in the external control IC. It may be. In addition, these circuit portions may be formed on another substrate connected by a cable or the like.
  • the system control unit 132 receives a clock given from the outside of the semiconductor substrate 30, data for instructing an operation mode, and the like, and outputs data such as internal information of the imaging apparatus 1.
  • the system control unit 132 further includes a timing generator that generates various timing signals, and the row scanning unit 131, the horizontal selection unit 133, the column scanning unit 134, and the like based on the various timing signals generated by the timing generator. Peripheral circuit drive control.
  • FIG. 14 shows a schematic configuration of an electronic apparatus 2 (camera) as an example.
  • the electronic device 2 is, for example, a video camera capable of shooting a still image or a moving image, and drives the imaging device 1, an optical system (optical lens) 310, a shutter device 311, the imaging device 1 and the shutter device 311.
  • a driving unit 313 and a signal processing unit 312 are included.
  • the optical system 310 guides image light (incident light) from a subject to the pixel unit 1 a of the imaging device 1.
  • the optical system 310 may be composed of a plurality of optical lenses.
  • the shutter device 311 controls the light irradiation period and the light shielding period to the imaging apparatus 1.
  • the drive unit 313 controls the transfer operation of the imaging device 1 and the shutter operation of the shutter device 311.
  • the signal processing unit 312 performs various types of signal processing on the signal output from the imaging device 1.
  • the video signal Dout after the signal processing is stored in a storage medium such as a memory, or is output to a monitor or the like.
  • the present disclosure is not limited to the above-described embodiments and the like, and various modifications are possible.
  • the present disclosure is not limited to such a structure. That is, red light or blue light may be detected in the organic photoelectric conversion unit, or green light may be detected in the inorganic photoelectric conversion unit.
  • the number and ratio of these organic photoelectric conversion units and inorganic photoelectric conversion units are not limited, and two or more organic photoelectric conversion units may be provided. A signal may be obtained.
  • the organic photoelectric conversion part and the inorganic photoelectric conversion part are not limited to the structure in which the organic photoelectric conversion part and the inorganic photoelectric conversion part are stacked in the vertical direction, but may be arranged in parallel along the substrate surface.
  • the configuration of the back-illuminated imaging device is illustrated, but the present disclosure can be applied to a front-illuminated imaging device.
  • the imaging apparatus (imaging device) of the present disclosure does not have to include all the components described in the above embodiments, and may include other layers.
  • the technology of the present disclosure can be applied not only to an image sensor but also to a solar cell, for example.
  • the present disclosure may be configured as follows.
  • the photoelectric conversion layer has an exciton charge separation ratio of 1 ⁇ 10 10 s ⁇ 1 or more and 1 ⁇ 10 16 s ⁇ 1 or less at a p / n junction surface formed by the p-type semiconductor and the n-type semiconductor.
  • One of the p-type semiconductor and the n-type semiconductor is the imaging element according to (1), which is quinacridone or a quinacridone derivative.
  • One of the p-type semiconductor and the n-type semiconductor is the imaging device according to (1) or (2), which is benzothienobenzothiophene or a benzothienobenzothiophene derivative.
  • the photoelectric conversion layer contains quinacridone, quinacridone derivative, chlorinated boron subphthalocyanine, chlorinated boron subphthalocyanine derivative, pentacene, pentacene derivative, benzothienobenzothiophene, benzothienobenzothiophene derivative, fullerene and fullerene derivative,
  • the imaging device according to any one of (1) to (6).
  • the photoelectric conversion layer includes quinacridone or a quinacridone derivative as the p-type semiconductor, a chlorinated boron subphthalocyanine or a chlorinated boron subphthalocyanine derivative as the n-type semiconductor,
  • the p / n junction plane is a (100) plane- (001) A plane, (100) as a combination of crystal planes of the quinacridone or the quinacridone derivative and the chlorinated boron subphthalocyanine or the chlorinated boron subphthalocyanine derivative ) Plane- (001) B plane, (010) plane- (010) plane, (010) plane- (001) A plane, (010) plane- (001) B plane, (001) plane- (001) A
  • the imaging device according to any one of (1) to (3), including any one of a plane and a (001) plane- (001) B plane.
  • the organic photoelectric conversion unit having one or a plurality of the photoelectric conversion layers and one or a plurality of inorganic photoelectric conversion units that perform photoelectric conversion in a wavelength region different from the organic photoelectric conversion unit are stacked (1)
  • the image pick-up element in any one of thru
  • the inorganic photoelectric conversion part is embedded in a semiconductor substrate, The said organic photoelectric conversion part is an image pick-up element as described in said (9) currently formed in the 1st surface side of the said semiconductor substrate.
  • the organic photoelectric conversion unit performs green light photoelectric conversion, The imaging according to (10) or (11), wherein an inorganic photoelectric conversion unit that performs blue light photoelectric conversion and an inorganic photoelectric conversion unit that performs red light photoelectric conversion are stacked inside the semiconductor substrate. element. (13) Forming a first electrode; Forming a photoelectric conversion layer including a p-type semiconductor and an n-type semiconductor on the first electrode; Forming a second electrode on the photoelectric conversion layer, The photoelectric conversion layer has an exciton charge separation ratio of 1 ⁇ 10 10 s ⁇ 1 or more and 1 ⁇ 10 16 s ⁇ 1 or less at a p / n junction surface formed by the p-type semiconductor and the n-type semiconductor. Manufacturing method.
  • the image sensor is A first electrode and a second electrode disposed opposite to each other; a p-type semiconductor and an n-type semiconductor, and a photoelectric conversion layer provided between the first electrode and the second electrode,
  • the photoelectric conversion layer has an exciton charge separation ratio of 1 ⁇ 10 10 s ⁇ 1 or more and 1 ⁇ 10 16 s ⁇ 1 or less at a p / n junction surface formed by the p-type semiconductor and the n-type semiconductor.

Abstract

本開示の一実施形態の撮像素子は、対向配置された第１電極および第２電極と、ｐ型半導体およびｎ型半導体を含むと共に、第１電極と第２電極との間に設けられた光電変換層とを備えたものであり、光電変換層は、ｐ型半導体およびｎ型半導体によって形成されるｐ／ｎ接合面において１×１０10ｓ-1以上１×１０16ｓ-1以下の励起子電荷分離率を有する。

Description

撮像素子および撮像素子の製造方法ならびに撮像装置
　本開示は、バルクヘテロ構造を含む光電変換層を備えた撮像素子およびその製造方法ならびに撮像装置に関する。
　近年、ＣＣＤ（Charge Coupled Device）イメージセンサ、あるいはＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサ等の固体撮像装置では、１画素において３色の信号を得ることで感度の低下が改善された撮像素子が用いられている。このような撮像素子としては、例えば、特許文献１において、１つの画素内に、例えば、緑色光を検出する有機半導体材料からなる受光部と、赤色光および青色光をそれぞれ検出するシリコンからなる受光部とを備えたカラー撮像素子が開示されている。緑色光を検出する受光部は、ｐ型半導体とｎ型半導体とがランダムに混ざったバルクヘテロ構造を有する。
　このバルクヘテロ構造は、ｐ型半導体とｎ型半導体とが混ざり合って形成されるｐ／ｎ接合面であり、このｐ／ｎ接合面における励起子電荷分離率は、撮像素子の感度に大きな影響を与える。このため、例えば、非特許文献１～３では、ｐ／ｎ接合面における励起子電荷分離率を向上させる方法が報告されている。
特開２００３－３３２５５１号公報
V. Lemaur et al., J. Am. Chem. Soc. 127, 6077 (2005) A. Burquel et al., J. Phys. Chem. A 110, 3447 (2006) P. Song et al., J. Phys. Chem. C 117, 15879 (2013)
　ところで、撮像素子には、撮像装置に対する小型化のニーズに対応するために、さらなる感度の向上が求められている。
　感度を向上させることが可能な撮像素子および撮像素子の製造方法ならびに撮像装置を提供することが望ましい。
　本開示の一実施形態の撮像素子は、対向配置された第１電極および第２電極と、ｐ型半導体およびｎ型半導体を含むと共に、第１電極と第２電極との間に設けられた光電変換層とを備えたものであり、光電変換層は、ｐ型半導体およびｎ型半導体によって形成されるｐ／ｎ接合面において１×１０10ｓ-1以上１×１０16ｓ-1以下の励起子電荷分離率を有する。
　本開示の一実施形態の撮像素子の製造方法は、第１電極を形成することと、第１電極の上に、ｐ型半導体およびｎ型半導体を含む光電変換層を形成することと、光電変換層の上に、第２電極を形成することとを含むものであり、光電変換層は、ｐ型半導体およびｎ型半導体によって形成されるｐ／ｎ接合面において１×１０10ｓ-1以上１×１０16ｓ-1以下の励起子電荷分離率を有する。
　本開示の一実施形態の撮像装置は、複数の画素毎に、１または複数の上記本開示の一実施形態の撮像素子を備えたものである。
　本開示の一実施形態の撮像素子および一実施形態の撮像素子の製造方法ならびに一実施形態の撮像装置では、励起子電荷分離率が１×１０10ｓ-1以上１×１０16ｓ-1以下のｐ／ｎ接合面を有する光電変換層を設けることにより、光電変換効率を向上させることが可能となる。
　本開示の一実施形態の撮像素子および一実施形態の撮像素子の製造方法ならびに一実施形態の撮像装置によれば、光電変換層内に形成されるｐ／ｎ接合面が１×１０10ｓ-1以上１×１０16ｓ-1以下の励起子電荷分離率を有するようにしたので、光電変換効率が向上し、感度を向上させることが可能となる。
　なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果であってもよい。
本開示の実施の形態に係る撮像素子の概略構成の一例を表す断面図である。 一般的な光電変換層内における分子の配向を表す模式図である。 本開示の光電変換層内における分子の配向の一例を表す模式図である。 光電変換層内における分子の配向の他の例を表す模式図である。 光電変換層内における分子の配向の他の例を表す模式図である。 図１に示した撮像素子の製造方法を説明するための断面図である。 図６に続く工程を表す断面図である。 図７に続く工程を表す断面図である。 図８に続く工程を表す断面図である。 バルクヘテロ構造を有する光電変換層における電荷の移動を説明する模式図である。 サブフタロシアニンの分子構造を表す模型図である。 シミュレーションによる界面構造の作成例を説明する模式図である。 図１に示した撮像素子を画素として用いた撮像装置の機能ブロック図である。 図１３に示した撮像装置を用いた電子機器の概略構成を表すブロック図である。
　以下、本開示における実施の形態について、図面を参照して詳細に説明する。なお、説明する順序は、下記の通りである。
　１．実施の形態（分子配向が制御された光電変換層を有する撮像素子）
　　１－１．撮像素子の構成
　　１－２．撮像素子の製造方法
　　１－３．作用・効果
　２．適用例
＜１．実施の形態＞
　図１は、本開示の一実施の形態の撮像素子（撮像素子１０）の断面構成を表したものである。撮像素子１０は、例えば、デジタルスチルカメラ、ビデオカメラ等の電子機器に用いられるＣＭＯＳイメージセンサ等の撮像装置（撮像装置１；図１３参照）において１つの画素（単位画素Ｐ）を構成するものである。
（１－１．撮像素子の構成）
　撮像素子１０は、例えば、１つの有機光電変換部２０と、２つの無機光電変換部３２Ｂ，３２Ｒとが縦方向に積層された、いわゆる縦方向分光型のものである。有機光電変換部２０は、半導体基板３０の第１面（裏面）３０Ａ側に設けられている。無機光電変換部３２Ｂ，３２Ｒは、半導体基板３０内に埋め込み形成されており、半導体基板３０の厚み方向に積層されている。有機光電変換部２０は、ｐ型半導体およびｎ型半導体を含んで構成され、層内にバルクヘテロ接合構造を有する光電変換層２２を含む。バルクヘテロ接合構造は、ｐ型半導体およびｎ型半導体が混ざり合うことで形成されたｐ／ｎ接合面である。本実施の形態では、光電変換層２２は、このｐ／ｎ接合面における励起子電荷分離率が、１×１０10ｓ-1以上１×１０16ｓ-1以下となるように構成されている。
　有機光電変換部２０と、無機光電変換部３２Ｂ，３２Ｒとは、互いに異なる波長域の光を選択的に検出して光電変換を行うものである。具体的には、有機光電変換部２０は、緑（Ｇ）の色信号を取得する。無機光電変換部３２Ｂ，３２Ｒは、吸収係数の違いにより、それぞれ、青（Ｂ）および赤（Ｒ）の色信号を取得する。これにより、この撮像素子１０では、カラーフィルタを用いることなく一つの画素において複数種類の色信号を取得可能となっている。
　なお、本実施の形態では、光電変換によって生じる電子および正孔の対のうち、電子を信号電荷として読み出す場合（ｎ型半導体領域を光電変換層とする場合）について説明する。また、図中において、「ｐ」「ｎ」に付した「＋（プラス）」は、ｐ型またはｎ型の不純物濃度が高いことを表し、「＋＋」はｐ型またはｎ型の不純物濃度が「＋」よりも更に高いことを表している。
　半導体基板３０の第２面（表面）３０Ｂには、例えば、フローティングディフュージョン（浮遊拡散層）ＦＤ１，ＦＤ２，ＦＤ３と、縦型トランジスタ（転送トランジスタ）Ｔｒ１と、転送トランジスタＴｒ２と、アンプトランジスタ（変調素子）ＡＭＰと、リセットトランジスタＲＳＴと、多層配線４０とが設けられている。多層配線４０は、例えば、配線層４１，４２，４３を絶縁層４４内に積層した構成を有している。
　なお、図面では、半導体基板３０の第１面３０Ａ側を光入射側Ｓ１、第２面３０Ｂ側を配線層側Ｓ２と表している。
　有機光電変換部２０は、例えば、下部電極２１、光電変換層２２および上部電極２３が、半導体基板３０の第１面３０Ａの側からこの順に積層された構成を有している。下部電極２１は、例えば、撮像素子１０ごとに分離形成されている。光電変換層２２および上部電極２３は、複数の撮像素子１０に共通した連続層として設けられている。半導体基板３０の第１面３０Ａと下部電極２１との間には、例えば、固定電荷を有する層（固定電荷層）２４と、絶縁性を有する誘電体層２５と、層間絶縁層２６とが設けられている。上部電極２３の上には、保護層２７が設けられている。保護層２７の上方には、平坦化層やオンチップレンズ等の光学部材（いずれも図示せず）が配設されている。
　半導体基板３０の第１面３０Ａと第２面３０Ｂとの間には、貫通電極３４が設けられている。有機光電変換部２０は、この貫通電極３４を介して、アンプトランジスタＡＭＰのゲートＧａｍｐと、フローティングディフュージョンＦＤ３とに接続されている。これにより、撮像素子１０では、半導体基板３０の第１面３０Ａ側の有機光電変換部２０で生じた電荷を、貫通電極３４を介して半導体基板３０の第２面３０Ｂ側に良好に転送し、特性を高めることが可能となっている。
　貫通電極３４は、例えば、撮像素子１０の各々に、有機光電変換部２０ごとに設けられている。貫通電極３４は、有機光電変換部２０とアンプトランジスタＡＭＰのゲートＧａｍｐおよびフローティングディフュージョンＦＤ３とのコネクタとしての機能を有すると共に、有機光電変換部２０において生じた電荷（ここでは電子）の伝送経路となるものである。貫通電極３４の下端は、例えば、下部第１コンタクト３５を介して、多層配線４０の配線層４１内の接続部４１Ａに接続されている。接続部４１Ａと、アンプトランジスタＡＭＰのゲートＧａｍｐとは、下部第２コンタクト４５により接続されている。接続部４１Ａと、フローティングディフュージョンＦＤ３とは、下部第３コンタクト４６により接続されている。貫通電極３４の上端は、例えば、上部コンタクト３６を介して下部電極２１に接続されている。
　フローティングディフュージョンＦＤ３の隣には、図１に示したように、リセットトランジスタＲＳＴのリセットゲートＧｒｓｔが配置されていることが好ましい。これにより、フローティングディフュージョンＦＤ３に蓄積された電荷を、リセットトランジスタＲＳＴによりリセットすることが可能となる。
　貫通電極３４は、半導体基板３０を貫通すると共に、例えば、分離溝５０により半導体基板３０とは分離されている。貫通電極３４は、例えば、半導体基板３０と同じ半導体、例えばシリコン（Ｓｉ）により構成され、ｎ型またはｐ型の不純物が注入される（図１では例えばｐ＋）ことにより抵抗値が低減されていることが好ましい。また、貫通電極３４の上端部および下端部には、高濃度不純物領域（図１では例えばｐ＋＋）が設けられ、上部コンタクト３６との接続抵抗および下部第１コンタクト３５との接続抵抗が更に低減されていることが好ましい。貫通電極３４は、金属または導電性材料により構成されていてもよい。金属または導電性材料を用いることにより、貫通電極３４の抵抗値をさらに低減すると共に、貫通電極３４と下部第１コンタクト３５、下部第２コンタクト４５および下部第３コンタクト４６との接続抵抗をさらに低減することが可能となる。貫通電極３４を構成する金属または導電性材料としては、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、コバルト（Ｃｏ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）等が挙げられる。
　図１に示したように、分離溝５０の外側面５１、内側面５２および底面５３は、例えば絶縁性を有する誘電体層２５により被覆されている。誘電体層２５は、例えば、分離溝５０の外側面５１を被覆する外側誘電体層２５Ａと、分離溝５０の内側面５２を被覆する内側誘電体層２５Ｂとを有している。外側誘電体層２５Ａと内側誘電体層２５Ｂとの間には、空洞５４が設けられていることが好ましい。即ち、分離溝５０は環状または輪状であり、空洞５４は分離溝５０と同心円をなす環状または輪状である。これにより、貫通電極３４と半導体基板３０との間に生じる静電容量を低減させ、変換効率を高めると共に遅延（残像）を抑えることが可能となる。
　また、分離溝５０の外側面５１の半導体基板３０内には、貫通電極３４と同じ導電型（ｎ型またはｐ型）の不純物領域（図１ではｐ＋）が設けられていることが好ましい。更に、分離溝５０の外側面５１、内側面５２および底面５３と、半導体基板３０の第１面３０Ａとに、固定電荷層２４が設けられていることが好ましい。具体的には、例えば、分離溝５０の外側面５１の半導体基板３０内にｐ型の不純物領域（図１のｐ＋）を設けると共に、固定電荷層２４として負の固定電荷を有する膜を設けることが好ましい。これにより、暗電流を低減することが可能となる。
　本実施の形態の撮像素子１０では、上部電極２３側から有機光電変換部２０に入射した光は、光電変換層２２のバルクヘテロ接合界面における電子受容体あるいは電子供与体で吸収される。これによって生じた励起子は、電子供与体と電子受容体との界面に移動し、電子と正孔とに解離する。ここで発生した電荷（電子および正孔）は、キャリアの濃度差による拡散や、陽極（ここでは、下部電極２１）と陰極（ここでは、上部電極２３）との仕事関数の差による内部電界によって、それぞれ異なる電極へ運ばれ、光電流として検出される。また、下部電極２１と上部電極２３との間に電位を印加することによって、電子および正孔の輸送方向を制御することができる。
　以下、各部の構成や材料等について説明する。
　有機光電変換部２０は、選択的な波長域（例えば、４９５ｎｍ～５７０ｎｍ）の一部または全部の波長域に対応する緑色光を吸収して、電子－正孔対を発生させる有機撮像素子である。
　下部電極２１は、半導体基板３０内に形成された無機光電変換部３２Ｂ，３２Ｒの受光面と正対して、これらの受光面を覆う領域に設けられている。下部電極２１は、光透過性を有する導電膜により構成され、例えば、ＩＴＯ（インジウム錫酸化物）により構成されている。但し、下部電極２１の構成材料としては、このＩＴＯの他にも、ドーパントを添加した酸化スズ（ＳｎＯ2）系材料、あるいはアルミニウム亜鉛酸化物（ＺｎＯ）にドーパントを添加してなる酸化亜鉛系材料を用いてもよい。酸化亜鉛系材料としては、例えば、ドーパントとしてアルミニウム（Ａｌ）を添加したアルミニウム亜鉛酸化物（ＡＺＯ）、ガリウム（Ｇａ）添加のガリウム亜鉛酸化物（ＧＺＯ）、インジウム（Ｉｎ）添加のインジウム亜鉛酸化物（ＩＺＯ）が挙げられる。また、この他にも、ＣｕＩ、ＩｎＳｂＯ4、ＺｎＭｇＯ、ＣｕＩｎＯ2、ＭｇＩＮ2Ｏ4、ＣｄＯ、ＺｎＳｎＯ3等を用いてもよい。
　光電変換層２２は、光エネルギーを電気エネルギーに変換するものである。光電変換層２２は、ｐ型半導体またはｎ型半導体として機能する有機半導体材料を含んで構成されている。光電変換層２２は、層内に、このｐ型半導体とｎ型半導体との接合面（ｐ／ｎ接合面）を有する。ｐ型半導体は、相対的に電子供与体（ドナー）として機能するものであり、ｎ型半導体は、相対的に電子受容体（アクセプタ）として機能するものである。光電変換層２２は、光を吸収した際に生じる励起子が電子と正孔とに分離する場を提供するものであり、具体的には、電子供与体と電子受容体との界面（ｐ／ｎ接合面）において、励起子が電子と正孔とに分離する。
　本実施の形態の光電変換層２２は、光電変換層２２を構成するｐ型半導体およびｎ型半導体のうちの少なくとも一方の分子の配向が制御された構成を有する。図２～図５は、光電変換層内におけるｐ型半導体（分子Ａ）およびｎ型半導体（分子Ｂ）の分子の配向を模式的に表したものである。一般的な撮像素子における光電変換層では、図２に示したように、層内に含まれる複数の分子Ａおよび分子Ｂは、共にそれぞれランダムに配向した状態となっている。これに対して、本実施の形態の光電変換層２２では、例えば、図３に示したように、層内に含まれる複数の分子Ａの配向が制御され、一方向に配向された状態となっている。また、光電変換層２２内において配向が制御されている分子は、図４に示したように分子Ｂでもよい。更に、光電変換層２２は、図５に示したように分子Ａおよび分子Ｂの両方の配向が制御されていることが望ましい。これにより、光電変換層２２内のｐ／ｎ接合面において励起子が電子と正孔とに分離する効率（励起子電荷分離率）が向上する。具体的には、本実施の形態の光電変換層２２では、ｐ／ｎ接合面において、例えば、１×１０10ｓ-1以上の励起子電荷分離率を有する。励起子電荷分離率の上限は特に問わないが、例えば、１×１０16ｓ-1以下である。
　光電変換層２２を構成する有機半導体材料としては、例えば、キナクリドン、塩素化ホウ素サブフタロシアニン、ペンタセン、ベンゾチエノベンゾチオフェン、フラーレンおよびそれらの誘導体が挙げられる。光電変換層２２は、上記有機半導体材料を２種以上組み合わせて構成されている。上記有機半導体材料は、その組み合わせによってｐ型半導体またはｎ型半導体として機能する。
　なお、光電変換層２２を構成する有機半導体材料は特に限定されない。上記した有機半導体材料以外には、例えば、ナフタレン、アントラセン、フェナントレン、テトラセン、ピレン、ペリレン、およびフルオランテンあるいはそれらの誘導体のうちのいずれか１種が好適に用いられる。あるいは、フェニレンビニレン、フルオレン、カルバゾール、インドール、ピレン、ピロール、ピコリン、チオフェン、アセチレン、ジアセチレン等の重合体やそれらの誘導体を用いてもよい。加えて、金属錯体色素、シアニン系色素、メロシアニン系色素、フェニルキサンテン系色素、トリフェニルメタン系色素、ロダシアニン系色素、キサンテン系色素、大環状アザアヌレン系色素、アズレン系色素、ナフトキノン、アントラキノン系色素、アントラセンおよびピレン等の縮合多環芳香族および芳香環あるいは複素環化合物が縮合した鎖状化合物、または、スクアリリウム基およびクロコニツクメチン基を結合鎖として持つキノリン、ベンゾチアゾール、ベンゾオキサゾール等の二つの含窒素複素環、または、スクアリリウム基およびクロコニツクメチン基により結合したシアニン系類似の色素等を好ましく用いることができる。なお、上記金属錯体色素としては、ジチオール金属錯体系色素、金属フタロシアニン色素、金属ポルフィリン色素、またはルテニウム錯体色素が好ましいが、これに限定されるものではない。光電変換層２２の厚みは、例えば、５０ｎｍ～５００ｎｍである。
　光電変換層２２と下部電極２１との間、および光電変換層２２と上部電極２３との間には、他の層例えば、バッファ層が設けられていてもよい。この他、例えば、下部電極２１側から順に、下引き膜、正孔輸送層、電子ブロッキング膜 、光電変換層２２、正孔ブロッキング膜、バッファ膜、電子輸送層および仕事関数調整膜等が積層されていてもよい。
　上部電極２３は、下部電極２１と同様の光透過性を有する導電膜により構成されている。撮像素子１０を１つの画素として用いた撮像装置１では、この上部電極２３が画素毎に分離されていてもよいし、各画素に共通の電極として形成されていてもよい。上部電極２３の厚みは、例えば、１０ｎｍ～２００ｎｍである。
　固定電荷層２４は、正の固定電荷を有する膜でもよいし、負の固定電荷を有する膜でもよい。負の固定電荷を有する膜の材料としては、酸化ハフニウム、酸化アルミニウム、酸化ジルコニウム、酸化タンタル、酸化チタン等が挙げられる。また上記以外の材料としては酸化ランタン、酸化プラセオジム、酸化セリウム、酸化ネオジム、酸化プロメチウム、酸化サマリウム、酸化ユウロピウム、酸化ガドリニウム、酸化テルビウム、酸化ジスプロシウム、酸化正孔ミウム、酸化ツリウム、酸化イッテルビウム、酸化ルテチウム、酸化イットリウム、窒化アルミニウム膜、酸窒化ハフニウム膜または酸窒化アルミニウム膜等も可能である。
　固定電荷層２４は、２種類以上の膜を積層した構成を有していてもよい。それにより、例えば負の固定電荷を有する膜の場合には正孔蓄積層としての機能を更に高めることが可能である。
　誘電体層２５の材料は特に限定されないが、例えば、シリコン酸化膜、ＴＥＯＳ、シリコン窒化膜、シリコン酸窒化膜を含む。
　層間絶縁層２６は、例えば、酸化シリコン、窒化シリコンおよび酸窒化シリコン（ＳｉＯＮ）等のうちの１種よりなる単層膜か、あるいはこれらのうちの２種以上よりなる積層膜により構成されている。
　保護層２７は、光透過性を有する材料により構成され、例えば、酸化シリコン、窒化シリコンおよび酸窒化シリコン等のうちのいずれかよりなる単層膜、あるいはそれらのうちの２種以上よりなる積層膜により構成されている。この保護膜１９の厚みは、例えば、１００ｎｍ～３００００ｎｍである。
　半導体基板３０は、例えば、ｎ型のシリコン（Ｓｉ）基板により構成され、所定領域にｐウェル３１を有している。ｐウェル３１の第２面３０Ｂには、上述した縦型トランジスタＴｒ１，転送トランジスタＴｒ２，アンプトランジスタＡＭＰ，リセットトランジスタＲＳＴ等が設けられている。また、半導体基板３０の周辺部には、ロジック回路等からなる周辺回路（図示せず）が設けられている。
　無機光電変換部３２Ｂ，３２Ｒは、それぞれ、半導体基板３０の所定領域にｐｎ接合を有する。無機光電変換部３２Ｂ，３２Ｒは、シリコン基板において光の入射深さに応じて吸収される光の波長が異なることを利用して縦方向に光を分光することを可能としたものである。無機光電変換部３２Ｂは、青色光を選択的に検出して青色に対応する信号電荷を蓄積させるものであり、青色光を効率的に光電変換可能な深さに設置されている。無機光電変換部３２Ｒは、赤色光を選択的に検出して赤色に対応する信号電荷を蓄積させるものであり、赤色光を効率的に光電変換可能な深さに設置されている。なお、青（Ｂ）は、例えば４５０ｎｍ～４９５ｎｍの波長域、赤（Ｒ）は、例えば６２０ｎｍ～７５０ｎｍの波長域にそれぞれ対応する色である。無機光電変換部３２Ｂ，３２Ｒはそれぞれ、各波長域のうちの一部または全部の波長域の光を検出可能となっていればよい。
　無機光電変換部３２Ｂは、例えば、正孔蓄積層となるｐ＋領域と、電子蓄積層となるｎ領域とを含んで構成されている。無機光電変換部３２Ｒは、例えば、正孔蓄積層となるｐ＋領域と、電子蓄積層となるｎ領域とを有する（ｐ－ｎ－ｐの積層構造を有する）。無機光電変換部３２Ｂのｎ領域は、縦型トランジスタＴｒ１に接続されている。無機光電変換部３２Ｂのｐ＋領域は、縦型トランジスタＴｒ１に沿って屈曲し、無機光電変換部３２Ｒのｐ＋領域につながっている。
　縦型トランジスタＴｒ１は、無機光電変換部３２Ｂにおいて発生し、蓄積された、青色に対応する信号電荷（本実施の形態では電子）を、フローティングディフュージョンＦＤ１に転送する転送トランジスタである。無機光電変換部３２Ｂは半導体基板３０の第２面３０Ｂから深い位置に形成されているので、無機光電変換部３２Ｂの転送トランジスタは縦型トランジスタＴｒ１により構成されていることが好ましい。
　転送トランジスタＴｒ２は、無機光電変換部３２Ｒにおいて発生し、蓄積された、赤色に対応する信号電荷（本実施の形態では電子）を、フローティングディフュージョンＦＤ２に転送するものであり、例えばＭＯＳトランジスタにより構成されている。
　アンプトランジスタＡＭＰは、有機光電変換部２０で生じた電荷量を電圧に変調する変調素子であり、例えばＭＯＳトランジスタにより構成されている。
　リセットトランジスタＲＳＴは、有機光電変換部２０からフローティングディフュージョンＦＤ３に転送された電荷をリセットするものであり、例えばＭＯＳトランジスタにより構成されている。
　下部第１コンタクト３５、下部第２コンタクト４５、下部第３コンタクト４６および上部コンタクト３６は、例えば、ＰＤＡＳ（Phosphorus Doped Amorphous Silicon）等のドープされたシリコン材料、または、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、コバルト（Ｃｏ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）等の金属材料により構成されている。
（１－２．撮像素子の製造方法）
　本実施の形態の撮像素子１０は、例えば、次のようにして製造することができる。
　図６～図９は、この撮像素子１０の製造方法を工程順に表したものである。まず、図６に示したように、半導体基板３０内に、第１の導電型のウェルとして例えばｐウェル３１を形成し、このｐウェル３１内に第２の導電型（例えばｎ型）の無機光電変換部３２Ｂ，３２Ｒを形成する。半導体基板３０の第１面３０Ａ近傍にはｐ＋領域を形成する。
　また、同じく図６に示したように、貫通電極３４および分離溝５０の形成予定領域に、半導体基板３０の第１面３０Ａから第２面３０Ｂまで貫通する不純物領域（ｐ＋領域）を形成する。更に、貫通電極３４の上端部および下端部の形成予定領域には高濃度不純物領域（ｐ＋＋領域）を形成する。
　半導体基板３０の第２面３０Ｂには、同じく図６に示したように、フローティングディフュージョンＦＤ１～ＦＤ３となるｎ＋領域を形成したのち、ゲート絶縁層３３と、縦型トランジスタＴｒ１、転送トランジスタＴｒ２、アンプトランジスタＡＭＰおよびリセットトランジスタＲＳＴの各ゲートを含むゲート配線層３７とを形成する。これにより、縦型トランジスタＴｒ１、転送トランジスタＴｒ２、アンプトランジスタＡＭＰおよびリセットトランジスタＲＳＴを形成する。更に、半導体基板３０の第２面３０Ｂ上に、下部第１コンタクト３５、下部第２コンタクト４５、下部第３コンタクト４６、接続部４１Ａを含む配線層４１～４３および絶縁層４４からなる多層配線４０を形成する。
　半導体基板３０の基体としては、例えば、半導体基板３０と、埋込み酸化膜（図示せず）と、保持基板（図示せず）とを積層したＳＯＩ（Silicon on Insulator）基板を用いる。埋込み酸化膜および保持基板は、図６には図示しないが、半導体基板３０の第１面３０Ａに接合されている。イオン注入後、アニール処理を行う。
　次いで、半導体基板３０の第２面３０Ｂ側（多層配線４０側）に支持基板（図示せず）または他の半導体基体等を接合して、上下反転する。続いて、半導体基板３０をＳＯＩ基板の埋込み酸化膜および保持基板から分離し、半導体基板３０の第１面３０Ａを露出させる。以上の工程は、イオン注入およびＣＶＤ（Chemical Vapor Deposition）等、通常のＣＭＯＳプロセスで使用されている技術にて行うことが可能である。
　次いで、図７に示したように、例えばドライエッチングにより半導体基板３０を第１面３０Ａ側から加工し、輪状あるいは環状の分離溝５０を形成する。分離溝５０の深さは、図７の矢印Ｄ５０Ａに示したように、半導体基板３０を第１面３０Ａから第２面３０Ｂまで貫通してゲート絶縁層３３に達することが好ましい。更に、分離溝５０の底面５３での絶縁効果をより高めるためには、分離溝５０は、図７の矢印Ｄ５０Ｂに示したように、半導体基板３０およびゲート絶縁層３３を貫通して多層配線４０の絶縁層４４に達することが好ましい。図７には、分離溝５０が半導体基板３０およびゲート絶縁層３３を貫通している場合を表している。
　続いて、図８に示したように、分離溝５０の外側面５１、内側面５２および底面５３と、半導体基板３０の第１面３０Ａとに、例えば負の固定電荷層２４を形成する。負の固定電荷層２４として、２種類以上の膜を積層してもよい。それにより、正孔蓄積層としての機能をより高めることが可能となる。負の固定電荷層２４を形成したのち、外側誘電体層２５Ａおよび内側誘電体層２５Ｂを有する誘電体層２５を形成する。このとき、誘電体層２５の膜厚および成膜条件を適切に調節することで、分離溝５０内において、外側誘電体層２５Ａと内側誘電体層２５Ｂとの間に空洞５４を形成する。
　次に、図９に示したように、層間絶縁層２６および上部コンタクト３６を形成し、上部コンタクト３６を貫通電極３４の上端に接続する。続いて、層間絶縁層２６上に、下部電極２１，光電変換層２２、上部電極２３および保護層２７を形成する。この際、光電変換層２２は、下部電極２１上に上記有機半導体材料を、例えば、塗布法を用いて成膜したのち、加熱処理または加圧処理、あるいはその両方を行う。これにより、光電変換層２２を構成する有機半導体材料の分子配向が制御され、１×１０10ｓ-1以上の高い励起子電荷分離率を有するｐ／ｎ接合面の比率を高めることができる。最後に、平坦化層等の光学部材およびオンチップレンズ（図示せず）を配設する。以上により、図１に示した撮像素子１０が完成する。
　撮像素子１０では、有機光電変換部２０に、オンチップレンズ（図示せず）を介して光が入射すると、その光は、有機光電変換部２０、無機光電変換部３２Ｂ，３２Ｒの順に通過し、その通過過程において緑、青、赤の色光毎に光電変換される。以下、各色の信号取得動作について説明する。
（有機光電変換部２０による緑色信号の取得）
　撮像素子１０へ入射した光のうち、まず、緑色光が、有機光電変換部２０において選択的に検出（吸収）され、光電変換される。
　有機光電変換部２０は、貫通電極３４を介して、アンプトランジスタＡＭＰのゲートＧａｍｐとフローティングディフュージョンＦＤ３とに接続されている。よって、有機光電変換部２０で発生した電子－正孔対のうちの電子が、下部電極２１側から取り出され、貫通電極３４を介して半導体基板３０の第２面３０Ｂ側へ転送され、フローティングディフュージョンＦＤ３に蓄積される。これと同時に、アンプトランジスタＡＭＰにより、有機光電変換部２０で生じた電荷量が電圧に変調される。
　また、フローティングディフュージョンＦＤ３の隣には、リセットトランジスタＲＳＴのリセットゲートＧｒｓｔが配置されている。これにより、フローティングディフュージョンＦＤ３に蓄積された電荷は、リセットトランジスタＲＳＴによりリセットされる。
　ここでは、有機光電変換部２０が、貫通電極３４を介して、アンプトランジスタＡＭＰだけでなくフローティングディフュージョンＦＤ３にも接続されているので、フローティングディフュージョンＦＤ３に蓄積された電荷をリセットトランジスタＲＳＴにより容易にリセットすることが可能となる。
　これに対して、貫通電極３４とフローティングディフュージョンＦＤ３とが接続されていない場合には、フローティングディフュージョンＦＤ３に蓄積された電荷をリセットすることが困難となり、大きな電圧をかけて上部電極２３側へ引き抜くことになる。そのため、光電変換層２２がダメージを受けるおそれがある。また、短時間でのリセットを可能とする構造は暗時ノイズの増大を招き、トレードオフとなるため、この構造は困難である。
（無機光電変換部３２Ｂ，３２Ｒによる青色信号，赤色信号の取得）
　続いて、有機光電変換部２０を透過した光のうち、青色光は無機光電変換部３２Ｂ、赤色光は無機光電変換部３２Ｒにおいて、それぞれ順に吸収され、光電変換される。無機光電変換部３２Ｂでは、入射した青色光に対応した電子が無機光電変換部３２Ｂのｎ領域に蓄積され、蓄積された電子は、縦型トランジスタＴｒ１によりフローティングディフュージョンＦＤ１へと転送される。同様に、無機光電変換部３２Ｒでは、入射した赤色光に対応した電子が無機光電変換部３２Ｒのｎ領域に蓄積され、蓄積された電子は、転送トランジスタＴｒ２によりフローティングディフュージョンＦＤ２へと転送される。
（１－３．作用・効果）
　ＣＣＤイメージセンサ、あるいはＣＭＯＳイメージセンサ等の固体撮像装置では、画素サイズの縮小化が進んでいる。これにより、単位画素へ入射するフォトン数が減少することから感度が低下すると共に、Ｓ／Ｎ比が低下する。また、カラー化のために、赤、緑および青の原色フィルタを２次元配列してなるカラーフィルタを用いた場合には、例えば、赤画素では、赤の光以外（緑と青の光）がカラーフィルタによって吸収分、感度が低下する。また、各色信号を生成する際に、画素間で補完処理を行うことから、いわゆる偽色が発生する。そこで、前述したように、１画素において３色の信号を得ることで感度の低下を改善した撮像素子が開発されている。
　しかしながら、近年、固体撮像装置のさらなる小型化が図られており、さらなる感度の向上が求められている。固体撮像装置の感度は、バルクヘテロ構造における励起子電荷分離の効率（励起子電荷分離率）に大きく影響される。図１０は、バルクヘテロ構造を有する光電変換層２１３を備えた有機光電変換部２００の断面構成を表したものである。光電変換層２１３中には、ｐ型半導体層２１３ａおよびｎ型半導体層２１３ｂが混在している。光電変換層２１３に入射した光（Ｌ）は、光電変換層２１３を構成する有機分子内の電子を励起して一重項励起子を生成する。一重項励起子は、拡散してｐ型半導体層２１３ａおよびｎ型半導体層２１３ｂの境界、即ち、ｐ／ｎ接合面に到達すると、ｐ／ｎ接合面に生じている内部電界によって正孔と電子とに電荷分離する。発生した電荷のうち正孔は、図１０に示したように、ｐ型半導体によってバッファ層２１２を介して下部電極２１１に、電子は、ｎ型半導体によってバッファ層２１４を介して上部電極２１５にそれぞれ輸送される。
　固体撮像装置の感度を向上させるためには、励起子電荷分離率を向上させて光電変換効率を高めることが重要である。一般に、有機分子の一重項励起子は、１ｎｓ～１μｓで失活して基底状態に戻る。従って、光電変換効率を高めるためには、この励起子寿命よりも十分に短い、例えば、０．１ｎｓ以下で励起子電荷分離が行われることが好ましい。このことから、ｐ／ｎ接合面における励起子電荷分離率は、１×１０10ｓ-1以上であることが好ましい。
　励起子電荷分離率は、ｐ／ｎ接合面の分子配向と関係があると推測されている。但し、実験的にｐ／ｎ接合面の分子配向を知ることは困難であるため、理論的なシミュレーションを中心に研究が進められている。一般的な理論的研究では、励起子電荷分離率の評価は、ｐ型分子とｎ型分子とからなる二量体で行われている。しかしながら、二量体計算では、周辺分子の影響が考慮されていないため、実際のｐ／ｎ接合面とは異なる安定構造になってしまい、実際に存在する様々な分子配向について調べることが難しい。また、周辺分子による外部再配置エネルギーや自由エネルギーを無視しているため、励起子電荷分離率の計算精度も低い。そのため、ｐ／ｎ接合面の分子配向と、励起子電荷分離率との関係は明らかにされておらず、現実的なｐ／ｎ界面構造に対する励起子電荷分離率を高い精度で評価する方法が求められている。
　そこで、本実施の形態では、ｐ／ｎ接合面の分子配向と、多分子で構成されているｐ／ｎ界面構造における励起子電荷分離率との関係を以下のようなシミュレーションを行って評価する。まず、ｐ型半導体として、例えばキナクリドン（ＱＤ）を、ｎ型半導体として、例えば塩素化ホウ素サブフタロシアニン（ＳｕｂＰｃ－Ｃｌ）を採用し、初期構造として、ＱＤ結晶およびＳｕｂＰｃ－Ｃｌ結晶を用いる。ＱＤ結晶およびＳｕｂＰｃ－Ｃｌ結晶では、各分子は配向が制御されており、それぞれ（００１）面、（０１０）面、（１００）面で表わされる結晶面を有する。なお、ＳｕｂＰｃ－Ｃｌ結晶の（００１）面は、２種類がある。図１１は、ＳｕｂＰｃ－Ｃｌの分子構造を球棒モデルで表わしたものである。ＳｕｂＰｃ－Ｃｌ分子は、図１１に示したように、例えば、Ｂ原子を基点に、Ｃｌ原子がＹ軸方向に突出し、Ｎ原子を含む大環状構造がＣｌ原子の突出方向とは反対方向に湾曲した構造を有する。ここでは、湾曲したＳｕｂＰｃ－Ｃｌ分子の凸側（Ｃｌ原子側）が露出した面を（００１）Ａ面、凹側（大環状構造側）が露出した面を（００１）Ｂ面とする。本実施の形態では、このＱＤ結晶（００１）面、（０１０）面、（１００）面と、ＳｕｂＰｃ－Ｃｌ結晶（１００）面、（０１０）面、（００１）Ａ面、（００１）Ｂ面との組み合わせで形成される１２種類のｐ／ｎ接合面における励起子電荷分離率を調べる。シミュレーションによるｐ／ｎ接合面の作成方法については、図１２を用いて説明する。
　図１２（Ａ）は、ＱＤ結晶の（１００）面と、ＳｕｂＰｃ－Ｃｌ結晶の（００１）Ｂ面とで形成される理論的な界面構造（ｐ／ｎ接合面）を模式的に表したものである。なお、図１２（Ａ）および図１２（Ｂ）に示したＳｕｂＰｃ－Ｃｌ分子の形状は、湾曲した大環状構造部分を模式的に表したものである。図１２（Ｂ）は、図１２（Ａ）に示した理論的な界面構造に対して構造最適化計算を行うことで得られた界面構造を模式的に表したものである。構造最適化計算は、励起子電荷分離理率を求めたい中心二量体（ボール・アンド・スティック表示）を量子力学で、周辺分子（ライン表示）を分子力学で計算するＯＭ／ＭＭ法を用いる。構造最適化計算で得られた界面構造は、図１２（Ｂ）に示したように、界面付近に分子配向の乱れが生じ、より現実的なエネルギー的に安定な界面構造（エネルギー安定構造）となっている。これにより、上記した二量体のみを用いた評価では難しかった周辺分子の影響を考慮したｐ／ｎ接合面の分子配向と、励起子電荷分離率との関係について評価することが可能となる。
　本実施の形態では、一実施例として、上記方法を用いてＱＤとＳｕｂＰｃ－Ｃｌとの１２種類の界面構造を作成し、これらのｐ／ｎ接合面における励起子電荷分離率をＭａｒｃｕｓ理論に基づいて求めた。Ｍａｒｃｕｓ理論では、始状態（状態ａ）と終状態（状態ｂ）との間の電荷移動率は、下記式（１）で表わされる。
Figure JPOXMLDOC01-appb-M000001
　各励起状態間のΔＧおよびλは、以下のようにして算出される。まず、一重項励起状態を第１励起一重項状態Ｓ１～第１０励起一重項状態Ｓ１０まで求め、各励起状態について構造最適化を行い、エネルギー安定構造を得る。続いて、各励起状態のエネルギー安定構造に対して振動計算を行って自由エネルギーを算出する。これにより、各励起状態間のΔＧおよびλが算出される。Ｈabは、generalized－Mulliken－Hush法で求められる。
　ＱＤとＳｕｂＰｃ－Ｃｌとのｐ／ｎ接合面における励起子電荷分離率は、ＱＤ内で生成された励起子（ＱＤ励起子）およびＳｕｂＰｃ－Ｃｌ内で生成された励起子（ＳｕｂＰｃ－Ｃｌ励起子）の両者について求めた。表１は、式（１）を用いて算出されたＱＤとＳｕｂＰｃ－Ｃｌとの１２種類のｐ／ｎ接合面におけるＱＤ励起子およびＳｕｂＰｃ－Ｃｌ励起子の励起子電荷分離率をまとめたものである。
Figure JPOXMLDOC01-appb-T000002
　表１から、励起子電荷分離率は、界面構造（ｐ／ｎ接合面）を形成するＱＤおよびＳｕｂＰｃ－Ｃｌの結晶面の組み合わせによって大きく異なるが、高い励起子電荷分離率を持つ界面構造が存在することがわかった。特に、ｐ／ｎ接合面を形成するＱＤの結晶面とＳｕｂＰｃ－Ｃｌの結晶面との組み合わせが、（１００）面－（００１）Ａ面、（１００）面－（００１）Ｂ面、（０１０）面－（０１０）面、（０１０）面－（００１）Ａ面、（０１０）面－（００１）Ｂ面、（００１）面－（００１）Ａ面、（００１）面－（００１）Ｂ面であるときに、１×１０10ｓ－１以上の励起子電荷分離率が得られることがわかった。分子配向の制御を行わない場合、ｐ／ｎ接合面は表１の１２通りの組み合わせがランダムに発生するので、高い励起子電荷分離率（１×１０10ｓ-1以上）を有するｐ／ｎ接合面の比率は７／１２程度である。これに対して、光電変換層２２を構成するｐ型半導体およびｎ型半導体の分子配向を制御することにより、層内に、高い励起子電荷分離率を有するｐ／ｎ接合面の比率を１に近づくように高めることが可能となる。
　以上、本実施の形態では、光電変換層２２を、ｐ型半導体およびｎ型半導体として機能する有機半導体材料を、例えば、塗布法を用いて成膜したのち、加熱処理または加圧処理、あるいはその両方を行って形成する。これにより、光電変換層２２内における有機半導体材料の分子配向が制御され、１×１０10ｓ-1以上の高い励起子電荷分離率を持つｐ／ｎ接合面の比率が高まる。よって、光電変換層２２における光電変換効率が向上し、感度の高い撮像素子を提供することが可能となる。
＜２．適用例＞
（適用例１）
　図１３は、上記実施の形態において説明した撮像素子１０を各画素に用いた撮像装置（撮像装置１）の全体構成を表したものである。この撮像装置１は、ＣＭＯＳイメージセンサであり、半導体基板３０上に、撮像エリアとしての画素部１ａを有すると共に、この画素部１ａの周辺領域に、例えば、行走査部１３１、水平選択部１３３、列走査部１３４およびシステム制御部１３２からなる周辺回路部１３０を有している。
　画素部１ａは、例えば、行列状に２次元配置された複数の単位画素Ｐ（撮像素子１０に相当）を有している。この単位画素Ｐには、例えば、画素行ごとに画素駆動線Ｌread（具体的には行選択線およびリセット制御線）が配線され、画素列ごとに垂直信号線Ｌsigが配線されている。画素駆動線Ｌreadは、画素からの信号読み出しのための駆動信号を伝送するものである。画素駆動線Ｌreadの一端は、行走査部１３１の各行に対応した出力端に接続されている。
　行走査部１３１は、シフトレジスタやアドレスデコーダ等によって構成され、画素部１ａの各単位画素Ｐを、例えば、行単位で駆動する画素駆動部である。行走査部１３１によって選択走査された画素行の各単位画素Ｐから出力される信号は、垂直信号線Ｌsigの各々を通して水平選択部１３３に供給される。水平選択部１３３は、垂直信号線Ｌsigごとに設けられたアンプや水平選択スイッチ等によって構成されている。
　列走査部１３４は、シフトレジスタやアドレスデコーダ等によって構成され、水平選択部１３３の各水平選択スイッチを走査しつつ順番に駆動するものである。この列走査部１３４による選択走査により、垂直信号線Ｌsigの各々を通して伝送される各画素の信号が順番に水平信号線１３５に出力され、当該水平信号線１３５を通して半導体基板３０の外部へ伝送される。
　行走査部１３１、水平選択部１３３、列走査部１３４および水平信号線１３５からなる回路部分は、半導体基板３０上に直に形成されていてもよいし、あるいは外部制御ＩＣに配設されたものであってもよい。また、それらの回路部分は、ケーブル等により接続された他の基板に形成されていてもよい。
　システム制御部１３２は、半導体基板３０の外部から与えられるクロックや、動作モードを指令するデータ等を受け取り、また、撮像装置１の内部情報等のデータを出力するものである。システム制御部１３２はさらに、各種のタイミング信号を生成するタイミングジェネレータを有し、当該タイミングジェネレータで生成された各種のタイミング信号を基に行走査部１３１、水平選択部１３３および列走査部１３４等の周辺回路の駆動制御を行う。
（適用例２）
　上述の撮像装置１は、例えば、デジタルスチルカメラやビデオカメラ等のカメラシステムや、撮像機能を有する携帯電話等、撮像機能を備えたあらゆるタイプの電子機器に適用することができる。図１４に、その一例として、電子機器２（カメラ）の概略構成を示す。この電子機器２は、例えば、静止画または動画を撮影可能なビデオカメラであり、撮像装置１と、光学系（光学レンズ）３１０と、シャッタ装置３１１と、撮像装置１およびシャッタ装置３１１を駆動する駆動部３１３と、信号処理部３１２とを有する。
　光学系３１０は、被写体からの像光（入射光）を撮像装置１の画素部１ａへ導くものである。この光学系３１０は、複数の光学レンズから構成されていてもよい。シャッタ装置３１１は、撮像装置１への光照射期間および遮光期間を制御するものである。駆動部３１３は、撮像装置１の転送動作およびシャッタ装置３１１のシャッタ動作を制御するものである。信号処理部３１２は、撮像装置１から出力された信号に対し、各種の信号処理を行うものである。信号処理後の映像信号Ｄoutは、メモリ等の記憶媒体に記憶されるか、あるいは、モニタ等に出力される。
　以上、実施の形態および適用例を挙げて説明したが、本開示内容は上記実施の形態等に限定されるものではなく、種々変形が可能である。例えば、上記実施の形態では、撮像素子（撮像装置）として、緑色光を検出する有機光電変換部２０と、青色光，赤色光をそれぞれ検出する無機光電変換部３２Ｂ，３２Ｒとを積層させた構成としたが、本開示内容はこのような構造に限定されるものではない。即ち、有機光電変換部において赤色光あるいは青色光を検出するようにしてもよいし、無機光電変換部において緑色光を検出するようにしてもよい。
　また、これらの有機光電変換部および無機光電変換部の数やその比率も限定されるものではなく、２以上の有機光電変換部を設けてもよいし、有機光電変換部だけで複数色の色信号が得られるようにしてもよい。更に、有機光電変換部および無機光電変換部を縦方向に積層させる構造に限らず、基板面に沿って並列させてもよい。
　更にまた、上記実施の形態では、裏面照射型の撮像装置の構成を例示したが、本開示内容は表面照射型の撮像装置にも適用可能である。また、本開示の撮像装置（撮像素子）では、上記実施の形態で説明した各構成要素を全て備えている必要はなく、また逆に他の層を備えていてもよい。
　更に、本開示の技術は、撮像素子だけでなく、例えば太陽電池にも適用することが可能である。
　なお、本明細書中に記載された効果はあくまで例示であって限定されるものではなく、また、他の効果があってもよい。
　なお、本開示は、以下のような構成であってもよい。
（１）
　対向配置された第１電極および第２電極と、
　ｐ型半導体およびｎ型半導体を含むと共に、前記第１電極と前記第２電極との間に設けられた光電変換層とを備え、
　前記光電変換層は、前記ｐ型半導体およびｎ型半導体によって形成されるｐ／ｎ接合面において１×１０10ｓ-1以上１×１０16ｓ-1以下の励起子電荷分離率を有する
　撮像素子。
（２）
　前記ｐ型半導体およびｎ型半導体の一方は、キナクリドンまたはキナクリドン誘導体である、前記（１）に記載の撮像素子。
（３）
　前記ｐ型半導体およびｎ型半導体の一方は、塩素化ホウ素サブフタロシアニンまたは塩素化ホウ素サブフタロシアニン誘導体である、前記（１）または（２）に記載の撮像素子。
（４）
　前記ｐ型半導体およびｎ型半導体の一方は、ペンタセンまたはペンタセン誘導体である、前記（１）または（２）に記載の撮像素子。
（５）
　前記ｐ型半導体およびｎ型半導体の一方は、ベンゾチエノベンゾチオフェンまたはベンゾチエノベンゾチオフェン誘導体である、前記（１）または（２）に記載の撮像素子。
（６）
　前記ｐ型半導体およびｎ型半導体の一方は、フラーレンまたはフラーレン誘導体である、前記（１）または（２）に記載の撮像素子。
（７）
　前記光電変換層は、キナクリドン、キナクリドン誘導体、塩素化ホウ素サブフタロシアニン、塩素化ホウ素サブフタロシアニン誘導体、ペンタセン、ペンタセン誘導体、ベンゾチエノベンゾチオフェン、ベンゾチエノベンゾチオフェン誘導体、フラーレンおよびフラーレン誘導体を２種以上含む、前記（１）乃至（６）のうちのいずれかに記載の撮像素子。
（８）
　前記光電変換層は、前記ｐ型半導体としてキナクリドンまたはキナクリドン誘導体を、ｎ型半導体として塩素化ホウ素サブフタロシアニンまたは塩素化ホウ素サブフタロシアニン誘導体を含み、
　前記ｐ／ｎ接合面は、前記キナクリドンまたは前記キナクリドン誘導体と、前記塩素化ホウ素サブフタロシアニンまたは前記塩素化ホウ素サブフタロシアニン誘導体との結晶面の組み合わせとして（１００）面－（００１）Ａ面、（１００）面－（００１）Ｂ面、（０１０）面－（０１０）面、（０１０）面－（００１）Ａ面、（０１０）面－（００１）Ｂ面、（００１）面－（００１）Ａ面、（００１）面－（００１）Ｂ面のうちのいずれかを含む、前記（１）乃至（３）のうちのいずれかに記載の撮像素子。
（９）
　１または複数の前記光電変換層を有する有機光電変換部と、前記有機光電変換部とは異なる波長域の光電変換を行う１または複数の無機光電変換部とが積層されている、前記（１）乃至（８）のうちのいずれかに記載の撮像素子。
（１０）
　前記無機光電変換部は、半導体基板に埋め込み形成され、
　前記有機光電変換部は、前記半導体基板の第１面側に形成されている、前記（９）に記載の撮像素子。
（１１）
　前記半導体基板の第２面側に多層配線層が形成されている、前記（１０）に記載の撮像素子。
（１２）
　前記有機光電変換部が緑色光の光電変換を行い、
　前記半導体基板の内部に、青色光の光電変換を行う無機光電変換部と、赤色光の光電変換を行う無機光電変換部とが積層されている、前記（１０）または（１１）に記載の撮像素子。
（１３）
　第１電極を形成することと、
　前記第１電極の上に、ｐ型半導体およびｎ型半導体を含む光電変換層を形成することと、
　前記光電変換層の上に、第２電極を形成することとを含み、
前記光電変換層は、前記ｐ型半導体およびｎ型半導体によって形成されるｐ／ｎ接合面において１×１０10ｓ-1以上１×１０16ｓ-1以下の励起子電荷分離率を有する
　撮像素子の製造方法。
（１４）
　前記光電変換層を成膜したのち加熱処理する、前記（１３）に記載の撮像素子の製造方法。
（１５）
　前記光電変換層を成膜したのち加圧処理する、前記（１３）に記載の撮像素子の製造方法。
（１６）
　前記光電変換層を成膜したのち、加熱処理および加圧処理する、前記（１３）に記載の撮像素子の製造方法。
（１７）
　１または複数の撮像素子がそれぞれ設けられている複数の画素を備え、
　前記撮像素子は、
　対向配置された第１電極および第２電極と、
　ｐ型半導体およびｎ型半導体を含むと共に、前記第１電極と前記第２電極との間に設けられた光電変換層とを有し、
　前記光電変換層は、前記ｐ型半導体およびｎ型半導体によって形成されるｐ／ｎ接合面において１×１０10ｓ-1以上１×１０16ｓ-1以下の励起子電荷分離率を有する
　撮像装置。
　本出願は、日本国特許庁において２０１６年６月２日に出願された日本特許出願番号２０１６－１１１０９６号を基礎として優先権を主張するものであり、この出願の全ての内容を参照によって本出願に援用する。
　当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (17)

  1. 　対向配置された第１電極および第２電極と、
    　ｐ型半導体およびｎ型半導体を含むと共に、前記第１電極と前記第２電極との間に設けられた光電変換層とを備え、
    　前記光電変換層は、前記ｐ型半導体およびｎ型半導体によって形成されるｐ／ｎ接合面において１×１０10ｓ-1以上１×１０16ｓ-1以下の励起子電荷分離率を有する
    　撮像素子。
  2. 　前記ｐ型半導体およびｎ型半導体の一方は、キナクリドンまたはキナクリドン誘導体である、請求項１に記載の撮像素子。
  3. 　前記ｐ型半導体およびｎ型半導体の一方は、塩素化ホウ素サブフタロシアニンまたは塩素化ホウ素サブフタロシアニン誘導体である、請求項１に記載の撮像素子。
  4. 　前記ｐ型半導体およびｎ型半導体の一方は、ペンタセンまたはペンタセン誘導体である、請求項１に記載の撮像素子。
  5. 　前記ｐ型半導体およびｎ型半導体の一方は、ベンゾチエノベンゾチオフェンまたはベンゾチエノベンゾチオフェン誘導体である、請求項１に記載の撮像素子。
  6. 　前記ｐ型半導体およびｎ型半導体の一方は、フラーレンまたはフラーレン誘導体である、請求項１に記載の撮像素子。
  7. 　前記光電変換層は、キナクリドン、キナクリドン誘導体、塩素化ホウ素サブフタロシアニン、塩素化ホウ素サブフタロシアニン誘導体、ペンタセン、ペンタセン誘導体、ベンゾチエノベンゾチオフェン、ベンゾチエノベンゾチオフェン誘導体、フラーレンおよびフラーレン誘導体を２種以上含む、請求項１に記載の撮像素子。
  8. 　前記光電変換層は、前記ｐ型半導体としてキナクリドンまたはキナクリドン誘導体を、ｎ型半導体として塩素化ホウ素サブフタロシアニンまたは塩素化ホウ素サブフタロシアニン誘導体を含み、
    　前記ｐ／ｎ接合面は、前記キナクリドンまたは前記キナクリドン誘導体と、前記塩素化ホウ素サブフタロシアニンまたは前記塩素化ホウ素サブフタロシアニン誘導体との結晶面の組み合わせとして（１００）面－（００１）Ａ面、（１００）面－（００１）Ｂ面、（０１０）面－（０１０）面、（０１０）面－（００１）Ａ面、（０１０）面－（００１）Ｂ面、（００１）面－（００１）Ａ面、（００１）面－（００１）Ｂ面のうちのいずれかを含む、請求項１に記載の撮像素子。
  9. 　１または複数の前記光電変換層を有する有機光電変換部と、前記有機光電変換部とは異なる波長域の光電変換を行う１または複数の無機光電変換部とが積層されている、請求項１に記載の撮像素子。
  10. 　前記無機光電変換部は、半導体基板に埋め込み形成され、
    　前記有機光電変換部は、前記半導体基板の第１面側に形成されている、請求項９に記載の撮像素子。
  11. 　前記半導体基板の第２面側に多層配線層が形成されている、請求項１０に記載の撮像素子。
  12. 　前記有機光電変換部が緑色光の光電変換を行い、
    　前記半導体基板の内部に、青色光の光電変換を行う無機光電変換部と、赤色光の光電変換を行う無機光電変換部とが積層されている、請求項１０に記載の撮像素子。
  13. 　第１電極を形成することと、
    　前記第１電極の上に、ｐ型半導体およびｎ型半導体を含む光電変換層を形成することと、
    　前記光電変換層の上に、第２電極を形成することとを含み、
    前記光電変換層は、前記ｐ型半導体およびｎ型半導体によって形成されるｐ／ｎ接合面において１×１０10ｓ-1以上１×１０16ｓ-1以下の励起子電荷分離率を有する
    　撮像素子の製造方法。
  14. 　前記光電変換層を成膜したのち加熱処理する、請求項１３に記載の撮像素子の製造方法。
  15. 　前記光電変換層を成膜したのち加圧処理する、請求項１３に記載の撮像素子の製造方法。
  16. 　前記光電変換層を成膜したのち、加熱処理および加圧処理する、請求項１３に記載の撮像素子の製造方法。
  17. 　１または複数の撮像素子がそれぞれ設けられている複数の画素を備え、
    　前記撮像素子は、
    　対向配置された第１電極および第２電極と、
    　ｐ型半導体およびｎ型半導体を含むと共に、前記第１電極と前記第２電極との間に設けられた光電変換層とを有し、
    　前記光電変換層は、前記ｐ型半導体およびｎ型半導体によって形成されるｐ／ｎ接合面において１×１０10ｓ-1以上１×１０16ｓ-1以下の励起子電荷分離率を有する
    　撮像装置。
PCT/JP2017/018343 2016-06-02 2017-05-16 撮像素子および撮像素子の製造方法ならびに撮像装置 WO2017208806A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US16/302,743 US10672837B2 (en) 2016-06-02 2017-05-16 Imaging element, method of manufacturing imaging element, and imaging device
US16/866,850 US11183540B2 (en) 2016-06-02 2020-05-05 Imaging element, method of manufacturing imaging element, and imaging device
US17/451,766 US20220037409A1 (en) 2016-06-02 2021-10-21 Imaging element, method of manufacturing imaging element, and imaging device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-111096 2016-06-02
JP2016111096 2016-06-02

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US16/302,743 A-371-Of-International US10672837B2 (en) 2016-06-02 2017-05-16 Imaging element, method of manufacturing imaging element, and imaging device
US16/866,850 Continuation US11183540B2 (en) 2016-06-02 2020-05-05 Imaging element, method of manufacturing imaging element, and imaging device

Publications (1)

Publication Number Publication Date
WO2017208806A1 true WO2017208806A1 (ja) 2017-12-07

Family

ID=60477431

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/018343 WO2017208806A1 (ja) 2016-06-02 2017-05-16 撮像素子および撮像素子の製造方法ならびに撮像装置

Country Status (2)

Country Link
US (3) US10672837B2 (ja)
WO (1) WO2017208806A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200482A (ja) * 2008-01-25 2009-09-03 Fujifilm Corp 光電変換素子及び撮像素子
JP2013069663A (ja) * 2011-09-05 2013-04-18 Fujifilm Corp 透明導電フィルム、その製造方法、フレキシブル有機電子デバイス、及び、有機薄膜太陽電池
WO2015163349A1 (ja) * 2014-04-25 2015-10-29 日本化薬株式会社 撮像素子用光電変換素子用材料及びそれを含む光電変換素子
JP2015233117A (ja) * 2014-05-13 2015-12-24 ソニー株式会社 光電変換膜、固体撮像素子、および電子機器
JP2016051693A (ja) * 2014-08-29 2016-04-11 国立大学法人九州大学 有機半導体素子の製造方法および有機半導体素子

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200482A (ja) * 2008-01-25 2009-09-03 Fujifilm Corp 光電変換素子及び撮像素子
JP2013069663A (ja) * 2011-09-05 2013-04-18 Fujifilm Corp 透明導電フィルム、その製造方法、フレキシブル有機電子デバイス、及び、有機薄膜太陽電池
WO2015163349A1 (ja) * 2014-04-25 2015-10-29 日本化薬株式会社 撮像素子用光電変換素子用材料及びそれを含む光電変換素子
JP2015233117A (ja) * 2014-05-13 2015-12-24 ソニー株式会社 光電変換膜、固体撮像素子、および電子機器
JP2016051693A (ja) * 2014-08-29 2016-04-11 国立大学法人九州大学 有機半導体素子の製造方法および有機半導体素子

Also Published As

Publication number Publication date
US20190296086A1 (en) 2019-09-26
US10672837B2 (en) 2020-06-02
US20220037409A1 (en) 2022-02-03
US20200266241A1 (en) 2020-08-20
US11183540B2 (en) 2021-11-23

Similar Documents

Publication Publication Date Title
CN107615504B (zh) 光电转换元件和固体摄像装置
US11049906B2 (en) Imaging device, manufacturing device, and manufacturing method
JP6711573B2 (ja) 固体撮像素子
KR102189366B1 (ko) 고체 촬상 소자 및 전자 기기
JP6136663B2 (ja) 固体撮像素子およびその製造方法、並びに電子機器
KR20150099730A (ko) 고체 촬상 소자 및 이것을 구비한 고체 촬상 장치
JPWO2014007132A1 (ja) 固体撮像装置およびその製造方法、並びに電子機器
JP2004165242A (ja) カラー撮像素子及びカラー受光素子
WO2016190217A1 (ja) 光電変換素子および固体撮像装置ならびに電子機器
WO2017077790A1 (ja) 光電変換素子および固体撮像装置
JP2015128105A (ja) 半導体ナノ粒子分散体、光電変換素子および撮像装置
WO2016203925A1 (ja) 光電変換素子
WO2017047266A1 (ja) 固体撮像素子および固体撮像素子の製造方法
WO2017208806A1 (ja) 撮像素子および撮像素子の製造方法ならびに撮像装置
JP6891415B2 (ja) 固体撮像素子および固体撮像装置
JPWO2020170703A1 (ja) 撮像装置およびその駆動方法

Legal Events

Date Code Title Description
NENP Non-entry into the national phase

Ref country code: DE

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17806364

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 17806364

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP