WO2017203892A1 - 積層型電子部品 - Google Patents

Abstract

積層型電子部品（１００）は積層体（１）と外部電極とを含む。積層体（１）は直方体形状であり、第１のパターン導体（１Ｐ）と、第１のビア導体（１Ｖ）とを備えている。外部電極は第１のパッド電極（２）を含む。第１のビア導体（１Ｖ）は第１のパターン導体（１Ｐ）および第１のパッド電極（２）と接続されている。第１のパッド電極（２）は第１領域（２ａ）および第２領域（２ｂ）を有するように、一部が膜状部材（５）で被覆されている。

Description

積層型電子部品

　この発明は、積層型電子部品に関するものであり、特に電子部品素体である積層体の底面に外部電極が設けられている積層型電子部品に関する。

　電子部品素体である積層体の底面に外部電極が設けられている積層型電子部品の一例として、特開２０１４－５３６８９号公報（特許文献１）に記載の積層型電子部品が挙げられる。

　図８Ａから図９は、特許文献１に記載の積層型電子部品２００の説明図である。図８Ａは、積層型電子部品２００の透視斜視図であり、図８Ｂは、積層型電子部品２００を積層体２０１の他方主面側（後述）から見た平面図である。また、図９は、積層型電子部品２００の要部の分解斜視図である。

　積層型電子部品２００は、セラミック材料層ならびに後述のパターン導体およびビア導体を含んでなり、電子部品素体である積層体２０１と、外部電極である第１のパッド電極２０２、第２のパッド電極２０３および第３のパッド電極２０４とを備えている。

　積層体２０１は、必要に応じてパターン導体およびビア導体の少なくとも一方が形成されたセラミック材料層２１０ないし２４０および不図示のセラミック材料層が積層一体化されたものである。積層体２０１は、互いに対向する長方形状の一方主面および他方主面と、一方主面と他方主面とを接続する４つの側面とを有する直方体形状である。図８Ａにおいては、一方主面が図上の天面に相当し、他方主面が底面に相当する。積層型電子部品２００では、図８Ｂに示されるように、各パッド電極は、積層体２０１の底面に設けられている。

　なお、第１のパッド電極２０２および第２のパッド電極２０３は入出力電極であり、第３のパッド電極２０４は接地電極である。また、第３のパッド電極２０４は、第１のパッド電極２０２と第２のパッド電極２０３との間に配置されている。

　積層体２０１の内部には、図９に示されるように、パターン導体２０１Ｐないし２０３Ｐおよび不図示のパターン導体と、ビア導体２０６Ｖないし２１０Ｖおよび不図示のビア導体とにより、複数のループ状のインダクタが構成されている。また、パターン導体２０１Ｐないし２０３Ｐおよび不図示のパターン導体により、複数のキャパシタが構成されている。そして、これらのループ状のインダクタおよびキャパシタにより、帯域通過フィルタが構成されている。

　第１のパッド電極２０２と積層体２０１の内部のパターン導体２０１Ｐとは、ビア導体２０１Ｖを介して接続されている。また、第２のパッド電極２０３とパターン導体２０２Ｐとは、ビア導体２０２Ｖを介して接続されている。さらに、第３のパッド電極２０４とパターン導体２０３Ｐとは、接地を確実にするため、複数のビア導体２０３Ｖないし２０５Ｖを介して接続されている。

特開２０１４－５３６８９号公報

　ここで、積層型電子部品２００において、はんだペーストを用いた実装時のセルフアライメント効果の向上を図るため、図１０Ａから図１１に示されるように、外部電極をマトリックス状に並べた場合を考える。

　図１０Ａから図１１は、外部電極がマトリックス状である積層型電子部品３００の説明図である。図１０Ａは、積層型電子部品３００の外観斜視図であり、図１０Ｂは、積層型電子部品３００の底面図である。また、図１１は、積層型電子部品３００の要部の分解斜視図である。

　積層型電子部品３００は、セラミック材料層ならびに後述のパターン導体およびビア導体を含んでなり、電子部品素体である積層体３０１と、外部電極である第１のパッド電極３０２ａ、第２のパッド電極３０２ｂ、第３のパッド電極３０３ａ、第４のパッド電極３０３ｂ、第５のパッド電極３０４ａおよび第６のパッド電極３０４ｂとを備えている。

　積層体３０１は、積層型電子部品２００の積層体２０１と同様に、必要に応じてパターン導体およびビア導体の少なくとも一方が形成されたセラミック材料層３１０ないし３４０および不図示のセラミック材料層が積層一体化されたものである。積層体３０１は、積層体２０１に倣った直方体形状である。すなわち、図１０Ａにおいても、一方主面が図上の天面に相当し、他方主面が底面に相当する。積層型電子部品３００でも、図１０Ｂに示されるように、各パッド電極は、積層体３０１の底面に設けられている。

　なお、積層型電子部品３００では、後述するように、第１のパッド電極３０２ａは入出力電極であり、第２のパッド電極３０２ｂはいずれのビア導体とも接続されていない浮き電極である。同様に、第３のパッド電極３０３ａは入出力電極であり、第４のパッド電極３０３ｂは浮き電極である。第５のパッド電極３０４ａおよび第６のパッド電極３０４ｂは接地電極である。また、第５のパッド電極３０４ａは、第１のパッド電極３０２ａと第３のパッド電極３０３ａとの間に配置されており、第６のパッド電極３０４ｂは、第２のパッド電極３０２ｂと第４のパッド電極３０３ｂとの間に配置されている。

　また、各パッド電極は、積層体３０１の底面の長手方向の中心線および短手方向の中心線（Ａ２－Ａ２線、Ｂ２－Ｂ２線）を対称軸として、線対称となるように配置されている。

　積層体３０１の内部には、図１１に示されるように、パターン導体３０１Ｐないし３０３Ｐおよび不図示のパターン導体と、ビア導体３０７Ｖないし３１１Ｖおよび不図示のビア導体とにより、複数のループ状のインダクタが構成されている。また、パターン導体３０１Ｐないし３０３Ｐおよび不図示のパターン導体により、複数のキャパシタが構成されている。そして、これらのループ状のインダクタおよびキャパシタにより、帯域通過フィルタが構成されている。

　第１のパッド電極３０２ａは、ビア導体３０１Ｖを介してパターン導体３０１Ｐと接続されている。一方、第２のパッド電極３０２ｂは、いずれのビア導体とも接続されておらず、浮き電極となっている。第３のパッド電極３０３ａは、ビア導体３０２Ｖを介してパターン導体３０２Ｐと接続されている。一方、第４のパッド電極３０３ｂは、いずれのビア導体とも接続されておらず、浮き電極となっている。

　さらに、第５のパッド電極３０４ａとパターン導体３０３Ｐとは、接地を確実にするため、複数のビア導体３０３Ｖおよび３０４Ｖを介して接続されている。また、第６のパッド電極３０４ｂとパターン導体３０３Ｐとは、同様に複数のビア導体３０５Ｖおよび３０６Ｖを介して接続されている。

　このようにした場合、はんだペーストを用いた実装時に、セルフアライメント効果が各パッド電極と対応する実装基板のランドとの間に分散して発生し、全体として表面張力のバランスの取れた位置に積層型電子部品３００が移動する。したがって、積層体３０１の底面の外部電極をマトリックス状とすることにより、優れたセルフアライメント効果を得ることができる。

　一方、積層型電子部品３００においては、例えば第１のパッド電極３０２ａの面積は、積層型電子部品２００の第１のパッド電極２０２の面積のおよそ１／３程度に小さくなっている。そのため、第１のパッド電極３０２ａとパターン導体３０１Ｐとをビア導体３０１Ｖにより接続する際、ビア導体３０１Ｖを第１のパッド電極３０２ａ上に正確に形成することが困難になっている。この困難さは、例えば第５のパッド電極３０４ａ上に２つのビア導体３０３Ｖ、３０４Ｖを形成する場合に、より一層顕著となる。

　そして、それらのビア導体が形成されるべきパッド電極上からずれると、パッド電極とビア導体との間の導通が不十分となる虞がある。

　そこで、この発明の目的は、セルフアライメント効果が高く、かつビア導体と積層体の底面に形成されているパッド電極とが確実に接続されている積層型電子部品を提供することである。

　この発明では、積層体の底面に形成されているパッド電極の形態についての改良が図られる。

　この発明に係る積層型電子部品は、電子部品素体である積層体と、外部電極とを含む。積層体は、互いに対向する長方形状の一方主面および他方主面と、一方主面と他方主面とを接続する４つの側面とを有する直方体形状である。また、積層体は、セラミック材料層と、一方主面および他方主面に平行な第１のパターン導体と、一方主面および他方主面に直交する第１のビア導体とを備えている。

　外部電極は、他方主面に形成されている第１のパッド電極を含む。第１のビア導体の一方端は、第１のパターン導体と接続され、第１のビア導体の他方端は、第１のパッド電極と接続されている。

　第１のパッド電極は、他方主面を平面視した際に、第１領域および第２領域を有するように、外表面の一部が膜状部材で被覆されている。

　上記の構成を有している積層型電子部品では、第１のビア導体の他方端が接続される第１のパッド電極は、十分広い面積を有しているため、第１のビア導体が第１のパッド電極からはみ出すことなく形成されている。すなわち、第１のビア導体と第１のパッド電極とが確実に接続されている。その結果、第１のビア導体と第１のパッド電極との間で、十分な導通が得られている。

　また、外部電極である第１のパッド電極の一部が膜状部材で被覆されていることにより、他方主面を平面視した際には、外部電極が複数の領域に分割されている。その結果、上記の構成を有している積層型電子部品では、優れたセルフアライメント効果が得られる。

　この発明に係る積層型電子部品は、以下の特徴を備えることが好ましい。すなわち、第１のビア導体の他方端は、他方主面を平面視した際に、少なくとも一部が、第１のパッド電極の外表面が膜状部材で被覆されている箇所と重なった状態で、第１のパッド電極と接続されている。

　上記の構成を有している積層型電子部品では、第１のビア導体が第１のパッド電極の中央部近傍に配置されている。そのため、積層体のセラミック材料を焼結させる際に、焼結収縮により発生する歪みのバランスが取れ、積層体内部に局所的に歪みが蓄積されないと推測される。その結果、積層体内部におけるクラックまたはデラミネーションなどの構造欠陥の発生が抑制されると思われる。

　この発明に係る積層型電子部品は、以下の特徴を備えることが好ましい。すなわち、積層体はさらに、一方主面および他方主面に平行な第２のパターン導体と、一方主面および他方主面に直交する第２のビア導体とを備えている。外部電極はさらに第２のパッド電極を含む。第１のパッド電極は他方主面の一方短辺近傍に形成され、第２のパッド電極は他方主面の他方短辺近傍に形成されている。第１のパッド電極および第２のパッド電極は、他方主面の長手方向に沿って並ぶように設けられている。

　第２のビア導体の一方端は、第２のパターン導体と接続され、第２のビア導体の他方端は、第２のパッド電極と接続されている。第２のパッド電極は、他方主面を平面視した際に、第１領域および第２領域を有するように、外表面の一部が膜状部材で被覆されている。第１のパッド電極および第２のパッド電極の第１領域および第２領域は、他方主面を平面視した際に、それぞれ他方主面の短手方向において対向して配置されている。

　上記の構成を有している積層型電子部品では、第２のビア導体の他方端が接続される第２のパッド電極は、十分広い面積を有しているため、第２のビア導体が第２のパッド電極からはみ出すことなく形成されている。すなわち、第２のビア導体と第２のパッド電極とが確実に接続されている。その結果、第２のビア導体と第２のパッド電極との間で、十分な導通が得られている。

　また、外部電極である第１のパッド電極および第２のパッド電極の一部が膜状部材で被覆されていることにより、他方主面を平面視した際には、外部電極が疑似的にマトリックス状とされている。その結果、上記の構成を有している積層型電子部品では、優れたセルフアライメント効果が得られる。

　この発明に係る積層型電子部品は、以下の特徴を備えることが好ましい。すなわち、第２のビア導体の他方端は、他方主面を平面視した際に、少なくとも一部が、第２のパッド電極の外表面が膜状部材で被覆されている箇所と重なった状態で、第２のパッド電極と接続されている。

　上記の構成を有している積層型電子部品では、第２のビア導体が第２のパッド電極の中央部近傍に配置されている。そのため、積層体のセラミック材料を焼結させる際に、焼結収縮により発生する歪みのバランスが取れ、積層体内部に局所的に歪みが蓄積されないと推測される。その結果、積層体内部におけるクラックまたはデラミネーションなどの構造欠陥の発生が抑制されると思われる。

　また、この発明が適用される積層型電子部品では、例えば積層体の側面にシールド電極を形成する場合がある。その場合、第１のビア導体が第１のパッド電極の中央部近傍に、また第２のビア導体が第２のパッド電極の中央部近傍に配置されていると、第１および第２のビア導体とシールド電極との間に発生する浮遊容量が小さく抑えられる。

　この発明に係る積層型電子部品およびその好ましい実施形態は、以下の特徴を備えることがさらに好ましい。すなわち、第１のパッド電極の第１領域および第２領域と、第２のパッド電極の第１領域および第２領域とを含むマトリックス状の電極領域群は、他方主面の長手方向の中心線および短手方向の中心線を対称軸として、線対称である。

　上記の構成を有している積層型電子部品では、他方主面上に露出している電極領域群の対称性が高い。そのため、積層体に働くはんだの表面張力の対称性も高くなる。その結果、さらに優れたセルフアライメント効果が得られる。

　この発明に係る積層型電子部品およびその好ましい実施形態は、以下の特徴を備えていてもよい。すなわち、第１のパッド電極の第１領域と第２領域とは、第３領域を介して接続されており、第２のパッド電極の第１領域と第２領域とは、第３領域を介して接続されている。

　上記の構成を有している積層型電子部品でも、第１のビア導体と第１のパッド電極、および第２のビア導体と第２のパッド電極とが確実に接続されており、かつ外部電極が疑似的にマトリックス状となっている。そのため、この発明の効果が得られる。

　この発明に係る積層型電子部品およびその好ましい実施形態は、以下の特徴を備えることがさらに好ましい。すなわち、積層体は、一方主面および他方主面に平行な第３のパターン導体と、一方主面および他方主面に直交する第３のビア導体とをさらに備えている。また、外部電極は、第１のパッド電極と第２のパッド電極との間に第３のパッド電極をさらに含んでいる。

　第３のビア導体の一方端は、第３のパターン導体と接続され、第３のビア導体の他方端は、第３のパッド電極と接続されている。そして、第３のパッド電極は、他方主面を平面視した際に、他方主面の短手方向において対向して配置されている第１領域および第２領域を有するように、外表面の一部が膜状部材で被覆されている。

　上記の構成を有している積層型電子部品では、第１のビア導体と第１のパッド電極との間、および第２のビア導体と第２のパッド電極との間において前述した構造が、第３のビア導体と第３のパッド電極との間においても実現されている。また、第１ないし第３のパッド電極を含んだ外部電極が、疑似的にマトリックス状なっている。その結果、上記の構成を有している積層型電子部品では、各ビア導体と対応する各パッド電極とが確実に接続され、その結果、十分な導通が得られている。また、電極領域群が前述の積層型電子部品より増えたため、さらに優れたセルフアライメント効果が得られる。第３のビア導体は複数であってもよい。

　この発明に係る積層型電子部品およびその好ましい実施形態は、以下の特徴を備えることがさらに好ましい。すなわち、第３のビア導体の他方端は、他方主面を平面視した際に、少なくとも一部が、第３のパッド電極の外表面が膜状部材で被覆されている箇所と重なった状態で、第３のパッド電極と接続されている。

　上記の構成を有している積層型電子部品では、第３のビア導体が第３のパッド電極の中央部近傍に配置されている。そのため、第１および第２のビア導体の配置位置も含めて、積層体のセラミック材料を焼結させる際に、焼結収縮により発生する歪みのバランスが取れ、積層体内部に局所的に歪みが蓄積されないと推測される。その結果、積層体内部におけるクラックまたはデラミネーションなどの構造欠陥の発生が抑制されると思われる。

　この発明に係る積層型電子部品およびその好ましい実施形態は、以下の特徴を備えることがさらに好ましい。すなわち、第１のパッド電極の第１領域および第２領域と、第２のパッド電極の第１領域および第２領域と、第３のパッド電極の第１領域および第２領域とを含むマトリックス状の電極領域群は、他方主面の長手方向の中心線および短手方向の中心線を対称軸として、線対称である。

　上記の構成を有している積層型電子部品では、他方主面上に露出している電極領域群の対称性が高い。そのため、積層体に働くはんだの表面張力の対称性も高くなる。その結果、さらに優れたセルフアライメント効果が得られる。

　この発明に係る積層型電子部品およびその好ましい実施形態は、以下の特徴を備えていてもよい。すなわち、第３のパッド電極の第１領域と第２領域とは、第３領域を介して接続されている。

　上記の構成を有している積層型電子部品でも、第１のビア導体と第１のパッド電極、第２のビア導体と第２のパッド電極、および第３のビア導体と第３のパッド電極とが確実に接続されており、かつ外部電極が疑似的にマトリックス状となっている。そのため、この発明の効果が得られる。

　この発明に係る積層型電子部品およびその好ましい実施形態は、以下の特徴を備えることがさらに好ましい。すなわち、膜状部材は、セラミック材料を含んでなる。

　上記の構成を有している積層型電子部品では、膜状部材と積層体とが同時焼成されており、膜状部材と積層体との密着性が高くなっている。また、膜状部材がセラミック材料を含んでなるため、高温の液状はんだによるダメージがない。そのため、積層体の構造欠陥の発生が抑制され、また実使用環境における水分の浸入なども抑制されている。その結果、信頼性の高い積層型電子部品が得られる。

　この発明に係る積層型電子部品では、第１のビア導体と第１のパッド電極とが確実に接続されているため、第１のビア導体と第１のパッド電極との間で、十分な導通が得られている。また、この発明に係る積層型電子部品では、外部電極である第１のパッド電極の一部が膜状部材で被覆されていることにより、他方主面を平面視した際には、外部電極が複数の領域に分割されており、優れたセルフアライメント効果が得られる。

この発明に係る積層型電子部品の実施形態である積層型電子部品１００の透視斜視図である。 積層型電子部品１００を積層体１の他方主面側から見た平面図である。 積層型電子部品１００の要部の分解斜視図である。 積層型電子部品１００の回路図の一例である。および積層型電子部品１００の外部電極との対応を示す平面図である。 積層型電子部品１００のマトリックス状の外部電極と、積層型電子部品１００が接続される回路基板の入出力電極および接地電極との対応を示す平面図である。 積層型電子部品１００のマトリックス状の外部電極と、積層型電子部品１００が接続される回路基板の入出力電極および接地電極との対応を示す平面図である。 積層型電子部品１００のマトリックス状の外部電極と、積層型電子部品１００が接続される回路基板の入出力電極および接地電極との対応を示す平面図である。 積層型電子部品１００のマトリックス状の外部電極と、積層型電子部品１００が接続される回路基板の入出力電極および接地電極との対応を示す平面図である。 この発明に係る積層型電子部品の実施形態の第１の変形例である積層型電子部品１００Ａを積層体１の他方主面側から見た平面図である。 この発明に係る積層型電子部品の実施形態の第２の変形例である積層型電子部品１００Ｂを積層体１の他方主面側から見た平面図である。 この発明に係る積層型電子部品の実施形態の第３の変形例である積層型電子部品１００Ｃを積層体１の他方主面側から見た平面図である。 この発明に係る積層型電子部品の実施形態の第４の変形例である積層型電子部品１００Ｄを積層体１の他方主面側から見た平面図である。 この発明に係る積層型電子部品の実施形態の第５の変形例である積層型電子部品１００Ｅを積層体１の他方主面側から見た平面図である。 この発明に係る積層型電子部品の実施形態の第６の変形例である積層型電子部品１００Ｆを積層体１の他方主面側から見た平面図である。 この発明に係る積層型電子部品の実施形態の第７の変形例である積層型電子部品１００Ｇを積層体１の他方主面側から見た平面図である。 この発明に係る積層型電子部品の実施形態の第８の変形例である積層型電子部品１００Ｈを積層体１の他方主面側から見た平面図である。 背景技術の積層型電子部品２００の透視斜視図である。 積層型電子部品２００を積層体２０１の他方主面側から見た平面図である。 背景技術の積層型電子部品２００の要部の分解斜視図である。 この発明の課題を説明するために仮想した積層型電子部品３００の外観斜視図である。 この発明の課題を説明するために仮想した積層型電子部品３００の多少主面側から見た平面図である。 この発明の課題を説明するために仮想した積層型電子部品３００の分解斜視図である。

　以下にこの発明の実施形態を示して、この発明の特徴とするところをさらに詳しく説明する。この発明が適用される積層型電子部品としては、例えば積層帯域通過フィルタが挙げられるが、これに限られるものではない。

　－積層型電子部品の実施形態－
　この発明に係る積層型電子部品の実施形態である積層型電子部品１００について、図１Ａないし図４Ｄを用いて説明する。なお、図面は、要部のみを示すものであり、後述する積層体の内部には、図示されたもの以外に、回路を構成するためのセラミック材料層、パターン導体およびビア導体が多数存在するが、それらについては簡略化のため言及および図示を省略している。また、以後の図面についても、同様に要部のみを示す。

　また、図面において、製造工程上で発生する外部電極、パターン導体、ビア導体および積層体の形状のばらつきなどは反映されていない。すなわち、以後で用いる図面は、たとえ実際の製品と異なる部分があったとしても、本質的な面で実際の製品を表すものと言うことができる。

　図１Ａは、積層型電子部品１００の、要部が示された透視斜視図である。図１Ｂは、後述する積層体１の他方主面の平面図である。図２は、積層型電子部品１００の要部の分解斜視図である。

　積層型電子部品１００は、電子部品素体である積層体１と、外部電極である第１のパッド電極２、第２のパッド電極３および第３のパッド電極４とを含んでいる。積層体１は、一方主面および他方主面と、一方主面と他方主面とを接続する４つの側面とを有する直方体形状である。図１Ａにおいては、一方主面が図上の天面に相当し、他方主面が底面に相当する。

　図２に示されるように、積層体１は、セラミック材料層と、積層体１の一方主面および他方主面に平行なパターン導体と、積層体１の一方主面および他方主面に直交するビア導体とを備えている。セラミック材料層は、セラミック材料層１０ないし４０を含んでいる。パターン導体は、第１のパターン導体１Ｐ、第２のパターン導体２Ｐおよび第３のパターン導体３Ｐを含んでいる。ビア導体は、第１のビア導体１Ｖ、第２のビア導体２Ｖ、第３のビア導体３Ｖないし５Ｖ、およびその他のビア導体６Ｖないし１０Ｖを含んでいる。

　セラミック材料層１０ないし４０は、例えば低温焼成セラミック材料などからなり、パターン導体およびビア導体は、例えばＣｕなどからなる。積層体１の内部には、前述したように、これら以外のセラミック材料層、パターン導体およびビア導体が多数存在しており、これらのセラミック材料層、パターン導体およびビア導体により、例えば図３に示された回路構成を有するＬＣ並列共振器が構成されている。

　外部電極である第１のパッド電極２は、入出力電極であり、積層体１の他方主面の一方短辺近傍に形成されている。第２のパッド電極３は、同様に入出力電極であり、積層体１の他方主面の他方短辺近傍に形成されている。第３のパッド電極４は、接地電極であり、第１のパッド電極２と第２のパッド電極３との間に配置されている。第１のパッド電極２、第３のパッド電極４および第２のパッド電極３は、この順番で他方主面の長手方向に沿って並ぶように設けられている。

　第１のビア導体１Ｖの一方端は、第１のパターン導体１Ｐと接続され、第１のビア導体１Ｖの他方端は、第１のパッド電極２と接続されている。また、第２のビア導体２Ｖの一方端は、第２のパターン導体２Ｐと接続され、第２のビア導体２Ｖの他方端は、第２のパッド電極３と接続されている。さらに、第３のビア導体３Ｖないし５Ｖのそれぞれの一方端は、第３のパターン導体３Ｐと接続され、第３のビア導体３Ｖないし５Ｖのそれぞれの他方端は、第３のパッド電極４と接続されている。

　そして、第１のパッド電極２、第２のパッド電極３、および第３のパッド電極４は、外表面の一部が膜状部材５で被覆されている。それにより、第１のパッド電極２は、外観上、他方主面の短手方向において対向して配置されている第１領域２ａおよび第２領域２ｂの２つの領域に分かれて見える。また、第２のパッド電極３も、同様の位置関係にある第１領域３ａおよび第２領域３ｂの２つの領域に分かれて見える。さらに、第３のパッド電極４も、同様の位置関係にある第１領域４ａおよび第２領域４ｂの２つの領域に分かれて見える。

　積層型電子部品１００では、第１のパッド電極２の第１領域２ａおよび第２領域２ｂ、第２のパッド電極３の第１領域３ａおよび第２領域３ｂ、および第３のパッド電極４の第１領域４ａおよび第２領域４ｂからなる電極領域群は、積層体１の他方主面の短手側の仮想的な中心線（Ａ１－Ａ１線）および長手側の仮想的な中心線（Ｂ１－Ｂ１線）を対称軸として、線対称となるように配置されている。すなわち、積層体１の他方主面を平面視した際には、外部電極が疑似的に積層体１の他方主面にマトリックス状に並べられた状態となっている。

　図４Ａないし図４Ｄは、上記で説明した積層型電子部品１００のマトリックス状の外部電極と、積層型電子部品１００が接続される回路基板の入出力電極および接地電極との対応を示す平面図である。

　例えば図４Ａでは、第１のパッド電極２の第２領域２ｂが積層型電子部品１００が接続される回路基板の入力電極（ＩＮ）に接続され、第２のパッド電極３の第２領域３ｂが出力電極（ＯＵＴ）に接続される。また、第１のパッド電極２の第１領域２ａおよび第２のパッド電極３の第１領域３ａは、積層型電子部品１００が接続される回路基板の浮き電極（ＮＣ）に接続される。第３のパッド電極４の第１領域４ａおよび第２領域４ｂが接地電極（ＧＮＤ）に接続される。

　図４Ｂないし図４Ｄでは、第１のパッド電極２および第２のパッド電極３のそれぞれの第１領域および第２領域と回路基板側の電極との対応について、図４Ａに示されたもの以外の対応が示されている。

　この発明に係る積層型電子部品１００では、外部電極の外観はマトリックス状であるが、各パッド電極の第１領域および第２領域は、各パッド電極の一部が膜状部材５で被覆されることにより形成される。すなわち、第１領域と第２領域とは電気的に接続している。したがって、回路基板の入力電極（ＩＮ）または出力電極（ＯＵＴ）に接続されるのは、第１領域および第２領域のいずれでもよい。そして、第１領域および第２領域のうち、入力電極または出力電極に接続されなかった方が、回路基板の浮き電極に接続されることになる。

　そのため、積層型電子部品が接続される回路基板の入出力電極が図４Ａないし図４Ｄのいずれの配置であっても、積層型電子部品１００は、それに応じて内部配線を変更する必要がない。すなわち、積層型電子部品１００は、回路基板の入出力電極の配置に対する対応力が高い。

　第１のビア導体１Ｖの他方端は、他方主面を平面視した際に、第１のパッド電極２の外表面が膜状部材５で被覆されている箇所と重なった状態で、第１のパッド電極２と接続されている。また、第２のビア導体２Ｖの他方端は、同じく第２のパッド電極３の外表面が膜状部材５で被覆されている箇所と重なった状態で、第２のパッド電極３と接続されている。さらに、第３のビア導体３Ｖないし５Ｖのうちの１つ（４Ｖ）の他方端は、同じく第３のパッド電極４の外表面が膜状部材５で被覆されている箇所と重なった状態で、第３のパッド電極４と接続されている。

　なお、第１のビア導体１Ｖの他方端は、第１のパッド電極２の外表面が膜状部材５で被覆されている箇所と少なくとも一部が重なった状態で、第１のパッド電極２と接続されていればよい。同様に、第２のビア導体２Ｖの他方端は、第２のパッド電極３の外表面が膜状部材５で被覆されている箇所と少なくとも一部が重なった状態で、第２のパッド電極３と接続されていればよい。また、第３のビア導体４Ｖの他方端は、第３のパッド電極４の外表面が膜状部材５で被覆されている箇所と少なくとも一部が重なった状態で、第３のパッド電極４と接続されていればよい。

　この場合、積層体１のセラミック材料を焼結させる際に、焼結収縮により発生する歪みのバランスが取れ、積層体１の内部に局所的に歪みが蓄積されないと推測される。その結果、積層体１の内部におけるクラックまたはデラミネーションなどの構造欠陥の発生が抑制されると思われる。特に、各ビア導体の他方端が、他方主面を平面視した際に、接続されるパッド電極の外表面が膜状部材５で被覆されている箇所と重なった状態でパッド電極と接続されている場合、その効果が顕著となると考えられる。ただし、この作用効果は推測であることを付記しておく。

　積層型電子部品１００では、膜状部材５は、セラミック材料層１０ないし４０と同種のセラミック材料を含んで形成されている。この場合、膜状部材５と積層体１とが同時焼成されるため、膜状部材５と積層体１との密着性が高くなっている。また、高温の液状はんだによるダメージがない。ただし、膜状部材５の材質はこれに限られず、例えば、焼結温度が近ければ、セラミック材料層１０ないし４０と異なる種類のセラミック材料を含んで形成されてもよい。また、膜状部材５の材質は、例えばエポキシ樹脂のような樹脂材料であってもよい。

　また、膜状部材５は、積層体１の他方主面の一方短辺から他方短辺に至り、他方主面の長手側の仮想的な中心線（Ｂ１－Ｂ１線）上に形成された、一定の幅の１本の帯状となっている。ただし、膜状部材５の形状はこれに限られず、後述するように、幾つかの小さな帯状に分断されていてもよく、積層体１の他方主面の各短辺に到達していなくてもよく、また幅が一定でなくてもよい。さらに、膜状部材５は、上記の中心線上からいくらかずれた位置に形成されていてもよい。

　上記の構成を有している積層型電子部品１００では、第１のビア導体１Ｖの他方端が接続される第１のパッド電極２は、十分広い面積を有しているため、第１のビア導体１Ｖが第１のパッド電極２からはみ出すことなく形成されている。すなわち、第１のビア導体１Ｖと第１のパッド電極２とが確実に接続されている。その結果、第１のビア導体１Ｖと第１のパッド電極２との間で、十分な導通が得られている。同様にして、第２のビア導体２Ｖと第２のパッド電極３との間、および第３のビア導体３Ｖないし５Ｖと第２のパッド電極３４との間も、十分な導通が得られている。

　また、積層型電子部品１００では、各パッド電極の一部が膜状部材５で被覆されていることにより、外部電極が疑似的に積層体１の他方主面にマトリックス状に並べられた状態となっている。特に、前述したように、外部電極が積層体１の他方主面の短手側の仮想的な中心線（Ａ１－Ａ１線）および長手側の仮想的な中心線（Ｂ１－Ｂ１線）について線対称となるように配置されたマトリックス状である場合、セルフアライメント効果が顕著である。そのため、積層型電子部品１００では、優れたセルフアライメント効果が得られる。

　ただし、この効果は、第１のパッド電極２および第２のパッド電極３の一部が膜状部材５で被覆され、この２つのパッド電極が疑似的にマトリックス状となることで十分発現するため、第３のパッド電極４の位置が膜状部材５で被覆されることは必須ではない。

　なお、第１のパッド電極２、第２のパッド電極３および第３のパッド電極４は、複数であってもよく、回路上必要となる数を設けるようにすればよい。その際も、上記のように、第１のパッド電極２および第２のパッド電極３の一部が膜状部材５で被覆されセルフアライメント効果が得られるようにすればよい。

　さらには、たとえば第１のパッド電極２の外表面の一部が膜状部材５で被覆されていれば、第１のパッド電極２は、第１領域２ａおよび第２領域２ｂの２つの領域に分割される。第１のパッド電極２が２つの領域に分割されることにより、第１のパッド電極２が１つの領域で構成されている場合に比べて高いセルフアライメント効果を得ることができる。したがって、第２のパッド電極３および第３のパッド電極４を設けること、すなわち複数のパッド電極を設けることは必須ではない。

　－積層型電子部品の実施形態の第１の変形例－
　この発明に係る積層型電子部品の実施形態の第１の変形例である積層型電子部品１００Ａについて、図５を用いて説明する。積層型電子部品１００Ａは、積層型電子部品１００の構成要素に加えて、さらにシールド電極６を備えている。それ以外の構成要素は積層型電子部品１００と共通であるため、共通する構成要素の説明については省略または簡略化することがある。以後の説明においても、共通する構成要素の説明については同様である。

　図５は、この発明に係る積層型電子部品の実施形態の第１の変形例である積層型電子部品１００Ａを、積層体１の他方主面側から見た平面図である。

　積層型電子部品１００Ａは、外部からのノイズ対策として、積層体１の４つの側面を取り囲むようにシールド電極６を備えている。ただし、シールド電極６は、４つの側面のうち、必要な箇所に設けるようにしてもよい。また、シールド電極６は、積層体１の稜部で互いに接続されているが、それぞれが離された状態で設けられていてもよい。各シールド電極は、例えばＣｕなどからなる。

　このようにシールド電極６がある場合、前述したように、第１のビア導体１Ｖおよび第２のビア導体２Ｖの他方端が、他方主面を平面視した際に、それぞれ接続されるパッド電極の外表面が膜状部材５で被覆されている箇所と重なった状態でパッド電極と接続されていると、第１のビア導体１Ｖおよび第２のビア導体２Ｖと周囲のシールド電極６との間に発生する浮遊容量のトータルのバランスがとれて好ましい。

　また、図５に示されているように、第３のビア導体３Ｖないし５Ｖが、第３のパッド電極４の中央部近傍で第３のパッド電極と接続されると、第３のビア導体３Ｖないし５Ｖと周囲のシールド電極６との間に発生する浮遊容量を含めたトータルのバランスがとれてさらに好ましい。

　－積層型電子部品の実施形態の第２ないし第５の変形例－
　この発明に係る積層型電子部品の実施形態の第２ないし第５の変形例である積層型電子部品１００Ｂないし１００Ｅについて、図６Ａないし図６Ｄを用いて説明する。積層型電子部品１００Ｂないし１００Ｅは、膜状部材５が第１のパッド電極２、第２のパッド電極３および第３のパッド電極４の一部を被覆する形態が積層型電子部品１００と異なっている。それ以外の構成要素は積層型電子部品１００と共通である。

　図６Ａは、この発明に係る積層型電子部品の実施形態の第２の変形例である積層型電子部品１００Ｂを積層体１の他方主面側から見た平面図である。積層型電子部品１００Ｂでは、膜状部材５が同じ幅の３つの小片５ａないし５ｃからなり、小片５ａが第１のパッド電極２の一部を被覆し、小片５ｂが第２のパッド電極３の一部を被覆し、小片５ｃが第３のパッド電極４の一部を被覆している。その結果、積層型電子部品１００と同様の、各パッド電極が外観上で第１領域と第２領域とに分けられてなるマトリックス状の外部電極が形成されている。

　図６Ｂは、この発明に係る積層型電子部品の実施形態の第３の変形例である積層型電子部品１００Ｃの、図６Ａと同様の平面図である。積層型電子部品１００Ｃでは、膜状部材５が同じ幅の２つの小片５ａおよび５ｂからなり、小片５ａが第１のパッド電極２の一部を被覆し、小片５ｂが第２のパッド電極３の一部を被覆している。第３のパッド電極４は、膜状部材５により被覆されていない。その結果、第１のパッド電極２および第２のパッド電極３が外観上でそれぞれ第１領域と第２領域に分けられてなるマトリックス状の外部電極が形成されている。

　図６Ｃは、この発明に係る積層型電子部品の実施形態の第４の変形例である積層型電子部品１００Ｄを積層体１の他方主面側から見た平面図である。積層型電子部品１００Ｄでは、膜状部材５が第１のパッド電極２および第２のパッド電極３を被覆している部分においてある一定の幅を有し、第３のパッド電極４を被覆している部分においてそれより広い一定の幅を有している。これにより、各パッド電極が外観上で第１領域と第２領域とに分けられてなるマトリックス状の外部電極が形成されている。

　なお、第４の変形例においては、第３のパッド電極４の一部を被覆している部分の幅が、第１のパッド電極２および第２のパッド電極３の一部を被覆している部分の幅より狭くなるようにしてもよい。

　図６Ｄは、この発明に係る積層型電子部品の実施形態の第５の変形例である積層型電子部品１００Ｅを積層体１の他方主面側から見た平面図である。積層型電子部品１００Ｅでは、膜状部材５の幅が一定ではなく、第３のパッド電極４を被覆している部分の幅が第１のパッド電極２および第２のパッド電極３を被覆している部分の幅より広くなるように、連続的に変化している。これにより、各パッド電極が外観上で第１領域と第２領域とに分けられてなるマトリックス状の外部電極が形成されている。

　なお、第５の変形例においては、第３のパッド電極４を被覆している部分の幅が第１のパッド電極２および第２のパッド電極３を被覆している部分の幅より狭くなるように、連続的に変化するようにしてもよい。

　図６Ｂに示されるように、第１のパッド電極２および第２のパッド電極３の一部が膜状部材５で被覆され、第３のパッド電極４が膜状部材５で被覆されていない場合であっても、セルフアライメント効果はこの２つのパッド電極が疑似的にマトリックス状となることで十分発現する。

　－積層型電子部品の実施形態の第６ないし第８の変形例－
　この発明に係る積層型電子部品の実施形態の第６ないし第８の変形例である積層型電子部品１００Ｆないし１００Ｈについて、図７Ａないし図７Ｃを用いて説明する。積層型電子部品１００Ｆないし１００Ｈも、積層型電子部品１００Ｂないし１００Ｅと同様に、膜状部材５が第１のパッド電極２、第２のパッド電極３および第３のパッド電極４を被覆する形態が積層型電子部品１００と異なっている。それ以外の構成要素は積層型電子部品１００と共通である。

　図７Ａは、この発明に係る積層型電子部品の実施形態の第６の変形例である積層型電子部品１００Ｆを積層体１の他方主面側から見た平面図である。積層型電子部品１００Ｆでは、膜状部材５が同じ幅の２つの小片５ａおよび５ｂからなり、小片５ａが第１のパッド電極２の一部を被覆し、小片５ｂが第２のパッド電極３の一部を被覆している。

　この際、小片５ａは第１のパッド電極２を外観上で部分的に第１領域２ａと第２領域２ｂとに分けているが、第１のパッド電極２には小片５ａによって第１領域２ａと第２領域２ｂとに分けられていない第３領域２ｃが第３のパッド電極４と対向する側に残存しており、第１領域２ａと第２領域２ｂとは、第３領域２ｃを介して接続されている。小片５ｂと第２のパッド電極３との関係も同様であり、小片５ｂによって分けられた第１領域３ａと第２領域３ｂとは、第３のパッド電極４と対向する側に残存している第３領域３ｃを介して接続されている。なお、第３のパッド電極４は、膜状部材５により被覆されていない。

　図７Ｂは、この発明に係る積層型電子部品の実施形態の第７の変形例である積層型電子部品１００Ｇを積層体１の他方主面側から見た平面図である。積層型電子部品１００Ｇでは、膜状部材５が同じ幅の２つの小片５ａおよび５ｂからなり、小片５ａが第１のパッド電極２および第３のパッド電極４の一部を被覆し、小片５ｂが第２のパッド電極３および第３のパッド電極４の一部を被覆している。

　その結果、図７Ｂでは、第１のパッド電極２の第１領域２ａと第２領域２ｂとは、第３のパッド電極４と対向していない側に残存した第３領域２ｃを介して接続され、第２のパッド電極３の第１領域３ａと第２領域３ｂとは、同様に第３のパッド電極４と対向していない側に残存した第３領域３ｃを介して接続され、第３のパッド電極４の第１領域４ａと第２領域４ｂとは、第３のパッド電極４の中央部近傍に残存した第３領域４ｃを介して接続されている。

　図７Ｃは、この発明に係る積層型電子部品の実施形態の第８の変形例である積層型電子部品１００Ｈを積層体１の他方主面側から見た平面図である。積層型電子部品１００Ｈでは、膜状部材５が第１のパッド電極２、第２のパッド電極３および第３のパッド電極４の一部を被覆している。すなわち、積層型電子部品１００Ｈの第１のパッド電極２および第２のパッド電極３の外観は、積層型電子部品１００Ｇの第１のパッド電極２および第２のパッド電極３の外観と同様の形状を有している。また、積層型電子部品１００Ｈの第３のパッド電極４の外観は、積層型電子部品１００の外観と同様の形状を有している。

　積層型電子部品１００Ｆないし１００Ｈにおいても、少なくとも第１のパッド電極２および第２のパッド電極３は、積層体１の他方主面を平面視した際に、第３領域に接続されているものの、それぞれ他方主面の短手方向において対向して配置されている第１領域および第２領域を有している。したがって、この発明の作用効果が発現する。

　なお、この発明は上記の実施形態に限定されるものではなく、この発明の範囲内において、種々の応用、変形を加えることができる。また、この明細書に記載の各実施形態は、例示的なものであり、異なる実施形態間において、構成の部分的な置換または組み合わせが可能であることを指摘しておく。

１００　積層型電子部品、１　積層体、２　第１のパッド電極、２ａ　第１領域、２ｂ　第２領域、３　第２のパッド電極、３ａ　第１領域、３ｂ　第２領域、５　膜状部材、１Ｐ　第１のパターン導体、２Ｐ　第２のパターン導体、１Ｖ　第１のビア導体、２Ｖ　第２のビア導体、１０～４０　セラミック材料層。

Claims (11)

1. 　電子部品素体である積層体と、外部電極とを含む積層型電子部品であって、
   　前記積層体は、互いに対向する長方形状の一方主面および他方主面と、前記一方主面と前記他方主面とを接続する４つの側面とを有する直方体形状であり、セラミック材料層と、前記一方主面および前記他方主面に平行な第１のパターン導体と、前記一方主面および前記他方主面に直交する第１のビア導体とを備えており、
   　前記外部電極は、前記他方主面に形成されている第１のパッド電極を含み、
   　前記第１のビア導体の一方端は、前記第１のパターン導体と接続され、前記第１のビア導体の他方端は、前記第１のパッド電極と接続されており、
   　前記第１のパッド電極は、前記他方主面を平面視した際に、第１領域および第２領域を有するように、外表面の一部が膜状部材で被覆されている、積層型電子部品。
2. 　前記第１のビア導体の他方端は、前記他方主面を平面視した際に、少なくとも一部が、前記第１のパッド電極の外表面が前記膜状部材で被覆されている箇所と重なった状態で、前記第１のパッド電極と接続されている、請求項１に記載の積層型電子部品。
3. 　前記積層体はさらに、前記一方主面および前記他方主面に平行な第２のパターン導体と、前記一方主面および前記他方主面に直交する第２のビア導体とを備えており、
   　前記外部電極はさらに第２のパッド電極を含み、
   　前記第１のパッド電極は前記他方主面の一方短辺近傍に形成され、前記第２のパッド電極は前記他方主面の他方短辺近傍に形成されており、前記第１のパッド電極および前記第２のパッド電極は、前記他方主面の長手方向に沿って並ぶように設けられており、
   　前記第２のビア導体の一方端は、前記第２のパターン導体と接続され、前記第２のビア導体の他方端は、前記第２のパッド電極と接続されており、
   　前記第２のパッド電極は、前記他方主面を平面視した際に、第１領域および第２領域を有するように、外表面の一部が膜状部材で被覆されており、
   　前記第１のパッド電極および前記第２のパッド電極の前記第１領域および前記第２領域は、前記他方主面を平面視した際に、それぞれ前記他方主面の短手方向において対向して配置されている、請求項１または２に記載の積層型電子部品。
4. 　前記第２のビア導体の他方端は、前記他方主面を平面視した際に、少なくとも一部が、前記第２のパッド電極の外表面が前記膜状部材で被覆されている箇所と重なった状態で、前記第２のパッド電極と接続されている、請求項３に記載の積層型電子部品。
5. 　前記第１のパッド電極の第１領域および第２領域と、前記第２のパッド電極の第１領域および第２領域とを含むマトリックス状の電極領域群は、前記他方主面の長手方向の中心線および短手方向の中心線を対称軸として、線対称である、請求項３または４に記載の積層型電子部品。
6. 　前記第１のパッド電極の第１領域と第２領域とは、第３領域を介して接続されており、前記第２のパッド電極の第１領域と第２領域とは、第３領域を介して接続されている、請求項３ないし５のいずれか１項に記載の積層型電子部品。
7. 　前記積層体は、前記一方主面および前記他方主面に平行な第３のパターン導体と、前記一方主面および前記他方主面に直交する第３のビア導体とをさらに備えており、
   　前記外部電極は、前記第１のパッド電極と前記第２のパッド電極との間に第３のパッド電極をさらに含み、
   　前記第３のビア導体の一方端は、前記第３のパターン導体と接続され、前記第３のビア導体の他方端は、前記第３のパッド電極と接続されており、
   　前記第３のパッド電極は、前記他方主面を平面視した際に、前記他方主面の短手方向において対向して配置されている第１領域および第２領域を有するように、外表面の一部が前記膜状部材で被覆されている、請求項３ないし６のいずれか１項に記載の積層型電子部品。
8. 　前記第３のビア導体の他方端は、前記他方主面を平面視した際に、少なくとも一部が、前記第３のパッド電極の外表面が前記膜状部材で被覆されている箇所と重なった状態で、前記第３のパッド電極と接続されている、請求項７に記載の積層型電子部品。
9. 　前記第１のパッド電極の第１領域および第２領域と、前記第２のパッド電極の第１領域および第２領域と、前記第３のパッド電極の第１領域および第２領域とを含むマトリックス状の電極領域群は、前記他方主面の長手方向の中心線および短手方向の中心線を対称軸として、線対称である、請求項７または８に記載の積層型電子部品。
10. 　前記第３のパッド電極の第１領域と第２領域とは、第３領域を介して接続されている、請求項７ないし９のいずれか１項に記載の積層型電子部品。
11. 　前記膜状部材は、セラミック材料を含んでなる、請求項１ないし１０のいずれか１項に記載の積層型電子部品。

Images