WO2017188657A1 - 투명 금속산화막/금속/투명 금속산화막 보호층을 구비한 비정질 산화물 박막 트랜지스터 - Google Patents

투명 금속산화막/금속/투명 금속산화막 보호층을 구비한 비정질 산화물 박막 트랜지스터 Download PDF

Info

Publication number
WO2017188657A1
WO2017188657A1 PCT/KR2017/004217 KR2017004217W WO2017188657A1 WO 2017188657 A1 WO2017188657 A1 WO 2017188657A1 KR 2017004217 W KR2017004217 W KR 2017004217W WO 2017188657 A1 WO2017188657 A1 WO 2017188657A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
disposed
protective layer
electrode
oxide
Prior art date
Application number
PCT/KR2017/004217
Other languages
English (en)
French (fr)
Inventor
성태연
김대현
이지윤
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Publication of WO2017188657A1 publication Critical patent/WO2017188657A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78639—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a drain or source connected to a bulk conducting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13069—Thin film transistor [TFT]

Definitions

  • the present invention relates to an oxide thin film transistor, and more particularly, to an amorphous oxide thin film transistor incorporating a light absorbing layer selectively absorbing light having a specific wavelength (450 nm or less) above a band gap of an oxide semiconductor in order to improve light stability and reliability. It is about.
  • the transistor structure is largely divided into a top gate and a bottom gate structure.
  • the top gate structure includes an active layer (or channel layer), and a gate insulator of an oxide thin film transistor (oxide TFT) after depositing a source electrode and a drain electrode. After the deposition in order to deposit a gate electrode.
  • oxide TFT oxide thin film transistor
  • the gate insulating film and the gate electrode function as a protective layer, the channel layer is not exposed to the outside. Therefore, after the device is fabricated, the device is less damaged by the external environment.
  • a channel layer is deposited directly on the substrate so that the device has a stable structure.
  • a process of depositing a semiconductor material and a source / drain electrode and then depositing a gate-insulator thereon there is a high possibility that the gate insulating film is damaged by plasma.
  • the bottom gate structure is a structure used for the a-Si TFT process currently being mass-produced in LCD panels.
  • the bottom gate structure can be similarly used to reduce production costs.
  • the device characteristics of the TFT are degraded and instability is caused by adsorption, desorption, or diffusion with the atmospheric gas. Let's do it.
  • parasitic capacitance is increased. The parasitic capacitance slows down the circuit.
  • the channel layer is located below, there is an advantage that the channel layer can be unintentionally changed by a subsequent process.
  • Amorphous oxide transistors have higher charge mobility than conventional amorphous silicon-based transistors, making them suitable for large area high resolution displays.
  • the uniformity of the crystalline silicon transistor is excellent, and the application range is expected to be extended from the small panel for the mobile device to the large panel for the TV.
  • amorphous oxide transistors can be deposited at room temperature, making them suitable for transistors for flexible displays that require low process temperatures due to the use of plastic substrates.
  • One technical problem to be solved by the present invention is to improve the device stability of the oxide thin film transistor by providing a protective layer of the OMO structure that absorbs light above the bandgap of the oxide semiconductor.
  • An oxide thin film transistor is a substrate; A gate electrode extending from the substrate in a first direction; A gate insulating film disposed on the gate electrode and disposed to cross the gate electrode; An oxide semiconductor layer disposed on the gate insulating layer and extending in a second direction perpendicular to the first direction on both sides of the gate electrode; A source electrode and a drain electrode disposed on the oxide semiconductor layer and spaced apart from each other about the gate electrode; An insulating layer disposed on the source electrode and the drain electrode and disposed on an exposed oxide semiconductor layer between the source electrode and the drain electrode; And a protective layer aligned with the exposed oxide semiconductor layer between the source electrode and the drain electrode and disposed on the insulating layer.
  • the protective layer includes a lower protective layer made of a transparent metal oxide; A metal layer disposed on the lower protective layer; And an upper protective layer composed of a transparent metal oxide and disposed on the metal layer.
  • the lower protective layer and the upper protective layer is indium tin oxide (ITO), ZnO, SnO2, TiO2, Ga-doped ZnO, or Al-doped ZnO
  • the metal layer is silver or silver It may be an alloy.
  • the thickness of the metal layer may be 10 nm to 20 nm
  • the thickness of the lower protective layer and the upper protective layer may be 30 nm to 80 nm, respectively.
  • the protective layer may have a transmittance of 50 percent or less at a wavelength of 450 nm or less.
  • the oxide thin film transistor according to the exemplary embodiment of the present invention may suppress the shift of the threshold voltage by blocking ultraviolet blue or ultraviolet rays by the light emitting layer.
  • FIG. 1A is an exploded perspective view illustrating an oxide thin film transistor according to an embodiment of the present invention.
  • FIG. 1B is a cross-sectional view illustrating the oxide thin film transistor of FIG. 1A.
  • FIG. 2 is a view showing the light transmission characteristics of the protective layer according to an embodiment of the present invention.
  • FIG 3 is a view showing the transmittance of the protective layer according to the thickness of each layer constituting the protective layer according to another embodiment of the present invention.
  • FIG. 4 is a cross-sectional view illustrating an OLED panel according to an embodiment of the present invention.
  • the transparent display is characterized by the fact that the screen is transparent so that the back of the screen is visible.
  • a transparent AMOLED Active-Matrix Organic Light-Emitting Diode
  • the transparent TFT is irradiated with blue and ultraviolet rays emitted from a light emitting region.
  • Oxide TFT is a switch element mainly used for displays such as AMOLED and LCD. At each pixel of the display, a switch element controls the light source. However, this switch element is very vulnerable to the light source from each pixel. This light causes the threshold voltage (Vth) to change when the device is turned on or off. If the threshold voltage is not constant, it has a great influence on the stability and reliability of the device.
  • Vth threshold voltage
  • the threshold voltage changes in the negative direction in the transfer curve representing the drain current according to the gate voltage.
  • the threshold voltage changes more rapidly in the wavelength range below 460nm (2.7eV), which is particularly weak at short wavelengths.
  • Passivation layers such as SiO 2, Al 2 O 3, and SiN x play a very important role in ensuring the reliability of the channel layer.
  • the general protective layer transmits all the light in the short wavelength region generated from the light source, the channel layer characteristic degradation due to the light occurs.
  • an optical filter layer in which an insulating film / metal / insulating structure is introduced is inserted into a protective layer to block light in a short wavelength region of 460 nm or less transmitted through the channel layer.
  • a metal oxide film / metal layer / metal oxide film structure is introduced into a protective layer of an amorphous oxide thin film transistor.
  • the metal oxide film / metal layer / metal oxide film structure may block short wavelength light reaching the channel layer by absorbing or transmitting light having a specific wavelength.
  • the metal oxide layer may be indium tin oxide (ITO), ZnO, SnO 2, TiO 2, Ga-doped ZnO, or Al-doped ZnO as a transparent conductive material.
  • the material of the metal layer may be various metal materials such as Au, Ag, and Al.
  • FIG. 1A is an exploded perspective view illustrating an oxide thin film transistor according to an embodiment of the present invention.
  • FIG. 1B is a cross-sectional view illustrating the oxide thin film transistor of FIG. 1A.
  • an oxide thin film transistor 100 includes a substrate 102; A gate electrode 112 extending in a first direction from the substrate; A gate insulating layer 114 disposed on the gate electrode and disposed to cross the gate electrode; An oxide semiconductor layer 116 disposed on the gate insulating layer and extending in a second direction perpendicular to the first direction on both sides of the gate electrode; A source electrode 118a and a drain electrode 118b disposed on the oxide semiconductor layer and spaced apart from each other about the gate electrode; An insulating layer 117 disposed on the source electrode and the drain electrode and disposed on an exposed oxide semiconductor layer 116 between the source electrode 118a and the drain electrode 118b; And a protective layer 119 aligned with the exposed oxide semiconductor layer between the source electrode and the drain electrode and disposed on the insulating layer 117.
  • the protective layer 119 may include a lower protective layer 119a made of a transparent metal oxide; A metal layer 119b disposed on the lower protective layer; And an upper protective layer 119c composed
  • the substrate 102 may be a glass substrate or a plastic substrate.
  • the gate electrode 112 may extend in a first direction from an arrangement plane of the substrate.
  • the gate electrode 112 may be patterned through a photolithography process.
  • the material of the gate electrode 112 may include at least one of aluminum, copper, titanium, and molybdenum.
  • the gate electrode 112 may have a multilayer structure.
  • the gate electrode 112 may be indium tin oxide (ITO), ZnO, SnO 2, TiO 2, Ga-doped ZnO, or Al-doped ZnO, which is a transparent conductive material.
  • the gate insulating layer 114 may be a silicon oxide layer or a silicon oxynitride layer.
  • the gate insulating layer 114 may be disposed on the entire surface of the substrate on the gate electrode 112.
  • the oxide semiconductor layer 116 may be disposed on the gate insulating layer 114 and may be aligned with the gate electrode 112.
  • the oxide semiconductor layer 116 may extend in a second direction perpendicular to the first direction on both side surfaces of the gate electrode 112.
  • the oxide semiconductor layer 116 may be patterned by a photolithography process.
  • the oxide semiconductor layer 116 may function as an active layer of a transistor, and the oxide semiconductor layer 116 may form a channel by a gate voltage applied to the gate electrode 112.
  • the material of the oxide semiconductor layer 116 may include at least one of IGZO (InGaZnO), InGaO, InSnZnO, InZnO, and ZnO.
  • the source electrode 118a and the drain electrode 118b may include at least one of aluminum, copper, titanium, and molybdenum.
  • the source electrode and the drain electrode may be indium tin oxide (ITO), ZnO, SnO 2, TiO 2, Ga-doped ZnO, or Al-doped ZnO, which is a transparent conductive material.
  • the source electrode 118a and the drain electrode 118b may be spaced apart from each other in the second direction with respect to the oxide semiconductor layer 116 and may extend in the first direction.
  • the source electrode 118a and the drain electrode 118b may expose a central portion of the oxide semiconductor layer 116.
  • the source electrode and the drain electrode may be aligned to have regions overlapping each other with the gate electrode 112 below.
  • the insulating layer 117 may electrically insulate the source / drain electrodes 118a and 118b from the protective layer 119.
  • the insulating layer may be aligned with the protective layer 119.
  • the insulating layer 119 may be a silicon oxide layer.
  • the insulating layer may cover the exposed oxide semiconductor layer 116 and may cover a portion of the source / drain electrodes 118a and 118b.
  • the passivation layer 119 may be aligned with the exposed oxide semiconductor layer 116 between the source electrode and the drain electrode and disposed on the insulating layer 117 to extend in the first direction.
  • the protective layer 119 may be patterned to cover a portion of the source electrode and the drain electrode through the insulating layer.
  • the passivation layer 119 may include a lower passivation layer 119a, a metal layer 119b, and an upper passivation layer 119c that are sequentially stacked.
  • the protective layer 119 acts as an optical filter that can block ultraviolet rays or blue components among the light emitted from the upper light emitting device.
  • the protective layer 119 may block wavelength components corresponding to energy above a band gap of the oxide semiconductor layer 116.
  • the protective layer 119 may be an optical filter that blocks the wavelength of 450 nm or less and transmits a wavelength of 450 nm or more.
  • the optical filter characteristic of the protective layer 119 may have a minimum transmittance at 350 nm to 450 nm. Accordingly, the protective layer 119 may block blue or ultraviolet rays of 350 nm to 400 nm, and thus, blue or ultraviolet rays of 350 nm to 400 nm may not enter the channel of the oxide semiconductor layer 116.
  • the lower passivation layer 119c and the upper passivation layer 119c may be indium tin oxide (ITO), ZnO, SnO 2, TiO 2, Ga-doped ZnO, or Al-doped ZnO.
  • the metal layer 119b may be silver or a silver alloy.
  • the thickness of the metal layer 119b may be 15 nm to 20 nm, and the thickness of the lower passivation layer 119a and the upper passivation layer 119c may be 30 nm to 80 nm, respectively.
  • the OMO protective layer structure of this structure can reduce the transmittance in the wavelength region of 450 nm or less to minimize the threshold voltage shift of the oxide semiconductor. In addition, the wavelength of 450nm or more can be transmitted to maximize the light extraction efficiency.
  • the lower passivation layer 119a, the metal layer 119b, and the upper passivation layer 119c may be continuously etched using one mask and vertically aligned with each other.
  • FIG. 2 is a view showing the light transmission characteristics of the protective layer according to an embodiment of the present invention.
  • the OMO protective layer structure may block a wavelength of 450 nm or less and transmit a wavelength of more than 450 nm. Accordingly, the oxide semiconductor layer disposed under the protective layer may suppress an electron-hole pair due to light having a higher energy than the band gap of the oxide semiconductor.
  • the optical properties of the protective layer may depend on the band gap of the oxide semiconductor layer. Specifically, when the oxide semiconductor layer is IGZO, the band gap of IGZO may be 2.7 eV. Accordingly, the optical characteristics of the protective layer may block a wavelength of about 460 nm or less corresponding to 2.7 eV.
  • FIG 3 is a view showing the transmittance of the protective layer to the thickness of each layer constituting the protective layer according to another embodiment of the present invention.
  • the rectangles are the transmittances of the lower protective layer (ITO 40 nm) / metal layer (Ag 18 nm) / the upper protective layer (ITO 40 nm).
  • the transmittance at 450 nm can be 76 percent.
  • the transmittance may be 50% or less.
  • the circle is the transmittance in the case of the lower protective layer (ITO 50 nm) / metal layer (Ag 18 nm) / upper protective layer (50 nm). At 400 nm, the transmittance may be 30% or less. The transmittance at 450 nm can be 46 percent.
  • FIG. 4 is a cross-sectional view illustrating an OLED panel according to an embodiment of the present invention.
  • the transparent OLED panel 10 includes an oxide TFT 100 and an organic emission layer 300.
  • the oxide TFT 100 includes a substrate 102 on which an oxide thin film transistor is formed and a transistor 100 formed on the substrate 102.
  • the organic emission layer 300 includes an anode 332, an organic layer 334, and a cathode 336 as a light emitting portion.
  • the organic layer 334 is positioned between the anode 322 and the cathode 336.
  • a transparent conductive film such as ITO may be used as the anode 332, and a transparent conductive film such as ITO or a metal such as Al may be used as the cathode 334.
  • both the anode and the cathode may be a transparent conductive film.
  • the anode When used as a conventional display, the anode may be a transparent conductive film, the cathode may be a metal such as aluminum.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 산화물 박막 트렌지스터를 제공한다. 이 산화물 박막 트렌지스터는 기판; 상기 기판에서 제1 방향으로 연장되는 게이트 전극; 상기 게이트 전극 상에 배치되고 상기 게이트 전극을 가로지르도록 배치되는 게이트 절연막; 상기 게이트 절연막 상에 배치되고 상기 게이트 전극의 양측에서 상기 제1 방향에 수직한 제2 방향으로 연장되는 산화물 반도체층; 상기 산화물 반도체층 상에 배치되고 상기 게이트 전극을 중심으로 서로 이격되어 배치되는 소오스 전극 및 드레인 전극; 상기 소오스 전극 및 상기 드레인 전극 상에 배치되고 상기 소오스 전극과 상기 드레인 전극 사이의 노출된 산화물 반도체층 상에 배치되는 절연층; 및 상기 소오스 전극과 상기 드레인 전극 사이의 노출된 산화물 반도체층과 정렬되고 상기 절연층 상에 배치되는 보호층을 포함한다. 상기 보호층은 투명한 금속 산화물로 구성된 하부 보호층; 상기 하부 보호층 상에 배치된 금속층; 및 투명한 금속 산화물로 구성되고 상기 금속층 상에 배치된 상부 보호층을 포함한다.

Description

투명 금속산화막/금속/투명 금속산화막 보호층을 구비한 비정질 산화물 박막 트랜지스터
본 발명은 산화물 박막 트랜지스터에 관한 것이며, 보다 상세하게는 광안정성 및 신뢰도 향상을 위해 산화물 반도체의 밴드갭 이상의 특정 파장(450nm 이하)의 광을 선택적으로 흡수하는 광흡수층을 도입한 비정질 산화물 박막 트랜지스터에 관한 것이다.
일반적으로 트랜지스터 구조는 크게 탑 게이트(Top Gate)와 버텀 게이트(Bottom Gate) 구조로 나뉜다. 탑 게이트(Top Gate) 구조는 소오스(source) 전극 및 드레인(drain) 전극을 증착한 후에 산화물 박막 트랜지스터(Oxide Thin Film Transistor; Oxide TFT)의 활성층(또는 채널층), 및 게이트 절연막(gate insulator)를 차례로 증착한 후에 게이트 전극을 증착하는 구조이다. 이러한 구조를 갖는 경우, 소오스(source)/드레인(drain) 전극과 게이트 전극 사이의 겹침(overlap)을 줄일 수 있기 때문에 기생 정전용량(parasitic capacitance)에 의해 발생되는 문제를 제거할 수 있어 우수한 전기적 특성을 확보할 수 있다. 또한, 게이트 절연막과 게이트 전극이 보호층으로 기능하기 때문에, 채널층이 외부로 노출되지 않는다. 따라서, 소자가 제작된 후에, 소자는 외부 환경에 의한 손상을 적게 입는다. 또한, 채널층이 기판 바로 위에 증착되어, 소자는 안정적인 구조를 구비한다. 전하 이동도(mobility)가 높은 장점이 있다. 그러나 반도체 소재와 소오스/드레인 전극을 증착한 후 그 위에 게이트 절연막(gate-insulator)를 증착하는 공정이 진행됨에 따라, 플라즈마에 의해 게이트 절연막이 손상을 입을 가능성이 크다.
버텀 게이트(Bottom Gate) 구조는 현재 LCD 패널에서 양산되고 있는 a-Si TFT 공정에 쓰이는 구조이다. Oxide TFT를 양산하게 될 때에, 버텀 게이트 구조의 공정라인을 유사하게 사용할 수 있어 생산 비용을 줄일 수 있다. 그러나 후면 채널 표면(Back-channel surface)가 대기 중에 노출이 되면 대기 가스와의 흡착(adsorption), 탈착(desorption), 또는 확산(diffusion)에 의해 TFT의 소자 특성이 저하되고 불안정성(instability)를 유발 시킨다. 또한 게이트 전극과 소오스/드레인 사이의 겹침(overlap)이 커서 기생 정전용량(parasitic capacitance)이 증가한다. 상기 기생 정전용량은 회로의 속도를 느리게 만든다. 그러나 채널층이 하부에 위치하기 때문에 후속 공정에 의하여 채널층이 의도치 않게 변화하는 것을 최소화할 수 있는 장점이 있다.
비정질 산화물 트랜지스터는 기존의 비정질 실리콘 기반 트랜지스터에 비해 전하 이동도가 높아 대면적 고해상도 디스플레이에 적합하다. 또한 결정질 실리콘 트랜지스터에 비해서 균일도가 우수하여 모바일 기기용 소형 패널에서 TV용 대형 패널에 이르기까지 향후 적용 범위가 확대될 것으로 예상된다. 또한, 비정질 산화물 트랜지스터는 상온 증착이 가능해 플라스틱 기판의 사용으로 인한 낮은 공정 온도가 요구되는 유연성(Flexible) 디스플레이를 위한 트랜지스터에도 적합하다.
본 발명의 해결하고자 하는 일 기술적 과제는 산화물 반도체의 밴드갭 이상의 광을 흡수하는 OMO 구조의 보호층을 제공하여 산화물 박막 트렌지스터의 소자 안정성을 향상시키는 것이다.
본 발명의 일 실시예에 따른 산화물 박막 트렌지스터는 기판; 상기 기판에서 제1 방향으로 연장되는 게이트 전극; 상기 게이트 전극 상에 배치되고 상기 게이트 전극을 가로지르도록 배치되는 게이트 절연막; 상기 게이트 절연막 상에 배치되고 상기 게이트 전극의 양측에서 상기 제1 방향에 수직한 제2 방향으로 연장되는 산화물 반도체층; 상기 산화물 반도체층 상에 배치되고 상기 게이트 전극을 중심으로 서로 이격되어 배치되는 소오스 전극 및 드레인 전극; 상기 소오스 전극 및 상기 드레인 전극 상에 배치되고 상기 소오스 전극과 상기 드레인 전극 사이의 노출된 산화물 반도체층 상에 배치되는 절연층; 및 상기 소오스 전극과 상기 드레인 전극 사이의 노출된 산화물 반도체층과 정렬되고 상기 절연층 상에 배치되는 보호층을 포함한다. 상기 보호층은 투명한 금속 산화물로 구성된 하부 보호층; 상기 하부 보호층 상에 배치된 금속층; 및 투명한 금속 산화물로 구성되고 상기 금속층 상에 배치된 상부 보호층을 포함한다.
본 발명의 일 실시예에 있어서, 상기 하부 보호층 및 상기 상부 보호층은 인듐주석산화물(ITO), ZnO, SnO2, TiO2, Ga-doped ZnO, 또는 Al-doped ZnO이고, 상기 금속층은 은 또는 은 합금일 수 있다.
본 발명의 일 실시예에 있어서, 상기 금속층의 두께는 10 nm 내지 20nm이고, 상기 하부 보호층 및 상기 상부 보호층의 두께는 각각 30 nm 내지 80 nm일 수 있다.
본 발명의 일 실시예에 있어서, 상기 보호층은 450 nm 이하의 파장에서 50 퍼센트 이하의 투과도를 가질 수 있다.
본 발명의 일 실시예에 따른 산화물 박막 트렌지스터는 발광층에 의한 자외선 청색 또는 자외선을 차단하여 문턱 전압의 이동을 억제할 수 있다.
도 1a는 본 발명의 일 실시예에 따른 산화물 박막 트렌지스터를 설명하는 분해사시도이다.
도 1b는 도 1a의 산화물 박막 트렌지스터를 설명하는 단면도이다.
도 2는 본 발명의 일 실시예에 따른 보호층의 광투과 특성을 나타내는 도면이다.
도 3은 본 발명의 다른 실시예에 따른 보호층을 구성하는 각 층의 두께에 따른 보호층의 투과도를 나타내는 도면이다.
도 4는 본 발명의 일 실시예에 따른 OLED 패널을 설명하는 단면도이다.
투명디스플레이는 화면이 투과도를 가지고 있어서 화면 뒷면이 보인다는 특징을 가진다. 투명 AMOLED(Active-Matrix Organic Light-Emitting Diode; AMOLED)의 경우 투명전극과 투명 TFT를 사용한 경우, 투명 TFT는 발광 영역에서 방출된 청색 및 자외선이 상기 투명 TFT에 조사된다.
산화물 TFT(Oxide TFT)는 AMOLED나 LCD 등의 디스플레이에 주로 사용되는 스위치 소자이다. 디스플레이의 각 픽셀에서 스위치 소자가 광원을 제어한다. 그러나 이 스위치 소자는 각 픽셀에서 나오는 광원에 아주 취약하다. 이 빛에 의해 소자가 켜져 있거나 꺼져있을 때 문턱 전압(Threshold Voltage, Vth)이 변한다. 상기 문턱 전압이 일정하지 않고 변하게 되면 소자의 안정성 및 신뢰도에 큰 영향을 주게 된다.
산화물 반도체의 밴드갭 보다 높은 에너지의 빛이 들어오게 되면 전자-전공 쌍(Electron-Hole Pair)이 생긴다. 여기서, 게이트 전극에 음의 전압을 흘려주면, 전공이 인력에 의해 게이트 절연체와 반도체 사이의 계면에서 트랩된다. 정공 트랩(Hole Trap)으로 인해 문턱 전압이 음의 방향으로 이동하게 된다. 대략 2.7 eV의 밴드갭 이상의 빛을 조사하였을 때, 빛에 의해 유도된 중성 V0가 VO 2+로 이온화되면서 전도대에 전자를 제공하면서, 페르미 준위(Fermi level) 위쪽으로 에너지 레벨이 높아진다. 자유전자가 많이 생기면 n-형 도핑을 한 것과 같은 효과가 발생한다. 그래서 낮은 게이트 전압에도 쉽게 전류가 흘러, 게이트 전압에 따른 드레인 전류를 나타내는 트랜스퍼 커브(transfer curve)에서, 문턱 전압이 음의 방향으로 변화하는 것을 설명할 수 있다. 파장 대별 신뢰성을 측정 한 경우, 460nm(2.7eV) 이하의 파장 영역에서는 더욱 급격한 문턱 전압의 변화가 일어나므로 단파장에서 특히나 취약하다.
디스플레이에서 나오는 백색광은 모든 파장 영역을 포함하고 있기 때문에 게이트 절연체/채널 계면의 홀 트랩(hole trap)과 산소 원자 결함(oxygen vacancy)의 이온화에 의한 도너(donor) 증가의 영향을 동시에 받게 된다.
SiO2, Al2O3, SiNx 등의 보호층(passivation layer)은 채널층의 신뢰성 확보에 매우 중요한 역할을 한다. 하지만 일반적인 보호층은 광원에서 발생하는 단파장 영역의 빛을 모두 투과하므로, 광에 의한 채널층 특성 저하가 발생한다. 이러한 문제를 해결하기 위해 본 발명에서는 보호층에 절연막/금속/절연막 구조가 도입된 광학 필터층을 삽입하여 채널층으로 투과되는 460nm 이하 단파장 영역의 빛을 차단하고자 한다.
본 발명의 일 실시예에 따르면, 비정질 산화물 박막 트랜지스터의 보호층에 금속 산화막/금속층/금속 산화막 구조를 도입한다. 이는 금속 산화막/금속층/금속 산화막 구조는 특정 파장의 빛을 흡수하거나 투과함으로서 채널층에 도달하는 단파장 빛을 차단할 수 있다. 상기 금속 산화막은 투명한 전도성 물질로 인듐주석산화물(ITO), ZnO, SnO2, TiO2, Ga-doped ZnO, 또는 Al-doped ZnO일 수 있다. 금속층의 물질은 Au, Ag, Al 등 다양한 금속 물질이 가능하다. 금속층의 두께와 재질, 상기 금속 산화막의 두께와 재질을 조절하여 차단하고자 하는 빛의 파장과 파장폭, 그리고 흡수 및 투과도를 조절할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 구성요소는 명확성을 기하기 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
도 1a는 본 발명의 일 실시예에 따른 산화물 박막 트렌지스터를 설명하는 분해사시도이다.
도 1b는 도 1a의 산화물 박막 트렌지스터를 설명하는 단면도이다.
도 1a 및 도 1b를 참조하면, 산화물 박막 트렌지스터(100)는 기판(102); 상기 기판에서 제1 방향으로 연장되는 게이트 전극(112); 상기 게이트 전극 상에 배치되고 상기 게이트 전극을 가로지르도록 배치되는 게이트 절연막(114); 상기 게이트 절연막 상에 배치되고 상기 게이트 전극의 양측에서 상기 제1 방향에 수직한 제2 방향으로 연장되는 산화물 반도체층(116); 상기 산화물 반도체층 상에 배치되고 상기 게이트 전극을 중심으로 서로 이격되어 배치되는 소오스 전극(118a) 및 드레인 전극(118b); 상기 소오스 전극 및 상기 드레인 전극 상에 배치되고 상기 소오스 전극(118a)과 상기 드레인 전극(118b) 사이의 노출된 산화물 반도체층(116) 상에 배치되는 절연층(117); 및 상기 소오스 전극과 상기 드레인 전극 사이의 노출된 산화물 반도체층과 정렬되고 상기 절연층(117) 상에 배치되는 보호층(119)을 포함한다. 상기 보호층(119)은 투명한 금속 산화물로 구성된 하부 보호층(119a); 상기 하부 보호층 상에 배치된 금속층(119b); 및 투명한 금속 산화물로 구성되고 상기 금속층 상에 배치된 상부 보호층(119c)을 포함한다.
상기 기판(102)은 유리 기판 또는 플라스틱 기판일 수 있다.
상기 게이트 전극(112)은 상기 기판의 배치평면에서 제1 방향으로 연장될 수 있다. 상기 게이트 전극(112)은 포토리소그라피 공정을 통하여 패터닝될 수 있다. 상기 게이트 전극(112)의 재질은 알루미늄, 구리, 타이타늄, 및 몰리브텐 중에서 적어도 하나를 포함할 수 있다. 상기 게이트 전극(112)은 복층 구조일 수 있다. 상기 게이트 전극(112)은 투명한 전도성 물질인 인듐주석산화물(ITO), ZnO, SnO2, TiO2, Ga-doped ZnO, 또는 Al-doped ZnO일 수 있다.
상기 게이트 절연막(114)은 실리콘 산화막 또는 실리콘 산화질화막일 수 있다. 상기 게이트 절연막(114)은 상기 게이트 전극(112) 상에 기판 전면에 배치될 수 있다.
상기 산화물 반도체층(116)은 상기 게이트 절연막(114) 상에 배치되고 상기 게이트 전극(112)과 정렬될 수 있다. 상기 산화물 반도체층(116)은 상기 게이트 전극(112)의 양 측면에서 상기 제1 방향에 수직한 제2 방향으로 연장될 수 있다. 상기 산화물 반도체층(116)은 포토그리소그라피 공정에 의하여 패터닝될 수 있다. 상기 산화물 반도체층(116)은 트렌지스터의 활성층으로 동작하고, 상기 산화물 반도체층(116)은 상기 게이트 전극(112)에 인가되는 게이트 전압에 의하여 채널을 형성할 수 있다. 상기 산화물 반도체층(116)의 재료는 IGZO(InGaZnO), InGaO, InSnZnO, InZnO,그리고 ZnO 중에서 적어도 하나를 포함할 수 있다.
소오스 전극(118a) 및 드레인 전극(118b)은 알루미늄, 구리, 타이타늄, 및 몰리브텐 중에서 적어도 하나를 포함할 수 있다. 상기 소오스 전극 및 상기 드레인 전극은 투명한 전도성 물질인 인듐주석산화물(ITO), ZnO, SnO2, TiO2, Ga-doped ZnO, 또는 Al-doped ZnO일 수 있다. 상기 소오스 전극(118a)과 상기 드레인 전극(118b)은 상기 산화물 반도체층(116)을 중심으로 서로 상기 제2 방향으로 이격되어 상기 제1 방향으로 연장될 수 있다. 상기 소오스 전극(118a)과 상기 드레인 전극(118b)은 상기 산화물 반도체층(116)의 중심 부위를 노출시킬 수 있다. 상기 소오스 전극과 상기 드레인 전극은 그 하부의 게이트 전극(112)과 서로 중첩되는 영역을 구비하도록 정렬될 수 있다.
상기 절연층(117)은 상기 소오스/드레인 전극(118a,118b)과 상기 보호층(119)을 전기적으로 절연시킬 수 있다. 상기 절연층은 상기 보호층(119)과 정렬될 수 있다. 상기 절연층(119)은 실리콘 산화막일 수 있다. 상기 절연층은 노출된 산화물 반도체층(116)을 덮고 상기 소오스/드레인 전극(118a,118b)의 일부를 덮을 수 있다.
상기 보호층(119)은 상기 소오스 전극과 상기 드레인 전극 사이의 노출된 산화물 반도체층(116)에 정렬하고 상기 절연층(117) 상에 배치되어 상기 제1 방향으로 연장될 수 있다. 상기 보호층(119)은 상기 절연층을 개재하여 상기 소오스 전극 및 상기 드레인 전극의 일부를 덮도록 패터닝될 수 있다.
상기 보호층(119)은 차례로 적층된 하부 보호층(119a), 금속층(119b), 및 상부 보호층(119c)을 포함할 수 있다. 상기 보호층(119)은 상부의 발광 소자에서 방출된 광 중에서 자외선 또는 청색 성분을 차단할 수 있는 광필터로 동작한다. 상기 보호층(119)은 상기 산화물 반도체층(116)의 밴드갭 이상의 에너지에 대응하는 파장 성분을 차단할 수 있다. 상기 보호층(119)은 450 nm 이하의 파장을 차단하고 450 nm 이상의 파장을 투과시키는 광필터가 바람직할 수 있다. 바람직하게는, 상기 보호층(119)의 광필터 특성은 350 nm 내지 450 nm에서 최소의 투과도를 가질 수 있다. 이에 따라, 상기 보호층(119)은 350 nm 내지 400 nm의 청색 또는 자외선을 차단하여, 상기 산화물 반도체층(116)의 채널에 350 nm 내지 400 nm의 청색 또는 자외선은 입사하지 않을 수 있다.
상기 하부 보호층(119c) 및 상기 상부 보호층(119c)은 인듐주석산화물(ITO), ZnO, SnO2, TiO2, Ga-doped ZnO, 또는 Al-doped ZnO 일 수 잇다. 상기 금속층(119b)은 은 또는 은 합금일 수 있다. 상기 금속층(119b)의 두께는 15 nm 내지 20nm이고, 상기 하부 보호층(119a) 및 상기 상부 보호층(119c)의 두께는 각각 30nm 내지 80 nm일 수 있다. 이러한 구조의 OMO 보호층 구조는 450 nm이하의 파장 영역에 대하여 투과도를 감소시키어 산화물 반도체의 문턱 전압 이동을 최소화시킬 수 있다. 또한, 450nm 이상의 파장은 투과시키어 광추출효율을 극대화시킬 수 있다.
상기 하부 보호층(119a), 상기 금속층(119b), 및 상기 상부 보호층(119c)은 하나의 마스크를 사용하여 연속적 식각되어 서로 수직으로 정렬될 수 있다.
도 2는 본 발명의 일 실시예에 따른 보호층의 광투과 특성을 나타내는 도면이다.
도 2를 참조하면, OMO 보호층 구조는 450 nm 이하의 파장을 차단하고, 450nm 초과의 파장을 투과시킬 수 있다. 이에 따라, 상기 보호층의 하부에 배치된 산화물 반도체층은 산화물 반도체의 밴드갭 보다 높은 에너지의 빛에 의한 전자-전공 쌍(Electron-Hole Pair)을 억제할 수 있다. 상기 보호층의 광특성은 상기 산화물 반도체층의 밴드갭에 의존할 수 있다. 구체적으로, 상기 산화물 반도체층이 IGZO인 경우, IGZO의 밴드갭은 2.7 eV일 수 있다. 따라서, 상기 보호층의 광특성은 2.7 eV에 대응하는 약 460nm 이하의 파장을 차단할 수 있다.
도 3은 본 발명의 다른 실시예에 따른 보호층을 구성하는 각 층의 두께에 보호층의 투과도를 나타내는 도면이다.
도 3을 참조하면, 사각형은 하부보호층(ITO 40nm)/금속층(Ag 18nm)/상부보호층(ITO 40nm)인 경우의 투과도이다. 450 nm 에서 투과도는 76 퍼센트일 수 있다. 400nm에서, 투과도는 50% 이하일 수 있다.
원형은 하부보호층(ITO 50nm)/금속층(Ag 18nm)/상부보호층(50nm)인 경우의 투과도이다. 400nm에서, 투과도는 30% 이하일 수 있다. 450 nm 에서 투과도는 46 퍼센트일 수 있다.
도 4는 본 발명의 일 실시예에 따른 OLED 패널을 설명하는 단면도이다.
도 4를 참조하면, 투명 OLED 패널(10)은 산화물 TFT(100)과 유기 발광층(300)을 포함한다. 상기 산화물 TFT(100)은 산화물 박막 트랜지스터가 형성되는 기판(102) 및 상기 기판(102)에 형성된 트랜지스터(100)를 포함한다. 유기 발광층(300)은 빛을 발광하는 부분으로서 양극(332), 유기층(334) 및 음극(336)을 포함한다. 유기층(334)은 양극(322) 및 음극 (336) 사이에 위치한다. 양극(332)으로서 ITO 같은 투명 도전막이 사용될 수 있고, 음극(334)으로서 ITO 같은 투명 도전막 또는 Al 같은 금속이 사용될 수 있다.
투명 디스플레이로 사용되는 경우, 상기 양극 및 상기 음극은 모두 투명 도전막일 수 있다. 통상적인 디스플레이로 사용되는 경우, 상기 양극은 투명 도전막, 상기 음극은 알루미늄과 같은 금속일 수 있다.
이상에서는 본 발명을 특정의 바람직한 실시예에 대하여 도시하고 설명하였으나, 본 발명은 이러한 실시예에 한정되지 않으며, 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 특허청구범위에서 청구하는 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 실시할 수 있는 다양한 형태의 실시예들을 모두 포함한다.

Claims (4)

  1. 기판;
    상기 기판에서 제1 방향으로 연장되는 게이트 전극;
    상기 게이트 전극 상에 배치되고 상기 게이트 전극을 가로지르도록 배치되는 게이트 절연막;
    상기 게이트 절연막 상에 배치되고 상기 게이트 전극의 양측에서 상기 제1 방향에 수직한 제2 방향으로 연장되는 산화물 반도체층;
    상기 산화물 반도체층 상에 배치되고 상기 게이트 전극을 중심으로 서로 이격되어 배치되는 소오스 전극 및 드레인 전극;
    상기 소오스 전극 및 상기 드레인 전극 상에 배치되고 상기 소오스 전극과 상기 드레인 전극 사이의 노출된 산화물 반도체층 상에 배치되는 절연층; 및
    상기 소오스 전극과 상기 드레인 전극 사이의 노출된 산화물 반도체층과 정렬되고 상기 절연층 상에 배치되는 보호층을 포함하고,
    상기 보호층은:
    투명한 금속 산화물로 구성된 하부 보호층;
    상기 하부 보호층 상에 배치된 금속층; 및
    투명한 금속 산화물로 구성되고 상기 금속층 상에 배치된 상부 보호층을 포함하는 것을 특징으로 하는 산화물 박막 트렌지스터.
  2. 제1 항에 있어서,
    상기 하부 보호층 및 상기 상부 보호층은 인듐주석산화물(ITO), ZnO, SnO2, TiO2, Ga-doped ZnO, 또는 Al-doped ZnO이고.
    상기 금속층은 은 또는 은 합금인 것을 특징으로 하는 산화물 박막 트렌지스터.
  3. 제2 항에 있어서,
    상기 금속층의 두께는 10 nm 내지 20nm이고,
    상기 하부 보호층 및 상기 상부 보호층의 두께는 각각 30nm 내지 80 nm인 것을 특징으로 하는 산화물 박막 트렌지스터.
  4. 제1 항에 있어서,
    상기 보호층은 460 nm 이하의 파장에서 50 퍼센트 이하의 투과도를 가지는 것을 특징으로 하는 산화물 박막 트렌지스터.
PCT/KR2017/004217 2016-04-29 2017-04-20 투명 금속산화막/금속/투명 금속산화막 보호층을 구비한 비정질 산화물 박막 트랜지스터 WO2017188657A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0053044 2016-04-29
KR1020160053044A KR101809833B1 (ko) 2016-04-29 2016-04-29 투명 금속산화막/금속/투명 금속산화막 보호층을 구비한 비정질 산화물 박막 트랜지스터

Publications (1)

Publication Number Publication Date
WO2017188657A1 true WO2017188657A1 (ko) 2017-11-02

Family

ID=60159850

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2017/004217 WO2017188657A1 (ko) 2016-04-29 2017-04-20 투명 금속산화막/금속/투명 금속산화막 보호층을 구비한 비정질 산화물 박막 트랜지스터

Country Status (2)

Country Link
KR (1) KR101809833B1 (ko)
WO (1) WO2017188657A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102227413B1 (ko) 2020-04-21 2021-03-11 청주대학교 산학협력단 논리소자 및 그의 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090084642A (ko) * 2008-02-01 2009-08-05 삼성전자주식회사 산화물 반도체 트랜지스터 및 그 제조방법
JP2010182819A (ja) * 2009-02-04 2010-08-19 Sony Corp 薄膜トランジスタおよび表示装置
KR101502676B1 (ko) * 2012-10-26 2015-03-13 보에 테크놀로지 그룹 컴퍼니 리미티드 어레이 기판, 그 제조방법 및 디스플레이 장치
US20160079385A1 (en) * 2014-09-16 2016-03-17 Carolyn Rae Ellinger Vertical tft with multilayer passivation

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100672995B1 (ko) 2005-02-02 2007-01-24 삼성전자주식회사 이미지 센서의 제조 방법 및 그에 의해 형성된 이미지 센서
KR20090077425A (ko) 2008-01-11 2009-07-15 엘지이노텍 주식회사 질화물계 발광 소자 및 그 제조방법
KR101668325B1 (ko) 2010-05-13 2016-10-24 엘지디스플레이 주식회사 표시장치용 박막트랜지스터 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090084642A (ko) * 2008-02-01 2009-08-05 삼성전자주식회사 산화물 반도체 트랜지스터 및 그 제조방법
JP2010182819A (ja) * 2009-02-04 2010-08-19 Sony Corp 薄膜トランジスタおよび表示装置
KR101502676B1 (ko) * 2012-10-26 2015-03-13 보에 테크놀로지 그룹 컴퍼니 리미티드 어레이 기판, 그 제조방법 및 디스플레이 장치
US20160079385A1 (en) * 2014-09-16 2016-03-17 Carolyn Rae Ellinger Vertical tft with multilayer passivation

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JEONG, JIN-A ET AL.: "A1203/Ag/A1203 Multilayer Thin Film Passivation Prepared by Plasma Damage-free Linear Facing Target Sputtering for Organic Light Emitting Diodes", THIN SOLID FILMS, vol. 547, 15 May 2013 (2013-05-15), pages 63 - 67, XP055435470 *

Also Published As

Publication number Publication date
KR101809833B1 (ko) 2017-12-15
KR20170123860A (ko) 2017-11-09

Similar Documents

Publication Publication Date Title
US10269973B2 (en) TFT backplane and manufacturing method thereof
KR102508708B1 (ko) 디스플레이 패널 및 그 제조방법
KR102543577B1 (ko) 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 표시 장치
US10013124B2 (en) Array substrate, touch screen, touch display device, and fabrication method thereof
CN102082166B (zh) 有机发光显示装置
US8119465B1 (en) Thin film transistor and method for fabricating the same
US20100201609A1 (en) Organic light emitting diode display device
TW201919858A (zh) 發光裝置
CN102110706B (zh) 有机发光显示器及其制造方法
KR20130115657A (ko) 평판 표시 장치용 백플레인, 상기 백플레인의 제조방법, 및 상기 백플레인을 포함하는 유기 발광 표시 장치
KR102188690B1 (ko) 박막트랜지스터, 그의 제조방법 및 박막트랜지스터를 구비하는 평판 표시장치
KR20140095831A (ko) 박막 트랜지스터 및 이의 제조 방법
KR20140125186A (ko) 박막 트랜지스터의 제조 방법, 이를 포함하는 유기 발광 표시 장치의 제조 방법 및 이를 통해 제조된 박막 트랜지스터와 유기 발광 표시 장치
KR101955336B1 (ko) 광 센싱 트랜지스터, 이의 제조방법 및 이를 채용한 디스플레이 패널
CN104952879A (zh) 采用coa技术的双栅极tft基板结构
KR20180069974A (ko) 트랜지스터 표시판 및 이를 포함하는 표시 장치
US20160260745A1 (en) Display panel and display device
WO2017188657A1 (ko) 투명 금속산화막/금속/투명 금속산화막 보호층을 구비한 비정질 산화물 박막 트랜지스터
KR20140125181A (ko) 평판표시장치용 백플레인 및 그의 제조방법
US20160049524A1 (en) Display panel
CN1259807C (zh) 光发射器以及其制造方法
WO2017188658A1 (ko) 광안정성 확보를 위한 비정질 산화물 박막 트랜지스터
KR20150030518A (ko) 박막 트랜지스터 및 그 제조 방법
KR20200142631A (ko) 디스플레이 장치
KR102571643B1 (ko) 박막트랜지스터 및 이를 갖는 박막트랜지스터 기판

Legal Events

Date Code Title Description
NENP Non-entry into the national phase

Ref country code: DE

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17789842

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 17789842

Country of ref document: EP

Kind code of ref document: A1