WO2017157680A1 - Halbleitermodul und verfahren zu seiner herstellung - Google Patents

Halbleitermodul und verfahren zu seiner herstellung Download PDF

Info

Publication number
WO2017157680A1
WO2017157680A1 PCT/EP2017/054909 EP2017054909W WO2017157680A1 WO 2017157680 A1 WO2017157680 A1 WO 2017157680A1 EP 2017054909 W EP2017054909 W EP 2017054909W WO 2017157680 A1 WO2017157680 A1 WO 2017157680A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrical
leadframe
semiconductor
contact
semiconductor module
Prior art date
Application number
PCT/EP2017/054909
Other languages
English (en)
French (fr)
Inventor
Michael Leipenat
Christoph Nöth
Ralf Schmidt
Ronny Werner
Original Assignee
Siemens Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Aktiengesellschaft filed Critical Siemens Aktiengesellschaft
Publication of WO2017157680A1 publication Critical patent/WO2017157680A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60L—PROPULSION OF ELECTRICALLY-PROPELLED VEHICLES; SUPPLYING ELECTRIC POWER FOR AUXILIARY EQUIPMENT OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRODYNAMIC BRAKE SYSTEMS FOR VEHICLES IN GENERAL; MAGNETIC SUSPENSION OR LEVITATION FOR VEHICLES; MONITORING OPERATING VARIABLES OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRIC SAFETY DEVICES FOR ELECTRICALLY-PROPELLED VEHICLES
    • B60L3/00—Electric devices on electrically-propelled vehicles for safety purposes; Monitoring operating variables, e.g. speed, deceleration or energy consumption
    • B60L3/0023—Detecting, eliminating, remedying or compensating for drive train abnormalities, e.g. failures within the drive train
    • B60L3/003—Detecting, eliminating, remedying or compensating for drive train abnormalities, e.g. failures within the drive train relating to inverters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/77—Apparatus for connecting with strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H01L2224/37013—Cross-sectional shape being non uniform along the connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/77—Apparatus for connecting with strap connectors
    • H01L2224/7725—Means for applying energy, e.g. heating means
    • H01L2224/77252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/77—Apparatus for connecting with strap connectors
    • H01L2224/7725—Means for applying energy, e.g. heating means
    • H01L2224/773—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/77313—Wedge
    • H01L2224/77314—Shape
    • H01L2224/77315—Shape of the pressing surface, e.g. tip or head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/77—Apparatus for connecting with strap connectors
    • H01L2224/7725—Means for applying energy, e.g. heating means
    • H01L2224/773—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/77343—Means for applying energy, e.g. heating means by means of pressure by ultrasonic vibrations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/84001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/84053—Bonding environment
    • H01L2224/84095—Temperature settings
    • H01L2224/84099—Ambient temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842—Applying energy for connecting
    • H01L2224/84201—Compression bonding
    • H01L2224/84205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/84986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Definitions

  • the invention relates to two methods for producing a semiconductor module. Furthermore, the invention relates to two ⁇ style semiconductor modules , in particular for a power converter of a drive train of a vehicle. Further, the invention relates to a power converter, in particular for a drive train of a vehicle, comprising at least ⁇ such a semiconductor module. Finally, the invention relates to a vehicle, in particular a hybrid or electric vehicle, comprising a drive train comprising such a power converter.
  • Semiconductor modules are used in a large number of applications, including soft starters or in power converters, in particular within a drive train of a hybrid or electric car.
  • the semiconductor chips installed in semiconductor modules or power modules must be contacted both on the top side and on the bottom side. These joints are exposed to high temperatures or temperature strokes and therefore limit the life of the module. Soldering or sintering processes are used for the chip-underside connection. Semiconductor modules usually also have a substrate whose electrical contacting is also a challenge.
  • Lösun ⁇ gen with wire bonds are known so far for the chip top-side joint. These bonding wires consist among other things of pure or doped aluminum. Other solutions include brazing or sintering metal straps, metallized foils or leadframes onto the chips. Another solution ⁇ possibility is SiPLIT, a planar connection Holly ⁇ technology of Siemens AG.
  • an ultrasonic head unit comprising an ultrasonic sonotrode for the production of a transponder on a surface of a substrate. From DE 197 09 912 AI a method for
  • An object of the invention is to make the production of a possibly more robust semiconductor module easier and less expensive.
  • Another object of the invention is to provide a simple and cost-effective manufacturable and robust semi ⁇ conductor module or use.
  • Substrate pads electrically connected to one of the electrical leadframe contact points are electrically connected to one of the electrical leadframe contact points.
  • the semiconductor module comprises:
  • At least one semiconductor chip having at least one electrical semiconductor chip contact point
  • a semiconductor chip is understood in particular to be a piece of a semiconductor wafer, that is to say a semiconductor wafer with an integrated switching circuit possibly applied thereto.
  • the respective semiconductor chip has at least one electrical semiconductor chip contact point, whereby the number of semiconductor chip contact points can also be larger or substantially larger of a few tens or more semiconductor chip pads.
  • At least one substrate having at least one electrical substrate contact point is provided instead of the at least one semiconductor chip, wherein the number of substrate contact points can also be larger or substantially larger, so that also some tens or more substrate contact points are conceivable are.
  • a substrate in particular a ceramic substrate structure were Trä ⁇ is understood to mean to the electrical conductor tracks and, if necessary, a semiconductor chip are deposited and are.
  • Such carrier structures can be, for example, a DCB substrate (directly bonded copper) or an IMS (insulated metal substrate).
  • a leadframe is a "leadframe", ie a preferably metallic lead carrier, especially in the form of a frame.
  • the respective leadframe has at least one electrical leadframe contact point, wherein the number of leadframe contact points can also be greater or substantially greater, so that a few tens or more leadframe contact points are also conceivable.
  • a leadframe has two or more mutually separate electrical conductor tracks.
  • the respective contact connection of one of the electrical semiconductor chip contact points with one of the electrical leadframe contact points is produced as a bonding connection by means of bonding and thus an electrical connection is achieved.
  • the proposed semiconductor module has a respective contact connection, which is configured as a bonding connection. Bonding is a technique for the electrical contacting of micro-terminals of semiconductor chips. The bonding has some pros ⁇ parts, such as that no heat for the production of contact must be supplied.
  • the number of leadframe contact points preferably corresponds to the number of bonded contact connections. For this case, the said number continues to correspond to the number of semiconductor chip contact points, apart from possible further connections of the semiconductor chip that are not connected to the leadframe. If two or more semiconductor chips or leadframes are provided, the number of semicon ⁇ terchip contact points, leadframe contact points or contact connections changes accordingly. Is Preferably, the majority, in particular all, of the respective connected Leadframe- contact points or the respective semiconductor chip pads by means of a respective bonding compound with a respective semiconductor chip pad and a depending ⁇ sanitary leadframe pad.
  • One idea of the present invention is therefore to simplify the contacting of semiconductor chips by means of leadframes by bonding them to the semiconductor chip.
  • the bonding of leadframes allows a process on a so-called “big map", ie in multiple use, whereby a comparatively low cycle time is given, so that costs can be saved.
  • the use of leadframes furthermore represents a planar chip contacting, as a result of which the typically associated advantages are also given, such as, for example, B. a higher life ⁇ duration by a greater robustness of the semiconductor module or a smaller volume requirement.
  • the semiconductor module is provided that the respective contact connection of an electrical substrate contact locations with one of the electrical lead frame pad is prepared as a bonding connection by means of bonding or is and is thus achieved an electrical ⁇ specific compound , Accordingly, the proposed semiconductor module has a respective contact connection, which is designed as a bond connection.
  • the two previously explained methods or semiconductor modules are combined, wherein the respective leadframe has at least two electrical leadframe contact points.
  • This configuration of the method or the semiconductor module thus provides at least a first electrical Greverbin ⁇ tion, which electrically connects a respective electrical semiconductor chip pad with a respective electrical leadframe contact point, and at least a second electrical contact connection, which a respective electrical substrate pad electrically connects to a respective electrical leadframe contact points.
  • ultrasonic bonding is used to produce the respective contact connection or the respective contact connection is designed as an ultrasonic bonding connection.
  • the respective leadframe contact points are pressed with a certain pressure onto the respective semiconductor chip or substrate contact point to be connected, ultrasonic vibrations being applied.
  • the ultrasonic vibrations cause diffusion processes between the material of leadframe pad and the mate rial ⁇ the semiconductor chip or substrate pad to form a solid compound or cold welding of the two contact points results.
  • the respective contact connection can be made at a particularly low temperature, whereby the process is configured low energy and can be ⁇ so saved with cost. In particular, further damage to the semiconductor chip or substrate can be avoided.
  • At least one sonotrode is used to produce the respective contact connection.
  • the respective high-frequency sonotrode can mecha ⁇ African vibrations, in particular ultrasonic, can be applied to the semiconductor chip or substrate jewei ⁇ celled pad and the respective lead frame contact point to produce the respective bonding connection.
  • the respective sonotrode is used in conjunction with the above-described ultrasonic bonding.
  • a plurality of the contact connections are produced simultaneously by means of a respective sonotrode.
  • at least two, but also more or substantially more than two leadframe contact points and thus bond connections can be provided for the proposed semiconductor module ⁇ .
  • a connection process is inquirege ⁇ provides that significantly reduces the lead times and saves costs accordingly.
  • all bond connections of the respective leadframe and / or all bond connections of the respective semiconductor chip or substrate, but also all bond connections of the semiconductor module or substrate can be produced simultaneously. It is conceivable that a respective sonotrode is used per manufactured bond, wherein a sonotrode for two or more of the simultaneously produced bond compounds can be used.
  • the simultaneous production of two or more bond connections means that the two or more bond connections are made at least partially overlapping in time. Thus, under the simultaneous production of the considered, respective bond connections substantially parallel work steps and non-sequential work steps are ver ⁇ stood.
  • the proposed method or the proposed semiconductor module thus enables a parallelization of working steps, namely the contacting of the individual semiconductor chip or substrate contact points, thereby reducing throughput times and saving costs.
  • the respective lead frame is a prefabricated leadframe be placed riding ⁇ .
  • the respective leadframe is preferably prepared beforehand by means of dies and thus provided piecemeal for the proposed method. In particular, thus not lead frames are necessary, which are wound on a roll, where it is handled in the termoduls role during the manufacturing process of the semiconductor ⁇ in order to obtain the individual lead frames.
  • the respective semiconductor chip has an at least in sections flat surface, wherein the laid down for the respective Kon ⁇ clock link semiconductor die pad is disposed on the surface of the respective semiconductor chips.
  • the respective semiconductor chip has the semiconductor chip contact points provided for the bonding connection on an at least partially flat surface.
  • said surface may be a chip top.
  • the chip can be arranged on its chip underside on a printed circuit board, wherein the chip has on its chip top side the explained semiconductor chip contact points.
  • PCBs printed circuit board
  • DCB direct-bonded copper
  • the respective bond connections of at least one leadframe with at least one semiconductor chip are not associated with special len requirements on the surface of the respective semiconductor chip go along, as they would be, for example, when soldering or sintering.
  • soldering or sintering for connecting a leadframe to a semiconductor chip requires special properties of the semiconductor chip surface.
  • the proposed invention to use ge ⁇ nary standard semiconductor chips for the manufacture of the proposed semiconductor module allowed, so therefore no increased effort has to be in particular during sintering or soldering.
  • the present invention raises great potential for cost savings.
  • the respective semiconductor chip contact point has aluminum, doped aluminum or an aluminum alloy.
  • the respective semiconductor chip comprises aluminum, doped aluminum or an aluminum alloy at its respective semiconductor chip contact point, in particular ordinary standard semiconductor chips can be used for the proposed semiconductor chip
  • the respective semiconductor chip has at least two electrical semiconductor chip contact points, the respective lead frame having at least two electrical leadframe contact points.
  • the at least two semiconductor electric ⁇ chip pads on the above-mentioned surface of the respective semiconductor chips are arranged.
  • the at least two electrical semiconductor chip contact points are electrically connected to the at least two electrical leadframe contact points by means of a respective contact connection, as already explained above.
  • the respective leadframe has a width of a few tenths of a millimeter to a few centimeters.
  • leadframes are in particular ei ⁇ ner corresponding width used, with multiple lead frames per semiconductor chip can be used.
  • the proposed semiconductor module can be arranged in a power module, further comprising a Lei ⁇ terplatte, for example in the form of a PCB or DCB, has ⁇ .
  • the respective semiconductor module can be connected to the circuit board by means of soldering, sintering or bonding, for example chip bonding.
  • the power converter for an electric Leis ⁇ processing of at least 10 kW, preferably 40-100 kW, is designed.
  • FIG 14 is an embodiment of the proposed driving ⁇ zeugs. 1 shows a first embodiment of the pre-schla ⁇ genes semiconductor module 1, wherein a cross-section through the semiconductor module. 1
  • the semiconductor module 1 has a semiconductor chip 2 with an electrical semiconductor chip contact point 3 and a lead frame 4 with an electrical leadframe contact point 5.
  • a section Darge ⁇ provides, as indicated at its right end in the figure 1.
  • the semiconductor module 1 to a Maisver ⁇ bond 6, which electrically connects the semiconductor chip electrical contact point 3 with the electrical lead frame pad. 5
  • the contact connection 6 is designed as a bond connection.
  • Figure 2 shows a second embodiment of the pre-schla ⁇ genes semiconductor module 1, wherein a cross-section through the semiconductor module. 1
  • the same reference numerals as in Figure 1 denote the same objects.
  • the semiconductor module 1 has a substrate 12 with an electric ⁇ substrate contact pad 13 and a leadframe 4 with an electrical leadframe contact point 5. Of the leadframe 4, just as in FIG. 1, only a section is shown. Furthermore, the semiconductor module 1 has a contact connection 6, which electrically connects the electrical substrate contact point 13 with the electrical leadframe contact point 5. In this case, the contact connection 6 is designed as a bond connection.
  • Figure 3 shows a third embodiment of the pre-schla ⁇ genes semiconductor module 1, wherein a cross-section through the semiconductor module.
  • the semiconductor module 1 has a substrate 12 with an electrical ⁇ substrate pad 13, a semiconductor chip 2 with an electrical semiconductor chip pad 3 and a leadframe 4 with two electrical leadframe contact points. 5 on.
  • the semiconductor chip 2 on the substrate 12 is attached ⁇ arranged.
  • the semiconductor module 1 has two contact connections 6, of which Figure 6, the electrical half ⁇ semiconductor chip pad 3 with the electrical Lead frame pad electrically connects a contact connection 5 and the other of which contact link 6, the electrical substrate contact point 13 with the other electrical lead frame contact point 5 electrically connects.
  • the respective contact connection 6 is designed as a bond connection.
  • Figure 4 shows a fourth embodiment of the pre-schla ⁇ genes semiconductor module 1, wherein a cross-section through the semiconductor module.
  • the semiconductor module 1 has a semiconductor chip 2 with two electrical semiconductor chip contact points 3 and a leadframe 4 with two electrical leadframe contact points 5. Of the leadframe 4 only a section is shown. Further, the semiconductor module 1 has two Kon ⁇ clock compounds 6, each one of the electrical semiconductor chip pads 3 electrically connects with one of the electrical lead frame contact pads. 5 In this case, the respective contact connection 6 is designed as a bond connection.
  • Figure 5 shows a fifth embodiment of the pre-schla ⁇ genes semiconductor module 1, wherein a cross-section through the semiconductor module.
  • the fifth embodiment is quite similar to the fourth execution ⁇ for example, so that in the following only a few differences are explained.
  • the semiconductor chip 2 has a substantially flat surface 10, wherein the semiconductor chip pad 2 provided for the respective contact connection 6 is arranged on the flat surface 10.
  • a flat surface 10 may also be provided in the other exemplary embodiments of the semiconductor module 1 with a semiconductor chip 2 for the respective semiconductor chip 2.
  • FIG. 6 shows a sixth embodiment of the pre-chosen ⁇ semiconductor module 1, in which a plan view is shown on the semiconductor module.
  • the semiconductor chip 2 has in the present embodiment, six electrical semiconductor chip pads 3, wherein the indicated by a dashed line leadframe 4 has six corresponding electrical leadframe contact points 5.
  • the respective contact points are electrically connected to each other by means of a respective contact connection 6, wherein the respective contact connection 6 is designed as a bonding connection.
  • the leadframe 4 has a width 11 of a few tenths of a millimeter to a few centimeters.
  • FIGS. 7 and 8 show a seventh exemplary embodiment of the proposed semiconductor module 1, FIG. 7 showing a cross section through the semiconductor module 1 and FIG. 8 a plan view of the semiconductor module 1.
  • the semiconductor module 1 has a substrate 12 with an electric ⁇ substrate pad 13, four semiconductor chips 2 each having an electrical semiconductor chip pad 3 and a leadframe 4 with five electrical leadframe
  • the respective semiconductor chip 2 is arranged on the substrate 12.
  • the Leadfra ⁇ me 4 is indicated by a dashed line.
  • the semiconductor module 1 has a total of five Needlesverbindun ⁇ conditions 6, of which a first to fourth contact connection 6, the electrical semiconductor chip pad 3 of the first to fourth semiconductor chip 2 with the first to fourth electrical leadframe contact point 5 electrically connects.
  • the fifth contact link 6 provides an electrical connection of the electrical Ver ⁇ substrate contact point 13 with the fifth electrical leadframe pad. 5
  • the respective contact connection 6 is designed as a bond connection.
  • the lead frame 4 in this case has a width 11 of several tens ⁇ tel millimeters to several centimeters.
  • FIG 9 shows an eighth embodiment of the pre-schla ⁇ genes semiconductor module 1, wherein a top view of the half ⁇ conductor module 1 is illustrated.
  • the semiconductor module 1 has a substrate 12 with eight semiconductor chips 2 arranged thereon, each with an electrical semiconductor chip contact point 3 and a leadframe 4 with a plurality of electrical leadframe contact points 5.
  • the substrate 12 is largely comparable covered by the lead frame 4 which is attached ⁇ indicated by the corresponding dashed line.
  • the semiconductor module 1 initially has eight contact connections 6, of which in each case one electrically connects the electrical semiconductor chip contact point 3 of one of the eight mentioned semiconductor chips 2 to the respective electrical leadframe contact point 5.
  • the respectivemaschineverbin ⁇ dung 6 is configured as a bonding connection.
  • five other lead frame pads 5 are provided, which of JE nem area of the lead frame 4 in figure 9 arereadge right ⁇ leads which covers the substrate 12 largely.
  • four separation points 16 are provided, which are indicated in Figure 9 as dotted lines.
  • Can at the splitting point 16 the inner region of the lead frame 4 from the outer Be ⁇ area of the lead frames 4, for example. By means of punching or laser, can be separated.
  • the outer area of the leadframe 4 can serve to guide the leadframe 4 during the Position of the semiconductor module 1 better to transport or position, whereas the inner portion of the lead frame 4 represents the actual, required for the electrical contacts of the semiconductor module 1 part of the lead frame 4.
  • Figure 10 shows a ninth embodiment of the pre-chosen ⁇ semiconductor module 1, wherein a cross-section through the semiconductor module. 1 For reasons of clarity, the respective electrical contact points in FIG. 10 are not shown.
  • the semiconductor module 1 has a module housing 15 with a heat sink 14 and two substrates 12 arranged on the heat sink 14. Two semiconductor chips 2 are arranged on the substrate 12 shown on the left in FIG. 10, and a semiconductor chip 2 is arranged on the substrate 12 shown on the right in FIG. As shown in FIG. 10, the semiconductor chips 2 are partly electrically connected to one another and partly to one of the substrates 12 via respective contact connections 6 and a respective leadframe 4, furthermore two further contact connections 6 and a further leadframe 4 for electrical connection of the two substrates 12 are provided.
  • the lead frame 4 can thereby be as indicated in Figure 10, and starting from the sub ⁇ strat 12 or the respective semiconductor chip 2, located above one another or next to one another, in particular at the same height may be disposed.
  • the respective semiconductor die pad 3 may, for example Alumi ⁇ nium having doped aluminum or an aluminum alloy.
  • the respective contact connection 6 can be configured as an ultrasonic bonding connection.
  • the respective leadframe 4 may in particular have a width 11 of preferably a few tenths of a millimeter to a few centimeters.
  • Figure 11 shows a schematic representation of the pre-schla ⁇ genes process for producing a semiconductor module. 1
  • step S1 at least one semiconductor chip 2 and / or a substrate 12 is provided, which respectively has at least one electrical semiconductor chip contact point 3 or substrate contact point 13.
  • step S2 at least one leadframe 4 is provided, which in each case has at least one electrical lead frame contact pad 5.
  • a respective contact connection is made 6 as a bonding connection by means of bonding, wherein the respective contact connection 6, the at least one electrical semiconductor die pad 3 and the at least one elekt ⁇ generic substrate contact point 13 with one of the electrical lead frame contact points 5 electrically combines.
  • ultrasonic bonding can be used, for example, for which purpose in particular ⁇ sondere a respective sonotrode 7 can be used, as shown in FIG. 7
  • a plurality of the contact connections 6 are simultaneously by means of a respective
  • the respective leadframe 4 can be provided as a prefabricated leadframe 4.
  • the two contact connections 6 are each manufactured as a bonding connection by means of ultrasonic bonding, for which purpose a respective sonotrode 7 is used. Preference ⁇ example, the two contact connections 6 are produced simultaneously by means of the two sonotrodes 7.
  • the explained method step can also be used correspondingly for the third and fifth to eighth embodiments in order to produce two or more of the contact connections 6 in particular simultaneously.
  • FIG. 13 shows an exemplary embodiment of the proposed power converter 8, which has the proposed semiconductor module 1 and is preferably designed for a drive train of a vehicle 9.
  • Figure 14 shows an embodiment of the proposed vehicle 9, which has the proposed converter 11 in its drive train and is preferably designed as a hybrid or electric vehicle.
  • the invention relates to two methods for producing a semiconductor module. Furthermore, the invention relates to two such semiconductor modules, in particular for a power converter of a drive train of a vehicle.
  • the invention relates to a power converter, in particular for a drive train of a vehicle, comprising at least ⁇ such a semiconductor module.
  • the invention relates to a vehicle, in particular a hybrid or electric vehicle, comprising a drive train comprising such a power converter.
  • the semiconductor module has:
  • At least one semiconductor chip having at least one electrical semiconductor chip contact point
  • the semiconductor module has:

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Transportation (AREA)
  • Mechanical Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

Die Erfindung betrifft zwei Verfahren zur Herstellung eines Halbleitermoduls (1). Weiterhin betrifft die Erfindung zwei derartige Halbleitermodule (1), insbesondere für einen Stromrichter (8) eines Antriebsstrangs eines Fahrzeugs (9). Ferner betrifft die Erfindung einen Stromrichter (8), insbesondere für einen Antriebsstrang eines Fahrzeugs (9), aufweisend zumindest ein derartiges Halbleitermodul (1). Schließlich betrifft die Erfindung ein Fahrzeug (9), insbesondere Hybrid-oder Elektrofahrzeug, aufweisend einen Antriebsstrang umfassend einen derartigen Stromrichter (8). Um die Herstellung eines derartigen Halbleitermoduls (1) einfacher und kostengünstiger zu gestalten bzw. ein einfacher und kostengünstiger herstellbares Halbleitermodul (1) bereitzustellen bzw. einzusetzen, werden unter anderem folgende Verfahrensschritte vorgeschlagen: - Bereitstellen zumindest eines Halbleiterchips (2) aufweisend zumindest eine elektrische Halbleiterchip-Kontaktstelle (3), - Bereitstellen zumindest eines Leadframes (4) aufweisend zumindest eine elektrische Leadframe-Kontaktstelle (5), - Herstellen einer jeweiligen Kontaktverbindung (6) mittels Ultraschall-Bonden mit zumindest einer Sonotrode (7).

Description

Beschreibung
HALBLEITERMODUL UND VERFAHREN ZU SEINER HERSTELLUNG Die Erfindung betrifft zwei Verfahren zur Herstellung eines Halbleitermoduls. Weiterhin betrifft die Erfindung zwei der¬ artige Halbleitermodule, insbesondere für einen Stromrichter eines Antriebsstrangs eines Fahrzeugs. Ferner betrifft die Erfindung einen Stromrichter, insbesondere für einen Antriebsstrang eines Fahrzeugs, aufweisend zu¬ mindest ein derartiges Halbleitermodul. Schließlich betrifft die Erfindung ein Fahrzeug, insbesondere Hybrid- oder Elekt- rofahrzeug, aufweisend einen Antriebsstrang umfassend einen derartigen Stromrichter.
Halbleitermodule kommen in einer Vielzahl von Anwendungen, so auch bei Sanftstartern oder bei Stromrichtern, insbesondere innerhalb eines Antriebsstranges eines Hybrid- oder Elektro- autos, zum Einsatz.
Die in Halbleitermodulen bzw. Leistungsmodulen verbauten Halbleiterchips müssen sowohl auf der Ober- als auch auf der Unterseite kontaktiert werden. Diese Verbindungsstellen sind hohen Temperaturen bzw. Temperaturhüben ausgesetzt und begrenzen daher die Lebensdauer des Moduls. Für die chipunter- seitige Verbindung werden Löt- oder Sinterverfahren verwendet. Halbleitermodule weisen üblicherweise auch ein Substrat auf, dessen elektrische Kontaktierung ebenfalls eine Heraus- forderung darstellt.
Für die chipoberseitige Verbindungsstelle sind bisher Lösun¬ gen mit Drahtbonds bekannt. Diese Bonddrähte bestehen unter anderem aus reinem oder dotiertem Aluminium. Andere Lösungen sehen vor, Metallbügel, metallisierte Folien oder Leadframes auf die Chips zu löten oder zu sintern. Eine weitere Lösungs¬ möglichkeit stellt SiPLIT dar, eine planare Verbindungstech¬ nik der Siemens AG. Aus DE 199 27 747 Cl ist ein Multichipmodul für die LOC („Leads-On-Chip" ) -Montage bekannt, bei welchem Modul meh¬ rere der vor LOC-Montage auf einer Waferscheibe angeordnete Halbleiterchips nebeneinander in einem Anschlussrahmen angeordnet sind, wobei ein Teil der oder alle in dem Anschluss¬ rahmen angeordneten Halbleiterchips auch nach der LOC-Montage des Moduls auf einem gemeinsamen, zusammenhängenden Teil der Waferscheibe angeordnet sind.
Aus der DE 10 2004 039 903 B3 ist eine Ultraschallkopfeinheit bekannt, umfassend eine Ultraschallsonotrode zur Herstellung von einem Transponder auf einer Oberfläche eines Substrats. Aus der DE 197 09 912 AI ist ein Verfahren zum
Ultraschallbonden von Anschlüssen eines Halbleiterchips bekannt .
Eine Aufgabe der Erfindung ist es, die Herstellung eines ggf. robusteren Halbleitermoduls einfacher und kostengünstiger zu gestalten. Eine weitere Aufgabe der Erfindung ist es ein einfacher und kostengünstiger herstellbares und robusteres Halb¬ leitermodul bereitzustellen bzw. einzusetzen. Eine Lösung der Aufgaben ergibt sich bei einem Verfahren der eingangs genannten Art durch die folgenden Verfahrensschrit¬ te :
- Bereitstellen zumindest eines Halbleiterchips aufweisend zumindest eine elektrische Halbleiterchip-Kontaktstelle, - Bereitstellen zumindest eines Leadframes aufweisend zumin¬ dest eine elektrische Leadframe-Kontaktstelle,
- Herstellen einer jeweiligen Kontaktverbindung als Bond- Verbindung mittels Bonden,
wobei die jeweilige Kontaktverbindung eine der elektrischen Halbleiterchip-Kontaktstellen mit einer der elektrischen Leadframe-Kontaktstellen elektrisch verbindet. Eine alternative Lösung der Aufgaben ergibt sich bei einem Verfahren der eingangs genannten Art durch die folgenden Verfahrensschritte :
- Bereitstellen zumindest eines Substrates aufweisend zumin- dest eine elektrische Substrat-Kontaktstelle,
- Bereitstellen zumindest eines Leadframes aufweisend zumin¬ dest eine elektrische Leadframe-Kontaktstelle,
- Herstellen einer jeweiligen Kontaktverbindung als Bond- Verbindung mittels Bonden,
wobei die jeweilige Kontaktverbindung eine der elektrischen
Substrat-Kontaktstellen mit einer der elektrischen Leadframe- Kontaktstellen elektrisch verbindet.
Weiterhin ergibt sich eine Lösung der Aufgaben bei einem Halbleitermodul der eingangs genannten Art dadurch, dass das Halbleitermodul aufweist:
- zumindest einen Halbleiterchip aufweisend zumindest eine elektrische Halbleiterchip-Kontaktstelle,
- zumindest einen Leadframe aufweisend zumindest eine elekt¬ rische Leadframe-Kontaktstelle,
- eine jeweilige Kontaktverbindung, welche eine der elektrischen Halbleiterchip-Kontaktstellen mit einer der elektrischen Leadframe-Kontaktstellen elektrisch verbindet,
wobei die jeweilige Kontaktverbindung als Bond-Verbindung ausgestaltet ist.
Eine alternative Lösung der Aufgaben ergibt sich bei einem Halbleitermodul der eingangs genannten Art dadurch, dass das Halbleitermodul aufweist:
- zumindest ein Substrat aufweisend zumindest eine elektri¬ sche Substrat-Kontaktstelle,
- zumindest einen Leadframe aufweisend zumindest eine elekt¬ rische Leadframe-Kontaktstelle,
- eine jeweilige Kontaktverbindung, welche eine der elektri- sehen Substrat-Kontaktstellen mit einer der elektrischen
Leadframe-Kontaktstellen elektrisch verbindet,
wobei die jeweilige Kontaktverbindung als Bond-Verbindung ausgestaltet ist. Ferner ergibt sich eine Lösung der Aufgaben bei einem Stromrichter der eingangs genannten Art dadurch, dass der Stromrichter zumindest ein derartiges Halbleitermodul aufweist.
Schließlich ergibt sich eine Lösung der Aufgaben bei einem Fahrzeug der eingangs genannten Art dadurch, dass das Fahr¬ zeug einen Antriebsstrang, umfassend zumindest einen derarti¬ gen Stromrichter, aufweist.
Bei einem der vorgeschlagenen Verfahren werden zunächst zumindest ein Halbleiterchip und zumindest ein Leadframe be¬ reitgestellt. Dabei wird unter einem Halbleiterchip insbesondere ein Stück eines Halbleiter-Wafers , also ein Halbleiter- plättchen mit ggf. darauf aufgebrachtem integriertem Schalt¬ kreis, verstanden. Im Englischen ist für einen Halbleiterchip die Bezeichnung „die" gebräuchlich. Der jeweilige Halbleiterchip weist zumindest eine elektrische Halbleiterchip- Kontaktstelle auf, wobei die Anzahl der Halbleiterchip- Kontaktstellen auch größer bzw. wesentlich größer sein kann. So kann die genannte Anzahl durchaus auch im Bereich von einigen zehn oder mehr Halbleiterchip-Kontaktstellen liegen.
Bei dem alternativen, vorgeschlagenen Verfahren wird anstelle des zumindest einen Halbleiterchips zumindest ein Substrat aufweisend zumindest eine elektrische Substrat-Kontaktstelle bereitgestellt, wobei die Anzahl der Substrat-Kontaktstellen auch größer bzw. wesentlich größer kann, so dass auch einige zehn oder mehr Substrat-Kontaktstellen denkbar sind. Unter einem Substrat wird dabei insbesondere eine keramische Trä¬ gerstruktur verstanden, auf die elektrische Leiterbahnen und ggf. ein Halbleiterchip aufgebracht sind bzw. werden. Solche Trägerstrukturen können beispielsweise ein DCB-Substrat (di- rect bonded copper) oder ein IMS (insulated metal Substrate) sein.
Bei einem Leadframe handelt es sich um einen „Anschlussrahmen", also einen vorzugsweise metallischen Leitungsträger, insbesondere in Form eines Rahmens. Der jeweilige Leadframe weist zumindest eine elektrische Leadframe-Kontaktstelle auf, wobei die Anzahl der Leadframe-Kontaktstellen auch größer bzw. wesentlich größer sein kann, so dass auch einige zehn oder mehr Leadframe-Kontaktstellen denkbar sind. Insbesondere weist ein Leadframe zwei oder mehr, voneinander getrennte elektrische Leiterbahnen auf.
Gemäß dem einen vorgeschlagenen Verfahren ist vorgesehen, dass die jeweilige Kontaktverbindung einer der elektrischen Halbleiterchip-Kontaktstellen mit einer der elektrischen Leadframe-Kontaktstellen als Bond-Verbindung mittels Bonden hergestellt wird und so eine elektrische Verbindung erreicht wird. Entsprechend weist das vorgeschlagene Halbleitermodul eine jeweilige Kontaktverbindung auf, welche als Bond- Verbindung ausgestaltet ist. Beim Bonden handelt es sich um eine Technik zur elektrischen Kontaktierung von Mikroan- schlüssen von Halbleiterchips. Das Bonden bietet einige Vor¬ teile, wie zum Beispiel, dass keine Wärme zur Herstellung des Kontakts zugeführt werden muss.
Sind für das Halbleitermodul je ein Halbleiterchip und je ein Leadframe vorgesehen, so entspricht die Anzahl der Leadframe- Kontaktstellen vorzugsweise der Anzahl der gebondeten Kon- taktverbindungen . Für diesen Fall entspricht die genannte Anzahl weiterhin der Anzahl der Halbleiterchip-Kontaktstellen, wenn von ggf. vorhandenen, weiteren Anschlüssen des Halbleiterchips abgesehen wird, die nicht mit dem Leadframe gebondet verbunden werden. Sind zwei oder mehr Halbleiterchips bzw. Leadframes vorgesehen, verändert sich die Anzahl der Halblei¬ terchip-Kontaktstellen, Leadframe-Kontaktstellen bzw. Kontaktverbindungen entsprechend. Vorzugsweise ist dabei die Mehrheit, insbesondere alle, der jeweiligen Leadframe- Kontaktstellen bzw. der jeweiligen Halbleiterchip- Kontaktstellen mittels einer jeweiligen Bond-Verbindung mit einer jeweiligen Halbleiterchip-Kontaktstelle bzw. einer je¬ weiligen Leadframe-Kontaktstelle verbunden. Eine Idee der vorliegenden Erfindung ist es somit, die Kon- taktierung von Halbleiterchips mithilfe von Leadframes zu vereinfachen, indem diese an den Halbleiterchip gebondet werden. Beispielsweise erlaubt das Bonden von Leadframes einen Prozess auf so genannte Grosskarte, also im Mehrfachnutzen, wodurch eine vergleichsweise niedrige Durchlaufzeit gegeben ist, so dass Kosten eingespart werden können. Die Verwendung von Leadframes stellt weiterhin eine planare Chipkontaktie- rung dar, wodurch die damit typischerweise verbundenen Vor- teile ebenfalls gegeben sind, wie z. B. eine höheren Lebens¬ dauer durch eine größere Robustheit des Halbleitermoduls oder ein geringerer Volumenbedarf.
Gemäß dem anderen vorgeschlagenen Verfahren bzw. Halbleiter- modul ist vorgesehen, dass die jeweilige Kontaktverbindung einer der elektrischen Substrat-Kontaktstellen mit einer der elektrischen Leadframe-Kontaktstellen als Bond-Verbindung mittels Bonden hergestellt wird bzw. ist und so eine elektri¬ sche Verbindung erreicht wird. Entsprechend weist das vorge- schlagene Halbleitermodul eine jeweilige Kontaktverbindung auf, welche als Bond-Verbindung ausgestaltet ist. Dabei gel¬ ten ganz analoge Überlegungen wie zum ersten, vorgeschlagenen Verfahren bzw. Halbleitermodul. Bei einer vorteilhaften Ausgestaltung der Erfindung werden die beiden zuvor erläuterten Verfahren bzw. Halbleitermodule kombiniert, wobei der jeweilige Leadframe zumindest zwei elektrische Leadframe-Kontaktstellen aufweist. Diese Ausgestaltung des Verfahrens bzw. des Halbleitermoduls sieht somit zumindest eine erste elektrische Kontaktverbin¬ dung, welche eine jeweilige elektrische Halbleiterchip- Kontaktstelle mit einer jeweiligen elektrischen Leadframe- Kontaktstelle elektrisch verbindet, und zumindest eine zweite elektrische Kontaktverbindung vor, welche eine jeweilige elektrische Substrat-Kontaktstelle mit einer jeweiligen elektrischen Leadframe-Kontaktstellen elektrisch verbindet. Bei einer weiteren vorteilhaften Ausgestaltung der Erfindung wird zur Herstellung der jeweiligen Kontaktverbindung Ultraschall-Bonden verwendet bzw. ist die jeweilige Kontaktverbindung als Ultraschall-Bond-Verbindung ausgestaltet.
Beim Ultraschall-Bonden werden die jeweiligen Leadframe- Kontaktstellen mit einem gewissen Druck auf die jeweilige, zu verbindende Halbleiterchip- bzw. Substrat-Kontaktstelle ge- presst, wobei Ultraschallschwingungen aufgebracht werden. Die Ultraschallschwingungen führen zu Diffusionsvorgängen zwischen dem Material der Leadframe-Kontaktstelle und dem Mate¬ rial der Halbleiterchip- bzw. Substrat-Kontaktstelle, wodurch eine feste Verbindung bzw. Kaltverschweißung der beiden Kontaktstellen resultiert.
Durch das Ultraschall-Bonden kann die jeweilige Kontaktverbindung bei besonders niedriger Temperatur hergestellt werden, wodurch der Prozess energiearm ausgestaltet ist und so¬ mit Kosten eingespart werden können. Insbesondere kann wei- terhin eine Beschädigung des Halbleiterchips bzw. Substrats vermieden werden.
Bei einer weiteren vorteilhaften Ausgestaltung der Erfindung wird zur Herstellung der jeweiligen Kontaktverbindung zumin- dest eine Sonotrode verwendet.
Mittels der jeweiligen Sonotrode können hochfrequente mecha¬ nische Schwingungen, insbesondere Ultraschall, auf die jewei¬ lige Halbleiterchip- bzw. Substrat-Kontaktstelle und die je- weilige Leadframe-Kontaktstelle aufgebracht werden, um die jeweilige Bond-Verbindung herzustellen. Vorzugsweise wird die jeweilige Sonotrode im Zusammenhang mit dem oben erläuterten Ultraschall-Bonden eingesetzt. Bei einer weiteren vorteilhaften Ausgestaltung der Erfindung werden mehrere der Kontaktverbindungen simultan mittels einer jeweiligen Sonotrode hergestellt. Wie oben erläutert, können für das vorgeschlagene Halbleiter¬ modul zumindest zwei, aber auch mehr bzw. wesentlich mehr als zwei Leadframe-Kontaktstellen und somit Bond-Verbindungen vorgesehen sein. Indem mehrere oder alle der vorgesehenen Bond-Verbindungen, also beispielsweise zumindest zwei, einige zehn oder mehr Bond-Verbindungen, simultan mittels Sonotrode hergestellt werden, wird ein Verbindungsprozess bereitge¬ stellt, der die Durchlaufzeiten erheblich verkürzt und entsprechend Kosten einspart.
Insbesondere können beispielsweise alle Bond-Verbindungen des jeweiligen Leadframes und/oder alle Bond-Verbindungen des jeweiligen Halbleiterchips oder Substrats, aber auch alle Bond- Verbindungen des Halbleitermoduls oder Substrats simultan hergestellt werden. Denkbar ist dabei pro hergestellter Bond- Verbindung eine jeweilige Sonotrode verwendet wird, wobei auch eine Sonotrode für zwei oder mehr der simultan hergestellten Bond-Verbindungen verwendet werden kann. Die simultane Herstellung zweier oder mehr Bond-Verbindungen bedeutet dabei, dass die zwei oder mehr Bond-Verbindungen zeitlich zumindest teilweise überlappend hergestellt werden. Somit werden unter der simultanen Herstellung der betrachteten, jeweiligen Bond-Verbindungen im Wesentlichen parallele Arbeitsschritte und nicht sequenzielle Arbeitsschritte ver¬ standen. Vorzugsweise ist somit ein Prozess vorgesehen, an dessen Beginn die betrachteten Bond-Verbindungen noch nicht vorhanden sind, dann im Wesentlichen gleichzeitig die Bond- Verbindungen hergestellt werden und zum Abschluss des Prozes- ses die Herstellung aller betrachteter Bond-Verbindungen abgeschlossen ist. Insbesondere wird durch das vorgeschlagene Verfahren bzw. das vorgeschlagene Halbleitermodul somit eine Parallelisierung von Arbeitsschritten, nämlich der Kontaktie- rung der einzelnen Halbleiterchip- bzw. Substrat- Kontaktstellen, ermöglicht, wodurch Durchlaufzeiten reduziert und Kosten eingespart werden können. Bei einer weiteren vorteilhaften Ausgestaltung der Erfindung wird der jeweilige Leadframe als vorgefertigter Leadframe be¬ reitgestellt . Der jeweilige Leadframe wird vorzugsweise vorab mittels Stan¬ zen hergestellt und somit stückweise für das vorgeschlagene Verfahren bereitgestellt. Insbesondere sind somit nicht Lead- frames notwendig, die auf einer Rolle aufgewickelt sind, wo¬ bei die Rolle während des Herstellungsverfahrens des Halblei- termoduls abgewickelt wird, um die einzelnen Leadframes zu erhalten .
Bei einer weiteren vorteilhaften Ausgestaltung der Erfindung weist der jeweilige Halbleiterchip eine zumindest abschnitts- weise flache Oberfläche auf, wobei die für die jeweilige Kon¬ taktverbindung vorgesehene Halbleiterchip-Kontaktstelle an der Oberfläche des jeweiligen Halbleiterchips angeordnet ist.
Bei der vorgeschlagenen Ausgestaltung ist vorgesehen, dass der jeweilige Halbleiterchip die für die Bond-Verbindung vorgesehenen Halbleiterchip-Kontaktstellen an einer zumindest abschnittsweise flachen Oberfläche aufweist. Insbesondere kann die genannte Oberfläche eine Chipoberseite sein. Insbesondere weist der jeweilige Halbleiterchip eine Chipun¬ terseite und eine Chipoberseite auf, die sich im Wesentlichen gegenüber liegen. Dabei kann der Chip über seine Chipunterseite auf einer Leiterplatte angeordnet sein, wobei der Chip auf seiner Chipoberseite die erläuterten Halbleiterchip- Kontaktstellen aufweist. Als Leiterplatten können dabei beispielsweise PCB („printed circuit board") oder DCB („direct bonded copper") zum Einsatz kommen, auf welche der jeweilige Halbleiterchip gelötet, gesintert oder beispielsweise mittels Chipbonden gebondet werden kann.
Von besonderem Vorteil bei der vorliegenden Erfindung ist, dass die jeweiligen Bond-Verbindungen zumindest eines Leadframes mit zumindest einem Halbleiterchip nicht mit speziel- len Anforderungen an die Oberfläche des jeweiligen Halbleiterchips einhergehen, wie sie bspw. beim Löten oder Sintern vorliegen würden. Im Gegensatz dazu bedingen das Löten oder das Sintern zur Verbindung eines Leadframes mit einem Halb- leiterchip besondere Eigenschaften der Halbleiterchip- Oberfläche. Somit erlaubt die vorgeschlagene Erfindung, ge¬ wöhnliche Standard-Halbleiterchips für die Herstellung des vorgeschlagenen Halbleitermoduls zu verwenden, so dass also kein erhöhter Aufwand betrieben werden muss wie insbesondere beim Sintern oder Löten. Somit hebt die vorliegende Erfindung ein großes Potenzial für Kosteneinsparungen.
Bei einer weiteren vorteilhaften Ausgestaltung der Erfindung weist die jeweilige Halbleiterchip-Kontaktstelle dabei Alumi- nium, dotiertes Aluminium bzw. eine Aluminium-Legierung auf.
Da der jeweilige Halbleiterchip Aluminium, dotiertes Aluminium bzw. eine Aluminium-Legierung an seiner jeweiligen Halbleiterchip-Kontaktstelle aufweist, können insbesondere ge- wöhnliche Standard-Halbleiterchips für das vorgeschlagene
Verfahren bzw. das vorgeschlagene Halbleitermodul verwendet werden. Wie oben erläutert, ergeben sich dadurch große Einsparpotenziale . Bei einer weiteren vorteilhaften Ausgestaltung der Erfindung weist der jeweilige Halbleiterchip zumindest zwei elektrische Halbleiterchip-Kontaktstellen auf, wobei der jeweilige Lead- frame zumindest zwei elektrische Leadframe-Kontaktstellen aufweist .
Vorzugsweise sind die zumindest zwei elektrischen Halbleiter¬ chip-Kontaktstellen an der oben erläuterten Oberfläche des jeweiligen Halbleiterchips angeordnet. Insbesondere werden die zumindest zwei elektrischen Halbleiterchip-Kontaktstellen mittels einer jeweiligen Kontaktverbindung den zumindest zwei elektrischen Leadframe-Kontaktstellen elektrisch verbunden, wie weiter oben schon erläutert. Bei einer weiteren vorteilhaften Ausgestaltung der Erfindung weist der jeweilige Leadframe eine Breite von einigen Zehntel Millimetern bis einigen Zentimetern auf.
Bei dem vorgeschlagenen Verfahren bzw. dem vorgeschlagenen Halbleitermodul kommen somit insbesondere Leadframes mit ei¬ ner entsprechenden Breite zum Einsatz, wobei auch mehrere Leadframes pro Halbleiterchip eingesetzt werden können.
Insbesondere kann das vorgeschlagene Halbleitermodul in einem Leistungsmodul angeordnet werden, welches weiterhin eine Lei¬ terplatte, beispielsweise in Form eines PCB oder DCB, auf¬ weist. Wie oben erläutert, kann das jeweilige Halbleitermodul dabei mittels Löten, Sintern oder Bonden, beispielsweise Chipbonden, mit der Leiterplatte verbunden sein.
Vorzugsweise ist der Stromrichter für eine elektrische Leis¬ tung von zumindest 10 kW, vorzugsweise 40-100 kW, ausgelegt.
Das Fahrzeug ist vorteilhafterweise als Hybridauto oder
Elektroauto ausgestaltet.
Im Folgenden wird die Erfindung anhand der in den Figuren dargestellten Ausführungsbeispiele näher beschrieben und erläutert. Es zeigen:
FIG 1-10 ein erstes bis neuntes Ausführungsbeispiel des vor¬ geschlagenen Halbleitermoduls,
FIG 11 eine schematische Darstellung des vorgeschlagenen
Verfahrens ,
FIG 12 einen Verfahrensschritt eines Ausführungsbeispiels des vorgeschlagenen Verfahrens zur Herstellung eines Halbleitermoduls ,
FIG 13 ein Ausführungsbeispiel des vorgeschlagenen Strom¬ richters, und
FIG 14 ein Ausführungsbeispiel des vorgeschlagenen Fahr¬ zeugs . Figur 1 zeigt ein erstes Ausführungsbeispiel des vorgeschla¬ genen Halbleitermoduls 1, wobei ein Querschnitt durch das Halbleitermodul 1 dargestellt ist. Das Halbleitermodul 1 weist einen Halbleiterchip 2 mit einer elektrischen Halbleiterchip-Kontaktstelle 3 sowie einen Lead- frame 4 mit einer elektrischen Leadframe-Kontaktstelle 5 auf. Von dem Leadframe 4 ist dabei lediglich ein Ausschnitt darge¬ stellt, wie an seinem rechten Ende in der Figur 1 angedeutet ist. Weiterhin weist das Halbleitermodul 1 eine Kontaktver¬ bindung 6 auf, die die elektrische Halbleiterchip- Kontaktstelle 3 mit der elektrischen Leadframe-Kontaktstelle 5 elektrisch verbindet. Dabei ist die Kontaktverbindung 6 als Bond-Verbindung ausgestaltet.
Figur 2 zeigt ein zweites Ausführungsbeispiel des vorgeschla¬ genen Halbleitermoduls 1, wobei ein Querschnitt durch das Halbleitermodul 1 dargestellt ist. Gleiche Bezugszeichen wie in Figur 1 bezeichnen dabei gleiche Gegenstände.
Das Halbleitermodul 1 weist ein Substrat 12 mit einer elekt¬ rischen Substrat-Kontaktstelle 13 sowie einen Leadframe 4 mit einer elektrischen Leadframe-Kontaktstelle 5 auf. Von dem Leadframe 4 ist ähnlich wie in Figur 1 lediglich ein Aus- schnitt dargestellt. Weiterhin weist das Halbleitermodul 1 eine Kontaktverbindung 6 auf, die die elektrische Substrat- Kontaktstelle 13 mit der elektrischen Leadframe-Kontaktstelle 5 elektrisch verbindet. Dabei ist die Kontaktverbindung 6 als Bond-Verbindung ausgestaltet.
Figur 3 zeigt ein drittes Ausführungsbeispiel des vorgeschla¬ genen Halbleitermoduls 1, wobei ein Querschnitt durch das Halbleitermodul 1 dargestellt ist. Das Halbleitermodul 1 weist ein Substrat 12 mit einer elekt¬ rischen Substrat-Kontaktstelle 13, einen Halbleiterchip 2 mit einer elektrischen Halbleiterchip-Kontaktstelle 3 sowie einen Leadframe 4 mit zwei elektrischen Leadframe-Kontaktstellen 5 auf. Dabei ist der Halbleiterchip 2 auf dem Substrat 12 ange¬ ordnet .
Das Halbleitermodul 1 weist zwei Kontaktverbindungen 6 auf, von denen die eine Kontaktverbindung 6 die elektrische Halb¬ leiterchip-Kontaktstelle 3 mit der einen elektrischen Lead- frame-Kontaktstelle 5 elektrisch verbindet und von denen die andere Kontaktverbindung 6 die elektrische Substrat- Kontaktstelle 13 mit der anderen elektrischen Leadframe- Kontaktstelle 5 elektrisch verbindet. Dabei ist die jeweilige Kontaktverbindung 6 als Bond-Verbindung ausgestaltet.
Figur 4 zeigt ein viertes Ausführungsbeispiel des vorgeschla¬ genen Halbleitermoduls 1, wobei ein Querschnitt durch das Halbleitermodul 1 dargestellt ist.
Das Halbleitermodul 1 weist einen Halbleiterchip 2 mit zwei elektrischen Halbleiterchip-Kontaktstellen 3 sowie einen Leadframe 4 mit zwei elektrischen Leadframe-Kontaktstellen 5 auf. Von dem Leadframe 4 ist dabei lediglich ein Ausschnitt dargestellt. Weiterhin weist das Halbleitermodul 1 zwei Kon¬ taktverbindungen 6 auf, von denen jede eine der elektrischen Halbleiterchip-Kontaktstellen 3 mit einer der elektrischen Leadframe-Kontaktstellen 5 elektrisch verbindet. Dabei ist die jeweilige Kontaktverbindung 6 als Bond-Verbindung ausgestaltet .
Figur 5 zeigt ein fünftes Ausführungsbeispiel des vorgeschla¬ genen Halbleitermoduls 1, wobei ein Querschnitt durch das Halbleitermodul 1 dargestellt ist.
Das fünfte Ausführungsbeispiel ist dem vierten Ausführungs¬ beispiel recht ähnlich, so dass im Folgenden lediglich einige Unterschiede erläutert werden. Der Halbleiterchip 2 weist ei- ne im Wesentlichen flache Oberfläche 10 auf, wobei die für die jeweilige Kontaktverbindung 6 vorgesehene Halbleiterchip- Kontaktstelle 2 an der flachen Oberfläche 10 angeordnet ist. Eine derartige, flache Oberfläche 10 kann im Übrigen auch bei den übrigen Ausführungsbeispielen des Halbleitermoduls 1 mit einem Halbleiterchip 2 für den jeweiligen Halbleiterchip 2 vorgesehen sein.
Figur 6 zeigt ein sechstes Ausführungsbeispiel des vorge¬ schlagenen Halbleitermoduls 1, wobei eine Draufsicht auf das Halbleitermodul 1 dargestellt ist. Der Halbleiterchip 2 weist im vorliegenden Ausführungsbeispiel sechs elektrische Halbleiterchip-Kontaktstellen 3 auf, wobei der durch eine gestrichelte Linie angedeutete Leadframe 4 sechs entsprechende elektrische Leadframe-Kontaktstellen 5 aufweist. Die jeweiligen Kontaktstellen sind mittels einer jeweiligen Kontaktverbindung 6 elektrisch miteinander verbunden, wobei die jeweilige Kontaktverbindung 6 als Bond- Verbindung ausgestaltet ist.
Der Leadframe 4 weist dabei eine Breite 11 von einigen Zehn- tel Millimetern bis einigen Zentimetern auf.
Die Figuren 7 und 8 zeigen ein siebtes Ausführungsbeispiel des vorgeschlagenen Halbleitermoduls 1, wobei in Figur 7 ein Querschnitt durch das Halbleitermodul 1 und in Figur 8 eine Draufsicht auf das Halbleitermodul 1 dargestellt ist.
Das Halbleitermodul 1 weist ein Substrat 12 mit einer elekt¬ rischen Substrat-Kontaktstelle 13, vier Halbleiterchips 2 mit je einer elektrischen Halbleiterchip-Kontaktstelle 3 sowie einen Leadframe 4 mit fünf elektrischen Leadframe-
Kontaktstellen 5 auf. Dabei ist der jeweilige Halbleiterchip 2 auf dem Substrat 12 angeordnet. In Figur 8 ist der Leadfra¬ me 4 durch eine gestrichelte Linie angedeutet. Das Halbleitermodul 1 weist insgesamt fünf Kontaktverbindun¬ gen 6 auf, von denen eine erste bis vierte Kontaktverbindung 6 die elektrische Halbleiterchip-Kontaktstelle 3 des ersten bis vierten Halbleiterchips 2 mit der ersten bis vierten elektrischen Leadframe-Kontaktstelle 5 elektrisch verbindet. Die fünfte Kontaktverbindung 6 stellt eine elektrische Ver¬ bindung der elektrischen Substrat-Kontaktstelle 13 mit der fünften elektrischen Leadframe-Kontaktstelle 5 her. Dabei ist die jeweilige Kontaktverbindung 6 als Bond-Verbindung ausgestaltet .
Der Leadframe 4 weist dabei eine Breite 11 von einigen Zehn¬ tel Millimetern bis einigen Zentimetern auf.
Figur 9 zeigt ein achtes Ausführungsbeispiel des vorgeschla¬ genen Halbleitermoduls 1, wobei eine Draufsicht auf das Halb¬ leitermodul 1 dargestellt ist. Das Halbleitermodul 1 weist ein Substrat 12 mit acht darauf angeordneten Halbleiterchips 2 mit je einer elektrischen Halbleiterchip-Kontaktstelle 3 sowie einen Leadframe 4 mit mehreren elektrischen Leadframe-Kontaktstellen 5 auf. Das Substrat 12 ist dabei größtenteils durch den Leadframe 4 ver- deckt, die durch die entsprechende gestrichelte Linie ange¬ deutet ist.
Das Halbleitermodul 1 weist zunächst acht Kontaktverbindungen 6 auf, von denen jeweils eine die elektrische Halbleiterchip- Kontaktstelle 3 einer der acht genannten Halbleiterchips 2 mit der jeweiligen elektrischen Leadframe-Kontaktstelle 5 elektrisch verbindet. Dabei ist die jeweilige Kontaktverbin¬ dung 6 als Bond-Verbindung ausgestaltet. Zusätzlich sind fünf weitere Leadframe-Kontaktstellen 5 vorgesehen, welche von je- nem Bereich des Leadframes 4 in Figur 9 nach rechts herausge¬ führt sind, der das Substrat 12 größtenteils überdeckt.
Weiterhin sind vier Trennstellen 16 vorgesehen, die in Figur 9 als gepunktete Linien angedeutet sind. An den Trennstellen 16 kann der innere Bereich des Leadframes 4 vom äußeren Be¬ reich des Leadframes 4, bspw. mittels Stanzen oder Lasern, abgetrennt werden kann. Bspw. kann der äußere Bereich des Leadframes 4 dazu dienen, den Leadframe 4 während der Her- Stellung des Halbleitermoduls 1 besser transportieren oder positionieren zu können, wohingegen der innere Bereich des Leadframes 4 den eigentlichen, für die elektrischen Kontaktierungen des Halbleitermoduls 1 erforderlichen Teil des Leadframes 4 darstellt.
Figur 10 zeigt ein neuntes Ausführungsbeispiel des vorge¬ schlagenen Halbleitermoduls 1, wobei ein Querschnitt durch das Halbleitermodul 1 dargestellt ist. Aus Gründen der Über- sichtlichkeit sind die jeweiligen elektrischen Kontaktstellen in Figur 10 nicht dargestellt.
Das Halbleitermodul 1 weist ein Modulgehäuse 15 mit einem Kühlkörper 14 und zwei auf dem Kühlkörper 14 angeordneten Substraten 12 auf. Auf dem in Figur 10 links dargestellten Substrat 12 sind zwei Halbleiterchips 2 angeordnet und auf dem in Figur 10 rechts dargestellten Substrat 12 ist ein Halbleiterchip 2 angeordnet. Wie in Figur 10 dargestellt, sind die Halbleiterchips 2 teils untereinander und teils mit einem der Substrate 12 elektrisch über jeweilige Kontaktverbindungen 6 und einen jeweiligen Leadframe 4 elektrisch verbunden, wobei ferner zwei weitere Kontaktverbindungen 6 und ein weiterer Leadframe 4 zur elektrischen Verbindung der beiden Substraten 12 vorgesehen sind. Die Leadframes 4 können dabei, wie in Figur 10 angedeutet und ausgehend von dem Sub¬ strat 12 oder dem jeweiligen Halbleiterchip 2, übereinander angeordnet sein oder auch nebeneinander, insbesondere auf gleicher Höhe, angeordnet sein. Bei den oben erläuterten Ausführungsbeispielen kann die jeweilige Halbleiterchip-Kontaktstelle 3 beispielsweise Alumi¬ nium, dotiertes Aluminium bzw. eine Aluminium-Legierung aufweisen. Alternativ oder zusätzlich kann die jeweilige Kontaktverbindung 6 als Ultraschall-Bond-Verbindung ausgestaltet sein. Der jeweilige Leadframe 4 kann insbesondere eine Breite 11 von vorzugsweise einigen Zehntel Millimetern bis einigen Zentimetern aufweisen. Figur 11 zeigt eine schematische Darstellung des vorgeschla¬ genen Verfahrens zur Herstellung eines Halbleitermoduls 1.
Im Verfahrensschritt Sl wird zumindest ein Halbleiterchip 2 und/oder ein Substrat 12 bereitgestellt, der bzw. die jeweils zumindest eine elektrische Halbleiterchip-Kontaktstelle 3 bzw. Substrat-Kontaktstelle 13 aufweist.
Im Verfahrensschritt S2 wird zumindest ein Leadframe 4 be- reitgestellt, der jeweils zumindest eine elektrische Leadfra- me-Kontaktstelle 5 aufweist.
Im Verfahrensschritt S3 wird eine jeweilige Kontaktverbindung 6 als Bond-Verbindung mittels Bonden hergestellt, wobei die jeweilige Kontaktverbindung 6 die zumindest eine elektrische Halbleiterchip-Kontaktstelle 3 bzw. die zumindest eine elekt¬ rische Substrat-Kontaktstelle 13 mit einer der elektrischen Leadframe-Kontaktstellen 5 elektrisch verbindet. Zur Herstellung der jeweiligen Kontaktverbindung 6 kann beispielsweise Ultraschall-Bonden verwendet werden, wozu insbe¬ sondere eine jeweilige Sonotrode 7 verwendet werden kann, wie in Figur 7 dargestellt ist. Vorzugsweise werden mehrere der Kontaktverbindungen 6 simultan mittels einer jeweiligen
Sonotrode 7 hergestellt. Insbesondere kann der jeweilige Leadframe 4 als vorgefertigter Leadframe 4 bereitgestellt werden .
Figur 12 zeigt einen Verfahrensschritt eines Ausführungsbei- spiels des vorgeschlagenen Verfahrens, angewendet auf das vierte Ausführungsbeispiel des vorgeschlagenen Halbleitermo¬ duls 1.
Die beiden Kontaktverbindungen 6 werden jeweils als Bond- Verbindung mittels Ultraschall-Bonden hergestellt, wobei hierfür eine jeweilige Sonotrode 7 verwendet wird. Vorzugs¬ weise werden die beiden Kontaktverbindungen 6 simultan mittels der beiden Sonotroden 7 hergestellt. Der erläuterte Verfahrensschritt kann auch für das dritte und fünfte bis achte Ausführungsbeispiel entsprechend angewendet werden, um zwei oder mehr der Kontaktverbindungen 6 insbeson- dere simultan herzustellen.
Figur 13 zeigt ein Ausführungsbeispiel des vorgeschlagenen Stromrichters 8, welcher das vorgeschlagene Halbleitermodul 1 aufweist und vorzugsweise für einen Antriebsstranges eines Fahrzeugs 9 ausgelegt ist.
Figur 14 zeigt ein Ausführungsbeispiel des vorgeschlagenen Fahrzeugs 9, welches den vorgeschlagenen Stromrichter 11 in seinem Antriebsstrang aufweist und vorzugsweise als Hybrid- oder Elektrofahrzeug ausgestaltet ist.
Zusammenfassend betrifft die Erfindung zwei Verfahren zur Herstellung eines Halbleitermoduls. Weiterhin betrifft die Erfindung zwei derartige Halbleitermodule, insbesondere für einen Stromrichter eines Antriebsstrangs eines Fahrzeugs.
Ferner betrifft die Erfindung einen Stromrichter, insbesondere für einen Antriebsstrang eines Fahrzeugs, aufweisend zu¬ mindest ein derartiges Halbleitermodul. Schließlich betrifft die Erfindung ein Fahrzeug, insbesondere Hybrid- oder Elekt- rofahrzeug, aufweisend einen Antriebsstrang umfassend einen derartigen Stromrichter.
Um die Herstellung eines derartigen Halbleitermoduls einfa¬ cher und kostengünstiger zu gestalten bzw. ein einfacher und kostengünstiger herstellbares Halbleitermodul bereitzustellen bzw. einzusetzen, werden folgende Verfahrensschritte vorge¬ schlagen :
- Bereitstellen zumindest eines Halbleiterchips aufweisend zumindest eine elektrische Halbleiterchip-Kontaktstelle, - Bereitstellen zumindest eines Leadframes aufweisend zumin¬ dest eine elektrische Leadframe-Kontaktstelle,
- Herstellen einer jeweiligen Kontaktverbindung als Bond- Verbindung mittels Bonden, wobei die jeweilige Kontaktverbindung eine der elektrischen Halbleiterchip-Kontaktstellen mit einer der elektrischen Leadframe-Kontaktstellen elektrisch verbindet. Alternativ folgende Verfahrensschritte vorgeschlagen:
- Bereitstellen zumindest eines Substrates aufweisend zumin¬ dest eine elektrische Substrat-Kontaktstelle,
- Bereitstellen zumindest eines Leadframes aufweisend zumin¬ dest eine elektrische Leadframe-Kontaktstelle,
- Herstellen einer jeweiligen Kontaktverbindung als Bond- Verbindung mittels Bonden,
wobei die jeweilige Kontaktverbindung eine der elektrischen Substrat-Kontaktstellen mit einer der elektrischen Leadframe- Kontaktstellen elektrisch verbindet.
Weiterhin wird vorgeschlagen, dass das Halbleitermodul auf¬ weist:
- zumindest einen Halbleiterchip aufweisend zumindest eine elektrische Halbleiterchip-Kontaktstelle,
- zumindest einen Leadframe aufweisend zumindest eine elekt¬ rische Leadframe-Kontaktstelle,
- eine jeweilige Kontaktverbindung, welche eine der elektrischen Halbleiterchip-Kontaktstellen mit einer der elektrischen Leadframe-Kontaktstellen elektrisch verbindet,
wobei die jeweilige Kontaktverbindung als Bond-Verbindung ausgestaltet ist.
Alternativ wird vorgeschlagen, dass das Halbleitermodul auf¬ weist:
- zumindest ein Substrat aufweisend zumindest eine elektri¬ sche Substrat-Kontaktstelle,
- zumindest einen Leadframe aufweisend zumindest eine elekt¬ rische Leadframe-Kontaktstelle,
- eine jeweilige Kontaktverbindung, welche eine der elektri- sehen Substrat-Kontaktstellen mit einer der elektrischen
Leadframe-Kontaktstellen elektrisch verbindet,
wobei die jeweilige Kontaktverbindung als Bond-Verbindung ausgestaltet ist. Ferner werden ein entsprechender Stromrichter und ein entsprechendes Fahrzeug vorgeschlagen.

Claims

Patentansprüche
1. Verfahren zur Herstellung eines Halbleitermoduls (1) umfassend die folgenden Verfahrensschritte:
- Bereitstellen zumindest eines Halbleiterchips (2) aufwei¬ send zumindest eine elektrische Halbleiterchip-Kontaktstelle (3) ,
- Bereitstellen zumindest eines Leadframes (4) aufweisend zu¬ mindest eine elektrische Leadframe-Kontaktstelle (5) ,
- Herstellen einer jeweiligen Kontaktverbindung (6) als Bond- Verbindung mittels Bonden,
wobei die jeweilige Kontaktverbindung (6) eine der elektrischen Halbleiterchip-Kontaktstellen (3) mit einer der elektrischen Leadframe-Kontaktstellen (5) elektrisch verbindet.
2. Verfahren zur Herstellung eines Halbleitermoduls (1) umfassend die folgenden Verfahrensschritte:
- Bereitstellen zumindest eines Substrates (12) aufweisend zumindest eine elektrische Substrat-Kontaktstelle (13), - Bereitstellen zumindest eines Leadframes (4) aufweisend zu¬ mindest eine elektrische Leadframe-Kontaktstelle (5) ,
- Herstellen einer jeweiligen Kontaktverbindung (6) als Bond- Verbindung mittels Bonden,
wobei die jeweilige Kontaktverbindung (6) eine der elektri- sehen Substrat-Kontaktstellen (13) mit einer der elektrischen Leadframe-Kontaktstellen (5) elektrisch verbindet.
3. Verfahren nach den Ansprüchen 1 und 2,
wobei der jeweilige Leadframe (4) zumindest zwei elektrische Leadframe-Kontaktstellen (5) aufweist.
4. Verfahren nach einem der vorhergehenden Ansprüche, wobei zur Herstellung der jeweiligen Kontaktverbindung (6) Ultraschall-Bonden verwendet wird.
5. Verfahren nach einem der vorhergehenden Ansprüche, wobei zur Herstellung der jeweiligen Kontaktverbindung (6) zumindest eine Sonotrode (7) verwendet wird.
6. Verfahren nach einem der vorhergehenden Ansprüche, wobei mehrere der Kontaktverbindungen (6) simultan mittels einer jeweiligen Sonotrode (7) hergestellt werden.
7. Verfahren nach einem der vorhergehenden Ansprüche, wobei der jeweilige Leadframe (4) als vorgefertigter Leadfra- me (4) bereitgestellt wird.
8. Halbleitermodul (1), insbesondere für einen Stromrichter (8) eines Antriebsstrangs eines Fahrzeugs (9),
wobei das Halbleitermodul (1) aufweist:
- zumindest einen Halbleiterchip (2) aufweisend zumindest ei¬ ne elektrische Halbleiterchip-Kontaktstelle (3) ,
- zumindest einen Leadframe (4) aufweisend zumindest eine elektrische Leadframe-Kontaktstelle (5) ,
- eine jeweilige Kontaktverbindung (6), welche eine der elektrischen Halbleiterchip-Kontaktstellen (3) mit einer der elektrischen Leadframe-Kontaktstellen (5) elektrisch verbin- det,
wobei die jeweilige Kontaktverbindung (6) als Bond-Verbindung ausgestaltet ist.
9. Halbleitermodul (1), insbesondere für einen Stromrichter (8) eines Antriebsstrangs eines Fahrzeugs (9),
wobei das Halbleitermodul (1) aufweist:
- zumindest ein Substrat (12) aufweisend zumindest eine elektrische Substrat-Kontaktstelle (3) ,
- zumindest einen Leadframe (4) aufweisend zumindest eine elektrische Leadframe-Kontaktstelle (5) ,
- eine jeweilige Kontaktverbindung (6), welche eine der elektrischen Substrat-Kontaktstellen (13) mit einer der elektrischen Leadframe-Kontaktstellen (5) elektrisch verbindet,
wobei die jeweilige Kontaktverbindung (6) als Bond-Verbindung ausgestaltet ist.
10. Halbleitermodul (1) nach den Ansprüchen 8 und 9, wobei der jeweilige Leadframe (4) zumindest zwei elektrische Leadframe-Kontaktstellen (5) aufweist.
11. Halbleitermodul (1) nach Anspruch 8 oder 10,
wobei der jeweilige Halbleiterchip (2) eine zumindest ab¬ schnittsweise flache Oberfläche (10) aufweist,
wobei die für die jeweilige Kontaktverbindung (6) vorgesehene Halbleiterchip-Kontaktstelle (3) an der Oberfläche (10) des jeweiligen Halbleiterchips (2) angeordnet ist.
12. Halbleitermodul (1) nach Anspruch 8, 10 oder 11,
wobei die jeweilige Halbleiterchip-Kontaktstelle (3) Alumini¬ um, dotiertes Aluminium bzw. eine Aluminium-Legierung aufweist.
13. Halbleitermodul (1) nach einem der Ansprüche 8, 10, 11 oder 12,
wobei der jeweilige Halbleiterchip (2) zumindest zwei elekt¬ rische Halbleiterchip-Kontaktstellen (3) aufweist,
wobei der jeweilige Leadframe (4) zumindest zwei elektrische Leadframe-Kontaktstellen (5) aufweist.
14. Halbleitermodul (1) nach einem der Ansprüche 8 bis 13, wobei die jeweilige Kontaktverbindung (6) als Ultraschall- Bond-Verbindung ausgestaltet ist.
15. Halbleitermodul (1) nach einem der Ansprüche 8 bis 14, wobei der jeweilige Leadframe (4) eine Breite (11) von zumin¬ dest einigen Zehntel Millimetern bis einigen Zentimetern aufweist.
16. Stromrichter (8), insbesondere für einen Antriebsstrang eines Fahrzeugs (9),
aufweisend zumindest ein Halbleitermodul (1) nach einem der Ansprüche 8 bis 15.
17. Fahrzeug (9), insbesondere Hybrid- oder Elektrofahrzeug, aufweisend einen Antriebsstrang umfassend zumindest Stromrichter (11) nach Anspruch 16.
PCT/EP2017/054909 2016-03-14 2017-03-02 Halbleitermodul und verfahren zu seiner herstellung WO2017157680A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016204150.9 2016-03-14
DE102016204150.9A DE102016204150A1 (de) 2016-03-14 2016-03-14 Verfahren, Halbleitermodul, Stromrichter und Fahrzeug

Publications (1)

Publication Number Publication Date
WO2017157680A1 true WO2017157680A1 (de) 2017-09-21

Family

ID=58228120

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2017/054909 WO2017157680A1 (de) 2016-03-14 2017-03-02 Halbleitermodul und verfahren zu seiner herstellung

Country Status (2)

Country Link
DE (1) DE102016204150A1 (de)
WO (1) WO2017157680A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020208440A1 (de) 2020-07-06 2022-01-27 Zf Friedrichshafen Ag Verfahren zur Herstellung eines Halbbrückenmoduls, Halbbrückenmodul und Inverter
DE102022207522A1 (de) 2022-07-22 2024-01-25 Zf Friedrichshafen Ag Leistungsmodul

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19709912A1 (de) 1996-03-11 1997-10-30 Nat Semiconductor Corp Verfahren und Vorrichtung zum Ultraschallbonden
DE19927747C1 (de) 1999-06-17 2000-07-06 Siemens Ag Multichipmodul aus einem zusammenhängenden Waferscheibenteil für die LOC-Montage sowie Verfahren zu dessen Herstellung
JP2004221294A (ja) * 2003-01-15 2004-08-05 Toshiba Corp 超音波接合具および超音波接合具を用いた半導体装置の製造方法
DE102004039903B3 (de) 2004-08-18 2006-05-18 Mühlbauer Ag Ultraschallkopfeinheit zur Herstellung von Transpondern
JP2006135270A (ja) * 2004-10-06 2006-05-25 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
KR20120128038A (ko) * 2011-05-16 2012-11-26 제엠제코(주) 반도체 패키지용 클립, 이를 이용한 반도체 패키지 및 그 제조방법
JP2013197560A (ja) * 2012-03-23 2013-09-30 Hitachi Ltd パワー半導体モジュール
DE102014008587A1 (de) * 2014-06-10 2015-12-17 Continental Automotive Gmbh Halbleiterschaltung und Verfahren zur Herstellung der Halbleiterschaltung

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3898459B2 (ja) * 2001-04-18 2007-03-28 加賀東芝エレクトロニクス株式会社 半導体装置の製造方法
JP4262672B2 (ja) * 2004-12-24 2009-05-13 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP4842118B2 (ja) * 2006-01-24 2011-12-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20120175755A1 (en) * 2011-01-12 2012-07-12 Infineon Technologies Ag Semiconductor device including a heat spreader

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19709912A1 (de) 1996-03-11 1997-10-30 Nat Semiconductor Corp Verfahren und Vorrichtung zum Ultraschallbonden
DE19927747C1 (de) 1999-06-17 2000-07-06 Siemens Ag Multichipmodul aus einem zusammenhängenden Waferscheibenteil für die LOC-Montage sowie Verfahren zu dessen Herstellung
JP2004221294A (ja) * 2003-01-15 2004-08-05 Toshiba Corp 超音波接合具および超音波接合具を用いた半導体装置の製造方法
DE102004039903B3 (de) 2004-08-18 2006-05-18 Mühlbauer Ag Ultraschallkopfeinheit zur Herstellung von Transpondern
JP2006135270A (ja) * 2004-10-06 2006-05-25 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
KR20120128038A (ko) * 2011-05-16 2012-11-26 제엠제코(주) 반도체 패키지용 클립, 이를 이용한 반도체 패키지 및 그 제조방법
JP2013197560A (ja) * 2012-03-23 2013-09-30 Hitachi Ltd パワー半導体モジュール
DE102014008587A1 (de) * 2014-06-10 2015-12-17 Continental Automotive Gmbh Halbleiterschaltung und Verfahren zur Herstellung der Halbleiterschaltung

Also Published As

Publication number Publication date
DE102016204150A1 (de) 2017-09-14

Similar Documents

Publication Publication Date Title
AT514085B1 (de) Leistungsmodul
DE102013015942B4 (de) Halbleiterbrückenschaltung und Verfahren zur Herstellung einer Halbleiterbrückenschaltung
DE102013103085B4 (de) Mehrfachchip-Leistungshalbleiterbauteil
DE102014103773B4 (de) Mehrchip-Halbleiter-Leistungsbauelement und Verfahren zu seiner Herstellung
DE102012214901B4 (de) Halbleiteranordnung mit einer Diffusionslotschicht auf einer gesinterten Silberschicht und Verfahren zu deren Herstellung
DE102006037118B3 (de) Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben
DE102014008587B4 (de) Leistungs-Halbleiterschaltung
AT504250A2 (de) Halbleiterchip-packung und verfahren zur herstellung derselben
DE102014221636B4 (de) Halbleitermodul und Verfahren zum Herstellen desselben
DE102014113238A1 (de) Elektronische Leistungsvorrichtung und Verfahren zur Herstellung einer elektronischen Leistungsvorrichtung
DE112008001657T5 (de) Integriertes Leistungsbauelementgehäuse und Modul mit zweiseitiger Kühlung und Verfahren zur Herstellung
DE102016206542B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102007049481A1 (de) Halbleiterbauelement und Verfahren zur Herstellung des Halbleiterbauelements
DE102015122259B4 (de) Halbleitervorrichtungen mit einer porösen Isolationsschicht
DE112019005011T5 (de) Halbleiterbauteil und verfahren zur herstellung eines halbleiterbauteils
DE102019210172A1 (de) Halbleitervorrichtung, Leistungswandler, Verfahren zum Herstellen einer Halbleitervorrichtung und Verfahren zum Herstellen eines Leistungswandlers
DE102009026480A1 (de) Modul mit einer gesinterten Fügestelle
DE112018001741T5 (de) Halbleiteranordnung Verfahren zu dessen Herstellung undLeistungswandlervorrichtung
DE112018001769B4 (de) Leistungsmodul und Herstellungsverfahren des Leistungsmoduls
DE102007036841A1 (de) Halbleiterbauteil mit Halbleiterchip und Verfahren zu dessen Herstellung
WO2017157680A1 (de) Halbleitermodul und verfahren zu seiner herstellung
DE10157362B4 (de) Leistungsmodul und Verfahren zu seiner Herstellung
DE102013213135B3 (de) Verfahren zum Weichlöten von Halbleiterchips auf Substrate und Verfahren zum Herstellen eines Leistungshalbleitermoduls
DE102020204406A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
EP4118681B1 (de) Leistungshalbleitermodul mit zumindest einem leistungshalbleiterelement

Legal Events

Date Code Title Description
NENP Non-entry into the national phase

Ref country code: DE

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17708747

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 17708747

Country of ref document: EP

Kind code of ref document: A1