WO2017154189A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2017154189A1
WO2017154189A1 PCT/JP2016/057712 JP2016057712W WO2017154189A1 WO 2017154189 A1 WO2017154189 A1 WO 2017154189A1 JP 2016057712 W JP2016057712 W JP 2016057712W WO 2017154189 A1 WO2017154189 A1 WO 2017154189A1
Authority
WO
WIPO (PCT)
Prior art keywords
terminal
main body
semiconductor device
conductor
electronic element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2016/057712
Other languages
English (en)
French (fr)
Inventor
悦宏 神山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to PCT/JP2016/057712 priority Critical patent/WO2017154189A1/ja
Priority to US15/513,396 priority patent/US10453781B2/en
Priority to CN201680003084.1A priority patent/CN107408553B/zh
Priority to JP2016571441A priority patent/JP6255116B1/ja
Priority to NL2018505A priority patent/NL2018505B1/en
Publication of WO2017154189A1 publication Critical patent/WO2017154189A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/481—Leadframes for devices being provided for in groups H10D8/00 - H10D48/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H10W70/424—Cross-sectional shapes
    • H10W70/427—Bent parts
    • H10W70/429—Bent parts being the outer leads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/461—Leadframes specially adapted for cooling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/464—Additional interconnections in combination with leadframes
    • H10W70/465—Bumps or wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/464—Additional interconnections in combination with leadframes
    • H10W70/466—Tape carriers or flat leads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/811—Multiple chips on leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07552—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in structures or sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/521—Structures or relative sizes of bond wires
    • H10W72/527—Multiple bond wires having different sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H10W72/5475—Dispositions of multiple bond wires multiple bond wires connected to common bond pads at both ends of the wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/60—Strap connectors, e.g. thick copper clips for grounding of power devices
    • H10W72/651—Materials of strap connectors
    • H10W72/652—Materials of strap connectors comprising metals or metalloids, e.g. silver
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/871—Bond wires and strap connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/926—Multiple bond pads having different sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/761—Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors
    • H10W90/766—Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors between a chip and a stacked lead frame, conducting package substrate or heat sink

Definitions

  • the present invention relates to a semiconductor device.
  • Japanese Patent No. 5067679 discloses a semiconductor device having a power supply terminal, an output terminal, and a ground terminal.
  • a predetermined terminal functions as a power supply terminal, and another terminal functions as an output terminal. For this reason, a predetermined terminal functions as a power supply terminal and another terminal functions as an output terminal, and these cannot be appropriately changed.
  • the present invention has been made from such a viewpoint, and provides a semiconductor device capable of appropriately selecting a terminal functioning as a power supply terminal and a terminal functioning as an output terminal.
  • a semiconductor device includes: A plurality of first conductor portions having a first terminal, a first main body unit integrated with the first terminal, and a first electronic element provided on the first main body unit; A plurality of second conductor portions having a second terminal, a second body portion integrated with the second terminal, and a second electronic element provided on the second body portion; A sealing portion covering upper surfaces of the first conductor portion and the second conductor portion; With The first conductor portion and the second conductor portion are connected, By changing the connection mode of the first conductor part and the second conductor part, when the first terminal is used as a power supply terminal, the second terminal becomes an output terminal, and the second terminal is used as a power supply terminal. In this case, the usage mode of the first terminal and the second terminal can be selected so that the first terminal becomes an output terminal.
  • the back surfaces of the first conductor part and the second conductor part may be exposed from the sealing part.
  • the first main body and the second main body may be substantially L-shaped when viewed from the back side.
  • Each of the plurality of first main body portions has the same shape when viewed from the back side
  • Each of the plurality of second main body portions may have the same shape when viewed from the back side.
  • the area of the portion exposed from the sealing portion of the first main body and the area of the portion exposed from the sealing portion of the second main body are substantially the same. It may be.
  • the first electronic element and the second body part may be connected by a connector, or the second electronic element and the first body part may be connected by a connector.
  • the plurality of connectors may have the same length.
  • a semiconductor device includes: A third conductor having a third terminal and a third main body integrated with the third terminal; The third conductor portion may be directly connected to the first electronic element or the second power supply element.
  • the third terminal may be a ground terminal.
  • the first terminal and the second terminal are bent to the surface side,
  • the first body part, the second body part, the unbent part of the first terminal, and the unbent part of the second terminal may be flush with each other on the back side.
  • the plurality of first electronic elements and the plurality of second electronic elements may be evenly arranged.
  • the connection mode of the first conductor portion and the second conductor portion when the first terminal is used as the power supply terminal, the second terminal becomes the output terminal, and the second terminal becomes the power supply terminal.
  • the usage mode of the first terminal and the second terminal can be selected so that the first terminal becomes the output terminal. For this reason, a terminal functioning as a power supply terminal and a terminal functioning as an output terminal can be appropriately selected.
  • FIG. 1 is a perspective view of a semiconductor device according to an embodiment of the present invention as viewed from the surface side.
  • FIG. 2 is a perspective view of the semiconductor device according to the embodiment of the present invention as seen from the back side.
  • FIG. 3 is an upper plan view showing a connection mode in the semiconductor device according to the first mode of the embodiment of the present invention.
  • FIG. 4 is an upper plan view showing a connection mode in the semiconductor device according to the second mode of the embodiment of the present invention.
  • FIG. 5 is a circuit diagram of the semiconductor device according to the first aspect of the embodiment of the present invention.
  • FIG. 6 is a circuit diagram of the semiconductor device according to the second mode of the embodiment of the present invention.
  • FIG. 7 is a lower plan view showing the back surface of the semiconductor device according to the embodiment of the present invention.
  • FIG. 8 is a side sectional view showing a state in which the semiconductor device according to the embodiment of the present invention is placed in the recess of the housing.
  • FIG. 9 is an upper plan view showing a connection mode in a semiconductor device according to a modified example (mode using a connector) of the first mode of the embodiment of the present invention.
  • FIG. 10 is an upper plan view showing a connection mode in a semiconductor device according to a modified example (mode using a connector) of the second mode of the embodiment of the present invention.
  • the semiconductor device includes a plurality of first conductor portions 10, a plurality of second conductor portions 20, and upper surfaces of the first conductor portions 10 and the second conductor portions 20. And a sealing portion 50 for covering.
  • the first conductor portion 10 includes a first terminal 11, a first main body portion 12 integrated with the first terminal 11, and a first body portion 12 provided on the first main body portion 12.
  • the second conductor part 20 includes a second terminal 21, a second main body part 22 integrated with the second terminal 21, and a second electronic element 25 provided on the second main body part 22. Yes.
  • the 1st main-body part 12 and the 2nd main-body part 22 consist of copper alloys etc., for example, and the tin plating process, the nickel plating process, etc. may be given to the whole surface or part.
  • An epoxy resin or the like may be used as the sealing unit 50.
  • a power semiconductor device may be used as the semiconductor device of the present embodiment.
  • a MOSFET may be used as the first electronic element 15 and the second electronic element 25 for example.
  • Circuit diagrams of the semiconductor device according to the present embodiment are as shown in FIGS. 5 and 6, for example. 5 and 6, the first electronic element 15 and the second electronic element 25 are MOSFETs.
  • the drain of the MOSFET that is the first electronic element 15 is on the first body 12 side.
  • the source is located on the opposite side of the first main body 12 (the front side of the paper in FIG. 3), and the drain of the MOSFET as the second electronic element 25 is on the second main body 22 side.
  • the source is located on the side opposite to the second main body 22 (the front side in FIG. 3).
  • the source of the MOSFET which is the first electronic element 15 is located on the first main body 12 side (the front side in FIG. 4), and the drain is on the opposite side of the first main body 12 (the paper in FIG. 4).
  • the source of the MOSFET which is the second electronic element 25 is located on the second main body 22 side (the front side of the drawing in FIG. 4), and the drain is on the opposite side of the second main body 22 (the drawing of FIG. 4). Located on the back side.
  • the first conductor portion 10 and the second conductor portion 20 are connected.
  • the first conductor portion 10 and the second conductor portion 20 may be connected by a wire 61 as shown in FIGS. 3 and 4, or may be connected by a connector 62 as shown in FIGS. 9 and 10.
  • the first electronic element 15 and the second main body 22 may be connected by a wire 61, or as shown in FIG.
  • One body portion 12 may be connected by a wire 61.
  • the first electronic element 15 and the second main body 22 may be connected by a connector 62, or as shown in FIG. 10, the second electronic element 25 and the first main body 12 May be connected by a connector 62.
  • the connector 62 for example, a copper clip can be used, and as the wire 61, for example, an aluminum wire can be used. Note that the amount of current flowing can be increased by using the connector 62.
  • the second terminal 21 is an output terminal (see FIG. 5), and when the second terminal 21 is used as a power supply terminal, the first terminal 11 is an output terminal (see FIG. 5). 6), the usage mode of the first terminal 11 and the second terminal 21 can be selected.
  • the back surfaces of the first conductor portion 10 and the second conductor portion 20 may be exposed from the sealing portion 50. Under the present circumstances, although the back surface of the 1st conductor part 10 and the 2nd conductor part 20 may be partially exposed from the sealing part 50, as shown in FIG.2 and FIG.7, you may expose completely.
  • the first conductor portion 10 and the second conductor portion 20 exposed in this manner may be placed on the housing 95 via a heat dissipation sheet 90, a heat dissipation adhesive, or the like, as shown in FIG. .
  • “back surface” means the side shown in FIG. 7, and “front surface” means the opposite side to “back surface”.
  • the first main body 12 and the second main body 22 may be substantially L-shaped when viewed from the back side.
  • the “substantially L-shaped” means a portion extending in the vertical direction in FIG. 7 (hereinafter also referred to as “vertical bar portion”) and a portion extending in the left-right direction in FIG. .) May exist, corners may be rounded, or small protrusions may be provided.
  • each of the plurality of first main body portions 12 may have the same shape when viewed from the back surface.
  • each of the plurality of second main body portions 22 may have the same shape.
  • each of the plurality of first main body portions 12 and the plurality of second main body portions 22 may have the same shape.
  • the area of the first main body portion 12 exposed from the sealing portion 50 and the area of the second main body portion 22 exposed from the sealing portion 50 are It may be substantially the same. Further, in this case, when viewed from the back surface side, the area of the portion exposed from the back surface of the sealing portion 50 with respect to the first terminal 11 and the first body portion 12, and the second terminal 21 and the second body. The area of the portion exposed from the back surface of the sealing portion 50 with respect to the portion 22 may be substantially the same. In the present embodiment, the “area” is “substantially the same” means that the area is within ⁇ 10% of the entire area.
  • the portion exposed from the back surface of the first main body portion 12 When the area is “A1” and the area of the portion exposed from the back surface of the second main body portion 22 is “A2”, A2 ⁇ 0.9 ⁇ A1 ⁇ A2 ⁇ 1.1. means.
  • the area A1 of the portion exposed from the back surface of the first main body portion 12 is larger than the area A2 of the portion exposed from the back surface of the second main body portion 22.
  • the semiconductor device according to the present embodiment further includes a third conductor portion 30 having a third terminal 31 and a third main body portion 32 integrated with the third terminal 31. You may have.
  • the third conductor portion 30 may be directly connected to the first electronic element 15 as shown in FIGS. 4 and 10 or directly connected to the second electronic element 25 as shown in FIGS. 3 and 9. May be.
  • the third terminal 31 may be a ground terminal.
  • the first terminal 11 is used as an input terminal by connecting the first electronic element 15 to the second body 22 and connecting the second electronic element 25 to the third terminal 31.
  • the second terminal 21 can be used as an output terminal
  • the third terminal 31 can be used as a ground terminal (see FIG. 5).
  • the second electronic element 25 is connected to the first main body portion 12, and the first electronic element 15 is connected to the third terminal 31, whereby the second terminal 21 is connected to the input terminal.
  • the first terminal 11 can be used as an output terminal
  • the third terminal 31 can be used as a ground terminal (see FIG. 6).
  • the semiconductor device of the present embodiment may have control terminals 41 and 42.
  • two control terminals 41 and 42 are used, and each control terminal 41 and 42 is connected to the electronic elements 15 and 16. That is, the first control terminal 41 is connected to the first electronic element 15 by the wire 61 and is used to control the first electronic element 15.
  • the second control terminal 42 is connected to the second electronic element 25 with a wire 61 and is used to control the second electronic element 25.
  • each of the first terminal 11, the second terminal 21, and the third terminal 31 may be bent to the surface side (sealing portion 50 side).
  • the height H of the terminal when bent is, for example, 5 to 15 mm (typically about 10 mm), and the thickness D1 of the sealing portion 50 is 2 to 5 mm (typically 3.5 mm).
  • the thickness D2 of each terminal is 0.3 to 0.9 mm (typically about 0.6 mm).
  • the length L1 (see FIG. 7) in the longitudinal direction of the semiconductor device is 40 mm to 50 mm (typically 44 mm), and the length in the short direction of the semiconductor device (the length between the bent portions of the terminals) L2 is 15 mm. ⁇ 25 mm (typically 20 mm).
  • the first terminal 11 is not bent, the first main body 12, the second terminal 21 is not bent, the second main body 22, and the third terminal 31 is bent.
  • the part which is not bent, the third main body 32, the part where the first control terminal 41 is not bent and the part where the second control terminal 42 is not bent are flush with each other. For this reason, as described above, when the semiconductor device is placed on the heat dissipation sheet 90 (see FIG. 8), all of these can be brought into contact with the heat dissipation sheet 90.
  • the first body 12 the second terminal 21 is not bent, the second body 22, the third terminal 31 is not bent, the third body 32, when the unbent portion of the first control terminal 41 and the unbent portion of the second control terminal 42 are completely exposed, all of them can be brought into contact with the heat dissipation sheet 90. This is advantageous in that a higher heat dissipation effect can be realized.
  • the semiconductor device of this embodiment may be a three-phase bridge circuit.
  • One of the three output terminals may be connected to the U-phase coil, another one may be connected to the V-phase coil, and the remaining one may be connected to the W-phase coil.
  • the drain of the MOSFET that is the first electronic element 15 is connected to the power supply line side
  • the source is connected to the drain of the MOSFET that is the second electronic element 25
  • the source of this MOSFET is the ground. It is connected to the.
  • the connection point of the 1st electronic element 15 and the 2nd electronic element 25 is connected to the U phase coil of the motor, the V phase coil, or the W phase coil.
  • the drain of the MOSFET that is the second electronic element 25 is connected to the power supply line side, the source is connected to the drain of the MOSFET that is the first electronic element 15, and the source of the MOSFET is connected to the ground. Yes.
  • a connection point between the second electronic element 25 and the first electronic element 15 is connected to a U-phase coil, a V-phase coil, or a W-phase coil of the motor.
  • the connection mode between the first conductor portion 10 and the second conductor portion 20 when the first terminal 11 is used as a power supply terminal, the second terminal 21 becomes an output terminal (see FIG. 5), when the second terminal 21 is used as a power supply terminal, the first terminal 11 becomes an output terminal (see FIG. 6), and the usage mode of the first terminal 11 and the second terminal 21 can be selected. Yes. For this reason, a terminal functioning as a power supply terminal and a terminal functioning as an output terminal can be appropriately selected.
  • a terminal functioning as a power supply terminal and a terminal functioning as an output terminal can be appropriately selected, assembly of the entire device such as a controller including a semiconductor device can be facilitated, and productivity can be improved.
  • the semiconductor device of this Embodiment is a power module, it will be connected with a control module. Since a terminal functioning as a power supply terminal and a terminal functioning as an output terminal can be appropriately selected as in the present embodiment, the degree of freedom of patterning of the control module can be increased.
  • the manufacturing cost can be reduced.
  • the manufacturing cost can be further reduced.
  • first conductor portion 10 and the second conductor portion 20 are exposed (particularly completely) as described above, a plurality of first conductors are used in order to prevent the sealing portion 50 from coming out. It is more advantageous that the first conductor portion 10 or the second conductor portion 20 is not integrated with the portion 10 or the plurality of second conductor portions 20, but is integrated. However, in the present embodiment, each of the first conductor portion 10 and the second conductor portion 20 is not separated into an integral shape, but is individually separated. With such a separated aspect, as described above, a terminal functioning as a power supply terminal and a terminal functioning as an output terminal can be appropriately selected.
  • the lead frame is only connected by a tie bar before cutting, and the first conductor portion 10, the second conductor portion 20, the third conductor portion 30, the first control terminal 41, and the first control terminal 41 are connected.
  • Each of the two control terminals 42 is basically a disjoint member.
  • the configuration in which the first conductor portion 10 is integrated or the configuration in which the second conductor portion 20 is integrated may be affected by high frequencies or the like (noise or the like) in other phases.
  • high frequencies or the like noise or the like
  • by adopting a mode in which each first conductor portion 10 and each second conductor portion 20 are separated as in the present embodiment it is less likely to be affected by high frequencies (noise, etc.) in other phases. It is also beneficial in that it can.
  • the plurality of electronic elements 15 and 25 can be evenly radiated by arranging them evenly.
  • the electronic elements 15 and 25 can be mounted quickly, and productivity can be increased.
  • “Equal” in the present embodiment means that the distance between the plurality of first electronic elements 15 has the same value, the distance between the plurality of second electronic elements 25 has the same value, and the longitudinal direction of the semiconductor device (FIG.
  • a plurality of first electronic elements 15 are arranged on one side (upper side in FIGS. 3 and 4) from the center line extending in the horizontal direction 3 and FIG. 4 and on the other side (lower side in FIGS. 3 and 4).
  • a plurality of second electronic elements 25 are arranged, and the first electronic element 15 and the second electronic element 25 are nested.
  • first electronic elements 15 are arranged at equal intervals in the left-right direction above the center line in the longitudinal direction of the semiconductor device in FIGS. 3 and 4.
  • second electronic elements 25 are arranged at equal intervals in the left-right direction below the center line in the longitudinal direction in FIGS. This means that the electronic element 15 and the second electronic element 25 are arranged in a nested state.
  • the wire 61 when the wire 61 is employed, it is beneficial in that the wires 61 can be efficiently connected by arranging the plurality of electronic elements 15 and 25 evenly. It is.
  • the connector 62 such as a clip
  • the types of the connector 62 to be prepared are reduced. Can do.
  • the length of the child 62 can be made substantially the same.
  • the length can be approximately the same length.
  • the type of the connector 62 prepared in advance can be made one. Further, it is also advantageous in that the amount of current flowing through each connector 62 can be made substantially the same value by using one type of connector 62 to be used.
  • first main body 12 and the second main body 22 are configured so as to have a substantially L shape when viewed from the back side
  • other terminals can be provided in a substantially L-shaped blank portion.
  • the third terminal 31 can be provided on the left side of the vertical bar portion of the first main body portion 12, and the vertical bar portion of the second main body portion 22.
  • a second control terminal 42 can be provided on the right side of the second control terminal 42.
  • the length of the horizontal bar portion of the second main body portion 22 is shorter than the length of the horizontal bar portion of the first main body portion 12,
  • the first control terminal 41 can also be provided on the right side of the second main body 22.
  • the 1st terminal 11 and the 2nd terminal 21 it is advantageous in that it can have the same electrical characteristics and can be combined with the heat dissipation characteristics. That is, when the first terminal 11 functions as a power supply terminal and the second terminal 21 functions as an output terminal, and when the first terminal 11 functions as an output terminal and the second terminal 21 functions as a power supply terminal. Are advantageous in that they can have the same electrical characteristics and heat dissipation characteristics.
  • the first electronic element 15 is connected to the second main body portion 22, and the second electronic element 25 is connected to the third terminal 31, thereby inputting the first terminal 11.
  • the second terminal 21 can be used as an output terminal, and the third terminal 31 can be used as a ground terminal.
  • the second electronic element 25 is connected to the first main body portion 12, and the first electronic element 15 is connected to the third terminal 31, whereby the second terminal 21 is connected to the input terminal.
  • the first terminal 11 can be used as an output terminal
  • the third terminal 31 can be used as a ground terminal. Therefore, in any case, the current input from one side of the semiconductor device in the short direction (the upper side in FIG. 3 and the lower side in FIG.

Landscapes

  • Inverter Devices (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

　半導体装置は、複数の第一導体部１０と、複数の第二導体部２０と、前記第一導体部１０及び前記第二導体部２０の上面を覆う封止部５０と、を備えている。前記第一導体部１０と前記第二導体部２０とは接続されている。前記第一導体部１０の第一端子１１を電源端子として利用する場合には前記第二導体部２０の第二端子２１が出力端子となり、前記第二端子２１を電源端子として利用する場合には前記第一端子１１が出力端子となるよう、前記第一端子１１及び前記第二端子２１の利用態様を選択できる。

Description

半導体装置
　本発明は、半導体装置に関する。
　従来から、自動車等の乗り物に用いられるインバータ回路やリレー回路に使用される半導体装置が知られている。特許第５０６７６７９号では、電源端子、出力端子及びグランド端子を有する半導体装置が開示されている。
　特許第５０６７６７９号に開示されているように従来から存在する半導体装置では、予め定まった端子が電源端子として機能し、別の端子が出力端子として機能している。このため、予め決まった端子が電源端子として機能し、別の端子が出力端子として機能しており、これらを適宜変更することはできなかった。
　本発明はこのような観点からなされたものであり、電源端子として機能する端子と、出力端子として機能する端子とを適宜選択できる半導体装置を提供する。
　本発明による半導体装置は、
　第一端子と、前記第一端子と一体になった第一本体部と、前記第一本体部上に設けられた第一電子素子と、を有する複数の第一導体部と、
　第二端子と、前記第二端子と一体になった第二本体部と、前記第二本体部上に設けられた第二電子素子と、を有する複数の第二導体部と、
　前記第一導体部及び前記第二導体部の上面を覆う封止部と、
　を備え、
　前記第一導体部と前記第二導体部とが接続され、
　前記第一導体部と前記第二導体部の接続態様を変えることで、前記第一端子を電源端子として利用する場合には前記第二端子が出力端子となり、前記第二端子を電源端子として利用する場合には前記第一端子が出力端子となるよう、前記第一端子及び前記第二端子の利用態様を選択できる。
　本発明による半導体装置において、
　前記第一導体部及び前記第二導体部の裏面は前記封止部から露出してもよい。
　本発明による半導体装置において、
　前記第一本体部及び前記第二本体部は裏面側から見たときに略Ｌ字形状となってもよい。
　本発明による半導体装置において、
　裏面側から見たときに複数の前記第一本体部の各々は同じ形状であり、
　裏面側から見たときに複数の前記第二本体部の各々は同じ形状であってもよい。
　本発明による半導体装置において、
　裏面側から見たときに、前記第一本体部の前記封止部から露出している部分の面積と、前記第二本体部の前記封止部から露出している部分の面積とは略同一であってもよい。
　本発明による半導体装置において、
　前記第一電子素子と前記第二本体部とは接続子で接続される、又は、前記第二電子素子と前記第一本体部とは接続子で接続されてもよい。
　本発明による半導体装置において、
　複数の前記接続子の長さが同一であってもよい。
　本発明による半導体装置は、
　第三端子と、前記第三端子と一体になった第三本体部と、を有する第三導体部をさらに備え、
　前記第三導体部は、前記第一電子素子又は前記第二電源素子と直接接続されてもよい。
　本発明による半導体装置において、
　前記第三端子はグランド端子であってもよい。
　本発明による半導体装置において、
　前記第一端子及び前記第二端子は表面側に屈曲されており、
　前記第一本体部、前記第二本体部、前記第一端子の屈曲されていない部分及び第二端子の屈曲されていない部分は裏面側で面一となってもよい。
　本発明による半導体装置において、
　表面側から見たときに複数の前記第一電子素子及び複数の前記第二電子素子が均等に配列されてもよい。
　本発明によれば、第一導体部と第二導体部の接続態様を変えることで、第一端子を電源端子として利用する場合には第二端子が出力端子となり、第二端子を電源端子として利用する場合には第一端子が出力端子となるよう、第一端子及び第二端子の利用態様を選択できるようになっている。このため、電源端子として機能する端子と、出力端子として機能する端子とを適宜選択できる。
図１は、本発明の実施の形態による半導体装置を表面側から見た斜視図である。 図２は、本発明の実施の形態による半導体装置を裏面側から見た斜視図である。 図３は、本発明の実施の形態の第１の態様による半導体装置における接続態様を示した上方平面図である。 図４は、本発明の実施の形態の第２の態様による半導体装置における接続態様を示した上方平面図である。 図５は、本発明の実施の形態の第１の態様による半導体装置における回路図である。 図６は、本発明の実施の形態の第２の態様による半導体装置における回路図である。 図７は、本発明の実施の形態による半導体装置の裏面を示した下方平面図である。 図８は、本発明の実施の形態による半導体装置が筐体の凹部に載置された態様を示した側方断面図である。 図９は、本発明の実施の形態の第１の態様の変形例（接続子を利用した態様）による半導体装置における接続態様を示した上方平面図である。 図１０は、本発明の実施の形態の第２の態様の変形例（接続子を利用した態様）による半導体装置における接続態様を示した上方平面図である。
実施の形態
《構成》
　図１及び図２に示すように、本実施の形態の半導体装置は、複数の第一導体部１０と、複数の第二導体部２０と、第一導体部１０及び第二導体部２０の上面を覆う封止部５０と、を有している。図３及び図４に示すように、第一導体部１０は、第一端子１１と、第一端子１１と一体になった第一本体部１２と、第一本体部１２上に設けられた第一電子素子１５と、を有している。第二導体部２０は、第二端子２１と、第二端子２１と一体になった第二本体部２２と、第二本体部２２上に設けられた第二電子素子２５と、を有している。第一本体部１２及び第二本体部２２は、例えば、銅合金等からなり、全面又は部分的にスズめっき処理やニッケルめっき処理等が施されていてもよい。封止部５０としてはエポキシ樹脂等を用いてもよい。
　本実施の形態の半導体装置としては、例えばパワー半導体装置を用いてもよい。第一電子素子１５及び第二電子素子２５としては、例えばＭＯＳＦＥＴを用いてもよい。本実施の形態による半導体装置の回路図は例えば図５及び図６に示すようになっている。図５及び図６に示す態様では第一電子素子１５及び第二電子素子２５がＭＯＳＦＥＴであり、図５に示す場合には、第一電子素子１５であるＭＯＳＦＥＴのドレインが第一本体部１２側（図３の紙面裏側）に位置しソースが第一本体部１２と反対側（図３の紙面表側）に位置し、また、第二電子素子２５であるＭＯＳＦＥＴのドレインが第二本体部２２側（図３の紙面裏側）に位置しソースが第二本体部２２と反対側（図３の紙面表側）に位置する。図６に示す場合には、第一電子素子１５であるＭＯＳＦＥＴのソースが第一本体部１２側（図４の紙面表側）に位置しドレインが第一本体部１２と反対側（図４の紙面裏側）に位置し、また、第二電子素子２５であるＭＯＳＦＥＴのソースが第二本体部２２側（図４の紙面表側）に位置しドレインが第二本体部２２と反対側（図４の紙面裏側）に位置する。
　第一導体部１０と第二導体部２０とは接続されている。第一導体部１０と第二導体部２０とは、図３及び図４に示すようにワイヤ６１によって接続されてもよいが、図９及び図１０に示すように接続子６２によって接続されてもよい。より具体的には、図３に示すように、第一電子素子１５と第二本体部２２とがワイヤ６１で接続されてもよいし、図４に示すように、第二電子素子２５と第一本体部１２とがワイヤ６１で接続されてもよい。図９に示すように、第一電子素子１５と第二本体部２２とが接続子６２で接続されてもよいし、図１０に示すように、第二電子素子２５と第一本体部１２とが接続子６２で接続されてもよい。なお、接続子６２としては例えば銅クリップを用いることができ、ワイヤ６１としては例えばアルミワイヤを用いることができる。なお、接続子６２を用いることで流れる電流量を上げることができる。
　第一端子１１を電源端子として利用する場合には第二端子２１が出力端子となり（図５参照）、第二端子２１が電源端子として利用する場合には第一端子１１が出力端子となり（図６参照）、第一端子１１及び第二端子２１の利用態様を選択できるようになっている。
　第一導体部１０及び第二導体部２０の裏面は封止部５０から露出してもよい。この際、第一導体部１０及び第二導体部２０の裏面は封止部５０から部分的に露出してもよいが、図２及び図７に示すように、完全に露出してもよい。このように露出された第一導体部１０及び第二導体部２０は、図８に示すように、放熱シート９０、放熱性の接着剤等を介して筐体９５上に載置されてもよい。なお、本実施の形態において、「裏面」とは図７に示す側のことを意味し、「表面」とは「裏面」と反対側のことを意味する。
　図７に示すように、第一本体部１２及び第二本体部２２は裏面側から見たときに略Ｌ字形状となってもよい。なお、「略Ｌ字形状」とは、図７における上下方向に延びた部分（以下「縦棒部分」とも言う。）と図７における左右方向に延びた部分（以下「横棒部分」とも言う。）とが存在していればたり、角部が丸みを帯びていてもよいし、小さな突出部等が設けられてもよい。
　図７に示すように裏面から見たときに、複数の第一本体部１２の各々は同じ形状であってもよい。また、同様に、裏面から見たときに、複数の第二本体部２２の各々は同じ形状であってもよい。なお、裏面から見たときに、複数の第一本体部１２及び複数の第二本体部２２の各々が同じ形状であってもよい。
　図７に示すように裏面側から見たときに、封止部５０から露出している第一本体部１２の面積と、封止部５０から露出している第二本体部２２の面積とは略同一であってもよい。また、この場合には、裏面側から見た場合に、第一端子１１及び第一本体部１２に関して封止部５０の裏面から露出している部分の面積と、第二端子２１及び第二本体部２２に関して封止部５０の裏面から露出している部分の面積とが略同一となってもよい。なお、本実施の形態において「面積」が「略同一」とは、全体の面積の±１０％の範囲内にある場合を意味し、例えば第一本体部１２の裏面から露出している部分の面積が「Ａ１」であり、第二本体部２２の裏面から露出している部分の面積が「Ａ２」である場合には、Ａ２×０．９≦Ａ１≦Ａ２×１．１となることを意味する。なお、図７に示す態様では、第一本体部１２の裏面から露出している部分の面積Ａ１が第二本体部２２の裏面から露出している部分の面積Ａ２よりも大きくなっている。
　図３及び図４に示すように、本実施の形態の半導体装置は、第三端子３１と、第三端子３１と一体になった第三本体部３２と、を有する第三導体部３０をさらに有してもよい。第三導体部３０は、図４及び図１０に示すように、第一電子素子１５と直接接続されてもよいし、図３及び図９に示すように、第二電子素子２５と直接接続されてもよい。なお、第三端子３１はグランド端子であってもよい。
　図３及び図９に示すように、第一電子素子１５を第二本体部２２に接続し、第二電子素子２５を第三端子３１に接続することで、第一端子１１を入力端子として用い、第二端子２１を出力端子とし、第三端子３１をグランド端子として用いることができる（図５参照）。他方、図４及び図１０に示すように、第二電子素子２５を第一本体部１２に接続し、第一電子素子１５を第三端子３１に接続することで、第二端子２１を入力端子として用い、第一端子１１を出力端子とし、第三端子３１をグランド端子として用いることができる（図６参照）。
　図３及び図４に示すように、本実施の形態の半導体装置は、制御端子４１，４２を有してもよい。図３及び図４に示す態様では、２つの制御端子４１，４２が用いられており、各制御端子４１，４２は電子素子１５，１６に接続されている。つまり、第一制御端子４１は第一電子素子１５にワイヤ６１で接続されており、第一電子素子１５を制御するために用いられる。第二制御端子４２は第二電子素子２５にワイヤ６１で接続されており、第二電子素子２５を制御するために用いられる。
　図１、図２及び図８に示すように、第一端子１１、第二端子２１及び第三端子３１の各々が表面側（封止部５０側）に屈曲されてもよい。屈曲された際の端子の高さＨ（図８参照）は例えば５～１５ｍｍ（典型的には１０ｍｍ程）であり、封止部５０の厚みＤ１は２～５ｍｍ（典型的には３．５ｍｍ程）であり、各端子の厚みＤ２は０．３～０．９ｍｍ（典型的には０．６ｍｍ程）である。半導体装置の長手方向の長さＬ１（図７参照）は４０ｍｍ～５０ｍｍ（典型的には４４ｍｍ）であり、半導体装置の短手方向の長さ（端子の屈曲部間の長さ）Ｌ２は１５ｍｍ～２５ｍｍ（典型的には２０ｍｍ）である。
　図２及び図７に示す態様では、第一端子１１の屈曲されていない部分、第一本体部１２、第二端子２１の屈曲されていない部分、第二本体部２２、第三端子３１の屈曲されていない部分、第三本体部３２、第一制御端子４１の屈曲されていない部分及び第二制御端子４２の屈曲されていない部分は、面一となっている。このため、前述したように、放熱シート９０（図８参照）上に半導体装置を載置した際に、これらの全てを放熱シート９０に接触させることができる。
　また、図２及び図７に示すように、第一本体部１２、第二端子２１の屈曲されていない部分、第二本体部２２、第三端子３１の屈曲されていない部分、第三本体部３２、第一制御端子４１の屈曲されていない部分及び第二制御端子４２の屈曲されていない部分が完全に露出している場合には、これらの全てを放熱シート９０に接触させることができるので、より高い放熱効果を実現できる点で有益である。
　図３乃至図６に示すように、本実施の形態の半導体装置は３相ブリッジ回路となっていてもよい。３つある出力端子のうちのいずれかがＵ相コイルに接続され、別の１つがＶ相コイルに接続され、残りの１つがＷ相コイルに接続されてもよい。
　より具体的には、図５において、第一電子素子１５であるＭＯＳＦＥＴのドレインが電源ライン側に接続され、ソースが第二電子素子２５であるＭＯＳＦＥＴのドレインに接続され、このＭＯＳＦＥＴのソースはグランドに接続されている。そして、第一電子素子１５と第二電子素子２５との接続点は、モータのＵ相コイル、Ｖ相コイル又はＷ相コイルに接続されている。
　また、図６において、第二電子素子２５であるＭＯＳＦＥＴのドレインが電源ライン側に接続され、ソースが第一電子素子１５であるＭＯＳＦＥＴのドレインに接続され、このＭＯＳＦＥＴのソースはグランドに接続されている。そして、第二電子素子２５と第一電子素子１５との接続点は、モータのＵ相コイル、Ｖ相コイル又はＷ相コイルに接続されている。
《作用・効果》
　次に、上述した構成からなる本実施の形態による作用・効果のうち、まだ説明していないものについて説明する。なお、「作用・効果」で説明するあらゆる態様を、上記構成で採用することができる。
　本実施の形態によれば、第一導体部１０と第二導体部２０の接続態様を変えることで、第一端子１１を電源端子として利用する場合には第二端子２１が出力端子となり（図５参照）、第二端子２１が電源端子として利用する場合には第一端子１１が出力端子となり（図６参照）、第一端子１１及び第二端子２１の利用態様を選択できるようになっている。このため、電源端子として機能する端子と、出力端子として機能する端子とを適宜選択できる。
　このように電源端子として機能する端子と出力端子として機能する端子とを適宜選択できることで、半導体装置を含むコントローラ等の装置全体の組み立てが容易になり、生産性を向上させることができる。なお、本実施の形態の半導体装置がパワーモジュールである場合には、制御モジュールと接続されることになる。本実施の形態のように電源端子として機能する端子と出力端子として機能する端子とを適宜選択できることで、制御モジュールのパターニングの自由度に高めることができる。
　第一導体部１０及び第二導体部２０の裏面は封止部５０から露出した態様を採用した場合には高い放熱効果を実現できる。特に、第一導体部１０及び第二導体部２０の裏面が封止部５０から完全に露出している態様を採用した場合には、第一導体部１０及び第二導体部２０の裏面の全てを例えば放熱シート９０（図８参照）等に接触させることができるので、より高い放熱効果を実現できる点で有益である。
　また、第一導体部１０及び第二導体部２０の裏面は封止部５０から露出した態様を採用した場合には、基板を設ける必要がなくなることから、製造コストを下げることができる。特に、第一導体部１０及び第二導体部２０の裏面が封止部５０から完全に露出している態様を採用した場合には、製造コストをより下げることができる。
　他方、このように第一導体部１０及び第二導体部２０の裏面を（特に完全に）露出させた場合には、封止部５０から抜け出にくいようにするためには、複数の第一導体部１０又は複数の第二導体部２０とはなっておらず、第一導体部１０又は第二導体部２０が一体形状となっている方が有益である。しかしながら、本実施の形態では、第一導体部１０及び第二導体部２０の各々をあえて一体形状とせずに、個別に分離した態様としている。このように分離した態様とすることで、前述したように、電源端子として機能する端子と出力端子として機能する端子とを適宜選択できるようにしている。なお、本実施の形態では、切断する前にはリードフレームがタイバーで繋がっているだけであり、第一導体部１０、第二導体部２０、第三導体部３０、第一制御端子４１及び第二制御端子４２の各々は基本的にはバラバラな部材となっている。
　３相ブリッジ回路において、第一導体部１０が一体となった構成又は第二導体部２０が一体形状となった構成では、他の相における高周波等（ノイズ等）の影響を受けることがある。この点、本実施の形態のように各第一導体部１０及び各第二導体部２０が分離された態様を採用することで、他の相における高周波等（ノイズ等）の影響を受けにくくすることができる点でも有益である。
　特に図３及び図４に示すように、複数の電子素子１５，２５を均等に配列することで均一に放熱させることができる。また、このように複数の電子素子１５，２５を均等に配列することで、電子素子１５，２５の実装を迅速に行うことができ、生産性を高めることができる。本実施の形態の「均等」とは、複数の第一電子素子１５の間の距離が同じ値となり、複数の第二電子素子２５の間の距離が同じ値となり、半導体装置の長手方向（図３及び図４の左右方向）に延びた中心線よりも一方側（図３及び図４の上方側）に複数の第一電子素子１５が配置され他方側（図３及び図４の下方側）に複数の第二電子素子２５が配置され、かつ、第一電子素子１５と第二電子素子２５とが入れ子状に配置されていることを意味している。一例としては、半導体装置の長手方向の中心線よりも図３及び図４の上側において左右方向で均等な間隔で複数（図３及び図４の態様では３つ）の第一電子素子１５が配置され、長手方向の中心線よりも図３及び図４の下側において左右方向で均等な間隔で複数（図３及び図４の態様では３つ）の第二電子素子２５が配置され、第一電子素子１５と第二電子素子２５とが入れ子状態に配置されているような態様を意味している。
　また、図３及び図４に示すように、ワイヤ６１を採用した場合には、複数の電子素子１５，２５を均等に配列することで、ワイヤ６１の接続も効率よく行うことができる点で有益である。
　クリップ等の接続子６２を用いた場合には、予め接続子６２を準備する必要があるが、複数の電子素子１５，２５を均等に配列することで、準備する接続子６２の種類を減らすことができる。一例として、図９に示す態様によれば、第一電子素子１５と第二本体部２２とを接続する接続子６２の長さと、第二電子素子２５と第三本体部３２とを接続する接続子６２の長さとを概ね同じ長さにすることができる。また、図１０に示す態様でも、第二電子素子２５と第一本体部１２とを接続する接続子６２の長さと、第一電子素子１５と第三本体部３２とを接続する接続子６２の長さとを概ね同じ長さにすることができる。このため、いずれの態様を採用しても、予め準備する接続子６２の種類を一種類にすることができる点で有益である。また、用いる接続子６２を一種類にすることで、各接続子６２に流れる電流の量を概ね同じ値にすることができる点でも有益である。
　第一本体部１２及び第二本体部２２が裏面側から見たときに略Ｌ字形状となった態様を採用した場合には、略Ｌ字形状の余白部分に他の端子を設けることができる点で有益である。具体的には、図３、図４、図９及び図１０においては、第一本体部１２の縦棒部分の左側に第三端子３１を設けることができ、第二本体部２２の縦棒部分の右側に第二制御端子４２を設けることができる。なお、図３、図４、図９及び図１０に示す態様では、第二本体部２２の横棒部分の長さが第一本体部１２の横棒部分の長さよりも短くなっているので、第二本体部２２の右側に第一制御端子４１を設けることもできるようになっている。
　裏面側から見たときに（図７参照）、複数の第一本体部１２の各々が同じ形状である場合には、各第一本体部１２に流れる電流の量を合致させる等の電気的特性を合わせることができ、また放熱特性を合わせることができる点で有益である。同様に、複数の第二本体部２２の各々が同じ形状である場合には、各第二本体部２２に流れる電流の量を合致させる等の電気的特性を合わせることができ、また放熱特性を合わせることができる点で有益である。
　また、裏面側から見たときに（図７参照）、複数の第一本体部１２及び複数の第二本体部２２の各々が同じ形状である場合には、第一端子１１と第二端子２１とを切り替えた場合で同じ電気的特性を持つことができ、また放熱特性を合わせることができる点で有益である。つまり、第一端子１１が電源端子として機能し第二端子２１が出力端子として機能している場合と、第一端子１１が出力端子として機能し第二端子２１が電源端子として機能している場合とで同じ電気的特性を持つことができ、また放熱特性を合わせることができる点で有益である。
　裏面側から見たときに、第一本体部１２の裏面から露出している部分の面積と第二本体部２２の裏面から露出している部分の面積とが略同一である場合には、これらが同じ放熱特性を持つことができる点で有益である。
　第三端子３１を設けた態様を採用した場合には、さらに一つの機能を追加することができる点で有益である。
　一例として、図３及び図９に示すように、第一電子素子１５を第二本体部２２に接続し、第二電子素子２５を第三端子３１に接続することで、第一端子１１を入力端子として用い、第二端子２１を出力端子とし、第三端子３１をグランド端子として用いることができる。他方、図４及び図１０に示すように、第二電子素子２５を第一本体部１２に接続し、第一電子素子１５を第三端子３１に接続することで、第二端子２１を入力端子として用い、第一端子１１を出力端子とし、第三端子３１をグランド端子として用いることができる。このため、いずれの場合にも、半導体装置の短手方向の一方側（図３の上側及び図４の下側）から入力された電流が半導体装置の短手方向の他方側（図３の下側及び図４の上側）に流れることができ、特許第５０６７６７９号で開示された構成のように、電流がＵターンしない。このため、配線長を抑えることができ、その結果、インピーダンス及びインダクタンスを低減できる。また、半導体装置を小型化することもできるし、低コスト化も可能となる。
　上述した各実施の形態の記載、変形例の記載及び図面の開示は、請求の範囲に記載された発明を説明するための一例に過ぎず、上述した実施の形態の記載又は図面の開示によって請求の範囲に記載された発明が限定されることはない。
１０　　　　第一導体部
１１　　　　第一端子
１２　　　　第一本体部
１５　　　　第一電子素子
２０　　　　第二導体部
２１　　　　第二端子
２２　　　　第二本体部
２５　　　　第二電子素子
３０　　　　第三導体部
３１　　　　第三端子
３２　　　　第三本体部
５０　　　　封止部
６１　　　　ワイヤ
６２　　　　接続子

Claims (11)

  1. 　第一端子と、前記第一端子と一体になった第一本体部と、前記第一本体部上に設けられた第一電子素子と、を有する複数の第一導体部と、
    　第二端子と、前記第二端子と一体になった第二本体部と、前記第二本体部上に設けられた第二電子素子と、を有する複数の第二導体部と、
    　前記第一導体部及び前記第二導体部の上面を覆う封止部と、
    　を備え、
    　前記第一導体部と前記第二導体部とは接続され、
    　前記第一導体部と前記第二導体部の接続態様を変えることで、前記第一端子を電源端子として利用する場合には前記第二端子が出力端子となり、前記第二端子を電源端子として利用する場合には前記第一端子が出力端子となるよう、前記第一端子及び前記第二端子の利用態様を選択できることを特徴とする半導体装置。
  2. 　前記第一導体部及び前記第二導体部の裏面は前記封止部から露出していることを特徴とする請求項１に記載の半導体装置。
  3. 　前記第一本体部及び前記第二本体部は裏面側から見たときに略Ｌ字形状となることを特徴とする請求項１又は２のいずれかに記載の半導体装置。
  4. 　裏面側から見たときに複数の前記第一本体部の各々は同じ形状であり、
    　裏面側から見たときに複数の前記第二本体部の各々は同じ形状であることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
  5. 　裏面側から見たときに、前記第一本体部の前記封止部から露出している部分の面積と、前記第二本体部の前記封止部から露出している部分の面積とは略同一であることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
  6. 　前記第一電子素子と前記第二本体部とは接続子で接続される、又は、前記第二電子素子と前記第一本体部とは接続子で接続されることを特徴とすることを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。
  7. 　複数の前記接続子の長さが同一であることを特徴とすることを特徴とする請求項６に記載の半導体装置。
  8. 　第三端子と、前記第三端子と一体になった第三本体部と、を有する第三導体部をさらに備え、
    　前記第三導体部は、前記第一電子素子又は前記第二電源素子と直接接続されることを特徴とする請求項１乃至７のいずれか１項に記載の半導体装置。
  9. 　前記第三端子はグランド端子であることを特徴とする請求項８に記載の半導体装置。
  10. 　前記第一端子及び前記第二端子は表面側に屈曲されており、
    　前記第一本体部、前記第二本体部、前記第一端子の屈曲されていない部分及び第二端子の屈曲されていない部分は裏面側で面一となっていることを特徴とする請求項１乃至９のいずれか１項に記載の半導体装置。
  11. 　表面側から見たときに複数の前記第一電子素子及び複数の前記第二電子素子が均等に配列されていることを特徴とする請求項１乃至１０のいずれか１項に記載の半導体装置。
PCT/JP2016/057712 2016-03-11 2016-03-11 半導体装置 Ceased WO2017154189A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
PCT/JP2016/057712 WO2017154189A1 (ja) 2016-03-11 2016-03-11 半導体装置
US15/513,396 US10453781B2 (en) 2016-03-11 2016-03-11 Semiconductor device
CN201680003084.1A CN107408553B (zh) 2016-03-11 2016-03-11 半导体装置
JP2016571441A JP6255116B1 (ja) 2016-03-11 2016-03-11 半導体装置
NL2018505A NL2018505B1 (en) 2016-03-11 2017-03-13 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/057712 WO2017154189A1 (ja) 2016-03-11 2016-03-11 半導体装置

Publications (1)

Publication Number Publication Date
WO2017154189A1 true WO2017154189A1 (ja) 2017-09-14

Family

ID=58737817

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/057712 Ceased WO2017154189A1 (ja) 2016-03-11 2016-03-11 半導体装置

Country Status (5)

Country Link
US (1) US10453781B2 (ja)
JP (1) JP6255116B1 (ja)
CN (1) CN107408553B (ja)
NL (1) NL2018505B1 (ja)
WO (1) WO2017154189A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL2021929A (en) * 2017-11-10 2019-05-15 Shindengen Electric Mfg Electronic module and method of manufacturing the same
EP3787019A4 (en) * 2018-04-25 2021-05-05 Mitsubishi Electric Corporation Shared base plate and semiconductor module provided with same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070267742A1 (en) * 2006-05-19 2007-11-22 Liang-Pin Tai Dual mosfet package
US20130032855A1 (en) * 2011-08-05 2013-02-07 Infineon Technologies Ag Semiconductor Arrangement
JP2014029944A (ja) * 2012-07-31 2014-02-13 Aisin Aw Co Ltd スイッチング素子ユニット

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008118067A (ja) * 2006-11-08 2008-05-22 Hitachi Ltd パワーモジュール及びモータ一体型コントロール装置
US8456141B2 (en) * 2007-06-11 2013-06-04 Alpha & Omega Semiconductor, Inc. Boost converter with integrated high power discrete FET and low voltage controller
JP2010199492A (ja) * 2009-02-27 2010-09-09 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP5099243B2 (ja) * 2010-04-14 2012-12-19 株式会社デンソー 半導体モジュール
JP5067679B2 (ja) 2010-05-21 2012-11-07 株式会社デンソー 半導体モジュール、および、それを用いた駆動装置
WO2012108011A1 (ja) * 2011-02-09 2012-08-16 三菱電機株式会社 パワー半導体モジュール
JP5569555B2 (ja) * 2012-05-17 2014-08-13 株式会社デンソー 配線部材、および、これを用いた半導体モジュール
JP5879233B2 (ja) * 2012-08-31 2016-03-08 日立オートモティブシステムズ株式会社 パワー半導体モジュール
ITTO20121081A1 (it) * 2012-12-14 2014-06-15 St Microelectronics Srl Componente elettronico di potenza normalmente spento
JP6020379B2 (ja) * 2013-08-02 2016-11-02 株式会社デンソー 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070267742A1 (en) * 2006-05-19 2007-11-22 Liang-Pin Tai Dual mosfet package
US20130032855A1 (en) * 2011-08-05 2013-02-07 Infineon Technologies Ag Semiconductor Arrangement
JP2014029944A (ja) * 2012-07-31 2014-02-13 Aisin Aw Co Ltd スイッチング素子ユニット

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL2021929A (en) * 2017-11-10 2019-05-15 Shindengen Electric Mfg Electronic module and method of manufacturing the same
US11227816B2 (en) 2017-11-10 2022-01-18 Shindengen Electric Manufacturing Co., Ltd. Electronic module with press hole to expose surface of a conductor
EP3787019A4 (en) * 2018-04-25 2021-05-05 Mitsubishi Electric Corporation Shared base plate and semiconductor module provided with same

Also Published As

Publication number Publication date
NL2018505A (en) 2017-09-20
CN107408553A (zh) 2017-11-28
NL2018505B1 (en) 2017-12-20
US10453781B2 (en) 2019-10-22
JPWO2017154189A1 (ja) 2018-03-15
US20180233437A1 (en) 2018-08-16
JP6255116B1 (ja) 2017-12-27
CN107408553B (zh) 2019-07-26

Similar Documents

Publication Publication Date Title
CN107004649B (zh) 电子部件搭载用散热基板
JP6160780B2 (ja) ３レベル電力変換装置
CN105580263B (zh) 电力转换装置
US9640470B2 (en) Semiconductor module
CN107004648A (zh) 电子部件搭载用散热基板
WO2015068565A1 (ja) 半導体装置
JP6560819B1 (ja) 電子モジュール及び電子モジュールの製造方法
JP2013507760A (ja) 自動車のための電力モジュール
JP6123722B2 (ja) 半導体装置
JP6255116B1 (ja) 半導体装置
JP6357596B1 (ja) 電子モジュール
JP2010192240A (ja) 半導体リレーモジュール付ワイヤハーネス
JP6179487B2 (ja) ３レベル電力変換装置の半導体モジュールユニット
JP6402280B2 (ja) 電子機器
US11227810B2 (en) Electronic module with a groove and press hole on the surface of a conductor
JP7031452B2 (ja) コンデンサ
CN107431066A (zh) 半导体装置
NL2020161B1 (en) Electronic module
JP4745925B2 (ja) 自動車用モータの制御用コネクタ一体型半導体モジュール
JP6510146B1 (ja) 電子モジュール
WO2018042659A1 (ja) 電子機器

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2016571441

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15513396

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16893516

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 16893516

Country of ref document: EP

Kind code of ref document: A1