WO2017124690A1 - 薄膜晶体管结构的制造方法 - Google Patents

薄膜晶体管结构的制造方法 Download PDF

Info

Publication number
WO2017124690A1
WO2017124690A1 PCT/CN2016/086219 CN2016086219W WO2017124690A1 WO 2017124690 A1 WO2017124690 A1 WO 2017124690A1 CN 2016086219 W CN2016086219 W CN 2016086219W WO 2017124690 A1 WO2017124690 A1 WO 2017124690A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
transparent
predetermined position
film transistor
pattern layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2016/086219
Other languages
English (en)
French (fr)
Inventor
史文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to US15/308,690 priority Critical patent/US9935182B2/en
Publication of WO2017124690A1 publication Critical patent/WO2017124690A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate

Definitions

  • the present invention relates to a method of fabricating a semiconductor structure, and more particularly to a method of fabricating a thin film transistor structure.
  • the present invention provides a method for fabricating a thin film transistor structure, which solves the problem of damage to a semiconductor channel caused by etching in the prior art, and increases the complexity of the process to increase the process cost.
  • a primary object of the present invention is to provide a method of fabricating a thin film transistor structure that can solve the problem of damaging a semiconductor channel by using a lift-off process while reducing the complexity of the process.
  • an embodiment of the present invention provides a method of fabricating a thin film transistor structure, wherein the method of fabricating the thin film transistor structure includes the steps of: providing a transparent substrate; forming a non-transparent gate pattern layer in the On the transparent substrate; covering a transparent gate insulating layer on the non-transparent gate pattern layer and the transparent substrate; forming a negative photoresist layer on the transparent gate insulating layer;
  • the pole pattern layer is a mask, providing an exposure light emitted from the transparent substrate toward a direction of the negative photoresist layer to self-align the negative photoresist layer; forming an oxide semiconductor layer Patterning the negative photoresist layer and the transparent gate insulating layer; removing the negative photoresist layer to simultaneously remove the oxide semiconductor layer on the negative photoresist layer; forming a photoresist pattern layer on the oxide semiconductor layer and the transparent gate insulating layer to expose a source predetermined position and a drain predetermined position; covering a metal layer
  • the transparent substrate is a transparent glass substrate.
  • the transparent substrate is a transparent flexible substrate.
  • the non-transparent gate pattern layer is formed by a photolithography mask method.
  • the transparent gate in the step of covering the transparent gate insulating layer on the non-transparent gate pattern layer and the transparent substrate, is formed by a physical vapor deposition method. Extremely insulating layer.
  • an embodiment of the present invention provides a method of fabricating a thin film transistor structure, wherein the method of fabricating the thin film transistor structure includes the steps of: providing a transparent substrate; forming a non-transparent gate pattern layer in the On the transparent substrate; covering a transparent gate insulating layer on the non-transparent gate pattern layer and the transparent substrate; forming a negative photoresist layer on the transparent gate insulating layer;
  • the pole pattern layer is a mask, providing an exposure light emitted from the transparent substrate toward a direction of the negative photoresist layer to self-align the negative photoresist layer; forming an oxide semiconductor layer Patterning the negative photoresist layer and the transparent gate insulating layer; removing the negative photoresist layer to simultaneously remove the oxide semiconductor layer on the negative photoresist layer; forming a photoresist pattern layer on the oxide semiconductor layer and the transparent gate insulating layer to expose a source predetermined position and a drain predetermined position; covering a metal layer
  • the transparent substrate is a transparent glass substrate.
  • the transparent substrate is a transparent flexible substrate.
  • the photoresist pattern layer is a positive photoresist or a negative photoresist.
  • the material of the non-transparent gate pattern layer comprises aluminum, molybdenum or copper.
  • the non-transparent gate pattern layer is formed by a photolithography mask method.
  • the transparent gate in the step of covering the transparent gate insulating layer on the non-transparent gate pattern layer and the transparent substrate, is formed by a physical vapor deposition method. Extremely insulating layer.
  • another embodiment of the present invention provides a method of fabricating a thin film transistor structure, wherein the method of fabricating the thin film transistor structure includes the steps of: providing a transparent substrate; forming a non-transparent gate pattern layer on On the transparent substrate; covering a transparent gate insulating layer on the non-transparent gate pattern layer and the transparent substrate; forming a negative photoresist layer on the transparent gate insulating layer;
  • the gate pattern layer is a mask, and provides an exposure light emitted from the transparent substrate toward the negative photoresist layer to pattern the negative photoresist layer in a self-aligned manner; forming an oxide semiconductor layer On the patterned negative photoresist layer and the transparent gate insulating layer; removing the negative photoresist layer to simultaneously remove the oxide semiconductor layer on the negative photoresist layer; Forming a photoresist pattern layer on the oxide semiconductor layer and the transparent gate insulating layer to expose a source predetermined position and a drain predetermined position; covering
  • the transparent substrate is a transparent glass substrate.
  • the transparent substrate is a transparent flexible substrate.
  • the method for fabricating the thin film transistor structure of the present invention fabricates an oxide semiconductor layer, a source and a drain by a lift-off process to solve the damage of the semiconductor channel caused by etching in the prior art. Problems, and increasing the complexity of the process to increase the cost of the process.
  • FIG. 1 is a flow chart showing a method of fabricating a thin film transistor structure in accordance with an embodiment of the invention.
  • FIGS. 2A through 2I are schematic cross-sectional views showing a method of fabricating a thin film transistor structure in various stages of fabrication, in accordance with an embodiment of the invention.
  • FIG. 1 is a flow chart showing a manufacturing method 10 of a thin film transistor structure according to an embodiment of the invention.
  • a manufacturing method 10 for a thin film transistor structure according to an embodiment of the present invention includes: providing a transparent substrate (step 101); forming a non-transparent gate pattern layer on the transparent substrate (step 102); covering a transparent gate insulating layer Laying on the non-transparent gate pattern layer and the transparent substrate (step 103); forming a negative photoresist layer on the transparent gate insulating layer (step 104); using the non-transparent gate pattern layer Providing a mask, an exposure light emitted from the transparent substrate toward a direction of the negative photoresist layer, patterning the negative photoresist layer in a self-aligned manner (step 105); forming an oxide semiconductor layer On the patterned negative photoresist layer and the transparent gate insulating layer (step 106); removing the negative photoresist layer to simultaneously remove the oxidation on the negative photoresist layer a semiconductor layer
  • FIG. 2A to FIG. 2I are schematic cross-sectional views showing a manufacturing method 10 of a thin film transistor structure in various stages of fabrication according to an embodiment of the invention.
  • the method of fabricating the thin film transistor structure of the present invention first provides a transparent substrate 21.
  • the transparent substrate 21 may be a transparent glass substrate.
  • the transparent substrate 21 may be a transparent flexible substrate.
  • the method of fabricating the thin film transistor structure of the present invention forms a non-transparent gate pattern layer 22 on the transparent substrate 21.
  • the material of the non-transparent gate pattern layer 22 comprises aluminum, molybdenum or copper.
  • the non-transparent gate pattern layer 22 is formed by a photolithographic masking process.
  • the method of fabricating the thin film transistor structure of the present invention covers a transparent gate insulating layer 23 on the non-transparent gate pattern layer 22 and the transparent substrate 21.
  • the material of the transparent gate insulating layer 23 is an oxide.
  • the transparent gate insulating layer 23 is formed by a physical vapor deposition method. It is to be noted that, in step 103, the transparent gate insulating layer 23 is not formed using a mask.
  • the method of fabricating the thin film transistor structure of the present invention forms a negative photoresist layer 24 on the transparent gate insulating layer 23.
  • the negative photoresist layer 24 is uniformly coated on the transparent gate insulating layer 23.
  • the method for fabricating the thin film transistor structure of the present invention uses the non-transparent gate pattern layer 23 as a mask to provide a light emitted from the transparent substrate 21 toward one direction of the negative photoresist layer 24. The light ray 25 is exposed to pattern the negative photoresist layer 24 in a self-aligned manner.
  • the present invention does not need to use an additional mask during the patterning process of the negative photoresist layer 24, but uses the non-transparent gate pattern layer 22 to block the negative photoresist layer 24.
  • the part that is needed Since the negative photoresist layer 24 hardens or polymerizes after being irradiated by the exposure light 25, the negative photoresist layer 24 that is not irradiated is removed after undergoing a development process, thereby The self-aligned patterning effect of the negative photoresist layer 24 is completed.
  • the present invention does not require the use of an additional mask during the self-aligned patterning of the negative photoresist layer 24, so that the process of manufacturing the thin film transistor structure of the embodiment of the present invention can be reduced. degree.
  • the method of fabricating the thin film transistor structure of the present invention forms an oxide semiconductor layer 26 on the patterned negative photoresist layer 24 and the transparent gate insulating layer 23.
  • the oxide semiconductor layer 26 is deposited on the negative photoresist layer 24 and the transparent gate insulating layer 23 with an equal or similar thickness without using a mask.
  • the oxide semiconductor layer 26 is formed on the negative photoresist layer 24 and the transparent gate insulating layer 23 by physical vapor deposition or chemical vapor deposition.
  • step 107 the method of fabricating the thin film transistor structure of the present invention removes the negative photoresist layer 24 to simultaneously remove the oxide semiconductor layer 26 on the negative photoresist layer 24 to provide The oxide semiconductor layer 26 on the transparent gate insulating layer 23 is patterned.
  • step 106 and step 107 may be referred to as a detachment process.
  • the manufacturing method 10 of the thin film transistor structure of the present invention does not use an etching process, but reduces the complexity of the process by the separation process of the oxide semiconductor layer 26.
  • the method for fabricating the thin film transistor structure of the present invention forms a photoresist pattern layer 27 on the oxide semiconductor layer 26 and the transparent gate insulating layer 23 to expose a source predetermined position 231 and A drain predetermined position 232.
  • a uniform positive or negative photoresist may be applied to completely cover the oxide semiconductor layer 26 and the transparent gate insulating layer 23, and then the exposure process and subsequent development are performed by a mask. The process further exposes the source predetermined position 231 and the drain predetermined position 232.
  • the method of fabricating the thin film transistor structure of the present invention covers a metal layer 28 over the photoresist pattern layer 27, the source predetermined position 231, and the drain predetermined position 232.
  • the metal layer 28 is deposited on the photoresist pattern layer 27, the source predetermined position 231, and the drain predetermined position 232 with an equal or similar thickness without using a mask.
  • the metal layer 28 is formed on the photoresist pattern layer 27, the source predetermined position 231, and the drain predetermined position 232 by physical vapor deposition or chemical vapor deposition.
  • step 110 the method for fabricating the thin film transistor structure of the present invention removes the photoresist pattern layer 27 and the metal layer 28 on the photoresist pattern layer 27 so as to be located at the source predetermined position 231 and The metal layer 28 on the drain predetermined position 232 forms a source 28A and a drain 28B, respectively, thereby fabricating the thin film transistor structure 20 of the embodiment of the present invention.
  • step 109 and step 110 may be referred to as a detachment process.
  • the manufacturing method 10 of the thin film transistor structure of the present invention does not use an etching process, but forms the source electrode 28A and the drain electrode 28B by the detachment process of the metal layer 28, thereby reducing the complexity of the process, It also avoids the problem that the conventional source/drain etching process tends to damage the semiconductor channel and affect the electrical performance of the device.
  • the method of fabricating the thin film transistor structure of the present invention may further cover a passivation layer 29 at the source 28A, the drain 28B,
  • the oxide semiconductor layer 26 and the transparent gate insulating layer 23 are disposed to prevent the source 28A and the drain 28B from being oxidized or corroded.
  • the method for fabricating a thin film transistor structure fabricates an oxide semiconductor layer by a self-alignment and a lift-off process, and fabricates a source and a drain through another separation process to solve the present problem.
  • a problem in the art of damaging the semiconductor channel caused by etching, and increasing the complexity of the process to increase the process cost.

Landscapes

  • Thin Film Transistor (AREA)

Abstract

一种薄膜晶体管的制造方法，其通过自对准及一锨离工艺来制作氧化物半导体层（26），并且通过另一锨离工艺来制作源极（28A）及漏极（28B），以解决现有技术进行蚀刻时所产生的损伤半导体沟道的问题，及增加工序繁复从而提升工艺成本的问题。

Description

薄膜晶体管结构的制造方法 技术领域
本发明是有关于一种半导体结构的制造方法，特别是有关于一种薄膜晶体管结构的制造方法。
 背景技术
传统方法制备薄膜晶体管的器件需要多步蚀刻工艺，其中包括半导体层的蚀刻以及源/漏极的蚀刻，增加了工序繁复程度，从而提升了工艺成本。此外，采用传统的光刻工艺制备背沟道蚀刻的薄膜晶体管器件时，源/漏极蚀刻过程往往会损伤半导体沟道，进而对器件的电学性能造成影响。
故，有必要提供一种薄膜晶体管结构的制造方法，以解决现有技术所存在的问题。
 技术问题
有鉴于此，本发明提供一种薄膜晶体管结构的制造方法，以解决现有技术进行蚀刻时所产生的损伤半导体沟道的问题，及增加工序繁复从而提升工艺成本的问题。
本发明的主要目的在于提供一种薄膜晶体管结构的制造方法，其可以利用掀离(lift-off)工艺来解决损伤半导体沟道的问题，同时减少工序繁复程度。
 技术解决方案
为达成本发明的前述目的，本发明一实施例提供一种薄膜晶体管结构的制造方法，其中所述薄膜晶体管结构的制造方法包含步骤：提供一透明基板；形成一非透明栅极图案层于所述透明基板上；覆盖一透明栅极绝缘层于所述非透明栅极图案层及所述透明基板上；形成一负光阻层于所述透明栅极绝缘层上；以所述非透明栅极图案层为一掩膜，提供从所述透明基板朝向所述负光阻层的一方向发射的一曝光光线，以自对准图案化所述负光阻层；形成一氧化物半导体层于图案化后的所述负光阻层及所述透明栅极绝缘层上；移除所述负光阻层，以同时移除位于所述负光阻层上的所述氧化物半导体层；形成一光阻图案层于所述氧化物半导体层及所述透明栅极绝缘层上，以暴露出一源极预定位置及一漏极预定位置；覆盖一金属层于所述光阻图案层、所述源极预定位置及所述漏极预定位置上；移除所述光阻图案层及位于所述光阻图案层上的金属层，以使位于所述源极预定位置及所述漏极预定位置上的所述金属层分别形成一源极及一漏极；其中所述非透明栅极图案层的材质包含铝、钼或铜；及其中所述光阻图案层是正光阻或负光阻。
在本发明的一实施例中，所述透明基板是透明玻璃基板。
在本发明的一实施例中，所述透明基板是透明柔性基板。
在本发明的一实施例中，所述非透明栅极图案层是通过一光刻掩膜法形成。
在本发明的一实施例中，在所述覆盖所述透明栅极绝缘层于所述非透明栅极图案层及所述透明基板上的步骤中，以一物理气相沉积法形成所述透明栅极绝缘层。
为达成本发明的前述目的，本发明一实施例提供一种薄膜晶体管结构的制造方法，其中所述薄膜晶体管结构的制造方法包含步骤：提供一透明基板；形成一非透明栅极图案层于所述透明基板上；覆盖一透明栅极绝缘层于所述非透明栅极图案层及所述透明基板上；形成一负光阻层于所述透明栅极绝缘层上；以所述非透明栅极图案层为一掩膜，提供从所述透明基板朝向所述负光阻层的一方向发射的一曝光光线，以自对准图案化所述负光阻层；形成一氧化物半导体层于图案化后的所述负光阻层及所述透明栅极绝缘层上；移除所述负光阻层，以同时移除位于所述负光阻层上的所述氧化物半导体层；形成一光阻图案层于所述氧化物半导体层及所述透明栅极绝缘层上，以暴露出一源极预定位置及一漏极预定位置；覆盖一金属层于所述光阻图案层、所述源极预定位置及所述漏极预定位置上；及移除所述光阻图案层及位于所述光阻图案层上的金属层，以使位于所述源极预定位置及所述漏极预定位置上的所述金属层分别形成一源极及一漏极。
在本发明的一实施例中，所述透明基板是透明玻璃基板。
在本发明的一实施例中，所述透明基板是透明柔性基板。
在本发明的一实施例中，所述光阻图案层是正光阻或负光阻。
在本发明的一实施例中，所述非透明栅极图案层的材质包含铝、钼或铜。
在本发明的一实施例中，所述非透明栅极图案层是通过一光刻掩膜法形成。
在本发明的一实施例中，在所述覆盖所述透明栅极绝缘层于所述非透明栅极图案层及所述透明基板上的步骤中，以一物理气相沉积法形成所述透明栅极绝缘层。
为达成本发明的前述目的，本发明另一实施例提供一种薄膜晶体管结构的制造方法，其中所述薄膜晶体管结构的制造方法包含步骤：提供一透明基板；形成一非透明栅极图案层于所述透明基板上；覆盖一透明栅极绝缘层于所述非透明栅极图案层及所述透明基板上；形成一负光阻层于所述透明栅极绝缘层上；以所述非透明栅极图案层为一掩膜，提供从所述透明基板朝向所述负光阻层的一方向发射的一曝光光线，以自对准图案化所述负光阻层；形成一氧化物半导体层于图案化后的所述负光阻层及所述透明栅极绝缘层上；移除所述负光阻层，以同时移除位于所述负光阻层上的所述氧化物半导体层；形成一光阻图案层于所述氧化物半导体层及所述透明栅极绝缘层上，以暴露出一源极预定位置及一漏极预定位置；覆盖一金属层于所述光阻图案层、所述源极预定位置及所述漏极预定位置上；移除所述光阻图案层及位于所述光阻图案层上的金属层，以使位于所述源极预定位置及所述漏极预定位置上的所述金属层分别形成一源极及一漏极；及覆盖一钝化层于所述源极、所述漏极、所述氧化物半导体层及所述透明栅极绝缘层上。
在本发明的一实施例中，所述透明基板是透明玻璃基板。
在本发明的一实施例中，所述透明基板是透明柔性基板。
 有益效果
与现有技术相比较，本发明的薄膜晶体管结构的制造方法，通过掀离工艺来制作氧化物半导体层、源极及漏极，以解决现有技术进行蚀刻时所产生的损伤半导体沟道的问题，及增加工序繁复从而提升工艺成本的问题。
 附图说明
为让本发明的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下：
图1是根据本发明实施例绘示一种薄膜晶体管结构的制造方法的流程图。
图2A至2I是根据本发明实施例绘示一种薄膜晶体管结构的制造方法在各个制作阶段中的剖面示意图。
 本发明的最佳实施方式
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。再者，本发明所提到的方向用语，例如上、下、顶、底、前、后、左、右、内、外、侧面、周围、中央、水平、横向、垂直、纵向、轴向、径向、最上层或最下层等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。
请参照图1所示，图1是根据本发明实施例绘示一种薄膜晶体管结构的制造方法10的流程图。本发明实施例的一种薄膜晶体管结构的制造方法10包含：提供一透明基板(步骤101)；形成一非透明栅极图案层于所述透明基板上(步骤102)；覆盖一透明栅极绝缘层于所述非透明栅极图案层及所述透明基板上(步骤103)；形成一负光阻层于所述透明栅极绝缘层上(步骤104)；以所述非透明栅极图案层为一掩膜，提供从所述透明基板朝向所述负光阻层的一方向发射的一曝光光线，以自对准图案化所述负光阻层(步骤105)；形成一氧化物半导体层于图案化后的所述负光阻层及所述透明栅极绝缘层上(步骤106)；移除所述负光阻层，以同时移除位于所述负光阻层上的所述氧化物半导体层(步骤107)；形成一光阻图案层于所述氧化物半导体层及所述透明栅极绝缘层上，以暴露出一源极预定位置及一漏极预定位置(步骤108)；覆盖一金属层于所述光阻图案层、所述源极预定位置及所述漏极预定位置上(步骤109)；及移除所述光阻图案层及位于所述光阻图案层上的金属层，以使位于所述源极预定位置及所述漏极预定位置上的所述金属层分别形成一源极及一漏极(步骤110)。
请一并参照图1至2I，图2A至2I是根据本发明实施例绘示一种薄膜晶体管结构的制造方法10在各个制作阶段中的剖面示意图。请一并参照图1及2A，在步骤101中，本发明的薄膜晶体管结构的制造方法首先提供一透明基板21。在一实施例中，所述透明基板21可以是一透明玻璃基板。在另一实施例中，所述透明基板21可以是一透明柔性基板。接着，在步骤102中，本发明的薄膜晶体管结构的制造方法形成一非透明栅极图案层22于所述透明基板21上。在一实施例中，所述非透明栅极图案层22的材质包含铝、钼或铜。在另一实施例中，所述非透明栅极图案层22是通过一光刻掩膜法形成。
请一并参照图1及2B。在步骤103中，本发明的薄膜晶体管结构的制造方法覆盖一透明栅极绝缘层23于所述非透明栅极图案层22及所述透明基板21上。在一实施例中，所述透明栅极绝缘层23的材质是氧化物。在另一实施例中，以一物理气相沉积法形成所述透明栅极绝缘层23。要提到的是，在步骤103中，不需使用掩膜形成所述透明栅极绝缘层23。
请一并参照图1及2C。在步骤104中，本发明的薄膜晶体管结构的制造方法形成一负光阻层24于所述透明栅极绝缘层23上。在一实施例中，所述负光阻层24均匀涂布在所述透明栅极绝缘层23上。在步骤105中，本发明的薄膜晶体管结构的制造方法以所述非透明栅极图案层23为一掩膜，提供从所述透明基板21朝向所述负光阻层24的一方向发射的一曝光光线25，以自对准图案化所述负光阻层24。更详言之，本发明在进行所述负光阻层24的图案化过程中，不需使用额外的掩膜，而是使用非透明栅极图案层22来遮挡所述负光阻层24不需要的部分。由于所述负光阻层24在通过所述曝光光线25照射后会变硬或高分子化，所以未被照射到的所述负光阻层24在经过一显影过程后会被移除，从而完成所述负光阻层24的自对准图案化效果。要提到的是，本发明在所述负光阻层24的自对准图案化的过程中，不需使用额外的掩膜，所以可以减少制造本发明实施例的薄膜晶体管结构时的工序繁复程度。
请一并参照图1及2D。在步骤106中，本发明的薄膜晶体管结构的制造方法形成一氧化物半导体层26于图案化后的所述负光阻层24及所述透明栅极绝缘层23上。在一实施例中，所述氧化物半导体层26不使用掩膜而以相等或相近似的厚度沉积在所述负光阻层24及所述透明栅极绝缘层23上。在另一实施例中，所述氧化物半导体层26通过物理气相沉积法或化学气相沉积法形成在所述负光阻层24及所述透明栅极绝缘层23上。
请一并参照图1及2E。在步骤107中，本发明的薄膜晶体管结构的制造方法移除所述负光阻层24，以同时移除位于所述负光阻层24上的所述氧化物半导体层26，以使位于所述透明栅极绝缘层23上的所述氧化物半导体层26图案化。在一实施例中，步骤106及步骤107可被称为掀离工艺。本发明的薄膜晶体管结构的制造方法10不使用蚀刻工艺，而是通过所述氧化物半导体层26的掀离工艺来减少工序繁复程度。
请一并参照图1及2F。在步骤108中，本发明的薄膜晶体管结构的制造方法形成一光阻图案层27于所述氧化物半导体层26及所述透明栅极绝缘层23上，以暴露出一源极预定位置231及一漏极预定位置232。在一实施例中，可先涂布均匀的正光阻或负光阻以完整覆盖所述氧化物半导体层26及所述透明栅极绝缘层23，之后以一掩膜进行曝光工艺及后续的显影工艺，进而暴露出所述源极预定位置231及所述漏极预定位置232。
请一并参照图1及2G。在步骤109中，本发明的薄膜晶体管结构的制造方法覆盖一金属层28于所述光阻图案层27、所述源极预定位置231及所述漏极预定位置232上。在一实施例中，所述金属层28不使用掩膜而以相等或相近似的厚度沉积在所述光阻图案层27、所述源极预定位置231及所述漏极预定位置232上。在另一实施例中，所述金属层28通过物理气相沉积法或化学气相沉积法形成在所述光阻图案层27、所述源极预定位置231及所述漏极预定位置232上。
请一并参照图1及2H。在步骤110中，本发明的薄膜晶体管结构的制造方法移除所述光阻图案层27及位于所述光阻图案层27上的金属层28，以使位于所述源极预定位置231及所述漏极预定位置232上的所述金属层28分别形成一源极28A及一漏极28B，从而制得本发明实施例的薄膜晶体管结构20。在一实施例中，步骤109及步骤110可被称为掀离工艺。本发明的薄膜晶体管结构的制造方法10不使用蚀刻工艺，而是通过所述金属层28的掀离工艺来形成所述源极28A及所述漏极28B，从而除了减少工序繁复程度之外，还避免传统源/漏极进行蚀刻工艺过程往往会损伤半导体沟道，且对器件的电学性能造成影响的问题。
请参照图2I，在一实施例中，在进行步骤110之后，本发明的薄膜晶体管结构的制造方法还可以在覆盖一钝化层29于所述源极28A、所述漏极28B、所述氧化物半导体层26及所述透明栅极绝缘层23上，从而避免所述源极28A及所述漏极28B被氧化或腐蚀。
综上所述，本发明实施例的薄膜晶体管结构的制造方法通过自对准及一掀离工艺来制作氧化物半导体层，并且通过另一掀离工艺来制作源极及漏极，以解决现有技术进行蚀刻时所产生的损伤半导体沟道的问题，及增加工序繁复从而提升工艺成本的问题。
本发明已由上述相关实施例加以描述，然而上述实施例仅为实施本发明的范例。必需指出的是，已公开的实施例并未限制本发明的范围。相反地，包含于权利要求书的精神及范围的修改及均等设置均包括于本发明的范围内。

Claims (15)

  1. 一种薄膜晶体管结构的制造方法，其包含步骤：
    提供一透明基板；
    形成一非透明栅极图案层于所述透明基板上；
    覆盖一透明栅极绝缘层于所述非透明栅极图案层及所述透明基板上；
    形成一负光阻层于所述透明栅极绝缘层上；
    以所述非透明栅极图案层为一掩膜，提供从所述透明基板朝向所述负光阻层的一方向发射的一曝光光线，以自对准图案化所述负光阻层；
    形成一氧化物半导体层于图案化后的所述负光阻层及所述透明栅极绝缘层上；
    移除所述负光阻层，以同时移除位于所述负光阻层上的所述氧化物半导体层；
    形成一光阻图案层于所述氧化物半导体层及所述透明栅极绝缘层上，以暴露出一源极预定位置及一漏极预定位置；
    覆盖一金属层于所述光阻图案层、所述源极预定位置及所述漏极预定位置上；
    移除所述光阻图案层及位于所述光阻图案层上的金属层，以使位于所述源极预定位置及所述漏极预定位置上的所述金属层分别形成一源极及一漏极；
    其中所述非透明栅极图案层的材质包含铝、钼或铜；及
    其中所述光阻图案层是正光阻或负光阻。
  2. 如权利要求1所述的薄膜晶体管结构的制造方法，其中所述透明基板是透明玻璃基板。
  3. 如权利要求1所述的薄膜晶体管结构的制造方法，其中所述透明基板是透明柔性基板。
  4. 如权利要求1所述的薄膜晶体管结构的制造方法，其中所述非透明栅极图案层是通过一光刻掩膜法形成。
  5. 如权利要求1所述的薄膜晶体管结构的制造方法，其中在所述覆盖所述透明栅极绝缘层于所述非透明栅极图案层及所述透明基板上的步骤中，以一物理气相沉积法形成所述透明栅极绝缘层。
  6. 一种薄膜晶体管结构的制造方法，其包含步骤：
    提供一透明基板；
    形成一非透明栅极图案层于所述透明基板上；
    覆盖一透明栅极绝缘层于所述非透明栅极图案层及所述透明基板上；
    形成一负光阻层于所述透明栅极绝缘层上；
    以所述非透明栅极图案层为一掩膜，提供从所述透明基板朝向所述负光阻层的一方向发射的一曝光光线，以自对准图案化所述负光阻层；
    形成一氧化物半导体层于图案化后的所述负光阻层及所述透明栅极绝缘层上；
    移除所述负光阻层，以同时移除位于所述负光阻层上的所述氧化物半导体层；
    形成一光阻图案层于所述氧化物半导体层及所述透明栅极绝缘层上，以暴露出一源极预定位置及一漏极预定位置；
    覆盖一金属层于所述光阻图案层、所述源极预定位置及所述漏极预定位置上；及
    移除所述光阻图案层及位于所述光阻图案层上的金属层，以使位于所述源极预定位置及所述漏极预定位置上的所述金属层分别形成一源极及一漏极。
  7. 如权利要求6所述的薄膜晶体管结构的制造方法，其中所述透明基板是透明玻璃基板。
  8. 如权利要求6所述的薄膜晶体管结构的制造方法，其中所述透明基板是透明柔性基板。
  9. 如权利要求6所述的薄膜晶体管结构的制造方法，其中所述光阻图案层是正光阻或负光阻。
  10. 如权利要求6所述的薄膜晶体管结构的制造方法，其中所述非透明栅极图案层的材质包含铝、钼或铜。
  11. 如权利要求6所述的薄膜晶体管结构的制造方法，其中所述非透明栅极图案层是通过一光刻掩膜法形成。
  12. 如权利要求6所述的薄膜晶体管结构的制造方法，其中在所述覆盖所述透明栅极绝缘层于所述非透明栅极图案层及所述透明基板上的步骤中，以一物理气相沉积法形成所述透明栅极绝缘层。
  13. 一种薄膜晶体管结构的制造方法，其包含步骤：
    提供一透明基板；
    形成一非透明栅极图案层于所述透明基板上；
    覆盖一透明栅极绝缘层于所述非透明栅极图案层及所述透明基板上；
    形成一负光阻层于所述透明栅极绝缘层上；
    以所述非透明栅极图案层为一掩膜，提供从所述透明基板朝向所述负光阻层的一方向发射的一曝光光线，以自对准图案化所述负光阻层；
    形成一氧化物半导体层于图案化后的所述负光阻层及所述透明栅极绝缘层上；
    移除所述负光阻层，以同时移除位于所述负光阻层上的所述氧化物半导体层；
    形成一光阻图案层于所述氧化物半导体层及所述透明栅极绝缘层上，以暴露出一源极预定位置及一漏极预定位置；
    覆盖一金属层于所述光阻图案层、所述源极预定位置及所述漏极预定位置上；
    移除所述光阻图案层及位于所述光阻图案层上的金属层，以使位于所述源极预定位置及所述漏极预定位置上的所述金属层分别形成一源极及一漏极；及
    覆盖一钝化层于所述源极、所述漏极、所述氧化物半导体层及所述透明栅极绝缘层上。
  14. 如权利要求13所述的薄膜晶体管结构的制造方法，其中所述透明基板是透明玻璃基板。
  15. 如权利要求13所述的薄膜晶体管结构的制造方法，其中所述透明基板是透明柔性基板。
PCT/CN2016/086219 2016-01-19 2016-06-17 薄膜晶体管结构的制造方法 Ceased WO2017124690A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/308,690 US9935182B2 (en) 2016-01-19 2016-06-17 Method of fabricating thin film transistor structure

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201610035727.2A CN105489502B (zh) 2016-01-19 2016-01-19 薄膜晶体管结构的制造方法
CN201610035727.2 2016-01-19

Publications (1)

Publication Number Publication Date
WO2017124690A1 true WO2017124690A1 (zh) 2017-07-27

Family

ID=55676409

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2016/086219 Ceased WO2017124690A1 (zh) 2016-01-19 2016-06-17 薄膜晶体管结构的制造方法

Country Status (3)

Country Link
US (1) US9935182B2 (zh)
CN (1) CN105489502B (zh)
WO (1) WO2017124690A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105489502B (zh) * 2016-01-19 2018-04-20 深圳市华星光电技术有限公司 薄膜晶体管结构的制造方法
CN107706115A (zh) * 2017-10-09 2018-02-16 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管及其制作方法
CN107919365B (zh) * 2017-11-21 2019-10-11 深圳市华星光电半导体显示技术有限公司 背沟道蚀刻型tft基板及其制作方法
CN109860057B (zh) * 2019-03-25 2021-12-14 合肥鑫晟光电科技有限公司 薄膜晶体管、阵列基板及其制作方法、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102130009A (zh) * 2010-12-01 2011-07-20 北京大学深圳研究生院 一种晶体管的制造方法
CN103579104A (zh) * 2012-08-02 2014-02-12 北京京东方光电科技有限公司 阵列基板及其制备方法、显示装置
CN104094372A (zh) * 2012-02-06 2014-10-08 希百特股份有限公司 双重自对准金属氧化物tft
CN105489502A (zh) * 2016-01-19 2016-04-13 深圳市华星光电技术有限公司 薄膜晶体管结构的制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6562671B2 (en) * 2000-09-22 2003-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and manufacturing method thereof
CN100358157C (zh) * 2003-10-28 2007-12-26 统宝光电股份有限公司 薄膜晶体管及其制作方法
JP2010199459A (ja) * 2009-02-27 2010-09-09 Dainippon Printing Co Ltd トランジスタ素子の製造方法
KR101783352B1 (ko) * 2010-06-17 2017-10-10 삼성디스플레이 주식회사 평판 표시 장치 및 그 제조 방법
JP2012014868A (ja) * 2010-06-29 2012-01-19 Sony Corp 表示装置
DE102011118327A1 (de) * 2011-11-11 2013-05-16 Gm Global Technology Operations, Llc Kraftfahrzeug mit Crashbox

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102130009A (zh) * 2010-12-01 2011-07-20 北京大学深圳研究生院 一种晶体管的制造方法
CN104094372A (zh) * 2012-02-06 2014-10-08 希百特股份有限公司 双重自对准金属氧化物tft
CN103579104A (zh) * 2012-08-02 2014-02-12 北京京东方光电科技有限公司 阵列基板及其制备方法、显示装置
CN105489502A (zh) * 2016-01-19 2016-04-13 深圳市华星光电技术有限公司 薄膜晶体管结构的制造方法

Also Published As

Publication number Publication date
CN105489502A (zh) 2016-04-13
US20180040721A1 (en) 2018-02-08
US9935182B2 (en) 2018-04-03
CN105489502B (zh) 2018-04-20

Similar Documents

Publication Publication Date Title
CN103715137B (zh) 阵列基板及其制造方法、显示装置
CN103151304B (zh) 显示面板的阵列基板及其制作方法
CN104409518B (zh) 薄膜晶体管及其制备方法
CN104465405A (zh) 薄膜晶体管的制作方法及阵列基板的制作方法
WO2017124690A1 (zh) 薄膜晶体管结构的制造方法
WO2017215109A1 (zh) 双栅电极氧化物薄膜晶体管及其制备方法
WO2017016152A1 (zh) 阵列基板及其制造方法、显示装置
CN103681514B (zh) 阵列基板及其制作方法、显示装置
WO2013181915A1 (zh) Tft阵列基板及其制造方法和显示装置
WO2018205886A1 (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
CN109037241B (zh) Ltps阵列基板及其制造方法、显示面板
CN108598172B (zh) 一种低温多晶硅薄膜晶体管及其制作方法
WO2017121007A1 (zh) 薄膜晶体管结构的制造方法
US10312272B2 (en) Thin film transistor, array substrate and manufacturing method thereof, and display panel
TWI424507B (zh) 薄膜電晶體陣列基板的製造方法
CN108198824B (zh) 一种阵列基板的制备方法
CN107315114B (zh) 一种电容测试单元以及电容测试方法
CN109003892B (zh) 一种薄膜晶体管的制作方法及薄膜晶体管
CN105826329A (zh) 一种阵列基板的制作方法、阵列基板及液晶面板
CN103872040A (zh) 薄膜晶体管阵列基板及其制造方法
TWI520347B (zh) 氧化物半導體薄膜電晶體及其製造方法
JP2018533211A (ja) アレイ基板及びその製造方法
WO2015096393A1 (zh) 阵列基板及其制造方法、显示装置
CN104282767B (zh) 薄膜晶体管及其制造方法
CN111048525A (zh) 阵列基板的制备方法及阵列基板

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 15308690

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16885952

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16885952

Country of ref document: EP

Kind code of ref document: A1