WO2017094283A1 - パッケージ基板、マザー基板、電子部品及び弾性波装置 - Google Patents

パッケージ基板、マザー基板、電子部品及び弾性波装置 Download PDF

Info

Publication number
WO2017094283A1
WO2017094283A1 PCT/JP2016/070789 JP2016070789W WO2017094283A1 WO 2017094283 A1 WO2017094283 A1 WO 2017094283A1 JP 2016070789 W JP2016070789 W JP 2016070789W WO 2017094283 A1 WO2017094283 A1 WO 2017094283A1
Authority
WO
WIPO (PCT)
Prior art keywords
package substrate
electrode pad
planar shape
electrode
electrode pads
Prior art date
Application number
PCT/JP2016/070789
Other languages
English (en)
French (fr)
Inventor
俊成 是枝
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2017094283A1 publication Critical patent/WO2017094283A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details

Definitions

  • the present invention relates to a package substrate to which an electronic component element is bonded by a bump, a mother substrate, an electronic component having the package substrate, and an elastic wave device.
  • a package substrate according to the present invention is a package substrate on which an electronic component element is mounted, and is provided on a substrate main body having a first main surface and on the first main surface of the substrate main body.
  • a plurality of electrode pads to which elements are bonded, and the planar shape of at least one of the plurality of electrode pads is different from the planar shape of the other electrode pads.
  • the planar shape of the at least one electrode pad is not circular or elliptical, and the planar shape of the other electrode pad is circular or elliptical.
  • the electronic component element can be easily and reliably joined to the other electrode pads by solder bumps or the like.
  • the planar shape of the at least one electrode pad is an n-gon (n is an integer of 5 or more and 12 or less), and the planar shape of the other electrode pad is Circular or elliptical.
  • at least one electrode pad can be easily distinguished from another electrode pad having a circular or elliptic shape by an image sensor or the like.
  • the planar shape of the at least one electrode pad is a regular n-gon (n is an integer of 5 or more and 12 or less), and the planar shape of the other electrode pad. Is a circle inscribed in the regular n-gon. In this case, connection failure with a via-hole electrode or the like hardly occurs in at least one electrode pad.
  • the package substrates configured according to the present invention are assembled.
  • An electronic component according to the present invention includes a package substrate configured according to the present invention and an electronic component element mounted on the package substrate and having a plurality of bumps, and the plurality of bumps are formed on the package substrate. Bonded to the plurality of electrode pads.
  • An elastic wave device includes a package substrate configured according to the present invention, and an elastic wave element mounted on the first main surface of the package substrate and having a plurality of bumps, and the elastic wave device The plurality of bumps of the element are bonded to the plurality of electrode pads of the package substrate.
  • the planar shape of at least one of the plurality of electrode pads in the package substrate is different from the planar shape of the other electrode pads, an image sensor or the like is used.
  • the direction can be easily selected. It is only necessary to make the planar shape of at least one electrode pad out of the plurality of electrode pads different from the planar shape of the other electrode pads.
  • there are extra positioning marks for direction selection, etc. There is no need to provide it. Therefore, it is difficult to invite the complexity of the manufacturing process.
  • FIG. 1 is a front sectional view of an acoustic wave device as an electronic component according to an embodiment of the present invention.
  • FIG. 2 is a schematic plan view of a mother substrate prepared in one embodiment of the present invention.
  • FIG. 3 is a schematic plan view of one package substrate in the mother substrate shown in FIG.
  • FIG. 4 is an enlarged plan view showing the relationship between a regular pentagonal electrode pad and a circle which is the shape of another electrode pad in an embodiment of the present invention.
  • FIG. 5A to FIG. 5C are plan views showing regular hexagonal, regular heptagon and regular octagonal electrode pads.
  • 6 (a) to 6 (d) are plan views showing electrode pads of regular hexagon, regular decagon, regular eleven, and regular dodecagon.
  • FIG. 7 is a front sectional view showing an acoustic wave device as another example of an electronic component to which the present invention is applied.
  • FIG. 1 is a front sectional view of an acoustic wave device according to an embodiment of the present invention.
  • the acoustic wave device 1 has a package substrate 2.
  • the package substrate 2 is made of a resin substrate or a ceramic substrate.
  • the substrate body of the package substrate 2 has a first main surface 2a and a second main surface 2b facing the first main surface 2a.
  • the acoustic wave element 4 as an electronic component element is mounted on the package substrate 2.
  • a mold resin layer 12 is provided so as to seal the acoustic wave element 4.
  • FIG. 2 is a schematic plan view showing the mother substrate.
  • the mother substrate 2A a plurality of package substrates 2 are arranged in a matrix.
  • the acoustic wave element 4 shown in FIG. 1 is mounted on each package substrate portion in the mother substrate 2A. Thereafter, after forming the mold resin layer 12, the mother substrate 2A is divided. Thereby, individual elastic wave devices 1 are obtained.
  • the mother substrate 2A is transported in the direction indicated by the arrow X in FIG.
  • FIG. 3 is an enlarged schematic plan view showing a portion of the mother substrate 2A where one package substrate 2 is provided.
  • a plurality of electrode pads 3a to 3f are provided.
  • the electrode pad 3a has a regular pentagonal planar shape.
  • the other electrode pads 3b to 3f have a circular shape.
  • the electrode pad 3a and the electrode pad 3b are overlapped and shown in FIG. 4, and in this embodiment, the shape of the electrode pad 3a is a regular pentagon in which a circle that is the shape of the electrode pad 3b is inscribed. Yes.
  • the arrow X shown in FIGS. 2 and 3 is the transport direction. That is, it conveys so that the side 2d side may become the front among a pair of side 2c, 2d shown in FIG. In this case, when the sheet is conveyed so that the side 2c side is in front, the position of the electrode pad 3a becomes the position of the electrode pad 3f in FIG. For this reason, it is possible to confirm that the transport direction is wrong by, for example, photographing the shape of the electrode pads 3a to 3f, for example, the shape of the electrode pad where at least the electrode pad 3a and the electrode pad 3f are located, with an image sensor. Sorting can be performed reliably and easily.
  • the electrode pad 3a can be formed of the same material and the same process as the electrode pads 3b to 3f. Therefore, it is difficult to invite the complexity of the manufacturing process.
  • the cross section shown in FIG. 1 corresponds to the portion along line II shown in FIG. That is, a cross section passing through a portion where the electrode pads 3a to 3c are located is shown.
  • the acoustic wave element 4 has a piezoelectric substrate 5.
  • the piezoelectric substrate 5 is made of an appropriate piezoelectric single crystal or piezoelectric ceramic.
  • the piezoelectric substrate 5 has first and second main surfaces 5a and 5b facing each other. IDT electrodes 6a and 6b are provided on second main surface 5b. Electrode lands 7a to 7c are provided on the second main surface 5b. The electrode lands 7a to 7c are electrically connected to the IDT electrodes 6a and 6b and other electrodes.
  • the support layer 10 and the cover member 11 are provided so as to form a hollow portion facing the IDT electrodes 6a and 6b. That is, the support layer 10 is provided on the second main surface 5 b of the piezoelectric substrate 5.
  • a cover member 11 is provided on the support layer 10.
  • the cover member 11 has a structure in which a first cover member 11a and a second cover member 11b are stacked.
  • the cover member 11 may be a single layer.
  • the support layer 10 and the cover member 11 are made of synthetic resin.
  • a through hole is provided so as to penetrate the support layer 10 and the cover member 11.
  • the electrode lands 7a to 7c are exposed.
  • Under bump metal layers 8a to 8c are provided in the through holes so as to be electrically connected to the electrode lands 7a to 7c.
  • Bumps 9a to 9c are provided on the under bump metal layers 8a to 8c.
  • the under bump metal layers 8a to 8c are made of an appropriate metal or alloy such as Au, Cu, or Al.
  • the bumps 9a to 9c are made of a metal such as solder or Au.
  • the bumps 9a to 9c are bonded to the electrode pads 3a to 3c on the package substrate 2 side.
  • the mother substrate 2A is transported in the direction of the arrow X described above. Then, the acoustic wave element 4 is mounted on each package substrate portion. Thereafter, the mold resin layer 12 is formed. Finally, the mold resin layer 12 is divided for each acoustic wave device 1.
  • the acoustic wave device 1 is obtained as described above, the direction of the package substrate 2 can be easily and reliably selected during manufacturing. This is because, as shown in FIG. 3, the planar shape of the electrode pad 3a is different from the planar shape of the other electrode pads 3b to 3f, and the plurality of electrode pads 3a to 3f are arranged symmetrically with respect to the center O. By not being.
  • the shape of at least one electrode pad is different from the shapes of other electrode pads so that the plurality of electrode pads are not point-symmetric. That is, not only one electrode pad 3a but also the planar shape of a plurality of electrode pads may be different from the planar shape of other electrode pads.
  • the entire plurality of electrode pads may not be arranged symmetrically with respect to the center O of the region where the plurality of electrode pads are provided.
  • the circle that is the shape of the other electrode pad 3b is inscribed in the pentagon that is the planar shape of the electrode pad 3a as shown in FIG.
  • the electrode pad 3a when the electrode pad 3a is bonded to a via hole electrode or the like in the package substrate 2, it can be connected to the via hole electrode with the same tolerance as the other electrode pads 3b. Accordingly, it is difficult for the via hole electrode to protrude from the side of the electrode pad 3a. Therefore, connection failure can be effectively suppressed.
  • the electrode pad 3a is a regular pentagon, but it may be a regular hexagon, a regular heptagon or a regular octagon as shown in FIGS. 5 (a) to 5 (c). Furthermore, as shown in FIGS. 6 (a) to 6 (d), the electrode pad 3a may be a regular pentagon, a regular decagon, a regular dodecagon, or a regular dodecagon. In addition, since it will approach the circle as much as possible when it is equal to or more than a regular ten triangle, it may be difficult to identify with an image sensor or the like.
  • n-gon is an integer of 5 or more and 12 or less.
  • the electrode pad for exhibiting the asymmetry is not limited to a regular n-gon but may be a non-regular n-gon (n is an integer of 5 or more and 12 or less).
  • the other electrode pads 3b to 3f may be elliptical.
  • the shape of one electrode pad 3a is changed, but the shape of two or more electrode pads may be changed.
  • a so-called WLP type acoustic wave element is mounted on the package substrate 2.
  • a CSP type acoustic wave device may be configured using the package substrate 2.
  • the acoustic wave element 22 is joined to the electrode pads 3a to 3c by bumps 26a to 26c.
  • the acoustic wave element 22 has a piezoelectric substrate 23.
  • electrode lands 24a to 24c and IDT electrodes 25a and 25b are provided on the second main surface 23b of the piezoelectric substrate 23.
  • the electrode lands 24a to 24c are joined to the electrode pads 3a to 3c via the bumps 26a to 26c, respectively.
  • a mold resin layer 27 is provided around the acoustic wave element 22 so as to form a hollow portion where the IDT electrodes 25a and 25b face.
  • the same package substrate 2 as in the above embodiment may be used.
  • this invention is widely applied not only to an acoustic wave apparatus but the electronic component by which the electronic component element which has several bumps on a package board

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Acoustics & Sound (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

　製造工程の煩雑さを招くことなく、方向選別を確実に行い得るパッケージ基板を提供する。　電子部品素子としての弾性波素子４が搭載されるパッケージ基板２。パッケージ基板２の第１の主面２ａ上に複数の電極パッド３ａ～３ｆが設けられており、弾性波素子４が接合される。複数の電極パッド３ａ～３ｆのうち、少なくとも１個の電極パッド３ａの平面形状が、他の電極パッド３ｂ～３ｆの平面形状と異なっている。

Description

パッケージ基板、マザー基板、電子部品及び弾性波装置
　本発明は、バンプにより電子部品素子が接合されるパッケージ基板、マザー基板及び該パッケージ基板を有する電子部品及び弾性波装置に関する。
　従来、電子部品素子がバンプによりパッケージ基板に接合されている電子部品が種々提案されている。下記の特許文献１に記載の電子部品では、パッケージ基板上に、送信フィルタチップと、受信フィルタチップとがバンプにより接合されている。パッケージ基板上には、バンプが接合される複数の電極パッドが設けられている。従来、複数の電極パッドは同じ平面形状とされていた。また、はんだバンプを用いる場合、電極パッドは円形とされていた。
ＷＯ０８／１４６５５２
　特許文献１に記載のような電子部品の製造に際しては、パッケージ基板やパッケージ基板の集合体であるマザー基板をある方向に搬送する。そして、搬送されてきたパッケージ基板やマザー基板上に、電子部品をバンプにより接合している。
　ところで、上記複数の電極パッドが上記のように対称に配置されており、かつ同じ形状である場合、搬送に際しての方向選別を行うことが困難であった。すなわち、搬送方向においてパッケージ基板の前後が逆となっている場合、対称かつ同じ形状にされていると、イメージセンサなどにより方向選別を容易に行うことができなかった。そのため、作業者が目視によりチェックしたり、パッケージ基板の余白部分に、余分な方向選別マーク等を設けたりしなければならなかった。よって、製造工程が煩雑となり、時間を要していた。
　本発明の目的は、製造工程の煩雑さを招くことなく、方向選別を容易に行うことを可能とするパッケージ基板及びマザー基板を提供することにある。また、本発明の他の目的は、上記パッケージ基板を有する電子部品及び弾性波装置を提供することにある。
　本発明に係るパッケージ基板は、電子部品素子が搭載されるパッケージ基板であって、第１の主面を有する基板本体と、前記基板本体の第１の主面上に設けられており、電子部品素子が接合される複数の電極パッドとを備え、前記複数の電極パッドのうち、少なくとも１つの電極パッドの平面形状が、他の電極パッドの平面形状と異なっている。
　本発明に係るパッケージ基板のある特定の局面では、前記少なくとも１つの電極パッドの平面形状が円形または楕円形ではなく、前記他の電極パッドの平面形状が円形または楕円形である。この場合には、他の電極パッドにおいて、はんだバンプなどにより電子部品素子を容易にかつ確実に接合することができる。
　本発明に係るパッケージ基板のさらに他の特定の局面では、前記少なくとも１つの電極パッドの平面形状がｎ角形（ｎは５以上、１２以下の整数）であり、前記他の電極パッドの平面形状が円形または楕円形である。この場合には、少なくとも１つの電極パッドを、円形または楕円形の他の電極パッドに対し、イメージセンサなどにより容易に区別することができる。
　本発明に係るパッケージ基板のさらに他の特定の局面では、前記少なくとも１つの電極パッドの平面形状が正ｎ角形（ｎは５以上、１２以下の整数）であり、前記他の電極パッドの平面形状が、前記正ｎ角形に内接する円である。この場合には、少なくとも１つの電極パッドにおいて、ビアホール電極などとの接続不良が生じ難い。
　本発明に係るマザー基板では、本発明に従って構成されたパッケージ基板が集合されている。
　本発明に係る電子部品は、本発明に従って構成されたパッケージ基板と、前記パッケージ基板上に搭載されており、複数のバンプを有する電子部品素子とを備え、前記複数のバンプが、前記パッケージ基板の前記複数の電極パッドに接合されている。
　本発明に係る弾性波装置は、本発明に従って構成されたパッケージ基板と、前記パッケージ基板の前記第１の主面に搭載されており、複数のバンプを有する弾性波素子とを備え、前記弾性波素子の前記複数のバンプが、前記パッケージ基板の前記複数の電極パッドに接合されている。
　本発明に係るパッケージ基板及びマザー基板では、パッケージ基板において複数の電極パッドのうち、少なくとも１つの電極パッドの平面形状が、他の電極パッドの平面形状と異ならされているため、イメージセンサなどを用いて容易に方向選別することができる。複数の電極パッドのうち、少なくとも１つの電極パッドの平面形状を、他の電極パッドの平面形状と異ならせればよいだけであるため、電極パッド以外に、方向選別のための余分な位置決めマーク等を設ける必要もない。従って、製造工程の煩雑さも招き難い。
図１は、本発明の一実施形態に係る電子部品としての弾性波装置の正面断面図である。 図２は、本発明の一実施形態で用意されるマザー基板の模式的平面図である。 図３は、図２に示したマザー基板中の１つのパッケージ基板の模式的平面図である。 図４は、本発明の一実施形態における正五角形の電極パッドと、他の電極パッドの形状である円との関係を示す拡大平面図である。 図５（ａ）～図５（ｃ）は、正六角形、正七角形及び正八角形の電極パッドを示す各平面図である。 図６（ａ）～図６（ｄ）は、正九角形、正十角形、正十一角形及び正十二角形の電極パッドを示す平面図である。 図７は、本発明が適用される電子部品の他の例としての弾性波装置を示す正面断面図である。
　以下、図面を参照しつつ、本発明の具体的な実施形態を説明することにより、本発明を明らかにする。
　なお、本明細書に記載の各実施形態は、例示的なものであり、異なる実施形態間において、構成の部分的な置換または組み合わせが可能であることを指摘しておく。
　図１は、本発明の一実施形態に係る弾性波装置の正面断面図である。弾性波装置１は、パッケージ基板２を有する。パッケージ基板２は、樹脂基板やセラミック基板からなる。パッケージ基板２の基板本体は、第１の主面２ａと、第１の主面２ａと対向している第２の主面２ｂとを有する。パッケージ基板２の第１の主面２ａ上には、複数の電極パッド３ａ～３ｃが設けられている。
　パッケージ基板２上に、電子部品素子としての弾性波素子４が搭載されている。そして、弾性波素子４を封止するように、モールド樹脂層１２が設けられている。
　弾性波装置１の製造に際しては、実際には、パッケージ基板２を集合してなるマザー基板を用意する。図２は、マザー基板を示す模式的平面図である。マザー基板２Ａでは、複数のパッケージ基板２がマトリクス状に配置されている。マザー基板２Ａ中の各パッケージ基板部分上に、図１に示した弾性波素子４がそれぞれ搭載される。しかる後、モールド樹脂層１２を形成した後、マザー基板２Ａを分割する。それによって、個々の弾性波装置１が得られる。
　ところで、上記製造に際しては、図２の矢印Ｘで示す方向にマザー基板２Ａを搬送する。
　図３は、マザー基板２Ａにおける１つのパッケージ基板２が設けられている部分を拡大して示す模式的平面図である。図２及び図３に示すように、複数の電極パッド３ａ～３ｆが設けられている。電極パッド３ａは、正五角形の平面形状を有する。他の電極パッド３ｂ～３ｆは、円形の形状を有している。特に、図４において、電極パッド３ａと電極パッド３ｂとを重ね合わせて示すように、本実施形態では、電極パッド３ａの形状は、電極パッド３ｂの形状である円形が内接する正五角形とされている。
　パッケージ基板２では、図２及び図３に示す矢印Ｘが上記搬送方向となる。すなわち、図３に示す一対の側辺２ｃ，２ｄのうち、側辺２ｄ側が前方となるように搬送する。この場合、誤って、側辺２ｃ側が前方となるように搬送された場合には、電極パッド３ａの位置が図３の電極パッド３ｆの位置となる。そのため、搬送方向が誤っていることを、例えばイメージセンサにより電極パッド３ａ～３ｆの形状、少なくとも電極パッド３ａと電極パッド３ｆとが位置している部分の電極パッドの形状を撮影することにより、方向選別を確実にかつ容易に行うことができる。また、電極パッド３ａは、電極パッド３ｂ～３ｆと同じ材料で同じ工程で形成することができる。従って、製造工程の煩雑さも招き難い。
　図１に戻り、図１に示されている断面は、図３に示したＩ－Ｉ線に沿う部分に相当する。すなわち、電極パッド３ａ～３ｃが位置している部分を通る断面が示されている。
　弾性波素子４は、圧電基板５を有する。圧電基板５は、適宜の圧電単結晶または圧電セラミックスからなる。圧電基板５は、対向し合う第１，第２の主面５ａ，５ｂを有する。第２の主面５ｂ上に、ＩＤＴ電極６ａ，６ｂが設けられている。第２の主面５ｂ上に、電極ランド７ａ～７ｃが設けられている。電極ランド７ａ～７ｃは、ＩＤＴ電極６ａ，６ｂや、他の電極に電気的に接続されている。
　ＩＤＴ電極６ａ，６ｂが臨む中空部を形成するように、支持層１０及びカバー部材１１が設けられている。すなわち、支持層１０が圧電基板５の第２の主面５ｂ上に設けられている。支持層１０上に、カバー部材１１が設けられている。本実施形態では、カバー部材１１は、第１のカバー部材１１ａと、第２のカバー部材１１ｂとを積層した構造を有している。もっとも、カバー部材１１は、単層であってもよい。
　支持層１０及びカバー部材１１は合成樹脂からなる。支持層１０及びカバー部材１１を貫通するように貫通孔が設けられている。この貫通孔において、前述した電極ランド７ａ～７ｃが露出している。そして、電極ランド７ａ～７ｃに電気的に接続されるように、貫通孔内に、アンダーバンプメタル層８ａ～８ｃが設けられている。アンダーバンプメタル層８ａ～８ｃ上に、バンプ９ａ～９ｃが設けられている。
　アンダーバンプメタル層８ａ～８ｃは、Ａｕ、Ｃｕ、Ａｌなどの適宜の金属もしくは合金からなる。バンプ９ａ～９ｃは、はんだまたはＡｕなどの金属からなる。バンプ９ａ～９ｃが、パッケージ基板２側の電極パッド３ａ～３ｃに接合される。
　製造に際しては、前述したように、マザー基板２Ａの段階で、前述した矢印Ｘ方向にマザー基板２Ａを搬送する。そして、各パッケージ基板部分上に、上記弾性波素子４を実装する。しかる後、モールド樹脂層１２を形成する。最後に、モールド樹脂層１２を個々の弾性波装置１ごとに分割する。
　弾性波装置１は上記のようにして得られるが、製造に際してのパッケージ基板２の方向選別を容易にかつ確実に行うことができる。これは、図３に示すように、電極パッド３ａの平面形状が他の電極パッド３ｂ～３ｆの平面形状と異なること、並びに複数の電極パッド３ａ～３ｆが、中心Ｏを介して点対称に配置されていないことによる。
　従って、複数の電極パッドが点対称とならないように、少なくとも１つの電極パッドの形状が、他の電極パッドの形状と異なっておればよい。すなわち、１個の電極パッド３ａだけでなく、複数個の電極パッドの平面形状が、他の電極パッドの平面形状と異なっていてもよい。複数の電極パッド全体が、複数の電極パッドが設けられている領域の中心Ｏに対して点対称に配置されていなければよい。
　好ましくは、他の電極パッド３ｂの形状である円が、図４に示すように、電極パッド３ａの平面形状である五角形に内接していることが望ましい。この場合には、例えば電極パッド３ａをパッケージ基板２内のビアホール電極等に接合するに際し、他の電極パッド３ｂと同様の許容度でビアホール電極に接続することができる。従って、電極パッド３ａの辺からビアホール電極が外側にはみ出し難い。よって、接続不良を効果的に抑制することができる。
　上記実施形態では、電極パッド３ａは正五角形とされていたが、図５（ａ）～図５（ｃ）に示すように、正六角形、正七角形または正八角形でもよい。さらに、図６（ａ）～図６（ｄ）に示すように、電極パッド３ａは、正九角形、正十角形、正十一角形または正十二角形であってもよい。なお、正十三角形以上になると、円に限りなく近づいていくため、イメージセンサなどにより識別することが困難となるおそれがある。また、四角形や三角形の場合、角部において、熱などによる外部応力が大きく加わり、接合性が低下するおそれがある。従って、正ｎ角形（ｎは５以上、１２以下の整数）であることが望ましい。なお、正ｎ角形に限らず、上記非対称性を発現させるための電極パッドは、非正ｎ角形であってもよい（ｎは５以上、１２以下の整数）。また、他の電極パッド３ｂ～３ｆは楕円形であってもよい。
　なお、図３では、１つの電極パッド３ａの形状を変更させていたが、２つ以上の電極パッドの形状を変更してもよい。
　図１に示した弾性波装置１では、いわゆるＷＬＰ型の弾性波素子がパッケージ基板２に搭載されていた。図７に示す変形例のように、パッケージ基板２を用いて、ＣＳＰ型の弾性波装置が構成されていてもよい。
　弾性波素子２２が、バンプ２６ａ～２６ｃにより、電極パッド３ａ～３ｃに接合されている。弾性波素子２２は、圧電基板２３を有する。圧電基板２３の第２の主面２３ｂ上には、電極ランド２４ａ～２４ｃ及びＩＤＴ電極２５ａ，２５ｂが設けられている。この電極ランド２４ａ～２４ｃが、バンプ２６ａ～２６ｃを介して、それぞれ、電極パッド３ａ～３ｃに接合されている。また、ＩＤＴ電極２５ａ，２５ｂが臨む中空部を形成するように、弾性波素子２２の周りに、モールド樹脂層２７が設けられている。このようなＣＳＰ構造の弾性波装置２１においても、上記実施形態と同じパッケージ基板２を用いてもよい。
　また、上記実施形態では、弾性波装置につき説明したが、本発明は、弾性波装置に限らず、パッケージ基板上に複数のバンプを有する電子部品素子が搭載される電子部品に広く適用することができる。
１…弾性波装置
２…パッケージ基板
２ａ，２ｂ…第１，第２の主面
２ｃ，２ｄ…側辺
２Ａ…マザー基板
３ａ～３ｆ…電極パッド
４…弾性波素子
５…圧電基板
５ａ，５ｂ…第１，第２の主面
６ａ，６ｂ…ＩＤＴ電極
７ａ～７ｃ…電極ランド
８ａ～８ｃ…アンダーバンプメタル層
９ａ～９ｃ…バンプ
１０…支持層
１１…カバー部材
１１ａ，１１ｂ…第１，第２のカバー部材
１２…モールド樹脂層
２１…弾性波装置
２２…弾性波素子
２３…圧電基板
２３ｂ…第２の主面
２４ａ～２４ｃ…電極ランド
２５ａ，２５ｂ…ＩＤＴ電極
２６ａ～２６ｃ…バンプ
２７…モールド樹脂層

Claims (7)

  1. 　電子部品素子が搭載されるパッケージ基板であって、
    　第１の主面を有する基板本体と、
    　前記基板本体の第１の主面上に設けられており、電子部品素子が接合される複数の電極パッドとを備え、
    　前記複数の電極パッドのうち、少なくとも１つの電極パッドの平面形状が、他の電極パッドの平面形状と異なっている、パッケージ基板。
  2. 　前記少なくとも１つの電極パッドの平面形状が円形または楕円形ではなく、前記他の電極パッドの平面形状が円形または楕円形である、請求項１に記載のパッケージ基板。
  3. 　前記少なくとも１つの電極パッドの平面形状がｎ角形（ｎは５以上、１２以下の整数）であり、前記他の電極パッドの平面形状が円形または楕円形である、請求項２に記載のパッケージ基板。
  4. 　前記少なくとも１つの電極パッドの平面形状が正ｎ角形（ｎは５以上、１２以下の整数）であり、前記他の電極パッドの平面形状が、前記正ｎ角形に内接する円である、請求項３に記載のパッケージ基板。
  5. 　請求項１～４のいずれか１項に記載のパッケージ基板が集合されている、マザー基板。
  6. 　請求項１～４のいずれか１項に記載のパッケージ基板と、
    　前記パッケージ基板上に搭載されており、複数のバンプを有する電子部品素子とを備え、
    　前記複数のバンプが、前記パッケージ基板の前記複数の電極パッドに接合されている、電子部品。
  7. 　請求項１～４のいずれか１項に記載のパッケージ基板と、
    　前記パッケージ基板の前記第１の主面に搭載されており、複数のバンプを有する弾性波素子とを備え、
    　前記弾性波素子の前記複数のバンプが、前記パッケージ基板の前記複数の電極パッドに接合されている、弾性波装置。
PCT/JP2016/070789 2015-11-30 2016-07-14 パッケージ基板、マザー基板、電子部品及び弾性波装置 WO2017094283A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-232954 2015-11-30
JP2015232954 2015-11-30

Publications (1)

Publication Number Publication Date
WO2017094283A1 true WO2017094283A1 (ja) 2017-06-08

Family

ID=58796701

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/070789 WO2017094283A1 (ja) 2015-11-30 2016-07-14 パッケージ基板、マザー基板、電子部品及び弾性波装置

Country Status (1)

Country Link
WO (1) WO2017094283A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110571202A (zh) * 2019-08-09 2019-12-13 深圳市华星光电技术有限公司 时序控制板
WO2022046391A1 (en) * 2020-08-25 2022-03-03 Qualcomm Incorporated Package and substrate comprising interconnects with semi-circular planar shape and/or trapezoid planar shape

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5873182A (ja) * 1981-10-27 1983-05-02 富士通株式会社 プリント配線板
JPS6090863U (ja) * 1983-11-29 1985-06-21 松下電器産業株式会社 プリント配線板
JPH0513900A (ja) * 1991-06-28 1993-01-22 Canon Inc 印刷配線板
JP2003008186A (ja) * 2001-06-21 2003-01-10 Sony Corp 半導体装置
JP2003017819A (ja) * 2001-06-29 2003-01-17 Fujitsu Ltd プリント配線板及びその識別方法
JP2003017619A (ja) * 2001-04-27 2003-01-17 Oki Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
JP2007189044A (ja) * 2006-01-13 2007-07-26 Nec Electronics Corp 基板および半導体装置
JP2009146969A (ja) * 2007-12-12 2009-07-02 Shinko Electric Ind Co Ltd 半導体パッケージ
JP2012235149A (ja) * 2012-07-11 2012-11-29 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2013145932A (ja) * 2010-05-07 2013-07-25 Murata Mfg Co Ltd 弾性表面波装置及びその製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5873182A (ja) * 1981-10-27 1983-05-02 富士通株式会社 プリント配線板
JPS6090863U (ja) * 1983-11-29 1985-06-21 松下電器産業株式会社 プリント配線板
JPH0513900A (ja) * 1991-06-28 1993-01-22 Canon Inc 印刷配線板
JP2003017619A (ja) * 2001-04-27 2003-01-17 Oki Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
JP2003008186A (ja) * 2001-06-21 2003-01-10 Sony Corp 半導体装置
JP2003017819A (ja) * 2001-06-29 2003-01-17 Fujitsu Ltd プリント配線板及びその識別方法
JP2007189044A (ja) * 2006-01-13 2007-07-26 Nec Electronics Corp 基板および半導体装置
JP2009146969A (ja) * 2007-12-12 2009-07-02 Shinko Electric Ind Co Ltd 半導体パッケージ
JP2013145932A (ja) * 2010-05-07 2013-07-25 Murata Mfg Co Ltd 弾性表面波装置及びその製造方法
JP2012235149A (ja) * 2012-07-11 2012-11-29 Shinko Electric Ind Co Ltd 配線基板及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110571202A (zh) * 2019-08-09 2019-12-13 深圳市华星光电技术有限公司 时序控制板
WO2022046391A1 (en) * 2020-08-25 2022-03-03 Qualcomm Incorporated Package and substrate comprising interconnects with semi-circular planar shape and/or trapezoid planar shape
US11296022B2 (en) 2020-08-25 2022-04-05 Qualcomm Incorporated Package and substrate comprising interconnects with semi-circular planar shape and/or trapezoid planar shape
KR20230028591A (ko) * 2020-08-25 2023-02-28 퀄컴 인코포레이티드 반원형 평면 형상 및/또는 사다리꼴 평면 형상을 갖는 상호연결부들을 포함하는 기판 및 패키지
KR102553687B1 (ko) 2020-08-25 2023-07-07 퀄컴 인코포레이티드 반원형 평면 형상 및/또는 사다리꼴 평면 형상을 갖는 상호연결부들을 포함하는 기판 및 패키지

Similar Documents

Publication Publication Date Title
JP6823711B2 (ja) 弾性波装置、分波器および通信装置
US9271400B2 (en) Electronic component and manufacturing method therefor
JP4179038B2 (ja) 表面弾性波装置
US8531092B2 (en) Surface-mountable piezoelectric devices including eutectic-bonded packages
US8692440B2 (en) Piezoelectric device and manufacturing method therefor
JP5664827B2 (ja) 電子部品及びその製造方法
WO2015102107A1 (ja) 積層配線基板およびこれを備える検査装置
JP5977021B2 (ja) 表面実装型圧電発振器
WO2017094283A1 (ja) パッケージ基板、マザー基板、電子部品及び弾性波装置
JP6311836B2 (ja) 電子部品
US9729124B2 (en) Piezoelectric vibration component having distinguishable opposing principal surfaces
US8669819B2 (en) Electronic component package sealing member, electronic component package, and method for manufacturing electronic component package sealing member
KR20080008994A (ko) 탄성 표면파 장치
JP5991452B2 (ja) 水晶振動装置及びその製造方法
JP6508217B2 (ja) 基板、基板の製造方法及び弾性波装置
JP7238097B2 (ja) 電子部品及びその製造方法
US20120229991A1 (en) Electronic component and method for manufacturing electronic component
TWI490500B (zh) Test vehicle
JP2012059840A (ja) 電子部品パッケージ用封止部材、電子部品パッケージ、及び電子部品パッケージ用封止部材の製造方法
JP2006005019A (ja) 電子デバイスの製造方法
JP2017153009A (ja) Ｓａｗデバイス及びその製造方法
JP5592311B2 (ja) セラミック多層基板
JP2006086787A (ja) 薄膜圧電フィルタおよびその製造方法
JP6356625B2 (ja) 弾性表面波装置
WO2016039038A1 (ja) 圧電デバイス、圧電デバイス製造方法、及び電子部品

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16870224

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16870224

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP