WO2017038262A1 - Ａ／ｄ変換器 - Google Patents

Ａ／ｄ変換器 Download PDF

Info

Publication number
WO2017038262A1
WO2017038262A1 PCT/JP2016/070760 JP2016070760W WO2017038262A1 WO 2017038262 A1 WO2017038262 A1 WO 2017038262A1 JP 2016070760 W JP2016070760 W JP 2016070760W WO 2017038262 A1 WO2017038262 A1 WO 2017038262A1
Authority
WO
WIPO (PCT)
Prior art keywords
time
dac
conversion
converter
quantizer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2016/070760
Other languages
English (en)
French (fr)
Inventor
智裕 根塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to CN201680046653.0A priority Critical patent/CN107925415B/zh
Priority to US15/739,206 priority patent/US10158369B2/en
Publication of WO2017038262A1 publication Critical patent/WO2017038262A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/145—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/52—Input signal integrated with linear return to datum
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/454—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/54—Input signal sampled and held with linear return to datum

Definitions

  • This disclosure relates to an A / D converter that can realize high-speed and high-precision A / D conversion with a simple configuration.
  • a successive approximation (SAR) type ADC described in Patent Document 1 is provided with an A / D conversion in order to reduce non-linearity errors in A / D conversion caused by errors in capacitance values of capacitive elements constituting the ADC.
  • SAR successive approximation
  • Patent Document 2 and Non-Patent Document 1 are delta-sigma A / D converters that achieve high accuracy using delta-sigma ( ⁇ ) modulation.
  • the A / D converter described in Patent Document 3 is an incremental delta (incremental ⁇ ) type A / D converter in which the amount of feedback by the analog quantizer is variable.
  • trimming that measures an element error, stores a correction value according to the element error, and corrects the A / D conversion result based on the correction value. Widely used. However, in order to realize trimming, a storage element for storing correction values and a correction mechanism for executing correction based on the stored correction values are additionally required.
  • oversampling is necessary for high accuracy, but oversampling is performed at a frequency one to two digits higher than the desired signal band. Sampling is generally performed, and the operating frequency of the circuit often determines the conversion speed. Also, if the input signal source before the A / D converter does not have the low output impedance required to perform high-speed oversampling, a high-speed buffer is required, so the buffer operating frequency is converted. Often, the speed is limited. When oversampling is performed and high-order ⁇ modulation is used for speeding up and high accuracy, the result of filtering the input signal at a plurality of different sampling times is A / Output as D conversion result. Therefore, for example, it is not suitable for an application in which the device is controlled using only the magnitude of the input signal at a specific time.
  • a / D converter As in the delta sigma type A / D converter described in Patent Document 2, a combination of a delta sigma type A / D converter and a Nyquist A / D converter makes it possible to achieve both high speed and high accuracy.
  • a / D converter is also known. In such an A / D converter, the upper bits (MSBs) of the A / D conversion result are generated by ⁇ modulation, and the lower bits (LSBs) of the A / D conversion result are generated by the Nyquist A / D converter. As a result, high accuracy and high speed are achieved.
  • the A / D converter is similar to the delta-sigma A / D converter that does not combine the above Nyquist A / D converter. There are problems that the operating frequency of the upstream buffer of the converter becomes high and that the A / D conversion result of the input signal at a specific time cannot be obtained.
  • Patent Document 3 proposes an incremental delta (incremental ⁇ ) type A / D converter based on delta modulation in order to solve the problems of the delta sigma type A / D converter.
  • the delta modulation used for the A / D conversion has a problem that the number of cycles required for the A / D conversion increases exponentially as the resolution increases. Therefore, in order to speed up A / D conversion by reducing the number of cycles, a DAC using a plurality of reference voltages having different sizes is used for feedback. That is, the number of cycles required for A / D conversion is reduced by combining and executing coarse resolution delta modulation with a large reference voltage and fine resolution delta modulation with a small reference voltage.
  • the sampling capacity and the integration capacity of the integrator are Since it is configured using another capacitive element, it is necessary to increase the capacitance value of the sampling capacitor in order to reduce thermal noise during sampling. Furthermore, if the capacitance value of the sampling capacitor is increased to reduce thermal noise, the capacitance value of the integration capacitor of the integrator is increased according to the size of the sampling capacitor in order to avoid saturation of the output signal amplitude of the integrator. When it is realized on an integrated circuit, a large area is required.
  • the area and power consumption of the operational amplifier constituting the integrator are increased in order to reduce the influence of thermal noise and flicker noise generated during the transfer. There is a need to reduce noise.
  • An object of the present disclosure is to provide a Nyquist A / D converter that can realize high-speed and high-precision A / D conversion with a simple configuration.
  • An A / D converter includes an operational amplifier including a first input terminal and an output terminal, and an integration capacitor inserted between the first input terminal and the output terminal of the operational amplifier.
  • a quantizer that outputs a quantization result obtained by quantizing the output signal of the operational amplifier, and a DAC voltage connected to the first input terminal of the operational amplifier for subtracting the charge accumulated in the integration capacitor
  • a D / A converter (DAC) that is determined based on
  • the integrator has a feedback switch that turns on and off the connection between the integration capacitor and the output terminal of the operational amplifier.
  • An analog signal as an input signal is input between the integration capacitor and the feedback switch.
  • the integration capacitor samples an analog signal.
  • a quantizer performs quantization based on the output of the operational amplifier.
  • the DAC converts the analog signal into a digital value by sequentially subtracting the charge accumulated in the integration capacitor based on the quantization result.
  • an analog signal as an input signal is held in the integrating capacitor in the integrator by one sampling, and A / D conversion is performed based on the electric charge held by the sampling, so no oversampling is required. . That is, it is possible to configure a Nyquist A / D converter that performs A / D conversion on an input signal at a specific time. Further, since oversampling is not required, the operating frequency of the circuit is not limited by the operating frequency of the preceding buffer, and high-speed A / D conversion can be realized.
  • a DAC is configured using one capacitor, and the DAC is configured to be driven by substantially one reference voltage, thereby suppressing A / D conversion errors caused by characteristic variations of components. it can. Therefore, in a SAR type A / D converter in which a DAC used for A / D conversion is composed of a plurality of capacitors, it is possible to perform high operations without performing operations such as trimming and dithering that are often performed for high accuracy. Accurate A / D conversion can be realized. Further, unlike the patent document 3, the DAC is not driven using a plurality of reference voltages, and therefore, an A / D conversion nonlinearity error caused by an error of a circuit that generates the reference voltage does not occur.
  • the integration capacitor and the sampling capacitor are different as in the delta-sigma type A / D converter disclosed in Patent Document 2 and Non-Patent Document 1, and Patent Document 3, respectively.
  • an A / D converter composed of a capacitor it is not necessary to transfer signal charges between the sampling capacitor and the integrating capacitor after sampling.
  • no thermal noise is generated due to the reset of the integration capacitor. For this reason, high-speed and low-noise A / D conversion can be realized.
  • a / D conversion can be realized at low cost.
  • a SAR type A / D converter that requires a large number of elements as shown in Patent Document 1 and a high-order ⁇ modulation that requires a plurality of integrators for speeding up as shown in Non-Patent Document 1.
  • a / D conversion can be realized with a simple configuration as compared to the A / D converter used. Therefore, a Nyquist A / D converter that can realize high-speed and high-precision A / D conversion with a simple configuration is provided.
  • FIG. 1 is a circuit diagram showing a schematic configuration of the A / D converter according to the first embodiment.
  • FIG. 2 is a timing chart showing an A / D conversion operation in the first embodiment.
  • FIG. 3 is a timing chart showing an A / D conversion operation in the A / D converter of the first modification.
  • FIG. 4 is a circuit diagram illustrating a schematic configuration of the A / D converter according to the second embodiment.
  • FIG. 5 is a timing chart showing an A / D conversion operation in the second embodiment.
  • FIG. 6 is a timing chart showing an A / D conversion operation in the A / D converter of Modification 2.
  • FIG. 1 is a circuit diagram showing a schematic configuration of the A / D converter according to the first embodiment.
  • FIG. 2 is a timing chart showing an A / D conversion operation in the first embodiment.
  • FIG. 3 is a timing chart showing an A / D conversion operation in the A / D converter of the first modification.
  • FIG. 4 is a circuit diagram illustrating
  • FIG. 7 is a circuit diagram showing a configuration of a quantizer in Modification 3.
  • FIG. 8 is a timing chart showing an A / D conversion operation in the A / D converter of Modification 3.
  • FIG. 9 is a timing chart showing an A / D conversion operation in the A / D converter of the fourth modification.
  • FIG. 10 is a timing chart showing an A / D conversion operation in the A / D converter of the modification 5.
  • FIG. 11 is a circuit diagram illustrating a schematic configuration of an A / D converter according to the third embodiment.
  • FIG. 12 is a timing chart showing an A / D conversion operation in the third embodiment.
  • FIG. 13 is a circuit diagram illustrating a schematic configuration of the A / D converter according to the fourth embodiment.
  • FIG. 14 is a timing chart showing an A / D conversion operation in the fourth embodiment.
  • the A / D converter 100 includes an integrator 10, a quantizer 20, and a D / A converter 30 (hereinafter referred to as DAC 30).
  • the input signal (Vin) is an analog signal
  • the signal (Dout) output from the A / D converter 100 is a digital signal.
  • the D / A converter is a digital-to-analog converter and is also called a DAC.
  • the integrator 10 includes an operational amplifier 11, an integration capacitor C1, and a feedback switch S3.
  • the integration capacitor C ⁇ b> 1 is inserted between the inverting input terminal and the output terminal of the operational amplifier 11.
  • the feedback switch S3 is inserted between the integration capacitor C1 and the output terminal of the operational amplifier 11. That is, the integration capacitor C1 and the feedback switch S3 are connected in series with each other and are disposed between the inverting input terminal and the output terminal of the operational amplifier 11.
  • the non-inverting input terminal of the operational amplifier 11 is connected to the analog ground level (AGND).
  • AGND is a reference potential of the entire A / D converter 100 and is not necessarily 0V.
  • the 1st input terminal as described in a claim corresponds to the inverting input terminal in this embodiment.
  • the inverting input terminal of the operational amplifier 11 can be connected to AGND via the switch S2.
  • the input terminal Tin of the A / D converter 100 is connected between the integration capacitor C1 and the feedback switch S3 via the switch S1.
  • the switch S1 and the switch S2 By turning on the switch S1 and the switch S2 while the feedback switch S3 is turned off, charges based on the magnitude of the input signal Vin are accumulated in the integration capacitor C1. That is, the input signal Vin is sampled in the integration capacitor C1.
  • the potential of the input analog signal is referred to as the input signal Vin or simply Vin
  • the potential of the output terminal of the operational amplifier 11 is referred to as the output voltage Vout or simply Vout.
  • the feedback switch S3 When the switch S1 and the switch S2 are turned off and the feedback switch S3 is turned on, the output voltage Vout of the operational amplifier 11 and the potential at one end on the input side of Vin in the integration capacitor C1 become equal.
  • the feedback switch S3 may be simply referred to as a switch S3.
  • the quantizer 20 receives the output of the integrator 10, that is, the output voltage Vout of the operational amplifier 11, and outputs Qout which is a result of quantizing the output voltage Vout. That is, the quantizer 20 quantizes the analog value Vout and converts it into a quantization result Qout that is a digital value. Further, the quantizer 20 outputs Dout that is a result of A / D conversion of the input signal Vin.
  • the quantizer 20 includes a comparator 21 and a logic circuit 24.
  • the output voltage Vout of the operational amplifier 11 is input to the non-inverting input terminal, and AGND is input to the inverting input terminal.
  • the output of the comparator 21 is input to the logic circuit 24.
  • the logic circuit 24 outputs the quantization result Qout to the DAC 30 based on the output of the comparator 21 and outputs the A / D conversion result Dout.
  • the quantization result described in the claims corresponds to Qout.
  • the logic circuit 24 outputs 1 as the quantization result Qout when Vout ⁇ AGND.
  • Vout ⁇ AGND ⁇ 1 is output as Qout. That is, the quantizer 20 in the present embodiment is a 1-bit quantizer.
  • the logic circuit 24 sequentially integrates Qout each time quantization is performed by the quantizer 20 during the A / D conversion process, and generates an A / D conversion result Dout. More specific operation of the quantizer 20 will be described in detail later.
  • the DAC 30 is a D / A converter, and determines the amount of charge that the DAC 30 subtracts from the integration capacitor C1 based on the quantization result Qout output from the quantizer 20.
  • the DAC 30 has a DAC capacity C2.
  • a voltage source for generating AGND and a reference voltage is connected to one end of the DAC capacitor C2 via switches S6 to S8.
  • AGND is connected to one end of the DAC capacitor C2 via the switch S6,
  • Vm is connected via the switch S7, and
  • Vp is connected via the switch S8.
  • the potential at one end of the DAC capacitor C2 is equal to any one of Vp, Vm, and AGND selected exclusively by the switches S6 to S8.
  • the potential at one end of the DAC capacitor C2 may be referred to as a DAC voltage Vdac.
  • one end on the inverting input terminal side of the operational amplifier 11 in the DAC capacitor C2 can be connected to AGND via the switch S4.
  • the DAC capacitor C2 is connected to the inverting input terminal of the operational amplifier 11 through the switch S5. That is, the DAC 30 is connected to the integrator 10 via the switch S5.
  • the charge based on the reference voltage selected by the switch S7 or the switch S8 is accumulated in the DAC capacitor C2 by turning off the switch S5 and turning on the switch S4. Further, in a state where charges are accumulated in the DAC capacitor C2, the switch S4 is turned off and the switch S5 is turned on, so that the DAC capacitor C2 is connected to the integrator 10, the switch S7 and the switch S8 are turned off, and the switch By turning on S6, the charge accumulated in the DAC capacitor C2 is transferred to the integration capacitor C1. That is, the charge accumulated in the integration capacitor C1 is subtracted by the DAC 30.
  • AGND is also connected to the DAC capacitor C2 via the switch S6.
  • the charge accumulated in the DAC capacitor C2 is determined based on the potential difference between Vp-AGND or Vm-AGND.
  • AGND is 0 V
  • the charge accumulated in the DAC capacitor C2 is determined by the magnitude of Vp or Vm, and AGND is not used as a reference voltage for substantial D / A conversion.
  • FIG. 2 is a timing chart showing the operation of the A / D converter 100.
  • the period before time t1 corresponds to a sampling period, and the period after time t1 corresponds to an A / D conversion period.
  • both terminals of the DAC capacitor C2 are connected to AGND, respectively.
  • the DAC capacitor C2 is in a state where no charge is accumulated, and is in a so-called reset state. Note that the DAC capacitor C2 is not necessarily required to perform a reset operation because charges are accumulated based on the value of the quantization result Qout after time t1.
  • Vout is a value larger than AGND that is the threshold voltage of the comparator 21 constituting the quantizer 20 from time t1 to time t3.
  • the switch S4 is turned off and the switch S5 is turned on, and the switch S7 is turned off and the switch S6 is turned on.
  • the operation from time t2 to time t4 is one cycle related to the first charge subtraction from the integration capacitor C1.
  • one cycle related to subtraction similar to that from time t2 to time t4 may be referred to as a subtraction cycle.
  • the operational amplifier 11 From time t3 to time t5, the operational amplifier 11 performs the remaining A / D conversion generated as a result of the first subtraction performed by the DAC 30 from the initial Vout from time t1 to time t3 corresponding to the result of sampling the input signal Vin. The difference is output as Vout.
  • Vout, Qout, and Dout are shown to change and stabilize immediately at time t3. However, in actual operation, they are accompanied by operations of an integrator, a switch, a quantizer, and the like. Due to the delay, a certain time is required until the quantization result is stably determined after Vout starts to change at time t3.
  • the operation from time t1 to time t3 and from time t3 to time t5 is one cycle related to quantization by the quantizer 20.
  • one cycle related to the same quantization may be referred to as a quantization cycle.
  • a resolution of 3 bits (9 gradations) of A / D conversion is obtained by 8 cycles of quantization up to time t13 and 7 cycles of subtraction.
  • the A / D conversion may be terminated at time t13.
  • the subtraction and the quantization are further performed for each cycle to make the A / D conversion resolution 4 bits (16 gradations). Is working.
  • the ninth quantization which is the last quantization, is executed.
  • the value of Dout becomes the final A / D conversion result of the input signal Vin.
  • the charge subtraction from the integration capacitor C1 and the quantization by the quantizer 20 are executed for a predetermined number of cycles at which a desired resolution can be obtained regardless of the level of the input signal Vin.
  • the desired resolution of the A / D converter 100 is N bits, 2N-1 cycles are required for charge subtraction, and 2N-1 + 1 cycles are required for quantization.
  • the A / D converter 100 is configured such that the integration capacitor C1 is disconnected from the output terminal of the operational amplifier 11 during sampling and the input signal Vin can be input to the integration capacitor C1, resetting of the integration capacitor C1 is unnecessary.
  • the effects of thermal noise and flicker noise are accumulated in resetting the integration capacitor, sampling in the sampling capacitor, and transferring signal charges from the sampling capacitor to the integration capacitor.
  • the integration capacitor is not used so as not to saturate the output signal of the integrator.
  • the sampling capacity needs almost the same capacity value.
  • the sampling capacitor is unnecessary, and the area of the capacitive element that requires a relatively large area when realized as a semiconductor integrated circuit is approximately halved. Can be reduced.
  • the A / D converter 100 is a Nyquist A / D converter that performs one A / D conversion for one sampling. For this reason, a general delta-sigma A / D converter that requires oversampling does not require a high-speed buffer that is often required in the preceding stage. Therefore, there is little restriction on the conversion frequency due to the sampling speed, and high-speed and high-precision A / D conversion can be realized.
  • a / D conversion can be realized with a simple configuration as compared with a SAR type A / D converter using many capacitive elements and a higher-order delta-sigma type A / D converter using a plurality of integrators. it can.
  • the subtraction of a predetermined number of cycles according to the desired A / D conversion resolution is performed without depending on the level of the input signal Vin. That is, even if the output voltage Vout of the operational amplifier 11 exceeds once from the side larger than AGND by the subtraction or decreases from the side smaller than AGND to the larger side, the subtraction is continued until the predetermined number of cycles is reached.
  • the magnitude of the A / D conversion error caused by the offset of the operational amplifier depends on the level of the input signal. Therefore, a non-linearity error may occur in A / D conversion.
  • the A / D converter 100 executes the same number of subtractions without depending on the input level. For this reason, there is no dependency on the input level of the A / D conversion error caused by the offset of the operational amplifier 11 or the like. That is, highly accurate A / D conversion with few nonlinear errors can be realized.
  • Modification 1 When adopting the two-level DAC 30 as described in the first embodiment, in addition to the method of subtracting charges using the potential difference between Vp and AGND or the potential difference between Vm and AGND as in the first embodiment. A method of subtracting using the potential difference between Vp and Vm can also be adopted.
  • the operations of the switches S6 to S8 are changed with respect to the first embodiment. Specifically, the switch S6 is maintained in the OFF state from time t2 to time t14 including the period of the subtraction cycle, and either the switch S7 or the switch S8 is exclusive according to the output Qout of the quantizer 20 Thus, the switch is turned on in the first half of the subtraction cycle, and in the second half of the subtraction cycle, the on and off of the switches S7 and S8 are controlled so as to be reversed from the first half of the subtraction cycle.
  • the charge is transferred from the DAC capacitor C2 to the integration capacitor C1, and a voltage corresponding to the residual of A / D conversion is output as the output voltage Vout of the operational amplifier 11.
  • the DAC 30 in the present modification is not used for subtraction involving the change in Vout by the DAC 30 because the switch S6 is maintained in the OFF state from time t2 to time t14 as compared to the first embodiment. For this reason, in the case where the present modification is implemented with a single-ended circuit configuration, even if an error occurs between the intermediate potential between Vp and Vm and the potential of AGND, it is caused by subtraction of charges from the integration capacitor C1. A / D conversion offset error does not occur. That is, the demand for the accuracy of the power source that generates Vp, Vm, and AGND can be relaxed compared to the first embodiment.
  • the A / D converter 200 includes an integrator 10, a quantizer 20, and a D / A converter 30 (hereinafter referred to as DAC 30).
  • the input signal (Vin) is an analog signal
  • the signal (Dout) output from the A / D converter 200 is a digital signal.
  • the A / D converter 200 in the present embodiment is different from the A / D converter 100 in the first embodiment in the configuration of the quantizer 20. Since the integrator 10 has the same configuration as that of the first embodiment, detailed description thereof is omitted.
  • the DAC 30 is different from the first embodiment in the specification of the input signal, that is, the DAC voltage Vdac corresponding to the output Qout of the quantizer 20. This will be described in detail below.
  • the quantizer 20 in this embodiment receives the output of the integrator 10, that is, the output voltage Vout of the operational amplifier 11, and outputs Qout that is the result of quantizing the Vout. That is, the quantizer 20 quantizes the analog value Vout and converts it into a quantization result Qout that is a digital value. Further, the quantizer 20 outputs Dout that is a result of A / D conversion of the input signal Vin.
  • the quantizer 20 includes a first comparator 22, a second comparator 23, and a logic circuit 24.
  • the output voltage Vout of the operational amplifier 11 is input to the non-inverting input terminal, and the threshold voltage V1 is input to the inverting input terminal.
  • the second comparator 23 receives the output voltage Vout of the operational amplifier 11 at the non-inverting input terminal and the threshold voltage V2 at the inverting input terminal.
  • the threshold voltage V1 is higher than AGND, and the threshold voltage V2 is lower than AGND. That is, each voltage has a relationship of V2 ⁇ AGND ⁇ V1.
  • the outputs of the comparators 22 and 23 are input to the logic circuit 24, respectively. Based on the outputs of the comparators 22 and 23, the logic circuit 24 outputs a quantization result Qout to the DAC 30 and outputs a digital signal Dout as an A / D conversion result.
  • the logic circuit 24 outputs 1 as the quantization result Qout when Vout> V1.
  • V2 ⁇ Vout ⁇ V1, 0 is output as Qout.
  • Vout ⁇ V2, ⁇ 1 is output as Qout. That is, the quantizer 20 in the present embodiment is a 1.5-bit quantizer.
  • the logic circuit 24 sequentially integrates Qout each time quantization is performed by the quantizer 20 during the A / D conversion process, and generates an A / D conversion result Dout. The specific operation of the quantizer 20 will be described in detail later.
  • the DAC 30 is a D / A converter, and determines the amount of charge that the DAC 30 subtracts from the integration capacitor C1 based on the quantization result Qout output from the quantizer 20.
  • This DAC 30 has, as reference voltages, a three-level D / A having an analog ground level AGND, a high level Vp set to a potential higher than AGND, and a low level Vm set to a potential lower than AGND. It is a converter.
  • FIG. 5 is a timing chart showing the operation of the A / D converter 200.
  • the period before time t15 corresponds to a sampling period, and the period after time t15 corresponds to an A / D conversion period.
  • the switch S1 and the switch S2 are turned off and the switch S3 is turned on, whereby the output voltage Vout of the operational amplifier 11 becomes the same voltage value as Vin, and Vin is held in the integration capacitor C1.
  • Vout is larger than the threshold voltage V1 of the first comparator 22 constituting the quantizer 20.
  • the switch S4 is turned off and the switch S5 is turned on, and the switch S7 is turned off and the switch S6 is turned on.
  • the operational amplifier 11 From the time t17 to the time t19, the operational amplifier 11 performs the remaining A / D conversion generated as a result of performing the first subtraction by the DAC 30 from the initial Vout at the time t15 to the time t17 corresponding to the result of sampling the input signal Vin. The difference is output as Vout.
  • the A / D converter 200 in the present embodiment also has the same effect as that of the first embodiment.
  • the quantizer 20 in this embodiment functions as a 1.5-bit quantizer, a quantization cycle corresponding to the last quantization cycle shown in FIG. 2 is required as the first embodiment.
  • a / D conversion with a resolution of 4 bits (17 gradations) can be realized by quantization of 8 cycles.
  • Modification 2 When adopting the three-level DAC 30 as described in the second embodiment, a method of subtracting using a potential difference between Vp-AGND or Vm-AGND during the A / D conversion period as in the second embodiment, a method of subtracting by using a potential difference between Vp-Vm or Vm-Vp can be employed as in the first modification.
  • the operations of the switches S6 to S8 are changed with respect to the second embodiment. Specifically, at time t16, the switch S6 is turned off and the switch S7 is turned on. At time t17, the switch S7 is turned off, and the switch S8 is turned on while maintaining the off state of the switch S6.
  • a corresponding voltage is output as the output voltage Vout of the operational amplifier 11.
  • the DAC 30 in the present modification is not used for subtraction involving change in Vout by the DAC 30 because the switch S6 is maintained in the OFF state from time t16 to time t22 as compared to the second embodiment.
  • AGND is connected to the DAC capacitor C2 via the switch S6, but no substantial subtraction is performed.
  • the present modification is implemented with a single-ended circuit configuration, even if an error occurs between the intermediate potential between Vp and Vm and the potential of AGND, the error at the time of subtracting the charge from the integration capacitor C1
  • the resulting offset error or nonlinearity error of A / D conversion does not occur. That is, the demand for the accuracy of the power source that generates Vp, Vm, and AGND can be relaxed compared to the second embodiment.
  • Modification 3 In the second embodiment and the second modification, a mode has been described in which the quantizer 20 is configured by two comparators 22 and 23 to realize 1.5-bit quantization. On the other hand, in this modification, a mode will be described in which the threshold voltage of the comparators 22 and 23 is made variable so that the resolution of the quantizer is switched between 1.5 bits and 1 bit.
  • the threshold voltage input to the first comparator 22 can be changed in three ways: V1, V3, and V5. Further, the threshold voltage input to the second comparator 23 can be changed in two ways, V2 and V4. Specifically, as shown in FIG. 7, resistors R1 to R6 are connected in series in the order of R1 to R6 from the higher potential between the high level Vp and the low level Vm. The point potential can be input to the comparators 22 and 23 as a threshold voltage.
  • each of the resistors R1 to R6 is set so that the voltage V3 is generated at the midpoint between the resistors R1 and R2, and is set so that the voltage V1 is generated at the midpoint between the resistors R2 and R3.
  • the voltage V5 is set at the midpoint between the resistors R3 and R4, and the voltage V2 is set at the midpoint between the resistors R4 and R5.
  • the resistor R5 and the resistor The voltage V4 is set to be generated at the midpoint of R6.
  • the voltage V3 can be input to the inverting input terminal of the first comparator 22 via the switch S21, the voltage V1 can be input via the switch S22, and the voltage V5 can be input via the switch S23.
  • the voltage V2 can be input to the inverting input terminal of the second comparator 23 via the switch S24, and the voltage V4 can be input via the switch S25.
  • the quantizer 20 in the present modification can set five types of V1 to V5 as threshold voltages of the comparators 22 and 23, but the operation of the present modification is configured to use only three types. Examples of setting five types of voltages will be described in Modifications 4 and 5 described later.
  • the operation up to time t25 is the same as that of the second embodiment, except that subtraction based on Qout immediately before time t25 is executed. That is, the difference is that 2N-1 cycles of subtraction are executed when the resolution of A / D conversion in the period up to time t25 is N bits. Since the other points are the same operation, the description thereof is omitted.
  • the threshold voltage in the quantizer 20 is set to V1 and V2. That is, the switch S22 and the switch S24 are turned on, and the switches S21, S23, and S25 are turned off. Thereby, the quantizer 20 in the present modification functions as a 1.5-bit quantizer until time t25. In FIG. 8, this A / D conversion period is described as 1.5-bit MODE (1.5-bit mode).
  • the switch S22 in the quantizer 20 shown in FIG. 7 is turned off, and the switch S23 is turned on.
  • the threshold voltage input to the second comparator 23 is maintained at V2, but the logic circuit 24 in this modification is set to ignore the comparison result of Vout and V2. That is, after time t25, the quantizer 20 in this modification functions as a 1-bit quantizer that uses only the first comparator 22 whose threshold voltage is AGND.
  • the last quantization is executed by the quantizer 20 whose resolution is set to 1 bit. Since one threshold voltage V5 used for the last quantization is exactly between the two threshold voltages V1 and V2 used for the quantization before time t25, the resolution of the A / D conversion is set to 1 bit by the last quantization. Can be increased by minutes. For this reason, the logic circuit 24 calculates Dout immediately before time t25 by a factor of 2, and then adds the 1-bit quantization result Qout.
  • a / D conversion with a resolution of 5 bits (32 gradations) is performed by quantization of 9 cycles and subtraction of 8 cycles.
  • the desired resolution of the A / D converter is N bits
  • subtraction of charge requires 2N-2 cycles and quantization requires 2N-2 + 1 cycles.
  • the number of cycles necessary to obtain the same resolution as that of the second modification is substantially halved.
  • Modification 4 In the third modification, the mode in which the resolution of the A / D converter is improved by changing the resolution using three types of threshold voltages in the quantizer 20 shown in FIG. 7 has been described. In the present modification, a mode in which the resolution is further improved by changing the resolution of the quantizer 20 using five types of threshold voltages in the quantizer 20 shown in FIG. 7 will be described.
  • the threshold voltage of the first comparator 22 in the quantizer 20 is set to V3, and the threshold voltage of the second comparator 23 is set to V4. That is, the switch S21 and the switch S25 are turned on, and the switches S22 to S24 are turned off. That is, between time t26 and time t31, the difference between the two threshold voltages is set larger than that in the second embodiment.
  • the switch S6 is turned off and the switch S7 is turned on as in the second modification.
  • the switch S7 is turned off, and the switch S8 is turned on while maintaining the off state of the switch S6.
  • the switch S21 is turned off and the switch S22 is turned on. That is, the threshold voltage of the first comparator 22 of the quantizer 20 is switched from V3 to V1.
  • the switch S25 is turned off and the switch S24 is turned on. That is, the threshold voltage of the second comparator 23 of the quantizer 20 is switched from V4 to V2.
  • Vout does not change between time t32 and time t34, but subtraction is performed in a state where the DAC voltage Vdac is set to AGND as in the second modification.
  • a / D conversion resolution 4 bits (17 gradations) of A / D conversion resolution can be obtained by time t35 when quantization of 5 cycles is completed.
  • the quantization until obtaining the same A / D conversion result Dout as in the second embodiment is 5 cycles, which is more than the 8 cycles in the second embodiment.
  • the quantizer 20 is operated in the 1-bit mode after the time t35 and the last quantization is executed in the same manner as the time t25 and after in the modification 3.
  • Dout 9 which is the final A / D conversion result of the input signal Vin is obtained.
  • the resolution of A / D conversion is 5 bits (32 gradations) by 6 cycles of quantization and 5 cycles of subtraction. If the desired resolution of the A / D converter is N bits, charge subtraction requires 2N-3 + 1 cycles and quantization requires 2N-3 + 2 cycles. Therefore, when the resolution N is high, the number of cycles required to obtain the same resolution as in the third modification can be reduced to approximately half. Further, by reducing the number of subtraction cycles, it is possible to reduce the influence of thermal noise and flicker noise that increase due to the execution of subtraction on the A / D conversion result.
  • the quantizer 20 in the present modification functions as a 1.5-bit quantizer, although the two threshold voltages of the quantizer 20 are changed at time t33 in the period from time t26 to time t35, respectively. is doing. Further, after time t35, it functions as a 1-bit quantizer with a threshold voltage of AGND.
  • the quantizer 20 of the A / D converter 200 uses the quantization result Qout of each half-quantization cycle by changing the threshold voltage for each half-quantization cycle during one-cycle quantization. To control the DAC 30. That is, a 1.5-bit quantizer 20 is used to perform five-level quantization in one quantization cycle, thereby realizing a substantially 2.5-bit quantizer.
  • the threshold voltage of the first comparator 22 is V3 and the threshold voltage of the second comparator 23 is V4, and in the second half of the quantization cycle, the first comparator The threshold voltage of 22 is set to V1, the threshold voltage of the second comparator 23 is set to V2, and two quantizations are executed within one quantization cycle.
  • the DAC 30 performs control using each of two quantization results in one quantization cycle.
  • the DAC voltage Vdac for driving the DAC 30 is determined based on the total value of Qout in one quantization cycle. Specifically, if the total value of two quantization results Qout in one quantization cycle is 2, subtraction is performed with the potential difference between the first half and the second half of one subtraction cycle of the DAC voltage Vdac as Vp ⁇ Vm. Similarly, if the total value of Qout is 1, the potential difference is Vp ⁇ AGND, if the total value of Qout is ⁇ 1, the potential difference is Vm ⁇ AGND, and if the total value of Qout is ⁇ 2, the potential difference is Vm ⁇ AGND. Subtraction is performed as Vp. If the total value of Qout is 0, the DAC voltage Vdac is set to AGND and substantially no subtraction is performed.
  • the total value of Qout is 2, Vout> V3 and Vout> V1, and in the subtraction cycle between time t40 and time t42, subtraction by the potential difference Vp ⁇ Vm. Is executed.
  • the DAC voltage Vdac in the first half of the subtraction cycle is determined from only Qout in the second half of the quantization cycle, and the second half of the quantization cycle.
  • the DAC 30 may be operated by determining the DAC voltage Vdac in the second half of the subtraction cycle from only Qout.
  • the total value 2 of the two Qouts from time t37 to time t39 is reflected in the subtraction in the subtraction cycle from time t38 to time t40. That is, in the subtraction cycle from time t38 to time t40, the switches S6 to S8 are controlled based on Qout obtained between time t37 and time t39, and the subtraction is executed.
  • the resolution of 5-bit (32 gradations) A / D conversion is obtained by 5 quantization cycles and 4 subtraction cycles. If the desired resolution of the A / D converter is N bits, charge subtraction requires 2N-3 cycles and quantization requires 2N-3 + 1 cycles. Therefore, when the desired resolution N is high, the number of cycles required to obtain the same resolution as that of the third modification can be reduced to almost half. Further, similarly to the fourth modification, it is possible to reduce the influence of thermal noise and flicker noise that increase due to execution of subtraction.
  • the A / D converter 300 in this embodiment is configured to execute a part of the quantization in the A / D conversion process by an A / D converter different from the quantizer 20.
  • an A / D converter different from the quantizer 20 is referred to as a secondary ADC 50.
  • the secondary ADC is also referred to as a secondary analog-to-digital converter or another ADC.
  • the A / D converter 300 in this embodiment includes a sub ADC 50 and an adder 60 in addition to the integrator 40, the quantizer 20, and the DAC 30. Since the DAC 30 is the same as that of the fifth modification of the second embodiment, a detailed description thereof is omitted. Also, in FIG. 11, the detailed configuration is omitted for the sake of simplification, but the quantizer 20 uses the variable threshold voltage shown in FIG. 7 as in the fifth modification of the second embodiment. It is.
  • the integrator 40 has an integration capacitor C1 and an amplification capacitor C3, which are connected in parallel between the inverting input terminal and the output terminal of the operational amplifier 11.
  • the integration capacitor C1 has one end connected to the inverting input terminal of the operational amplifier 11 via the switch S9 and the other end connected to the output terminal of the operational amplifier 11 via the switch S3.
  • the middle point of the integrating capacitor C1 and the switch S9 is connected to AGND via the switch S2, and the middle point of the integrating capacitor C1 and the switch S3 is connected to AGND via the switch S10.
  • the amplification capacitor C3 has one end connected to the inverting input terminal of the operational amplifier 11 via the switch S14 and the other end connected to the output terminal of the operational amplifier 11 via the switch S12.
  • the middle point of the amplification capacitor C3 and the switch S14 is connected to AGND via the switch S13, and the middle point of the amplification capacitor C3 and the switch S12 is connected to AGND via the switch S11.
  • the input terminal Tin is connected to the middle point of the integration capacitor C1 and the switch S3 via the switch S1.
  • the functions of the switches S2 and S3 are the same as those of the switches S2 and S3 in the second embodiment, respectively.
  • the secondary ADC 50 is connected to the output terminal of the operational amplifier 11 in parallel with the quantizer 20.
  • the digital output Lout of the secondary ADC 50 is input to the adder 60 together with the digital output Mout of the quantizer 20.
  • the adder 60 adds Mout output from the quantizer 20 and Lout output from the sub ADC 50 to obtain a final digital output Dout.
  • a generally known A / D converter can be adopted as the secondary ADC 50.
  • the switches S1, S2, S4, S6, S11, and S13 are turned on, and the switches S3, S5, S7, S8, S9, S10, S12, and S14 are turned off. Since the switch S3 is off, the integration capacitor C1 and the output terminal of the operational amplifier 11 are electrically separated from each other. Since the switches S1 and S2 are on, the input signal Vin is sampled by the integration capacitor C1. Further, since the switches S11 and S13 are turned on and the switches S12 and S14 are turned off, the amplification capacitor C3 is electrically separated from the operational amplifier 11, and both ends thereof are connected to AGND. As a result, the amplification capacitor C3 is in a state where no charge is accumulated.
  • both terminals of the DAC capacitor C2 are connected to AGND, respectively. As a result, the DAC capacitor C2 is in a state where no charge is accumulated.
  • the resolution of A / D conversion obtained in Mout is 4 bits (17 gradations), and the upper 4 bits of the A / D conversion result Dout of this embodiment are converted by the quantizer 20 to A / D D-converted.
  • the switches S3, S11, and S13 are turned off, and the switches S10, S12, and S14 are turned on and the last subtraction is performed. Thereby, all charges corresponding to the residual of A / D conversion are transferred to the amplification capacitor C3.
  • the sub ADC 50 After time t49, the sub ADC 50 performs A / D conversion on the amplified residual Vout output from the operational amplifier 11.
  • the final A / D conversion result Mout corresponding to the upper 4 bits by the quantizer 20 and the A / D conversion result Lout corresponding to the lower 4 bits by the sub ADC 50 are added to obtain the final A An 8-bit resolution is obtained for the / D conversion result Dout.
  • the sub ADC 50 performs A / D conversion of lower bits using the residual of the A / D conversion related to the previous A / D conversion as an input. Has been. That is, the A / D conversion of the lower bits related to the previous A / D conversion and the sampling of the input signal Vin related to the next A / D conversion are performed in parallel.
  • the A / D converter 300 includes a sub ADC 50 that performs A / D conversion of lower bits. For this reason, the resolution of the A / D conversion of the upper bits by the quantizer 20 whose number of cycles exponentially increases with increasing resolution is reduced, and the number of cycles required for A / D conversion is greatly reduced. can do.
  • the A / D converter 300 in the present embodiment has an amplification capacitor C3 as a separate body from the integration capacitor C1. For this reason, during the operation of the A / D conversion of the lower bits by the sub ADC 50, the sampling for the next A / D conversion can be executed in parallel by separating the integration capacitor C1 from the operational amplifier 11. Further, since the secondary ADC 50 is not used for the next A / D conversion even in the A / D conversion period of the higher bit related to the next A / D conversion after time t51, the previous ADC is used by using the secondary ADC 50. A / D conversion of lower bits related to / D conversion can be executed. For this reason, it is easy to secure the processing time of the sampling of the input signal Vin and the A / D conversion of the lower bits by the sub ADC 50, and the overall throughput of the A / D conversion can be improved.
  • a general A / D converter can be used for the secondary ADC 50.
  • a Nyquist A / D converter that performs A / D conversion by sampling once to increase the conversion speed is used as the secondary ADC 50, the entire A / D conversion is not required without requiring high-precision techniques such as trimming.
  • a / D conversion of lower bits up to about 10 to 12 bits can be assigned to the sub ADC 50 while maintaining the conversion accuracy. Therefore, in the present embodiment, the number of A / D conversion cycles of the upper bits by the quantizer 20 is significantly reduced while suppressing an increase in A / D conversion error caused by the conversion accuracy of the sub ADC 50. As a result, the speed of A / D conversion can be greatly improved.
  • the non-linearity error of A / D conversion caused by the ratio accuracy between the DAC capacitor C2 and the amplification capacitor C3 can be reduced by increasing the resolution of the A / D conversion of the upper bits by the quantizer 20. Therefore, by assigning a resolution that is sufficiently smaller than the accuracy corresponding to the resolution assigned to the sub ADC 50 to the A / D conversion of the upper bits, the nonlinearity error of the A / D conversion of the upper bits is reduced. The influence on the accuracy of the entire A / D conversion can be sufficiently reduced.
  • the resolution of the entire A / D conversion is 16 bits
  • a resolution of 10 to 12 bits is assigned to the sub ADC 50 for the A / D conversion of the lower bits, and 4 for the A / D conversion of the upper bits by the quantizer 20. Allocate a resolution of ⁇ 6 bits.
  • the A / D converter 400 in this embodiment includes an integrator 70, a quantizer 20, a DAC 30, a secondary ADC 50, and an adder 60. Since the DAC 30 is the same as that of each of the above-described embodiments and modifications, detailed description thereof is omitted.
  • the quantizer 20 is the same as that in the third embodiment.
  • the integrator 70 in this embodiment has a switch S10 in addition to the integrator 10 in the second embodiment.
  • the switch S10 is interposed between the integration capacitor C1, the midpoint of the switch S3, and AGND. Since the switch S10 has the same operation and function as the switch S10 in the third embodiment, it is denoted by the same reference numerals as in the third embodiment.
  • the output terminal of the operational amplifier 11 in the integrator 70, the switches S6 to S8 in the DAC 30, and the midpoint of the DAC capacitor C2 are connected via the switch S15. It is connected. Therefore, by turning on the switches S5, S10, and S15 after turning off the switches S1 to S4 and the switches S6 to S8, the charge of the integration capacitor C1 can be transferred to the DAC capacitor C2.
  • the A / D converter 400 in this embodiment has the same configuration as the A / D converter 300 in the third embodiment except for the integrator 70 and the switch S15.
  • the switch S4 is turned off and the switch S5 is turned on, and the final subtraction is executed.
  • the switch S5 is turned off, the switch S4 is turned on, and the switch S6 is turned on, so that the charge of the DAC capacitor C2 is reset.
  • the switch S6 is turned off and the switches S10 and S15 are turned on.
  • the A / D conversion residual amplification is performed simultaneously with the final subtraction.
  • the residual amplification is performed using the DAC capacitor C2 used for the subtraction.
  • the charge of the DAC capacitor C2 is reset, and the amplification of the residual is started after time t55.
  • the amplified residual of A / D conversion is transferred to the sub ADC 50.
  • the transferred residual is A / D converted by the sub ADC 50 after time t55.
  • the switches S10 and S15 are turned off and the switch S6 is turned on.
  • the switch S1 and the switch S2 are turned on while the switch S3 is in an off state, sampling for the next A / D conversion is started using the integration capacitor C1 as before time t52.
  • time t57 is a period of A / D conversion of the upper bits by the quantizer 20 related to the next A / D conversion
  • the operation of the A / D converter 400 is the same as the period from the time t52 to the time t56. is there.
  • the secondary ADC 50 is not used for the next A / D conversion executed after time t56. That is, in the period from time t56 to time t59, the lower bit A / D conversion related to the previous A / D conversion, the sampling of the input signal Vin related to the next A / D conversion, and the upper bit A / D conversion are performed.
  • the D conversion is executed in parallel.
  • the A / D converter 400 in this embodiment includes a sub ADC 50 that performs A / D conversion of lower bits. For this reason, as in the third embodiment, the number of cycles required for A / D conversion of the upper bits by the quantizer 20 can be reduced.
  • the A / D converter 400 when the transfer of the residual of the A / D conversion to the sub ADC 50 is completed, the A / D of the lower bits by the sub ADC 50 as in the third embodiment. In parallel with the conversion, the sampling for the next A / D conversion and the A / D conversion of the upper bits can be performed. Therefore, the throughput of A / D conversion can be improved.
  • the DAC capacitor C2 of the present embodiment is configured so as to also function as the amplification capacitor C3 of the third embodiment. For this reason, the number of necessary capacitive elements can be reduced, and non-linearity errors in A / D conversion due to the ratio accuracy of the capacitance value between the DAC capacitor C2 and the amplification capacitor C3 do not occur.
  • a / D conversion with a predetermined number of bits such as 4 bits or 8 bits has been described as an example.
  • the A / D converters 100 to 400 may have any number of bits. It is applicable to.
  • each switch operates so as to reset the DAC capacitor C2 or the amplification capacitor C3 during the sampling period of the input signal Vin is described. Any design can be made without departing from the gist of the present disclosure.
  • the single-ended operational amplifier 11 is used as an amplifier has been described for the sake of simplicity.
  • the A / D converters 100 to 400 are configured using a differential operational amplifier instead of the single-ended operational amplifier. You can also

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

Ａ／Ｄ変換器は、第１入力端子と出力端子を備えるオペアンプ（１１）と積分容量（Ｃ１）とを有する積分器（１０）と、オペアンプの出力信号を量子化した量子化結果を出力する量子化器（２０）と、第１入力端子に接続され、ＤＡＣ電圧を決定するＤＡＣ（３０）と、を備える。積分器は、積分容量とオペアンプの出力端子との間にフィードバックスイッチ（Ｓ３）を有する。入力信号としてのアナログ信号は、積分容量とフィードバックスイッチとの間に入力される。積分容量は、アナログ信号をサンプリングする。量子化器がオペアンプの出力に基づいて量子化を行う。ＤＡＣが積分容量に蓄積された電荷を順次減算することによりアナログ信号をデジタル値に変換する。

Description

Ａ／Ｄ変換器 関連出願の相互参照
　本出願は、２０１５年９月３日に出願された日本国特許出願２０１５－１７３９２２号に基づくものであり、ここにその記載内容を参照により援用する。
　本開示は、簡素な構成で、高速かつ高精度なＡ／Ｄ変換を実現できるＡ／Ｄ変換器に関する。
　環境問題やエネルギー問題を背景に、自動車や産業機器をより高速かつ高精度に制御して排出ガスを抑制したり、使用するエネルギー量を低減したりすることへの要求が高まっている。自動車や産業機器を制御する制御回路はデジタル化が進んでおり、機器の物理的状態を検出するセンサが出力するアナログ信号をＡ／Ｄ（アナログ／デジタル）変換器（ＡＤＣ）によってデジタル信号に変換した上で、デジタル信号処理した結果を用いて機器を制御するのが一般的になっている。そのため、高速かつ高精度なＡＤＣに対する要求が高まっている。
　例えば、特許文献１に記載の逐次比較（ＳＡＲ）型のＡＤＣは、ＡＤＣを構成する容量素子の容量値の誤差に起因するＡ／Ｄ変換の非線形性誤差を低減するために、Ａ／Ｄ変換を実行する際に使用する容量についてディザリングを実施するように構成されている。
　一方、特許文献２および非特許文献１に記載のＡＤＣは、デルタシグマ（ΔΣ）変調を利用して高精度化を実現したデルタシグマ型Ａ／Ｄ変換器である。
　また、特許文献３に記載のＡ／Ｄ変換器は、アナログ量子化器によるフィードバック量の大きさを可変にした増分デルタ（インクリメンタルΔ）型のＡ／Ｄ変換器である。
ＵＳ８８１０４４３　Ｂ２ ＵＳ５１８９４１９　Ａ ＵＳ６９９９０１４　Ｂ２
K. C.-H. Chao,S. Nadeem, W. L. Lee, and C. G. Sodini, "A Higher Order Topology for Interpolative Modulators for Oversampling A/D Converter", IEEE Transactions on Circuits and Systems, Vol. 37, No. 3, Mar. 1990
　特許文献１に記載のＡ／Ｄ変換器は、高精度化のためにディザリングと呼ばれる手法が用いられている。しかしながら、ディザリングは素子の誤差を時間方向に分散して誤差を見かけ上低減することはできるものの、時間方向に分散した誤差を完全に無くすことはできない。また、ディザリングを実施するためには追加の制御機構が必要であり、素子面積や消費電力が増大してしまう虞がある。
　また、ディザリング以外の高精度化手法として、素子の誤差を測定した上で、素子の誤差に応じた補正値を記憶し、補正値にもとづきＡ／Ｄ変換結果を補正するトリミングと呼ばれる手法も広く用いられている。しかしながら、トリミングの実現には補正値を記憶するための記憶素子や記憶した補正値にもとづき補正を実行するための補正機構が追加で必要となる。
　さらに、ＳＡＲ型のＡ／Ｄ変換器で主流となっている容量ＤＡＣを用いる回路構成では、高精度化のためには容量ＤＡＣに用いる容量素子の比精度を高める必要があり、総容量値を比較的大きくしなければならない。このため、Ａ／Ｄ変換の過程で大きな容量値を持つ容量ＤＡＣを参照電圧によって駆動するため、参照電圧を十分に低いインピーダンスで供給できないような状況においては、参照電圧のセトリングに比較的長い時間が必要である。よって、高精度化のために容量値を大きくするほど高速化が困難になるという問題がある。
　また、非特許文献１に記載のデルタシグマ型のＡ／Ｄ変換器では、高精度化のためにオーバーサンプリングが必要であるが、所望の信号帯域に対して１桁から２桁高い周波数でオーバーサンプリングを実行するのが一般的であり、回路の動作周波数が変換速度を律速することが多い。また、Ａ／Ｄ変換器の前段の入力信号源が高速なオーバーサンプリングを実行するために必要な低い出力インピーダンスを持たない場合には、高速なバッファが必要となるため、バッファの動作周波数が変換速度を律速することが多い。また、オーバーサンプリングを実施し、かつ、高速化と高精度化のために高次のΔΣ変調を用いる場合には、複数の異なるサンプリング時刻における入力信号に対してフィルタ処理がかかった結果がＡ／Ｄ変換結果として出力される。そのため、例えばある特定の時刻の入力信号の大きさのみを用いて機器の制御を行う用途には適さない。
　また、特許文献２に記載のデルタシグマ型Ａ／Ｄ変換器のように、デルタシグマ型Ａ／Ｄ変換器にナイキストＡ／Ｄ変換器を組み合わせることで、高速化と高精度化を両立させるＡ／Ｄ変換器も知られている。このようなＡ／Ｄ変換器では、ΔΣ変調によりＡ／Ｄ変換結果の上位ビット（ＭＳＢｓ）を生成し、ナイキストＡ／Ｄ変換器によりＡ／Ｄ変換結果の下位ビット（ＬＳＢｓ）を生成することにより、高精度化と高速化を実現している。しかしながら、このようなＡ／Ｄ変換器でも、前段のΔΣ変調器においてオーバーサンプリングを行うため、上述のナイキストＡ／Ｄ変換器を組み合わせないデルタシグマ型Ａ／Ｄ変換器と同様に、Ａ／Ｄ変換器の前段バッファの動作周波数が高くなる問題や、特定の時刻の入力信号のＡ／Ｄ変換結果が得られないという問題がある。
　また、特許文献３では、上記のデルタシグマ型のＡ／Ｄ変換器の問題点を解決するためにデルタ変調を基本原理とする増分デルタ（インクリメンタルΔ）型Ａ／Ｄ変換器が提案されている。このＡ／Ｄ変換に用いられるデルタ変調は、Ａ／Ｄ変換に必要なサイクル数が高分解能化に伴って指数関数的に増加する問題点がある。そのため、サイクル数を低減することによりＡ／Ｄ変換を高速化するために、大きさが異なる複数の参照電圧を用いるＤＡＣをフィードバックに用いている。すなわち、大きい参照電圧による粗い分解能のデルタ変調と小さい参照電圧による細かい分解能のデルタ変調を組み合わせて実行することで、Ａ／Ｄ変換に必要なサイクル数を低減している。しかしながら、参照電圧を生成する回路を構成する素子の素子値には通常誤差があるため、複数の大きさが異なる参照電圧を高い比精度で生成することは困難である。そのため、ＤＡＣによるフィードバック時に誤差が発生し、高精度のＡ／Ｄ変換を実現することが困難である。また、粗い分解能と細かい分解能のデルタ変調を組み合わせてＡ／Ｄ変換に必要なサイクル数を削減しても、Ａ／Ｄ変換に必要なサイクル数が高分解能化に伴って指数関数的に増大するという問題が残る。
　また、特許文献２および非特許文献１に記載のデルタシグマ型Ａ／Ｄ変換器の一般的な構成や、特許文献３に示されるＡ／Ｄ変換器では、サンプリング容量と積分器の積分容量が別の容量素子を用いて構成されるため、サンプリングにおける熱雑音を低減するためには、サンプリング容量の容量値を大きくする必要がある。さらに、熱雑音を低減するためにサンプリング容量の容量値を大きくすると、積分器の出力信号振幅の飽和を避けるために、サンプリング容量の大きさに応じて積分器の積分容量の容量値も大きくする必要があり、集積回路上に実現する場合には大きな面積が必要となる。
　また、サンプリング容量から積分器への信号電荷の転送が必要なため、転送時に発生する熱雑音やフリッカー雑音の影響を低減するために、積分器を構成するオペアンプの面積や消費電力を増大して雑音を低減する必要がある。
　本開示の目的は、簡素な構成で、高速かつ高精度なＡ／Ｄ変換を実現できるナイキストＡ／Ｄ変換器を提供することである。
　本開示の一例にかかるＡ／Ｄ変換器は、第１入力端子と出力端子を備えるオペアンプと、該オペアンプの第１入力端子と出力端子との間に挿入された積分容量と、を有する積分器と、オペアンプの出力信号を量子化した量子化結果を出力する量子化器と、オペアンプにおける第１入力端子に接続され、積分容量に蓄積された電荷の減算を行うためのＤＡＣ電圧を量子化結果に基づいて決定するＤ／Ａ変換器（ＤＡＣ）と、を備える。積分器は、積分容量とオペアンプの出力端子との間に、互いの接続をオンオフするフィードバックスイッチを有する。入力信号としてのアナログ信号は、積分容量とフィードバックスイッチとの間に入力される。積分容量は、アナログ信号をサンプリングする。量子化器がオペアンプの出力に基づいて量子化を行う。ＤＡＣが量子化結果に基づいて積分容量に蓄積された電荷を順次減算することによりアナログ信号をデジタル値に変換する。
　この構成によれば、入力信号としてのアナログ信号が積分器における積分容量に一回のサンプリングにより保持され、サンプリングにより保持された電荷に基づいてＡ／Ｄ変換を行うので、オーバーサンプリングを必要としない。すなわち、特定の時刻の入力信号に対してＡ／Ｄ変換を実行するナイキストＡ／Ｄ変換器を構成することができる。また、オーバーサンプリングを必要としないので、回路の動作周波数が前段のバッファの動作周波数に律速されず、高速なＡ／Ｄ変換を実現することができる。
　また、例えばＤＡＣを一つの容量を用いて構成し、かつ、ＤＡＣが実質一つの参照電圧によって駆動されるように構成することで、構成要素の特性ばらつきに起因するＡ／Ｄ変換の誤差を抑制できる。したがって、Ａ／Ｄ変換に用いるＤＡＣが複数の容量で構成されるＳＡＲ型のＡ／Ｄ変換器において、高精度化のためにしばしば行われるトリミングやディザリング等の操作を実施することなく、高精度なＡ／Ｄ変換を実現することができる。また、特許文献３とは異なり複数の参照電圧を用いてＤＡＣを駆動しないことから、参照電圧を発生する回路の誤差に起因するＡ／Ｄ変換の非線形性誤差が発生しない。
　また、積分容量を用いてサンプリングを実行するため、特許文献２や非特許文献１に示されるデルタシグマ型のＡ／Ｄ変換器、および、特許文献３のように積分容量とサンプリング容量が別の容量で構成されるＡ／Ｄ変換器と比較して、サンプリング後のサンプリング容量と積分容量との間での信号電荷の転送が不要である。また、積分容量のリセットが不要なため積分容量のリセットに起因する熱雑音が発生しない。このため、高速かつ低ノイズのＡ／Ｄ変換を実現することができる。また、熱雑音を十分低減するために大きな容量値と面積を必要とするサンプリング容量を必要としないので、低コストにＡ／Ｄ変換を実現することができる。
　また、特許文献１に示されるような多数の素子を要するＳＡＲ型のＡ／Ｄ変換器や非特許文献１に示されるような高速化のために複数の積分器を要する高次のΔΣ変調を用いたＡ／Ｄ変換器に較べて簡素な構成でＡ／Ｄ変換を実現することができる。従って、簡素な構成で、高速かつ高精度なＡ／Ｄ変換を実現できるナイキストＡ／Ｄ変換器が提供される。
　本開示についての上記および他の目的、特徴や利点は、添付の図面を参照した下記の詳細な説明から、より明確になる。添付図面において
図１は、第１実施形態にかかるＡ／Ｄ変換器の概略構成を示す回路図であり、 図２は、第１実施形態におけるＡ／Ｄ変換動作を示すタイミングチャートであり、 図３は、変形例１のＡ／Ｄ変換器におけるＡ／Ｄ変換動作を示すタイミングチャートであり、 図４は、第２実施形態にかかるＡ／Ｄ変換器の概略構成を示す回路図であり、 図５は、第２実施形態におけるＡ／Ｄ変換動作を示すタイミングチャートであり、 図６は、変形例２のＡ／Ｄ変換器におけるＡ／Ｄ変換動作を示すタイミングチャートであり、 図７は、変形例３における量子化器の構成を示す回路図であり、 図８は、変形例３のＡ／Ｄ変換器におけるＡ／Ｄ変換動作を示すタイミングチャートであり、 図９は、変形例４のＡ／Ｄ変換器におけるＡ／Ｄ変換動作を示すタイミングチャートであり、 図１０は、変形例５のＡ／Ｄ変換器におけるＡ／Ｄ変換動作を示すタイミングチャートであり、 図１１は、第３実施形態にかかるＡ／Ｄ変換器の概略構成を示す回路図であり、 図１２は、第３実施形態におけるＡ／Ｄ変換動作を示すタイミングチャートであり、 図１３は、第４実施形態にかかるＡ／Ｄ変換器の概略構成を示す回路図であり、 図１４は、第４実施形態におけるＡ／Ｄ変換動作を示すタイミングチャートである。
　以下、本開示の実施の形態を図面に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分に、同一符号を付与する。
　（第１実施形態）
　最初に、図１を参照して、本実施形態に係るＡ／Ｄ変換器（アナログデジタル変換器）の概略構成について説明する。
　図１に示すように、このＡ／Ｄ変換器１００は、積分器１０と、量子化器２０と、Ｄ／Ａ変換器３０（以降、ＤＡＣ３０と示す）とを備えている。入力信号（Ｖｉｎ）はアナログ信号であり、Ａ／Ｄ変換器１００から出力される信号（Ｄｏｕｔ）はデジタル信号である。Ｄ／Ａ変換器は、ｄｉｇｉｔａｌ－ｔｏ－ａｎａｌｏｇ　Ｃｏｎｖｅｒｔｅｒであり、ＤＡＣとも呼ばれる。
　積分器１０は、オペアンプ１１と、積分容量Ｃ１と、フィードバックスイッチＳ３と、を有している。積分容量Ｃ１は、オペアンプ１１の反転入力端子と出力端子との間に挿入されている。フィードバックスイッチＳ３は積分容量Ｃ１とオペアンプ１１の出力端子との間に挿入されている。つまり、積分容量Ｃ１とフィードバックスイッチＳ３は互いに直列接続されて、オペアンプ１１の反転入力端子と出力端子との間に配置されている。一方、オペアンプ１１の非反転入力端子はアナロググランドレベル（ＡＧＮＤ）に接続されている。ＡＧＮＤはＡ／Ｄ変換器１００全体の基準電位であり、必ずしも０Ｖとは限らない。なお、特許請求の範囲に記載の第１入力端子とは、本実施形態における反転入力端子に相当する。また、オペアンプ１１の反転入力端子は、スイッチＳ２を介してＡＧＮＤに接続可能になっている。
　Ａ／Ｄ変換器１００の入力端子Ｔｉｎは、図１に示すように、積分容量Ｃ１とフィードバックスイッチＳ３との間にスイッチＳ１を介して接続されている。このように構成すれば、フィードバックスイッチＳ３をオフした状態でスイッチＳ１およびスイッチＳ２をオンすることにより、積分容量Ｃ１に入力信号Ｖｉｎの大きさに基づいた電荷が蓄積される。すなわち、積分容量Ｃ１に入力信号Ｖｉｎがサンプリングされる。以降、入力されるアナログ信号の電位を入力信号Ｖｉｎもしくは単にＶｉｎと称し、オペアンプ１１の出力端子の電位を出力電圧Ｖｏｕｔもしくは単にＶｏｕｔと称する。スイッチＳ１およびスイッチＳ２をオフにしてフィードバックスイッチＳ３をオンの状態にすると、オペアンプ１１の出力電圧Ｖｏｕｔと積分容量Ｃ１におけるＶｉｎを入力する側の一端の電位とが等しくなる。以降、フィードバックスイッチＳ３を単にスイッチＳ３と称することがある。
　量子化器２０は、積分器１０の出力、すなわちオペアンプ１１の出力電圧Ｖｏｕｔが入力され、その出力電圧Ｖｏｕｔを量子化した結果であるＱｏｕｔを出力している。すなわち、量子化器２０は、アナログ値であるＶｏｕｔを量子化し、デジタル値である量子化結果Ｑｏｕｔに変換している。また、量子化器２０は、入力信号ＶｉｎをＡ／Ｄ変換した結果であるＤｏｕｔを出力している。この量子化器２０は、コンパレータ２１と、ロジック回路２４と、を有している。
　コンパレータ２１は、非反転入力端子にオペアンプ１１の出力電圧Ｖｏｕｔが入力され、反転入力端子にはＡＧＮＤが入力されている。コンパレータ２１の出力はロジック回路２４に入力されている。ロジック回路２４は、コンパレータ２１の出力に基づいてＤＡＣ３０に量子化結果Ｑｏｕｔを出力するとともに、Ａ／Ｄ変換結果Ｄｏｕｔを出力する。特許請求の範囲に記載の量子化結果はＱｏｕｔに相当する。
　ロジック回路２４は、Ｖｏｕｔ≧ＡＧＮＤの場合は量子化結果Ｑｏｕｔとして１を出力する。一方、Ｖｏｕｔ＜ＡＧＮＤの場合はＱｏｕｔとして－１を出力する。つまり、本実施形態における量子化器２０は１ビットの量子化器である。また、ロジック回路２４はＡ／Ｄ変換の過程で量子化器２０によって量子化が実行されるたびにＱｏｕｔを順次積分してＡ／Ｄ変換結果Ｄｏｕｔを生成する。量子化器２０のより具体的な動作は追って詳述する。
　ＤＡＣ３０はＤ／Ａ変換器であり、量子化器２０が出力する量子化結果Ｑｏｕｔに基づいて、ＤＡＣ３０が積分容量Ｃ１から減算する電荷の量を決定している。このＤＡＣ３０は、参照電圧として、ＡＧＮＤよりも高い電位に設定されたハイレベルＶｐと、ＡＧＮＤよりも低い電位に設定されたローレベルＶｍとを実質的に有する２レベルＤ／Ａ変換器である。なお、ＶｐとＶｍは、ＡＧＮＤが０Ｖの場合には、互いに絶対値が同一で正負が逆の関係にあり、Ｖｐ＝－Ｖｍを満たすように設定される。
　また、ＤＡＣ３０はＤＡＣ容量Ｃ２を有している。ＤＡＣ容量Ｃ２の一端にはスイッチＳ６～Ｓ８を介してＡＧＮＤおよび参照電圧を発生する電圧源が接続されている。具体的には、ＤＡＣ容量Ｃ２の一端には、スイッチＳ６を介してＡＧＮＤが接続され、スイッチＳ７を介してＶｍが接続され、スイッチＳ８を介してＶｐが接続されている。ＤＡＣ容量Ｃ２の一端の電位は、スイッチＳ６～Ｓ８によって排他的に選択されるＶｐ、ＶｍもしくはＡＧＮＤのうちいずれかと等しくなる。以降、ＤＡＣ容量Ｃ２の一端の電位をＤＡＣ電圧Ｖｄａｃと称することがある。
　さらに、ＤＡＣ容量Ｃ２におけるオペアンプ１１の反転入力端子側の一端は、スイッチＳ４を介してＡＧＮＤに接続可能になっている。また、ＤＡＣ容量Ｃ２はオペアンプ１１の反転入力端子とスイッチＳ５を介して接続されている。すなわち、ＤＡＣ３０は積分器１０とスイッチＳ５を介して接続されている。
　ＤＡＣ容量Ｃ２には、スイッチＳ５をオフするとともにスイッチＳ４をオンにすることによって、スイッチＳ７もしくはスイッチＳ８によって選択された参照電圧に基づいた電荷が蓄積される。さらに、ＤＡＣ容量Ｃ２に電荷が蓄積された状態で、スイッチＳ４をオフするとともにスイッチＳ５をオンにすることによって、ＤＡＣ容量Ｃ２を積分器１０に接続し、スイッチＳ７およびスイッチＳ８をオフするとともにスイッチＳ６をオンすることによってＤＡＣ容量Ｃ２に蓄積された電荷が積分容量Ｃ１に転送される。すなわち、ＤＡＣ３０によって積分容量Ｃ１に蓄積された電荷の減算が行われる。
　本実施形態では、ＤＡＣ容量Ｃ２に電荷を蓄積する際に、Ｑｏｕｔ＝１の場合にはスイッチＳ７がオンし、Ｑｏｕｔ＝－１の場合にはスイッチＳ８がオンするように構成されている。ＡＧＮＤもＤＡＣ容量Ｃ２にスイッチＳ６を介して接続されているが、本実施形態では、ＤＡＣ容量Ｃ２に蓄積される電荷がＶｐ－ＡＧＮＤ間もしくはＶｍ－ＡＧＮＤ間の電位差を基準に決定されるため、ＡＧＮＤが０Ｖの場合には、ＤＡＣ容量Ｃ２に蓄積される電荷はＶｐもしくはＶｍの大きさによって決定され、ＡＧＮＤは実質Ｄ／Ａ変換の参照電圧としては用いられない。
　次に、図２を参照して、本実施形態におけるＡ／Ｄ変換器１００の具体的な動作について説明する。
　図２はＡ／Ｄ変換器１００の動作を示すタイミングチャートである。時刻ｔ１以前がサンプリングの期間に相当し、時刻ｔ１以降がＡ／Ｄ変換の期間に相当する。
　（サンプリング）
　時刻ｔ１以前のサンプリングの期間において、スイッチＳ１，Ｓ２，Ｓ４，Ｓ６がオンとされ、スイッチＳ３，Ｓ５，Ｓ７，Ｓ８がオフとされている。スイッチＳ５がオフであるから、積分器１０とＤＡＣ３０とが互いに電気的に分離している。また、スイッチＳ３がオフであるから、積分容量Ｃ１とオペアンプ１１の出力端子とが互いに電気的に分離している。
　サンプリングの期間には、スイッチＳ１およびＳ２がオンしているので、積分容量Ｃ１はその両端子がそれぞれ入力信号ＶｉｎとＡＧＮＤに接続された状態になっている。これにより、積分容量Ｃ１には入力信号Ｖｉｎに基づいた電荷が蓄積される。すなわち、入力信号Ｖｉｎが積分容量Ｃ１にサンプリングされる。
　一方、スイッチＳ４およびＳ６がオンしているので、ＤＡＣ容量Ｃ２の両端子がそれぞれＡＧＮＤに接続された状態になっている。これにより、ＤＡＣ容量Ｃ２は電荷が蓄積されない状態となっており、いわゆるリセットされた状態となっている。なお、ＤＡＣ容量Ｃ２は、時刻ｔ１以降に量子化結果Ｑｏｕｔの値に基づいて電荷が蓄積されるため、リセットの動作は必須ではない。
　（Ａ／Ｄ変換）
　時刻ｔ１以降のＡ／Ｄ変換の期間では、積分器１０の出力電圧Ｖｏｕｔを量子化器２０によって量子化し、積分容量Ｃ１に蓄積された電荷から量子化結果Ｑｏｕｔに基づいた電荷をＤＡＣ３０によって減算する動作を繰り返すことによって、入力信号ＶｉｎのＡ／Ｄ変換が行われる。
　まず、時刻ｔ１においてスイッチＳ１およびスイッチＳ２がオフされ、スイッチＳ３がオンされることによりオペアンプ１１の出力電圧ＶｏｕｔはＶｉｎと同一の電圧値となり、Ｖｉｎが積分容量Ｃ１に保持される。図２に示す例では、時刻ｔ１～時刻ｔ３において、Ｖｏｕｔは、量子化器２０を構成するコンパレータ２１の閾値電圧であるＡＧＮＤよりも大きい値である。このため、量子化器２０からはＱｏｕｔ＝１、Ｄｏｕｔ＝１が出力される。なお、時刻ｔ１以降、スイッチＳ１およびＳ２は常時オフであり、スイッチＳ３は常時オンである。
　ＤＡＣ３０にはＱｏｕｔ＝１が入力され、時刻ｔ２においてスイッチＳ６がオフされるとともにスイッチＳ７がオンされる。これにより、ＤＡＣ容量Ｃ２には、ローレベルＶｍとＡＧＮＤとの電位差およびＤＡＣ容量Ｃ２の容量値に基づいた電荷が蓄積される。
　その後、時刻ｔ３においてスイッチＳ４がオフされるとともにスイッチＳ５がオンされ、且つ、スイッチＳ７がオフされるとともにスイッチＳ６がオンされる。これによって、ＤＡＣ電圧Ｖｄａｃの時刻ｔ３の前後における電位差（＝Ｖｍ－ＡＧＮＤ）とＤＡＣ容量Ｃ２の容量値に応じた電荷がＤＡＣ容量Ｃ２から積分容量Ｃ１に転送されて、Ａ／Ｄ変換の残差に相当する電圧がオペアンプ１１の出力電圧Ｖｏｕｔとして出力される。なお、時刻ｔ２から時刻ｔ４に至る動作が積分容量Ｃ１からの最初の電荷の減算に係る１サイクルである。以降、時刻ｔ２～時刻ｔ４と同様の減算に係る１サイクルを減算サイクルと呼ぶことがある。
　時刻ｔ３～時刻ｔ５においては、オペアンプ１１は、入力信号Ｖｉｎをサンプリングした結果に相当する時刻ｔ１～時刻ｔ３における初期のＶｏｕｔからＤＡＣ３０によって最初の減算を実行した結果生成されるＡ／Ｄ変換の残差をＶｏｕｔとして出力する。その残差は、量子化器２０に入力され量子化される。図２に示すように、時刻ｔ３～時刻ｔ５における残差はＡＧＮＤよりも大きい値である。このため、時刻ｔ１～時刻ｔ３と同様に量子化器２０からはＱｏｕｔ＝１が出力される。また、最初の量子化の結果（時刻ｔ１～時刻ｔ３のＱｏｕｔ＝１）と２回目の量子化の結果（時刻ｔ３～時刻ｔ５のＱｏｕｔ＝１）とを積分した値であるＤｏｕｔ＝２が量子化器２０から出力される。なお、図２においては簡略化のため時刻ｔ３においてただちにＶｏｕｔ、ＱｏｕｔおよびＤｏｕｔが変化し安定するように表記してあるが、実際の動作においては積分器やスイッチ、量子化器等の動作に伴う遅延により、時刻ｔ３においてＶｏｕｔが変化し始めてから安定して量子化結果が確定するまでには、一定の時間を要する。また、時刻ｔ１から時刻ｔ３、および、時刻ｔ３から時刻ｔ５に至る動作が量子化器２０による量子化に係る１サイクルである。以降、同様の量子化に係る１サイクルを量子化サイクルと呼ぶことがある。
　時刻ｔ３～時刻ｔ５における２回目の量子化の結果は、時刻ｔ１～時刻ｔ３における最初の量子化の結果と同様にＱｏｕｔ＝１である。そのため、図２に示す時刻ｔ４～時刻ｔ６の間における２回目の減算サイクルでは、時刻ｔ２～時刻ｔ４の間における最初の減算サイクルの動作と同様の動作で減算が実行される。時刻ｔ１～時刻ｔ７の間は、Ｖｏｕｔ≧ＡＧＮＤの関係が成立するので、Ｑｏｕｔ＝１であり、Ｄｏｕｔは１量子化サイクルごとに１ずつ加算されていく。時刻ｔ１～時刻ｔ７の間にＱｏｕｔ＝１の量子化サイクルが５サイクル存在するため、時刻ｔ７の直前においてはＤｏｕｔ＝５となる。
　時刻ｔ７において５回目の減算が実行されると、ＶｏｕｔがＡＧＮＤを下回る。このため、時刻ｔ７～時刻ｔ９においては、量子化器２０はＱｏｕｔ＝－１を出力する。Ｑｏｕｔが時刻ｔ７以前の１から－１に変化することにより、時刻ｔ８～時刻ｔ１０の減算サイクルでは、スイッチＳ７およびスイッチＳ８の動作は時刻ｔ８以前の減算サイクルとは異なる動作となる。具体的には、時刻ｔ８においてスイッチＳ６がオフされるとともにスイッチＳ８がオンされ、さらに、時刻ｔ９においてスイッチＳ８がオフされるとともにスイッチＳ６がオンされる。この間、スイッチＳ７はオフの状態を維持する。これによって、時刻ｔ９の前後におけるＤＡＣ電圧Ｖｄａｃの電位差（＝Ｖｐ－ＡＧＮＤ）とＤＡＣ容量Ｃ２の容量値に応じた電荷が積分容量Ｃ１に転送され、Ｖｏｕｔが増加する。
　時刻ｔ９～時刻ｔ１１においては、再びＶｏｕｔ≧ＡＧＮＤとなるため、Ｑｏｕｔ＝１となり、Ｄｏｕｔ＝５となる。時刻ｔ９～時刻ｔ１１での量子化結果がＱｏｕｔ＝１のため、時刻ｔ１１において再びＶｏｕｔが減少して、Ｖｏｕｔ＜ＡＧＮＤとなる。これにより、時刻ｔ１１～時刻ｔ１３において、Ｑｏｕｔ＝－１が出力されてＤｏｕｔ＝４となる。
　時刻ｔ１３までの８サイクルの量子化と７サイクルの減算によって、３ビット（９階調）のＡ／Ｄ変換の分解能が得られている。時刻ｔ１３でＡ／Ｄ変換を終了してもよいが、本実施形態では、さらに減算と量子化をそれぞれ１サイクルずつ実行して、Ａ／Ｄ変換の分解能を４ビット（１６階調）にするように動作している。
　具体的には、図２に示すように、時刻ｔ１１～時刻ｔ１３の量子化サイクルにおける量子化結果がＱｏｕｔ＝－１であることから、時刻ｔ１２～時刻ｔ１４において時刻ｔ８～時刻ｔ１０と同様のＤＡＣ３０の動作によって、ＤＡＣ容量Ｃ２から積分容量Ｃ１へ電荷が転送されＶｏｕｔが増加する。すなわち、最後の減算である８回目の減算が実行される。
　時刻ｔ１３以降に、最後の量子化である９回目の量子化が実行される。最後の量子化においては、量子化器２０はＶｏｕｔ≧ＡＧＮＤでＱｏｕｔ＝０を出力し、Ｖｏｕｔ＜ＡＧＮＤの場合にＱｏｕｔ＝－１を出力するようになっている。図２に示す例では、Ｖｏｕｔ≧ＡＧＮＤのためＱｏｕｔ＝０となり、Ｄｏｕｔ＝４となる。このＤｏｕｔの値が入力信号Ｖｉｎの最終的なＡ／Ｄ変換結果となる。
　本開示のＡ／Ｄ変換器においては、積分容量Ｃ１からの電荷の減算および量子化器２０による量子化は、入力信号Ｖｉｎのレベルに依らず所望の分解能が得られる所定のサイクル数だけ実行する。本実施形態では、Ａ／Ｄ変換器１００の所望の分解能がＮビットの場合には、電荷の減算は２Ｎ－１サイクル、量子化は２Ｎ－１＋１サイクル必要となる。
　次に、本実施形態におけるＡ／Ｄ変換器１００の効果について説明する。
　このＡ／Ｄ変換器１００は、サンプリング時に積分容量Ｃ１をオペアンプ１１の出力端子から切り離して、積分容量Ｃ１に入力信号Ｖｉｎを入力可能なように構成されるので、積分容量Ｃ１のリセットが不要であり、かつ、一般的なデルタシグマ型Ａ／Ｄ変換器や特許文献３に記載のＡ／Ｄ変換器が必要とするサンプリング容量から積分容量への信号電荷の転送を省略することができる。従来の構成においては、積分容量のリセットとサンプリング容量でのサンプリング、および、サンプリング容量から積分容量への信号電荷の転送において、それぞれ熱雑音やフリッカー雑音の影響が蓄積される。これに対して、本実施形態では、積分容量Ｃ１のリセットやサンプリング容量から積分容量への信号電荷の転送が不要なため、サンプリング容量から積分容量への信号電荷の転送を実施する構成と較べて、熱雑音やフリッカー雑音の影響を低減することができる。
　また、一般的なデルタシグマ型Ａ／Ｄ変換器や特許文献３に記載のＡ／Ｄ変換器と較べて、本実施形態では、サンプリング容量から積分容量への信号電荷の転送が不要で、かつ、サンプリング容量が積分器に接続されることによるオペアンプ１１のフィードバックファクタの低下が無いため、オペアンプ１１や各種スイッチに対するスルーレートや帯域幅、オン抵抗等の要求仕様を緩和でき、オペアンプやスイッチの消費電力や面積の低減、もしくは、Ａ／Ｄ変換の高速化を実現できる。
　また、従来のように積分容量とサンプリング容量をそれぞれ有する構成では、入力信号の振幅と積分器の出力信号の振幅が同程度である場合には、積分器の出力信号を飽和させないために積分容量とサンプリング容量はおおむね同程度の容量値を必要とする。本実施形態では、入力信号のサンプリングを、積分容量Ｃ１を用いて実施するため、サンプリング容量が不要であり、半導体集積回路として実現する際に比較的大きな面積を要する容量素子の面積をおおむね半分に削減することができる。
　また、このＡ／Ｄ変換器１００は、一度のサンプリングに対して一度のＡ／Ｄ変換を行うナイキストＡ／Ｄ変換器である。このため、オーバーサンプリングを必要とする一般的なデルタシグマ型Ａ／Ｄ変換器において、その前段にしばしば必要となる高速バッファを必要としない。よって、サンプリングの速度に起因する変換周波数の制限が少なく、高速かつ高精度のＡ／Ｄ変換を実現することができる。
　また、ひとつのＤＡＣ容量Ｃ２と実質１つの電位差（Ｖｐ－Ｖｍ）を基準として積分容量Ｃ１に蓄積された電荷の減算が実施されることから、素子のばらつきや参照電圧を発生する電源の電圧値の誤差に起因するＡ／Ｄ変換の非線形性誤差が発生しない。このため、特許文献３に示されるようなＤＡＣの駆動に複数の参照電圧を用いる構成や、一般的なＳＡＲ型Ａ／Ｄ変換器およびマルチビットのデルタシグマ型Ａ／Ｄ変換器に見られるようにＤＡＣを複数の容量で構成する場合と比較して、Ａ／Ｄ変換の非線形性誤差を低減することができる。したがって、ＳＡＲ型のＡ／Ｄ変換器において高精度化のために用いられるディザリングやトリミング等の操作を実施することなく、高精度なＡ／Ｄ変換を実現することができる。
　また、多くの容量素子を用いるＳＡＲ型Ａ／Ｄ変換器や複数の積分器を用いる高次のデルタシグマ型Ａ／Ｄ変換器に較べて、簡素な構成でＡ／Ｄ変換を実現することができる。
　さらに、本実施形態では、入力信号Ｖｉｎのレベルに依存せずに、所望のＡ／Ｄ変換の分解能に応じた所定のサイクル数の電荷の減算を実行する。すなわち、減算により一旦オペアンプ１１の出力電圧ＶｏｕｔがＡＧＮＤより大きい側から小さい側、もしくは、ＡＧＮＤより小さい側から大きい側に超えても、所定のサイクル数に達するまで減算を継続する。特許文献３に示されるように、入力信号のレベルに依存してオペアンプによる演算回数が異なる構成では、オペアンプのオフセット等に起因するＡ／Ｄ変換の誤差の大きさが入力信号のレベルに依存するため、Ａ／Ｄ変換に非線形性誤差が発生する場合がある。これに対して、本実施形態におけるＡ／Ｄ変換器１００では、入力レベルに依存せずに同じ回数の減算を実行する。このため、オペアンプ１１のオフセット等に起因するＡ／Ｄ変換の誤差の入力レベル依存性が無い。すなわち、非線形性誤差が少ない高精度なＡ／Ｄ変換を実現することができる。
　（変形例１）
　第１実施形態に記載したような２レベルのＤＡＣ３０を採用する場合、第１実施形態のようにＶｐ－ＡＧＮＤ間の電位差、あるいはＶｍ－ＡＧＮＤ間の電位差を用いて電荷を減算する方法のほかに、Ｖｐ－Ｖｍ間の電位差を用いて減算する方法を採用することもできる。
　本変形例におけるＡ／Ｄ変換器１００では、図３に示すように、第１実施形態に対してスイッチＳ６～Ｓ８の動作を変更する。具体的には、減算サイクルの期間を含む時刻ｔ２～時刻ｔ１４において、スイッチＳ６がオフ状態で維持されるとともに、量子化器２０の出力Ｑｏｕｔに応じて、スイッチＳ７とスイッチＳ８のいずれかが排他的に減算サイクルの前半にオンし、減算サイクルの後半ではスイッチＳ７とスイッチＳ８のオンとオフがそれぞれ減算サイクルの前半とは反転するように制御される。これにより、量子化器２０の出力Ｑｏｕｔに応じてＤＡＣ容量Ｃ２の容量値およびＤＡＣ電圧Ｖｄａｃの減算サイクルの前半と後半の電位差（＝Ｖｐ－Ｖｍ、もしくは、Ｖｍ－Ｖｐ）によって決定される量の電荷がＤＡＣ容量Ｃ２から積分容量Ｃ１に転送されて、Ａ／Ｄ変換の残差に相当する電圧がオペアンプ１１の出力電圧Ｖｏｕｔとして出力される。
　なお、時刻ｔ２～時刻ｔ４の減算サイクルにおいて、ＤＡＣ３０の制御に用いられるＱｏｕｔは時刻ｔ１～時刻ｔ３の量子化サイクルに出力されているＱｏｕｔ＝１である。すなわち、量子化サイクルと対応する減算サイクルの間には、半サイクル分の時間的ずれが存在する。そのため、時刻ｔ２～時刻ｔ４において、ＤＡＣ３０は時刻ｔ１～時刻ｔ３の期間に出力されるＱｏｕｔ＝１をもとに制御されるように、量子化器２０の出力ＱｏｕｔとＤＡＣ３０の制御との間に適宜遅延を挿入すればよい。もしくは、量子化器２０の出力Ｑｏｕｔが変化するタイミングを図３に対して半量子化サイクル分遅らせるように構成してもよい。
　本変形例におけるＤＡＣ電圧Ｖｄａｃの１減算サイクルの前半と後半の間の電位差（＝Ｖｐ－Ｖｍ、もしくは、Ｖｍ－Ｖｐ）の絶対値は、第１実施形態における電位差（＝Ｖｐ－ＡＧＮＤ、もしくは、Ｖｍ－ＡＧＮＤ）の絶対値の２倍に相当する。そのため、第１実施形態と同等の減算を行うに当たって、ＤＡＣ容量Ｃ２の容量値を半減することができる。したがって、ＤＡＣ容量Ｃ２による減算によって発生する熱雑音およびオペアンプ１１のフリッカー雑音がＡ／Ｄ変換結果に与える影響を低減することができる。
　なお、本変形例におけるＤＡＣ３０は、第１実施形態に較べて、時刻ｔ２～時刻ｔ１４においてスイッチＳ６がオフ状態で維持されるため、ＡＧＮＤがＤＡＣ３０によるＶｏｕｔの変化を伴う減算には用いられない。このため、本変形例をシングルエンドの回路構成で実施する場合において、ＶｐとＶｍとの中間電位とＡＧＮＤの電位との間に誤差が生じても、積分容量Ｃ１からの電荷の減算に起因するＡ／Ｄ変換のオフセット誤差が発生しない。すなわち、Ｖｐ、ＶｍおよびＡＧＮＤを発生する電源の精度に対する要求を第１実施形態と較べて緩和することができる。
　（第２実施形態）
　最初に、図４を参照して、本実施形態に係るＡ／Ｄ変換器の概略構成について説明する。
　図４に示すように、このＡ／Ｄ変換器２００は、積分器１０と、量子化器２０と、Ｄ／Ａ変換器３０（以降、ＤＡＣ３０と示す）とを備えている。入力信号（Ｖｉｎ）はアナログ信号であり、Ａ／Ｄ変換器２００から出力される信号（Ｄｏｕｔ）はデジタル信号である。
　なお、本実施形態におけるＡ／Ｄ変換器２００は、第１実施形態におけるＡ／Ｄ変換器１００に対して量子化器２０の構成が異なっている。積分器１０は第１実施形態と同様の構成であるから、その詳しい説明を省略する。ＤＡＣ３０は、その入力信号、すなわち量子化器２０の出力Ｑｏｕｔに対応するＤＡＣ電圧Ｖｄａｃの仕様が第１実施形態と異なる。以下、詳しく説明する。
　本実施形態における量子化器２０は、積分器１０の出力、すなわちオペアンプ１１の出力電圧Ｖｏｕｔが入力され、そのＶｏｕｔを量子化した結果であるＱｏｕｔを出力している。すなわち、量子化器２０は、アナログ値であるＶｏｕｔを量子化し、デジタル値である量子化結果Ｑｏｕｔに変換している。また、量子化器２０は、入力信号ＶｉｎをＡ／Ｄ変換した結果であるＤｏｕｔを出力している。この量子化器２０は、第１コンパレータ２２と、第２コンパレータ２３と、ロジック回路２４と、を有している。
　第１コンパレータ２２は、非反転入力端子にオペアンプ１１の出力電圧Ｖｏｕｔが入力され、反転入力端子には閾値電圧Ｖ１が入力されている。第２コンパレータ２３は、第１コンパレータ２２と同様に、オペアンプ１１の出力電圧Ｖｏｕｔが非反転入力端子に入力され、反転入力端子には閾値電圧Ｖ２が入力されている。閾値電圧Ｖ１はＡＧＮＤよりも高い電位とされ、閾値電圧Ｖ２はＡＧＮＤよりも低い電位とされている。つまり、各電圧はＶ２＜ＡＧＮＤ＜Ｖ１の関係となっている。各コンパレータ２２，２３の出力はそれぞれロジック回路２４に入力されている。ロジック回路２４は、コンパレータ２２，２３の出力に基づいて、ＤＡＣ３０に量子化結果Ｑｏｕｔを出力するとともに、デジタル信号ＤｏｕｔをＡ／Ｄ変換結果として出力する。
　ロジック回路２４は、Ｖｏｕｔ＞Ｖ１の場合は量子化結果Ｑｏｕｔとして１を出力する。Ｖ２≦Ｖｏｕｔ≦Ｖ１の場合は、Ｑｏｕｔとして０を出力する。Ｖｏｕｔ＜Ｖ２の場合は、Ｑｏｕｔとして－１を出力する。つまり、本実施形態における量子化器２０は１．５ビットの量子化器である。また、ロジック回路２４はＡ／Ｄ変換の過程で量子化器２０によって量子化が実行されるたびにＱｏｕｔを順次積分してＡ／Ｄ変換結果Ｄｏｕｔを生成する。量子化器２０の具体的な動作は追って詳述する。
　ＤＡＣ３０はＤ／Ａ変換器であり、量子化器２０が出力する量子化結果Ｑｏｕｔに基づいて、ＤＡＣ３０が積分容量Ｃ１から減算する電荷の量を決定している。このＤＡＣ３０は、参照電圧として、アナロググランドレベルであるＡＧＮＤと、ＡＧＮＤよりも高い電位に設定されたハイレベルＶｐと、ＡＧＮＤよりも低い電位に設定されたローレベルＶｍとを有する３レベルＤ／Ａ変換器である。
　本実施形態においては、ＤＡＣ容量Ｃ２に電荷を蓄積する際に、Ｑｏｕｔ＝１の場合にはスイッチＳ７がオンし、Ｑｏｕｔ＝－１の場合にはスイッチＳ８がオンし、Ｑｏｕｔ＝０の場合にはスイッチＳ６がオンするように構成されている。なお、例えばＡＧＮＤ＝０Ｖの場合には、ＶｐとＶｍはＶｐ＝－Ｖｍを満たすように設定する。また、コンパレータ２１，２２に入力される閾値電圧Ｖ１およびＶ２は、例えばそれぞれＶ１＝Ｖｐ／１６、Ｖ２＝Ｖｍ／１６に設定する。
　次に、図５を参照して、本実施形態におけるＡ／Ｄ変換器２００の具体的な動作について説明する。
　図５はＡ／Ｄ変換器２００の動作を示すタイミングチャートである。時刻ｔ１５以前がサンプリングの期間に相当し、時刻ｔ１５以降がＡ／Ｄ変換の期間に相当する。
　（サンプリング）
　時刻ｔ１５以前のサンプリングの期間において、スイッチＳ１，Ｓ２，Ｓ４，Ｓ６がオンとされ、スイッチＳ３，Ｓ５，Ｓ７，Ｓ８がオフとされている。スイッチＳ５がオフであるから、積分器１０とＤＡＣ３０とが互いに電気的に分離している。また、スイッチＳ３がオフであるから、積分容量Ｃ１とオペアンプ１１の出力端子とが互いに電気的に分離している。
　サンプリングの期間には、スイッチＳ１およびＳ２がオンしているので、入力信号Ｖｉｎが積分容量Ｃ１にサンプリングされる。また、スイッチＳ４およびＳ６がオンしているので、ＤＡＣ容量Ｃ２の両端子がそれぞれＡＧＮＤに接続され、ＤＡＣ容量Ｃ２はリセットされた状態となっている。
　（Ａ／Ｄ変換）
　時刻ｔ１５以降のＡ／Ｄ変換の期間では、積分器１０の出力電圧Ｖｏｕｔを量子化器２０によって量子化し、積分容量Ｃ１に蓄積された電荷から量子化結果Ｑｏｕｔに基づいた電荷をＤＡＣ３０によって減算する動作を繰り返すことによって、入力信号ＶｉｎのＡ／Ｄ変換が行われる。
　まず、時刻ｔ１５においてスイッチＳ１およびスイッチＳ２がオフされ、スイッチＳ３がオンされることによりオペアンプ１１の出力電圧ＶｏｕｔはＶｉｎと同一の電圧値となり、Ｖｉｎが積分容量Ｃ１に保持される。図５に示す例では、時刻１５～時刻ｔ１７において、Ｖｏｕｔは量子化器２０を構成する第１コンパレータ２２の閾値電圧Ｖ１よりも大きい値である。このため、量子化器２０からはＱｏｕｔ＝１、Ｄｏｕｔ＝１が出力される。
　ＤＡＣ３０にはＱｏｕｔ＝１が入力され、時刻ｔ１６においてスイッチＳ６がオフされるとともにスイッチＳ７がオンされる。これにり、ＤＡＣ容量Ｃ２には、ローレベルＶｍとＡＧＮＤとの電位差およびＤＡＣ容量Ｃ２の容量値に基づいた電荷が蓄積される。
　その後、時刻ｔ１７においてスイッチＳ４がオフされるとともにスイッチＳ５がオンされ、且つ、スイッチＳ７がオフされるとともにスイッチＳ６がオンされる。これによって、ＤＡＣ電圧Ｖｄａｃの時刻ｔ１７の前後における電位差（＝Ｖｍ－ＡＧＮＤ）とＤＡＣ容量Ｃ２の容量値に応じた電荷がＤＡＣ容量Ｃ２から積分容量Ｃ１に転送されて、Ａ／Ｄ変換の残差に相当する電圧がオペアンプ１１の出力電圧Ｖｏｕｔとして出力される。
　時刻ｔ１７～時刻ｔ１９においては、オペアンプ１１は、入力信号Ｖｉｎをサンプリングした結果に相当する時刻ｔ１５～時刻ｔ１７における初期のＶｏｕｔからＤＡＣ３０によって最初の減算を実行した結果生成されるＡ／Ｄ変換の残差をＶｏｕｔとして出力する。その残差は、量子化器２０に入力され量子化される。図５に示すように、時刻ｔ１７～時刻ｔ１９における残差は閾値電圧Ｖ１よりも大きい値である。このため、時刻ｔ１５～時刻ｔ１７と同様に量子化器２０からはＱｏｕｔ＝１が出力される。また、最初の量子化の結果（時刻ｔ１６～時刻ｔ１８のＱｏｕｔ＝１）と２回目の量子化の結果（時刻ｔ１８～時刻ｔ２０のＱｏｕｔ＝１）とを積分した値であるＤｏｕｔ＝２が量子化器２０から出力される。
　時刻ｔ１５～時刻ｔ２１の間は、Ｖｏｕｔ＞Ｖ１の関係が成立するので、Ｑｏｕｔ＝１であり、Ｄｏｕｔは１量子化サイクルごとに１ずつ加算されていく。時刻ｔ１５から時刻ｔ２１の間にＱｏｕｔ＝１の量子化サイクルが５サイクル存在するため、時刻ｔ２１の直前においてはＤｏｕｔ＝５となる。
　時刻ｔ２１において、５回目の減算が実行されると、Ｖ２＜Ｖｏｕｔ＜Ｖ１となる。このため、時刻ｔ２１～時刻ｔ２３においては、量子化器２０はＱｏｕｔ＝０を出力する。このため、６回目の減算サイクルである時刻ｔ２２～時刻ｔ２４においてスイッチＳ６のオン状態が継続されるとともにスイッチＳ７，Ｓ８のオフ状態が継続され、ＤＡＣ電圧ＶｄａｃはＡＧＮＤと同電位に維持される。また、スイッチＳ４およびスイッチＳ５のオンオフは、時刻ｔ２１以前と同様に継続されるため、ＤＡＣ容量Ｃ２による積分容量Ｃ１からの電荷の減算は継続されるが、ＤＡＣ電圧ＶｄａｃがＡＧＮＤと同電位に維持されるので、積分容量Ｃ１からの電荷の減算は実質行われない。そのため、時刻ｔ２１以降Ｖｏｕｔは変動しない。
　時刻ｔ２５までに８サイクルの量子化と７サイクルの減算が完了しており、４ビット（１７階調）のＡ／Ｄ変換の分解能が得られている。図５の例では、時刻ｔ２５までに得られるＤｏｕｔ＝５が入力信号Ｖｉｎの最終的なＡ／Ｄ変換結果となる。本実施形態では、Ａ／Ｄ変換器の所望の分解能がＮビットの場合には、電荷の減算は２Ｎ－１－１サイクル、量子化は２Ｎ－１サイクル必要となる。
　本実施形態におけるＡ／Ｄ変換器２００も、第１実施形態と同様の効果を奏する。これに加えて、本実施形態における量子化器２０は１．５ビットの量子化器として機能するため、第１実施形態として図２に示した最後の量子化サイクルに相当する量子化サイクルを必要とすることなく、８サイクルの量子化によって４ビット（１７階調）の分解能のＡ／Ｄ変換を実現することができる。
　（変形例２）
　第２実施形態に記載したような３レベルのＤＡＣ３０を採用する場合、Ａ／Ｄ変換の期間において、第２実施形態と同様にＶｐ－ＡＧＮＤ間もしくはＶｍ－ＡＧＮＤ間の電位差を用いて減算する方法のほかに、変形例１と同様にＶｐ－Ｖｍ間もしくはＶｍ－Ｖｐ間の電位差を用いて減算する方法を採用することもできる。
　本変形例におけるＡ／Ｄ変換器２００では、図６に示すように、第２実施形態に対してスイッチＳ６～Ｓ８の動作を変更する。具体的には、時刻ｔ１６においてスイッチＳ６がオフされるとともに、スイッチＳ７がオンされる。そして時刻ｔ１７において、スイッチＳ７がオフされるとともに、スイッチＳ６のオフ状態が維持されつつスイッチＳ８がオンされる。これにより、時刻ｔ１７の前後のＤＡＣ電圧Ｖｄａｃの電位差（＝Ｖｐ－Ｖｍ）とＤＡＣ容量Ｃ２の容量値に応じた電荷がＤＡＣ容量Ｃ２から積分容量Ｃ１に転送されてＡ／Ｄ変換の残差に相当する電圧がオペアンプ１１の出力電圧Ｖｏｕｔとして出力される。
　なお、第１実施形態の変形例１と同様に本変形例においても、時刻ｔ１６～時刻ｔ１８の減算サイクルにおいて、ＤＡＣ３０の制御に用いるＱｏｕｔは時刻ｔ１５～時刻ｔ１７の量子化サイクルに出力されているＱｏｕｔ＝１である。そのため、量子化器２０の出力ＱｏｕｔとＤＡＣ３０の制御との間に遅延を挿入する等の方法で、適宜ＤＡＣ３０の制御のタイミングを調整すればよい。
　第１実施形態とその変形例１の関係と同様に、本変形例のＤＡＣ電圧Ｖｄａｃの１減算サイクルの前半と後半の間の電位差（＝Ｖｐ－Ｖｍ、もしくは、Ｖｍ－Ｖｐ）の絶対値は、第２実施形態における電位差（＝Ｖｐ－ＡＧＮＤ、もしくは、Ｖｍ－ＡＧＮＤ）の絶対値の２倍に相当する。そのため、第１実施形態の変形例１と同様にＡ／Ｄ変換結果に対する熱雑音やフリッカー雑音の影響を低減することができる。
　なお、本変形例におけるＤＡＣ３０は、第２実施形態に較べて、時刻ｔ１６～時刻ｔ２２においてスイッチＳ６がオフ状態で維持されるため、ＡＧＮＤがＤＡＣ３０によるＶｏｕｔの変化を伴う減算には用いられない。また、時刻ｔ２２以降はＡＧＮＤがスイッチＳ６を介してＤＡＣ容量Ｃ２に接続されるが実質減算は行われない。そのため、本変形例をシングルエンドの回路構成で実施する場合において、ＶｐとＶｍとの中間電位とＡＧＮＤの電位との間に誤差が生じても、積分容量Ｃ１からの電荷の減算時の誤差に起因するＡ／Ｄ変換のオフセット誤差や非線形性誤差が発生しない。すなわち、Ｖｐ、ＶｍおよびＡＧＮＤを発生する電源の精度に対する要求を第２実施形態と較べて緩和することができる。
　（変形例３）
　第２実施形態および変形例２では、量子化器２０を２つのコンパレータ２２，２３によって構成することにより１．５ビットの量子化を実現する形態について説明した。これに対して本変形例では、コンパレータ２２，２３の閾値電圧を可変とすることで、量子化器の分解能を１．５ビットと１ビットに切り替えて動作する形態について説明する。
　まず、図７を参照して、本変形例における量子化器２０の構成について説明する。
　図７に示す量子化器２０においては、第１コンパレータ２２に入力される閾値電圧をＶ１、Ｖ３、Ｖ５の３通りに変更できるようになっている。また、第２コンパレータ２３に入力される閾値電圧をＶ２、Ｖ４の２通りに変更できるようになっている。具体的には、図７に示すように、ハイレベルＶｐとローレベルＶｍの間に、抵抗器Ｒ１～Ｒ６が電位の高い方からＲ１～Ｒ６の順で直列に接続され、各抵抗器の中点電位を閾値電圧としてコンパレータ２２，２３に入力できるようになっている。
　つまり、各抵抗器Ｒ１～Ｒ６は、抵抗器Ｒ１と抵抗器Ｒ２との中点で電圧Ｖ３が生じるように設定され、抵抗器Ｒ２と抵抗器Ｒ３との中点で電圧Ｖ１が生じるように設定され、抵抗器Ｒ３と抵抗器Ｒ４との中点で電圧Ｖ５が生じるように設定され、抵抗器Ｒ４と抵抗器Ｒ５との中点で電圧Ｖ２が生じるように設定され、抵抗器Ｒ５と抵抗器Ｒ６との中点で電圧Ｖ４が生じるように設定されている。
　第１コンパレータ２２の反転入力端子にはスイッチＳ２１を介して電圧Ｖ３が入力可能にされ、スイッチＳ２２を介して電圧Ｖ１が入力可能にされ、スイッチＳ２３を介して電圧Ｖ５が入力可能にされている。一方、第２コンパレータ２３の反転入力端子にはスイッチＳ２４を介して電圧Ｖ２が入力可能にされ、スイッチＳ２５を介して電圧Ｖ４が入力可能にされている。
　なお、本変形例における量子化器２０はコンパレータ２２，２３の閾値電圧としてＶ１～Ｖ５の５種類を設定可能であるが、本変形例の動作では３種類のみを用いる構成となっている。５種類の電圧を設定する例については、後述の変形例４および変形例５において説明する。また、閾値電圧のうち電圧Ｖ５は、ＶｐとＶｍのちょうど中間の電位であることが望ましい。すなわち、ＡＧＮＤが０Ｖの場合には、電圧の関係がＶ５＝ＡＧＮＤ＝０Ｖとすることが望ましい。
　次に、図８を参照して、本変形例に係るＡ／Ｄ変換器２００の動作および作用効果について説明する。なお、時刻ｔ２５までの動作は第２実施形態の動作と同様であるが、時刻ｔ２５の直前のＱｏｕｔに基づく減算を実行する点が異なる。すなわち、時刻ｔ２５までの期間におけるＡ／Ｄ変換の分解能をＮビットとすると減算を２Ｎ－１サイクル実行する点が異なる。それ以外の点は同様の動作であるから、その説明を省略する。また、コンパレータ２２，２３に入力される閾値電圧Ｖ１、Ｖ２は、第２実施形態と同様に、それぞれＶ１＝Ｖｐ／１６、Ｖ２＝Ｖｍ／１６である。
　時刻ｔ２５に至るまでは、量子化器２０における閾値電圧がＶ１およびＶ２に設定されている。すなわち、スイッチＳ２２とスイッチＳ２４がオンされており、スイッチＳ２１、Ｓ２３、Ｓ２５はオフされている。これにより、本変形例における量子化器２０は、時刻ｔ２５に至るまでは１．５ビットの量子化器として機能している。図８においては、このＡ／Ｄ変換の期間を１．５－ｂｉｔ　ＭＯＤＥ（１．５ビットモード）と記載している。
　時刻ｔ２５に至った後、図７に示す量子化器２０におけるスイッチＳ２２がオフされ、スイッチＳ２３がオンされる。これにより、第１コンパレータ２２に入力される閾値電圧はＶ５（＝ＡＧＮＤ）となる。時刻ｔ２５以降、第２コンパレータ２３に入力される閾値電圧はＶ２のまま維持されるが、本変形例におけるロジック回路２４は、ＶｏｕｔとＶ２の比較結果を無視するように設定される。すなわち、時刻ｔ２５以降、本変形例における量子化器２０は閾値電圧がＡＧＮＤとされた第１コンパレータ２２のみを使用する１ビット量子化器として機能する。ロジック回路２４は、ＶｏｕｔがＡＧＮＤを上回る場合にＱｏｕｔ＝０を出力し、ＡＧＮＤを下回る場合にＱｏｕｔ＝－１を出力するように設定されている。図８においては、このＡ／Ｄ変換の期間を１－ｂｉｔ　ＭＯＤＥ（１ビットモード）と記載している。
　図８に示すように、時刻ｔ２５以降において、量子化器２０に入力されるＶｏｕｔはＡＧＮＤを下回っている。このため、量子化器２０からはＱｏｕｔ＝－１が出力される。このとき、ロジック回路２４は、時刻ｔ２５の直前までの１．５ビットモードによる８回の量子化で得られたデジタル出力Ｄｏｕｔを２倍した上で、時刻ｔ２５以降のＱｏｕｔ＝－１を加算する。これにより、１ビットモードによる最後の１回の量子化を実行した時点で得られる入力信号Ｖｉｎの最終的なＡ／Ｄ変換結果はＤｏｕｔ＝９となる。
　本変形例では、分解能が１ビットに設定された量子化器２０によって最後の量子化が実行される。最後の量子化に用いる１つの閾値電圧Ｖ５が、時刻ｔ２５以前の量子化に用いる２つの閾値電圧Ｖ１、Ｖ２のちょうど中間にあることから、最後の量子化によりＡ／Ｄ変換の分解能を１ビット分高めることができる。そのため、ロジック回路２４は時刻ｔ２５の直前のＤｏｕｔを２倍に演算したうえで、１ビットの量子化結果Ｑｏｕｔを加算する。
　図８の例では、９サイクルの量子化と８サイクルの減算によって、分解能が５ビット（３２階調）のＡ／Ｄ変換を実行している。本変形例では、Ａ／Ｄ変換器の所望の分解能がＮビットの場合には、電荷の減算は２Ｎ－２サイクル、量子化は２Ｎ－２＋１サイクル必要となる。そのため、変形例２と同等の分解能を得るために必要なサイクル数は略半分となる。減算サイクル数が低減することにより、減算によって発生する熱雑音やフリッカー雑音がＡ／Ｄ変換結果に与える影響を低減できる。
　（変形例４）
　変形例３では、図７に示す量子化器２０において、３種類の閾値電圧を用いて分解能を可変とすることで、Ａ／Ｄ変換器の分解能を向上する形態について説明した。本変形例では、図７に示す量子化器２０において、５種類の閾値電圧を用いて量子化器２０の分解能を可変とすることで、さらに分解能を向上する形態について説明する。
　図９を参照して、本変形例に係るＡ／Ｄ変換器２００の動作および作用効果について説明する。なお、サンプリングが完了する時刻ｔ２６までの期間については第２実施形態に記載の時刻ｔ１５までの期間と同様であるから、その説明を省略する。なお、本変形例では、コンパレータ２２，２３に入力される閾値電圧Ｖ１～Ｖ５は、それぞれＶ１＝Ｖｐ／１６、Ｖ２＝Ｖｍ／１６、Ｖ３＝Ｖｐ／８、Ｖ４＝Ｖｍ／８、Ｖ５＝ＡＧＮＤ＝０Ｖに設定されている。
　時刻ｔ３１に至るまでは、量子化器２０における第１コンパレータ２２の閾値電圧がＶ３に設定され、第２コンパレータ２３の閾値電圧がＶ４に設定されている。すなわち、スイッチＳ２１とスイッチＳ２５がオンされており、スイッチＳ２２～Ｓ２４はオフされている。つまり、時刻ｔ２６～時刻ｔ３１においては、第２実施形態に較べて、２つの閾値電圧の差が大きく設定されている。
　図９に示すように、閾値電圧をＶ３とＶ４にそれぞれ設定している時刻ｔ２７において、変形例２と同様に、スイッチＳ６がオフされるとともに、スイッチＳ７がオンされる。そして時刻ｔ２８において、スイッチＳ７がオフされるとともに、スイッチＳ６のオフ状態が維持されつつスイッチＳ８がオンされる。これにより、時刻ｔ２８の前後の電位差（＝Ｖｐ－Ｖｍ）とＤＡＣ容量Ｃ２の容量値に応じた電荷が積分容量Ｃ１に転送されて、Ａ／Ｄ変換の残差に相当する電圧がオペアンプ１１の出力電圧Ｖｏｕｔとして出力される。ＤＡＣ容量Ｃ２の容量値が第２実施形態と同一であるとすれば、１回の減算による積分容量Ｃ１からの電荷の減算量は第２実施形態の２倍となる。
　時刻ｔ２６～時刻ｔ２８の最初の量子化サイクルにおいてはＶｏｕｔ＞Ｖ３であり、Ｑｏｕｔ＝１、Ｄｏｕｔ＝１である。同様に、時刻ｔ２８～時刻ｔ３０の２回目の量子化サイクルにおいてもＶｏｕｔ＞Ｖ３となるので、Ｑｏｕｔ＝１、Ｄｏｕｔ＝２となる。さらに、入力信号Ｖｉｎのレベルに依らずに所定の量子化サイクルが完了するまで、すなわち、図９の例において４サイクルの量子化が完了する時刻ｔ３１まで、閾値電圧をＶ３およびＶ４で維持したまま量子化を実行する。
　時刻ｔ３０～時刻ｔ３３の期間はＶ４＜Ｖｏｕｔ＜Ｖ３の関係を満たすので、Ｑｏｕｔ＝０となる。そのため、変形例２における時刻ｔ２１以降の動作と同様に、時刻ｔ３１～時刻ｔ３４の期間においては、スイッチＳ６がオンされつつスイッチＳ７およびＳ８はオフされた状態となる。すなわち、積分容量Ｃ１からの電荷の減算は実質行われない。また、Ｑｏｕｔ＝０のため、Ｄｏｕｔ＝２が維持される。時刻ｔ３３までに得られる分解能をＮビットとすると、時刻ｔ３３までの量子化サイクル数は、変形例２と同様に、２Ｎ－１サイクルである。すなわち、４サイクルの量子化が完了した時刻ｔ３３の時点で、３ビット（９階調）のＡ／Ｄ変換の分解能が得られる。
　時刻ｔ３３において、スイッチＳ２１がオフされ、スイッチＳ２２がオンされる。すなわち、量子化器２０の第１コンパレータ２２の閾値電圧がＶ３からＶ１に切り替えられる。同様に、スイッチＳ２５がオフされ、スイッチＳ２４がオンされる。すなわち、量子化器２０の第２コンパレータ２３の閾値電圧がＶ４からＶ２に切り替えられる。また、時刻ｔ３２～時刻ｔ３４の間は、Ｖｏｕｔは変化していないが、変形例２と同様にＤＡＣ電圧ＶｄａｃをＡＧＮＤに設定した状態で減算が行われている。
　図９に示すように、時刻ｔ３３～時刻ｔ３５においてはＶｏｕｔ＞Ｖ１であるから、Ｑｏｕｔ＝１となる。ここでは、量子化器２０における２つの閾値電圧の差が時刻ｔ３３以前の１／２に切り替えられており、量子化器２０の量子化結果Ｑｏｕｔの１階調の大きさは、時刻ｔ３３以前に対して１／２となる。そのため、ロジック回路２４は、時刻ｔ３３までのＡ／Ｄ変換結果Ｄｏｕｔ＝２を２倍した上で時刻ｔ３３～時刻ｔ３５におけるＱｏｕｔ＝－１を加算する。よって、時刻ｔ３３から時刻ｔ３５においてＤｏｕｔ＝５となる。
　５サイクルの量子化が完了する時刻ｔ３５までに、４ビット（１７階調）のＡ／Ｄ変換の分解能が得られる。時刻ｔ３５でＡ／Ｄ変換の処理を完了する場合には、第２実施形態と同様のＡ／Ｄ変換結果Ｄｏｕｔを得るまでの量子化は５サイクルであり、第２実施形態における８サイクルよりも小さくすることができる。すなわち、第２実施形態に較べて、Ａ／Ｄ変換の処理速度を向上することができる。
　本変形例では、時刻ｔ３５以降に、変形例３の時刻ｔ２５以降と同様に、量子化器２０を１ビットモードで動作させて最後の量子化を実行する。時刻ｔ３５以降はＶｏｕｔ＜ＡＧＮＤであるからＱｏｕｔ＝－１となり、時刻ｔ３５の直前のＤｏｕｔ＝５を２倍した上で、時刻ｔ３５以降のＱｏｕｔ＝－１を加算する。これにより、入力信号Ｖｉｎの最終的なＡ／Ｄ変換結果であるＤｏｕｔ＝９が得られる。
　図９の例では、６サイクルの量子化と５サイクルの減算によって、Ａ／Ｄ変換の分解能は５ビット（３２階調）が得られる。Ａ／Ｄ変換器の所望の分解能がＮビットの場合には、電荷の減算は２Ｎ－３＋１サイクル、量子化は２Ｎ－３＋２サイクル必要となる。そのため、分解能Ｎが高い場合には、変形例３と較べて同等の分解能を得るために必要なサイクル数は略半分に低減できる。また、減算のサイクル数が低減することにより、減算の実行によって増加する熱雑音やフリッカー雑音がＡ／Ｄ変換結果に与える影響を低減できる。
　なお、本変形例における量子化器２０は、時刻ｔ２６から時刻ｔ３５に至る期間において、時刻ｔ３３にて量子化器２０の２つの閾値電圧をそれぞれ変更するものの、１．５ビット量子化器として機能している。また、時刻ｔ３５以降は、閾値電圧をＡＧＮＤとする１ビット量子化器として機能している。
　（変形例５）
　上記した第２実施形態および変形例２～４では、量子化器２０を１．５ビットあるいは１ビットで用いる例について説明した。これに対して、本変形例では、変形例３にて説明した図７に示す量子化器２０によって２．５ビット（５レベル）の量子化を実現する例について説明する。
　本変形例におけるＡ／Ｄ変換器２００の量子化器２０は、１サイクルの量子化に際して、閾値電圧を半量子化サイクル毎に変化させて、それぞれの半量子化サイクルの量子化結果Ｑｏｕｔを用いてＤＡＣ３０を制御する。すなわち、１．５ビットの量子化器２０を使用して、１量子化サイクルで５レベルの量子化を実行し、実質２．５ビットの量子化器を実現している。
　具体的には、図１０に示すように、量子化サイクルの前半において、第１コンパレータ２２の閾値電圧をＶ３とし第２コンパレータ２３の閾値電圧をＶ４として、量子化サイクルの後半において、第１コンパレータ２２の閾値電圧をＶ１とし第２コンパレータ２３の閾値電圧をＶ２として、２回の量子化を１回の量子化サイクル内で実行する。ＤＡＣ３０は、１回の量子化サイクル内の２つの量子化結果それぞれを用いて制御する。量子化結果Ｑｏｕｔは、Ｖｏｕｔ＞Ｖ１またはＶｏｕｔ＞Ｖ３であればＱｏｕｔ＝１であり、Ｖ２＜Ｖｏｕｔ＜Ｖ１またはＶ４＜Ｖｏｕｔ＜Ｖ３であればＱｏｕｔ＝０であり、Ｖｏｕｔ＜Ｖ２またはＶｏｕｔ＜Ｖ４であればＱｏｕｔ＝－１となる。
　ＤＡＣ３０を駆動するＤＡＣ電圧Ｖｄａｃは、１量子化サイクルにおけるＱｏｕｔの合計値に基づいて決定する。具体的には、１量子化サイクルにおける２つの量子化結果Ｑｏｕｔの合計値が２であればＤＡＣ電圧Ｖｄａｃの１減算サイクルの前半と後半における電位差をＶｐ－Ｖｍとして減算を行う。同様に、Ｑｏｕｔの合計値が１であれば電位差をＶｐ―ＡＧＮＤとして、Ｑｏｕｔの合計値が－１であれば電位差をＶｍ－ＡＧＮＤとして、Ｑｏｕｔの合計値が－２であれば電位差をＶｍ－Ｖｐとして減算を行う。また、Ｑｏｕｔの合計値が０であればＤＡＣ電圧ＶｄａｃをＡＧＮＤとして実質的に減算を行わない。
　図１０を参照して、本変形例に係るＡ／Ｄ変換器２００の動作について説明する。なお、サンプリングが完了する時刻ｔ３７までの期間については第２実施形態に記載の時刻ｔ１５までの期間と同様であるから、その説明を省略する。なお、本変形例においては、コンパレータ２２，２３に入力される閾値電圧Ｖ１～Ｖ５は、それぞれＶ１＝Ｖｐ／１６、Ｖ２＝Ｖｍ／１６、Ｖ３＝３Ｖｐ／１６、Ｖ４＝３Ｖｍ／１６、Ｖ５＝ＡＧＮＤ＝０Ｖに設定されている。
　図１０に示すように、時刻ｔ３７～時刻ｔ３９におけるオペアンプ１１の出力ＶｏｕｔはＶｏｕｔ＞Ｖ３且つＶｏｕｔ＞Ｖ１であるから、時刻ｔ３７～時刻ｔ３９の間の量子化サイクルの前半と後半における２回の量子化の結果Ｑｏｕｔがそれぞれ１であり、１量子化サイクルでのＱｏｕｔの合計値は２となる。よって、時刻ｔ３８～時刻ｔ４０の間の減算サイクルで、変形例２や変形例４にて説明した動作と同様に、ＤＡＣ３０におけるスイッチＳ７およびＳ８を制御して電位差Ｖｐ－Ｖｍによる減算が実行される。時刻ｔ３９～時刻ｔ４１の量子化サイクルにおいても、Ｑｏｕｔの合計値は２であり、Ｖｏｕｔ＞Ｖ３且つＶｏｕｔ＞Ｖ１であり、時刻ｔ４０～時刻ｔ４２の間の減算サイクルにおいては、電位差Ｖｐ－Ｖｍによる減算が実行される。
　なお、１量子化サイクル内の２つの量子化結果Ｑｏｕｔを合計する処理は必ずしも必要ではなく、量子化サイクルの後半のＱｏｕｔのみから減算サイクルの前半のＤＡＣ電圧Ｖｄａｃを決定し、量子化サイクルの後半のＱｏｕｔのみから減算サイクルの後半のＤＡＣ電圧Ｖｄａｃを決定することによって、ＤＡＣ３０を動作させてもよい。
　また、時刻ｔ３７～時刻ｔ３９の間の２つのＱｏｕｔの合計値２が減算に反映されるのは時刻ｔ３８～時刻ｔ４０の減算サイクルである。すなわち、時刻ｔ３８～時刻ｔ４０の減算サイクルでは、時刻ｔ３７～時刻ｔ３９の間に得られたＱｏｕｔに基づいてスイッチＳ６～Ｓ８が制御されて減算が実行される。
　時刻ｔ４１～時刻ｔ４３における３回目の量子化サイクルでは、前半がＶ４＜Ｖｏｕｔ＜Ｖ３（Ｑｏｕｔ＝０）かつ後半がＶｏｕｔ＞Ｖ１（Ｑｏｕｔ＝１）である。よって、この量子化サイクルにおけるＱｏｕｔの合計値は１であり、時刻ｔ４２～時刻ｔ４４における３回目の減算は電位差Ｖｐ－ＡＧＮＤに基づいて実行される。つまり、第２実施形態と同様に、ＤＡＣ３０のスイッチＳ６とスイッチＳ７によってＤＡＣ電圧Ｖｄａｃを制御することによって減算が行われる。
　時刻ｔ３７～時刻ｔ３９における４回目の量子化サイクルでは、前半がＶ４＜Ｖｏｕｔ＜Ｖ３（Ｑｏｕｔ＝０）かつ後半がＶ２＜Ｖｏｕｔ＜Ｖ１（Ｑｏｕｔ＝０）である。よって、この量子化サイクルにおけるＱｏｕｔの合計値は０であり、時刻ｔ４４～時刻ｔ４６の最後の減算サイクルにおいて、実質的に減算は実行されない。４サイクルの量子化が完了する時刻ｔ４５までに得られるＡ／Ｄ変換結果はＤｏｕｔ＝５であり、Ａ／Ｄ変換の分解能は４ビット（１７階調）である。
　本変形例では、時刻ｔ４５以降、変形例３や変形例４と同様に、量子化器２０を１ビットモードで動作させて最後の量子化を実行する。時刻ｔ４５以降はＶｏｕｔ＜ＡＧＮＤであるから、Ｑｏｕｔ＝－１となり、時刻ｔ４５の直前のＤｏｕｔ＝５を２倍した上で加算する。これにより、最終的なＡ／Ｄ変換結果はＤｏｕｔ＝９となる。
　図１０の例では、５回の量子化サイクルと４回の減算サイクルによって、５ビット（３２階調）のＡ／Ｄ変換の分解能が得られている。Ａ／Ｄ変換器の所望の分解能がＮビットの場合には、電荷の減算は２Ｎ－３サイクル、量子化は２Ｎ－３＋１サイクル必要となる。そのため、所望の分解能Ｎが高い場合には、変形例３と較べて同等の分解能を得るために必要なサイクル数を略半分に低減できる。また、変形例４と同様に、減算の実行によって増加する熱雑音やフリッカー雑音の影響を低減できる。
　（第３実施形態）
　第２実施形態およびその変形例２～５では、Ａ／Ｄ変換結果Ｄｏｕｔの生成に量子化器２０のみを用いる構成について説明した。これに対して、本実施形態におけるＡ／Ｄ変換器３００は、Ａ／Ｄ変換の過程における量子化のうちの一部を、量子化器２０とは異なるＡ／Ｄ変換器により実行するように構成する。以降、量子化器２０とは異なるＡ／Ｄ変換器を、副ＡＤＣ５０と称する。副ＡＤＣは、副アナログデジタルコンバータ、または別のＡＤＣとも称する。
　最初に、図１１を参照して、本実施形態におけるＡ／Ｄ変換器３００の概略構成について説明する。
　図１１に示すように、本実施形態におけるＡ／Ｄ変換器３００は、積分器４０、量子化器２０、ＤＡＣ３０に加えて、副ＡＤＣ５０および加算器６０を備えている。ＤＡＣ３０については第２実施形態の変形例５と同様であるから、その詳しい説明を省略する。また、図１１では簡略化のため詳細な構成の記載を省略してあるが、量子化器２０は、第２実施形態の変形例５と同様に図７に示した可変の閾値電圧を用いる構成である。
　積分器４０は、積分容量Ｃ１と増幅容量Ｃ３とを有し、これらがオペアンプ１１の反転入力端子と出力端子との間に並列に接続されている。
　積分容量Ｃ１は、その一端がスイッチＳ９を介してオペアンプ１１の反転入力端子に接続され、他端がスイッチＳ３を介してオペアンプ１１の出力端子に接続されている。また、積分容量Ｃ１とスイッチＳ９の中点はスイッチＳ２を介してＡＧＮＤに接続され、積分容量Ｃ１とスイッチＳ３の中点はスイッチＳ１０を介してＡＧＮＤに接続されている。
　増幅容量Ｃ３は、その一端がスイッチＳ１４を介してオペアンプ１１の反転入力端子に接続され、他端がスイッチＳ１２を介してオペアンプ１１の出力端子に接続されている。また、増幅容量Ｃ３とスイッチＳ１４の中点はスイッチＳ１３を介してＡＧＮＤに接続され、増幅容量Ｃ３とスイッチＳ１２の中点はスイッチＳ１１を介してＡＧＮＤに接続されている。
　入力端子ＴｉｎはスイッチＳ１を介して、積分容量Ｃ１とスイッチＳ３の中点に接続されている。スイッチＳ２およびスイッチＳ３の機能は、それぞれ第２実施形態におけるスイッチＳ２およびＳ３と同様である。
　副ＡＤＣ５０は、オペアンプ１１の出力端子に、量子化器２０と並列に接続されている。副ＡＤＣ５０のデジタル出力Ｌｏｕｔは量子化器２０のデジタル出力Ｍｏｕｔとともに加算器６０に入力されている。加算器６０は、量子化器２０から出力されるＭｏｕｔと、副ＡＤＣ５０から出力されるＬｏｕｔとを加算して最終的なデジタル出力Ｄｏｕｔとする。副ＡＤＣ５０には一般的に知られたＡ／Ｄ変換器を採用することができる。
　次に、図１２を参照して、本実施形態におけるＡ／Ｄ変換器３００の動作について説明する。
　（サンプリング）
　時刻ｔ４７以前のサンプリングの期間において、スイッチＳ１，Ｓ２，Ｓ４，Ｓ６，Ｓ１１，Ｓ１３がオンとされ、スイッチＳ３，Ｓ５，Ｓ７，Ｓ８，Ｓ９，Ｓ１０，Ｓ１２，Ｓ１４がオフとされている。スイッチＳ３がオフであるから、積分容量Ｃ１とオペアンプ１１の出力端子とが互いに電気的に分離している。スイッチＳ１およびＳ２がオンしているので、入力信号Ｖｉｎが積分容量Ｃ１にサンプリングされる。また、スイッチＳ１１およびＳ１３がオンし、スイッチＳ１２およびＳ１４がオフしているので、増幅容量Ｃ３はオペアンプ１１から電気的に分離された上、両端がＡＧＮＤに接続されている。これにより、増幅容量Ｃ３は電荷が蓄積されない状態となっている。
　また、ＤＡＣ３０ではスイッチＳ４およびＳ６がオンしているので、ＤＡＣ容量Ｃ２の両端子がそれぞれＡＧＮＤに接続されている。これにより、ＤＡＣ容量Ｃ２は電荷が蓄積されない状態となっている。
　（Ａ／Ｄ変換）
　時刻ｔ４７においてスイッチＳ１およびＳ２がオフされてＶｉｎのサンプリングが終了し、スイッチＳ３およびスイッチＳ９がオンされてＶｏｕｔが出力される。
　時刻ｔ４７～時刻ｔ４８の動作は、第２実施形態の変形例５における時刻ｔ３７～時刻ｔ４５の動作と同様であるため詳しい説明を省略する。時刻ｔ４８の直前における量子化器の出力Ｍｏｕｔは、変形例５の時刻ｔ４５の直前における出力Ｄｏｕｔと同値であり、Ｍｏｕｔ＝５である。時刻ｔ４８までに、Ｍｏｕｔに得られるＡ／Ｄ変換の分解能は４ビット（１７階調）であり、本実施形態のＡ／Ｄ変換結果Ｄｏｕｔのうち上位４ビット相当が量子化器２０によってＡ／Ｄ変換される。
　時刻ｔ４８において、スイッチＳ３、Ｓ１１およびＳ１３がオフされるとともに、スイッチＳ１０、Ｓ１２およびＳ１４がオンされると同時に最後の減算が実行される。これにより、Ａ／Ｄ変換の残差に相当する電荷がすべて増幅容量Ｃ３に転送される。この時、オペアンプ１１から出力されるＡ／Ｄ変換の残差Ｖｏｕｔは時刻ｔ４８以前の残差と較べて、積分容量Ｃ１と増幅容量Ｃ３の容量値の比に応じて増幅されている。図１２の例では、Ａ／Ｄ変換の残差が略１６倍に増幅されている。これに伴って、ロジック回路２４は、時刻ｔ４８までのＡ／Ｄ変換結果Ｍｏｕｔを１６倍して、時刻ｔ４８以前の量子化器２０によるＡ／Ｄ変換の結果としてＭｏｕｔ＝８０を出力する。
　時刻ｔ４９以降において、副ＡＤＣ５０によって、オペアンプ１１が出力する増幅された残差ＶｏｕｔをＡ／Ｄ変換する。図１２の例では、副ＡＤＣ５０からはＬｏｕｔ＝－４が出力される。量子化器２０の出力Ｍｏｕｔ＝８０と、副ＡＤＣ５０の出力Ｌｏｕｔ＝－４が加算器６０によって加算されることにより、最終的なＡ／Ｄ変換結果Ｄｏｕｔ＝７６が得られる。このように、量子化器２０による上位４ビットに相当するＡ／Ｄ変換結果Ｍｏｕｔと、副ＡＤＣ５０による下位４ビットに相当するＡ／Ｄ変換結果Ｌｏｕｔと、を加算することにより、最終的なＡ／Ｄ変換結果Ｄｏｕｔには８ビットの分解能が得られる。
　なお、本実施形態におけるＡ／Ｄ変換器３００は、時刻ｔ４８において、積分容量Ｃ１のすべての電荷が増幅容量Ｃ３に転送される。そのため、積分容量Ｃ１をオペアンプ１１から電気的に切り離しても増幅容量Ｃ３によりオペアンプ１１の出力電圧が維持される状態にある。よって、時刻ｔ４９において、スイッチＳ９およびＳ１０をオフするとともに、スイッチＳ１およびＳ２をオンする。これより、積分容量Ｃ１がオペアンプ１１と電気的に切り離され、積分容量Ｃ１による入力信号Ｖｉｎのサンプリングが再び実行される。
　図１２に示すように、時刻ｔ４９～時刻ｔ５０の期間には、副ＡＤＣ５０によって、ひとつ前のＡ／Ｄ変換に係るＡ／Ｄ変換の残差を入力とする下位ビットのＡ／Ｄ変換が実行されている。すなわち、ひとつ前のＡ／Ｄ変換に係る下位ビットのＡ／Ｄ変換と、その次のＡ／Ｄ変換に係る入力信号Ｖｉｎのサンプリングと、が並行して実行されている。
　次に、本実施形態におけるＡ／Ｄ変換器３００の効果について説明する。
　第２実施形態およびその変形例２～５においては、Ａ／Ｄ変換分解能を高くすると、サイクル数が指数関数的に増加するため、高分解能のＡ／Ｄ変換を実現する場合には大きく変換速度が低下する。これに対して、本実施形態におけるＡ／Ｄ変換器３００は、下位ビットのＡ／Ｄ変換を担う副ＡＤＣ５０を備えている。このため、分解能の増加に対して指数関数的にサイクル数が増加する量子化器２０による上位ビットのＡ／Ｄ変換が受け持つ分解能を低減し、Ａ／Ｄ変換に必要なサイクル数を大幅に低減することができる。
　また、本実施形態におけるＡ／Ｄ変換器３００は、増幅容量Ｃ３を、積分容量Ｃ１とは別体として有している。このため、副ＡＤＣ５０による下位ビットのＡ／Ｄ変換の動作中において、積分容量Ｃ１をオペアンプ１１から切り離すことにより、並行して次のＡ／Ｄ変換に係るサンプリングを実行することができる。さらに、時刻ｔ５１以降の次のＡ／Ｄ変換に係る上位ビットのＡ／Ｄ変換の期間においても、副ＡＤＣ５０は次のＡ／Ｄ変換に用いられないため、副ＡＤＣ５０を用いてひとつ前のＡ／Ｄ変換に係る下位ビットのＡ／Ｄ変換を実行できる。そのため、入力信号Ｖｉｎのサンプリングや副ＡＤＣ５０による下位ビットのＡ／Ｄ変換の処理時間の確保が容易で、Ａ／Ｄ変換全体のスループットを向上することができる。
　また、副ＡＤＣ５０には、一般的なＡ／Ｄ変換器を用いることができる。変換速度を高めるために一回のサンプリングによってＡ／Ｄ変換を実行するナイキストＡ／Ｄ変換器を副ＡＤＣ５０として用いる場合、トリミングなどの高精度化技術を必要とすることなく、Ａ／Ｄ変換全体の変換精度を保ちつつ１０～１２ビット程度までの下位ビットのＡ／Ｄ変換を副ＡＤＣ５０に割り当てることができる。したがって、本実施形態においては、副ＡＤＣ５０の変換精度に起因するＡ／Ｄ変換の誤差の増大を抑制しつつ、量子化器２０による上位ビットのＡ／Ｄ変換のサイクル数を大幅に削減することができ、その結果、Ａ／Ｄ変換の速度を大幅に向上することができる。
　また、ＤＡＣ容量Ｃ２と増幅容量Ｃ３との比精度に起因するＡ／Ｄ変換の非線形性誤差は、量子化器２０による上位ビットのＡ／Ｄ変換の分解能を高めることによって小さくできる。そのため、上位ビットのＡ／Ｄ変換に、その非線形性誤差が副ＡＤＣ５０に割り当てる分解能に対応する精度よりも十分小さくなる程度の分解能を割り当てることで、上位ビットのＡ／Ｄ変換の非線形性誤差がＡ／Ｄ変換全体の精度に与える影響を十分小さくできる。例えばＡ／Ｄ変換全体の分解能が１６ビットの場合には、下位ビットのＡ／Ｄ変換に１０～１２ビットの分解能を副ＡＤＣ５０に割り当て、量子化器２０による上位ビットのＡ／Ｄ変換に４～６ビットの分解能を割り当てればよい。
　これにより、トリミングなどの高精度化技術を必要とすることなく、高い精度を維持しながらＡ／Ｄ変換の速度を大幅に向上することができる。
　（第４実施形態）
　第３実施形態では、積分器４０が増幅容量Ｃ３を用いてＡ／Ｄ変換の残差を増幅し、増幅した残差を副ＡＤＣ５０によってＡ／Ｄ変換する構成について説明した。これに対して、本実施形態では、図１３に示すように、増幅容量Ｃ３を有することなくＤＡＣ容量Ｃ２を用いてＡ／Ｄ変換の残差を増幅し、副ＡＤＣ５０によって増幅された残差のＡ／Ｄ変換を行う構成について説明する。
　最初に、図１３を参照して、本実施形態におけるＡ／Ｄ変換器４００の概略構成について説明する。
　図１３に示すように、本実施形態におけるＡ／Ｄ変換器４００は、積分器７０と量子化器２０とＤＡＣ３０と副ＡＤＣ５０と加算器６０とを備えている。ＤＡＣ３０については上記した各実施形態および各変形例と同様であるから、その詳しい説明を省略する。また、量子化器２０については第３実施形態と同様である。
　本実施形態における積分器７０は、第２実施形態における積分器１０に加えてスイッチＳ１０を有している。スイッチＳ１０は、積分容量Ｃ１とスイッチＳ３の中点とＡＧＮＤとの間に介在している。スイッチＳ１０は第３実施形態におけるスイッチＳ１０と同様の動作および機能を奏するものであるから、第３実施形態と同一の符号で示している。
　さらに、このＡ／Ｄ変換器４００は、図１３に示すように、積分器７０におけるオペアンプ１１の出力端子と、ＤＡＣ３０におけるスイッチＳ６～Ｓ８とＤＡＣ容量Ｃ２の中点と、がスイッチＳ１５を介して接続されている。そのため、スイッチＳ１～Ｓ４およびスイッチＳ６～Ｓ８をオフした上で、スイッチＳ５、スイッチＳ１０およびスイッチＳ１５をオンすることにより、積分容量Ｃ１の電荷をＤＡＣ容量Ｃ２に転送することができる。
　本実施形態におけるＡ／Ｄ変換器４００は、積分器７０およびスイッチＳ１５を除き第３実施形態におけるＡ／Ｄ変換器３００と同様の構成となる。
　次に、図１４を参照して、本実施形態におけるＡ／Ｄ変換器３００の動作について説明する。
　（サンプリング）
　図１４に示す時刻ｔ５２以前および時刻ｔ５５～時刻ｔ５６の間のサンプリングの期間は、スイッチＳ１０およびスイッチＳ１５がオフされており、第２実施形態の変形例５におけるサンプリングの期間と同様の動作であるため、詳しい説明は省略する。
　（Ａ／Ｄ変換）
　時刻ｔ５２においてスイッチＳ１およびＳ２がオフされて入力信号Ｖｉｎのサンプリングが終了し、スイッチＳ３がオンされてＶｏｕｔが出力される。時刻ｔ５２～時刻ｔ５３の動作は、第３実施形態における時刻ｔ４７～時刻ｔ５１の間の動作と同様であるため、詳しい説明を省略する。
　時刻ｔ５３において、スイッチＳ４がオフされるとともにスイッチＳ５がオンされ、最後の減算が実行される。また、時刻ｔ５４において、スイッチＳ５がオフされてスイッチＳ４がオンされるとともにスイッチＳ６がオンされ、ＤＡＣ容量Ｃ２の電荷がリセットされる。時刻ｔ５５において、スイッチＳ６がオフされるとともに、スイッチＳ１０およびＳ１５がオンされる。これにより、時刻ｔ５３までのＡ／Ｄ変換の残差に相当する積分容量Ｃ１に残存した電荷がすべてＤＡＣ容量Ｃ２に転送され、Ａ／Ｄ変換の残差の増幅が行われる。
　第３実施形態の時刻ｔ４８においては、最後の減算と同時にＡ／Ｄ変換の残差の増幅が実行されるが、本実施形態においては、減算に用いるＤＡＣ容量Ｃ２を用いて残差の増幅を実行するため、時刻ｔ５４に最後の減算サイクルを終えてから、ＤＡＣ容量Ｃ２の電荷をリセットした上で、時刻ｔ５５以降に残差の増幅を開始する。時刻ｔ５５～時刻ｔ５６の間に、増幅されたＡ／Ｄ変換の残差が副ＡＤＣ５０に転送される。転送された残差は、時刻ｔ５５以降に副ＡＤＣ５０によってＡ／Ｄ変換される。量子化器２０の出力Ｍｏｕｔおよび副ＡＤＣ５０の出力Ｌｏｕｔから、８ビットの分解能を持つ最終的なＡ／Ｄ変換結果Ｄｏｕｔ＝７６を得る動作は、第３実施形態と同様であるため詳細な説明は省略する。
　時刻ｔ５６において、スイッチＳ１０およびＳ１５がオフされるとともにスイッチＳ６がオンされる。また、スイッチＳ３がオフの状態のまま、スイッチＳ１およびスイッチＳ２がオンされることによって、時刻ｔ５２以前と同様に、積分容量Ｃ１を用いて次のＡ／Ｄ変換に係るサンプリングが開始される。
　時刻ｔ５７以降は、次のＡ／Ｄ変換に係る量子化器２０による上位ビットのＡ／Ｄ変換の期間であり、Ａ／Ｄ変換器４００の動作は時刻ｔ５２から時刻ｔ５６に至る期間と同様である。時刻ｔ５５～時刻ｔ５９の期間は、副ＡＤＣ５０は、時刻ｔ５６以降に実行される次のＡ／Ｄ変換には使われない。すなわち、時刻ｔ５６から時刻ｔ５９に至る期間では、ひとつ前のＡ／Ｄ変換に係る下位ビットのＡ／Ｄ変換と、その次のＡ／Ｄ変換に係る入力信号Ｖｉｎのサンプリングおよび上位ビットのＡ／Ｄ変換と、が並行して実行されている。
　次に、本実施形態におけるＡ／Ｄ変換器４００の効果について説明する。
　本実施形態におけるＡ／Ｄ変換器４００は、下位ビットのＡ／Ｄ変換を担う副ＡＤＣ５０を備えている。このため、第３実施形態と同様に、量子化器２０による上位ビットのＡ／Ｄ変換に必要なサイクル数を低減することができる。
　また、本実施形態におけるＡ／Ｄ変換器４００は、Ａ／Ｄ変換の残差の副ＡＤＣ５０への転送が完了した時点で、第３実施形態と同様に、副ＡＤＣ５０による下位ビットのＡ／Ｄ変換と並行して次のＡ／Ｄ変換に係るサンプリングおよび上位ビットのＡ／Ｄ変換を行うことができる。したがって、Ａ／Ｄ変換のスループットを向上することができる。
　また、本実施形態のＤＡＣ容量Ｃ２は第３実施形態における増幅容量Ｃ３の機能を兼ねるように構成されている。このため、必要な容量素子の数を削減できるとともに、ＤＡＣ容量Ｃ２と増幅容量Ｃ３との容量値の比精度に起因するＡ／Ｄ変換の非線形性誤差が発生しない。
　（その他の実施形態）
　以上、本開示の好ましい実施形態について説明したが、本開示は上記した実施形態になんら制限されることなく、本開示の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
　上記した各実施形態および各変形例では、４ビットや８ビットのような、所定のビット数のＡ／Ｄ変換を例に説明したが、Ａ／Ｄ変換器１００～４００は任意のビット数に対して適用可能である。
　また、上記した各実施形態および各変形例では、入力信号Ｖｉｎのサンプリングの期間において、ＤＡＣ容量Ｃ２あるいは増幅容量Ｃ３をリセットするように各スイッチが動作する構成について例示したが、各スイッチの動作は、本開示の主旨を逸脱しない範囲において、任意に設計することができる。
　上記した各実施形態では、簡略化のため増幅器としてシングルエンドのオペアンプ１１を用いる例について説明したが、シングルエンドのオペアンプに代えて差動のオペアンプを用いてＡ／Ｄ変換器１００～４００を構成することもできる。
　以上、本開示に係るＡ／Ｄ変換器の実施形態、構成、態様を例示したが、本開示に係る実施形態、構成、態様は、上述した各実施形態、各構成、各態様に限定されるものではない。例えば、異なる実施形態、構成、態様にそれぞれ開示された技術的部を適宜組み合わせて得られる実施形態、構成、態様についても本開示に係る実施形態、構成、態様の範囲に含まれる。

 

Claims (16)

  1. 　第１入力端子と出力端子を備えるオペアンプ（１１）と、該オペアンプの前記第１入力端子と前記出力端子との間に挿入された積分容量（Ｃ１）と、を有する積分器（１０，４０，７０）と、
    　前記オペアンプの出力信号を量子化した量子化結果を出力する量子化器（２０）と、
    　前記オペアンプにおける前記第１入力端子に接続され、前記積分容量に蓄積された電荷の減算を行うためのＤＡＣ電圧（Ｖｄａｃ）を前記量子化結果に基づいて決定するＤＡＣ（３０）と、を備えるＡ／Ｄ変換器であって、
    　前記積分器は、前記積分容量と前記オペアンプの出力端子との間に、互いの接続をオンオフするフィードバックスイッチ（Ｓ３）を有し、
    　入力信号としてのアナログ信号は、前記積分容量と前記フィードバックスイッチとの間に入力され、
    　前記積分容量は、前記アナログ信号をサンプリングし、
    　前記量子化器が前記オペアンプの出力に基づいて量子化を行い、
    　前記ＤＡＣが前記量子化結果に基づいて前記積分容量に蓄積された電荷を順次減算することにより前記アナログ信号をデジタル値に変換するＡ／Ｄ変換器。
  2. 　前記ＤＡＣは、前記ＤＡＣ電圧として、アナロググランドレベルと、該アナロググランドレベルよりも電位が高くされたハイレベル（Ｖｐ）と、前記アナロググランドレベルよりも電位が低くされたローレベル（Ｖｍ）と、を含む請求項１に記載のＡ／Ｄ変換器。
  3. 　前記ＤＡＣは、前記量子化結果に基づいた前記ＤＡＣ電圧の切り替え時において、前記アナロググランドレベルを跨いで、前記ハイレベルと前記ローレベルとの間を相互に切り替える動作を含む請求項２に記載のＡ／Ｄ変換器。
  4. 　前記ＤＡＣは、前記量子化結果に基づいた前記ＤＡＣ電圧の切り替え時において、前記ＤＡＣ電圧を前記アナロググランドレベルから変化させない動作を含む請求項２または請求項３に記載のＡ／Ｄ変換器。
  5. 　前記量子化器は、少なくとも１．５ビットの分解能で前記量子化結果を出力する請求項１～４のいずれか１項に記載のＡ／Ｄ変換器。
  6. 　前記量子化器は、前記オペアンプの出力信号と閾値電圧とを比較するコンパレータ（２１，２２，２３）を有し、前記閾値電圧が可変とされる請求項１～５のいずれか１項に記載のＡ／Ｄ変換器。
  7. 　前記量子化器は、前記閾値電圧が可変とされることにより前記量子化器の分解能を可変とする請求項６に記載のＡ／Ｄ変換器。
  8. 　前記量子化器は、前記ＤＡＣによる前記積分容量に蓄積された電荷の１回の減算につき、可変とされた前記閾値電圧を変化させながら複数回の前記量子化を行う請求項６または請求項７に記載のＡ／Ｄ変換器。
  9. 　前記積分容量に蓄積された電荷の減算を、前記アナログ信号に依らない予め定められた所定のサイクル数だけ繰り返す請求項１～８のいずれか１項に記載のＡ／Ｄ変換器。
  10. 　予め定められた所定のサイクル数の電荷の前記減算を繰り返す動作の後、前記積分容量に残存した残差を１ビットに設定された前記量子化器によりＡ／Ｄ変換して最下位ビットを生成する請求項９に記載のＡ／Ｄ変換器。
  11. 　前記オペアンプの出力端子に、前記量子化器に並列に接続された副ＡＤＣ（５０）を備え、
    　前記量子化器を介して前記デジタル値の上位ビットが生成され、前記副ＡＤＣを介して残りの前記デジタル値の下位ビットが生成される請求項１～９のいずれか１項に記載のＡ／Ｄ変換器。
  12. 　前記積分器は、前記オペアンプにおける前記第１入力端子と前記出力端子との間において、前記積分容量と並列に接続された増幅容量（Ｃ３）を有し、
    　前記上位ビットの生成後において前記積分容量に残存した残差が前記増幅容量に転送され増幅された後、前記副ＡＤＣにより前記下位ビットが生成される請求項１１に記載のＡ／Ｄ変換器。
  13. 　前記ＤＡＣは、前記ＤＡＣ電圧に応じた電荷が蓄積され、前記オペアンプの前記第１入力端子に接続されるＤＡＣ容量（Ｃ２）を有し、
    　前記上位ビットの生成後において前記積分容量に残存した残差が前記ＤＡＣ容量に転送され増幅された後、前記副ＡＤＣにより前記下位ビットが生成される請求項１１に記載のＡ／Ｄ変換器。
  14. 　前記積分容量は、前記上位ビットの生成後において、前記オペアンプに対して電気的に切り離される請求項１２または請求項１３に記載のＡ／Ｄ変換器。
  15. 　前記上位ビットの生成後において、前記副ＡＤＣにおけるＡ／Ｄ変換と並行して前記積分容量に次のＡ／Ｄ変換にかかる前記アナログ信号がサンプリングされる請求項１４に記載のＡ／Ｄ変換器。
  16. 　前記上位ビットの生成後であって前記積分容量に残存した残差が前記副ＡＤＣに転送された後において、
    　前記副ＡＤＣにおける前記下位ビットのＡ／Ｄ変換と並行して、次のＡ／Ｄ変換にかかる前記アナログ信号のサンプリング、あるいは、次のＡ／Ｄ変換にかかる前記上位ビットのＡ／Ｄ変換が行われる請求項１１～１５のいずれか１項に記載のＡ／Ｄ変換器。

     
PCT/JP2016/070760 2015-09-03 2016-07-14 Ａ／ｄ変換器 Ceased WO2017038262A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201680046653.0A CN107925415B (zh) 2015-09-03 2016-07-14 A/d转换器
US15/739,206 US10158369B2 (en) 2015-09-03 2016-07-14 A/D converter

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-173922 2015-09-03
JP2015173922A JP6436022B2 (ja) 2015-09-03 2015-09-03 Ａ／ｄ変換器

Publications (1)

Publication Number Publication Date
WO2017038262A1 true WO2017038262A1 (ja) 2017-03-09

Family

ID=58187284

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/070760 Ceased WO2017038262A1 (ja) 2015-09-03 2016-07-14 Ａ／ｄ変換器

Country Status (4)

Country Link
US (1) US10158369B2 (ja)
JP (1) JP6436022B2 (ja)
CN (1) CN107925415B (ja)
WO (1) WO2017038262A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102764007B1 (ko) 2017-01-26 2025-02-06 삼성디스플레이 주식회사 표시 장치
US10862391B2 (en) 2017-03-31 2020-12-08 Teledyne Dalsa B.V. Analog-to-digital converter using charge packets
CN107493105B (zh) * 2017-07-20 2020-07-14 北京控制工程研究所 一种陀螺力矩电流高分辨率转换电路
JP7073727B2 (ja) * 2018-01-11 2022-05-24 株式会社デンソー Ａ／ｄ変換器
CN109191401A (zh) * 2018-08-30 2019-01-11 西安电子科技大学 一种基于并联残差网络模型的红外图像非均匀性校正方法
JP7199924B2 (ja) * 2018-11-12 2023-01-06 株式会社ジャパンディスプレイ センサ装置
JP7124653B2 (ja) * 2018-11-13 2022-08-24 株式会社デンソー Δς変調器、δς変調型ａ／ｄ変換器およびインクリメンタルδς変調型ａ／ｄ変換器
JP7176369B2 (ja) 2018-11-20 2022-11-22 株式会社デンソー Ａ／ｄ変換器
JP6694090B1 (ja) * 2019-03-01 2020-05-13 力晶積成電子製造股▲ふん▼有限公司Ｐｏｗｅｒｃｈｉｐ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｒｐｏｒａｔｉｏｎ Ｄａ変換回路、不良ビット数検出回路及び不揮発性半導体記憶装置
JP2020188454A (ja) * 2019-05-07 2020-11-19 旭化成エレクトロニクス株式会社 逐次比較型ａｄ変換器及びパイプライン型ａｄ変換器
EP3783798B1 (en) * 2019-08-22 2025-05-14 ams International AG Current to digital converter circuit, optical front end circuit, computed tomography apparatus and method
JP7306174B2 (ja) * 2019-09-09 2023-07-11 株式会社デンソー Ａ／ｄ変換装置
JP7338422B2 (ja) * 2019-11-21 2023-09-05 株式会社デンソー Ａ／ｄ変換器
CN111865317A (zh) * 2020-08-29 2020-10-30 深圳市爱协生科技有限公司 一种混合型sar-adc电路及其设计方法
CN114285415A (zh) * 2020-09-28 2022-04-05 上海复旦微电子集团股份有限公司 模数转换装置
CN112564710B (zh) * 2020-12-14 2023-04-18 峰岧科技(上海)有限公司 模数转换方法、装置、电路及计算机可读存储介质
CN113542642B (zh) * 2021-07-06 2022-10-11 天津大学 局部产生子数模转换器参考电压的模数转换器
TWI807939B (zh) * 2022-07-27 2023-07-01 茂達電子股份有限公司 具有電壓反向機制的光感測器
CN115955247A (zh) * 2023-01-13 2023-04-11 思瑞浦微电子科技（苏州）股份有限公司 无源噪声整形量化器、sigma-delta调制器及信号处理方法
WO2024168610A1 (zh) * 2023-02-15 2024-08-22 华为技术有限公司 模数转换电路及其控制方法、终端
CN119995607B (zh) * 2023-11-13 2025-11-14 圣邦微电子（北京）股份有限公司 Sigma-Delta模数转换器及其量化电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62265820A (ja) * 1986-05-14 1987-11-18 Hitachi Ltd Ａ／ｄ変換回路
JPH01164121A (ja) * 1987-09-25 1989-06-28 Honeywell Inc アナログーデジタル変換器装置
JPH02246622A (ja) * 1989-03-20 1990-10-02 Sony Corp 多重積分型ａ／ｄ変換装置
JPH05218874A (ja) * 1991-09-27 1993-08-27 Hewlett Packard Co <Hp> アナログ・ディジタル変換器及びアナログ・ディジタル変換方法
JP2009177266A (ja) * 2008-01-22 2009-08-06 Riniaseru Design:Kk スイッチトキャパシタ増幅回路

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5101206A (en) 1989-12-05 1992-03-31 Hewlett-Packard Company Integrating analog to digital converter
IE901815A1 (en) 1990-05-21 1991-12-04 Univ Cork An analog to digital converter
SE502900C2 (sv) 1994-11-01 1996-02-19 Foersvarets Forskningsanstalt Analog-till-digitalomvandlare och sensoranordning innefattande sådan
FR2738426B1 (fr) 1995-08-29 1998-02-13 Univ Neuchatel Dispositif de traitement numerique d'un signal analogique devant etre restitue sous forme analogique
US6243034B1 (en) 1998-10-29 2001-06-05 National Instruments Corporation Integrating analog to digital converter with improved resolution
US6366231B1 (en) * 2000-04-10 2002-04-02 General Electric Company Integrate and fold analog-to-digital converter with saturation prevention
EP1317068B1 (en) 2001-10-31 2005-09-14 Freescale Semiconductor, Inc. Incremental-delta analogue to digital conversion
US6784823B1 (en) 2003-12-31 2004-08-31 Winbond Electronics Corp. Rail to rail dual slope ADC
US7068202B2 (en) * 2003-12-31 2006-06-27 Conexant Systems, Inc. Architecture for an algorithmic analog-to-digital converter
JP2006303671A (ja) * 2005-04-18 2006-11-02 Digian Technology Inc 積分器およびそれを使用する巡回型ａｄ変換装置
JP4662826B2 (ja) * 2005-08-05 2011-03-30 三洋電機株式会社 スイッチ制御回路、δς変調回路、及びδς変調型ａｄコンバータ
WO2007029786A1 (ja) * 2005-09-07 2007-03-15 National University Corporation Shizuoka University ノイズキャンセル機能付きａ／ｄ変換器
EP2037583B1 (en) * 2006-06-08 2012-08-08 National University Corporation Shizuoka University Converter circuit, analog/digital converter, and method for generating digital signals corresponding to analog signals
US7504977B2 (en) * 2007-04-23 2009-03-17 Texas Instruments Incorporated Hybrid delta-sigma/SAR analog to digital converter and methods for using such
KR101565967B1 (ko) 2008-04-21 2015-11-06 삼성전자주식회사 시그마-델타 아날로그-디지털 변환 방법과 그 장치
US8232905B2 (en) 2009-11-19 2012-07-31 Linear Technology Corporation Sequentially configured analog to digital converter
US8264393B2 (en) * 2010-07-09 2012-09-11 Freescale Semiconductor, Inc. Current reduction in a single stage cyclic analog to digital converter with variable resolution
US8378872B2 (en) * 2011-03-31 2013-02-19 Rosemount Inc. Dynamically adjusted A/D resolution
US8451051B2 (en) * 2011-10-04 2013-05-28 Issc Technologies Corp. Dual mode sigma delta analog to digital converter and circuit using the same
CN103138762B (zh) 2011-11-30 2016-04-27 禾瑞亚科技股份有限公司 多阶取样保持电路
US8917196B2 (en) * 2012-01-24 2014-12-23 Asahi Kasei Microdevices Corporation Sampling circuit, A/D converter, D/A converter, and CODEC
US8810443B2 (en) 2012-04-20 2014-08-19 Linear Technology Corporation Analog-to-digital converter system and method
WO2014101172A1 (zh) * 2012-12-31 2014-07-03 香港中国模拟技术有限公司 一种流水线型模数转换器
JP2014146893A (ja) 2013-01-28 2014-08-14 Mitsubishi Electric Corp マルチビットδς変調器およびそれを用いたマルチビットａ／ｄ変換器
TWI595471B (zh) * 2013-03-26 2017-08-11 精工愛普生股份有限公司 放大電路、源極驅動器、光電裝置及電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62265820A (ja) * 1986-05-14 1987-11-18 Hitachi Ltd Ａ／ｄ変換回路
JPH01164121A (ja) * 1987-09-25 1989-06-28 Honeywell Inc アナログーデジタル変換器装置
JPH02246622A (ja) * 1989-03-20 1990-10-02 Sony Corp 多重積分型ａ／ｄ変換装置
JPH05218874A (ja) * 1991-09-27 1993-08-27 Hewlett Packard Co <Hp> アナログ・ディジタル変換器及びアナログ・ディジタル変換方法
JP2009177266A (ja) * 2008-01-22 2009-08-06 Riniaseru Design:Kk スイッチトキャパシタ増幅回路

Also Published As

Publication number Publication date
CN107925415A (zh) 2018-04-17
US10158369B2 (en) 2018-12-18
CN107925415B (zh) 2021-12-07
US20180212616A1 (en) 2018-07-26
JP2017050776A (ja) 2017-03-09
JP6436022B2 (ja) 2018-12-12

Similar Documents

Publication Publication Date Title
JP6436022B2 (ja) Ａ／ｄ変換器
US9385740B2 (en) SAR ADC and method thereof
US9871534B2 (en) Analog-to-digital converter with embedded noise-shaped truncation, embedded noise-shaped segmentation and/or embedded excess loop delay compensation
US6271782B1 (en) Delta-sigma A/D converter
US8947285B2 (en) ADC with noise-shaping SAR
US20190363731A1 (en) Delta-sigma modulator, delta-sigma a/d converter, and incremental delta-sigma a/d converter
CN115801003B (zh) 一种多步模数转换器及其实现方法
JPH08125541A (ja) デルタシグマ変調器
US10432214B2 (en) Apparatus for applying different transfer functions to code segments of multi-bit output code that are sequentially determined and output by multi-bit quantizer and associated delta-sigma modulator
JP2015103820A (ja) アナログ／ディジタル変換器及びアナログ／ディジタル変換方法
US10804920B2 (en) A/D converter
US10374626B2 (en) Interleaving quantizer in continuous-time delta-sigma modulator for quantization level increment
US20150200682A1 (en) Analog-to-digital conversion apparatus
KR102441025B1 (ko) 반도체 장치 및 그 동작 방법
US9685974B1 (en) Switched capacitor circuit
US10484003B2 (en) A/D converter
WO2017208635A1 (ja) Ａ／ｄ変換器
US12063053B2 (en) Analog-to-digital converter
US20240356560A1 (en) Analog-to-digital converter and operating method thereof
Larsson et al. A background calibration scheme for pipelined ADCs including non-linear operational amplifier gain and reference error correction
JP2022105889A (ja) Ａｄ変換回路
CN109936371B (zh) 连续渐近暂存器式量化器与连续时间三角积分调变器
WO2025052915A1 (ja) 比較回路およびハイブリッド型ａｄコンバータ
WO2025052905A1 (ja) 比較回路、ハイブリッド型ａｄコンバータ、および量子化器
WO2025052955A1 (ja) 比較回路

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16841294

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15739206

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16841294

Country of ref document: EP

Kind code of ref document: A1