CN112564710B - 模数转换方法、装置、电路及计算机可读存储介质 - Google Patents

Abstract

本发明公开了一种模数转换方法，应用于模数转换电路，模数转换电路包括数模转换器、第一比较器和第二比较器，方法包括：每个时钟周期末，获取第一比较器的第一输出值，以及第二比较器的第二输出值；根据第一输出值和第二输出值，确定模拟信号是否转换完成；若转换完成，则获取数模转换器中记录的第一数字码值，根据第一数字码值，确定模拟信号对应的数字信号。本发明还公开了一种模数转换装置、电路和计算机可读存储介质。本发明在模数转换电路中采用两个比较器进行模数转换，简化了模数转换电路的结构，并大大降低了电路芯片的功耗。

Description

模数转换方法、装置、电路及计算机可读存储介质

技术领域

本发明涉及信号转换技术领域，尤其涉及模数转换方法、装置、电路及计算机可读存储介质。

背景技术

模数转换装置是连接物理世界与数字信号处理系统的桥梁，在数字信号处理系统中，必须采用模数转换装置，才能将物理世界的模拟信号，如电压、电流、温度等，转换成数字信号。目前模数转换装置已经具有许多成熟的结构，常见的有sigma-detla结构、逐次逼近结构、Flash结构、流水线结构等。

sigma-delta结构可以满足转换精度的要求，但其模块多，电路器件也多，导致芯片面积和功耗较大，同时，其过采样工作原理限制了转换速率；逐次逼近结构在转换精度、芯片面积等综合性能上具有优势，但同样具有较复杂的电路结构；Flash结构和流水线式结构转换速率高，但需要较多数量的比较器，电路复杂，芯片的面积和功耗也比较大。

综上所述，目前模数转换装置存在电路结构复杂、功耗大的技术问题。

发明内容

本发明的主要目的在于提出一种模数转换方法、装置、电路及计算机可读存储介质，旨在简化模数转换电路的结构，并降低电路芯片的功耗。

为实现上述目的，本发明提供一种模数转换方法，应用于模数转换电路，所述模数转换电路包括数模转换器、第一比较器和第二比较器，所述方法包括如下步骤：

每个时钟周期末，获取所述第一比较器的第一输出值，以及所述第二比较器的第二输出值；

根据所述第一输出值和所述第二输出值，确定所述模拟信号是否转换完成；

若转换完成，则获取所述数模转换器中记录的第一数字码值，根据所述第一数字码值，确定所述模拟信号对应的数字信号。

优选地，所述根据所述第一输出值和所述第二输出值，确定所述模拟信号是否转换完成的步骤包括：

若所述第一输出值与所述第二输出值相同，则确定所述模拟信号未转换完成；

若所述第一输出值与所述第二输出值不相同，则确定所述模拟信号转换完成。

优选地，所述数模转换器还包括第一译码器和第二译码器，所述第一译码器输出的模拟值比所述第二译码器输出的模拟值高，所述确定所述模拟信号未转换完成的步骤之后，还包括：

获取预设的量化间隔，所述量化间隔为所述第一译码器输出的第一模拟值和所述第二译码器输出的第二模拟值之间的差值；

若所述第一输出值和所述第二输出值均为第一预设输出值，则控制所述第一模拟值和所述第二模拟值分别增加所述量化间隔，得到第三模拟值和第四模拟值；

根据所述第三模拟值和所述第四模拟值，对所述模拟信号进行第二次转换，得到所述第一比较器的第三输出值，以及所述第二比较器的第四输出值，并基于所述第三输出值和所述第四输出值，确定所述模拟信号是否第二次转换完成；

若第二次转换完成，则获取所述第一译码器中记录的第二数字码值，确定所述第二数字码值为所述模拟信号对应的数字信号。

优选地，所述基于所述第三输出值和所述第四输出值，确定所述模拟信号是否第二次转换完成的步骤之后，还包括：

若第二次转换未完成，则控制所述第一译码器输出的模拟值和所述第二译码器输出的模拟值分别增加所述量化间隔进行转换，并获取每次转换完成后所述第一比较器的输出值和所述第二比较器的输出值；

若获取到第一比较器的输出值与第二比较器的输出值不相同，则确定所述模拟信号转换完成，并获取所述第一译码器中记录的第三数字码值，确定所述第三数字码值为所述模拟信号对应的数字信号。

优选地，所述获取预设的量化间隔的步骤之后，还包括：

若所述第一输出值和所述第二输出值均为第二预设输出值，则控制所述第一模拟值和所述第二模拟值分别减少所述量化间隔，得到第五模拟值和第六模拟值；

根据所述第五模拟值和所述第六模拟值，对所述模拟信号进行第二次转换，得到所述第一比较器的第五输出值，以及所述第二比较器的第六输出值，并基于所述第五输出值和所述第六输出值，确定所述模拟信号是否第二次转换完成；

若第二次转换完成，则获取所述第一译码器中记录的第四数字码值，确定所述第四数字码值为所述模拟信号对应的数字信号。

优选地，所述基于所述第五输出值和所述第六输出值，确定所述模拟信号是否第二次转换完成的步骤之后，还包括：

若第二次转换未完成，则控制所述第一译码器输出的模拟值和所述第二译码器输出的模拟值分别减少所述量化间隔进行转换，并对比下一个时钟周期末获取到的所述第一比较器的输出值和所述第二比较器的输出值，直到第一比较器的输出值与第二比较器的输出值不相同，则确定所述模拟信号转换完成；

获取所述第一译码器中记录的第五数字码值，确定所述第五数字码值为所述模拟信号对应的数字信号。

优选地，所述模数转换电路还包括时钟产生模块，

所述时钟产生模块用于产生模数转换所需要的时钟周期，控制所述模拟信号在所述时钟周期内进行一次转换。

此外，为实现上述目的，本发明还提供一种模数转换装置，所述模数转换装置包括：

检测获取模块，用于当检测到模拟信号转换完成时，获取所述第一比较器的第一输出值，以及所述第二比较器的第二输出值；

第一确定模块，用于根据所述第一输出值和所述第二输出值，确定所述模拟信号是否转换完成；

第二确定模块，用于若转换完成，则获取所述数模转换器中记录的第一数字码值，根据所述第一数字码值，确定所述模拟信号对应的数字信号。

优选地，所述第一确定模块还用于：

若所述第一输出值与所述第二输出值相同，则确定所述模拟信号未转换完成；

若所述第一输出值与所述第二输出值不相同，则确定所述模拟信号转换完成。

优选地，所述数模转换器还包括第一译码器和第二译码器，所述第一译码器输出的模拟值比所述第二译码器输出的模拟值高，所述第一确定模块还包括转换控制单元，所述转换控制单元用于：

获取预设的量化间隔，所述量化间隔为所述第一译码器的第一模拟值和所述第二译码器的第二模拟值之间的差值；

若所述第一输出值和所述第二输出值均为第一预设输出值，则控制所述第一模拟值和所述第二模拟值分别增加所述量化间隔，得到第三模拟值和第四模拟值；

根据所述第三模拟值和所述第四模拟值，对所述模拟信号进行第二次转换，得到所所述第一比较的第三输出值，以及所述第二比较器的第四输出值，并基于所述第三输出值和所述第四输出值，确定所述模拟信号是否第二次转换完成；

若第二次转换完成，则获取所述第一译码器中记录的第二数字码值，确定所述第二数字码值为所述模拟信号对应的数字信号。

优选地，所述转换控制单元还包括控制增加子单元，所述控制增加子单元用于：

若第二次转换未完成，则控制所述第一译码器输出的模拟值和所述第二译码器输出的模拟值分别增加所述量化间隔进行转换，并获取每次转换完成后所述第一比较器的输出值和所述第二比较器的输出值；

若获取到第一比较器的输出值与第二比较器的输出值不相同，则确定所述模拟信号转换完成，并获取所述第一译码器中记录的第三数字码值，确定所述第三数字码值为所述模拟信号对应的数字信号。

优选地，所述转换控制单元还包括控制减少子单元，所述控制减少子单元用于：

若所述第一输出值和所述第二输出值均为第二预设输出值，则控制所述第一模拟值和所述第二模拟值分别减少所述量化间隔，得到第五模拟值和第六模拟值；

根据所述第五模拟值和所述第六模拟值，对所述模拟信号进行第二次转换，得到所述第一比较器的第五输出值，以及所述第二比较器的第六输出值，并基于所述第五输出值和所述第六输出值，确定所述模拟信号是否第二次转换完成；

若第二次转换完成，则获取所述第一译码器中的第四数字码值，确定所述第四数字码值为所述模拟信号对应的数字信号。

优选地，所述控制减少子单元还用于：

若第二次转换未完成，则控制所述第一译码器输出的模拟值和所述第二译码器输出的模拟值分别减少所述量化间隔进行转换，并对比下一个时钟周期末获取到的所述第一比较器的输出值和所述第二比较器的输出值，直到第一比较器的输出值与第二比较器的输出值不相同，则确定所述模拟信号转换完成；

获取所述第一译码器中记录的第五数字码值，确定所述第五数字码值为所述模拟信号对应的数字信号。

优选地，所述模数转换电路还包括时钟产生模块，

所述时钟产生模块用于产生模数转换所需要的时钟周期，控制所述模拟信号在所述时钟周期内进行一次转换。

此外，为实现上述目的，本发明还提供一种模数转换电路，所述模数转换电路包括：数模转换器、第一比较器、第二比较器、逻辑控制模块以及时钟产生模块，

所述数模转换器具有两个模拟输出，分别为第一模拟输出和第二模拟输出，所述第一模拟输出比所述第二模拟输出的值高，所述第一模拟输出与所述第一比较器的负输入端相连，所述第二模拟输出与所述第二比较器的负输入端相连，所述数模转换器的数字输入端与所述逻辑控制模块的输出端相连；

所述第一比较器的正输入端与模拟输入信号相连，所述第一比较器的负输入端与所述第一模拟输出相连，所述第一比较器的输出端与所述逻辑控制模块的第一逻辑输入相连；

所述第二比较器的正输入端与模拟输入信号相连，所述第二比较器的负输入端与所述第二模拟输出相连，所述第二比较器的输出端与所述逻辑控制模块的第二逻辑输入相连；

所述逻辑控制模块包含两个逻辑输入，分别为第一逻辑输入和第二逻辑输入，所述第一逻辑输入与所述第一比较器的输出端口相连，所述第二逻辑输入与所述第二比较器的输出端口相连，所述逻辑控制模块的输出与所述数模转换器的输入相连；

所述时钟产生模块用于产生模数转换过程所需要的时钟周期，以控制所述数模转换器、所述第一比较器、所述第二比较器和所述逻辑控制模块在所述时钟周期内进行一次转换。

此外，为实现上述目的，本发明还提供一种计算机可读存储介质，所述计算机可读存储介质上存储有模数转换程序，所述模数转换程序被处理器执行时实现如上所述的模数转换方法的步骤。

本发明提出的模数转换方法，应用于模数转换电路，模数转换电路包括数模转换器、第一比较器和第二比较器，每个时钟周期末，获取第一比较器的第一输出值，以及第二比较器的第二输出值；根据第一输出值和第二输出值，确定模拟信号是否转换完成；若转换完成，则获取数模转换器中记录的第一数字码值，根据第一数字码值，确定模拟信号对应的数字信号。本发明在模数转换电路中采用两个比较器进行模数转换，简化了模数转换电路的结构，并大大降低了电路芯片的功耗。

附图说明

图1是本发明实施例方案涉及的硬件运行环境的电路结构示意图；

图2为本发明模数转换方法第一实施例的流程示意图；

图3为本发明模数转换方法一个典型的模数转换示意图；

图4为本发明模数转换方法的模数转换电路示意图；

图5为本发明模数转换方法较佳实施例的模数转换电路示意图；

图6为本发明模数转换方法的工作流程图；

图7为本发明模数转换方法第二实施例模数转换电路的电压波形图；

图8为本发明模数转换装置较佳实施例的功能模块示意图。

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

如图1所示，图1是本发明实施例方案涉及的硬件运行环境的电路结构示意图。

本发明实施例电路包括数模转换器、第一比较器、第二比较器、逻辑控制模块、时钟产生模块等。

如图1所示，该电路可以包括：处理器1001，例如CPU，网络接口1004，用户接口1003，存储器1005，通信总线1002。其中，通信总线1002用于实现这些组件之间的连接通信。用户接口1003可以包括显示屏(Display)、输入单元比如键盘(Keyboard)，可选用户接口1003还可以包括标准的有线接口、无线接口。网络接口1004可选的可以包括标准的有线接口、无线接口(如WI-FI接口)。存储器1005可以是高速RAM存储器，也可以是稳定的存储器(non-volatile memory)，例如磁盘存储器。存储器1005可选的还可以是独立于前述处理器1001的存储装置。

本领域技术人员可以理解，图1中示出的电路结构并不构成对电路的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。

如图1所示，作为一种计算机存储介质的存储器1005中可以包括操作系统、网络通信模块、用户接口模块以及模数转换程序。

其中，操作系统是管理和控制模数转换电路与软件资源的程序，支持网络通信模块、用户接口模块、模数转换程序以及其他程序或软件的运行；网络通信模块用于管理和控制网络接口1004；用户接口模块用于管理和控制用户接口1003。

在图1所示的模数转换电路中，所述模数转换电路通过处理器1001调用存储器1005中存储的模数转换程序，并执行下述模数转换方法各个实施例中的操作。

基于上述硬件结构，提出本发明模数转换方法实施例。

参照图2，图2为本发明模数转换方法第一实施例的流程示意图，所述方法包括：

步骤S10，当检测到模拟信号转换完成时，获取所述第一比较器的第一输出值，以及所述第二比较器的第二输出值；

本实施例模数转换方法运用于将模拟信号转换成数字信号的模数转换电路中。参照图3，图3为本发明模数转换方法一个典型的模数转换示意图。模数转换电路中输入低频模拟信号，例如温度等，经传感器采集、放大器放大之后，该低频模拟信号仍然是一个变化缓慢的模拟信号，再经过模数转换器量化后转换为数字信号，但是，若需要快速跟踪该低频模拟信号，现有模数转换装置的结构存在芯片面积大、功耗大的问题。

参照图4，图4为本发明模数转换方法的模数转换电路示意图。模数转换电路包括数模转换器201(DAC)、第一比较器202(COMP1)、第二比较器203(COMP2)以及逻辑控制模块204(Logic)，其中，数模转换器具有两个模拟输出，分别为第一模拟输出(VREF1)和第二模拟输出(VREF2)，第一模拟输出比第二模拟输出的值高1LSB，第一模拟输出与第一比较器的负输入端相连，第二模拟输出与第二比较器的负输入端相连，数模转换器的数字输入端与逻辑控制模块的输出端相连；第一比较器的正输入端与模拟输入信号V_in相连，第一比较器的负输入端与第一模拟输出相连，第一比较器的输出端与逻辑控制模块的第一逻辑输入相连；第二比较器的正输入端与模拟输入信号相连，第二比较器的负输入端与第二模拟输出相连，第二比较器的输出端与逻辑控制模块的第二逻辑输入相连；逻辑控制模块包含两个逻辑输入，分别为第一逻辑输入和第二逻辑输入，第一逻辑输入与第一比较器的输出端口相连，第二逻辑输入与第二比较器的输出端口相连，逻辑控制模块的输出与数模转换器的输入相连；时钟产生模块用于产生模数转换过程所需要的时钟周期，以控制数模转换器、第一比较器、第二比较器和逻辑控制模块在一个时钟周期内进行一次转换。

本发明的模数转换装置与当前模数转换装置相比，在对低频模拟信号的处理上具有明显优势：

与Flash结构相比，大幅减少了模数转换电路中比较器的数量(由N个减少到2个，其中N是模数转换电路中模数转换器的位数)，使得芯片的面积与功耗大幅减小；

与Sigma-delta过采样结构相比，本发明模数转换电路的结构简洁，也减小了芯片的面积与功耗。

由此可见，在低频模数转换过程中，本发明具有电路结构简洁、芯片面积小、功耗低的特点。

在本实施例中，模数转换电路包括数模转换器、第一比较器和第二比较器，其中，数模转换器的作用是根据输入的数字信号输出对应的模拟值，输入的数字信号由逻辑控制模块的输出端提供；比较器的作用是将数模转换器中输出的模拟值与模拟输入信号的电压值进行比较，并控制对应的比较器输出高电平或低电平来表示比较的结果，从而得到对应的输出值；模拟信号是由原始模拟输入信号经过采样处理后得到的，而且模拟信号是根据模数转换电路中的时钟周期信号进行转换的，也即，每一个时钟周期结束，模数转换电路中的第一比较器和第二比较器都会有对应的输出值。本发明采用的模数转换电路中的比较器只有两个，因此，比较器的输出值包括第一比较器的第一输出值和第二比较器的第二输出值。

步骤S20，根据所述第一输出值和所述第二输出值，确定所述模拟信号是否转换完成；

在本实施例中，数模转换器具有两个模拟输出，分别为第一模拟输出和第二模拟输出，其中，第一模拟输出比第二模拟输出的值高1LSB，此时第一模拟输出和第二模拟输出为两个相邻数字码对应的模拟值。第一比较器的第一输出值(V_OUT1)和第二比较器的第二输出值(V_OUT2)能够反映出模拟输入信号的电压值与数模转换器的模拟值之间的大小关系，而当且仅当模拟输入信号的值处于模拟转换器输出的模拟值范围内，模拟信号才转换完成，此时第一比较器的第一输出值与第二比较器的第二输出值不相同，第一比较器的输出值为0，第二比较器的输出值为1，可确定模拟输入信号V_in的值位于数模转换器输出的两个模拟值范围内，此时可确定模拟信号转换完成。

进一步地，步骤S20还包括：

步骤a1，若所述第一输出值与所述第二输出值相同，则确定所述模拟信号未转换完成；

在本实施例中，第一比较器的第一输出值和第二比较器的第二输出值能够反映出模拟输入信号的电压值与数模转换器的模拟输出值之间的大小关系，若第一输出值与第二输出值相同，如第一输出值与第二输出值均为0，或者第一输出值和第二输出值均为1，则可确定该模拟信号未转换完成。

步骤a2，若所述第一输出值与所述第二输出值不相同，则确定所述模拟信号转换完成。

在本实施例中，若检测到第一输出值与第二输出值不相同，即第一输出值为0，第二输出值为1时，可确定模拟信号转换完成。

步骤S30，若转换完成，则获取所述数模转换器中记录的第一数字码值，根据所述第一数字码值，确定所述模拟信号对应的数字信号。

在本实施例中，模拟信号转换完成后，数模转换器中记录的第一数字码值，即为模拟信号对应的数字信号。

本实施例的模数转换方法，应用于模数转换电路，模数转换电路包括数模转换器、第一比较器和第二比较器，每个时钟周期末，获取第一比较器的第一输出值，以及第二比较器的第二输出值；根据第一输出值和第二输出值，确定模拟信号是否转换完成；若转换完成，则获取数模转换器中记录的第一数字码值，第一数字码值即为模拟信号对应的数字信号。本发明在模数转换电路中采用两个比较器进行模数转换，简化了模数转换电路的结构，并大大降低了电路芯片的功耗。

进一步地，基于本发明模数转换方法第一实施例，提出本发明模数转换方法第二实施例。

模数转换方法的第二实施例与模数转换方法的第一实施例的区别在于，所述数模转换器还包括第一译码器和第二译码器，所述第一译码器输出的模拟值比所述第二译码器输出的模拟值高，所述确定所述模拟信号未转换完成的步骤之后，还包括：

步骤b，获取预设的量化间隔，所述量化间隔为所述第一译码器的第一模拟值和所述第二译码器的第二模拟值之间的差值；

在本实施例中，参照图5，数模转换器还包括第一译码器(dec1)和第二译码器(dec2)，且第一译码器输出的模拟值比第二译码器输出的模拟值高。量化间隔为第一译码器的第一模拟值和第二译码器的第二模拟值之间的差值。例如，模数转换电路上电使能后，可控制第一译码器输出的第一模拟值为第二译码器输出的第二模拟值为量化间隔为也即第一模拟值比第二模拟值高1LSB(Least Significant Bit，二进制中的最低有效位)，此时第一译码器输出的第一模拟值和第二译码器输出的第二模拟值为两个相邻数字码值对应的模拟量，其中，V_ref和N分别是数模转换器301的参考电压和位数。在数模转换器中的电压稳定后，第一比较器302和第二比较器303同时进行比较。

步骤c，若所述第一输出值和所述第二输出值均为第一预设输出值，则控制所述第一模拟值和所述第二模拟值分别增加所述量化间隔，得到第三模拟值和第四模拟值；

在本实施例中，模数转换电路还包括逻辑控制模块，第一比较器的第一输出值和第二比较器的第二输出值相同，则说明模拟输入信号值不位于两个译码器的模拟值所组成的区域范围内，也即该模拟信号在当前的时钟周期内进行一次转换后，并未转换完成，则需要通过逻辑控制模块根据时钟周期控制译码器和比较器进行下一次转换。参照图6，图6为本发明模数转换方法的工作流程图。第一预设输出值优选为1，若第一译码器输出的第一模拟值为第二译码器输出的第二模拟值为两个比较器的输出值均为1，则说明模拟输入信号的值大于需要模数转换电路控制逻辑控制模块将两个译码器输出的模拟值分别增加具体的，第一模拟值增加得到第三模拟值第二模拟值增加得到第四模拟值

步骤d，根据所述第三模拟值和所述第四模拟值，对所述模拟信号进行第二次转换，得到所述第一比较器的第三输出值，以及所述第二比较器的第四输出值，并基于所述第三输出值和所述第四输出值，确定所述模拟信号是否第二次转换完成；

在本实施例中，将第一译码器输出的第一模拟值更新为将第二译码器输出的第二模拟值更新为然后进入下个时钟周期，对该模拟信号进行第二次转换，得到第一比较器的第三输出值，以及第二比较器的第四输出值。根据第一比较器的第三输出值和第二比较器的第四输出值，来确定模拟信号是否第二次转换完成的方法与根据第一输出值和第二输出值确定模拟信号是否转换完成的方法类似，此处不再赘述。

步骤e，若第二次转换完成，则获取所述第一译码器中记录的第二数字码值，确定所述第二数字码值为所述模拟信号对应的数字信号。

在本实施例中，数模转换器通过逻辑控制模块控制V_N1和V_N2在每个时钟周期结束后都增加ΔV(ΔV>0)的过程中，V_N1始终比V_N2高ΔV，因此，在转换过程中，V_N1会优先大于V_in，也即，第一比较器的输出值会优先发生变化，因为第一译码器的模拟输出与第一比较器的负输入端相连，第一比较器的正输入端与模拟输入信号相连，所以，当转换完成时，第一译码器中记录的数字码值即为本次模拟信号对应的数字信号。

进一步地，所述基于所述第三输出值和所述第四输出值，确定所述模拟信号是否第二次转换完成的步骤之后，还包括：

步骤f，若第二次转换未完成，则控制所述第一译码器输出的模拟值和所述第二译码器输出的模拟值分别增加所述量化间隔进行转换，并获取每次转换完成后所述第一比较器的输出值和所述第二比较器的输出值；

在本实施例中，若在第一个时钟周期结束后，模数转换电路通过逻辑控制模块控制第一译码器输出的模拟值和第二译码器输出的模拟值分别增加量化间隔后，控制模拟信号进入第二个时钟周期进行第二次转换，且在第二个时钟周期结束时，需要获取第一比较器和第二比较器的输出值，通过比较两个输出值是否相同来确定是否转换完成，具体的，若两个比较器的输出值不相同，则说明转换完成；若两个比较器的输出值相同，则说明该模拟信号在本次转换完成后仍未转换完成。若未转换完成，则需要继续通过逻辑控制模块控制第一译码器输出的模拟值和第二译码器输出的模拟值分别增加量化间隔继续进行转换，并在每个时钟周期结束后，获取第一比较器和第二比较器的输出值，直到两个输出值不相同，则确定该模拟信号转换完成。参照图7，图7为本实施例模数转换电路的电压波形图，其中，输入模拟信号V_in是大于的固定电压值，若比较器的预设输出值为1时表示输出高电平，预设输出值为0表示输出低电平，在第一个时钟周期内，第一比较器和第二比较器的负输入端值分别为和也即，第一译码器中输出的模拟值为第二译码器中输出的模拟值为那么，量化间隔的值为由于模拟输入信号的电压值高于两个译码器输出的模拟值，因此，第一个时钟周期结束后，两个比较器均输出高电平，此时，该模拟信号尚未转换完成，模数转换电路通过逻辑控制模块控制V_N1和V_N2在每个时钟周期结束后都增加的模拟量V_step＝ΔV，然后进入下个时钟周期重新比较，使两个译码器输出的模拟值逐步逼近V_in的电压值，同样的状况重复4个时钟周期后，直到第5个时钟周期内，第一比较器的负输入端值V_N1大于V_in，使得第5个时钟周期结束时，第一比较器输出低电平，对应的输出值由1变成0，而第二比较器的负输入端值V_N2仍小于V_in，因此，第二比较器仍然输出高电平，对应的输出值仍然为1，此时第一比较器的输出值与第二比较器的输出值不相同，也即该模拟信号转换完成。

步骤g，若获取到第一比较器的输出值与第二比较器的输出值不相同，则确定所述模拟信号转换完成，并获取所述第一译码器中记录的第三数字码值，确定所述第三数字码值为所述模拟信号对应的数字信号。

在本实施例中，如图7所示，当第一比较器的输出值与第二比较器的输出值不相同时，V_in的值就介于当前的V_N2和V_N1之间，也即，V_N2<V_in<V_N1，输出此时V_N1对应的数字码值，即可得到本次模拟信号对应的数字信号，也就是说此时第一译码器记录的第三数字码值，即为本次模拟信号对应的数字信号，本次转换结束。

本实施例的模数转换方法，模拟输入信号的电压值大于第一译码器和第二译码器输出的模拟值，在每个时钟周期结束后，若尚未转换完成，模数转换电路则通过逻辑控制模块控制两个译码器输出的模拟值分别增加量化间隔继续进行转换，也即，将模拟输入信号的电压值同时与两个相邻数字码值对应的模拟量进行比较，直到时钟周期结束后获取到两个比较器的输出值不相同，找出模拟信号的码值区间，从而确定模拟信号对应的数字码值。

进一步地，基于本发明模数转换方法第一、第二实施例，提出本发明模数转换方法第三实施例。

模数转换方法的第三实施例与模数转换方法的第一、第二实施例的区别在于，所述获取预设的量化间隔的步骤之后，还包括：

步骤h，若所述第一输出值和所述第二输出值均为第二预设输出值，则控制所述第一模拟值和所述第二模拟值分别减少所述量化间隔进行转换，得到第五模拟值和第六模拟值；

在本实施例中，若在第一个时钟周期结束后，模拟信号尚未转换完成，且第一比较器的输出值和第二比较器的输出值均为第二预设输出值，若第二预设输出值优选为0，也即第一输出值和第二输出值均为0时，则说明模拟输入信号的电压值低于两个译码器中输出的模拟值。如图6所示，当V_OUT1与V_OUT2均为0时，要使两个译码器输出的模拟值逼近模拟输入信号的电压值，在第一个时钟周期结束后，需要模数转换电路通过逻辑控制模块控制第一译码器和第二译码器输出的模拟值分别减少量化间隔也即将第一模拟值减少得到第五模拟值，将第一译码器中的模拟值更新为第五模拟值，同理地，将第二模拟值减少将第二译码器输出的模拟值更新为第六模拟值。

需要说明的是，第一预设输出值与第二预设输出值不相同，具体的输出值可根据实际需求进行设置，此处不作限定。

步骤i，根据所述第五模拟值和所述第六模拟值，对所述模拟信号进行第二次转换，得到所述第一比较器的第五输出值，以及所述第二比较器的第六输出值，并基于所述第五输出值和所述第六输出值，确定所述模拟信号是否第二次转换完成；

在本实施例中，在第一个时钟周期结束后，时钟产生模块控制该模拟信号进入第二次转换，通过比较第一比较器根据第五模拟值得到的第五输出值，以及第二比较器根据第六模拟值得到的第六输出值，可确定第二个时钟周期内模拟信号是否转换完成，也即可确定该模拟信号是否第二次转换完成。根据第五输出值和第六输出值，确定模拟信号是否第二次转换完成的方法，与根据第一输出值和第二输出值，确定模拟信号是否转换完成的方法类似，此处不再赘述。

步骤j，若第二次转换完成，则获取所述第一译码器中的第四数字码值，确定所述第四数字码值为所述模拟信号对应的数字信号。

在本实施例中，由于模数转换电路上电使能后，dec1的初始输出值为即第一模拟值为且dec2的初始输出值为即第二模拟值为模数转换电路通过逻辑控制模块控制第一译码器和第二译码器输出的模拟值分别减少量化间隔，以使模拟输入信号的电压值位于两个译码器输出的模拟值区间内。由于每个时钟周期内，第二译码器输出的模拟值都小于第一译码器输出的模拟值，因此，当模数转换完成时，第二译码器中的模拟值小于模拟输入信号的电压值，而第一译码器中的模拟值仍然大于模拟输入信号的电压值，也即，此时第二比较器输出高电平，若比较器的预设输出值为1时表示输出高电平，预设输出值为0表示输出低电平，则第二比较器的输出值会由0变为1，而第一比较器仍然输出低电平，则第一比较器的输出值仍为0，因此，应当获取第一译码器中记录的第四数字码值，将其作为该模拟信号对应的数字信号，本次模数转换结束。

本实施例的模数转换方法，模拟输入信号的电压值小于第一译码器和第二译码器输出的模拟值，在每个时钟周期结束后，若模拟信号尚未转换完成，则通过逻辑控制模块控制两个译码器的模拟值分别减少量化间隔，直到时钟周期结束后获取到两个比较器的输出值不相同，则说明该模拟信号转换完成。也即，本发明将模拟输入信号的电压值同时与两个相邻数字码值对应的模拟量进行比较，通过逻辑控制模块控制两个译码器输出的模拟值逐步逼近模拟输入信号的电压值，找出模拟输入信号的码值区间，从而确定模拟信号对应的数字码值。

进一步地，基于本发明模数转换方法第一、第二、第三实施例，提出本发明模数转换方法第四实施例。

模数转换方法的第四实施例与模数转换方法的第一、第二、第三实施例的区别在于，所述模数转换电路还包括时钟产生模块，

所述时钟产生模块用于产生模数转换所需要的时钟周期，控制所述模拟信号在所述时钟周期内进行一次转换。

在本实施例中，时钟产生模块用于产生模数转换所需要的时钟周期，控制模拟信号在一个时钟周期内进行一次转换。具体的，在该时钟周期结束后，若模拟信号未转换完成，则控制该模拟信号进入下一个时钟周期进行转换；若模拟信号转换完成，则控制下一个模拟信号进行转换，开启下一个模拟信号的转换周期，或者结束模数转换进程。由于在一个模拟信号转换完成后，数模转换器输出的模拟值保持不变，然后开始下一次转换，也即模拟输入信号的下一个模拟信号的模数转换过程，是基于上一次模数转换完成时的输出结果，因此，在第一个模拟信号转换完成后，也即在数模转换器中输出的模拟值逼近模拟输入信号的电压值后，对于缓慢变化的模拟信号，此后每个模拟信号仅需一个时钟周期就能转换完成。

与逐次逼近型结构相比，由于逐次逼近结构完成一次模拟值的转换，至少需要N个时钟周期(N是模数转换器位数，代表着转换精度)，也即转换精度越高时，该结构的转换速率越低，因此，逐次逼近型结构不能同时兼顾转换速率与转换精度。而本发明的模数转换方法在第一个模拟信号转换完成后，此后每个模拟信号仅需一个时钟周期就能转换完成，因此，本发明在转换速率上也具有明显优势，能够对模拟输入信号进行快速且精确的跟踪。

本实施例的模数转换方法，在一个模拟信号转换完成后，此后的每个模拟信号仅需一个时钟周期就能转换完成，大大提高了模数转换的转换速率，能够对模拟输入信号进行快速且精确的跟踪。

本发明还提供一种模数转换装置。参照图8，本发明模数转换装置包括：

检测获取模块10，用于当检测到模拟信号转换完成时，获取所述第一比较器的第一输出值，以及所述第二比较器的第二输出值；

第一确定模块20，用于根据所述第一输出值和所述第二输出值，确定所述模拟信号是否转换完成；

第二确定模块30，用于若转换完成，则获取所述数模转换器中记录的第一数字码值，根据所述第一数字码值，确定所述模拟信号对应的数字信号。

优选地，所述第一确定模块还用于：

若所述第一输出值与所述第二输出值相同，则确定所述模拟信号未转换完成；

若所述第一输出值与所述第二输出值不相同，则确定所述模拟信号转换完成。

优选地，所述数模转换器还包括第一译码器和第二译码器，所述第一译码器输出的模拟值比所述第二译码器输出的模拟值高，所述第一确定模块还包括转换控制单元，所述转换控制单元用于：

获取预设的量化间隔，所述量化间隔为所述第一译码器的第一模拟值和所述第二译码器的第二模拟值之间的差值；

若所述第一输出值和所述第二输出值均为第一预设输出值，则控制所述第一模拟值和所述第二模拟值分别增加所述量化间隔，得到第三模拟值和第四模拟值；

根据所述第三模拟值和所述第四模拟值，对所述模拟信号进行第二次转换，得到所所述第一比较的第三输出值，以及所述第二比较器的第四输出值，并基于所述第三输出值和所述第四输出值，确定所述模拟信号是否第二次转换完成；

若第二次转换完成，则获取所述第一译码器中记录的第二数字码值，确定所述第二数字码值为所述模拟信号对应的数字信号。

优选地，所述转换控制单元还包括控制增加子单元，所述控制增加子单元用于：

若第二次转换未完成，则控制所述第一译码器输出的模拟值和所述第二译码器输出的模拟值分别增加所述量化间隔进行转换，并获取每次转换完成后所述第一比较器的输出值和所述第二比较器的输出值；

若获取到第一比较器的输出值与第二比较器的输出值不相同，则确定所述模拟信号转换完成，并获取所述第一译码器中记录的第三数字码值，确定所述第三数字码值为所述模拟信号对应的数字信号。

优选地，所述转换控制单元还包括控制减少子单元，所述控制减少子单元用于：

若所述第一输出值和所述第二输出值均为第二预设输出值，则控制所述第一模拟值和所述第二模拟值分别减少所述量化间隔，得到第五模拟值和第六模拟值；

根据所述第五模拟值和所述第六模拟值，对所述模拟信号进行第二次转换，得到所述第一比较器的第五输出值，以及所述第二比较器的第六输出值，并基于所述第五输出值和所述第六输出值，确定所述模拟信号是否第二次转换完成；

若第二次转换完成，则获取所述第一译码器中的第四数字码值，确定所述第四数字码值为所述模拟信号对应的数字信号。

优选地，所述控制减少子单元还用于：

若第二次转换未完成，则控制所述第一译码器输出的模拟值和所述第二译码器输出的模拟值分别减少所述量化间隔进行转换，并对比下一个时钟周期末获取到的所述第一比较器的输出值和所述第二比较器的输出值，直到第一比较器的输出值与第二比较器的输出值不相同，则确定所述模拟信号转换完成；

获取所述第一译码器中记录的第五数字码值，确定所述第五数字码值为所述模拟信号对应的数字信号。

优选地，所述模数转换电路还包括时钟产生模块，

所述时钟产生模块用于产生模数转换所需要的时钟周期，控制所述模拟信号在所述时钟周期内进行一次转换。

本发明还提供一种计算机可读存储介质。

本发明计算机可读存储介质上存储有模数转换程序，所述模数转换程序被处理器执行时实现如上所述的模数转换方法的步骤。

其中，在所述处理器上运行的模数转换程序被执行时所实现的方法可参照本发明模数转换方法各个实施例，此处不再赘述。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者电路不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者电路所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者电路中还存在另外的相同要素。

上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在如上所述的一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端电路(可以是手机，计算机，服务器，空调器，或者网络电路等)执行本发明各个实施例所述的方法。

以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书与附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种模数转换方法，其特征在于，应用于模数转换电路，所述模数转换电路包括数模转换器、第一比较器和第二比较器，所述方法包括如下步骤：

每个时钟周期末，获取所述第一比较器的第一输出值，以及所述第二比较器的第二输出值；

根据所述第一输出值和所述第二输出值，确定模拟信号是否转换完成；

若转换完成，则获取所述数模转换器中记录的第一数字码值，根据所述第一数字码值，确定所述模拟信号对应的数字信号；

其中，所述数模转换器包括第一译码器和第二译码器，所述第一译码器输出的第一模拟值比所述第二译码器输出的第二模拟值高一个量化间隔，

若未转换完成，则获取预设的量化间隔，并基于所述量化间隔、第一模拟值和第二模拟值，控制所述第一译码器输出的模拟值和所述第二译码器输出的模拟值分别增加或减少所述量化间隔进行下一个时钟周期的转换，并获取每个时钟周期末所述第一比较器的输出值和所述第二比较器的输出值；

基于所述第一比较器的输出值和所述第二比较器的输出值，确定所述模拟信号转换完成对应的数字信号。

2.如权利要求1所述的模数转换方法，其特征在于，所述根据所述第一输出值和所述第二输出值，确定所述模拟信号是否转换完成的步骤包括：

若所述第一输出值与所述第二输出值相同，则确定所述模拟信号未转换完成；

若所述第一输出值与所述第二输出值不相同，则确定所述模拟信号转换完成。

3.如权利要求2所述的模数转换方法，其特征在于，所述确定所述模拟信号未转换完成的步骤之后，还包括：

获取预设的量化间隔，所述量化间隔为所述第一译码器输出的第一模拟值和所述第二译码器输出的第二模拟值之间的差值；

若所述第一输出值和所述第二输出值均为第一预设输出值，则控制所述第一模拟值和所述第二模拟值分别增加所述量化间隔，得到第三模拟值和第四模拟值；

根据所述第三模拟值和所述第四模拟值，对所述模拟信号进行第二次转换，得到所述第一比较器的第三输出值，以及所述第二比较器的第四输出值，并基于所述第三输出值和所述第四输出值，确定所述模拟信号是否第二次转换完成；

若第二次转换完成，则获取所述第一译码器中记录的第二数字码值，确定所述第二数字码值为所述模拟信号对应的数字信号。

4.如权利要求3所述的模数转换方法，其特征在于，所述基于所述第三输出值和所述第四输出值，确定所述模拟信号是否第二次转换完成的步骤之后，还包括：

若第二次转换未完成，则控制所述第一译码器输出的模拟值和所述第二译码器输出的模拟值分别增加所述量化间隔进行转换，并获取每个时钟周期末所述第一比较器的输出值和所述第二比较器的输出值；

若获取到第一比较器的输出值与第二比较器的输出值不相同，则确定所述模拟信号转换完成，并获取所述第一译码器中记录的第三数字码值，确定所述第三数字码值为所述模拟信号对应的数字信号。

5.如权利要求3所述的模数转换方法，其特征在于，所述获取预设的量化间隔的步骤之后，还包括：

若所述第一输出值和所述第二输出值均为第二预设输出值，则控制所述第一模拟值和所述第二模拟值分别减少所述量化间隔，得到第五模拟值和第六模拟值；

根据所述第五模拟值和所述第六模拟值，对所述模拟信号进行第二次转换，得到所述第一比较器的第五输出值，以及所述第二比较器的第六输出值，并基于所述第五输出值和所述第六输出值，确定所述模拟信号是否第二次转换完成；

若第二次转换完成，则获取所述第一译码器中记录的第四数字码值，确定所述第四数字码值为所述模拟信号对应的数字信号。

6.如权利要求5所述的模数转换方法，其特征在于，所述基于所述第五输出值和所述第六输出值，确定所述模拟信号是否第二次转换完成的步骤之后，还包括：

若第二次转换未完成，则控制所述第一译码器输出的模拟值和所述第二译码器输出的模拟值分别减少所述量化间隔进行转换，并对比下一个时钟周期末获取到的所述第一比较器的输出值和所述第二比较器的输出值，直到第一比较器的输出值与第二比较器的输出值不相同，则确定所述模拟信号转换完成；

获取所述第一译码器中记录的第五数字码值，确定所述第五数字码值为所述模拟信号对应的数字信号。

7.如权利要求1所述的模数转换方法，其特征在于，所述模数转换电路还包括时钟产生模块，

所述时钟产生模块用于产生模数转换所需要的时钟周期，控制所述模拟信号在所述时钟周期内进行一次转换。

8.一种模数转换装置，其特征在于，应用于模数转换电路，所述模数转换电路包括数模转换器、第一比较器和第二比较器，所述装置包括：

检测获取模块，用于当检测每个时钟周期末，获取所述第一比较器的第一输出值，以及所述第二比较器的第二输出值；

第一确定模块，用于根据所述第一输出值和所述第二输出值，确定模拟信号是否转换完成；

第二确定模块，用于若转换完成，则获取所述数模转换器中记录的第一数字码值，根据所述第一数字码值，确定所述模拟信号对应的数字信号。

9.一种模数转换电路，所述模数转换电路包括：数模转换器、第一比较器、第二比较器、逻辑控制模块以及时钟产生模块，其特征在于，

所述数模转换器具有两个模拟输出，分别为第一模拟输出和第二模拟输出，所述第一模拟输出比所述第二模拟输出的值高，所述第一模拟输出与所述第一比较器的负输入端相连，所述第二模拟输出与所述第二比较器的负输入端相连，所述数模转换器的数字输入端与所述逻辑控制模块的输出端相连；

所述第一比较器的正输入端与模拟输入信号相连，所述第一比较器的负输入端与所述第一模拟输出相连，所述第一比较器的输出端与所述逻辑控制模块的第一逻辑输入相连；

所述第二比较器的正输入端与模拟输入信号相连，所述第二比较器的负输入端与所述第二模拟输出相连，所述第二比较器的输出端与所述逻辑控制模块的第二逻辑输入相连；

所述逻辑控制模块包含两个逻辑输入，分别为第一逻辑输入和第二逻辑输入，所述第一逻辑输入与所述第一比较器的输出端口相连，所述第二逻辑输入与所述第二比较器的输出端口相连，所述逻辑控制模块的输出与所述数模转换器的输入相连；

所述时钟产生模块用于产生模数转换过程所需要的时钟周期，以控制所述数模转换器、所述第一比较器、所述第二比较器和所述逻辑控制模块在所述时钟周期内进行一次转换。

10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有模数转换程序，所述模数转换程序被处理器执行时实现如权利要求1至7中任一项所述的模数转换方法的步骤。

Images