WO2017021451A1 - Verfahren zum anordnen einer vielzahl von halbleiterstrukturelementen auf einem träger und träger mit einer vielzahl von halbleiterstrukturelementen - Google Patents

Verfahren zum anordnen einer vielzahl von halbleiterstrukturelementen auf einem träger und träger mit einer vielzahl von halbleiterstrukturelementen Download PDF

Info

Publication number
WO2017021451A1
WO2017021451A1 PCT/EP2016/068550 EP2016068550W WO2017021451A1 WO 2017021451 A1 WO2017021451 A1 WO 2017021451A1 EP 2016068550 W EP2016068550 W EP 2016068550W WO 2017021451 A1 WO2017021451 A1 WO 2017021451A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor structure
structure elements
group
carrier
groups
Prior art date
Application number
PCT/EP2016/068550
Other languages
English (en)
French (fr)
Inventor
Tobias Meyer
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to CN201680044481.3A priority Critical patent/CN107924848B/zh
Priority to US15/747,448 priority patent/US10381311B2/en
Publication of WO2017021451A1 publication Critical patent/WO2017021451A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C99/00—Subject matter not provided for in other groups of this subclass
    • B81C99/0055—Manufacturing logistics
    • B81C99/007—Marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing

Definitions

  • the invention relates to a method for arranging
  • Semiconductor structure elements on a carrier and a carrier having a plurality of semiconductor structure elements are semiconductor structure elements on a carrier and a carrier having a plurality of semiconductor structure elements.
  • microelectromechanical components it is necessary, for example, for quality control of the components or for further processing of these, the position of the
  • Part of the carrier is sufficient to determine the position of the respective components on the support can. Independent markings on the support for determining the position of the components, such as by determining
  • Coordinates on the carrier are usually oriented at a distance to the coordinate origin and reduce the area for the arrangement of components on the carrier.
  • the invention is based on the object, a method for the arrangement of semiconductor structure elements on a support and a carrier having a plurality of Specify semiconductor structure elements that are characterized by
  • Semiconductor structure elements on a support at least a portion of the semiconductor structure elements in a plurality of groups G is arranged, wherein at least one semiconductor structure element of a group G is a property E for a
  • the plurality of semiconductor structure elements may be any number of semiconductor structure elements.
  • the number of semiconductor structure elements can be very high, for example more than 1000,
  • each semiconductor structure element is advantageously allocated to a group, the position of each group on the carrier being known. The position of a group of
  • Semiconductor structure elements may advantageously be marked by the respective group itself. This proves to be advantageous, since it is thus sufficient for
  • Semiconductor structure element of the group has a property E, which advantageously serves for position determination.
  • E which advantageously serves for position determination.
  • Carrier surface can be advantageously reduced or avoided. Therefore, it is advantageously not necessary to count distances and the number of semiconductor structure elements which lie between a marking on the carrier and the semiconductor structure element to be determined in its position on the carrier. The position determination of a
  • only a portion of the carrier can be detected or viewed.
  • a semiconductor feature may be assigned to a respective group. This results in simplified
  • Quality controls such as optical controls of semiconductor features.
  • the semiconductor structure elements can advantageously for control purposes on a support be arranged and examined by, for example, electrical, optical or mechanical controls and operated with a control signal. This makes it possible to locate defective semiconductor structure elements on the carrier.
  • the arranging comprises that a semiconductor layer sequence is produced on the carrier and structured to form the semiconductor structure elements.
  • On the carrier can be used to make the
  • semiconductor structure elements are applied to a semiconductor layer sequence, for example, crystal layers can be grown epitaxially.
  • the carrier comprises a substrate.
  • mesa structures are introduced into the semiconductor layer sequence.
  • Separating trenches may also advantageously be introduced into the semiconductor layer sequence, which extend up to the carrier and separate the semiconductor structure elements from one another. As a consequence, further process steps can take place and the semiconductor structure elements can be used, for example
  • the arranging comprises that a semiconductor layer sequence is produced on a further carrier and added to the
  • Semiconductor structure elements are detached from the further carrier detached on the carrier.
  • a manufacturing of semiconductor structure elements can also be carried out advantageously on a further carrier and the
  • semiconductor structure elements are bent after their preparation on the carrier.
  • the further carrier it is advantageously possible for the further carrier to comprise a growth substrate on which a semiconductor layer sequence is grown. After producing the one semiconductor layer sequence, it can be advantageously structured on the further carrier, so that, for example, mesa structures can be structured in the
  • Semiconductor layer sequence are introduced. Separating trenches can also be advantageously introduced into the semiconductor layer sequence, which extend as far as the further carrier and separate the semiconductor structure elements from one another.
  • Semiconductor structure elements are removed from the other carrier and applied in an array of groups G on the carrier.
  • the semiconductor structure elements can be bonded to the carrier, for example.
  • the semiconductor structure elements become semiconductor chips
  • the semiconductor chips can, depending on
  • Semiconductor chips can advantageously be arranged on a carrier for control purposes and examined by, for example, electrical, optical or mechanical controls and operated with a control signal, wherein
  • a group G comprises a matrix of n ⁇ m
  • n and m are each an integer and n and m are less than or equal to 100.
  • the choice of the size of a group is advantageously based on the number of rows and columns of a matrix, the
  • Semiconductor structure elements of the respective group are advantageously arranged in a matrix. This way you can
  • the matrices can all comprise the same dimension or different dimensions.
  • n and m are less than or equal to 10.
  • a group G is assigned a coding, wherein the coding of the group is created based on how the
  • Semiconductor structure elements with the property E in the respective group G are arranged.
  • the semiconductor structure elements in a group become
  • Semiconductor structure element of the group assigned a number 0 or 1.
  • a number sequence of 0 and 1 results, which corresponds to an integer in binary code.
  • the arrangement of semiconductor structure elements along the first row, then along the second row and so on up to the last semiconductor structure element of the last row is advantageously taken into account.
  • any other order of the semiconductor structure elements can be taken into account.
  • Calculation and coding of a checksum can be a
  • the semiconductor structure elements can have more than one property E. Consequently, a semiconductor structure element can assume more than two states and be provided with a ternary, quaternary or higher-order coding.
  • at least one semiconductor structure element of a group G has a marking M, by means of which an arrangement of the
  • Semiconductor structure elements can be identified as a group G.
  • the marking may be, for example, a color coding, an inscription, a
  • the semiconductor feature with the mark indicates the beginning of a group on the support. So can advantageously the outermost
  • Semiconductor structure element of the group has the marking, wherein it must be determined in which area around the semiconductor structure element with the marking around the semiconductor structure elements still belong to the respective group.
  • all marks of all groups can be identical. It is also conceivable that several
  • a marking of a group takes place with a plurality of semiconductor structure elements which have the property E.
  • a 2x2 matrix of semiconductor features having the property E at a particular position, such as in the upper left corner of each group G serves as a marker the group. This advantageously results in a clear identification of a group G. It is advantageously not necessary for the groups G to have delimitations or increased distances from one another.
  • the semiconductor structure elements on the carrier may have a number N of groups G repeating on the carrier, the groups of the number N each
  • the formation of the repetitive number N can, for example, by
  • the groups G are arranged on the carrier so that adjacent ones
  • Groups have a distance from each other, which is greater than the distance of the semiconductor structure elements within a group.
  • the distance between the groups can advantageously be formed, so that a delimitation of the groups with one another is clearly recognizable. This can advantageously be achieved by arranging semiconductor structure elements within the groups at a distance which is advantageously smaller than the distance of the groups from one another. It is advantageously possible the semiconductor structure elements
  • Demarcation can also be arranged around at least one group surrounding it.
  • the groups between which a delineation is arranged have no increased distance from each other than in the case that there is no delimitation between the respective groups.
  • one group can advantageously be separated from another.
  • the property E is a brightness or a brightness level of the semiconductor structure element or a partial area of a semiconductor structure element. If the brightness of the semiconductor structure element is determined as the property E for determining the position of the group of semiconductor structure elements on the carrier, the information about whether the semiconductor structure element appears light or dark can advantageously be used by each semiconductor structure element from the respective group. For example, each group may be assigned a binary code regarding the arrangement of light and dark
  • the arrangement of the light and dark semiconductor chips can be any one of the light and dark semiconductor chips.
  • Semiconductor structure element also have a brightness level such as light, medium light and dark, or other intermediate stages, the individual brightness levels corresponding to one of the properties E.
  • the property E is a geometric shape of the
  • the semiconductor structure elements or their subareas can advantageously, seen in plan view, have a predetermined or in principle any shape.
  • Semiconductor structure element or a portion thereof may be, for example, a rectangular, circular or elliptical or step shape in the given shape. Also other forms are conceivable. Again, advantageously, any arrangement of semiconductor features within a group may be assigned a coding. In accordance with at least one embodiment of the method, the property E is a deviation from a homogeneous arrangement of semiconductor structure elements.
  • the semiconductor structure elements can advantageously be arranged within a group in rows and columns of a matrix. Furthermore, it is possible that individual
  • semiconductor features within a group may differ only in whether they are position shifted in one row or not.
  • the displacement can be beneficial in all directions of the
  • Two-dimensional carrier carried, with a
  • Semiconductor structure element is shifted only by a distance, which is advantageously less than the distance between the semiconductor structure elements within a group.
  • a shifted semiconductor structure element thus has the
  • Semiconductor structure elements within a group with respect to the property E are assigned a coding.
  • the property E is a rotated arrangement of the
  • the semiconductor structure elements may advantageously be arranged in a matrix in a group, wherein those semiconductor structure elements have the property E, which are rotated in plan view of the carrier about an axis, wherein the axis is perpendicular to the carrier.
  • the rotation of the semiconductor structure elements can be advantageous be the same for all semiconductor features with the property E, be the same within only one group, or be different within a group.
  • the property E can be advantageously recognized only as a twist per se or take into account different rotation angle.
  • the structuring of the semiconductor layer sequence takes place by means of an etching process.
  • the semiconductor layer sequence can be provided with separation trenches or mesa structures. It is also possible that individual semiconductor structure elements are removed. In this way, a lack of a semiconductor structure element as a mark, such as a group G, can be used.
  • the carrier includes a variety of
  • Semiconductor structure elements which are arranged on the carrier, wherein at least a part of the semiconductor structure elements is arranged in groups G, and at least one
  • Semiconductor structure element of a group G has a property E for a position determination of the respective group G on the carrier.
  • the plurality of semiconductor structure elements may be any desired number of semiconductor structure elements which are advantageously connected on the carrier for the emission of light.
  • the semiconductor structure elements may, for example, semiconductor chips such as light-emitting Include diodes.
  • the arrangement of the semiconductor structure elements on the carrier advantageously allows simplified
  • Quality controls such as optical controls of semiconductor chips.
  • the semiconductor structure elements can be produced, for example, by means of photoluminescence,
  • the semiconductor structure elements can advantageously be operated for control purposes on a carrier with a control signal. It is possible that a position determination is carried out by means of a first analysis step, for example by means of optical microscopy, and with a further step a quality control or a processing of the semiconductor structure elements takes place.
  • the number of semiconductor structure elements can be very high, for example more than 1000, typically 20,000 to 500,000, or up to 1,000,000,000. Further advantageous embodiments of the carrier and associated advantages will become apparent from the description of the method and are therefore not explained again.
  • the groups G are at a distance from one another on the carrier
  • the distance is greater than the distance of the semiconductor structure elements within a group G.
  • the semiconductor structure elements within the groups with the are arranged at equal distances from each other, so that a clear affiliation of the respective
  • a delimitation between the groups G is arranged on the carrier.
  • a delimitation of groups with one another can advantageously be achieved by means of a demarcation which is arranged at least between two adjacent groups or between several groups or all groups.
  • Demarcation is arranged either no enlarged
  • one group may advantageously be separated from another, or it may be a group of an arbitrarily arranged set of
  • FIG. 1 shows an arrangement of semiconductor structure elements on a carrier in groups in a plan view of the carrier.
  • FIG. 2 shows semiconductor structure elements in a group.
  • FIGS 3, 4, 5a and 5b show the arrangement of groups to each other.
  • FIGS 6a and 6b show further possible arrangements of semiconductor structure elements on the carrier.
  • FIG. 1 shows a plan view of a carrier 1, wherein the carrier 1 can advantageously be a wafer.
  • the carrier 1 can advantageously be a wafer.
  • On the support 1 are groups G of
  • FIG. 1 shows an arrangement in which all the semiconductor structure elements of the carrier 1 are arranged in groups G.
  • Carrier 1 is arranged to be assigned to a group G.
  • the groups G are arranged in a rectangular pattern.
  • Groups G are arranged in any desired manner on the carrier 1.
  • the carrier 1 is circular in Figure 1, but may be of any shape.
  • FIG. 2 shows an arrangement of
  • Semiconductor structure elements 2 within a group G wherein the semiconductor structure elements 2 form a matrix with 4 rows and 4 columns.
  • a part of the semiconductor structure elements 2 of the group G has a property E.
  • the Property E is, for example, the
  • the property E can be assigned to a semiconductor structure element 2 when the semiconductor structure element appears dark.
  • the reverse case is possible if the property as the bright appearance of
  • Semiconductor structure element is set. From one
  • the group G can be assigned a binary code.
  • the first line is detected with a sequence of one dark, one light, one dark, and one dark semiconductor structure element as a binary code 1011 for the first line.
  • For the second line results in a binary code of 0011, for the third line 0100 and for the fourth line 1000.
  • a juxtaposition of the binary codes for the lines results in a total code 1011001101001000, which can be converted to a decimal number 45896. If it is known at which position on the support the group G with the code 45896 is located, when looking at the group it can be located on the support without seeing further groups or a mark on the support from which coordinates on the support Carrier could be read.
  • each group G can advantageously be assigned its own binary code for position determination and each semiconductor structure element of this group can be localized on the carrier.
  • FIG. 3 shows four groups G of FIG. 3
  • Each group comprises an array of
  • a part of the semiconductor structure elements 2 within a group G advantageously has a property E.
  • each group can have one
  • FIG. 4 shows the four groups G of FIG
  • the group has one
  • Mark M which advantageously indicates the beginning of a group G of semiconductor structure elements 2.
  • the first semiconductor structure element 2 which is arranged in the upper left corner of the matrix of a group, comprises the marking M.
  • the marking can be
  • Semiconductor structure element 2 may be arranged.
  • the mark M may include a lettering, a vertical stroke or the like. It is not necessary that the advantageous
  • FIG. 5a shows the four groups G of FIG
  • FIG. 5b shows four groups G of FIG
  • a 2x2 matrix in the upper left corner of each group G advantageously comprises
  • FIG. 5b a group G is indicated by a dashed line only for the purpose of illustration.
  • the 2x2 matrix with the dark-appearing semiconductor structure elements 2 is advantageously not repeated at other positions within the same group G and also not repeated within the same group plus the semiconductor structure elements located at the edge of the adjacent groups.
  • FIG. 6 a shows an arrangement of
  • the property E for position determination comprises a
  • Displacement is advantageously less than the mutual distance of the semiconductor structure elements 2 within the matrix and large enough for the displacement to be recognized immediately upon viewing the matrix.
  • the displacement of the semiconductor structure elements 2 with the property E takes place in the figure 6a from the line in which the respective
  • FIG. 6b shows semiconductor structure elements 2, wherein the semiconductor structure elements 2 have a property E for
  • Position determination when they are compared to a straight arranged semiconductor structure element 2, such as the leftmost semiconductor structure element of Figure 6b, twisted.
  • the direction of rotation is advantageously arbitrary and may include different angles of rotation. It is advantageously possible that only the rotation of a semiconductor structure element 2 is sufficient to him the
  • the invention is not limited by the description based on the embodiments of these. Rather, the invention includes every new feature as well as any combination of Characteristics, which in particular includes any combination of features i the claims, even if this feature or this combination itself is not explicitly in the

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

Es wird ein Verfahren zum Anordnen einer Vielzahl von Halbleiterstrukturelementen (2) auf einem Träger (1) angegeben, wobei zumindest ein Teil der Halbleiterstrukturelemente (2) in mehreren Gruppen (G) angeordnet wird, und zumindest ein Halbleiterstrukturelement (2) einer Gruppe (G) eine Eigenschaft (E) für eine Positionsbestimmung der jeweiligen Gruppe (G) von Halbleiterstrukturelementen (2) auf dem Träger (1) aufweist.

Description

Beschreibung
Verfahren zum Anordnen einer Vielzahl von
Halbleiterstrukturelementen auf einem Träger und Träger mit einer Vielzahl von Halbleiterstrukturelementen
Die Erfindung betrifft ein Verfahren zum Anordnen von
Halbleiterstrukturelementen auf einem Träger und einen Träger mit einer Vielzahl von Halbleiterstrukturelementen.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2015 112 962.0, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird. Zur Herstellung elektronischer Bauelemente, wie
beispielsweise optoelektronischer Bauelemente oder
mikroelektromechanische Bauelemente, ist es notwendig, beispielsweise zur Qualitätskontrolle der Bauelemente oder für eine Weiterverarbeitung dieser, die Position der
Bauelemente auf einem Träger zu kennen. Um Daten aus einer Qualitätskontrolle einzelnen Bauelemente zuordnen zu können ist es vorteilhaft, wenn lediglich die Ansicht eines
Teilbereichs des Trägers ausreicht, um die Position der jeweiligen Bauelemente auf dem Träger bestimmen zu können. Eigenständige Markierungen auf dem Träger zur Bestimmung der Position der Bauelemente, etwa durch Bestimmung von
Koordinaten auf dem Träger, orientieren sich meist an einer Distanz zum Koordinatenursprung und verringern die Fläche zur Anordnung von Bauelementen auf dem Träger.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Anordnung von Halbleiterstrukturelementen auf einem Träger sowie einen Träger mit einer Vielzahl von Halbleiterstrukturelementen anzugeben, die sich durch
verbesserte Positionsbestimmung der
Halbleiterstrukturelemente auf dem Träger auszeichnen. Diese Aufgabe wird durch ein Verfahren und ein Erzeugnis gemäß den unabhängigen Patentansprüchen gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind
Gegenstand der abhängigen Ansprüche. Bei einem Verfahren zum Anordnen einer Vielzahl von
Halbleiterstrukturelementen auf einem Träger wird zumindest ein Teil der Halbleiterstrukturelemente in mehreren Gruppen G angeordnet, wobei zumindest ein Halbleiterstrukturelement einer Gruppe G eine Eigenschaft E für eine
Positionsbestimmung der jeweiligen Gruppe G von
Halbleiterstrukturelementen auf dem Träger aufweist.
Bei der Vielzahl von Halbleiterstrukturelementen kann es sich um eine beliebige Anzahl von Halbleiterstrukturelementen handeln. Die Anzahl der Halbleiterstrukturelemente kann sehr hoch sein, beispielsweise mehr als 1000 betragen,
typischerweise 20.000 bis 500.000 betragen, oder bis zu
1.000.000.000 betragen. Zur Identifikation einzelner Halbleiterstrukturelemente oder von Bereichen von Halbleiterstrukturelementen auf dem Träger wird vorteilhaft jedes Halbleiterstrukturelement einer Gruppe zugeteilt, wobei die Position jeder Gruppe auf dem Träger bekannt ist. Die Position einer Gruppe von
Halbleiterstrukturelementen kann vorteilhaft durch die jeweilige Gruppe selbst markiert sein. Dies erweist sich als vorteilhaft, da es somit ausreichend ist zur
Positionsbestimmung einer Gruppe, und somit von Halbleiterstrukturelementen innerhalb dieser Gruppe, nur einen Teilbereich des Trägers, insbesondere die Gruppe selbst, zu sehen, in welchem die zu lokalisierende Gruppe liegt. Mit anderen Worten ist es nicht notwendig zur
Positionsbestimmung einer Gruppe oder eines einzelnen
Halbleiterstrukturelements eine Markierung von Koordinaten auf dem Träger zu suchen, sondern die Position der Gruppe kann direkt von den Halbleiterstrukturelementen der Gruppe abgelesen werden. Hierzu weist zumindest ein
Halbleiterstrukturelement der Gruppe eine Eigenschaft E auf, welche vorteilhaft zur Positionsbestimmung dient. So kann vorteilhaft auf zusätzliche Markierungen auf dem Träger, welche Auskunft über die Position auf dem Träger geben, verzichtet werden. Dadurch können Verluste der für die
Anordnung von Halbleiterstrukturelementen brauchbaren
Trägerfläche vorteilhaft verringert oder vermieden werden. Daher ist es vorteilhaft nicht nötig Abstände und die Anzahl der Halbleiterstrukturelemente abzuzählen, welche zwischen einer Markierung auf dem Träger und dem in seiner Position auf dem Träger zu bestimmenden Halbleiterstrukturelement liegen. Die Positionsbestimmung eines
Halbleiterstrukturelements oder einer Gruppe von
Halbleiterstrukturelementen kann vorteilhaft einfach
erfolgen, wenn bei einer Betrachtung des Trägers,
beispielsweise bei einer Analysemethode, nur ein Teilbereich des Trägers erfasst oder betrachtet werden kann.
Weiterhin kann bei einer festgelegten Größe der Gruppe ein Halbleiterstrukturelement einer jeweiligen Gruppe zugeteilt werden. Hierbei ergeben sich vereinfachte
Qualitätskontrollen, beispielsweise optische Kontrollen von Halbleiterstrukturelementen. Die Halbleiterstrukturelemente können vorteilhaft zu Kontrollzwecken auf einem Träger angeordnet werden und durch beispielsweise elektrische, optische oder mechanische Kontrollen untersucht und mit einem Kontrollsignal betrieben werden. Dadurch ist es möglich fehlerhafte Halbleiterstrukturelemente auf dem Träger zu lokalisieren.
Gemäß zumindest einer Ausführungsform des Verfahrens umfasst das Anordnen, dass eine Halbleiterschichtenfolge auf dem Träger hergestellt und zu den Halbleiterstrukturelementen strukturiert wird.
Auf dem Träger kann zur Herstellung der
Halbleiterstrukturelemente eine Halbleiterschichtenfolge aufgebracht werden, beispielsweise können Kristallschichten epitaktisch gewachsen werden. Beispielsweise umfasst der Träger ein Substrat. Nach dem Aufbringen der
Halbleiterschichtenfolge erfolgt vorteilhaft ein
Strukturieren dieser, wobei beispielsweise Mesastrukturen in die Halbleiterschichtenfolge eingebracht werden. Es können auch vorteilhaft Trenngräben in die Halbleiterschichtenfolge eingebracht werden, welche sich bis zum Träger erstrecken und die Halbleiterstrukturelemente voneinander separieren. In weiterer Folge können weitere Prozessschritte erfolgen und die Halbleiterstrukturelemente beispielsweise mit
Metallisierungen versehen werden.
Gemäß zumindest einer Ausführungsform des Verfahrens umfasst das Anordnen, dass eine Halbleiterschichtenfolge auf einem weiteren Träger hergestellt und zu den
Halbleiterstrukturelementen strukturiert wird und die
Halbleiterstrukturelemente von dem weiteren Träger abgelöst auf dem Träger angeordnet werden. Ein Herstellen von Halbleiterstrukturelementen kann auch vorteilhaft auf einem weiteren Träger erfolgen und die
Halbleiterstrukturelemente nach deren Herstellung auf den Träger umgebondet werden. Dabei ist es vorteilhaft möglich, dass der weitere Träger ein Aufwachssubstrat umfasst, auf welchem eine Halbleiterschichtenfolge aufgewachsen wird. Nach dem Herstellen der einen Halbleiterschichtenfolge kann diese vorteilhaft auf dem weiteren Träger strukturiert werden, so dass beispielsweise Mesastrukturen in die
Halbleiterschichtenfolge eingebracht werden. Es können auch vorteilhaft Trenngräben in die Halbleiterschichtenfolge eingebracht werden, welche sich bis zum weiteren Träger erstrecken und die Halbleiterstrukturelemente voneinander separieren .
Durch einen Ablöseprozess können die
Halbleiterstrukturelemente vom weiteren Träger entfernt werden und in einer Anordnung von Gruppen G auf dem Träger aufgebracht werden. Die Halbleiterstrukturelemente können beispielsweise auf dem Träger aufgebondet werden.
Gemäß zumindest einer Ausführungsform des Verfahrens werden die Halbleiterstrukturelemente als Halbleiterchips
ausgebildet .
Werden die Halbleiterstrukturelemente zu Halbleiterchips weiterprozessiert, können die Halbleiterchips je nach
weiterverarbeitenden Prozess eine Eigenschaft E, welche sie vor der Weiterverarbeitung zu Halbleiterchips umfassten, weiterhin aufweisen oder nicht mehr aufweisen. Auch die
Halbleiterchips können vorteilhaft zu Kontrollzwecken auf einem Träger angeordnet werden und durch beispielsweise elektrische, optische oder mechanische Kontrollen untersucht und mit einem Kontrollsignal betrieben werden, wobei
Halbleiterchips eine Eigenschaft E entsprechend den
Halbleiterstrukturelementen aufweisen können. Gemäß zumindest einer Ausführungsform des Verfahrens umfasst eine Gruppe G eine Matrix aus n x m
Halbleiterstrukturelementen, wobei n und m jeweils eine ganze Zahl sind und n und m kleiner oder gleich 100 sind. Die Wahl der Größe einer Gruppe erfolgt vorteilhaft über die Anzahl der Zeilen und Spalten einer Matrix, wobei die
Halbleiterstrukturelemente der jeweiligen Gruppe vorteilhaft in einer Matrix angeordnet sind. Auf diese Weise kann
zumindest ein Teil, vorteilhaft alle
Halbleiterstrukturelemente auf dem Träger in Matrizen von
Dimensionen n x m angeordnet sein. Die Matrizen können alle die gleiche Dimension oder unterschiedliche Dimensionen umfassen. Insbesondere weisen die Matrizen die Dimension 6x6 auf, also n = 6 und m = 6. Die Wahl einer nicht zu großen Matrix ist vorteilhaft, da bei einer mikroskopischen
Betrachtung des Trägers mit den Halbleiterstrukturelementen vorteilhaft noch die gesamte Matrix sichtbar ist, welcher das betrachtete Halbleiterstrukturelement zugeordnet ist. Dadurch ist vorteilhaft eine sofortige Positionsbestimmung anhand aller Halbleiterstrukturelemente der Gruppe möglich.
Insbesondere sind n und m kleiner oder gleich 10.
Gemäß zumindest einer Ausführungsform des Verfahrens wird einer Gruppe G eine Kodierung zugeteilt, wobei die Kodierung der Gruppe basierend darauf erstellt wird, wie die
Halbleiterstrukturelemente mit der Eigenschaft E in der jeweiligen Gruppe G angeordnet sind. Die Halbleiterstrukturelemente in einer Gruppe werden
vorteilhaft je nachdem, ob sie die Eigenschaft E aufweisen oder nicht mit beispielsweise einem binären Zustand „1" oder „0" versehen. Folglich wird vorteilhaft zumindest einem
Halbleiterchip aus einer Gruppe, insbesondere jedem
Halbleiterstrukturelement der Gruppe, eine Zahl 0 oder 1 zugeteilt. Je nach Anordnung der Halbleiterstrukturelemente in der Gruppe ergibt sich eine Zahlenfolge von 0 und 1, was einer ganzen Zahl im Binärcode entspricht. Hierbei wird vorteilhaft die Anordnung von Halbleiterstrukturelementen entlang der ersten Zeile, anschließend entlang der zweiten Zeile und so weiter bis zum letzten Halbleiterstrukturelement der letzten Zeile berücksichtigt. Alternativ kann aber auch jede andere Reihenfolge der Halbleiterstrukturelemente berücksichtigt werden. Welche Halbleiterstrukturelemente innerhalb einer Gruppe die Eigenschaft E aufweisen kann vorteilhaft während oder nach der Anordnung der
Halbleiterstrukturelemente festgelegt werden. Durch die
Berechnung und Kodierung einer Prüfsumme kann eine
Fehlerkorrektur innerhalb einer Gruppe erfolgen.
Beispielsweise erfolgt eine Fehlerkorrektur bei einer
Anordnung von 6x6 Halbleiterstrukturelementen so, dass die ersten 5x6 Halbleiterstrukturelemente der Kodierung der
Position entsprechen und die letzten 6
Halbleiterstrukturelemente der Prüfsumme der ersten 5x6 Halbleiterstrukturelemente entsprechen .
Weiterhin ist es möglich, dass die Halbleiterstrukturelemente mehr als eine Eigenschaft E aufweisen. Folglich kann ein Halbleiterstrukturelement mehr als zwei Zustände annehmen und mit einer Ternär-, Quaternär- oder höherwertigen Kodierung versehen werden. Gemäß zumindest einer Ausführungsform des Verfahrens weist zumindest ein Halbleiterstrukturelement einer Gruppe G eine Markierung M auf, mittels welcher eine Anordnung der
Halbleiterstrukturelemente als Gruppe G identifiziert werden kann .
Bei der Markierung kann es sich beispielsweise um eine farbliche Kennzeichnung, eine Aufschrift, eine
Oberflächenstruktur oder Ähnliches handeln. Auch das Fehlen eines Halbleiterstrukturelements kann eine Markierung
darstellen. Das Halbleiterstrukturelement mit der Markierung zeigt beispielsweise den Beginn einer Gruppe auf dem Träger an. So kann vorteilhaft das äußerste
Halbleiterstrukturelement links oben in der Gruppe die
Markierung als Beginn der Gruppe aufweisen. Bei bekannter Größe der Gruppe können danach alle der Gruppe zugehörigen Halbleiterstrukturelemente klar zugeteilt werden. Es ist alternativ möglich, dass ein beliebiges
Halbleiterstrukturelement aus der Gruppe die Markierung aufweist, wobei festgelegt sein muss, in welchem Bereich um das Halbleiterstrukturelement mit der Markierung herum die Halbleiterstrukturelemente noch zu der jeweiligen Gruppe gehören. Vorteilhaft können alle Markierungen aller Gruppen identisch sein. Es ist auch denkbar, dass mehrere
Halbleiterstrukturelemente innerhalb einer Gruppe eine
Markierung oder mehrere Markierungen aufweisen.
Es ist weiterhin möglich, dass eine Markierung einer Gruppe mit mehreren Halbleiterstrukturelementen erfolgt, welche die Eigenschaft E aufweisen. Beispielsweise dient innerhalb einer Gruppe eine 2x2 Matrix mit Halbleiterstrukturelementen mit der Eigenschaft E an einer bestimmten Position, etwa in der linken oberen Ecke einer jeden Gruppe G, als eine Markierung der Gruppe. Dadurch erfolgt vorteilhaft eine klare Kennzeichnung einer Gruppe G. Es ist vorteilhaft nicht nötig, dass die Gruppen G Abgrenzungen oder vergrößerte Abstände zueinander aufweisen.
Gemäß zumindest einer Ausführungsform des Verfahrens
wiederholt sich eine Anordnung von Gruppen G mehrmals auf dem Träger, wobei die Gruppen eine bestimmte Anordnung von
Halbleiterstrukturelementen mit der Eigenschaft E aufweisen.
Die Halbleiterstrukturelemente auf dem Träger können eine sich auf dem Träger wiederholende Anzahl N von Gruppen G aufweisen, wobei die Gruppen der Anzahl N jeweils
Halbleiterstrukturelemente mit Eigenschaften E aufweisen, so dass die Eigenschaften E innerhalb der Gruppe stets gleich verteilt ist und die Position der Gruppe innerhalb der Anzahl der Gruppen stets identisch ist. Beispielsweise wiederholt sich eine benachbarte Anordnung von vier Gruppen mehrmals auf dem Träger, wobei in jeder Anordnung jede der vier Gruppen jeweils identisch im Bezug auf die Verteilung der Eigenschaft E und der Position der Gruppe innerhalb der Anordnungen ist. Es ist vorteilhaft möglich, die Anordnung von vier Gruppen, also die sich wiederholende Anzahl N, einfach bei einer
Analysemethode auf dem Träger zu finden und zur
Positionsbestimmung zu verwenden. Die Ausbildung der sich wiederholenden Anzahl N kann beispielsweise durch
Lithographieverfahren erfolgen.
Gemäß zumindest einer Ausführungsform des Verfahrens wird die Gruppen G auf dem Träger so angeordnet, dass benachbarte
Gruppen einen Abstand zueinander aufweisen, welcher größer ist als der Abstand der Halbleiterstrukturelemente innerhalb einer Gruppe. Zur Trennung von benachbarten Gruppen auf dem Träger kann vorteilhaft der Abstand zwischen den Gruppen ausgebildet werden, so dass eine Abgrenzung der Gruppen untereinander klar erkennbar ist. Dies kann vorteilhaft erzielt werden, indem Halbleiterstrukturelemente innerhalb der Gruppen mit einem Abstand zueinander angeordnet werden, der vorteilhaft kleiner ist als der Abstand der Gruppen zueinander. Dabei ist es vorteilhaft möglich die Halbleiterstrukturelemente
innerhalb der Gruppen mit den gleichen Abständen zueinander anzuordnen, um die Zugehörigkeit der jeweiligen
Halbleiterstrukturelemente zu der entsprechenden Gruppe einfach und schnell durchführen zu können.
Gemäß zumindest einer Ausführungsform des Verfahrens wird eine Abgrenzung zwischen den Gruppen G auf dem Träger
angeordnet .
Es wird vorteilhaft zumindest zwischen zwei Gruppen eine Abgrenzung angeordnet. Es ist auch möglich eine Abgrenzung zwischen allen Gruppen auf dem Träger anzuordnen. Die
Abgrenzung kann auch um zumindest eine Gruppe herum, diese umgebend angeordnet sein. Vorteilhaft weisen die Gruppen, zwischen welchen eine Abgrenzung angeordnet ist, keinen vergrößerten Abstand zueinander auf als im Falle, dass keine Abgrenzung zwischen den jeweiligen Gruppen vorhanden ist. Mittels einer Abgrenzung kann vorteilhaft eine Gruppe von einer anderen separiert sein.
Gemäß zumindest einer Ausführungsform des Verfahrens ist die Eigenschaft E eine Helligkeit oder eine Helligkeitsstufe des Halbleiterstrukturelements oder eines Teilbereichs eines Halbleiterstrukturelements . Wird die Helligkeit des Halbleiterstrukturelements als die Eigenschaft E zur Bestimmung der Position der Gruppe von Halbleiterstrukturelementen auf dem Träger bestimmt, so kann vorteilhaft von jedem Halbleiterstrukturelement aus der jeweiligen Gruppe die Information darüber verwendet werden, ob das Halbleiterstrukturelement hell oder dunkel erscheint. Beispielsweise kann jeder Gruppe ein Binärcode zugeteilt werden, betreffend die Anordnung von hell und dunkel
erscheinenden Halbleiterstrukturelementen in der Gruppe. Die Anordnung der hellen und dunklen Halbleiterchips kann
vorteilhaft vorgegeben werden um die Position der jeweiligen Gruppe bestimmen zu können. Weiterhin kann das
Halbleiterstrukturelement auch eine Helligkeitsstufe wie hell, mittel-hell und dunkel, oder weitere Zwischenstufen aufweisen, wobei die einzelnen Helligkeitsstufen einer der Eigenschaften E entsprechen.
Gemäß zumindest einer Ausführungsform des Verfahrens ist die Eigenschaft E eine geometrische Form des
Halbleiterstrukturelements .
Die Halbleiterstrukturelemente oder deren Teilbereiche können vorteilhaft, in Draufsicht gesehen, eine vorgegebene oder prinzipiell beliebige Form aufweisen. Betreffend die
Eigenschaft E des zur Positionsbestimmung beitragenden
Halbleiterstrukturelements oder eines Teilbereichs davon kann es sich bei der vorgegebenen Form beispielsweise um eine rechteckige, kreis- oder ellipsenförmige oder Stufenform handeln. Auch weitere Formen sind denkbar. Wiederum kann vorteilhaft jeder Anordnung von Halbleiterstrukturelementen innerhalb einer Gruppe eine Kodierung zugeteilt werden. Gemäß zumindest einer Ausführungsform des Verfahrens ist die Eigenschaft E eine Abweichung von einer homogenen Anordnung von Halbleiterstrukturelementen. Die Halbleiterstrukturelemente können vorteilhaft innerhalb einer Gruppe in Zeilen und Spalten einer Matrix angeordnet werden. Weiterhin ist es möglich, dass einzelne
Halbleiterstrukturelemente von der geraden Anordnung
innerhalb einer Zeile verschoben angeordnet sind. Die
Halbleiterstrukturelemente innerhalb einer Gruppe können sich beispielsweise untereinander nur dadurch unterscheiden, ob sie in einer Zeile positionsverschoben sind oder nicht. Die Verschiebung kann vorteilhaft in alle Richtungen des
zweidimensionalen Trägers erfolgen, wobei ein
Halbleiterstrukturelement nur um eine Distanz verschoben ist, welche vorteilhaft geringer ist als der Abstand zwischen den Halbleiterstrukturelementen innerhalb einer Gruppe. Ein verschobenes Halbleiterstrukturelement weist somit die
Eigenschaft E zur Bestimmung der Position auf dem Träger auf. Wiederum kann vorteilhaft jeder Anordnung von
Halbleiterstrukturelementen innerhalb einer Gruppe bezüglich der Eigenschaft E eine Kodierung zugeteilt werden.
Gemäß zumindest einer Ausführungsform des Verfahrens ist die Eigenschaft E eine rotierte Anordnung des
Halbleiterstrukturelements .
Die Halbleiterstrukturelemente können vorteilhaft in einer Matrix in einer Gruppe angeordnet werden, wobei diejenigen Halbleiterstrukturelemente die Eigenschaft E aufweisen, welche in Draufsicht auf den Träger um eine Achse verdreht sind, wobei die Achse senkrecht auf dem Träger steht. Die Verdrehung der Halbleiterstrukturelemente kann vorteilhaft für alle Halbleiterstrukturelemente mit der Eigenschaft E gleich sein, innerhalb nur einer Gruppe gleich sein oder innerhalb einer Gruppe verschieden sein. Die Eigenschaft E kann vorteilhaft auch nur als Verdrehung an sich erkannt werden oder unterschiedliche Drehwinkel berücksichtigen.
Wiederum kann vorteilhaft jeder Anordnung von
Halbleiterstrukturelementen innerhalb einer Gruppe eine
Kodierung zugeteilt werden. Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt das Strukturieren der Halbleiterschichtenfolge mittels eines Ätzprozesses .
Durch einen Ätzprozess kann die Halbleiterschichtenfolge mit Trenngräben oder Mesastrukturen versehen werden. Es ist weiterhin möglich, dass einzelne Halbleiterstrukturelemente abgetragen werden. Auf diese Weise kann auch ein Fehlen eines Halbleiterstrukturelements als eine Markierung, etwa einer Gruppe G, verwendet werden.
Der Träger umfasst eine Vielzahl von
Halbleiterstrukturelementen, welche auf dem Träger angeordnet sind, wobei zumindest ein Teil der Halbleiterstrukturelemente in Gruppen G angeordnet ist, und zumindest ein
Halbleiterstrukturelement einer Gruppe G eine Eigenschaft E für eine Positionsbestimmung der jeweiligen Gruppe G auf dem Träger aufweist.
Bei der Vielzahl von Halbleiterstrukturelementen kann es sich um eine beliebige Anzahl von Halbleiterstrukturelementen handeln, welche auf dem Träger vorteilhaft zur Emission von Licht verschaltet sind. Die Halbleiterstrukturelemente können beispielsweise Halbleiterchips wie etwa lichtemittierende Dioden umfassen. Die Anordnung der Halbleiterstrukturelemente auf dem Träger ermöglicht vorteilhaft vereinfachte
Qualitätskontrollen, beispielsweise optische Kontrollen von Halbleiterchips. Die Halbleiterstrukturelemente können beispielsweise mittels Photolumineszenz,
Elektronenstrahlmikroskopie oder Oberflächenanalysen
kontrolliert werden. Die Halbleiterstrukturelemente können vorteilhaft zu Kontrollzwecken auf einem Träger mit einem Kontrollsignal betrieben werden. Es ist möglich, dass mittels eines ersten Analyseschrittes eine Positionsbestimmung erfolgt, beispielsweise mittels optischer Mikroskopie, und mit einem weiteren Schritt eine Qualitätskontrolle oder eine Bearbeitung der Halbleiterstrukturelemente erfolgt. Die Anzahl der Halbleiterstrukturelemente kann sehr hoch sein, beispielsweise mehr als 1000 betragen, typischerweise 20.000 bis 500.000 betragen, oder bis zu 1.000.000.000 betragen . Weitere vorteilhafte Ausgestaltungen des Trägers und damit verbundene Vorteile ergeben sich aus der Beschreibung des Verfahrens und werden daher nicht nochmals erläutert.
Gemäß zumindest einer Ausführungsform des Trägers sind die Gruppen G in einem Abstand zueinander auf dem Träger
angeordnet, wobei der Abstand größer ist als der Abstand der Halbleiterstrukturelemente innerhalb einer Gruppe G.
Zur Trennung von benachbarten Gruppen auf dem Träger kann vorteilhaft ein Abstand zwischen den Gruppen ausgebildet werden, so dass eine Abgrenzung der Gruppen untereinander klar erkennbar ist. Dabei ist es vorteilhaft möglich, dass die Halbleiterstrukturelemente innerhalb der Gruppen mit den gleichen Abständen zueinander angeordnet sind, damit sich eine klare Zugehörigkeit der jeweiligen
Halbleiterstrukturelemente zu der entsprechenden Gruppe ergibt .
Gemäß zumindest einer Ausführungsform des Trägers ist eine Abgrenzung zwischen den Gruppen G auf dem Träger angeordnet.
Eine Abgrenzung von Gruppen untereinander kann vorteilhaft mittels einer Abgrenzung erzielt sein, welche zumindest zwischen zwei benachbarten Gruppen oder zwischen mehreren Gruppen oder alle Gruppen umgebend angeordnet ist.
Vorteilhaft weisen die Gruppen, zwischen welchen eine
Abgrenzung angeordnet ist entweder keinen vergrößerten
Abstand zueinander auf als im Falle, dass keine Abgrenzung zwischen den jeweiligen Gruppen vorhanden ist, oder die Abgrenzung ist in einem verbreiterten Abstand zwischen den angrenzenden Gruppen angeordnet. Mittels einer Abgrenzung kann vorteilhaft eine Gruppe von einer anderen separiert sein oder es kann eine Gruppe von einer willkürlich angeordneten Menge von
Halbleiterstrukturelementen abgegrenzt sein. Weitere Vorteile, vorteilhafte Ausführungsformen und
Weiterbildungen ergeben sich aus den im Folgenden in
Verbindung mit den Figuren beschriebenen
Ausführungsbeispielen . Figur 1 zeigt eine Anordnung von Halbleiterstrukturelementen auf einem Träger in Gruppen in einer Draufsicht auf den Träger . Figur 2 zeigt Halbleiterstrukturelemente in einer Gruppe.
Figuren 3, 4, 5a und 5b zeigen die Anordnung von Gruppen zueinander .
Figuren 6a und 6b zeigen weitere mögliche Anordnungen von Halbleiterstrukturelementen auf dem Träger.
Gleiche oder gleichwirkende Elemente sind in den Figuren jeweils mit den gleichen Bezugszeichen versehen. Die in den Figuren dargestellten Bestandteile sowie die
Größenverhältnisse der Bestandteile untereinander sind nicht als maßstabsgerecht anzusehen. Die Figur 1 zeigt eine Draufsicht auf einen Träger 1, wobei es sich bei dem Träger 1 vorteilhaft um einen Wafer handeln kann. Auf dem Träger 1 sind Gruppen G von
Halbleiterstrukturelementen angeordnet. Die Figur 1 zeigt eine Anordnung, bei welcher alle Halbleiterstrukturelemente des Trägers 1 in Gruppen G angeordnet sind. Folglich kann vorteilhaft jedes Halbleiterstrukturelement, welches auf dem
Träger 1 angeordnet ist, einer Gruppe G zugeordnet werden.
Die Gruppen G sind in einem rechteckigen Muster angeordnet.
Alternativ ist es auch denkbar, dass eine Vielzahl von
Gruppen G in beliebiger Weise auf dem Träger 1 angeordnet sind. Der Träger 1 ist in der Figur 1 kreisrund, kann jedoch beliebiger Form sein.
Die Figur 2 zeigt eine Anordnung von
Halbleiterstrukturelementen 2 innerhalb einer Gruppe G, wobei die Halbleiterstrukturelemente 2 eine Matrix mit 4 Zeilen und 4 Spalten bilden. Ein Teil der Halbleiterstrukturelemente 2 der Gruppe G weist eine Eigenschaft E auf. Bei der Eigenschaft E handelt es sich beispielsweise um die
Helligkeit des jeweiligen Halbleiterstrukturelements 2. So kann etwa die Eigenschaft E einem Halbleiterstrukturelement 2 dann zugeordnet werden, wenn das Halbleiterstrukturelement dunkel erscheint. Auch der umgekehrte Fall ist möglich, falls die Eigenschaft als helles Erscheinungsbild des
Halbleiterstrukturelements festgelegt wird. Aus einer
Anordnung von Halbleiterstrukturelementen 2, welche die
Eigenschaft E als dunkel erscheinende
Halbleiterstrukturelemente aufweisen, kann der Gruppe G ein Binärcode zugeordnet werden. So wird gemäß der Figur 2 die erste Zeile mit von links nachfolgend einer Abfolge von einem dunklen, einem hellen, einem dunklen und wieder einem dunklen Halbleiterstrukturelement als Binärcode 1011 für die erste Zeile erfasst. Für die Zweite Zeile ergibt sich ein Binärcode von 0011, für die dritte Zeile 0100 und für die vierte Zeile 1000. Nach einer Aneinanderreihung der Binärcodes für die Zeilen ergibt sich ein Gesamtcode 1011001101001000, was zu einer Dezimalzahl 45896 umgerechnet werden kann. Falls bekannt ist, an welcher Position auf dem Träger die Gruppe G mit dem Code 45896 angeordnet ist, kann bei einer Betrachtung der Gruppe diese auf dem Träger lokalisiert werden, ohne weitere Gruppen oder eine Markierung auf dem Träger zu sehen, von welcher Koordinaten auf dem Träger abgelesen werden könnten. Auf diese Weise kann vorteilhaft jeder Gruppe G ein eigener Binärcode zur Positionsbestimmung zugeordnet werden und jedes Halbleiterstrukturelement dieser Gruppe auf dem Träger lokalisiert werden. Die Figur 3 zeigt vier Gruppen G von
Halbleiterstrukturelementen 2 in einer Draufsicht, wobei die Gruppen jeweils einen Abstand D zwischen einander aufweisen. Der Abstand D ist vorteilhaft größer als der Abstand der Halbleiterstrukturelemente 2 untereinander innerhalb einer Gruppe G. Jede Gruppe umfasst eine Anordnung von
Halbleiterstrukturelementen 2 in vier Zeilen und vier
Spalten. Ein Teil der Halbleiterstrukturelemente 2 innerhalb einer Gruppe G weist vorteilhaft eine Eigenschaft E auf.
Gemäß der Anordnung von Halbleiterstrukturelementen 2 mit der Eigenschaft E in einer Gruppe G kann jeder Gruppe ein
Binärcode zugeteilt werden, wobei sich die Codes der Gruppen gegenseitig unterscheiden. Durch den Abstand D ist
vorteilhaft eine Zuordnung eines jeden
Halbleiterstrukturelements 2 zu einer Gruppe G möglich.
Die Figur 4 zeigt die vier Gruppen G von
Halbleiterstrukturelementen 2 aus der Figur 3, wobei der Abstand D zwischen den Gruppen G nicht größer ist als der Abstand der Halbleiterstrukturelemente 2 untereinander innerhalb einer Gruppe G. Auf diese Weise wird vorteilhaft eine platzsparende Anordnung von Halbleiterstrukturelementen 2 auf einem Träger erzielt, allerdings ist die Abgrenzung der Gruppen G untereinander erschwert. Die Gruppe weist eine
Markierung M auf, welche vorteilhaft den Beginn einer Gruppe G von Halbleiterstrukturelementen 2 anzeigt. Beispielsweise umfasst jeweils das erste Halbleiterstrukturelement 2, welches in der linken oberen Ecke der Matrix einer Gruppe angeordnet ist, die Markierung M. Die Markierung kann
alternativ auch auf einem beliebigen
Halbleiterstrukturelement 2 angeordnet sein. Die Markierung M kann einen Schriftzug, einen vertikalen Strich oder ähnliches umfassen. Es ist vorteilhaft nicht notwendig, dass das
Halbleiterstrukturelement 2, welches mit der Markierung M versehen ist, die Eigenschaft E umfasst. Allerdings ist es auch denkbar, dass das Halbleiterstrukturelement 2 mit der Markierung auch die Eigenschaft E umfasst. Die Figur 5a zeigt die vier Gruppen G von
Halbleiterstrukturelementen 2 aus der Figur 3, wobei zwischen den Gruppen G ein Abstand D vorhanden ist und eine Abgrenzung 4 zwischen den Gruppen angeordnet ist. In der Figur 5a ist der Abstand D wegen der Abgrenzung 4 nicht verbreitert, hierbei ist allerdings eine Verkleinerung oder Vergrößerung des Abstands D denkbar. Durch die Abgrenzung 4 sind die
Gruppen G deutlich voneinander abgegrenzt.
Die Figur 5b zeigt vier Gruppen G von
Halbleiterstrukturelementen 2, wobei eine Markierung einer Gruppe mit Halbleiterstrukturelementen 2 erfolgt, welche die Eigenschaft E aufweisen. Eine 2x2 Matrix in der linken oberen Ecke einer jeden Gruppe G umfasst vorteilhaft
Halbleiterstrukturelemente 2, welche alle dunkel erscheinen, wobei ein dunkel erscheinendes Halbleiterstrukturelement 2 als die Eigenschaft E aufweisend registriert wird. Dadurch erfolgt vorteilhaft eine klare Kennzeichnung einer Gruppe G. Es ist vorteilhaft nicht nötig, dass die Gruppen G
Abgrenzungen oder vergrößerte Abstände zueinander aufweisen. In der Figur 5b ist eine Gruppe G nur zur Illustration mit einer gestrichelten Linie gekennzeichnet. Zur Kennzeichnung einer Gruppe wird vorteilhaft die 2x2 Matrix mit den dunkel erscheinenden Halbleiterstrukturelementen 2 nicht an anderen Positionen innerhalb derselben Gruppe G wiederholt und auch nicht innerhalb derselben Gruppe zuzüglich den am Rand der benachbarten Gruppen befindlichen Halbleiterstrukturelementen wiederholt. Alternativ sind auch andere bestimmte Anordnungen von Chips mit Eigenschaft E denkbar, die nur am Beginn einer Gruppe vorkommen. Die Figur 6a zeigt eine Anordnung von
Halbleiterstrukturelementen 2 in einer Matrix einer Gruppe G. Die Eigenschaft E zur Positionsbestimmung umfasst ein
Halbleiterstrukturelement 2, welches von einer geraden
Anordnung in einer Zeile der Matrix verschoben ist. Die
Verschiebung ist vorteilhaft geringer als der gegenseitige Abstand der Halbleiterstrukturelemente 2 innerhalb der Matrix und groß genug, damit die Verschiebung bei einer Betrachtung der Matrix sofort erkannt werden kann. Die Verschiebung der Halbleiterstrukturelemente 2 mit der Eigenschaft E erfolgt in der Figur 6a aus der Zeile, in welcher das jeweilige
Halbleiterstrukturelement 2 angeordnet ist, zur darunter benachbarten Zeile. Die Figur 6b zeigt Halbleiterstrukturelemente 2, wobei die Halbleiterstrukturelemente 2 eine Eigenschaft E zur
Positionsbestimmung aufweisen, wenn sie gegenüber einem gerade angeordneten Halbleiterstrukturelement 2, wie dem äußerst linken Halbleiterstrukturelement der Figur 6b, verdreht sind. Die Richtung der Rotation ist vorteilhaft beliebig und kann unterschiedliche Drehwinkel umfassen. Es ist vorteilhaft möglich, dass allein die Verdrehung eines Halbleiterstrukturelements 2 ausreicht, um ihm die
Eigenschaft E zuzuordnen. So müssen die jeweiligen
Halbleiterstrukturelemente nicht alle genau um den gleichen Drehwinkel in die gleiche Richtung gedreht sein um die
Eigenschaft E aufzuweisen. Weiterhin ist es möglich, dass bestimmte Drehwinkel die Eigenschaften E ausmachen und den Halbleiterstrukturelementen zugeordnet werden.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen i den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder Ausführungsbeispielen angegeben ist.
Bezugs zeichenliste
1 Träger
la Halbleiterschichtenfolge lb weiterer Träger
2 Halbleiterstrukturelement 4 Abgrenzung
D Abstand
E Eigenschaft
G Gruppe
M Markierung

Claims

Patentansprüche
1. Verfahren zum Anordnen einer Vielzahl von
Halbleiterstrukturelementen (2) auf einem Träger (1), wobei zumindest ein Teil der Halbleiterstrukturelemente
(2) in mehreren Gruppen G angeordnet wird, und zumindest ein Halbleiterstrukturelement (2) einer Gruppe G eine Eigenschaft E für eine Positionsbestimmung der
jeweiligen Gruppe G von Halbleiterstrukturelementen (2) auf dem Träger (1) aufweist.
2. Verfahren zum Anordnen einer Vielzahl von
Halbleiterstrukturelementen (2) nach Anspruch 1, bei dem das Anordnen umfasst, dass eine
Halbleiterschichtenfolge (la) auf dem Träger (1) hergestellt und zu den Halbleiterstrukturelementen (2) strukturiert wird.
3. Verfahren zum Anordnen einer Vielzahl von
Halbleiterstrukturelementen (2) nach Anspruch 1, bei dem das Anordnen umfasst, dass eine
Halbleiterschichtenfolge (la) auf einem weiteren Träger (lb) hergestellt und zu den Halbleiterstrukturelementen (2) strukturiert wird und die Halbleiterstrukturelemente (2) von dem weiteren Träger (lb) abgelöst auf dem Träger
(1) angeordnet werden.
4. Verfahren zum Anordnen einer Vielzahl von
Halbleiterstrukturelementen (2) nach einem der
vorhergehenden Ansprüche,
bei dem die Halbleiterstrukturelemente (2) als
Halbleiterchips ausgebildet werden. Verfahren zum Anordnen von Halbleiterstrukturelementen (2) nach einem der vorhergehenden Ansprüche,
bei dem eine Gruppe G eine Matrix aus n x m
Halbleiterstrukturelementen (2) umfasst, wobei n und m jeweils eine ganze Zahl sind und n und m kleiner oder gleich 100 sind.
Verfahren zum Anordnen von Halbleiterstrukturelementen (2) nach einem der vorhergehenden Ansprüche,
bei dem einer Gruppe G eine Kodierung zugeteilt wird, wobei die Kodierung der Gruppe basierend darauf erstellt wird, wie die Halbleiterstrukturelemente (2) mit der Eigenschaft E in der jeweiligen Gruppe G angeordnet sind .
Verfahren zum Anordnen von Halbleiterstrukturelementen (2) nach einem der vorhergehenden Ansprüche,
bei dem zumindest ein Halbleiterstrukturelement (2) einer Gruppe G eine Markierung M aufweist, mittels welcher eine Anordnung von Halbleiterstrukturelementen (2) als Gruppe G identifiziert werden kann.
Verfahren zum Anordnen von Halbleiterstrukturelementen (2) nach einem der vorhergehenden Ansprüche,
bei dem sich eine Anordnung von Gruppen G, wobei die Gruppen eine bestimmte Anordnung von
Halbleiterstrukturelementen (2) mit der Eigenschaft E aufweisen, mehrmals auf dem Träger (1) wiederholt.
Verfahren zum Anordnen von Halbleiterstrukturelementen (2) nach einem der vorhergehenden Ansprüche,
bei dem die Gruppen G auf dem Träger (1) so angeordnet werden, dass benachbarte Gruppen einen Abstand (D) zueinander aufweisen, welcher größer ist als der Abstand der Halbleiterstrukturelemente (2) innerhalb einer
Gruppe G. 10. Verfahren zum Anordnen von Halbleiterstrukturelementen (2) nach einem der vorhergehenden Ansprüche,
bei dem eine Abgrenzung (4) zwischen den Gruppen G auf dem Träger (1) angeordnet wird. 11. Verfahren zum Anordnen von Halbleiterstrukturelementen (2) nach einem der vorhergehenden Ansprüche,
bei dem die Eigenschaft E eine Helligkeit oder eine Helligkeitsstufe des Halbleiterstrukturelements (2) oder eines Teilbereichs des Halbleiterstrukturelements (2) ist.
12. Verfahren zum Anordnen von Halbleiterstrukturelementen (2) nach einem der vorhergehenden Ansprüche,
bei dem die Eigenschaft E eine geometrische Form des Halbleiterstrukturelements (2) ist.
13. Verfahren zum Anordnen von Halbleiterstrukturelementen (2) nach einem der vorhergehenden Ansprüche,
bei dem die Eigenschaft E eine Abweichung von einer homogenen Anordnung von Halbleiterstrukturelementen (2) ist .
14. Verfahren zum Anordnen von Halbleiterstrukturelementen (2) nach einem der vorhergehenden Ansprüche,
bei dem die Eigenschaft E eine rotierte Anordnung des
Halbleiterstrukturelements (2) ist.
15. Verfahren zum Anordnen von Halbleiterstrukturelementen (2) nach einem der vorhergehenden Ansprüche,
bei dem das Strukturieren der Halbleiterschichtenfolge (la) mittels eines Ätzprozesses erfolgt.
16. Träger (1) mit einer Vielzahl von
Halbleiterstrukturelementen (2) welche auf dem Träger (1) angeordnet sind, wobei
- zumindest ein Teil der Halbleiterstrukturelemente (2) in Gruppen G angeordnet ist, und
- zumindest ein Halbleiterstrukturelement (2) einer Gruppe G eine Eigenschaft E für eine Positionsbestimmung der jeweiligen Gruppe G auf dem Träger (1) aufweist.
17. Träger (1) nach Anspruch 16,
bei dem die Gruppen G in einem Abstand (D) zueinander auf dem Träger (1) angeordnet sind, wobei der Abstand (D) größer ist als der Abstand der
Halbleiterstrukturelemente (2) innerhalb einer Gruppe G.
18. Träger (1) nach Anspruch 16 oder 17,
bei dem eine Abgrenzung (4) zwischen den Gruppen G auf dem Träger (1) angeordnet ist.
PCT/EP2016/068550 2015-08-06 2016-08-03 Verfahren zum anordnen einer vielzahl von halbleiterstrukturelementen auf einem träger und träger mit einer vielzahl von halbleiterstrukturelementen WO2017021451A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201680044481.3A CN107924848B (zh) 2015-08-06 2016-08-03 用于在载体上布置多个半导体结构元件的方法和具有多个半导体结构元件的载体
US15/747,448 US10381311B2 (en) 2015-08-06 2016-08-03 Method of arranging a plurality of semiconductor structural elements on a carrier and carrier comprising a plurality of semiconductor structural elements

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015112962.0A DE102015112962B4 (de) 2015-08-06 2015-08-06 Verfahren zum Anordnen einer Vielzahl von Halbleiterstrukturelementen auf einem Träger und Träger mit einer Vielzahl von Halbleiterstrukturelementen
DE102015112962.0 2015-08-06

Publications (1)

Publication Number Publication Date
WO2017021451A1 true WO2017021451A1 (de) 2017-02-09

Family

ID=56787434

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2016/068550 WO2017021451A1 (de) 2015-08-06 2016-08-03 Verfahren zum anordnen einer vielzahl von halbleiterstrukturelementen auf einem träger und träger mit einer vielzahl von halbleiterstrukturelementen

Country Status (4)

Country Link
US (1) US10381311B2 (de)
CN (1) CN107924848B (de)
DE (1) DE102015112962B4 (de)
WO (1) WO2017021451A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016116345B4 (de) 2016-09-01 2018-05-09 Infineon Technologies Ag Verfahren für das zusammenbauen von halbleiterbauelementen
US20220130031A1 (en) * 2020-10-26 2022-04-28 University Of Florida Research Foundation, Incorporated Knowledge-based object localization in images for hardware assurance
US11887935B2 (en) * 2021-06-11 2024-01-30 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026041A (ja) * 2000-07-12 2002-01-25 Nec Machinery Corp ダイボンダ
US20060063286A1 (en) * 2004-09-23 2006-03-23 Bidermann William R Using a time invariant statistical process variable of a semiconductor chip as the chip identifier
US20080085588A1 (en) * 2006-10-10 2008-04-10 Texas Instruments Incorporated Method of arranging dies in a wafer for easy inkless partial wafer process
EP2059112A1 (de) * 2006-08-29 2009-05-13 Yamaha Motor Co., Ltd. Vorrichtung zum herausnehmen elektronischer komponenten, oberflächenmontagevorrichtung und verfahren zum herausnehmen einer elektronischen komponente
US20140110712A1 (en) * 2012-10-22 2014-04-24 Fujitsu Semiconductor Limited Semiconductor wafer and method for manufacturing semiconductor device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0434141B1 (de) 1989-12-20 1998-11-04 Koninklijke Philips Electronics N.V. Informationscodierungsverfahren zur Chipidentifizierung unter Verwendung von schrittlitografischen Methoden
DE10219346B4 (de) 2002-04-30 2010-10-07 Osram Opto Semiconductors Gmbh Verfahren zum Abbilden und Zuordnen von Eigenschaften von einer Mehrzahl auf einem Wafer angeordneter Funktionschips und Wafer mit einer Mehrzahl von Funktionschips und Referenzchips
DE102004001956B4 (de) 2004-01-13 2007-02-01 Infineon Technologies Ag Umverdrahtungssubstratstreifen mit mehreren Halbleiterbauteilpositionen
EP2282338B1 (de) 2004-04-19 2014-08-06 STMicroelectronics Srl Strukturen zur Indexierung von Chips
DE102004027489B4 (de) 2004-06-04 2017-03-02 Infineon Technologies Ag Verfahren zum Anordnen von Chips eines ersten Substrats auf einem zweiten Substrat
US7297972B2 (en) 2005-08-26 2007-11-20 Electro Scientific Industries, Inc. Methods and systems for positioning a laser beam spot relative to a semiconductor integrated circuit using a processing target as a metrology target
DE102006034599B4 (de) 2006-07-26 2010-01-21 Infineon Technologies Ag Verfahren zum Verschalten aus einem Wafer gefertigter Halbleiterchips
WO2011154033A2 (en) 2010-06-07 2011-12-15 Q-Cells Se Method for marking a solar cell and solar cell
JP5761742B2 (ja) * 2011-03-31 2015-08-12 Ｎｅｃエナジーデバイス株式会社 電池パック

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026041A (ja) * 2000-07-12 2002-01-25 Nec Machinery Corp ダイボンダ
US20060063286A1 (en) * 2004-09-23 2006-03-23 Bidermann William R Using a time invariant statistical process variable of a semiconductor chip as the chip identifier
EP2059112A1 (de) * 2006-08-29 2009-05-13 Yamaha Motor Co., Ltd. Vorrichtung zum herausnehmen elektronischer komponenten, oberflächenmontagevorrichtung und verfahren zum herausnehmen einer elektronischen komponente
US20080085588A1 (en) * 2006-10-10 2008-04-10 Texas Instruments Incorporated Method of arranging dies in a wafer for easy inkless partial wafer process
US20140110712A1 (en) * 2012-10-22 2014-04-24 Fujitsu Semiconductor Limited Semiconductor wafer and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
DE102015112962A1 (de) 2017-02-09
US10381311B2 (en) 2019-08-13
US20180247896A1 (en) 2018-08-30
CN107924848B (zh) 2021-12-21
DE102015112962B4 (de) 2021-07-22
CN107924848A (zh) 2018-04-17

Similar Documents

Publication Publication Date Title
DE60129514T2 (de) Organische Electrolumineszenzvorrichtung mit zusätzlichem Kathodenbusleiter
DE102010028304A1 (de) Organische Lichtemittiertende Anzeigevorrichtung
DE102018114186A1 (de) Optischer Fingerabdrucksensor und Verfahren zum Herstellen eines entsprechenden Erfassungsmoduls dafür
DE2735742C2 (de)
WO2017021451A1 (de) Verfahren zum anordnen einer vielzahl von halbleiterstrukturelementen auf einem träger und träger mit einer vielzahl von halbleiterstrukturelementen
DE102017123290A1 (de) Lichtemittierendes Bauteil, Anzeigevorrichtung und Verfahren zur Herstellung einer Anzeigevorrichtung
DE102016112586A1 (de) Anzeigegerät, Herstellverfahren und Anzeigevorrichtung
DE102016105989A1 (de) Lichtemittierendes Modul
DE102006001601A1 (de) Halbleiterwafer mit Rückseitenidentifizierung und Verfahren zur Herstellung desselben
DE102017123402A1 (de) Optoelektronisches Modul und Anzeigeelement
DE102019109137A1 (de) Bauelement für eine anzeigevorrichtung, anzeigevorrichtung und verfahren zum betreiben der anzeigevorrichtung
DE102015109044A1 (de) Bauteil zum Detektieren elektromagnetischer Strahlung
DE102006034599B4 (de) Verfahren zum Verschalten aus einem Wafer gefertigter Halbleiterchips
DE112022002696T5 (de) Halbleiterelement und verfahren zu seiner herstellung
DE102016112935A1 (de) Arraysubstrat, Anzeigetafel, Anzeigevorrichtung und Verfahren zu deren Herstellung
WO2010042965A1 (de) Markierung zum markieren bzw. codieren eines gegenstands sowie verfahren zur herstellung einer derartigen markierung und verwendung
DE102017120648B4 (de) 3D-Anzeigeelement, 3D-Anzeigesystem, Verfahren zum Betreiben eines 3D-Anzeigeelements und Verfahren zum Betreiben eines 3D-Anzeigesystems
DE102016112857A1 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE10123362B4 (de) Wafer sowie Verfahren zum Herstellen eines Wafers
DE102018221825A1 (de) Beleuchtungseinrichtung für eine Kamera oder einen optischen Sensor
DE102018211723A1 (de) Led-anordnung und beleuchtungsvorrichtung
DE4401172A1 (de) Fluoreszenzanzeigevorrichtung
DE102018133655A1 (de) Optoelektronische leuchtvorrichtung und verfahren zur herstellung einer optoelektronischen leuchtvorrichtung
DE102008022881A1 (de) Zweidimensionale Anordnung von einzeln ansteuerbaren VCSEL-Ermittern
WO2020070223A1 (de) Optoelektronische leuchtvorrichtung, trägerplatte und verfahren zur herstellung einer optoelektronischen leuchtvorrichtung

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16754434

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15747448

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16754434

Country of ref document: EP

Kind code of ref document: A1