WO2017004847A1 - 显示器及其显示面板 - Google Patents

显示器及其显示面板 Download PDF

Info

Publication number
WO2017004847A1
WO2017004847A1 PCT/CN2015/084323 CN2015084323W WO2017004847A1 WO 2017004847 A1 WO2017004847 A1 WO 2017004847A1 CN 2015084323 W CN2015084323 W CN 2015084323W WO 2017004847 A1 WO2017004847 A1 WO 2017004847A1
Authority
WO
WIPO (PCT)
Prior art keywords
hole
layer
insulating layer
drain
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2015/084323
Other languages
English (en)
French (fr)
Inventor
汪丽芳
王聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Publication of WO2017004847A1 publication Critical patent/WO2017004847A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Definitions

  • the present invention adopts a technical solution to provide a display panel including a drain-source layer, a first insulating layer formed on the drain-source layer, and a first insulating layer and a drain-source layer.
  • a second insulating layer and a transparent electrode layer formed on the second insulating layer a first through hole is formed on the first insulating layer, a second through hole is formed in the second insulating layer, and the second through hole is located in the first through hole a part of the inner wall of the second through hole is flush with the inner wall of the first through hole, and the transparent electrode layer is electrically connected to the drain source layer via the second through hole, and a common electrode is formed between the first insulating layer and the second insulating layer
  • the layer, the second through hole and the first through hole have a polygonal cross section, and at least one side wall of the second through hole is flush with a corresponding side wall of the first through hole.
  • FIG. 6 is a schematic diagram of the principle of the display of the present invention.
  • the display includes a backlight module 71 and a display panel 72.
  • the display panel 72 is a display panel described in any of the above embodiments, and the backlight module 71 is used to provide backlighting for the display panel 72.

Landscapes

  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种显示面板（72），该显示面板（72）包括漏源层（11）、形成于漏源层（11）上的第一绝缘层（12）、形成于第一绝缘层（12）和漏源层（11）上的第二绝缘层（13）以及形成于第二绝缘层（13）上的透明电极层（14），第一绝缘层（12）上形成有第一通孔（H1），第二绝缘层（13）上形成有第二通孔（H2），第二通孔（H2）位于第一通孔（H1）中，且第二通孔（H2）的部分内壁（131）与第一通孔（H1）的内壁（121）齐平，透明电极层（14）经第二通孔（H2）与漏源层（11）电连接。通过上述方式，能够在不影响电极之间导通的情况下，增大像素的开口率。

Description

显示器及其显示面板
【技术领域】
本发明涉及领域显示技术领域，特别是涉及一种显示器及其显示面板。
【背景技术】
请参阅图1，图1是现有显示面板的结构示意图。传统的LTPS（Low Temperature Poly-silicon，低温多晶硅技术）阵列基板结构设计中，为了导通上下两层电极（例如下层电极为漏源层的源极1，上层电极未标示例如透明电极即像素电极），起到换线的效果，往往在将两层电极中间的透明绝缘层之间单独采用光罩设计，将导电电极上方的绝缘层2、3挖空，漏出下层电极1，与上层电极直接接触，起到导通的效果。尤其是在LTPS制程中，Array侧基板层比较为复杂，上下两层电极间的透明绝缘层2、3较多。所以在导通上下层的电极过程设计中，透明绝缘层之间的过孔结构设计不仅能影响到产品结构中电极的导通性能，而且还影响到产品的开口率设计。
如图1所示，传统的LTPS像素结构设计中，上下层的电极间的绝缘层2、3较多。在进行多层过孔设计时通常是将小孔S2置于大孔S1中心，这样比较浪费像素空间结构，这样在上下两层电极的接触面积（即小孔S1的面积）相同的情况下，需要将大孔S2的面积设置的较大，而下层电极的线宽必须设置的比打孔的面积稍大，这样下层电极的线宽随之加大，这样会损失像素的开口率。
因此，需要提供一种显示器及其显示面板，以解决上述技术问题。
【发明内容】
本发明主要解决的技术问题是提供一种显示器及其显示面板，能够在不影响电极之间导通的情况下，增大像素的开口率。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种显示面板，包括漏源层、形成于漏源层上的第一绝缘层、形成于第一绝缘层和漏源层上的第二绝缘层以及形成于第二绝缘层上的透明电极层，第一绝缘层上形成有第一通孔，第二绝缘层上形成有第二通孔，第二通孔位于第一通孔中，且第二通孔的部分内壁与第一通孔的内壁齐平，透明电极层经第二通孔与漏源层电连接，第一绝缘层和第二绝缘层之间形成有公共电极层，第二通孔和第一通孔的横截面均为多边形，且第二通孔的至少一个侧壁与第一通孔的一个对应的侧壁齐平。
其中，第二通孔和第一通孔的横截面均为矩形，且第二通孔的至少一个侧壁与第一通孔的一个对应的侧壁齐平。
为解决上述技术问题，本发明采用的另一个技术方案是：提供一种显示面板，该显示面板包括漏源层、形成于漏源层上的第一绝缘层、形成于第一绝缘层和漏源层上的第二绝缘层以及形成于第二绝缘层上的透明电极层，第一绝缘层上形成有第一通孔，第二绝缘层上形成有第二通孔，第二通孔位于第一通孔中，且第二通孔的部分内壁与第一通孔的内壁齐平，透明电极层经第二通孔与漏源层电连接。
其中，第一绝缘层和第二绝缘层之间形成有公共电极层。
其中，第二通孔和第一通孔的横截面均为多边形，且第二通孔的至少一个侧壁与第一通孔的一个对应的侧壁齐平。
其中，第二通孔和第一通孔的横截面均为矩形，且第二通孔的至少一个侧壁与第一通孔的一个对应的侧壁齐平。
其中，第二通孔和第一通孔的横截面均为正方形，第二通孔的两相邻的侧壁和第一通孔的两相邻的侧壁齐平。
其中，第一通孔沿漏源层的宽度方向上的尺寸小于漏源层的宽度。
其中，显示面板进一步包括设置于漏源层下方的栅极以及设置于漏源层和栅极之间的层间绝缘层。
其中，显示面板进一步包括设置于栅极下方的多晶硅半导体层以及设置于多晶硅半导体层和栅极之间的栅绝缘层。
其中，显示面板包括基板、设置在基板上的遮光层、设置在遮光层和基板上的缓冲层，多晶硅半导体层设置于缓冲层上。
为解决上述技术问题，本发明采用的又一个技术方案是：提供一种显示器，显示器包括背光模组和显示面板，该显示面板包括漏源层、形成于漏源层上的第一绝缘层、形成于第一绝缘层和漏源层上的第二绝缘层以及形成于第二绝缘层上的透明电极层，第一绝缘层上形成有第一通孔，第二绝缘层上形成有第二通孔，第二通孔位于第一通孔中，且第二通孔的部分内壁与第一通孔的内壁齐平，透明电极层经第二通孔与漏源层电连接，背光模组用于为显示面板提供背光。
其中，第一绝缘层和第二绝缘层之间形成有公共电极层。
其中，第二通孔和第一通孔的横截面均为多边形，且第二通孔的至少一个侧壁与第一通孔的一个对应的侧壁齐平。
其中，第二通孔和第一通孔的横截面均为矩形，且第二通孔的至少一个侧壁与第一通孔的一个对应的侧壁齐平。
其中，第二通孔和第一通孔的横截面均为正方形，第二通孔的两相邻的侧壁和第一通孔的两相邻的侧壁齐平。
其中，第一通孔沿漏源层的宽度方向上的尺寸小于漏源层的宽度。
其中，显示面板进一步包括设置于漏源层下方的栅极以及设置于漏源层和栅极之间的层间绝缘层。
其中，显示面板进一步包括设置于栅极下方的多晶硅半导体层以及设置于多晶硅半导体层和栅极之间的栅绝缘层。
其中，显示面板包括基板、设置在基板上的遮光层、设置在遮光层和基板上的缓冲层，多晶硅半导体层设置于缓冲层上。
本发明的有益效果是：区别于现有技术的情况，本发明通过将第二通孔的部分内壁与第一通孔的内壁齐平，可以减小通孔所占用的面积，且透明电极层经第二通孔与漏源层电连接，这样不仅能保证面板内电极之间的导电性能，而且能有效的利用像素结构的空间，增大像素的开口率。
【附图说明】
图1是现有显示面板的结构示意图；
图2是本发明显示面板实施例的结构示意图；
图3a是本发明显示面板标示有第一通孔的简化原理示意图；
图3b是本发明显示面板标示有第二通孔的简化原理示意图；
图4是本发明第一通孔与第二通孔厚度方向上同一位置A-A的截面示意图；
图5是第一通孔与第二通孔厚度方向上同一位置A-A的另一种截面示意图；
图6是本发明显示器的原理示意图。
【具体实施方式】
请结合参阅图2、图3a、图3b以及图4，图2是本发明显示面板实施例的结构示意图；图3a是本发明显示面板标示有第一通孔的简化原理示意图；图3b是本发明显示面板标示有第二通孔的简化原理示意图；图4是本发明第一通孔与第二通孔厚度方向上同一位置A-A的截面示意图。
在本实施例中，显示面板包括漏源层11、形成于漏源层11上的第一绝缘层12、形成于第一绝缘层12和漏源层11上的第二绝缘层13以及形成于第二绝缘层13上的透明电极层14。透明电极层14即为像素电极层14。源极和漏极位于同一层且该层为漏源层11。
结合图2参阅图3a与图3b，第一绝缘层12上形成有第一通孔H1，第二绝缘层13上形成有第二通孔H2，第二通孔H2位于第一通孔H1中，且第二通孔H2的部分内壁121与第一通孔H1的内壁齐平，透明电极层14经第二通孔H2与漏源层11电连接。第二通孔H2位于第一通孔H1中，显示面板厚度方向上不同位置通孔的横截面积不同，就第一通孔H1和第二通孔H2位于显示面板同一厚度方向上位置的横截面积而言，是第一通孔H1的大于第二通孔H2的。第一通孔H1沿漏源层11的宽度方向上的尺寸小于漏源层11的宽度。
在第二通孔H2的部分内壁121与第一通孔H1的内壁齐平的情况下，且在透明电极层14与漏源层的接触面积一定的情况下（即第二通孔H2的面积一定的情况下，即在保证一定的导电性能的情况下），可以有效的减小第一通孔H1的横截面积，由于漏源层11的宽度必须大于第一通孔H1沿漏源层11的宽度方向上的尺寸，因此可以相应的减小漏源层11的所必须设置的最大线宽，如此便可以增大像素开口率。
优选地，第一绝缘层12和第二绝缘层13之间形成有公共电极层15。
优选地，显示面板进一步包括设置于漏源层11下方的栅极16以及设置于漏源层11和栅极16之间的层间绝缘层17。
优选地，显示面板进一步包括设置于栅极16下方的多晶硅半导体层18以及设置于多晶硅半导体层18和栅极16之间的栅绝缘层19。本发明的显示面板优选为LTPS显示面板。
优选地，显示面板包括基板20、设置在基板20上的遮光层21、设置在遮光层21和基板20上的缓冲层22，多晶硅半导体层18设置于缓冲层22上。
进一步，请结合参阅图4，优选地，在本实施例中，第二通孔H2和第一通孔H1的横截面均为正方形，第二通孔H2的两相邻的侧壁131、132和第一通孔H1的两相邻的侧壁121、122齐平，即第二通孔H2的两相邻的侧壁131、132分别对应和第一通孔H1的两相邻的侧壁121、122齐平，其中具体为第二通孔H2的侧壁131与第一通孔H1的侧壁121齐平,第一通孔H1的侧壁132与第一通孔H1的侧壁122齐平。
进一步，请结合参阅图5，图5是第一通孔与第二通孔厚度方向上同一位置A-A的另一种截面示意图。可以理解的是，在其他实施例中，第二通孔H2和第一通孔H1的横截面均为其他的多边形（而并非一定是正方形），例如五边形，且仅需要第二通孔H2的至少一个侧壁131与第一通孔H1的一个对应的侧壁121齐平，可以理解的是，在其他实施例中第二通孔H2和第一通孔H1的横截面也可以是矩形或其他形状，此处不再赘述。
请参阅图6，图6是本发明显示器的原理示意图。显示器包括背光模组71和显示面板72，该显示面板72为上述的任意一个实施例所描述的显示面板，背光模组71用于为显示面板72提供背光。
本发明通过将第二通孔的部分内壁与第一通孔的内壁齐平，可以减小通孔所占用的面积，且透明电极层经第二通孔与漏源层电连接，这样不仅能保证面板内电极之间的导电性能，而且能有效的利用像素结构的空间，增大像素的开口率。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (20)

  1. 一种显示面板，其中，所述显示面板包括漏源层、形成于所述漏源层上的第一绝缘层、形成于第一绝缘层和所述漏源层上的第二绝缘层以及形成于所述第二绝缘层上的透明电极层，所述第一绝缘层上形成有第一通孔，所述第二绝缘层上形成有第二通孔，所述第二通孔位于所述第一通孔中，且所述第二通孔的部分内壁与所述第一通孔的内壁齐平，所述透明电极层经所述第二通孔与所述漏源层电连接，所述第一绝缘层和所述第二绝缘层之间形成有公共电极层，所述第二通孔和所述第一通孔的横截面均为多边形，且所述第二通孔的至少一个侧壁与所述第一通孔的一个对应的侧壁齐平。
  2. 根据权利要求1所述的显示面板，其中，所述第二通孔和所述第一通孔的横截面均为矩形，且所述第二通孔的至少一个侧壁与所述第一通孔的一个对应的侧壁齐平。
  3. 一种显示面板，其中，所述显示面板包括漏源层、形成于所述漏源层上的第一绝缘层、形成于第一绝缘层和所述漏源层上的第二绝缘层以及形成于所述第二绝缘层上的透明电极层，所述第一绝缘层上形成有第一通孔，所述第二绝缘层上形成有第二通孔，所述第二通孔位于所述第一通孔中，且所述第二通孔的部分内壁与所述第一通孔的内壁齐平，所述透明电极层经所述第二通孔与所述漏源层电连接。
  4. 根据权利要求3所述的显示面板，其中，所述第一绝缘层和所述第二绝缘层之间形成有公共电极层。
  5. 根据权利要求3所述的显示面板，其中，所述第二通孔和所述第一通孔的横截面均为多边形，且所述第二通孔的至少一个侧壁与所述第一通孔的一个对应的侧壁齐平。
  6. 根据权利要求5所述的显示面板，其中，所述第二通孔和所述第一通孔的横截面均为矩形，且所述第二通孔的至少一个侧壁与所述第一通孔的一个对应的侧壁齐平。
  7. 根据权利要求6所述的显示面板，其中，所述第二通孔和所述第一通孔的横截面均为正方形，所述第二通孔的两相邻的侧壁和所述第一通孔的两相邻的侧壁齐平。
  8. 根据权利要求3所述的显示面板，其中，所述第一通孔沿所述漏源层的宽度方向上的尺寸小于所述漏源层的宽度。
  9. 根据权利要求3所述的显示面板，其中，所述显示面板进一步包括设置于所述漏源层下方的栅极以及设置于所述漏源层和所述栅极之间的层间绝缘层。
  10. 根据权利要求9所述的显示面板，其中，所述显示面板进一步包括设置于所述栅极下方的多晶硅半导体层以及设置于所述多晶硅半导体层和所述栅极之间的栅绝缘层。
  11. 根据权利要求10所述的显示面板，其中，所述显示面板包括基板、设置在所述基板上的遮光层、设置在所述遮光层和所述基板上的缓冲层，所述多晶硅半导体层设置于所述缓冲层上。
  12. 一种显示器，其中，所述显示器包括背光模组和显示面板，所述显示面板包括漏源层、形成于所述漏源层上的第一绝缘层、形成于第一绝缘层和所述漏源层上的第二绝缘层以及形成于所述第二绝缘层上的透明电极层，所述第一绝缘层上形成有第一通孔，所述第二绝缘层上形成有第二通孔，所述第二通孔位于所述第一通孔中，且所述第二通孔的部分内壁与所述第一通孔的内壁齐平，所述透明电极层经所述第二通孔与所述漏源层电连接，所述背光模组用于为所述显示面板提供背光。
  13. 根据权利要求12所述的显示器，其中，所述第一绝缘层和所述第二绝缘层之间形成有公共电极层。
  14. 根据权利要求12所述的显示器，其中，所述第二通孔和所述第一通孔的横截面均为多边形，且所述第二通孔的至少一个侧壁与所述第一通孔的一个对应的侧壁齐平。
  15. 根据权利要求14所述的显示器，其中，所述第二通孔和所述第一通孔的横截面均为矩形，且所述第二通孔的至少一个侧壁与所述第一通孔的一个对应的侧壁齐平。
  16. 根据权利要求15所述的显示器，其中，所述第二通孔和所述第一通孔的横截面均为正方形，所述第二通孔的两相邻的侧壁和所述第一通孔的两相邻的侧壁齐平。
  17. 根据权利要求12所述的显示器，其中，所述第一通孔沿所述漏源层的宽度方向上的尺寸小于所述漏源层的宽度。
  18. 根据权利要求12所述的显示器，其中，所述显示面板进一步包括设置于所述漏源层下方的栅极以及设置于所述漏源层和所述栅极之间的层间绝缘层。
  19. 根据权利要求18所述的显示器，其中，所述显示面板进一步包括设置于所述栅极下方的多晶硅半导体层以及设置于所述多晶硅半导体层和所述栅极之间的栅绝缘层。
  20. 根据权利要求19所述的显示器，其中，所述显示面板包括基板、设置在所述基板上的遮光层、设置在所述遮光层和所述基板上的缓冲层，所述多晶硅半导体层设置于所述缓冲层上。
PCT/CN2015/084323 2015-07-06 2015-07-17 显示器及其显示面板 Ceased WO2017004847A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201510390342.3 2015-07-06
CN201510390342.3A CN105097833B (zh) 2015-07-06 2015-07-06 显示器及其显示面板

Publications (1)

Publication Number Publication Date
WO2017004847A1 true WO2017004847A1 (zh) 2017-01-12

Family

ID=54577898

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2015/084323 Ceased WO2017004847A1 (zh) 2015-07-06 2015-07-17 显示器及其显示面板

Country Status (2)

Country Link
CN (1) CN105097833B (zh)
WO (1) WO2017004847A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN205910471U (zh) * 2016-05-05 2017-01-25 京东方科技集团股份有限公司 阵列基板、液晶显示面板及显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020012083A1 (en) * 2000-07-28 2002-01-31 Jun Tanaka Color liquid crystal panel and color liquid crystal display apparatus
CN1940650A (zh) * 2005-09-26 2007-04-04 株式会社日立显示器 液晶显示装置
CN102751448A (zh) * 2012-05-31 2012-10-24 友达光电股份有限公司 半导体元件及其制造方法
CN103676367A (zh) * 2012-09-06 2014-03-26 群康科技(深圳)有限公司 显示面板及显示装置
CN104166278A (zh) * 2013-05-16 2014-11-26 瀚宇彩晶股份有限公司 像素阵列基板
CN104681564A (zh) * 2013-12-02 2015-06-03 群创光电股份有限公司 显示面板及应用其的显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11150123A (ja) * 1997-11-19 1999-06-02 Nec Corp 半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020012083A1 (en) * 2000-07-28 2002-01-31 Jun Tanaka Color liquid crystal panel and color liquid crystal display apparatus
CN1940650A (zh) * 2005-09-26 2007-04-04 株式会社日立显示器 液晶显示装置
CN102751448A (zh) * 2012-05-31 2012-10-24 友达光电股份有限公司 半导体元件及其制造方法
CN103676367A (zh) * 2012-09-06 2014-03-26 群康科技(深圳)有限公司 显示面板及显示装置
CN104166278A (zh) * 2013-05-16 2014-11-26 瀚宇彩晶股份有限公司 像素阵列基板
CN104681564A (zh) * 2013-12-02 2015-06-03 群创光电股份有限公司 显示面板及应用其的显示装置

Also Published As

Publication number Publication date
CN105097833A (zh) 2015-11-25
CN105097833B (zh) 2018-03-13

Similar Documents

Publication Publication Date Title
WO2019100524A1 (zh) 一种全屏指纹识别触控显示屏
WO2018188162A1 (zh) 一种有机发光显示面板
WO2014036730A1 (zh) 一种显示面板及液晶显示装置
WO2018040468A1 (zh) 显示器及其显示面板
WO2019227695A1 (zh) 一种阵列基板、显示面板及显示设备
CN106201114A (zh) 触控结构、阵列基板和显示装置
WO2016078133A1 (zh) 液晶显示面板及其彩膜阵列基板
WO2019144583A1 (zh) 一种阵列基板、显示面板及电子设备
WO2016155100A1 (zh) 液晶显示装置及其液晶显示面板
WO2016078204A1 (zh) 一种液晶显示面板及阵列基板
WO2016206136A1 (zh) 一种tft基板及显示装置
WO2019041553A1 (zh) 像素结构垂直沟道有机薄膜晶体管及其制作方法
WO2016078101A1 (zh) 显示面板及其制造方法
WO2014205873A1 (zh) 液晶显示面板
WO2017015993A1 (zh) 液晶显示器及其液晶面板
WO2019041476A1 (zh) 一种阵列基板及其制作方法、显示面板
WO2019033473A1 (zh) Oled触控显示面板及oled触控显示器
WO2014063375A1 (zh) 薄膜晶体管及主动矩阵式平面显示装置
WO2019015077A1 (zh) 一种阵列基板及其制造方法、液晶显示装置
WO2015035684A1 (zh) 一种薄膜晶体管、阵列基板及显示面板
WO2019136872A1 (zh) 一种阵列基板、oled显示面板及oled显示器
WO2019029007A1 (zh) 一种tft基板的制备方法、tft基板以及oled显示面板
WO2019095500A1 (zh) 一种显示面板以及显示器
WO2016106828A1 (zh) 低温多晶硅(ltps)产品结构及制造方法
WO2017124596A1 (zh) 液晶显示面板及液晶显示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15897503

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15897503

Country of ref document: EP

Kind code of ref document: A1