WO2016183955A1 - 一种语音同步的方法和装置 - Google Patents

一种语音同步的方法和装置 Download PDF

Info

Publication number
WO2016183955A1
WO2016183955A1 PCT/CN2015/087957 CN2015087957W WO2016183955A1 WO 2016183955 A1 WO2016183955 A1 WO 2016183955A1 CN 2015087957 W CN2015087957 W CN 2015087957W WO 2016183955 A1 WO2016183955 A1 WO 2016183955A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
sample
frame
cnt
counter
Prior art date
Application number
PCT/CN2015/087957
Other languages
English (en)
French (fr)
Inventor
王魏
卢海涛
安英杰
Original Assignee
深圳市中兴微电子技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 深圳市中兴微电子技术有限公司 filed Critical 深圳市中兴微电子技术有限公司
Publication of WO2016183955A1 publication Critical patent/WO2016183955A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements

Definitions

  • the present invention relates to wireless communication technologies, and in particular, to a method and apparatus for voice synchronization.
  • the local clock and the network clock are kept in synchronization, that is, the time reference of the terminal UE and the system frame number (SFN) of the resident cell are required to be synchronized.
  • SFN system frame number
  • clock synchronization is usually implemented by software.
  • the environmental factors of software operation easily affect the synchronization process of software, resulting in synchronization deviation, even out of step, the performance of synchronization processing is low; and the processing speed of software implementation synchronization process is also relatively low.
  • the voice synchronization scheme is applicable to various types of wireless communication systems, such as Global System for Mobile Communication (GSM), Wideband Code Division Multiple Access (WCDMA), and Code Division Multiple Access (2000).
  • the invention can reduce the frequency of the speech processor responding to the interruption, thereby reducing the system power consumption, and at the same time, with the hardware support, can provide higher speech synchronization precision and improve the voice synchronization performance.
  • embodiments of the present invention are expected to provide a method and apparatus for voice synchronization, which can improve the performance and rate of voice synchronization processing.
  • an embodiment of the present invention provides a method for voice synchronization, and the method may include:
  • a channel indication signal in an integrated circuit built-in audio I 2 S bus is used as a clock synchronization signal
  • the period of the clock synchronization signal is counted by the two counters according to a preset counting rule.
  • the difference between the numbers and the preset threshold determine the data length of the voice samples moved by the direct memory access DMA; wherein the second count number is when the second counter is generated by the previous second interrupt signal The number of counts recorded.
  • the sampling of the voice frame signal acquired by the physical layer to obtain a frame interrupt signal includes:
  • the inverse signal of the output signal of the second stage D flip-flop and the output signal of the first stage D flip-flop are logically ANDed to obtain the frame interrupt signal.
  • the generating the first interrupt signal according to the frame interrupt signal and the preset parameter includes:
  • the frame interrupt signal is counted by a frame counter
  • the count of the frame counter is cleared after the transmission time interval offset TTI_OFFSET; and the frame interrupt signal is cyclically counted with a period of TTI_PERIOD;
  • the first interrupt signal generates a pulse having a width of one clock synchronization signal period length whenever the frame counter is cleared.
  • the generating the second interrupt signal when the number of counts of the first counter is the second preset number includes:
  • the second interrupt signal When the number of counts of the first counter reaches the second predetermined number, the second interrupt signal generates a pulse having a width of one clock synchronization signal period length.
  • the determining, according to the difference between the first count number and the second count number and a preset threshold, determining a data length of a voice sample that is moved by direct memory access DMA includes:
  • the data length of the voice sample moved by DMA is 160+sw_rt_sample_cnt_reg_diff;
  • the data length of the voice sample moved by the DMA is 160;
  • Sw_rt_sample_cnt_reg_diff sw_rt_sample_cnt_reg_cur-sw_rt_sample_cnt_reg_last.
  • an embodiment of the present invention provides a device for voice synchronization, where the device includes: a first generating unit, a sampling unit, a second generating unit, a counting unit, and a determining unit, where
  • the first generating unit is configured to use a channel indication signal in an integrated circuit built-in audio I 2 S bus as a clock synchronization signal;
  • the sampling unit is configured to sample a voice frame signal acquired by a physical layer to obtain a frame interruption signal
  • the second generating unit is configured to generate a first interrupt signal according to the frame interrupt signal and a preset parameter
  • the counting unit is configured to respectively pair the clock by two counters according to a preset counting rule The period of the synchronization signal is counted; wherein the counting rule of the first counter is: cyclically counting the period of the clock synchronization signal according to the first preset number, and clearing at the generation moment of the first interrupt signal Restarting the counting; the counting rule of the second counter is: clearing and re-counting at the time of generating the second interrupt signal;
  • the second generating unit is further configured to generate the second interrupt signal when the number of counts of the first counter is a second preset number
  • the determining unit is configured to record a current first count number of the second counter when the number of counts of the first counter is a second preset number, and according to the first count number and the second count number The difference between the difference and the preset threshold determines the data length of the voice sample moved by the direct memory access DMA; wherein the second count number is recorded by the second counter when the previous second interrupt signal is generated The number of counts.
  • the sampling unit includes a two-stage D flip-flop and an AND gate logic computing unit, wherein
  • voice frame signal as a D input signal of the first stage D flip-flop in the two-stage D flip-flop
  • the signal is the frame interrupt signal.
  • the second generating unit is specifically configured to:
  • the frame interrupt signal is counted by a frame counter
  • the count of the frame counter is cleared after the transmission time interval offset TTI_OFFSET; and the frame interrupt signal is cyclically counted with a period of TTI_PERIOD;
  • the first interrupt signal generates a pulse having a width of one clock synchronization signal period length whenever the frame counter is cleared.
  • the second generating unit is configured to: when the number of counts of the first counter reaches the second preset number, the second interrupt signal generates a width of one clock synchronization signal period Pulse of length.
  • the determining unit is specifically configured to:
  • the data length of the voice sample moved by DMA is 160+sw_rt_sample_cnt_reg_diff;
  • the data length of the voice sample moved by the DMA is 160;
  • Sw_rt_sample_cnt_reg_diff sw_rt_sample_cnt_reg_cur-sw_rt_sample_cnt_reg_last.
  • Embodiments of the present invention provide a method and apparatus for voice synchronization, which combines hardware and software to generate corresponding interrupts according to channel indication signals and frame signals, and synchronize according to generated interruptions, thereby improving voice synchronization processing. Performance and speed.
  • FIG. 1 is a schematic flowchart of a method for voice synchronization according to an embodiment of the present invention
  • FIG. 3 is a timing waveform diagram of an embodiment of the present invention.
  • FIG. 5 is still another timing waveform diagram according to an embodiment of the present invention.
  • FIG. 6 is still another timing waveform diagram according to an embodiment of the present invention.
  • FIG. 7 is a schematic structural diagram of an apparatus for voice synchronization according to an embodiment of the present invention.
  • the method may include:
  • the channel indication signal WS in any one of the I 2 S can be used as a clock synchronization signal, which is represented by clk_voice_sync.
  • S102 sampling a voice frame signal acquired by the physical layer to obtain a frame interrupt signal.
  • the voice frame signals corresponding to the respective communication systems can be sampled according to the difference of the physical layer protocols of different communication systems in the multimode terminal, so that the frame interrupt signals corresponding to the respective communication systems can be obtained.
  • different communication systems may include: GSM, WCDMA, CDMA2000/EVDO, TD-SCDMA, and LTE and LTE-A.
  • the frame interrupt signals are also different for these different communication systems.
  • the frame interrupt signal in this embodiment is represented by frame_int
  • the voice frame signal can be represented by frame_int_4k.
  • the embodiment of the present invention performs corresponding processing on the voice frame signal acquired by the physical layer. Therefore, the process in the embodiment of the present invention may be implemented in uplink or downlink frame processing, so that the voice sample received from the I 2 S may be Moving through DMA reduces the number of kernel response interrupts and reduces core load. It can be understood that the voice frame signal in this embodiment may be an uplink frame or a downlink frame, which is not described in detail in the embodiment of the present invention.
  • the voice frame signal obtained by the physical layer is sampled to obtain a frame interrupt signal, which may be represented by the circuit diagram shown in FIG. 2, which may specifically include:
  • the clock synchronization signal clk_voice_sync is used as the CP input signal of the two-stage D flip-flop;
  • the speech frame signal frame_int_4k is used as the D input signal of the first stage D flip-flop
  • the first stage D flip-flop output signal is used as the D input signal of the second stage D flip-flop
  • the inverse signal of the output signal of the second stage D flip-flop and the first stage D flip-flop output signal are logically ANDed to obtain a frame interrupt signal frame_int.
  • the first interrupt signal is represented by voice_sync_int, and the first interrupt signal is a periodic pulse interrupt signal whose pulse width is a clk_voice_sync period, and the interval is a transmission time interval (TTI_PERIOD, Transmission Time). Interval period), for example, TTI_PERIOD in GSM mode is 60ms, and TTI_PERIOD in LTE/WCDMA/TD-CDMA mode is 20ms.
  • TTI_PERIOD in GSM mode is 60ms
  • TTI_PERIOD in LTE/WCDMA/TD-CDMA mode is 20ms.
  • the first interrupt signal is generated according to the frame interrupt signal and the preset parameter, including:
  • the frame interrupt signal frame_int is counted by the frame counter nt_frm_cnt; specifically, the frame counter nt_frm_cnt is incremented by one every time the frame interrupt signal frame_int is passed;
  • the count of the frame counter nt_frm_cnt is cleared after the transmission time interval offset (TTI_OFFSET, Transmission Time Interval offset); and the frame interrupt signal frame_int is cyclically counted in a period of TTI_PERIOD;
  • the first interrupt signal voice_sync_int generates a first pulse after the count of the frame counter nt_frm_cnt reaches TTI_OFFSET, and then generates a remaining pulse with a period of TTI_PERIOD; that is, each time the frame counter nt_frm_cnt is cleared, the first interrupt signal generates a width.
  • S104 Counting the period of the clock synchronization signal according to the preset counting rule by using two counters respectively; wherein the counting rule of the first counter is: counting the period of the clock synchronization signal according to the first preset number, and The generation time of the first interrupt signal is cleared and restarted; the counting rule of the second counter is: clearing and re-counting at the generation time of the second interrupt signal;
  • the first preset number is represented by M
  • the first counter may be represented by nt_sample_cnt
  • the second counter may be represented by rt_sample_cnt.
  • nt_sample_cnt For the first counter nt_sample_cnt, as indicated by the broken line in FIG. 4, when nt_sample_cnt counts the period of the clock synchronization signal from 0 to M-1, nt_sample_cnt is cleared and recounted; when the first interrupt signal voice_sync_int At the time of generation, nt_sample_cnt is also cleared and recounted.
  • the second counter rt_sample_cnt does not need to perform loop counting.
  • the clearing is only related to the generation time of the second interrupt signal voice_time_int. Therefore, rt_sample_cnt has more degrees of freedom than nt_sample_cnt.
  • rt_sample_cnt has more degrees of freedom than nt_sample_cnt.
  • the second interrupt signal voice_time_int is generated, at which time rt_sample_cnt is cleared and recounted
  • rt_sample_cnt counts to M
  • the second interrupt signal voice_time_int is generated, at which time rt_sample_cnt is cleared and restarted. count.
  • S105 generate a second interrupt signal when the number of counts of the first counter is the second preset number, and record the current first count number of the second counter, and according to the difference between the first count number and the second count number And a preset threshold determines a data length of a voice sample that is moved by Direct Memory Access (DMA);
  • DMA Direct Memory Access
  • the second count number is the number of counts recorded by the second counter when the previous second interrupt signal is generated.
  • the second preset number A can be set to 60, but due to the clock deviation, the second preset number A cannot be selected too small to prevent interruption at the boundary of the TTI speech frame, usually The second preset number A is not less than 10.
  • the second preset number of settings may be such that the second interrupt signal can generate up to 4 pulse interrupts in one TTI_PERIOD, and the generation time can be configured. Therefore, taking the voice frame signal as an example, the 160-time response is interrupted by 160 interruptions to 1 This greatly reduces the load on the processor core.
  • the second interrupt signal When the second interrupt signal generates a pulse having a width of one clk_voice_sync cycle length, not only in hardware, but also causes the second counter rt_sample_cnt to be cleared and recounted, and also causes the processor core, such as the ARM core, to present the second counter.
  • the first count number is recorded, that is, the number of counts before the second counter is cleared; preferably, in the specific implementation process, the current first count number may be saved to the first variable sw_rt_sample_cnt_reg_cur;
  • the interrupt signal is saved to the second variable sw_rt_sample_cnt_reg_last when the pulse of the length of the clk_voice_sync period is last generated is saved to the second variable sw_rt_sample_cnt_reg_last; the difference sw_rt_sample_cnt_reg_diff of the first variable and the second variable is compared with the preset threshold value:
  • the data length of the voice sample moved by the DMA is 160+sw_rt_sample_cnt_reg_diff;
  • the data length of the voice sample moved by the DMA is 160.
  • Sw_rt_sample_cnt_reg_diff sw_rt_sample_cnt_reg_cur-sw_rt_sample_cnt_reg_last
  • the length of the data to be moved by the DMA moving of the 20 ms voice frame data is 160.
  • the DMA transfer is performed based on the determined data length, thereby enabling synchronization between the local clock and the network clock.
  • Embodiments of the present invention provide a method for voice synchronization, which combines hardware and software to generate corresponding interrupts according to channel indication signals and frame signals, and synchronizes according to generated interrupts, thereby improving performance of voice synchronization processing. And rate.
  • the device 70 includes: a first generating unit 701, a sampling unit 702, and a second generating unit. 703, counting unit 704 and determining unit 705, wherein
  • a first generating unit 701 configured to use, as a clock synchronization signal, a channel indication signal in an integrated circuit built-in audio I 2 S bus;
  • the sampling unit 702 is configured to sample the voice frame signal acquired by the physical layer to obtain a frame interrupt signal
  • a second generating unit 703, configured to generate a first interrupt signal according to the frame interrupt signal and the preset parameter
  • the counting unit 704 is configured to count the period of the clock synchronization signal by using two counters according to a preset counting rule.
  • the counting rule of the first counter is: cycling the period of the clock synchronization signal according to the first preset number. Counting, and clearing at the time of generating the first interrupt signal and restarting counting; the counting rule of the second counter is: clearing and re-counting at the time of generating the second interrupt signal;
  • the second generating unit 703 is further configured to generate a second interrupt signal when the number of counts of the first counter is a second preset number;
  • the determining unit 705 is configured to record, when the number of counts of the first counter is the second preset number, the current first count number of the second counter, and according to the difference between the first count number and the second count number and the pre-
  • the threshold is set to determine the data length of the voice sample moved by the direct memory access DMA; wherein the second count number is the number of counts recorded by the second counter when the previous second interrupt signal is generated.
  • the sampling unit 702 includes a two-stage D flip-flop and an AND gate logic computing unit, where
  • the speech frame signal is used as the D input signal of the first stage D flip-flop in the two-stage D flip-flop;
  • the output signal of the first stage D flip-flop is used as the D input signal of the second stage D flip-flop in the two-stage D flip-flop;
  • the reverse signal of the output signal of the second stage D flip-flop and the output signal of the first stage D flip-flop are used as input signals of the AND gate logic calculation unit, and the output signal of the AND gate logic calculation unit is a frame interruption signal.
  • the second generating unit 703 is specifically configured to:
  • the frame interrupt signal is counted by the frame counter
  • the count of the frame counter is cleared after the transmission time interval offset TTI_OFFSET; and the frame interrupt signal is cyclically counted in a period of TTI_PERIOD; and,
  • the first interrupt signal Whenever the frame counter is cleared, the first interrupt signal generates a width of one clock synchronization signal week The length of the pulse.
  • the second generating unit 703 is specifically configured to: when the number of counts of the first counter reaches a second preset number, the second interrupt signal generates a pulse having a width of one clock synchronization signal period length.
  • the determining unit 705 is specifically configured to:
  • the data length of the voice sample moved by the DMA is 160+sw_rt_sample_cnt_reg_diff;
  • the data length of the voice sample moved by the DMA is 160;
  • Sw_rt_sample_cnt_reg_diff sw_rt_sample_cnt_reg_cur-sw_rt_sample_cnt_reg_last.
  • the first generating unit 701, the sampling unit 702, the second generating unit 703, and the counting unit 704 can be completed by the hardware device according to the timing waveform diagrams shown in FIG. 2 to FIG. 6;
  • Unit 705 can be implemented by software.
  • the embodiment of the present invention provides a device 70 for voice synchronization, which combines hardware and software to generate corresponding interrupts according to channel indication signals and frame signals, and synchronizes according to the generated interruptions, thereby improving voice synchronization processing. Performance and speed.
  • embodiments of the present invention can be provided as a method, system, or computer program product. Accordingly, the present invention can take the form of a hardware embodiment, a software embodiment, or a combination of software and hardware. Moreover, the present invention may employ computer-usable storage media (including but not limited to disk storage and optical storage) in one or more of the computer-usable program code embodied therein. The form of a computer program product implemented on the device.
  • the computer program instructions can also be stored in a computer readable memory that can direct a computer or other programmable data processing device to operate in a particular manner, such that the instructions stored in the computer readable memory produce an article of manufacture comprising the instruction device.
  • the apparatus implements the functions specified in one or more blocks of a flow or a flow and/or block diagram of the flowchart.
  • These computer program instructions can also be loaded onto a computer or other programmable data processing device such that a series of operational steps are performed on a computer or other programmable device to produce computer-implemented processing for execution on a computer or other programmable device.
  • the instructions provide steps for implementing the functions specified in one or more of the flow or in a block or blocks of a flow diagram.
  • the embodiment of the invention discloses a method and device for synchronizing speech, which can combine corresponding hardware and software to generate corresponding interrupts according to channel indication signals and frame signals, and synchronize according to generated interruptions, thereby improving speech synchronization processing. Performance and speed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明实施例公开了一种语音同步的方法和装置，该方法可以包括：将集成电路内置音频I2S总线中的声道指示信号作为时钟同步信号；对物理层获取的语音帧信号进行采样得到帧中断信号，并根据帧中断信号及预设的参数生成第一中断信号；通过两个计数器分别按照预设的计数规则对时钟同步信号的周期进行计数；在第一计数器的计数数目为第二预设数目时生成第二中断信号，并记录第二计数器当前的第一计数数目，并且根据第一计数数目与第二计数数目之间的差值和预设的门限确定通过直接内存访问DMA进行搬移的语音样本的数据长度。

Description

一种语音同步的方法和装置 技术领域
本发明涉及无线通信技术，尤其涉及一种语音同步的方法和装置。
背景技术
在移动通信系统中，为了保证网络语音通信的正常进行，本地时钟和网络时钟之间保持同步，也就是需要终端UE的时间基准和驻留小区的系统帧号(SFN，System Frame Number)保持同步。当前对于实现本地时钟和网络时钟的同步，通常通过软件进行实现时钟同步。在软件实现过程中，软件运行的环境因素容易影响软件的同步处理过程，从而导致同步偏差，甚至出现失步的情况，同步处理的性能较低；并且软件实现同步过程的处理速度也比较低。
语音同步方案适用于各种制式的无线通信系统，如全球移动通信系统(GSM，Global System for Mobile Communication)、宽带码分多址(WCDMA，Wideband Code Division Multiple Access，)，码分多址2000(CDMA2000，Code Division Multiple Access 2000)，时分同步码分多址(TD-SCDMA，Time Division-Synchronous Code Division Multiple Access)以及长期演进(LTE，Long Term Evolution，)和长期演进技术升级版(LTE-A，LTE-Advanced)等通信制式。本发明可以减少语音处理器响应中断的频率，从而降低系统功耗，同时借助硬件支持，可以提供较高的语音同步精度，提高语音同步性能。
发明内容
为解决上述技术问题，本发明实施例期望提供一种语音同步的方法和装置，能够提高语音同步处理的性能及速率。
本发明的技术方案是这样实现的：
第一方面，本发明实施例提供了语音同步的方法，该方法可以包括：
将集成电路内置音频I2S总线中的声道指示信号作为时钟同步信号；
对物理层获取的语音帧信号进行采样得到帧中断信号，并根据所述帧中断信号及预设的参数生成第一中断信号；
通过两个计数器分别按照预设的计数规则对所述时钟同步信号的周期进行计数；其中，第一计数器的计数规则为：按照第一预设数目对所述时钟同步信号的周期进行循环计数，并且在所述第一中断信号的生成时刻进行清零并重新开始计数；第二计数器的计数规则为：在第二中断信号的生成时刻进行清零并重新计数；
在所述第一计数器的计数数目为第二预设数目时生成所述第二中断信号，并记录所述第二计数器当前的第一计数数目，并且根据所述第一计数数目与第二计数数目之间的差值和预设的门限确定通过直接内存访问DMA进行搬移的语音样本的数据长度；其中，所述第二计数数目为所述第二计数器在前一次第二中断信号生成时所记录的计数数目。
在上述方案中，所述对物理层获取的语音帧信号进行采样得到帧中断信号，具体包括：
将所述时钟同步信号作为两级D触发器的CP输入信号；
将所述语音帧信号作为第一级D触发器的D输入信号；
将所述第一级D触发器的输出信号作为第二级D触发器的D输入信号；
将所述第二级D触发器的输出信号的反向信号以及所述第一级D触发器的输出信号进行逻辑与运算，得到所述帧中断信号。
在上述方案中，所述根据帧中断信号及预设的参数生成第一中断信号，具体包括：
在第一使能信号为高时，通过帧计数器对所述帧中断信号进行计数；
所述帧计数器的计数达到传输时间间隔偏移TTI_OFFSET后清零；并以TTI_PERIOD为周期对所述帧中断信号进行循环计数；
每当所述帧计数器清零时，所述第一中断信号产生一个宽度为一个时钟同步信号周期长度的脉冲。
在上述方案中，所述在第一计数器的计数数目为第二预设数目时生成第二中断信号，包括：
当所述第一计数器的计数数目达到所述第二预设数目时，所述第二中断信号产生一个宽度为一个时钟同步信号周期长度的脉冲。
在上述方案中，所述根据所述第一计数数目与第二计数数目之间的差值和预设的门限确定通过直接内存访问DMA进行搬移的语音样本的数据长度，包括：
将当前的第一计数数目保存至第一变量sw_rt_sample_cnt_reg_cur；将所述第二中断信号在上一次产生一个宽度为时钟同步信号周期长度的脉冲时记录的第二计数数目保存至第二变量sw_rt_sample_cnt_reg_last；
通过所述第一变量和所述第二变量的差值sw_rt_sample_cnt_reg_diff与预设的门限值进行比较：
若所述差值sw_rt_sample_cnt_reg_diff大于所述预设的门限值，则通过DMA进行搬移的语音样本的数据长度为160+sw_rt_sample_cnt_reg_diff；
若所述差值sw_rt_sample_cnt_reg_diff不大于所述预设的门限值，则通过DMA进行搬移的语音样本的数据长度为160；
其中，所述差值sw_rt_sample_cnt_reg_diff通过下式计算获得：
sw_rt_sample_cnt_reg_diff＝sw_rt_sample_cnt_reg_cur-sw_rt_sample_cnt_reg_last。
第二方面，本发明实施例提供了一种语音同步的装置，该装置包括：第一生成单元、采样单元、第二生成单元、计数单元和确定单元，其中，
所述第一生成单元，用于将集成电路内置音频I2S总线中的声道指示信号作为时钟同步信号；
所述采样单元，用于对物理层获取的语音帧信号进行采样得到帧中断信号；
所述第二生成单元，用于根据所述帧中断信号及预设的参数生成第一中断信号；
所述计数单元，用于通过两个计数器分别按照预设的计数规则对所述时钟 同步信号的周期进行计数；其中，第一计数器的计数规则为：按照第一预设数目对所述时钟同步信号的周期进行循环计数，并且在所述第一中断信号的生成时刻进行清零并重新开始计数；第二计数器的计数规则为：在第二中断信号的生成时刻进行清零并重新计数；
所述第二生成单元，还用于在所述第一计数器的计数数目为第二预设数目时，生成所述第二中断信号；
所述确定单元，用于在所述第一计数器的计数数目为第二预设数目时，记录所述第二计数器当前的第一计数数目，并且根据所述第一计数数目与第二计数数目之间的差值和预设的门限确定通过直接内存访问DMA进行搬移的语音样本的数据长度；其中，所述第二计数数目为所述第二计数器在前一次第二中断信号生成时所记录的计数数目。
在上述方案中，所述采样单元，包括两级D触发器和一个与门逻辑计算单元，其中，
将所述时钟同步信号作为所述两级D触发器的CP输入信号；
将所述语音帧信号作为所述两级D触发器中第一级D触发器的D输入信号；
将所述第一级D触发器的输出信号作为所述两级D触发器中第二级D触发器的D输入信号；
将所述第二级D触发器的输出信号的反向信号以及所述第一级D触发器的输出信号作为所述与门逻辑计算单元的输入信号，则所述与门逻辑计算单元的输出信号为所述帧中断信号。
在上述方案中，所述第二生成单元，具体用于：
在第一使能信号为高时，通过帧计数器对所述帧中断信号进行计数；以及，
所述帧计数器的计数达到传输时间间隔偏移TTI_OFFSET后清零；并以TTI_PERIOD为周期对所述帧中断信号进行循环计数；以及，
每当所述帧计数器清零时，所述第一中断信号产生一个宽度为一个时钟同步信号周期长度的脉冲。
在上述方案中，所述第二生成单元，具体用于：当所述第一计数器的计数数目达到所述第二预设数目时，所述第二中断信号产生一个宽度为一个时钟同步信号周期长度的脉冲。
在上述方案中，所述确定单元，具体用于：
将当前的第一计数数目保存至第一变量sw_rt_sample_cnt_reg_cur；将所述第二中断信号在上一次产生一个宽度为时钟同步信号周期长度的脉冲时记录的第二计数数目保存至第二变量sw_rt_sample_cnt_reg_last；以及，
通过所述第一变量和所述第二变量的差值sw_rt_sample_cnt_reg_diff与预设的门限值进行比较：
若所述差值sw_rt_sample_cnt_reg_diff大于所述预设的门限值，则通过DMA进行搬移的语音样本的数据长度为160+sw_rt_sample_cnt_reg_diff；
若所述差值sw_rt_sample_cnt_reg_diff不大于所述预设的门限值，则通过DMA进行搬移的语音样本的数据长度为160；
其中，所述差值sw_rt_sample_cnt_reg_diff通过下式计算获得：
sw_rt_sample_cnt_reg_diff＝sw_rt_sample_cnt_reg_cur-sw_rt_sample_cnt_reg_last。
本发明实施例提供了一种语音同步的方法和装置，结合了硬件与软件两个方面根据声道指示信号和帧信号来产生相应的中断，并按照产生的中断进行同步，能够提高语音同步处理的性能及速率。
附图说明
图1为本发明实施例提供的一种语音同步的方法流程示意图；
图2为本发明实施例提供的一种电路结构图；
图3为本发明实施例提供的一种时序波形图；
图4为本发明实施例提供的另一种时序波形图；
图5为本发明实施例提供的又一种时序波形图；
图6为本发明实施例提供的再一种时序波形图；
图7为本发明实施例提供的一种语音同步的装置结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。
参见图1，其示出了本发明实施例提供的一种语音同步的方法，该方法可以包括：
S101：将集成电路内置音频(I2S，Inter—IC Sound)总线中的声道指示信号作为时钟同步信号；
在本实施例中，可以从任意一路I2S中的声道指示信号WS作为时钟同步信号，该时钟同步信号用clk_voice_sync表示。
S102：对物理层获取的语音帧信号进行采样得到帧中断信号；
可以理解的，由于通信制式的不同，可以在多模终端中根据不同通信制式的物理层协议的区别对各通信制式对应的语音帧信号进行采样，从而能够得到各通信制式所对应的帧中断信号，在本实施例中，列举而非限定的，不同的通信制式可以包括：GSM，WCDMA，CDMA2000/EVDO，TD-SCDMA以及LTE和LTE-A等。对应这些不同的通信制式，帧中断信号也各不相同，本实施例中的帧中断信号用frame_int表示，语音帧信号可以用frame_int_4k表示。
另外，本发明实施例是对物理层获取的语音帧信号进行相应的处理，因此，本发明实施例的过程可以在上行或下行帧处理时进行实施，这样从I2S接收的语音样本就可以通过DMA进行搬移，减少了内核响应中断的次数也就减少了内核负载。可以理解地，本实施例中的语音帧信号既可以是上行帧，也可以是下行帧，本发明实施例对此不做赘述。
示例性地，在本实施例中，对物理层获取的语音帧信号进行采样得到帧中断信号，可以通过图2所示的电路图进行表示，具体可以包括：
将时钟同步信号clk_voice_sync作为两级D触发器的CP输入信号；
将语音帧信号frame_int_4k作为第一级D触发器的D输入信号；
将第一级D触发器输出信号作为第二级D触发器的D输入信号；
将第二级D触发器输出信号的反向信号以及第一级D触发器输出信号进行逻辑与运算，得到帧中断信号frame_int。
S103：根据帧中断信号及预设的参数生成第一中断信号；
示例性地，在本实施例中，第一中断信号用voice_sync_int表示，该第一中断信号是一种周期性脉冲中断信号，其脉冲宽度为一个clk_voice_sync周期，间隔为传输时间间隔(TTI_PERIOD，Transmission Time Interval period)，比如，GSM模式下的TTI_PERIOD为60ms，LTE/WCDMA/TD-CDMA模式下的TTI_PERIOD为20ms。
具体地，如图3所示的时序波形图，根据帧中断信号及预设的参数生成第一中断信号，包括：
在第一使能信号voice_sync_en为高时，通过帧计数器nt_frm_cnt对帧中断信号frame_int进行计数；具体地，每经过一个帧中断信号frame_int，帧计数器nt_frm_cnt加1；
帧计数器nt_frm_cnt的计数达到传输时间间隔偏移(TTI_OFFSET，Transmission Time Interval offset)后清零；并以TTI_PERIOD为周期对帧中断信号frame_int进行循环计数；
第一中断信号voice_sync_int在帧计数器nt_frm_cnt的计数达到TTI_OFFSET后产生第一个脉冲，然后以TTI_PERIOD为周期产生剩余的脉冲；也就是说，每当帧计数器nt_frm_cnt清零时，第一中断信号产生一个宽度为一个clk_voice_sync周期长度的脉冲。
S104：通过两个计数器分别按照预设的计数规则对时钟同步信号的周期进行计数；其中，第一计数器的计数规则为：按照第一预设数目对时钟同步信号的周期进行循环计数，并且在第一中断信号的生成时刻进行清零并重新开始计数；第二计数器的计数规则为：在第二中断信号的生成时刻进行清零并重新计数；
在本实施例中，第一预设数目用M表示，第一计数器可以用nt_sample_cnt表示，第二计数器可以用rt_sample_cnt表示。
对于第一计数器nt_sample_cnt来说，如图4中的虚线对应所示，当nt_sample_cnt对时钟同步信号的周期从0计数到M-1时，nt_sample_cnt进行清零并重新计数；当第一中断信号voice_sync_int的生成时刻，nt_sample_cnt也进行清零并重新计数。
而第二计数器rt_sample_cnt并不需要进行循环计数，清零仅与第二中断信号voice_time_int的生成时刻有关，因此，rt_sample_cnt拥有比nt_sample_cnt更多的自由度。如图5所示，当rt_sample_cnt计数到N时，第二中断信号voice_time_int生成，此时rt_sample_cnt清零并重新计数；当rt_sample_cnt计数到M时，第二中断信号voice_time_int生成，此时rt_sample_cnt清零并重新计数。
S105：在第一计数器的计数数目为第二预设数目时生成第二中断信号，并记录第二计数器当前的第一计数数目，并且根据第一计数数目与第二计数数目之间的差值和预设的门限确定通过直接内存访问(DMA，Direct Memory Access)进行搬移的语音样本的数据长度；
其中，第二计数数目为第二计数器在前一次第二中断信号生成时所记录的计数数目。
需要说明的是，上述S101至S104的过程可以通过硬件器件进行完成；而本步骤则可以通过软件来进行实现。在本步骤中，如图6所示，在图6所示的时序波形图中，当第一计数器nt_sample_cnt的计数数目达到第二预设数目A时，第二中断信号voice_time_int产生一个宽度为一个clk_voice_sync周期长度的脉冲。
可以理解的，本实施例中第二预设数目A可以设置为60，但由于时钟偏差，第二预设数目A也不能选择的太小，以防止在TTI语音帧的边界产生中断，通常第二预设数目A不小于10。第二预设数目的设置可以使得第二中断信号在一个TTI_PERIOD内最多能产生4个脉冲中断，并且产生时刻均可配置，因此，以语音帧信号为例，从20ms响应160次中断减为1次，这样极大的减少了处理器内核的负载。
当第二中断信号产生一个宽度为一个clk_voice_sync周期长度的脉冲时，不仅在硬件方面会引起第二计数器rt_sample_cnt清零并重新计数以外，还会使处理器内核，如ARM内核对第二计数器当前的第一计数数目进行记录，也就是将第二计数器清零前的计数数目进行记录；优选地，在具体实施的过程中，可以将当前的第一计数数目保存至第一变量sw_rt_sample_cnt_reg_cur；将第二中断信号在上一次产生一个宽度为clk_voice_sync周期长度的脉冲时记录的第二计数数目保存至第二变量sw_rt_sample_cnt_reg_last；通过第一变量和第二变量的差值sw_rt_sample_cnt_reg_diff与预设的门限值进行比较：
若差值sw_rt_sample_cnt_reg_diff大于预设的门限值，则通过DMA进行搬移的语音样本的数据长度为160+sw_rt_sample_cnt_reg_diff；
若差值sw_rt_sample_cnt_reg_diff不大于预设的门限值，则通过DMA进行搬移的语音样本的数据长度为160。
可以理解地，差值sw_rt_sample_cnt_reg_diff可以通过下式计算获得：
sw_rt_sample_cnt_reg_diff＝sw_rt_sample_cnt_reg_cur-sw_rt_sample_cnt_reg_last
需要说明的是，当本地时钟和网络时钟同步时，20ms的语音帧数据进行DMA搬移所需要搬移的数据长度为160。在确定通过DMA进行搬移的语音样本的数据长度之后，在下一个DMA中断到来时，根据确定得到的数据长度进行DMA搬运，从而能够使得本地时钟与网络时钟之间实现同步。
本发明实施例提供了一种语音同步的方法，结合了硬件与软件两个方面根据声道指示信号和帧信号来产生相应的中断，并按照产生的中断进行同步，能够提高语音同步处理的性能及速率。
基于前述实施例相同的技术构思，参见图7，其示出了本发明实施例提供的一种语音同步的装置70，该装置70包括：第一生成单元701、采样单元702、第二生成单元703、计数单元704和确定单元705，其中，
第一生成单元701，用于将集成电路内置音频I2S总线中的声道指示信号作为时钟同步信号；
采样单元702，用于对物理层获取的语音帧信号进行采样得到帧中断信号；
第二生成单元703，用于根据帧中断信号及预设的参数生成第一中断信号；
计数单元704，用于通过两个计数器分别按照预设的计数规则对时钟同步信号的周期进行计数；其中，第一计数器的计数规则为：按照第一预设数目对时钟同步信号的周期进行循环计数，并且在第一中断信号的生成时刻进行清零并重新开始计数；第二计数器的计数规则为：在第二中断信号的生成时刻进行清零并重新计数；
第二生成单元703，还用于在第一计数器的计数数目为第二预设数目时，生成第二中断信号；
确定单元705，用于在第一计数器的计数数目为第二预设数目时，记录第二计数器当前的第一计数数目，并且根据第一计数数目与第二计数数目之间的差值和预设的门限确定通过直接内存访问DMA进行搬移的语音样本的数据长度；其中，第二计数数目为第二计数器在前一次第二中断信号生成时所记录的计数数目。
在上述实施例中，采样单元702，包括两级D触发器和一个与门逻辑计算单元，其中，
将时钟同步信号作为两级D触发器的CP输入信号；
将语音帧信号作为两级D触发器中第一级D触发器的D输入信号；
将第一级D触发器的输出信号作为两级D触发器中第二级D触发器的D输入信号；
将第二级D触发器的输出信号的反向信号以及第一级D触发器的输出信号作为与门逻辑计算单元的输入信号，则与门逻辑计算单元的输出信号为帧中断信号。
在上述实施例中，第二生成单元703，具体用于：
在第一使能信号为高时，通过帧计数器对帧中断信号进行计数；以及，
帧计数器的计数达到传输时间间隔偏移TTI_OFFSET后清零；并以TTI_PERIOD为周期对帧中断信号进行循环计数；以及，
每当帧计数器清零时，第一中断信号产生一个宽度为一个时钟同步信号周 期长度的脉冲。
在上述实施例中，第二生成单元703，具体用于：当第一计数器的计数数目达到第二预设数目时，第二中断信号产生一个宽度为一个时钟同步信号周期长度的脉冲。
在上述实施例中，确定单元705，具体用于：
将当前的第一计数数目保存至第一变量sw_rt_sample_cnt_reg_cur；将第二中断信号在上一次产生一个宽度为时钟同步信号周期长度的脉冲时记录的第二计数数目保存至第二变量sw_rt_sample_cnt_reg_last；以及，
通过第一变量和第二变量的差值sw_rt_sample_cnt_reg_diff与预设的门限值进行比较：
若差值sw_rt_sample_cnt_reg_diff大于预设的门限值，则通过DMA进行搬移的语音样本的数据长度为160+sw_rt_sample_cnt_reg_diff；
若差值sw_rt_sample_cnt_reg_diff不大于预设的门限值，则通过DMA进行搬移的语音样本的数据长度为160；
其中，差值sw_rt_sample_cnt_reg_diff通过下式计算获得：
sw_rt_sample_cnt_reg_diff＝sw_rt_sample_cnt_reg_cur-sw_rt_sample_cnt_reg_last。
可以理解地，上述功能单元结构中，第一生成单元701、采样单元702、第二生成单元703和计数单元704可以根据图2至图6所示的时序波形图通过硬件器件进行完成；而确定单元705则可以通过软件来进行实现。
本发明实施例提供了一种语音同步的装置70，结合了硬件与软件两个方面根据声道指示信号和帧信号来产生相应的中断，并按照产生的中断进行同步，能够提高语音同步处理的性能及速率。
本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用硬件实施例、软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器和光学存储 器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
以上，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。
工业实用性
本发明实施例公开了一种语音同步的方法和装置，能够结合硬件与软件两个方面根据声道指示信号和帧信号来产生相应的中断，并按照产生的中断进行同步，能够提高语音同步处理的性能及速率。

Claims (10)

  1. 一种语音同步的方法，所述方法包括：
    将集成电路内置音频I2S总线中的声道指示信号作为时钟同步信号；
    对物理层获取的语音帧信号进行采样得到帧中断信号，并根据所述帧中断信号及预设的参数生成第一中断信号；
    通过两个计数器分别按照预设的计数规则对所述时钟同步信号的周期进行计数；其中，第一计数器的计数规则为：按照第一预设数目对所述时钟同步信号的周期进行循环计数，并且在所述第一中断信号的生成时刻进行清零并重新开始计数；第二计数器的计数规则为：在第二中断信号的生成时刻进行清零并重新计数；
    在所述第一计数器的计数数目为第二预设数目时生成所述第二中断信号，并记录所述第二计数器当前的第一计数数目，并且根据所述第一计数数目与第二计数数目之间的差值和预设的门限确定通过直接内存访问DMA进行搬移的语音样本的数据长度；其中，所述第二计数数目为所述第二计数器在前一次第二中断信号生成时所记录的计数数目。
  2. 根据权利要求1所述的方法，其中，所述对物理层获取的语音帧信号进行采样得到帧中断信号，包括：
    将所述时钟同步信号作为两级D触发器的CP输入信号；
    将所述语音帧信号作为第一级D触发器的D输入信号；
    将所述第一级D触发器的输出信号作为第二级D触发器的D输入信号；
    将所述第二级D触发器的输出信号的反向信号以及所述第一级D触发器的输出信号进行逻辑与运算，得到所述帧中断信号。
  3. 根据权利要求1所述的方法，其中，所述根据帧中断信号及预设的参数生成第一中断信号，包括：
    在第一使能信号为高时，通过帧计数器对所述帧中断信号进行计数；
    所述帧计数器的计数达到传输时间间隔偏移TTI_OFFSET后清零；并以 TTI_PERIOD为周期对所述帧中断信号进行循环计数；
    每当所述帧计数器清零时，所述第一中断信号产生一个宽度为一个时钟同步信号周期长度的脉冲。
  4. 根据权利要求1所述的方法，其中，所述在第一计数器的计数数目为第二预设数目时生成第二中断信号，包括：
    当所述第一计数器的计数数目达到所述第二预设数目时，所述第二中断信号产生一个宽度为一个时钟同步信号周期长度的脉冲。
  5. 根据权利要求1所述的方法，其中，所述根据所述第一计数数目与第二计数数目之间的差值和预设的门限确定通过直接内存访问DMA进行搬移的语音样本的数据长度，包括：
    将当前的第一计数数目保存至第一变量sw_rt_sample_cnt_reg_cur；将所述第二中断信号在上一次产生一个宽度为时钟同步信号周期长度的脉冲时记录的第二计数数目保存至第二变量sw_rt_sample_cnt_reg_last；
    通过所述第一变量和所述第二变量的差值sw_rt_sample_cnt_reg_diff与预设的门限值进行比较：
    若所述差值sw_rt_sample_cnt_reg_diff大于所述预设的门限值，则通过DMA进行搬移的语音样本的数据长度为160+sw_rt_sample_cnt_reg_diff；
    若所述差值sw_rt_sample_cnt_reg_diff不大于所述预设的门限值，则通过DMA进行搬移的语音样本的数据长度为160；
    其中，所述差值sw_rt_sample_cnt_reg_diff通过下式计算获得：
    sw_rt_sample_cnt_reg_diff＝sw_rt_sample_cnt_reg_cur-sw_rt_sample_cnt_reg_last。
  6. 一种语音同步的装置，所述装置包括：第一生成单元、采样单元、第二生成单元、计数单元和确定单元，其中，
    所述第一生成单元，配置为将集成电路内置音频I2S总线中的声道指示信号作为时钟同步信号；
    所述采样单元，配置为对物理层获取的语音帧信号进行采样得到帧中断信 号；
    所述第二生成单元，配置为根据所述帧中断信号及预设的参数生成第一中断信号；
    所述计数单元，配置为通过两个计数器分别按照预设的计数规则对所述时钟同步信号的周期进行计数；其中，第一计数器的计数规则为：按照第一预设数目对所述时钟同步信号的周期进行循环计数，并且在所述第一中断信号的生成时刻进行清零并重新开始计数；第二计数器的计数规则为：在第二中断信号的生成时刻进行清零并重新计数；
    所述第二生成单元，配置为在所述第一计数器的计数数目为第二预设数目时，生成所述第二中断信号；
    所述确定单元，配置为在所述第一计数器的计数数目为第二预设数目时，记录所述第二计数器当前的第一计数数目，并且根据所述第一计数数目与第二计数数目之间的差值和预设的门限确定通过直接内存访问DMA进行搬移的语音样本的数据长度；其中，所述第二计数数目为所述第二计数器在前一次第二中断信号生成时所记录的计数数目。
  7. 根据权利要求6所述的装置，其中，所述采样单元，配置为包括两级D触发器和一个与门逻辑计算单元，其中，
    将所述时钟同步信号作为所述两级D触发器的CP输入信号；
    将所述语音帧信号作为所述两级D触发器中第一级D触发器的D输入信号；
    将所述第一级D触发器的输出信号作为所述两级D触发器中第二级D触发器的D输入信号；
    将所述第二级D触发器的输出信号的反向信号以及所述第一级D触发器的输出信号作为所述与门逻辑计算单元的输入信号，则所述与门逻辑计算单元的输出信号为所述帧中断信号。
  8. 根据权利要求6所述的装置，其中，所述第二生成单元，配置为在第一使能信号为高时，通过帧计数器对所述帧中断信号进行计数；以及，
    所述帧计数器的计数达到传输时间间隔偏移TTI_OFFSET后清零；并以TTI_PERIOD为周期对所述帧中断信号进行循环计数；以及，
    每当所述帧计数器清零时，所述第一中断信号产生一个宽度为一个时钟同步信号周期长度的脉冲。
  9. 根据权利要求6所述的装置，其中，所述第二生成单元，配置为当所述第一计数器的计数数目达到所述第二预设数目时，所述第二中断信号产生一个宽度为一个时钟同步信号周期长度的脉冲。
  10. 根据权利要求6所述的装置，其中，所述确定单元，配置为将当前的第一计数数目保存至第一变量sw_rt_sample_cnt_reg_cur；将所述第二中断信号在上一次产生一个宽度为时钟同步信号周期长度的脉冲时记录的第二计数数目保存至第二变量sw_rt_sample_cnt_reg_last；以及，
    通过所述第一变量和所述第二变量的差值sw_rt_sample_cnt_reg_diff与预设的门限值进行比较：
    若所述差值sw_rt_sample_cnt_reg_diff大于所述预设的门限值，则通过DMA进行搬移的语音样本的数据长度为160+sw_rt_sample_cnt_reg_diff；
    若所述差值sw_rt_sample_cnt_reg_diff不大于所述预设的门限值，则通过DMA进行搬移的语音样本的数据长度为160；
    其中，所述差值sw_rt_sample_cnt_reg_diff通过下式计算获得：
    sw_rt_sample_cnt_reg_diff＝sw_rt_sample_cnt_reg_cur-sw_rt_sample_cnt_reg_last。
PCT/CN2015/087957 2015-05-18 2015-08-24 一种语音同步的方法和装置 WO2016183955A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201510253248.3 2015-05-18
CN201510253248.3A CN106301644B (zh) 2015-05-18 2015-05-18 一种语音同步的方法和装置

Publications (1)

Publication Number Publication Date
WO2016183955A1 true WO2016183955A1 (zh) 2016-11-24

Family

ID=57319265

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2015/087957 WO2016183955A1 (zh) 2015-05-18 2015-08-24 一种语音同步的方法和装置

Country Status (2)

Country Link
CN (1) CN106301644B (zh)
WO (1) WO2016183955A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106612168A (zh) * 2016-12-23 2017-05-03 中国电子科技集团公司第三十研究所 一种基于pcm编码特征的语音失步检测方法
CN112737568A (zh) * 2020-12-15 2021-04-30 航宇救生装备有限公司 一种多板信号采集和同步输出的方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115883049B (zh) * 2022-11-30 2023-07-18 深圳市云天数字能源有限公司 信号同步方法及装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1337138A (zh) * 1999-01-19 2002-02-20 西门子公司 计算机网络的时间同步方法和具有时间同步的计算机网络
US6587958B1 (en) * 1999-06-22 2003-07-01 Microsoft Corporation Event timer
US6856615B1 (en) * 2000-08-11 2005-02-15 Occam Networks Stratum traceable clock driver for voice dejittering and control
EP1312179B1 (en) * 2000-08-17 2012-12-05 Broadcom Corporation Method and system for transmitting isochronous voice in a wireless network
CN103634096A (zh) * 2013-11-27 2014-03-12 华为技术有限公司 一种时钟同步方法和装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5555287A (en) * 1992-07-21 1996-09-10 Advanced Micro Devices, Inc. Integrated circuit and cordless telephone using the integrated circuit
JP2005136572A (ja) * 2003-10-29 2005-05-26 Renesas Technology Corp 無線通信用半導体集積回路およびデータ処理用半導体集積回路並びに携帯端末
US8412975B2 (en) * 2007-05-15 2013-04-02 Chronologic Pty. Ltd. USB based synchronization and timing system
WO2010020015A1 (en) * 2008-08-21 2010-02-25 Chronologic Pty Ltd Synchronisation and timing method and apparatus

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1337138A (zh) * 1999-01-19 2002-02-20 西门子公司 计算机网络的时间同步方法和具有时间同步的计算机网络
US6587958B1 (en) * 1999-06-22 2003-07-01 Microsoft Corporation Event timer
US6856615B1 (en) * 2000-08-11 2005-02-15 Occam Networks Stratum traceable clock driver for voice dejittering and control
EP1312179B1 (en) * 2000-08-17 2012-12-05 Broadcom Corporation Method and system for transmitting isochronous voice in a wireless network
CN103634096A (zh) * 2013-11-27 2014-03-12 华为技术有限公司 一种时钟同步方法和装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106612168A (zh) * 2016-12-23 2017-05-03 中国电子科技集团公司第三十研究所 一种基于pcm编码特征的语音失步检测方法
CN106612168B (zh) * 2016-12-23 2019-07-16 中国电子科技集团公司第三十研究所 一种基于pcm编码特征的语音失步检测方法
CN112737568A (zh) * 2020-12-15 2021-04-30 航宇救生装备有限公司 一种多板信号采集和同步输出的方法
CN112737568B (zh) * 2020-12-15 2024-02-13 航宇救生装备有限公司 一种多板信号采集和同步输出的方法

Also Published As

Publication number Publication date
CN106301644B (zh) 2018-03-30
CN106301644A (zh) 2017-01-04

Similar Documents

Publication Publication Date Title
CN107801080A (zh) 一种音视频同步方法、装置及设备
US9454212B1 (en) Wakeup detector
CN111510237B (zh) 修改时钟信号的控制器和方法、同步装置
CN105677482B (zh) 一种频率调节方法及电子设备
EP3125430B1 (en) Double sampling state retention flip-flop
WO2016183955A1 (zh) 一种语音同步的方法和装置
WO2015176475A1 (zh) Fifo数据缓存器及其进行时延控制的方法、计算机存储介质
CN106304317A (zh) 睡眠唤醒定时偏差的补偿方法及电子设备
AU2017377949B2 (en) Clock gating enable generation
WO2018214856A1 (zh) 一种数据处理的方法和设备
WO2017215373A1 (zh) 输出时钟生成方法及装置
CN106533598B (zh) 事件之间的发生时间差的估计电路和方法、计算机可读存储介质
JP2017519302A (ja) 共有バスシステム内で非同期マスタデバイス基準クロックを使用して組合せバスクロック信号を生成すること、ならびに関連する方法、デバイス、およびコンピュータ可読媒体
US10014072B2 (en) Diagnosis method for diagnosing memory, transmission apparatus, and computer-readable recording medium
CN205247370U (zh) 随机数生成装置
CN111026810B (zh) 数据同步方法、装置及存储介质
JP2013115529A (ja) クロック分周装置
CN107995681B (zh) 一种无线传感网时间同步方法及装置
JP2005292375A (ja) オーディオ再生装置およびクロック周波数制御方法
US20130166269A1 (en) Simulation apparatus, simulation method, and recording medium
TW202121187A (zh) 感測器輸出樣本之同步
CN105049173A (zh) 异步装置的同步方法
CN116541333A (zh) 慢时钟域到快时钟域数据同步方法及数据同步系统
JP5258039B2 (ja) インタフェース回路およびクロック／データ供給方法
CN115658573A (zh) 一种通过流设备接口实现外设的高效快速操作的方法和系统

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15892333

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15892333

Country of ref document: EP

Kind code of ref document: A1