WO2016182080A1 - 真空チャネルトランジスタおよびその製造方法 - Google Patents

真空チャネルトランジスタおよびその製造方法 Download PDF

Info

Publication number
WO2016182080A1
WO2016182080A1 PCT/JP2016/064390 JP2016064390W WO2016182080A1 WO 2016182080 A1 WO2016182080 A1 WO 2016182080A1 JP 2016064390 W JP2016064390 W JP 2016064390W WO 2016182080 A1 WO2016182080 A1 WO 2016182080A1
Authority
WO
WIPO (PCT)
Prior art keywords
channel transistor
vacuum channel
semiconductor
electrode
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2016/064390
Other languages
English (en)
French (fr)
Inventor
横川　俊哉
篤志 真田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaguchi University NUC
Original Assignee
Yamaguchi University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaguchi University NUC filed Critical Yamaguchi University NUC
Priority to JP2017518012A priority Critical patent/JP6341551B2/ja
Publication of WO2016182080A1 publication Critical patent/WO2016182080A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J19/00—Details of vacuum tubes of the types covered by group H01J21/00
    • H01J19/02—Electron-emitting electrodes; Cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J21/00—Vacuum tubes
    • H01J21/02—Tubes with a single discharge path
    • H01J21/06—Tubes with a single discharge path having electrostatic control means only
    • H01J21/10—Tubes with a single discharge path having electrostatic control means only with one or more immovable internal control electrodes, e.g. triode, pentode, octode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor

Definitions

  • the present invention relates to a vacuum channel transistor, which is a semiconductor device using a gallium nitride-aluminum nitride mixed crystal semiconductor, and a method for manufacturing the same, and more particularly, using a nitride-based semiconductor having a low electron affinity to reduce power consumption and voltage.
  • the present invention relates to a vacuum channel transistor that can be driven and can operate in a frequency range of 1 THz to 10 THz and a method of manufacturing the same.
  • an electromagnetic wave having a frequency of 100 GHz to 10 THz is sometimes referred to as a terahertz wave.
  • the terahertz wave is an electromagnetic wave having a frequency of 1 THz to 10 THz.
  • Non-Patent Document 1 describes a field effect transistor having a structure in which electrons as carriers travel in a channel in a vacuum space.
  • the upper limit of the operating speed depends on the electron saturation speed determined by the semiconductor material.
  • there is no saturation speed in the speed of electrons traveling in vacuum and it is theoretically possible to accelerate the electrons to near the speed of light.
  • Non-Patent Document 1 When the minimum voltage at which a current starts to flow when a voltage is applied between the source and drain is called a threshold voltage, the vacuum channel transistor of Non-Patent Document 1 requires a threshold voltage of about 10 V. The value of is relatively large. This indicates that the efficiency of electron emission at the source is not yet sufficient.
  • Non-Patent Document 1 is a device based on silicon (silicon), and both source and drain electrodes are also made of silicon.
  • x be the ratio of aluminum nitride in the gallium nitride-aluminum nitride mixed crystal semiconductor.
  • the ratio x is the ratio of the number of aluminum nitride molecules to the whole, and 0 ⁇ x ⁇ 1.
  • this mixed crystal semiconductor can be expressed as Al x Ga 1-x N.
  • the mixed crystal semiconductor is gallium nitride and has an electron affinity of about 3.3 eV, which is a positive electron affinity.
  • the aluminum nitride ratio x increases, the electron affinity decreases.
  • the ratio x is about 0.65, the electron affinity of the mixed crystal semiconductor is almost zero.
  • the electron affinity is negative.
  • Patent Document 1 An electronic device using such a gallium nitride-aluminum nitride mixed crystal semiconductor is disclosed in Patent Document 1 below.
  • a gallium nitride-aluminum nitride mixed crystal semiconductor is used as a surface layer of an electrode, and a substance having an electron affinity of 0 or negative is used as an electrode material to improve the efficiency of electron emission.
  • An electronic device is described.
  • Non-Patent Document 1 As described above, the realization of an electronic device capable of performing generation and signal processing of electromagnetic waves in the terahertz wave region where many applications are expected is awaited. Although it was expected that a terahertz wave electromagnetic wave could be generated by a vacuum channel transistor as shown in Non-Patent Document 1, the vacuum channel transistor according to Non-Patent Document 1 still exceeds the 1 THz wall. Not done.
  • Non-Patent Document 1 In an electronic device using a silicon electrode as in Non-Patent Document 1, since the electron affinity of silicon is large, the threshold voltage for electron emission must be increased. As a result, the threshold voltage of the electronic device increases and the efficiency of electron emission also decreases. This is a major technical obstacle for realizing a vacuum channel transistor operable in the terahertz wave region.
  • the present invention relates to a semiconductor device and a vacuum channel transistor that use a gallium nitride-aluminum nitride mixed crystal semiconductor and improve the electron emission efficiency and reduce the threshold voltage for electron emission.
  • An object is to provide a transistor.
  • Another object of the present invention is to provide a method for manufacturing such a vacuum channel transistor.
  • a semiconductor device of the present invention has an electrode made of a wurtzite structure crystal of a gallium nitride-aluminum nitride mixed crystal semiconductor, and the electrode has a main electron emission direction and a crystal structure. Are arranged so that the angle formed with the c-axis direction is 30 degrees or less.
  • the electrode is arranged so that a main electron emission direction is a c-axis direction of the crystal structure.
  • the electrode is preferably made of a gallium nitride-aluminum nitride mixed crystal semiconductor in which aluminum nitride has a total number ratio of 0.65 or more.
  • the vacuum channel transistor of the present invention includes a conductor substrate that forms a gate electrode, an insulating layer made of an insulator formed on the conductor substrate, a source electrode formed on the insulating layer, and the insulating And a drain electrode provided on the layer so as to face the source electrode.
  • the source electrode is made of a wurtzite structure crystal of a gallium nitride-aluminum nitride mixed crystal semiconductor, and the angle formed between the main electron emission direction and the c-axis direction of the crystal structure is 30 degrees or less. It is arranged to become.
  • the source electrode is preferably arranged so that the main electron emission direction is the c-axis direction of the crystal structure.
  • the source electrode is preferably made of a gallium nitride-aluminum nitride mixed crystal semiconductor in which aluminum nitride has a total molecular weight ratio of 0.65 or more.
  • the conductor substrate is preferably made of n-type silicon
  • the insulating layer is preferably a silicon dioxide layer formed on the surface of the n-type silicon substrate.
  • the source electrode is preferably connected to a metal electrode for energizing the source electrode.
  • a gallium nitride-aluminum nitride mixed crystal semiconductor is formed between the source electrode and the metal electrode, and the proportion of aluminum nitride increases from the metal electrode side toward the source electrode side.
  • a bonding layer can be formed.
  • a contact layer made of gallium nitride can be formed between the metal electrode and the coupling layer.
  • the method for manufacturing a vacuum channel transistor of the present invention comprises growing a semiconductor layer made of a gallium nitride-aluminum nitride mixed crystal semiconductor on a substrate made of a gallium nitride wurtzite structure crystal and having an m-plane surface.
  • the source electrode and the drain electrode have an angle formed between a main electron emission direction and a c-axis direction of the crystal structure of the semiconductor layer of 30 degrees or less. It is preferable that it is formed.
  • the source electrode and the drain electrode are formed such that a main electron emission direction is a c-axis direction of the crystal structure of the semiconductor layer. Is preferred.
  • the vacuum channel transistor as the semiconductor device of the present invention uses a gallium nitride-aluminum nitride mixed crystal semiconductor, and the main electron emission direction at the source electrode is the c-axis direction of the crystal structure, so that the electron emission efficiency is maximized.
  • the threshold voltage for electron emission can be remarkably reduced.
  • the operating speed of the vacuum channel transistor can be greatly improved, and operation within a frequency range of 1 THz to 10 THz is also possible.
  • the vacuum channel transistor of the present invention can achieve a significant reduction in power consumption.
  • FIG. 1 is a schematic diagram showing a crystal structure of gallium nitride (GaN).
  • FIG. 2 is a diagram showing each axial direction in the crystal structure.
  • FIG. 3 is a diagram schematically showing a cross-sectional structure of a vacuum channel transistor 1 which is a semiconductor element of the present invention.
  • FIG. 4 is a plan view of the vacuum channel transistor 1 as viewed from above.
  • FIG. 5 is a graph comparing the characteristics of the vacuum channel transistor 1 of the present invention and a conventional device.
  • FIG. 6 is a graph showing a comparison of device characteristics when the electron emission direction is the c-axis direction and the m-axis direction.
  • FIG. 7 is a diagram showing each step of the manufacturing method of the vacuum channel transistor 1 of the present invention.
  • FIG. 1 is a schematic diagram showing a crystal structure of gallium nitride (GaN).
  • FIG. 2 is a diagram showing each axial direction in the crystal structure.
  • FIG. 3 is a diagram
  • FIG. 8 is a diagram showing each step of the manufacturing method of the vacuum channel transistor 1.
  • FIG. 9 is a diagram showing each step of the manufacturing method of the vacuum channel transistor 1.
  • FIG. 10 is a diagram showing each step of the manufacturing method of the vacuum channel transistor 1.
  • FIG. 11 is a diagram showing each step of the manufacturing method of the vacuum channel transistor 1.
  • FIG. 12 is a cross-sectional view showing the configuration of another form of vacuum channel transistor 1a.
  • FIG. 13 is a cross-sectional view showing the configuration of another form of vacuum channel transistor 1b.
  • FIG. 1 is a schematic view showing a crystal structure of gallium nitride (GaN) which is a basic material of a semiconductor element of the present invention.
  • GaN gallium nitride
  • AlN aluminum nitride
  • FIG. 1 shows a unit cell of gallium nitride in a wurtzite crystal.
  • White spheres represent nitrogen atoms (N), and hatched spheres represent gallium atoms (Ga).
  • FIG. 1 represents the crystal structure of aluminum nitride (AlN). If some of the gallium atoms having the crystal structure shown in FIG. 1 are replaced with aluminum atoms (Al), the crystal body becomes a gallium nitride-aluminum nitride mixed crystal body.
  • the semiconductor element of the present invention is based on a gallium nitride-aluminum nitride mixed crystal semiconductor having a wurtzite crystal structure.
  • This gallium nitride-aluminum nitride mixed crystal semiconductor can be expressed as Al x Ga 1-x N, where x is the ratio of the number of aluminum nitride molecules to the entire mixed crystal.
  • x in the ratio x is in the range of 0 ⁇ x ⁇ 1.
  • the ratio x can also be said to be the ratio of the number of aluminum atoms to the total number of atoms of gallium and aluminum.
  • This mixed crystal semiconductor Al x Ga 1-x N becomes gallium nitride when the ratio x is 0, and has a positive electron affinity of about 3.3 eV.
  • the electron affinity decreases as the proportion x of aluminum nitride in the mixed crystal semiconductor increases.
  • the ratio x is about 0.65, the electron affinity of the mixed crystal semiconductor is almost zero.
  • the electron affinity is negative.
  • FIG. 2 is a diagram illustrating basic vectors in a unit cell of a crystal structure.
  • the unit cell of the wurtzite crystal structure shown in FIG. 1 has a regular hexagonal column shape, and FIG. 2 shows the regular hexagonal column of the unit cell.
  • a basic vector in the direction of the central axis of a regular hexagonal prism that is a unit cell is defined as a vector c.
  • the direction of vector c is the c-axis direction.
  • Vectors from the central axis of the regular hexagonal column to the three vertices of the regular hexagon are designated as vector a 1 , vector a 2 , and vector a 3 , respectively. Note that every other three vertices of the regular hexagon are selected as shown.
  • the direction and plane in the crystal structure can be represented by these four basic vectors a 1 , a 2 , a 3 and c.
  • a vector direction obtained by adding a vector obtained by multiplying each basic vector a 1 , a 2 , a 3 , and c by coefficients i, j, k, and l is represented as [ijkl].
  • the coefficients i, j, k, and l are integer values, and take values such as ⁇ 1, 0, 1, and the like.
  • the c-axis direction is represented by [0001]
  • the direction of the basic vector a 1 is represented by [1000].
  • the direction opposite to the c-axis direction is represented by [000-1].
  • a plane whose normal direction is [ijkl] is denoted as (ijkl) plane. That is, a plane perpendicular to the c-axis direction is represented as a (0001) plane. This (0001) plane is simply called a c-plane. In FIG. 2, the plane indicated by the symbol Sc is also the c-plane. A plane corresponding to the side surface of the regular hexagonal column of the unit cell is collectively referred to as an m-plane. An example of the m-plane is the (10-10) plane. This (10-10) plane is a plane indicated by Sm in FIG.
  • the ( ⁇ 1010) plane, the (1-100) plane, the ( ⁇ 1100) plane, the (01-10) plane, and the (0-110) plane are called m-planes.
  • the normal direction with respect to the m plane is referred to as the m-axis direction.
  • c-plane growth When epitaxial growth is performed based on the c-plane of a crystal having a wurtzite crystal structure, such crystal growth is referred to as c-plane growth.
  • the c-plane is referred to as a growth plane, and a semiconductor layer formed by the c-plane growth is referred to as a c-plane semiconductor layer.
  • crystal growth based on the m-plane is referred to as m-plane growth.
  • the m-plane is a growth plane, and a semiconductor layer formed by m-plane growth is called an m-plane semiconductor layer. The same applies to the a-plane.
  • FIG. 3 is a diagram schematically showing a cross-sectional structure of a vacuum channel transistor 1 which is a semiconductor element of the present invention.
  • the vacuum channel transistor 1 is a field effect transistor having a structure in which electrons as carriers travel in a channel in a vacuum space. For this reason, it is theoretically possible to accelerate the electrons to near the speed of light, and the upper limit of the operation speed does not depend on the saturation speed of the electrons in the semiconductor material. As a result, the operating speed can be greatly improved.
  • the vacuum channel transistor 1 is manufactured from a laminate in which an insulating layer 12 is formed on the upper surface of a conductor substrate 11 as a substrate, and a semiconductor layer 13 is provided on the upper surface of the insulating layer 12. See FIG. 10 for this laminate.
  • a source 131 and a drain 132 are formed from the stacked semiconductor layer 13 by dry etching or the like. That is, the source 131 and the drain 132 are semiconductors having the same composition as the semiconductor layer 13.
  • the space where the source 131 and the drain 132 face each other is a vacuum space, and this portion becomes a channel through which electrons travel. Note that when the gap between the source 131 and the drain 132 is sufficiently small, the space between the source 131 and the drain 132 is not necessarily evacuated, and a gas such as the atmosphere may exist in this space.
  • the conductor substrate 11 itself corresponds to the gate as a field effect transistor. With these source 131, drain 132, and gate, the vacuum channel transistor 1 operates as a field effect transistor.
  • the semiconductor layer 13 is a gallium nitride-aluminum nitride mixed crystal semiconductor Al x Ga 1-x N, and the aluminum nitride ratio x is 0.65 or more.
  • the mixed crystal semiconductor has a wurtzite crystal structure. As shown in FIG. 3, the facing direction of the source 131 and the drain 132 is the c-axis direction of the wurtzite crystal structure. This direction is the main electron emission direction when electrons are emitted from the source 131 toward the drain 132. That is, the main emission direction of electrons emitted from the source 131 is configured to coincide with the c-axis direction.
  • FIG. 4 is a plan view of the vacuum channel transistor 1 as viewed from above.
  • the source 131 and the drain 132 formed on the insulating layer 12 on the upper surface of the conductor substrate 11 are configured so that the tips are close to each other.
  • the facing direction of the source 131 and the drain 132 is made to coincide with the c-axis direction of the wurtzite crystal structure of these semiconductor layers. That is, the main emission direction of electrons emitted from the source 131 toward the drain 132 is the c-axis direction.
  • the metal electrode 21 for energizing the source 131 is provided on the upper surface of the source 131, and the metal electrode 22 for energizing the drain 132 is provided on the upper surface of the drain 132.
  • a metal electrode 23 for energizing the gate is provided on the lower surface of the conductor substrate 11.
  • an n-type silicon substrate is used as the conductor substrate 11.
  • the insulating layer 12 made of silicon dioxide can be easily formed by heating and oxidation treatment.
  • the conductor substrate 11 is not limited to a silicon substrate, and any conductor can be used.
  • the electron emission direction is the c-axis direction for the following reason.
  • the present inventor investigated the dependence of the electron affinity on the plane orientation by measuring the Schottky characteristics for each plane orientation of gallium nitride having a wurtzite crystal structure. As a result, it was found that the electron affinity is the largest in the m-axis direction and the electron affinity is the smallest in the c-axis direction. Such plane orientation dependence of electron affinity is considered to occur in the same manner in aluminum nitride and gallium nitride-aluminum nitride mixed crystal semiconductors.
  • the electron emission efficiency is strongly related to the electron affinity as described above, it is expected that the electron emission efficiency can be minimized and the electron emission efficiency can be maximized by setting the electron emission direction to the c-axis direction. From this result, it was found that the optimum structure of the vacuum channel transistor using the gallium nitride-aluminum nitride mixed crystal semiconductor is such that the electron emission direction coincides with the c-axis direction.
  • the electron emission direction coincides with the c-axis, even if the electron emission direction and the c-axis direction form a certain angle, an improvement in electron emission efficiency can be expected to some extent.
  • the efficiency of electron emission is halved when the angle between the electron emission direction and the c-axis direction exceeds 30 degrees. Therefore, it is desirable that the angle formed between the main electron emission direction and the c-axis direction of the crystal structure is 30 degrees or less.
  • FIG. 5 is a graph comparing the characteristics of the vacuum channel transistor 1 of the present invention and a conventional device.
  • FIG. 5 shows the relationship between the source-drain distance and the threshold voltage.
  • the horizontal axis represents the source-drain distance [ ⁇ m], and the vertical axis represents the threshold voltage.
  • the threshold voltage is the minimum voltage at which current starts to flow when a voltage is applied between the source and drain.
  • the solid line graph corresponds to the device of the present invention, and the dotted line graph corresponds to a conventional silicon-based device.
  • the device of the present invention has a structure in which electrons are emitted in the c-axis direction using aluminum nitride as a source electrode.
  • Conventional devices use silicon as the source electrode.
  • the results in FIG. 5 are based on device simulation calculations. For example, when the distance between the source and the drain is 10 ⁇ m, the threshold voltage reaches 350 V in the conventional device, whereas the threshold voltage is about 2.5 V in the device of the present invention.
  • the calculation points at the left end of both the solid line and the dotted line graph are when the distance between the source and the drain is 150 nm. At this distance between the source and the drain, the threshold voltage of the conventional device is about 10 V, whereas The threshold voltage of the device is 1 mV or less.
  • the threshold voltage of the device can be significantly reduced as compared with the prior art, and the efficiency of electron emission can be greatly improved. Thereby, in the device of the present invention, it is possible to realize a significant reduction in power consumption in addition to a significant improvement in operating speed.
  • FIG. 6 is a graph showing a comparison of device characteristics when the electron emission direction is the c-axis direction and the m-axis direction with respect to the aluminum nitride source electrode.
  • FIG. 6 shows the characteristics of the drain current with respect to the gate voltage of the device.
  • the horizontal axis represents the gate voltage [V]
  • the vertical axis represents the drain current [ ⁇ A]. The results in FIG. 6 are based on device simulation calculations.
  • the distance between the source and the drain is set to 1 mm so that the difference in device characteristics depending on the electron emission direction becomes clear.
  • the solid line graph shows a case where the electron emission direction is the c-axis direction
  • the dotted line graph shows a case where the electron emission direction is the m-axis direction.
  • FIG. 7 to 11 are views showing each step of the manufacturing method of the vacuum channel transistor 1 of the present invention.
  • the insulating layer 12 is formed on the upper surface of the conductor substrate 11.
  • an n-type silicon substrate is used as the conductor substrate 11.
  • the upper surface of the silicon substrate is heated and oxidized to form the insulating layer 12 made of silicon dioxide.
  • a semiconductor layer 13 is formed on the upper surface of a gallium nitride substrate 14.
  • the substrate 14 is a crystal of gallium nitride having a wurtzite crystal structure, and the upper surface is an m-plane. Crystal growth is performed on the basis of the m-plane of the substrate 14 to form a semiconductor layer 13 made of a gallium nitride-aluminum nitride mixed crystal.
  • the mixed crystal semiconductor Al x Ga 1-x N of the semiconductor layer 13 has an aluminum nitride ratio x of 0.65 or more, and has the same wurtzite crystal structure as the substrate 14.
  • the c-axis direction of the semiconductor layer 13 is parallel to the m-plane.
  • the semiconductor layer 13 is formed by growing a mixed crystal semiconductor on the m-plane of the substrate 14 by metal organic chemical vapor deposition (MOCVD).
  • MOCVD metal organic chemical vapor deposition
  • a mixed crystal semiconductor Al x Ga 1-x N is introduced by introducing a mixed gas of trimethylgallium (TMG), trimethylaluminum (TMA), and ammonia (NH 3 ) onto the m-plane of the substrate 14 held at 1000 ° C. Form. If the mixing ratio of the mixed gas is adjusted, mixed crystal semiconductor Al x Ga 1-x N having an arbitrary ratio x can be formed.
  • the mixed crystal semiconductor is epitaxially grown in the m-axis direction with respect to the m-plane of the substrate 14.
  • the mixed crystal semiconductor layer 13 is an m-plane semiconductor layer.
  • the substrate 14 inverted so that the semiconductor layer 13 becomes the lower surface is brought close to the upper surface of the conductor substrate 11 on which the insulating layer 12 is formed, and the semiconductor layer is placed on the upper surface of the insulating layer 12.
  • Paste 13 together.
  • the conductive substrate 11 and the substrate 14 are heat-treated at 1000 ° C. for 20 minutes in a nitrogen gas atmosphere.
  • the insulating layer 12 of the conductor substrate 11 and the semiconductor layer 13 of the substrate 14 are combined.
  • the semiconductor layer 13 and the substrate 14 are peeled off by a laser lift-off method. Since misfit dislocations due to lattice mismatch occur at the interface between the substrate 14 and the semiconductor layer 13, the laser beam is easily absorbed. When the laser beam is irradiated, the laser beam is selectively absorbed at the boundary surface, the boundary surface is melted, and the substrate 14 can be easily peeled off.
  • the semiconductor layer 13 is processed into the shape of the source 131 and the drain 132 made of a mixed crystal semiconductor by chlorine-based dry etching.
  • the distance between the tips of the source 131 and the drain 132 is, for example, 5 ⁇ m.
  • the distance between the source and the drain is a size that does not require the use of an ultra-fine processing technique used in a silicon LSI or the like. Therefore, the vacuum channel transistor 1 of the present invention does not require an expensive stepper (reduction projection type exposure apparatus) or an advanced etching technique, and can reduce the manufacturing cost of the device.
  • the metal electrode 23 is formed on the lower surface side of the conductor substrate 11, the metal electrode 21 is formed on the upper surface of the source 131, and the metal electrode 22 is formed on the upper surface of the drain 132. Thereby, the vacuum channel transistor 1 as shown in FIG. 3 is completed.
  • Aluminum can be used as the metal electrodes 21 and 22, and a laminated structure electrode of titanium silicon and aluminum can be used as the metal electrode 23.
  • the metal electrode 21 is not formed in a range of 10 ⁇ m from the tip (electron emission end) of the source 131. This is because electrons injected from the metal electrode 21 are sufficiently accelerated by the mixed crystal semiconductor in the range of 10 ⁇ m on the tip side. However, if the size of this part is increased too much, the distance traveled by the electrons increases and the resistance increases. Therefore, there is a best value for the dimension of this part. In this embodiment, the thickness is 10 ⁇ m.
  • the thickness of the insulating layer 12 can be 100 nm and the thickness of the semiconductor layer 13 can be 100 nm. Further, the distance between the tips of the source 131 and the drain 132 can be set to 5 ⁇ m, for example.
  • FIG. 12 is a diagram schematically showing a cross-sectional configuration of a vacuum channel transistor 1a as a modification of the vacuum channel transistor of the present invention.
  • this vacuum channel transistor 1a in addition to the configuration of the vacuum channel transistor 1 shown in FIG. 3, coupling layers 151 and 152 are formed on the upper surfaces of the source 131 and the drain 132, respectively.
  • the metal electrodes 21 and 22 are provided on the upper surfaces of the coupling layers 151 and 152.
  • the other configuration of the vacuum channel transistor 1a is the same as that of the vacuum channel transistor 1 of FIG.
  • the bonding layers 151 and 152 are mixed crystals whose compositions are adjusted so that the ratio x of the mixed crystal semiconductor Al x Ga 1-x N monotonously decreases from the source 131 and drain 132 side toward the metal electrodes 21 and 22 side. It is a semiconductor layer.
  • the ratio x in the mixed crystal semiconductor monotonously increases from the metal electrodes 21 and 22 side toward the source and drain sides.
  • x 0.65
  • x 0.65
  • x 0.2.
  • the ratio x of the mixed crystal semiconductor monotonously decreases upward.
  • the thickness of the coupling layers 151 and 152 is 500 nm.
  • the ratio x of the mixed crystal semiconductor Al x Ga 1-x N of the source 131 is reduced, the electron emission efficiency is lowered. Therefore, in the vacuum channel transistor 1a, the coupling layers 151 and 152 are formed on the upper surfaces of the source 131 and the drain 132 so that the conflicting demands of improving the efficiency of electron emission and reducing the contact resistivity with the metal electrode can be achieved. It is a thing.
  • FIG. 13 is a diagram schematically showing a cross-sectional configuration of a vacuum channel transistor 1b as another modification.
  • contact layers 161 and 162 on the upper surfaces of the coupling layers 151 and 152 are added to the configuration of the vacuum channel transistor 1a shown in FIG.
  • the metal electrodes 21 and 22 are provided on the upper surfaces of the contact layers 161 and 162.
  • the other configuration of the vacuum channel transistor 1b is the same as that of the vacuum channel transistor 1a of FIG.
  • contact layers 161 and 162 are added between the coupling layers 151 and 152 and the metal electrodes 21 and 22, respectively.
  • the contact layers 161 and 162 are layers made of gallium nitride and have a low contact resistivity with the metal electrode. Therefore, in the vacuum channel transistor 1b, the contact resistivity with the metal electrode can be further reduced as compared with the vacuum channel transistor 1a of FIG. Thereby, high-concentration electrons can be supplied to the source 131, and the threshold voltage can be further reduced.
  • the thickness of the coupling layers 151 and 152 is 500 nm
  • the thickness of the contact layers 161 and 162 is also 500 nm.
  • the surface orientation of the upper surface of the substrate 14 is the m-plane, but the surface orientation of the upper surface of the substrate 14 is the a-plane, and an equivalent device can be manufactured.
  • the semiconductor layer made of a mixed crystal semiconductor is an m-plane semiconductor layer or an a-plane semiconductor layer and is not affected by piezoelectric polarization or spontaneous polarization.
  • the actual plane orientation of the upper surface of the semiconductor layer 13 does not have to be completely coincident with the m-plane or the a-plane, and may be inclined within a certain angle.
  • the direction in which electrons are emitted does not have to coincide completely with the c-axis, and may be inclined within a certain angle with respect to the c-axis.
  • the efficiency of electron emission is halved when the angle between the electron emission direction and the c-axis direction exceeds 30 degrees. Therefore, it is desirable that the angle formed between the main electron emission direction and the c-axis direction of the crystal structure is 30 degrees or less.
  • the electrons When accelerating electrons in the semiconductor layer of the source, the electrons are accelerated in a plane close to the m-plane or a-plane that is not easily affected by piezo polarization or spontaneous polarization, thereby accelerating the carriers in the layer with a uniform electric field distribution. Therefore, the acceleration efficiency of electrons can be increased. Further, since the m-plane or a-plane is not easily affected by piezo-polarization or spontaneous polarization, there is no band barrier at the heterointerface, and carriers can be easily injected from the metal electrode.
  • the vacuum channel transistor as the semiconductor element of the present invention uses a gallium nitride-aluminum nitride mixed crystal semiconductor, and the main emission direction of electrons at the source electrode is the c-axis direction of the crystal structure.
  • the emission efficiency can be maximized and the threshold voltage for electron emission can be significantly reduced.
  • the operating speed of the vacuum channel transistor can be greatly improved, and operation within a frequency range of 1 THz to 10 THz is also possible.
  • the vacuum channel transistor of the present invention can achieve a significant reduction in power consumption.
  • the semiconductor element is described as a vacuum channel transistor.
  • the semiconductor element of the present invention is not limited to a vacuum channel transistor.
  • the present invention can be applied to an electron supply element and other semiconductor elements with any electron emission.
  • the efficiency of electron emission in the vacuum channel transistor can be maximized and the threshold voltage for electron emission can be significantly reduced, thereby greatly improving the operating speed of the vacuum channel transistor and reducing the power consumption. It can be greatly reduced.
  • a vacuum channel transistor that can operate within a frequency range of 1 THz to 10 THz can be provided.
  • Vacuum channel transistor 11 Conductor substrate 12 Insulating layer 13 Semiconductor layer 14 Substrate 21, 22, 23 Metal electrode 131 Source 132 Drain 151, 152 Coupling layer 161, 162 Contact layer

Landscapes

  • Cold Cathode And The Manufacture (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

窒化ガリウム－窒化アルミニウム混晶半導体を使用した真空チャネルトランジスタにおいて、電子放出の効率を向上させ、電子放出のためのしきい電圧を低下させた真空チャネルトランジスタを提供する。　ゲート電極をなす導体基板１１と、前記導体基板の上に形成された絶縁体からなる絶縁層１２と、前記絶縁層の上に形成されたソース電極１３１と、前記絶縁層の上に形成され、前記ソース電極と対向するように設けられたドレイン電極１３２とを有する。そして、前記ソース電極は、窒化ガリウム－窒化アルミニウム混晶半導体のウルツ鉱型構造の結晶からなるものであり、電子の主要な放出方向と結晶構造のｃ軸方向とのなす角度が３０度以下となるように配置されたものである。

Description

真空チャネルトランジスタおよびその製造方法
　本発明は窒化ガリウム－窒化アルミニウム混晶半導体を使用した半導体素子である真空チャネルトランジスタおよびその製造方法に関し、さらに詳しくは、電子親和力が小さな窒化物系半導体を利用して、低消費電力および低電圧駆動とするとともに、１ＴＨｚ～１０ＴＨｚの周波数範囲での動作を可能とする真空チャネルトランジスタおよびその製造方法に関するものである。
　現在、電磁波の利用周波数の高周波化が進んでおり、光の周波数領域に近いテラヘルツ波は、次世代高速無線通信や監視用イメージング、遺伝子・たんぱく質機能解析の医療応用など多くの応用が期待されている。なお、一般的にはテラヘルツ波として周波数１００ＧＨｚ～１０ＴＨｚの電磁波を言う場合もあるが、ここではテラヘルツ波を１ＴＨｚ～１０ＴＨｚの電磁波とする。
　この１ＴＨｚ～１０ＴＨｚの周波数範囲でのデバイス実用化に向かって、その低周波数側に関しては電子工学的な研究開発が推し進められており、その高周波数側に関しては光子工学（フォトニクス）的な研究開発が推し進められている。すなわち、電子工学的アプローチでは電子デバイスを高速化してその動作周波数が１ＴＨｚを超えることを目指して開発が進められてきた。一方、フォトニクス的アプローチでは半導体レーザーや量子カスケードレーザーにおいて発生する光の波長を長波長化し１０ＴＨｚ以下にまで発生電磁波の周波数を下げる試みがなされてきた。
　しかし、電子工学的アプローチにおける電子デバイスの高速化には限界があり、いまだに１ＴＨｚ超える電磁波を実用的に発生できる電子デバイスは実現できていない。また、フォトニクス的アプローチでも光デバイスの低周波化には限界があり、１０ＴＨｚ以下の電磁波を実用的に発生できる光デバイスは実現できていない。また、光デバイスに関しては、１ＴＨｚ～１０ＴＨｚの光子に対応する光学遷移のエネルギー準位差が室温の熱エネルギーに近い領域となり、室温の熱エネルギーによって擾乱を受けるため、光デバイスの室温での動作が難しくなると言う問題点がある。
　このように、多くの応用が期待されているテラヘルツ波領域ではあるが、電子工学的アプローチにおいても、フォトニクス的アプローチにおいても、この領域の電磁波の発生を実用的に行うデバイスはいまだ実現されていない。周波数１ＴＨｚ～１０ＴＨｚの領域の電磁波に関しては、実質的に電磁波の発生や信号処理を行うことのできない空白領域として取り残されていた。
　以上のようなテラヘルツ波領域における問題点の打開を目指すものとして、下記の非特許文献１に示すようなゲート絶縁型真空チャネルトランジスタが提案された。非特許文献１には、キャリアとしての電子が真空空間のチャネル中を走行する構造の電界効果トランジスタが記載されている。半導体中にチャネルが設けられた通常の電界効果トランジスタでは、動作速度の上限は半導体材料によって定まる電子の飽和速度に依存してしまう。しかし、真空中を走行する電子の速度には飽和速度はなく、理論的には電子を光速度近くまで加速することが可能である。
　このため真空チャネルトランジスタによってテラヘルツ波領域の電磁波の発生が可能となることが期待できる。しかし、非特許文献１による真空チャネルトランジスタでは、実際の遮断周波数として０．４６ＴＨｚにとどまり、１ＴＨｚの壁は超えることができなかった。この原因としてはソースから電子を放出する効率が小さいことが考えられる。非特許文献１の真空チャネルトランジスタでは、ソース電極の先端を先鋭形状として、さらにソースとドレイン間の距離も微小として電子放出の効率をそれなりに改善してはいるが、それでも十分な効率が得られているとは言えない。
　ソースとドレイン間に電圧を印加して電流が流れ始める最小の電圧をしきい電圧と呼ぶことにすると、非特許文献１の真空チャネルトランジスタでは１０Ｖ程度のしきい電圧を必要としており、しきい電圧の値が比較的大きい。これは、ソースにおける電子放出の効率がまだ十分ではないことを示している。非特許文献１はシリコン（ケイ素）に基づいたデバイスでありソース、ドレインの両電極もシリコンからなる。
　シリコンは電子親和力が大きいので、シリコン電極において電子を電界放出するためには大きな電子親和力に相当するエネルギーを電子に与えなければならない。そのため、しきい電圧は高くなり、電子放出の効率は低くなり、消費電力は大きくなってしまう。また、微細加工により電極形状を先鋭形状とするなどして高い電界集中を発生させることも必要となる。
　これに対して、窒化ガリウム－窒化アルミニウム混晶半導体の電極を使用することにより、電子放出の効率を向上させようとする電子デバイスが提案されている。窒化ガリウム－窒化アルミニウム混晶半導体における窒化アルミニウムの割合をｘとする。ここで、割合ｘは、全体に対する窒化アルミニウムの分子数の比であり、０≦ｘ≦１である。なお、ｘ＝０，１の場合の混晶半導体は実際には純粋な化合物となるが、本明細書では便宜上これらの場合も含めて混晶半導体と記載する。
　すなわち、この混晶半導体は、ＡｌxＧａ1-xＮと表すことができる。割合ｘが０の場合は、この混晶半導体は窒化ガリウムとなり、電子親和力は３．３ｅＶ程度であり、正の電子親和力となる。窒化アルミニウムの割合ｘが増加するにつれて電子親和力は減少する。割合ｘが０．６５程度で混晶半導体の電子親和力はほぼ０となる。そして割合ｘが１となる窒化アルミニウムでは電子親和力は負となる。
　このような窒化ガリウム－窒化アルミニウム混晶半導体を使用した電子デバイスとしては、下記の特許文献１のようなものがある。特許文献１には、電極の表面層として窒化ガリウム－窒化アルミニウム混晶半導体を使用し、電極材料としてその電子親和力が０または負となる物質を使用することにより、電子放出の効率を改善するようにした電子デバイスが記載されている。
特開２００２－５７３２２号公報
Jin-Woo Han, Jae Sub Oh, and M. Meyyappan,"Vacuum nanoelectronics: Back to the future? - Gate insulated nanoscale vacuum channel transistor", Applied Physics Letters, vol.100, pp.213505-1～213505-4, 2012
　前述のように、多くの応用が期待されているテラヘルツ波領域の電磁波の発生や信号処理を行うことのできる電子デバイスの実現が待ち望まれている。非特許文献１に示されたような真空チャネルトランジスタによってテラヘルツ波領域の電磁波の発生が可能となることが期待されていたが、非特許文献１による真空チャネルトランジスタではいまだ１ＴＨｚの壁を超えることができていない。
　非特許文献１のようなシリコン電極を使用した電子デバイスでは、シリコンの電子親和力が大きいために、電子放出のためのしきい電圧も大きくならざるを得ない。そのため、電子デバイスのしきい電圧が大きくなり、電子放出の効率も低下してしまう。このことがテラヘルツ波領域で動作可能な真空チャネルトランジスタを実現する上で大きな技術的障害となっている。
　一方、窒化ガリウム－窒化アルミニウム混晶半導体の電極を使用することにより、電子放出の効率を向上させようとする電子デバイスが提案されている。ただし、テラヘルツ波領域で動作可能な電子デバイスの実現のためには、電子放出の効率のさらなる向上が望ましい。そして、電子放出のためのしきい電圧をさらに低下させることが望まれている。
　そこで、本発明は、窒化ガリウム－窒化アルミニウム混晶半導体を使用した半導体素子および真空チャネルトランジスタにおいて、電子放出の効率を向上させ、電子放出のためのしきい電圧を低下させた半導体素子および真空チャネルトランジスタを提供することを目的とする。また、本発明は、そのような真空チャネルトランジスタの製造方法を提供することを目的とする。
　上記目的を達成するために、本発明の半導体素子は、窒化ガリウム－窒化アルミニウム混晶半導体のウルツ鉱型構造の結晶からなる電極を有し、前記電極は、電子の主要な放出方向と結晶構造のｃ軸方向とのなす角度が３０度以下となるように配置されたものである。
　また、上記の半導体素子において、前記電極は、電子の主要な放出方向が結晶構造のｃ軸方向となるように配置されたものであることが好ましい。
　また、上記の半導体素子において、前記電極は、窒化アルミニウムが分子数の比で全体の０．６５以上となる窒化ガリウム－窒化アルミニウム混晶半導体からなるものであることが好ましい。
　また、本発明の真空チャネルトランジスタは、ゲート電極をなす導体基板と、前記導体基板の上に形成された絶縁体からなる絶縁層と、前記絶縁層の上に形成されたソース電極と、前記絶縁層の上に形成され、前記ソース電極と対向するように設けられたドレイン電極とを有する。そして、前記ソース電極は、窒化ガリウム－窒化アルミニウム混晶半導体のウルツ鉱型構造の結晶からなるものであり、電子の主要な放出方向と結晶構造のｃ軸方向とのなす角度が３０度以下となるように配置されたものである。
　また、上記の半導体素子において、前記ソース電極は、電子の主要な放出方向が結晶構造のｃ軸方向となるように配置されたものであることが好ましい。
　また、上記の真空チャネルトランジスタにおいて、前記ソース電極は、窒化アルミニウムが分子数の比で全体の０．６５以上となる窒化ガリウム－窒化アルミニウム混晶半導体からなるものであることが好ましい。
　また、上記の真空チャネルトランジスタにおいて、前記導体基板は、ｎ型シリコンからなるものであり、前記絶縁層は、ｎ型シリコン基板の表面に形成された二酸化ケイ素の層であることが好ましい。
　また、上記の真空チャネルトランジスタにおいて、前記ソース電極は、当該ソース電極に通電するための金属電極が接続されたものであることが好ましい。
　また、上記の真空チャネルトランジスタにおいて、前記ソース電極と前記金属電極との間に、窒化ガリウム－窒化アルミニウム混晶半導体からなり、窒化アルミニウムの割合が前記金属電極側から前記ソース電極側に向かって増大する結合層を形成することができる。
　また、上記の真空チャネルトランジスタにおいて、前記金属電極と前記結合層との間に、窒化ガリウムからなる接触層を形成することができる。
　また、本発明の真空チャネルトランジスタの製造方法は、窒化ガリウムのウルツ鉱型構造の結晶からなり、表面がｍ面である基板に、窒化ガリウム－窒化アルミニウム混晶半導体からなる半導体層を結晶成長させる工程と、ｎ型シリコンからなる導体基板の表面を酸化させて二酸化ケイ素からなる絶縁層を形成する工程と、前記絶縁層の表面と前記半導体層の表面を重ね合わせ、前記絶縁層と前記半導体層を結合する工程と、前記基板を前記半導体層から剥離する工程と、前記半導体層をソース電極とドレイン電極として形成する工程とを有するものである。
　また、上記の真空チャネルトランジスタの製造方法において、前記ソース電極と前記ドレイン電極とは、電子の主要な放出方向と前記半導体層の結晶構造のｃ軸方向とのなす角度が３０度以下となるように形成されるものであることが好ましい。
　また、上記の真空チャネルトランジスタの製造方法において、前記ソース電極と前記ドレイン電極とは、電子の主要な放出方向が前記半導体層の結晶構造のｃ軸方向となるように形成されるものであることが好ましい。
　本発明は、以上のように構成されているので、以下のような効果を奏する。
　本発明の半導体素子としての真空チャネルトランジスタは、窒化ガリウム－窒化アルミニウム混晶半導体を使用し、ソース電極における電子の主要な放出方向を結晶構造のｃ軸方向としたので、電子放出の効率を最大限に向上させ、電子放出のためのしきい電圧を著しく低減させることができる。これにより、真空チャネルトランジスタの動作速度を大幅に向上させることができ、１ＴＨｚ～１０ＴＨｚの周波数範囲内での動作も可能となる。それに加えて、本発明の真空チャネルトランジスタでは、消費電力の大幅な低減を実現することができる。
図１は、窒化ガリウム（ＧａＮ）の結晶構造を示す模式図である。 図２は、結晶構造における各軸方向を示す図である。 図３は、本発明の半導体素子である真空チャネルトランジスタ１の断面構造を模式的に示す図である。 図４は、真空チャネルトランジスタ１を上方から見た平面図である。 図５は、本発明の真空チャネルトランジスタ１と従来のデバイスの特性を比較したグラフである。 図６は、電子の放出方向がｃ軸方向の場合とｍ軸方向の場合のデバイス特性の比較を示すグラフである。 図７は、本発明の真空チャネルトランジスタ１の製造方法の各工程を示す図である。 図８は、真空チャネルトランジスタ１の製造方法の各工程を示す図である。 図９は、真空チャネルトランジスタ１の製造方法の各工程を示す図である。 図１０は、真空チャネルトランジスタ１の製造方法の各工程を示す図である。 図１１は、真空チャネルトランジスタ１の製造方法の各工程を示す図である。 図１２は、他の形態の真空チャネルトランジスタ１ａの構成を示す断面図である。 図１３は、他の形態の真空チャネルトランジスタ１ｂの構成を示す断面図である。
　本発明の実施の形態について図面を参照して説明する。図１は、本発明の半導体素子の基本材料となる窒化ガリウム（ＧａＮ）の結晶構造を示す模式図である。窒化ガリウムまたは窒化アルミニウム（ＡｌＮ）は、六方晶系のウルツ鉱型結晶構造と立法晶系の閃亜鉛鉱型結晶構造の２種類の結晶構造を取りうるが、ウルツ鉱型結晶構造の方が安定である。図１は、ウルツ鉱型結晶の窒化ガリウムの単位格子を示している。白い球体が窒素原子（Ｎ）を表し、ハッチングを施した球体がガリウム原子（Ｇａ）を表している。
　なお、ガリウム原子をアルミニウム原子（Ａｌ）に置き換えれば、図１は窒化アルミニウム（ＡｌＮ）の結晶構造を表すことになる。図１のような結晶構造のガリウム原子のいくつかをアルミニウム原子（Ａｌ）に置き換えれば、結晶体は窒化ガリウム－窒化アルミニウム混晶体となる。本発明の半導体素子はウルツ鉱型の結晶構造を有する窒化ガリウム－窒化アルミニウム混晶半導体を基本材料とするものである。
　この窒化ガリウム－窒化アルミニウム混晶半導体は、混晶体全体に対する窒化アルミニウムの分子数の割合をｘとして、ＡｌxＧａ1-xＮと表すことができる。ただし、割合ｘにおける数値ｘは０≦ｘ≦１の範囲である。なお、割合ｘは、ガリウムとアルミニウムの合計原子数に対するアルミニウム原子数の割合と言うこともできる。
　この混晶半導体ＡｌxＧａ1-xＮは、割合ｘが０の場合は窒化ガリウムとなり、電子親和力は３．３ｅＶ程度の正の電子親和力となる。混晶半導体における窒化アルミニウムの割合ｘが増加するにつれて電子親和力は減少する。割合ｘが０．６５程度で混晶半導体の電子親和力はほぼ０となる。そして割合ｘが１となる窒化アルミニウムでは電子親和力は負となる。
　図２は、結晶構造の単位格子における基本ベクトルを示す図である。図１に示すウルツ鉱型結晶構造の単位格子は正六角柱の形状であるが、図２はその単位格子の正六角柱を示している。単位格子である正六角柱の中心軸方向の基本ベクトルをベクトルｃとする。また、ベクトルｃの方向をｃ軸方向とする。正六角柱の中心軸から正六角形の３つの頂点に向かうベクトルをそれぞれベクトルａ1，ベクトルａ2，ベクトルａ3とする。なお、正六角形の３つの頂点は図示のように１つおきに選ばれている。
　これら４つの基本ベクトルａ1，ａ2，ａ3，ｃによって結晶構造における方向と平面を表現できる。各基本ベクトルａ1，ａ2，ａ3，ｃにそれぞれ係数ｉ，ｊ，ｋ，ｌを乗じたベクトルを加算したベクトルの方向を［ｉｊｋｌ］と表す。ただし、係数ｉ，ｊ，ｋ，ｌはそれぞれ整数値であり、例えば－１，０，１等の値を取る。この表記法によれば、ｃ軸方向は［０００１］で表され、基本ベクトルａ1の方向は［１０００］で表される。ｃ軸方向と逆方向は［０００－１］で表される。
　また、法線方向が［ｉｊｋｌ］となる平面を（ｉｊｋｌ）面と表記する。すなわち、ｃ軸方向に垂直な平面は（０００１）面と表される。この（０００１）面は簡単にｃ面とも呼ばれる。図２において、符号Ｓｃによって示される平面もｃ面となる。単位格子の正六角柱の側面に相当する平面は総称してｍ面と呼ばれる。ｍ面の例としては、（１０－１０）面がある。この（１０－１０）面は、図２において符号Ｓｍによって示される平面である。この他にも（－１０１０）面、（１－１００）面、（－１１００）面、（０１－１０）面、（０－１１０）面がｍ面と呼ばれる。そして、ｍ面に対するその法線方向をｍ軸方向と呼ぶ。
　ウルツ鉱型結晶構造の結晶体のｃ面を基礎としてエピタキシャル成長を行う場合、このような結晶成長をｃ面成長と言う。このとき、ｃ面を成長面と言い、ｃ面成長によって形成された半導体の層をｃ面半導体層と言う。同様に、ｍ面を基礎とする結晶成長をｍ面成長と言う。この場合は、ｍ面が成長面であり、ｍ面成長によって形成された半導体の層をｍ面半導体層と言う。ａ面についても同様である。
　図３は、本発明の半導体素子である真空チャネルトランジスタ１の断面構造を模式的に示す図である。真空チャネルトランジスタ１は、キャリアとしての電子が真空空間のチャネル中を走行する構造の電界効果トランジスタである。このため、理論的には電子を光速度近くまで加速可能であり、動作速度の上限が半導体材料中の電子の飽和速度に依存することがない。これにより、動作速度の大幅な向上が可能となる。
　真空チャネルトランジスタ１は、基板としての導体基板１１の上面に絶縁層１２を形成し、その絶縁層１２の上面に半導体層１３を設けた積層体から製造される。この積層体については図１０を参照されたい。この積層体の半導体層１３からドライエッチング等によりソース１３１およびドレイン１３２が形成される。すなわち、ソース１３１およびドレイン１３２は半導体層１３と同一の組成の半導体である。
　ソース１３１とドレイン１３２が対向する空間は真空空間であり、この部分が電子の走行するチャネルとなる。なお、ソース１３１とドレイン１３２間の間隙が十分に小さい場合には、ソース１３１とドレイン１３２間の空間を必ずしも真空とする必要はなく、この空間に大気等の気体が存在していてもよい。電界効果トランジスタとしてのゲートに相当するのは導体基板１１自体である。これらのソース１３１、ドレイン１３２、ゲートにより真空チャネルトランジスタ１は電界効果トランジスタとしての動作を行う。
　半導体層１３は窒化ガリウム－窒化アルミニウム混晶半導体ＡｌxＧａ1-xＮであり、窒化アルミニウムの割合ｘが０．６５以上となっている。また、この混晶半導体はウルツ鉱型の結晶構造となっている。図３に示すように、ソース１３１とドレイン１３２の対向方向はウルツ鉱型結晶構造のｃ軸方向となっている。この方向はソース１３１からドレイン１３２に向けて電子が放出される際の電子の主要な放出方向となっている。すなわち、ソース１３１から放出される電子の主要な放出方向がｃ軸方向と一致するように構成されている。
　図４は、真空チャネルトランジスタ１を上方から見た平面図である。導体基板１１上面の絶縁層１２の上に形成されたソース１３１およびドレイン１３２は先端部が互いに近接するような形状に構成されている。ソース１３１とドレイン１３２の対向方向がこれらの半導体層のウルツ鉱型結晶構造のｃ軸方向と一致するようにされている。すなわち、ソース１３１からドレイン１３２に向けて放出される電子の主要な放出方向がｃ軸方向となっている。
　ソース１３１の上面にはソース１３１に通電するための金属電極２１が設けられ、ドレイン１３２の上面にはドレイン１３２に通電するための金属電極２２が設けられている。また、導体基板１１の下面にはゲートに通電するための金属電極２３が設けられている。なお、ここでは導体基板１１として、ｎ型シリコン基板を使用している。シリコン基板を使用した場合には、加熱・酸化処理によって二酸化ケイ素からなる絶縁層１２を容易に形成することができる。しかし、導体基板１１としては、シリコン基板に限定されることはなく、任意の導体を使用することもできる。
　本発明の真空チャネルトランジスタ１において、電子の放出方向をｃ軸方向とするのは以下の理由による。本発明者は電子放出の効率向上の条件を探るために、ウルツ鉱型結晶構造の窒化ガリウムについて各面方位に対するショットキー特性を測定することにより、電子親和力の面方位依存性を調べた。その結果、ｍ軸方向が最も電子親和力が大きく、ｃ軸方向が最も電子親和力が小さくなることを見出した。このような電子親和力の面方位依存性は窒化アルミニウムや窒化ガリウム－窒化アルミニウム混晶半導体でも同様に発生すると考えられる。
　前述のように電子放出の効率は電子親和力に強く関係しているため、電子の放出方向をｃ軸方向とすることにより、電子親和力を最小として電子放出の効率を最大限向上できることが期待される。この結果から、窒化ガリウム－窒化アルミニウム混晶半導体を用いた真空チャンネルトランジスタは、電子の放出方向がｃ軸方向と一致するような構造が最適構造であることが判明した。
　なお、電子の放出方向はｃ軸と一致させることが最適ではあるが、電子の放出方向とｃ軸方向がある程度の角度を成すものであっても、電子放出の効率向上はある程度期待できる。電子放出に対するピエゾ分極と自発分極の影響を調べるシミュレーション計算によれば、電子の放出方向とｃ軸方向とのなす角度が３０度を超えると、電子放出の効率は半減する。したがって、電子の主要な放出方向と結晶構造のｃ軸方向とのなす角度が３０度以下であることが望ましい。
　図５は、本発明の真空チャネルトランジスタ１と従来のデバイスの特性を比較したグラフである。図５はソース・ドレイン間距離としきい電圧との関係を示すものであり、横軸がソース・ドレイン間距離［μｍ］を表し、縦軸がしきい電圧を表している。なお、しきい電圧とはソースとドレイン間に電圧を印加して電流が流れ始める最小の電圧である。実線グラフが本発明のデバイスに相当し、点線グラフが従来のシリコンに基づいたデバイスに相当する。
　本発明のデバイスとしては、窒化アルミニウムをソース電極としてｃ軸方向に電子を放出する構造であるとした。従来デバイスはシリコンをソース電極とした。図５の結果は、デバイス・シミュレーションの計算に基づくものである。例えば、ソース・ドレイン間距離が１０μｍの場合、従来デバイスではしきい電圧が３５０Ｖに達するのに対して、本発明のデバイスではしきい電圧が２．５Ｖ程度となる。
　実線、点線両グラフの左端の計算点はソース・ドレイン間距離が１５０ｎｍの場合であるが、このソース・ドレイン間距離では、従来デバイスのしきい電圧が約１０Ｖであるのに対し、本発明のデバイスのしきい電圧は１ｍＶ以下となっている。このように、本発明によればデバイスのしきい電圧を従来より著しく低下させることができ、電子放出の効率を大幅に向上させることができる。これにより、本発明のデバイスでは、動作速度の大幅な向上に加えて消費電力の大幅な低減を実現することができる。
　図６は、窒化アルミニウムのソース電極に対して、電子の放出方向がｃ軸方向の場合とｍ軸方向の場合のデバイス特性の比較を示すグラフである。図６はデバイスのゲート電圧に対するドレイン電流の特性を示すものであり、横軸がゲート電圧［Ｖ］を表し、縦軸がドレイン電流［μＡ］を表している。図６の結果は、デバイス・シミュレーションの計算に基づくものである。
　ここでは、電子の放出方向によるデバイス特性の相違が明瞭となるように、ソース・ドレイン間距離を１ｍｍとした。実線グラフが電子の放出方向をｃ軸方向とした場合であり、点線グラフが電子の放出方向をｍ軸方向とした場合である。電子の放出方向をｃ軸方向とした場合、放出方向をｍ軸方向とした場合に比べてドレイン電流が著しく増加しており、電子放出の効率が大幅に向上していることが分かる。
　電子の放出方向をｍ軸方向とした場合、ゲート電圧を増加してもドレイン電流はほとんど流れていない。これに対して、電子の放出方向をｃ軸方向とした場合、ドレイン電流はゲート電圧が３．５Ｖ付近からゲート電圧の増加とともに急激に増加している。この場合の相互コンダクタンスはゲート電圧が１０Ｖのときに約１．３μＳとなっている。このため、これに相当する遮断周波数は１ＴＨｚ以上となることが推定できる。
　次に、本発明の真空チャネルトランジスタ１の製造方法について説明する。図７から図１１は、本発明の真空チャネルトランジスタ１の製造方法の各工程を示す図である。まず、図７に示すように、導体基板１１の上面に絶縁層１２を形成する。ここでは導体基板１１として、ｎ型シリコン基板を使用している。シリコン基板の上面に対して加熱・酸化処理を施し、二酸化ケイ素からなる絶縁層１２を形成する。
　また、図８に示すように、窒化ガリウムの基板１４の上面に半導体層１３を形成する。基板１４はウルツ鉱型結晶構造の窒化ガリウムの結晶体であり、上面はｍ面となっている。基板１４のこのｍ面を基礎として結晶成長を行い、窒化ガリウム－窒化アルミニウム混晶体からなる半導体層１３を形成する。この半導体層１３の混晶半導体ＡｌxＧａ1-xＮは、窒化アルミニウムの割合ｘが０．６５以上であり、基板１４と同じウルツ鉱型の結晶構造となる。この半導体層１３のｃ軸方向はｍ面の平面と平行である。
　半導体層１３は具体的には有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）によって基板１４のｍ面に対して混晶半導体を結晶成長させて形成する。例えば、トリメチルガリウム（ＴＭＧ）、トリメチルアルミニウム（ＴＭＡ）、アンモニア（ＮＨ3）の混合ガスを１０００℃で保持された基板１４のｍ面上に導入することにより混晶半導体ＡｌxＧａ1-xＮを形成する。混合ガスの混合割合を調整すれば任意の割合ｘの混晶半導体ＡｌxＧａ1-xＮを形成することができる。混晶半導体は基板１４のｍ面に対してｍ軸方向にエピタキシャル成長する。混晶半導体の半導体層１３はｍ面半導体層となっている。
　次に、図９に示すように、絶縁層１２が形成された導体基板１１の上面に、半導体層１３が下面となるように反転させた基板１４を接近させ、絶縁層１２の上面に半導体層１３を貼り合わせる。導体基板１１と基板１４は窒素ガス雰囲気において１０００℃で２０分間の加熱処理が施される。この工程により導体基板１１の絶縁層１２と基板１４の半導体層１３は結合される。
　次に、図１０に示すように、レーザーリフトオフ法により半導体層１３と基板１４とを剥離する。基板１４と半導体層１３との境界面には格子不整合によるミスフィット転位が発生しているため、レーザー光を吸収しやすい。レーザー光を照射すると、レーザー光がこの境界面で選択的に吸収され、境界面の融解が生じて容易に基板１４を剥離することができる。
　次に、図１１に示すように、塩素系ドライエッチングにより、半導体層１３を混晶半導体から成るソース１３１およびドレイン１３２の形状に加工する。ソース１３１およびドレイン１３２の先端間の間隔は例えば５μｍとする。このソース・ドレイン間の間隔は、シリコンＬＳＩなどに用いられる超微細加工技術を用いる必要がないサイズである。このため、本発明の真空チャネルトランジスタ１は、高価なステッパー（縮小投影型露光装置）や高度なエッチング技術を必要とせず、デバイスの製造コストを低減することができる。
　そして最後に、導体基板１１の下面側に金属電極２３を形成し、ソース１３１上面に金属電極２１を形成し、ドレイン１３２上面に金属電極２２を形成する。これにより、図３に示すような真空チャネルトランジスタ１が完成する。金属電極２１，２２としてはアルミニウムが使用でき、金属電極２３としてはチタンシリコンとアルミニウムの積層構造電極などが使用できる。
　なお、金属電極２１はソース１３１の先端（電子放出端）から１０μｍの範囲は形成されていない。これは金属電極２１より注入される電子が先端側１０μｍの範囲の混晶半導体で充分加速されるようにするためである。しかし、この部分の寸法を増加しすぎると、電子が走行する距離が増し、抵抗が増加してしまう。そのため、この部分の寸法には最良値が存在する。この実施例の場合は１０μｍとなる。
　この真空チャネルトランジスタ１の各層の実際の寸法例としては、例えば、絶縁層１２の厚さは１００ｎｍ、半導体層１３の厚さは１００ｎｍとすることができる。また、ソース１３１およびドレイン１３２の先端間の間隔は例えば５μｍとすることができる。
　次に、本発明の真空チャネルトランジスタの変形例について説明する。図１２は、本発明の真空チャネルトランジスタの変形例としての真空チャネルトランジスタ１ａの断面構成を模式的に示す図である。この真空チャネルトランジスタ１ａでは、図３に示す真空チャネルトランジスタ１の構成に加えて、ソース１３１およびドレイン１３２の上面にそれぞれ結合層１５１，１５２が形成されている。金属電極２１，２２は結合層１５１，１５２の上面に設けられている。真空チャネルトランジスタ１ａのその他の構成は図３の真空チャネルトランジスタ１と同様である。
　結合層１５１，１５２は、ソース１３１およびドレイン１３２側から金属電極２１，２２側に向かうにつれて混晶半導体ＡｌxＧａ1-xＮの割合ｘが単調に減少するように組成が調整された混晶半導体の層である。換言すれば、結合層１５１，１５２では、混晶半導体における割合ｘが金属電極２１，２２側からソースおよびドレイン側に向かって単調に増大する。結合層１５１，１５２の下端面ではｘ＝０．６５となっており、上端面ではｘ＝０．２となっている。混晶半導体の割合ｘは上方に向かって単調に減少している。この結合層１５１，１５２の厚さは５００ｎｍである。
　混晶半導体ＡｌxＧａ1-xＮの割合ｘが大きいほど混晶半導体と金属電極の接触抵抗率は大きくなる。このため混晶半導体と金属電極の接触界面では割合ｘが小さい方が電気抵抗が小さくなり望ましい。しかし、ソース１３１の混晶半導体ＡｌxＧａ1-xＮの割合ｘを小さくしてしまったのでは電子放出の効率が低下してしまう。そこで、真空チャネルトランジスタ１ａでは、ソース１３１およびドレイン１３２の上面に結合層１５１，１５２を形成して、電子放出の効率向上と金属電極との接触抵抗率の低下という相反する要望を両立させるようにしたものである。
　図１３は、他の変形例としての真空チャネルトランジスタ１ｂの断面構成を模式的に示す図である。この真空チャネルトランジスタ１ｂでは、図１２に示す真空チャネルトランジスタ１ａの構成に、結合層１５１，１５２上面の接触層１６１，１６２が追加されている。金属電極２１，２２は接触層１６１，１６２の上面に設けられている。真空チャネルトランジスタ１ｂのその他の構成は図１２の真空チャネルトランジスタ１ａと同様である。
　真空チャネルトランジスタ１ｂでは、結合層１５１，１５２と金属電極２１，２２の間に接触層１６１，１６２が追加されている。接触層１６１，１６２は窒化ガリウムから成る層であり、金属電極との接触抵抗率は小さい。このため、真空チャネルトランジスタ１ｂでは、図１２の真空チャネルトランジスタ１ａよりも金属電極との接触抵抗率をさらに低下させることができる。これにより、高濃度の電子をソース１３１に供給でき、しきい電圧をさらに低減することができる。なお、本例では結合層１５１，１５２の厚さは５００ｎｍであり、接触層１６１，１６２の厚さも５００ｎｍである。
　なお、以上の実施の形態では基板１４上面の面方位がｍ面であるとしたが、基板１４上面の面方位はａ面であって同等のデバイスを製造することができる。最良の形態としては、混晶半導体から成る半導体層がｍ面半導体層またはａ面半導体層であり、ピエゾ分極や自発分極の影響を受けないことが望ましい。電子がｍ面またはａ面内で加速されてｃ軸方向に放出される場合に、電子放出の効率が最も大きくなり、しきい電圧も低減できる。
　ただし、実際の半導体層１３上面の面方位はｍ面やａ面に対して完全に一致する必要はなく、一定の角度内で傾いていても良い。また電子を放出する方向もｃ軸に完全に一致する必要はなく、ｃ軸に対して一定の角度内で傾いていても良い。電子放出に対するピエゾ分極と自発分極の影響を調べるシミュレーション計算によれば、電子の放出方向とｃ軸方向とのなす角度が３０度を超えると、電子放出の効率は半減する。したがって、電子の主要な放出方向と結晶構造のｃ軸方向とのなす角度が３０度以下であることが望ましい。
　ソースの半導体層において電子を加速する場合、ピエゾ分極や自発分極の影響を受けにくいｍ面またはａ面に近い面内で電子を加速することにより、層内でのキャリアを均一な電界分布で加速することができるため、電子の加速効率を高めることができる。さらに、ｍ面またはａ面ではピエゾ分極や自発分極の影響を受けにくいため、ヘテロ界面でのバンドの障壁もなく金属電極からのキャリアの注入も容易となる。また、結合層１５１を有する真空チャネルトランジスタ１ａや結合層１５１、接触層１６１を有する真空チャネルトランジスタ１ｂの場合、金属電極２１からソース１３１に電子が移動することになるが、この場合の電子の移動方向がｍ軸またはａ軸方向となるため、低抵抗で効率的な電子の移動が可能である。これらの効果により、真空チャンネルトランジスタのしきい電圧の低減と効率の向上を実現できる。
　以上のように、本発明の半導体素子としての真空チャネルトランジスタは、窒化ガリウム－窒化アルミニウム混晶半導体を使用し、ソース電極における電子の主要な放出方向を結晶構造のｃ軸方向としたので、電子放出の効率を最大限に向上させ、電子放出のためのしきい電圧を著しく低減させることができる。これにより、真空チャネルトランジスタの動作速度を大幅に向上させることができ、１ＴＨｚ～１０ＴＨｚの周波数範囲内での動作も可能となる。それに加えて、本発明の真空チャネルトランジスタでは、消費電力の大幅な低減を実現することができる。
　なお、以上に示した実施の形態では、半導体素子を真空チャネルトランジスタとして説明したが、本発明の半導体素子は真空チャネルトランジスタに限定されることはない。本発明は、電子供給素子やその他の任意の電子放出を伴う半導体素子に適用することができる。
　本発明により、真空チャネルトランジスタにおける電子放出の効率を最大限に向上させるとともに電子放出のためのしきい電圧を著しく低減させることができ、真空チャネルトランジスタの動作速度を大幅に向上させるとともに消費電力を大幅に低減することができる。これにより、１ＴＨｚ～１０ＴＨｚの周波数範囲内で動作可能な真空チャネルトランジスタを提供できる。
　１，１ａ，１ｂ　真空チャネルトランジスタ
　１１　導体基板
　１２　絶縁層
　１３　半導体層
　１４　基板
　２１，２２，２３　金属電極
　１３１　ソース
　１３２　ドレイン
　１５１，１５２　結合層
　１６１，１６２　接触層

Claims (13)

  1. 　窒化ガリウム－窒化アルミニウム混晶半導体のウルツ鉱型構造の結晶からなる電極（１３）を有し、
    　前記電極（１３１）は、電子の主要な放出方向と結晶構造のｃ軸方向とのなす角度が３０度以下となるように配置されたものである半導体素子。
  2. 　請求項１に記載した半導体素子であって、
    　前記電極（１３１）は、電子の主要な放出方向が結晶構造のｃ軸方向となるように配置されたものである半導体素子。
  3. 　請求項２に記載した半導体素子であって、
    　前記電極（１３１）は、窒化アルミニウムが分子数の比で全体の０．６５以上となる窒化ガリウム－窒化アルミニウム混晶半導体からなるものである半導体素子。
  4. 　ゲート電極をなす導体基板（１１）と、
    　前記導体基板（１１）の上に形成された絶縁体からなる絶縁層（１２）と、
    　前記絶縁層（１２）の上に形成されたソース電極（１３１）と、
    　前記絶縁層（１２）の上に形成され、前記ソース電極（１３１）と対向するように設けられたドレイン電極（１３２）とを有し、
    　前記ソース電極（１３１）は、窒化ガリウム－窒化アルミニウム混晶半導体のウルツ鉱型構造の結晶からなるものであり、電子の主要な放出方向と結晶構造のｃ軸方向とのなす角度が３０度以下となるように配置されたものである真空チャネルトランジスタ。
  5. 　請求項４に記載した半導体素子であって、
    　前記ソース電極（１３１）は、電子の主要な放出方向が結晶構造のｃ軸方向となるように配置されたものである真空チャネルトランジスタ。
  6. 　請求項５に記載した真空チャネルトランジスタであって、
    　前記ソース電極（１３１）は、窒化アルミニウムが分子数の比で全体の０．６５以上となる窒化ガリウム－窒化アルミニウム混晶半導体からなるものである真空チャネルトランジスタ。
  7. 　請求項６に記載した真空チャネルトランジスタであって、
    　前記導体基板（１１）は、ｎ型シリコンからなるものであり、
    　前記絶縁層（１２）は、ｎ型シリコン基板の表面に形成された二酸化ケイ素の層である真空チャネルトランジスタ。
  8. 　請求項７に記載した真空チャネルトランジスタであって、
    　前記ソース電極（１３１）は、当該ソース電極（１３１）に通電するための金属電極（２１）が接続されたものである真空チャネルトランジスタ。
  9. 　請求項８に記載した真空チャネルトランジスタであって、
    　前記ソース電極（１３１）と前記金属電極（２１）との間に、窒化ガリウム－窒化アルミニウム混晶半導体からなり、窒化アルミニウムの割合が前記金属電極（２１）側から前記ソース電極（１３１）側に向かって増大する結合層（１５１）を有する真空チャネルトランジスタ。
  10. 　請求項９に記載した真空チャネルトランジスタであって、
    　前記金属電極（２１）と前記結合層（１５１）との間に、窒化ガリウムからなる接触層（１６１）を有する真空チャネルトランジスタ。
  11. 　窒化ガリウムのウルツ鉱型構造の結晶からなり、表面がｍ面である基板（１４）に、窒化ガリウム－窒化アルミニウム混晶半導体からなる半導体層（１３）を結晶成長させる工程と、
    　ｎ型シリコンからなる導体基板（１１）の表面を酸化させて二酸化ケイ素からなる絶縁層（１２）を形成する工程と、
    　前記絶縁層（１２）の表面と前記半導体層（１３）の表面を重ね合わせ、前記絶縁層（１２）と前記半導体層（１３）を結合する工程と、
    　前記基板（１４）を前記半導体層（１３）から剥離する工程と、
    　前記半導体層（１３）をソース電極（１３１）とドレイン電極（１３２）として形成する工程とを有する真空チャネルトランジスタの製造方法。
  12. 　請求項１１に記載した真空チャネルトランジスタの製造方法であって、
    　前記ソース電極（１３１）と前記ドレイン電極（１３２）とは、電子の主要な放出方向と前記半導体層（１３）の結晶構造のｃ軸方向とのなす角度が３０度以下となるように形成されるものである真空チャネルトランジスタの製造方法。
  13. 　請求項１２に記載した真空チャネルトランジスタの製造方法であって、
    　前記ソース電極（１３１）と前記ドレイン電極（１３２）とは、電子の主要な放出方向が前記半導体層（１３）の結晶構造のｃ軸方向となるように形成されるものである真空チャネルトランジスタの製造方法。
PCT/JP2016/064390 2015-05-14 2016-05-13 真空チャネルトランジスタおよびその製造方法 Ceased WO2016182080A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017518012A JP6341551B2 (ja) 2015-05-14 2016-05-13 真空チャネルトランジスタおよびその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-099497 2015-05-14
JP2015099497 2015-05-14

Publications (1)

Publication Number Publication Date
WO2016182080A1 true WO2016182080A1 (ja) 2016-11-17

Family

ID=57249073

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/064390 Ceased WO2016182080A1 (ja) 2015-05-14 2016-05-13 真空チャネルトランジスタおよびその製造方法

Country Status (2)

Country Link
JP (1) JP6341551B2 (ja)
WO (1) WO2016182080A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018195790A (ja) * 2017-05-22 2018-12-06 株式会社東芝 発電素子、発電モジュール、発電装置及び発電システム
JP2020013886A (ja) * 2018-07-18 2020-01-23 株式会社東芝 発電素子、発電モジュール、発電装置及び発電システム
US10840052B2 (en) 2018-06-22 2020-11-17 International Business Machines Corporation Planar gate-insulated vacuum channel transistor
US10937620B2 (en) 2018-09-26 2021-03-02 International Business Machines Corporation Vacuum channel transistor structures with sub-10 nanometer nanogaps and layered metal electrodes
JP2021197376A (ja) * 2020-06-09 2021-12-27 株式会社東芝 発電素子
JP2022046349A (ja) * 2020-09-10 2022-03-23 善文 安藤 真空チャネル電界効果トランジスタ、その製造方法及び半導体装置
JP2022073536A (ja) * 2020-11-02 2022-05-17 株式会社東芝 電子放出素子及び発電素子

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323015A (ja) * 1999-02-05 2000-11-24 Matsushita Electric Ind Co Ltd 電子放出素子
JP2002508596A (ja) * 1998-03-25 2002-03-19 コリア アドバンスト インスティテュート オブ サイエンス アンド テクノロジー 真空電界トランジスタ
JP2003505844A (ja) * 1999-07-26 2003-02-12 アドバンスド ビジョン テクノロジーズ，インコーポレイテッド 真空電界効果デバイスおよびその製造方法
JP2006286417A (ja) * 2005-03-31 2006-10-19 National Univ Corp Shizuoka Univ 電子放出素子
US9147755B1 (en) * 2013-05-22 2015-09-29 The United States of America as represented by the Administrator of the National Aeronautics & Space Administration (NASA) Nanostructure-based vacuum channel transistor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002508596A (ja) * 1998-03-25 2002-03-19 コリア アドバンスト インスティテュート オブ サイエンス アンド テクノロジー 真空電界トランジスタ
JP2000323015A (ja) * 1999-02-05 2000-11-24 Matsushita Electric Ind Co Ltd 電子放出素子
JP2003505844A (ja) * 1999-07-26 2003-02-12 アドバンスド ビジョン テクノロジーズ，インコーポレイテッド 真空電界効果デバイスおよびその製造方法
JP2006286417A (ja) * 2005-03-31 2006-10-19 National Univ Corp Shizuoka Univ 電子放出素子
US9147755B1 (en) * 2013-05-22 2015-09-29 The United States of America as represented by the Administrator of the National Aeronautics & Space Administration (NASA) Nanostructure-based vacuum channel transistor

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018195790A (ja) * 2017-05-22 2018-12-06 株式会社東芝 発電素子、発電モジュール、発電装置及び発電システム
US10840052B2 (en) 2018-06-22 2020-11-17 International Business Machines Corporation Planar gate-insulated vacuum channel transistor
JP2020013886A (ja) * 2018-07-18 2020-01-23 株式会社東芝 発電素子、発電モジュール、発電装置及び発電システム
US10937620B2 (en) 2018-09-26 2021-03-02 International Business Machines Corporation Vacuum channel transistor structures with sub-10 nanometer nanogaps and layered metal electrodes
US11651925B2 (en) 2018-09-26 2023-05-16 International Business Machines Corporation Vacuum channel transistor structures with sub-10 nanometer nanogaps and layered metal electrodes
JP2021197376A (ja) * 2020-06-09 2021-12-27 株式会社東芝 発電素子
JP7397760B2 (ja) 2020-06-09 2023-12-13 株式会社東芝 発電素子
JP2022046349A (ja) * 2020-09-10 2022-03-23 善文 安藤 真空チャネル電界効果トランジスタ、その製造方法及び半導体装置
US11476074B2 (en) 2020-09-10 2022-10-18 Yoshiyuki Ando Vacuum channel field effect transistor, producing method thereof, and semiconductor device
JP2022073536A (ja) * 2020-11-02 2022-05-17 株式会社東芝 電子放出素子及び発電素子
JP7407690B2 (ja) 2020-11-02 2024-01-04 株式会社東芝 電子放出素子及び発電素子

Also Published As

Publication number Publication date
JP6341551B2 (ja) 2018-06-13
JPWO2016182080A1 (ja) 2018-03-08

Similar Documents

Publication Publication Date Title
JP6341551B2 (ja) 真空チャネルトランジスタおよびその製造方法
CN110224019B (zh) 一种半导体器件及其制造方法
JP5064824B2 (ja) 半導体素子
Jones et al. AlGaN devices and growth of device structures
KR100576279B1 (ko) 질화물계 헤테로 구조를 갖는 디바이스 및 그 제조 방법
CN101405850A (zh) 半导体场效应晶体管及其制造方法
CN102709321A (zh) 增强型开关器件及其制造方法
CN110310981B (zh) 氮面增强型复合势垒层氮化镓基异质结场效应管
CN102598317A (zh) 多孔氮化物半导体上的高品质非极性/半极性半导体器件及其制造方法
JP2008010803A (ja) 窒化物半導体電界効果トランジスタ
CN110491938B (zh) 半导体装置
JPH11243253A (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法、半導体装置の製造方法、窒化物系ｉｉｉ−ｖ族化合物半導体成長用基板および窒化物系ｉｉｉ−ｖ族化合物半導体成長用基板の製造方法
JP5341345B2 (ja) 窒化物半導体ヘテロ構造電界効果トランジスタ
WO2014097526A1 (ja) 電界効果トランジスタおよびその製造方法
CN104201199B (zh) 增强型半导体器件和半导体集成电路装置
US9515146B2 (en) Nitride semiconductor layer, nitride semiconductor device, and method for manufacturing nitride semiconductor layer
JP2007281453A (ja) 半導体電界効果トランジスタ及びその製造方法
JP2003100778A (ja) 半導体装置
JP6126354B2 (ja) 半導体装置及びその製造方法
JP2009302370A (ja) 半導体装置
CN112201689B (zh) 基于ⅲ族氮化物异质结的场效应晶体管及其制备方法
JP4917319B2 (ja) トランジスタ
EP2693499A1 (en) Semiconductor light emitting device and method for manufacturing the same
JP2008135768A (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体層の成長方法および半導体装置の製造方法
WO2020009020A1 (ja) トンネル電界効果トランジスタ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16792804

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017518012

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16792804

Country of ref document: EP

Kind code of ref document: A1