WO2016147504A1 - 光検出装置 - Google Patents

光検出装置 Download PDF

Info

Publication number
WO2016147504A1
WO2016147504A1 PCT/JP2015/084916 JP2015084916W WO2016147504A1 WO 2016147504 A1 WO2016147504 A1 WO 2016147504A1 JP 2015084916 W JP2015084916 W JP 2015084916W WO 2016147504 A1 WO2016147504 A1 WO 2016147504A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
semiconductor
main surface
region
semiconductor substrate
Prior art date
Application number
PCT/JP2015/084916
Other languages
English (en)
French (fr)
Inventor
正吾 鎌倉
隆太 山田
健一 里
Original Assignee
浜松ホトニクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 浜松ホトニクス株式会社 filed Critical 浜松ホトニクス株式会社
Priority to EP15885596.5A priority Critical patent/EP3273478A4/en
Priority to US15/551,099 priority patent/US10224437B2/en
Priority to CN201580077830.7A priority patent/CN107408563B/zh
Publication of WO2016147504A1 publication Critical patent/WO2016147504A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/02—Details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44—Electric circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1446—Devices controlled by radiation in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02016—Circuit arrangements of general character for the devices
    • H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02027—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier for devices working in avalanche mode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02322—Optical elements or arrangements associated with the device comprising luminescent members, e.g. fluorescent sheets upon the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44—Electric circuits
    • G01J2001/4446—Type of detector
    • G01J2001/446—Photodiode
    • G01J2001/4466—Avalanche
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44—Electric circuits
    • G01J2001/4446—Type of detector
    • G01J2001/448—Array [CCD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Definitions

  • the present invention relates to a photodetection device.
  • a photodetecting device comprising a semiconductor photodetecting element having a semiconductor substrate on which a photodiode array having a plurality of pixels is formed, and a mounting substrate arranged to face the semiconductor photodetecting element is known.
  • a semiconductor photodetecting element having a semiconductor substrate on which a photodiode array having a plurality of pixels is formed, and a mounting substrate arranged to face the semiconductor photodetecting element.
  • a notch is formed in a corner of a semiconductor substrate.
  • a wire connecting the first electrode disposed on the semiconductor substrate and the second electrode disposed on the mounting substrate is disposed at the notch position.
  • the first electrode disposed on the semiconductor substrate is disposed in the vicinity of the notch. For this reason, in the pixel located in the vicinity of the first electrode and the pixel located away from the first electrode (for example, a pixel located in the vicinity of a corner diagonally formed with the corner where the notch is formed).
  • the wiring distance to the first electrode is greatly different.
  • the wiring resistance differs between a pixel located in the vicinity of the first electrode and a pixel located away from the first electrode. As the wiring distance to the first electrode is longer, the wiring resistance is higher.
  • the stray capacitance generated in the wiring between the first electrode and the pixel is different between the pixel located in the vicinity of the first electrode and the pixel located away from the first electrode.
  • a pixel having a longer wiring distance to the first electrode has a larger stray capacitance.
  • An object of one embodiment of the present invention is to provide a photodetector that can suppress a difference in signal arrival time between pixels.
  • a photodetection device includes a semiconductor photodetection element having a semiconductor substrate on which a photodiode array having a plurality of pixels is formed, and a semiconductor photodetection element facing the semiconductor photodetection element And a mounting board.
  • the semiconductor substrate includes a first main surface and a second main surface that face each other.
  • the mounting substrate includes a third main surface facing the second main surface of the semiconductor substrate and a fourth main surface facing the third main surface.
  • the semiconductor substrate has a first region and a second region. A plurality of pixels are arranged in the first region.
  • the second region is located inside the first region so as to be surrounded by the first region when viewed from the direction in which the first main surface and the second main surface are opposed to each other.
  • a through hole penetrating the semiconductor substrate is formed in the second region of the semiconductor substrate.
  • the through hole is formed in the second region.
  • a first wire connecting the first electrode and the second electrode is inserted through the through hole.
  • the signal of the photodiode array is taken out from the first main surface side of the semiconductor substrate and sent to the third main surface side of the mounting substrate.
  • the through hole through which the first wire is inserted is formed in the second region of the semiconductor substrate.
  • the light detection apparatus may include a plurality of semiconductor light detection elements.
  • each semiconductor photodetecting element is arranged on the mounting substrate so that the second main surface and the third main surface face each other.
  • the first electrode and the second electrode are connected via a first wire. Since the light detection device includes a plurality of semiconductor light detection elements, the area of the light receiving region of the light detection device can be increased. In each semiconductor photodetecting element, as described above, a difference in signal arrival time between pixels is suppressed to be small.
  • the semiconductor photodetector element may have a plurality of channels with one photodiode array as one channel.
  • the first electrode and the second electrode are connected to each channel via the first wire. Since the semiconductor photodetecting element has a plurality of channels, the area of the light receiving region of the semiconductor photodetecting element (photodetecting device) can be increased. In each channel, as described above, the difference in signal arrival time between pixels is suppressed to be small.
  • a third electrode disposed on the first main surface side of the semiconductor substrate and electrically connected to the semiconductor substrate, and a fourth electrode disposed on the third main surface side of the mounting substrate are through holes. It may be connected via a second wire that is inserted through the cable.
  • a predetermined potential for example, a cathode potential
  • the semiconductor substrate can be appropriately applied to the semiconductor substrate through the second wire and the third electrode. Therefore, there is no need to provide an electrode for applying a predetermined potential to the semiconductor substrate on the second main surface side of the semiconductor substrate, and the manufacturing cost of the semiconductor photodetecting element can be reduced. Since the second wire is inserted into the through hole through which the first wire is inserted, there is no need to newly form a through hole through which the second wire is inserted. Thereby, the manufacturing cost of the semiconductor photodetection element can be further reduced.
  • the second region may be located at substantially the center of the first region when viewed from the direction in which the first main surface and the second main surface are opposed to each other. In this case, the difference in signal arrival time between pixels can be further reduced.
  • the opening of the through hole may have a circular shape.
  • a capillary of a wire bonder used for connecting a wire is inserted into the through hole.
  • the diameter of the through hole depends on the outer diameter of the capillary.
  • the opening of the through hole may have a rectangular shape. In this case, the distance from the edge of the through hole to each pixel located around the through hole is equal. For this reason, it can suppress that characteristic variation arises between pixels.
  • the photodiode array operates in Geiger mode and is connected in series to each of the avalanche photodiodes formed on the semiconductor substrate, and arranged on the first main surface side of the semiconductor substrate.
  • the quenching resistor may be included, and the quenching resistor may be connected in parallel and the signal line disposed on the first main surface side of the semiconductor substrate. In this case, the signal line is connected to the first electrode.
  • a pulse-like signal is obtained by the action of a quenching resistor connected to the avalanche photodiode. Each avalanche photodiode counts photons.
  • the number of incident photons is determined according to the output charge amount or the signal intensity of the total output pulse. Since the difference in signal arrival time between the avalanche photodiodes is suppressed to be small, it is possible to suppress degradation of time resolution.
  • FIG. 1 is a schematic perspective view showing a light detection device according to an embodiment.
  • FIG. 2 is a diagram for explaining the arrangement of the semiconductor photodetector elements.
  • FIG. 3 is a diagram for explaining a cross-sectional configuration of the photodetecting device according to the present embodiment.
  • FIG. 4 is a schematic plan view of the semiconductor photodetecting element.
  • FIG. 5 is a schematic diagram showing the configuration of the semiconductor photodetector element around the through hole.
  • FIG. 6 is a circuit diagram of the photodetector.
  • FIG. 7 is a diagram for explaining a cross-sectional configuration of a photodetection device according to a modification of the present embodiment.
  • FIG. 8 is a schematic plan view of the semiconductor photodetector element.
  • FIG. 1 is a schematic perspective view showing a light detection device according to an embodiment.
  • FIG. 2 is a diagram for explaining the arrangement of the semiconductor photodetector elements.
  • FIG. 3 is a diagram for explaining a cross-section
  • FIG. 9 is a schematic plan view showing a modification of the semiconductor photodetecting element.
  • FIG. 10 is a schematic diagram showing the configuration of the semiconductor photodetector element around the through hole.
  • FIG. 11 is a schematic plan view showing a modification of the semiconductor photodetector element.
  • FIG. 12 is a diagram for explaining a cross-sectional configuration of a photodetecting device according to a modification of the present embodiment.
  • FIG. 13 is a schematic plan view of the semiconductor photodetector element.
  • FIG. 14 is a schematic diagram showing the configuration of the semiconductor photodetector element around the through hole.
  • FIG. 15 is a diagram for explaining a cross-sectional configuration of a photodetection device according to a modification of the present embodiment.
  • FIG. 10 is a schematic diagram showing the configuration of the semiconductor photodetector element around the through hole.
  • FIG. 11 is a schematic plan view showing a modification of the semiconductor photodetector element.
  • FIG. 12 is a diagram for explaining
  • FIG. 16 is a schematic plan view of the semiconductor photodetector element.
  • FIG. 17 is a schematic plan view showing a modification of the semiconductor photodetector element.
  • FIG. 18 is a schematic diagram showing the configuration of the semiconductor photodetector element around the through hole.
  • FIG. 19 is a schematic plan view showing a modification of the semiconductor photodetector element.
  • FIG. 20 is a diagram for explaining a cross-sectional configuration of a photodetection device according to a modification of the present embodiment.
  • FIG. 21 is a diagram for explaining the arrangement of the semiconductor photodetector elements.
  • FIG. 22 is a schematic plan view of the semiconductor photodetector element.
  • FIG. 23 is a schematic perspective view showing a light detection device according to a modification of the present embodiment.
  • FIG. 24 is a diagram for explaining a cross-sectional configuration of the photodetecting device according to the present embodiment.
  • FIG. 1 is a schematic perspective view showing a photodetecting device according to the present embodiment.
  • FIG. 2 is a diagram for explaining the arrangement of the semiconductor photodetector elements.
  • FIG. 3 is a diagram for explaining a cross-sectional configuration of the photodetecting device according to the present embodiment.
  • FIG. 4 is a schematic plan view of the semiconductor photodetecting element.
  • FIG. 5 is a diagram showing the configuration of the semiconductor photodetecting element around the through hole.
  • FIG. 6 is a circuit diagram of the photodetector.
  • the photodetecting device 1 includes a plurality of semiconductor photodetecting elements 10, a mounting substrate 20, and a plurality of scintillators 30.
  • the plurality of semiconductor light detection elements 10 are arranged so as to face the mounting substrate 20.
  • the plurality of semiconductor photodetecting elements 10 are molded with resin (for example, epoxy resin) 11.
  • the light detection apparatus 1 includes a “16” semiconductor light detection element 10 and a “16” scintillator 30.
  • Each semiconductor light detecting element 10 has one photodiode array PDA.
  • the semiconductor photodetector 10 has a semiconductor substrate 1N.
  • the semiconductor substrate 1N has a rectangular shape in plan view.
  • the semiconductor substrate 1N includes a main surface 1Na and a main surface 1Nb facing each other.
  • the semiconductor substrate 1N is an N-type (first conductivity type) semiconductor substrate made of Si.
  • the photodiode array PDA includes a plurality of avalanche photodiodes APD.
  • the plurality of avalanche photodiodes APD are formed on the semiconductor substrate 1N.
  • One avalanche photodiode APD constitutes one pixel in the photodiode array PDA.
  • the plurality of avalanche photodiodes APD are arranged two-dimensionally when viewed from the direction in which the main surface 1Na and the main surface 1Nb face each other (hereinafter simply referred to as “opposing direction”).
  • the semiconductor substrate 1N has a first region RS1 and a second region RS2 as shown in FIG.
  • a plurality of avalanche photodiodes APD are arranged in the first region RS1.
  • the second region RS2 is located inside the first region RS1 so as to be surrounded by the first region RS1 when viewed from the facing direction.
  • the first region RS1 is located substantially at the center of the semiconductor substrate 1N when viewed from the facing direction.
  • the first region RS1 has, for example, a rectangular shape in plan view.
  • a quenching resistor R1 is connected in series to each avalanche photodiode APD. All the avalanche photodiodes APD are all connected in parallel in such a manner that each avalanche photodiode APD is connected in series with the quenching resistor R1.
  • a reverse bias voltage is applied from each power source to each avalanche photodiode APD.
  • the output current from the avalanche photodiode APD is detected by a signal processing unit SP described later.
  • Each avalanche photodiode APD has a P-type (second conductivity type) first semiconductor region 1PA and a P-type second semiconductor region 1PB.
  • the first semiconductor region 1PA is formed on the main surface 1Na side of the semiconductor substrate 1N.
  • the second semiconductor region 1PB is formed in the first semiconductor region 1PA and has a higher impurity concentration than the first semiconductor region 1PA.
  • the planar shape of the second semiconductor region 1PB is, for example, a polygon (in this embodiment, a quadrangle).
  • the depth of the first semiconductor region 1PA is larger than the depth of the second semiconductor region 1PB.
  • the semiconductor substrate 1N has an N-type semiconductor region 1PC.
  • the semiconductor region 1PC is formed on the main surface 1Na side of the semiconductor substrate 1N.
  • the semiconductor region 1PC prevents the PN junction formed between the N-type semiconductor substrate 1N and the P-type first semiconductor region 1PA from being exposed to the end of the semiconductor substrate 1N and a through hole TH described later.
  • the semiconductor region 1PC is formed at a position corresponding to the end of the semiconductor substrate 1N and a position corresponding to the through hole TH.
  • the avalanche photodiode APD has an electrode E1 arranged on the main surface 1Na side of the semiconductor substrate 1N.
  • the electrode E1 is electrically connected to the second semiconductor region 1PB.
  • the avalanche photodiode APD has an electrode E2 disposed on the main surface 1Nb side of the semiconductor substrate 1N.
  • the electrode E2 is electrically connected to the semiconductor substrate 1N.
  • the first semiconductor region 1PA is electrically connected to the electrode E1 through the second semiconductor region 1PB.
  • the photodiode array PDA includes a signal line TL and an electrode E3 as shown in FIG.
  • the signal line TL and the electrode E3 are formed on the semiconductor substrate 1N outside the second semiconductor region 1PB via the insulating layer L1.
  • the signal line TL and the electrode E3 are disposed on the main surface 1Na side of the semiconductor substrate 1N.
  • the electrode E3 is located in the second region RS2.
  • the signal line TL is connected to the electrode E3.
  • the signal line TL includes a plurality of signal lines TL1 and a plurality of signal lines TL2.
  • Each signal line TL1 is disposed along the Y-axis direction between the avalanche photodiodes APD adjacent in the X-axis direction in plan view.
  • Each signal line TL2 is disposed between the avalanche photodiodes APD adjacent in the Y-axis direction along the X-axis direction.
  • Each signal line TL2 electrically connects a plurality of signal lines TL1.
  • the signal line TL2 is connected to the electrode E3.
  • the signal line TL1 may be connected to the electrode E3.
  • the photodiode array PDA has a quenching resistor R1 for each avalanche photodiode APD.
  • the quenching resistor R1 is formed on the semiconductor substrate 1N via the insulating layer L1.
  • Quenching resistor R1 is arranged on the main surface 1Na side of semiconductor substrate 1N.
  • One end of the quenching resistor R1 is connected to the electrode E1.
  • the other end of the quenching resistor R1 is connected to the signal line TL1.
  • the quenching resistor R1 is located on the semiconductor substrate 1N outside the second semiconductor region 1PB.
  • FIG. 5 the description of the insulating layers L1 and L3 shown in FIG. 3 is omitted for clarity of the structure.
  • Each avalanche photodiode APD (region immediately below the first semiconductor region 1PA) is connected to the signal line TL1 through the electrode E1 and the quenching resistor R1.
  • a plurality of avalanche photodiodes APD are connected to one signal line TL1 through an electrode E1 and a quenching resistor R1, respectively.
  • the quenching resistor R1 is electrically connected to the electrode E3 via the signal line TL. That is, each avalanche photodiode APD (each pixel) is electrically connected to the electrode E3.
  • An insulating layer L3 is disposed on the main surface 1Na side of the semiconductor substrate 1N.
  • the insulating layer L3 is formed so as to cover the electrodes E1 and E3, the quenching resistor R1, and the signal line TL.
  • a through hole TH penetrating the semiconductor substrate 1N is formed in the second region RS2 of the semiconductor substrate 1N.
  • the opening of the through hole TH has a circular shape.
  • the inner diameter of the through hole TH is not substantially changed in the length direction of the through hole TH.
  • a method for forming the through hole TH for example, a dry etching method, a wet etching method, a drill process, a laser process, and a sand blast process are appropriately selected.
  • the quenching resistor R1 has a higher resistivity than the electrode E1 to which the quenching resistor R1 is connected.
  • Quenching resistor R1 is made of polysilicon, for example.
  • a CVD (Chemical Vapor Deposition) method can be used as a method for forming the quenching resistor R1.
  • the electrodes E1, E2, E3 and the signal line TL are made of metal (for example, Al).
  • metal for example, Al
  • AuGe / Ni is also used as the electrode material in addition to Al.
  • a sputtering method can be used as a method of forming the electrodes E1, E2, E3 and the signal line TL.
  • a Group 3 element for example, B
  • a Group 5 element for example, N, P, or As
  • the element can function.
  • a diffusion method or an ion implantation method can be used as a method for adding these impurities.
  • the insulating layers L1 and L3 As a material of the insulating layers L1 and L3, SiO 2 or SiN can be used. If the insulating layer L1, L3 consists of SiO 2, the method for forming the insulating layer L1, L3, it is possible to use a thermal oxidation method or a sputtering method.
  • an avalanche photodiode APD is formed by forming a PN junction between the N-type semiconductor substrate 1N and the P-type first semiconductor region 1PA.
  • the semiconductor substrate 1N is electrically connected to an electrode E2 formed on the main surface 1Nb of the semiconductor substrate 1N.
  • the first semiconductor region 1PA is connected to the electrode E1 through the second semiconductor region 1PB.
  • the quenching resistor R1 is connected in series with the avalanche photodiode APD (see FIG. 6).
  • each avalanche photodiode APD operates in Geiger mode.
  • a reverse voltage (reverse bias voltage) larger than the breakdown voltage of the avalanche photodiode APD is applied between the anode and the cathode of the avalanche photodiode APD. That is, the ( ⁇ ) potential V1 is applied to the anode and the (+) potential V2 is applied to the cathode.
  • the polarities of these potentials are relative, and one of the potentials can be a ground potential.
  • the anode is a P-type first semiconductor region 1PA
  • the cathode is an N-type semiconductor substrate 1N.
  • photoelectric conversion is performed inside the substrate to generate photoelectrons.
  • Avalanche multiplication is performed in a region near the PN junction interface of the first semiconductor region 1PA, and the amplified electron group flows toward the electrode E2. That is, when light (photon) is incident on any pixel (avalanche photodiode APD) of the photodiode array PDA, it is multiplied and extracted from the electrode E3 as a signal.
  • each avalanche photodiode APD operates in the Geiger mode and is connected to a common signal line TL. For this reason, when photons simultaneously enter a plurality of avalanche photodiodes APD, the outputs of the plurality of avalanche photodiodes APD are all input to a common signal line TL. Therefore, the photodiode array PDA measures a high-intensity signal corresponding to the number of incident photons. In each semiconductor photodetector 10 (each photodiode array PDA), a signal is output through the electrode E3.
  • the mounting substrate 20 has a main surface 20a and a main surface 20b facing each other as shown in FIG.
  • the mounting substrate 20 has a rectangular shape in plan view.
  • Main surface 20a is opposed to main surface 1Nb of semiconductor substrate 1N.
  • Each semiconductor photodetecting element 10 is arranged on the mounting substrate 20 so that the main surface 1Nb and the main surface 20a of the semiconductor substrate 1N face each other.
  • Each semiconductor photodetecting element 10 is two-dimensionally arranged on the mounting substrate 20.
  • the mounting substrate 20 includes a plurality of electrodes E5 and a plurality of electrodes E7.
  • the electrode E5 and the electrode E7 are disposed at positions corresponding to the respective semiconductor light detection elements 10 (each photodiode array PDA).
  • the electrode E5 and the electrode E7 are disposed on the main surface 20a side.
  • the electrode E5 is arrange
  • the mounting substrate 20 includes a plurality of electrodes E6 and a plurality of electrodes E8.
  • the electrode E6 and the electrode E8 are disposed on the main surface 20b side.
  • the electrode E6 is electrically connected to the corresponding electrode E5.
  • the electrode E8 is electrically connected to the corresponding electrode E7.
  • the electrodes E5, E6, E7, and E8 are also made of metal (for example, Al).
  • AuGe / Ni may be used in addition to Al.
  • the electrode E3 and the electrode E5 are connected by a bonding wire W1. Thereby, the electrode E3 is electrically connected to the electrode E5 via the bonding wire W1.
  • the quenching resistor R1 is electrically connected to the electrode E5 via the signal line TL, the electrode E3, and the bonding wire W1.
  • the bonding wire W1 is inserted through the through hole TH.
  • the bonding wire W1 is made of, for example, Al, Cu, or Au.
  • the electrode E2 and the electrode E7 are connected by a conductive resin 21, for example. Thereby, the electrode E2 is electrically connected to the electrode E7 through the conductive resin 21.
  • the conductive resin 21 includes a conductive filler and a resin. For example, Ag powder is used as the conductive filler.
  • the signal processing unit SP is disposed on the main surface 20b side of the mounting substrate 20, for example.
  • the signal processing unit SP constitutes an ASIC (Application Specific Integrated Circuit).
  • Each electrode E6 is electrically connected to the signal processing unit SP via a wiring formed on the mounting substrate 20, a bonding wire (both not shown), and the like.
  • An output signal from each semiconductor photodetector 10 (each photodiode array PDA) is input to the signal processing unit SP, and the signal processor SP processes an output signal from each semiconductor photodetector 10.
  • the signal processing unit SP includes a CMOS circuit that converts an output signal from each semiconductor photodetecting element 10 into a digital pulse.
  • the signal processing unit SP may be disposed on a substrate different from the mounting substrate 20.
  • Each scintillator 30 is optically connected to the resin 11 by an optical adhesive 31.
  • the scintillator 30 is disposed at a position corresponding to each semiconductor light detection element 10 (each photodiode array PDA).
  • the scintillation light from the scintillator passes through the optical adhesive 31 and the resin 11 and enters the semiconductor light detection element 10.
  • the number of scintillators 30 is the same as the number of semiconductor photodetecting elements 10, and the scintillator 30 and the semiconductor photodetecting elements 10 are in a one-to-one correspondence.
  • the through hole TH is formed in the second region RS2 when viewed from the facing direction.
  • the second region RS2 is located inside the first region RS1 so as to be surrounded by the first region RS1.
  • a bonding wire W1 is inserted through the through hole TH.
  • the bonding wire W1 connects the electrode E3 and the electrode E5.
  • the signal of the photodiode array PDA is taken out from the main surface 1Na side of the semiconductor substrate 1N and sent to the main surface 20a side of the mounting substrate 20.
  • the through hole TH is formed in the second region RS2 of the semiconductor substrate 1N.
  • each photodiode array PDA when the avalanche photodiode APD constituting the pixel detects photons and performs Geiger discharge, a pulsed signal is obtained by the action of the quenching resistor R1 connected to the avalanche photodiode APD.
  • Each avalanche photodiode APD counts photons. Therefore, even when a plurality of photons are incident at the same timing, the number of incident photons is determined according to the output charge amount or the signal intensity of the total output pulse.
  • the photodetecting device 1 since the difference in signal arrival time between the avalanche photodiodes APD is suppressed to be small, it is possible to suppress deterioration in time resolution.
  • the semiconductor photodetector 10 is a photodiode array PDA, and all the outputs of the plurality of avalanche photodiodes APD are input to the common signal line TL. At the time of imaging, since the semiconductor light detection element 10 and the display pixel are paired, a display pixel defect due to the presence of the second region RS2 does not occur.
  • the light detection device 1 includes a plurality of semiconductor light detection elements 10.
  • Each semiconductor photodetecting element 10 is arranged on the mounting substrate 20 so that the main surface 1Nb of the semiconductor substrate 1N and the main surface 20a of the mounting substrate 20 face each other.
  • an electrode E3 and an electrode E5 are connected via a bonding wire W1. Since the light detection device 1 includes the plurality of semiconductor light detection elements 10, the area of the light receiving region of the light detection device 1 can be increased.
  • the difference in signal arrival time between the avalanche photodiodes APD is suppressed to be small.
  • the second region RS2 is located substantially at the center of the first region RS1 when viewed from the facing direction. This configuration further reduces the difference in signal arrival time between the avalanche photodiodes APD.
  • the diameter of the through hole TH depends on the outer diameter of the capillary so that the capillary used for connecting the bonding wire W1 can be inserted into the through hole TH.
  • the opening of the through hole TH has a circular shape, the area for forming the through hole TH is smaller than when the opening of the through hole TH has another shape. . Therefore, it is possible to suppress a decrease in the aperture ratio in each semiconductor light detection element 10.
  • the semiconductor photodetecting element 10 and the scintillator 30 are tiled on the mounting substrate 20 in such a manner that the semiconductor photodetecting element 10 and the scintillator 30 are coupled on a one-to-one basis.
  • the scintillator light emitted from one scintillator 30 is not only transmitted to the semiconductor photodetector 10 coupled to the scintillator 30 but also to the semiconductor photodetector 10 adjacent to the semiconductor photodetector 10. Is also incident. Therefore, in order to obtain a larger output from the semiconductor photodetecting element 10, for example, the crystal position is discriminated by performing a centroid calculation using the signal outputs of two adjacent semiconductor photodetecting elements 10. In this case, if output variation occurs between two adjacent semiconductor light detection elements 10, the crystal position discrimination image is distorted and an accurate image cannot be obtained.
  • the plurality of semiconductor light detection elements are tiled so that the side where the cutout is formed and the side where the cutout is not formed are adjacent to each other.
  • the number of light-receiving pixels on the side where the notch is formed is equal to the number of light-receiving pixels on the side where the notch is not formed. Smaller than.
  • the number of light receiving pixels is different between two adjacent semiconductor photodetecting elements, so output variations between the two semiconductor photodetecting elements are inevitable.
  • the through hole TH for arranging the bonding wire W1 is formed in the second region RS2, the number of light receiving pixels is different between the two adjacent semiconductor photodetector elements 10. Absent. Therefore, output variations between two adjacent semiconductor photodetecting elements 10 are unlikely to occur.
  • the scintillator light is reflected on the electrode that is disposed on the mounting substrate and connected to the wire.
  • the scintillator light reflected by the electrode is further reflected by the scintillator and enters the adjacent semiconductor light detection element.
  • the through hole TH is formed in the second region RS2.
  • the electrode on the semiconductor substrate side to which the wire is connected is disposed in the vicinity of the notch.
  • the notch is formed at the corner of the semiconductor substrate. For this reason, when the semiconductor wafer is diced, there is a possibility that chipping occurs in the region where the electrode is formed on the semiconductor substrate.
  • the through hole TH is formed in the second region RS2. For this reason, even when the semiconductor substrate 1N is obtained by dicing the semiconductor wafer, there is no possibility that the chipping reaches the region where the electrode E2 is disposed.
  • a configuration in which a signal is output from the semiconductor light detection element to the mounting substrate through a bonding wire a configuration in which a signal is extracted from the semiconductor light detection device through a through electrode may be employed.
  • the through electrode is formed in the semiconductor substrate so as to penetrate the semiconductor substrate.
  • the manufacturing cost since it is necessary to form an insulating layer, a conductor layer as a through electrode, an insulating layer that insulates the conductor layer, and the like on the semiconductor substrate from the back surface side of the semiconductor substrate, the manufacturing cost may increase. .
  • the semiconductor photodetector and the mounting substrate need to be bump-connected. For this reason, the area where the semiconductor photodetecting element and the mounting substrate are in contact with each other is small, and the heat dissipation of the semiconductor photodetecting element may be deteriorated.
  • the connection resistance between the semiconductor photodetector element and the mounting substrate may be increased.
  • the heat dissipation of the semiconductor light detection element 10 is improved. Since the electrode E3 and the electrode E5 are electrically connected through the bonding wire W1, and the electrode E2 and the electrode E7 having a large area are electrically connected, the gap between the semiconductor photodetector 10 and the mounting substrate 20 is There is no risk of increasing the connection resistance.
  • the through hole TH When the through hole TH is formed in a tapered shape having a diameter gradually reduced from the main surface 1Na side to the main surface 1Nb side, the dead space on the main surface 1Na side of the semiconductor substrate 1N is large.
  • the through hole TH is formed in a tapered shape having a diameter gradually increased from the main surface 1Na side to the main surface 1Nb side, the following problems may occur.
  • the electrode E3 is disposed in the vicinity of the through hole TH, it is difficult to sufficiently press the tip of the wire against the electrode E3 during wire bonding, and thus there is a possibility that the electrode E3 and the wire are not properly connected. For this reason, the electrode E3 needs to be arranged away from the through hole TH, and the area of the second region RS2 becomes large.
  • the electrode E3 can be disposed in the vicinity of the through hole TH. As a result, an increase in the area of the second region RS2 can be suppressed, and a decrease in the aperture ratio in the semiconductor photodetecting element can be suppressed.
  • FIG. 7 is a diagram for explaining a cross-sectional configuration of the light detection device according to the present modification.
  • FIG. 8 is a schematic plan view of the semiconductor photodetector element.
  • the position of the second region RS2 that is, the position where the through hole TH is formed is different from the above-described embodiment.
  • the second region RS2 is located offset from the approximate center of the first region RS1. Even in this case, the second region RS2 is located inside the first region RS1 so as to be surrounded by the first region RS1 when viewed from the facing direction.
  • the difference in wiring distance between pixels is small as compared with the above-described light detection device to be compared.
  • the difference in signal arrival time between the avalanche photodiodes APD (pixels) can be suppressed to be small.
  • FIGS. 9 and 11 are schematic plan views showing modifications of the semiconductor photodetecting element.
  • FIG. 10 is a schematic diagram showing the configuration of the semiconductor photodetector element around the through hole.
  • the opening shape of the through hole TH is different from that of the above-described embodiment.
  • the opening of the through hole TH has a rectangular shape.
  • the opening of the through hole TH has a square shape.
  • the distance from the edge of the through hole TH to the avalanche photodiode APD (each pixel) located around the through hole TH is the same, it is possible to suppress variation in characteristics between the avalanche photodiodes APD. Can do.
  • FIG. 12 is a diagram for explaining a cross-sectional configuration of the light detection device according to the present modification.
  • FIG. 13 is a schematic plan view of the semiconductor photodetector element.
  • FIG. 14 is a schematic diagram showing the configuration of the semiconductor photodetector element around the through hole. This modification is different from the above-described embodiment in that two bonding wires W1 and W2 are inserted into each through hole TH.
  • the opening of the through hole TH has an oval shape.
  • the inner diameter of the through hole TH is not substantially changed in the length direction of the through hole TH.
  • the electrode E5 not only the electrode E5 but also a part of the electrode E7 is exposed when viewed from the facing direction (the direction in which the main surface 20a and the main surface 20b face each other).
  • a part of the electrode E7 exposed in the through hole TH and the electrode E5 are arranged along the long axis direction in the opening shape of the through hole TH.
  • the avalanche photodiode APD has an electrode E9 disposed on the main surface 1Na side of the semiconductor substrate 1N.
  • the electrode E9 is connected to the N-type semiconductor region 1PC through a via formed in the insulating layer L1.
  • the electrode E9 is electrically connected to the semiconductor substrate 1N through the semiconductor region 1PC.
  • the electrode E9 and the electrode E3 are positioned so as to sandwich the through hole TH in the major axis direction of the opening shape of the through hole TH when viewed from the opposing direction.
  • the electrode E9 and the electrode E7 are connected by a bonding wire W2. Thereby, the electrode E9 is electrically connected to the electrode E7 via the bonding wire W2.
  • the semiconductor substrate 1N is electrically connected to the electrode E7 via the semiconductor region 1PC, the electrode E9, and the bonding wire W2.
  • the bonding wire W2 is inserted through the through hole TH together with the bonding wire W1.
  • the bonding wire W2 is made of, for example, Al, Cu, or Au, similarly to the bonding wire W1.
  • the electrode E2 is not disposed on the main surface 1Nb side of the semiconductor substrate 1N.
  • the main surface 1Nb of the semiconductor substrate 1N is directly connected to the electrode E7 by the conductive resin 21.
  • the semiconductor substrate 1N is electrically connected to the electrode E7 through the conductive resin 21.
  • the difference in wiring distance between pixels is small as compared with the above-described light detection device to be compared.
  • the difference in signal arrival time between the avalanche photodiodes APD (pixels) can be suppressed to be small.
  • the electrode E9 and the electrode E7 are connected via a bonding wire W2 inserted through the through hole TH.
  • the cathode potential can be appropriately applied to the semiconductor substrate 1N through the bonding wire W2 and the electrode E9. Therefore, since it is not necessary to arrange an electrode for applying a cathode potential to the semiconductor substrate 1N on the main surface 1Nb side of the semiconductor substrate 1N, the manufacturing cost of the semiconductor photodetector 10 can be reduced. Since the bonding wire W2 is inserted into the through hole TH through which the bonding wire W1 is inserted, there is no need to newly form a through hole through which the bonding wire W2 is inserted. Thereby, the manufacturing cost of the semiconductor photodetection element 10 can be further reduced.
  • FIG. 15 is a diagram for explaining a cross-sectional configuration of the light detection device according to the present modification.
  • FIG. 16 is a schematic plan view of the semiconductor photodetector element.
  • the position of the second region RS2 that is, the position where the through hole TH is formed is different from the modification examples shown in FIGS.
  • the second region RS2 is located offset from the approximate center of the first region RS1. Even in this case, the second region RS2 is located inside the first region RS1 so as to be surrounded by the first region RS1 when viewed from the facing direction.
  • the difference in wiring distance between pixels is small as compared with the above-described light detection device to be compared.
  • the difference in signal arrival time between the avalanche photodiodes APD (pixels) can be suppressed to be small.
  • FIGS. 17 and 19 are schematic plan views showing modifications of the semiconductor photodetecting element.
  • FIG. 18 is a schematic diagram showing the configuration of the semiconductor photodetector element around the through hole.
  • the shape of the opening of the through hole TH is different from the modified examples shown in FIGS.
  • the opening of the through hole TH has a rectangular shape.
  • Part of the electrode E7 exposed in the through hole TH and the electrode E5 are arranged along the long side direction in the opening shape of the through hole TH.
  • the electrode E9 and the electrode E3 are positioned so as to sandwich the through hole TH in the long side direction in the opening shape of the through hole TH when viewed from the opposing direction.
  • the distance from the edge of the through hole TH to the avalanche photodiode APD (each pixel) located around the through hole TH is equal, it is possible to suppress variation in characteristics between the avalanche photodiodes APD. can do.
  • FIG. 20 is a diagram for explaining a cross-sectional configuration of a photodetection device according to a modification of the present embodiment.
  • FIG. 21 is a diagram for explaining the arrangement of the semiconductor photodetector elements.
  • FIG. 22 is a schematic plan view of the semiconductor photodetector element.
  • the semiconductor photodetector 10 has a plurality of channels, that is, a plurality of photodiode arrays PDA, with one photodiode array PDA as one channel. That is, a plurality of photodiode arrays PDA are formed on the semiconductor substrate 1N. For each channel (photodiode array PDA), the electrode E3 and the electrode E5 are connected via a bonding wire W1. In this modification, the semiconductor substrate 1N has a semiconductor region 1PC located between the channels.
  • the semiconductor photodetector 10 since the semiconductor photodetector 10 has a plurality of channels, the area of the light receiving region of the semiconductor photodetector 10 (photodetector 1) is increased. It is done. In each channel (photodiode array PDA), the difference in signal arrival time between the avalanche photodiodes APD (pixels) is suppressed to be small as in the above-described embodiment.
  • FIG. 23 is a schematic perspective view showing a light detection device according to a modification of the present embodiment.
  • FIG. 24 is a diagram for explaining a cross-sectional configuration of the photodetecting device according to the present embodiment.
  • the light detection device 1 includes one semiconductor light detection element 10, one mounting substrate 20, and one scintillator 30. Also in this modified example, the difference in signal arrival time between the avalanche photodiodes APD (pixels) is suppressed to be small as in the above-described embodiment.
  • the position of the second region RS2 (through hole TH) and the opening shape of the through hole TH must be the same in all the semiconductor light detection elements 10. There is no.
  • the position of the second region RS2 (through hole TH) may be different for each semiconductor light detection element 10.
  • the opening shape of the through hole TH may be different for each semiconductor light detection element 10.
  • the shapes of the first and second semiconductor regions 1PB and 1PB are not limited to the shapes described above, and may be other shapes (for example, circular shapes).
  • the number (number of rows and columns) and arrangement of the avalanche photodiodes APD (second semiconductor regions 1PB) are not limited to the numbers and arrangement shown in the figure.
  • the number and arrangement of the photodiode arrays PDA (channels) are not limited to the illustrated number and arrangement.
  • the present invention can be used for a light detection device that detects weak light.
  • SYMBOLS 1 Photodetection device, 1N ... Semiconductor substrate, 1Na, 1Nb ... Main surface of semiconductor substrate, 1PA ... First semiconductor region, 1PB ... Second semiconductor region, 10 ... Semiconductor photodetector, 20 ... Mounting substrate, 20a, 20b ... Main surface of mounting substrate, APD ... Avalanche photodiode, E1 to E3, E5 to E9 ... Electrode, PDA ... Photodiode array, R1 ... Quenching resistor, RS1 ... First region, RS2 ... Second region, TH ... Through Hole, TL ... signal wire, W1, W2 ... bonding wire.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Measurement Of Radiation (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

　半導体基板１Ｎは、複数の画素が配置されている第一領域ＲＳ１と、主面１Ｎａと主面１Ｎｂとが対向している方向から見て、第一領域ＲＳ１に囲まれるように第一領域ＲＳ１の内側に位置している第二領域ＲＳ２と、を有している。半導体基板１Ｎの第二領域ＲＳ２には、半導体基板１Ｎを貫通する貫通孔ＴＨが形成されている。半導体基板１Ｎの主面１Ｎａ側に配置されていると共に複数の画素と電気的に接続されている電極Ｅ３と、搭載基板２０の主面２０ａ側に配置されている電極Ｅ５とは、貫通孔ＴＨに挿通されているボンディングワイヤＷ１を介して接続されている。

Description

光検出装置
　本発明は、光検出装置に関する。
　複数の画素を有するフォトダイオードアレイが形成されている半導体基板を有している半導体光検出素子と、半導体光検出素子に対向するように配置されている搭載基板と、を備える光検出装置が知られている（たとえば、特許文献１参照）。
米国特許第８４２０４３３号明細書
　特許文献１に記載された光検出装置では、半導体基板の角に切り欠きが形成されている。半導体基板に配置されている第一電極と搭載基板に配置されている第二電極とを接続するワイヤが、切り欠きの位置に配置されている。半導体基板に配置されている第一電極は、切り欠きの近傍に配置されている。このため、第一電極の近傍に位置する画素と、第一電極から離れて位置する画素（たとえば、切り欠きが形成されている角と対角に位置する角の近傍に位置する画素）とでは、第一電極までの配線距離が大きく異なる。
　第一電極の近傍に位置する画素と、第一電極から離れて位置する画素とでは、配線抵抗が異なる。第一電極までの配線距離が長い画素ほど、配線抵抗が大きい。第一電極の近傍に位置する画素と、第一電極から離れて位置する画素とでは、第一電極と画素との間の配線に生じる浮遊容量も異なる。第一電極までの配線距離が長い画素ほど、浮遊容量が大きい。配線抵抗及び浮遊容量が画素間で異なっている場合、信号が画素から第一電極に到達する時間（信号到達時間）が、画素間で異なる。画素間での配線抵抗及び浮遊容量の差が大きいほど、画素間での信号到達時間の差が大きい。
　本発明の一態様の目的は、画素間での信号到達時間の差を小さく抑制することが可能な光検出装置を提供することである。
　本発明の一態様に係る光検出装置は、複数の画素を有するフォトダイオードアレイが形成されている半導体基板を有している半導体光検出素子と、半導体光検出素子に対向するように配置されている搭載基板と、を備えている。半導体基板は、互いに対向する第一主面と第二主面とを含んでいる。搭載基板は、半導体基板の第二主面と対向する第三主面と、第三主面と対向する第四主面と、を含んでいる。半導体基板は、第一領域と、第二領域と、を有している。第一領域には、複数の画素が配置されている。第二領域は、第一主面と第二主面とが対向している方向から見て、第一領域に囲まれるように第一領域の内側に位置している。半導体基板の第二領域には、半導体基板を貫通する貫通孔が形成されている。半導体基板の第一主面側に配置されていると共に複数の画素と電気的に接続されている第一電極と、搭載基板の第三主面側に配置されている第二電極とは、貫通孔に挿通されている第一ワイヤを介して接続されている。
　本態様に係る光検出装置では、貫通孔が、第二領域に形成されている。貫通孔には、第一電極と第二電極とを接続している第一ワイヤが挿通されている。これにより、フォトダイオードアレイの信号が、半導体基板の第一主面側から取り出され、搭載基板の第三主面側に送られる。第一ワイヤが挿通される貫通孔は、半導体基板の第二領域に形成されている。このため、本態様に係る光検出装置では、半導体基板の角に形成された切り欠きの位置にワイヤが配置されている光検出装置に比して、画素間での配線距離の差が小さい。したがって、本態様に係る光検出装置では、画素間での信号到達時間の差が小さく抑制される。
　本態様に係る光検出装置は、複数の半導体光検出素子を備えていてもよい。この場合、各半導体光検出素子は、第二主面と第三主面とが対向するように、搭載基板に配置されている。半導体光検出素子ごとに、第一電極と第二電極とが第一ワイヤを介して接続されている。光検出装置が複数の半導体光検出素子を備えているので、光検出装置の受光領域の大面積化が図られる。各半導体光検出素子では、上述したように、画素間での信号到達時間の差が小さく抑制されている。
　半導体光検出素子は、一つのフォトダイオードアレイを一つのチャンネルとして、複数のチャンネルを有していてもよい。この場合、チャンネルごとに、第一電極と第二電極とが第一ワイヤを介して接続されている。半導体光検出素子が複数のチャンネルを有しているので、半導体光検出素子（光検出装置）の受光領域の大面積化が図られる。各チャンネルでは、上述したように、画素間での信号到達時間の差が小さく抑制されている。
　半導体基板の第一主面側に配置されていると共に半導体基板と電気的に接続されている第三電極と、搭載基板の第三主面側に配置されている第四電極とが、貫通孔に挿通されている第二ワイヤを介して接続されていてもよい。この場合、第二ワイヤ及び第三電極を通して、半導体基板に所定の電位（たとえば、カソード電位）を適切に与えることが可能となる。したがって、半導体基板に所定の電位を与えるための電極が半導体基板の第二主面側に配置されている必要がなく、半導体光検出素子の製造コストを低減することができる。第二ワイヤは、第一ワイヤが挿通される貫通孔に挿通されるため、第二ワイヤが挿通される貫通孔が新たに形成される必要がない。これにより、半導体光検出素子の製造コストをより一層低減することができる。
　第二領域は、第一主面と第二主面とが対向している方向から見て、第一領域の略中央に位置していてもよい。この場合、画素間での信号到達時間の差をより一層小さくすることができる。
　貫通孔の開口は、円形状を呈していてもよい。貫通孔には、ワイヤを接続するために用いられるワイヤボンダのキャピラリが挿通される。貫通孔の径は、キャピラリの外径に依存する。貫通孔の開口が円形状を呈している場合、貫通孔の開口が他の形状を呈している場合に比して、貫通孔を形成するための領域が小さい。したがって、半導体光検出素子での開口率の低下を抑制することができる。
　貫通孔の開口は、矩形状を呈していてもよい。この場合、貫通孔の縁から当該貫通孔の周囲に位置する各画素までの距離が同等となる。このため、画素間で特性ばらつきが生じるのを抑制することができる。
　フォトダイオードアレイは、ガイガーモードで動作すると共に半導体基板に形成された複数のアバランシェフォトダイオードと、それぞれのアバランシェフォトダイオードに対して直列に接続されると共に半導体基板の第一主面側に配置されたクエンチング抵抗と、クエンチング抵抗が並列に接続されると共に半導体基板の第一主面側に配置された信号線と、を含んでいてもよい。この場合、信号線は、第一電極に接続されている。フォトダイオードアレイでは、画素を構成するアバランシェフォトダイオードがフォトンを検出してガイガー放電したとき、アバランシェフォトダイオードに接続されたクエンチング抵抗の働きにより、パルス状の信号が得られる。それぞれのアバランシェフォトダイオードが、各々フォトンをカウントする。このため、同じタイミングで複数個のフォトンが入射した場合においても、総出力パルスの出力電荷量あるいは信号強度に応じて、入射したフォトン数が判明する。アバランシェフォトダイオード間での信号到達時間の差が小さく抑制されているので、時間分解能の劣化を抑制することができる。
　本発明の上記一態様によれば、画素間での信号到達時間の差を小さく抑制することが可能な光検出装置を提供することができる。
図１は、一実施形態に係る光検出装置を示す概略斜視図である。 図２は、半導体光検出素子の配列を説明するための図である。 図３は、本実施形態に係る光検出装置の断面構成を説明するための図である。 図４は、半導体光検出素子の概略平面図である。 図５は、貫通孔周辺における半導体光検出素子の構成を示す模式図である。 図６は、光検出装置の回路図である。 図７は、本実施形態の変形例に係る光検出装置の断面構成を説明するための図である。 図８は、半導体光検出素子の概略平面図である。 図９は、半導体光検出素子の変形例を示す概略平面図である。 図１０は、貫通孔周辺における半導体光検出素子の構成を示す模式図である。 図１１は、半導体光検出素子の変形例を示す概略平面図である。 図１２は、本実施形態の変形例に係る光検出装置の断面構成を説明するための図である。 図１３は、半導体光検出素子の概略平面図である。 図１４は、貫通孔周辺における半導体光検出素子の構成を示す模式図である。 図１５は、本実施形態の変形例に係る光検出装置の断面構成を説明するための図である。 図１６は、半導体光検出素子の概略平面図である。 図１７は、半導体光検出素子の変形例を示す概略平面図である。 図１８は、貫通孔周辺における半導体光検出素子の構成を示す模式図である。 図１９は、半導体光検出素子の変形例を示す概略平面図である。 図２０は、本実施形態の変形例に係る光検出装置の断面構成を説明するための図である。 図２１は、半導体光検出素子の配列を説明するための図である。 図２２は、半導体光検出素子の概略平面図である。 図２３は、本実施形態の変形例に係る光検出装置を示す概略斜視図である。 図２４は、本実施形態に係る光検出装置の断面構成を説明するための図である。
　以下、添付図面を参照して、本発明の実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
　図１～図６を参照して、本実施形態に係る光検出装置１の構成を説明する。図１は、本実施形態に係る光検出装置を示す概略斜視図である。図２は、半導体光検出素子の配列を説明するための図である。図３は、本実施形態に係る光検出装置の断面構成を説明するための図である。図４は、半導体光検出素子の概略平面図である。図５は、貫通孔周辺における半導体光検出素子の構成を示す図である。図６は、光検出装置の回路図である。
　光検出装置１は、図１～図３に示されるように、複数の半導体光検出素子１０、搭載基板２０、及び複数のシンチレータ３０を備えている。複数の半導体光検出素子１０は、搭載基板２０に対向するように配置されている。複数の半導体光検出素子１０は、樹脂（たとえば、エポキシ樹脂）１１によりモールドされている。本実施形態では、光検出装置１は、「１６」の半導体光検出素子１０と、「１６」のシンチレータ３０とを備えている。
　各半導体光検出素子１０は、一つのフォトダイオードアレイＰＤＡを有している。半導体光検出素子１０は、半導体基板１Ｎを有している。半導体基板１Ｎは、平面視で矩形状を呈している。半導体基板１Ｎは、互いに対向する主面１Ｎａと主面１Ｎｂとを含んでいる。半導体基板１Ｎは、Ｓｉからなる、Ｎ型（第一導電型）の半導体基板である。
　フォトダイオードアレイＰＤＡは、複数のアバランシェフォトダイオードＡＰＤを含んでいる。複数のアバランシェフォトダイオードＡＰＤは、半導体基板１Ｎに形成されている。一つのアバランシェフォトダイオードＡＰＤは、フォトダイオードアレイＰＤＡにおける一つの画素を構成している。複数のアバランシェフォトダイオードＡＰＤは、主面１Ｎａと主面１Ｎｂとが対向している方向（以下、単に「対向方向」と称する）から見て、二次元状に配列されている。
　半導体基板１Ｎは、図４にも示されるように、第一領域ＲＳ１と第二領域ＲＳ２とを有している。第一領域ＲＳ１には、複数のアバランシェフォトダイオードＡＰＤが配置されている。第二領域ＲＳ２は、対向方向から見て、第一領域ＲＳ１に囲まれるように、第一領域ＲＳ１の内側に位置している。第一領域ＲＳ１は、対向方向から見て、半導体基板１Ｎの略中央に位置している。第一領域ＲＳ１は、たとえば、平面視で矩形状を呈している。
　各アバランシェフォトダイオードＡＰＤには、図５にも示されるように、クエンチング抵抗Ｒ１が直列に接続されている。各アバランシェフォトダイオードＡＰＤは、それぞれクエンチング抵抗Ｒ１と直列に接続された態様で、全て並列に接続されている。各アバランシェフォトダイオードＡＰＤには、電源から逆バイアス電圧が印加される。アバランシェフォトダイオードＡＰＤからの出力電流は、後述する信号処理部ＳＰによって検出される。
　各アバランシェフォトダイオードＡＰＤは、Ｐ型（第二導電型）の第一半導体領域１ＰＡと、Ｐ型の第二半導体領域１ＰＢと、を有している。第一半導体領域１ＰＡは、半導体基板１Ｎの主面１Ｎａ側に形成されている。第二半導体領域１ＰＢは、第一半導体領域１ＰＡ内に形成され且つ第一半導体領域１ＰＡよりも不純物濃度が高い。第二半導体領域１ＰＢの平面形状は、たとえば多角形（本実施形態では、四角形）である。第一半導体領域１ＰＡの深さは、第二半導体領域１ＰＢの深さよりも大きい。
　半導体基板１Ｎは、Ｎ型の半導体領域１ＰＣを有している。半導体領域１ＰＣは、半導体基板１Ｎの主面１Ｎａ側に形成されている。半導体領域１ＰＣは、Ｎ型の半導体基板１ＮとＰ型の第一半導体領域１ＰＡとの間に形成されるＰＮ接合が、半導体基板１Ｎの端と後述する貫通孔ＴＨとに露出するのを防ぐ。半導体領域１ＰＣは、半導体基板１Ｎの端に対応する位置と貫通孔ＴＨに対応する位置とに形成されている。
　アバランシェフォトダイオードＡＰＤは、図５に示されるように、半導体基板１Ｎの主面１Ｎａ側に配置された、電極Ｅ１を有している。電極Ｅ１は、第二半導体領域１ＰＢに電気的に接続されている。アバランシェフォトダイオードＡＰＤは、図３に示されるように、半導体基板１Ｎの主面１Ｎｂ側に配置された電極Ｅ２を有している。電極Ｅ２は、半導体基板１Ｎに電気的に接続されている。第一半導体領域１ＰＡは、第二半導体領域１ＰＢを介して電極Ｅ１に電気的に接続されている。
　フォトダイオードアレイＰＤＡは、図５に示されるように、信号線ＴＬと電極Ｅ３とを有している。信号線ＴＬと電極Ｅ３とは、第二半導体領域１ＰＢの外側の半導体基板１Ｎ上に、絶縁層Ｌ１を介して形成されている。信号線ＴＬと電極Ｅ３とは、半導体基板１Ｎの主面１Ｎａ側に配置されている。電極Ｅ３は、第二領域ＲＳ２に位置している。信号線ＴＬは、電極Ｅ３に接続されている。
　信号線ＴＬは、複数の信号線ＴＬ１と複数の信号線ＴＬ２とを含んでいる。各信号線ＴＬ１は、平面視で、Ｘ軸方向で隣り合うアバランシェフォトダイオードＡＰＤ間をＹ軸方向に沿って配置されている。各信号線ＴＬ２は、Ｙ軸方向で隣り合うアバランシェフォトダイオードＡＰＤ間をＸ軸方向に沿って配置されている。各信号線ＴＬ２は、複数の信号線ＴＬ１同士を電気的に接続している。本実施形態では、信号線ＴＬ２が、電極Ｅ３に接続されている。信号線ＴＬ１が、電極Ｅ３に接続されていてもよい。
　フォトダイオードアレイＰＤＡは、アバランシェフォトダイオードＡＰＤごとに、クエンチング抵抗Ｒ１を有している。クエンチング抵抗Ｒ１は、絶縁層Ｌ１を介して、半導体基板１Ｎに形成されている。クエンチング抵抗Ｒ１は、半導体基板１Ｎの主面１Ｎａ側に配置されている。クエンチング抵抗Ｒ１の一方端は、電極Ｅ１に接続されている。クエンチング抵抗Ｒ１の他方端は、信号線ＴＬ１に接続されている。クエンチング抵抗Ｒ１は、たとえば、第二半導体領域１ＰＢの外側の半導体基板１Ｎ上に位置している。図５では、構造の明確化のため、図３に示されている絶縁層Ｌ１，Ｌ３の記載を省略している。
　アバランシェフォトダイオードＡＰＤ（第一半導体領域１ＰＡの直下の領域）それぞれは、電極Ｅ１とクエンチング抵抗Ｒ１とを介して、信号線ＴＬ１に接続されている。１つの信号線ＴＬ１には、複数のアバランシェフォトダイオードＡＰＤが、それぞれ電極Ｅ１とクエンチング抵抗Ｒ１とを介して接続されている。クエンチング抵抗Ｒ１は、信号線ＴＬを介して、電極Ｅ３に電気的に接続されている。すなわち、各アバランシェフォトダイオードＡＰＤ（各画素）は、電極Ｅ３に電気的に接続されている。
　半導体基板１Ｎの主面１Ｎａ側には、絶縁層Ｌ３が配置されている。絶縁層Ｌ３は、電極Ｅ１，Ｅ３、クエンチング抵抗Ｒ１、及び信号線ＴＬを覆うように形成されている。
　半導体基板１Ｎの第二領域ＲＳ２には、半導体基板１Ｎを貫通する貫通孔ＴＨが形成されている。貫通孔ＴＨの開口は、円形状を呈している。貫通孔ＴＨの内径は、貫通孔ＴＨの長さ方向で略変化していない。貫通孔ＴＨの形成方法には、たとえば、ドライエッチング法、ウエットエッチング法、ドリル加工、レーザー加工、及びサンドブラスト加工が適宜選択される。
　クエンチング抵抗Ｒ１は、クエンチング抵抗Ｒ１が接続される電極Ｅ１よりも抵抗率が高い。クエンチング抵抗Ｒ１は、たとえばポリシリコンからなる。クエンチング抵抗Ｒ１の形成方法には、ＣＶＤ（Chemical　Vapor　Deposition）法を用いることができる。
　電極Ｅ１，Ｅ２，Ｅ３及び信号線ＴＬは、金属（たとえば、Ａｌ）からなる。半導体基板がＳｉからなる場合には、電極材料としては、Ａｌの他に、ＡｕＧｅ／Ｎｉも用いられる。電極Ｅ１，Ｅ２，Ｅ３及び信号線ＴＬの形成方法には、スパッタ法を用いることができる。
　半導体基板１Ｎの材料にＳｉが用いられる場合、Ｐ型不純物には３族元素（たとえば、Ｂ）が用いられ、Ｎ型不純物には、５族元素（たとえば、Ｎ、Ｐ、又はＡｓ）が用いられる。半導体の導電型であるＮ型とＰ型は、互いに置換して素子を構成しても、当該素子を機能させることができる。これらの不純物の添加方法には、拡散法やイオン注入法を用いることができる。
　絶縁層Ｌ１，Ｌ３の材料には、ＳｉＯ２又はＳｉＮを用いることができる。絶縁層Ｌ１，Ｌ３がＳｉＯ２からなる場合、絶縁層Ｌ１，Ｌ３の形成方法には、熱酸化法又はスパッタ法を用いることができる。
　フォトダイオードアレイＰＤＡでは、ＰＮ接合がＮ型の半導体基板１ＮとＰ型の第一半導体領域１ＰＡとの間に構成されることにより、アバランシェフォトダイオードＡＰＤが形成される。半導体基板１Ｎは、半導体基板１Ｎの主面１Ｎｂに形成された電極Ｅ２に電気的に接続されている。第一半導体領域１ＰＡは、第二半導体領域１ＰＢを介して、電極Ｅ１に接続されている。クエンチング抵抗Ｒ１は、アバランシェフォトダイオードＡＰＤに直列に接続されている（図６参照）。
　フォトダイオードアレイＰＤＡでは、個々のアバランシェフォトダイオードＡＰＤがガイガーモードで動作する。ガイガーモードでは、アバランシェフォトダイオードＡＰＤのブレークダウン電圧よりも大きな逆方向電圧（逆バイアス電圧）が、アバランシェフォトダイオードＡＰＤのアノードとカソードとの間に印加される。すなわち、アノードには（－）電位Ｖ１が、カソードには（＋）電位Ｖ２が印加される。これらの電位の極性は相対的なものであり、一方の電位をグランド電位とすることも可能である。
　アノードはＰ型の第一半導体領域１ＰＡであり、カソードはＮ型の半導体基板１Ｎである。アバランシェフォトダイオードＡＰＤに光（フォトン）が入射すると、基板内部で光電変換が行われて光電子が発生する。第一半導体領域１ＰＡのＰＮ接合界面の近傍領域において、アバランシェ増倍が行われ、増幅された電子群は電極Ｅ２に向けて流れる。すなわち、フォトダイオードアレイＰＤＡのいずれかの画素（アバランシェフォトダイオードＡＰＤ）に光（フォトン）が入射すると、増倍されて、信号として電極Ｅ３から取り出される。
　各アバランシェフォトダイオードＡＰＤに接続されたクエンチング抵抗Ｒ１の他方端は、半導体基板１Ｎの主面１Ｎａに沿って共通の信号線ＴＬに電気的に接続されている。各アバランシェフォトダイオードＡＰＤは、ガイガーモードで動作しており、共通の信号線ＴＬに接続されている。このため、複数のアバランシェフォトダイオードＡＰＤに同時にフォトンが入射した場合、複数のアバランシェフォトダイオードＡＰＤの出力は全て共通の信号線ＴＬに入力される。したがって、フォトダイオードアレイＰＤＡでは、入射フォトン数に応じた高強度の信号が計測される。各半導体光検出素子１０（各フォトダイオードアレイＰＤＡ）では、電極Ｅ３を通して信号が出力される。
　搭載基板２０は、図３にも示されるように、互いに対向する主面２０ａと主面２０ｂとを有している。搭載基板２０は、平面視で矩形形状を呈している。主面２０ａは、半導体基板１Ｎの主面１Ｎｂと対向している。各半導体光検出素子１０は、半導体基板１Ｎの主面１Ｎｂと主面２０ａとが対向するように、搭載基板２０に配置されている。各半導体光検出素子１０は、搭載基板２０上で、二次元状に配置されている。
　搭載基板２０は、複数の電極Ｅ５と複数の電極Ｅ７とを含んでいる。電極Ｅ５と電極Ｅ７とは、各半導体光検出素子１０（各フォトダイオードアレイＰＤＡ）に対応する位置に配置されている。電極Ｅ５と電極Ｅ７とは、主面２０ａ側に配置されている。
　電極Ｅ５は、図３に示されるように、貫通孔ＴＨに対応する位置に配置されている。すなわち、電極Ｅ５は、主面２０ａにおける、貫通孔ＴＨに対向する各領域上に形成されている。電極Ｅ５は、対向方向（主面２０ａと主面２０ｂとが対向している方向）から見て、貫通孔ＴＨ内に露出している。電極Ｅ７は、図３に示されるように、電極Ｅ２に対応する位置に配置されている。すなわち、電極Ｅ７は、主面２０ａにおける、電極Ｅ２に対向する各領域上に形成されている。
　搭載基板２０は、複数の電極Ｅ６と複数の電極Ｅ８とを含んでいる。電極Ｅ６と電極Ｅ８とは、主面２０ｂ側に配置されている。電極Ｅ６は、対応する電極Ｅ５と電気的に接続されている。電極Ｅ８は、対応する電極Ｅ７と電気的に接続されている。電極Ｅ５，Ｅ６，Ｅ７，Ｅ８も、電極Ｅ１，Ｅ２，Ｅ３と同じく、金属（たとえば、Ａｌ）からなる。電極材料としては、Ａｌの他に、ＡｕＧｅ／Ｎｉを用いてもよい。
　電極Ｅ３と電極Ｅ５とは、ボンディングワイヤＷ１により接続されている。これにより、電極Ｅ３は、ボンディングワイヤＷ１を介して、電極Ｅ５に電気的に接続されている。クエンチング抵抗Ｒ１は、信号線ＴＬ、電極Ｅ３、及びボンディングワイヤＷ１を介して、電極Ｅ５に電気的に接続されている。ボンディングワイヤＷ１は、貫通孔ＴＨに挿通されている。ボンディングワイヤＷ１は、たとえば、Ａｌ、Ｃｕ、又はＡｕからなる。
　電極Ｅ２と電極Ｅ７とは、たとえば、導電性樹脂２１により接続されている。これにより、電極Ｅ２は、導電性樹脂２１を介して、電極Ｅ７に電気的に接続されている。導電性樹脂２１は、導電性フィラーと樹脂とを含んでいる。導電性フィラーには、たとえばＡｇ粉が用いられる。
　信号処理部ＳＰは、たとえば、搭載基板２０の主面２０ｂ側に配置される。信号処理部ＳＰは、ＡＳＩＣ（Application　Specific　Integrated　Circuit）を構成している。各電極Ｅ６は、搭載基板２０に形成されている配線及びボンデングワイヤ（いずれも図示省略）などを介して信号処理部ＳＰと電気的に接続されている。信号処理部ＳＰには、各半導体光検出素子１０（各フォトダイオードアレイＰＤＡ）からの出力信号が入力され、信号処理部ＳＰは、各半導体光検出素子１０からの出力信号を処理する。信号処理部ＳＰは、各半導体光検出素子１０からの出力信号をデジタルパルスに変換するＣＭＯＳ回路を含んでいる。信号処理部ＳＰは、搭載基板２０とは異なる基板に配置されていてもよい。
　各シンチレータ３０は、光学接着剤３１により、樹脂１１に光学的に接続される。シンチレータ３０は、各半導体光検出素子１０（各フォトダイオードアレイＰＤＡ）に対応する位置に配置されている。シンチレータからのシンチレーション光は、光学接着剤３１及び樹脂１１を通り、半導体光検出素子１０に入射する。シンチレータ３０の数は、半導体光検出素子１０の数と同じであり、シンチレータ３０と半導体光検出素子１０とが一対一で対応している。
　以上のように、本実施形態では、貫通孔ＴＨが、対向方向から見て、第二領域ＲＳ２に形成されている。第二領域ＲＳ２は、第一領域ＲＳ１に囲まれるように第一領域ＲＳ１の内側に位置している。貫通孔ＴＨには、ボンディングワイヤＷ１が挿通されている。ボンディングワイヤＷ１は、電極Ｅ３と電極Ｅ５とを接続している。これにより、フォトダイオードアレイＰＤＡの信号が、半導体基板１Ｎの主面１Ｎａ側から取り出され、搭載基板２０の主面２０ａ側に送られる。
　貫通孔ＴＨは、半導体基板１Ｎの第二領域ＲＳ２に形成されている。このため、光検出装置１では、半導体基板の角に形成された切り欠きの位置にワイヤが配置されている比較対象の光検出装置に比して、画素間での配線距離の差が小さい。したがって、アバランシェフォトダイオードＡＰＤ（画素）間での信号到達時間の差を小さく抑制することができる。
　各フォトダイオードアレイＰＤＡでは、画素を構成するアバランシェフォトダイオードＡＰＤがフォトンを検出してガイガー放電した場合、アバランシェフォトダイオードＡＰＤに接続されたクエンチング抵抗Ｒ１の働きにより、パルス状の信号が得られる。それぞれのアバランシェフォトダイオードＡＰＤが、各々フォトンをカウントする。このため、同じタイミングで複数個のフォトンが入射した時においても、総出力パルスの出力電荷量あるいは信号強度に応じて、入射したフォトン数が判明する。光検出装置１では、アバランシェフォトダイオードＡＰＤ間での信号到達時間の差を小さく抑制されているので、時間分解能の劣化を抑制することができる。
　複数の画素が配置されている領域の内側に位置する領域に貫通孔が形成されている場合、貫通孔が形成されている領域には画素が配置できない。通常の撮像時では、受光画素と表示画素とが対になっているため、受光画素の欠陥は表示画素の欠陥となってしまう。このため、通常であれば、上述した領域には、貫通孔は形成されない。本実施形態では、半導体光検出素子１０がフォトダイオードアレイＰＤＡであり、複数のアバランシェフォトダイオードＡＰＤの出力は全て共通の信号線ＴＬに入力される。撮像時には、半導体光検出素子１０と表示画素とが対となるため、第二領域ＲＳ２の存在による表示画素の欠陥は発生しない。
　本実施形態では、光検出装置１は、複数の半導体光検出素子１０を備えている。各半導体光検出素子１０は、半導体基板１Ｎの主面１Ｎｂと搭載基板２０の主面２０ａとが対向するように、搭載基板２０に配置されている。半導体光検出素子１０ごとに、電極Ｅ３と電極Ｅ５とがボンディングワイヤＷ１を介して接続されている。光検出装置１が複数の半導体光検出素子１０を備えているので、光検出装置１の受光領域の大面積化が図られる。各半導体光検出素子１０では、上述したように、アバランシェフォトダイオードＡＰＤ間での信号到達時間の差が小さく抑制されている。
　本実施形態では、第二領域ＲＳ２は、対向方向から見て、第一領域ＲＳ１の略中央に位置している。この構成は、アバランシェフォトダイオードＡＰＤ間での信号到達時間の差をより一層小さくする。
　貫通孔ＴＨの径は、ボンディングワイヤＷ１を接続するために用いられるキャピラリを貫通孔ＴＨに挿入可能とするために、キャピラリの外径に依存する。本実施形態では、貫通孔ＴＨの開口は、円形状を呈しているので、貫通孔ＴＨの開口が他の形状を呈している場合に比して、貫通孔ＴＨを形成するための領域が小さい。したがって、各半導体光検出素子１０での開口率の低下を抑制することができる。
　本実施形態では、半導体光検出素子１０とシンチレータ３０とが一対一で結合されている態様で、半導体光検出素子１０とシンチレータ３０とが、搭載基板２０にタイリングされている。この場合でも、一つのシンチレータ３０から発せられたシンチレータ光は、当該シンチレータ３０と結合されている半導体光検出素子１０だけでなく、当該半導体光検出素子１０と隣接している半導体光検出素子１０にも入射する。そこで、より大きな出力を半導体光検出素子１０から得るために、たとえば、隣り合う二つの半導体光検出素子１０の信号出力を用いて重心演算を行うことによって、結晶位置の弁別が行われる。この場合、隣り合う二つの半導体光検出素子１０間で出力ばらつきが生じていると、結晶位置弁別の像が歪み、正確な像が得られない。
　上述した比較対象の光検出装置では、複数の半導体光検出素子が、切り欠きが形成されているサイドと、切り欠きが形成されていないサイドとが隣り合うように、タイリングされる。切り欠きが形成されている半導体光検出素子では、切り欠きが形成されているサイドでの受光画素数が、切り欠きが形成されている分、切り欠きが形成されていないサイドでの受光画素数よりも小さい。上述した比較対象の光検出装置では、隣り合う二つの半導体光検出素子間で受光画素数が異なるため、当該二つの半導体光検出素子間での出力ばらつきは避けられない。
　これに対し、本実施形態では、ボンディングワイヤＷ１を配置するための貫通孔ＴＨが第二領域ＲＳ２に形成されているため、隣り合う二つの半導体光検出素子１０間で受光画素数が異なることはない。したがつて、隣り合う二つの半導体光検出素子１０間での出力ばらつきは生じ難い。
　上述した比較対象の光検出装置では、複数の半導体光検出素子が、隣り合う二つの半導体光検出素子の間隔が狭くされた態様でタイリングされた場合、以下の問題点が生じるおそれがある。シンチレータ光が、搭載基板に配置されると共にワイヤが接続されている電極で反射される。電極で反射されたシンチレータ光が、シンチレータで更に反射されて、隣接する半導体光検出素子に入射する。
　本実施形態では、貫通孔ＴＨが第二領域ＲＳ２に形成されている。このため、シンチレータ光が電極Ｅ５で反射し、電極Ｅ５で反射したシンチレーション光が更にシンチレータ３０で反射した場合でも、シンチレータ光が本来入射すべき半導体光検出素子１０に入射する可能性が極めて高い。したがって、シンチレータ光が電極Ｅ５で反射された場合でも、シンチレータ光が隣接する半導体光検出素子１０に入射するのを抑制できる。
　上述した比較対象の光検出装置では、ワイヤが接続される半導体基板側の電極は、切り欠きの近傍に配置されている。切り欠きは半導体基板の角に形成されている。このため、半導体ウエハがダイシングされる際に、半導体基板における上記電極が形成されている領域にチッピングが生じるおそれがある。本実施形態では、貫通孔ＴＨが第二領域ＲＳ２に形成されている。このため、半導体ウエハがダイシングされることによって半導体基板１Ｎが得られる場合でも、電極Ｅ２が配置されている領域までチッピングが到達するおそれはない。
　ボンディングワイヤを通して半導体光検出素子から搭載基板へ信号を出力する構成に代わりに、貫通電極を通して半導体光検出素子から信号を取り出す構成を採用することが考えられる。貫通電極は、たとえば、半導体基板を貫通するように、半導体基板に形成される。この場合、半導体基板の裏面側から、絶縁層、貫通電極としての導体層、及び導体層を絶縁する絶縁層などをパターンニングにより半導体基板に形成する必要があるので、製造コストが嵩むおそれがある。これに対し、本実施形態では、上述した絶縁層及び導体層を形成する必要はなく、製造コストが嵩むおそれはない。
　貫通電極により信号が取り出される構成では、貫通電極としての導体層と半導体基板との間に絶縁層を配置する必要がある。このため、導体層と半導体基板との間に浮遊容量が形成され、半導体光検出素子の配線容量が増加するおそれがある。これに対して、本実施形態では、ボンディングワイヤＷ１と半導体基板１Ｎとの間に浮遊容量が実質的に形成されることはないので、半導体光検出素子の配線容量の増加を抑制することができる。
　貫通電極により信号が取り出される構成では、半導体光検出素子と搭載基板とがバンプ接続される必要がある。このため、半導体光検出素子と搭載基板とが接する面積が狭く、半導体光検出素子の放熱性が悪化するおそれがある。半導体光検出素子と搭載基板とがバンプ接続される場合、半導体光検出素子と搭載基板との間の接続抵抗が大きくなるおそれがある。
　本実施形態では、半導体光検出素子１０の半導体基板１Ｎの主面１Ｎｂが、搭載基板２０の主面２０ａと熱的に接続されるので、半導体光検出素子１０の放熱性が向上する。電極Ｅ３と電極Ｅ５とがボンディングワイヤＷ１を通して電気的に接続され、かつ、面積が広い電極Ｅ２と電極Ｅ７とが電気的に接続されているので、半導体光検出素子１０と搭載基板２０との間の接続抵抗が大きくなるおそれはない。
　貫通孔ＴＨが、主面１Ｎａ側から主面１Ｎｂ側に向かって徐々に縮径されたテーパ状に形成されている場合、半導体基板１Ｎの主面１Ｎａ側でのデッドスペースが大きい。貫通孔ＴＨが、主面１Ｎａ側から主面１Ｎｂ側に向かって徐々に拡径されたテーパ状に形成されている場合、以下の問題点が生じるおそれがある。電極Ｅ３が貫通孔ＴＨ近傍に配置されている場合、ワイヤボンデングの際にキャピラリがワイヤの先端を電極Ｅ３に十分に押し付け難いので、電極Ｅ３とワイヤとが適切に接続されないおそれがある。このため、電極Ｅ３が貫通孔ＴＨから離れて配置される必要があり、第二領域ＲＳ２の面積が大きくなってしまう。
　本実施形態では、貫通孔ＴＨの内径は、貫通孔ＴＨの長さ方向で略変化していないので、電極Ｅ３を貫通孔ＴＨ近傍に配置することができる。この結果、第二領域ＲＳ２の面積が大きくなるのを抑制し、かつ、半導体光検出素子での開口率の低下を抑制することができる。
　次に、図７及び図８を参照して、本実施形態の変形例に係る光検出装置１の構成を説明する。図７は、本変形例に係る光検出装置の断面構成を説明するための図である。図８は、半導体光検出素子の概略平面図である。本変形例では、第二領域ＲＳ２の位置、すなわち、貫通孔ＴＨが形成されている位置が上述した実施形態と相違している。
　図７及び図８に示された変形例では、第二領域ＲＳ２は、第一領域ＲＳ１の略中心からずれて位置している。この場合でも、第二領域ＲＳ２は、対向方向から見て、第一領域ＲＳ１に囲まれるように、第一領域ＲＳ１の内側に位置している。
　本変形例においても、上述した実施形態と同様に、上述した比較対象の光検出装置に比して、画素間での配線距離の差が小さい。これにより、本変形例の光検出装置１においても、アバランシェフォトダイオードＡＰＤ（画素）間での信号到達時間の差を小さく抑制することができる。シンチレータ３０の発光強度の面内分布が中心部で最大である場合、第二領域ＲＳ２が第一領域ＲＳ１の略中心からずれて位置することにより、シンチレータ光の受光量が増加する。
　次に、図９～図１１を参照して、半導体光検出素子１０の変形例の構成を説明する。図９及び図１１は、半導体光検出素子の変形例を示す概略平面図である。図１０は、貫通孔周辺における半導体光検出素子の構成を示す模式図である。本変形例では、貫通孔ＴＨの開口形状が上述した実施形態と相違している。
　図８～図１０に示される変形例では、貫通孔ＴＨの開口は、矩形状を呈している。本変形例では、貫通孔ＴＨの開口は、正方形状を呈している。この場合、貫通孔ＴＨの縁から当該貫通孔ＴＨの周囲に位置するアバランシェフォトダイオードＡＰＤ（各画素）までの距離が同等であるので、アバランシェフォトダイオードＡＰＤ間で特性ばらつきが生じるのを抑制することができる。
　次に、図１２～図１４を参照して、本実施形態の変形例に係る光検出装置１の構成を説明する。図１２は、本変形例に係る光検出装置の断面構成を説明するための図である。図１３は、半導体光検出素子の概略平面図である。図１４は、貫通孔周辺における半導体光検出素子の構成を示す模式図である。本変形例は、各貫通孔ＴＨに二本のボンディングワイヤＷ１，Ｗ２が挿通されている点で、上述した実施形態と相違している。
　図１２～図１４に示された変形例では、貫通孔ＴＨの開口は、長円形状を呈している。貫通孔ＴＨの内径は、貫通孔ＴＨの長さ方向で略変化していない。貫通孔ＴＨ内には、対向方向（主面２０ａと主面２０ｂとが対向している方向）から見て、電極Ｅ５だけでなく、電極Ｅ７の一部も露出している。貫通孔ＴＨ内に露出している電極Ｅ７の一部と、電極Ｅ５とは、貫通孔ＴＨの開口形状での長軸方向に沿って並んでいる。
　アバランシェフォトダイオードＡＰＤは、半導体基板１Ｎの主面１Ｎａ側に配置されている電極Ｅ９を有している。電極Ｅ９は、絶縁層Ｌ１に形成されているビアを通して、Ｎ型の半導体領域１ＰＣに接続されている。電極Ｅ９は、半導体領域１ＰＣを介して半導体基板１Ｎに電気的に接続されている。電極Ｅ９と電極Ｅ３とは、対向方向から見て、貫通孔ＴＨの開口形状での長軸方向に貫通孔ＴＨを挟むように位置している。
　電極Ｅ９と電極Ｅ７とは、ボンディングワイヤＷ２により接続されている。これにより、電極Ｅ９は、ボンディングワイヤＷ２を介して、電極Ｅ７に電気的に接続されている。半導体基板１Ｎは、半導体領域１ＰＣ、電極Ｅ９、及びボンディングワイヤＷ２を介して、電極Ｅ７に電気的に接続されている。ボンディングワイヤＷ２は、ボンディングワイヤＷ１と共に、貫通孔ＴＨに挿通されている。ボンディングワイヤＷ２は、ボンディングワイヤＷ１と同じく、たとえば、Ａｌ、Ｃｕ、又はＡｕからなる。
　半導体基板１Ｎの主面１Ｎｂ側には、電極Ｅ２が配置されていない。本変形例では、半導体基板１Ｎの主面１Ｎｂが、導電性樹脂２１により電極Ｅ７に直接接続されている。これにより、半導体基板１Ｎは、導電性樹脂２１を介して、電極Ｅ７に電気的に接続されている。
　本変形例においても、上述した実施形態と同様に、上述した比較対象の光検出装置に比して、画素間での配線距離の差が小さい。これにより、本変形例の光検出装置１においても、アバランシェフォトダイオードＡＰＤ（画素）間での信号到達時間の差を小さく抑制することができる。
　電極Ｅ９と電極Ｅ７とが、貫通孔ＴＨに挿通されているボンディングワイヤＷ２を介して接続されている。この場合、ボンディングワイヤＷ２及び電極Ｅ９を通して、半導体基板１Ｎにカソード電位を適切に与えることが可能となる。したがって、半導体基板１Ｎにカソード電位を与えるための電極を半導体基板１Ｎの主面１Ｎｂ側に配置する必要がないので、半導体光検出素子１０の製造コストを低減することができる。ボンディングワイヤＷ２は、ボンディングワイヤＷ１が挿通される貫通孔ＴＨに挿通されるため、ボンディングワイヤＷ２が挿通される貫通孔を新たに形成する必要がない。これにより、半導体光検出素子１０の製造コストをより一層低減することができる。
　次に、図１５及び図１６を参照して、本実施形態の変形例に係る光検出装置１の構成を説明する。図１５は、本変形例に係る光検出装置の断面構成を説明するための図である。図１６は、半導体光検出素子の概略平面図である。本変形例では、第二領域ＲＳ２の位置、すなわち、貫通孔ＴＨが形成されている位置が、図１２～図１４に示された変形例と相違している。
　図１５及び図１６に示された変形例では、第二領域ＲＳ２は、第一領域ＲＳ１の略中心からずれて位置している。この場合でも、第二領域ＲＳ２は、対向方向から見て、第一領域ＲＳ１に囲まれるように、第一領域ＲＳ１の内側に位置している。
　本変形例においても、上述した実施形態と同様に、上述した比較対象の光検出装置に比して、画素間での配線距離の差が小さい。これにより、本変形例の光検出装置１においても、アバランシェフォトダイオードＡＰＤ（画素）間での信号到達時間の差を小さく抑制することができる。
　次に、図１７～図１９を参照して、半導体光検出素子１０の変形例の構成を説明する。図１７及び図１９は、半導体光検出素子の変形例を示す概略平面図である。図１８は、貫通孔周辺における半導体光検出素子の構成を示す模式図である。本変形例では、貫通孔ＴＨの開口の形状が、図１２～図１６に示された変形例と相違している。
　図１７～図１９に示される変形例では、貫通孔ＴＨの開口は、矩形状を呈している。貫通孔ＴＨ内に露出している電極Ｅ７の一部と、電極Ｅ５とは、貫通孔ＴＨの開口形状での長辺方向に沿って並んでいる。電極Ｅ９と電極Ｅ３とは、対向方向から見て、貫通孔ＴＨの開口形状での長辺方向に貫通孔ＴＨを挟むように位置している。本変形例では、貫通孔ＴＨの縁から当該貫通孔ＴＨの周囲に位置するアバランシェフォトダイオードＡＰＤ（各画素）までの距離が同等であるので、アバランシェフォトダイオードＡＰＤ間で特性ばらつきが生じるのを抑制することができる。
　次に、図２０～図２２を参照して、本実施形態の変形例に係る光検出装置１の構成を説明する。図２０は、本実施形態の変形例に係る光検出装置の断面構成を説明するための図である。図２１は、半導体光検出素子の配列を説明するための図である。図２２は、半導体光検出素子の概略平面図である。
　半導体光検出素子１０は、図２０及び図２１にも示されるように、一つのフォトダイオードアレイＰＤＡを一つのチャンネルとして、複数のチャンネル、すなわち複数のフォトダイオードアレイＰＤＡを有している。すなわち、半導体基板１Ｎは、複数のフォトダイオードアレイＰＤＡが形成されている。チャンネル（フォトダイオードアレイＰＤＡ）ごとに、電極Ｅ３と電極Ｅ５とがボンディングワイヤＷ１を介して接続されている。本変形例では、半導体基板１Ｎは、チャンネル間に位置する半導体領域１ＰＣを有している。
　図２０～図２２に示されている変形例では、半導体光検出素子１０が複数のチャンネルを有しているので、半導体光検出素子１０（光検出装置１）の受光領域の大面積化が図られる。各チャンネル（フォトダイオードアレイＰＤＡ）では、上述した実施形態と同様に、アバランシェフォトダイオードＡＰＤ（画素）間での信号到達時間の差が小さく抑制されている。
　次に、図２３及び図２４を参照して、本実施形態の変形例に係る光検出装置１の構成を説明する。図２３は、本実施形態の変形例に係る光検出装置を示す概略斜視図である。図２４は、本実施形態に係る光検出装置の断面構成を説明するための図である。
　図２３及び図２４に示された変形例では、光検出装置１は、一つの半導体光検出素子１０、一つの搭載基板２０、及び一つのシンチレータ３０を備えている。本変形例においても、上述した実施形態と同様に、アバランシェフォトダイオードＡＰＤ（画素）間での信号到達時間の差が小さく抑制されている。
　以上、本発明の実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。
　光検出装置１が複数の半導体光検出素子１０を備えている場合、すべての半導体光検出素子１０において、第二領域ＲＳ２（貫通孔ＴＨ）の位置及び貫通孔ＴＨの開口形状が同じである必要はない。半導体光検出素子１０ごとで、第二領域ＲＳ２（貫通孔ＴＨ）の位置が異なっていてもよい。半導体光検出素子１０ごとで、貫通孔ＴＨの開口形状が異なっていてもよい。
　第一及び第二半導体領域１ＰＢ，１ＰＢの形状は、上述した形状に限られることなく、他の形状（たとえば、円形状）であってもよい。アバランシェフォトダイオードＡＰＤ（第二半導体領域１ＰＢ）の数（行数及び列数）及び配列は、図示された数及び配列に限られない。フォトダイオードアレイＰＤＡ（チャンネル）の数及び配列も、図示された数及び配列に限られない。
　本発明は、微弱光を検出する光検出装置に利用することができる。
　１…光検出装置、１Ｎ…半導体基板、１Ｎａ，１Ｎｂ…半導体基板の主面、１ＰＡ…第一半導体領域、１ＰＢ…第二半導体領域、１０…半導体光検出素子、２０…搭載基板、２０ａ，２０ｂ…搭載基板の主面、ＡＰＤ…アバランシェフォトダイオード、Ｅ１～Ｅ３，Ｅ５～Ｅ９…電極、ＰＤＡ…フォトダイオードアレイ、Ｒ１…クエンチング抵抗、ＲＳ１…第一領域、ＲＳ２…第二領域、ＴＨ…貫通孔、ＴＬ…信号線、Ｗ１，Ｗ２…ボンディングワイヤ。

Claims (8)

  1. 　光検出装置であって、
    　複数の画素を有するフォトダイオードアレイが形成されていると共に互いに対向する第一主面と第二主面とを含んでいる半導体基板を有している半導体光検出素子と、
    　前記半導体光検出素子に対向するように配置されていると共に、前記半導体基板の前記第二主面と対向する第三主面と前記第三主面と対向する第四主面とを含んでいる搭載基板と、を備え、
    　前記半導体基板は、前記複数の画素が配置されている第一領域と、前記第一主面と前記第二主面とが対向している方向から見て、前記第一領域に囲まれるように前記第一領域の内側に位置している第二領域と、を有し、
    　前記半導体基板の前記第二領域には、前記半導体基板を貫通する貫通孔が形成されており、
    　前記半導体基板の前記第一主面側に配置されていると共に前記複数の画素と電気的に接続されている第一電極と、前記搭載基板の前記第三主面側に配置されている第二電極とは、前記貫通孔に挿通されている第一ワイヤを介して接続されている。
  2. 　請求項１に記載の光検出装置であって、
    　複数の前記半導体光検出素子を備え、
    　各前記半導体光検出素子は、前記第二主面と前記第三主面とが対向するように、前記搭載基板に配置されており、
    　前記半導体光検出素子ごとに、前記第一電極と前記第二電極とが前記第一ワイヤを介して接続されている。
  3. 　請求項１に記載の光検出装置であって、
    　前記半導体光検出素子は、一つの前記フォトダイオードアレイを一つのチャンネルとして、複数のチャンネルを有し、
    　前記チャンネルごとに、前記第一電極と前記第二電極とが前記第一ワイヤを介して接続されている。
  4. 　請求項１～３のいずれか一項に記載の光検出装置であって、
    　前記半導体基板の前記第一主面側に配置されていると共に前記半導体基板と電気的に接続されている第三電極と、前記搭載基板の前記第三主面側に配置されている第四電極とが、前記貫通孔に挿通されている第二ワイヤを介して接続されている。
  5. 　請求項１～４のいずれか一項に記載の光検出装置であって、
    　前記第二領域は、前記第一主面と前記第二主面とが対向している前記方向から見て、前記第一領域の略中央に位置している。
  6. 　請求項１～５のいずれか一項に記載の光検出装置であって、
    　前記貫通孔の開口は、円形状を呈している。
  7. 　請求項１～５のいずれか一項に記載の光検出装置であって、
    　前記貫通孔の開口は、矩形状を呈している。
  8. 　請求項１～７のいずれか一項に記載の光検出装置であって、
    　前記フォトダイオードアレイは、
    　　ガイガーモードで動作すると共に前記半導体基板に形成された複数のアバランシェフォトダイオードと、
    　　それぞれの前記アバランシェフォトダイオードに対して直列に接続されると共に前記半導体基板の第一主面側に配置されたクエンチング抵抗と、
    　　前記クエンチング抵抗が並列に接続されると共に前記半導体基板の前記第一主面側に配置された信号線と、を含み、
    　前記信号線は、前記第一電極に接続されている。
PCT/JP2015/084916 2015-03-18 2015-12-14 光検出装置 WO2016147504A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP15885596.5A EP3273478A4 (en) 2015-03-18 2015-12-14 Light detection device
US15/551,099 US10224437B2 (en) 2015-03-18 2015-12-14 Light detection device
CN201580077830.7A CN107408563B (zh) 2015-03-18 2015-12-14 光检测装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015054623A JP6663167B2 (ja) 2015-03-18 2015-03-18 光検出装置
JP2015-054623 2015-03-18

Publications (1)

Publication Number Publication Date
WO2016147504A1 true WO2016147504A1 (ja) 2016-09-22

Family

ID=56920043

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/084916 WO2016147504A1 (ja) 2015-03-18 2015-12-14 光検出装置

Country Status (6)

Country Link
US (1) US10224437B2 (ja)
EP (1) EP3273478A4 (ja)
JP (1) JP6663167B2 (ja)
CN (1) CN107408563B (ja)
TW (1) TWI704686B (ja)
WO (1) WO2016147504A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113506813A (zh) * 2017-08-04 2021-10-15 索尼半导体解决方案公司 光检测设备和电子装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6712215B2 (ja) 2016-11-11 2020-06-17 浜松ホトニクス株式会社 光検出装置
US11183608B2 (en) 2016-11-11 2021-11-23 Hamamatsu Photonics K.K. Photodetecting device with weak light signal detection and low power consumption
JP6433560B1 (ja) 2017-09-27 2018-12-05 浜松ホトニクス株式会社 シンチレータパネル及び放射線検出器
JP6433561B1 (ja) 2017-09-27 2018-12-05 浜松ホトニクス株式会社 シンチレータパネル及び放射線検出器
EP3503534B1 (en) * 2017-12-20 2021-08-18 Canon Kabushiki Kaisha Solid-state image sensor, image capturing apparatus, and image capturing method
US11374135B2 (en) 2019-08-30 2022-06-28 Globalfoundries Singapore Pte. Ltd. Sensor and method of forming the same
US11099280B2 (en) * 2020-01-03 2021-08-24 GE Precision Healthcare LLC X-ray detector and methods of forming X-ray detector

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253330A (ja) * 2005-03-09 2006-09-21 Sharp Corp 半導体装置およびその製造方法
JP2008536311A (ja) * 2005-04-08 2008-09-04 マイクロン テクノロジー， インク． スルーワイヤ相互連結による半導体構成要素製造方法及びシステム
JP2010535409A (ja) * 2007-07-30 2010-11-18 センスル・テクノロジーズ・リミテッド 光感知構造の形成方法、光感知素子、ユニットセル及びウェーハ
WO2013058002A1 (ja) * 2011-10-21 2013-04-25 浜松ホトニクス株式会社 光検出装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3091903B2 (ja) * 1994-08-17 2000-09-25 セイコーインスツルメンツ株式会社 アバランシェ・フォト・ダイオード及びその製造方法
US7230247B2 (en) * 2002-03-08 2007-06-12 Hamamatsu Photonics K.K. Detector
JP4528100B2 (ja) * 2004-11-25 2010-08-18 新光電気工業株式会社 半導体装置及びその製造方法
US7393770B2 (en) * 2005-05-19 2008-07-01 Micron Technology, Inc. Backside method for fabricating semiconductor components with conductive interconnects
TWI429066B (zh) * 2005-06-02 2014-03-01 Sony Corp Semiconductor image sensor module and manufacturing method thereof
US7659612B2 (en) * 2006-04-24 2010-02-09 Micron Technology, Inc. Semiconductor components having encapsulated through wire interconnects (TWI)
TWI615954B (zh) * 2006-07-03 2018-02-21 Hamamatsu Photonics Kk 光二極體陣列
JP4912275B2 (ja) * 2007-11-06 2012-04-11 新光電気工業株式会社 半導体パッケージ
JP2009134573A (ja) * 2007-11-30 2009-06-18 Nec Corp マルチチップ半導体装置およびデータ転送方法
US8860166B2 (en) * 2010-03-23 2014-10-14 Stmicroelectronics S.R.L. Photo detector array of geiger mode avalanche photodiodes for computed tomography systems
JP5832852B2 (ja) * 2011-10-21 2015-12-16 浜松ホトニクス株式会社 光検出装置
US9117721B1 (en) 2014-03-20 2015-08-25 Excelitas Canada, Inc. Reduced thickness and reduced footprint semiconductor packaging

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253330A (ja) * 2005-03-09 2006-09-21 Sharp Corp 半導体装置およびその製造方法
JP2008536311A (ja) * 2005-04-08 2008-09-04 マイクロン テクノロジー， インク． スルーワイヤ相互連結による半導体構成要素製造方法及びシステム
JP2010535409A (ja) * 2007-07-30 2010-11-18 センスル・テクノロジーズ・リミテッド 光感知構造の形成方法、光感知素子、ユニットセル及びウェーハ
WO2013058002A1 (ja) * 2011-10-21 2013-04-25 浜松ホトニクス株式会社 光検出装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3273478A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113506813A (zh) * 2017-08-04 2021-10-15 索尼半导体解决方案公司 光检测设备和电子装置

Also Published As

Publication number Publication date
CN107408563B (zh) 2021-03-12
US20180026145A1 (en) 2018-01-25
JP2016174129A (ja) 2016-09-29
TWI704686B (zh) 2020-09-11
EP3273478A4 (en) 2018-11-07
EP3273478A1 (en) 2018-01-24
JP6663167B2 (ja) 2020-03-11
TW201635503A (zh) 2016-10-01
CN107408563A (zh) 2017-11-28
US10224437B2 (en) 2019-03-05

Similar Documents

Publication Publication Date Title
JP5791461B2 (ja) 光検出装置
TWI573255B (zh) Light detection device
JP6282368B2 (ja) 光検出装置
JP5926921B2 (ja) 光検出装置
WO2016147504A1 (ja) 光検出装置
JP6140868B2 (ja) 半導体光検出素子
JP5911629B2 (ja) 光検出装置
JP5927334B2 (ja) 光検出装置
JP6318190B2 (ja) 光検出装置
JP6186038B2 (ja) 半導体光検出素子
JP6282307B2 (ja) 半導体光検出素子
JP6244403B2 (ja) 半導体光検出素子
JP6116728B2 (ja) 半導体光検出素子
JP5989872B2 (ja) 光検出装置の接続構造

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15885596

Country of ref document: EP

Kind code of ref document: A1

REEP Request for entry into the european phase

Ref document number: 2015885596

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 15551099

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE