CN107408563B - 光检测装置 - Google Patents

光检测装置 Download PDF

Info

Publication number
CN107408563B
CN107408563B CN201580077830.7A CN201580077830A CN107408563B CN 107408563 B CN107408563 B CN 107408563B CN 201580077830 A CN201580077830 A CN 201580077830A CN 107408563 B CN107408563 B CN 107408563B
Authority
CN
China
Prior art keywords
electrode
main surface
semiconductor substrate
semiconductor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580077830.7A
Other languages
English (en)
Other versions
CN107408563A (zh
Inventor
镰仓正吾
山田隆太
里健一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Publication of CN107408563A publication Critical patent/CN107408563A/zh
Application granted granted Critical
Publication of CN107408563B publication Critical patent/CN107408563B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/02—Details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44—Electric circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1446—Devices controlled by radiation in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02016—Circuit arrangements of general character for the devices
    • H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02027—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier for devices working in avalanche mode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02322—Optical elements or arrangements associated with the device comprising luminescent members, e.g. fluorescent sheets upon the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier working in avalanche mode, e.g. avalanche photodiode
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44—Electric circuits
    • G01J2001/4446—Type of detector
    • G01J2001/446—Photodiode
    • G01J2001/4466—Avalanche
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44—Electric circuits
    • G01J2001/4446—Type of detector
    • G01J2001/448—Array [CCD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Abstract

本发明的半导体基板(1N)具有：配置有多个像素的第一区域(RS1)，及从主面(1Na)与主面(1Nb)相对的方向观察、以被第一区域(RS1)包围的方式位于第一区域(RS1)的内侧的第二区域(RS2)。在半导体基板(1N)的第二区域(RS2)形成有贯通半导体基板(1N)的贯通孔(TH)。配置于半导体基板(1N)的主面(1Na)侧且与多个像素电性连接的电极(E3)，与配置于搭载基板(20)的主面(20a)侧的电极(E5)经由插通于贯通孔(TH)的接合引线(W1)而连接。

Description

光检测装置
技术领域
本发明关于一种光检测装置。
背景技术
已知一种光检测装置，其具备：半导体光检测元件，其具有半导体基板，半导体基板上形成有包含多个像素的光电二极管阵列；及搭载基板，其以与半导体光检测元件相对的方式而配置(例如，参照专利文献1)。
现有技术文献
专利文献
专利文献1：美国专利第8420433号说明书
发明内容
发明所要解决的问题
在专利文献1所记载的光检测装置中，在半导体基板的角上形成有缺口。将配置于半导体基板上的第一电极与配置于搭载基板上的第二电极连接的引线配置于缺口的位置。配置于半导体基板上的第一电极配置于缺口的附近。因此，位于第一电极附近的像素与位于远离第一电极的位置的像素(例如在位于与形成有缺口的角为对角的角的附近的位置的像素)至第一电极的配线距离大不相同。
位于第一电极的附近的像素与位于远离第一电极的位置的像素其配线电阻不同。至第一电极的配线距离越长的像素，配线电阻越大。位于第一电极的附近的像素与位于远离第一电极的位置的像素，在第一电极与像素之间的配线所产生的寄生电容方面也有所不同。至第一电极的配线距离越长的像素，寄生电容越大。在配线电阻与寄生电容于像素之间不同时，信号自像素到达至第一电极的时间(信号到达时间)在像素之间有所不同。像素之间的配线电阻及寄生电容的差越大，像素之间的信号到达时间的差越大。
本发明的一形态的目的在于提供一种光检测装置，该装置可将像素之间的信号到达时间的差抑制得较小。
解决问题的技术手段
本发明的一形态的光检测装置具备：半导体光检测元件，其具有半导体基板，该半导体基板上形成有具有多个像素的光电二极管阵列；及搭载基板，其以与半导体光检测元件相对的方式而配置。半导体基板包含互相相对的第一主面及第二主面。搭载基板包含与半导体基板的第二主面相对的第三主面及与第三主面相对的第四主面。半导体基板具有第一区域及第二区域。在第一区域配置有多个像素。从第一主面与第二主面相对的方向观察，第二区域以被第一区域包围的方式位于第一区域的内侧。在半导体基板的第二区域形成有贯通半导体基板的贯通孔。配置于半导体基板的第一主面侧且与多个像素电性连接的第一电极与配置于搭载基板的第三主面侧的第二电极经由插通于贯通孔的第一引线而连接。
在本形态的光检测装置中，贯通孔形成于第二区域。在贯通孔中插通有连接第一电极与第二电极的第一引线。由此，光电二极管阵列的信号自半导体基板的第一主面侧被取出，且被输送至搭载基板的第三主面侧。插通有第一引线的贯通孔形成于半导体基板的第二区域。因此，本形态的光检测装置与在形成于半导体基板的角的缺口的位置配置有引线的光检测装置相比，像素之间的配线距离的差更小。因此，在本形态的光检测装置中，像素之间的信号到达时间的差被抑制得较小。
本形态的光检测装置可具备多个半导体光检测元件。此时，各半导体光检测元件以第二主面与第三主面相对的方式配置于搭载基板上。就每一半导体光检测元件，第一电极与第二电极经由第一引线而连接。因光检测装置具备多个半导体光检测元件，故可谋求光检测装置的受光区域的大面积化。在各半导体光检测元件中，如上述那样，像素之间的信号到达时间的差被抑制得较小。
半导体光检测元件将1个光电二极管阵列作为1个信道，可具有多个信道。此时，就每一信道，第一电极与第二电极经由第一引线而连接。因半导体光检测元件具有多个信道，故可谋求半导体光检测元件(光检测装置)的受光区域的大面积化。在各信道中，如上述那样，像素之间的信号到达时间的差被抑制得较小。
配置于半导体基板的第一主面侧且与半导体基板电性连接的第三电极与配置于搭载基板的第三主面侧的第四电极可经由插通于贯通孔的第二引线而连接。此时，可经由第二引线及第三电极，将特定的电位(例如阴极电位)适当地提供给半导体基板。因此，无需将用于提供特定的电位给半导体基板的电极配置于半导体基板的第二主面侧，从而能够减低半导体光检测元件的制造成本。因第二引线插通于供第一引线插通的贯通孔，故无需另外形成供第二引线插通的贯通孔。由此，能够进一步减低半导体光检测元件的制造成本。
从第一主面与第二主面相对的方向观察，第二区域可位于第一区域的大致中央。该情形下，能够进一步减小像素之间的信号到达时间的差。
贯通孔的开口可呈圆形。在贯通孔中插通用于连接引线的引线接合器的毛细管。贯通孔的直径取决于毛细管的外径。贯通孔的开口呈圆形的情形，与贯通孔的开口呈其他形状的情形相比，用于形成贯通孔的区域更小。因此，能够抑制半导体光检测元件的开口率的降低。
贯通孔的开口可呈矩形。该情形下，自贯通孔的边缘至位于该贯通孔的周围的各像素的距离相同。因此，能够抑制像素之间所产生的特性的不一致。
光电二极管阵列可包含：以盖革模式而动作且形成于半导体基板上的多个雪崩光电二极管、对各个雪崩光电二极管串联连接且配置于半导体基板的第一主面侧的淬灭电阻、及并联连接有淬灭电阻且配置于半导体基板的第一主面侧的信号线。该情形下，信号线与第一电极连接。光电二极管阵列在构成像素的雪崩光电二极管检测出光子而盖革放电时，通过与雪崩光电二极管连接的淬灭电阻的动作而获得脉冲状信号。各个雪崩光电二极管分别计数光子。因此，即便在相同时序下有多个光子入射的情形时，也可根据总输出脉冲的输出电荷量或信号强度而判明所入射的光子数。因雪崩光电二极管之间的信号到达时间的差被抑制得较小，故能够抑制时间分辨率的劣化。
发明的效果
根据本发明的上述一形态，能够提供一种可将像素之间的信号到达时间的差抑制得较小的光检测装置。
附图说明
图1为显示一实施方式的光检测装置的概略立体图。
图2为用于说明半导体光检测元件的排列的图。
图3为用于说明本实施方式的光检测装置的剖面构成的图。
图4为半导体光检测元件的概略平面图。
图5为显示贯通孔周边的半导体光检测元件的构成的示意图。
图6为光检测装置的电路图。
图7为用于说明本实施方式的变形例的光检测装置的剖面构成的图。
图8为半导体光检测元件的概略平面图。
图9为显示半导体光检测元件的变形例的概略平面图。
图10为显示贯通孔周边的半导体光检测元件的构成的示意图。
图11为显示半导体光检测元件的变形例的概略平面图。
图12为用于说明本实施方式的变形例的光检测装置的剖面构成的图。
图13为半导体光检测元件的概略平面图。
图14为显示贯通孔周边的半导体光检测元件的构成的示意图。
图15为用于说明本实施方式的变形例的光检测装置的剖面构成的图。
图16为半导体光检测元件的概略平面图。
图17为显示半导体光检测元件的变形例的概略平面图。
图18为显示贯通孔周边的半导体光检测元件的构成的示意图。
图19为显示半导体光检测元件的变形例的概略平面图。
图20为用于说明本实施方式的变形例的光检测装置的剖面构成的图。
图21为用于说明半导体光检测元件的排列的图。
图22为半导体光检测元件的概略平面图。
图23为显示本实施方式的变形例的光检测装置的概略立体图。
图24为用于说明本实施方式的光检测装置的剖面构成的图。
具体实施方式
以下参照附图详细地说明本发明的实施方式。此外，在说明中
对同一要素或具有同一机能的要素使用同一符号，而省略重复的说明。
参照图1～图6，说明本实施方式的光检测装置1的构成。图1为显示本实施方式的光检测装置的概略立体图。图2为用于说明半导体光检测元件的排列的图。图3为用于说明本实施方式的光检测装置的剖面构成的图。图4为半导体光检测元件的概略平面图。图5为显示贯通孔周边的半导体光检测元件的构成的图。图6为光检测装置的电路图。
光检测装置1如图1～图3所示，具备多个半导体光检测元件10、搭载基板20、及多个闪烁器30。多个半导体光检测元件10以与搭载基板20相对的方式而配置。多个半导体光检测元件10利用树脂(例如环氧树脂)11而模制成型。在本实施方式中，光检测装置1具备“16个”半导体光检测元件10及“16个”闪烁器30。
各半导体光检测元件10具有1个光电二极管阵列PDA。半导体光检测元件10具有半导体基板1N。半导体基板1N在平面观察下呈矩形。半导体基板1N包含互相相对的主面1Na及主面1Nb。半导体基板1N由Si构成，并且为N型(第一导电型)半导体基板。
光电二极管阵列PDA包含多个雪崩光电二极管APD。多个雪崩光电二极管APD形成于半导体基板1N上。1个雪崩光电二极管APD构成光电二极管阵列PDA的1个像素。从主面1Na与主面1Nb相对的方向(以下仅称作“相对方向”)观察，多个雪崩光电二极管APD排列为二维状。
半导体基板1N也如图4所示，具有第一区域RS1及第二区域RS2。在第一区域RS1配置有多个雪崩光电二极管APD。从相对方向观察，第二区域RS2以被第一区域RS1包围的方式位于第一区域RS1的内侧。从相对方向观察，第一区域RS1位于半导体基板1N的大致中央。第一区域RS1在例如平面观察下呈矩形。
各雪崩光电二极管APD也如图5所示，串联连接有淬灭电阻R1。各雪崩光电二极管APD以分别与淬灭电阻R1串联连接的形态而全部并联连接。自电源对各雪崩光电二极管APD施加逆向偏压。来自雪崩光电二极管APD的输出电流利用后述的信号处理部SP而检测。
各雪崩光电二极管APD具有P型(第二导电型)第一半导体区域1PA及P型第二半导体区域1PB。第一半导体区域1PA形成于半导体基板1N的主面1Na侧。第二半导体区域1PB形成于第一半导体区域1PA内且较第一半导体区域1PA杂质浓度高。第二半导体区域1PB的平面形状为例如多边形(本实施方式中为四边形)。第一半导体区域1PA的深度较第二半导体区域1PB的深度大。
半导体基板1N具有N型半导体区域1PC。半导体区域1PC形成于半导体基板1N的主面1Na侧。半导体区域1PC防止在N型半导体基板1N与P型第一半导体区域1PA之间所形成的PN结在半导体基板1N的端部与后述的贯通孔TH露出。半导体区域1PC形成于对应于半导体基板1N的端部的位置与对应于贯通孔TH的位置。
雪崩光电二极管APD如图5所示，具有配置于半导体基板1N的主面1Na侧的电极E1。电极E1与第二半导体区域1PB电性连接。雪崩光电二极管APD如图3所示，具有配置于半导体基板1N的主面1Nb侧的电极E2。电极E2与半导体基板1N电性连接。第一半导体区域1PA经由第二半导体区域1PB而与电极E1电性连接。
光电二极管阵列PDA如图5所示，具有信号线TL与电极E3。信号线TL与电极E3在第二半导体区域1PB的外侧的半导体基板1N上，经由绝缘层L1而形成。信号线TL与电极E3配置于半导体基板1N的主面1Na侧。电极E3位于第二区域RS2。信号线TL与电极E3连接。
信号线TL包含多条信号线TL1与多条信号线TL2。在平面观察下，各信号线TL1沿Y轴方向配置于在X轴方向上相邻的雪崩光电二极管APD之间。各信号线TL2沿X轴方向配置于在Y轴方向上相邻的雪崩光电二极管APD之间。各信号线TL2与多条信号线TL1彼此电性连接。在本实施方式中，信号线TL2与电极E3连接。也可为信号线TL1与电极E3连接。
光电二极管阵列PDA就每个雪崩光电二极管APD具有淬灭电阻R1。淬灭电阻R1经由绝缘层L1形成于半导体基板1N上。淬灭电阻R1配置于半导体基板1N的主面1Na侧。淬灭电阻R1的一端与电极E1连接。淬灭电阻R1的另一端与信号线TL1连接。淬灭电阻R1位于例如第二半导体区域1PB的外侧的半导体基板1N上。图5为了使构造明确化而省略图3所示的绝缘层L1、L3的记载。
雪崩光电二极管APD(第一半导体区域1PA的正下方的区域)分别经由电极E1及淬灭电阻R1而与信号线TL1连接。多个雪崩光电二极管APD分别经由电极E1及淬灭电阻R1而与1条信号线TL1连接。淬灭电阻R1经由信号线TL而与电极E3电性连接。换言之，各雪崩光电二极管APD(各像素)与电极E3电性连接。
在半导体基板1N的主面1Na侧配置有绝缘层L3。绝缘层L3以覆盖电极E1、E3、淬灭电阻R1、及信号线TL的方式而形成。
在半导体基板1N的第二区域RS2形成有贯通半导体基板1N的贯通孔TH。贯通孔TH的开口呈圆形。贯通孔TH的内径在贯通孔TH的长度方向上大致未发生变化。贯通孔TH的形成方法可适宜选择例如干式蚀刻法、湿式蚀刻法、钻孔加工、激光加工、及喷砂加工。
淬灭电阻R1较连接有该淬灭电阻R1的电极E1电阻率高。淬灭电阻R1包含例如多晶硅。淬灭电阻R1的形成方法可使用CVD(化学汽相沉积)法。
电极E1、E2、E3及信号线TL包含金属(例如Al)。在半导体基板由Si构成时，作为电极材料，除Al以外也可使用AuGe/Ni。电极E1、E2、E3及信号线TL的形成方法可使用溅射法。
在半导体基板1N的材料使用Si时，P型杂质使用3族元素(例如B)，N型杂质使用5族元素(例如N、P、或As)。半导体的导电型即N型与P型即便互相置换而构成元件，也能够使该元件发挥机能。这些杂质的添加方法可使用扩散法或离子注入法。
绝缘层L1、L3的材料可使用SiO2或SiN。在绝缘层L1、L3由SiO2构成时，绝缘层L1、L3的形成方法可使用热氧化法或溅射法。
在光电二极管阵列PDA中，雪崩光电二极管APD通过在N型半导体基板1N与P型第一半导体区域1PA之间构成PN结而形成。半导体基板1N与形成于半导体基板1N的主面1Nb上的电极E2电性连接。第一半导体区域1PA经由第二半导体区域1PB而与电极E1连接。淬灭电阻R1与雪崩光电二极管APD串联连接(参照图6)。
在光电二极管阵列PDA中，各个雪崩光电二极管APD以盖革模式而动作。在盖革模式下，较雪崩光电二极管APD的击穿电压大的逆方向电压(逆向偏压)施加至雪崩光电二极管APD的阳极与阴极之间。换言之，(-)电位V1施加至阳极，(+)电位V2施加至阴极。这些电位的极性相对，也可将一者的电位设为接地电位。
阳极为P型第一半导体区域1PA，阴极为N型半导体基板1N。若光(光子)入射至雪崩光电二极管APD，则在基板内部进行光电转换而产生光电子。在第一半导体区域1PA的PN结界面的附近区域进行雪崩增大，放大后的电子群朝电极E2流动。换言之，若光(光子)入射至光电二极管阵列PDA的任一像素(雪崩光电二极管APD)，则被增大且以信号从电极E3取出。
与各雪崩光电二极管APD连接的淬灭电阻R1的另一端沿半导体基板1N的主面1Na与共通的信号线TL电性连接。各雪崩光电二极管APD以盖革模式而动作，且与共通的信号线TL连接。因此，在光子同时入射至多个雪崩光电二极管APD时，多个雪崩光电二极管APD的输出全部输入至共通的信号线TL。因此，在光电二极管阵列PDA中，计测出对应于入射光子数的高强度的信号。在各半导体光检测元件10(各光电二极管阵列PDA)中，信号经由电极E3而输出。
搭载基板20也如图3所示，具有互相相对的主面20a与主面20b。搭载基板20在平面观察下呈矩形。主面20a与半导体基板1N的主面1Nb相对。各半导体光检测元件10以半导体基板1N的主面1Nb与主面20a相对的方式配置于搭载基板20上。各半导体光检测元件10在搭载基板20上配置为二维状。
搭载基板20包含多个电极E5与多个电极E7。电极E5与电极E7配置于与各半导体光检测元件10(各光电二极管阵列PDA)对应的位置。电极E5与电极E7配置于主面20a侧。
电极E5如图3所示，配置于与贯通孔TH对应的位置。换言之，电极E5形成于主面20a的与贯通孔TH相对的各区域上。从相对方向(主面20a与主面20b相对的方向)观察，电极E5在贯通孔TH内露出。电极E7如图3所示，配置于与电极E2对应的位置。换言之，电极E7形成于主面20a的与电极E2相对的各区域上。
搭载基板20包含多个电极E6与多个电极E8。电极E6与电极E8配置于主面20b侧。电极E6与所对应的电极E5电性连接。电极E8与所对应的电极E7电性连接。电极E5、E6、E7、E8也与电极E1、E2、E3相同，包含金属(例如Al)。作为电极材料，除Al以外也可使用AuGe/Ni。
电极E3与电极E5利用接合引线W1而连接。由此，电极E3经由接合引线W1与电极E5电性连接。淬灭电阻R1经由信号线TL、电极E3、及接合引线W1与电极E5电性连接。接合引线W1插通于贯通孔TH。接合引线W1包含例如Al、Cu、或Au。
电极E2与电极E7利用例如导电性树脂21而连接。由此，电极E2经由导电性树脂21与电极E7电性连接。导电性树脂21包含导电性填料与树脂。导电性填料使用例如Ag粉。
信号处理部SP配置于例如搭载基板20的主面20b侧。信号处理部SP构成ASIC(特殊应用集成电路)。各电极E6经由形成于搭载基板20的配线及接合引线(任一者皆省略图标)等而与信号处理部SP电性连接。来自各半导体光检测元件10(各光电二极管阵列PDA)的输出信号输入至信号处理部SP，信号处理部SP处理来自各半导体光检测元件10的输出信号。信号处理部SP包含将来自各半导体光检测元件10的输出信号转换为数字脉冲的CMOS电路。信号处理部SP可配置于与搭载基板20不同的基板上。
各闪烁器30利用光学接着剂31与树脂11光学连接。闪烁器30配置于与各半导体光检测元件10(各光电二极管阵列PDA)对应的位置。来自闪烁器的闪烁光通过光学接着剂31及树脂11而入射至半导体光检测元件10。闪烁器30的数目与半导体光检测元件10的数目相同，闪烁器30与半导体光检测元件10以一对一的方式对应。
如以上所述，在本实施方式中，从相对方向观察，贯通孔TH形成于第二区域RS2。第二区域RS2以被第一区域RS1包围的方式位于第一区域RS1的内侧。在贯通孔TH中插通有接合引线W1。接合引线W1连接电极E3与电极E5。由此，光电二极管阵列PDA的信号自半导体基板1N的主面1Na侧取出，且输送至搭载基板20的主面20a侧。
贯通孔TH形成于半导体基板1N的第二区域RS2。因此，光检测装置1与在形成于半导体基板的角的缺口的位置配置有引线的比较对象的光检测装置相比，像素之间的配线距离的差更小。因此，能够将雪崩光电二极管APD(像素)之间的信号到达时间的差抑制得较小。
在各光电二极管阵列PDA中，在构成像素的雪崩光电二极管APD检测出光子而盖革放电时，通过与雪崩光电二极管APD连接的淬灭电阻R1的动作而获得脉冲状信号。各个雪崩光电二极管APD分别计数光子。因此，即便在相同时序下多个光子入射的时，也根据总输出脉冲的输出电荷量或信号强度而判明入射的光子数。在光检测装置1中，因雪崩光电二极管APD之间的信号到达时间的差被抑制得较小，故能够抑制时间分辨率的劣化。
在位于配置有多个像素的区域的内侧的区域形成有贯通孔的情形下，在形成有贯通孔的区域无法配置像素。在通常的拍摄时，因受光像素与显示像素成对出现，故受光像素的缺陷成为显示像素的缺陷。因此，通常情况下，在上述的区域不形成贯通孔。在本实施方式中，半导体光检测元件10为光电二极管阵列PDA，多个雪崩光电二极管APD的输出全部输入至共通的信号线TL。在拍摄时，因半导体光检测元件10与显示像素成对出现，故不会产生因第二区域RS2的存在而引起的显示像素的缺陷。
在本实施方式中，光检测装置1具备多个半导体光检测元件10。各半导体光检测元件10以半导体基板1N的主面1Nb与搭载基板20的主面20a相对的方式配置于搭载基板20上。就每个半导体光检测元件10，电极E3与电极E5经由接合引线W1而连接。因光检测装置1具备多个半导体光检测元件10，故可谋求光检测装置1的受光区域的大面积化。在各半导体光检测元件10中，如上述那样，雪崩光电二极管APD之间的信号到达时间的差被抑制得较小。
在本实施方式中，从相对方向观察，第二区域RS2位于第一区域RS1的大致中央。该构成进一步减小雪崩光电二极管APD之间的信号到达时间的差。
为了能够将用于连接接合引线W1而使用的毛细管插通于贯通孔TH，贯通孔TH的直径取决于毛细管的外径。在本实施方式中，贯通孔TH的开口呈圆形，因此与贯通孔TH的开口呈其他形状的情形相比，用于形成贯通孔的区域更小。因此，能够抑制各半导体光检测元件10的开口率的降低。
在本实施方式中，在半导体光检测元件10与闪烁器30以一对一的方式结合的形态下，半导体光检测元件10与闪烁器30平面铺设(tile)于搭载基板20上。此时，自1个闪烁器30所发出的闪烁器光不仅入射至与该闪烁器30结合的半导体光检测元件10，也入射至与该半导体光检测元件10邻接的半导体光检测元件10。因此，为了自半导体光检测元件10获得更大的输出，通过例如使用相邻的2个半导体光检测元件10的信号输出而进行重心演算，从而进行晶体位置的识别。此时，若相邻的2个半导体光检测元件10之间产生输出不一致，则晶体位置识别的像变形，无法获得正确的像。
在上述的比较对象的光检测装置中，多个半导体光检测元件以形成有缺口的侧与未形成缺口的侧相邻的方式而平面铺设。在形成有缺口的半导体光检测元件中，形成有缺口的侧的受光像素数较未形成缺口的侧的受光像素数小，其程度在于缺口形成的部分。在上述的比较对象的光检测装置中，因在相邻的2个半导体光检测元件之间受光像素数不同，故该2个半导体光检测元件之间的输出不一致无法避免。
对此，在本实施方式中，因用于配置接合引线W1的贯通孔TH形成于第二区域RS2，故不会发生相邻的2个半导体光检测元件10之间的受光像素数不同。因此，不易产生相邻的2个半导体光检测元件10之间的输出不一致。
在上述的比较对象的光检测装置中，在相邻的2个半导体光检测元件之间隔狭窄的形态下平面铺设多个半导体光检测元件时，有产生以下的问题点的担忧。即，闪烁器光在配置于搭载基板上且连接有引线的电极处反射。经电极反射的闪烁器光在闪烁器处进一步反射，而入射至邻接的半导体光检测元件。
在本实施方式中，贯通孔TH形成于第二区域RS2。因此，闪烁器光在电极E5处反射，经电极E5反射的闪烁光进一步在闪烁器30处反射时，闪烁器光入射至原本应该入射的半导体光检测元件10的可能性极高。因此，闪烁器光在电极E5处反射时，也能够抑制闪烁器光入射至邻接的半导体光检测元件10。
在上述的比较对象的光检测装置中，连接有引线的半导体基板侧的电极配置于缺口的附近。缺口形成于半导体基板的角。因此，在将半导体晶圆切割时，有在半导体基板的形成有上述电极的区域产生碎屑的担忧。在本实施方式中，贯通孔TH形成于第二区域RS2。因此，即便通过将半导体晶圆切割而获得半导体基板1N时，也无碎屑到达至配置有电极E2的区域的担忧。
也可考虑代替经由接合引线将信号自半导体光检测元件输出至搭载基板的构成，而采用经由贯通电极自半导体光检测元件取出信号的构成。贯通电极例如以贯通半导体基板的方式形成于半导体基板上。该情形下，因有必要自半导体基板的背面侧将绝缘层、作为贯通电极的导体层及将导体层绝缘的绝缘层等利用图案化形成而形成于半导体基板上，故有制造成本增大的担忧。对此，在本实施方式中，无需形成上述的绝缘层及导体层，无制造成本增大的担忧。
在利用贯通电极取出信号的构成中，无需在作为贯通电极的导体层与半导体基板之间配置绝缘层。因此，有在导体层与半导体基板之间形成寄生电容，而导致半导体光检测元件的配线电容增加的担忧。对此，在本实施方式中，因接合引线W1与半导体基板1N之间实质上不会形成寄生电容，故能够抑制半导体光检测元件的配线电容的增加。
在利用贯通电极取出信号的构成中，半导体光检测元件与搭载基板有必要凸块连接。因此，半导体光检测元件与搭载基板相接的面积狭窄，有半导体光检测元件的散热性恶化的担忧。在半导体光检测元件与搭载基板凸块连接时，有半导体光检测元件与搭载基板之间的连接电阻变大的担忧。
在本实施方式中，因半导体光检测元件10的半导体基板1N的主面1Nb与搭载基板20的主面20a热性连接，故半导体光检测元件10的散热性提高。因电极E3与电极E5经由接合引线W1而电性连接，且面积宽广的电极E2与电极E7电性连接，故无半导体光检测元件10与搭载基板20之间的连接电阻变大的担忧。
在贯通孔TH形成为自主面1Na侧朝主面1Nb侧直径逐渐缩小的锥形时，半导体基板1N的主面1Na侧的死区(dead space)大。在贯通孔TH形成为自主面1Na侧朝主面1Nb侧直径逐渐扩大的锥形时，有产生以下的问题点的担忧。在电极E3配置于贯通孔TH附近时，因引线接合时毛细管难以将引线的前端充分地推压至电极E3，故有电极E3与引线无法适当地连接的担忧。因此，电极E3有必要远离贯通孔TH而配置，从而导致第二区域RS2的面积变大。
在本实施方式中，因贯通孔TH的内径在贯通孔TH的长度方向上大致未发生变化，故可将电极E3配置于贯通孔TH附近。其结果为能够抑制第二区域RS2的面积变大，且能够抑制半导体光检测元件的开口率的降低。
以下，参照图7及图8，说明本实施方式的变形例的光检测装置1的构成。图7为用于说明本变形例的光检测装置的剖面构成的图。图8为半导体光检测元件的概略平面图。在本变形例中，第二区域RS2的位置、也即贯通孔TH所形成的位置与上述的实施方式不同。
在图7及图8所示的变形例中，第二区域RS2位于从第一区域RS1的大致中心偏离的位置。此时，从相对方向观察，第二区域也以被第一区域RS1包围的方式位于第一区域RS1的内侧。
在本变形例中，与上述的实施方式相同地，与上述的比较对象的光检测装置相比，像素之间的配线距离的差更小。由此，本变形例的光检测装置1也能够将雪崩光电二极管APD(像素)之间的信号到达时间的差抑制得较小。在闪烁器30的发光强度的面内分布在中心部为最大时，第二区域RS2位于从第一区域RS1的大致中心偏离的位置，由此闪烁器光的受光量增加。
以下，参照图9～图11，说明半导体光检测元件10的变形例的构成。图9及图11为显示半导体光检测元件的变形例的概略平面图。图10为显示贯通孔周边的半导体光检测元件的构成的示意图。在本变形例中，贯通孔TH的开口形状与上述的实施方式不同。
在图8～图10所示的变形例中，贯通孔TH的开口呈矩形。在本变形例中，贯通孔TH的开口呈正方形。此时，因自贯通孔TH的边缘至位于该贯通孔TH的周围的雪崩光电二极管APD(各像素)的距离相同，故能够抑制雪崩光电二极管APD之间所产生的特性不一致。
以下，参照图12～图14，说明本实施方式的变形例的光检测装置1的构成。图12为用于说明本变形例的光检测装置的剖面构成的图。图13为半导体光检测元件的概略平面图。图14为显示贯通孔周边的半导体光检测元件的构成的示意图。本变形例在各贯通孔TH中插通有2条接合引线W1、W2这点与上述的实施方式不同。
在图12～图14所示的变形例中，贯通孔TH的开口呈长圆形。贯通孔TH的内径在贯通孔TH的长度方向上大致未发生变化。从相对方向(主面20a与主面20b相对的方向)观察，不仅电极E5，电极E7的一部分也于贯通孔TH内露出。在贯通孔TH内露出的电极E7的一部分与电极E5沿贯通孔TH的开口形状的长轴方向排列。
雪崩光电二极管APD具有配置于半导体基板1N的主面1Na侧的电极E9。电极E9经由形成于绝缘层L1的通孔而与N型半导体区域1PC连接。电极E9经由半导体区域1PC与半导体基板1N电性连接。从相对方向观察，电极E9与电极E3以隔着贯通孔TH的方式位于贯通孔TH的开口形状的长轴方向。
电极E9与电极E7利用接合引线W2而连接。由此，电极E9经由接合引线W2与电极E7电性连接。半导体基板1N经由半导体区域1PC、电极E9、及接合引线W2与电极E7电性连接。接合引线W2与接合引线W1一起插通于贯通孔TH。接合引线W2与接合引线W1相同，包含例如Al、Cu、或Au。
在半导体基板1N的主面1Nb侧未配置电极E2。在本变形例中，半导体基板1N的主面1Nb利用导电性树脂21与电极E7直接连接。由此，半导体基板1N经由导电性树脂21与电极E7电性连接。
在本变形例中，与上述的实施方式相同地，与上述的比较对象的光检测装置相比，像素之间的配线距离的差更小。由此，本变形例的光检测装置1也能够将雪崩光电二极管APD(像素)之间的信号到达时间的差抑制得较小。
电极E9与电极E7经由插通于贯通孔TH的接合引线W2而连接。此时，可经由接合引线W2及电极E9，将阴极电位适当地提供给半导体基板1N。因此，因无需将用于提供阴极电位给半导体基板1N的电极配置于半导体基板1N的主面1Nb侧，故能够减低半导体光检测元件10的制造成本。因接合引线W2插通于供接合引线W1插通的贯通孔TH，故无需另外形成供接合引线W2插通的贯通孔。由此，能够进一步减低半导体光检测元件10的制造成本。
以下，参照图15及图16，说明本实施方式的变形例的光检测装置1的构成。图15为用于说明本变形例的光检测装置的剖面构成的图。图16为半导体光检测元件的概略平面图。在本变形例中，第二区域RS2的位置、即贯通孔TH所形成的位置与图12～图14所示的变形例不同。
在图15及图16所示的变形例中，第二区域RS2位于从第一区域RS1的大致中心偏离的位置。此时，从相对方向观察，第二区域RS2也以被第一区域RS1包围的方式位于第一区域RS1的内侧。
在本变形例中，与上述的实施方式相同地，与上述的比较对象的光检测装置相比，像素之间的配线距离的差更小。由此，本变形例的光检测装置1也能够将雪崩光电二极管APD(像素)之间的信号到达时间的差抑制得较小。
以下，参照图17～图19，说明半导体光检测元件10的变形例的构成。图17及图19为显示半导体光检测元件的变形例的概略平面图。图18为显示贯通孔周边的半导体光检测元件的构成的示意图。在本变形例中，贯通孔TH的开口形状与图12～图16所示的变形例不同。
在图17～图19所示的变形例中，贯通孔TH的开口呈矩形。在贯通孔TH内露出的电极E7的一部分与电极E5沿贯通孔TH的开口形状的长边方向排列。从相对方向观察，电极E9与电极E3以隔着贯通孔TH的方式位于贯通孔TH的开口形状的长边方向。在本变形例中，因自贯通孔TH的边缘至位于该贯通孔TH的周围的雪崩光电二极管APD(各像素)的距离相同，故能够抑制雪崩光电二极管APD之间所产生的特性不一致。
以下，参照图20～图22，说明本实施方式的变形例的光检测装置1的构成。图20为用于说明本实施方式的变形例的光检测装置的剖面构成的图。图21为用于说明半导体光检测元件的排列的图。图22为半导体光检测元件的概略平面图。
半导体光检测元件10也如图20及图21所示，将1个光电二极管阵列PDA作为1个信道，而具有多个信道、即多个光电二极管阵列PDA。换言之，半导体基板1N形成有多个光电二极管阵列PDA。就每个信道(光电二极管阵列PDA)，电极E3与电极E5经由接合引线W1而连接。在本变形例中，半导体基板1N具有位于信道之间的半导体区域1PC。
在图20～图22所示的变形例中，因半导体光检测元件10具有多个信道，故可谋求半导体光检测元件10(光检测装置1)的受光区域的大面积化。就各信道(光电二极管阵列PDA)，与上述的实施方式相同，雪崩光电二极管APD(像素)之间的信号到达时间的差被抑制得较小。
以下，参照图23及图24，说明本实施方式的变形例的光检测装置1的构成。图23为显示本实施方式的变形例的光检测装置的概略立体图。图24为用于说明本实施方式的光检测装置的剖面构成的图。
在图23及图24所示的变形例中，光检测装置1具备1个半导体光检测元件10、1个搭载基板20、及1个闪烁器30。在本变形例中，与上述的实施方式相同地，雪崩光电二极管APD(像素)之间的信号到达时间的差被抑制得较小。
以上对本发明的实施方式进行了说明，但本发明未必限定于上述的实施方式者，可在不脱离其主旨的范围内进行各种变更。
在光检测装置1具备多个半导体光检测元件10时，就所有的半导体光检测元件10，第二区域RS2(贯通孔TH)的位置及贯通孔TH的开口形状无需相同。各个半导体光检测元件10的第二区域RS2(贯通孔TH)的位置也可不相同。各个半导体光检测元件10的贯通孔TH的开口形状也可不相同。
第一及第二半导体区域1PB、1PB的形状不限定于上述的形状，也可为其他形状(例如圆形)。雪崩光电二极管APD(第二半导体区域1PB)的数目(行数及列数)及排列不限定于图式的数目及排列。光电二极体阵列PDA(信道)的数目及排列也不限定于图式的数目及排列。
[产业上的可利用性]
本发明可利用于检测微弱光的光检测装置。
符号说明
1 光检测装置
1N 半导体基板
1Na,1Nb 半导体基板的主面
1PA 第一半导体区域
1PB 第二半导体区域
10 半导体光检测元件
20 搭载基板
20a,20b 搭载基板的主面
APD 雪崩光电二极管
E1～E3,E5～E9 电极
PDA 光电二极管阵列
R1 淬灭电阻
RS1 第一区域
RS2 第二区域
TH 贯通孔
TL 信号线
W1,W2 接合引线

Claims (10)

1.一种光检测装置，其中，
具备：
半导体光检测元件，其具有半导体基板，该半导体基板上形成有具有多个像素的光电二极管阵列，且该半导体基板包含互相相对的第一主面与第二主面；及
搭载基板，其以与所述半导体光检测元件相对的方式配置，且包含与所述半导体基板的所述第二主面相对的第三主面及与所述第三主面相对的第四主面，
所述半导体基板具有：第一区域，其配置有所述多个像素；及第二区域，从所述第一主面与所述第二主面相对的方向观察，其以被所述第一区域包围的方式位于所述第一区域的内侧，
在所述半导体基板的所述第二区域形成有贯通所述半导体基板并且插入有引线接合器的毛细管的贯通孔，
配置于所述半导体基板的所述第一主面侧且与所述多个像素电连接的第一电极与配置于所述搭载基板的所述第三主面侧的第二电极经由插通于所述贯通孔的第一引线而连接，
所述半导体光检测元件具有配置于所述半导体基板的所述第二主面侧并电连接所述半导体基板的第三电极，
所述搭载基板具有配置于所述第三主面中的与所述第三电极相对的区域的第四电极，
所述第三电极和所述第四电极电连接。
2.如权利要求1所述的光检测装置，其中，
具备多个所述半导体光检测元件，
各所述半导体光检测元件以所述第二主面与所述第三主面相对的方式配置于所述搭载基板上，
各所述半导体光检测元件中，所述第一电极与所述第二电极经由所述第一引线而连接。
3.如权利要求1所述的光检测装置，其中，
所述半导体光检测元件将1个所述光电二极管阵列作为1个信道，而具有多个信道，
各所述信道中，所述第一电极与所述第二电极经由所述第一引线而连接。
4.如权利要求1～3中任一项所述的光检测装置，其中，
配置于所述半导体基板的所述第一主面侧且与所述半导体基板电连接的第三电极与配置于所述搭载基板的所述第三主面侧的第四电极经由插通于所述贯通孔的第二引线而连接。
5.如权利要求1～3中任一项所述的光检测装置，其中，
从所述第一主面与所述第二主面相对的所述方向观察，所述第二区域位于所述第一区域的大致中央。
6.如权利要求1～3中任一项所述的光检测装置，其中，
所述贯通孔的开口呈圆形。
7.如权利要求1～3中任一项所述的光检测装置，其中，
所述贯通孔的开口呈矩形。
8.如权利要求1～3中任一项所述的光检测装置，其中，
所述光电二极管阵列包含：
多个雪崩光电二极管，其以盖革模式动作且形成于所述半导体基板上；
淬灭电阻，其相对于各个所述雪崩光电二极管串联连接且配置于所述半导体基板的第一主面侧；以及
信号线，其并联连接有所述淬灭电阻且配置于所述半导体基板的所述第一主面侧，
所述信号线与所述第一电极连接。
9.如权利要求1～3中任一项所述的光检测装置，其中，
所述半导体基板的所述第二主面和所述搭载基板的所述第三主面通过所述第三电极和所述第四电极热性连接。
10.如权利要求1～3中任一项所述的光检测装置，其中，
所述贯通孔的内径在所述贯通孔的长度方向上大致未发生变化。
CN201580077830.7A 2015-03-18 2015-12-14 光检测装置 Active CN107408563B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-054623 2015-03-18
JP2015054623A JP6663167B2 (ja) 2015-03-18 2015-03-18 光検出装置
PCT/JP2015/084916 WO2016147504A1 (ja) 2015-03-18 2015-12-14 光検出装置

Publications (2)

Publication Number Publication Date
CN107408563A CN107408563A (zh) 2017-11-28
CN107408563B true CN107408563B (zh) 2021-03-12

Family

ID=56920043

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580077830.7A Active CN107408563B (zh) 2015-03-18 2015-12-14 光检测装置

Country Status (6)

Country Link
US (1) US10224437B2 (zh)
EP (1) EP3273478A4 (zh)
JP (1) JP6663167B2 (zh)
CN (1) CN107408563B (zh)
TW (1) TWI704686B (zh)
WO (1) WO2016147504A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6944464B2 (ja) * 2016-11-11 2021-10-06 浜松ホトニクス株式会社 光検出装置
JP6712215B2 (ja) 2016-11-11 2020-06-17 浜松ホトニクス株式会社 光検出装置
JP6932580B2 (ja) * 2017-08-04 2021-09-08 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
JP6433561B1 (ja) 2017-09-27 2018-12-05 浜松ホトニクス株式会社 シンチレータパネル及び放射線検出器
JP6433560B1 (ja) 2017-09-27 2018-12-05 浜松ホトニクス株式会社 シンチレータパネル及び放射線検出器
EP3503534B1 (en) * 2017-12-20 2021-08-18 Canon Kabushiki Kaisha Solid-state image sensor, image capturing apparatus, and image capturing method
US11374135B2 (en) * 2019-08-30 2022-06-28 Globalfoundries Singapore Pte. Ltd. Sensor and method of forming the same
US11099280B2 (en) * 2020-01-03 2021-08-24 GE Precision Healthcare LLC X-ray detector and methods of forming X-ray detector

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253330A (ja) * 2005-03-09 2006-09-21 Sharp Corp 半導体装置およびその製造方法
JP2008536311A (ja) * 2005-04-08 2008-09-04 マイクロン テクノロジー， インク． スルーワイヤ相互連結による半導体構成要素製造方法及びシステム
JP2010535409A (ja) * 2007-07-30 2010-11-18 センスル・テクノロジーズ・リミテッド 光感知構造の形成方法、光感知素子、ユニットセル及びウェーハ
TWI362709B (en) * 2006-04-24 2012-04-21 Micron Technology Inc Semiconductor components and systems having encapsulated through wire interconnects (twi) and wafer level methods of fabrication
WO2013058002A1 (ja) * 2011-10-21 2013-04-25 浜松ホトニクス株式会社 光検出装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3091903B2 (ja) * 1994-08-17 2000-09-25 セイコーインスツルメンツ株式会社 アバランシェ・フォト・ダイオード及びその製造方法
US7230247B2 (en) * 2002-03-08 2007-06-12 Hamamatsu Photonics K.K. Detector
JP4528100B2 (ja) * 2004-11-25 2010-08-18 新光電気工業株式会社 半導体装置及びその製造方法
US7393770B2 (en) * 2005-05-19 2008-07-01 Micron Technology, Inc. Backside method for fabricating semiconductor components with conductive interconnects
TW201101476A (en) * 2005-06-02 2011-01-01 Sony Corp Semiconductor image sensor module and method of manufacturing the same
JP5183471B2 (ja) * 2006-07-03 2013-04-17 浜松ホトニクス株式会社 フォトダイオードアレイ
JP4912275B2 (ja) * 2007-11-06 2012-04-11 新光電気工業株式会社 半導体パッケージ
JP2009134573A (ja) * 2007-11-30 2009-06-18 Nec Corp マルチチップ半導体装置およびデータ転送方法
US8860166B2 (en) * 2010-03-23 2014-10-14 Stmicroelectronics S.R.L. Photo detector array of geiger mode avalanche photodiodes for computed tomography systems
JP5832852B2 (ja) * 2011-10-21 2015-12-16 浜松ホトニクス株式会社 光検出装置
US9117721B1 (en) * 2014-03-20 2015-08-25 Excelitas Canada, Inc. Reduced thickness and reduced footprint semiconductor packaging

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253330A (ja) * 2005-03-09 2006-09-21 Sharp Corp 半導体装置およびその製造方法
JP2008536311A (ja) * 2005-04-08 2008-09-04 マイクロン テクノロジー， インク． スルーワイヤ相互連結による半導体構成要素製造方法及びシステム
TWI362709B (en) * 2006-04-24 2012-04-21 Micron Technology Inc Semiconductor components and systems having encapsulated through wire interconnects (twi) and wafer level methods of fabrication
JP2010535409A (ja) * 2007-07-30 2010-11-18 センスル・テクノロジーズ・リミテッド 光感知構造の形成方法、光感知素子、ユニットセル及びウェーハ
WO2013058002A1 (ja) * 2011-10-21 2013-04-25 浜松ホトニクス株式会社 光検出装置

Also Published As

Publication number Publication date
JP2016174129A (ja) 2016-09-29
EP3273478A4 (en) 2018-11-07
WO2016147504A1 (ja) 2016-09-22
TWI704686B (zh) 2020-09-11
EP3273478A1 (en) 2018-01-24
US20180026145A1 (en) 2018-01-25
JP6663167B2 (ja) 2020-03-11
US10224437B2 (en) 2019-03-05
CN107408563A (zh) 2017-11-28
TW201635503A (zh) 2016-10-01

Similar Documents

Publication Publication Date Title
CN107408563B (zh) 光检测装置
JP5791461B2 (ja) 光検出装置
JP5926921B2 (ja) 光検出装置
JP5832852B2 (ja) 光検出装置
JP6282368B2 (ja) 光検出装置
JP5911629B2 (ja) 光検出装置
JP6140868B2 (ja) 半導体光検出素子
JP5927334B2 (ja) 光検出装置
JP6318190B2 (ja) 光検出装置
JP6186038B2 (ja) 半導体光検出素子
JP6244403B2 (ja) 半導体光検出素子
JP6282307B2 (ja) 半導体光検出素子
JP6116728B2 (ja) 半導体光検出素子
JP5989872B2 (ja) 光検出装置の接続構造

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant