TWI704686B - 光檢測裝置 - Google Patents

光檢測裝置 Download PDF

Info

Publication number
TWI704686B
TWI704686B TW104142810A TW104142810A TWI704686B TW I704686 B TWI704686 B TW I704686B TW 104142810 A TW104142810 A TW 104142810A TW 104142810 A TW104142810 A TW 104142810A TW I704686 B TWI704686 B TW I704686B
Authority
TW
Taiwan
Prior art keywords
electrode
main surface
semiconductor
semiconductor substrate
hole
Prior art date
Application number
TW104142810A
Other languages
English (en)
Other versions
TW201635503A (zh
Inventor
鎌倉正吾
山田隆太
里健一
Original Assignee
日商濱松赫德尼古斯股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商濱松赫德尼古斯股份有限公司 filed Critical 日商濱松赫德尼古斯股份有限公司
Publication of TW201635503A publication Critical patent/TW201635503A/zh
Application granted granted Critical
Publication of TWI704686B publication Critical patent/TWI704686B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/02—Details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44—Electric circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1446—Devices controlled by radiation in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02016—Circuit arrangements of general character for the devices
    • H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02027—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier for devices working in avalanche mode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02322—Optical elements or arrangements associated with the device comprising luminescent members, e.g. fluorescent sheets upon the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44—Electric circuits
    • G01J2001/4446—Type of detector
    • G01J2001/446—Photodiode
    • G01J2001/4466—Avalanche
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44—Electric circuits
    • G01J2001/4446—Type of detector
    • G01J2001/448—Array [CCD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Measurement Of Radiation (AREA)

Abstract

半導體基板1N具有：配置有複數個像素之第一區域RS1，及從主面1Na與主面1Nb對向之方向觀察、以被第一區域RS1包圍之方式位於第一區域RS1之內側之第二區域RS2。在半導體基板1N之第二區域RS2形成有貫通半導體基板1N之貫通孔TH。配置於半導體基板1N之主面1Na側且與複數個像素電性連接之電極E3，與配置於搭載基板20之主面20a側之電極E5係經由插通於貫通孔TH之接合引線W1而連接。

Description

光檢測裝置
本發明係關於一種光檢測裝置。
已知一種光檢測裝置，其具備：半導體光檢測元件，其具有半導體基板，半導體基板上形成有包含複數個像素之光電二極體陣列；及搭載基板，其以與半導體光檢測元件對向之方式而配置(例如，參照專利文獻1)。
[先前技術文獻]
[專利文獻]
[專利文獻1]美國專利第8420433號說明書
[發明之概要]
在專利文獻1所記載之光檢測裝置中，在半導體基板之角隅上形成有缺口。將配置於半導體基板上之第一電極與配置於搭載基板上之第二電極連接之引線係配置於缺口之位置。配置於半導體基板上之第一電極係配置於缺口之附近。因此，位於第一電極附近之像素與位於遠離第一電極的位置之像素(例如在位於與形成有缺口之角隅為對角之角隅的附近之位置的像素)至第一電極的配線距離大不相同。
位於第一電極之附近之像素與位於遠離第一電極的位置之像素其配線電阻不同。至第一電極之配線距離越長的像素，配線電阻越 大。位於第一電極之附近之像素與位於遠離第一電極的位置之像素，在第一電極與像素之間的配線所產生之浮遊電容方面亦有所不同。至第一電極之配線距離越長的像素，浮遊電容越大。在配線電阻與浮遊電容於像素之間不同時，信號自像素到達至第一電極之時間(信號到達時間)在像素之間有所不同。像素之間之配線電阻及浮遊電容之差越大，像素之間之信號到達時間之差越大。
本發明之一態樣之目的在於提供一種光檢測裝置，該裝置可將像素之間之信號到達時間之差抑制得較小。
本發明之一態樣之光檢測裝置具備：半導體光檢測元件，其具有半導體基板，該半導體基板上形成有具有複數個像素之光電二極體陣列；及搭載基板，其以與半導體光檢測元件對向之方式而配置。半導體基板包含互相對向之第一主面及第二主面。搭載基板包含與半導體基板之第二主面對向之第三主面及與第三主面對向之第四主面。半導體基板具有第一區域及第二區域。在第一區域配置有複數個像素。從第一主面與第二主面對向之方向觀察，第二區域係以被第一區域包圍之方式位於第一區域之內側。在半導體基板之第二區域形成有貫通半導體基板之貫通孔。配置於半導體基板之第一主面側且與複數個像素電性連接之第一電極與配置於搭載基板之第三主面側之第二電極係經由插通於貫通孔之第一引線而連接。
在本態樣之光檢測裝置中，貫通孔係形成於第二區域。在貫通孔中插通有連接第一電極與第二電極之第一引線。藉此，光電二極體陣列之信號自半導體基板之第一主面側被取出，且被輸送至搭載基板之第三主面側。供第一引線插通之貫通孔係形成於半導體基板之第二區域。因此，本態樣之光檢測裝置與在形成於半導體基板之角隅之缺口的位置配置有引線之光檢測裝置相比，像素之間之配線距離之差更 小。因此，在本態樣之光檢測裝置中，像素之間之信號到達時間之差被抑制得較小。
本態樣之光檢測裝置可具備複數個半導體光檢測元件。此時，各半導體光檢測元件係以第二主面與第三主面對向之方式配置於搭載基板上。就每一半導體光檢測元件，第一電極與第二電極係經由第一引線而連接。因光檢測裝置具備複數個半導體光檢測元件，故可謀求光檢測裝置之受光區域之大面積化。在各半導體光檢測元件中，如上述般，像素之間之信號到達時間之差被抑制得較小。
半導體光檢測元件將1個光電二極體陣列作為1個通道，可具有複數個通道。此時，就每一通道，第一電極與第二電極係經由第一引線而連接。因半導體光檢測元件具有複數個通道，故可謀求半導體光檢測元件(光檢測裝置)之受光區域之大面積化。在各通道中，如上述般，像素之間之信號到達時間之差被抑制得較小。
配置於半導體基板之第一主面側且與半導體基板電性連接之第三電極與配置於搭載基板之第三主面側之第四電極可經由插通於貫通孔之第二引線而連接。此時，可經由第二引線及第三電極，將特定之電位(例如陰極電位)適當地提供給半導體基板。因此，無需將用於提供特定之電位給半導體基板的電極配置於半導體基板之第二主面側，從而能夠減低半導體光檢測元件之製造成本。因第二引線插通於供第一引線插通之貫通孔，故無需另外形成供第二引線插通之貫通孔。藉此，能夠進一步減低半導體光檢測元件之製造成本。
從第一主面與第二主面對向之方向觀察，第二區域係可位於第一區域之大致中央。該情形下，能夠進一步減小像素之間之信號到達時間之差。
貫通孔之開口可呈圓形。在貫通孔中插通為了連接引線而使用之引線接合器之毛細管。貫通孔之直徑係取決於毛細管之外徑。貫通 孔之開口呈圓形之情形，與貫通孔之開口呈其他形狀之情形相比，用於形成貫通孔之區域更小。因此，能夠抑制半導體光檢測元件之數值孔徑之降低。
貫通孔之開口可呈矩形。該情形下，自貫通孔之邊緣至位於該貫通孔之周圍之各像素的距離相同。因此，能夠抑制像素之間所產生之特性之不一致。
光電二極體陣列可包含：以蓋革模式而動作且形成於半導體基板上之複數個突崩光電二極體、對各個突崩光電二極體串聯連接且配置於半導體基板之第一主面側之淬滅電阻、及與淬滅電阻並聯連接且配置於半導體基板之第一主面側之信號線。該情形下，信號線係與第一電極連接。光電二極體陣列係在構成像素之突崩光電二極體檢測出光子而蓋革放電時，藉由與突崩光電二極體連接之淬滅電阻之動作而獲得脈衝狀信號。各個突崩光電二極體分別計數光子。因此，即便在相同時序下有複數個光子入射之情形時，亦可根據總輸出脈衝之輸出電荷量或信號強度而判明所入射之光子數。因突崩光電二極體之間的信號到達時間之差被抑制得較小，故能夠抑制時間解析度之劣化。
根據本發明之上述一態樣，能夠提供一種可將像素之間之信號到達時間之差抑制得較小之光檢測裝置。
1‧‧‧光檢測裝置
1N‧‧‧半導體基板
1Na‧‧‧主面
1Nb‧‧‧主面
1PA‧‧‧第一半導體區域
1PB‧‧‧第二半導體區域
1PC‧‧‧半導體區域
10‧‧‧半導體光檢測元件
11‧‧‧樹脂
20‧‧‧搭載基板
20a‧‧‧主面
20b‧‧‧主面
21‧‧‧導電性樹脂
30‧‧‧閃爍器
31‧‧‧光學接著劑
APD‧‧‧突崩光電二極體
E1‧‧‧電極
E2‧‧‧電極
E3‧‧‧電極
E5‧‧‧電極
E6‧‧‧電極
E7‧‧‧電極
E8‧‧‧電極
E9‧‧‧電極
L1‧‧‧絕緣層
L3‧‧‧絕緣層
PDA‧‧‧光電二極體陣列
R1‧‧‧淬滅電阻
RS1‧‧‧第一區域
RS2‧‧‧第二區域
SP‧‧‧信號處理部
TH‧‧‧貫通孔
TL‧‧‧信號線
TL1‧‧‧信號線
TL2‧‧‧信號線
V1‧‧‧(-)電位
V2‧‧‧(+)電位
W1‧‧‧接合引線
W2‧‧‧接合引線
圖1係顯示一實施形態之光檢測裝置之概略立體圖。
圖2係用於說明半導體光檢測元件之配列之圖。
圖3係用於說明本實施形態之光檢測裝置之剖面構成之圖。
圖4係半導體光檢測元件之概略平面圖。
圖5係顯示貫通孔周邊之半導體光檢測元件之構成之模式圖。
圖6係光檢測裝置之電路圖。
圖7係用於說明本實施形態之變化例之光檢測裝置之剖面構成之圖。
圖8係半導體光檢測元件之概略平面圖。
圖9係顯示半導體光檢測元件之變化例之概略平面圖。
圖10係顯示貫通孔周邊之半導體光檢測元件之構成之模式圖。
圖11係顯示半導體光檢測元件之變化例之概略平面圖。
圖12係用於說明本實施形態之變化例之光檢測裝置之剖面構成之圖。
圖13係半導體光檢測元件之概略平面圖。
圖14係顯示貫通孔周邊之半導體光檢測元件之構成之模式圖。
圖15係用於說明本實施形態之變化例之光檢測裝置之剖面構成之圖。
圖16係半導體光檢測元件之概略平面圖。
圖17係顯示半導體光檢測元件之變化例之概略平面圖。
圖18係顯示貫通孔周邊之半導體光檢測元件之構成之模式圖。
圖19係顯示半導體光檢測元件之變化例之概略平面圖。
圖20係用於說明本實施形態之變化例之光檢測裝置之剖面構成之圖。
圖21係用於說明半導體光檢測元件之配列之圖。
圖22係半導體光檢測元件之概略平面圖。
圖23係顯示本實施形態之變化例之光檢測裝置之概略立體圖。
圖24係用於說明本實施形態之光檢測裝置之剖面構成之圖。
以下參照附圖詳細地說明本發明之實施形態。此外，在說明中對同一要素或具有同一機能之要素係使用同一符號，而省略重複之說明。
參照圖1~圖6，說明本實施形態之光檢測裝置1之構成。圖1係顯示本實施形態之光檢測裝置之概略立體圖。圖2係用於說明半導體光檢測元件之配列之圖。圖3係用於說明本實施形態之光檢測裝置之剖面構成之圖。圖4係半導體光檢測元件之概略平面圖。圖5係顯示貫通孔周邊之半導體光檢測元件之構成之圖。圖6係光檢測裝置之電路圖。
光檢測裝置1係如圖1~圖3所示，具備複數個半導體光檢測元件10、搭載基板20、及複數個閃爍器30。複數個半導體光檢測元件10係以與搭載基板20對向之方式而配置。複數個半導體光檢測元件10係利用樹脂(例如環氧樹脂)11而模製成型。在本實施形態中，光檢測裝置1具備「16個」半導體光檢測元件10及「16個」閃爍器30。
各半導體光檢測元件10具有1個光電二極體陣列PDA。半導體光檢測元件10具有半導體基板1N。半導體基板1N在平面觀察下呈矩形。半導體基板1N包含互相對向之主面1Na及主面1Nb。半導體基板1N係包含Si之N型(第一導電型)半導體基板。
光電二極體陣列PDA包含複數個突崩光電二極體APD。複數個突崩光電二極體APD形成於半導體基板1N上。1個突崩光電二極體APD構成光電二極體陣列PDA之1個像素。從主面1Na與主面1Nb對向之方向(以下僅稱作「對向方向」)觀察，複數個突崩光電二極體APD係配列為二維狀。
半導體基板1N亦如圖4所示，具有第一區域RS1及第二區域RS2。在第一區域RS1配置有複數個突崩光電二極體APD。從對向方向觀察，第二區域RS2係以被第一區域RS1包圍之方式位於第一區域RS1之內側。從對向方向觀察，第一區域RS1係位於半導體基板1N之大致中央。第一區域RS1在例如平面觀察下呈矩形。
各突崩光電二極體APD亦如圖5所示，串聯連接有淬滅電阻R1。 各突崩光電二極體APD係以分別與淬滅電阻R1串聯連接之態樣而全部並聯連接。自電源對各突崩光電二極體APD施加逆向偏壓。來自突崩光電二極體APD之輸出電流係利用後述之信號處理部SP而檢測。
各突崩光電二極體APD具有P型(第二導電型)第一半導體區域1PA及P型第二半導體區域1PB。第一半導體區域1PA形成於半導體基板1N之主面1Na側。第二半導體區域1PB形成於第一半導體區域1PA內且較第一半導體區域1PA雜質濃度高。第二半導體區域1PB之平面形狀係例如多邊形(本實施形態中係四邊形)。第一半導體區域1PA之深度較第二半導體區域1PB之深度大。
半導體基板1N具有N型半導體區域1PC。半導體區域1PC形成於半導體基板1N之主面1Na側。半導體區域1PC係防止在N型半導體基板1N與P型第一半導體區域1PA之間所形成之PN接合於半導體基板1N之端與後述之貫通孔TH露出。半導體區域1PC形成於對應於半導體基板1N之端之位置與對應於貫通孔TH之位置。
突崩光電二極體APD如圖5所示，具有配置於半導體基板1N之主面1Na側之電極E1。電極E1與第二半導體區域1PB電性連接。突崩光電二極體APD如圖3所示，具有配置於半導體基板1N之主面1Nb側之電極E2。電極E2與半導體基板1N電性連接。第一半導體區域1PA經由第二半導體區域1PB而與電極E1電性連接。
光電二極體陣列PDA如圖5所示，具有信號線TL與電極E3。信號線TL與電極E3在第二半導體區域1PB之外側之半導體基板1N上，介以絕緣層L1而形成。信號線TL與電極E3係配置於半導體基板1N之主面1Na側。電極E3位於第二區域RS2。信號線TL與電極E3連接。
信號線TL包含複數條信號線TL1與複數條信號線TL2。在平面觀察下，各信號線TL1係沿Y軸方向配置於在X軸方向上相鄰之突崩光電二極體APD之間。各信號線TL2係沿X軸方向配置於在Y軸方向上相鄰 之突崩光電二極體APD之間。各信號線TL2與諸複數條信號線TL1電性連接。在本實施形態中，信號線TL2係與電極E3連接。亦可為信號線TL1與電極E3連接。
光電二極體陣列PDA就每個突崩光電二極體APD具有淬滅電阻R1。淬滅電阻R1介以絕緣層L1形成於半導體基板1N上。淬滅電阻R1配置於半導體基板1N之主面1Na側。淬滅電阻R1之一端與電極E1連接。淬滅電阻R1之另一端與信號線TL1連接。淬滅電阻R1位於例如第二半導體區域1PB之外側之半導體基板1N上。圖5為了使構造明確化而省略圖3所示之絕緣層L1、L3之記載。
突崩光電二極體APD(第一半導體區域1PA之正下方之區域)分別經由電極E1及淬滅電阻R1而與信號線TL1連接。複數個突崩光電二極體APD分別經由電極E1及淬滅電阻R1而與1條信號線TL1連接。淬滅電阻R1經由信號線TL而與電極E3電性連接。換言之，各突崩光電二極體APD(各像素)與電極E3電性連接。
在半導體基板1N之主面1Na側配置有絕緣層L3。絕緣層L3係以覆蓋電極E1、E3、淬滅電阻R1、及信號線TL之方式而形成。
在半導體基板1N之第二區域RS2形成有貫通半導體基板1N之貫通孔TH。貫通孔TH之開口呈圓形。貫通孔TH之內徑在貫通孔TH之長度方向上大致未發生變化。貫通孔TH之形成方法可適宜選擇例如乾式蝕刻法、濕式蝕刻法、鑽孔加工、雷射加工、及噴砂加工。
淬滅電阻R1較連接有該淬滅電阻R1之電極E1電阻率高。淬滅電阻R1包含例如多晶矽。淬滅電阻R1之形成方法係可使用CVD(化學汽相沈積)法。
電極E1、E2、E3及信號線TL包含金屬(例如A1)。在半導體基板包含Si時，作為電極材料，除A1以外亦可使用AuGe/Ni。電極E1、E2、E3及信號線TL之形成方法係可使用濺射法。
在半導體基板1N之材料使用Si時，P型雜質使用3族元素(例如B)，N型雜質使用5族元素(例如N、P、或As)。半導體之導電型即N型與P型即便互相置換而構成元件，亦能夠使該元件發揮機能。該等雜質之添加方法可使用擴散法或離子注入法。
絕緣層L1、L3之材料可使用SiO2或SiN。在絕緣層L1、L3包含SiO2時，絕緣層L1、L3之形成方法可使用熱氧化法或濺射法。
在光電二極體陣列PDA中，突崩光電二極體APD係藉由在N型半導體基板1N與P型第一半導體區域1PA之間構成PN接合而形成。半導體基板1N與形成於半導體基板1N之主面1Nb上之電極E2電性連接。第一半導體區域1PA經由第二半導體區域1PB而與電極E1連接。淬滅電阻R1與突崩光電二極體APD串聯連接(參照圖6)。
在光電二極體陣列PDA中，各個突崩光電二極體APD係以蓋革模式而動作。在蓋革模式下，較突崩光電二極體APD之崩潰電壓大之逆方向電壓(逆向偏壓)施加至突崩光電二極體APD之陽極與陰極之間。換言之，(-)電位V1施加至陽極，(+)電位V2施加至陰極。該等電位之極性相對，亦可將一者之電位設為接地電位。
陽極係P型第一半導體區域1PA，陰極係N型半導體基板1N。若光(光子)入射至突崩光電二極體APD，則在基板內部進行光電轉換而產生光電子。在第一半導體區域1PA之PN接合界面之附近區域進行突崩增大，放大後之電子群朝電極E2流動。換言之，若光(光子)入射至光電二極體陣列PDA之任一像素(突崩光電二極體APD)，則被增大且以信號從電極E3取出。
與各突崩光電二極體APD連接之淬滅電阻R1之另一端係沿半導體基板1N之主面1Na與共通之信號線TL電性連接。各突崩光電二極體APD係以蓋革模式而動作，且與共通之信號線TL連接。因此，在光子同時入射至複數個突崩光電二極體APD時，複數個突崩光電二極體 APD之輸出係全部輸入至共通之信號線TL。因此，在光電二極體陣列PDA中，計測出對應於入射光子數之高強度之信號。在各半導體光檢測元件10(各光電二極體陣列PDA)中，信號經由電極E3而輸出。
搭載基板20亦如圖3所示，具有互相對向之主面20a與主面20b。搭載基板20在平面觀察下呈矩形。主面20a與半導體基板1N之主面1Nb對向。各半導體光檢測元件10係以半導體基板1N之主面1Nb與主面20a對向之方式配置於搭載基板20上。各半導體光檢測元件10係於搭載基板20上配置為二維狀。
搭載基板20包含複數個電極E5與複數個電極E7。電極E5與電極E7係配置於與各半導體光檢測元件10(各光電二極體陣列PDA)對應之位置。電極E5與電極E7係配置於主面20a側。
電極E5如圖3所示，係配置於與貫通孔TH對應之位置。換言之，電極E5形成於主面20a之與貫通孔TH對向之各區域上。從對向方向(主面20a與主面20b對向之方向)觀察，電極E5係於貫通孔TH內露出。電極E7如圖3所示，係配置於與電極E2對應之位置。換言之，電極E7形成於主面20a之與電極E2對向之各區域上。
搭載基板20包含複數個電極E6與複數個電極E8。電極E6與電極E8係配置於主面20b側。電極E6與所對應之電極E5電性連接。電極E8與所對應之電極E7電性連接。電極E5、E6、E7、E8亦與電極E1、E2、E3相同，包含金屬(例如Al)。作為電極材料，除Al以外亦可使用AuGe/Ni。
電極E3與電極E5係利用接合引線W1而連接。藉此，電極E3經由接合引線W1與電極E5電性連接。淬滅電阻R1經由信號線TL、電極E3、及接合引線W1與電極E5電性連接。接合引線W1插通於貫通孔TH。接合引線W1包含例如Al、Cu、或Au。
電極E2與電極E7係利用例如導電性樹脂21而連接。藉此，電極 E2經由導電性樹脂21與電極E7電性連接。導電性樹脂21包含導電性填充劑與樹脂。導電性填充劑係使用例如Ag粉。
信號處理部SP係配置於例如搭載基板20之主面20b側。信號處理部SP構成ASIC(特殊應用積體電路)。各電極E6經由形成於搭載基板20之配線及接合引線(任一者皆省略圖示)等而與信號處理部SP電性連接。來自各半導體光檢測元件10(各光電二極體陣列PDA)之輸出信號輸入至信號處理部SP，信號處理部SP處理來自各半導體光檢測元件10之輸出信號。信號處理部SP包含將來自各半導體光檢測元件10之輸出信號轉換為數位脈衝之CMOS電路。信號處理部SP可配置於與搭載基板20不同之基板上。
各閃爍器30利用光學接著劑31與樹脂11光學連接。閃爍器30係配置於與各半導體光檢測元件10(各光電二極體陣列PDA)對應之位置。來自閃爍器之閃爍光係通過光學接著劑31及樹脂11而入射至半導體光檢測元件10。閃爍器30之數目係與半導體光檢測元件10之數目相同，閃爍器30與半導體光檢測元件10係以一對一之方式對應。
如以上所述，在本實施形態中，從對向方向觀察，貫通孔TH係形成於第二區域RS2。第二區域RS2係以被第一區域RS1包圍之方式位於第一區域RS1之內側。在貫通孔TH中插通有接合引線W1。接合引線W1連接電極E3與電極E5。藉此，光電二極體陣列PDA之信號自半導體基板1N之主面1Na側取出，且輸送至搭載基板20之主面20a側。
貫通孔TH形成於半導體基板1N之第二區域RS2。因此，光檢測裝置1與在形成於半導體基板之角隅的缺口之位置配置有引線之比較對象之光檢測裝置相比，像素之間之配線距離之差更小。因此，能夠將突崩光電二極體APD(像素)之間的信號到達時間之差抑制得較小。
在各光電二極體陣列PDA中，在構成像素之突崩光電二極體APD檢測出光子而蓋革放電時，係藉由與突崩光電二極體APD連接之淬滅 電阻R1之動作而獲得脈衝狀信號。各個突崩光電二極體APD分別計數光子。因此，即便在相同時序下複數個光子入射之時，亦根據總輸出脈衝之輸出電荷量或信號強度而判明入射之光子數。在光檢測裝置1中，因突崩光電二極體APD之間的信號到達時間之差被抑制得較小，故能夠抑制時間解析度之劣化。
在位於配置有複數個像素之區域之內側的區域形成有貫通孔之情形下，在形成有貫通孔之區域無法配置像素。在通常之拍攝時，因受光像素與顯示像素係成對出現，故受光像素之缺陷成為顯示像素之缺陷。因此，通常情況下，在上述之區域不形成貫通孔。在本實施形態中，半導體光檢測元件10係光電二極體陣列PDA，複數個突崩光電二極體APD之輸出全部輸入至共通之信號線TL。在拍攝時，因半導體光檢測元件10與顯示像素係成對出現，故不會產生因第二區域RS2之存在而引起之顯示像素的缺陷。
在本實施形態中，光檢測裝置1具備複數個半導體光檢測元件10。各半導體光檢測元件10係以半導體基板1N之主面1Nb與搭載基板20之主面20a對向之方式配置於搭載基板20上。就每個半導體光檢測元件10，電極E3與電極E5係經由接合引線W1而連接。因光檢測裝置1具備複數個半導體光檢測元件10，故可謀求光檢測裝置1之受光區域之大面積化。在各半導體光檢測元件10中，如上述般，突崩光電二極體APD之間之信號到達時間之差被抑制得較小。
在本實施形態中，從對向方向觀察，第二區域RS2係位於第一區域RS1之大致中央。該構成進一步減小突崩光電二極體APD之間之信號到達時間之差。
為了能夠將用於連接接合引線W1而使用之毛細管插通於貫通孔TH，貫通孔TH之直徑係取決於毛細管之外徑。在本實施形態中，貫通孔TH之開口呈圓形，因此與貫通孔TH之開口呈其他形狀之情形相 比，用於形成貫通孔之區域更小。因此，能夠抑制各半導體光檢測元件10之數值孔徑之降低。
在本實施形態中，在半導體光檢測元件10與閃爍器30以一對一之方式結合之態樣下，半導體光檢測元件10與閃爍器30係平面鋪設於搭載基板20上。此時亦然，自1個閃爍器30所發出之閃爍器光不僅入射至與該閃爍器30結合之半導體光檢測元件10，亦入射至與該半導體光檢測元件10鄰接之半導體光檢測元件10。因此，為了自半導體光檢測元件10獲得更大之輸出，藉由例如使用相鄰之2個半導體光檢測元件10之信號輸出而進行重心演算，從而進行晶體位置之識別。此時，若相鄰之2個半導體光檢測元件10之間產生輸出不一致，則晶體位置識別之像變形，無法獲得正確之像。
在上述之比較對象之光檢測裝置中，複數個半導體光檢測元件係以形成有缺口之側與未形成缺口之側相鄰之方式而平面鋪設。在形成有缺口之半導體光檢測元件中，形成有缺口之側的受光像素數較未形成缺口之側的受光像素數小，其程度在於缺口形成之部分。在上述之比較對象之光檢測裝置中，因在相鄰之2個半導體光檢測元件之間受光像素數不同，故該2個半導體光檢測元件之間之輸出不一致無法避免。
對此，在本實施形態中，因用於配置接合引線W1之貫通孔TH係形成於第二區域RS2，故不會發生相鄰之2個半導體光檢測元件10之間之受光像素數不同。因此，不易產生相鄰之2個半導體光檢測元件10之間之輸出不一致。
在上述之比較對象之光檢測裝置中，在相鄰之2個半導體光檢測元件之間隔狹窄之態樣下平面鋪設複數個半導體光檢測元件時，有產生以下之問題點之虞。即，閃爍器光在配置於搭載基板上且連接有引線之電極處反射。經電極反射之閃爍器光在閃爍器處進一步反射，而 入射至鄰接之半導體光檢測元件。
在本實施形態中，貫通孔TH係形成於第二區域RS2。因此，閃爍器光在電極E5處反射，經電極E5反射之閃爍光進一步在閃爍器30處反射時亦然，閃爍器光入射至原本應該入射之半導體光檢測元件10之可能性極高。因此，閃爍器光在電極E5處反射時亦然，能夠抑制閃爍器光入射至鄰接之半導體光檢測元件10。
在上述之比較對象之光檢測裝置中，連接有引線之半導體基板側之電極係配置於缺口之附近。缺口係形成於半導體基板之角隅。因此，在將半導體晶圓切割時，有在半導體基板之形成有上述電極之區域產生碎屑之虞。在本實施形態中，貫通孔TH係形成於第二區域RS2。因此，即便藉由將半導體晶圓切割而獲得半導體基板1N時，亦無碎屑到達至配置有電極E2之區域之虞。
亦可考量代替經由接合引線將信號自半導體光檢測元件輸出至搭載基板之構成，而採用經由貫通電極自半導體光檢測元件取出信號之構成。貫通電極係例如以貫通半導體基板之方式形成於半導體基板上。該情形下，因有必要自半導體基板之背面側將絕緣層、作為貫通電極之導體層及將導體層絕緣之絕緣層等利用圖案化形成而形成於半導體基板上，故有製造成本增大之虞。對此，在本實施形態中，無需形成上述之絕緣層及導體層，無製造成本增大之虞。
在利用貫通電極取出信號之構成中，無需在作為貫通電極之導體層與半導體基板之間配置絕緣層。因此，有在導體層與半導體基板之間形成浮遊電容，而導致半導體光檢測元件之配線電容增加之虞。對此，在本實施形態中，因接合引線W1與半導體基板1N之間實質上不會形成浮遊電容，故能夠抑制半導體光檢測元件之配線電容之增加。
在利用貫通電極取出信號之構成中，半導體光檢測元件與搭載 基板係有必要凸塊連接。因此，半導體光檢測元件與搭載基板相接之面積狹窄，有半導體光檢測元件之散熱性惡化之虞。在半導體光檢測元件與搭載基板凸塊連接時，有半導體光檢測元件與搭載基板之間的連接電阻變大之虞。
在本實施形態中，因半導體光檢測元件10之半導體基板1N之主面1Nb與搭載基板20之主面20a熱性連接，故半導體光檢測元件10之散熱性提高。因電極E3與電極E5經由接合引線W1而電性連接，且面積寬廣之電極E2與電極E7電性連接，故無半導體光檢測元件10與搭載基板20之間的連接電阻變大之虞。
在貫通孔TH形成為自主面1Na側朝主面1Nb側直徑逐漸縮小之錐形時，半導體基板1N之主面1Na側之無法有效使用空間大。在貫通孔TH形成為自主面1Na側朝主面1Nb側直徑逐漸擴大之錐形時，有產生以下之問題點之虞。在電極E3配置於貫通孔TH附近時，因引線接合時毛細管難以將引線之前端充分地推壓至電極E3，故有電極E3與引線無法適當地連接之虞。因此，電極E3有必要遠離貫通孔TH而配置，從而導致第二區域RS2之面積變大。
在本實施形態中，因貫通孔TH之內徑在貫通孔TH之長度方向上大致未發生變化，故可將電極E3配置於貫通孔TH附近。其結果為能夠抑制第二區域RS2之面積變大，且能夠抑制半導體光檢測元件之數值孔徑之降低。
以下，參照圖7及圖8，說明本實施形態之變化例之光檢測裝置1之構成。圖7係用於說明本變化例之光檢測裝置之剖面構成之圖。圖8係半導體光檢測元件之概略平面圖。在本變化例中，第二區域RS2之位置、亦即貫通孔TH所形成之位置係與上述之實施形態不同。
在圖7及圖8所示之變化例中，第二區域RS2位於從第一區域RS1之大致中心偏離之位置。此時亦然，從對向方向觀察，第二區域RS2 係以被第一區域RS1包圍之方式位於第一區域RS1之內側。
在本變化例中亦然，與上述之實施形態相同地，與上述之比較對象之光檢測裝置相比，像素之間之配線距離之差更小。藉此，本變化例之光檢測裝置1亦能夠將突崩光電二極體APD(像素)之間的信號到達時間之差抑制得較小。在閃爍器30之發光強度之面內分佈在中心部為最大時，第二區域RS2位於從第一區域RS1之大致中心偏離之位置，藉此閃爍器光之受光量增加。
以下，參照圖9~圖11，說明半導體光檢測元件10之變化例之構成。圖9及圖11係顯示半導體光檢測元件之變化例之概略平面圖。圖10係顯示貫通孔周邊之半導體光檢測元件之構成之模式圖。在本變化例中，貫通孔TH之開口形狀係與上述之實施形態不同。
在圖8~圖10所示之變化例中，貫通孔TH之開口呈矩形。在本變化例中，貫通孔TH之開口呈正方形。此時，因自貫通孔TH之邊緣至位於該貫通孔TH之周圍之突崩光電二極體APD(各像素)的距離相同，故能夠抑制突崩光電二極體APD之間所產生之特性不一致。
以下，參照圖12~圖14，說明本實施形態之變化例之光檢測裝置1之構成。圖12係用於說明本變化例之光檢測裝置之剖面構成之圖。圖13係半導體光檢測元件之概略平面圖。圖14係顯示貫通孔周邊之半導體光檢測元件之構成之模式圖。本變化例係在各貫通孔TH中插通有2條接合引線W1、W2，此點與上述之實施形態不同。
在圖12~圖14所示之變化例中，貫通孔TH之開口呈長圓形。貫通孔TH之內徑在貫通孔TH之長度方向上大致未發生變化。從對向方向(主面20a與主面20b對向之方向)觀察，不僅電極E5，電極E7之一部分亦於貫通孔TH內露出。於貫通孔TH內露出之電極E7之一部分與電極E5係沿貫通孔TH之開口形狀之長軸方向並排。
突崩光電二極體APD具有配置於半導體基板1N之主面1Na側之電 極E9。電極E9係經由形成於絕緣層L1之通孔而與N型半導體區域1PC連接。電極E9介以半導體區域1PC與半導體基板1N電性連接。從對向方向觀察，電極E9與電極E3係以隔著貫通孔TH之方式位於貫通孔TH之開口形狀之長軸方向。
電極E9與電極E7係利用接合引線W2而連接。藉此，電極E9經由接合引線W2與電極E7電性連接。半導體基板1N經由半導體區域1PC、電極E9、及接合引線W2與電極E7電性連接。接合引線W2與接合引線W1一起插通於貫通孔TH。接合引線W2與接合引線W1相同，包含例如Al、Cu、或Au。
在半導體基板1N之主面1Nb側未配置電極E2。在本變化例中，半導體基板1N之主面1Nb利用導電性樹脂21與電極E7直接連接。藉此，半導體基板1N經由導電性樹脂21與電極E7電性連接。
在本變化例中亦然，與上述之實施形態相同地，與上述之比較對象之光檢測裝置相比，像素之間之配線距離之差更小。藉此，本變化例之光檢測裝置1亦能夠將突崩光電二極體APD(像素)之間的信號到達時間之差抑制得較小。
電極E9與電極E7係經由插通於貫通孔TH之接合引線W2而連接。此時，可經由接合引線W2及電極E9，將陰極電位適當地提供給半導體基板1N。因此，因無需將用於提供陰極電位給半導體基板1N的電極配置於半導體基板1N之主面1Nb側，故能夠減低半導體光檢測元件10之製造成本。因接合引線W2插通於供接合引線W1插通之貫通孔TH，故無需另外形成供接合引線W2插通之貫通孔。藉此，能夠進一步減低半導體光檢測元件10之製造成本。
以下，參照圖15及圖16，說明本實施形態之變化例之光檢測裝置1之構成。圖15係用於說明本變化例之光檢測裝置之剖面構成之圖。圖16係半導體光檢測元件之概略平面圖。在本變化例中，第二區 域RS2之位置、亦即貫通孔TH所形成之位置係與圖12~圖14所示之變化例不同。
在圖15及圖16所示之變化例中，第二區域RS2位於從第一區域RS1之大致中心偏離之位置。此時亦然，從對向方向觀察，第二區域RS2係以被第一區域RS1包圍之方式位於第一區域RS1之內側。
在本變化例中亦然，與上述之實施形態相同地，與上述之比較對象之光檢測裝置相比，像素之間之配線距離之差更小。藉此，本變化例之光檢測裝置1亦能夠將突崩光電二極體APD(像素)之間的信號到達時間之差抑制得較小。
以下，參照圖17~圖19，說明半導體光檢測元件10之變化例之構成。圖17及圖19係顯示半導體光檢測元件之變化例之概略平面圖。圖18係顯示貫通孔周邊之半導體光檢測元件之構成之模式圖。在本變化例中，貫通孔TH之開口形狀係與圖12~圖16所示之變化例不同。
在圖17~圖19所示之變化例中，貫通孔TH之開口呈矩形。於貫通孔TH內露出之電極E7之一部分與電極E5係沿貫通孔TH之開口形狀之長邊方向並排。從對向方向觀察，電極E9與電極E3係以隔著貫通孔TH之方式位於貫通孔TH之開口形狀之長邊方向。在本變化例中，因自貫通孔TH之邊緣至位於該貫通孔TH之周圍之突崩光電二極體APD(各像素)的距離相同，故能夠抑制突崩光電二極體APD之間所產生之特性不一致。
以下，參照圖20~圖22，說明本實施形態之變化例之光檢測裝置1之構成。圖20係用於說明本實施形態之變化例之光檢測裝置之剖面構成之圖。圖21係用於說明半導體光檢測元件之配列之圖。圖22係半導體光檢測元件之概略平面圖。
半導體光檢測元件10亦如圖20及圖21所示，將1個光電二極體陣列PDA作為1個通道，而具有複數個通道、亦即複數個光電二極體陣 列PDA。換言之，半導體基板1N形成有複數個光電二極體陣列PDA。就每個通道(光電二極體陣列PDA)，電極E3與電極E5係經由接合引線W1而連接。在本變化例中，半導體基板1N具有位於通道之間之半導體區域1PC。
在圖20~圖22所示之變化例中，因半導體光檢測元件10具有複數個通道，故可謀求半導體光檢測元件10(光檢測裝置1)之受光區域之大面積化。就各通道(光電二極體陣列PDA)，與上述之實施形態相同，突崩光電二極體APD(像素)之間之信號到達時間之差被抑制得較小。
以下，參照圖23及圖24，說明本實施形態之變化例之光檢測裝置1之構成。圖23係顯示本實施形態之變化例之光檢測裝置之概略立體圖。圖24係用於說明本實施形態之光檢測裝置之剖面構成之圖。
在圖23及圖24所示之變化例中，光檢測裝置1具備1個半導體光檢測元件10、1個搭載基板20、及1個閃爍器30。在本變化例中亦然，與上述之實施形態相同地，突崩光電二極體APD(像素)之間之信號到達時間之差被抑制得較小。
以上對本發明之實施形態進行了說明，但本發明未必係限定於上述之實施形態者，可在不脫離其主旨之範圍內進行各種變更。
在光檢測裝置1具備複數個半導體光檢測元件10時，就所有的半導體光檢測元件10，第二區域RS2(貫通孔TH)之位置及貫通孔TH之開口形狀無需相同。各個半導體光檢測元件10之第二區域RS2(貫通孔TH)之位置亦可不相同。各個半導體光檢測元件10之貫通孔TH之開口形狀亦可不相同。
第一及第二半導體區域1PB、1PB之形狀不限定於上述之形狀，亦可為其他形狀(例如圓形)。突崩光電二極體APD(第二半導體區域1PB)之數目(列數及行數)及配列不限定於圖式之數目及配列。光電二 極體陣列PDA(通道)之數目及配列亦不限定於圖式之數目及配列。
[產業上之可利用性]
本發明可利用於檢測微弱光之光檢測裝置。
1‧‧‧光檢測裝置
1N‧‧‧半導體基板
1Na‧‧‧主面
1Nb‧‧‧主面
1PA‧‧‧第一半導體區域
1PB‧‧‧第二半導體區域
1PC‧‧‧半導體區域
10‧‧‧半導體光檢測元件
11‧‧‧樹脂
20‧‧‧搭載基板
20a‧‧‧主面
20b‧‧‧主面
21‧‧‧導電性樹脂
30‧‧‧閃爍器
31‧‧‧光學接著劑
APD‧‧‧突崩光電二極體
E2‧‧‧電極
E3‧‧‧電極
E5‧‧‧電極
E6‧‧‧電極
E7‧‧‧電極
E8‧‧‧電極
L1‧‧‧絕緣層
L3‧‧‧絕緣層
PDA‧‧‧光電二極體陣列
R1‧‧‧淬滅電阻
TH‧‧‧貫通孔
TL‧‧‧信號線
W1‧‧‧接合引線

Claims (11)

  1. 一種光檢測裝置，其具備：半導體光檢測元件，其具有半導體基板，該半導體基板上形成有具有複數個像素之光電二極體陣列，且包含互相對向之第一主面與第二主面；及搭載基板，其係以與前述半導體光檢測元件對向之方式配置，且包含與前述半導體基板之前述第二主面對向之第三主面及與前述第三主面對向之第四主面；且前述半導體基板具有：第一區域，其配置有前述複數個像素；及第二區域，從前述第一主面與前述第二主面對向之方向觀察，其係以被前述第一區域包圍之方式位於前述第一區域之內側；在前述半導體基板之前述第二區域，形成有貫通前述半導體基板且被插入引線接合器的毛細管之貫通孔；且配置於前述半導體基板之前述第一主面側且與前述複數個像素電性連接之第一電極與配置於前述搭載基板之前述第三主面側之第二電極係經由插通於前述貫通孔之第一引線而連接。
  2. 如請求項1之光檢測裝置，其中具備複數個前述半導體光檢測元件，各前述半導體光檢測元件係以前述第二主面與前述第三主面對向之方式配置於前述搭載基板上，就每一前述半導體光檢測元件，前述第一電極與前述第二電極係經由前述第一引線而連接。
  3. 如請求項1之光檢測裝置，其中前述半導體光檢測元件將1個前述光電二極體陣列作為1個通 道，而具有複數個通道，就每一前述通道，前述第一電極與前述第二電極係經由前述第一引線而連接。
  4. 如請求項1~3中任一項之光檢測裝置，其中配置於前述半導體基板之前述第一主面側且與前述半導體基板電性連接之第三電極與配置於前述搭載基板之前述第三主面側之第四電極係經由插通於前述貫通孔之第二引線而連接。
  5. 如請求項1~3中任一項之光檢測裝置，其中前述半導體光檢測元件具有：第三電極，其配置於前述半導體基板之前述第二主面側，並且電性連接於前述半導體基板；前述搭載基板具有：第四電極，其配置於前述第三主面之與前述第三電極對向之區域；且前述第三電極與前述第四電極電性連接。
  6. 如請求項1~3中任一項之光檢測裝置，其中從前述第一主面與前述第二主面對向之前述方向觀察，前述第二區域係位於前述第一區域之大致中央。
  7. 如請求項1~3中任一項之光檢測裝置，其中前述貫通孔之開口呈圓形。
  8. 如請求項1~3中任一項之光檢測裝置，其中前述貫通孔之開口呈矩形。
  9. 如請求項1~3中任一項之光檢測裝置，其中前述光電二極體陣列包含：複數個突崩光電二極體，其係以蓋革模式而動作且形成於前述半導體基板上；淬滅電阻，其係對各自之前述突崩光電二極體串聯連接且配置於前述半導體基板之第一主面側；及 信號線，其係與前述淬滅電阻並聯連接且配置於前述半導體基板之前述第一主面側；且前述信號線係與前述第一電極連接。
  10. 如請求項1~3中任一項之光檢測裝置，其中前述半導體基板之前述第二主面與前述搭載基板之前述第三主面熱性連接。
  11. 如請求項1~3中任一項之光檢測裝置，其中前述貫通孔之內徑於前述貫通孔之長度方向上大致未發生變化。
TW104142810A 2015-03-18 2015-12-18 光檢測裝置 TWI704686B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015054623A JP6663167B2 (ja) 2015-03-18 2015-03-18 光検出装置
JP2015-054623 2015-03-18

Publications (2)

Publication Number Publication Date
TW201635503A TW201635503A (zh) 2016-10-01
TWI704686B true TWI704686B (zh) 2020-09-11

Family

ID=56920043

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104142810A TWI704686B (zh) 2015-03-18 2015-12-18 光檢測裝置

Country Status (6)

Country Link
US (1) US10224437B2 (zh)
EP (1) EP3273478A4 (zh)
JP (1) JP6663167B2 (zh)
CN (1) CN107408563B (zh)
TW (1) TWI704686B (zh)
WO (1) WO2016147504A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6712215B2 (ja) * 2016-11-11 2020-06-17 浜松ホトニクス株式会社 光検出装置
US11183608B2 (en) 2016-11-11 2021-11-23 Hamamatsu Photonics K.K. Photodetecting device with weak light signal detection and low power consumption
JP6932580B2 (ja) * 2017-08-04 2021-09-08 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
JP6433561B1 (ja) * 2017-09-27 2018-12-05 浜松ホトニクス株式会社 シンチレータパネル及び放射線検出器
JP6433560B1 (ja) * 2017-09-27 2018-12-05 浜松ホトニクス株式会社 シンチレータパネル及び放射線検出器
EP3503534B1 (en) * 2017-12-20 2021-08-18 Canon Kabushiki Kaisha Solid-state image sensor, image capturing apparatus, and image capturing method
US11374135B2 (en) 2019-08-30 2022-06-28 Globalfoundries Singapore Pte. Ltd. Sensor and method of forming the same
US11099280B2 (en) * 2020-01-03 2021-08-24 GE Precision Healthcare LLC X-ray detector and methods of forming X-ray detector

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5763903A (en) * 1994-08-17 1998-06-09 Seiko Instruments Inc. Avalanche photodiode for light detection
US20030218120A1 (en) * 2002-03-08 2003-11-27 Hamamatsu Photonics K.K. Detector
JP2009117611A (ja) * 2007-11-06 2009-05-28 Shinko Electric Ind Co Ltd 半導体パッケージ
TWI362709B (en) * 2006-04-24 2012-04-21 Micron Technology Inc Semiconductor components and systems having encapsulated through wire interconnects (twi) and wafer level methods of fabrication
TW201318153A (zh) * 2011-10-21 2013-05-01 Hamamatsu Photonics Kk 光檢測裝置
TW201434142A (zh) * 2006-07-03 2014-09-01 Hamamatsu Photonics Kk 光二極體陣列
US8946610B2 (en) * 2005-06-02 2015-02-03 Sony Corporation Semiconductor image sensor module and method of manufacturing the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4528100B2 (ja) * 2004-11-25 2010-08-18 新光電気工業株式会社 半導体装置及びその製造方法
JP2006253330A (ja) * 2005-03-09 2006-09-21 Sharp Corp 半導体装置およびその製造方法
US7371676B2 (en) * 2005-04-08 2008-05-13 Micron Technology, Inc. Method for fabricating semiconductor components with through wire interconnects
US7393770B2 (en) * 2005-05-19 2008-07-01 Micron Technology, Inc. Backside method for fabricating semiconductor components with conductive interconnects
GB2451447B (en) * 2007-07-30 2012-01-11 Sensl Technologies Ltd Light sensor
JP2009134573A (ja) * 2007-11-30 2009-06-18 Nec Corp マルチチップ半導体装置およびデータ転送方法
US8860166B2 (en) * 2010-03-23 2014-10-14 Stmicroelectronics S.R.L. Photo detector array of geiger mode avalanche photodiodes for computed tomography systems
JP5832852B2 (ja) * 2011-10-21 2015-12-16 浜松ホトニクス株式会社 光検出装置
US9117721B1 (en) * 2014-03-20 2015-08-25 Excelitas Canada, Inc. Reduced thickness and reduced footprint semiconductor packaging

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5763903A (en) * 1994-08-17 1998-06-09 Seiko Instruments Inc. Avalanche photodiode for light detection
US20030218120A1 (en) * 2002-03-08 2003-11-27 Hamamatsu Photonics K.K. Detector
US8946610B2 (en) * 2005-06-02 2015-02-03 Sony Corporation Semiconductor image sensor module and method of manufacturing the same
TWI362709B (en) * 2006-04-24 2012-04-21 Micron Technology Inc Semiconductor components and systems having encapsulated through wire interconnects (twi) and wafer level methods of fabrication
TW201434142A (zh) * 2006-07-03 2014-09-01 Hamamatsu Photonics Kk 光二極體陣列
JP2009117611A (ja) * 2007-11-06 2009-05-28 Shinko Electric Ind Co Ltd 半導体パッケージ
TW201318153A (zh) * 2011-10-21 2013-05-01 Hamamatsu Photonics Kk 光檢測裝置

Also Published As

Publication number Publication date
JP6663167B2 (ja) 2020-03-11
WO2016147504A1 (ja) 2016-09-22
US20180026145A1 (en) 2018-01-25
EP3273478A1 (en) 2018-01-24
US10224437B2 (en) 2019-03-05
JP2016174129A (ja) 2016-09-29
CN107408563B (zh) 2021-03-12
CN107408563A (zh) 2017-11-28
EP3273478A4 (en) 2018-11-07
TW201635503A (zh) 2016-10-01

Similar Documents

Publication Publication Date Title
TWI704686B (zh) 光檢測裝置
JP5791461B2 (ja) 光検出装置
TWI573255B (zh) Light detection device
TWI569429B (zh) Light detection device
JP6282368B2 (ja) 光検出装置
WO2020202880A1 (ja) アバランシェフォトダイオードセンサおよびセンサ装置
JP6839713B2 (ja) 光検出装置
JP6140868B2 (ja) 半導体光検出素子
JP5911629B2 (ja) 光検出装置
JP5927334B2 (ja) 光検出装置
JP6186038B2 (ja) 半導体光検出素子
JP6282307B2 (ja) 半導体光検出素子
JP6244403B2 (ja) 半導体光検出素子
JP6116728B2 (ja) 半導体光検出素子
JP5989872B2 (ja) 光検出装置の接続構造