WO2016143960A1 - 저항 변화 메모리 소자 - Google Patents

저항 변화 메모리 소자 Download PDF

Info

Publication number
WO2016143960A1
WO2016143960A1 PCT/KR2015/008899 KR2015008899W WO2016143960A1 WO 2016143960 A1 WO2016143960 A1 WO 2016143960A1 KR 2015008899 W KR2015008899 W KR 2015008899W WO 2016143960 A1 WO2016143960 A1 WO 2016143960A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
grain
memory device
plane
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/KR2015/008899
Other languages
English (en)
French (fr)
Inventor
권덕황
김미영
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SNU R&DB Foundation
Original Assignee
Seoul National University R&DB Foundation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seoul National University R&DB Foundation filed Critical Seoul National University R&DB Foundation
Priority to US15/549,573 priority Critical patent/US10043973B2/en
Publication of WO2016143960A1 publication Critical patent/WO2016143960A1/ko
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/34—Material includes an oxide or a nitride

Definitions

  • the present invention relates to a semiconductor memory device, and more particularly, to a resistive random access memory (ReRAM) using an oxide as a resistive change material.
  • ReRAM resistive random access memory
  • the main researches are the stack structure method, which is a method of stacking cells by stacking a memory using a stackable material and improving the information storage capability of a device so that multiple information can be stored in one cell. level cells).
  • the present invention has been made to solve various problems including the above problems, and relates to a resistance change memory device capable of securing a switching mechanism of a ReRAM device to secure stability and uniformity of the ReRAM device.
  • these problems are exemplary, and the scope of the present invention is not limited thereby.
  • a resistance change memory device may include a first electrode, a second electrode, and a metal oxide formed between the first electrode and the second electrode.
  • the metal oxide has a first crystal grain and a second crystal grain constituting a boundary region having a difference in crystal direction from each other, and the boundary region has a surface index corresponding to a surface crystallized solely of oxygen among the crystal surfaces of the metal oxide.
  • a surface may be interposed between the first grain and the second grain.
  • the boundary region may be a path through which electrical conductivity is formed when a voltage is applied between the first electrode and the second electrode, that is, a surface on which filaments are formed.
  • the metal oxide is a composite oxide of strontium (Sr) and titanium (Ti), and the first crystal grain is a preferred orientation of crystals with respect to a reference plane formed by contacting any one of the first electrode and the second electrode with the layer on which the metal oxide is formed.
  • the second crystal grain may have a (111) plane, and the second orientation grain may be a (110) plane with respect to the reference plane.
  • the plane of the boundary region may include one or more planes selected from the ⁇ 121 ⁇ group or the ⁇ 110 ⁇ group.
  • the metal oxide is titanium dioxide (TiO 2 ), nickel oxide (NiO), niobium oxide (Nb 2 O 5 ), titanium strontium oxide (SrTiO 3 ), titanium vanadium oxide (BaTiO 3 ), cobalt oxide (CoO), copper oxide (CuO), magnesium oxide (MgO), zinc oxide (ZnO), manganese oxide (MnO 2 ), zirconium oxide (ZrO 2 ), hafnium oxide (HfO 2 ), vananium oxide (VO 2 ), molybdenum oxide ( MoO 3 ), tungsten oxide (WO 3 ), iron oxide (Fe 2 O 3 ), titanium calcium oxide (CaTiO 3 ), strontium zirconium oxide (SrZrO 3 ) may include at least one of oxides having a crystallinity. .
  • the surface of the boundary region may be a twisted boundary between the first grain and the second grain.
  • At least one of the first electrode and the second electrode may have a plate type or a rod type.
  • FIGS. 1A through 1D are diagrams illustrating a step of forming a filament in a resistance change memory device according to an exemplary embodiment of the present invention.
  • FIG. 2 is a diagram illustrating SrTiO 3 , which is a metal oxide for a resistance change memory device, according to an embodiment of the present invention, according to each surface index.
  • FIG. 3 exemplarily illustrates a distortion grain boundary formed of oxygen formed at a boundary of hetero crystal grains of SrTiO 3, which is a metal oxide for a resistance change memory device, according to an exemplary embodiment of the present disclosure.
  • FIG. 5 is a diagram illustrating current-voltage characteristics of a resistance change memory device according to an exemplary embodiment of the present invention.
  • FIG. 6 is a diagram illustrating current-voltage characteristics of a general resistance change memory device.
  • Thin film structure for resistance change memory device is composed of simple MIM structure (metal / insulator / metal), unlike DRAM and FLASH devices using conventional charge storage capacitors. Among the various properties of oxides, they use 'resistive switching', which is non-volatile. Resistance Random Access Memory (ReRAM) is classified into unipolar and bipolar according to the characteristics of the switching operation. FIGS. ) Shows current-voltage characteristic curve of thin film structure for resistance change memory device.
  • ReRAM Resistance Random Access Memory
  • both (a) and (b) of FIG. 6 can have two different resistance states under one voltage. Once the state has changed, it remains in that state even when no external power is supplied until the next switching occurs.
  • the state may be used as a memory capable of storing two bits of information using two states. Depending on the conditions, it is possible to use a multi-level device by causing several resistance change states.
  • the initial state of the ReRAM begins with the 'OFF' state, i.e. the state where the resistance is large.
  • the resistance is switched to the 'ON' state where the resistance is large while the resistance is large. This behavior is called SET, and this voltage is referred to as “SET Voltage”. )
  • SET Voltage This voltage is referred to as "SET Voltage”.
  • RESET Voltage Once switched to 'ON' state, the state is maintained until another specific voltage is applied. The voltage at this time is called “RESET Voltage” and the behavior is called “RESET”. .
  • the set process is similar to the dielectric breakdown phenomenon that occurs when the voltage is applied to the insulator layer and exceeds a certain threshold voltage.
  • soft breakdown occurs at the set voltage, and a filament, which is a conductive path through which a current flows locally, is generated in the insulating layer, thereby changing to 'ON' state.
  • the reset voltage is applied again and the threshold current flows in the on state, the conductive filament is cut off and returned to the off state.
  • the filaments appear to have small diameters on the order of tens of nanometers (nm) or less. Therefore, it is understood that high Joule heating occurs when a current flows, and resistance change occurs through an electrical or chemical reaction accompanying this process.
  • the location where the filament is generated is generated at one of several dislocations, and the filaments are not individually and uniformly controlled. In order to solve this problem, a detailed description of the thin film structure for the resistance change memory device according to the exemplary embodiment of the present invention will be described later with reference to FIGS. 1A to 1D, 2, and 3.
  • FIG. 1A to 1D schematically illustrate a process of forming a filament of a resistance change memory device having a metal oxide, which is a resistance change material, according to an embodiment of the present invention.
  • a resistance change memory device may include a first electrode 110 and a second electrode 120. Either one of the first electrode 110 or the second electrode 120 may be grounded, and the other may be applied with a positive or negative bias.
  • the metal oxide 200 is included as the resistance change material between the first electrode 110 and the second electrode 120.
  • the metal oxide 200 illustrated in FIGS. 1A to 1D is titanium strontium oxide (SrTiO 3 ) having a perovskite structure.
  • an embodiment of the present invention will be described using the titanium strontium oxide (SrTiO 3 ) as a metal oxide.
  • the present invention is not limited to titanium strontium oxide, and all other metal oxides that can be used in the ReRAM device, for example, the metal oxide 200 may include titanium dioxide (TiO 2 ), nickel oxide (NiO), and niobium oxide ( Nb 2 O 5 ) and titanium vanadium oxide (BaTiO 3 ), cobalt oxide (CoO), copper oxide (CuO), magnesium oxide (MgO), zinc oxide (ZnO), manganese oxide (MnO 2 ), zirconium oxide (ZrO 2 ), Hafnium oxide (HfO 2 ), vananium oxide (VO 2 ), molybdenum oxide (MoO 3 ), tungsten oxide (WO 3 ), iron oxide (Fe 2 O 3 ), titanium calcium oxide (CaTiO 3 ), It may include at least one of oxides having crystallinity, such as strontium zirconium oxide (SrZrO 3 ).
  • oxides having crystallinity such as strontium zirconium oxide (
  • SrTiO 3 (200) may include a first grain (A) and a second grain (B) forming a boundary region with a difference in the crystal direction of each other.
  • the first grain A has a (111) plane preferential orientation with respect to the reference plane D formed by contacting the layer on which the second electrode 120 and the SrTiO 3 (200) are formed
  • the second grain B is the It has a (110) plane priority orientation with respect to the reference plane (D).
  • STO in FIG. 1A means SrTiO 3 and also applies to the following.
  • the boundary region C of the first grain A and the second grain B is a twist grain boundary, and any one of ⁇ 121 ⁇ facets or ⁇ 110 ⁇ facets which are crystallographically oxygen-only faces is used. Comprise.
  • the warping boundary means a grain boundary that forms a boundary by rotating the grains on both sides about an axis in a direction perpendicular to the grain boundary plane.
  • the first crystal grains A and the second crystal grains B shown in Figs. 1A to 1D are exemplarily 90 ° twisted boundaries with each other.
  • FIG. 2 is a diagram showing SrTiO 3 having a perovskite structure according to each surface index.
  • a layer consisting of only oxygen (O 2 ) may exist in a surface index corresponding to a ⁇ 121 ⁇ group or a ⁇ 110 ⁇ group.
  • strontium oxide (SrO) and titanium dioxide (TiO 2 ) layers are repeatedly stacked alternately on the (100) plane (that is, in the [100] direction).
  • strontium oxide (SrO 3 ) and titanium (Ti) layers are alternately stacked and stacked on each other.
  • SrTiO 3 which is a composite oxide of Ti and Sr
  • the surface index is the case of SrTiO 3
  • the surface index of the surface consisting of only oxygen in another oxide may have a different value.
  • FIG. 3 exemplarily illustrates a case where an interface between the first grain A and the second grain B having a 90 ° twisted boundary is a (112) plane.
  • each of the first grains A and the second grains B includes a strontium 200a atom, a titanium 200b atom, and an oxygen 200c atom.
  • the warping grain boundary of the 1st grain A and the said 2nd grain B is formed by 112 surface which is a surface which consists only of oxygen 200c. Therefore, referring to FIG. 3, the first grain A and the second grain B are alternately rotated about a common vertical axis [112] to form a warp boundary, and the surface index of this boundary corresponds to (112). It has a structure.
  • FIG. 4 conceptually illustrates the crystallographic structure, and in fact, the boundary region C, i.e., the grain boundary surface, may be irregularly arranged or amorphous, including crystal defects, in which atoms are not regular, as shown in FIG. have.
  • the inventors of the present invention have found that when different crystal grains form a grain boundary in the metal oxide, the crystal grain boundary composed of oxygen is a surface on which filaments are formed when a voltage is applied between the first electrode and the second electrode.
  • the crystal grain boundary composed of oxygen is a surface on which filaments are formed when a voltage is applied between the first electrode and the second electrode.
  • filament formation sites are produced at one of several dislocations.
  • the resistance change memory device has a disadvantage in that the driving voltage and the current change greatly every time. This is because the filaments produced in the device are not individually and uniformly controlled.
  • the present invention provides a position where filaments are generated by allowing the grain boundaries of heterogeneous grains to meet in a crystallographic manner consisting of oxygen only. Because of the nature of oxygen ions, these grain boundaries have high ionic conductivity due to the open structure and at the same time provide high leakage current due to the effects of significantly different chemical quantitative ratios. Filaments can be formed at this location because these conditions are met simultaneously.
  • the crystal growth direction can be changed depending on the conditions (oxygen fraction and temperature) during thin film growth.
  • a filament is produced by inserting a crystallographically oxygen-only plane between at least two crystal structures.
  • generating one filament at one grain boundary can limit the area of the operating element to the grain boundary region.
  • the operating element area can be integrated at about 10 nm or less.
  • the physical and electrical properties of the filament can be individually controlled, thereby narrowing the driving region of the resistance change memory device to a specific region, thereby solving the problem of poorly controlling the driving voltage and current.
  • the driving voltage and the current can be controlled in the desired region, the endurance and the retention of the device can be improved.
  • the boundary region c between the first grain A and the second grain B shown in FIG. 1A may function as a heat source.
  • oxygen vacancies Vo ⁇
  • SiO strontium oxide
  • the boundary region between the first grain A and the second grain B becomes wider as the oxygen deficiency 210 diffuses.
  • the stoichiometric titanium strontium oxide (SrTi 11 O 20 ) and the RP phase (Ruddlesden-Popper phase, 230) are produced.
  • the non-stoichiometric titanium strontium oxide (SrTi 11 O 20 ) may be referred to as filament 220 hereinafter. That is, when a voltage is continuously applied between the first electrode 110 and the second electrode 120, a path capable of conducting electricity, that is, a filament 220 may be formed in the boundary region. That is, electrical conductivity is enabled through the filament 220.
  • the filament 220 may be broken by heat generated in the boundary region. That is, cutting of the filament 220 may occur due to Joule heating in the local region.
  • the resistance change memory device of the above embodiment has a plate-shaped MIM structure, but the present invention is not limited to this type, and may be applied to any resistance change memory device having various shapes such as a rod-shaped electrode. Do.
  • a SrTiO 3 thin film was deposited on a silicon (Si) substrate coated with platinum (Pt) at 600 ° C. at 50 mtorr using a pulsed laser deposition (PLD) deposition method.
  • PLD pulsed laser deposition
  • platinum (Pt) was deposited by the sputtering deposition method as the upper electrode.
  • the upper electrode was formed in a pattern (cell) with an appropriate size (about 25 ⁇ 25 ⁇ m 2, about 50 ⁇ 50 ⁇ m 2 or about 100 ⁇ 100 ⁇ m 2) using a photolithography process. After that, current-voltage was applied to each pattern to analyze the resistance change memory device.
  • FIG. 5 shows a current-voltage characteristic graph of the resistance change memory device manufactured by the experimental example. Referring to FIG. 5, forming occurs around 6-7V, and then the low resistance state (LRS) and the high resistance state (HRS) may be alternated as shown on the left side of the graph. When the size of the compliance current (Icomp) is small, a bipolar characteristic change may occur.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 제 1 전극, 제 2 전극 및 상기 제 1 전극과 상기 제 2 전극 사이에 형성되는 금속산화물을 포함하는 저항변화 메모리 소자가 제공된다. 구체적으로 상기 금속산화물은 서로 결정방향의 차이를 가지며 경계영역을 이루는 제 1 결정립 및 제 2 결정립을 포함하고, 상기 경계영역에는 상기 금속산화물의 결정면 중 결정학적으로 산소로만 이루어진 면에 해당되는 면지수를 가지는 면이 상기 제 1 결정립 및 상기 제 2 결정립 사이에 개재되고, 상기 경계영역은 상기 제 1 전극과 상기 제 2 전극 간에 전압이 인가될 경우 전기전도가 가능한 경로가 형성되는 면인, 저항변화 메모리 소자가 제공된다.

Description

저항 변화 메모리 소자
본 발명은 반도체 메모리 소자에 관한 것으로서, 더 상세하게는 산화물을 저항변화물질로 이용하는 저항변화 메모리 소자(Resistive Random Access Memory, ReRAM)에 관한 것이다.
1900년대 후반 이후 반도체 메모리의 응용분야는 PC에 국한되지 않고 각종 전자기기에 사용되면서 그 수요가 급격히 증가해 왔으며, 이러한 시장의 요구에 따라 반도체 소자의 집적도는 반도체 공정 기술의 발전에 힘입어 해마다 급격한 증가를 거듭해 오고 있다.
소자의 고집적도를 위해 지금까지는 소자의 크기를 줄이는 데 많은 연구를 해왔으나 물리적인 한계에 다다라 최근에는 소자의 크기 이외의 조건을 바꾸어 집적도를 향상시키고자 하는 연구가 활발히 진행되고 있다. 그 중 주로 연구되는 것은 적층구조 방식으로서 적층이 가능한 물질을 이용한 메모리를 공정을 통해 셀들을 층층이 쌓아 올리는 방법과 하나의 셀에 여러 개의 정보를 저장할 수 있도록 소자의 정보 저장 능력을 향상시키는 연구(multi level cell)가 있다.
한편, ReRAM의 경우는 실리콘 공정 대비 저온에서 모든 공정을 진행할 수 있다는 장점과 박막 형성과정이 간단하다는 장점을 살려 3D 적층을 이용하여 고집적 메모리를 구현하기 위해서 연구가 진행되고 있다. 그러나 ReRAM 거동의 원인이 되는 스위칭 메커니즘은 아직까지 명확하게 규명되지 않은 실정이며, 여러 연구 그룹에서 저항변화 원리를 이해하기 위한 연구를 계속 수행하고 있다. 또한, ReRAM 소자의 실용화를 위해 신재료개발, 최적 증착공정기술 개발, 소자의 안정성 및 균일성 확보가 반드시 필요하다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, ReRAM 소자의 스위칭 메커니즘을 규명하여, ReRAM 소자의 안정성 및 균일성을 확보할 수 있는 저항변화 메모리 소자에 관한 것이다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 저항변화 메모리 소자 제공된다. 상기 저항변화 메모리 소자은 제 1 전극, 제 2 전극 및 상기 제 1 전극과 상기 제 2 전극 사이에 형성되는 금속산화물을 포함한다.
상기 금속산화물은 서로 결정방향의 차이를 가지며 경계영역을 이루는 제 1 결정립 및 제 2 결정립을 포함하고, 상기 경계영역에는 상기 금속산화물의 결정면 중 결정학적으로 산소로만 이루어진 면에 해당되는 면지수를 가지는 면이 상기 제 1 결정립 및 상기 제 2 결정립 사이에 개재될 수 있다.
이때 상기 경계영역은 상기 제 1 전극과 상기 제 2 전극 간에 전압이 인가될 경우 전기전도가 가능한 경로, 즉 필라멘트(filament) 형성되는 면일 수 있다.
상기 금속산화물은 스트론튬(Sr) 및 티타늄(Ti)의 복합산화물이고, 상기 제 1 결정립은 제 1 전극 또는 제 2 전극 중 어느 하나와 상기 금속산화물이 형성된 층이 접하여 형성된 기준면에 대해서 결정의 우선방위가 (111)면을 가지고, 상기 제 2 결정립은 상기 기준면에 대해서 우선방위가 (110)면일 수 있다.
상기 경계영역의 면은 {121}면족 또는 {110}면족 군에서 하나 이상 선택된 면을 포함할 수 있다.
상기 금속산화물은 이산화티탄(TiO2), 산화니켈(NiO), 산화니오븀(Nb2O5), 티탄스트론튬 산화물(SrTiO3), 티탄바나듐 산화물(BaTiO3), 코발트산화물(CoO), 구리산화물(CuO), 마그네슘산화물(MgO), 아연산화물(ZnO), 망간산화물(MnO2), 지르코늄산화물(ZrO2), 하프늄산화물(HfO2), 바나늄산화물(VO2), 몰리브데늄산화물(MoO3), 텅스텐산화물(WO3), 철산화물(Fe2O3), 티탄칼슘산화물(CaTiO3), 스트론튬지르코늄산화물(SrZrO3) 등 결정성을 가지는 산화물 중 적어도 어느 하나를 포함할 수 있다.
상기 경계영역의 면은 상기 제 1 결정립과 상기 제 2 결정립간의 뒤틀림입계(twisted boundary)일 수 있다.
상기 제1전극 및 제2전극 중 적어도 어느 하나는 판형상(plate type) 또는 막대형상(rod type)을 가질 수 있다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, ReRAM 소자의 물리적, 전기적 성질을 개별적으로 제어하여, 저항변화 메모리소자의 수명과 안정성을 개선할 수 있는 저항변화 메모리소자용 박막구조물을 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1a 내지 도 1d는 본 발명의 일 실시예에 따른 저항변화 메모리 소자에서의 필라멘트 형성과정을 단계적으로 도시한 도면이다.
도 2는 본 발명의 일 실시예에 따른 저항변화 메모리 소자용 금속산화물인 SrTiO3을 각 면지수에 따라 도시한 도면이다.
도 3은 본 발명의 일 실험예에 따른 저항변화 메모리 소자용 금속산화물인 SrTiO3의 이종 결정립의 경계에 형성된 산소로 이루어진 뒤틀림입계를 예시적으로 도시한 것이다.
도 4는 본 발명의 실험예에 따른 저항변하 메모리 소자의 SrTiO3 박막에 형성된 필라멘트를 투과전자현미경으로 관찰한 결과이다.
도 5는 본 발명의 실험예에 따른 저항변화 메모리 소자의 전류-전압 특성을 도시한 도면이다.
도 6은 일반적인 저항변화 메모리소자의 전류-전압 특성을 도시한 도면이다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있는 것으로, 이하의 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 또한 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차(tolerance)에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명 사상의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다.
저항변화 메모리소자용 박막구조물은 종래의 전하 저장용 축전기를 이용하는 DRAM 및 FLASH 소자와는 다르게 간단한 MIM 구조(금속(metal)/절연체(insulator)/금속(metal))로 이루어져 있으며, MIM 구조에서 보이는 산화물의 여러 특성 중에 비휘발성을 보이는 '저항 스위칭' 현상을 이용한다. ReRAM(Resistance Random Access Memory)에서는 스위칭 동작의 특성에 따라 유니폴러(unipolar) 및 바이폴러(bipolar)로 분류되는데, 도 6(a) 및 (b)는 각각 유니폴러(unipolar) 및 바이폴러(bipolar) 저항변화 메모리소자용 박막구조물의 전류-전압 특성 곡선을 보여주고 있다.
도 6의 (a) 및 (b) 모두 하나의 전압 하에서 두 가지 상이한 저항 상태를 가질 수 있음을 알 수 있다. 한 번 상태(state)가 변한 상태에서는 다음 스위칭이 일어나기 전에는 외부전원이 공급되지 않는 상태에서도 계속해서 그 상태를 유지하게 된다. 상기 상태는 일반적으로 저항이 작은 상태를 'ON'상태, 이와 반대로 저항이 큰 상태를 'OFF'상태라 부르고, 두 상태를 이용하여 2비트(bit) 정보를 저장할 수 있는 메모리로 사용할 수 있다. 조건에 따라서는 여러 개의 저항변화 상태를 유발하여 멀티 레벨 소자를 사용하는 것도 가능하다.
ReRAM의 초기 상태는 'OFF'상태 즉, 저항이 큰 상태에서 시작된다. MIM 구조의 초기상태 ReRAM 소자에 특정 전압이 인가되면 저항이 큰 상태에서 저항이 작은 'ON'상태로 스위칭을 하게 되는데 이때의 거동을 세트(SET) 되었다고 하고, 이 전압을 "세트 전압(SET Voltage)"이라고 한다. 한번 'ON'상태로 스위칭이 되면 또 다른 특정 전압이 인가되기 전에는 그 상태를 유지하게 되는데 이 때의 전압을 "리셋 전압(RESET Voltage)"라고 하며, 그 거동을 "리셋(RESET)"이라고 한다.
예를 들어, 저항변화 메모리 소자가 유니폴러 구조를 가질 경우, 세트 과정은 절연체 층에 전압이 인가될 때, 특정 임계 전압의 크기를 넘게 되면 발생하는 절연파괴(dielectric breakdown) 현상과 유사한 과정으로 ReRAM에서는 연성 절연파괴(soft breakdown)가 세트 전압에서 생기게 되고, 절연층에는 국소적으로 전류가 흐를 수 있는 전도성 경로인 필라멘트(filament)가 생성되어'ON'상태로 변하게 된다. 다시 On 상태에서 리셋 전압이 인가되고 임계 전류가 흐르게 되면 전도성 필라멘트가 끊어지게 되어 Off 상태로 돌아가게 된다.
상기 필라멘트는 수십 나노미터(㎚) 또는 그 이하 수준의 작은 직경을 가지고 있는 것으로 보인다. 따라서 전류를 흘리면 높은 줄열(Joule heating)이 발생되고, 이 과정에서 수반되는 전기적 또는 화학적 반응을 통하여 저항 변화가 일어나는 것으로 이해되고 있다. 상기 필라멘트의 생성 위치는 여러 전위 중 한 곳에서 생성되며, 상기 필라멘트는 개별적으로 균일하게 제어되지 않는 문제점이 있다. 이를 해결하기 위해서 본 발명의 일 실시예에 따른 저항변화 메모리소자용 박막구조물에 대한 상세한 설명은 도 1a 내지 도 1d, 도 2 및 도 3을 참조하여 후술한다.
도 1a 내지 도 1d는 본 발명의 일 실시예에 따른 저항변화 물질인 금속산화물이 박막형태인 저항변화 메모리소자의 필라멘트 형성과정을 개략적으로 도시한 도면이다.
도 1a를 참조하면, 본 발명의 일 실시예에 따른 저항변화 메모리 소자는 제 1 전극(110)과 제 2 전극(120)을 구비할 수 있다. 제 1 전극(110) 또는 제 2 전극(120) 중 어느 하나는 접지될 수 있으며, 다른 어느 하나는 양 또는 음의 바이어스가 인가될 수 있다. 제 1 전극(110)과 제 2 전극(120) 사이에 저항변화 물질로서, 금속산화물(200)을 포함한다. 도 1a 내지 도 1d에 예시된 금속산화물(200)은 페로프스카이트(perovskite) 구조를 가지는 티탄스트론튬 산화물(SrTiO3)이다. 이하에서는 금속산화물로 상기 티탄스트론튬 산화물(SrTiO3)을 예를 들어 본 발명의 실시예를 설명한다. 다만, 본 발명은 티탄스트론튬 산화물에 한정되지 않으며 ReRAM 소자에 이용될 수 있는 다른 모든 금속산화물, 예를 들면, 금속산화물(200)은 이산화티탄(TiO2), 산화니켈(NiO), 산화니오븀(Nb2O5) 및 티탄바나듐 산화물(BaTiO3), 코발트산화물(CoO), 구리산화물(CuO), 마그네슘산화물(MgO), 아연산화물(ZnO), 망간산화물(MnO2), 지르코늄산화물(ZrO2), 하프늄산화물(HfO2), 바나늄산화물(VO2), 몰리브데늄산화물(MoO3), 텅스텐산화물(WO3), 철산화물(Fe2O3), 티탄칼슘산화물(CaTiO3), 스트론튬지르코늄산화물(SrZrO3) 등 결정성을 가지는 산화물 중 적어도 어느 하나를 포함할 수 있다.
SrTiO3(200)는 서로 결정방향의 차이를 가지며 경계영역을 이루는 제 1 결정립(A)과 제 2 결정립(B)을 포함할 수 있다. 상기 제 1 결정립(A)은 제 2 전극(120)과 SrTiO3(200)이 형성된 층이 접하여 형성된 기준면(D)에 대해서 (111)면 우선방위를 가지고, 상기 제 2 결정립(B)은 상기 기준면(D)에 대해서 (110)면 우선방위를 가진다. 도 1a의 STO는 SrTiO3를 의미하며 이하도 마찬가지이다. 이때 제 1 결정립(A)과 제 2 결정립(B)의 경계영역(C)은 뒤틀림입계(twist grain boundary)로서, 결정학적으로 산소로만 이루어진 면인 {121}면족 또는 {110}면족 중 어느 하나를 포함하다.
여기서 뒤틀림입계는 입계면을 경계로 입계면에 수직한 방향의 축을 중심으로 양측의 결정립이 서로 회전됨으로써 경계를 이루는 결정립계를 의미한다. 도 1a 내지 1d에 도시된 제 1 결정립(A)와 제 2 결정립(B)은 예시적으로 서로 90ㅀ뒤틀림입계를 이루고 있다.
도 2는 페로프스카이트 구조를 가지는 SrTiO3을 각 면지수에 따라 도시한 도면이다. 도 2의 (a)를 참조하면, 상기 SrTiO3의 경우 {121}면족 또는 {110}면족에 해당되는 면지수에는 산소(O2)만으로 이루어진 층이 존재할 수 있다. 이와 비교하여 도 2의 (b) 및 (c)를 참조하면, (100)면(즉, [100]방향)에는 산화스트론튬(SrO) 및 이산화티탄(TiO2) 층이 서로 교차로 반복되어 적층된 형태를 보이며, (111)면(즉, [111]방향)에는 산화스트론튬(SrO3) 및 티타늄(Ti) 층이 서로 교차로 반복되어 적층된 형태 보인다. 즉 Ti 및 Sr의 복합산화물인 SrTiO3의 경우에는 결정의 특정방향에서 산소만으로 이루어진 면이 존재할 수 있으며, 이러한 면은 예시적으로 (112)면, (110)면일 수 있다. 물론 상기 면지수는 SrTiO3의 경우이며, 다른 산화물에서는 산소만으로 이루어진 면의 면지수가 다른 값을 가질 수 있다.
도 3은 90°뒤틀림입계(twisted boundary)를 구비하는 제 1 결정립(A)과 제 2 결정립(B)의 경계면이 (112)면인 경우를 예시적으로 나타낸 것이다. 도 3을 참조하면, 각각의 제 1 결정립(A)과 제 2 결정립(B)은 스트론튬(200a) 원자, 티타늄(200b) 원자 및 산소(200c) 원자로 이루어져 있다. 제 1 결정립(A)과 상기 제 2 결정립(B)의 뒤틀림입계는 산소(200c)로만 이루어진 면인(112)면으로 형성되어 있다. 따라서 도 3을 참조하면 제 1 결정립(A)와 제 2 결정립(B)은 공통의 수직축 [112]방향을 중심으로 서로 엇갈리게 회전되어 뒤틀림 경계를 이루며, 이 경계면의 면지수가 (112)에 해당되는 구조를 가진다. 도 4는 결정학적인 구조를 개념적으로 도시한 것이며, 실제로 경계영역(C),즉 입계면은 도 4와 같이 원자가 규칙적이지 않고 결정결함을 포함하여 비규칙적으로 배열되거나 비정질(amorphous)의 형태일 수 있다.
본 발명의 발명자는 이러한 금속산화물 내에서 서로 다른 결정립이 결정립계를 이룰 때에, 상기 결정적학적으로 산소로 이루어진 결정립계가 제 1 전극과 제2 전극 간에 전압이 인가될 경우 필라멘트가 형성되는 면임을 발견하였다. 상술한 바와 같이, 일반적으로 필라멘트의 생성 위치는 여러 전위 중 한 곳에서 생성되는 것으로 알려져 있다. 현재까지의 지식으로는 어떤 전위나 결함에서 형성되는지 결정할 수가 없었다. 저항변화 메모리소자는 매번 작동시에 구동전압 및 전류가 크게 변화한다는 단점이 있다. 이는 소자에 생성된 필라멘트가 개별적으로 균일하게 제어되지 않기 때문이다. 이를 해결하기 위해서 본 발명에서는 이종 결정립의 결정립계가 결정학적으로 산소로만 이루어진 면으로 만나게 하여 필라멘트가 생성되는 위치를 제공한다. 왜냐하면 산소 이온의 특성상 이러한 결정입계는 열린 구조에 의해서 높은 이온 전도도를 갖게 하며 동시에 화학정량비가 크게 다른 효과로 인해서 높은 누설전류를 초기에 제공한다. 이러한 조건을 동시에 만족시키기 때문에 이 위치에서 필라멘트가 형성될 수 있다.
하부전극과 금속산화물 박막 사이의 결맞음 성장 관계를 이용하여, 박막성장시의 조건(산소분율 및 온도 등)에 의해서 결정성장 방향이 바뀜을 이용할 수 있다. 상술한 방법을 이용하여 적어도 둘 이상의 결정구조 사이에 결정학적으로 산소로만 이루어진 면이 삽입되게 하여 필라멘트를 생성시킨다.
예를 들어, 한 개의 필라멘트를 한 개의 결정입계에서 생성시키면 작동 소자의 면적을 결정입계 영역으로 제한시킬 수 있다. 따라서 작동 소자 영역을 약 10㎚ 이하로 집적시킬 수 있다. 필라멘트의 물리적, 전기적 성질을 개별적으로 제어할 수 있으며, 이로 인해서 저항변화 메모리소자의 구동영역을 특정영역으로 좁게 조절하여 구동전압과 전류가 잘 제어되지 않는 문제를 해결할 수 있다. 특히, 구동전압과 전류를 원하는 영역에서 제어할 수 있게 되면 소자의 수명(endurance)과 안정성(retention)을 개선시킬 수 있다.
도 1b를 참조하면, 도 1a에 도시된 상기 제 1 결정립(A)과 상기 제 2 결정립(B)의 경계영역(c)은 열원의 기능을 할 수 있다. 예를 들어, 제 1 전극(110)과 제 2 전극(120) 간에 전압이 인가될 경우, 상기 경계영역(C)에 개재된 산소로만 이루어진 면에 산소공공(Oxygen vacancy(Vo¨))이 점점 축적될 수 있다. 이로 인해 산화스트론튬(SrO) 화합물의 감소가 가속화될 수 있다.
도 1c를 참조하면, 계속 전압이 인가될 경우, 산소결핍(210)이 확산되어짐에 따라 상기 제 1 결정립(A)과 상기 제 2 결정립(B) 사이의 경계영역은 점점 더 넓어지게 되고, 비화학양론적인 티탄스트론튬 산화물(SrTi11O20)과 RP상(Ruddlesden-Popper phase, 230)이 생성되게 된다.
상기 비화학양론적인 티탄스트론튬 산화물(SrTi11O20)은 이하에서 필라멘트(220)라 명칭될 수 있다. 즉, 제 1 전극(110)과 제 2 전극(120) 간에 전압이 계속해서 인가될 경우 전기전도가 가능한 경로(path) 즉, 필라멘트(220)가 상기 경계영역에 형성될 수 있다. 즉, 상기 필라멘트(220)를 통해 전기전도가 가능하게 된다.
마지막으로, 도 1d를 참조하면, 상기 경계영역에서 발생하는 열에 의해서 필라멘트(220)가 끊어질 수 있다. 즉, 국부적인 영역에서 줄열(Joule heating)에 의해서 필라멘트(220)의 절단이 발생할 수 있다.
위 실시예의 저항변화 메모리 소자는 전극의 형태가 판(plate)형상의 MIM 구조였으나 본 발명은 이러한 형태에 한정되는 것은 아니며 막대구조의 전극과 같이 다양한 형태를 가진 어떠한 저항변화 메모리 소자에도 적용이 가능하다.
이하, 본 발명의 이해를 돕기 위해서 상술한 기술적 사상을 적용한 실험예를 설명한다. 다만, 하기의 실험예는 본 발명의 이해를 돕기 위한 것일 뿐, 본 발명이 아래의 실험예에 의해서 한정되는 것은 아니다.
[실험예]
600℃ 50mtorr에서 백금(Pt)으로 코팅된 실리콘(Si) 기판 상에 SrTiO3 박막을 PLD(pulsed laser deposition) 증착방법을 이용하여 증착하였다. 이 때, 상부전극으로 백금(Pt)을 스퍼터링 증착방법으로 증착하였다. 상기 상부전극을 사진식각(Photolithography) 공정을 이용하여 적절한 크기(약 25×25μ㎡, 약 50×50μ㎡ 또는 약 100×100μ㎡)로 패턴(셀)을 형성하였다. 그 이후에 각각의 패턴에 전류-전압을 인가하여 저항변화 메모리 소자의 분석을 진행하였다.
도 4에는 실험예에 의해 제조된 저항변화 메모리 소자의 SrTiO3에 형성된 필라멘트를 고해상도 투과전자현미경으로 관찰한 결과가 나타나 있다. 중앙 부분에 필라멘트인 SrTi11O20가 형성되어 있음을 확인할 수 있다(도 5의 우선방위가 맞는 지 확인 부탁드립니다, 네 맞습니다.).
도 5에는 실험예에 의해 제조된 저항변화 메모리 소자의 전류-전압 특성 그래프가 나타나 있다. 도 5를 참조하면, 대략 6 - 7V 내외에서 포밍(forming)이 발생하고, 그 이후에 그래프 내 좌측에 나타낸 것과 같이 낮은 저항상태(LRS) 및 높은 저항상태 (HRS)를 오갈 수 있다. 컴플라이언스 전류 Icomp(compliance current) 의 크기가 작을 경우에는 바이폴라(bipolar) 특성의 저항변화가 발생하기도 한다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (6)

  1. 제 1 전극, 제 2 전극 및 상기 제 1 전극과 상기 제 2 전극 사이에 형성되는 금속산화물을 포함하는 저항변화 메모리 소자에 있어서,
    상기 금속산화물은 서로 결정방향의 차이를 가지며 경계영역을 이루는 제 1 결정립 및 제 2 결정립을 포함하고,
    상기 경계영역에는 상기 금속산화물의 결정면 중 결정학적으로 산소로만 이루어진 면에 해당되는 면지수를 가지는 면이 상기 제 1 결정립 및 상기 제 2 결정립 사이에 개재되고,
    상기 경계영역은 상기 제 1 전극과 상기 제 2 전극 간에 전압이 인가될 경우 전기전도가 가능한 경로가 형성되는 면인,
    저항변화 메모리 소자.
  2. 제 1 항에 있어서,
    상기 금속산화물은 페로프스카이트(perovskite) 구조를 가지는 티탄스트론튬 산화물(SrTiO3)이며,
    상기 제 1 결정립은 제 1 전극 또는 제 2 전극 중 어느 하나와 상기 금속산화물이 형성된 층이 접하여 형성된 기준면에 대해서 결정의 우선방위가 (111)면을 가지고, 상기 제 2 결정립은 상기 기준면에 대해서 우선방위가 (110)면인, 저항변화 메모리 소자.
  3. 제 2 항에 있어서,
    상기 경계영역의 면은 {121}면족 또는 {110}면족 군에서 하나 이상 선택된 면을 포함하는, 저항변화 메모리 소자.
  4. 제 1 항에 있어서,
    상기 금속산화물은 TiO2, ZrO2, HfO2, VO2, MoO3, WO3, Fe2O3, CoO3O4, CuO, NiO, Nb2O5, SrTiO3 및 BaTiO3, CaTiO3 중 적어도 어느 하나를 포함하는, 저항변화 메모리 소자.
  5. 제 1 항에 있어서,
    상기 경계영역의 면은 상기 제 1 결정립과 상기 제 2 결정립 간의 뒤틀림입계(twisted boundary)인, 저항변화 메모리 소자.
  6. 제 1 항에 있어서,
    상기 제1전극 및 제2전극 중 적어도 어느 하나는 판형상(plate type) 또는 막대형상(rod type)을 가지는, 저항변화 메모리 소자.
PCT/KR2015/008899 2015-03-12 2015-08-26 저항 변화 메모리 소자 Ceased WO2016143960A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/549,573 US10043973B2 (en) 2015-03-12 2015-08-26 Resistance random access memory device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150034210A KR101675582B1 (ko) 2015-03-12 2015-03-12 저항 변화 메모리 소자
KR10-2015-0034210 2015-03-12

Publications (1)

Publication Number Publication Date
WO2016143960A1 true WO2016143960A1 (ko) 2016-09-15

Family

ID=56880553

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2015/008899 Ceased WO2016143960A1 (ko) 2015-03-12 2015-08-26 저항 변화 메모리 소자

Country Status (3)

Country Link
US (1) US10043973B2 (ko)
KR (1) KR101675582B1 (ko)
WO (1) WO2016143960A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2589320A (en) * 2019-11-22 2021-06-02 Ucl Business Ltd Method for manufacturing a memory resistor device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017091151A1 (en) * 2015-11-25 2017-06-01 Nanyang Technological University Pressure sensing electronic device, methods of forming and operating the same
US10903421B2 (en) 2018-10-01 2021-01-26 International Business Machines Corporation Controlling filament formation and location in a resistive random-access memory device
KR101992953B1 (ko) * 2018-10-12 2019-06-27 브이메모리 주식회사 전기장을 이용한 전류 경로 제어 방법 및 전자 소자
TWI708410B (zh) * 2019-07-08 2020-10-21 華邦電子股份有限公司 可變電阻式記憶體及其製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012084774A (ja) * 2010-10-14 2012-04-26 Toshiba Corp 不揮発性抵抗変化素子および不揮発性抵抗変化素子の製造方法
JP2013069869A (ja) * 2011-09-22 2013-04-18 Toshiba Corp 抵抗変化メモリ
US20130258740A1 (en) * 2012-03-30 2013-10-03 Chengdu Haicun Ip Technology Llc Small-Grain Three-Dimensional Memory
JP2013201276A (ja) * 2012-03-23 2013-10-03 Toshiba Corp 抵抗変化素子及び不揮発性記憶装置
KR20130139217A (ko) * 2010-06-14 2013-12-20 크로스바, 인크. 저항성 메모리 디바이스에 대한 기입 및 소거 방식

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130082232A1 (en) * 2011-09-30 2013-04-04 Unity Semiconductor Corporation Multi Layered Conductive Metal Oxide Structures And Methods For Facilitating Enhanced Performance Characteristics Of Two Terminal Memory Cells
KR100881181B1 (ko) * 2006-11-13 2009-02-05 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법
KR100982424B1 (ko) 2006-11-28 2010-09-15 삼성전자주식회사 저항 메모리 소자의 제조 방법
RU2500560C2 (ru) 2009-04-16 2013-12-10 К Текнолоджи АБ Железнодорожный вагон и способ его загрузки
KR101652826B1 (ko) * 2010-01-08 2016-08-31 삼성전자주식회사 반도체 소자 및 그 구동 방법
CN103229299B (zh) 2010-11-24 2015-11-25 松下电器产业株式会社 非易失性存储元件、其制造方法、非易失性存储装置和非易失性存储元件的设计支援方法
JP5161404B2 (ja) 2011-02-01 2013-03-13 パナソニック株式会社 抵抗変化型不揮発性記憶装置の製造方法
US10333064B2 (en) * 2011-04-13 2019-06-25 Micron Technology, Inc. Vertical memory cell for high-density memory
US8847196B2 (en) * 2011-05-17 2014-09-30 Micron Technology, Inc. Resistive memory cell
US8288297B1 (en) * 2011-09-01 2012-10-16 Intermolecular, Inc. Atomic layer deposition of metal oxide materials for memory applications

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130139217A (ko) * 2010-06-14 2013-12-20 크로스바, 인크. 저항성 메모리 디바이스에 대한 기입 및 소거 방식
JP2012084774A (ja) * 2010-10-14 2012-04-26 Toshiba Corp 不揮発性抵抗変化素子および不揮発性抵抗変化素子の製造方法
JP2013069869A (ja) * 2011-09-22 2013-04-18 Toshiba Corp 抵抗変化メモリ
JP2013201276A (ja) * 2012-03-23 2013-10-03 Toshiba Corp 抵抗変化素子及び不揮発性記憶装置
US20130258740A1 (en) * 2012-03-30 2013-10-03 Chengdu Haicun Ip Technology Llc Small-Grain Three-Dimensional Memory

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2589320A (en) * 2019-11-22 2021-06-02 Ucl Business Ltd Method for manufacturing a memory resistor device
GB2589320B (en) * 2019-11-22 2022-10-05 Ucl Business Ltd Method for manufacturing a memory resistor device
US12446476B2 (en) 2019-11-22 2025-10-14 UCL Business Ltd. Method for manufacturing a memory resistor device

Also Published As

Publication number Publication date
US10043973B2 (en) 2018-08-07
KR20160109555A (ko) 2016-09-21
KR101675582B1 (ko) 2016-11-14
US20180026184A1 (en) 2018-01-25

Similar Documents

Publication Publication Date Title
US12406919B2 (en) Stack of horizontally extending and vertically overlapping features, methods of forming circuitry components, and methods of forming an array of memory cells
CN102347443B (zh) 非易失性存储元件和包括其的存储装置
US10985318B2 (en) Memristor device and a method of fabrication thereof
EP3602561B1 (en) A switching resistor and method of making such a device
KR100693409B1 (ko) 산화막의 저항변화를 이용한 비휘발성 기억소자 및 그제조방법
CN114256416B (zh) 电阻式随机存取存储器、其制造方法及其操作方法
US12108611B2 (en) Nonvolatile memory device having resistance change layer
KR20140146005A (ko) 자기 정류 ｒｒａｍ 소자
WO2016143960A1 (ko) 저항 변화 메모리 소자
CN102376886A (zh) 非易失性存储元件及包括其的存储装置
CN102386325A (zh) 非易失性存储元件和包括该非易失性存储元件的存储装置
WO2016122523A1 (en) Resistive memory devices and arrays
US9831426B2 (en) CBRAM device and manufacturing method thereof
KR101481920B1 (ko) 금속-절연체 전이현상을 이용한 선택 소자, 및 이를 포함하는 비휘발성 메모리 셀
WO2016122445A1 (en) Resistive memory arrays with a negative temperature coefficient of resistance material
KR20240011009A (ko) 원자층 증착 공정을 이용한 칼코게나이드계 물질층의 형성 방법, 이를 적용한 상변화 메모리 소자의 제조 방법 및 상변화 메모리 소자
KR101497758B1 (ko) 양자점을 포함하는 저항 변화 메모리 소자 및 이의 제조방법
KR101802630B1 (ko) 저항변화 메모리 소자 및 그 제조방법
CN116709896A (zh) 一种非晶Nb基硫族化合物半导体与自修复导电桥阻变存储器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15884760

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15549573

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15884760

Country of ref document: EP

Kind code of ref document: A1