WO2016134981A1 - Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil - Google Patents

Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil Download PDF

Info

Publication number
WO2016134981A1
WO2016134981A1 PCT/EP2016/053018 EP2016053018W WO2016134981A1 WO 2016134981 A1 WO2016134981 A1 WO 2016134981A1 EP 2016053018 W EP2016053018 W EP 2016053018W WO 2016134981 A1 WO2016134981 A1 WO 2016134981A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
connecting means
semiconductor chips
contact points
potting
Prior art date
Application number
PCT/EP2016/053018
Other languages
English (en)
French (fr)
Inventor
Siegfried Herrmann
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to US15/553,565 priority Critical patent/US10128424B2/en
Priority to DE112016000901.1T priority patent/DE112016000901B4/de
Publication of WO2016134981A1 publication Critical patent/WO2016134981A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Abstract

In mindestens einer Ausführungsform ist das Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen eingerichtet und umfasst die Schritte: A) Bereitstellen eines Zwischenträgers (2) mit mehreren Befestigungsstellen (23), B) Bereitstellen von optoelektronischen Halbleiterchips (3) mit je einer Chipoberseite (30) und einer dieser gegenüberliegenden Montageseite (32), wobei sich elektrische Kontaktstellen (34) der Halbleiterchips (3) je an den Montageseiten (32) befinden, C) Anbringen von Verbindungsmitteln (4), D) Befestigen der Kontaktstellen (34) auf den Befestigungsstellen (23) mittels der Verbindungsmittel (4), E) Erzeugen einer Vergussschicht (5), sodass die Halbleiterchips (3) und die Kontaktstellen (34) und die Verbindungsmittel (4) ringsum direkt von der Vergussschicht (5) umgeben sind, F) Ablösen der Halbleiterchips (3), sodass die Verbindungsmittel (4) von den Halbleiterchips (3) entfernt werden und an den Kontaktstellen (34) als Negativform zu den Verbindungsmitteln (4) je Ausnehmungen (44) entstehen, und G) Erzeugen von elektrischen Kontaktstrukturen (6).

Description

Beschreibung
Verfahren zur Herstellung von optoelektronischen
Halbleiterbauteilen und optoelektronisches Halbleiterbauteil
Es wird ein Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen angegeben. Darüber hinaus wird ein optoelektronisches Halbleiterbauteil angegeben. Eine zu lösende Aufgabe besteht darin, ein Verfahren
anzugeben, mit dem optoelektronische Halbleiterbauteile effizient und kostengünstig herstellbar sind.
Diese Aufgabe wird unter anderem durch ein Verfahren und durch ein optoelektronisches Halbleiterbauteil mit den
Merkmalen der unabhängigen Patentansprüche gelöst. Bevorzugte Weiterbildungen sind Gegenstand der abhängigen Ansprüche.
Gemäß zumindest einer Ausführungsform ist das Verfahren zur Herstellung einer Mehrzahl von optoelektronischen
Halbleiterbauteilen eingerichtet. Das Herstellen erfolgt bevorzugt in einem Trägerverbund. Bei den fertigen
Halbleiterbauteilen handelt es sich insbesondere um
Leuchtdioden oder um Fotodetektoren.
Gemäß zumindest einer Ausführungsform weist das Verfahren den Schritt des Bereitstellens eines Zwischenträgers auf. Der Zwischenträger weist eine Trägeroberseite auf. An der
Trägeroberseite befinden sich mehrere Befestigungsstellen. Bei einem Material des Zwischenträgers kann es sich um ein anorganisches Material handeln, beispielsweise um ein Glas oder eine Keramik oder eine Metallfolie. Ebenso ist es möglich, dass für den Zwischenträger organische Materialien herangezogen werden, insbesondere Polymere, speziell
duroplastische Materialien.
Gemäß zumindest einer Ausführungsform wird zumindest ein optoelektronischer Halbleiterchip bereitgestellt. Bei dem Halbleiterchip handelt es sich insbesondere um einen
Leuchtdiodenchip oder um einen Fotodetektorchip.
Gemäß zumindest einer Ausführungsform weist der
Halbleiterchip eine Chipoberseite und eine dieser
gegenüberliegende Montageseite auf. Bei der Chipoberseite kann es sich um eine Strahlungshauptseite des Halbleiterchips handeln. Bevorzugt emittiert der Halbleiterchip im
bestimmungsgemäßen Gebrauch sowohl Strahlung an der
Chipoberseite als auch an Seitenflächen des Halbleiterchips, wobei die Seitenflächen die Chipoberseite mit der
Montageseite verbinden. In diesem Fall kann es sich bei dem optoelektronischen Halbleiterchip um einen so genannten
Volumenemitter handeln.
Gemäß zumindest einer Ausführungsform befindet sich zumindest eine oder befinden sich alle elektrischen Kontaktstellen des Halbleiterchips jeweils an der Montageseite. Insbesondere weist der Halbleiterchip genau zwei elektrische
Kontaktstellen auf, die jeweils an der Montageseite
angebracht sind. Mit anderen Worten handelt es sich bei dem Halbleiterchip dann um einen so genannten Flip Chip.
Gemäß zumindest einer Ausführungsform werden lokal an den Kontaktstellen und/oder an den Befestigungsstellen mehrere Verbindungsmittel angebracht. Das heißt, die
Verbindungsmittel werden entweder an den Kontaktstellen an den Halbleiterchips angebracht oder alternativ an den Befestigungsstellen an dem Zwischenträger. Der Begriff lokal bedeutet dabei insbesondere, dass das Verbindungsmittel nicht vollflächig aufgebracht wird, sondern dass das
Verbindungsmittel begrenzt auf die Kontaktstelle und/oder Befestigungsstellen aufgebracht wird. Das Aufbringen des Verbindungsmittels erfolgt beispielsweise über ein
Druckverfahren oder über ein nur lokal benetzendes
Abscheideverfahren, bei dem ein Material der
Verbindungsmittel zum Beispiel nur an den Befestigungsstellen haftet und von anderen Bereichen der Trägeroberseite abperlt.
Gemäß zumindest einer Ausführungsform werden die
Kontaktstellen und damit die Halbleiterchips an den
Befestigungsstellen des Zwischenträgers befestigt. Das
Befestigen erfolgt mittels der Verbindungsmittel. Jede
Kontaktstelle ist dabei bevorzugt über genau ein
Verbindungsmittel eineindeutig mit der zugehörigen
Befestigungsstelle verbunden. Die Befestigung der
Halbleiterchips an dem Zwischenträger ist insbesondere derart, sodass kein vorzeitiges Lösen der Halbleiterchips von dem Zwischenträger im bestimmungsgemäßen Verfahrensablauf erfolgt .
Gemäß zumindest einer Ausführungsform wird eine oder werden mehrere Vergussschichten an der Trägeroberseite erzeugt.
Durch die mindestens eine Vergussschicht sind die
Halbleiterchips und die Kontaktstellen sowie bevorzugt auch die Verbindungsmittel ringsum von der Vergussschicht umgeben. Das heißt, in Draufsicht auf die Trägeroberseite gesehen umgibt dann ein Material der Vergussschicht die
Halbleiterchips sowie die Verbindungsmittel und die
Kontaktstellen jeweils ringsum in einer geschlossenen Bahn. Dabei steht ein Material der Vergussschicht bevorzugt stellenweise oder ganzflächig in direktem Kontakt mit dem Halbleiterchip, den Kontaktstellen und/oder den
Verbindungsmitteln. Die Trägeroberseite kann dabei eben oder auch gekrümmt geformt sein. Mit gekrümmten Trägeroberseiten lassen sich beispielsweise Reflektorformen erzeugen,
insbesondere wenn die Vergussschicht mit einer gleichmäßigen Dicke auf die Trägeroberseite aufgebracht wird.
Gemäß zumindest einer Ausführungsform bedeckt ein Material der Vergussschicht Seitenflächen der Kontaktstellen und der Verbindungsmittel vollständig. Die Seitenflächen sind dabei senkrecht oder im Wesentlichen senkrecht oder schräg zu der Trägeroberseite und/oder der Montageseite orientiert. Die Seitenflächen der Halbleiterchips sind bevorzugt nur
teilweise von derjenigen Vergussschicht bedeckt, die dem Zwischenträger am nächsten liegt.
Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Ablösens der Halbleiterchips von dem
Zwischenträger. Bei diesem Schritt werden bevorzugt die
Verbindungsmittel teilweise oder vollständig von den
Halbleiterchips entfernt. Hierdurch ist es möglich, dass die Kontaktstellen freigelegt werden und zumindest stellenweise frei zugänglich sind.
Gemäß zumindest einer Ausführungsform erfolgt das Ablösen der Halbleiterchips von dem Zwischenträger derart, dass an den Kontaktstellen je eine Ausnehmung in der Vergussschicht zurückbleibt. Die Ausnehmungen haben je eine Form, die einer Negativform zu den zuvor auf den Kontaktstellen angebrachten Verbindungsmitteln entspricht. Mit anderen Worten umformt die Vergussschicht zuerst die Verbindungsmittel ringsum und die Verbindungsmittel werden anschließend herausgelöst, so dass anstelle der Verbindungsmittel in der Vergussschicht die Ausnehmungen entstehen.
Gemäß zumindest einer Ausführungsform werden elektrische Kontaktstrukturen an den Kontaktstellen erzeugt. Die
elektrischen Kontaktstrukturen sind bevorzugt zu einer mechanischen und auch elektrischen Befestigung der
Halbleiterbauteile eingerichtet. Über die Kontaktstrukturen können die fertigen Halbleiterbauteile bevorzugt über Löten oder über elektrisch leitfähiges Kleben etwa an einer
Leiterplatte oder einer Wärmesenke mit Leiterbahnen montiert werden .
In mindestens einer Ausführungsform ist das Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen eingerichtet und umfasst die folgenden Schritte:
A) Bereitstellen eines Zwischenträgers mit einer
Trägeroberseite mit mehreren Befestigungsstellen,
B) Bereitstellen von optoelektronischen Halbleiterchips mit je einer Chipoberseite und einer dieser gegenüberliegenden
Montageseite, wobei sich elektrische Kontaktstellen der Halbleiterchips je an den Montageseiten befinden,
C) Anbringen von Verbindungsmitteln lokal auf den
Kontaktstellen und/oder auf den Befestigungsstellen,
D) Befestigen der Kontaktstellen und damit der
Halbleiterchips auf den Befestigungsstellen mittels der Verbindungsmittel ,
E) Erzeugen mindestens einer Vergussschicht an der
Trägeroberseite, so dass die Halbleiterchips und die
Kontaktstellen und die Verbindungsmittel seitlich ringsum direkt von der Vergussschicht umgeben sind und sich die Vergussschicht wenigstens stellenweise zwischen den
Montageseiten und der Trägeroberseite befindet, F) Ablösen der Halbleiterchips von dem Zwischenträger, sodass die Verbindungsmittel von den Halbleiterchips entfernt werden und an den Kontaktstellen als Negativform zu den
Verbindungsmitteln je Ausnehmungen entstehen, und
G) Erzeugen von elektrischen Kontaktstrukturen an den
Kontaktstellen.
Die Verfahrensschritte C) bis G) werden bevorzugt in der angegebenen Reihenfolge durchgeführt, wobei die
Verfahrensschritte A) und B) vorausgehen. Die
Verfahrensschritte A) und B) können in ihrer Reihenfolge auch miteinander vertauscht werden.
Bei dem hier beschriebenen Verfahren werden durch die
reversibel an den Kontaktstellen anbringbaren
Verbindungsmittel in der Vergussschicht die Ausnehmungen geformt. Die Ausnehmungen dienen somit als Form für die später zu erzeugenden elektrischen Kontaktstrukturen.
Hierdurch ist es möglich, auf eine fotolithographische
Strukturierung der elektrischen Kontaktstrukturen zu
verzichten. Da fotolithographische Strukturierungsschritte vergleichsweise kostenintensiv sind, ist das hier
beschriebene Verfahren daher kosteneffizient durchführbar. Gemäß zumindest einer Ausführungsform werden im Schritt G) die elektrischen Kontaktstrukturen derart in die Ausnehmungen eingebracht, so dass die Kontaktstrukturen die Ausnehmungen vollständig ausfüllen. Dabei können die erzeugten
Kontaktstrukturen in Richtung weg von den Halbleiterchips bündig mit der Vergussschicht abschließen, insbesondere mit einer Toleranz von höchstens 0,4 ym oder 1 ym oder 2 ym oder 5 ym. Alternativ ist es möglich, dass die Kontaktstrukturen, in Richtung weg von den Halbleiterchips, die Vergussschicht überragen .
Gemäß zumindest einer Ausführungsform bedecken die fertig erzeugten Kontaktstrukturen eine den Halbleiterchips
abgewandte Vergussschichtunterseite je zum Teil. Das heißt, in Richtung hin zu den Halbleiterchips nimmt ein mittlerer Durchmesser der Kontaktstrukturen zumindest bereichsweise ab. Gemäß zumindest einer Ausführungsform wird ein Material der elektrischen Kontaktstrukturen nur lokal in den Ausnehmungen und/oder nahe der Ausnehmungen aufgebracht. Insbesondere wird beim Erzeugen der Kontaktstrukturen keine durchgehende
Schicht aus einem Material der Kontaktstrukturen erzeugt. Das heißt, das Material der Kontaktstrukturen wird inselartig an den Ausnehmungen aufgebracht. Benachbarte Ausnehmungen sind dann nicht durch eine durchgehende Bahn aus einem Material der Kontaktstrukturen miteinander verbunden. Besonders bevorzugt wird das aufgebrachte Material der
Kontaktstrukturen nachträglich nicht wieder entfernt. Mit anderen Worten erfolgt das Aufbringen der Kontaktstrukturen strukturiert und gezielt, ohne nachgelagerten Materialabtrag.
Gemäß zumindest einer Ausführungsform werden die
Verbindungsmittel lokal nur auf den Befestigungsstellen aufgebracht. Das heißt, die Verbindungsmittel sind, in
Draufsicht auf die Trägeroberseite gesehen, inselförmige Bereiche, die sich nur auf den Befestigungsstellen befinden. Benachbarte Befestigungsstellen sind dann nicht durch ein Material der Verbindungsmittel miteinander verbunden. Es erfolgt im Schritt C) nach dem Aufbringen des Materials für die Verbindungsmittel bevorzugt kein nachträgliches Entfernen eines Teils dieses Materials. Gemäß zumindest einer Ausführungsform sind die
Verbindungsmittel je aus einem thermoplastischen Material geformt, insbesondere aus einem thermoplastischen Kunststoff. Bevorzugt liegt eine Verarbeitungstemperatur und/oder ein Schmelzpunkt des thermoplastischen Materials bei mindestens 50 °C oder 100 °C oder 150 °C oder 175 °C und/oder bei höchstens 350 °C oder 275 °C oder 220 °C. Gemäß zumindest einer Ausführungsform ist im Schritt D) der Zwischenträger auf eine Temperatur oberhalb Raumtemperatur, also oberhalb 23 °C, geheizt. Dabei liegt die Temperatur des Zwischenträgers unterhalb einer Verarbeitungstemperatur des thermoplastischen Materials. Die Verarbeitungstemperatur des thermoplastischen Materials ist insbesondere eine solche Temperatur, bei der durch das Verbindungsmittel eine
mechanisch feste Verbindung zwischen den Halbleiterchips und dem Zwischenträger erzeugt werden kann. Gemäß zumindest einer Ausführungsform liegt im Schritt D) die Temperatur der Halbleiterchips oberhalb der
Verarbeitungstemperatur des thermoplastischen Materials. Mit anderen Worten werden die Halbleiterchips vergleichsweise heiß auf die Verbindungsmittel aufgedrückt. Durch das
Aufdrücken der heißen Halbleiterchips auf die
Verbindungsmittel werden die Verbindungsmittel kurzzeitig über die Verarbeitungstemperatur gebracht. Hierdurch erfolgt bevorzugt ein temporäres Anschmelzen oder ein Aufschmelzen der Verbindungsmittel, so dass die Halbleiterchips an das Verbindungsmittel anhaften.
Gemäß zumindest einer Ausführungsform werden die
Halbleiterchips im Schritt D) mit einem Bestückungsautomaten auf den Verbindungsmitteln platziert. Bevorzugt erfolgt dabei ein Heizen der Halbleiterchips durch den
Bestückungsautomaten. Das Heizen erfolgt zumindest oder ausschließlich in einer Bewegung des Halbleiterchips durch den Bestückungsautomaten. Das heißt, während die
Bestückungsautomaten etwa von einem Wafer auf den
Zwischenträger bewegt werden, sogenannt on the fly, werden die Halbleiterchips aufgeheizt. Das Heizen erfolgt bevorzugt auf eine Temperatur knapp, also zum Beispiel mindestens 10 °C oder 25°C und/oder höchstens 100 °C oder 50 °C, oberhalb der Schmelztemperatur des thermoplastischen Materials der
Verbindungsmittel .
Gemäß zumindest einer Ausführungsform weisen die
Kontaktstellen, in Draufsicht auf die Montageseite gesehen, einen größeren Durchmesser auf als die Verbindungsmittel. Insbesondere überragen die Kontaktstellen die je zugeordneten Verbindungsmittel ringsum, in Draufsicht gesehen. Gemäß zumindest einer Ausführungsform weisen die fertigen Kontaktstrukturen einen größeren Durchmesser auf als die Kontaktstellen und/oder die Verbindungsmittel. Insbesondere überdecken die Kontaktstrukturen die Kontaktstellen und/oder die Verbindungsmittel vollständig, in Draufsicht gesehen.
Gemäß zumindest einer Ausführungsform ist an der
Trägeroberseite des Zwischenträgers stellenweise eine
Antihaftschicht angebracht, beispielsweise eine Schicht aus einem perfluorierten Material wie Polytetrafluorethylen .
Durch die Antihaftschicht ist ein Anhaften der
Verbindungsmittel und/oder der Vergussschicht an dem
Zwischenträger stellenweise verringert oder verhindert.
Beispielsweise ist es durch eine solche Antihaftschicht möglich, dass sich ein Material der aufgeschmolzenen
Verbindungsmittel nicht flächig über die Trägeroberseite verteilt, insbesondere nicht über die Befestigungsstellen oder bestimmter, vorgegebener Teilgebiete der
Befestigungsstellen hinaus.
Gemäß zumindest einer Ausführungsform ist die Vergussschicht reflektierend für die von dem Halbleiterchip im Betrieb emittierte Strahlung gestaltet. Insbesondere ist die
Vergussschicht auch undurchlässig für diese Strahlung.
Beispielsweise erscheint die Vergussschicht einem Betrachter weiß .
Gemäß zumindest einer Ausführungsform ist eine
Bauteilunterseite der fertigen Halbleiterbauteile vollständig durch die Vergussschicht zusammen mit den Kontaktstrukturen gebildet. Das heißt, das Bauteil wird nach unten hin
ausschließlich durch die Kontaktstrukturen und die
Vergussschicht gebildet.
Gemäß zumindest einer Ausführungsform sind mindestens die Verfahrensschritte C) bis G) frei von fotolithographischen Strukturierungsprozessen . Insbesondere werden die
Kontaktstrukturen nur lokal und somit strukturiert
aufgebracht, speziell nur im Bereich der Ausnehmungen in der Vergussschicht .
Gemäß zumindest einer Ausführungsform sind die
Befestigungsstellen an der Trägeroberseite durch Podeste ausgebildet. Das heißt, die Befestigungsstellen überragen dann verbleibende Bereiche der Trägeroberseite. Ein Überstand der Podeste über die verbleibenden Bereiche der
Trägeroberseite liegt beispielsweise bei mindestens 0,5 ym oder 1 ym oder 2 ym und/oder bei höchstens 10 ym oder 5 ym oder 2 ym. Die Podeste werden von den Verbindungsmitteln insbesondere in den Schritten D) und E) nur unvollständig bedeckt .
Gemäß zumindest einer Ausführungsform werden die Podeste ringsum im Schritt E) von dem Vergusskörper umgeben. Das heißt, Seitenflächen der Podeste sind dann bevorzugt
vollständig von einem Material der Vergussschicht in direktem Kontakt bedeckt.
Gemäß zumindest einer Ausführungsform schließen die
Kontaktstrukturen, in Richtung weg von den Halbleiterchips, nach dem Schritt G) bündig mit der Vergussschicht ab, bevorzugt mit einer Toleranz von höchstens 5 ym oder 2 ym oder 0,5 ym. Alternativ hierzu ist es möglich, dass die
Kontaktstrukturen die Vergussschicht überragen, in Richtung weg von den Halbleiterchips. Gemäß zumindest einer Ausführungsform werden im
Verfahrensschritt E) mehrere Vergussschichten erzeugt, die bevorzugt jeweils unmittelbar aufeinander folgen. Hierbei reicht die Vergussschicht, die die Kontaktstellen berührt und die dem Zwischenträger am nächsten liegt, bevorzugt zu höchstens 10 % oder 25 % oder 45 % einer Dicke der
Halbleiterchips, in Richtung weg von dem Zwischenträger. Das heißt, Seitenflächen der Halbleiterchips sind dann nur zu einem kleinen Teil von dieser Vergussschicht bedeckt. Gemäß zumindest einer Ausführungsform weist eine oder mehrere der Vergussschichten zumindest einen Leuchtstoff auf. Der Leuchtstoff ist dazu eingerichtet, einen Teil oder die gesamte vom Halbleiterchip im Betrieb emittierte Strahlung in eine Strahlung einer anderen, größeren Wellenlänge umzuwandeln .
Gemäß zumindest einer Ausführungsform sind genau zwei, genau drei, genau vier oder mehr als vier Vergussschichten
vorhanden. Die Vergussschichten unterscheiden sich bevorzugt wenigstens zum Teil hinsichtlich ihrer optischen
Eigenschaften. Beispielsweise ist genau eine Vergussschicht mit einem Leuchtstoff vorhanden, die zwischen zwei
transparente Vergussschichten eingebettet ist. Die
Vergussschicht an den Kontaktstellen ist bevorzugt
reflektierend gestaltet.
Gemäß zumindest einer Ausführungsform sind alle
Vergussschichten unmittelbar nach dem Schritt E)
durchgehende, ununterbrochene Schichten. Das heißt, jede der Vergussschichten wird dann lückenlos und ganzflächig
aufgebracht .
Gemäß zumindest einer Ausführungsform ist eine oder sind mehrere der Vergussschichten linsenförmig gestaltet,
wenigstens in Teilbereichen. In diesem Fall kann durch die Vergussschichten insbesondere eine konvexe Linsenform
realisiert werden. Jede der Linsenformen kann genau einem der Halbleiterchips zugeordnet sein.
Gemäß zumindest einer Ausführungsform weist eine der
Vergussschichten eine ebene Vergussschichtoberseite auf, die dem Halbleiterchip abgewandt ist. Diese ebene
Vergussschichtoberseite ist bevorzugt in den fertigen
Halbleiterbauteilen vorhanden. Hierdurch ist es möglich, dass die fertigen Halbleiterbauteile quaderförmig, also kubisch, oder auch würfelförmig geformt sind. Gemäß zumindest einer Ausführungsform des Verfahrens wird die oder wird zumindest eine der Vergussschichten aus oder mit einer Folie erzeugt. Hierzu wird im Schritt E) , nach dem Schritt D) , zuerst zumindest eine Folie aufgebracht. Die Folie oder wenigstens eine der Folien weist vorgefertigte Löcher für die Halbleiterchips auf. Die mindestens eine Folie wird so auf den Zwischenträger angebracht, sodass sich die Halbleiterchips in den Löchern befinden. Nachfolgend wird die zumindest eine Folie aufgeschmolzen oder angeschmolzen oder es wird alternativ oder zusätzlich ein weiteres
Vergussmaterial eingebracht, sodass die zumindest eine Folie und/oder das weitere Vergussmaterial in direktem Kontakt zu den Kontaktstellen, den Verbindungsmitteln und den
Halbleiterchips gelangen. Durch diese Art des Formpressens, englisch Molding, wird die mindestens eine Vergussschicht ausgebildet .
Darüber hinaus wird ein optoelektronisches Halbleiterbauteil angegeben. Das Halbleiterbauteil ist bevorzugt mit einem Verfahren hergestellt, wie in Verbindung mit einer oder mehrerer der oben genannten Ausführungsformen angegeben.
Merkmale des Verfahrens sind daher auch für das
Halbleiterbauteil offenbart und umgekehrt.
In mindestens einer Ausführungsform weist das
Halbleiterbauteil einen oder mehrere Leuchtdiodenchips auf, die eine Chipoberseite und eine dieser gegenüberliegende Montageseite aufweisen. Elektrische Kontaktstellen des mindestens einen Leuchtdiodenchips befinden sich
ausschließlich an der Montageseite. Das Halbleiterbauteil umfasst ferner mindestens eine Vergussschicht und elektrische Kontaktstrukturen an den Kontaktstellen. Der Leuchtdiodenchip, die Kontaktstellen und die
Kontaktstrukturen sind seitlich ringsum direkt von der
Vergussschicht umgeben. Die Vergussschicht ist dabei
undurchlässig und reflektierend für eine von dem
Leuchtdiodenchip im Betrieb emittierte Strahlung. Ferner ist die Vergussschicht bevorzugt elektrisch isolierend. Die
Vergussschicht bildet, zusammen mit den elektrischen
Kontaktstrukturen, vollständig eine Bauteilunterseite. In Draufsicht auf die Bauteilunterseite gesehen weisen die
Kontaktstrukturen bevorzugt einen größeren Durchmesser auf als die Kontaktstellen. Ferner verkleinern sich bevorzugt die Kontaktstrukturen in Richtung hin zur Montageseite
bereichsweise. Hierdurch befindet sich stellenweise die
Vergussschicht zwischen den Kontaktstrukturen und den
Kontaktstellen, in Richtung senkrecht zur Montageseite.
Nachfolgend werden ein hier beschriebenes Verfahren und ein hier beschriebenes optoelektronisches Halbleiterbauteil unter Bezugnahme auf die Zeichnung anhand von Ausführungsbeispielen näher erläutert. Gleiche Bezugszeichen geben dabei gleiche Elemente in den einzelnen Figuren an. Es sind dabei jedoch keine maßstäblichen Bezüge dargestellt, vielmehr können einzelne Elemente zum besseren Verständnis übertrieben groß dargestellt sein.
Es zeigen:
Figuren 1, 4 und 5 schematische Schnittdarstellungen von
Verfahrensschritten eines hier beschriebenen
Verfahrens zur Herstellung von hier beschriebenen optoelektronischen Halbleiterbauteilen, Figur 2 schematische Schnittdarstellungen von
optoelektronischen Halbleiterchips für hier beschriebene optoelektronische Halbleiterbauteile, und
Figur 3 schematische Schnittdarstellungen einer Abwandlung eines Verfahrens.
In Figur 1 ist ein Ausführungsbeispiel eines Verfahrens zur Herstellung von optoelektronischen Halbleiterbauteilen 1 gezeigt .
Gemäß Figur 1A werden mehrere optoelektronische
Halbleiterchips 3, insbesondere Leuchtdiodenchips,
bereitgestellt. Die Leuchtdiodenchips 3 weisen eine
Chipoberseite 30 und eine dieser gegenüberliegende
Montageseite 32 auf. Elektrische Kontaktstellen 34 der
Halbleiterchips 3 befinden sich an der Montageseite 32. Bei dem Halbleiterchip 3 handelt es sich bevorzugt um einen
Volumenemitter, der dazu eingerichtet ist, Strahlung an der Chipoberseite 30 und auch an Seitenflächen zu emittieren.
Ferner wird ein Zwischenträger 2 bereitgestellt. Der
Zwischenträger 2 ist bevorzugt thermisch stabil. Dies kann bedeuten, dass der Zwischenträger 2 bei Temperaturen von zum Beispiel 250 °C oder 300 °C temperaturbeständig ist und mechanisch stabil. Beispielsweise ist der Zwischenträger 2 durch eine Glasplatte, eine Metallfolie, eine Keramikscheibe, einen Wafer etwa aus Silizium, einer Metallplatte etwa aus Molybdän oder aus einem duroplastischen Kunststoff gebildet. Ebenso können Verbundmaterialien für den Zwischenträger 2 eingesetzt werden. An einer Trägeroberseite 20 des Zwischenträgers 2 befinden sich mehrere Befestigungsstellen 23. Die Befestigungsstellen 23 erheben sich bevorzugt podestartig über restliche Bereiche der Trägeroberseite 20.
Optional, wie auch in allen anderen Ausführungsbeispielen, kann sich an der Trägeroberseite 20 und auch an den
Befestigungsstellen 23 stellenweise eine Antihaftschicht 7, etwa eine Polytetrafluorethylenschicht , befinden. Durch diese Antihaftschicht 7 wird ein Ablösen der nachfolgend
hergestellten Halbleiterbauteile 1 von den Zwischenträgern 2 vereinfacht .
Ferner werden gemäß Figur 1A mehrere Verbindungsmittel 4 angebracht. Die Verbindungsmittel 4 werden entweder
unmittelbar an den Befestigungsstellen 23, siehe die linke Figurenhälfte, oder an den Kontaktstellen 34 angebracht, siehe die rechte Figurenseite. Durch die Antihaftschicht 7 ist erreichbar, dass bei einem Zusammenfügen der
Halbleiterchips 3 mit dem Zwischenträger 2, vergleiche auch
Figur 1B, ein Verfließen der Verbindungsmittel 4 unterbleibt.
Sind die Verbindungsmittel 4, wie in Figur 1A, linke Seite, gezeigt, an den Zwischenträger 2 angebracht, so wird
bevorzugt der Zwischenträger 2 auf einer Temperatur gehalten, die unterhalb einer Verarbeitungstemperatur, insbesondere einer Schmelztemperatur der Verbindungsmittel 4 liegt. Zum Beispiel weist der Zwischenträger 2 eine Temperatur von ungefähr 80 °C auf. Die Halbleiterchips 3 werden insbesondere durch einen Bestückungsautomaten, englisch Pick and Place- Tool, insbesondere im Flug auf die Schmelztemperatur der Verbindungsmittel 4 gebracht. Eine Temperatur der
Halbleiterchips liegt dann beispielsweise bei zirka 200 °C. In diesem Fall kann es sich bei dem Verbindungsmittel 4 um das Material „Waferbond HT-10.10 Temporary Bonding Material" handeln. Als Materialien für die Verbindungsmittel 4 kommen auch in Frage Acrylnitrilbutadienstyrol , kurz ABS, Polyamide, kurz PA, Polylactat, kurz PLA, Polymethylmethacrylat , kurz PMMA, Polycarbonat , kurz PC, Polyethylenterephthalat , kurz PET, Polyethylen, kurz PE, Polypropylen, kurz PP, Polystyrol, kurz PS, Polyetheretherketon, kurz PEEK, Polyvinylchlorid, kurz PVC, Zelluloid, Polyolefine.
Werden die Verbindungsmittel 4 vorab auf den Halbleiterchips 3 aufgebracht, siehe Figur 1A, rechte Seite, wird bevorzugt der Zwischenträger 2 lokal beheizt, beispielsweise elektrisch oder optisch.
Bevorzugt werden jeweils eine größere Anzahl der
Halbleiterchips 3 matrixartig auf dem Zwischenträger 2 befestigt, siehe auch Figur IC. In Figur IC ist ferner gezeigt, dass eine erste Vergussschicht 5 aufgebracht wird. Bei der Vergussschicht 5 handelt es sich bevorzugt um ein
Strahlung reflektierendes Material. Insbesondere handelt es sich bei der ersten Vergussschicht 5 um eine Silikonschicht, der Titandioxid-Streupartikel beigegeben sind, beispielsweise in einem Masseanteil von ungefähr 25 %. Hierdurch erscheint die erste Vergussschicht 5 diffus reflektierend und weiß.
Die erste Vergussschicht 5 bildet eine dem Träger 2
zugewandte Vergussschichtunterseite 55 aus. Die erste
Vergussschicht 5 umgibt die Verbindungsmittel 4, die
Befestigungsstellen 23 sowie die elektrischen Kontaktstellen 34 ringsum und formschlüssig. Die gesamten, nicht von den Kontaktstellen 34 bedeckten Bereiche der Montageseite 32 sind von der ersten Vergussschicht 5 bedeckt. Anders als dargestellt ist es möglich, dass die
reflektierende, erste Vergussschicht 5 Seitenflächen der Halbleiterchips 3 nicht nur teilweise, sondern auch
vollständig bedeckt. Gemäß Figur IC reicht die erste
Vergussschicht 5, in Richtung weg von dem Zwischenträger 2, jedoch nur bis knapp über die Montageseite 32. Beispielsweise bedeckt die erste Vergussschicht 5 die Seitenflächen der Halbleiterchips 3, gemessen ab der Montageseite 32, mit einer Höhe von mindestens 5 ym oder 10 ym oder 25 ym und/oder mit einer Höhe von höchstens 100 ym oder 50 ym oder 15 ym. Eine Gesamtdicke der ersten Vergussschicht 5 liegt zum Beispiel zwischen 10 ym und 50 ym oder zwischen 15 ym und 40 ym. Eine Dicke der elektrischen Kontaktstellen 34 beträgt
beispielsweise mindestens 200 nm oder 400 nm und/oder
höchstens 5 ym oder 2 ym. Die Dicke der Verbindungsmittel 4 liegt bevorzugt bei mindestens 0,5 ym oder 1,5 ym und/oder bei höchstens 5 ym oder 2 ym. Ferner weisen die podestartig geformten Befestigungsstellen 23 insbesondere eine Höhe von mindestens 0,5 ym oder 2 ym und/oder von höchstens 100 ym oder 50 ym oder 25 ym oder 5 ym oder 2,5 ym auf.
In Figur 1D ist gezeigt, dass eine optionale, zweite
Vergussschicht 5a aufgebracht wird. Zum Beispiel wird die zweite Vergussschicht 5a durch Aufsprühen oder durch
Spritzpressen erzeugt. Ebenso kann die zweite Vergussschicht 5a aufgedruckt werden. Insbesondere handelt es sich bei der zweiten Vergussschicht 5a um eine Schicht aus einem
transparenten Material, etwa um eine Silikonschicht. An den Halbleiterchips 3 kann die zweite Vergussschicht 5a
linsenförmig, insbesondere ähnlich zu Konvexlinsen, geformt sein. Das heißt, an den Halbleiterchips 3 ist die zweite Vergussschicht 5a dann kuppeiförmig und/oder sphärisch geformt .
In Figur IE ist zu sehen, dass auf die zweite Vergussschicht 5a eine dritte Vergussschicht 5b aufgebracht wird,
beispielsweise mittels Übersprühen oder Aufdrucken.
Alternativ kann es sich bei der dritten Vergussschicht 5b um eine Folie handeln, die aufgelegt und/oder auflaminiert wird. Bei einem Material der dritten Vergussschicht 5b handelt es sich bevorzugt auch um ein Silikon. Ferner kann die dritte Vergussschicht 5b einen Leuchtstoff oder eine
Leuchtstoffmischung enthalten. Eine Dicke der dritten
Vergussschicht 5b liegt insbesondere bei mindestens 10 ym oder 20 ym und/oder bei höchstens 100 ym oder 60 ym.
Außerdem ist in Figur IE zu sehen, dass eine vierte
Vergussschicht 5c aufgebracht wird, beispielsweise mittels Formpressen oder Formspritzen, englisch Molding. Ein Material der vierten Vergussschicht 5c ist wiederum bevorzugt ein Silikon. Weiterhin bevorzugt ist die vierte Vergussschicht 5c klarsichtig und transparent, kann alternativ aber auch
Partikel etwa zu einer Lichtstreuung oder zu einer Einfärbung aufweisen. Durch die vierte Vergussschicht 5c ist eine
Vergussschichtoberseite 52 gebildet.
Gemäß Figur 1F werden der Zwischenträger 2 und die
Verbindungsmittel 4 abgelöst. Dies erfolgt beispielsweise durch ein Erwärmen und ein Abschieben des Zwischenträgers 2. Ebenso ist es möglich, dass die Verbindungsmittel 4 über Laserablation aufgelöst werden. In diesem Fall handelt es sich bei dem Zwischenträger 2 bevorzugt um einen
lichtdurchlässigen Träger, etwa um einem Glasträger. Durch das Ablösen vom Zwischenträger 2 und das Auslösen der Verbindungsmittel 4 entstehen Ausnehmungen 44. Die
Ausnehmungen 44 stellen eine Negativform der
Befestigungsstellen 23 und der Verbindungsmittel 4, wie noch im Verfahrensschritt gemäß Figur IE vorhanden, dar. Das heißt, die elektrischen Kontaktstellen 34 sind dann
stellenweise oder vollständig freigelegt. Bevorzugt sind die Kontaktstellen 34 nur stellenweise freigelegt.
In Figur IG ist dargestellt, dass elektrische
Kontaktstrukturen 6 an den elektrischen Kontaktstellen 34 ausgebildet werden. Die elektrischen Kontaktstrukturen 6 füllen die Ausnehmungen aus dem Verfahrensschritt gemäß Figur 1F bevorzugt vollständig aus und können bündig mit der
Vergussschichtunterseite 55 abschließen. Die
Kontaktstrukturen 6 werden insbesondere durch ein
Druckverfahren, beispielsweise durch Siebdrucken, erstellt. Die Kontaktstrukturen 6 sind bevorzugt aus zumindest einem Metall oder zumindest einer Metalllegierung gebildet.
Beispielsweise handelt es sich bei einem Material für die Kontaktstrukturen 6 um eine Legierung mit Sn, Ag und/oder Cu . Die Kontaktstellen 34 können aus einer von den
Kontaktstrukturen 6 verschiedenen Materialzusammensetzung hergestellt sein und beispielsweise Ti, Au, Pt, Pd und/oder Ni aufweisen oder hieraus bestehen.
Im Verfahrensschritt, wie in Figur 1H dargestellt, erfolgt ein Vereinzeln zu den fertigen Halbleiterbauteilen 1. Bei diesem Vereinzeln ist es möglich, dass nur die
Vergussschichten 5, 5a, 5b, 5c, die bevorzugt allesamt aus weichen Materialien, speziell aus Silikonmaterialien,
gebildet sind, durchtrennt werden müssen. Beim Vereinzeln bleiben die kuppeiförmigen Bereiche der zweiten
Vergussschicht 5a bevorzugt vollständig erhalten.
Eine Bauteilunterseite 11 der fertigen Halbleiterbauteile 1 ist damit vollständig durch die erste Vergussschicht 5 und durch die Kontaktstrukturen 6 gebildet. Eine Fläche der Kontaktstrukturen 6, in Draufsicht auf die Bauteilunterseite 11 gesehen, ist bevorzugt größer als eine Fläche der
Kontaktstellen 34. In Richtung hin zu den Halbleiterchips 3 weisen die Kontaktstrukturen 6 stellenweise eine kleinere Fläche und/oder einen kleineren Durchmesser auf als
unmittelbar an der Bauteilunterseite 11. Mit anderen Worten ist eine Fläche der Kontaktstrukturen 6, gegenüber einer Fläche der Kontaktstellen 34, durch das hier beschriebene Verfahren expandierbar.
Außerdem können die Kontaktstrukturen 6 in dieser Anordnung thermische Verspannungen auffangen, insbesondere ermöglicht durch den Bereich der Kontaktstrukturen 6 nahe der
Kontaktstellen 34 mit einem reduzierten Durchmesser. Aufgrund der vergleichsweise dünnen ersten Vergussschicht 5 kann zudem eine relativ große Emissionsfläche erzielt werden,
insbesondere ist eine Emission von Licht an den Seitenflächen der Halbleiterchips 3 möglich. Durch die Gestaltung der weiteren Vergussschichten 5a, 5b, 5c können die optischen Eigenschaften, hinsichtlich Strahlverlauf und Wellenlänge, gezielt eingestellt werden.
In Figur 2 sind Beispiele für Halbleiterchips 3 gezeigt, die mit dem in Figur 1 beschriebenen Verfahren bearbeitet werden können. Gemäß der Figuren 2A und 2B weisen die
Halbleiterchips 3 jeweils ein Substrat 31 auf, auf dem eine Halbleiterschichtenfolge 33 aufgebracht ist. Durch eine aktive Zone hindurch sind eine Durchkontaktierung 36, siehe Figur 2A, oder mehrere Durchkontaktierungen 36, vergleiche Figur 2B, vorhanden. Insbesondere sind die Halbleiterchips 3 gemäß der Figuren 2A und 2B geformt, wie in der Druckschrift US 2010/0171135 AI angegeben. Der Offenbarungsgehalt dieser Druckschrift wird durch Rückbezug mit aufgenommen.
Bei dem Halbleiterchip 3, wie in Figur 2C gezeigt, ist die Halbleiterschichtenfolge 33 an einem Randbereich durch eine aktive Zone hinweg entfernt. Die Kontaktstellen 34 sind damit direkt auf eine p-leitende Schicht sowie eine n-leitende Schicht der Halbleiterschichtenfolge 33 angebracht.
Eine Abwandlung des Herstellungsverfahrens gemäß Figur 1 ist in Figur 3 skizziert. Gemäß Figur 3A werden die
Halbleiterchips 3 mit den Kontaktstellen 34 auf ein
Befestigungsband 91, das sich an dem Zwischenträger 2
befindet, aufgedrückt. Dabei können die Kontaktstellen 34 teilweise oder vollständig in das Befestigungsband 91 eingedrückt werden.
Anschließend werden eine Vergussschicht 5 und optional eine zwischenliegende weitere Vergussschicht 5a geformt, siehe Figur 3B. Nachfolgend werden das Befestigungsband 91 und der Zwischenträger 2 entfernt, siehe Figur 3C.
Daraufhin wird eine elektrische Isolierschicht 92
aufgebracht, wobei die elektrischen Kontaktstellen 34 bevorzugt frei bleiben, siehe Figur 3D. Wie in Figur 3E gezeigt, wird ganzflächig eine Metallanwachsschicht 93, auch als Metallization Seed Layer bezeichnet, etwa mittels
Sputtern erzeugt. Gemäß Figur 3F wird eine Fotomaske 94 aufgebracht und strukturiert. Nachfolgend geschieht, siehe Figur 3G, das Erzeugen einer Metallisierung 95, insbesondere galvanisch. Gemäß Figur 3H erfolgt dann ein Ätzen der Metallisierung 95 sowie der Metallanwachsschicht 93 zu den elektrischen
Kontaktstrukturen 6. Ein Vereinzeln zu Halbleiterbauteilen ist in Figur 31 gezeigt. Bei dem Verfahren gemäß der Figur 3 ist zumindest eine
Fotomaske 94 aufzubringen, um die Kontaktstrukturen 6 zu erzeugen. Beim Verfahren, wie in Figur 1 illustriert, ist zum Erzeugen der Kontaktstrukturen 6 keine fotolithographische Strukturierung und damit auch keine Fotomaske erforderlich. Hierdurch ist das Verfahren gemäß Figur 1 kosteneffizienter durchführbar .
In Figur 4 ist ein weiteres erfindungsgemäßes
Herstellungsverfahren angegeben. Gemäß Figur 4A werden die Halbleiterchips 3 auf dem Zwischenträger 2 aufgebracht, analog zu den Figuren 1A und IB. Zur Vereinfachung der
Darstellung sind hierbei in Figur 4 die Kontaktstellen 34, die Verbindungsmittel 34 und die Befestigungsstellen 23 nur zusammengefasst gezeichnet.
In Figur 4B ist perspektivisch dargestellt, dass eine Folie 53 für die spätere Vergussschicht 5 bereitgestellt wird. Die Folie 53 weist mehrere Löcher oder Öffnungen 54 auf, die für die Halbleiterchips 3 vorgesehen sind.
Gemäß Figur 4C wird die Folie 53 aus Figur 4B auf den
Zwischenträger 2 aufgebracht, wobei die Halbleiterchips 3 in den Öffnungen 54 platziert werden. Die Folie 53 kann dabei beabstandet zu den Halbleiterchips 3 angeordnet werden.
Optional werden weitere Folien 53a, 53b aufgebracht und übereinander gestapelt. Die oberste Folie 53b ist dabei eine durchgehende Folie, die bevorzugt einen Leuchtstoff oder einen Leuchtstoff und zusätzliche Streupartikel zur
Lichtstreuung umfasst, wie dies auch in allen anderen
Ausführungsbeispielen möglich ist. Dabei ist es möglich, dass die unterste Folie 53 dünner ist als die mittlere Folie 53a. Hinsichtlich der Folien 53, 53a kann im Übrigen dasselbe gelten wie für die Vergussschichten 5, 5a, 5b aus Figur 1.
Anders als dargestellt ist es möglich, dass nur eine einzige Folie verwendet wird, die anstatt durchgehender Öffnungen 54 lediglich Sacklöcher für die Halbleiterchips 3 aufweist.
Im Verfahrensschritt, wie in Figur 5D gezeigt, werden über ein Formpressen die Folien 53, 53a, 53b aufgeschmolzen oder angeschmolzen und/oder durch Druckeinwirkung verformt und miteinander fest verbunden, sodass mittels Formpressen die Vergussschichten 5, 5a, 5b entstehen. Bei diesem Verformen legen sich zumindest die untersten Folien 53, 53a direkt an die Halbleiterchips 3 mit den Kontaktstellen 34 an. Die unterste Folie 53 umformt die Verbindungsmittel 34 und die Befestigungsstellen 23.
Alternativ oder zusätzlich zum Verfahrensschritt der Figur 4D kann ein weiteres Vergussmaterial eingesetzt werden, um die Folien 53, 53a, 53b untereinander und mit den Halbleiterchips 3 dauerhaft zu verbinden. Bevorzugt jedoch ist kein solches zusätzliches Material vorhanden. Die weiteren Verfahrensschritte sind in Figur 4 nicht gezeigt und können in gleicher Weise wie in den Figuren 1F bis 1H durchgeführt werden. In Figur 5A ist gezeigt, dass die Trägeroberseite 20 gekrümmt gestaltet ist. Dabei ist die Trägeroberseite 20 insbesondere nur in Bereichen neben und außerhalb der Befestigungsstellen 23 gekrümmt und kann im Bereich der Befestigungsstellen 23 und zwischen diesen eben verlaufen. Es steigt die
Trägeroberseite 20 in Richtung weg von den
Befestigungsstellen 23 bevorzugt an.
In Figur 5B ist das mit einem solchen Zwischenträger 2 hergestellte Halbleiterbauteil 1 gezeigt, die nicht
dargestellten Zwischenschritte verlaufen bevorzugt gemäß der Figuren IC bis 1H. Die erste Vergussschicht 5 ist gleichmäßig dick, wie auch in Figur IC. Jedoch aufgrund der gebogenen Trägeroberseite 20, siehe Figur 5A, ist die erste
Vergussschicht 5 als konvexer Reflektor geformt. Im Übrigen entspricht das Halbleiterbauteil 1 der Figur 5B dem der Figur 1H.
Beim Ausführungsbeispiel der Figur 5C befindet sich die optionale vierte Vergussschicht 5c an der Bauteilunterseite 11. Somit planarisiert die vierte Vergussschicht 5c die
Bauteilunterseite 11, im Vergleich zu Figur 5B.
Darüber hinaus ist es möglich, dass die diffus reflektierende erste Vergussschicht 5 sich bis zu einer durch die
Chipoberseite 30 definierten Ebene erstreckt und bevorzugt bündig mit der Chipoberseite 30 abschließt. Ein Bereich zwischen der ersten Vergussschicht 5 und dem Halbleiterchip 3 ist bevorzugt vollständig von der transparenten, in Draufsicht damit rahmenförmigen zweiten Vergussschicht 5a ausgefüllt .
Die als Konversionsschicht gestaltete dritte Vergussschicht 5b erstreckt sich in konstanter Dicke über das gesamte
Halbleiterbauteil 1 hinweg und bildet alleine die
Vergussschichtoberseite 52 aus, wie dies auch in allen anderen Ausführungsbeispielen der Fall sein kann. Die erste, die zweite und/oder die dritte Vergussschicht 5, 5b, 5c schließen in seitlicher Richtung bevorzugt bündig miteinander ab, sodass das Halbleiterbauteil 1 einen rechteckigen oder näherungsweise rechteckigen Querschnitt aufweist, unter
Vernachlässigung der elektrischen Kontaktstruktur 6. Die hier beschriebene Erfindung ist nicht durch die
Beschreibung anhand der Ausführungsbeispiele beschränkt.
Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist .
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2015 102 699.6, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird. Bezugs zeichenliste
I optoelektronisches Halbleiterbauteil
II Bauteilunterseite
2 Zwischenträger
20 Trägeroberseite des Zwischenträgers
23 Befestigungsstellen des Zwischenträgers
3 optoelektronischer Halbleiterchip
30 Chipoberseite
31 Substrat
32 Montageseite
33 Halbleiterschichtenfolge
34 elektrische Kontaktstelle
36 Durchkontaktierung
4 Verbindungsmittel
44 Ausnehmung
5 Vergussschicht
53 Folie
54 Öffnung in der Folie
52 Vergussschichtoberseite
55 Vergussschichtunterseite
6 elektrische Kontaktstruktur
7 Antihaftschicht
8 Leuchtstoff
91 Befestigungsband
92 elektrische Isolierschicht
93 Metallanwachsschicht
94 Fotomaske
95 Metallisierung

Claims

Patentansprüche
Verfahren zur Herstellung von optoelektronischen
Halbleiterbauteilen (1) mit den Schritten:
A) Bereitstellen eines Zwischenträgers
(2) mit einer Trägeroberseite (20) mit mehreren Befestigungsstellen (23) ,
B) Bereitstellen von optoelektronischen Halbleiterchips
(3) mit je einer Chipoberseite (30) und einer dieser gegenüberliegenden Montageseite (32), wobei sich elektrische Kontaktstellen (34) der Halbleiterchips (3) je an den Montageseiten (32) befinden,
C) Anbringen von Verbindungsmitteln (4) lokal auf den Kontaktstellen (43) und/oder auf den
Befestigungsstellen (23) ,
D) Befestigen der Kontaktstellen (34) und damit der Halbleiterchips (3) auf den Befestigungsstellen (23) mittels der Verbindungsmittel (4),
E) Erzeugen mindestens einer Vergussschicht (5) an der Trägeroberseite (20), sodass die Halbleiterchips (3) und die Kontaktstellen (34) und die Verbindungsmittel
(4) seitlich ringsum direkt von der Vergussschicht (5) umgeben sind und sich die Vergussschicht (5) wenigstens stellenweise zwischen den Montageseiten (32) und der Trägeroberseite (20) befindet,
F) Ablösen der Halbleiterchips (3) von dem
Zwischenträger (2), sodass die Verbindungsmittel (4) von den Halbleiterchips (3) entfernt werden und an den Kontaktstellen (34) als Negativform zu den
Verbindungsmitteln (4) je Ausnehmungen (44) entstehen, und
G) Erzeugen von elektrischen Kontaktstrukturen (6) an den Kontaktstellen (34) . Verfahren nach dem vorhergehenden Anspruch,
bei dem die im Schritt G) erzeugten Kontaktstrukturen (6) die Ausnehmungen (44) je vollständig ausfüllen und eine den Halbleiterchips (3) abgewandte
Vergussschichtunterseite (55) je zum Teil bedecken, und umfassend einen nachfolgenden Schritt H) , in dem die Vergussschicht
(5) zerteilt wird.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem im Schritt C) die Verbindungsmittel (4) lokal nur auf den Befestigungsstellen (23) aufgebracht werden,
wobei es sich bei den Verbindungsmitteln (4) je um ein thermoplastisches Material handelt, und
wobei im Schritt D) der Zwischenträger (2) eine
Temperatur unterhalb einer Verarbeitungstemperatur des thermoplastischen Materials aufweist und die
Halbleiterchips (3) mit einer Temperatur oberhalb der Verarbeitungstemperatur des thermoplastischen Materials auf die Verbindungsmittel (4) aufgedrückt werden.
Verfahren nach dem vorhergehenden Anspruch,
bei dem im Schritt D) die Halbeiterchips (3) mit einem Bestückungsautomaten auf den Verbindungsmitteln (4) platziert werden, wobei in der Bewegung durch den
Bestückungsautomaten die Halbleiterchips (3) auf eine Temperatur oberhalb einer Schmelztemperatur des
thermoplastischen Materials gebracht werden.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem, in Draufsicht auf die Montageseiten (32) gesehen, die Kontaktstellen (34) einen größeren
Durchmesser aufweisen als die Verbindungsmittel (4) und die fertigen Kontaktstrukturen (6) einen größeren Durchmesser als die Kontaktstellen (34) und die
Verbindungsmittel (4) .
6. Verfahren nach einem der vorhergehenden Ansprüche,
bei dem an der Trägeroberseite (20) stellenweise eine Antihaftschicht (7) angebracht ist,
wobei die Antihaftschicht (7) ein Anhaften der
Verbindungsmittel (4) und/oder der Vergussschicht (5) an dem Zwischenträger (2) verringert oder verhindert.
7. Verfahren nach einem der vorhergehenden Ansprüche,
bei dem der Halbleiterchip (3) ein Leuchtdiodenchip ist,
wobei die Vergussschicht (5) reflektierend für die von dem Halbleiterchip (3) im Betrieb emittierte Strahlung ist und elektrisch isolierend ist, und
wobei die Vergussschicht (5) , zusammen mit den
Kontaktstrukturen (6), eine Bauteilunterseite (11) der fertigen Halbleiterbauteile (1) bildet.
8. Verfahren nach einem der vorhergehenden Ansprüche,
bei dem die Kontaktstrukturen (6) strukturiert und nur lokal aufgebracht werden,
wobei zumindest die Verfahrensschritte C) bis G) frei von fotolithographischen Strukturierungsprozessen sind.
9. Verfahren nach einem der vorhergehenden Ansprüche,
bei dem die Befestigungsstellen (23) durch Podeste gebildet sind, die verbleibenden Bereiche der
Trägeroberseite (20) überragen,
wobei die Verbindungsmittel (4) die Podeste wenigstens in den Schritten D) und E) nur unvollständig bedecken.
10. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Kontaktstellen (6), in Richtung weg von den Halbleiterchips (3) , nach dem Schritt G) bündig mit der Vergussschicht (5) abschließen, mit einer Toleranz von höchstens 2 ym.
11. Verfahren nach einem der vorhergehenden Ansprüche,
bei dem das Ablösen der Halbleiterchips (3) von dem Zwischenträger (2) im Schritt F) durch ein Anschmelzen oder ein Aufschmelzen der Verbindungsmittel (4)
erfolgt .
12. Verfahren nach einem der vorhergehenden Ansprüche,
bei dem im Verfahrensschritt E) mehrere
Vergussschichten erzeugt werden,
wobei die Vergussschicht (5) , die die Kontaktstellen (34) berührt, bis zu höchstens 25 % einer Dicke der Halbleiterchips (3) reicht, in Richtung weg von dem Zwischenträger (2),
wobei auf diese Vergussschicht (5) mindestens zwei weitere Vergussschichten (5a, 5b) aufgebracht werden, von denen eine zumindest einen Leuchtstoff (8) enthält.
13. Verfahren nach dem vorhergehenden Anspruch,
bei dem alle Vergussschichten (5, 5a, 5b, 5c)
unmittelbar nach dem Schritt E) durchgehende,
ununterbrochene Schichten sind,
wobei eine der Vergussschichten (5b) linsenförmige Bereiche aufweist und diese Vergussschicht (5a) von einer Vergussschicht (5c) mit einer ebenen
Vergussschichtoberseite (52) überdeckt wird, sodass die fertigen Halbleiterbauteile (1) kubisch geformt sind. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Vergussschichten (5) oder zumindest eine der Vergussschichten (5) im Schritt E) , nach dem
Schritt D) , zuerst als Folie (53) aufgebracht werden, wobei die Folie (53) oder eine der Folien (53)
vorgefertigte Löcher (54) für die Halbleiterchips (3) aufweist, und
wobei nachfolgend die zumindest eine Folie (53) aufgeschmolzen oder angeschmolzen wird oder ein
weiteres Vergussmaterial eingebracht wird, sodass die zumindest eine Folie (53) und/oder das weitere
Vergussmaterial in direktem Kontakt zu den
Kontaktstellen (34), den Verbindungsmitteln (4) und den Halbleiterchips (3) gelangen.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Trägeroberseite (20) gekrümmt geformt ist, sodass die Vergussschichtunterseite (54) genauso gekrümmt geformt wird,
wobei die Vergussschicht (5) oder zumindest die dem Zwischenträger (2) nächstgelegene Vergussschicht (5) mit einer konstanten Dicke aufgebracht wird, sodass eine der Trägeroberseite (20) abgewandte Seite dieser Vergussschicht (5) die Trägeroberseite (20) formtreu nachformt, in Bereichen in Draufsicht gesehen neben dem Halbleiterchip (3) .
Optoelektronisches Halbleiterbauteil (1) mit
- einem Leuchtdiodenchip (3) , der eine Chipoberseite (30) und eine dieser gegenüberliegende Montageseite (32) aufweist und sich elektrische Kontaktstellen (34) des Leuchtdiodenchips (3) ausschließlich an der
Montageseite (32) befinden, - mindestens einer Vergussschicht (5) , und
- elektrischen Kontaktstrukturen (6) an den
Kontaktstellen (34),
wobei
- der Leuchtdiodenchip (3), die Kontaktstellen (34) und die Kontaktstrukturen (6) seitlich ringsum direkt von der Vergussschicht (5) umgeben sind,
- die Vergussschicht (5) undurchlässig und
reflektierend für eine von dem Leuchtdiodenchip (3) im Betrieb emittierte Strahlung und elektrisch isolierend ist, und
- die Vergussschicht (5) , zusammen mit den
Kontaktstrukturen (6), vollständig eine
Bauteilunterseite (11) des Halbleiterbauteils (1) bildet,
- in Draufsicht auf die Bauteilunterseite (11) gesehen, die Kontaktstrukturen (6) einen größeren Durchmesser als die Kontaktstellen (34) aufweisen, und
- die Kontaktstrukturen (6) sich in Richtung hin zur Montageseite (32) verkleinern, sodass sich stellenweise die Vergussschicht (5) zwischen den Kontaktstrukturen (6) und den Kontaktstellen (34) befindet.
PCT/EP2016/053018 2015-02-25 2016-02-12 Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil WO2016134981A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US15/553,565 US10128424B2 (en) 2015-02-25 2016-02-12 Method for producing optoelectronic semiconductor components and optoelectronic semiconductor component
DE112016000901.1T DE112016000901B4 (de) 2015-02-25 2016-02-12 Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015102699.6 2015-02-25
DE102015102699.6A DE102015102699A1 (de) 2015-02-25 2015-02-25 Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und optoelektronisches Halbleiterbauteil

Publications (1)

Publication Number Publication Date
WO2016134981A1 true WO2016134981A1 (de) 2016-09-01

Family

ID=55349857

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2016/053018 WO2016134981A1 (de) 2015-02-25 2016-02-12 Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil

Country Status (3)

Country Link
US (1) US10128424B2 (de)
DE (2) DE102015102699A1 (de)
WO (1) WO2016134981A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10622523B2 (en) 2015-06-19 2020-04-14 Osram Oled Gmbh Light-emitting diode and method of producing a light-emitting diode
CN111033761A (zh) * 2017-07-17 2020-04-17 欧司朗Oled股份有限公司 用于制造光电子器件的方法及光电子器件
EP3188261B1 (de) * 2015-12-30 2024-04-24 Maven Optronics Co., Ltd. Chipmassgehäuse für eine lichtemittierende vorrichtung und herstellungsverfahren davon

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015101143A1 (de) 2015-01-27 2016-07-28 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102015107588B4 (de) 2015-05-13 2023-08-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung optoelektronischer Bauelemente und oberflächenmontierbares optoelektronisches Bauelement
DE102015107586B4 (de) 2015-05-13 2023-10-26 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung optoelektronischer Bauelemente und oberflächenmontierbares optoelektronisches Bauelement
DE102021103369A1 (de) * 2021-02-12 2022-08-18 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleitervorrichtung und verfahren zu dessen herstellung
DE102021117801A1 (de) 2021-07-09 2023-01-12 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Herstellungsverfahren und optoelektronischer halbleiterchip
DE102021118706A1 (de) 2021-07-20 2023-01-26 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer halbleiterchip und herstellungsverfahren
DE102021128151A1 (de) 2021-10-28 2023-05-04 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum herstellen eines optoelektronischen bauelements und optoelektronisches bauelement

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100171135A1 (en) 2007-04-26 2010-07-08 Karl Engl Optoelectronic Semiconductor Body and Method for Producing the Same
DE102012002605A1 (de) * 2012-02-13 2013-08-14 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
US20140231850A1 (en) * 2013-02-19 2014-08-21 Michael A. Tischler Engineered-phosphor led packages and related methods
WO2015013399A1 (en) * 2013-07-24 2015-01-29 Cooledge Lighting Inc. Light-emitting dies incorporating wavelength-conversion materials and related methods

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7838868B2 (en) * 2005-01-20 2010-11-23 Nanosolar, Inc. Optoelectronic architecture having compound conducting substrate
DE102007030129A1 (de) 2007-06-29 2009-01-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente und optoelektronisches Bauelement
DE102009036621B4 (de) * 2009-08-07 2023-12-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil
US8956922B2 (en) * 2010-09-06 2015-02-17 Heraeus Noblelight Gmbh Coating method for an optoelectronic chip-on-board module
DE102011087886A1 (de) 2011-12-07 2013-06-13 Osram Gmbh Halbleiterleuchte
DE102012216552A1 (de) 2012-09-17 2014-03-20 Osram Gmbh Herstellen einer LED-Leuchtvorrichtung mit Konverterschicht
DE102013207611A1 (de) 2013-04-25 2014-10-30 Osram Gmbh Beleuchtungsvorrichtung mit optoelektronischem Bauelement
DE102015101143A1 (de) 2015-01-27 2016-07-28 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100171135A1 (en) 2007-04-26 2010-07-08 Karl Engl Optoelectronic Semiconductor Body and Method for Producing the Same
DE102012002605A1 (de) * 2012-02-13 2013-08-14 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
US20140231850A1 (en) * 2013-02-19 2014-08-21 Michael A. Tischler Engineered-phosphor led packages and related methods
WO2015013399A1 (en) * 2013-07-24 2015-01-29 Cooledge Lighting Inc. Light-emitting dies incorporating wavelength-conversion materials and related methods

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10622523B2 (en) 2015-06-19 2020-04-14 Osram Oled Gmbh Light-emitting diode and method of producing a light-emitting diode
EP3188261B1 (de) * 2015-12-30 2024-04-24 Maven Optronics Co., Ltd. Chipmassgehäuse für eine lichtemittierende vorrichtung und herstellungsverfahren davon
CN111033761A (zh) * 2017-07-17 2020-04-17 欧司朗Oled股份有限公司 用于制造光电子器件的方法及光电子器件
CN111033761B (zh) * 2017-07-17 2023-07-21 欧司朗Oled股份有限公司 用于制造光电子器件的方法及光电子器件

Also Published As

Publication number Publication date
DE112016000901B4 (de) 2021-10-07
DE112016000901A5 (de) 2017-11-16
US20180248091A1 (en) 2018-08-30
DE102015102699A1 (de) 2016-08-25
US10128424B2 (en) 2018-11-13

Similar Documents

Publication Publication Date Title
DE112016000901B4 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen
EP2462633B1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauelements und optoelektronisches halbleiterbauelement
EP2223337B1 (de) Optoelektronisches bauelement und herstellungsverfahren für ein optoelektronisches bauelement
EP2483937B1 (de) Optoelektronisches bauelement
DE102012002605B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
DE112008004155T5 (de) Verfahren zum Herstellen eines Substrats für eine Baugruppe mit lichtemittierendem Elementsowie Baugruppe mit lichtemittierendem Element unter Verwendung eines derartigen Substrats
EP2018664A1 (de) Elektrisch leitende verbindung mit isolierendem verbindungsmedium
DE102012216738A1 (de) Optoelektronisches bauelement
DE102013202902B4 (de) Verfahren zum Herstellen eines optoelektronischen Bauelements
DE102012113003A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
EP2617071A1 (de) Galvanisch beschichtetes optoelektronisches halbleiterbauteil und verfahren zur herstellung eines optoelektronisches halbleiterbauteils
WO2018065534A1 (de) Herstellung von sensoren
DE102014111106A1 (de) Elektronisches Bauelement, optoelektronisches Bauelement, Bauelementeanordnung und Verfahren zur Herstellung eines elektronisches Bauelements
WO2018206717A1 (de) Abdeckung für ein optoelektronisches bauelement und optoelektronisches bauteil
WO2017009285A1 (de) Bauelement und verfahren zur herstellung von bauelementen
DE102013225552A1 (de) Optoelektronisches Bauelement
DE112018000428T5 (de) Verfahren zum Herstellen eines optoelektronischen Elements
WO2017129698A1 (de) Herstellung eines multichip-bauelements
DE102014105734A1 (de) Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102012110957A1 (de) Optoelektronisches Halbleiterbauelement zur Emission von mischfarbiger Strahlung und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
WO2019115344A1 (de) Lichtemittierendes halbleiterbauteil und verfahren zur herstellung eines licht emittierenden halbleiterbauteils
WO2017162753A1 (de) Herstellung von halbleiterbauelementen, halbleiterbauelement, und anzeigevorrichtung
DE102015115900A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
WO2020127480A1 (de) Laservorrichtung und verfahren zur herstellung einer laservorrichtung
WO2020239852A1 (de) Anordnung mit elektromagnetischer strahlung emittierenden halbleiterbauelementen und deren herstellungsverfahren

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16704010

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15553565

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 112016000901

Country of ref document: DE

REG Reference to national code

Ref country code: DE

Ref legal event code: R225

Ref document number: 112016000901

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16704010

Country of ref document: EP

Kind code of ref document: A1