WO2016129410A1 - 撮像素子、駆動方法、および電子機器 - Google Patents

撮像素子、駆動方法、および電子機器 Download PDF

Info

Publication number
WO2016129410A1
WO2016129410A1 PCT/JP2016/052592 JP2016052592W WO2016129410A1 WO 2016129410 A1 WO2016129410 A1 WO 2016129410A1 JP 2016052592 W JP2016052592 W JP 2016052592W WO 2016129410 A1 WO2016129410 A1 WO 2016129410A1
Authority
WO
WIPO (PCT)
Prior art keywords
charge
charge storage
pixel
photoelectric conversion
conversion unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2016/052592
Other languages
English (en)
French (fr)
Inventor
功 広田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2016574723A priority Critical patent/JP6808495B2/ja
Priority to US15/546,496 priority patent/US10264197B2/en
Publication of WO2016129410A1 publication Critical patent/WO2016129410A1/ja
Anticipated expiration legal-status Critical
Priority to US16/286,385 priority patent/US10674100B2/en
Priority to US16/842,436 priority patent/US11006059B2/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
    • H04N25/583—Control of the dynamic range involving two or more exposures acquired simultaneously with different integration times
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
    • H04N25/585—Control of the dynamic range involving two or more exposures acquired simultaneously with pixels having different sensitivities within the sensor, e.g. fast or slow pixels or pixels having different sizes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/621—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming
    • H04N25/622—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming by controlling anti-blooming drains
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H10F39/8023—Disposition of the elements in pixels, e.g. smaller elements in the centre of the imager compared to larger elements at the periphery
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10F39/186—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors having arrangements for blooming suppression
    • H10F39/1865—Overflow drain structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8057—Optical shielding

Definitions

  • the present disclosure relates to an imaging device, a driving method, and an electronic device, and more particularly, to an imaging device, a driving method, and an electronic device that can capture an image with a higher dynamic range.
  • a solid-state imaging device such as a CCD (Charge Coupled Device) or a CMOS (Complementary Metal Oxide Semiconductor) image sensor is used.
  • a solid-state imaging device has a pixel in which a PD (photodiode) that performs photoelectric conversion and a plurality of transistors are combined, and is based on pixel signals output from a plurality of pixels arranged in a plane. An image is constructed.
  • the pixel signals output from the pixels are AD-converted in parallel by a plurality of AD (Analog to Digital) converters arranged for each column of pixels, for example, and output.
  • AD Analog to Digital
  • Patent Document 1 in a pixel having first and second charge storage units, charges equal to or less than the saturation charge amount of the first charge storage unit are stored in the first charge storage unit, and the first charge is stored.
  • a solid-state imaging device that is driven so that charges exceeding the saturation charge amount of the storage unit are stored in the first and second charge storage units.
  • the HDR ratio can be expanded while improving the SNR (signal-to-noise ratio) by performing three-stage HDR synthesis of low illuminance, medium illuminance, and large illuminance.
  • the present disclosure has been made in view of such a situation, and makes it possible to capture an image with a higher dynamic range.
  • An imaging device includes a photoelectric conversion unit that converts incident light into electric charge by photoelectric conversion and stores the charge, and two or more charge storage units that store charge transferred from the photoelectric conversion unit.
  • the pixel region in which a plurality of pixels are arranged, and the transfer of charges having different exposure times from the photoelectric conversion unit to two or more charge storage units so as to be repeated during a light receiving period of one frame.
  • a driving unit for driving the motor.
  • a driving method includes a photoelectric conversion unit that converts incident light into charges by photoelectric conversion and stores the charge, and two or more charge storage units that store charges transferred from the photoelectric conversion unit.
  • the driving unit supplies charges having different exposure times to two or more charge storage units. The transfer from the photoelectric conversion unit is repeated during the light receiving period of one frame.
  • An electronic device includes a photoelectric conversion unit that converts incident light into electric charge by photoelectric conversion and stores the charge, and two or more charge storage units that store charge transferred from the photoelectric conversion unit.
  • the pixel region in which a plurality of pixels are arranged, and the transfer of charges having different exposure times from the photoelectric conversion unit to two or more charge storage units so as to be repeated during a light receiving period of one frame.
  • an image sensor having a drive unit for driving the image sensor.
  • the transfer of charges having different exposure times from the photoelectric conversion unit to two or more charge storage units is repeated during a light receiving period of one frame.
  • FIG. 1 is a block diagram illustrating a configuration example of an embodiment of an image sensor to which the present technology is applied.
  • the image sensor 1 includes a pixel region 2, a vertical drive circuit 3, a column signal processing circuit 4, a horizontal drive circuit 5, an output circuit 6, and a control circuit 7.
  • the pixel region 2 is a light receiving surface that receives light collected by an optical system (not shown).
  • a plurality of pixels 11 are arranged in a matrix, and each pixel 11 is connected to the vertical drive circuit 3 for each row via a horizontal signal line and via a vertical signal line.
  • Each column is connected to a column signal processing circuit 4.
  • the plurality of pixels 11 each output a pixel signal at a level corresponding to the amount of light received, and an image of the subject imaged in the pixel region 2 is constructed from these pixel signals.
  • the vertical drive circuit 3 sequentially supplies a drive signal for driving (transferring, selecting, resetting, etc.) each pixel 11 for each row of the plurality of pixels 11 arranged in the pixel region 2 via a horizontal signal line. To the pixel 11.
  • the column signal processing circuit 4 performs AD conversion of the pixel signal by performing CDS (Correlated Double Sampling) processing on the pixel signal output from the plurality of pixels 11 through the vertical signal line. At the same time, reset noise is removed.
  • CDS Correlated Double Sampling
  • the horizontal drive circuit 5 sequentially outputs a drive signal for outputting a pixel signal from the column signal processing circuit 4 to the data output signal line for each column of the plurality of pixels 11 arranged in the pixel region 2. To supply.
  • the output circuit 6 amplifies the pixel signal supplied from the column signal processing circuit 4 via the data output signal line at a timing according to the driving signal of the horizontal driving circuit 5 and outputs the amplified pixel signal to the subsequent signal processing circuit.
  • the control circuit 7 controls driving of each block inside the image sensor 1. For example, the control circuit 7 generates a clock signal according to the drive cycle of each block and supplies it to each block.
  • the pixel 11 is configured to include a plurality of charge storage units so that a moving image of an HDR image can be captured. Accumulated in.
  • FIG. 2 shows a circuit diagram of a first configuration example of the pixel 11.
  • the pixel 11 includes a PD 21, charge readout paths 22-1 to 22-3, and an anti-blooming gate 23.
  • the PD 21 is a photoelectric conversion unit that converts incident light into electric charge by photoelectric conversion and accumulates it.
  • the PD 21 has an anode terminal grounded, a cathode terminal connected to a vertical signal line via each of the charge readout paths 22-1 to 22-3, and a drain connected via an anti-blooming gate 23. Yes.
  • the charge read path 22-1 includes a transfer gate 31-1, a charge storage gate 32-1, a read gate 33-1, an FD unit 34-1, a storage capacitor 35-1, an amplification transistor 36-1, and a selection transistor 37-1. And a reset transistor 38-1.
  • the charge readout paths 22-2 and 22-3 are configured in the same manner as the charge readout path 22-1 and will not be described in detail.
  • the gate electrode of the transfer gate 31-1 is connected to the gate electrode of the charge storage gate 32-1, and the transfer gate 31-1 and the charge storage gate 32-1 are connected to the transfer pulse FSG1 / STG1 applied to the gate electrode. And is driven at the same timing. That is, at the timing when the transfer pulse FSG1 / STG1 is turned on, the charge accumulated in the PD 21 is transferred to the charge accumulation gate 32-1 via the transfer gate 31-1, and accumulated in the charge accumulation gate 32-1.
  • the read gate 33-1 is driven according to the read pulse ROG1 applied to the gate electrode, and the charge stored in the charge storage gate 32-1 is read to the FD unit 34-1 at the timing when the read pulse ROG1 is turned on. It is.
  • the FD unit 34-1 is a floating diffusion region having a predetermined storage capacitor 35-1 connected to the gate electrode of the amplification transistor 36-1, and charges transferred through the read gate 33-1 are stored in the storage capacitor 35-1. Temporarily store in -1.
  • the amplifying transistor 36-1 outputs a pixel signal of a level corresponding to the charge accumulated in the storage capacitor 35-1 of the FD unit 34-1 (that is, the potential of the FD unit 34-1) to the selection transistor 37-1.
  • the FD unit 34-1 allows the charge transferred from the PD 21 to the charge storage gate 32-1 according to the charge. It functions as a charge-voltage converter for converting into a level pixel signal.
  • the selection transistor 37-1 is driven according to the selection signal SEL1 supplied from the vertical drive circuit 3.
  • the selection transistor 37-1 is turned on, the pixel signal output from the amplification transistor 36-1 can be output to the vertical signal line. It becomes a state.
  • the reset transistor 38-1 is driven in accordance with the reset signal RG1 supplied from the vertical drive circuit 3.
  • the reset transistor 38-1 is turned on, the charge stored in the storage capacitor 35-1 of the FD unit 34-1 is changed. It is discharged to the drain. As a result, the storage capacitor 35-1 of the FD unit 34-1 is reset.
  • the charge readout path 22-1 is configured, and the pixel signal corresponding to the charge transferred from the PD 21 to the charge accumulation gate 32-1 is read out through the charge readout path 22-1.
  • the pixel signal corresponding to the charge transferred from the PD 21 to the charge storage gate 32-2 is read out in the charge reading path 22-2, and the charge storage gate 32-3 from the PD 21 in the charge reading path 22-3.
  • a pixel signal corresponding to the charge transferred to is read out.
  • the anti-blooming gate 23 is driven according to the discharge pulse ABG applied to the gate electrode, and the shutter control is performed by discharging the charge accumulated in the PD 21 to the drain at the timing when the discharge pulse ABG is turned on. .
  • the potential of the anti-blooming gate 23 is set so that charges overflow from the PD 21 through the anti-blooming gate 23 when very strong light is incident on the PD 21.
  • the pixel 11 configured as described above can read out the electric charge generated in the PD 21 through the electric charge reading paths 22-1 to 22-3 in accordance with the driving of the vertical driving circuit 3 in FIG. Accordingly, the pixel 11 sequentially transfers the charge of the PD 21 to the charge accumulation gate 32-1, the charge accumulation gate 32-2, and the charge accumulation gate 32-3 during one frame of light receiving period, and each has three different exposure times. Charge (pixel signal) can be accumulated. And with such a driving method, the image sensor 1 can acquire pixel signals having different exposure times.
  • the imaging device 1 transfers a charge having a short accumulation time (hereinafter referred to as short accumulation) to the charge accumulation gate 32-1, and a charge having a medium accumulation time (hereinafter referred to as medium accumulation). Is transferred to the charge storage gate 32-2, and the pixel 11 is driven by a driving method in which a charge having a long storage time (hereinafter referred to as long storage) is transferred to the charge storage gate 32-3.
  • the timing for supplying the transfer pulse FSG / STG for transferring charges is set to a period sufficiently shorter than one frame, and the charge accumulation gate 32-1, the charge accumulation gate 32-2, and the charge accumulation gate 32- 3 is performed (hereinafter referred to as “burst distribution driving” as appropriate).
  • the image sensor 1 then reads out the pixel signals corresponding to the charges transferred to the charge storage gate 32-1, the charge storage gate 32-2, and the charge storage gate 32-3 after one frame of storage, and performs HDR synthesis. Done. Thereby, an HDR image having a sufficiently wide dynamic range can be acquired.
  • the exposure ratio of charges transferred to the charge storage gate 32-1, the charge storage gate 32-2, and the charge storage gate 32-3 is set to 1 (60dB): 32 (+ 30dB): 1000 (+ 30dB).
  • the image sensor 1 can acquire an HDR image of 120 dB.
  • the saturation charge amount of the PD 21 and the charge storage gate 32 is mainly 10,000 electrons or less.
  • HDR synthesis is performed from images having a plurality of sensitivity differences, if an image with high illuminance is to be synthesized from a noise level of several electrons, it is synthesized with a high SNR image having a low saturation signal on the low illuminance side.
  • the SNR difference becomes too wide at the part, causing image corruption.
  • a signal on the high illuminance side cannot be used for HDR synthesis unless it is a signal having a certain SNR or more.
  • the visually acceptable level is about 20 dB
  • FIG. 3 shows a planar configuration example of the pixel 11 shown in FIG.
  • charge readout paths 22-1 to 22-3 are formed so as to be connected to the three sides of the PD 21 formed in a substantially square shape, and the pixel 11 is connected to the remaining one side.
  • a blooming gate 23 is formed.
  • a transfer gate 31-1, a charge storage gate 32-1, a readout gate 33-1 and a reset transistor 38-1 are arranged in this order from the PD 21 side.
  • the charge readout paths 22-2 and 22-3 are configured in the same manner as the charge readout path 22-1 and will not be described in detail.
  • the amplification transistor 36 and the selection transistor 37 are not shown.
  • the transfer gate 31-1 and the charge storage gate 32-1 are configured to have a common gate electrode 41-1, and the gate electrode 41-1 is disposed adjacent to the PD 21.
  • a through electrode 44-1 connected to the FD portion 34 is disposed between the gate electrode 42-1 constituting the read gate 33-1 and the gate electrode 43-1 constituting the reset transistor 38-1.
  • a through electrode 45-1 connected to the drain of the reset transistor 38-1 is arranged on the opposite side of the through electrode 44-1 with respect to the gate electrode 43-1.
  • a gate electrode 51-1 is disposed adjacent to the PD 21, and a through electrode 52 connected to the drain is disposed on the opposite side of the PD 21 with respect to the gate electrode 51-1.
  • a light shielding film 61 is formed on the light receiving surface side of the pixel 11 so as to shield the charge readout paths 22-1 to 22-3 and the anti-blooming gate 23.
  • the light shielding film 61 transmits light to the PD 21. Is formed.
  • the pixel 11 is configured such that the charge readout paths 22-1 to 22-3 are arranged in three directions (3 tap structure) and the anti-blooming gate 23 is arranged in the remaining one direction. With such a configuration, as described above, the pixel 11 can read out charges having different exposure times through the charge reading paths 22-1 to 22-3.
  • the pixel 11 includes charge storage gates 32-1 to 32-3 having a buried channel type structure with a gate electrode as a charge storage portion for storing the charges transferred from the PD 21.
  • the pixel 11 can employ charge storage portions having various structures such as a floating diffusion type and a buried channel type with a virtual gate. In this case, the capacities of those charge storage units can be set according to the dynamic range ratio and SNR.
  • the pixel 11 may have a structure without the anti-blooming gate 23 because the dynamic range can be increased. Furthermore, it is possible to adopt an FD sharing structure that has been widely used in recent years for miniaturization, and it is possible to share circuits after the FD section 34.
  • the FD unit 34-1, the FD unit 34-2, and the FD unit 34-3 are connected to each other, and the reset transistor 38, the amplification transistor 36, and the selection transistor 37 that are provided one by one are connected to the charge readout path.
  • a structure shared by 22-1 to 22-3 can be adopted.
  • the exposure time per frame is 16.7 ms. Then, after the image pickup for one frame is completed, the image pickup device 1 sequentially performs rolling shutter reading for each row.
  • charges are transferred from the PD 21 in the order of long accumulation transfer to the charge accumulation gate 32-3, short accumulation transfer to the charge accumulation gate 32-1, and intermediate accumulation transfer to the charge accumulation gate 32-2. Is done.
  • the charge exposure time per transfer of charges that is performed a plurality of times for the charge storage gate 32-3, the charge storage gate 32-1, and the charge storage gate 32-2 is 1 It is set to be sufficiently shorter than the frame, and transfer of long accumulation, short accumulation, and intermediate accumulation is repeatedly performed in one frame.
  • the exposure time of long accumulation, short accumulation, and intermediate accumulation transferred to the charge accumulation gate 32-3, the charge accumulation gate 32-1, and the charge accumulation gate 32-2, respectively, is the charge accumulation gate 32-3.
  • the charge storage gate 32-1 and the charge storage gate 32-2 are substantially the same.
  • the discharge pulse ABG is turned on, and the long accumulation exposure is started from the timing when the charge accumulated in the PD 21 is discharged through the anti-blooming gate 23.
  • the transfer pulse FSG3 is turned on, and the long accumulation is transferred from the PD 21 to the charge accumulation gate 32-3 and accumulated.
  • the discharge pulse ABG is turned on to start exposure for short accumulation.
  • the transfer pulse FSG1 is turned on, and short accumulation is transferred from the PD 21 to the charge accumulation gate 32-1 and accumulated.
  • the discharge pulse ABG is turned on to start the intermediate storage exposure.
  • the transfer pulse FSG2 is turned on, and the intermediate storage is transferred from the PD 21 to the charge storage gate 32-2, and stored. Is done.
  • FIG. 4 shows an example in which imaging is performed with a sensitivity of 1/2 with respect to the maximum sensitivity of the pixel 11.
  • the long accumulation exposure time (time from time t1 to time t2) is a period from the timing when the transfer pulse FSG2 is turned on immediately before time t1 to the timing when the transfer pulse FSG3 is turned on at time t2. Is determined by setting time t1 to.
  • the long accumulation exposure time is set to the maximum (maximum sensitivity)
  • the long accumulation exposure may be started by setting time t1 at the same time as the transfer pulse FSG2 is turned on immediately before, as shown in FIG.
  • time t1 is set at a timing at which the period becomes 1/2.
  • all the discharge driving of the discharge pulse ABG may be turned off.
  • the short accumulation exposure time (time from time t3 to time t4) is set to time t3 at a timing at which the period from time t2 to time t4 is halved.
  • the exposure time (time from time t5 to time t6) of the intermediate storage is set to time t5 at a timing at which the period from time t4 to time t6 is halved.
  • the synchronous circuit design can be facilitated by setting the transfer pulses FSG1 to FSG3 and the discharge pulse ABG to be synchronized with one line of the rolling shutter readout.
  • the image sensor 1 can generate three images with different exposure times and perform HDR synthesis only by controlling the timing of transferring charges in the pixels 11. At this time, for example, the imaging device 1 can perform the synthesis even when the short-charged charge is small, and can improve the SNR at the stage of performing the HDR synthesis. Thereby, the image sensor 1 can acquire an HDR image with less noise.
  • the imaging device 1 is configured to include two or more charge accumulation gates 32-1 to 32-3 in the configuration example of FIG. 2 for one PD 21, and performs burst distribution driving. By doing so, the exposure time ratio of the HDR image is controlled. Thus, by distributing the transfer of charges to the charge accumulation gates 32-1 to 32-3 in a time-sharing manner, the image sensor 1 can reliably capture an image with a high dynamic range.
  • the imaging device 1 Since the imaging device 1 has a structure using one PD 21, sensitivity loss can be suppressed, SNR at low illuminance can be improved, and a high dynamic range can be achieved at the same time. An image can be taken.
  • FIG. 5 shows a circuit diagram of the pixel 11A as the second configuration example
  • FIG. 6 shows a planar configuration example of the pixel 11A.
  • the pixel 11A includes a PD 21, charge readout paths 22-1A and 22-2A, and an anti-blooming gate 23.
  • the PD 21, the charge readout path 22-1A, and the anti-blooming gate 23 are configured in the same manner as the pixel 11 in FIG. 2, and a detailed description thereof is omitted.
  • the pixel 11 in FIG. 2 includes three charge readout paths 22-1 to 22-3, whereas the pixel 11A includes two charge readout paths 22-1A and 22-2A.
  • the configuration of the path 22-2A is different from that of the pixel 11 in FIG.
  • the charge readout path 22-2A includes a transfer gate 31-2, a capacitor 71, a readout gate 33-2, an FD unit 34-2, a storage capacitor 35-2, an amplification transistor 36-2, a selection transistor 37-2, and a reset transistor. 38-2.
  • the charge readout path 22-2A is connected via the through electrode 46-2 via the diffusion junction instead of the charge accumulation gate 32-2 as compared with the charge readout path 22-2 of FIG. It is different in that it is provided with a capacitor 71 to be configured.
  • the charge of the PD 21 is transferred to the capacitor 71 via the transfer gate 31-2 and stored. That is, the pixel 11A employs a capacitor-type charge storage unit instead of a buried channel-type charge storage unit as a charge storage unit in the charge readout path 22-2A.
  • the pixel 11A can make the storage capacity of the capacitor 71 in the charge readout path 22-2A larger than the charge storage gate 32-2 in the charge readout path 22-2 in FIG. Therefore, in the pixel 11A, by transferring the long accumulation to the charge accumulation gate 32-1, it is possible to realize a high SNR from a low illuminance. Furthermore, in the pixel 11A, by transferring the short accumulation to the capacitor 71, it is possible to prevent the electric charge from overflowing even for a high-luminance subject such as the sun. That is, the pixel 11A is designed such that the capacitor 71 and the charge storage gate 32-2 have different charge storage capacities, and the long storage is transferred to the charge storage gate 32-2, which has a small charge storage capacity. The short accumulation is transferred to the capacitor 71 having a large capacity.
  • the difference between the storage times is set to 1: 1000 (+ 60dB).
  • the imaging device 1 including such a pixel 11A captures an HDR image having a sufficient dynamic range even if the imaging device 1 includes two charge readout paths 22-1A and 22-2A (2tap structure). Can do. Furthermore, the pixel 11A has a simple configuration as compared with the pixel 11, and the imaging element 1 including the pixel 11A has a structure advantageous for miniaturization, for example.
  • a charge storage unit having various structures such as a floating diffusion type and a buried channel type with a virtual gate can be adopted.
  • the capacities of those charge storage units can be set to different capacities depending on the dynamic range ratio and SNR.
  • charges are transferred from the PD 21 in the order of long accumulation transfer to the charge accumulation gate 32-1 and short accumulation transfer to the capacitor 71. Then, the charge exposure time per charge transfer performed a plurality of times on the charge storage gate 32-1 and the capacitor 71 is set to be sufficiently shorter than one frame, so that long storage and short storage transfer can be performed. Repeatedly in one frame.
  • the discharge pulse ABG is turned on, and the long accumulation exposure is started from the timing when the charge accumulated in the PD 21 is discharged through the anti-blooming gate 23.
  • the transfer pulse FSG1 is turned on, and the long accumulation is transferred from the PD 21 to the charge accumulation gate 32-1.
  • the discharge pulse ABG is turned on to start exposure for short accumulation
  • the transfer pulse FSG2 is turned on, and the short accumulation is transferred from the PD 21 to the capacitor 71.
  • the transfer of long storage and short storage from time t1 to time t4 is repeated repeatedly during one frame in the same manner.
  • the image sensor 1 can acquire a +40 dB HDR image.
  • FIG. 7 shows an example in which imaging is performed with a sensitivity of 1/2 with respect to the maximum sensitivity of the pixel 11A, as in FIG. Also, the synchronous circuit design can be facilitated by setting the transfer pulses FSG1 to FSG3 and the discharge pulse ABG to be synchronized with one line of the rolling shutter readout.
  • the image sensor 1 can achieve both high SNR and high luminance resistance at low illuminance. Furthermore, for example, a pulsed light source such as an LED light source can be imaged on the short accumulation side by burst distribution driving in which exposure for a time sufficiently shorter than one frame is repeated. Further, lower power consumption can be achieved.
  • FIG. 8 shows a circuit diagram of a pixel 11B as a third configuration example
  • FIG. 9 shows a planar configuration example of the pixel 11B.
  • the pixel 11B includes a PD 21, a charge readout path 22-1B, a charge readout path 22-2B, and an anti-blooming gate 23.
  • the PD 21 and the anti-blooming gate 23 are configured in the same manner as the pixel 11 in FIG. 2, and detailed description thereof is omitted.
  • the charge readout path 22-2B is configured in the same manner as the charge readout path 22-2A in FIG.
  • the structure of the charge readout path 22-1B is different from that of the charge readout path 22-1A in FIG.
  • the charge readout path 22-1B includes a transfer gate 31-1, a light shielding HAD (HoleHAccumulation Diode) 72, a readout gate 33-1, an FD unit 34-1, a storage capacitor 35-1, an amplification transistor 36-1, and a selection transistor 37. -1 and a reset transistor 38-1.
  • the charge readout path 22-1B is configured to include a light-shielding HAD 72 that is low noise, instead of the charge accumulation gate 32-1, as compared with the charge readout path 22-1A of FIG. It is different.
  • the charge of the PD 21 is transferred to the shading HAD 72 via the transfer gate 31-1, and stored. That is, the pixel 11B has a configuration in which a light-shielded HAD type photodiode structure is used as a charge accumulation unit in the charge readout path 22-1B, instead of a buried channel type charge accumulation unit. Note that the difference in structure between the light shielding HAD 72 and the PD 21 is that the light shielding HAD 72 is shielded by the light shielding film 61B, whereas the PD 21 is not shielded from light. Therefore, the light shielding HAD 72 used as the charge storage unit is the same as the PD 21. SNR can be realized.
  • the pixel 11B by transferring the long accumulation to the shading HAD 72, it is possible to realize a high SNR from a low illuminance. Furthermore, in the pixel 11B, by transferring the short accumulation to the capacitor 71, similarly to the pixel 11A, it is possible to prevent the charge from overflowing even in a high-luminance subject such as the sun.
  • the image pickup device 1 including the pixel 11B can be driven by the same driving method as the image pickup device 1 including the pixel 11A as described with reference to FIG. 7, and has a high SNR and high luminance resistance at low illuminance. Can be compatible.
  • the image pickup device 1 including the pixel 11B is sufficient even if the image pickup device 1 including the pixel 11A has a structure (two tap structure) including the two charge readout paths 22-1B and 22-2B. An HDR image having a dynamic range can be taken. Furthermore, the pixel 11B has a simple configuration as compared with the pixel 11, and the imaging device 1 including the pixel 11B has a structure advantageous for miniaturization, for example.
  • FIG. 10 shows a circuit diagram of a pixel 11C as a fourth configuration example
  • FIG. 11 shows a planar configuration example of the pixel 11C.
  • the pixel 11C includes a PD 21, a charge readout path 22-1C, and a charge readout path 22-2C.
  • the pixel 11C is configured so that the anti-blooming gate 23 is not provided and the charge reading path 22-1C and the charge reading path 22-2C share a part as compared with the pixel 11A of FIG. Is different.
  • the anti-blooming gate is designed so that the ratio (HDR ratio) between the charge storage gate 32-1 and the capacitor 71 is such that the charge does not overflow even in a high-luminance subject such as the sun. 23 can be dispensed with. Therefore, the pixel 11C is configured not to be provided with the anti-blooming gate 23.
  • the bias of the transfer gate 31-1 is set so that the charge overflows first on the charge reading path 22-1C side. That is, the potential is set so that the charge overflowing from the PD 21 is discharged to the charge storage gate 32-1 having a charge storage capacity smaller than that of the capacitor 71.
  • the charge overflows from the PD 21 an image can be formed using only the charge read from the charge reading path 22-2C.
  • the FD section 34, the storage capacitor 35, the amplification transistor 36, the selection transistor 37, and the reset transistor 38 are configured to be shared by the charge readout path 22-1C and the charge readout path 22-2C. .
  • the respective charges are controlled to be read out as pixel signals at different timings.
  • it is simply realized by adding the readout gate 33-2 to the conventional global shutter pixel. be able to.
  • the pixel 11C may have a configuration in which the capacitor 71 is arranged in the region of the alternate long and short dash line shown in FIG. That is, in the pixel 11C, the arrangement location of the capacitor 71 is overlapped with the gate electrode 41-1 of the transfer gate 31-1 and the charge storage gate 32-1, so that the planar layout can be effectively used, and the capacitor A capacity of 71 can be secured.
  • the pixel 11 ⁇ / b> C configured in this way has a simple configuration as compared with the pixel 11, the pixels 11 ⁇ / b> A and 11 ⁇ / b> B, and can be further miniaturized. This is a very advantageous structure.
  • a charge storage unit having various structures such as a floating diffusion type and a buried channel type with a virtual gate can be adopted.
  • the capacities of those charge storage units can be set to different capacities depending on the dynamic range ratio and SNR.
  • FIG. 12 shows a driving method when the pixel 11C includes the anti-blooming gate 23 and shutter control is performed.
  • charges are transferred from the PD 21 in the order of long accumulation transfer to the charge accumulation gate 32-1 and short accumulation transfer to the capacitor 71. Then, the charge exposure time per charge transfer performed a plurality of times on the charge storage gate 32-1 and the capacitor 71 is set to be sufficiently shorter than one frame, so that long storage and short storage transfer can be performed. Repeatedly in one frame.
  • the discharge pulse ABG is turned on, and the long accumulation exposure is started from the timing when the charge accumulated in the PD 21 is discharged through the anti-blooming gate 23.
  • the transfer pulse FSG1 is turned on, and the long accumulation is transferred from the PD 21 to the charge accumulation gate 32-1.
  • the discharge pulse ABG is turned on to start exposure for short accumulation
  • the transfer pulse FSG2 is turned on, and the short accumulation is transferred from the PD 21 to the capacitor 71.
  • the transfer of long storage and short storage from time t1 to time t4 is repeated repeatedly during one frame in the same manner.
  • the image sensor 1 can acquire a +40 dB HDR image.
  • FIG. 12 shows an example in which imaging is performed with a sensitivity of 1/2 with respect to the maximum sensitivity of the pixel 11A, as in FIG.
  • the transfer pulses FSG1 and FSG2 and the discharge pulse ABG so as to be synchronized with one line of the rolling shutter reading, the synchronous circuit design can be facilitated.
  • the discharge pulse ABG shown in FIG. 12 is not used for driving, and the maximum sensitivity state is always obtained.
  • the image sensor 1 can achieve both high SNR and high luminance resistance at low illuminance.
  • a pulsed light source such as an LED light source can be imaged on the short accumulation side by burst distribution driving in which exposure for a time sufficiently shorter than one frame is repeated.
  • FIG. 13 shows a circuit diagram of the pixel 11D as the fifth configuration example
  • FIG. 14 shows a planar configuration example of the pixel 11D.
  • the pixel 11D includes a PD 21, a charge readout path 22-1D, and a charge readout path 22-2D. Further, the charge readout path 22-2D is configured in the same manner as the charge readout path 22-2C in FIG.
  • the structure of the charge readout path 22-1D is different from that of the charge readout path 22-1C in FIG.
  • the charge readout path 22-1D includes a transfer gate 31-1, a light shielding HAD 72, a readout gate 33-1, an FD unit 34-1, a storage capacitor 35-1, an amplification transistor 36-1, a selection transistor 37-1, and a reset transistor. 38-1.
  • the charge readout path 22-1D is different from the charge readout path 22-1C in FIG. 10 in that the light readout HAD 72 is configured instead of the charge accumulation gate 32-1. ing.
  • the charge of the PD 21 is transferred to the light shielding HAD 72 via the transfer gate 31-1, and stored. That is, the pixel 11D employs a light-shielded HAD type photodiode structure instead of a buried channel type charge accumulation unit as a charge accumulation unit in the charge readout path 22-1D.
  • the pixel 11D by transferring the long accumulation to the light shielding HAD 72, it is possible to realize a high SNR from a low illuminance. Furthermore, in the pixel 11D, by transferring the short accumulation to the capacitor 71, similarly to the pixel 11C, it is possible to prevent the charge from overflowing even in a high-luminance subject such as the sun.
  • the image pickup device 1 including the pixel 11D can be driven by the same driving method as the image pickup device 1 including the pixel 11C as described with reference to FIG. 12, and has a high SNR and low luminance resistance at low illuminance. Can be compatible.
  • the image pickup device 1 including the pixel 11D is sufficient even if the image pickup device 1 including the pixel 11C has a structure (two tap structure) including the two charge readout paths 22-1D and 22-2D. An HDR image having a dynamic range can be taken. Furthermore, the imaging device 1 including the pixel 11D has a structure that is very advantageous for miniaturization, for example, in the same manner as the imaging device 1 including the pixel 11C.
  • the pixel 11D may have a configuration in which the capacitor 71 is disposed in the region of the alternate long and short dash line shown in FIG. As a result, the pixel 11D can ensure the capacitance of the capacitor 71 in the same manner as the pixel 11C shown in FIG. Note that the pixel 11C and the pixel 11D can be configured such that a plurality of adjacent pixels share the structure after the FD portion 34.
  • the imaging device 1 is irradiated with light from the front side that irradiates light from the front side where a wiring layer or the like is laminated on the semiconductor substrate on which the PD 21 is formed, and from the back side that faces away from the front side.
  • FIG. 15 shows a configuration example of the pixel 11E of the front-illuminated imaging device 1
  • FIGS. 16 and 17 show configuration examples of the pixel 11F and the pixel 11G of the back-illuminated imaging device 1, respectively.
  • the pixels 11E to 11G shown in FIGS. 15 to 17 have a structure (3-tap structure) in which charge storage portions are arranged in three directions with respect to the PD 21, like the pixel 11 shown in FIG.
  • FIG. 15 shows a schematic perspective view of the configuration of the pixel 11E provided in the surface irradiation type imaging device 1.
  • An on-chip lens 81 is provided for each pixel 11E, and light incident through the on-chip lens 81 passes through the opening of the light shielding film 61 laminated on the wiring layer side of the semiconductor substrate on which the PD 21 is provided. The PD 21 is irradiated.
  • charge storage units 82-1 to 82-3 are provided in three directions with respect to the PD 21, and a reset drain 83 is provided in the remaining one direction.
  • the charge accumulating units 82-1 to 82-3 correspond to, for example, the charge accumulating gates 32-1 to 32-3 (see FIG. 2) and are charged from the PD 21 by the driving method described with reference to FIG. Charges are transferred to the storage units 82-1 to 82-3.
  • the reset drain 83 is used to discharge the charge of the PD 21 via the anti-blooming gate 23 (see FIG. 2).
  • the pixel 11E when the pixel 11E is configured to provide the capacitor 71 (see FIG. 5) instead of the charge storage portion 82-1, the gap between the light shielding film 61 and the semiconductor substrate on which the PD 21 is formed.
  • the capacitor 71 is disposed in the wiring layer.
  • the PD 21 and the charge storage units 82-1 to 82-3 are arranged on the same plane.
  • FIG. 16 shows a schematic perspective view of the configuration of the pixel 11F provided in the back-illuminated image sensor 1.
  • An on-chip lens 81 is provided for each pixel 11F, and light incident through the on-chip lens 81 is applied to the PD 21.
  • a light shielding film 61 is laminated on the surface side of the PD 21 (the side facing downward in FIG. 16), and the charge storage units 82-1 to 82-3 and the reset drain 83 are shielded from light by the light shielding film 61.
  • the charge storage units 82-1 to 82-3 and the reset drain 83 are arranged on the front surface side of the semiconductor substrate on which the PD 21 is provided on the back surface so as to overlap the PD 21 in plan view.
  • the PD 21 and the charge storage units 82-1 to 82-3 are not arranged on the same plane.
  • the area 82 to 82-3 can be designed to be larger than that of the pixel 11E in FIG.
  • the size of the pixel 11F can be reduced as a whole. That is, since many portions on the back side can be used for the arrangement of the charge storage portions 82-1 to 82-3, the pixel 11F can be miniaturized. Furthermore, since the aperture ratio of the PD 21 can be increased without being affected by the charge storage units 82-1 to 82-3, the light receiving sensitivity can be improved.
  • FIG. 17 shows a schematic perspective view of the configuration of the pixel 11G provided in the back-illuminated imaging device 1.
  • the pixel 11G is obtained by adding a capacitor 71 to the structure of the pixel 11F in FIG.
  • the capacitor 71 can be disposed only below the light shielding film 61 (that is, cannot be disposed in the opening). There was a restriction that the capacity was reduced.
  • the pixel 11G there is no such restriction, and the entire area of the pixel 11G can be used for the capacitor 71. Therefore, in the pixel 11G, it is possible to increase the area and capacity of the capacitor 71 without affecting the light receiving sensitivity of the PD 21.
  • the exposure times for short accumulation, medium accumulation, and long accumulation are repeated substantially the same over the light receiving period of one frame.
  • the image pickup device 1 can be driven so that the exposure time of long accumulation, intermediate accumulation, and short accumulation becomes longer as the light exposure period of one frame comes later.
  • FIG. 18 shows a first modification of the driving method.
  • FIG. 18 exemplifies a long accumulation exposure time, and the exposure time is logarithmically increased as it comes later in the light receiving period of one frame.
  • FIG. 19 shows a driving method without the anti-blooming gate 23 as a second modification of the driving method.
  • FIG. 19 exemplifies a long accumulation exposure time, and the exposure time is logarithmically increased as it comes later in the light receiving period of one frame.
  • the imaging device 1 even if the cycle for repeating the exposure time is not substantially the same, if the exposure ratio after accumulation is constant among short accumulation, intermediate accumulation, and long accumulation, HDR synthesis can be performed. it can. Even if the exposure ratio after accumulation and accumulation is irregular, the effect on the HDR image that is finally obtained can be reduced by performing HDR synthesis with the ratio corrected. For example, a better HDR image can be obtained if other effects more effective than the influence can be obtained.
  • the imaging device 1 can employ a driving method (hereinafter referred to as nonlinear burst driving as appropriate) in which the exposure ratio is constant and the interval is logarithmically extended.
  • non-linear burst driving with a storage time distribution that is logarithmically distributed in the time axis direction is compared to a conventional electronic shutter that cannot achieve both smoothness and crispness that only exposes the last moment of one frame. It is effective to adopt.
  • exposure control close to the logarithmic response characteristic of the human eye is performed, so that an electronic shutter that achieves both smoothness and a crisp feeling without moving object blur can be realized. That is, by using a non-linear burst distribution drive, the same logarithmic sensitivity characteristic as the response characteristic of the human eye can be realized, and a moving image that can be smoothly reproduced (reproduced smoothly and smoothly) with respect to a moving subject is captured. be able to.
  • the imaging device 1 including the pixel 11 of each embodiment as described above is, for example, an imaging system such as a digital still camera or a digital video camera, a mobile phone having an imaging function, or other having an imaging function.
  • the present invention can be applied to various electronic devices such as these devices.
  • FIG. 20 is a block diagram illustrating a configuration example of an imaging device mounted on an electronic device.
  • the imaging device 101 includes an optical system 102, an imaging element 103, a signal processing circuit 104, a monitor 105, and a memory 106, and can capture still images and moving images.
  • the optical system 102 includes one or more lenses, guides image light (incident light) from a subject to the image sensor 103, and forms an image on a light receiving surface (sensor unit) of the image sensor 103.
  • the image sensor 103 As the image sensor 103, the image sensor 1 including the pixel 11 of each embodiment described above is applied. In the image sensor 103, electrons are accumulated for a certain period according to an image formed on the light receiving surface via the optical system 102. Then, a signal corresponding to the electrons accumulated in the image sensor 103 is supplied to the signal processing circuit 104.
  • the signal processing circuit 104 performs various signal processing on the pixel signal output from the image sensor 103.
  • An image (image data) obtained by performing signal processing by the signal processing circuit 104 is supplied to the monitor 105 and displayed, or supplied to the memory 106 and stored (recorded).
  • the imaging apparatus 101 configured as described above, it is possible to capture a higher quality HDR image by applying the imaging element 1 including the pixel 11 of each embodiment described above.
  • this technique can also take the following structures.
  • (1) A pixel region in which a plurality of pixels each having a photoelectric conversion unit that converts incident light into electric charge by photoelectric conversion and stores the charge, and two or more charge storage units that store charge transferred from the photoelectric conversion unit;
  • An image pickup device comprising: a drive unit that drives the pixels so as to repeat transfer of charges of different exposure times from the photoelectric conversion unit to two or more charge storage units during a light receiving period of one frame.
  • the long-time exposure charge is transferred to the charge storage unit having the smaller charge storage capacity, and the short-time exposure charge is transferred to the charge storage unit having the larger charge storage capacity.
  • the image sensor according to (1) or (2) wherein the image sensor is transferred.
  • a potential is set such that charges overflowing from the photoelectric conversion unit are discharged to the charge storage unit having a smaller charge storage capacity during the exposure period of the pixel.
  • the driving unit performs driving so that an exposure time of charges transferred to each of the two or more charge storage units is substantially the same for each of the charge storage units during the light receiving period of one frame.
  • the imaging device according to any one of 1) to (8).
  • the driving unit performs driving so that the exposure time of the charges transferred to each of the two or more charge storage units is substantially the same over the light receiving period of one frame.
  • (1) to (9) The imaging device according to any one of the above.
  • the driving unit drives the exposure unit so that an exposure time of a charge transferred to each of the two or more charge storage units becomes longer as the time after the light receiving period of one frame is increased.
  • the imaging device according to any one of the above.
  • the drive unit repeats, during a light receiving period of one frame, transferring charges of different exposure times from the photoelectric conversion unit to two or more charge storage units.
  • Electronic equipment provided.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

　本開示は、より高ダイナミックレンジな画像を撮像することができるようにする撮像素子、駆動方法、および電子機器に関する。 撮像素子は、入射した光を光電変換により電荷に変換して蓄積する光電変換部、および光電変換部から転送される電荷を蓄積する２つ以上の電荷蓄積部を有する画素が複数配置されてなる画素領域と、画素を駆動する駆動部とを備える。そして、駆動部は、それぞれ異なる露光時間の電荷を、２つ以上の電荷蓄積部に光電変換部から転送することを、１フレームの受光期間中に繰り返すように画素を駆動する。本技術は、例えば、ＨＤＲ画像を撮像可能な撮像素子に適用できる。

Description

撮像素子、駆動方法、および電子機器
　本開示は、撮像素子、駆動方法、および電子機器に関し、特に、より高ダイナミックレンジな画像を撮像することができるようにした撮像素子、駆動方法、および電子機器に関する。
　従来、デジタルスチルカメラやデジタルビデオカメラなどの撮像機能を備えた電子機器においては、例えば、CCD（Charge Coupled Device）やCMOS（Complementary Metal Oxide Semiconductor）イメージセンサなどの固体撮像素子が使用されている。固体撮像素子は、光電変換を行うＰＤ（photodiode：フォトダイオード）と複数のトランジスタとが組み合わされた画素を有しており、平面的に配置された複数の画素から出力される画素信号に基づいて画像が構築される。また、画素から出力される画素信号は、例えば、画素の列ごとに配置された複数のＡＤ（Analog to Digital）変換器によって並列的にＡＤ変換されて出力される。
　また、近年、複数の異なる露光時間で撮像された信号を組み合わせる撮像手法により、ダイナミックレンジを拡げたＨＤＲ（High Dynamic Range：ハイダイナミックレンジ）画像を撮像する様々な技術が提案されている。
　例えば、特許文献１には、第１および第２の電荷蓄積部を有する画素において、第１の電荷蓄積部の飽和電荷量以下の電荷は第１の電荷蓄積部に蓄積し、第１の電荷蓄積部の飽和電荷量を超える電荷は第１および第２の電荷蓄積部に蓄積するように駆動を行う固体撮像素子が開示されている。これにより、低照度、中照度、および大照度の３段階のＨＤＲ合成を行って、ＳＮＲ（signal-to-noise ratio）を改善しながらＨＤＲ比を拡大することができる。
特許第５５２１６８２号
　しかしながら、特許文献１に開示されている構成では、電荷蓄積部の設置面積に限りがある場合、電荷蓄積部に蓄積可能な総容量を増加させることができないため、単に、電荷蓄積部を２つに分けて構成しただけとなっていた。そのため、１つの電荷蓄積部当りのダイナミックレンジの拡大率が低下することになる結果、ダイナミックレンジの拡大比を改善することができず、より高ダイナミックレンジな画像を撮像することは困難であった。
　本開示は、このような状況に鑑みてなされたものであり、より高ダイナミックレンジな画像を撮像することができるようにするものである。
　本開示の一側面の撮像素子は、入射した光を光電変換により電荷に変換して蓄積する光電変換部、および前記光電変換部から転送される電荷を蓄積する２つ以上の電荷蓄積部を有する画素が複数配置されてなる画素領域と、それぞれ異なる露光時間の電荷を、２つ以上の前記電荷蓄積部に前記光電変換部から転送することを、１フレームの受光期間中に繰り返すように前記画素を駆動する駆動部とを備える。
　本開示の一側面の駆動方法は、入射した光を光電変換により電荷に変換して蓄積する光電変換部、および前記光電変換部から転送される電荷を蓄積する２つ以上の電荷蓄積部を有する画素が複数配置されてなる画素領域と、前記画素を駆動する駆動部とを備える撮像素子の駆動方法において、前記駆動部は、それぞれ異なる露光時間の電荷を、２つ以上の前記電荷蓄積部に前記光電変換部から転送することを、１フレームの受光期間中に繰り返す。
　本開示の一側面の電子機器は、入射した光を光電変換により電荷に変換して蓄積する光電変換部、および前記光電変換部から転送される電荷を蓄積する２つ以上の電荷蓄積部を有する画素が複数配置されてなる画素領域と、それぞれ異なる露光時間の電荷を、２つ以上の前記電荷蓄積部に前記光電変換部から転送することを、１フレームの受光期間中に繰り返すように前記画素を駆動する駆動部とを有する撮像素子を備える。
　本開示の一側面においては、それぞれ異なる露光時間の電荷を、２つ以上の電荷蓄積部に光電変換部から転送することが、１フレームの受光期間中に繰り返される。
　本開示の一側面によれば、より高ダイナミックレンジな画像を撮像することができる。
本技術を適用した撮像素子の一実施の形態の構成例を示すブロック図である。 画素の第１の構成例の回路図である。 第１の構成例の画素の平面的な構成例を示す図である。 第１の構成例の画素を備える撮像素子の駆動方法について説明する図である。 画素の第２の構成例の回路図である。 第２の構成例の画素の平面的な構成例を示す図である。 第２の構成例の画素を備える撮像素子の駆動方法について説明する図である。 画素の第３の構成例の回路図である。 第３の構成例の画素の平面的な構成例を示す図である。 画素の第４の構成例の回路図である。 第４の構成例の画素の平面的な構成例を示す図である。 第４の構成例の画素を備える撮像素子の駆動方法について説明する図である。 画素の第５の構成例の回路図である。 第５の構成例の画素の平面的な構成例を示す図である。 表面照射型の撮像素子に設けられる画素の構成の概略的な斜視図である。 裏面照射型の撮像素子に設けられる画素の構成の概略的な斜視図である。 裏面照射型の撮像素子に設けられる画素の構成の概略的な斜視図である。 駆動方法の第１の変形例について説明する図である。 駆動方法の第２の変形例について説明する図である。 本技術を適用した撮像装置の一実施の形態の構成例を示すブロック図である。
　以下、本技術を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。
　図１は、本技術を適用した撮像素子の一実施の形態の構成例を示すブロック図である。
　図１に示すように、撮像素子１は、画素領域２、垂直駆動回路３、カラム信号処理回路４、水平駆動回路５、出力回路６、および制御回路７を備えて構成される。
　画素領域２は、図示しない光学系により集光される光を受光する受光面である。画素領域２には、複数の画素１１が行列状に配置されており、それぞれの画素１１は、水平信号線を介して行ごとに垂直駆動回路３に接続されるとともに、垂直信号線を介して列ごとにカラム信号処理回路４に接続される。複数の画素１１は、それぞれ受光する光の光量に応じたレベルの画素信号をそれぞれ出力し、それらの画素信号から、画素領域２に結像する被写体の画像が構築される。
　垂直駆動回路３は、画素領域２に配置される複数の画素１１の行ごとに順次、それぞれの画素１１を駆動（転送や、選択、リセットなど）するための駆動信号を、水平信号線を介して画素１１に供給する。
　カラム信号処理回路４は、複数の画素１１から垂直信号線を介して出力される画素信号に対してCDS(Correlated Double Sampling：相関２重サンプリング)処理を施すことにより、画素信号のＡＤ変換を行うとともにリセットノイズを除去する。
　水平駆動回路５は、画素領域２に配置される複数の画素１１の列ごとに順次、カラム信号処理回路４から画素信号をデータ出力信号線に出力させるための駆動信号を、カラム信号処理回路４に供給する。
　出力回路６は、水平駆動回路５の駆動信号に従ったタイミングでカラム信号処理回路４からデータ出力信号線を介して供給される画素信号を増幅し、後段の信号処理回路に出力する。
　制御回路７は、撮像素子１の内部の各ブロックの駆動を制御する。例えば、制御回路７は、各ブロックの駆動周期に従ったクロック信号を生成して、それぞれのブロックに供給する。
　このように構成される撮像素子１において、ＨＤＲ画像の動画像を撮像することができるように、画素１１は、複数の電荷蓄積部を備えて構成され、それぞれ露光時間の異なる電荷が電荷蓄積部に蓄積される。
　次に、図２乃至図４を参照して、画素１１の第１の構成例および駆動方法について説明する。
　図２には、画素１１の第１の構成例の回路図が示されている。
　図２に示すように、画素１１は、ＰＤ２１、電荷読み出し経路２２－１乃至２２－３、および、アンチブルーミングゲート２３を備えて構成される。
　ＰＤ２１は、入射した光を光電変換により電荷に変換して蓄積する光電変換部である。ＰＤ２１は、アノード端子が接地されているとともに、カソード端子が電荷読み出し経路２２－１乃至２２－３それぞれを介して垂直信号線に接続されるとともに、アンチブルーミングゲート２３を介してドレインに接続されている。
　電荷読み出し経路２２－１は、転送ゲート３１－１、電荷蓄積ゲート３２－１、読み出しゲート３３－１、ＦＤ部３４－１、蓄積容量３５－１、増幅トランジスタ３６－１、選択トランジスタ３７－１、およびリセットトランジスタ３８－１を備えて構成される。なお、電荷読み出し経路２２－２および２２－３は、電荷読み出し経路２２－１と同様に構成されており、その詳細な説明は省略する。
　転送ゲート３１－１のゲート電極と電荷蓄積ゲート３２－１のゲート電極とは接続されており、転送ゲート３１－１および電荷蓄積ゲート３２－１は、ゲート電極に印加される転送パルスFSG1/STG1に従って、同一のタイミングで駆動する。即ち、転送パルスFSG1/STG1がオンになるタイミングで、ＰＤ２１に蓄積されている電荷が、転送ゲート３１－１を介して電荷蓄積ゲート３２－１に転送され、電荷蓄積ゲート３２－１で蓄積される。
　読み出しゲート３３－１は、ゲート電極に印加される読み出しパルスROG1に従って駆動し、読み出しパルスROG1がオンになるタイミングで、電荷蓄積ゲート３２－１に蓄積されている電荷がＦＤ部３４－１に読み出される。
　ＦＤ部３４－１は、増幅トランジスタ３６－１のゲート電極に接続された所定の蓄積容量３５－１を有する浮遊拡散領域であり、読み出しゲート３３－１を介して転送される電荷を蓄積容量３５－１に一時的に蓄積する。
　増幅トランジスタ３６－１は、ＦＤ部３４－１の蓄積容量３５－１に蓄積されている電荷に応じたレベル（即ち、ＦＤ部３４－１の電位）の画素信号を、選択トランジスタ３７－１を介して垂直信号線に出力する。つまり、ＦＤ部３４－１が増幅トランジスタ３６－１のゲート電極に接続される構成により、ＦＤ部３４－１は、ＰＤ２１から電荷蓄積ゲート３２－１に転送された電荷を、その電荷に応じたレベルの画素信号に変換する電荷電圧変換部として機能する。
　選択トランジスタ３７－１は、垂直駆動回路３から供給される選択信号SEL1に従って駆動し、選択トランジスタ３７－１がオンになると、増幅トランジスタ３６－１から出力される画素信号が垂直信号線に出力可能な状態となる。
　リセットトランジスタ３８－１は、垂直駆動回路３から供給されるリセット信号RG1に従って駆動し、リセットトランジスタ３８－１がオンになると、ＦＤ部３４－１の蓄積容量３５－１に蓄積されている電荷がドレインに排出される。これにより、ＦＤ部３４－１の蓄積容量３５－１がリセットされる。
　このように電荷読み出し経路２２－１は構成されており、ＰＤ２１から電荷蓄積ゲート３２－１に転送された電荷に応じた画素信号が、電荷読み出し経路２２－１を介して読み出される。同様に、電荷読み出し経路２２－２では、ＰＤ２１から電荷蓄積ゲート３２－２に転送された電荷に応じた画素信号が読み出され、電荷読み出し経路２２－３では、ＰＤ２１から電荷蓄積ゲート３２－３に転送された電荷に応じた画素信号が読み出される。
　アンチブルーミングゲート２３は、ゲート電極に印加される排出パルスABGに従って駆動し、排出パルスABGがオンになるタイミングで、ＰＤ２１に蓄積されている電荷がドレインに排出されることにより、シャッタ制御が行われる。また、ＰＤ２１に非常に強い光が入射した場合に、ＰＤ２１からアンチブルーミングゲート２３を介して電荷が溢れ出るように、アンチブルーミングゲート２３の電位が設定されている。
　このように構成される画素１１は、図１の垂直駆動回路３の駆動に従って、ＰＤ２１で発生した電荷を、電荷読み出し経路２２－１乃至２２－３を介して読み出すことができる。従って、画素１１は、１フレームの受光期間中にＰＤ２１の電荷を順次、電荷蓄積ゲート３２－１、電荷蓄積ゲート３２－２、電荷蓄積ゲート３２－３に転送して、それぞれ３つの異なる露光時間の電荷（画素信号）を蓄積することができる。そして、このような駆動方法によって、撮像素子１は、それぞれ異なる露光時間の画素信号を取得することができる。
　例えば、撮像素子１は、蓄積時間が短時間の電荷（以下適宜、短蓄と称する）を電荷蓄積ゲート３２－１に転送し、蓄積時間が中時間の電荷（以下適宜、中蓄と称する）を電荷蓄積ゲート３２－２に転送し、蓄積時間が長時間の電荷（以下適宜、長蓄と称する）を電荷蓄積ゲート３２－３に転送するような駆動方法で画素１１を駆動する。このとき、電荷を転送する転送パルスFSG/STGを供給するタイミングを、１フレームよりも十分に短い期間に設定し、電荷蓄積ゲート３２－１、電荷蓄積ゲート３２－２、および電荷蓄積ゲート３２－３への電荷の転送を繰り返し行う駆動方法（以下適宜、バースト分配駆動と称する）が行われる。
　そして、撮像素子１では、１フレームの蓄積後に、電荷蓄積ゲート３２－１、電荷蓄積ゲート３２－２、および電荷蓄積ゲート３２－３に転送された電荷に応じた画素信号を読み出してＨＤＲ合成が行われる。これにより、ダイナミックレンジが十分に広いＨＤＲ画像を取得することができる。例えば、電荷蓄積ゲート３２－１、電荷蓄積ゲート３２－２、および電荷蓄積ゲート３２－３それぞれに転送される電荷の露光比を、1(60dB)：32(+30dB)：1000(+30dB)に設定することで、撮像素子１は、120dBのＨＤＲ画像を取得することができる。
　ここで、電荷蓄積ゲート３２－１、電荷蓄積ゲート３２－２、および電荷蓄積ゲート３２－３にそれぞれ転送される電荷の露光比について説明する。
　例えば、撮像素子１において、月明かりから晴天の日中までをカバーするためには、120dBを実現する必要がある。近年、撮像素子１の小型化が進むのに伴って、主に、ＰＤ２１や電荷蓄積ゲート３２などの飽和電荷量は１万電子以下となっている。一方、暗電流や回路ノイズが実使用温度範囲で、数電子程度残留し、１つのＰＤ２１や電荷蓄積ゲート３２でのダイナミックレンジは、例えば、20LOG（10000e/10e）=60dB程度である。
　また、複数の感度差のある画像からＨＤＲ合成をする場合に、高照度の画像に関しては数電子のノイズレベルから合成しようとすると、低照度側の飽和弱の信号がある高ＳＮＲ画像との合成部でＳＮＲ差が広くなりすぎ、画像破綻が起きてしまう。
　そのため、一般的に、高照度側の信号に関しては、ある程度のＳＮＲ以上の信号でなければ、ＨＤＲ合成に用いることができない。例えば、視覚的に許容できるレベルが20dB程度とすると、高照度側のダイナミックレンジ拡大に使える量+60dBではなく、+40dBになってしまう。そのため2つの信号だけではDR=60+40=100dBとなり、月明かりから晴天の日中までをカバーする120dBを達成することができない。
　そこで、撮像素子１では、３つの電荷蓄積ゲート３２－１乃至３２－３を利用することで、DR=60+40+40=140dBに設定することにより、月明かりから晴天の日中までをカバーするという目標を達成することができる。
　次に、図３には、図２に示す画素１１の平面的な構成例が示されている。
　図３に示すように、画素１１は、略正方形に形成されたＰＤ２１の３辺に接続するように電荷読み出し経路２２－１乃至２２－３が形成され、残りの１辺に接続するようにアンチブルーミングゲート２３が形成されている。
　電荷読み出し経路２２－１は、ＰＤ２１側から順に、転送ゲート３１－１、電荷蓄積ゲート３２－１、読み出しゲート３３－１、およびリセットトランジスタ３８－１が配置されている。なお、電荷読み出し経路２２－２および２２－３は、電荷読み出し経路２２－１と同様に構成されており、その詳細な説明は省略する。また、図３では、増幅トランジスタ３６および選択トランジスタ３７の図示は省略されている。
　転送ゲート３１－１および電荷蓄積ゲート３２－１は、共通のゲート電極４１－１を有して構成され、ゲート電極４１－１はＰＤ２１に隣接するように配置されている。また、読み出しゲート３３－１を構成するゲート電極４２－１と、リセットトランジスタ３８－１を構成するゲート電極４３－１との間に、ＦＤ部３４に接続される貫通電極４４－１が配置されている。また、ゲート電極４３－１に対して貫通電極４４－１の反対側に、リセットトランジスタ３８－１のドレインに接続される貫通電極４５－１が配置されている。
　アンチブルーミングゲート２３は、ＰＤ２１に隣接するようにゲート電極５１－１が配置され、ゲート電極５１－１に対してＰＤ２１の反対側に、ドレインに接続される貫通電極５２が配置されている。
　また、画素１１の受光面側には、電荷読み出し経路２２－１乃至２２－３およびアンチブルーミングゲート２３を遮光するように遮光膜６１が成膜されており、遮光膜６１には、ＰＤ２１に光を入射するための開口部６２が形成されている。
　このように、画素１１は、３方向に電荷読み出し経路２２－１乃至２２－３が配置され（3tap構造）、残りの１方向にアンチブルーミングゲート２３が配置されるように構成される。このような構成により、画素１１は、上述したように、それぞれ露光時間の異なる電荷を、電荷読み出し経路２２－１乃至２２－３を介して読み出すことができる。
　なお、図２および図３に示すように、画素１１は、ＰＤ２１から転送される電荷を蓄積する電荷蓄積部として、ゲート電極付き埋め込みチャネル型の構造の電荷蓄積ゲート３２－１乃至３２－３を採用している。この他、画素１１は、例えば、フローティングディフュージョン型や仮想ゲート付き埋め込みチャネル型などのように様々な構造の電荷蓄積部を採用することができる。この場合、それらの電荷蓄積部の容量は、ダイナミックレンジ比やＳＮＲに応じて設定することができる。また、画素１１は、ダイナミックレンジを大きくすることができるのでアンチブルーミングゲート２３を備えない構造としてもよい。さらに、近年微細化で多く利用されているＦＤ共有構造を採用することが可能で、ＦＤ部３４以降の回路を共有することができる。即ち、ＦＤ部３４－１、ＦＤ部３４－２、ＦＤ部３４－３を１つに接続して、１つずつ設けられたリセットトランジスタ３８、増幅トランジスタ３６、および選択トランジスタ３７を、電荷読み出し経路２２－１乃至２２－３で共有する構造を採用することができる。
　次に、図４を参照して、撮像素子１の駆動方法について説明する。
　例えば、撮像素子１が動画像を撮像する際のフレームレートを60fpsとすると、１フレーム当たりの露光時間は16.7msとなる。そして、撮像素子１は、１フレーム分の撮像が終了した後に、行ごとに順次、ローリングシャッタ読み出しを行う。
　図４の例では、電荷蓄積ゲート３２－３に対する長蓄の転送、電荷蓄積ゲート３２－１に対する短蓄の転送、電荷蓄積ゲート３２－２に対する中蓄の転送の順番で、ＰＤ２１から電荷が転送される。そして、撮像素子１では、電荷蓄積ゲート３２－３、電荷蓄積ゲート３２－１、および電荷蓄積ゲート３２－２に対して複数回行われる電荷の転送の１回あたりの電荷の露光時間が、１フレームよりも十分に短く設定され、長蓄、短蓄、および中蓄の転送が１フレームで繰り返して行われる。このとき、電荷蓄積ゲート３２－３、電荷蓄積ゲート３２－１、および電荷蓄積ゲート３２－２それぞれに対して転送する長蓄、短蓄、および中蓄の露光時間は、電荷蓄積ゲート３２－３、電荷蓄積ゲート３２－１、および電荷蓄積ゲート３２－２ごとに略同一とされる。
　まず、図示するように、時刻ｔ１において排出パルスABGがオンとなって、ＰＤ２１に蓄積されている電荷がアンチブルーミングゲート２３を介して排出されたタイミングから、長蓄の露光が開始される。そして、時刻ｔ２において転送パルスFSG3がオンとなって、ＰＤ２１から電荷蓄積ゲート３２－３に長蓄が転送されて蓄積される。
　その後、時刻ｔ３において排出パルスABGがオンとなって短蓄の露光が開始され、時刻ｔ４において転送パルスFSG1がオンとなって、ＰＤ２１から電荷蓄積ゲート３２－１に短蓄が転送されて蓄積される。
　続いて、時刻ｔ５において排出パルスABGがオンとなって中蓄の露光が開始され、時刻ｔ６において転送パルスFSG2がオンとなって、ＰＤ２１から電荷蓄積ゲート３２－２に中蓄が転送されて蓄積される。
　このような時刻ｔ１から時刻ｔ６までにおける長蓄、短蓄、および中蓄の転送が、以下、同様に、１フレームの間に繰り返して行われる。例えば、短蓄、中蓄、および長蓄の露光時間の割合を、5ｎｓ：0.5μｓ：50μｓ＝1：100：10000となるように設定すると、撮像素子１は、40＋40dBのＨＤＲ画像を取得することができる。
　なお、図４には、画素１１の最大の感度に対して１／２の感度で撮像を行う例が示されている。
　例えば、長蓄の露光時間（時刻ｔ１から時刻ｔ２までの時間）は、時刻ｔ１の直前で転送パルスFSG2がオンとなったタイミングから、時刻ｔ２において転送パルスFSG3がオンとなるタイミングまでの期間中に時刻ｔ１を設定することで決定される。長蓄の露光時間を最大（最大の感度）とする場合には、直前で転送パルスFSG2がオンとなったタイミングと同時に、時刻ｔ１を設定して長蓄の露光を開始すればよく、図４の例では、その期間が１／２となるタイミングに時刻ｔ１が設定されている。また、露光時間を最大にするには、排出パルスABGの排出駆動を全てオフとしてもよい。
　同様に、図４の例では、短蓄の露光時間（時刻ｔ３から時刻ｔ４までの時間）は、時刻ｔ２から時刻ｔ４までの期間が１／２となるタイミングに時刻ｔ３が設定されている。また、中蓄の露光時間（時刻ｔ５から時刻ｔ６までの時間）は、時刻ｔ４から時刻ｔ６までの期間が１／２となるタイミングに時刻ｔ５が設定されている。また、転送パルスFSG1乃至FSG3および排出パルスABGを、ロ－リングシャッタ読み出しの１ラインに同期するように設定することで、同期回路設計を容易にすることができる。
　以上のような駆動方法により、撮像素子１は、画素１１において電荷を転送するタイミングを制御するだけで、露光時間の異なる３つの画像を生成し、ＨＤＲ合成を行うことができる。このとき、撮像素子１は、例えば、短蓄の電荷が少なくても合成を行うことができ、ＨＤＲ合成を行う段階でＳＮＲを良好にすることができる。これにより、撮像素子１は、よりノイズの少ないＨＤＲ画像を取得することができる。
　このように、撮像素子１は、１つのＰＤ２１に対して２つ以上、図２の構成例では３つの電荷蓄積ゲート３２－１乃至３２－３を有して構成され、かつ、バースト分配駆動を行うことによって、ＨＤＲ画像の露光時間比を制御する。このように、電荷蓄積ゲート３２－１乃至３２－３への電荷の転送を時分割で分配することにより、撮像素子１は、確実に高ダイナミックレンジな画像を撮像することができる。
　そして、撮像素子１では、１つのＰＤ２１を用いる構造であるため感度ロスを抑制することができ、低照度におけるＳＮＲを良好にし、かつ、高ダイナミックレンジを両立することができ、より高画質のＨＤＲ画像を撮像することができる。
　次に、図５乃至図７を参照して、画素１１の第２の構成例および駆動方法について説明する。
　図５には、第２の構成例である画素１１Ａの回路図が示されており、図６には、画素１１Ａの平面的な構成例が示されている。
　図５および図６に示すように、画素１１Ａは、ＰＤ２１、電荷読み出し経路２２－１Ａおよび２２－２Ａ、並びに、アンチブルーミングゲート２３を備えて構成される。なお、ＰＤ２１、電荷読み出し経路２２－１Ａ、および、アンチブルーミングゲート２３は、図２の画素１１と同様に構成されており、その詳細な説明は省略する。
　即ち、図２の画素１１は、３つの電荷読み出し経路２２－１乃至２２－３を備えていたのに対し、画素１１Ａは、２つの電荷読み出し経路２２－１Ａおよび２２－２Ａを備え、電荷読み出し経路２２－２Ａの構成が、図２の画素１１とは異なるものとされている。
　電荷読み出し経路２２－２Ａは、転送ゲート３１－２、キャパシタ７１、読み出しゲート３３－２、ＦＤ部３４－２、蓄積容量３５－２、増幅トランジスタ３６－２、選択トランジスタ３７－２、およびリセットトランジスタ３８－２を備えて構成される。このように、電荷読み出し経路２２－２Ａは、図２の電荷読み出し経路２２－２と比較して、電荷蓄積ゲート３２－２に替えて、拡散接合を経由し貫通電極４６－２を介して接続されるキャパシタ７１を備えて構成される点で異なるものとされている。
　このように構成される画素１１Ａでは、ＰＤ２１の電荷が転送ゲート３１－２を介してキャパシタ７１に転送され、蓄積される。つまり、画素１１Ａは、電荷読み出し経路２２－２Ａにおける電荷蓄積部として、埋め込みチャネル型の電荷蓄積部ではなく、キャパシタ型の電荷蓄積部を採用する構成となっている。
　これにより、画素１１Ａは、電荷読み出し経路２２－２Ａにおけるキャパシタ７１の蓄積容量を、図２の電荷読み出し経路２２－２における電荷蓄積ゲート３２－２よりも大きくすることができる。従って、画素１１Ａでは、長蓄を電荷蓄積ゲート３２－１に転送することで、低照度から高ＳＮＲを実現することができる。さらに、画素１１Ａでは、短蓄をキャパシタ７１に転送することで、例えば、太陽などの高輝度の被写体であっても電荷が溢れないようにすることができる。即ち、画素１１Ａは、キャパシタ７１と電荷蓄積ゲート３２－２とで、それぞれ電荷蓄積可能容量が異なるように設計され、電荷蓄積容量が少ない電荷蓄積ゲート３２－２に長蓄を転送し、電荷蓄積容量が大きいキャパシタ７１に短蓄が転送される。
　例えば、電荷蓄積ゲート３２－１の蓄積容量（60dB）に対して、キャパシタ７１の蓄積容量を１０倍以上（60+20dB）にし、それらの蓄積時間差を1：1000(+60dB)とすることで、ＨＤＲ合成時に20dBを保ちながら、60+60=120dBのＨＤＲ画像を生成することができる。
　従って、このような画素１１Ａを備える撮像素子１は、２つの電荷読み出し経路２２－１Ａおよび２２－２Ａを備える構造（2tap構造）であっても、十分なダイナミックレンジを有するＨＤＲ画像を撮像することができる。さらに、画素１１Ａは、画素１１と比較してシンプルな構成となっており、画素１１Ａを備える撮像素子１は、例えば、微細化するのに有利な構造となる。
　なお、画素１１Ａでは、図示したような構造の他、例えば、フローティングディフュージョン型や仮想ゲート付き埋め込みチャネル型などのように様々な構造の電荷蓄積部を採用することができる。この場合、それらの電荷蓄積部の容量は、ダイナミックレンジ比やＳＮＲに応じてそれぞれ異なる容量に設定することができる。
　次に、図７を参照して、画素１１Ａを備える撮像素子１の駆動方法について説明する。
　図７の例では、電荷蓄積ゲート３２－１に対する長蓄の転送、キャパシタ７１に対する短蓄の転送の順番で、ＰＤ２１から電荷が転送される。そして、電荷蓄積ゲート３２－１およびキャパシタ７１に対して複数回行われる電荷の転送の１回あたりの電荷の露光時間が、１フレームよりも十分に短く設定され、長蓄および短蓄の転送が１フレームで繰り返して行われる。
　まず、図示するように、時刻ｔ１において排出パルスABGがオンとなって、ＰＤ２１に蓄積されている電荷がアンチブルーミングゲート２３を介して排出されたタイミングから、長蓄の露光が開始される。そして、時刻ｔ２において転送パルスFSG1がオンとなって、ＰＤ２１から電荷蓄積ゲート３２－１に長蓄が転送される。
　その後、時刻ｔ３において排出パルスABGがオンとなって短蓄の露光が開始され、時刻ｔ４において転送パルスFSG2がオンとなって、ＰＤ２１からキャパシタ７１に短蓄が転送される。
　このような時刻ｔ１から時刻ｔ４までにおける長蓄および短蓄の転送が、以下、同様に、１フレームの間に、繰り返して行われる。例えば、短蓄および長蓄の露光時間の割合を、0.5μｓ：50μｓ＝1：100となるように設定すると、撮像素子１は、＋40dBのＨＤＲ画像を取得することができる。
　なお、図７には、図４と同様に、画素１１Ａの最大の感度に対して１／２の感度で撮像を行う例が示されている。また、転送パルスFSG1乃至FSG3および排出パルスABGを、ロ－リングシャッタ読み出しの１ラインに同期するように設定することで、同期回路設計を容易にすることができる。
　以上のような駆動方法により、撮像素子１は、低照度時の高ＳＮＲと高輝度耐性を両立することができる。さらに、１フレームよりも十分に短い時間の露光を繰り返して行うバースト分配駆動によって、短蓄側でも、例えば、ＬＥＤ光源などのパルス発光源を撮像することができる。また、より低消費電力化を図ることができる。
　次に、図８および図９を参照して、画素１１の第３の構成例について説明する。
　図８には、第３の構成例である画素１１Ｂの回路図が示されており、図９には、画素１１Ｂの平面的な構成例が示されている。
　図８および図９に示すように、画素１１Ｂは、ＰＤ２１、電荷読み出し経路２２－１Ｂ、電荷読み出し経路２２－２Ｂ、および、アンチブルーミングゲート２３を備えて構成される。なお、ＰＤ２１およびアンチブルーミングゲート２３は、図２の画素１１と同様に構成されており、その詳細な説明は省略する。また、電荷読み出し経路２２－２Ｂは、図５の電荷読み出し経路２２－２Ａと同様に構成されている。
　即ち、画素１１Ｂは、電荷読み出し経路２２－１Ｂの構造が、図５の電荷読み出し経路２２－１Ａとは異なるものとされている。
　電荷読み出し経路２２－１Ｂは、転送ゲート３１－１、遮光ＨＡＤ（Hole Accumulation Diode）７２、読み出しゲート３３－１、ＦＤ部３４－１、蓄積容量３５－１、増幅トランジスタ３６－１、選択トランジスタ３７－１、およびリセットトランジスタ３８－１を備えて構成される。このように、電荷読み出し経路２２－１Ｂは、図５の電荷読み出し経路２２－１Ａと比較して、電荷蓄積ゲート３２－１に替えて、低ノイズである遮光ＨＡＤ７２を備えて構成される点で異なるものとされている。
　このように構成される画素１１Ｂでは、ＰＤ２１の電荷が転送ゲート３１－１を介して遮光ＨＡＤ７２に転送され、蓄積される。つまり、画素１１Ｂは、電荷読み出し経路２２－１Ｂにおける電荷蓄積部として、埋め込みチャネル型の電荷蓄積部ではなく、遮光されたＨＡＤ型のフォトダイオード構造を採用する構成となっている。なお、遮光ＨＡＤ７２とＰＤ２１との構造の違いは、遮光ＨＡＤ７２は遮光膜６１Ｂによって遮光されているのに対し、ＰＤ２１は遮光されていないだけであるので、電荷蓄積部として用いる遮光ＨＡＤ７２もＰＤ２１と同様のＳＮＲを実現することができる。
　これにより、画素１１Ｂでは、長蓄を遮光ＨＡＤ７２に転送することで、低照度から高ＳＮＲを実現することができる。さらに、画素１１Ｂでは、短蓄をキャパシタ７１に転送することで、画素１１Ａと同様に、太陽などの高輝度の被写体であっても電荷が溢れないようにすることができる。
　また、画素１１Ｂを備える撮像素子１は、図７を参照して説明したような画素１１Ａを備える撮像素子１と同様の駆動方法で駆動することができ、低照度時の高ＳＮＲと高輝度耐性を両立することができる。
　従って、画素１１Ｂを備える撮像素子１は、上述した画素１１Ａを備える撮像素子１と同様に、２つの電荷読み出し経路２２－１Ｂおよび２２－２Ｂを備える構造（2tap構造）であっても、十分なダイナミックレンジを有するＨＤＲ画像を撮像することができる。さらに、画素１１Ｂは、画素１１と比較して、シンプルな構成となっており、画素１１Ｂを備える撮像素子１は、例えば、微細化するのに有利な構造となる。
　次に、図１０乃至図１２を参照して、画素１１の第４の構成例および駆動方法について説明する。
　図１０には、第４の構成例である画素１１Ｃの回路図が示されており、図１１には、画素１１Ｃの平面的な構成例が示されている。
　図１０および図１１に示すように、画素１１Ｃは、ＰＤ２１、電荷読み出し経路２２－１Ｃ、および電荷読み出し経路２２－２Ｃを備えて構成される。
　画素１１Ｃは、例えば、図５の画素１１Ａと比較して、アンチブルーミングゲート２３が設けられていないとともに、電荷読み出し経路２２－１Ｃおよび電荷読み出し経路２２－２Ｃが一部を共有するように構成される点で異なっている。
　例えば、電荷蓄積ゲート３２－１とキャパシタ７１との比率（HDR比）が、太陽などの高輝度の被写体であっても電荷が溢れないような比率となるように設計することで、アンチブルーミングゲート２３を不要とすることができる。従って、画素１１Ｃは、アンチブルーミングゲート２３が設けられない構成とされている。
　なお、ＰＤ２１から電荷が溢れる場合には、電荷読み出し経路２２－１Ｃ側に先に電荷が溢れるように、転送ゲート３１－１のバイアスが設定される。即ち、ＰＤ２１から溢れる電荷が、キャパシタ７１よりも電荷蓄積容量が小さい電荷蓄積ゲート３２－１に排出されるように電位が設定される。このようにＰＤ２１から電荷が溢れた場合には、電荷読み出し経路２２－２Ｃ側から読み出した電荷だけを用いて画像を構成することができる。
　また、画素１１Ｃでは、ＦＤ部３４、蓄積容量３５、増幅トランジスタ３６、選択トランジスタ３７、およびリセットトランジスタ３８を、電荷読み出し経路２２－１Ｃおよび電荷読み出し経路２２－２Ｃで共有するように構成されている。このように、電荷読み出し経路２２－１Ｃおよび電荷読み出し経路２２－２ＣがＦＤ部３４以降の構造を共有する構成では、それぞれの電荷を画素信号として異なるタイミングで読み出すように制御される。そして、電荷読み出し経路２２－１Ｃおよび電荷読み出し経路２２－２ＣがＦＤ部３４以降の構造を共有する構成では、例えば、従来のグローバルシャッタ画素に読み出しゲート３３－２を追加するだけでシンプルに実現することができる。
　さらに、画素１１Ｃは、キャパシタ７１が、図１１に示す一点鎖線の領域に配置された構成とすることができる。即ち、画素１１Ｃでは、キャパシタ７１の配置箇所を、転送ゲート３１－１および電荷蓄積ゲート３２－１のゲート電極４１－１と重なるようにすることで、平面的なレイアウトを有効活用して、キャパシタ７１の容量を確保することができる。
　このように構成される画素１１Ｃは、画素１１や画素１１Ａおよび１１Ｂなどと比較してシンプルな構成で、より小型化することができ、画素１１Ｃを備える撮像素子１は、例えば、微細化するのに非常に有利な構造となる。
　なお、シャッタ制御が必要なユースケースでは、画素１１Ｃにアンチブルーミングゲート２３（図２参照）を設ける構成とした方がよく、用途に応じて適切な構成を採用することができる。
　なお、画素１１Ｃにおいても、図示したような構造の他、例えば、フローティングディフュージョン型や仮想ゲート付き埋め込みチャネル型などのように様々な構造の電荷蓄積部を採用することができる。この場合、それらの電荷蓄積部の容量は、ダイナミックレンジ比やＳＮＲに応じてそれぞれ異なる容量に設定することができる。
　次に、図１２を参照して、画素１１Ｃを備える撮像素子１の駆動方法について説明する。なお、図１２では、画素１１Ｃがアンチブルーミングゲート２３を備え、シャッタ制御が行われる場合における駆動方法が示されている。
　図１２の例では、電荷蓄積ゲート３２－１に対する長蓄の転送、キャパシタ７１に対する短蓄の転送の順番で、ＰＤ２１から電荷が転送される。そして、電荷蓄積ゲート３２－１およびキャパシタ７１に対して複数回行われる電荷の転送の１回あたりの電荷の露光時間が、１フレームよりも十分に短く設定され、長蓄および短蓄の転送が１フレームで繰り返して行われる。
　まず、図示するように、時刻ｔ１において排出パルスABGがオンとなって、ＰＤ２１に蓄積されている電荷がアンチブルーミングゲート２３を介して排出されたタイミングから、長蓄の露光が開始される。そして、時刻ｔ２において転送パルスFSG1がオンとなって、ＰＤ２１から電荷蓄積ゲート３２－１に長蓄が転送される。
　その後、時刻ｔ３において排出パルスABGがオンとなって短蓄の露光が開始され、時刻ｔ４において転送パルスFSG2がオンとなって、ＰＤ２１からキャパシタ７１に短蓄が転送される。
　このような時刻ｔ１から時刻ｔ４までにおける長蓄および短蓄の転送が、以下、同様に、１フレームの間に、繰り返して行われる。例えば、短蓄および長蓄の露光時間の割合を、0.5μｓ：50μｓ＝1：100となるように設定すると、撮像素子１は、＋40dBのＨＤＲ画像を取得することができる。
　なお、図１２には、図４と同様に、画素１１Ａの最大の感度に対して１／２の感度で撮像を行う例が示されている。また、転送パルスFSG1およびFSG2、並びに排出パルスABGを、ロ－リングシャッタ読み出しの１ラインに同期するように設定することで、同期回路設計を容易にすることができる。なお、図１０および図１１に示すようなアンチブルーミングゲート２３を備えない構造では、図１２に示す排出パルスABGが駆動に用いられることなく、常に最大感度の状態となる。
　以上のような駆動方法により、撮像素子１は、低照度時の高ＳＮＲと高輝度耐性を両立することができる。さらに、１フレームよりも十分に短い時間の露光を繰り返して行うバースト分配駆動によって、短蓄側でも、例えば、ＬＥＤ光源などのパルス発光源を撮像することができる。
　次に、図１３および図１４を参照して、画素１１の第５の構成例について説明する。
　図１３には、第５の構成例である画素１１Ｄの回路図が示されており、図１４には、画素１１Ｄの平面的な構成例が示されている。
　図１３および図１４に示すように、画素１１Ｄは、ＰＤ２１、電荷読み出し経路２２－１Ｄ、および電荷読み出し経路２２－２Ｄを備えて構成される。また、電荷読み出し経路２２－２Ｄは、図１０の電荷読み出し経路２２－２Ｃと同様に構成されている。
　即ち、画素１１Ｄは、電荷読み出し経路２２－１Ｄの構造が、図１０の電荷読み出し経路２２－１Ｃとは異なるものとされている。
　電荷読み出し経路２２－１Ｄは、転送ゲート３１－１、遮光ＨＡＤ７２、読み出しゲート３３－１、ＦＤ部３４－１、蓄積容量３５－１、増幅トランジスタ３６－１、選択トランジスタ３７－１、およびリセットトランジスタ３８－１を備えて構成される。このように、電荷読み出し経路２２－１Ｄは、図１０の電荷読み出し経路２２－１Ｃと比較して、電荷蓄積ゲート３２－１に替えて、遮光ＨＡＤ７２を備えて構成される点で異なるものとされている。
　このように構成される画素１１Ｄでは、ＰＤ２１の電荷が転送ゲート３１－１を介して遮光ＨＡＤ７２に転送され、蓄積される。つまり、画素１１Ｄは、電荷読み出し経路２２－１Ｄにおける電荷蓄積部として、埋め込みチャネル型の電荷蓄積部ではなく、遮光されたＨＡＤ型のフォトダイオード構造を採用する構成となっている。
　これにより、画素１１Ｄでは、長蓄を遮光ＨＡＤ７２に転送することで、低照度から高ＳＮＲを実現することができる。さらに、画素１１Ｄでは、短蓄をキャパシタ７１に転送することで、画素１１Ｃと同様に、太陽などの高輝度の被写体であっても電荷が溢れないようにすることができる。
　また、画素１１Ｄを備える撮像素子１は、図１２を参照して説明したような画素１１Ｃを備える撮像素子１と同様の駆動方法で駆動することができ、低照度時の高ＳＮＲと高輝度耐性を両立することができる。
　従って、画素１１Ｄを備える撮像素子１は、上述した画素１１Ｃを備える撮像素子１と同様に、２つの電荷読み出し経路２２－１Ｄおよび２２－２Ｄを備える構造（2tap構造）であっても、十分なダイナミックレンジを有するＨＤＲ画像を撮像することができる。さらに、画素１１Ｄを備える撮像素子１は、画素１１Ｃを備える撮像素子１と同様に、例えば、微細化するのに非常に有利な構造となる。
　また、画素１１Ｄは、キャパシタ７１が、図１４に示す一点鎖線の領域に配置された構成とすることができる。これにより、画素１１Ｄは、図１１に示した画素１１Ｃと同様に、キャパシタ７１の容量を確保することができる。なお、画素１１Ｃおよび画素１１Ｄでは、隣接する複数の画素どうしで、ＦＤ部３４以降の構造を共有する構成とすることができる。
　次に、図１５乃至図１７を参照して、画素１１の立体的な構成例について説明する。
　例えば、撮像素子１には、ＰＤ２１が形成される半導体基板に対して配線層などを積層する表面側から光を照射する表面照射型と、表面に対して反対側を向く裏面側から光を照射する裏面照射型との２種類がある。図１５には表面照射型の撮像素子１の画素１１Ｅの構成例が示されており、図１６および図１７には、裏面照射型の撮像素子１の画素１１Ｆおよび画素１１Ｇの構成例がそれぞれ示されている。また、図１５乃至図１７に示す画素１１Ｅ乃至１１Ｇは、図２に示した画素１１と同様に、ＰＤ２１に対して３方向に電荷蓄積部が配置される構造（3tap構造）である。
　図１５には、表面照射型の撮像素子１に設けられる画素１１Ｅの構成の概略的な斜視図が示されている。
　画素１１Ｅごとにオンチップレンズ８１が設けられており、オンチップレンズ８１を介して入射する光は、ＰＤ２１が設けられる半導体基板の配線層側に積層された遮光膜６１の開口部を通過してＰＤ２１に照射される。
　図示するように、ＰＤ２１に対して３方向に電荷蓄積部８２－１乃至８２－３が設けられ、残りの１方向にリセットドレイン８３が設けられている。電荷蓄積部８２－１乃至８２－３は、例えば、電荷蓄積ゲート３２－１乃至３２－３（図２参照）に対応し、図４を参照して説明したような駆動方法によって、ＰＤ２１から電荷蓄積部８２－１乃至８２－３に電荷が転送される。リセットドレイン８３は、アンチブルーミングゲート２３（図２参照）を介してＰＤ２１の電荷を排出するのに利用される。
　なお、図１５の構成例において、画素１１Ｅが、電荷蓄積部８２－１に替えてキャパシタ７１（図５参照）を設ける構成とする場合、ＰＤ２１が形成される半導体基板と遮光膜６１との間の配線層にキャパシタ７１が配置される。
　このように、表面照射型の撮像素子１に設けられる画素１１Ｅでは、ＰＤ２１と電荷蓄積部８２－１乃至８２－３とが同一平面上に配置される構成となる。
　図１６には、裏面照射型の撮像素子１に設けられる画素１１Ｆの構成の概略的な斜視図が示されている。
　画素１１Ｆごとにオンチップレンズ８１が設けられており、オンチップレンズ８１を介して入射する光がＰＤ２１に照射される。ＰＤ２１の表面側（図１６の下方を向く面側）に遮光膜６１が積層されており、遮光膜６１により電荷蓄積部８２－１乃至８２－３およびリセットドレイン８３が遮光されている。
　図示するように、電荷蓄積部８２－１乃至８２－３およびリセットドレイン８３は、裏面側にＰＤ２１が設けられる半導体基板の表面側に、平面的に見てＰＤ２１と重なるように配置される。このように、裏面照射型の撮像素子１に設けられる画素１１Ｆでは、ＰＤ２１と電荷蓄積部８２－１乃至８２－３とが同一平面上に配置されることがないため、電荷蓄積部８２－１乃至８２－３の面積を、図１５の画素１１Ｅと比較して、大きく設計することができる。
　これにより、例えば、画素１１Ｆのサイズを全体的に小さくすることができる。即ち、裏面側の多くの部分を電荷蓄積部８２－１乃至８２－３の配置に用いることができるので、画素１１Ｆの微細化を図ることができる。さらに、電荷蓄積部８２－１乃至８２－３の影響を受けることなくＰＤ２１の開口率を広くすることができるので、受光感度を向上させることができる。
　図１７には、裏面照射型の撮像素子１に設けられる画素１１Ｇの構成の概略的な斜視図が示されている。
　図１７に示すように、画素１１Ｇは、図１６の画素１１Ｆの構造にキャパシタ７１を追加したものとなっている。例えば、図１５の裏面照射型の撮像素子１が備える画素１１Ｅでは、キャパシタ７１は、遮光膜６１の下方にしか配置することができない（即ち、開口部に配置不可である）ため、キャパシタ７１の容量が小さくなるという制約があった。
　これに対して、画素１１Ｇでは、このような制約がなく、画素１１Ｇの全体領域をキャパシタ７１に使用することができる。従って、画素１１Ｇでは、ＰＤ２１の受光感度に影響を与えることなくキャパシタ７１の大面積化および大容量化を図ることができる。
　次に、図１８および図１９を参照して、駆動方法の変形例について説明する。
　上述した駆動方法では、短蓄、中蓄、および長蓄の露光時間が、１フレームの受光期間に亘って略同一で繰り返されている。これに対し、撮像素子１では、長蓄、中蓄、および短蓄の露光時間が、１フレームの受光期間中の後になるに従い長くなるように駆動することができる。
　図１８には、駆動方法の第１の変形例が示されている。図１８には、長蓄の露光時間が例示されており、１フレームの受光期間中の後になるに従い対数的に露光時間が長くなっている。
　図１９には、駆動方法の第２の変形例として、アンチブルーミングゲート２３を有さない駆動方法が示されている。図１９には、長蓄の露光時間が例示されており、１フレームの受光期間中の後になるに従い対数的に露光時間が長くなっている。
　このように、撮像素子１では、露光時間を繰り返すサイクルが略同一でなくても、蓄積後の露光比が、短蓄、中蓄、および長蓄で一定であれば、ＨＤＲ合成を行うことができる。また、蓄積累積後の露光比が不規則であっても、その比を補正したＨＤＲ合成行うことで、最終的に得られるＨＤＲ画像における影響を低減することができる。例えば、その影響以上に有効な他の効果を得ることができれば、より良いＨＤＲ画像を得ることができる。
　例えば、撮像素子１は、図１８および図１９に示すように、露光比を一定として、間隔が対数的に伸びるような駆動方法（以下適宜、非線形バースト駆動と称する）を採用することができる。
　従来、あるフレームに１回だけの読出し制御を行う撮像素子で高速電子シャッタを使用すると、動体ボケは解消され静止画のように止まった画像に見えるようになる。しかしながら、フレームレートを上げる訳でなければ、フレームレートが30fpsの場合には、ほぼ1/30s間の画像が抜けたパラパラ漫画的な滑らかさのない画像になって、特に再生フレーム周波数が低い場合には見苦しい画像になってしまう。また、近年のテレビジョン受像機において、４倍速（＝240fps）などバラパラ感をなくすような高速処理と同等なことを行うには、撮像素子も４倍速化する必要があり、莫大な電力増加になってしまう。
　そこで、１フレーム最後の１瞬だけを露光するような滑らかさとシャッキリ感を両立できない従来の電子シャッタに対して、時間軸方向で対数的な配分になるような蓄積時間配分とする非線形バースト駆動を採用することが有効である。これにより、人間の目の対数応答特性に近い露光制御をすることになるので、滑らかさと動体ボケのないシャッキリ感を両立する電子シャッタを実現することができる。即ち、非線形バースト分配駆動によって、人間の目の応答特性と同じ対数感度特性が実現可能で、動被写体に対して滑らかに再生（滑らかにシャッキリとした再生）することが可能な動画像を撮像することができる。
　なお、上述したような各実施の形態の画素１１を備える撮像素子１は、例えば、デジタルスチルカメラやデジタルビデオカメラなどの撮像システム、撮像機能を備えた携帯電話機、または、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。
　図２０は、電子機器に搭載される撮像装置の構成例を示すブロック図である。
　図２０に示すように、撮像装置１０１は、光学系１０２、撮像素子１０３、信号処理回路１０４、モニタ１０５、およびメモリ１０６を備えて構成され、静止画像および動画像を撮像可能である。
　光学系１０２は、１枚または複数枚のレンズを有して構成され、被写体からの像光（入射光）を撮像素子１０３に導き、撮像素子１０３の受光面（センサ部）に結像させる。
　撮像素子１０３としては、上述した各実施の形態の画素１１を備える撮像素子１が適用される。撮像素子１０３には、光学系１０２を介して受光面に結像される像に応じて、一定期間、電子が蓄積される。そして、撮像素子１０３に蓄積された電子に応じた信号が信号処理回路１０４に供給される。
　信号処理回路１０４は、撮像素子１０３から出力された画素信号に対して各種の信号処理を施す。信号処理回路１０４が信号処理を施すことにより得られた画像（画像データ）は、モニタ１０５に供給されて表示されたり、メモリ１０６に供給されて記憶（記録）されたりする。
　このように構成されている撮像装置１０１では、上述した各実施の形態の画素１１を備える撮像素子１を適用することで、より高画質なＨＤＲ画像を撮像することができる。
　なお、本技術は以下のような構成も取ることができる。
（１）
　入射した光を光電変換により電荷に変換して蓄積する光電変換部、および前記光電変換部から転送される電荷を蓄積する２つ以上の電荷蓄積部を有する画素が複数配置されてなる画素領域と、
　それぞれ異なる露光時間の電荷を、２つ以上の前記電荷蓄積部に前記光電変換部から転送することを、１フレームの受光期間中に繰り返すように前記画素を駆動する駆動部と
　を備える撮像素子。
（２）
　２つ以上の前記電荷蓄積部は、それぞれ電荷蓄積可能容量が異なる
　上記（１）に記載の撮像素子。
（３）
　２つ以上の前記電荷蓄積部のうち、電荷蓄積容量が少ない方の前記電荷蓄積部に長時間露光の電荷が転送され、電荷蓄積容量が大きい方の前記電荷蓄積部に短時間露光の電荷が転送される
　上記（１）または（２）に記載の撮像素子。
（４）
　前記画素の露光期間中に、前記光電変換部から溢れ出る電荷を排出するアンチブルーミングゲート
　をさらに備える上記（１）から（３）までのいずれかに記載の撮像素子。
（５）
　前記画素の露光期間中に、前記光電変換部から溢れ出る電荷が、電荷蓄積容量が小さい方の前記電荷蓄積部に排出されるように電位が設定されている
　上記（３）に記載の撮像素子。
（６）
　電荷蓄積容量が大きい方の前記電荷蓄積部には、拡散接合を経由したキャパシタ構造の蓄積部を使用する
　上記（３）から（５）までのいずれかに記載の撮像素子。
（７）
　電荷蓄積容量が小さい方の前記電荷蓄積部には、遮光されたフォトダイオード構造の蓄積部を使用する
　上記（３）から（６）までのいずれかに記載の撮像素子。
（８）
　前記光電変換部で発生した電荷を電圧に変換する電荷電圧変換部をさらに備え、
　２つ以上の前記電荷蓄積部から共通の前記電荷電圧変換部に電荷が転送され、２つ以上の前記電荷蓄積部で前記電荷電圧変換部以降の構造を共有する
　上記（１）から（７）までのいずれかに記載の撮像素子。
（９）
　前記駆動部は、１フレームの受光期間中において、２つ以上の前記電荷蓄積部それぞれに対して転送する電荷の露光時間が、前記電荷蓄積部ごとに略同一となるように駆動を行う
　上記（１）から（８）までのいずれかに記載の撮像素子。
（１０）
　前記駆動部は、２つ以上の前記電荷蓄積部それぞれに対して転送する電荷の露光時間が、１フレームの受光期間に亘って略同一となるように駆動を行う
　上記（１）から（９）までのいずれかに記載の撮像素子。
（１１）
　前記駆動部は、２つ以上の前記電荷蓄積部それぞれに対して転送する電荷の露光時間が、１フレームの受光期間中の後になるに従い長くなるように駆動を行う
　上記（１）から（９）までのいずれかに記載の撮像素子。
（１２）
　入射した光を光電変換により電荷に変換して蓄積する光電変換部、および前記光電変換部から転送される電荷を蓄積する２つ以上の電荷蓄積部を有する画素が複数配置されてなる画素領域と、前記画素を駆動する駆動部とを備える撮像素子の駆動方法において、
　前記駆動部は、それぞれ異なる露光時間の電荷を、２つ以上の前記電荷蓄積部に前記光電変換部から転送することを、１フレームの受光期間中に繰り返す
　駆動方法。
（１３）
　入射した光を光電変換により電荷に変換して蓄積する光電変換部、および前記光電変換部から転送される電荷を蓄積する２つ以上の電荷蓄積部を有する画素が複数配置されてなる画素領域と、
　それぞれ異なる露光時間の電荷を、２つ以上の前記電荷蓄積部に前記光電変換部から転送することを、１フレームの受光期間中に繰り返すように前記画素を駆動する駆動部と
　を有する撮像素子を備える電子機器。
　なお、本実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
　１　撮像素子，　２　画素領域，　３　垂直駆動回路，　４　カラム信号処理回路，　５　水平駆動回路，　６　出力回路，　７　制御回路，　１１　画素，　２１　ＰＤ，　２２　電荷読み出し経路，　２３　アンチブルーミングゲート，　３１　転送ゲート，　３２　電荷蓄積ゲート，　３３　読み出しゲート，　３４　ＦＤ部，　３５　蓄積容量，　３６　増幅トランジスタ，　３７　選択トランジスタ，　３８　リセットトランジスタ，　４１乃至４３　ゲート電極，　４４および４５　貫通電極，　５１　ゲート電極，　５２　貫通電極，　６１　遮光膜，　６２　開口部，　７１　キャパシタ，　７２　遮光ＨＡＤ，　８１　オンチップレンズ，　８２　電荷蓄積部，　８３　リセットドレイン

Claims (13)

  1. 　入射した光を光電変換により電荷に変換して蓄積する光電変換部、および前記光電変換部から転送される電荷を蓄積する２つ以上の電荷蓄積部を有する画素が複数配置されてなる画素領域と、
    　それぞれ異なる露光時間の電荷を、２つ以上の前記電荷蓄積部に前記光電変換部から転送することを、１フレームの受光期間中に繰り返すように前記画素を駆動する駆動部と
    　を備える撮像素子。
  2. 　２つ以上の前記電荷蓄積部は、それぞれ電荷蓄積可能容量が異なる
    　請求項１に記載の撮像素子。
  3. 　２つ以上の前記電荷蓄積部のうち、電荷蓄積容量が少ない方の前記電荷蓄積部に長時間露光の電荷が転送され、電荷蓄積容量が大きい方の前記電荷蓄積部に短時間露光の電荷が転送される
    　請求項２に記載の撮像素子。
  4. 　前記画素の露光期間中に、前記光電変換部から溢れ出る電荷を排出するアンチブルーミングゲート
    　をさらに備える請求項１に記載の撮像素子。
  5. 　前記画素の露光期間中に、前記光電変換部から溢れ出る電荷が、電荷蓄積容量が小さい方の前記電荷蓄積部に排出されるように電位が設定されている
    　請求項３に記載の撮像素子。
  6. 　電荷蓄積容量が大きい方の前記電荷蓄積部には、拡散接合を経由したキャパシタ構造の蓄積部を使用する
    　請求項３に記載の撮像素子。
  7. 　電荷蓄積容量が小さい方の前記電荷蓄積部には、遮光されたフォトダイオード構造の蓄積部を使用する
    　請求項３に記載の撮像素子。
  8. 　前記光電変換部で発生した電荷を電圧に変換する電荷電圧変換部をさらに備え、
    　２つ以上の前記電荷蓄積部から共通の前記電荷電圧変換部に電荷が転送され、２つ以上の前記電荷蓄積部で前記電荷電圧変換部以降の構造を共有する
    　請求項１に記載の撮像素子。
  9. 　前記駆動部は、１フレームの受光期間中において、２つ以上の前記電荷蓄積部それぞれに対して転送する電荷の露光時間が、前記電荷蓄積部ごとに略同一となるように駆動を行う
    　請求項１に記載の撮像素子。
  10. 　前記駆動部は、２つ以上の前記電荷蓄積部それぞれに対して転送する電荷の露光時間が、１フレームの受光期間に亘って略同一となるように駆動を行う
    　請求項１に記載の撮像素子。
  11. 　前記駆動部は、２つ以上の前記電荷蓄積部それぞれに対して転送する電荷の露光時間が、１フレームの受光期間中の後になるに従い長くなるように駆動を行う
    　請求項１に記載の撮像素子。
  12. 　入射した光を光電変換により電荷に変換して蓄積する光電変換部、および前記光電変換部から転送される電荷を蓄積する２つ以上の電荷蓄積部を有する画素が複数配置されてなる画素領域と、前記画素を駆動する駆動部とを備える撮像素子の駆動方法において、
    　前記駆動部は、それぞれ異なる露光時間の電荷を、２つ以上の前記電荷蓄積部に前記光電変換部から転送することを、１フレームの受光期間中に繰り返す
    　駆動方法。
  13. 　入射した光を光電変換により電荷に変換して蓄積する光電変換部、および前記光電変換部から転送される電荷を蓄積する２つ以上の電荷蓄積部を有する画素が複数配置されてなる画素領域と、
    　それぞれ異なる露光時間の電荷を、２つ以上の前記電荷蓄積部に前記光電変換部から転送することを、１フレームの受光期間中に繰り返すように前記画素を駆動する駆動部と
    　を有する撮像素子を備える電子機器。
PCT/JP2016/052592 2015-02-13 2016-01-29 撮像素子、駆動方法、および電子機器 Ceased WO2016129410A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016574723A JP6808495B2 (ja) 2015-02-13 2016-01-29 撮像素子、駆動方法、および電子機器
US15/546,496 US10264197B2 (en) 2015-02-13 2016-01-29 Imaging device, driving method, and electronic apparatus
US16/286,385 US10674100B2 (en) 2015-02-13 2019-02-26 Imaging device, driving method, and electronic apparatus
US16/842,436 US11006059B2 (en) 2015-02-13 2020-04-07 Imaging device, driving method, and electronic apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015026497 2015-02-13
JP2015-026497 2015-02-13

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US15/546,496 A-371-Of-International US10264197B2 (en) 2015-02-13 2016-01-29 Imaging device, driving method, and electronic apparatus
US16/286,385 Continuation US10674100B2 (en) 2015-02-13 2019-02-26 Imaging device, driving method, and electronic apparatus

Publications (1)

Publication Number Publication Date
WO2016129410A1 true WO2016129410A1 (ja) 2016-08-18

Family

ID=56614674

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/052592 Ceased WO2016129410A1 (ja) 2015-02-13 2016-01-29 撮像素子、駆動方法、および電子機器

Country Status (3)

Country Link
US (3) US10264197B2 (ja)
JP (1) JP6808495B2 (ja)
WO (1) WO2016129410A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110720211A (zh) * 2017-06-23 2020-01-21 高通股份有限公司 针对hdr图像和视频使用相同像素捕获短曝光数据和长曝光数据两者
CN111373745A (zh) * 2017-11-22 2020-07-03 索尼半导体解决方案公司 固态摄像元件和电子设备
WO2020178920A1 (ja) * 2019-03-01 2020-09-10 株式会社ブルックマンテクノロジ 距離画像撮像装置および距離画像撮像装置による距離画像撮像方法
KR20220100568A (ko) * 2019-11-15 2022-07-15 소니 세미컨덕터 솔루션즈 가부시키가이샤 촬상 장치
JP2022537117A (ja) * 2019-06-21 2022-08-24 ザ ガバニング カウンシル オブ ザ ユニバーシティ オブ トロント 画素パラメータの画素単位の符号化を用いて画像ダイナミックレンジを拡張するための方法およびシステム
JP2022543459A (ja) * 2019-08-08 2022-10-12 マイクロソフト テクノロジー ライセンシング，エルエルシー Ｔｏｆピクセルを用いたｈｄｒ可視光イメージング
US12116285B2 (en) 2018-10-05 2024-10-15 Fuji Chemical Industries Co., Ltd. Porous silica particle composition

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10313600B2 (en) * 2015-10-13 2019-06-04 Canon Kabushiki Kaisha Imaging device capable of simultaneously capturing of a motion image and a static image and imaging method
US10165213B2 (en) 2015-11-16 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor including pixel circuits
US9942492B2 (en) * 2016-06-16 2018-04-10 Semiconductor Components Industries, Llc Image sensors having high dynamic range functionalities
US10116891B2 (en) * 2016-10-07 2018-10-30 Stmicroelectronics (Research & Development) Limited Image sensor having stacked imaging and digital wafers where digital wafer has stacked capacitors and logic circuitry
US10263021B2 (en) 2016-12-12 2019-04-16 Stmicroelectronics (Research & Development) Limited Global shutter pixels having shared isolated storage capacitors within an isolation structure surrounding the perimeter of a pixel array
CN108337409B (zh) * 2017-01-19 2021-06-22 松下知识产权经营株式会社 摄像装置及照相机系统
JP7157529B2 (ja) * 2017-12-25 2022-10-20 キヤノン株式会社 撮像装置、撮像システム、および撮像装置の駆動方法
CN110832846B (zh) * 2018-08-31 2022-04-08 深圳市大疆创新科技有限公司 像素单元、图像传感器及其运行方法、摄像装置
US10756129B2 (en) * 2019-01-10 2020-08-25 Semiconductor Components Industries, Llc Image sensors having imaging pixels with ring-shaped gates
KR102929692B1 (ko) 2020-09-16 2026-02-20 삼성전자주식회사 다중 전송을 이용하는 이미지 센서 및 이의 동작 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05268533A (ja) * 1992-03-24 1993-10-15 Matsushita Electric Ind Co Ltd イメージセンサ
JP2004111590A (ja) * 2002-09-18 2004-04-08 Sony Corp 固体撮像装置およびその駆動制御方法
JP2008028678A (ja) * 2006-07-20 2008-02-07 Pentax Corp 撮像素子
JP2013055610A (ja) * 2011-09-06 2013-03-21 Olympus Imaging Corp 撮像装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5521682B2 (ja) 1973-10-29 1980-06-11
US8392552B2 (en) * 2000-09-28 2013-03-05 Vig Acquisitions Ltd., L.L.C. System and method for providing configurable security monitoring utilizing an integrated information system
US7078746B2 (en) * 2003-07-15 2006-07-18 Micron Technology, Inc. Image sensor with floating diffusion gate capacitor
US7825966B2 (en) * 2007-06-29 2010-11-02 Omnivision Technologies, Inc. High dynamic range sensor with blooming drain
JP2010279016A (ja) * 2009-04-30 2010-12-09 Sony Corp 固体撮像素子とその駆動方法および撮像装置
US8279328B2 (en) * 2009-07-15 2012-10-02 Tower Semiconductor Ltd. CMOS image sensor with wide (intra-scene) dynamic range
JP5625284B2 (ja) * 2009-08-10 2014-11-19 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および電子機器
JP5521682B2 (ja) 2010-02-26 2014-06-18 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
US9118883B2 (en) * 2011-11-28 2015-08-25 Semiconductor Components Industries, Llc High dynamic range imaging with multi-storage pixels
US20140246561A1 (en) * 2013-03-04 2014-09-04 Omnivision Technologies, Inc. High dynamic range pixel having a plurality of photodiodes with a single implant

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05268533A (ja) * 1992-03-24 1993-10-15 Matsushita Electric Ind Co Ltd イメージセンサ
JP2004111590A (ja) * 2002-09-18 2004-04-08 Sony Corp 固体撮像装置およびその駆動制御方法
JP2008028678A (ja) * 2006-07-20 2008-02-07 Pentax Corp 撮像素子
JP2013055610A (ja) * 2011-09-06 2013-03-21 Olympus Imaging Corp 撮像装置

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110720211A (zh) * 2017-06-23 2020-01-21 高通股份有限公司 针对hdr图像和视频使用相同像素捕获短曝光数据和长曝光数据两者
CN111373745B (zh) * 2017-11-22 2023-03-24 索尼半导体解决方案公司 固态摄像元件和电子设备
CN111373745A (zh) * 2017-11-22 2020-07-03 索尼半导体解决方案公司 固态摄像元件和电子设备
US12506976B2 (en) 2017-11-22 2025-12-23 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic apparatus
US12022209B2 (en) 2017-11-22 2024-06-25 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic apparatus
US11936994B2 (en) 2017-11-22 2024-03-19 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic apparatus
US11877074B2 (en) 2017-11-22 2024-01-16 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic apparatus
US12116285B2 (en) 2018-10-05 2024-10-15 Fuji Chemical Industries Co., Ltd. Porous silica particle composition
US11336854B2 (en) 2019-03-01 2022-05-17 Brookman Technology, Inc. Distance image capturing apparatus and distance image capturing method using distance image capturing apparatus
JP6825164B1 (ja) * 2019-03-01 2021-02-03 株式会社ブルックマンテクノロジ 距離画像撮像装置および距離画像撮像装置による距離画像撮像方法
WO2020178920A1 (ja) * 2019-03-01 2020-09-10 株式会社ブルックマンテクノロジ 距離画像撮像装置および距離画像撮像装置による距離画像撮像方法
JP2022537117A (ja) * 2019-06-21 2022-08-24 ザ ガバニング カウンシル オブ ザ ユニバーシティ オブ トロント 画素パラメータの画素単位の符号化を用いて画像ダイナミックレンジを拡張するための方法およびシステム
JP7610269B2 (ja) 2019-06-21 2025-01-08 ザ ガバニング カウンシル オブ ザ ユニバーシティ オブ トロント 画素パラメータの画素単位の符号化を用いて画像ダイナミックレンジを拡張するための方法およびシステム
JP2022543459A (ja) * 2019-08-08 2022-10-12 マイクロソフト テクノロジー ライセンシング，エルエルシー Ｔｏｆピクセルを用いたｈｄｒ可視光イメージング
JP7585302B2 (ja) 2019-08-08 2024-11-18 マイクロソフト テクノロジー ライセンシング，エルエルシー Ｔｏｆピクセルを用いたｈｄｒ可視光イメージング
KR20220100568A (ko) * 2019-11-15 2022-07-15 소니 세미컨덕터 솔루션즈 가부시키가이샤 촬상 장치
KR102786633B1 (ko) 2019-11-15 2025-03-28 소니 세미컨덕터 솔루션즈 가부시키가이샤 촬상 장치
US12396277B2 (en) 2019-11-15 2025-08-19 Sony Semiconductor Solutions Corporation Imaging device

Also Published As

Publication number Publication date
US10674100B2 (en) 2020-06-02
US20190191113A1 (en) 2019-06-20
US10264197B2 (en) 2019-04-16
US20200236308A1 (en) 2020-07-23
US20180020172A1 (en) 2018-01-18
JPWO2016129410A1 (ja) 2017-11-24
US11006059B2 (en) 2021-05-11
JP6808495B2 (ja) 2021-01-06

Similar Documents

Publication Publication Date Title
JP6808495B2 (ja) 撮像素子、駆動方法、および電子機器
US10313613B2 (en) High dynamic range image sensors with flicker and fixed pattern noise mitigation
US10194110B2 (en) Solid-state imaging device, imaging device, and signal reading method
US8184188B2 (en) Methods and apparatus for high dynamic operation of a pixel cell
CN202395873U (zh) 固体摄像器件和电子装置
JP5516960B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、および、電子機器
US8421894B2 (en) Solid-state image pickup device and control method thereof, and camera
JP4459099B2 (ja) 固体撮像装置及びカメラ
JP4973115B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP5215262B2 (ja) 撮像装置
JP6126666B2 (ja) 固体撮像装置及び電子機器
US9674468B2 (en) Imaging device and driving method for solid-state image sensor with multiple different electric potentials
JP5223953B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP2012195734A (ja) 固体撮像装置、撮像装置、電子機器、及び、固体撮像装置の駆動方法
JP2007151069A (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
CN103685999A (zh) 固态图像传感器、用于固态图像传感器的控制方法以及电子装置
US8072526B2 (en) Image sensor, imaging system, and image sensor control method
US7821559B2 (en) Photoelectric conversion apparatus provided with arrangement of plurality of pixels each having plurality of photoelectric conversion devices and accumulating unit for temporarily accumulating charges accumulated in plurality of photoelectric conversion devices
JP2006093517A (ja) 固体撮像装置
US20090237538A1 (en) Solid-state image pickup device
JP2017005612A (ja) 撮像装置、撮像方法、並びにプログラム
JP2013106231A (ja) 撮像装置
JP5402993B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および電子機器
JP4840992B2 (ja) 光電変換装置及びその制御方法並びに撮像装置
JP2010278795A (ja) 固体撮像装置、固体撮像装置の駆動方法および電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16749054

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016574723

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15546496

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16749054

Country of ref document: EP

Kind code of ref document: A1