以下、本発明の実施の形態について図面を参照して詳細に説明する。
図1は、本発明の一実施形態に係る固体撮像装置、例えばCMOSイメージセンサの構成を示すシステム構成図である。
図1に示すように、本実施形態に係るCMOSイメージセンサ10は、光電変換素子を含む単位画素(以下、単に「画素」と記す場合もある)20が行列状(マトリクス状)に2次元配置されてなる画素アレイ部11に加えて、その周辺回路として垂直走査回路12、供給電圧制御回路13、電圧供給回路14、タイミング発生回路(TG)15、複数のカラム回路16、水平走査回路17およびカラム信号選択回路18を有する構成となっている。
画素アレイ部11の画素20の行列状配列に対して、列毎に垂直信号線111が配線され、行毎に駆動制御線、例えば転送制御線112、リセット制御線113および選択制御線114が配線されている。さらに、単位画素20の各々に、リセット電圧Vrstを供給するリセット線115が配線されている。
(単位画素)
図1には、単位画素20の回路構成の一例が示されている。本回路例に係る単位画素20は、光電変換素子、例えばフォトダイオード21に加えて、例えば転送トランジスタ22、リセットトランジスタ23、増幅トランジスタ24および選択トランジスタ25の4つのトランジスタを有する画素回路となっている。ここでは、これらトランジスタ22〜25として、例えばNチャネルのMOSトランジスタを用いている。
転送トランジスタ22は、特許請求の範囲における転送ゲートに相当し、フォトダイオード21のカソード電極と電荷電圧変換部であるFD部(フローティングディフュージョン部)26との間に接続され、フォトダイオード21で光電変換され、ここに蓄積された信号電荷(ここでは、電子)を、ゲート電極(制御電極)に転送パルスTRGが与えられることによってFD部26に転送する。
リセットトランジスタ23は、リセット線115にドレイン電極が、FD部26にソース電極がそれぞれ接続され、フォトダイオード21からFD部26への信号電荷の転送に先立って、ゲート電極にリセットパルスRSTが与えられることによってFD部26の電位をリセット電圧Vrstにリセットする。
増幅トランジスタ24は、FD部26にゲート電極が、画素電源Vddにドレイン電極がそれぞれ接続され、リセットトランジスタ23によってリセットされた後のFD部26の電位をリセットレベルとして出力し、さらに転送トランジスタ22によって信号電荷が転送された後のFD部26の電位を信号レベルとして出力する。
選択トランジスタ25は、例えば、ドレイン電極が増幅トランジスタ24のソース電極に、ソース電極が垂直信号線111にそれぞれ接続され、ゲート電極に選択パルスSELが与えられることによってオン状態となり、画素20を選択状態として増幅トランジスタ24から出力される信号を垂直信号線111に出力する。
なお、選択トランジスタ25については、画素電源Vddと増幅トランジスタ24のドレイン電極との間に接続した構成を採ることも可能である。
垂直走査回路12は、シフトレジスタあるいはアドレスデコーダ等によって構成され、リセットパルスRST、転送パルスTRGおよび選択パルスSEL等を適宜発生することで、画素アレイ部11の各画素20を電子シャッタ行と読み出し行それぞれについて行単位で垂直方向(上下方向)に走査しつつ、電子シャッタ行に対してはその行の画素20の信号掃き捨てを行うための電子シャッタ動作を行うとともに、読み出し行に対してはその行の画素20の信号読み出しを行うための読み出し動作を行う。
ここでは、図示を省略するが、垂直走査回路12は、画素20を行単位で順に選択しつつ、読み出し行の各画素20の信号を読み出す読み出し動作を行うための読み出し走査系と、当該読み出し走査系による読み出し走査よりもシャッタ速度に対応した時間分だけ前に同じ行(電子シャッタ行)に対して電子シャッタ動作を行うための電子シャッタ走査系とを有する構成となっている。
そして、電子シャッタ走査系によるシャッタ走査によってフォトダイオード21の不要な電荷がリセットされたタイミングから、読み出し走査系による読み出し走査によって画素20の信号が読み出されるタイミングまでの期間が、画素20における信号電荷の蓄積期間(露光期間)となる。すなわち、電子シャッタ動作とは、フォトダイオード21に蓄積された信号電荷のリセット(掃き捨て)を行い、そのリセット後から新たに信号電荷の蓄積を開始する動作である。
供給電圧制御回路13は、単位画素20内の転送トランジスタ22のゲート電極(制御電極)に供給(印加)する制御電圧を制御する。この供給電圧制御回路13の具体的な構成については後述する。
電圧供給回路14は、供給電圧制御回路13に対して電圧値が異なる複数の電圧(制御電圧)、具体的には、画素電源Vddの電圧レベルである高レベル(以下、「“H”レベル」と記述する)と接地レベルである低レベル(以下、「“L”レベル」と記述する)との間の中間的な電圧(以下、「中間電圧」と記述する場合もある)を供給する。ここに、中間的な電圧(中間電圧)とは、フォトダイオード21に蓄積された電荷の一部を保持したまま、残りの蓄積電荷を部分的にFD部26へ転送できる電圧である。
タイミング発生回路(TG)15は、供給電圧制御回路13が転送トランジスタ22のゲート電極に制御電圧を供給する際のタイミングを決めるタイミング信号PTRG1,PTRG2,PTRG3(図2参照)を発生する。
カラム回路16は、画素アレイ部11の例えば画素列ごとに、即ち画素列に対して1対1の対応関係をもって配置され、垂直走査回路12による垂直走査によって選択された読み出し行の各画素20から垂直信号線111を通して出力される信号に対して所定の信号処理を行うとともに、信号処理後の画素信号を一時的に保持する。
このカラム回路16としては、垂直信号線111を通して出力される信号をサンプルホールドするサンプルホールド回路からなる回路構成のものや、サンプルホールド回路を含み、CDS(Correlated Double Sampling;相関二重サンプリング)処理により、リセットノイズや増幅トランジスタ24の閾値ばらつき等の画素固有の固定パターンノイズを除去するノイズ除去回路からなる回路構成のものなどが用いられる。ただし、これらは一例に過ぎず、これに限定されるものではない。例えば、カラム回路16にA/D(アナログ/デジタル)変換機能を持たせ、信号レベルをデジタル信号で出力する構成を採ることも可能である。
水平走査回路17は、シフトレジスタあるいはアドレスデコーダ等によって構成され、画素アレイ部11の画素列ごとに配されたカラム回路16を順に水平走査する。カラム信号選択回路18は、水平選択スイッチや水平信号線等によって構成され、カラム回路16に一時的に保持されている画素の信号を、水平走査回路17による水平走査に同期して順次出力する。
なお、垂直信号線111の各一端には、定電流源19が接続されている。定電流源19に代えて、例えばバイアスされたトランジスタを用いることも可能である。また、垂直走査回路12、タイミング発生回路15、カラム回路16および水平走査回路17等の動作の基準となるタイミング信号や制御信号は、図示せぬタイミング制御回路で生成される。
(供給電圧制御回路)
供給電圧制御回路13は、垂直走査回路12で選択走査された行を駆動するアドレス信号ADRを入力とし、電圧供給回路14から供給される複数の第1制御電圧、例えば4つの電圧Vtrg1,Vtrg2,Vtrg3,Vtrg4(Vtrg1>Vtrg2>Vtrg3>Vtrg4)のうちの1つを、タイミング発生回路15から供給されるタイミング信号PTRG1,PTRG2,PTRG3を基に選択して単位画素20内の転送トランジスタ22のゲート電極に供給する。
図2は、供給電圧制御回路13の構成の一例を示す回路図である。図2に示すように、本例に係る供給電圧制御回路13は、4つの電圧(中間電圧)Vtrg1,Vtrg2,Vtrg3,Vtrg4に対応した4つの回路ブロック131〜134と、3入力のNOR回路135とを有する構成となっている。回路ブロック131〜134には、垂直走査回路12からアドレス信号ADRが共通に与えられる。NOR回路135には、電圧供給回路14からタイミング信号PTRG1,PTRG2,PTRG3が3入力として与えられる。
回路ブロック131は、アドレス信号ADRとタイミング信号PTRG1とを2入力とするNAND回路1311、レベルシフタ1312およびPチャネルの駆動トランジスタ1313により構成され、論理回路部の電源電圧よりも高い電圧Vtrg1を選択して転送トランジスタ22のゲート電極に供給する。
回路ブロック132は、アドレス信号ADRとタイミング信号PTRG2とを2入力とするAND回路1321およびPチャネルの駆動トランジスタ1322により構成され、論理回路部の電源電圧と同じあるいはそれよりも低く、接地電圧よりもPMOSトランジスタの閾値以上高い電圧Vtrg2を選択して転送トランジスタ22のゲート電極に供給する。
回路ブロック133は、アドレス信号ADRとタイミング信号PTRG3とを2入力とするNAND回路1331およびNチャネルの駆動トランジスタ1332により構成され、論理回路部の接地電圧と同じあるいはそれよりも高く、電源電圧よりもNMOSトランジスタの閾値以上低い電圧Vtrg4を選択して転送トランジスタ22のゲート電極に供給する。
回路ブロック134は、アドレス信号ADRとNOR回路135の出力信号とを2入力とするAND回路1341、アドレス信号ADRを一方の(否定)入力とし、AND回路1341の出力信号を他方の入力とするOR回路1342、レベルシフタ1343およびNチャネルの駆動トランジスタ1344により構成され、接地電圧よりも低い電圧Vtrg4を選択して転送トランジスタ22のゲート電極に供給する。
この回路ブロック134では、転送トランジスタ22をオフするための電圧として、接地電圧よりも低い電圧、例えば−1.0Vを供給するために、NOR回路135の作用により他の回路ブロック131,132,133とは排他的に動作する回路構成となっている。
図3に、供給電圧制御回路13の入出力のタイミング関係を示す。転送トランジスタ22のゲート電極に供給する電圧をVtrg1,Vtrg2,Vtrg3,Vtrg4とした場合において、アドレス信号ADRによって行が選択された際に、タイミング信号PTRG1,PTRG2,PTRG3によって、それぞれに対応する電圧Vtrg1,Vtrg2,Vtrg3を供給し、それ以外は電圧Vtrg4を供給する。
続いて、上記構成の本実施形態に係るCMOSイメージセンサ10の動作について、図4のタイミングチャートを用いて説明する。図4において、(A)は通常の読み出しの場合、(B)は高S/Nと広ダイナミックレンジ化を図る場合の各動作のタイミング関係を示している。
図1に示す画素回路構成の単位画素20が行列状に配置されてなるCMOSイメージセンサ10では、一般的に、図4(A)に示すように、期間t1で転送パルスTRGおよびリセットパルスRSTが共に“H”レベルになることによってフォトダイオード21およびFD部26をリセットし、期間t2で受光した光を電子に光電変換し、フォトダイオード21に蓄積する。また、期間t2の後半部分の期間t4でリセットパルスRSTが“H”レベルになることによってFD部26をリセットし、次いで選択パルスSELが“H”レベルになることによってFD部26の電位をリセットレベルとして読み出し、しかる後期間t3で転送パルスTRGが“H”レベルになることによってフォトダイオード21に蓄積された電子をFD部26に転送し、次いで選択パルスSELが“H”レベルになることによってFD部26の電位を期間t5で信号レベルとして読み出す。
この通常の読み出し動作に対して、本発明では、高S/N化と広ダイナミックレンジ化を図ることを目的として、光電変換によって電子を蓄積する蓄積期間(露光期間)において、複数の制御電圧を転送トランジスタ22の制御電極(ゲート電極)に順次供給し、その際に転送トランジスタ22によって転送される信号電荷を2回以上読み出す駆動を行うことを特徴とする。
具体的には、図4(B)に示すように、期間t10で転送パルスTRGおよびリセットパルスRSTが共に“H”レベルになることによってフォトダイオード21およびFD部26をリセットし、期間t11で受光した光を電子に光電変換し、フォトダイオード21に蓄積する。次いで、期間t11の後半部分の期間t12でリセットパルスRSTが“H”レベルになることによってFD部26をリセットし、次いで選択パルスSELが“H”レベルになることによってFD部26の電位をリセットレベルとして読み出す。
次に、期間t13で転送トランジスタ22の制御電極に電圧Vtrg1を供給し、入射光強度によって決まるフォトダイオード21の蓄積電子の量に応じて部分的にFD部26へ転送する。期間t14では、選択パルスSELが“H”レベルになることによって転送された電子の量に応じたFD部26の電位を信号レベルとして読み出し、必要に応じて、期間t12で読み出したリセットレベルを用いて、例えばカラム回路16においてノイズキャンセル処理を行う。
期間t15では継続的に蓄積動作を実行し、期間t16でリセットパルスRSTが“H”レベルになることによって再びFD部26をリセットし、次いで選択パルスSELが“H”レベルになることによってリセットレベルを読み出す。さらに、期間t17で転送トランジスタ22の制御電極に電圧Vtrg2を供給し、期間t13で転送されずにフォトダイオード21に残った電子と期間t15で蓄積された電子との和のうち、電圧Vtrg2による転送トランジスタ22のポテンシャルを超えた分がFD部26へ転送され、期間t18で選択パルスSELが“H”レベルになることによってFD部26の電位が信号レベルとして読み出される。
期間t19から期間t22では、転送トランジスタ22の制御電極への供給電圧をVtrg3として同様の動作を繰り返して実行する。また、期間t11から期間t14までの動作を、転送トランジスタ22への供給電圧を変えながら1回あるいは複数回実行する。そして、期間t23での露光後、期間t24でリセットパルスRSTが“H”レベルになることによって再びリセット動作を行い、選択パルスSELが“H”レベルになることによってリセットレベルを読み出し、次いで期間t25では転送パルスTRGが“H”レベルになることによって転送トランジスタ22を完全にオン状態にしてFD部26へ完全転送を実行し、期間t26で選択パルスSELが“H”レベルになることによって信号レベルを読み出す。
ここで、転送トランジスタ22の制御電極に電圧Vtrg1,Vtrg2,Vtrg3を供給した場合の画素内におけるポテンシャルの一例を図5に示す。フォトダイオード21に蓄積された電子数が多く、電圧Vtrg1によるポテンシャルΦtrgiを超える場合は、フォトダイオード21に蓄積された電子は部分的にFD部26に転送される。
図6は、入射光が弱い場合に、電圧Vtrgが段階的に供給された場合のポテンシャル変化例を示すポテンシャル図である。フォトダイオード21に蓄積された電子が少ない場合は、転送トランジスタ22のポテンシャルΦtrgiを超えることがないため、光電変換で発生した電子はフォトダイオード21に保持され、最後の完全転送でFD部26へ転送されて信号レベルとして読み出される。
一方で、図7に示すように、入射光が強いときは、ポテンシャルΦtrgiを超えた電子がFD部26へ転送され、信号レベルとして順次読み出される。これにより、低照度では信号の劣化なく十分な露光時間を経て完全転送で読み出すことが可能であり、高照度では余剰分を段階的に読み出すことで、最終的に広ダイナミックレンジの合成画像を作成することができる。
なお、図6および図7における各動作期間t10〜t26と、図4(B)のタイミングチャートにおける各動作期間t10〜t26とはそれぞれ対応している。
このように、転送トランジスタ22の制御電極に複数の電圧Vtrg1,Vtrg2,Vtrg3を段階的に供給し、余剰電子を複数回FD部26へ転送した場合、2回目以降の転送では閾値ばらつきがキャンセルされる。これは以下の理由による。
図8に示すように、1回目の転送で転送トランジスタ22の制御電極に電圧Vtrg1を印加した場合の転送トランジスタ22のポテンシャルをφtrg1、フォトダイオード21の電荷蓄積前のポテンシャルをφhad0、フォトダイオード21に保持される電子数をQHAD1、FD部26へ溢れた電子数をQFD1、電子数QHAD1を保持しているときのフォトダイオード21のポテンシャルをφhad1とする。入射光強度に比例してフォトダイオード21で発生する光電流をIpdとし、1回目の転送までの露光時間をΔT、フォトダイオード21の容量をCpdとすると、QHAD1およびQFD1は以下の式で表される。
QHAD1=Cpd・φhad1
QFD1=Ipd・ΔT−QHAD1
φhad1=φhad0−φtrg1
φtrg1=Vtrg1 −(Vth+ΔVth)
ここで、Vthは転送トランジスタ22の閾値であり、ΔVthは転送トランジスタ22の閾値ばらつきである。
さらに続けてΔT時間露光し、光電流を蓄積した後で異なる電圧Vtrg2を印加した2回目の転送においては、同様に転送トランジスタ22のポテンシャルをφtrg2、フォトダイオード21に保持される電子数をQHAD2、FD部26へ溢れた電子数をQFD2、電子数QHAD2を保持しているときのフォトダイオード21のポテンシャルをφhad2とすると、以下の式で表される。
QHAD2=Cpd・φhad2
φhad2=φhad0−φtrg2
φtrg2=Vtrg2−(Vth+ΔVth)
QFD2=(QHAD1 +Ipd・ΔT)−QHAD2
=Cpd・φhad1+Ipd・ΔT−Cpd・φhad2
=Cpd・(φhad0−φtrg1)+Ipd・ΔT
−Cpd・(φhad0−φtrg2)
=Cpd・φtrg1+Ipd・ΔT−Cpd・φtrg2
=Cpd・{Vtrg1−(Vth+ΔVth)}+Ipd・ΔT
−Cpd・{Vtrg2−(Vth+ΔVth)}
=Ipd・ΔT−Cpd・(Vtrg2−Vtrg1)
このように、2回目の転送以降では、FD部26へ中間転送された電子数は、入射光強度、即ち発生した光電流量と、転送トランジスタ22の制御電極に印加された電圧Vtrg2と直前に印加された電圧Vtrg1との差で決まり、転送トランジスタ22の閾値ばらつきΔVthの影響を低減することが可能である。さらに、それぞれのタイミングで転送トランジスタ22を介して転送される電子数は相間を有しているために、ポテンシャルを超えた電子数によって転送期間内に転送しきれない残留電子数も相間を有し、2回目以降では残留電子によるばらつきも低減される。
ここで、転送トランジスタ22の制御電極に供給する電圧Vtrgのレベルは次のように決定する。
図9に示すように、フォトダイオード21の蓄積電子数は入射光量が一定の場合、露光時間に比例して増加する。例えば、毎秒30フレームであれば1/30秒、毎秒60フレームであれば1/60秒といった基準となる露光時間Tsで飽和電子数Qsに達する入射光強度を仮定し、転送トランジスタ22の制御電極に電圧Vtrgを供給するタイミングTiにおける、蓄積電子数Neiを見積もる。タイミングTiにおける供給電圧Vtrgiは、蓄積電子数Neiをフォトダイオード21に保持できる電圧として設定する。
図10に、飽和電子数Qsが8800e-のフォトダイオード21における転送トランジスタ22の制御電極への供給電圧Vtrgと、当該電圧Vtrgを供給した場合のフォトダイオード21で保持されている電子数の実験結果を示す。
この場合、タイミングT1,T2,T3での供給電圧は、図9における蓄積電子数Ne1,Ne2,Ne3から、電圧Vtrg1,Vtrg2,Vtrg3となる。実際に供給する電圧は、フォトダイオード21からFD部26への熱拡散などによるリークを防ぐマージンとして、転送トランジスタ22がNチャネルMOSトランジスタであれば数100mV低い電圧、PチャネルMOSトランジスタであれば数100mV高い電圧を印加することがより好ましい。
図11に、転送トランジスタ22の制御電極へ供給する電圧の供給タイミングについての別の例を示す。
この別の例では、完全転送までの露光時間の1/4のタイミングで電圧Vtrg1を、3/4のタイミングで電圧Vtrg3を供給する。それぞれの電圧Vtrg1,Vtrg3の決め方は上記の場合と同様である。
このように、電圧Vtrg1,Vtrg3の供給の間隔を制御することで、入射光強度に対する中間転送の電子数の関係、つまり感度を制御することができる。すなわち、それぞれの中間転送実行の間隔を複数とすることで、複数の感度で広ダイナミックレンジ化することができ、広ダイナミックレンジ領域の中でも光強度が比較的弱いところでのS/Nを比較的高く設定することができる。
例えば、図11に示すように、最初の中間転送までの露光時間(t31)を全体の4分の1として、1回目の中間転送から2回目の中間転送までの露光時間(t35)を全体の2分の1とすると、1回目の転送では入射光強度に対する読み出し電子数の感度は4分の1となり、ダイナミックレンジ拡大に貢献する。
一方、2回目の転送では、感度は2分の1となり、ダイナミックレンジは1回目の転送よりも狭いが、通常の約2倍の領域までは1回目の転送による領域よりも高いS/Nを実現できる。なお、最後の完全転送では、入射光強度に対して通常の1倍、即ち同等の感度とダイナミックレンジを実現しており、広ダイナミックレンジ化による低照度領域での画質劣化を回避する。
図12に、転送トランジスタ22の制御電極へ供給する電圧の供給タイミングについてのさらに別の例を示す。
この例では、複数回供給される電圧Vtrgiの任意の1回あるいは複数回において、転送された信号レベルの読み出しを実行せずにリセット動作を実行する。この動作は、選択信号をアクティブとせずに転送後ただちにリセット動作に移ることで実現できる。この動作により、前述のように閾値ばらつきによる転送電子数のばらつきが低減された信号を得る場合、ばらつきの大きい初回の転送における読み出し動作を省略することができる。
また、読み出し動作を実行しないことで、CMOSイメージセンサ10のフレームレートよりも短い転送間隔とすることが可能なため、ダイナミックレンジ拡大に貢献できる。例えば、図12では、完全転送までの露光時間の1/8のタイミングで電圧Vtrg1を供給し、読み出さずにリセットする。1/4のタイミングで電圧Vtrg2を供給し、信号レベルを読み出す。次に、3/4のタイミングで電圧Vtrg3を供給し、信号レベルを読み出し、最後に完全転送で信号レベルを読み出している。
合計3回実行される読み出し動作のうち、電圧Vtrg2によって転送された1回目の読み出しでは、1/8の露光時間に相当する出力が得られているために、最大で約8倍のダイナミックレンジを確保でき、直前の電圧Vtrg1による転送で閾値ばらつきが低減されている。電圧Vtrg3による2回目の読み出しでは、転送間隔が1/2であるために、飽和レベルの約2倍のダイナミックレンジで、1回目の読み出しよりも高いS/Nの信号が得られる。
この例では、ダイナミックレンジを約8倍に拡大しているが、読み出しの速度は通常の4倍で十分である。同様にして、電圧Vtrg1の供給タイミングを電圧Vtrg2の供給タイミングに近づけることで、ダイナミックレンジを拡大することが可能である。また、図12の例のように、図4(A)の動作に加えて、転送あるいは信号レベルの読み出し直後にリセット動作を実行して、FD部26の電子をあらかじめリセットすることが可能である。
ここで、複数回の中間転送によって得られた信号は、図13に示すように、あらかじめ設定された飽和レベルでクリップし加算することで連続的な入出力特性を得る。例えば、図13では、i回目の読み出しである通常露光での完全転送の結果は通常飽和レベルまで高S/Nで出力し、その前のi−1回目の転送では露光時間を2分の1で中間転送することで約2倍のダイナミックレンジを、i−2回目の転送では露光時間を8分の1で中間転送することで約8倍のダイナミックレンジを可能とし、それぞれの飽和レベル付近でクリップして足し合わせることで、連続的な特性が得られる。
このようなクリップおよび加算を行うことによる高S/N化および広ダイナミックレンジ化の処理は、例えばCMOSイメージセンサ10の後段に設けられる信号処理回路(図示せず)において、複数回読み出された画像を蓄えておくフレームメモリを用いることによって実行されることになる。
ただし、この処理例は一例に過ぎず、複数回読み出された画像が保存されていれば、パーソナルコンピュータなどで処理することも可能であり、またフレームメモリをCMOSイメージセンサ10上に実装することで、当該イメージセンサ10上で処理して最終画像のみ出力する構成を採ることも可能である。
図14に実験結果を示す。この実験では、図12のタイミングチャートにおいて、電圧Vtrg1を0.6V、電圧Vtrg2を1.1V、電圧Vtrg3を1.3Vとして転送トランジスタ22の制御電極に供給した。
図14では、フォトダイオード21のリセットから完全転送までの露光時間を約16msとして、最初の電圧Vtrg1による中間転送をフォトダイオード21のリセットから2ms後、2回目の電圧Vtrg2による中間転送を4ms後、3回目の中間転送を12ms後に実行した場合の、フォトダイオード21に残っている電子数を表している。
図14において、t1,t3,t5,t7が露光期間、t2,t4,t6が転送期間である。転送トランジスタ22の制御電極に電圧Vtrgを印加している時間は100nsである。グラフ40〜51は、それぞれ16msの間にフォトダイオード21で発生した総電子数が350e-,1200e-,2200e-,4400e-,6600e-,8800e-,11000e-,17500e-,25000e-,35000e-,44000e-,53000e-となる強度の光がフォトダイオード21に入射する条件である。転送期間は転送が平衡状態に近づくように十分な時間にすることが好ましく、100ns以上とすることがより好ましい。
図15は、前記実験での入射光強度を示す総発生電子数と、各中間転送および最後の完全転送で出力として転送された電子数の関係を示す図である。図15において、グラフ60は、電圧Vtrg1によって転送された電子数で、エラーバーは転送トランジスタ22の閾値を±50mVばらつかせたときの値である。
1回目の転送では閾値ばらつきによる転送電子数のばらつきが大きいが、2回目の電圧Vtrg2による転送結果61では電子数のばらつきが低減されている。3回目の電圧Vtrg3による転送結果62は、電圧Vtrg2による転送よりも転送期間が長いために感度が高く、勾配が大きくなっている。完全転送による結果63は、低照度において中間転送を行わない通常の転送と同じS/Nを有している。結果61,62は、それぞれ結果63の1/2倍,1/8倍の勾配となっており、転送タイミングの制御による感度制御および広ダイナミックレンジ化が実現できていることが確認できる。結果63は前記特性合成の方法により得られた広ダイナミックレンジ特性である。低照度での高いS/Nと、線形特性での広ダイナミックレンジ化を達成している。
上述したように、例えば、フォトダイオード21および当該フォトダイオード21で光電変換された信号電荷を転送する転送トランジスタ22を含む単位画素20が行列状に2次元配置されてなるCMOSイメージセンサ10において、転送トランジスタ22の制御電極に複数の第1制御電圧を供給電圧制御回路13から順次供給し、その際に転送トランジスタ22によって転送される信号電荷を2回以上読み出す駆動を垂直走査回路12によって行うことで、低照度にて通常飽和レベルを狭めることなく線形かつ高S/Nでの信号取得を可能にするとともに、通常飽和レベル以上の入射光に対しても線形領域での良好なS/Nを実現しながらダイナミックレンジを拡大できる。
これにより、屋内や野外、昼間や夜間といった多様な環境下での外光の変化に対して、低照度シーンにおいてS/Nの高い高画質な画像を取得することが可能になるとともに、高照度シーンにおいて飽和の少ない画像を線形応答による高画質で取得でき、さらに低照度と高照度の混在するコントラストの高いシーンにおいても、低照度部分では高S/Nを維持したまま高照度部分の飽和を回避することができる。
加えて、高感度化を目的として通常の画素配列の中に感度の高い画素を配置した場合においても、高感度画素に露光時間を合わせて通常画素のS/Nを劣化させる必要はなく、通常画素の適正露光に合わせて高感度画素の高S/N画像を得ることができ、後段の高画質化の処理に有利となる。
なお、上記実施形態では、選択トランジスタ25を含む単位画素20(図1参照)が行列状に配置されてなるCMOSイメージセンサに適用した場合について説明したが、本発明はこの適用例に限られるものではない。
すなわち、本発明に係るCMOSイメージセンサ10では、FD部26へ転送した電子については、直後の読み出し動作の有無に関わらず次の露光期間の前にリセットすることができるために、選択トランジスタ25を含まない単位画素が行列状に配置されてなるCMOSイメージセンサにも同様に適用可能である。
具体的には、図16(A)に示すように、フォトダイオード21に加えて、転送トランジスタ22、リセットトランジスタ23および増幅トランジスタ24の3つのトランジスタを有し、リセットトランジスタ23を介してFD部26の電位を増幅トランジスタ24の閾値よりも低い電位、即ち選択電源電位SELVDDに設定して単位画素を非選択とする画素回路の単位画素を持つCMOSイメージセンサに対しても同様に適用可能である。
また、図16(B)に示すように、フォトダイオード21に加えて、転送トランジスタ22、リセットトランジスタ23および増幅トランジスタ24の3つのトランジスタと、1つのスイッチトランジスタ27とを有する画素回路においても同様に適用可能である。この画素回路では、リセット電圧Vrstを垂直信号線111から選択的に供給する構成となっているために、リセットトランジスタ23がFD部26(増幅トランジスタ24のゲート電極)と垂直信号線111との間に接続されるとともに、垂直信号線111にはスイッチパルスSWでオン状態となるスイッチトランジスタ27を介して選択的にリセット電圧Vrstが供給されることになる。
さらに、増幅トランジスタ24を複数の単位画素間で共有する画素構造においても、同じ理由から適用可能である。
ここで、図16(A)に示す3トランジスタ構成の画素回路の単位画素を持つCMOSイメージセンサの場合の動作について、図17のタイミングチャートを用いて説明する。
前フレームの完全転送と読み出しの期間T4の後に、期間T1で電子シャッタによってフォトダイオード21とFD部26の信号電荷を空にする。そして、露光と光電変換によって発生した電荷(ここでは、電子)をフォトダイオード21に蓄積する。中間読み出しの前に、期間T2で中間電圧(図4の電圧Vtrg1に相当)を転送トランジスタ22の制御電極に印加し、入射光量の大きい画素で発生した信号電荷を部分的にFD部26へ転送する。ここで、FD部26へ転送された電荷は読み出さずにリセットする。
期間T3で転送トランジスタ22の制御電極に期間T2と同じ、あるいは異なる中間電圧を印加することにより、再び入射光量の大きい画素で発生した信号電荷を部分的にFD部26へ転送する。ここでは、FD部26へ転送された信号電荷は読み出される。露光を続け、期間T4では転送トランジスタ22を完全にオンとすることで、フォトダイオード21に蓄積された全ての信号電荷をFD部26へ転送し、当該FD部26から読み出す。
期間T4において、中間電圧の印加で転送が発生しない入射光量の小さい画素では、信号電荷が減少することなく蓄積されるために、高S/Nで信号を読み出すことができる。一方、入射光量が大きい画素では、信号電荷が飽和してしまうが、中間電圧の印加による中間転送によって信号として読み出す。
図18に、完全転送期間T4および電子シャッタ期間T1におけるフォトダイオード(PD)21とFD部26の電位関係および選択電源電位SELVDD、リセットパルスRSTおよび転送パルスTRGの詳細なタイミング関係を示す。
選択電源電位SELVDDが“H”レベルの状態にあるとき、期間t0でリセットパルスRSTが“H”レベルになり、リセットトランジスタ23がオン状態になることによってFD部26をリセットし、期間t1でFD部26の電位をリセットレベルとして増幅トランジスタ24を介して読み出す。期間t2では転送パルスTRGが“H”レベルになることによってフォトダイオード21の信号電荷をFD部26へ転送し、期間t3でFD部26の電位を信号レベルとして増幅トランジスタ24を介して読み出す。
期間t4でリセットパルスRSTが“H”レベルになり、リセットトランジスタ23がオン状態になることによってFD部26をリセットし、電子シャッタの動作をする。期間t5では、選択電源電位SELVDDが“L”レベルになり、FD部26の電位を増幅トランジスタ24の閾値よりも低い電位とすることで、当該増幅トランジスタ24がオフして画素を非選択状態とする。
図19に、中間転送期間T2,T3におけるフォトダイオード21とFD部26の電位関係および選択電源電位SELVDD、リセットパルスRSTおよび転送パルスTRGの詳細なタイミング関係を示す。
期間t0でリセットパルスRSTが“H”レベルになり、リセットトランジスタ23がオン状態になることによってFD部26をリセットする。期間T3の場合は、期間t1でFD部26の電位をリセットレベルとして増幅トランジスタ24を介して読み出す。期間T2の場合は読み出し動作については実行しなくても良い。期間t2で任意の電圧Vfgを転送トランジスタ22の制御電極に印加し、中間転送を実行する。任意の電圧Vfgについては、期間T2の場合をVfg0、期間T3の場合をVfg1とする。
入射光量が少ないとき、破線で示したようにフォトダイオード21の電圧は高くなっており、FD部26への転送は発生しない。一方、入射光量が多いとき、実線で示したようにフォトダイオード21の電圧は低くなり、転送トランジスタ22のゲート下のポテンシャルを越えた信号電荷がFD部26へ部分的に転送される。期間T3の場合は、期間t3でFD部26の電位を信号レベルとして増幅トランジスタ24を介して読み出す。期間T2の場合は、読み出し動作は実行しなくても良い。
期間t4でリセットパルスRSTが“H”レベルとなり、リセットトランジスタ23がオン状態になることによってFD部26のみをリセットし、期間t5で選択電源電位SELVDDが“L”レベルになり、FD部26の電位を増幅トランジスタ24の閾値よりも低い電位とすることで、当該増幅トランジスタ24がオフして画素を非選択状態とする。
図20に、各タイミングでのポテンシャル関係を示す。図20(a)は、完全転送と読み出しの期間T4における期間t4での電子シャッタ動作時のポテンシャル図である。この電子シャッタ動作では、フォトダイオード21およびFD部26に蓄積された電荷を選択電源電位SELVDD側へ掃き出す。
図20(b)は、期間T2,T3,T4における期間t0でのリセット動作後のポテンシャル図である。このリセット動作後は、入射光強度の大小によって、露光による電荷の蓄積が発生する。
図20(c)は、中間転送期間T2,T3における期間t2での中間転送動作時のポテンシャル図である。この中間転送動作では、転送トランジスタ22のゲート下のポテンシャルが、当該転送トランジスタ22のオン状態とオフ状態の中間状態になるような電圧を転送トランジスタ22の制御電極に印加すると、入射光強度が小さい場合は蓄積電荷が少ないため転送が発生せず、入射光強度が強い場合のみフォトダイオード21のポテンシャルが転送トランジスタ22のゲート下のポテンシャルを上回るために、FD部26へ電荷の転送が発生する。
図20(d)は、期間T4における期間t2、即ちフォトダイオード21に蓄積した電荷を全て読み出す完全転送を行うために転送トランジスタ22をオン状態にしたときのポテンシャル図である。
図20(e)は、期間T3,T4における期間t3、即ち信号を読み出すべく完全転送後に転送トランジスタ22をオフ状態にしたときのポテンシャル図である。
図20(f)は、期間T1,T2,T3における期間t5、即ちFD部26の電位を増幅トランジスタ24の閾値以下とすべく画素の非選択動作を実行したときのポテンシャル図である。
ところで、画素アレイ部において、受光部であるフォトダイオード21のポテンシャル形状が画素ごとに均一でない場合、中間電圧の印加によってフォトダイオード21に保持される電子数が異なる。これにより、中間電圧の印加を伴う読み出しによって得られた高照度領域での出力信号が、フォトダイオード21のポテンシャル形状のバラツキに依存する固定パターンノイズを有し、画質を劣化させる懸念がある。
ここで、例えば、図21に示すように、フォトダイオード(PD)21に電荷Qi0が蓄積されている状態(a)から、電圧Vfg0を転送トランジスタ22の制御電極に印加することによって電荷Qi0の一部を掃き出した際に、フォトダイオード21に電荷Q0だけ残っている状態(b)となる場合を考える。
状態(b)からさらに電荷Qi1が蓄積された状態(c)に対して、電圧Vfg1を転送トランジスタ22の制御電極に印加することで、電荷Q0+Q1をフォトダイオード21に残し、電荷Qfg1をFD部26へ転送して信号として読み出すことができる(状態(c))。
図22に示すように、状態(b)から状態(c)で蓄積した電荷Qi1は入射光強度に比例している。状態(d)で転送された信号電荷Qfg1から入射光強度、即ち明るさを得るには、電圧Vfg0および電圧Vfg1で決定する電荷Q1を得る必要がある。しかし、画素ごとにフォトダイオード21のポテンシャル形状が同一でない場合、電荷Q1が画素ごとにばらつきを持っているため、電荷Qfg1から得られる画像に固定パターンノイズが含まれることになる。
[応用例]
上述したフォトダイオード21のポテンシャル形状のバラツキに依存する固定パターンノイズを補正するために為されたのが、以下に説明する応用例である。
(動作例1)
図23は、本発明の応用例に係る動作例1を示すタイミングチャートである。この動作例1は、図16(A)に示す3トランジスタ構成の画素回路の単位画素を持つCMOSイメージセンサの場合の動作例である。
先ず、前フレームでの読み出し後、期間S1でフォトダイオード21を電荷(電子あるいは正孔)で満たす。次に、期間S2で電圧Vfg1を転送トランジスタ22の制御電極に印加し、中間転送を行ってからリセットする。次に、期間S3で電圧Vfg0を転送トランジスタ22の制御電極に印加し、中間転送を行ってから信号を読み出す。最後に、期間S4で完全転送を行って信号を読み出し、期間S5でシャッタ動作を行う。
図24に、中間転送期間S2,S3におけるフォトダイオード21とFD部26の電位関係および選択電源電位SELVDD、リセットパルスRSTおよび転送パルスTRGの詳細なタイミング関係を示す。
期間t0でリセットパルスRSTが“H”レベルになり、リセットトランジスタ23がオン状態になることによってFD部26をリセットする。期間S3の場合は、期間t1でFD部26の電位をリセットレベルとして増幅トランジスタ24を介して読み出す。期間S2の場合は読み出し動作については実行しなくても良い。期間t2で任意の電圧Vfgを転送トランジスタ22の制御電極に印加し、中間転送を実行する。任意の電圧Vfgについては、期間S2の場合をVfg1、期間S3の場合をVfg0とする。ここで、Vfg0とVfg1は同一の電圧値であっても構わない。
入射光量が少ないとき、破線で示したようにフォトダイオード21の電圧は高くなっており、FD部26への転送は発生しない。一方、入射光量が多いとき、実線で示したようにフォトダイオード21の電圧は低くなり、転送トランジスタ22のゲート下のポテンシャルを越えた信号電荷がFD部26へ部分的に転送される。期間S3の場合は、期間t3でFD部26の電位を信号レベルとして増幅トランジスタ24を介して読み出す。期間S2の場合は、読み出し動作は実行しなくても良い。
期間t4でリセットパルスRSTが“H”レベルとなり、リセットトランジスタ23がオン状態になることによってFD部26のみをリセットし、期間t5で選択電源電位SELVDDが“L”レベルになり、FD部26の電位を増幅トランジスタ24の閾値よりも低い電位とすることで、当該増幅トランジスタ24がオフして画素を非選択状態とする。
図25に、完全転送期間S4および電子シャッタ期間S5におけるフォトダイオード21とFD部26の電位関係および選択電源電位SELVDD、リセットパルスRSTおよび転送パルスTRGの詳細なタイミング関係を示す。
選択電源電位SELVDDが“H”レベルの状態にあるとき、期間t0でリセットパルスRSTが“H”レベルになり、リセットトランジスタ23がオン状態になることによってFD部26をリセットし、期間t1でFD部26の電位をリセットレベルとして増幅トランジスタ24を介して読み出す。期間t2では転送パルスTRGが“H”レベルになることによってフォトダイオード21の信号電荷をFD部26へ転送し、期間t3でFD部26の電位を信号レベルとして増幅トランジスタ24を介して読み出す。
期間t4でリセットパルスRSTが“H”レベルになり、リセットトランジスタ23がオン状態になることによってFD部26をリセットし、電子シャッタの動作をする。期間t5では、選択電源電位SELVDDが“L”レベルになり、FD部26の電位を増幅トランジスタ24の閾値よりも低い電位とすることで、当該増幅トランジスタ24がオフして画素を非選択状態とする。
(動作例2)
図26は、本発明の応用例に係る動作例2を示すタイミングチャートである。この動作例2も、3トランジスタ構成の画素回路の単位画素を持つCMOSイメージセンサの場合の動作例である。
動作例2は、動作例1における最後の完全転送の読み出しを省略した動作例となっており、最後の完全転送の読み出しを省略することにより、動作例1の場合に比較して、フォトダイオード21のポテンシャル形状のバラツキに依存する固定パターンノイズを補正する補正信号を得るための一連の処理に要する時間を短縮することができる。複数の電圧のいずかあるいは全てを、転送トランジスタ22を完全にオフ状態にする電圧以外の電圧に設定することで、完全転送の読み出しを省略することができる。
図27に、動作例2の場合の中間転送期間S3′および電子シャッタ期間S5におけるフォトダイオード21とFD部26の電位関係および選択電源電位SELVDD、リセットパルスRSTおよび転送パルスTRGの詳細なタイミング関係を示す。動作例2では、図27のタイミングチャートに示すように、電子シャッタ期間S5のシャッタ動作と非選択化動作を中間読み出しの後で実行する。
(動作例3)
図28は、本発明の応用例に係る動作例3を示すタイミングチャートである。この動作例3も、3トランジスタ構成の画素回路の単位画素を持つCMOSイメージセンサの場合の動作例である。
動作例3は、期間S1の強制飽和動作、期間S2の中間転送動作、期間S3の中間転送と読み出し動作の各間隔を短くした動作例となっており、期間S1,S2,S3の各間隔を短くすることにより、動作例1の場合に比較して、入射光や暗電流の影響を低減することができる。
(動作例4)
図29は、本発明の応用例に係る動作例4を示すタイミングチャートである。この動作例4も、3トランジスタ構成の画素回路の単位画素を持つCMOSイメージセンサの場合の動作例である。
動作例4は、中間転送による信号の読み出しを続けて複数回実行する動作例となっており、複数の電圧を低い電圧から順に転送トランジスタ22の制御電極に印加することにより、それぞれの電圧に対応した補正量の補正信号を得ることができる。
以上説明した動作例1〜4におけるフォトダイオード21の強制飽和動作のタイミング関係を図30に示す。なお、図30において、期間S1が強制飽和動作のタイミング関係を示している。
FD部26の初期電圧であるところのリセット電圧(ここでは、選択電源電位SELVDD)を飽和時のフォトダイオード21の電圧相当にし、転送パルスTRGとリセットパルスTRSを“H”レベルにすることによって転送トランジスタ22とリセットトランジスタ23をオン状態にする。これにより、フォトダイオード21は飽和状態と同様に電荷が保持された状態になる。すなわち、FD部(転送容量)26の電位を、フォトダイオード21は飽和状態における電位として転送トランジスタ22をオン状態にすることで、フォトダイオード21を電位あるいは正孔でみたすことができる。
上述したように、フォトダイオード21を電荷(電子あるいは正孔)で満たしてから、複数の中間電圧(第2制御電圧)を転送トランジスタ22の制御電極に順次印加して部分的な転送を実行する、即ちフォトダイオード21に蓄積された電荷の一部を保持したまま、残りの蓄積電荷を部分的にFD部26へ転送することにより、いずれかあるいは全ての中間電圧によって転送された信号電荷を電圧信号として取得することができる。この電圧信号は、フォトダイオード21のポテンシャル形状のバラツキ成分を含んだものとなっており、よって、当該ポテンシャル形状のバラツキに依存する固定パターンノイズを補正するための補正信号となる。
なお、前述した動作例4の説明から明らかなように、複数の中間電圧(第2制御電圧)の印加順序は、画像取得の際における複数の制御電圧(第1制御電圧)の印加順序の逆となる。すなわち、画像取得の際に、複数の制御電圧を高い電圧から順に印加するとしたとき、複数の中間電圧を低い電圧から順に印加することで、フォトダイオード21のポテンシャル形状のバラツキに依存する固定パターンノイズを補正するための補正信号を取得することができる。
(補正信号が得られる原理)
次に、フォトダイオード21のポテンシャル形状のバラツキに依存する固定パターンノイズを補正するための補正信号が得られる原理について説明する。
図31は、中間転送を伴う読み出しにおけるポテンシャル図である。図31において、(a)は中間転送期間S2における期間t1のポテンシャルを、(b)は中間転送期間S2における期間t2のポテンシャルを、(c)は中間転送期間S3における期間t1のポテンシャルを、(c)は中間転送期間S3における期間t2のポテンシャルをそれぞれ示している。
S2−t1期間(a)でフォトダイオード21に蓄積されている電荷Qi0は、S2−t2期間(b)で転送トランジスタ22に電圧Vfg0を印加することで、部分的にFD部26へ転送され、電荷Q0だけフォトダイオード21に残る。FD部26へ転送された電荷Qfg0はリセットされる。
ここで、電荷Q0は印加された電圧Vfg0によって制御されるが、当該電荷Q0には転送トランジスタ22の特性バラツキ(閾値バラツキ)による電荷数のバラツキΔQvthと、ポテンシャル形状のバラツキによる電荷数のバラツキΔQpot0が、画素ごとの固定パターンノイズとして含まれる。そして、電荷Q0は、電荷Q0の平均値をQhad0とすると、次式(1)で表される。
Q0=Qhad0+ΔQvth+ΔQpot0……(1)
期間S3の読み出しでは、期間S2からの露光期間中に光電変換によって発生した電荷Qi1がフォトダイオード21に加わり、当該フォトダイオード21に(Qi1+Q0)なる電荷が保持される状態になる。この状態において、転送トランジスタ22の制御電極に中間電圧Vfg1を印加することで、電荷Qi1の一部がFD部26へ転送される。このとき、電荷Qi1の残りの電荷をQ1とすると、フォトダイオード21には(Q0+Q1)なる電荷が保持される。
電荷(Q0+Q1)においても、転送トランジスタ22の閾値バラツキに起因する電荷数のバラツキΔQvthが含まれ、電荷Q1に対してポテンシャル形状のバラツキに起因する電荷数のバラツキΔQpot1が含まれる。ここで、電荷Q1の平均値をQhad1とすると、
Q0+Q1=(Qhad0+ΔQpot0)
+(Qhad1+ΔQpot1)+ΔQvth……(2)
と表すことができる。ここで、電荷Q1は、
Q1=Qhad1+ΔQpot1……(3)
である。
読み出される信号、即ちFD部26へ転送された電荷Qfg1は、
Qfg1=Qi1−Q1
=Qi1−(Qhad1+ΔQpot1)…(4)
となる。この式(4)からわかるように、画素の特性バラツキとしてポテンシャル形状のバラツキに起因する電荷数のバラツキΔQpot1をキャンセルする必要がある。
図32は、強制飽和動作および中間転送におけるポテンシャル図である。図32において、(a)は強制飽和期間S1における期間t4のポテンシャルを、(b)は強制飽和期間S1における期間t5のポテンシャルを、(c)は中間転送期間S2における期間t2のポテンシャルを、(c)は中間転送期間S3における期間t2のポテンシャルを、(d)は中間転送期間S4における期間t2のポテンシャルをそれぞれ示している。
S2−t4期間(a)でフォトダイオード21を強制的に飽和状態とし、S1−t5期間(b)で飽和電子数Qs0がフォトダイオード21に保持された状態とする。S2−t2期間(c)では、転送トランジスタ22の制御電極に電圧Vfg1を印加することで、式(2)で表される電荷(Q0+Q1)をフォトダイオード21に保持できる。FD部26へ転送された電荷はリセットする。
S3−t3期間では、転送トランジスタ22の制御電極に電圧Vfg0を印加すると、式(1)で表される電荷Q0がフォトダイオード21に保持され、残りの電荷Q1がFD部26へ転送され、信号として読み出される。電荷Q1は式(3)で表されるため、画素の特性バラツキとして固定パターンノイズとなり、画質を劣化させる項ΔQpot1によるオフセット値を得ることができる。
続けて完全転送をS4−t2期間で実行した場合には、式(1)の電荷Q0が信号として読み出されるため、(ΔQpot0+ΔQvth)のオフセット値も得ることが可能である。この信号を読み出せば、転送トランジスタ22の閾値バラツキによる固定パターンノイズを除去することも可能である。
(固定パターンノイズの補正)
図1に示すCMOSイメージセンサ10からは、入射光量に依存する電荷(量)Qi1を含んだ電荷Qfg1が信号として読み出される。中間転送によって残った電荷Q1の平均値Qhad1は中間電圧Vfg1によって制御できる値であるが、ポテンシャル形状のバラツキに起因する電荷数のバラツキΔQpot1は画素の固定パターンノイズとして画質を劣化させる。
そこで、前述した補正信号(補正値)を取得する手法によって式(3)の電荷Q1を得る。そして、この電荷Q1と電荷Qfg1との和をとる演算処理を行うと、次式(5)の演算結果が得られる。
Qfg1+Q1=Qi1−(Qhad1+ΔQpot1)
+Qhad1+ΔQpot1
=Qi1……(5)
ポテンシャル形状のバラツキに起因する電荷数のバラツキΔQpot1が除去され、入射光量に依存する電荷Qi1のみが得られることになる。
すなわち、式(5)の加算処理を行うことにより、前述した取得手法によって得た補正信号を用いてフォトダイオード21のポテンシャル形状のバラツキに起因する電荷数のバラツキΔQpot1がキャンセルされ、入射光量を示す電荷Qi1が得られることになるために、固定パターンノイズの低減によって撮像画像の画質を向上できる。
式(5)の加算処理は、図33に示すように、CMOSイメージセンサ10の後段に設けられるデジタル信号処理回路50において実行される。ここでは、CMOSイメージセンサ10から撮像信号がデジタル信号で出力されるものとする。デジタル信号処理回路50は、例えばフレームメモリを持ち、前述した取得手法によって画素個々について取得された補正信号を画素ごとにフレームメモリに格納しておき、通常の撮像時に当該フレームメモリに格納されている補正信号を用いて画素ごとに、受光部(フォトダイオード)のポテンシャル形状のバラツキに依存する固定パターンノイズを補正するために、式(5)の加算処理を実行する。
補正信号の取得については、製造段階において取得処理を一度実行し、各画素の補正信号を固定値として不揮発性メモリに格納しておく手法や、システム電源の投入時に取得処理を一度実行し、各画素の補正信号を固定値としてフレームメモリに格納する手法や、数フレーム期間や数十フレーム期間等の一定期間ごとに取得処理を繰り返して実行し、その都度フレームメモリに格納している補正信号を更新する手法や、フレームごとに取得処理を繰り返して実行し、フレームメモリに格納している補正信号を更新する手法などが考えられる。補正信号の取得が多くなる程、経時変化などに伴う固定パターンノイズについて確実に補正できる利点がある。
上述したように、フォトダイオード21を電荷で満たしてから、複数の中間電圧(第2制御電圧)を転送トランジスタ22の制御電極に順次印加して部分的な転送を実行し、いずれかあるいは全ての中間電圧による転送で得られた信号電荷を読み出し、当該信号電荷を補正項として、通常撮像時に複数の制御電圧を転送トランジスタ22の制御電極に順次印加することによって得られた画像の固定パターンノイズの除去に用いることにより、次のような作用効果を得ることができる。すなわち、広ダイナミックレンジ化されたときの高照度における出力信号において、フォトダイオード21のポテンシャル形状のバラツキ、あるいは転送トランジスタ22の閾値バラツキのいずれかあるいは両方によって発生する画像の固定パターンノイズを除去できるために、撮像画像の高画質化を図ることができる。
なお、本実施形態においては、前述した取得手法によって得た補正信号を、複数の制御電圧を転送トランジスタ22の制御電極に順次印加することによって得られる撮像信号に対して適用する場合を例に挙げて説明したが、この適用例に限られるものではない。
以上説明した実施形態およびその応用例では、CMOSイメージセンサに適用した場合を例に挙げて説明したが、本発明はCMOSイメージセンサへの適用に限られるものではなく、増幅型の固体撮像装置全般に、さらには光電変換素子からの信号電荷の読み出し部分に関する発明であることから、CCDイメージセンサに代表される電荷転送型の固体撮像装置にも同様に適用可能である。
図34に、CCDイメージセンサに適用した場合の例を示す。CCDイメージセンサでは、光電変換素子であるフォトダイオード(受光部)31で光電変換され、ここに蓄積された信号電荷は、転送ゲート(読み出しゲート)32によって垂直CCD(垂直転送部)33に転送され、当該垂直CCD33による垂直転送によって読み出されることになる。このCCDイメージセンサにおいて、転送ゲート32に先述した制御電圧Vtrgを印加することで、垂直CCD33へ転送する電子量を制御することができる。
入射光が弱いとき(A)は、光電変換された電子量が少ないために、転送ゲート32に制御電圧Vtrgを印加しても、フォトダイオード31の蓄積電子は、転送ゲート32の下のポテンシャルを超えられずフォトダイオード31内に保持される。一方、入射光が強いとき(B)は、光電変換された電子量が多いために、転送ゲート32に制御電圧Vtrgを印加することで、フォトダイオード31の蓄積電子は、転送ゲート32の下のポテンシャルを超えて垂直CCD33へ部分的に転送される。
そして、CMOSイメージセンサの場合と同様の制御タイミングで制御電圧Vtrgを印加することで、CMOSイメージセンサの場合と同様に、低照度での信号電荷を保持したまま、高照度において中間転送による信号取得が実行できる。
[変形例]
以上説明した実施形態では、画素アレイ部11の全画素20に対して、転送トランジスタ22の制御電極に複数の制御電圧を順次供給し、その際に転送トランジスタ22によって転送される信号電荷を2回以上読み出す駆動を行うとしたが、本発明は当該駆動を全画素20に対して行う適用例に限られるものではない。他の適用例について、以下に変形例1,2,3として説明する。
(変形例1)
図35は、本発明の変形例1の概念図である。本変形例1では、R(赤)、G(緑)、B(青)の原色フィルタや、Cy(シアン)、Mg(マゼンタ)、Ye(黄色)の補色フィルタなどの色透過フィルタを画素上に配置してカラー画像を取得する固体撮像装置において、色透過フィルタを持たず、色透過フィルタを持つ画素35よりも高感度の画素36を部分的に設け、この高感度の画素36に対して、転送トランジスタの制御電極に複数の制御電圧を順次供給し、このときに転送トランジスタによって転送された信号電荷を2回以上読み出す駆動を行うことを特徴とする。
図36は、白熱灯のスペクトルの例を示す図である。一般的に、白熱灯は、図20の特性Wのように、赤外光を多く含み波長域が広く、青、緑、赤の色透過フィルタを通過すると、特性B,G,Rのように強度が減衰する。したがって、色透過フィルタを持たない高感度の画素36は広い波長域の光を受光するために、色透過フィルタを持つ画素35の数倍の感度を持っている。
このように、色透過フィルタを持つ低感度の画素35と色透過フィルタを持たない高感度の画素36とが混在する固体撮像装置において、高感度の画素36に対して、転送トランジスタの制御電極に複数の制御電圧を順次供給し、その際に転送トランジスタによって転送される信号電荷を2回以上読み出す駆動を行うことで、色透過フィルタを持つ画素35における高S/Nを維持しながら、高感度の画素36において通常レベルを超えた場合でも信号を取得することができる。
ここで、色透過フィルタを持たない高感度の画素36において取得した信号はエッジが鮮明である。したがって、一例として、色透過フィルタを持たない高感度の画素36において取得した信号を、色透過フィルタを持つ低感度の画素35において取得した信号に反映させることで、エッジの鮮明な撮像画像を得ることができる。
(変形例2)
図37は、本発明の変形例2の概念図である。本変形例2では、色透過フィルタを持つ低感度の画素35と色透過フィルタを持たない高感度の画素36とが混在する点で変形例1と同様であるが、変形例1では高感度の画素36を部分的に設けているのに対して、高感度の画素36を行単位で設けている点で相違している。
高感度の画素36が散在している変形例1では、行単位で選択走査が行われることで、低感度の画素35と高感度の画素36とを区別して駆動することはできない。これに対して、高感度の画素36が行単位で存在する変形例2では、低感度の画素35と高感度の画素36とを区別して行単位で選択駆動することができる。換言すれば、高感度の画素36の行を単独で選択駆動することができる。
高感度の画素36の行を単独で選択駆動するには、図1の垂直走査回路12において、色透過フィルタを持つ低感度の画素35の行を選択走査する走査系と、色透過フィルタを持たない高感度の画素36の行を選択走査する走査系とを設け、各走査系によって別々に走査を行うようにすれば良い。
このように、高感度の画素36の行を単独で選択駆動が可能であることにより、高感度の画素36に対して、転送トランジスタの制御電極に複数の制御電圧を順次供給し、その際に転送トランジスタによって転送される信号電荷を2回以上読み出す駆動を高速動作で行う一方、低感度の画素35に対しては通常の読み出し動作を低速で行うことができるために、低感度の画素35に対しても高感度の画素36と同様に高速動作を行わざるを得ない変形例1に比べて、低感度の画素35に対する駆動を低速にできる分だけ消費電力を低減できる利点がある。
(変形例3)
図38は、本発明の変形例3の概念図である。変形例3では、例えば変形例2の画素配列において、色透過フィルタを持たない高感度の画素36以外の画素上、即ち色透過フィルタを持つ低感度の画素35上に赤外光カットフィルタ37を画素単位で配置したことを特徴としている。
低感度の画素35上に赤外光カットフィルタ37を画素単位で配置するには、例えば、低感度の画素35上に誘電多層膜を積層することによって形成することができる。また、一般的に撮像装置の前段に配置される赤外光カットフィルタを、高感度の画素36については外す、あるいはより長波長の赤外光を遮断するフィルタとすることで、低感度の画素35上に赤外光カットフィルタ37を配置することができる。
このように、低感度の画素35上に赤外光カットフィルタ37を配置することで、高感度の画素36で赤外光も受光し当該画素36をさらに高感度化することができるために、通常の色透過フィルタを有する低感度の画素35の信号を劣化させずに、高感度の画素36での通常飽和レベル以上の信号を取得できる。
[適用例]
先述した実施形態(変形例1〜3を含む)に係るCMOSイメージセンサは、デジタルスチルカメラやビデオカメラ等の撮像装置において、その撮像デバイス(画像入力デバイス)として用いて好適なものである。
ここに、撮像装置とは、撮像デバイスとしての固体撮像装置、当該固体撮像装置の撮像面(受光面)上に被写体の像光を結像させる光学系および当該固体撮像装置の信号処理回路を含むカメラモジュール(例えば、携帯電話等の電子機器に搭載されて用いられる)、当該カメラモジュールを搭載したデジタルスチルカメラやビデオカメラ等のカメラシステムを言うものとする。
図39は、本発明に係る撮像装置の構成の一例を示すブロック図である。図39に示すように、本例に係る撮像装置は、レンズ41を含む光学系、撮像デバイス42、カメラ信号処理回路43等によって構成されている。
レンズ41は、被写体からの像光を撮像デバイス42の撮像面に結像する。撮像デバイス42は、レンズ41によって撮像面に結像された像光を画素単位で電気信号に変換して得られる画像信号を出力する。この撮像デバイス42として、先述した実施形態に係るCMOSイメージセンサ10が用いられる。カメラ信号処理部43は、撮像デバイス42から出力される画像信号に対して種々の信号処理を行う。
上述したように、ビデオカメラや電子スチルカメラ、さらには携帯電話等のモバイル機器向けカメラモジュールなどの撮像装置において、その撮像デバイス42として先述した実施形態に係るCMOSイメージセンサ10を用いることで、当該CMOSイメージセンサ10では、低照度にて通常飽和レベルを狭めることなく線形かつ高S/Nでの信号取得を可能にするとともに、通常飽和レベル以上の入射光に対しても線形領域での良好なS/Nを実現しながらダイナミックレンジを拡大できるために、撮像画像の画質をより向上できる利点がある。