WO2016117283A1 - 分割データの送受信システム - Google Patents

分割データの送受信システム Download PDF

Info

Publication number
WO2016117283A1
WO2016117283A1 PCT/JP2016/000023 JP2016000023W WO2016117283A1 WO 2016117283 A1 WO2016117283 A1 WO 2016117283A1 JP 2016000023 W JP2016000023 W JP 2016000023W WO 2016117283 A1 WO2016117283 A1 WO 2016117283A1
Authority
WO
WIPO (PCT)
Prior art keywords
demodulator
unit
data
output
receiving system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2016/000023
Other languages
English (en)
French (fr)
Inventor
久輝 小畠
長谷川　照晃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Socionext Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Socionext Inc filed Critical Socionext Inc
Priority to JP2016570530A priority Critical patent/JP6635050B2/ja
Priority to CN201680004331.XA priority patent/CN107113072B/zh
Priority to BR112017014886-2A priority patent/BR112017014886B1/pt
Publication of WO2016117283A1 publication Critical patent/WO2016117283A1/ja
Priority to US15/646,849 priority patent/US10225128B2/en
Anticipated expiration legal-status Critical
Priority to US16/250,579 priority patent/US10601631B2/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/362—Modulation using more than one carrier, e.g. with quadrature carriers, separately amplitude modulated
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H04L27/3818—Demodulator circuits; Receiver circuits using coherent demodulation, i.e. using one or more nominally phase synchronous carriers
    • H04L27/3836—Demodulator circuits; Receiver circuits using coherent demodulation, i.e. using one or more nominally phase synchronous carriers in which the carrier is recovered using the received modulated signal or the received IF signal, e.g. by detecting a pilot or by frequency multiplication
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path
    • H04L5/0044—Allocation of payload; Allocation of data channels, e.g. PDSCH or PUSCH
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0008—Modulated-carrier systems arrangements for allowing a transmitter or receiver to use more than one type of modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H04L27/3818—Demodulator circuits; Receiver circuits using coherent demodulation, i.e. using one or more nominally phase synchronous carriers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/238—Interfacing the downstream path of the transmission network, e.g. adapting the transmission rate of a video stream to network bandwidth; Processing of multiplex streams
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/438—Interfacing the downstream path of the transmission network originating from a server, e.g. retrieving encoded video stream packets from an IP network

Definitions

  • This disclosure relates to a divided data transmission / reception system.
  • a single carrier transmission system hereinafter referred to as an individual carrier transmission system
  • multiple carrier transmission systems There are known split transmission systems using multiple carriers (hereinafter referred to as multiple carrier transmission systems) that transmit data using multiple carriers (see Patent Document 1 and Non-Patent Document 1).
  • This disclosure provides a multi-carrier transmission system reception system by adding an add-on unit as a synthesis unit to an existing reception system that receives a plurality of carrier waves.
  • the present disclosure provides a reception system of a multi-carrier transmission system by sequentially performing synthesis in a plurality of demodulation units.
  • the present disclosure provides a transmission system and a reception system of a multi-carrier transmission system that can reliably absorb the arrival time difference of a plurality of channels.
  • the present disclosure provides a data allocation method and a data acquisition method that can reliably convert a variable-length packet into a fixed-length transmission packet.
  • the reception system in the present disclosure is, for example, a reception system that receives a plurality of carriers and generates one or a plurality of streams, and includes a first demodulation unit that receives and processes a first transmission signal, A second demodulator that receives and processes a second transmission signal different from the first transmission signal, and generates one stream based on at least the output of the first demodulator and the output of the second demodulator From the combining unit, the output from the first demodulating unit and one stream from the synthesizing unit as inputs, and selecting and outputting either one, the output from the selector unit and the second demodulating unit And a back-end processing unit that generates an output to the display device.
  • the selector unit selects the output of the first demodulation unit in the case of the individual carrier transmission reception mode, and receives a plurality of carrier transmissions. In case of mode One of selecting the stream.
  • Another receiving system in the present disclosure is, for example, a receiving system that receives a plurality of carriers and generates one or a plurality of streams, and a first memory that receives and processes a first transmission signal.
  • a plurality of demodulating units including a first demodulating unit and a second demodulating unit include a serial connection that connects all of the plurality of demodulating units, and includes a plurality of demodulating units.
  • the demodulator receives the first carrier data and receives the demodulated data from the other demodulator, the first demodulator and the second carrier data received and demodulated at least to the back-end processor Last demodulator as part of output and first
  • the demodulator and the intermediate demodulator other than the last demodulator, the first demodulator outputs the output to one demodulator of the intermediate demodulator. Both the result of demodulating the corresponding carrier wave data and the output of the preceding demodulator are output as part of the stream to the demodulator of the subsequent stage.
  • the transmission system in the present disclosure is, for example, a transmission system that divides one input signal and outputs a plurality of transmission signals, and a division unit that divides one input signal into a plurality of signals, An identification data adding unit for adding identification data to a predetermined group of the divided signals among the signals divided by the dividing unit; and a first transmission signal by processing the first divided signal to which the identification data is added. And a second modulation unit that processes the second divided signal to which the identification data is added and outputs a second transmission signal.
  • the reception system is a reception system that receives a plurality of carriers and generates one stream corresponding to the transmission system, for example.
  • the reception system receives and processes a first transmission signal. 1 demodulator, a second demodulator that receives and processes a second transmission signal different from the first transmission signal, an output of the first demodulator, and an output of the second demodulator
  • An identification data detection unit for identifying predetermined identification data included in the output of the first demodulation unit and the output of the second demodulation unit, and the first demodulation unit in a predetermined method based on the identification result of the identification data detection unit
  • a delay correction signal generation unit that determines a target for adjusting the time difference between the output of the second demodulation unit and the output of the second demodulation unit.
  • variable-length packet data when variable-length packet data is divided and allocated to a fixed-length transmission packet, the allocation of the variable-length packet 1 ends in the middle of the fixed-length transmission packet 1
  • a data allocation method in which head position information indicating the start position of the variable length packet 2 to be allocated next is inserted into the transmission packet 1 and then the variable length packet 2 is allocated. If the start position information 1 indicating the start position of the variable length packet 2 to be assigned next is inserted after the assignment ends in the middle of the transmission packet 1, the transmission is performed when the variable length packet 2 cannot be assigned to the transmission packet 1. Instead of the head position information 1, invalid data is assigned to the packet 1.
  • the data acquisition method is a data acquisition method for acquiring a variable-length packet assigned to a fixed-length transmission packet, for example, corresponding to the data allocation method.
  • Data acquisition is completed in the fixed-length transmission packet 1 and the fixed-position transmission packet 1 is fixed when the start position information indicating the start position of the next variable-length packet 2 is not inserted.
  • the long transmission packet 1 is determined to contain invalid data in addition to the data constituting the variable-length packet 1 and is processed.
  • FIG. 10 is a block diagram illustrating another modification of the receiving system in FIG. 3.
  • FIG. 10 is a block diagram showing still another modification of the receiving system in FIG. 3.
  • FIG. 7 is a timing diagram for explaining the operation of the reception system of FIG. 6.
  • FIG. 10 is a block diagram showing still another modification of the receiving system in FIG. 3. It is a block diagram which shows the detailed structural example of the add-on part in FIG.
  • FIG. 10 is a block diagram showing still another modification of the receiving system in FIG. 3.
  • FIG. 10 is a block diagram showing still another modification of the receiving system in FIG. 3.
  • FIG. 14 is a timing chart for explaining the operation of the reception system of FIG. 13.
  • FIG. 10 is a block diagram showing still another modification of the receiving system in FIG. 3.
  • FIG. 16 is a timing diagram for explaining the operation of the reception system of FIG. 15.
  • FIG. 16 is a timing chart for explaining detailed operation of the reception system of FIG. 15.
  • FIG. 10 is a block diagram showing still another modification of the receiving system in FIG. 3.
  • FIG. 10 is a block diagram showing still another modification of the receiving system in FIG. 3.
  • FIG. 10 is a block diagram showing still another modification of the receiving system in FIG. 3. It is a block diagram which shows the structure of the receiving system which concerns on 2nd Embodiment.
  • (A) is a block diagram which shows the modification of the receiving system of FIG. 20, (b) is a timing diagram for demonstrating the operation
  • (A) is a block diagram which shows the other modification of the receiving system of FIG. 20, (b) is a timing diagram for demonstrating the operation
  • (A) is a block diagram which shows the other modification of the receiving system of FIG. 20, (b) is a timing diagram for demonstrating the operation
  • (A) is a block diagram which shows the other modification of the receiving system of FIG. 20, (b) is a timing diagram for demonstrating the operation
  • FIG. 21 is a block diagram illustrating still another modification of the reception system in FIG. 20. It is a block diagram which shows the structure of the transmission system which concerns on 3rd Embodiment. It is a block diagram which shows the structure of the receiving system which concerns on 3rd Embodiment.
  • (A) And (b) is a timing diagram for demonstrating operation
  • FIG. 31 is a timing diagram illustrating a configuration example of reception data of the reception system in FIG. 30.
  • FIG. 31 is a timing chart for explaining another operation of the reception system of FIG. 30. It is a timing diagram for demonstrating a certain operation
  • FIG. 36 is a timing chart showing first exception processing in the data configuration of FIG. 35.
  • FIG. 36 is a timing chart showing second exception handling in the data configuration of FIG. 35.
  • FIG. 36 is a timing chart showing third exception handling in the data configuration of FIG. 35.
  • FIG. 36 is a timing chart showing fourth exception processing in the data configuration of FIG. 35.
  • FIG. 1 is a block diagram illustrating a configuration of a transmission / reception system according to the present disclosure.
  • the transmission / reception system of FIG. 1 is a multi-carrier transmission / reception system for transmitting image and audio data related to CATV, and includes a transmitter 100, a CATV transmission path 150, a receiver 200, and a back-end processing unit. 300.
  • the transmitter 100 includes a dividing unit 110 and a plurality of modulation units 121, 122, 123, and 124 so as to configure a transmission system that divides one input signal and outputs a plurality of transmission signals.
  • the dividing unit 110 divides one input signal (a stream exceeding the transmission capacity of one carrier wave) into a plurality of signals and outputs the signals.
  • Each of the modulation units 121 to 124 employs a modulation scheme of either 256QAM (Quadrature Amplitude Modulation) or 64QAM.
  • the receiver 200 includes a plurality of demodulation units 201, 202, 203, 204 and a synthesis unit 210.
  • Demodulating sections 201-204 demodulate signals received via CATV transmission line 150, respectively, using a demodulation scheme corresponding to modulating sections 121-124.
  • the combining unit 210 generates one stream based on the outputs of the demodulation units 201 to 204.
  • the back-end processing unit 300 receives the output from the synthesis unit 210 and generates an output to a display device (not shown).
  • the receiver 200 and the back-end processing unit 300 constitute a reception system that receives a plurality of carrier waves and generates one stream.
  • processing for detecting headers and obtaining header information (2) processing for absorbing arrival time differences between channels, and (3) inserting dummy slots Processing for matching the data rate between the channels and (4) processing for synthesizing the data series by parallel / serial conversion are required.
  • FIG. 2 is a timing chart showing an example of a data configuration in the transmission / reception system of FIG.
  • one slot (one packet) is configured with 188 bytes.
  • the first byte of the slot is a synchronization byte with a fixed value (0x47), and the subsequent 3 bytes are a TS header including PID and the like.
  • One frame is composed of 53 slots, and the first slot is a TSMF (Transport Stream Multiplexing Frame) header (see Patent Document 1).
  • TSMF Transport Stream Multiplexing Frame
  • one superframe is composed of 4 frames in 256QAM and 3 frames in 64QAM.
  • FIG. 3 is a block diagram illustrating a configuration of the receiving system according to the first embodiment.
  • the receiving system of FIG. 3 is obtained by adding an add-on unit 211 to an existing receiving system having a function of simultaneously processing a plurality of channels (for example, a simultaneous recording function), and includes a plurality of demodulating units 201 to 204 and an add-on unit 211. And a selector unit 212 and a back-end processing unit 300.
  • the add-on unit 211 generates one stream based on the outputs of the plurality of demodulation units 201 to 204 as the synthesis unit 210 described above.
  • the selector unit 212 receives the output from the demodulator unit 201 and one stream from the add-on unit 211, and selects and outputs one of them. At this time, the selector unit 212 selects the output from the demodulation unit 201 in the case of the individual carrier transmission reception mode, and selects one stream from the add-on unit 211 in the case of the multi-carrier transmission reception mode.
  • the back-end processing unit 300 receives the output from the selector unit 212 and the outputs from the demodulation units 202 to 204 as input, and generates an output to the display device.
  • the back-end processing unit 300 separately processes the output of the selector unit 212 and the outputs of the demodulation units 202 to 204 in the individual carrier transmission reception mode, and outputs the output of the selector unit 212 in the multi-carrier transmission reception mode. The output is processed so that the outputs of the demodulation units 202 to 204 are not processed.
  • the back-end processing unit 300 can determine whether to select the individual carrier transmission reception mode or the multi-carrier transmission reception mode. For example, when a channel adopting the multi-carrier transmission method is selected by designating a channel to be viewed, the multi-carrier transmission reception mode is set.
  • an add-on unit 211 that performs synthesis processing is added to an existing system, and a conventional stream and a combined stream are switched and input to one of the inputs of the back-end processing unit 300.
  • a receiving system of a multi-carrier transmission system can be provided.
  • the demodulation units 201 to 204, the add-on unit 211, the selector unit 212, and the back-end processing unit 300 may be realized by a single LSI (Large Scale Integrated circuit). Further, only the add-on unit 211 and the selector unit 212 may be realized by one LSI 401. Further, the add-on unit 211, the selector unit 212, and the back-end processing unit 300 may be realized by one LSI 402.
  • FIG. 4 is a block diagram showing a modification of the receiving system of FIG.
  • the output timings of the plurality of demodulation units 201 to 204 are adjusted by using the memories built in the plurality of demodulation units 201 to 204 to perform arrival time difference absorption and dummy slot insertion processing.
  • the add-on unit 211 added as the combining unit 210 rearranges and combines the output data of the plurality of demodulation units 201 to 204.
  • the idle time difference absorption and dummy slot insertion processing can be performed using the idle memory of the demodulation units 201-204.
  • FIG. 5 is a block diagram showing another modification of the receiving system of FIG.
  • a delay correction value is input to each of a plurality of demodulation units 201 to 204, and the output timing is adjusted using these delay correction values.
  • the delay difference of the superframe caused by the difference in arrival time at the receiving system is set to 0 after delay adjustment (with a dummy slot inserted) and input to the back-end processing unit 300, so that the add-on unit 211 does not require memory. Can be downsized.
  • FIG. 6 is a block diagram showing still another modification of the receiving system of FIG.
  • the add-on unit 211 obtains the delay difference between the outputs of the demodulation units 201 to 204, and obtains the delay correction value of each of the demodulation units 201 to 204 based on the delay difference.
  • the delay correction value input from the outside to each of the demodulation units 201 to 204 in FIG. 5 is obtained by detecting the arrival time difference of each stream by the add-on unit 211.
  • FIG. 7 is a timing chart for explaining the operation of the receiving system of FIG.
  • the add-on unit 211 uses the common counter for each output of the demodulation units 201 to 204 to obtain the difference in the arrival time at the head of the superframe of each channel.
  • FIG. 8 is a block diagram showing still another modification of the receiving system of FIG.
  • the delay correction value from the add-on unit 211 is transferred between chips via an interface such as I2C via a communication circuit such as the CPU 213.
  • the CPU 213 and the back-end processing unit 300 may be realized by one LSI 403.
  • FIG. 9 is a block diagram illustrating a detailed configuration example (and a part of each demodulation unit) of the add-on unit 211 in FIG.
  • Each of the demodulating units 201 and 202 of FIG. 9 includes a delay adjusting unit 220, and the add-on unit 211 includes a delay time difference detecting unit 221 and a delay time difference updating unit 222 for each channel.
  • the add-on unit 211 holds the first delay correction value and the second delay correction value, and when the delay difference between the outputs of the demodulating units 201 and 202 that are continuously input is greater than or equal to a preset value. Is configured to update the held first delay correction value and second delay correction value.
  • FIG. 10 is a block diagram illustrating a detailed configuration example of the arrival time difference update unit 222 in FIG.
  • the arrival time difference update unit 222 of FIG. 10 includes an addition unit 230, a comparison unit 231, a selector unit 232, and a D-FF 233.
  • the delay correction value X is set to 0.
  • Reception processing is started, and an arrival time difference value T between channels is determined as T1.
  • T1 is not 0, the value of X is updated to T1.
  • each demodulation unit 201 to 204 is obtained. While the delay correction value given to is held, the fluctuation of the delay value is monitored and the delay correction value is changed when the arrival time difference changes.
  • FIG. 12 is a block diagram showing still another modification of the receiving system of FIG.
  • the receiving system of FIG. 12 inputs timing signals to each of the plurality of demodulation units 201 to 204, and adjusts the output timing of each using these timing signals.
  • timing signals are given from the outside to the demodulation units 201 to 204, and delay adjustment is performed in the demodulation units 201 to 204 based on the timing signals.
  • FIG. 13 is a block diagram showing still another modification of the receiving system of FIG.
  • the receiving system in FIG. 13 inputs the same timing signal (for example, a reset signal) to the plurality of demodulation units 201 to 204, and adjusts the output timing of each using the timing signal.
  • a reset signal for example, a reset signal
  • a common timing signal is given to each demodulator 201-204 from the outside, and delay adjustment is performed in each demodulator 201-204 based on the timing signal.
  • FIG. 14 is a timing chart for explaining the operation of the receiving system of FIG. According to FIG. 14, the add-on unit 211 obtains the arrival time (t A to t D ) of the top of the super frame in each channel with reference to the reset release time, and the difference up to a preset time (t E ) And the difference is used as a delay correction value.
  • FIG. 15 is a block diagram showing still another modification of the receiving system of FIG.
  • the reception system of FIG. 15 is configured such that each of the plurality of demodulation units 201 to 204 receives timing signals from other demodulation units. That is, a timing signal for delay adjustment is generated between the demodulating units 201 to 204 and interconnected.
  • FIG. 16 is a timing chart for explaining the operation of the receiving system of FIG.
  • a timing signal from each of the demodulation units 201 to 204 a 1-bit signal to be asserted at the head of the super frame is shown.
  • FIG. 17 is a timing chart for explaining the detailed operation of the receiving system of FIG.
  • the demodulation unit 201 the latest time t D and difference value obtained by adding a fixed delay time alpha between the time t B of the self-timing signal of the timing signal (t D -t B) + ⁇ a delay correction value To do.
  • ⁇ represents, for example, the time required from the start of processing by the demodulating unit until a valid output is output.
  • FIG. 18 is a block diagram showing still another modification of the receiving system of FIG.
  • an add-on unit 211 generates timing signals of the demodulating units 201 to 204.
  • the add-on unit 211 detects the arrival time difference of each stream, and the add-on unit 211 outputs a timing signal for each of the demodulating units 201 to 204. Input to the end processing unit 300. Thereby, the add-on unit 211 does not require a memory and can be miniaturized.
  • FIG. 19 is a block diagram showing still another modification of the receiving system of FIG.
  • the reception system of FIG. 19 includes a memory control signal connection for the add-on unit 211 to access the demodulation units 201 to 204 between the add-on unit 211 and the demodulation units 201 to 204.
  • the add-on unit 211 does not require a memory and can be miniaturized.
  • FIG. 20 is a block diagram illustrating a configuration of a reception system according to the second embodiment.
  • the demodulating sections 201 to 204 sequentially combine and generate a combined stream.
  • the back-end processing unit 300 individually processes the outputs of the demodulation units 201 to 204 in the individual carrier transmission reception mode, and processes only the combined stream from the demodulation unit 204 in the multi-carrier transmission reception mode.
  • FIG. 21 (a) is a block diagram showing a modification of the receiving system of FIG. 20, and FIG. 21 (b) is a timing diagram for explaining its operation.
  • the plurality of demodulation units 201 to 204 increase the data rate step by step along the combination order.
  • Various variations can be made depending on the order of synthesis, the presence or absence of a dummy slot (D) of a 64QAM stream, and the like.
  • FIG. 22 (a) is a block diagram showing another modification of the receiving system of FIG. 20, and FIG. 22 (b) is a timing diagram for explaining its operation.
  • a plurality of demodulating units 201 to 204 increase the data rate of the first demodulating unit 201 to the data rate of the last demodulating unit 204, and pad the dummy slot (D) where data is insufficient, I will replace it.
  • D dummy slot
  • various variations can be made depending on the combination order, the presence / absence of a dummy slot (D) of a 64QAM stream, and the like.
  • FIG. 23 (a) is a block diagram showing still another modification of the receiving system of FIG. 20, and FIG. 23 (b) is a timing diagram for explaining the operation thereof.
  • a plurality of demodulation units 201 to 204 share each processing delay value embedded at the time of system design, or share each processing delay value by exchanging signals. Delay processing corresponding to the value is performed.
  • the treatment delay value of the demodulation unit 201 is T1
  • the treatment delay value of the demodulation unit 202 is T2
  • the treatment delay value of the demodulation unit 203 is T3.
  • the processing delay value is shared between the demodulating units 201 to 204, and each demodulating unit 201 to 204 performs a delay process corresponding thereto.
  • Each processing delay value may be set from the outside of the demodulation units 201 to 204.
  • FIG. 24A is a block diagram showing still another modification of the receiving system of FIG. 20, and FIG. 24B is a timing diagram for explaining the operation thereof.
  • the demodulation units 201 to 203 output timing signals indicating processing start timings to the subsequent demodulation units 202 to 204.
  • the arrival time difference absorption is realized by adding a timing signal synchronized with the data.
  • FIG. 25 (a) is a block diagram showing still another modification of the receiving system of FIG. 20, and FIG. 25 (b) is a timing diagram for explaining the operation.
  • the demodulating units 202 to 204 observe a predetermined data string (for example, a TSMF header) in the data from the preceding demodulating units 201 to 203, the processing is started.
  • a predetermined data string for example, a TSMF header
  • absorption of the arrival time difference is realized by inserting a known data series into the stream and using it as a reference for timing synchronization.
  • FIG. 26 is a block diagram showing still another modification of the receiving system of FIG.
  • the sequential processing of the demodulating units 201 and 202 and the processing of the demodulating unit 204 are performed in parallel, and then the demodulating unit 203 combines them into one combined stream. That is, the demodulating units 201 to 204 synthesize in the tournament format to generate a post-synthesis stream.
  • FIG. 27 is a block diagram illustrating a configuration of a transmission system according to the third embodiment.
  • the transmitter 100 in this transmission system includes a dividing unit 110, one identification data adding unit 130, and a plurality of modulating units 131 and 132.
  • the dividing unit 110 divides one input signal into a plurality of signals and outputs the signals.
  • the identification data adding unit 130 adds identification data (index number) to a predetermined group (superframe) of the divided signals among the signals divided by the dividing unit 110.
  • Each of the modulation units 131 and 132 processes the divided signal to which the identification data is added, and outputs a transmission signal.
  • the identification data may be the same data for a predetermined group, or may be different data for each divided data based on a rule shared in advance with the receiving side for the predetermined group.
  • the index number of the added superframe is included in the header information.
  • FIG. 28 is a block diagram showing a configuration of a receiving system according to the third embodiment.
  • the receiver 200 in this reception system includes a plurality of demodulation units 201 and 202, one identification data detection unit 250, one delay correction signal generation unit 253, a plurality of delay adjustment units 261 and 262, and one combination.
  • the identification data detection unit 250 identifies identification data (index number) added to a predetermined group (superframe) of the outputs of the demodulation units 201 and 202.
  • the delay correction signal generation unit 253 generates a delay correction signal for the outputs of the demodulation units 201 and 202 using the detection result of the identification data detection unit 250.
  • Each delay adjustment unit 261, 262 delays the output of each demodulation unit 201, 202 based on each delay correction signal and outputs a signal after delay adjustment.
  • the combining unit 210 generates at least one stream based on each delay adjusted signal.
  • 29 (a) and 29 (b) are timing charts for explaining the operation of the transmission / reception system of FIGS. 27 and 28.
  • FIG. 29 (a) by using the index number of the superframe for delay adjustment, as shown in FIG. 29 (a), it is possible to absorb the arrival time difference exceeding one superframe period. Further, as shown in FIG. 29B, it is of course possible to reliably absorb the arrival time difference within one superframe period.
  • the header number is not limited to the superframe index number as long as the header information can generate a timing signal having a longer cycle than the superframe, which is the minimum unit of synthesis.
  • FIG. 30 is a block diagram showing a modification of the receiving system of FIG. 30 includes a plurality of demodulation units 201 and 202, one delay correction signal generation unit 253, a plurality of delay adjustment units 261 and 262, and one synthesis unit 210.
  • the delay correction signal generation unit 253 generates delay correction signals for the outputs of the demodulation units 201 and 202 using the outputs of the demodulation units 201 and 202.
  • Each delay adjustment unit 261, 262 delays the output of each demodulation unit 201, 202 based on each delay correction signal, and outputs a signal after delay adjustment.
  • the combining unit 210 generates at least one stream based on each delay adjusted signal.
  • the delay correction signal generation unit 253 obtains a delay difference between the data output from the demodulation units 201 and 202, and the delay difference is smaller than a predetermined delay amount (1/2 of one superframe period). Only the delay correction signal is generated. That is, the receiver 200 assumes that the delay difference is always within 1 ⁇ 2 of one superframe period, and processes the arrival time difference absorption as a pair to be time-adjusted at the heads of the superframes that meet the condition. I do.
  • FIG. 31 is a timing chart for explaining the operation of the reception system of FIG.
  • N is an arbitrary natural number
  • one superframe period is t FRM
  • the delay difference between the Nth superframe of channel 1 and the Nth superframe of channel 2 is t A
  • the arrival time difference within 1/2 of one superframe period can be absorbed 100% with certainty.
  • an index indicating data continuity (for example, in the TS packet header)
  • the combination of divided data may be determined based on CC (Continuity Counter).
  • FIG. 32 is a timing chart showing a configuration example of reception data of the reception system of FIG.
  • the TS packet header includes a 4-bit CC that is incremented for each packet by PID.
  • FIG. 33 is a timing chart for explaining the operation using CC in the receiving system of FIG.
  • the combining unit 210 in FIG. 1 sorts and combines the output data of the demodulating units 201 to 204 with the header obtained from the outputs of the demodulating units 201 to 204. This may be performed based on information and information in an updatable storage unit (register) in the synthesis unit 210 that is information for interpreting the header information. Thereby, the composition order can be arbitrarily set by the register.
  • the carrier sequence information that can be used here means information for identifying a carrier wave, which is, for example, 8-bit information obtained from an output obtained by demodulating a plurality of carrier waves in the receiver 200, and includes header information of an extended portion. include.
  • the combining order may be determined by the magnitude of the carrier sequence information, or information for converting the carrier sequence information into the order is stored in the above register, and the combining is performed from the carrier sequence information and the register information.
  • the order may be determined. It is assumed that the order determination method is shared in advance between the transmission side and the reception side.
  • the combining unit 210 in FIG. 1 combines and rearranges the data output from the demodulation units 201 to 204 based on an index indicating data continuity (for example, the value of CC in the TS packet header). It may be done.
  • the combining unit 210 confirms the CC and automatically determines the combining order.
  • FIG. 34 is a timing chart for explaining an example of the CC use operation of the receiving system in FIG.
  • the continuity of CC is confirmed because only the channel 2 has a different PID. Cannot be determined.
  • the PID of all channels is the same, so the continuity of CC can be confirmed.
  • the arrangement of the carrier waves is in the order of channel 3, channel 1, channel 4, and channel 2.
  • FIG. 35 is a timing diagram illustrating an example of a data configuration in the transmission / reception system according to the fourth embodiment.
  • transmission / reception is performed after converting a variable-length TLV (Types Length Value) packet into a fixed-length transmission packet.
  • TLV Types Length Value
  • the transmission packet has a fixed packet length of 188 bytes, the first 3 bytes are a header (that is, a divided TLV packet header), and the subsequent 185 bytes are a payload.
  • the TLV packet start indicator in the divided TLV packet header is “1”, it indicates that the head of the TLV packet is included in the payload of this divided TLV packet.
  • the head TLV instruction is the first byte of the payload used when the TLV packet start indicator is “1”, and indicates the number of bytes of the payload where the head position of the TLV packet is based on the value of the head TLV instruction. When the TLV packet start indicator is “0”, the head TLV instruction is not inserted.
  • the variable length to be assigned next In the data allocation method in which head position information (head TLV instruction) indicating the start position of packet 2 which is a packet is inserted and packet 2 is continuously allocated, after the allocation of packet 1 ends in the middle of the transmission packet, the next If the start position information (start TLV instruction) indicating the start position of the packet 2 to be assigned to is inserted, the packet 2 may not be assigned. In the fourth embodiment, exception processing in such a case will be described.
  • FIG. 36 is a timing chart showing a first exception process in the data configuration of FIG.
  • the leading position information (the leading TLV instruction) indicating the starting position of the packet 2 to be allocated next
  • the head TLV instruction enters the next transmission packet.
  • variable length packet 1 is set so as to acquire the variable length TLV packet allocated to the fixed length transmission packet. Acquisition of the data to be configured ends in the fixed-length transmission packet 1, and the start position information (start TLV instruction) indicating the start position of the next variable-length packet 2 is inserted in the fixed-length transmission packet 1. If not, data other than the data constituting the variable-length packet 1 in the fixed-length transmission packet 1 is treated as invalid data.
  • FIG. 37 is a timing chart showing second exception processing in the data configuration of FIG.
  • the leading position information (the leading TLV instruction) indicating the starting position of the packet 2 to be allocated next If the packet 2 cannot be assigned by inserting, an invalid value is substituted for the head position information (head TLV instruction). That is, the field after 184 that does not actually exist is designated by the head TLV instruction.
  • variable length packet 1 is set so as to acquire the variable length TLV packet allocated to the fixed length transmission packet.
  • Acquisition of the data to be configured ends in the fixed-length transmission packet 1, and in the fixed-length transmission packet 1, the start position information (start TLV instruction) indicating the start position of the next variable-length packet 2 is added to the start position.
  • start TLV instruction When an invalid value is substituted as information (head TLV instruction), processing is performed assuming that data constituting the variable-length packet 2 does not exist in the fixed-length transmission packet 1.
  • FIG. 38 is a timing chart showing third exception processing in the data configuration of FIG.
  • the transmission packet includes the beginning of a variable-length TLV packet
  • the head position information head TLV instruction
  • the variable-length TLV packet When the head is not included, invalid data is inserted instead of the head position information (head TLV instruction). That is, when the TLV packet start indicator is “0”, 1 byte at an arbitrary position is padded to make the actual payload length 184 bytes.
  • variable length packet 1 is acquired so as to acquire the variable length TLV packet allocated to the fixed length transmission packet.
  • start position information start TLV instruction
  • start position 2 of the next variable-length packet 2 is not included in the fixed-length transmission packet 1
  • the transmission packet 1 is processed by determining that invalid data is included in addition to the data constituting the variable-length packet 1.
  • FIG. 39 is a timing chart showing a fourth exception process in the data structure of FIG.
  • the start position of the packet 2 to be allocated next to the head position information (head TLV instruction) is determined.
  • the value shown is substituted, and when the beginning of the variable-length TLV packet is not included, an invalid value is substituted for the head position information (head TLV instruction). That is, when the payload length of the divided TLV packet is fixed to 184 bytes and the head TLV instruction is always inserted and the head of the TLV packet is not included, an invalid pointer position (for example, invalid value Z) is set to the head TLV. Substitute for instructions.
  • the variable length packet 1 is acquired so as to acquire the variable length TLV packet allocated to the fixed length transmission packet.
  • the start position information (start TLV instruction) indicating the start position 2 of the next variable-length packet 2 is invalid as the start position information (start TLV instruction). If a variable value is assigned, all the data to which the data constituting the variable-length packet in the fixed-length transmission packet 1 is assigned is determined to be data constituting the variable-length packet 1 and processed.
  • a head TLV instruction area is secured in the payload separately from the divided TLV packet header.
  • the TLV packet start indicator and the head TLV instruction area are separated by arranging the head TLV instruction area that is supposed to be present in the payload in the divided TLV packet header. Both may be present in the split TLV packet header.
  • the head TLV instruction area is arranged at the head of the divided TLV packet header, there is an effect that the latency from the data reception to the processing end is shortened in the processing in the receiver 200 or the back-end processing unit 300.
  • the divided TLV packet header may be considered as 4 bytes, or the extra 1 byte is deleted from the portion excluding the TLV packet start indicator and the head TLV instruction area, and the divided TLV packet header is changed to 3 bytes. It may be left as it is.
  • the above-described data arrangement may be provided only between the receiver 200 and the back-end processing unit 300. That is, after the receiver 200 reconstructs the variable-length data sequence from the fixed-length packet data sequence, both the TLV packet start indicator and the head TLV instruction area are arranged in the divided TLV packet header, and in particular, the head TLV.
  • the receiver 200 may perform a process of arranging the instruction area at the head of the divided TLV packet header.
  • the method is not limited to TSMF, and the modulation method is not limited to QAM.
  • the stream format is not limited to TS packets or TLV packets.
  • the number of carrier waves is not limited to four or two.
  • each demodulator 201-204 is not limited to an IF (intermediate frequency) signal, but may be an RF (high frequency) signal or data after analog-digital conversion.
  • Each demodulator 201 to 204 may output a plurality of streams in the TS packet format.
  • Information passed from the add-on unit 211 to the demodulation units 201 to 204 is not limited to the delay correction value and the timing signal.
  • the data transmission path is not limited to the CATV transmission path 150 in FIG.
  • Transmission data is not limited to image and audio data. Any scheme that divides and transmits a stream exceeding the transmission capacity of one carrier into a plurality of carriers is not limited to the multiple carrier transmission scheme.
  • the multi-level number of modulation is not limited to 64 and 256.
  • the packet configuration is not limited to the above configuration.
  • the add-on unit 211 is added to an existing reception system having a simultaneous recording function of a plurality of channels.
  • the present invention is not limited to this as long as the system receives a plurality of different channels simultaneously. .
  • the transmission / reception system according to the present disclosure is useful as a transmission / reception system of a multi-carrier transmission scheme.

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Engineering (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Transceivers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

　本開示の受信システムは、複数の復調部（２０１～２０４）と、これら復調部の出力に基づいて１つのストリームを生成するアドオン部（２１１）と、１つの復調部（２０１）の出力とアドオン部（２１１）からの１つのストリームとの一方を選択して出力するセレクタ部（２１２）と、セレクタ部（２１２）の出力と他の復調部（２０２～２０４）の出力とをもとに表示装置への出力を生成するバックエンド処理部（３００）とを備える。セレクタ部（２１２）は、個別搬送波モードの場合には１つの復調部（２０１）の出力を選択し、複数搬送波モードの場合にはアドオン部（２１１）からのストリームを選択する。

Description

分割データの送受信システム
　本開示は、分割データの送受信システムに関するものである。
　従来、単一の搬送波による伝送方式（以下、個別搬送波伝送方式）では伝送できなかった、単一の搬送波の伝送容量を超える容量のトランスポートストリーム（Transport Stream：ＴＳ）を分割してフレームに多重化し、複数の搬送波を用いてデータを伝送する複数搬送波による分割伝送方式（以下、複数搬送波伝送方式）が知られている（特許文献１，非特許文献１参照）。
　また、ＴＳパケットを伝送するのと同時に可変長パケットを効率良く伝送する技術も知られている（特許文献２参照）。
特開２０１２－２０９６７５号公報 特開２０１３－１７５９４９号公報
総務省：情報通信審議会・情報通信技術分科会・放送システム委員会報告（案）「第６章：複数搬送波伝送方式（ＩＴＵ－Ｔ勧告Ｊ．１８３）に係る技術的条件」，２０１４年１１月７日，ｐ．６３－９２．
　本開示は、複数の搬送波を受信する既存の受信システムに合成部としてのアドオン部を付加することにより、複数搬送波伝送方式の受信システムを提供する。
　また、本開示は、複数の復調部で順次合成を実行することにより、複数搬送波伝送方式の受信システムを提供する。
　また、本開示は、複数チャンネルの到着時間差を確実に吸収できる複数搬送波伝送方式の送信システムと受信システムとを提供する。
　また、本開示は、可変長パケットを確実に固定長の伝送パケットに変換できるデータ割り当て方法とデータ取得方法とを提供する。
　本開示における受信システムは、例えば、複数の搬送波を受信し、１つあるいは複数のストリームを生成する受信システムであって、第１の送信信号を受信して処理する第１の復調部と、第１の送信信号とは異なる第２の送信信号を受信して処理する第２の復調部と、少なくとも第１の復調部の出力と第２の復調部の出力とに基づいて１つのストリームを生成する合成部と、第１の復調部からの出力と合成部からの１つのストリームとを入力としいずれか一方を選択して出力するセレクタ部と、セレクタ部からの出力と第２の復調部からの出力とを入力とし表示装置への出力を生成するバックエンド処理部とを備え、セレクタ部は、個別搬送波伝送受信モードの場合には第１の復調部の出力を選択し、複数搬送波伝送受信モードの場合には１つのストリームを選択する。
　また、本開示における他の受信システムは、例えば、複数の搬送波を受信し、１つあるいは複数のストリームを生成する受信システムであって、第１の送信信号を受信して処理する第１のメモリを内蔵する第１の復調部と、第１の送信信号とは異なる第２の送信信号を受信し処理する第２のメモリを内蔵する第２の復調部と、更に１以上の復調部と、表示装置への出力を生成するバックエンド処理部とを備え、第１の復調部と第２の復調部とを含む複数の復調部は複数の復調部全てを接続する直列接続を含み、複数の復調部を、第１の搬送波のデータを受信し他の復調部で復調したデータを入力しない先頭の復調部と、第２の搬送波のデータを受信し復調した結果を少なくともバックエンド処理部への出力の一部とする最後の復調部と、先頭の復調部及び最後の復調部以外の中間の復調部とに分類したとき、先頭の復調部は出力を中間の復調部の１つの復調部に出力し、中間の復調部のそれぞれは、それぞれに対応する搬送波のデータを復調した結果と前段の復調部の出力との両方を、後段の復調部へストリームの一部として出力する。
　また、本開示における送信システムは、例えば、１つの入力信号を分割し、複数の送信信号を出力する送信システムであって、１つの入力信号を複数の信号に分割して出力する分割部と、分割部で分割された信号のうちの分割後信号の所定のグループに対して識別データを付加する識別データ付加部と、識別データが付加された第１分割後信号を処理して第１送信信号を出力する第１変調部と、識別データが付加された第２分割後信号を処理して第２送信信号を出力する第２変調部とを備える。
　また、本開示における受信システムは、例えば、当該送信システムに対応して、複数の搬送波を受信し、１つのストリームを生成する受信システムであって、第１の送信信号を受信して処理する第１の復調部と、第１の送信信号とは異なる第２の送信信号を受信し処理する第２の復調部と、第１の復調部の出力と第２の復調部の出力とを入力とし第１の復調部の出力と第２の復調部の出力に含まれる所定の識別データを識別する識別データ検出部と、識別データ検出部の識別結果に基づいて所定の方法で第１の復調部の出力と第２の復調部の出力との時間差を調整する対象を決定する遅延補正信号生成部とを備える。
　また、本開示におけるデータ割り当て方法は、例えば、可変長パケットのデータを分割し、固定長の伝送パケットに割り当てていく際に、可変長パケット１の割り当てが固定長の伝送パケット１の途中で終了した場合には、次に割り当てる可変長パケット２の開始位置を示す先頭位置情報を伝送パケット１に挿入し、続けて可変長パケット２を割り当てていくデータ割り当て方法であって、可変長パケット１の割り当てが伝送パケット１の途中で終わった後に、次に割り当てる可変長パケット２の開始位置を示す先頭位置情報１を挿入すると、伝送パケット１に可変長パケット２の割り当てを行えない場合には、伝送パケット１に、先頭位置情報１の代わりに、無効なデータを割り当てる。
　また、本開示におけるデータ取得方法は、例えば、当該データ割り当て方法に対応して、固定長の伝送パケットに割り当てられている可変長パケットを取得するデータ取得方法であって、可変長パケット１を構成するデータの取得が固定長の伝送パケット１内で終わり、かつ、固定長の伝送パケット１内に、次の可変長パケット２の開始位置を示す先頭位置情報が挿入されていない場合には、固定長の伝送パケット１には、可変長パケット１を構成するデータの他に、無効なデータが含まれていると判断して処理する。
　本開示によれば、複数の搬送波を受信する既存の受信システムに合成部としてのアドオン部を付加することにより、複数搬送波伝送方式の受信システムを提供することができる。
　また、本開示によれば、複数の復調部で順次合成を実行することにより、複数搬送波伝送方式の受信システムを提供することができる。
　また、本開示によれば、複数チャンネルの到着時間差を確実に吸収できる複数搬送波伝送方式の送信システムと受信システムとを提供することができる。
　また、本開示によれば、可変長パケットを確実に固定長の伝送パケットに変換できるデータ割り当て方法とデータ取得方法とを提供することができる。
本開示に係る送受信システムの構成を示すブロック図である。 図１の送受信システムにおけるデータ構成の例を示すタイミング図である。 第１の実施形態に係る受信システムの構成を示すブロック図である。 図３の受信システムの変形例を示すブロック図である。 図３の受信システムの他の変形例を示すブロック図である。 図３の受信システムの更に他の変形例を示すブロック図である。 図６の受信システムの動作を説明するためのタイミング図である。 図３の受信システムの更に他の変形例を示すブロック図である。 図８中のアドオン部の詳細構成例を示すブロック図である。 図９中の到着時間差更新部の詳細構成例を示すブロック図である。 図１０の到着時間差更新部の動作を説明するためのフローチャート図である。 図３の受信システムの更に他の変形例を示すブロック図である。 図３の受信システムの更に他の変形例を示すブロック図である。 図１３の受信システムの動作を説明するためのタイミング図である。 図３の受信システムの更に他の変形例を示すブロック図である。 図１５の受信システムの動作を説明するためのタイミング図である。 図１５の受信システムの詳細動作を説明するためのタイミング図である。 図３の受信システムの更に他の変形例を示すブロック図である。 図３の受信システムの更に他の変形例を示すブロック図である。 第２の実施形態に係る受信システムの構成を示すブロック図である。 （ａ）は図２０の受信システムの変形例を示すブロック図であり、（ｂ）はその動作を説明するためのタイミング図である。 （ａ）は図２０の受信システムの他の変形例を示すブロック図であり、（ｂ）はその動作を説明するためのタイミング図である。 （ａ）は図２０の受信システムの更に他の変形例を示すブロック図であり、（ｂ）はその動作を説明するためのタイミング図である。 （ａ）は図２０の受信システムの更に他の変形例を示すブロック図であり、（ｂ）はその動作を説明するためのタイミング図である。 （ａ）は図２０の受信システムの更に他の変形例を示すブロック図であり、（ｂ）はその動作を説明するためのタイミング図である。 図２０の受信システムの更に他の変形例を示すブロック図である。 第３の実施形態に係る送信システムの構成を示すブロック図である。 第３の実施形態に係る受信システムの構成を示すブロック図である。 （ａ）及び（ｂ）は、図２７及び図２８の送受信システムの動作を説明するためのタイミング図である。 図２８の受信システムの変形例を示すブロック図である。 図３０の受信システムの動作を説明するためのタイミング図である。 図３０の受信システムの受信データの構成例を示すタイミング図である。 図３０の受信システムの他の動作を説明するためのタイミング図である。 図１中の受信システムのある動作を説明するためのタイミング図である。 第４の実施形態に係る送受信システムにおけるデータ構成の例を示すタイミング図である。 図３５のデータ構成における第１の例外処理を示すタイミング図である。 図３５のデータ構成における第２の例外処理を示すタイミング図である。 図３５のデータ構成における第３の例外処理を示すタイミング図である。 図３５のデータ構成における第４の例外処理を示すタイミング図である。
　以下、本開示の実施形態を図面に基づいて詳細に説明する。
　図１は、本開示に係る送受信システムの構成を示すブロック図である。図１の送受信システムは、ＣＡＴＶに係る画像及び音声データを伝送するための複数搬送波伝送方式の送受信システムであって、送信機１００と、ＣＡＴＶ伝送路１５０と、受信機２００と、バックエンド処理部３００とで構成される。
　送信機１００は、１つの入力信号を分割し、複数の送信信号を出力する送信システムを構成するように、分割部１１０と、複数の変調部１２１，１２２，１２３，１２４とを備える。分割部１１０は、１つの入力信号（１搬送波の伝送容量を超えるストリーム）を複数の信号に分割して出力する。変調部１２１～１２４では、各々２５６ＱＡＭ（Quadrature Amplitude Modulation）又は６４ＱＡＭのいずれかの変調方式が採用される。
　受信機２００は、複数の復調部２０１，２０２，２０３，２０４と、合成部２１０とを備える。復調部２０１～２０４は、変調部１２１～１２４に対応した復調方式で、各々ＣＡＴＶ伝送路１５０を介して受信した信号を復調する。合成部２１０は、復調部２０１～２０４の各出力に基づいて１つのストリームを生成する。バックエンド処理部３００は、合成部２１０からの出力を入力とし、表示装置（不図示）への出力を生成する。受信機２００と、バックエンド処理部３００とは、複数の搬送波を受信して１つのストリームを生成する受信システムを構成する。
　複数搬送波伝送方式における受信機２００では、（１）ヘッダを検出してヘッダ情報を取得する処理と、（２）各チャンネル間の到着時間差を吸収する処理と、（３）ダミースロットを挿入して各チャンネル間のデータレートを合わせる処理と、（４）データ系列をパラレル／シリアル変換して合成する処理とが要求される。
　図２は、図１の送受信システムにおけるデータ構成の例を示すタイミング図である。図２の例では、１８８バイトで１スロット（１パケット）を構成する。スロットの先頭１バイトは固定値（０ｘ４７）の同期バイトであり、続く３バイトはＰＩＤ等を含むＴＳヘッダである。そして、５３スロットで１フレームを構成し、先頭１スロットはＴＳＭＦ（Transport Stream Multiplexing Frame）ヘッダ（特許文献１参照）である。複数搬送波伝送方式（拡張ＴＳＭＦ）によれば、２５６ＱＡＭでは４フレームで、６４ＱＡＭでは３フレームで各々１スーパーフレームを構成する。
　《第１の実施形態》
　図３は、第１の実施形態に係る受信システムの構成を示すブロック図である。図３の受信システムは、複数チャンネルを同時に処理する機能（例えば同時録画機能）を有する既存の受信システムにアドオン部２１１を付加したものであって、複数の復調部２０１～２０４と、アドオン部２１１と、セレクタ部２１２と、バックエンド処理部３００とを備えている。アドオン部２１１は、前述の合成部２１０として、複数の復調部２０１～２０４の出力に基づいて１つのストリームを生成する。セレクタ部２１２は、復調部２０１からの出力と、アドオン部２１１からの１つのストリームとを入力とし、いずれか一方を選択して出力する。この際、セレクタ部２１２は、個別搬送波伝送受信モードの場合には復調部２０１からの出力を選択し、複数搬送波伝送受信モードの場合にはアドオン部２１１からの１つのストリームを選択する。バックエンド処理部３００は、セレクタ部２１２からの出力と、復調部２０２～２０４からの出力とを入力とし、表示装置への出力を生成する。
　バックエンド処理部３００は、個別搬送波伝送受信モードのときには、セレクタ部２１２の出力と、復調部２０２～２０４の出力とを別々に処理し、複数搬送波伝送受信モードのときには、セレクタ部２１２の出力を処理し、復調部２０２～２０４の出力を処理しないようにする。バックエンド処理部３００は、個別搬送波伝送受信モードか複数搬送波伝送受信モードかのいずれを選択するかを決定することができる。これは例えば、視聴するチャンネルの指定により、複数搬送波伝送方式を採用しているチャンネルを選択した際には複数搬送波伝送受信モードとなる、としてもよい。
　図３の構成によれば、既存システムに合成処理を行うアドオン部２１１を追加し、バックエンド処理部３００の入力の1つに従来のストリームと合成後のストリームとを切り替えて入力することにより、複数搬送波伝送方式の受信システムを提供することができる。
　なお、復調部２０１～２０４と、アドオン部２１１と、セレクタ部２１２と、バックエンド処理部３００とを１つのＬＳＩ（Large Scale Integrated circuit）で実現してもよい。また、アドオン部２１１及びセレクタ部２１２のみを１つのＬＳＩ４０１で実現してもよい。また、アドオン部２１１と、セレクタ部２１２と、バックエンド処理部３００とを１つのＬＳＩ４０２で実現してもよい。
　図４は、図３の受信システムの変形例を示すブロック図である。図４の受信システムでは、複数の復調部２０１～２０４が内蔵するメモリを使用して到着時間差吸収、ダミースロット挿入の処理を行うことにより、これら複数の復調部２０１～２０４の出力タイミングを調整する。合成部２１０として付加されたアドオン部２１１では、複数の復調部２０１～２０４の各出力のデータの並べ替えと結合とを行う。
　図４の構成によれば、復調部２０１～２０４の遊休メモリを使用して到着時間差吸収、ダミースロット挿入の処理を行うことができる。
　図５は、図３の受信システムの他の変形例を示すブロック図である。図５の受信システムは、複数の復調部２０１～２０４の各々に遅延補正値を入力し、これらの遅延補正値を使用して、それぞれの出力タイミングを調整するものである。
　図５の構成によれば、例えば、複数の復調部２０１～２０４が水晶発振器を共有することで完全同期動作するシステムとし、外部から各復調部２０１～２０４に遅延補正値を入力し、送信信号の受信システムへの到着時間差に起因するスーパーフレームの遅延差を遅延調整後に０にして（ダミースロットも挿入して）バックエンド処理部３００に入力することで、アドオン部２１１ではメモリが不要になり小型化できる。
　図６は、図３の受信システムの更に他の変形例を示すブロック図である。図６の受信システムでは、アドオン部２１１が復調部２０１～２０４の各出力間の遅延差を求め、当該遅延差に基づき、復調部２０１～２０４の各々の遅延補正値を求めるようにしている。
　図６の構成によれば、図５では外部から各復調部２０１～２０４に入力していた遅延補正値を、アドオン部２１１で各ストリームの到着時間差を検出することで求める。
　図７は、図６の受信システムの動作を説明するためのタイミング図である。アドオン部２１１は、復調部２０１～２０４のそれぞの出力に対して、共通のカウンタを用いて、各チャンネルのスーパーフレームの先頭の到着時刻の差を求める。
　図８は、図３の受信システムの更に他の変形例を示すブロック図である。図８の受信システムでは、アドオン部２１１からの遅延補正値を通信用回路、例えばＣＰＵ２１３を経由して、例えばＩ２Ｃ等のインターフェイスでチップ間を転送する。ＣＰＵ２１３とバックエンド処理部３００とを１つのＬＳＩ４０３で実現してもよい。
　図９は、図８中のアドオン部２１１の詳細構成例（及び各復調部の一部）を示すブロック図である。図９の復調部２０１，２０２は、それぞれ遅延調整部２２０を備え、アドオン部２１１は、遅延時間差検出部２２１と、チャンネル毎の遅延時間差更新部２２２とを備える。アドオン部２１１は、第１の遅延補正値と第２の遅延補正値とを保持し、引き続き入力される復調部２０１，２０２の各出力の遅延差が、予め設定した値以上であった場合には、保持している第１の遅延補正値と第２の遅延補正値とを更新するように構成される。
　図１０は、図９中の到着時間差更新部２２２の詳細構成例を示すブロック図である。図１０の到着時間差更新部２２２は、加算部２３０と、比較部２３１と、セレクタ部２３２と、Ｄ－ＦＦ２３３とを備える。
　図１１のステップ２４０～２４４は、図１０の到着時間差更新部２２２の動作を説明するためのフローチャート図である。初期状態では、遅延補正値Ｘは０としておく。受信処理を開始し、チャンネル間の到着時間差値ＴがＴ１に決定される。このとき、Ｔ１が０でなければ、Ｘの値はＴ１に更新される。その後、到着時間差検出部２２１には、Ｔ１で遅延調整された信号が入力されることになるので、Ｔの値は０になる。Ｔ＝０の条件を満たすので、Ｘの値は更新されることなくホールドされる。伝送路に変動が生じ、到着時間差がＴ１からＴ２に変化したとすると、到着時間差検出部２２１にはＸ＝Ｔ１で遅延調整された信号が入力されているので、検出する到着時間差値Ｔは、Ｔ３＝Ｔ２－Ｘとなる。よって、遅延補正値Ｘの値をＴ２にするには、Ｔ２＝Ｔ３＋ＸでＸの値を更新すればよい。
　以上のとおり、図９の構成によれば、各復調部２０１～２０４に入力する遅延補正値を、アドオン部２１１で各ストリームの到着時間差を検出することで求めた後、各復調部２０１～２０４に与える遅延補正値はホールドしておきながら、遅延値の変動を監視して到着時間差が変わったときに遅延補正値を変更する。
　図１２は、図３の受信システムの更に他の変形例を示すブロック図である。図１２の受信システムは、複数の復調部２０１～２０４の各々にタイミング信号を入力し、これらのタイミング信号を使用して、それぞれの出力タイミングを調整する。
　図１２の構成によれば、各復調部２０１～２０４に外部からタイミング信号を与え、それらのタイミング信号に基づいて各復調部２０１～２０４内で遅延調整を行う。
　図１３は、図３の受信システムの更に他の変形例を示すブロック図である。図１３の受信システムは、複数の復調部２０１～２０４に同一のタイミング信号（例えば、リセット信号）を入力し、このタイミング信号を使用して、それぞれの出力タイミングを調整する。
　図１３の構成によれば、各復調部２０１～２０４に外部から共通のタイミング信号を与え、そのタイミング信号に基づいて各復調部２０１～２０４内で遅延調整を行う。
　図１４は、図１３の受信システムの動作を説明するためのタイミング図である。図１４によれば、アドオン部２１１は、リセット解除時刻を基準として、各チャンネルにてスーパーフレームの先頭の到着時刻（ｔＡ～ｔＤ）を求め、予め設定した時刻（ｔＥ）までの差分を求め、その差分を遅延補正値とする。
　図１５は、図３の受信システムの更に他の変形例を示すブロック図である。図１５の受信システムは、複数の復調部２０１～２０４の各々が他の復調部からのタイミング信号を受け取るように構成される。つまり、各復調部２０１～２０４間で遅延調整のためのタイミング信号を生成し、相互接続するのである。
　図１６は、図１５の受信システムの動作を説明するためのタイミング図である。ここでは、各復調部２０１～２０４からのタイミング信号の例として、スーパーフレームの先頭でアサートする１ビットの信号を示している。
　図１７は、図１５の受信システムの詳細動作を説明するためのタイミング図である。例えば、復調部２０１は、最も遅いタイミング信号の時刻ｔＤと自己のタイミング信号の時刻ｔＢとの差に一定の遅延時間αを加えた値（ｔＤ－ｔＢ）＋αを遅延補正値とする。αは例えば、復調部が処理を始めてから有効な出力を出すまでに要する時間を表す。
　図１８は、図３の受信システムの更に他の変形例を示すブロック図である。図１８の受信システムでは、アドオン部２１１が各復調部２０１～２０４のタイミング信号を生成する。
　図１８の構成によれば、アドオン部２１１で各ストリームの到着時間差を検出し、各復調部２０１～２０４のためのタイミング信号をアドオン部２１１が出力し、スーパーフレームの遅延差を０にしてバックエンド処理部３００に入力する。これにより、アドオン部２１１ではメモリが不要になり小型化できる。
　図１９は、図３の受信システムの更に他の変形例を示すブロック図である。図１９の受信システムは、アドオン部２１１と復調部２０１～２０４との間に、アドオン部２１１が復調部２０１～２０４にアクセスするためのメモリ制御信号の接続を備える。
　図１９の構成によれば、受信処理に必要なメモリに、復調部２０１～２０４又はバックエンド処理部３００の遊休メモリを使用することで、アドオン部２１１ではメモリが不要になり小型化できる。
　《第２の実施形態》
　図２０は、第２の実施形態に係る受信システムの構成を示すブロック図である。図２０の受信システムは、各復調部２０１～２０４で順次合成して、合成後ストリームを生成するものである。バックエンド処理部３００は、個別搬送波伝送受信モードでは復調部２０１～２０４の出力を個別に処理し、複数搬送波伝送受信モードでは復調部２０４からの合成後ストリームのみを処理する。
　図２１（ａ）は図２０の受信システムの変形例を示すブロック図であり、図２１（ｂ）はその動作を説明するためのタイミング図である。ここでは、複数の復調部２０１～２０４が、結合順序に沿って段階的にデータレートを上げていく。なお、合成順序や６４ＱＡＭのストリームのダミースロット（Ｄ）の有無等で種々のバリエーションができる。
　図２２（ａ）は図２０の受信システムの他の変形例を示すブロック図であり、図２２（ｂ）はその動作を説明するためのタイミング図である。ここでは、複数の復調部２０１～２０４が、先頭の復調部２０１で最後の復調部２０４のデータレートまで上げて、データが不足するところはダミースロット（Ｄ）をパディングしておき、順次データを置き換えていく。なお、この例でも、合成順序や６４ＱＡＭのストリームのダミースロット（Ｄ）の有無等で種々のバリエーションができる。
　図２３（ａ）は図２０の受信システムの更に他の変形例を示すブロック図であり、図２３（ｂ）はその動作を説明するためのタイミング図である。ここでは、複数の復調部２０１～２０４が、システム設計時に埋め込まれた各々の処理遅延の値を共有し、あるいは信号のやり取りで各々の処理遅延の値を共有し、各復調部２０１～２０４で当該値に対応した遅延処理を行う。図２３（ｂ）では、復調部２０１の処置遅延値をＴ１、復調部２０２の処置遅延値をＴ２、復調部２０３の処置遅延値をＴ３としている。
　図２３（ａ）及び図２３（ｂ）の例によれば、処理遅延値を復調部２０１～２０４間で共有し、各復調部２０１～２０４でそれに対応した遅延処理を行う。なお、復調部２０１～２０４の外部から各々の処理遅延値を設定できるようにしてもよい。
　図２４（ａ）は図２０の受信システムの更に他の変形例を示すブロック図であり、図２４（ｂ）はその動作を説明するためのタイミング図である。ここでは、復調部２０１～２０３が、後段の復調部２０２～２０４に対して、処理開始タイミングを示すタイミング信号を出力する。
　図２４（ａ）及び図２４（ｂ）の例によれば、データに同期したタイミング信号を追加することで、到着時間差吸収を実現する。
　図２５（ａ）は図２０の受信システムの更に他の変形例を示すブロック図であり、図２５（ｂ）はその動作を説明するためのタイミング図である。ここでは、復調部２０２～２０４が、前段の復調部２０１～２０３からのデータ中の所定のデータ列（例えばＴＳＭＦヘッダ）を観測すると、処理を開始する。
　図２５（ａ）及び図２５（ｂ）の例によれば、ストリーム中に既知のデータ系列を挿入してタイミング同期の基準とすることで、到着時間差吸収を実現する。
　図２６は、図２０の受信システムの更に他の変形例を示すブロック図である。ここでは、復調部２０１，２０２の順次処理と、復調部２０４の処理とを並行して進め、その後に復調部２０３で１つの合成後ストリームにまとめる。つまり、各復調部２０１～２０４でトーナメント形式で合成して、合成後ストリームを生成するのである。
　《第３の実施形態》
　図２７は、第３の実施形態に係る送信システムの構成を示すブロック図である。この送信システムにおける送信機１００は、分割部１１０と、１つの識別データ付加部１３０と、複数の変調部１３１，１３２とを備える。分割部１１０は、１つの入力信号を複数の信号に分割して出力する。識別データ付加部１３０は、分割部１１０で分割された信号のうちの分割後信号の所定のグループ（スーパーフレーム）に対して識別データ（インデックス番号）を付加する。各変調部１３１，１３２は、識別データが付加された分割後信号をそれぞれ処理して送信信号を出力する。識別データは所定のグループに同一のデータであってもよいし、もしくは所定のグループに対し、予め受信側と共有された法則に基づいてそれぞれの分割データ毎に異なったデータであってもよい。付加されたスーパーフレームのインデックス番号は、ヘッダ情報に含まれる。
　図２８は、第３の実施形態に係る受信システムの構成を示すブロック図である。この受信システムにおける受信機２００は、複数の復調部２０１，２０２と、１つの識別データ検出部２５０と、１つの遅延補正信号生成部２５３と、複数の遅延調整部２６１，２６２と、１つの合成部２１０とを備える。識別データ検出部２５０は、各復調部２０１，２０２の出力の所定のグループ（スーパーフレーム）に対して付加された識別データ（インデックス番号）を識別する。遅延補正信号生成部２５３は、識別データ検出部２５０の検出結果を用いて、各復調部２０１，２０２の出力に対する遅延補正信号を生成する。各遅延調整部２６１，２６２は、各復調部２０１，２０２の出力を各遅延補正信号に基づいて遅延させて遅延調整後信号を出力する。合成部２１０は、各遅延調整後信号に基づいて、少なくとも１つのストリームを生成する。
　図２９（ａ）及び図２９（ｂ）は、図２７及び図２８の送受信システムの動作を説明するためのタイミング図である。ここでは、スーパーフレームのインデックス番号を遅延調整に使用することにより、図２９（ａ）に示すように、１スーパーフレーム期間を超える到着時間差でも吸収可能である。また、図２９（ｂ）に示すように、１スーパーフレーム期間以内の到着時間差の確実な吸収ももちろん可能である。
　ただし、合成の最小単位であるスーパーフレームよりも長い周期のタイミング信号を生成できるヘッダ情報であれば、スーパーフレームのインデックス番号に限らない。
　図３０は、図２８の受信システムの変形例を示すブロック図である。図３０の受信システムにおける受信機２００は、複数の復調部２０１、２０２と、１つの遅延補正信号生成部２５３と、複数の遅延調整部２６１，２６２と、１つの合成部２１０とを備える。遅延補正信号生成部２５３は、各復調部２０１，２０２の出力を用いて、各復調部２０１，２０２の出力に対する遅延補正信号を生成する。各遅延調整部２６１，２６２は、各復調部２０１，２０２の出力を各遅延補正信号に基づいて遅延させ、遅延調整後信号を出力する。合成部２１０は、各遅延調整後信号に基づいて、少なくとも１つのストリームを生成する。しかも、遅延補正信号生成部２５３では、各復調部２０１，２０２の出力のデータ間の遅延差を求め、当該遅延差が所定の遅延量（１スーパーフレーム期間の１／２）よりも小さい場合にのみ、遅延補正信号生成の対象とする。つまり、受信機２００は、遅延差が常に１スーパーフレーム期間の１／２以内であると想定して、その条件に合致するスーパーフレームの先頭同士を時間調整すべきペアとして、到着時間差吸収の処理を行う。
　図３１は、図３０の受信システムの動作を説明するためのタイミング図である。ここで、Ｎを任意の自然数として、１スーパーフレーム期間をｔＦＲＭ、チャンネル１のＮ番目のスーパーフレームとチャンネル２のＮ番目のスーパーフレームとの遅延差をｔＡ、チャンネル２のＮ番目のスーパーフレームとチャンネル１の（Ｎ＋１）番目のスーパーフレームとの遅延差をｔＢとする。ｔＦＲＭ＝ｔＡ＋ｔＢなので、ｔＡ≦ｔＢのとき、必ずｔＡ≦ｔＦＲＭ／２となる。したがって、遅延補正信号生成部２５３は、２つのチャンネル間の遅延差として求まる２つの値ｔＡ，ｔＢのうち、小さい方の値を正しい遅延差の値であるとして処理する。
　図３０の構成によれば、１スーパーフレーム期間の１／２以内の到着時間差を１００％確実に吸収できる。
　さて、図３０中の遅延補正信号生成部２５３は、各復調部２０１，２０２の出力の時系列的な前後関係を判断する際に、データの連続性を示す指標（例えば、ＴＳパケットヘッダ内のＣＣ（Continuity Counter）の値）に基づいて、分割されたデータの組合せを判断することとしてもよい。
　図３２は、図３０の受信システムの受信データの構成例を示すタイミング図である。ＴＳパケットヘッダは、ＰＩＤ別にパケット毎にインクリメントされる４ビットのＣＣを含んでいる。
　図３３は、図３０の受信システムにおけるＣＣを利用した動作を説明するためのタイミング図である。図３３の例では、チャンネル１のＣＣ＝１のスロット＃Ｍと、チャンネル２のＣＣ＝２のスロット＃Ｎとは、ＰＩＤが同じなので、ＣＣの連続性を確認できる。また、チャンネル１のＣＣ＝３のスロット＃Ｍ＋１と、チャンネル２のＣＣ＝４のスロット＃Ｎ＋１とは、ＰＩＤが同じなので、ＣＣの連続性を確認できる。ところが、チャンネル１のＣＣ＝１のスロット＃Ｍ＋２と、チャンネル２のＣＣ＝５のスロット＃Ｎ＋２とは、ＰＩＤが違うので、ＣＣの連続性を確認できない。そこで、これら３組のスロットのうち前二者のうち少なくとも一方の組合せをもとに遅延調整を実行することにより、到着時間差吸収を実現する。
　なお、図１中の合成部２１０は、各復調部２０１～２０４の出力のデータの並べ替えと結合とを行うにあたり、並べ替えと結合とを、各復調部２０１～２０４の出力から得られるヘッダ情報と、そのヘッダ情報を解釈するための情報である合成部２１０中の更新可能な記憶部（レジスタ）内の情報とに基づいて行うこととしてもよい。これにより、合成順序をレジスタで任意に設定可能となる。ここで利用可能なキャリアシーケンスの情報は、搬送波を識別するための情報を意味し、受信機２００で複数の搬送波を復調した出力から得られる例えば８ビットの情報であって、拡張部分のヘッダ情報に含まれる。合成の順序をこのキャリアシーケンスの情報の大小によって決定するとしてもよいし、キャリアシーケンスの情報を順序に変換する情報を上記のレジスタに格納しておき、キャリアシーケンスの情報とレジスタの情報とから合成順序を決定するとしてもよい。なお、順序の決定の仕方は予め送信側と受信側とで共有されているとする。
　また、図１中の合成部２１０は、各復調部２０１～２０４の出力のデータの並べ替えと結合とを、データの連続性を示す指標（例えば、ＴＳパケットヘッダ内のＣＣの値）に基づいて行うこととしてもよい。合成部２１０がＣＣを確認して、合成順序を自動で判別するのである。
　図３４は、図１中の受信システムのＣＣ利用動作の例を説明するためのタイミング図である。図３４の例にて、各チャンネルの最初のスロット（＃Ｘ－１，＃Ｙ－１，＃Ｚ－１，＃Ｗ－１）では、チャンネル２だけＰＩＤが違うので、ＣＣの連続性を確認できず、合成順序を判別できない。ところが、各チャンネルの次のスロット（＃Ｘ，＃Ｙ，＃Ｚ，＃Ｗ）では、全チャンネルのＰＩＤが同じなので、ＣＣの連続性を確認できる。その結果、搬送波の並びがチャンネル３、チャンネル１、チャンネル４、チャンネル２の順であると判別できる。
　《第４の実施形態》
　図３５は、第４の実施形態に係る送受信システムにおけるデータ構成の例を示すタイミング図である。ここでは、可変長のＴＬＶ（Types Length Value）パケットを固定長の伝送パケットに変換したうえで送受信が行われるものとする。
　伝送パケットは、パケット長が１８８バイトの固定であり、先頭３バイトをヘッダ（すなわち、分割ＴＬＶパケットヘッダ）とし、これに続く１８５バイトをペイロードとする。分割ＴＬＶパケットヘッダ中のＴＬＶパケット開始インジケーターが“１”のとき、この分割ＴＬＶパケットのペイロード内にＴＬＶパケットの先頭が含まれていることを示す。先頭ＴＬＶ指示は、ＴＬＶパケット開始インジケーターが“１”のときに用いるペイロードの先頭１バイトであって、先頭ＴＬＶ指示の値により、ペイロードの何バイト目にＴＬＶパケットの先頭位置があるかを示す。ＴＬＶパケット開始インジケーターが“０”のときには、先頭ＴＬＶ指示を挿入しない。
　以上のようにＴＬＶパケットのデータを分割し、固定長の伝送パケットに割り当てていく際に、可変長パケットであるパケット１の割り当てが伝送パケットの途中で終了した場合には、次に割り当てる可変長パケットであるパケット２の開始位置を示す先頭位置情報（先頭ＴＬＶ指示）を挿入し、続けてパケット２を割り当てていくデータ割り当て方法において、パケット１の割り当てが伝送パケットの途中で終わった後に、次に割り当てるパケット２の開始位置を示す先頭位置情報（先頭ＴＬＶ指示）を挿入するとパケット２の割り当てを行えない場合が生じ得る。第４の実施形態では、このような場合の例外処理について説明する。
　図３６は、図３５のデータ構成における第１の例外処理を示すタイミング図である。第１の例外処理に係る送信機１００のデータ割り当て方法によれば、パケット１の割り当てが伝送パケットの途中で終わった後に、次に割り当てるパケット２の開始位置を示す先頭位置情報（先頭ＴＬＶ指示）を挿入するとパケット２の割り当てを行えない場合には、先頭位置情報（先頭ＴＬＶ指示）の代わりに無効なデータを挿入する。つまり、余った１バイトを任意の値でパディングするのである。その結果、先頭ＴＬＶ指示は次の伝送パケットに入る。
　このような送信機１００のデータ割り当て方法に対応した受信機２００のデータ取得方法によれば、固定長の伝送パケットに割り当てられている可変長のＴＬＶパケットを取得するように、可変長パケット１を構成するデータの取得が固定長の伝送パケット１内で終わり、かつ、固定長の伝送パケット１内に、次の可変長パケット２の開始位置を示す先頭位置情報（先頭ＴＬＶ指示）が挿入されていない場合には、固定長の伝送パケット１内の可変長パケット１を構成するデータ以外のデータを無効データとして扱う。
　図３７は、図３５のデータ構成における第２の例外処理を示すタイミング図である。第２の例外処理に係る送信機１００のデータ割り当て方法によれば、パケット１の割り当てが伝送パケットの途中で終わった後に、次に割り当てるパケット２の開始位置を示す先頭位置情報（先頭ＴＬＶ指示）を挿入するとパケット２の割り当てを行えない場合には、先頭位置情報（先頭ＴＬＶ指示）に無効な値を代入する。つまり、実際には存在しない１８４以降のフィールドを、先頭ＴＬＶ指示で指定するのである。
　このような送信機１００のデータ割り当て方法に対応した受信機２００のデータ取得方法によれば、固定長の伝送パケットに割り当てられている可変長のＴＬＶパケットを取得するように、可変長パケット１を構成するデータの取得が固定長の伝送パケット１内で終わり、かつ、固定長の伝送パケット１内に、次の可変長パケット２の開始位置を示す先頭位置情報（先頭ＴＬＶ指示）に、先頭位置情報（先頭ＴＬＶ指示）として無効な値が代入されている場合には、固定長の伝送パケット１内には、可変長パケット２を構成するデータは存在しないとして処理する。
　図３８は、図３５のデータ構成における第３の例外処理を示すタイミング図である。第３の例外処理に係る送信機１００のデータ割り当て方法によれば、伝送パケットに可変長のＴＬＶパケットの先頭が含まれるときには先頭位置情報（先頭ＴＬＶ指示）を挿入し、可変長のＴＬＶパケットの先頭が含まれないときには先頭位置情報（先頭ＴＬＶ指示）の代わりに無効なデータを挿入する。つまり、ＴＬＶパケット開始インジケーターが“０”のときには、任意の箇所の１バイトをパディングして、実質ペイロード長を１８４バイトにするのである。
　このような送信機１００のデータ割り当て方法に対応した受信機２００のデータ取得方法によれば、固定長の伝送パケットに割り当てられている可変長のＴＬＶパケットを取得するように、可変長パケット１の取得処理を行っているときに、固定長の伝送パケット１内に、次の可変長パケット２の開始位置２を示す先頭位置情報（先頭ＴＬＶ指示）が含まれていない場合には、固定長の伝送パケット１内に可変長パケット１を構成するデータ以外に無効データが含まれていると判断して処理する。
　図３９は、図３５のデータ構成における第４の例外処理を示すタイミング図である。第４の例外処理に係る送信機１００のデータ割り当て方法によれば、伝送パケットに可変長のＴＬＶパケットの先頭が含まれるときには先頭位置情報（先頭ＴＬＶ指示）に次に割り当てるパケット２の開始位置を示す値を代入し、可変長のＴＬＶパケットの先頭が含まれないときには先頭位置情報（先頭ＴＬＶ指示）に無効な値を代入する。つまり、分割ＴＬＶパケットのペイロード長を１８４バイトに固定して、先頭ＴＬＶ指示を常に挿入し、ＴＬＶパケットの先頭が含まれない場合には、無効なポインタ位置（例えば、無効値Ｚ）を先頭ＴＬＶ指示に代入するのである。
　このような送信機１００のデータ割り当て方法に対応した受信機２００のデータ取得方法によれば、固定長の伝送パケットに割り当てられている可変長のＴＬＶパケットを取得するように、可変長パケット１の取得処理を行っているときに、固定長の伝送パケット１内に、次の可変長パケット２の開始位置２を示す先頭位置情報（先頭ＴＬＶ指示）に、先頭位置情報（先頭ＴＬＶ指示）として無効な値が代入されている場合には、固定長の伝送パケット１内の可変長パケットを構成するデータが割り当てられるデータは、全て可変長パケット１を構成するデータであると判断して処理する。
　図３９に示した第４の例外処理に係る送信機１００のデータ割り当て方法では、分割ＴＬＶパケットヘッダとは別に、先頭ＴＬＶ指示用領域をペイロード中に確保している。しかしながら、受信機２００での処理を考慮すると、ペイロード中に存在するものとされた先頭ＴＬＶ指示用領域を分割ＴＬＶパケットヘッダ中に配置することで、ＴＬＶパケット開始インジケーターと先頭ＴＬＶ指示用領域との双方が分割ＴＬＶパケットヘッダ中に存在するものとしてもよい。特に、先頭ＴＬＶ指示用領域を分割ＴＬＶパケットヘッダの先頭に配置すれば、受信機２００又はバックエンド処理部３００での処理において、データ受信から処理終了までのレイテンシが短くなるという効果がある。これらの場合、分割ＴＬＶパケットヘッダを４バイトと考えてもよいし、ＴＬＶパケット開始インジケーターと先頭ＴＬＶ指示用領域とを除く部分から余分の１バイトを削除して、分割ＴＬＶパケットヘッダを３バイトのままとしてもよい。
　また、受信機２００とバックエンド処理部３００との間のみ、上記のデータ配置としてもよい。すなわち、固定長パケットのデータ列から受信機２００が可変長データ列を再構成した後で、ＴＬＶパケット開始インジケーターと先頭ＴＬＶ指示用領域との双方を分割ＴＬＶパケットヘッダ中に配置し、特に先頭ＴＬＶ指示用領域を分割ＴＬＶパケットヘッダの先頭に配置する、という処理を、受信機２００が行ってもよい。
　《その他の実施形態》
　以上のように、本出願において開示する技術の例示として、第１～第４の実施形態を説明した。しかしながら、本開示における技術は、これらに限定されず、適宜、変更、置き換え、付加、省略、順番の入れ替え等を行った実施形態にも適用可能である。また、上記実施形態で説明した各構成要素を組み合わせて、新たな実施形態とすることも可能である。
　例えば、複数の搬送波に分割したストリームを合成処理により再生するための情報を送信機１００と受信機２００とで共有できる方式であれば、ＴＳＭＦに限らず、また変調方式はＱＡＭに限らない。ストリームの形式もＴＳパケットやＴＬＶパケットに限らない。搬送波の数も４や２に限らない。
　また、各復調部２０１～２０４の入力はＩＦ（中間周波数）信号に限らず、ＲＦ（高周波数）信号でもよいし、アナログ・デジタル変換後のデータでもよい。各復調部２０１～２０４は、ＴＳパケット形式の複数ストリームを出力するものであってもよい。アドオン部２１１から復調部２０１～２０４に渡す情報は、遅延補正値やタイミング信号に限らない。
　また、データ伝送路は、図１のＣＡＴＶ伝送路１５０に限らない。伝送データは、画像及び音声データに限らない。１搬送波の伝送容量を超えるストリームを複数の搬送波に分割して伝送する方式ならば、複数搬送波伝送方式に限らない。変調の多値数は６４と２５６に限らない。パケット構成は、前述の構成に限らない。
　また、第１の実施形態では複数チャンネルの同時録画機能を有する既存の受信システムにアドオン部２１１を付加した例を説明したが、複数の異なるチャンネルを同時に受信するシステムであれば、これに限らない。
　以上説明してきたとおり、本開示に係る送受信システムは、複数搬送波伝送方式の送受信システムとして有用である。
１００　送信機
１１０　分割部
１２１～１２４　変調部
１３０　識別データ付加部
１３１，１３２　変調部
２００　受信機
２０１～２０４　復調部
２１０　合成部
２１１　アドオン部
２１２　セレクタ部
２１３　ＣＰＵ
２２０　遅延調整部
２２１　遅延時間差検出部
２２２　遅延時間差更新部
２５０　識別データ検出部
２５３　遅延補正信号生成部
２６１，２６２　遅延調整部
３００　バックエンド部
４０１～４０３　ＬＳＩ
 

Claims (43)

  1. 　複数の搬送波を受信し、１つあるいは複数のストリームを生成する受信システムであって、
    　第１の送信信号を受信して処理する第１の復調部と、
    　前記第１の送信信号とは異なる第２の送信信号を受信して処理する第２の復調部と、
    　少なくとも前記第１の復調部の出力と前記第２の復調部の出力とに基づいて、１つのストリームを生成する合成部と、
    　前記第１の復調部からの出力と、前記合成部からの前記１つのストリームとを入力とし、いずれか一方を選択して出力するセレクタ部と、
    　前記セレクタ部からの出力と、前記第２の復調部からの出力とを入力とし、表示装置への出力を生成するバックエンド処理部とを備え、
    　前記セレクタ部は、個別搬送波伝送受信モードの場合には、前記第１の復調部の出力を選択し、複数搬送波伝送受信モードの場合には、前記１つのストリームを選択することを特徴とする受信システム。
  2. 　請求項１記載の受信システムにおいて、
    　前記第１の復調部と、前記第２の復調部と、前記合成部と、前記セレクタ部と、前記バックエンド処理部とが１つのＬＳＩで実現されたことを特徴とする受信システム。
  3. 　請求項１記載の受信システムにおいて、
    　前記合成部と、前記セレクタ部と、前記バックエンド処理部とが１つのＬＳＩで実現されたことを特徴とする受信システム。
  4. 　請求項１記載の受信システムにおいて、
    　前記合成部と、前記セレクタ部とが１つのＬＳＩで実現されたことを特徴とする受信システム。
  5. 　請求項１記載の受信システムにおいて、
    　前記バックエンド処理部は、前記個別搬送波伝送受信モードのときには、前記セレクタ部の出力と、前記第２の復調部の出力とを別々に処理し、前記複数搬送波伝送受信モードのときには、前記セレクタ部の出力を処理し、前記第２の復調部の出力を処理しないことを特徴とする受信システム。
  6. 　請求項１記載の受信システムにおいて、
    　前記バックエンド処理部は、前記個別搬送波伝送受信モードか前記複数搬送波伝送受信モードかのいずれを選択するかを決定することを特徴とする受信システム。
  7. 　複数の搬送波を受信し、１つあるいは複数のストリームを生成する受信システムであって
    　第１の送信信号を受信して処理する第１のメモリを内蔵する第１の復調部と、
    　前記第１の送信信号とは異なる第２の送信信号を受信して処理する第２のメモリを内蔵する第２の復調部と、
    　少なくとも前記第１の復調部の出力と前記第２の復調部の出力とに基づいて、１つのストリームを生成する合成部と、
    　前記第１のメモリと、前記第２のメモリを使用することにより、前記第１の復調部の出力のタイミングと、前記第２の復調部の出力のタイミングとを調整し、前記合成部では、前記第１の復調部の出力のデータと前記第２の復調部の出力のデータとの並べ替えと結合とを行うことを特徴とする受信システム。
  8. 　請求項７記載の受信システムにおいて、
    　前記第１の復調部に第１の遅延補正値を入力し、前記第２の復調部に第２の遅延補正値を入力し、前記第１の遅延補正値と前記第２の遅延補正値とを使用して、それぞれの出力タイミングを調整することを特徴とする受信システム。
  9. 　請求項８記載の受信システムにおいて、
    　前記合成部は、前記第１の復調部の出力と、前記第２の復調部の出力との遅延差を求め、前記遅延差に基づき、前記第１の遅延補正値と前記第２の遅延補正値とを求めることを特徴とする受信システム。
  10. 　請求項９記載の受信システムにおいて、
    　前記合成部は、前記第１の遅延補正値と前記第２の遅延補正値とを保持し、引き続き入力される前記第１の復調部の出力と前記第２の復調部の出力との遅延差が、以前に求めた遅延差から、予め設定した値以上に変化した場合には、保持している前記第１の遅延補正値と前記第２の遅延補正値とを更新することを特徴とする受信システム。
  11. 　請求項７記載の受信システムにおいて、
    　前記第１の復調部に第１のタイミング信号を入力し、前記第２の復調部に第２のタイミング信号を入力し、前記第１のタイミング信号と前記第２のタイミング信号とを使用して、それぞれの出力タイミングを調整することを特徴とする受信システム。
  12. 　請求項１１記載の受信システムにおいて、
    　前記第１のタイミング信号と前記第２のタイミング信号とは同一の信号であることを特徴とする受信システム。
  13. 　請求項１１記載の受信システムにおいて、
    　前記第１のタイミング信号は前記第２の復調部が生成し、前記第２のタイミング信号は前記第１の復調部が生成することを特徴とする受信システム。
  14. 　請求項１１記載の受信システムにおいて、
    　前記合成部は、前記第１のタイミング信号と前記第２のタイミング信号とを生成することを特徴とする受信システム。
  15. 　複数の搬送波を受信し、１つあるいは複数のストリームを生成する受信システムであって、
    　第１の送信信号を受信して処理する第１のメモリを内蔵する第１の復調部と、
    　前記第１の送信信号とは異なる第２の送信信号を受信して処理する第２のメモリを内蔵する第２の復調部と、
    　少なくとも前記第１の復調部の出力と前記第２の復調部の出力とに基づいて、１つのストリームを生成する合成部と、
    　前記合成部からの出力を入力とし、表示装置への出力を生成するバックエンド処理部とを備え、
    　前記合成部と、前記第１の復調部及び前記第２の復調部との間には、前記合成部が前記第１のメモリと前記第２のメモリとにアクセスするための、メモリ制御信号の接続を備えることを特徴とする受信システム。
  16. 　複数の搬送波を受信し、１つあるいは複数のストリームを生成する受信システムであって、
    　第１の送信信号を受信して処理する第１のメモリを内蔵する第１の復調部と、
    　前記第１の送信信号とは異なる第２の送信信号を受信して処理する第２のメモリを内蔵する第２の復調部と、
    　少なくとも前記第１の復調部の出力と前記第２の復調部の出力とに基づいて、１つのストリームを生成する合成部と、
    　前記合成部からの出力を入力とし、表示装置への出力を生成する、第３のメモリを内蔵するバックエンド処理部とを備え、
    　前記合成部と、前記第１の復調部及び前記第２の復調部及び前記バックエンド処理部のうち少なくとも１つとの間には、前記合成部が前記第１のメモリと前記第２のメモリと前記第３のメモリとのうち少なくとも１つにアクセスするための、メモリ制御信号の接続を備えることを特徴とする受信システム。
  17. 　複数の搬送波を受信し、１つあるいは複数のストリームを生成する受信システムであって、
    　第１の送信信号を受信して処理する第１のメモリを内蔵する第１の復調部と、
    　前記第１の送信信号とは異なる第２の送信信号を受信し処理する第２のメモリを内蔵する第２の復調部と、
    　更に１以上の復調部と、
    　表示装置への出力を生成するバックエンド処理部とを備え、
    　前記第１の復調部と、前記第２の復調部とを含む複数の復調部は、前記複数の復調部全てを接続する直列接続を含み、
    　前記複数の復調部を、第１の搬送波のデータを受信し、他の復調部で復調したデータを入力しない先頭の復調部と、第２の搬送波のデータを受信し、復調した結果を少なくとも前記バックエンド処理部への出力の一部とする最後の復調部と、前記先頭の復調部及び前記最後の復調部以外の中間の復調部とに分類したとき、
    　前記先頭の復調部は、出力を前記中間の復調部の１つの復調部に出力し、前記中間の復調部のそれぞれは、それぞれに対応する搬送波のデータを復調した結果と、前段の復調部の出力との両方を、後段の復調部へストリームの一部として出力することを特徴とする受信システム。
  18. 　請求項１７記載の受信システムにおいて、
    　前記複数の復調部は、結合順序に沿って段階的にデータレートを上げていくことを特徴とする受信システム。
  19. 　請求項１７記載の受信システムにおいて、
    　前記複数の復調部は、前記先頭の復調部で前記最後の復調部のデータレートまで上げて、データが不足するところは無効データを配置しておき、順次データを置き換えていくことを特徴とする受信システム。
  20. 　請求項１７記載の受信システムにおいて、
    　前記複数の復調部は、システム設計時に予め設定された各々の処理遅延の値を互いに共有し、各復調部で当該値に対応した遅延処理を行うことを特徴とする受信システム。
  21. 　請求項１７記載の受信システムにおいて、
    　前記中間の復調部及び最後の復調部は、各復調部で行う遅延処理の設定を各復調部の外部から行うことを特徴とする受信システム。
  22. 　請求項１７記載の受信システムにおいて、
    　前記複数の復調部は、信号のやり取りで各々の処理遅延の値を共有し、各復調部で当該値に対応した遅延処理を行うことを特徴とする受信システム。
  23. 　請求項１７記載の受信システムにおいて、
    　先頭の復調部及び中間の復調部は、後段の復調部に対して、処理開始タイミングを示すタイミング信号を出力することを特徴とする受信システム。
  24. 　請求項１７記載の受信システムにおいて、
    　中間の復調部及び最後の復調部は、前段の復調部からのデータ中の所定のデータ列を観測すると、処理を開始することを特徴とする受信システム。
  25. 　１つの入力信号を分割し、複数の送信信号を出力する送信システムであって、
    　１つの入力信号を複数の信号に分割して出力する分割部と、
    　前記分割部で分割された信号のうちの分割後信号の所定のグループに対して識別データを付加する識別データ付加部と、
    　前記識別データが付加された第１分割後信号を処理して第１送信信号を出力する第１変調部と、
    　前記識別データが付加された第２分割後信号を処理して第２送信信号を出力する第２変調部とを備えたことを特徴とする送信システム。
  26. 　複数の搬送波を受信し、１つのストリームを生成する受信システムであって、
    　第１の送信信号を受信して処理する第１の復調部と、
    　前記第１の送信信号とは異なる第２の送信信号を受信し処理する第２の復調部と、
    　前記第１の復調部の出力と前記第２の復調部の出力とを入力とし、前記第１の復調部の出力と前記第２の復調部の出力に含まれる所定の識別データを識別する識別データ検出部と、
    　前記識別データ検出部の識別結果に基づいて所定の方法で前記第１の復調部の出力と前記第２の復調部の出力との時間差を調整する対象を決定する遅延補正信号生成部とを備えたことを特徴とする受信システム。
  27. 　請求項２６記載の受信システムにおいて、
    　前記所定の識別データとは、前記第１の復調部の出力の所定のグループに対して付加された第１の識別データと、前記第２の復調部の出力の所定のグループに対して付加された第２の識別データであり、
    　前記所定の処理とは、前記第１の識別データの識別データ１と前記識別データ１に対応する前記第２の識別データの識別データ２との時間差を検出することを特徴とする受信システム。
  28. 　請求項２６記載の受信システムにおいて、
    　前記所定の識別データとは、前記第１の復調部の出力の所定のグループの先頭を示す第１先頭情報と、前記第２の復調部の出力の所定のグループの先頭を示す第２先頭情報であり、
    　前記所定の処理とは、前記第１先頭情報と第２先頭情報との第１の時間差を検出し、前記時間差が所定の値よりも小さい場合にのみ、時間差を調整する対象とすることを特徴とする受信システム。
  29. 　請求項２６記載の受信システムにおいて、
    　前記ストリームは、パケット内にデータの連続性を示す指標が存在する複数のパケットから構成されるストリームであって、
    　前記所定の識別データとは、前記データの連続性を示す指標であり、
    　前記所定の処理とは、前記データの連続性を示す指標の並びに基づいて時間差を調整する対象を決定することを特徴とする受信システム。
  30. 　複数の搬送波を受信し、１つのストリームを生成する受信システムであって、
    　第１の送信信号を受信して処理する第１の復調部と、
    　前記第１の送信信号とは異なる第２の送信信号を受信し処理する第２の復調部と、
    　少なくとも前記第１の復調部の出力と前記第２の復調部の出力とに基づいて、１つのストリームを生成する合成部とを備え、
    　前記合成部では、前記第１の復調部の出力のデータと前記第２の復調部の出力のデータとの並べ替えと結合とを行い、前記並べ替えと結合とは、所定の識別データに基づいて行うことを特徴とする受信システム。
  31. 　請求項３０記載の受信システムにおいて、
    　前記所定の識別データとは、前記合成部中の更新可能な記憶部内の情報であることを特徴とする受信システム。
  32. 　請求項３０記載の受信システムにおいて、
    　前記ストリームは、パケット内にデータの連続性を示す指標が存在する複数のパケットから構成されるストリームであって、
    　前記所定の識別データとは、前記データの連続性を示す指標であることを特徴とする受信システム。
  33. 　可変長パケットのデータを分割し、固定長の伝送パケットに割り当てていく際に、可変長パケット１の割り当てが固定長の伝送パケット１の途中で終了した場合には、次に割り当てる可変長パケット２の開始位置を示す先頭位置情報を前記伝送パケット１に挿入し、続けて前記可変長パケット２を割り当てていくデータ割り当て方法であって、
    　前記可変長パケット１の割り当てが前記伝送パケット１の途中で終わった後に、次に割り当てる前記可変長パケット２の開始位置を示す先頭位置情報１を挿入すると、前記伝送パケット１に前記可変長パケット２の割り当てを行えない場合には、前記伝送パケット１に、前記先頭位置情報１の代わりに、無効なデータを割り当てることを特徴とするデータ割り当て方法。
  34. 　請求項３３記載のデータ割り当て方法において、
    　前記無効なデータとは、先頭位置情報として無効な値を代入された先頭位置情報であることを特徴とするデータ割り当て方法。
  35. 　固定長の伝送パケットに割り当てられている可変長パケットを取得するデータ取得方法であって、
    　可変長パケット１を構成するデータの取得が固定長の伝送パケット１内で終わり、かつ、前記固定長の伝送パケット１内に、次の可変長パケット２の開始位置を示す先頭位置情報が挿入されていない場合には、固定長の前記伝送パケット１には、前記可変長パケット１を構成するデータの他に、無効なデータが含まれていると判断して処理することを特徴とするデータ取得方法。
  36. 　請求項３５記載のデータ取得方法において、
    　前記次の可変長パケット２の開始位置を示す先頭位置情報が挿入されていない場合とは、前記無効なデータが、先頭位置情報として無効な値が代入されている前記先頭位置情報であることを特徴とするデータ取得方法。
  37. 　可変長パケットのデータを分割し、固定長の伝送パケットに割り当てていく際に、可変長パケット１の割り当てが伝送パケット１の途中で終了した場合には、次に割り当てる可変長パケット２の開始位置を示す先頭位置情報を前記伝送パケット１に挿入し、続けて前記可変長パケット２を割り当てていくデータ割り当て方法であって、
    　伝送パケットに可変長パケットの先頭が含まれないときは、先頭位置情報の代わりに無効なデータを割り当てることを特徴とするデータ割り当て方法。
  38. 　請求項３７記載のデータ割り当て方法において、
    　前記無効なデータとは、先頭位置情報として無効な値を代入された先頭位置情報であることを特徴とするデータ割り当て方法。
  39. 　固定長の伝送パケットに割り当てられている可変長パケットを取得するデータ取得方法であって、
    　可変長パケット１の取得処理を行っているときに、固定長の伝送パケット１内に、次の可変長パケット２の開始位置２を示す先頭位置情報が含まれていない場合には、固定長の伝送パケット１には、可変長パケット１を構成するデータの他に、無効なデータが含まれていると判断して処理することを特徴とするデータ取得方法。
  40. 　請求項３９記載のデータ取得方法において、
    　前記次の可変長パケット２の開始位置を示す先頭位置情報が挿入されていない場合とは、前記無効なデータが、先頭位置情報として無効な値が代入されている前記先頭位置情報であることを特徴とするデータ取得方法。
  41. 　可変長パケットのデータを分割し、固定長の伝送パケットに割り当てていく際に、可変長パケット１の割り当てが伝送パケット１の途中で終了した場合には、次に割り当てる可変長パケット２の開始位置を示す先頭位置情報を前記伝送パケット１の先頭にヘッダ内情報として配置し、続けて前記可変長パケット２を割り当てていくデータ割り当て方法であって、
    　伝送パケットに可変長パケットの先頭が含まれないときは、先頭位置情報の代わりに無効なデータを前記伝送パケット１の先頭に配置することを特徴とするデータ割り当て方法。
  42. 　請求項４１記載のデータ割り当て方法において、
    　前記ヘッダは、前記可変長パケット２の先頭が前記伝送パケット１中に存在するかしないかを示すインジケーターを含むことを特徴とするデータ割り当て方法。
  43. 　固定長の伝送パケットに割り当てられている可変長パケットを取得するデータ取得方法であって、
    　可変長パケット１の取得処理を行っているときに、固定長の伝送パケット１内のヘッダ中の、次の可変長パケット２の先頭位置情報が前記伝送パケット１内に存在するかしないかを示すインジケーターを参照し、前記先頭位置情報が存在することを前記インジケーターが示している場合には、前記伝送パケット１の先頭に前記先頭位置情報が配置されていると判断し、前記先頭位置情報が存在しないことを前記インジケーターが示している場合には、前記伝送パケット１の先頭には無効なデータが配置されていると判断して処理することを特徴とするデータ取得方法。
PCT/JP2016/000023 2015-01-22 2016-01-05 分割データの送受信システム Ceased WO2016117283A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016570530A JP6635050B2 (ja) 2015-01-22 2016-01-05 分割データの受信システム
CN201680004331.XA CN107113072B (zh) 2015-01-22 2016-01-05 接收系统
BR112017014886-2A BR112017014886B1 (pt) 2015-01-22 2016-01-05 Sistema receptor que recebe uma pluralidade de portadoras e que gera um ou uma pluralidade de fluxos e sistema receptor que recebe uma pluralidade de portadoras e que gera um fluxo
US15/646,849 US10225128B2 (en) 2015-01-22 2017-07-11 Divided data transmitting and receiving system
US16/250,579 US10601631B2 (en) 2015-01-22 2019-01-17 Divided data transmitting and receiving system

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015009984 2015-01-22
JP2015-009984 2015-01-22

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/646,849 Continuation US10225128B2 (en) 2015-01-22 2017-07-11 Divided data transmitting and receiving system

Publications (1)

Publication Number Publication Date
WO2016117283A1 true WO2016117283A1 (ja) 2016-07-28

Family

ID=56416840

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/000023 Ceased WO2016117283A1 (ja) 2015-01-22 2016-01-05 分割データの送受信システム

Country Status (4)

Country Link
US (2) US10225128B2 (ja)
JP (3) JP6635050B2 (ja)
CN (2) CN107113072B (ja)
WO (1) WO2016117283A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018064139A (ja) * 2016-10-11 2018-04-19 株式会社日立情報通信エンジニアリング 高精細映像送信機、高精細映像受信機および高精細映像送受信システム
JP2018078561A (ja) * 2016-10-31 2018-05-17 日本放送協会 分離装置及びチップ
WO2020004050A1 (ja) * 2018-06-27 2020-01-02 ソニーセミコンダクタソリューションズ株式会社 受信装置、及び受信方法
TWI690150B (zh) * 2017-06-14 2020-04-01 日商索尼半導體解決方案公司 解調裝置、處理裝置、收訊裝置、及資料處理方法
KR20210023858A (ko) 2018-06-27 2021-03-04 소니 세미컨덕터 솔루션즈 가부시키가이샤 수신 장치 및 수신 방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016080234A1 (ja) * 2014-11-21 2016-05-26 ソニー株式会社 送信装置、送信方法、受信装置および受信方法
WO2016117283A1 (ja) * 2015-01-22 2016-07-28 株式会社ソシオネクスト 分割データの送受信システム
CN111565644B (zh) * 2018-01-11 2023-08-29 株式会社索思未来 超声波诊断装置以及超声波诊断系统
US11477518B2 (en) * 2018-01-18 2022-10-18 Sony Semiconductor Solutions Corporation Signal processing device and signal processing method
JP2020141256A (ja) * 2019-02-28 2020-09-03 ソニーセミコンダクタソリューションズ株式会社 復調回路、復調方法、送信装置
JP7526025B2 (ja) 2020-04-22 2024-07-31 日本放送協会 送信装置及び受信装置
JP7526024B2 (ja) 2020-04-22 2024-07-31 日本放送協会 送信装置及び受信装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005167890A (ja) * 2003-12-05 2005-06-23 Alpine Electronics Inc 地上波ディジタル放送受信機及び地上波ディジタル放送受信方法
JP2012209675A (ja) * 2011-03-29 2012-10-25 Nippon Hoso Kyokai <Nhk> 送信装置及び受信装置
US20140211812A1 (en) * 2013-01-31 2014-07-31 Electronics And Telecommunications Research Institute Demultiplexing apparatus, multiplexing apparatus, and multi-channel transmission and reception method using the same
JP2015012421A (ja) * 2013-06-28 2015-01-19 日本放送協会 送信装置及び受信装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4688244B2 (ja) * 1999-05-13 2011-05-25 ソニー株式会社 信号処理装置および方法、並びにコンピュータ読み取り可能な媒体
JP4647149B2 (ja) * 2001-08-06 2011-03-09 独立行政法人情報通信研究機構 トランスポートストリームの送信装置および受信装置
JP4557548B2 (ja) * 2002-01-02 2010-10-06 ソニー エレクトロニクス インク 部分暗号化及びパケット識別子のマッピング
CN103299586B (zh) * 2007-07-05 2016-01-20 日本电信电话株式会社 信号块串处理方法以及信号块串处理装置
US9363126B2 (en) * 2007-12-21 2016-06-07 Google Technology Holdings LLC Method and apparatus for IFDMA receiver architecture
WO2010005037A1 (ja) * 2008-07-09 2010-01-14 シャープ株式会社 通信装置、通信システム、受信方法及び通信方法
WO2011114837A1 (ja) * 2010-03-16 2011-09-22 日本電気株式会社 伝送装置、伝送方法及び伝送システム
CN101982954B (zh) * 2010-10-19 2013-07-24 华北水利水电大学 一种发电厂多载波多电量变送器
JP5973746B2 (ja) 2012-02-24 2016-08-23 日本放送協会 送信装置及び受信装置
JP5872635B2 (ja) * 2014-06-04 2016-03-01 パナソニック株式会社 送信装置及び受信装置
US20160142343A1 (en) * 2014-11-13 2016-05-19 Broadcom Corporation System for Recovery in Channel Bonding
WO2016117283A1 (ja) * 2015-01-22 2016-07-28 株式会社ソシオネクスト 分割データの送受信システム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005167890A (ja) * 2003-12-05 2005-06-23 Alpine Electronics Inc 地上波ディジタル放送受信機及び地上波ディジタル放送受信方法
JP2012209675A (ja) * 2011-03-29 2012-10-25 Nippon Hoso Kyokai <Nhk> 送信装置及び受信装置
US20140211812A1 (en) * 2013-01-31 2014-07-31 Electronics And Telecommunications Research Institute Demultiplexing apparatus, multiplexing apparatus, and multi-channel transmission and reception method using the same
JP2015012421A (ja) * 2013-06-28 2015-01-19 日本放送協会 送信装置及び受信装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018064139A (ja) * 2016-10-11 2018-04-19 株式会社日立情報通信エンジニアリング 高精細映像送信機、高精細映像受信機および高精細映像送受信システム
JP2018078561A (ja) * 2016-10-31 2018-05-17 日本放送協会 分離装置及びチップ
JP7048261B2 (ja) 2016-10-31 2022-04-05 日本放送協会 分離装置及びチップ
TWI690150B (zh) * 2017-06-14 2020-04-01 日商索尼半導體解決方案公司 解調裝置、處理裝置、收訊裝置、及資料處理方法
WO2020004050A1 (ja) * 2018-06-27 2020-01-02 ソニーセミコンダクタソリューションズ株式会社 受信装置、及び受信方法
CN112313905A (zh) * 2018-06-27 2021-02-02 索尼半导体解决方案公司 接收装置及接收方法
KR20210023858A (ko) 2018-06-27 2021-03-04 소니 세미컨덕터 솔루션즈 가부시키가이샤 수신 장치 및 수신 방법
KR20210023853A (ko) 2018-06-27 2021-03-04 소니 세미컨덕터 솔루션즈 가부시키가이샤 수신 장치, 및 수신 방법
CN112313905B (zh) * 2018-06-27 2024-05-17 索尼半导体解决方案公司 接收装置及接收方法

Also Published As

Publication number Publication date
JP2021122143A (ja) 2021-08-26
JP6889384B2 (ja) 2021-06-18
US10601631B2 (en) 2020-03-24
JP2020036361A (ja) 2020-03-05
BR112017014886A2 (ja) 2018-03-13
CN107113072B (zh) 2019-04-09
CN109873692B (zh) 2021-05-14
JPWO2016117283A1 (ja) 2017-10-26
US20170310530A1 (en) 2017-10-26
US20190158343A1 (en) 2019-05-23
JP6635050B2 (ja) 2020-01-22
CN109873692A (zh) 2019-06-11
CN107113072A (zh) 2017-08-29
US10225128B2 (en) 2019-03-05

Similar Documents

Publication Publication Date Title
JP6889384B2 (ja) 分割データの受信方法及び分割データの受信用ｌｓｉ
JP5615749B2 (ja) 送信装置及び受信装置
EP1499135A2 (en) Digital data multiplexing and demultiplexing
US9100379B2 (en) Transmitting apparatus, transmitting method, receiving apparatus, receiving method, program, and electronic apparatus
EP3082340B1 (en) Data processing device and data processing method
KR102712857B1 (ko) 수신 장치, 및 수신 방법
CN117856936B (zh) 接收通道校正方法、分布式系统、电子装置及存储介质
JP5872635B2 (ja) 送信装置及び受信装置
JP2015029308A (ja) 送信装置
JP5949204B2 (ja) 電子機器、電子機器におけるストリーム送受信方法、プログラム、ホストデバイスおよびホストデバイスにおけるストリーム送受信方法
JP4111438B2 (ja) デジタルデータの送信装置
JP4823165B2 (ja) Ｏｆｄｍ受信装置
JP4439514B2 (ja) 受信装置とこの受信装置を使用した受信システムおよびその受信方法
JP2000031935A (ja) デジタル信号受信装置
JP2016027700A (ja) 送信装置及び伝送システム
JP2010183419A (ja) 送信装置、受信装置及び伝送システム
JP6121502B2 (ja) 受信装置
US20080298400A1 (en) Method and system to decommute a variable synchronization pattern using a fixed decommutator
AU2017279612B2 (en) Data processing device and data processing method
JP4648151B2 (ja) データ多重分離装置、データ多重分離方法およびデータ多重分離プログラム
JP2026011703A (ja) データ伝送装置、データ伝送装置の制御方法及びプログラム
JP3101632B2 (ja) 試験信号発生装置
JP2017034339A (ja) Ｔｓ分割送信装置及びｔｓ合成受信装置
BR112017014886B1 (pt) Sistema receptor que recebe uma pluralidade de portadoras e que gera um ou uma pluralidade de fluxos e sistema receptor que recebe uma pluralidade de portadoras e que gera um fluxo
JPH0481032A (ja) 音声多重信号送受信回路

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16739896

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016570530

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

REG Reference to national code

Ref country code: BR

Ref legal event code: B01A

Ref document number: 112017014886

Country of ref document: BR

122 Ep: pct application non-entry in european phase

Ref document number: 16739896

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 112017014886

Country of ref document: BR

Kind code of ref document: A2

Effective date: 20170711