WO2016117176A1 - 表示装置およびその駆動方法 - Google Patents

Abstract

　本発明は、回路素子の劣化を補償するために電流を検出する際のノイズによる影響を抑制することのできる表示装置を実現することを目的とする。　有機ＥＬ表示装置には、回路素子を流れる電流を測定して測定電流に応じたデジタル測定値を出力する電流モニタ部と、複数個の入力値の平均値を求める平均化処理部（３６）とが設けられる。電流モニタ部は、同じ画素回路内の回路素子を流れる電流を一定時間内に複数回測定する。平均化処理部（３６）は、各画素回路について、電流モニタ部から一定時間内に出力された複数個の測定値を複数個の入力値として受け取り、各回路素子の劣化を補償するための補償演算に用いる値として、当該複数個のデジタル測定値の平均値を出力する。

Description

表示装置およびその駆動方法

　本発明は表示装置およびその駆動方法に関し、より詳しくは、有機ＥＬ（Electro Luminescence）素子などの電気光学素子を含む画素回路を備える表示装置およびその駆動方法に関する。

　従来より、表示装置が備える表示素子としては、印加される電圧によって輝度や透過率が制御される電気光学素子と流れる電流によって輝度や透過率が制御される電気光学素子とがある。印加される電圧によって輝度や透過率が制御される電気光学素子の代表例としては液晶表示素子が挙げられる。一方、流れる電流によって輝度や透過率が制御される電気光学素子の代表例としては有機ＥＬ素子が挙げられる。有機ＥＬ素子は、ＯＬＥＤ（Organic Light-Emitting Diode）とも呼ばれている。自発光型の電気光学素子である有機ＥＬ素子を使用した有機ＥＬ表示装置は、バックライトおよびカラーフィルタなどを要する液晶表示装置に比べて、容易に薄型化・低消費電力化・高輝度化などを図ることができる。従って、近年、積極的に有機ＥＬ表示装置の開発が進められている。

　有機ＥＬ表示装置の駆動方式として、パッシブマトリクス方式（単純マトリクス方式とも呼ばれる。）とアクティブマトリクス方式とが知られている。パッシブマトリクス方式を採用した有機ＥＬ表示装置は、構造は単純であるものの、大型化および高精細化が困難である。これに対して、アクティブマトリクス方式を採用した有機ＥＬ表示装置（以下「アクティブマトリクス型の有機ＥＬ表示装置」という。）は、パッシブマトリクス方式を採用した有機ＥＬ表示装置に比べて大型化および高精細化を容易に実現できる。

　アクティブマトリクス型の有機ＥＬ表示装置には、複数の画素回路がマトリクス状に形成されている。アクティブマトリクス型の有機ＥＬ表示装置の画素回路は、典型的には、画素を選択する入力トランジスタと、有機ＥＬ素子への電流の供給を制御する駆動トランジスタとを含んでいる。なお、以下においては、駆動トランジスタから有機ＥＬ素子に流れる電流のことを「駆動電流」という場合がある。

　図２３は、従来の一般的な画素回路９１の構成を示す回路図である。この画素回路９１は、表示部に配設されている複数のデータ線Ｓと複数の走査線Ｇとの各交差点に対応して設けられている。図２３に示すように、この画素回路９１は、２個のトランジスタＴ１，Ｔ２と、１個のコンデンサＣｓｔと、１個の有機ＥＬ素子ＯＬＥＤとを備えている。トランジスタＴ１は入力トランジスタであり、トランジスタＴ２は駆動トランジスタである。

　トランジスタＴ１は、データ線ＳとトランジスタＴ２のゲート端子との間に設けられている。そのトランジスタＴ１に関し、走査線Ｇにゲート端子が接続され、データ線Ｓにソース端子が接続されている。トランジスタＴ２は、有機ＥＬ素子ＯＬＥＤと直列に設けられている。そのトランジスタＴ２に関し、ハイレベル電源電圧ＥＬＶＤＤを供給する電源線にドレイン端子が接続され、有機ＥＬ素子ＯＬＥＤのアノード端子にソース端子が接続されている。なお、ハイレベル電源電圧ＥＬＶＤＤを供給する電源線のことを以下「ハイレベル電源線」という。ハイレベル電源線にはハイレベル電源電圧と同じ符合ＥＬＶＤＤを付す。コンデンサＣｓｔについては、トランジスタＴ２のゲート端子に一端が接続され、トランジスタＴ２のソース端子に他端が接続されている。有機ＥＬ素子ＯＬＥＤのカソード端子は、ローレベル電源電圧ＥＬＶＳＳを供給する電源線に接続されている。なお、ローレベル電源電圧ＥＬＶＳＳを供給する電源線のことを以下「ローレベル電源線」という。ローレベル電源線にはローレベル電源電圧と同じ符合ＥＬＶＳＳを付す。また、ここでは、トランジスタＴ２のゲート端子と、コンデンサＣｓｔの一端と、トランジスタＴ１のドレイン端子との接続点のことを便宜上「ゲートノード」という。ゲートノードには符号ＶＧを付す。なお、一般的には、ドレインとソースのうち電位の高い方がドレインと呼ばれているが、本明細書の説明では、一方をドレイン，他方をソースと定義するので、ドレイン電位よりもソース電位の方が高くなることもある。

　図２４は、図２３に示す画素回路９１の動作を説明するためのタイミングチャートである。時刻ｔ０１以前には、走査線Ｇは非選択状態となっている。従って、時刻ｔ０１以前には、トランジスタＴ１がオフ状態になっており、ゲートノードＶＧの電位は初期レベル（例えば、１つ前のフレームでの書き込みに応じたレベル）を維持している。時刻ｔ０１になると、走査線Ｇが選択状態となり、トランジスタＴ１がターンオンする。これにより、データ線ＳおよびトランジスタＴ１を介して、この画素回路９１が形成する画素（サブ画素）の輝度に対応するデータ電圧ＶｄａｔａがゲートノードＶＧに供給される。その後、時刻ｔ０２までの期間に、ゲートノードＶＧの電位がデータ電圧Ｖｄａｔａに応じて変化する。このとき、コンデンサＣｓｔは、ゲートノードＶＧの電位とトランジスタＴ２のソース電位との差であるゲート－ソース間電圧Ｖｇｓに充電される。時刻ｔ０２になると、走査線Ｇが非選択状態となる。これにより、トランジスタＴ１がターンオフし、コンデンサＣｓｔが保持するゲート－ソース間電圧Ｖｇｓが確定する。トランジスタＴ２は、コンデンサＣｓｔが保持するゲート－ソース間電圧Ｖｇｓに応じて有機ＥＬ素子ＯＬＥＤに駆動電流を供給する。その結果、駆動電流に応じた輝度で有機ＥＬ素子ＯＬＥＤが発光する。

　ところで、有機ＥＬ表示装置においては、駆動トランジスタとして、典型的には薄膜トランジスタ（ＴＦＴ）が採用される。しかしながら、薄膜トランジスタについては、閾値電圧にばらつきが生じやすい。表示部内に設けられている多数の駆動トランジスタに閾値電圧のばらつきが生じると、輝度のばらつきが生じるので表示品位が低下する。また、有機ＥＬ素子については、時間の経過とともに電流効率が低下する。すなわち、たとえ一定電流が有機ＥＬ素子に供給されたとしても、時間の経過とともに輝度が徐々に低下する。その結果、焼き付きが生じる。そこで、駆動トランジスタの閾値電圧のばらつきや有機ＥＬ素子の劣化を補償する処理が従来より行われている。

　なお、本件発明に関連して、日本の特開２０１４－１０９７７５号公報には、素子の誤差成分を補償するための誤差補償部をセンシング部（駆動トランジスタの閾値電圧情報や有機ＥＬ素子の劣化情報を抽出するための構成要素）に備えることによって補償処理の際に情報を正確に抽出することを可能にした有機ＥＬ表示装置の発明が開示されている。

日本の特開２０１４－１０９７７５号公報 日本の特開２０１２－１５０４９０号公報

　上述の補償処理の際には、駆動トランジスタの閾値電圧や有機ＥＬ素子の電流電圧特性を検出するために、典型的には、有機ＥＬ表示装置に設けられた電流モニタ機能によって電流の測定が行われる。ところが、その電流の量はきわめて微小な量であるため、電流を検出する回路内の素子のばらつきや電源・各種信号によるノイズが、電流モニタ機能によって得られる電流データ（電流の測定値）に大きな影響を及ぼす。従って、電流データには大きな誤差が生じ得る。誤差のある電流データに対して電流／電圧変換およびＡＤ変換が行われると、所望の補償処理が行われないので、表示品位が低下する。なお、日本の特開２０１４－１０９７７５号公報に開示された発明によれば、アナログ回路内に多数のスイッチおよび多数の容量を設けて複雑な制御を行う必要がある。また、そのようなアナログ回路で充分な精度を確保しようとすると、ＬＳＩの製造プロセスの高度化や複雑化を招く。従って、コストが増大し、実用性に欠ける。

　そこで、本発明は、回路素子の劣化を補償するために電流を検出する際のノイズによる影響を抑制することのできる表示装置を実現することを目的とする。

　本発明の第１の局面は、画像を表示するための回路素子の劣化を補償する機能を有するアクティブマトリクス型の表示装置であって、
　前記回路素子を含み複数行×複数列の画素マトリクスを構成する複数個の画素回路と、前記画素マトリクスの各行に対応するように設けられた走査線と、前記画素マトリクスの各列に対応するように設けられたデータ線とを有する表示部と、
　前記回路素子を流れる電流を測定して測定電流に応じた測定値を出力する電流測定部と、
　複数個の入力値の平均値を求める平均値算出部と
を備え、
　前記電流測定部は、同じ画素回路内の回路素子を流れる電流を一定時間内に複数回測定し、
　前記平均値算出部は、各画素回路について、前記電流測定部から一定時間内に出力された複数個の測定値を前記複数個の入力値として受け取り、当該複数個の測定値の平均値を出力することを特徴とする。

　本発明の第２の局面は、本発明の第１の局面において、
　補償演算を行う外部装置に接続され、前記走査線を駆動する走査線駆動回路の動作および前記データ線を駆動するデータ線駆動回路の動作を制御する制御回路を更に備え、
　前記制御回路は、前記平均値算出部から出力された平均値のデータを前記外部装置に送信することを特徴とする。

　本発明の第３の局面は、本発明の第２の局面において、
　前記制御回路は、前記平均値のデータを前記外部装置に送信する際のデータ転送レートを、前記平均値算出部から前記平均値のデータが出力される際のデータ転送レートよりも小さくすることを特徴とする。

　本発明の第４の局面は、本発明の第３の局面において、
　前記電流測定部は、前記回路素子を流れる電流の測定を前記画素マトリクスの行単位で行い、
　前記制御回路は、
　　複数個のポートを有するラインメモリを有し、
　　前記平均値算出部から出力された平均値のデータを前記ラインメモリに書き込み、
　　前記ラインメモリに書き込まれている平均値のデータを書き込み時よりも遅い速度で読み出しつつ、読み出した平均値のデータを前記外部装置に送信することを特徴とする。

　本発明の第５の局面は、本発明の第１の局面において、
　前記平均値算出部は、前記データ線を駆動するデータ線駆動回路内に設けられていることを特徴とする。

　本発明の第６の局面は、本発明の第１の局面において、
　前記平均値算出部は、前記走査線を駆動する走査線駆動回路の動作および前記データ線を駆動するデータ線駆動回路の動作を制御する制御回路内に設けられていることを特徴とする。

　本発明の第７の局面は、本発明の第１の局面において、
　前記平均値算出部は、前記複数個の測定値のうち予め設定された範囲内の値のみを用いて平均値を求めることを特徴とする。

　本発明の第８の局面は、本発明の第１の局面において、
　前記電流測定部は、前記回路素子を流れる電流の測定を画素回路単位で行い、
　前記平均値算出部は、
　　前記電流測定部から出力される測定値を順次に格納するための画素単位の記憶部であって、前記電流測定部が一定時間内に電流を測定する回数をＫ回としたときに（Ｋ－１）個の画素単位の記憶部と、
　　前記電流測定部から出力される１個の測定値と前記（Ｋ－１）個の画素単位の記憶部から出力される（Ｋ－１）個の測定値との総和をＫで除する平均値演算部と
を含むことを特徴とする。

　本発明の第９の局面は、本発明の第１の局面において、
　前記平均値算出部は、前記複数個の測定値の平均値を、各回路素子の劣化を補償するための補償演算に用いる値として出力することを特徴とする。

　本発明の第１０の局面は、画像を表示するための回路素子を含み複数行×複数列の画素マトリクスを構成する複数個の画素回路と、前記画素マトリクスの各行に対応するように設けられた走査線と、前記画素マトリクスの各列に対応するように設けられたデータ線とを有する表示部を備え、前記回路素子の劣化を補償する機能を有するアクティブマトリクス型の表示装置の駆動方法であって、
　前記回路素子を流れる電流を測定して測定電流に応じた測定値を出力する電流測定ステップと、
　複数個の入力値の平均値を求める平均値算出ステップと
を含み、
　前記電流測定ステップでは、同じ画素回路内の回路素子を流れる電流が一定時間内に複数回測定され、
　前記平均値算出ステップでは、各画素回路について、前記電流測定ステップで一定時間内に出力された複数個の測定値が前記複数個の入力値とされ、当該複数個の測定値の平均値が出力されることを特徴とする。

　本発明の第１１の局面は、本発明の第１０の局面において、
　前記平均値算出ステップでは、前記複数個の測定値の平均値が、各回路素子の劣化を補償するための補償演算に用いる値として出力されることを特徴とする。

　本発明の第１の局面または本発明の第９の局面によれば、表示装置には、回路素子を流れる電流を測定する電流測定部と複数個の入力値の平均値を求める平均値算出部とが設けられる。このような構成において、電流測定部は、一定時間内に同じ画素に対して複数回電流モニタを行い、平均値算出部は、複数回の電流モニタで得られた測定値の平均値を算出する。これにより、複数回の電流モニタで得られた測定値の平均値のデータを用いて、例えば駆動トランジスタの閾値電圧のばらつきや有機ＥＬ素子の劣化を補償するための補償演算処理を行うことが可能となる。このように平均値のデータが用いられるため、電流モニタによって得られる電流データがノイズの影響を受けやすいものであっても、各画素についての時間軸方向のＬＰＦ（ローパスフィルタ）効果により、補償演算処理に用いられるデータのＳＮ比が従来よりも向上する。すなわち、電流モニタが行われた際にノイズが生じた時があっても、当該ノイズが補償演算処理に及ぼす影響は小さくなる。以上のように、回路素子（例えば、駆動トランジスタや有機ＥＬ素子）の劣化を補償するために電流を検出する際のノイズによる影響を抑制することのできる表示装置が実現される。

　本発明の第２の局面によれば、制御回路から外部装置には平均値のデータが送信されるので、制御回路から外部装置への転送データ量の総量を小さくすることが可能となる。

　本発明の第３の局面によれば、平均値のデータが表示装置から外部装置に送信される際のデータ転送レートが小さくされる。このため、表示装置から外部装置へのデータ転送の帯域が狭い場合であっても、電流モニタの結果に基づいて所望の補償演算処理を行うことが可能となる。

　本発明の第４の局面によれば、複数個のポートを有するラインメモリが制御回路に設けられるので、表示装置から外部装置に送信される際のデータ転送レートを容易に小さくすることが可能となる。

　本発明の第５の局面によれば、データ線駆動回路から制御回路への転送データ量を小さくすることが可能となる。

　本発明の第６の局面によれば、一般に表示装置の制御回路は大規模集積回路であるため、平均値算出部を容易に制御回路内に設けることができる。

　本発明の第７の局面によれば、予め設定された範囲外の値は平均値の算出には用いられないため、電流モニタが行われた際にノイズが生じた時があっても、当該ノイズが補償演算処理に及ぼす影響を確実に小さくすることができる。

　本発明の第８の局面によれば、ラインメモリを用いることなく平均値を算出する処理が行われる。このため、チップ面積を削減することができるので、表示装置の小型化が可能となる。

　本発明の第１０の局面または本発明の第１１の局面によれば、本発明の第１の局面と同様の効果を表示装置の駆動方法の発明において奏することができる。

本発明の第１の実施形態に係るアクティブマトリクス型の有機ＥＬ表示装置の全体構成を示すブロック図である。 上記第１の実施形態におけるソースドライバについて説明するための図である。 上記第１の実施形態において、画素回路とソースドライバの一部（電流モニタ部として機能する部分）を示す回路図である。 上記第１の実施形態において、電流モニタを行うための駆動方法について説明するためのタイミングチャートである。 上記第１の実施形態において、電流測定期間における電流の流れについて説明するための図である。 上記第１の実施形態において、電流測定期間における電流の流れについて説明するための図である。 上記第１の実施形態において、データ電圧書き込み期間における電流の流れについて説明するための図である。 上記第１の実施形態に係る有機ＥＬ表示装置の要部の構成を示すブロック図である。 上記第１の実施形態において、補償演算処理部の構成を示すブロック図である。 上記第１の実施形態において、電流モニタ部の機能構成を示すブロック図である。 上記第１の実施形態において、平均化処理を模式的に示した図である。 上記第１の実施形態において、電流モニタで得られたデータがどのようにソースドライバからホスト内の画像処理部に転送されるのかについて説明するための図である。 上記第１の実施形態において、デュアルポートラインメモリについて説明するための図である。 上記第１の実施形態における効果について説明するための図である。 上記第１の実施形態の変形例について説明するための図である。 本発明の第２の実施形態に係るアクティブマトリクス型の有機ＥＬ表示装置における電流モニタ部の機能構成を示すブロック図である。 上記第２の実施形態において、タイミング制御部内の構成要素のうち電流モニタによって得られたデータの転送に関わる構成要素について説明するためのブロック図である。 上記第２の実施形態における効果について説明するための図である。 本発明の第３の実施形態に係るアクティブマトリクス型の有機ＥＬ表示装置における平均化処理部の構成を示す図である。 上記第３の実施形態において、平均化処理部に含まれるフリップフロップの詳細な構成を示す図である。 上記第３の実施形態において、平均化処理部の動作について説明するためのタイミングチャートである。 上記第３の実施形態において、電流モニタで得られたデータがどのようにソースドライバからホスト内の画像処理部に転送されるのかについて説明するための図である。 従来の一般的な画素回路の構成を示す回路図である。 図２３に示す画素回路の動作を説明するためのタイミングチャートである。

　以下、添付図面を参照しながら、本発明の実施形態について説明する。なお、以下においては、ＭおよびＮは２以上の整数、ｉは１以上Ｎ以下の整数、ｊは１以上Ｍ以下の整数であると仮定する。また、以下においては、画素回路内に設けられている駆動トランジスタの特性のことを「ＴＦＴ特性」といい、画素回路内に設けられている有機ＥＬ素子の特性のことを「ＯＬＥＤ特性」という。

　＜１．第１の実施形態＞
　＜１．１　全体構成＞
　図１は、本発明の第１の実施形態に係るアクティブマトリクス型の有機ＥＬ表示装置１の全体構成を示すブロック図である。この有機ＥＬ表示装置１は、表示部１０，タイミング制御部２０，ソースドライバ３０，およびゲートドライバ４０を備えている。ソースドライバ３０には、図２に示すように、データ線駆動部３１０として機能する部分および電流モニタ部３２０として機能する部分が含まれている。なお、ソースドライバ３０およびゲートドライバ４０の一方または双方が表示部１０と一体的に形成された構成であっても良い。また、この有機ＥＬ表示装置１は、ホスト（例えばパソコン本体）５内の画像処理部５０とデータ送受信が行われる。

　表示部１０には、Ｍ本のデータ線Ｓ（１）～Ｓ（Ｍ）およびこれらに直交するＮ本の走査線Ｇ１（１）～Ｇ１（Ｎ）が配設されている。また、表示部１０には、Ｎ本の走査線Ｇ１（１）～Ｇ１（Ｎ）と１対１で対応するように、Ｎ本のモニタ制御線Ｇ２（１）～Ｇ２（Ｎ）が配設されている。走査線Ｇ１（１）～Ｇ１（Ｎ）とモニタ制御線Ｇ２（１）～Ｇ２（Ｎ）とは互いに平行になっている。さらに、表示部１０には、Ｎ本の走査線Ｇ１（１）～Ｇ１（Ｎ）とＭ本のデータ線Ｓ（１）～Ｓ（Ｍ）との交差点に対応するように、Ｎ×Ｍ個の画素回路１１が設けられている。このようにＮ×Ｍ個の画素回路１１が設けられることによって、Ｎ行×Ｍ列の画素マトリクスが表示部１０に形成されている。また、表示部１０には、ハイレベル電源電圧を供給するハイレベル電源線（不図示）と、ローレベル電源電圧を供給するローレベル電源線（不図示）とが配設されている。

　なお、以下においては、Ｍ本のデータ線Ｓ（１）～Ｓ（Ｍ）を互いに区別する必要がない場合にはデータ線を単に符号Ｓで表す。同様に、Ｎ本の走査線Ｇ１（１）～Ｇ１（Ｎ）を互いに区別する必要がない場合には走査線を単に符号Ｇ１で表し、Ｎ本のモニタ制御線Ｇ２（１）～Ｇ２（Ｎ）を互いに区別する必要がない場合にはモニタ制御線を単に符号Ｇ２で表す。

　本実施形態におけるデータ線Ｓは、画素回路１１内の有機ＥＬ素子を所望の輝度で発光させるための輝度信号を伝達する信号線として用いられるだけでなく、ＴＦＴ特性やＯＬＥＤ特性の検出用の電圧（以下、「測定用電圧」という。）を画素回路１１に与えるための信号線およびＴＦＴ特性やＯＬＥＤ特性を表す電流であって電流モニタ部３２０で測定可能な電流の経路となる信号線としても用いられる。

　タイミング制御部２０は、一般には「ＴＣＯＮ」と呼ばれている。タイミング制御部２０は、ソースドライバ３０にデジタル映像信号ＤＶおよびソース制御信号ＳＣＴＬを与えることによりソースドライバ３０の動作を制御し、ゲートドライバ４０にゲート制御信号ＧＣＴＬを与えることによりゲートドライバ４０の動作を制御する。ソース制御信号ＳＣＴＬには、ソーススタートパルス信号，ソースクロック信号，ラッチストローブ信号などが含まれている。ゲート制御信号ＧＣＴＬには、ゲートスタートパルス信号，ゲートクロック信号，アウトプットイネーブル信号などが含まれている。また、タイミング制御部２０は、ソースドライバ３０から出力されるモニタデータＭＯを受け取り、それを補償演算用の補正データとしてホスト５に送信する。なお、モニタデータＭＯとは、ＴＦＴ特性やＯＬＥＤ特性を検出するために測定されたデータである。

　ゲートドライバ４０は、Ｎ本の走査線Ｇ１（１）～Ｇ１（Ｎ）およびＮ本のモニタ制御線Ｇ２（１）～Ｇ２（Ｎ）に接続されている。ゲートドライバ４０は、シフトレジスタおよび論理回路などによって構成されている。ゲートドライバ４０は、タイミング制御部２０から出力されたゲート制御信号ＧＣＴＬに基づいて、Ｎ本の走査線Ｇ１（１）～Ｇ１（Ｎ）およびＮ本のモニタ制御線Ｇ２（１）～Ｇ２（Ｎ）を駆動する。

　ソースドライバ３０は、Ｍ本のデータ線Ｓ（１）～Ｓ（Ｍ）に接続されている。ソースドライバ３０は、データ線Ｓ（１）～Ｓ（Ｍ）を駆動する動作（データ線駆動部３１０としての動作）と、データ線Ｓ（１）～Ｓ（Ｍ）に流れる電流を測定する動作（電流モニタ部３２０としての動作）とを選択的に行う。

　＜１．２　画素回路およびソースドライバ＞
　次に、画素回路１１およびソースドライバ３０について詳しく説明する。ソースドライバ３０は、データ線駆動部３１０として機能するときには次のような動作を行う。ソースドライバ３０は、タイミング制御部２０から出力されたソース制御信号ＳＣＴＬを受け取り、データ線Ｓ（１）～Ｓ（Ｍ）にそれぞれ目標輝度に応じた電圧（以下、「データ電圧」という）を印加する。このとき、ソースドライバ３０では、ソーススタートパルス信号のパルスをトリガーとして、ソースクロック信号のパルスが発生するタイミングで、各データ線Ｓに印加すべき電圧を示すデジタル映像信号ＤＶが順次に保持される。そして、ラッチストローブ信号のパルスが発生するタイミングで、上記保持されたデジタル映像信号ＤＶがアナログ電圧に変換される。その変換されたアナログ電圧は、データ電圧として全てのデータ線Ｓ（１）～Ｓ（Ｍ）に一斉に印加される。ソースドライバ３０は、電流モニタ部３２０として機能するときには、データ線Ｓ（１）～Ｓ（Ｍ）に測定用電圧を印加し、そのときにデータ線Ｓ（１）～Ｓ（Ｍ）に流れる電流をそれぞれ電圧に変換する。その変換後のデータは、モニタデータＭＯとしてソースドライバ３０から出力される。

　図３は、画素回路１１とソースドライバ３０の一部（電流モニタ部３２０として機能する部分）を示す回路図である。なお、図３には、ｉ行ｊ列目の画素回路１１と、ソースドライバ３０のうちのｊ列目のデータ線Ｓ（ｊ）に対応する部分とが示されている。この画素回路１１は、１個の有機ＥＬ素子（電気光学素子）ＯＬＥＤ，３個のトランジスタＴ１～Ｔ３，および１個のコンデンサＣｓｔを備えている。トランジスタＴ１は画素を選択する入力トランジスタとして機能し、トランジスタＴ２は有機ＥＬ素子ＯＬＥＤへの電流の供給を制御する駆動トランジスタとして機能し、トランジスタＴ３は駆動トランジスタＴ２あるいは有機ＥＬ素子ＯＬＥＤの特性を検出するための電流測定を行うか否かを制御するモニタ制御トランジスタとして機能する。

　トランジスタＴ１は、データ線Ｓ（ｊ）とトランジスタＴ２のゲート端子との間に設けられている。そのトランジスタＴ１に関し、走査線Ｇ１（ｉ）にゲート端子が接続され、データ線Ｓ（ｊ）にソース端子が接続されている。トランジスタＴ２は、有機ＥＬ素子ＯＬＥＤと直列に設けられている。そのトランジスタＴ２に関し、トランジスタＴ１のドレイン端子にゲート端子が接続され、ハイレベル電源線ＥＬＶＤＤにドレイン端子が接続され、有機ＥＬ素子ＯＬＥＤのアノード端子にソース端子が接続されている。トランジスタＴ３については、モニタ制御線Ｇ２（ｉ）にゲート端子が接続され、有機ＥＬ素子ＯＬＥＤのアノード端子にドレイン端子が接続され、データ線Ｓ（ｊ）にソース端子が接続されている。コンデンサＣｓｔについては、トランジスタＴ２のゲート端子に一端が接続され、トランジスタＴ２のドレイン端子に他端が接続されている。有機ＥＬ素子ＯＬＥＤのカソード端子は、ローレベル電源線ＥＬＶＳＳに接続されている。なお、画素回路１１内のトランジスタＴ１～Ｔ３としては、酸化物ＴＦＴ（例えばＩｎＧａＺｎＯを含むＴＦＴ）やアモルファスシリコンＴＦＴなどを採用することができる。

　図３に示すように、電流モニタ部３２０は、ＤＡ変換器（ＤＡＣ）３１，オペアンプ３２，コンデンサ３３，スイッチ３４，およびＡＤ変換器（ＡＤＣ）３５を含んでいる。オペアンプ３２，コンデンサ３３，およびスイッチ３４によって電流／電圧変換部３９が構成されている。なお、この電流／電圧変換部３９およびＤＡ変換器３１は、データ線駆動部３１０の構成要素としても機能する。

　ＤＡ変換器３１の入力端子には、デジタル映像信号ＤＶが与えられる。ＤＡ変換器３１は、デジタル映像信号ＤＶをアナログ電圧に変換する。このアナログ電圧は、データ電圧または測定用電圧である。ＤＡ変換器３１の出力端子は、オペアンプ３２の非反転入力端子に接続されている。従って、オペアンプ３２の非反転入力端子には、データ電圧または測定用電圧が与えられる。オペアンプ３２の反転入力端子は、データ線Ｓ（ｊ）に接続されている。スイッチ３４は、オペアンプ３２の反転入力端子と出力端子との間に設けられている。コンデンサ３３は、スイッチ３４と並列に、オペアンプ３２の反転入力端子と出力端子との間に設けられている。スイッチ３４の制御端子には、ソース制御信号ＳＣＴＬに含まれる入出力制御信号ＤＷＴが与えられる。オペアンプ３２の出力端子は、ＡＤ変換器３５の入力端子に接続されている。

　以上のような構成において、入出力制御信号ＤＷＴがハイレベルのときには、スイッチ３４はオン状態となり、オペアンプ３２の反転入力端子－出力端子間は短絡状態となる。このとき、オペアンプ３２はバッファアンプとして機能する。これにより、データ線Ｓ（ｊ）には、オペアンプ３２の非反転入力端子に与えられている電圧（データ電圧または測定用電圧）が印加される。入出力制御信号ＤＷＴがローレベルのときには、スイッチ３４はオフ状態になり、オペアンプ３２の反転入力端子と出力端子とはコンデンサ３３を介して接続される。このとき、オペアンプ３２とコンデンサ３３とは積分回路として機能する。これにより、オペアンプ３２の出力電圧（モニタ電圧Ｖｍｏ）は、データ線Ｓ（ｊ）に流れている電流に応じた電圧となる。ＡＤ変換器３５は、オペアンプ３２の出力電圧（モニタ電圧Ｖｍｏ）をデジタル値に変換する。

　なお、本実施形態においてはデータ電圧を供給するための信号線と電流を測定するための信号線とが共用された構成となっているが、本発明はこれに限定されない。データ電圧を供給するための信号線と電流を測定するための信号線とがそれぞれ独立して設けられている構成を採用することもできる。また、画素回路１１の構成についても、図３に示した構成以外の構成を採用することもできる。すなわち、本発明は、電流モニタ部３２０や画素回路１１の具体的な回路構成については特に限定されない。

　＜１．３　駆動方法＞
　次に、電流モニタ（ＴＦＴ特性やＯＬＥＤ特性を検出するための電流測定）を行うための駆動方法について説明する。電流モニタが行われる期間については特に限定されない。例えば、表示期間中，垂直帰線期間中，装置の電源オン直後，電源オフ時などに電流モニタを行うことができる。なお、以下において、電流モニタのための一連の処理が行われる期間のことを「モニタ処理期間」という。また、以下において、電流モニタの対象となっている行のことを「モニタ行」という。

　図４は、電流モニタを行うための駆動方法について説明するためのタイミングチャートである。なお、図４では、ｉ行目について電流モニタが行われる例を示している。図４において、符号ＴＭで示す期間がモニタ処理期間である。モニタ処理期間ＴＭは、モニタ行においてＴＦＴ特性あるいはＯＬＥＤ特性を検出する準備が行われる期間（以下、「検出準備期間」という。）Ｔａと、特性を検出するための電流測定が行われる期間（以下、「電流測定期間」という。）Ｔｂと、モニタ行においてデータ電圧の書き込みが行われる期間（以下、「データ電圧書き込み期間」という。）Ｔｃとによって構成されている。

　検出準備期間Ｔａには、走査線Ｇ１（ｉ）はアクティブな状態とされ、モニタ制御線Ｇ２（ｉ）は非アクティブな状態で維持される。これにより、トランジスタＴ１はオン状態となり、トランジスタＴ３はオフ状態で維持される。また、検出準備期間Ｔａには、データ線Ｓ（ｊ）に測定用電圧Ｖｍｇ（ｉ，ｊ）が印加される。なお、測定用電圧Ｖｍｇ（ｉ，ｊ）は或る固定の電圧を意味するのではなく、ＴＦＴ特性を検出する時とＯＬＥＤ特性を検出する時とで測定用電圧Ｖｍｇ（ｉ，ｊ）の大きさは異なる。すなわち、ここでの測定用電圧とは、ＴＦＴ特性測定用電圧およびＯＬＥＤ特性測定用電圧の両者を含む概念である。測定用電圧Ｖｍｇ（ｉ，ｊ）がＴＦＴ特性測定用電圧であれば、トランジスタＴ２はオン状態となる。測定用電圧Ｖｍｇ（ｉ，ｊ）がＯＬＥＤ特性測定用電圧であれば、トランジスタＴ２はオフ状態で維持される。

　電流測定期間Ｔｂには、走査線Ｇ１（ｉ）は非アクティブな状態とされ、モニタ制御線Ｇ２（ｉ）はアクティブな状態とされる。これにより、トランジスタＴ１はオフ状態となり、トランジスタＴ３はオン状態となる。ここで、測定用電圧Ｖｍｇ（ｉ，ｊ）がＴＦＴ特性測定用電圧であれば、有機ＥＬ素子ＯＬＥＤに電流は流れない。従って、図５で符号６１で示す矢印のように、トランジスタＴ２を流れる電流が、トランジスタＴ３を介してデータ線Ｓ（ｊ）に出力される。この状態において、データ線Ｓ（ｊ）に流れている電流がソースドライバ３０内の電流モニタ部３２０によって測定される。一方、測定用電圧ＶｍｇがＯＬＥＤ特性測定用電圧であれば、上述したようにトランジスタＴ２はオフ状態で維持され、有機ＥＬ素子ＯＬＥＤに電流が流れる。すなわち、図６で符号６２で示す矢印のようにデータ線Ｓ（ｊ）からトランジスタＴ３を介して有機ＥＬ素子ＯＬＥＤに電流が流れ、有機ＥＬ素子ＯＬＥＤが発光する。この状態において、データ線Ｓ（ｊ）に流れている電流がソースドライバ３０内の電流モニタ部３２０によって測定される。

　データ電圧書き込み期間Ｔｃには、走査線Ｇ１（ｉ）はアクティブな状態とされ、モニタ制御線Ｇ２（ｉ）は非アクティブな状態とされる。これにより、トランジスタＴ１はオン状態となり、トランジスタＴ３はオフ状態となる。また、データ電圧書き込み期間Ｔｃには、データ線Ｓ（ｊ）には目標輝度に応じたデータ電圧が印加される。これにより、トランジスタＴ２はオン状態となる。その結果、図７で符号６３で示す矢印のように、トランジスタＴ２を介して有機ＥＬ素子ＯＬＥＤに駆動電流が供給される。これにより、駆動電流に応じた輝度で有機ＥＬ素子ＯＬＥＤが発光する。

　＜１．４　平均化処理＞
　ところで、本実施形態においては、一定時間内に同じ行についての電流モニタが複数回繰り返し行われる。そして、各画素回路１１について、その複数回の電流モニタによって得られる複数個の測定値の平均値のデータが補償演算用の補正データとしてホスト５に与えられる。このような処理がどのようにして実現されるのかについて以下に説明する。

　図８は、本実施形態に係る有機ＥＬ表示装置１の要部の構成を示すブロック図である。有機ＥＬパネル１００には、表示部１０とゲートドライバ４０とが含まれている。なお、ソースドライバ３０も有機ＥＬパネル１００に含まれている場合もある。画像処理部５０は、一般には「ＧＰＵ」と呼ばれているチップであり、本実施形態においては、電流モニタをどのように行うのかについての設定および補正データを用いた補償演算処理を行う。なお、補償演算処理とは、駆動トランジスタの閾値電圧のばらつきや有機ＥＬ素子の劣化が補償されるよう、各種演算処理によって画像データを補正する処理のことである。

　ここで、図９を参照しつつ、補償演算処理の一例を説明する。画像処理部５０には、補償演算処理部５２が設けられる。補償演算処理部５２は、ＬＵＴ（ルックアップテーブル）５２１，乗算部５２２，乗算部５２３，加算部５２４，加算部５２５，および乗算部５２６が設けられている。また、補償演算処理部５２には、補正データとして、ＴＦＴゲイン値Ｂ１，ＯＬＥＤ劣化補正係数Ｂ２，ＴＦＴオフセット値Ｖｔ１，およびＯＬＥＤオフセット値Ｖｔ２が保持されている。以上のような構成において、外部から送られる画像データ（補償前画像データ）ＶＤｂは、以下のように補正される。まず、ＬＵＴ５２１を用いて、補償前画像データＶＤｂにガンマ補正が施される。すなわち、補償前画像データＶＤｂが示す階調がガンマ補正によって制御電圧Ｖｃに変換される。乗算部５２２は、制御電圧ＶｃとＴＦＴゲイン値Ｂ１とを受け取り、それらを乗じて得られる値“Ｖｃ・Ｂ１”を出力する。乗算部５２３は、乗算部５２２から出力された値“Ｖｃ・Ｂ１”とＯＬＥＤ劣化補正係数Ｂ２とを受け取り、それらを乗じて得られる値“Ｖｃ・Ｂ１・Ｂ２”を出力する。加算部５２４は、乗算部５２３から出力された値“Ｖｃ・Ｂ１・Ｂ２”とＴＦＴオフセット値Ｖｔ１とを受け取り、それらを加算することによって得られる値“Ｖｃ・Ｂ１・Ｂ２＋Ｖｔ１”を出力する。加算部５２５は、加算部５２４から出力された値“Ｖｃ・Ｂ１・Ｂ２＋Ｖｔ１”とＯＬＥＤオフセット値Ｖｔ２とを受け取り、それらを加算することによって得られる値“Ｖｃ・Ｂ１・Ｂ２＋Ｖｔ１＋Ｖｔ２”を出力する。乗算部５２６は、加算部５２５から出力された値“Ｖｃ・Ｂ１・Ｂ２＋Ｖｔ１＋Ｖｔ２”と画素回路１１内の寄生容量に起因するデータ電圧の減衰を補償するための係数Ｚとを受け取り、それらを乗じて得られる値“Ｚ（Ｖｃ・Ｂ１・Ｂ２＋Ｖｔ１＋Ｖｔ２）”を出力する。以上のようにして得られた値“Ｚ（Ｖｃ・Ｂ１・Ｂ２＋Ｖｔ１＋Ｖｔ２）”のデータが補償後画像データＶＤａとして補償演算処理部５２から出力される。なお、以上の処理は一例であって、本発明はこれに限定されない。

　図８に関し、画像処理部５０は、補償前画像データＶＤｂを受け取り、タイミング制御部２０から送られる補正データＤＨに基づいて上述したような補償演算処理を当該補償前画像データＶＤｂに施すことによって得られるデータを補償後画像データＶＤａとして出力する。また、画像処理部５０は、電流モニタの設定内容を示すモニタ設定情報ＭＳを出力する。画像処理部５０から出力された補償後画像データＶＤａおよびモニタ設定情報ＭＳは、有機ＥＬ表示装置１内のタイミング制御部２０に与えられる。

　タイミング制御部２０は、補償後画像データＶＤａに基づいてデジタル映像信号ＤＶを出力するとともに、ソースドライバ３０の動作を制御するためにモニタ設定情報ＭＳに基づいてソース制御信号ＳＣＴＬを出力する。また、タイミング制御部２０は、ソースドライバ３０から出力されるモニタデータＭＯを受け取り、それを補正データＤＨとしてホスト５内の画像処理部５０に与える。

　ソースドライバ３０は、デジタル映像信号ＤＶとソース制御信号ＳＣＴＬとに基づいて、データ電圧あるいは測定用電圧を有機ＥＬパネル１００に対して出力する。また、ソースドライバ３０内において、電流モニタ部３２０は、電流モニタの際にデータ線Ｓに流れる電流（以下、「モニタ電流」という。）Ｉｍｏを測定し、測定値に基づくモニタデータＭＯを出力する。

　図１０は、本実施形態における電流モニタ部３２０の機能構成を示すブロック図である。図１０に示すように、電流モニタ部３２０は、電流／電圧変換部３９とＡＤ変換器３５と平均化処理部３６とラインメモリ３７とによって構成されている。電流／電圧変換部３９は、モニタ電流Ｉｍｏを電圧（モニタ電圧）Ｖｍｏに変換する。ＡＤ変換器３５は、アナログのモニタ電圧Ｖｍｏをデジタル形式の測定値（測定値データ）Ｄｍｏに変換する。電流モニタは行ごとに行われるところ、上述したように、本実施形態においては、一定時間内に同じ行についての電流モニタが複数回繰り返し行われる。なお、同じ行についての電流モニタが繰り返し行われる回数については特に限定されないが、本実施形態においては、同じ行についての電流モニタが４回繰り返されるものと仮定する。

　ＡＤ変換器３５から出力された測定値Ｄｍｏは、平均化処理部３６に与えられる。なお、１回の電流モニタにつき１行分の測定値Ｄｍｏが平均化処理部３６に与えられる。１回目から３回目までの測定値Ｄｍｏは、１行分ずつラインメモリ３７に格納される。４回目の測定値ＤｍｏがＡＤ変換器３５から平均化処理部３６に与えられると、平均化処理部３６は、電流モニタが行われた行に含まれる画素毎（画素回路１１毎）に、ラインメモリ３７に格納されている１回目から３回目までの測定値ＤｍｏにＡＤ変換器３５から送られてきた４回目の測定値Ｄｍｏを加算し、加算後の値の平均値を求める。そして、平均化処理部３６は、その平均値のデータをモニタデータＭＯとして出力する。以上のように、平均化処理部３６では、各画素についての複数回の電流モニタによる測定値の平均値を求める平均化処理が行われる。

　図１１は、上述した平均化処理を模式的に示した図である。なお、図１１では、１回目から３回目までの測定値Ｄｍｏを格納するラインメモリ３７をそれぞれ符号ＬＭ（１）～ＬＭ（３）で表している。まず、期間Ｔ１に１回目の測定値Ｄｍｏが平均化処理部３６に与えられ、当該測定値Ｄｍｏは１回目用のラインメモリＬＭ（１）に書き込まれる。次に、期間Ｔ２に２回目の測定値Ｄｍｏが平均化処理部３６に与えられ、当該測定値Ｄｍｏは２回目用のラインメモリＬＭ（２）に書き込まれる。さらに、期間Ｔ３に３回目の測定値Ｄｍｏが平均化処理部３６に与えられ、当該測定値Ｄｍｏは３回目用のラインメモリＬＭ（３）に書き込まれる。その後、期間Ｔ４に４回目の測定値Ｄｍｏが平均化処理部３６に与えられる。このとき、平均化処理部３６は、１回目から３回目までの測定値ＤｍｏをラインメモリＬＭ（１）～ＬＭ（３）から読み出し、１回目から４回目までの測定値Ｄｍｏの平均値を求める。

　＜１．５　データの転送について＞
　次に、図１２を参照しつつ、電流モニタで得られたデータがどのようにソースドライバ３０からホスト５内の画像処理部５０に転送されるのかについて説明する。なお、図１２では、各行について１回目から４回目の測定値Ｄｍｏが得られるタイミングをそれぞれｔＭ１～ｔＭ４で表している。図１２には、ＡＤ変換器３５から平均化処理部３６に対して出力される測定値（測定値データ）Ｄｍｏのデータ量，平均化処理部３６からタイミング制御部２０に対して出力されるモニタデータＭＯのデータ量，およびタイミング制御部２０から画像処理部５０に対して出力される補正データＤＨのデータ量を模式的に示している。

　ＡＤ変換器３５から平均化処理部３６には、１行分の電流モニタが行われる都度、測定値（測定値データ）Ｄｍｏが送られる。平均化処理部３６では、４回の電流モニタによる測定値Ｄｍｏの平均値が求められ、その平均値のデータがモニタデータＭＯとして出力される。すなわち、平均化処理部３６からタイミング制御部２０には、電流モニタが４回行われる毎にモニタデータＭＯが送られる。換言すれば、１回の電流モニタが行われる期間を「１モニタ期間」と定義すると、モニタデータＭＯの転送が休止状態となる３モニタ期間とモニタデータＭＯの転送が行われる１モニタ期間とが繰り返される。このようにして、モニタデータＭＯは、バースト転送によって、ソースドライバ３０からタイミング制御部２０に転送される。

　タイミング制御部２０は、４モニタ期間につき１回、平均化処理部３６から出力されるモニタデータＭＯを受け取る。タイミング制御部２０は、そのモニタデータＭＯを画像処理部５０に転送する際、データ転送レートを下げる処理を行う。より詳しくは、タイミング制御部２０は、４モニタ期間毎に与えられるモニタデータＭＯを４モニタ期間にわたって転送することによって、ソースドライバ３０からタイミング制御部２０へのデータ転送に比べてデータ転送レートを４分の１に下げる。なお、この処理のことを以下「時間軸伸長処理」という。

　時間軸伸長処理は、４モニタ期間毎にメモリへのデータの書き込みを行って、当該データの読み出しを４モニタ期間にわたって行うことによって実現される。これを実現するためには、メモリに対してデータの書き込みとデータの読み出しとが異なる速度で行われる必要がある。そこで、本実施形態においては、タイミング制御部２０に、データの入出力のためのポートを２つ備えたデュアルポートラインメモリ２２が設けられる。図１３は、デュアルポートラインメモリ２２について説明するための図である。一方のポート２２１では、書き込みアドレス信号ＡＤＲ＿Ｗと書き込み制御信号ＥＮ＿Ｗとに基づいてデータＤＡＴＡ＿Ｗの書き込みが行われる。他方のポート２２２では、読み出しアドレス信号ＡＤＲ＿Ｒと読み出し制御信号ＥＮ＿Ｒとに基づいてデータＤＡＴＡ＿Ｒの読み出しが行われる。このような構成になっているため、デュアルポートラインメモリ２２に対して、データの書き込みを行った時の４分の１の速度でデータの読み出しを行うことができる。

　上述のような時間軸伸長処理が行われるので、図１２から把握されるように、タイミング制御部２０から画像処理部５０に対して出力される補正データＤＨのデータ量のピーク値は、ソースドライバ３０からタイミング制御部２０に対して出力されるモニタデータＭＯのデータ量のピーク値の４分の１となる。このように、本実施形態によれば、タイミング制御部２０－画像処理部５０間のデータ転送に関して、データ量のピーク値を低くすることが可能となる。本実施形態では、平均化処理の後に時間軸伸長処理を独立した処理部で行っているが、メモリの構成やアクセス順序、加算手順はこれに限定されない。

　ところで、画像処理部は表示装置（表示モジュール）の外部の構成要素であるため、画像処理部－表示装置間では外部接続バスを介してデータの授受が行われる。画像処理部－表示装置間のデータの授受に関しては、一般的には、画像処理部から表示装置への表示用データの転送のみが行われる。画像処理部から表示装置へのデータ転送の帯域は、表示装置の高解像度化に伴って徐々に拡大されている。しかしながら、表示装置から画像処理部へのデータ転送は補助的に行われるだけであるので、表示装置から画像処理部へのデータ転送の帯域は比較的狭い。このため、本実施形態のように有機ＥＬ表示装置１から画像処理部５０への転送データ量のピーク値を低くすることは、データ転送の帯域の有効活用の観点から有用である。

　＜１．６　効果＞
　本実施形態によれば、ソースドライバ３０内の電流モニタ部３２０には、複数回の電流モニタによる測定値の平均値を求める平均化処理部３６が設けられている。このような構成において、一定時間内に同じ行に対して電流モニタが４回行われる。これにより、４回の電流モニタで得られた測定値の平均値のデータを用いて、駆動トランジスタの閾値電圧のばらつきや有機ＥＬ素子の劣化を補償するための補償演算処理が行われる。このように平均値のデータが用いられるため、電流モニタによって得られる電流データがノイズの影響を受けやすいものであっても、各画素についての時間軸方向のＬＰＦ（ローパスフィルタ）効果により、補償演算処理に用いられるデータのＳＮ比が従来よりも向上する。すなわち、電流モニタが行われた際にノイズが生じた時があっても、当該ノイズが補償演算処理に及ぼす影響は小さくなる。なお、複数画素のデータを用いた空間的なＬＰＦの処理が行われるのではないため、或る画素の誤差情報が周辺画素についての補償演算処理に影響を及ぼすことはない。以上のように、本実施形態によれば、回路素子（駆動トランジスタＴ２、有機ＥＬ素子ＯＬＥＤ）の劣化を補償するために電流を検出する際のノイズによる影響を抑制することのできる有機ＥＬ表示装置１が実現される。

　また、上述のように平均化処理が行われることにより、ソースドライバ３０からタイミング制御部２０に転送されるモニタデータＭＯのデータ量は図１４から把握されるように従来よりも少なくなる。また、本実施形態によれば、タイミング制御部２０にデュアルポートラインメモリ２２が設けられ、当該デュアルポートラインメモリ２２に４モニタ期間毎に書き込まれるモニタデータＭＯが書き込み時の４分の１の速度で読み出される。以上より、図１４から把握されるように、タイミング制御部２０からホスト５への転送データ量の総量およびピーク値を従来よりも小さくすることが可能となる。これにより、有機ＥＬ表示装置１から画像処理部５０へのデータ転送の帯域が狭い場合であっても、電流モニタの結果に基づいて所望の補償演算処理を行うことが可能となる。

　＜１．７　変形例＞
　上述したように、電流モニタによって検出される電流の量はきわめて微小な量である。そのため、測定値の平均化処理が行われても、ノイズの大きさや発生頻度によっては、ノイズが補償演算処理に及ぼす影響を充分に小さくすることができない場合もある。そこで、予め設定された範囲外の測定値のデータを平均化処理の対象から除外し（あるいは、設定範囲の設定値で置き換えて）、設定範囲内の測定値のデータのみを用いて平均化処理を行うようにしても良い。設定範囲については、上限値のみを定めるようにしても良いし、下限値のみを定めるようにしても良いし、上限値および下限値の双方を定めるようにしても良い。

　例えば、電流モニタによって１０ｎＡ前後の電流が検出されることが想定されるときに電流値が図１５に示すように変化した場合、符号６５の矢印で示す部分は明らかにノイズの影響であると考えられる。このような場合に、例えば上限値を予め２０ｎＡに設定しておくと、突発的なノイズの影響を除去することができる。

　＜２．第２の実施形態＞
　＜２．１　構成＞
　本発明の第２の実施形態について説明する。なお、上記第１の実施形態と異なる点についてのみ説明し、上記第１の実施形態と同様の点については説明を省略する。上記第１の実施形態においては、平均化処理部はソースドライバ３０内の電流モニタ部３２０に設けられていた。これに対して、本実施形態においては、平均化処理部はタイミング制御部２０内に設けられる。

　図１６は、本実施形態における電流モニタ部３２０の機能構成を示すブロック図である。図１６に示すように、電流モニタ部３２０は、電流／電圧変換部３９とＡＤ変換器３５とによって構成されている。電流／電圧変換部３９は、モニタ電流Ｉｍｏを電圧（モニタ電圧）Ｖｍｏに変換する。ＡＤ変換器３５は、アナログのモニタ電圧Ｖｍｏをデジタル形式の測定値のデータに変換する。また、本実施形態においては、上記第１の実施形態とは異なり、電流モニタ部３２０には平均化処理部は設けられていない。以上より、本実施形態においては、ＡＤ変換器３５から出力された測定値のデータがモニタデータＭＯとしてソースドライバ３０からタイミング制御部２０へと転送される。

　図１７は、タイミング制御部２０内の構成要素のうち電流モニタによって得られたデータの転送に関わる構成要素について説明するためのブロック図である。図１７に示すように、タイミング制御部２０には、平均化処理部２６とラインメモリ２７と時間軸伸長処理部２８とが含まれている。時間軸伸長処理部２８には、上述したデュアルポートラインメモリ２２が含まれている。なお、上記第１の実施形態と同様、本実施形態においても同じ行についての電流モニタが４回繰り返されるものと仮定する。

　平均化処理部２６には、ソースドライバ３０内のＡＤ変換器３５から出力されたモニタデータＭＯが与えられる。なお、１回の電流モニタにつき１行分のモニタデータＭＯが平均化処理部２６に与えられる。１回目から３回目までのモニタデータＭＯは、１行分ずつラインメモリ２７に格納される。４回目のモニタデータＭＯがＡＤ変換器３５から平均化処理部２６に与えられると、平均化処理部２６は、電流モニタが行われた行に含まれる画素毎（画素回路１１毎）に、ラインメモリ２７に格納されている１回目から３回目までのモニタデータＭＯの合計値にＡＤ変換器３５から送られてきた４回目のモニタデータＭＯの値を加算し、加算後の値の平均値を求める。そして、平均化処理部２６は、その平均値のデータを平均化モニタデータＡｍｏとして出力する。以上のようにして、本実施形態においても、各画素についての複数回の電流モニタによる測定値の平均値を求める平均化処理が行われる。

　時間軸伸長処理部２８内のデュアルポートラインメモリ２２には、４モニタ期間につき１回、平均化処理部２６から出力される平均化モニタデータＡｍｏが書き込まれる。そして、その平均化モニタデータＡｍｏのデュアルポートラインメモリ２２からの読み出しは４モニタ期間にわたって行われる。時間軸伸長処理部２８内のデュアルポートラインメモリ２２から読み出されたデータは補正データＤＨとしてタイミング制御部２０からホスト５内の画像処理部５０へと転送される。以上のようにして、本実施形態においても、タイミング制御部２０から画像処理部５０に対して出力される補正データＤＨのデータ量のピーク値は、ソースドライバ３０からタイミング制御部２０に対して出力されるモニタデータＭＯのデータ量のピーク値の４分の１となる。本実施形態は、平均化処理の後に時間軸伸長処理を独立した処理部で行っているが、メモリの構成やアクセス順序、加算手順はこれに限定されない。

　＜２．２　効果＞
　本実施形態によれば、タイミング制御部２０には、複数回の電流モニタによる測定値の平均値を求める平均化処理部２６が設けられている。このような構成において、一定時間内に同じ行に対して電流モニタが４回行われる。これにより、４回の電流モニタで得られた測定値の平均値のデータを用いて、駆動トランジスタの閾値電圧のばらつきや有機ＥＬ素子の劣化を補償するための補償演算処理が行われる。従って、上記第１の実施形態と同様、回路素子（駆動トランジスタＴ２、有機ＥＬ素子ＯＬＥＤ）の劣化を補償するために電流を検出する際のノイズによる影響を抑制することのできる有機ＥＬ表示装置１が実現される。

　また、本実施形態によれば、タイミング制御部２０にはデュアルポートラインメモリ２２を含む時間軸伸長処理部２８が設けられ、当該デュアルポートラインメモリ２２に４モニタ期間毎に書き込まれる平均化モニタデータＡｍｏは、書き込み時の４分の１の速度で読み出される。以上より、図１８から把握されるように、タイミング制御部２０からホスト５への転送データ量の総量およびピーク値を従来よりも小さくすることが可能となる。これにより、上記第１の実施形態と同様、有機ＥＬ表示装置１から画像処理部５０へのデータ転送の帯域が狭い場合であっても、電流モニタの結果に基づいて所望の補償演算処理を行うことが可能となる。

　＜３．第３の実施形態＞
　＜３．１　構成＞
　本発明の第３の実施形態について説明する。なお、上記第１の実施形態と異なる点についてのみ説明し、上記第１の実施形態と同様の点については説明を省略する。上記第１の実施形態においては、電流モニタは行単位で行われていた。このため、平均化処理を行うためにラインメモリ３７が用いられていた。これに対して、本実施形態においては、電流モニタは画素単位（画素回路単位）で行われる。すなわち、画素単位で電流モニタが複数回繰り返し行われる。そして、画素単位の記憶部であるフリップフロップを用いて平均化処理が行われる。なお、同じ画素についての電流モニタが繰り返し行われる回数については特に限定されないが、本実施形態においては、同じ画素についての電流モニタが４回繰り返されるものと仮定する。

　図１９は、本実施形態における平均化処理部７６の構成を示す図である。図１９に示すように、この平均化処理部７６は、互いに直列に接続された３個のフリップフロップＦＦ１～ＦＦ３と、平均値演算部７６１と、平均値出力部７６２とによって構成されている。なお、同じ画素についての電流モニタがＫ回繰り返される場合、（Ｋ－１）個のフリップフロップが設けられる。

　フリップフロップＦＦ１～ＦＦ３の各々については、図２０に示すように構成されている。ここでは、ＡＤ変換器３５から出力される測定値Ｄｍｏがｍビットであると仮定する。図２０から把握されるように、フリップフロップＦＦ１～ＦＦ３の各々は、並列に接続されたｍ個のフリップフロップＦ０～Ｆｍ－１によって構成されている。各フリップフロップＦ０～Ｆｍ－１では、クロックＣＬＫのタイミングで、それぞれ入力データＤ０～Ｄｍ－１が取り込まれて、それらが出力データＱ０～Ｑｍ－１として出力される。

　図１９に示す各構成要素について説明する。各フリップフロップＦＦ１～ＦＦ３では、クロックＣＬＫのタイミングで、与えられている測定値Ｄｍｏのデータが取り込まれて、その取り込まれたデータが出力される。その際、フリップフロップＦＦ１についてはＡＤ変換器３５から出力されたデータが取り込まれ、フリップフロップＦＦ２についてはフリップフロップＦＦ１から出力されたデータが取り込まれ、フリップフロップＦＦ３についてはフリップフロップＦＦ２から出力されたデータが取り込まれる。

　平均値演算部７６１は、ＡＤ変換器３５から出力される１個の測定値ＤｍｏおよびフリップフロップＦＦ１～ＦＦ３から出力される測定値Ｄｍｏの総和を求め、その総和を同じ画素についての電流モニタが繰り返される回数である４で除する。これにより、各画素についての複数回の電流モニタによる測定値の平均値が得られる。なお、ＡＤ変換器３５から出力される測定値Ｄｍｏがｍビットであれば、平均値演算部７６１にはｍビットのデータが４個入力されるので、総和は４ｍビットとなる。その総和を４で除するので、平均値のデータはｍビットとなる。

　平均値出力部７６２は、クロックＣＬＫとアウトプットイネーブル信号ＯＵＴ＿ＥＮとに基づいて、平均値演算部７６１によって求められた平均値のデータをモニタデータＭＯとして出力する。平均値出力部７６２から出力されたモニタデータＭＯはタイミング制御部２０（図１参照）に与えられる。

　なお、本実施形態では上記第１の実施形態と同様に平均化処理部７６はソースドライバ３０内に設けられているものと仮定するが、上記第２の実施形態と同様に平均化処理部７６がタイミング制御部２０内に設けられている場合にも図１９に示す構成を採用することができる。

　＜３．２　平均化処理部の動作＞
 次に、図１９および図２１を参照しつつ、本実施形態における平均化処理部７６の動作について説明する。図２１は、本実施形態における平均化処理部７６の動作について説明するためのタイミングチャートである。なお、図２１では、各画素についての１回目～４回目の測定値Ｄｍｏをそれぞれｄ１～ｄ４で表している。

　ＡＤ変換器３５からは１回目～４回目の測定値（測定値データ）Ｄｍｏが順次に出力される。時点ｔ１にクロックＣＬＫが立ち上がると、フリップフロップＦＦ１から１回目の測定値ｄ１が出力される。時点ｔ２にクロックＣＬＫが立ち上がると、フリップフロップＦＦ２から１回目の測定値ｄ１が出力され、フリップフロップＦＦ１から２回目の測定値ｄ２が出力される。時点ｔ３にクロックＣＬＫが立ち上がると、フリップフロップＦＦ３から１回目の測定値ｄ１が出力され、フリップフロップＦＦ２から２回目の測定値ｄ２が出力され、フリップフロップＦＦ１から３回目の測定値ｄ３が出力される。このとき、ＡＤ変換器３５からは４回目の測定値ｄ４が出力されている。これにより、平均値演算部７６１には１回目～４回目の測定値Ｄｍｏ（ｄ１～ｄ４）が与えられ、それら測定値Ｄｍｏ（ｄ１～ｄ４）の平均値が平均値演算部７６１で求められる。平均値演算部７６１で求められた平均値のデータは平均値出力部７６２に与えられる。また、時点ｔ３には、アウトプットイネーブル信号ＯＵＴ＿ＥＮが立ち上がる。これにより、上述のようにして求められた平均値のデータがモニタデータＭＯとして平均値出力部７６２から出力される。以上のような処理が画素単位で順次に行われる。

　＜３．３　データの転送について＞
　次に、図２２を参照しつつ、電流モニタで得られたデータがどのようにソースドライバ３０からホスト５内の画像処理部５０に転送されるのかについて説明する。なお、図２２では、各画素について１回目から４回目の測定値Ｄｍｏが得られるタイミングをそれぞれｔＭ１～ｔＭ４で表している。

　ＡＤ変換器３５から平均化処理部７６には、１画素分の電流モニタが行われる都度、測定値（測定値データ）Ｄｍｏが送られる。平均化処理部７６では、上述のようにフリップフロップを用いた処理によって、４回の電流モニタによる測定値Ｄｍｏの平均値が求められる。そして、或る画素についての平均値のデータは、次の画素についての測定値が得られるタイミングで、モニタデータＭＯとしてタイミング制御部２０に送られる。タイミング制御部２０では、上述した時間軸伸長処理が行われる。なお、本実施形態ではモニタデータＭＯが画素単位でタイミング制御部２０に送られるので、時間軸伸長処理を行うために１ライン分のデータの格納が可能なデュアルポートラインメモリを設ける必要がない。ただし、このままではモニタデータＭＯはｍビットのデータが４クロック期間ホールド状態となるため、データ量のピークを下げるため、ｍビットのデータをクロック単位で例えば上位から下位ビット方向にｍ／４ビットずつ選択し時間軸方向に並べ直す処理を行う。このように、タイミング制御部２０で時間軸伸長処理が行われることにより、タイミング制御部２０から画像処理部５０に対して出力される補正データＤＨのデータ量のピーク値は、ソースドライバ３０からタイミング制御部２０に対して出力されるモニタデータＭＯのデータ量のピーク値の４分の１となる。このように、本実施形態においても、タイミング制御部２０－画像処理部５０間のデータ転送に関して、データ量のピーク値を低くすることが可能となる。

　＜３．４　効果＞
　本実施形態においても、平均値のデータを用いて補償演算処理が行われるので、電流モニタが行われた際にノイズが生じた時があっても、当該ノイズが補償演算処理に及ぼす影響は小さくなる。これにより、上記第１の実施形態と同様、回路素子（駆動トランジスタＴ２、有機ＥＬ素子ＯＬＥＤ）の劣化を補償するために電流を検出する際のノイズによる影響を抑制することのできる有機ＥＬ表示装置１が実現される。また、タイミング制御部２０からホスト５への転送データ量の総量およびピーク値を従来よりも小さくすることができるので、上記第１の実施形態と同様、有機ＥＬ表示装置１から画像処理部５０へのデータ転送の帯域が狭い場合であっても、電流モニタの結果に基づいて所望の補償演算処理を行うことが可能となる。さらに、本実施形態によれば、平均化処理や時間軸伸長処理は画素単位で行われるので、ラインメモリを備える必要がない。このため、チップ面積を削減することができるので、表示装置の小型化が可能となる。

　＜４．その他＞
　本発明は、上記各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形して実施することができる。例えば、上記第１の実施形態および上記第２の実施形態ではデュアルポートラインメモリが用いられているが、デュアルポートラインメモリに代えて３つ以上のポートを有するマルチポートラインメモリが用いられても良い。

１…有機ＥＬ表示装置
５…ホスト
１０…表示部
１１…画素回路
２０…タイミング制御部
２２…デュアルポートラインメモリ
２６，３６，７６…平均化処理部
２７，３７…ラインメモリ
２８…時間軸伸長処理部
３０…ソースドライバ
３５…ＡＤ変換器
３９…電流／電圧変換部
４０…ゲートドライバ
５０…画像処理部
３１０…データ線駆動部
３２０…電流モニタ部
Ｔ１～Ｔ３…トランジスタ
Ｃｓｔ…コンデンサ
ＯＬＥＤ…有機ＥＬ素子
Ｇ１（１）～Ｇ１（Ｎ）…走査線
Ｇ２（１）～Ｇ２（Ｎ）…モニタ制御線
Ｓ（１）～Ｓ（Ｍ）…データ線
Ｉｍｏ…モニタ電流
Ｖｍｏ…モニタ電圧
Ｄｍｏ…測定値
Ｍｏ…モニタデータ
Ａｍｏ…平均化モニタデータ
ＤＨ…補正データ

Claims (11)

1. 　画像を表示するための回路素子の劣化を補償する機能を有するアクティブマトリクス型の表示装置であって、
   　前記回路素子を含み複数行×複数列の画素マトリクスを構成する複数個の画素回路と、前記画素マトリクスの各行に対応するように設けられた走査線と、前記画素マトリクスの各列に対応するように設けられたデータ線とを有する表示部と、
   　前記回路素子を流れる電流を測定して測定電流に応じた測定値を出力する電流測定部と、
   　複数個の入力値の平均値を求める平均値算出部と
   を備え、
   　前記電流測定部は、同じ画素回路内の回路素子を流れる電流を一定時間内に複数回測定し、
   　前記平均値算出部は、各画素回路について、前記電流測定部から一定時間内に出力された複数個の測定値を前記複数個の入力値として受け取り、当該複数個の測定値の平均値を出力することを特徴とする、表示装置。
2. 　補償演算を行う外部装置に接続され、前記走査線を駆動する走査線駆動回路の動作および前記データ線を駆動するデータ線駆動回路の動作を制御する制御回路を更に備え、
   　前記制御回路は、前記平均値算出部から出力された平均値のデータを前記外部装置に送信することを特徴とする、請求項１に記載の表示装置。
3. 　前記制御回路は、前記平均値のデータを前記外部装置に送信する際のデータ転送レートを、前記平均値算出部から前記平均値のデータが出力される際のデータ転送レートよりも小さくすることを特徴とする、請求項２に記載の表示装置。
4. 　前記電流測定部は、前記回路素子を流れる電流の測定を前記画素マトリクスの行単位で行い、
   　前記制御回路は、
   　　複数個のポートを有するラインメモリを有し、
   　　前記平均値算出部から出力された平均値のデータを前記ラインメモリに書き込み、
   　　前記ラインメモリに書き込まれている平均値のデータを書き込み時よりも遅い速度で読み出しつつ、読み出した平均値のデータを前記外部装置に送信することを特徴とする、請求項３に記載の表示装置。
5. 　前記平均値算出部は、前記データ線を駆動するデータ線駆動回路内に設けられていることを特徴とする、請求項１に記載の表示装置。
6. 　前記平均値算出部は、前記走査線を駆動する走査線駆動回路の動作および前記データ線を駆動するデータ線駆動回路の動作を制御する制御回路内に設けられていることを特徴とする、請求項１に記載の表示装置。
7. 　前記平均値算出部は、前記複数個の測定値のうち予め設定された範囲内の値のみを用いて平均値を求めることを特徴とする、請求項１に記載の表示装置。
8. 　前記電流測定部は、前記回路素子を流れる電流の測定を画素回路単位で行い、
   　前記平均値算出部は、
   　　前記電流測定部から出力される測定値を順次に格納するための画素単位の記憶部であって、前記電流測定部が一定時間内に電流を測定する回数をＫ回としたときに（Ｋ－１）個の画素単位の記憶部と、
   　　前記電流測定部から出力される１個の測定値と前記（Ｋ－１）個の画素単位の記憶部から出力される（Ｋ－１）個の測定値との総和をＫで除する平均値演算部と
   を含むことを特徴とする、請求項１に記載の表示装置。
9. 　前記平均値算出部は、前記複数個の測定値の平均値を、各回路素子の劣化を補償するための補償演算に用いる値として出力することを特徴とする、請求項１に記載の表示装置。
10. 　画像を表示するための回路素子を含み複数行×複数列の画素マトリクスを構成する複数個の画素回路と、前記画素マトリクスの各行に対応するように設けられた走査線と、前記画素マトリクスの各列に対応するように設けられたデータ線とを有する表示部を備え、前記回路素子の劣化を補償する機能を有するアクティブマトリクス型の表示装置の駆動方法であって、
    　前記回路素子を流れる電流を測定して測定電流に応じた測定値を出力する電流測定ステップと、
    　複数個の入力値の平均値を求める平均値算出ステップと
    を含み、
    　前記電流測定ステップでは、同じ画素回路内の回路素子を流れる電流が一定時間内に複数回測定され、
    　前記平均値算出ステップでは、各画素回路について、前記電流測定ステップで一定時間内に出力された複数個の測定値が前記複数個の入力値とされ、当該複数個の測定値の平均値が出力されることを特徴とする、駆動方法。
11. 　前記平均値算出ステップでは、前記複数個の測定値の平均値が、各回路素子の劣化を補償するための補償演算に用いる値として出力されることを特徴とする、請求項１０に記載の駆動方法。

Images