WO2016108667A1 - 고전압 구동 발광소자 및 그 제조 방법 - Google Patents

고전압 구동 발광소자 및 그 제조 방법 Download PDF

Info

Publication number
WO2016108667A1
WO2016108667A1 PCT/KR2015/014574 KR2015014574W WO2016108667A1 WO 2016108667 A1 WO2016108667 A1 WO 2016108667A1 KR 2015014574 W KR2015014574 W KR 2015014574W WO 2016108667 A1 WO2016108667 A1 WO 2016108667A1
Authority
WO
WIPO (PCT)
Prior art keywords
active region
prevention layer
tunneling prevention
light emitting
type
Prior art date
Application number
PCT/KR2015/014574
Other languages
English (en)
French (fr)
Inventor
최운용
Original Assignee
최운용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 최운용 filed Critical 최운용
Priority to CN201580071566.6A priority Critical patent/CN107278334B/zh
Priority to US15/540,127 priority patent/US10164148B2/en
Priority to JP2017552774A priority patent/JP6434655B2/ja
Publication of WO2016108667A1 publication Critical patent/WO2016108667A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H01L33/0016—Devices characterised by their operation having p-n or hi-lo junctions having at least two p-n junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/305—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/949—Radiation emitter using nanostructure
    • Y10S977/95—Electromagnetic energy

Definitions

  • the present invention relates to a semiconductor light emitting device, and more particularly, to a high voltage driving light emitting device for driving a plurality of active regions configured vertically in a single chip.
  • the semiconductor light emitting device is a semiconductor device using the principle that light is generated while electrons supplied through the n-type semiconductor layer and holes supplied through the p-type semiconductor layer are recombined in the active layer.
  • the emission wavelength of the semiconductor light emitting device is determined by the energy band gap of the semiconductor material used, so that GaN-based materials are used to emit light in the blue, green or ultraviolet region, and GaAs-based (or AlGaInP) emits light in the red or infrared region. System) is selected.
  • a semiconductor light emitting device has been applied as an illumination or high brightness light source.
  • a multi-active area including a plurality of active areas is formed, and a semiconductor light emitting device is driven by applying a high voltage power.
  • a red LED chip having a lower driving voltage than green and blue has a higher than the driving voltage required by the red LED chip. Problems occur in that the driving efficiency of the overall semiconductor light emitting device is reduced by applying a voltage.
  • One object of the present invention is to provide a GaAs-based (or high-voltage-driven) GaAs-based (or AlGaInP-based) light-emitting device having a lower driving voltage than a GaN-based material by forming a plurality of active regions in a vertical position.
  • AlGaInP type) light emitting device AlGaInP type
  • Another object of the present invention is to provide a light emitting device in which driving efficiency and reliability are improved by using the high voltage driving light emitting device.
  • Another object of the present invention is to provide a full-color display in which the driving circuit for driving the high voltage driving light emitting device is simplified.
  • Still another object of the present invention is to provide a light emitting device, a module including the light emitting device, and a suitable method for manufacturing a full-color display employing the light emitting device.
  • the high-voltage driving semiconductor light emitting device for achieving the above one object is formed to be spaced apart by a tunneling length or more on one active region to form one or more active regions, thereby driving the one active region.
  • a high voltage driving light emitting device for applying a total driving voltage by combining a driving voltage capable of driving the at least one other active region with each other.
  • the lower semiconductor layer formed on the substrate; A first active region in which electrons and holes are combined to emit light on the lower semiconductor layer; A first tunneling prevention layer on the first active region; A second active region on the first tunneling prevention layer; An upper semiconductor layer on the second active region; A semiconductor light emitting device including a lower electrode and an upper electrode formed in an exposed region of the lower semiconductor layer or a portion of a conductive substrate connected to the lower semiconductor layer and an upper semiconductor layer is provided, wherein the first tunneling preventing layer and the first 2 may include a plurality of active regions repeatedly, and the first tunneling prevention layer may be a semiconductor layer in which electrons or holes cannot move under an applied voltage sufficient to activate only one of the first and second active regions.
  • the semiconductor layer is thicker than the conventional quantum barrier layer, and serves to independently separate the first active region and the second active region from the quantum region.
  • a method of manufacturing a high voltage driving semiconductor light emitting device including: forming a lower semiconductor layer on a substrate; Forming a first active region in which electrons and holes are combined to emit light on the lower semiconductor layer; Forming a first tunneling prevention layer on the first active region; Forming a second active region on the first tunneling prevention layer; Forming an upper semiconductor layer on the second active region;
  • the semiconductor light emitting device comprising a, wherein the first tunneling prevention layer and the second Forming an active region may be formed repeatedly, wherein the first tunneling prevention layer is a semiconductor in which electrons or holes cannot move under an applied voltage sufficient to
  • the high voltage driving semiconductor light emitting device can provide more active regions to the driving voltage applied to the semiconductor light emitting device, thereby reducing the surplus voltage generated in the light emitting device.
  • heat generation in the light emitting device can be reduced, driving efficiency can be improved, and device reliability can be improved.
  • the packaging space can be provided in the package cavity, thereby increasing the packaging efficiency.
  • the amount of heat generated in the system is reduced by reducing the surplus voltage by providing more active area to the driving voltage, thereby reducing the inflow of external dust generated during air cooling. Significantly reduced can increase the reliability of the system.
  • FIG. 1 is a simplified diagram illustrating an exemplary high voltage driving semiconductor light emitting device according to an embodiment of the present invention.
  • FIG. 2 and 3 illustrate an electrical circuit diagram corresponding to the semiconductor device of FIG. 1.
  • FIG. 4 illustrates a conventional semiconductor light emitting device having a plurality of active regions.
  • 5 and 6 show an electric circuit diagram corresponding to a conventional semiconductor light emitting device having a plurality of active regions.
  • FIG. 7 is a simplified diagram illustrating a high voltage driving semiconductor light emitting device according to another embodiment of the present invention.
  • FIG. 8 is a simplified diagram illustrating a high voltage driving semiconductor light emitting device according to another embodiment of the present invention.
  • FIG. 3 shows a conventional semiconductor light emitting device having a plurality of active regions.
  • a plurality of active regions are mainly composed of a first active region, a second active region, and a third active region, so that light emitted from each active region is red (R), green (G).
  • R red
  • G green
  • B blue
  • red (R) light emission, green (G) and blue (B) light emission can be implemented by GaAs-based (or AlGaInP-based) and GaN-based (or ZnO-based) materials, respectively, such as MOCVD or MBE
  • MOCVD Metal Organic Chemical Vapor Deposition
  • FIG. 4 there are bonding layers 570 and 572 that bond (bond) the active regions to the outside of the growth chamber between the respective active regions 560, 562, and 564.
  • each active region corresponds to an active region that is independent from each other in terms of quantum regions, and the driving voltage requires a high voltage to drive each active region.
  • the object of the invention is to bond (bond) the active layer of the dissimilar material outside the growth chamber and to combine different wavelengths of the dissimilar material to realize white light.
  • a plurality of in-situ processing without removing the epi layer out of the growth chamber
  • the thickness of the bonding layers 570, 572 between 560, 562, 564 is less than the diffusion distance of a conventional quantum barrier or carrier, so that a plurality of active regions are practically similar to one multi quantum well structure.
  • a low driving is possible without applying a high voltage, including a voltage drop compensation at an applied voltage and an added epi layer resistance corresponding to driving one active region.
  • 5 and 6 show electrical circuit diagrams of a semiconductor light emitting device having a plurality of such active regions. It should be noted here that even though it has a plurality of active regions, it is represented by one diode.
  • FIG. 5 and 6 illustrate an electric circuit diagram corresponding to a top semiconductor 552 of a light emitting device having a plurality of active regions, respectively, doped with a p-type dopant or an n-type dopant (added by forming a plurality of active regions. Epi layer resistance is omitted).
  • FIG. 1 is a schematic view showing a high voltage driving semiconductor light emitting device according to a representative embodiment of the present invention
  • Figures 2 and 3 shows an electrical circuit diagram according to the semiconductor device of FIG.
  • a method of manufacturing a high voltage driving semiconductor light emitting device may include preparing a conductive substrate 10; Growing a lower semiconductor layer (50) doped with a first conductivity type on the conductive substrate (10); Growing a first active region (60) on the lower semiconductor layer (50); Growing a first tunneling prevention layer (70) on the first active region (60); Growing a second active region (62) on the first tunneling prevention layer (70); Growing a second tunneling prevention layer 72 on the second active region 62; Growing a third active region (64) on the second tunneling prevention layer (72); Growing an upper semiconductor layer (52) on the third active region (64); Forming a lower electrode (80) and an upper electrode (82) on the conductive substrate (10) and the upper semiconductor layer (52), respectively; It includes.
  • the conductive substrate may be selected of the first doped GaAs, Si, SiC, GaAs is preferred among the conductive substrates in consideration of lattice matching with the red light emitting device epi layer of the present invention
  • a buffer layer (not shown) may be formed on the conductive substrate, and the lower semiconductor layer 50 may be grown on the buffer layer.
  • a GaAs-based or AlGaInP-based cladding layer doped with opposite types may be selected, but as the lower semiconductor layer 50, a first doped (Al x Ga 1-x ) 0.5 In 0.5 P, and the upper semiconductor layer 52 is preferably a second doped (Al x Ga 1-x ) 0.5 In 0.5 P.
  • the first active region 60, the second active region 62, and the third active region 64 are composed of one of a double hetero structure (DH), a single quantum well structure (SQW), and a multiple quantum well structure (MQW). It may be made of AlGaInP-based material.
  • the active region is the first doping in the case of a double heterostructure (Al x Ga 1-x) 0.5 In 0.5 P lower semiconductor layer 50 and the second the (Al x Ga 1-x) doped with 0.5 In 0.5 P upper
  • the Al composition x of the semiconductor layer 50 has a range of 0.5 ⁇ x ⁇ 1.0, and the Al compositions x have a range of 0 ⁇ x ⁇ 0.45 in the first to third active regions 60, 62, and 64.
  • Al x Ga 1-x with 0.5 In 0.5 P.
  • the Al composition x is (Al x Ga 1-x ) 0.5 In 0.5 P having a Al ⁇ x ⁇ 1.0 and the Al composition x is 0 ⁇ x ⁇ 0.45 (Al x Ga 1 x ) 0.5 In 0.5 P quantum well layer.
  • the tunneling prevention layer formed between each active region is to separate two adjacent active regions independently in the quantum region range.
  • the first tunneling prevention layer 70 and the second tunneling prevention layer 72 each have an Al composition of 0 ⁇ It can be composed of (Al x Ga 1-x ) 0.5 In 0.5 P with x ⁇ 1, each anti-tunneling layer can not move electrons or holes under an applied voltage sufficient to activate only one active region of the entire active region.
  • the semiconductor layer which is thicker than the conventional quantum barrier layer, may have a thickness of 3 ⁇ m or more, and serves to independently separate two adjacent active regions in the quantum region range.
  • the second tunneling prevention layer 72 and the first tunneling prevention layer 70 may be doped with a dopant of a second type and a first type, respectively.
  • the dopants of the first type and the second type are respectively doped to form a series junction of a PNPN junction or an NPNP junction from the upper direction of the device. 2 or 3 may be represented by an electrical circuit diagram.
  • the energy bandgap of the semiconductor constituting the active region is determined by the energy bandgap of the semiconductor constituting the active region.
  • the blue and green GaN based light emitting devices it is approximately 3V, and the red and infrared GaAs type (Or AlGaInP-based) light emitting device corresponds to approximately 2V.
  • the driving of a circuit having three series diodes requires an applied voltage equal to the sum of the voltages required to drive each diode.
  • the driving voltage of the (AlxGa1-x) 0.5In0.5P red light emitting diode is about 2V, and in the light emitting device including three independent active regions as shown in FIGS.
  • a driving voltage of 6V (2V ⁇ 3) is required.
  • the driving voltage of the 6V red semiconductor light emitting device is a voltage for driving a semiconductor light emitting device including three active regions in series independently of each other in a single chip, which is a driving voltage of a conventional red light emitting device. This corresponds to a high voltage three times higher than approximately 2V.
  • the active region of the high-voltage driving light emitting device of the present invention may be configured to include at least two active regions and at least one tunneling prevention layer, as compared to the conventional light emitting device having one active region, and the active region and the tunneling prevention layer May be appropriately selected according to the applied voltage to be selected. For example, under a voltage of 12 V, a high voltage driving light emitting device including six active regions may be configured.
  • FIG. 5 Another embodiment according to the invention is shown in FIG. 5.
  • the conductive substrate 10 in which the epitaxial layer of the high voltage driving semiconductor light emitting device described above is grown is removed, and the epitaxial layer of the high voltage driving semiconductor light emitting device is bonded to the transfer substrate 12.
  • the transfer substrate may be selected from a transparent substrate capable of emitting the generated light to the outside of the device through the transfer substrate, or a metal substrate reflecting the generated light and enhancing the heat generation function.
  • the transparent transfer substrate may be selected from GaP, AlGaAs, AlGaInP, SiC, AlN, GaN or a composite thereof, and the metal substrate may be any one of Al, Ag, TiW, W, Mo, Ta, TaN, and Cu. It may be composed of a material containing an element.
  • the bonding layer 30 may further include a reflective layer as well as a bonding layer.
  • the high voltage driving semiconductor light emitting device of the present invention may be formed on the insulator substrate or transferred to the insulator substrate, and the light emitting device according to this embodiment is shown in FIG. 7.
  • the insulator substrate 10 is adopted, the lower electrode is formed on the lower semiconductor layer 50 instead of the substrate.
  • the connection layer 30 may correspond to the buffer layer. have.
  • Insulating substrate 14 in this embodiment may be selected from sapphire, diamond, carbon, quartz, glass.
  • the high voltage driving semiconductor light emitting device of the present invention can be applied to packaging, modules, and full-color displays combining modules.
  • 3 in 1 packaging suitable for module space utilization corresponds to a structure in which one red, green, and blue chip is enclosed in one packaging.
  • the high voltage driving semiconductor light emitting device of the present invention is limited to GaAs-based (or AlGaInP-based) devices.
  • the dopant diffusion is performed by the p-type GaN-based semiconductor layer grown first when the n-type GaN-based semiconductor layer is grown after the p-type GaN-based semiconductor layer. This is because the p-type GaN-based semiconductor layer no longer exists as a p-type semiconductor layer and becomes highly resistant, thereby making it impossible to implement a device.
  • GaN-based semiconductor devices a plurality of individual active regions cannot be vertically formed, but instead, an independent structure is formed on the side surface (horizontal direction) and additional electrical coupling is used to drive high voltage (manufactured by Seoul Semiconductor, Inc. ) Is possible.
  • Table 1 summarizes the 3 in 1 packaging employing the high voltage driving red semiconductor light emitting device of the present invention and the conventional 3 in 1 packaging to compare electrical characteristics and efficiency.
  • the 3 in 1 packaging module employing the high voltage driving red semiconductor light emitting device of the present invention has one red chip (including three individual active regions), two green and two blue chips, respectively. Included and packaged and powered by 7V supply SMPS (manufactured by Meanwell, model name SP-320-7.5), the conventional 3 in 1 packaging module being compared is packaged with one red, green, and blue chip each, Was driven by 5V supply SMPS (manufactured by Meanwell, model name SP-320-5) in consideration of voltage drop.
  • 7V supply SMPS manufactured by Meanwell, model name SP-320-7.5
  • 5V supply SMPS manufactured by Meanwell, model name SP-320-5 in consideration of voltage drop.
  • green and blue chips in this application are each connected in series on the packaging by wire bonding and the red chip is that three independent active regions are contained within a single vertical chip.
  • the packaging operation efficiency can be improved.
  • Pixel composition Conventional LED Module Invention LED module Power consumption compared to conventional modules Power consumption reduction rate LED electrical characteristics R 2 V 20 mA 6 V 7 mA G 3 V 20 mA 6 V 10 mA B 3 V 20 mA 6 V 10 mA Module supply voltage 5 V 60 mA 7 V 27 mA Power Consumption (DC Standard) 0.30W 0.19 W 63% 37% AC-DC conversion efficiency (manufacturer provided) 79% 83% Power Consumption (AC Standard) 0.38W 0.23 W 60% 40%
  • a high voltage can be applied, and in the selection of the wiring supplied to each module in the SMPS, in consideration of the voltage drop, compared to the short and thick conventional wiring Relatively longer and thinner wiring is possible, which increases design freedom.
  • the high voltage driving red semiconductor light emitting device of the present invention includes the following.
  • Lower and upper electrodes 80 and 82 formed on the conductive substrate 10 and the upper semiconductor layer 52, respectively;
  • a semiconductor light emitting device comprising a
  • the first, second and third active regions 60, 62, and 64 may be made of an AlGaInP-based material.
  • the Al composition x has a range of 0 ⁇ x ⁇ 0.45 (Al x Ga 1 -x ) 0.5 In 0.5 P,
  • the first and second tunneling prevention layers 70 and 72 are semiconductor layers in which electrons or holes cannot move under an applied voltage sufficient to activate only one of the active regions, and two adjacent active regions in the quantum region range. Are separated independently,
  • the first and second tunneling prevention layers 70 and 72 may be made of an AlGaInP-based material.
  • the Al composition x has (Al x Ga 1-x ) 0.5 In having a range of 0 ⁇ x ⁇ 1. 0.5 P,
  • the first and second tunneling prevention layer (70, 72) may each have a thickness of 3 ⁇ m or more,
  • the second tunneling prevention layer 72 and the first tunneling prevention layer 70 may be doped with the second type and the first type dopants, respectively, when the upper semiconductor layer 52 is doped with the first type dopant.
  • the upper semiconductor layer 52 is doped with a dopant of the second type, it is doped with a dopant of the first type and the second type, respectively, so that a series junction of PNPN or NPNP is formed from the vertical direction of the upper part of the device.
  • a high voltage driving light emitting device comprising a plurality of independent active regions in the device.
  • first, second and third active regions 60, 62, and 64 are all made of the same composition, and have substantially the same wavelength in the red or infrared region.
  • Another high voltage driving red semiconductor light emitting device of the present invention includes the following.
  • N-1 tunneling prevention layers sandwiched between the n active regions formed on the lower semiconductor layer 50 and the active regions, where n is a natural number of two or more;
  • Lower and upper electrodes 80 and 82 formed on the conductive substrate 10 and the upper semiconductor layer 52, respectively;
  • a semiconductor light emitting device comprising a
  • the n active regions may be made of AlGaInP-based material, and preferably, the Al composition x may be composed of (Al x Ga 1-x ) 0.5 In 0.5 P having a range of 0 ⁇ x ⁇ 0.45,
  • the n-1 tunneling prevention layer may be made of an AlGaInP-based material, and preferably, an Al composition x may be made of (Al x Ga 1-x ) 0.5 In 0.5 P having a range of 0 ⁇ x ⁇ 1.
  • the n-1 tunneling prevention layer is a semiconductor layer in which electrons or holes cannot move under an applied voltage sufficient to activate only one active region among all active regions, and independently separates two adjacent active regions in a quantum region range.
  • the n-1 tunneling prevention layer may each have a thickness of 3 ⁇ m or more
  • the even-numbered tunneling prevention layer and the odd-numbered tunneling prevention layer from the lower one of the n-1 tunneling prevention layers are respectively doped with the second type and the first type dopant when the upper semiconductor layer 52 is doped with the first type dopant. And the upper semiconductor layer 52 is doped with dopants of the second type and dopants of the first type and the second type, respectively.
  • PN or NP... A series junction of NPs is formed so that a plurality of independent active regions are contained within a single semiconductor element.
  • n active regions are all composed of materials having the same composition, and have substantially the same wavelength in the red or infrared region.
  • a packaging including a high voltage driving semiconductor light emitting device according to the first embodiment or the second embodiment, and a full-color display device including the same.
  • the packaging can be lamp type or 3 in 1 type;
  • Full-color display device including wiring, PCB, SMPS and control device for applying power and control signals to the module.
  • the first tunneling prevention layer and the second tunneling prevention layer may not move electrons or holes under an applied voltage sufficient to activate only one of the active regions of any one of the first active region, the second active region, and the third active region.
  • a semiconductor layer comprising: independently separating two adjacent active regions in a quantum region range.
  • a process of bonding the epitaxial layer of the high voltage driving light emitting device manufactured by the above manufacturing method to the transfer substrate and removing the growth substrate may be further added.
  • a third semiconductor layer not mentioned may be further formed between the semiconductor layers constituting each of the high voltage driving light emitting devices presented in the present invention. And differences relating to such modifications and applications will have to be construed as being included in the scope of the invention defined in the appended claims.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 인접한 활성영역 사이에 터널링 방지층이 협지되는 반도체 발광소자에 관한 것으로, 상기 터널링 방지층은 전체 활성영역 중 어느 하나의 활성영역만을 활성화시키기에 충분한 인가전압 하에서는 전자 또는 정공이 이동할 수 없는 반도체층으로, 양자영역 범위에서 인접한 두 활성영역을 독립적으로 분리시켜, 반도체 발광소자는 단일 칩 내에서 수직방향으로 복수의 독립적인 활성영역을 포함하여, 고전압 구동이 가능한 것을 특징으로 한다.

Description

고전압 구동 발광소자 및 그 제조 방법
본 발명은 반도체 발광소자에 관한 것으로, 보다 상세하게는 단일 칩 내에 수직으로 구성되는 복수의 활성영역을 구동시키는 고전압 구동 발광소자에 관한 것이다.
반도체 발광소자는, n형 반도체층을 통하여 공급되는 전자와 p형 반도체층을 통하여 공급되는 정공이 활성층에서 재결합하면서 광이 발생되는 원리를 이용한 반도체 소자이다.
반도체 발광소자의 발광 파장은 사용된 반도체 물질의 에너지 밴드갭에 의해 결정되어, 청색, 녹색 또는 자외선 영역의 발광을 위해서는 GaN계 물질이 이용되고, 적색 또는 적외선 영역의 발광을 위해서는 GaAs계(또는 AlGaInP계) 물질이 선택된다.
최근 반도체 발광소자는 조명 또는 고휘도 광원으로 응용되고 있으며, 이를 위하여 활성영역을 복수개 포함하는 다중 활성영역을 구성하여, 고전압 전원을 인가하여 반도체 발광소자를 구동하고 있다.
특히, 적색/녹색/청색의 3원색을 하나의 칩에 함께 패키징하는 3 in 1 패키징에 있어, 녹색 및 청색에 비해 상대적으로 구동전압이 낮은 적색 LED 칩에는 적색 LED 칩에서 필요로 하는 구동전압 이상의 전압이 인가되어 전체적인 반도체 발광소자의 구동효율을 저하시키는 문제점이 발생한다.
(선행기술문헌)
(특허문헌)
미국특허공보 제2008-0251799A호
미국특허공보 제2005-0067627A호
미국특허공보 제2005-0253151A호
본 발명의 하나의 목적은, GaN계 물질에 비해 발광소자의 구동전압이 상대적으로 낮은 GaAs계(또는 AlGaInP계) 발광소자에서 복수개의 활성영역을 수직 위치 상에 형성하여 고전압 구동 가능한 GaAs계 (또는 AlGaInP계) 발광소자를 제공하는 것이다.
본 발명의 다른 목적은, 상기의 고전압 구동 발광소자를 이용하여 구동효율 및 신뢰성이 개선되는 발광소자를 제공하는 것이다.
본 발명의 다른 목적은, 상기의 고전압 구동 발광소자를 구동하는 구동회로가 간략해 지는 풀-컬러 디스플레이를 제공하는 것이다.
본 발명의 또 다른 목적은, 상기의 발광소자, 상기 발광소자를 포함하는 모듈 및 이를 채용한 풀-컬러 디스플레이를 제조하는 적합한 방법을 제공하는 것이다.
상기 하나의 목적을 달성하기 위한 본 발명의 실시예에 따른 고전압 구동 반도체 발광소자는 하나의 활성영역 상에 터널링 길이 이상으로 이격되어 다른 하나 이상의 활성영역을 형성시켜, 상기 하나의 활성영역을 구동시킬 수 있는 구동전압과 상기 다른 하나 이상의 활성영역을 구동시킬 수 있는 구동전압을 합하여 전체 구동전압을 인가하는 고전압 구동 발광소자를 마련하는 것이다.
이를 위하여, 기판 상에 형성되는 하부 반도체층; 상기 하부 반도체층 상에 전자와 홀이 결합되어 광을 방출하는 제1 활성영역; 상기 제1 활성영역 상에 제1 터널링 방지층; 상기 제1 터널링 방지층 상에 제2 활성영역; 상기 제2 활성영역 상에 상부 반도체층; 상기 하부 반도체층의 노출된 영역 또는 하부 반도체층과 연결된 전도성 기판의 일부 영역 및 상부 반도체층에 형성되는 각각의 하부 전극 및 상부 전극을 포함하는 반도체 발광소자를 마련하되, 상기 제1 터널링 방지층과 제2 활성영역은 반복하여 복수 개 포함될 수 있고, 상기 제1 터널링 방지층은 제1 활성영역과 제2 활성영역 중 어느 하나의 활성영역만을 활성화시키기에 충분한 인가전압 하에서는 전자 또는 정공이 이동할 수 없는 반도체층으로, 통상의 양자 장벽층에 비해 두꺼운 반도체층으로, 양자영역에서 제1 활성영역과 제2 활성영역을 독립적으로 분리시키는 역할을 한다.
상기 하나의 목적을 달성하기 위한 본 발명의 실시예에 따른 고전압 구동 반도체 발광소자의 제조방법은, 기판 상에 하부 반도체층을 형성하는 단계; 상기 하부 반도체층 상에 전자와 홀이 결합되어 광을 방출하는 제1 활성영역을 형성하는 단계; 상기 제1 활성영역 상에 제1 터널링 방지층을 형성하는 단계; 상기 제1 터널링 방지층 상에 제2 활성영역을 형성하는 단계; 상기 제2 활성영역 상에 상부 반도체층을 형성하는 단계; 상기 하부 반도체층이 절연체 기판과 결합된 경우, 상기 하부 반도체층의 일부 영역을 노출시키고 상기 노출된 영역 및 상기 상부 반도체층에 각각의 하부 전극 및 상부 전극을 형성하는 단계, 또는 상기 하부 반도체층이 도전성 기판과 결합된 경우, 상기 도전성 기판 하부의 일부 영역 및 상기 상부 반도체층에 각각의 하부 전극 및 상부 전극을 형성하는 단계;를 포함하는 반도체 발광소자를 마련하되, 상기 제1 터널링 방지층과 제2 활성영역을 형성하는 단계 반복하여 형성될 수 있고, 상기 제1 터널링 방지층은 제1 활성영역과 제2 활성영역 중 어느 하나의 활성영역만을 활성화시키기에 충분한 인가전압 하에서는 전자 또는 정공이 이동할 수 없는 반도체층으로, 통상의 양자 장벽층에 비해 두꺼운 반도체층으로 양자영역에서 제1 활성영역과 제2 활성영역을 독립적으로 분리시키는 역할을 한다.
본 발명에 따른 고전압 구동 반도체 발광소자는 반도체 발광소자에 인가되는 구동전압에 보다 많은 활성영역을 제공할 수 있어 발광소자에서 발생되는 잉여전압을 저감시킬 수 있다.
이를 통하여 발광소자에서의 발열을 저감할 수 있어, 구동 효율을 높이고 소자 신뢰성을 개선시킬 수 있다.
또한 패키징 시, 패키지 캐비티 내 여유 공간 제공이 가능하여, 패키징 효율을 증가시킬 수 있다.
아울러, 본 발명에 따른 고전압 구동 반도체 발광소자를 채용한 풀-컬러 디스플레이 구성에서, 구동전압에 보다 많은 활성영역 제공에 따른 잉여전압 저감으로 시스템 내의 발열량이 감소되어, 공냉시 발생되는 외부 먼지 유입을 현저히 감소되어 시스템의 신뢰성을 증가시킬 수 있다.
또한, 구동전압에 보다 많은 활성영역이 제공되고 잉여전압이 저감되어, 시스템에 채용되는 SMPS의 필요 수량을 저감시킬 수 있다.
또한, 고전압 구동에 따른 모듈 내 전기배선 간소화로 회로 구성을 위한 PCB 사용량을 저감시킬 수 있다.
도 1은 본 발명의 실시예에 따른 대표적인 고전압 구동 반도체 발광소자를 나타내는 간략도이다.
도 2와 3은 도 1의 반도체 소자에 대응되는 전기 회로도를 나타낸 것이다.
도 4는 종래의 복수 활성영역을 갖는 반도체 발광소자를 나타낸 것이다.
도 5와 6은 종래의 복수의 활성영역을 갖는 반도체 발광소자에 대응되는 전기 회로도를 나타낸 것이다.
도 7은 본 발명의 다른 실시예에 따른 고전압 구동 반도체 발광소자를 나타내는 간략도이다.
도 8은 본 발명의 다른 실시예에 따른 고전압 구동 반도체 발광소자를 나타내는 간략도이다.
본 발명의 장점 및 특징, 및 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.
먼저, 본 발명의 고전압 구동 반도체 발광소자와 비교되는 종래의 복수 활성영역을 갖는 반도체 발광소자에 대해 살펴보면, 도 3에는 종래의 복수 활성영역을 갖는 반도체 발광소자가 나타나 있다.
종래의 복수 활성영역을 갖는 발광소자는 복수의 활성영역이 주로 제1 활성영역, 제2 활성영역, 제3 활성영역으로 구성되어 각각의 활성영역에서 방출되는 광이 적색(R), 녹색(G), 청색(B) 중에 어느 하나에 대응하도록 설계되어, 형광체를 사용하지 않고 백색 발광이 가능한 모로리식 발광소자가 보고된 바 있다.
이때, 적색(R) 발광과, 녹색(G) 및 청색(B) 발광은 각각 GaAs계(또는 AlGaInP계) 물질과 GaN계(또는 ZnO계) 물질로 구현이 가능하여, MOCVD 또는 MBE와 같은 통상의 반도체 성장에서 성장의 중단없이 연속적으로 이종물질간의 복수의 활성영역을 성장하기 극히 어렵게 된다. 이러한 이유로, 도4에서 나타난 바와 같이 각각의 활성영역(560, 562, 564) 사이에는 활성영역을 성장 챔버 외부에서 접합(본딩)시켜 주는 결합층(570, 572)이 존재한다. 이러한 경우 각각의 활성영역은 서로 양자영역의 관점에서 서로 독립적인 활성영역에 해당하며, 구동전압은 각각의 활성영역을 구동할 수 있도록 고전압을 필요로 한다. 그러나, 이러한 구성은 앞서 언급한 바와 같이, 이종물질의 활성층을 성장 챔버 밖에서 접합(본딩)하고 이종물질의 서로 다른 파장을 결합하여 백색 광을 구현하는 것을 발명의 목적으로 한다.
또한 종래기술의 다른 실시에서는 동종물질 간의 복수 활성영역을 in-situ (성장챔버 밖으로 에피층을 빼내는 것 없는 프로세싱) 형성한 것들이 보고된 바 있으나, 이러한 in-site 성장된 복수의 활성영역은 활성영역(560, 562, 564) 사이의 결합층(570, 572)의 두께가 통상의 양자 장벽 또는 케리어의 확산거리 미만으로 형성되어, 복수의 활성영역이 실제적으로는 하나의 다중 양자우물 구조와 유사하여, 상기의 발광소자를 구동하기 위해서는 하나의 활성영역을 구동하는데 상응하는 인가전압과 추가된 에피층의 저항에서의 전압강하 보상을 포함하여, 고전압의 인가 없이도 낮은 구동이 가능하다.
이러한 종래의 복수의 활성영역을 갖는 반도체 발광소자의 전기 회로도가 도 5와 6에 나타나 있다. 여기서 주목할 것은 복수의 활성영역을 가짐에도, 하나의 다이오드로 나타나 있다는 점이다.
도 5와 6은 종래 복수의 활성영역을 갖는 발광소자의 상부 반도체(552)가 각각 p형 도펀트로 도핑되거나 또는 n형 도펀트로 도핑된 것에 대응되는 전기 회로도(복수의 활성영역 형성에 따른 추가된 에피층 저항은 생략함)이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 고전압 구동 반도체 발광소자 및 그 제조 방법에 관하여 설명하기로 한다.
도 1은 본 발명의 대표적인 실시예에 따른 고전압 구동 반도체 발광소자를 나타내는 간략도를 나타낸 것이고, 도 2와 3은 도 1의 반도체 소자에 따른 전기 회로도를 나타낸 것이다.
도 1을 참조하면, 본 발명에 따르는 고전압 구동 반도체 발광소자를 제조하는 방법은, 도전성 기판(10)을 준비하는 단계; 상기 도전성 기판(10) 상에 제1 도전형으로 도핑된 하부 반도체층(50)을 성장시키는 단계; 상기 하부 반도체층(50) 상에 제1 활성영역(60)을 성장시키는 단계; 상기 제1 활성영역(60) 상에 제1 터널링 방지층(70)을 성장시키는 단계; 상기 제1 터널링 방지층(70) 상에 제2 활성영역(62)을 성장시키는 단계; 상기 제2 활성영역(62) 상에 제2 터널링 방지층(72)를 성장시키는 단계; 상기 제2 터널링 방지층(72) 상에 제3 활성영역(64)을 성장시키는 단계; 상기 제3 활성영역(64) 상에 상부 반도체층(52)를 성장시키는 단계; 상기 도전성 기판(10) 및 상기 상부 반도체층(52)에 각각 하부 전극(80) 및 상부 전극(82)를 형성하는 단계; 를 포함한다.
상기의 제조방법에서, 상기 도전성 기판은 제1 도핑된 GaAs, Si, SiC 이 선택될 수 있으며, 본 발명의 적색 발광소자 에피층과의 격자정합을 고려하여 상기 도전성 기판 중 GaAs가 바람직하며, 격자정합되지 않은 헤테로 성장에 있어서는 버퍼층을(미도시)을 도전성 기판 상에 형성하고, 상기 버퍼층 상에 하부 반도체층(50)을 성장시킬 수도 있다.
상기 하부 반도체층(50) 및 상부 반도체층(52)으로는 서로 반대 타입으로 도핑된 GaAs계 또는 AlGaInP계 클래드층이 선택될 수 있으나, 하부 반도체층(50)으로는 제1 도핑된 (AlxGa1-x)0.5In0.5P, 상부 반도체층(52)으로는 제2 도핑된 (AlxGa1-x)0.5In0.5P 이 바람직하다.
상기 제1 활성영역(60), 제2 활성영역(62) 및 제3 활성영역(64)은 더블헤테로 구조(DH), 단일 양자우물 구조(SQW), 다중 양자우물 구조(MQW) 중 하나로 구성될 수 있으며 AlGaInP계 물질로 구성될 수 있다. 상기 활성영역이 더블헤테로 구조인 경우에 제1 도핑된 (AlxGa1-x)0.5In0.5P 하부 반도체층(50)과 제2 도핑된 (AlxGa1-x)0.5In0.5P 상부 반도체층(50)의 Al 조성 x는, 0.5 ≤ x ≤ 1.0 의 범위를 갖고, 상기 제1 내지 제3의 활성영역(60, 62 , 64)는 Al 조성 x가, 0 ≤ x ≤ 0.45 의 범위를 갖는 (AlxGa1-x)0.5In0.5P 으로 구성된다. 또한 양자 우물구조인 경우에는 Al 조성 x가, 0.5 ≤ x ≤ 1.0 인 (AlxGa1-x)0.5In0.5P 양자 장벽층과 Al 조성 x가, 0 ≤ x ≤ 0.45 인 (AlxGa1-x)0.5In0.5P 양자 우물층으로 구성될 수 있다.
각 활성영역 사이에 형성되는 터널링 방지층은 양자영역 범위에서 인접한 두 활성영역을 독립적으로 분리시키기 위한 것으로, 상기 제1 터널링 방지층(70) 및 제2 터널링 방지층(72)은 Al 조성 x가, 0 ≤ x ≤ 1 인 (AlxGa1-x)0.5In0.5P 으로 구성될 수 있으며, 각 터널링 방지층은 전체 활성영역 중 어느 하나의 활성영역만을 활성화시키기에 충분한 인가전압 하에서는 전자 또는 정공이 이동할 수 없는 반도체층으로, 통상의 양자 장벽층에 비해 두꺼운 반도체층으로 3㎛ 이상의 두께를 가질 수 있고, 양자영역 범위에서 인접한 두 활성영역을 독립적으로 분리시키는 역할을 한다. 또한 상기 제2 터널링 방지층(72)과 제1 터널링 방지층(70)은 상기 상부 반도체층(52)이 제1형의 도펀트로 도핑된 경우에는, 각각 제2형 및 제1형의 도펀트로 도핑될 수 있고, 상부 반도체층(52)이 제2형의 도펀트로 도핑된 경우는 각각 제1형 및 제2형의 도펀트로 도핑되어, 소자 상부 방향으로부터 PNPN 접합 또는 NPNP 접합의 직렬접합이 형성되어 도 2 또는 도 3과 같은 전기 회로도로 표시될 수 있다.
앞에서 기술한 활성영역을 활성화시키기에 충분한 인가전압이하 함은 활성영역을 구성하는 반도체의 에너지 밴드갭에 의해 결정되는 것으로, 청색 및 녹색의 GaN계 발광소자에서는 대략 3V, 적색 및 적외석의 GaAs계(또는 AlGaInP계) 발광소자에서는 대략 2V에 해당한다.
도 2 및 3에 나타난 바와 같이 3개의 직렬 다이오드를 갖는 회로의 구동에 있어서는 각각의 다이오드를 구동하는데 필요한 전압의 합계만큼의 인가 전압을 필요로 한다. 본 실시예와 같이 (AlxGa1-x)0.5In0.5P 적색 발광 다이오드의 구동전압은 대략 2V 이며, 도1 및 도2, 도 3에서와 같이 독립적인 3개의 활성영역이 포함된 발광소자에서는 각각의 발광 다이오드를 구동하기 위하여 2V × 3개인 6V의 구동전압을 필요로 한다.
본 발명 실시예의 상기 6V의 적색 반도체 발광소자의 구동전압은 단일 칩 내에서 서로 독립적으로 직렬인 3개의 활성영역을 포함하는 반도체 발광소자를 구동하기 위한 전압으로, 이는 통상의 적색 발광소자의 구동 전압인 대략 2V에 비해 3배 이상 높은 고전압에 해당한다.
또한 본 발명의 고전압 구동 발도소자의 활성영역은 종래의 1개의 활성영역을 갖는 발광소자에 비교하여, 2개 이상의 활성영역 및 1개 이상의 터널링 방지층을 포함하여 구성될 수 있으며, 활성영역 및 터널링 방지층은 선택되는 인가전압에 대응하여 적절히 선택될 수 있는 것으로, 예를 들어 12V의 인가전압 하에서는 6개의 활성영역을 포함하는 고전압 구동 발광소자가 구성될 수 있다.
본 발명에 따른 다른 실시예를 도 5에 나타냈다. 도 7에 나타난 다른 실시예에서는 앞서 기술된 고전압 구동 반도체 발광소자 에피층이 성장된 도전성 기판(10)이 제거되고, 상기 고전압 구동 반도체 발광소자의 에피층을 트렌스퍼 기판(12)에 접합시킨 것으로, 상기 트렌스퍼 기판은 발생된 광을 트렌스퍼 기판을 통해서도 소자 외부로 방출시킬 수 있는 투명한 기판 또는 발생된 광을 반사시키고 발열 기능을 강화시킨 금속 기판 중 선택될 수 있다. 투명한 트렌스퍼 기판으로는 GaP, AlGaAs, AlGaInP, SiC, AlN, GaN 중에서 선택되거나 이들의 합성물질일 수 있고, 금속 기판은 Al, Ag, TiW, W, Mo, Ta, TaN, Cu 중 어느 하나의 원소를 포함하는 물질로 구성될 수 있다. 금속 기판이 선택된 경우, 연결층(30) 내에는 접합층 뿐 아니라 반사층이 더욱이 포함될 수 있다.
또한 본 발명의 고전압 구동 반도체 발광소자는 절연체 기판 상에서 형성되거나 절연체 기판으로 이송될 수도 있으며, 이러한 실시예에 따른 발광소자가 도 7에 나타나 있다. 절연체 기판(10)을 채용함에 따라서 하부 전극이 기판이 아닌 하부 반도체층(50)에 형성되어 있으며, 본 실시예에서의 절연체 기판이 성장기판인 경우에는 연결층(30)이 버퍼층에 해당할 수 있다. 본 실시예에서의 절연성 기판(14)으로는 사파이어, 다이아몬드, 카본, 쿼츠(quartz), 유리로부터 선택될 수 있다.
본 발명의 고전압 구동 반도체 발광소자는 패키징, 모듈 및 모듈들을 결합한 풀-컬러 디스플레이에 응용될 수 있다. 특히 모듈의 공간 활용에 적합한 3 in 1 패키징의 경우 각각 하나의 적색, 녹색, 청색 칩이 하나의 패키징 속에 폭함되는 구조에 해당한다.
여기서 주목할 점은 본 발명의 고전압 구동 반도체 발광소자를 GaAs계(또는 AlGaInP계) 소자로 제한하는 하는 것이다. 이는 연속적으로 수직인 NPNP형 또는 PNPN형 구조의 GaN계 반도체 성장에 있어, p형 GaN계 반도체층 성장 이후의 n형 GaN계 반도체층 성장시 먼저 성장된 p형 GaN계 반도체층으로부터 도펀트 확산으로 상기 p형 GaN계 반도체층이 더 이상 p형 반도체층으로 존재하지 못하고 고저항화 되어 소자를 구현할 수 없게 되기 때문이다. 이러한 이유로, GaN계 반도체 소자에서는 복수의 개별적 활성영역을 수직적으로 구성하지 못하고, 대신에 측면(수평방향)에서 독립적인 구조를 형성하여 추가적인 전기적 결합하여 고전압 구동(서울반도체사 제조, 제품명: 아크리치)이 가능하게 된다.
본 발명의 고전압 구동 적색 반도체 발광소자를 채용한 3 in 1 패키징과 종래의 3 in 1 패키징을 각각 모듈화하여 전기적 특성 및 효율을 비교하여 표 1에 요약하였다.
인가되는 전압 특성 및 효율을 고려하여, 본 발명의 고전압 구동 적색 반도체 발광소자를 채용한 3 in 1 패키징 모듈은 적색 칩 1개(3개의 개별적 활성영역 포함), 녹색 및 청색 칩이 각각 2개 씩 포함되어 패키징되어 7V 공급 SMPS(Meanwell사 제조, 모델명 SP-320-7.5)로 구동되었으며, 비교하는 종래 3 in 1 패키징 모듈은 적색, 녹색 및 청색 칩이 각각 1개 씩 포함되어 패키징되고 실제 모듈 내에서 전압강하를 고려하여 5V 공급 SMPS(Meanwell사 제조, 모델명 SP-320-5)로 구동하였다.
상기 응용 예에서의 녹색 및 청색 칩은 와이어 본딩에 의해 패키징 상에서 각각 직렬 연결된 것이며, 적색 칩은 3개의 독립적 활성영역이 수직 단일 칩 내에 포함된 것임을 알아야 한다.
3 in 1 패키징에서 본 발명의 고전압 구동 적색 발광 칩을 사용함으로써, 하나의 적색 칩으로 여러 개의 적색 칩을 대체하여 패키징 공정을 간소화시킬 수 있고, 녹색 및 청색 칩에 보다 많은 패키징 공간을 제공할 수 있어, 패키징 작업 효율을 개선시킬 수 있다.
더욱이, 표 1에 나타난 바와 같이, 종래 3 in 1 패키징 대비 37%의 소비전력(DC 기준) 감소가 가능하고, 이로 인해 발광 효율 개선 및 발열 감소가 가능하여, 이를 채용한 모듈 및 디스플레이 장치에서의 성능 및 신뢰성이 현저히 증가하게 된다.
픽셀구성 종래 LED 모듈 본발명 LED 모듈 종래 모듈 대비 소비전력 소비전력 감소율
LED 전기특성 R 2V 20mA 6V 7mA
G 3V 20mA 6V 10mA
B 3V 20mA 6V 10mA
모듈 공급전압 5V 60mA 7V 27mA
소비전력 (DC기준) 0.30W 0.19W 63% 37%
AC-DC 변환효율(제조사 제공) 79% 83%
소비전력 (AC기준) 0.38W 0.23W 60% 40%
또한, 본 발명의 고전압 구동 반도체 발광소자를 포함한 패키징을 포함한 모듈, 디스플레이 장치에서는 고전압 인가가 가능하여, SMPS에서 각각의 모듈로 공급되는 배선 선택에 있어, 전압강하를 고려하여 짧고 두꺼운 종래 배선에 비해 상대적으로 더 길고 얇은 배선이 가능하여 설계의 자유도가 증가할 수 있게 된다.
또한 모듈 구동을 위한 PCB 설계에 있어서도, 고전압에 따른 저전류가 가능하여 PCB 내 배선패턴을 얇게 설계할 수 있게 되어, PCB 내 배선패턴 집적이 향상되어 PCB 사용량이 저감되고 소형화가 가능하게 된다.
(실시예 1)
본 발명의 고전압 구동 적색 반도체 발광소자는 아래를 포함한다.
도전성 기판(10);
상기 도전성 기판(10) 상에 형성된 하부 반도체층(50);
상기 하부 반도체층(50) 상에 형성된 제1 활성영역(60);
상기 제1 활성영역(60) 상에 형성된 제1 터널링 방지층(70);
상기 제1 터널링 방지층(70) 상에 형성된 제2 활성영역(62);
상기 제2 활성영역(62) 상에 형성된 제2 터널링 방지층(72);
상기 제2 터널링 방지층(72) 상에 형성된 제3 활성영역(64);
상기 제3 활성영역(64) 상에 형성된 상부 반도체층(52);
상기 도전성 기판(10) 및 상기 상부 반도체층(52)에 각각 형성된 하부 전극(80) 및 상부 전극(82); 를 포함하는 반도체 발광소자로써,
상기 제1 ,제2 및 제3 활성영역(60, 62, 64)은 AlGaInP계 물질로 구성될 수 있고, 바람직하게는 Al 조성 x가, 0 ≤ x ≤ 0.45 의 범위를 갖는 (AlxGa1-x)0.5In0.5P 로 구성될 수 있고,
상기 제1 및 제2 터널링 방지층(70, 72)은 전체 활성영역 중 어느 하나의 활성영역만을 활성화시키기에 충분한 인가전압 하에서는 전자 또는 정공이 이동할 수 없는 반도체층으로, 양자영역 범위에서 인접한 두 활성영역을 독립적으로 분리시키고,
상기 제1 및 제2 터널링 방지층(70, 72)은 AlGaInP계 물질로 구성될 수 있고, 바람직하게는 Al 조성 x가, 0 ≤ x ≤ 1 의 범위를 갖는 (AlxGa1-x)0.5In0.5P 로 구성될 수 있고,
상기 제1 및 제2 터널링 방지층(70, 72)은 각각 3㎛ 이상의 두께를 가질 수 있고,
상기 제2 터널링 방지층(72)과 제1 터널링 방지층(70)은 상기 상부 반도체층(52)이 제1형의 도펀트로 도핑된 경우에는, 각각 제2형 및 제1형의 도펀트로 도핑될 수 있고, 상부 반도체층(52)이 제2형의 도펀트로 도핑된 경우는 각각 제1형 및 제2형의 도펀트로 도핑되어, 소자 상부 수직방향으로부터 PNPN 또는 NPNP의 직렬 접합이 형성되어, 단일 반도체 소자 내에 독립적인 복수의 활성영역이 포함되는, 고전압 구동 발광소자.
또한 상기 제1 ,제2 및 제3 활성영역(60, 62, 64)은 모두 동일한 조성의 물질로 구성되어, 적색 또는 적외선 영역에서 실질적으로 동일한 파장을 갖는다.
(실시예 2)
본 발명 다른 고전압 구동 적색 반도체 발광소자는 아래를 포함한다.
도전성 기판(10);
상기 도전성 기판(10) 상에 형성된 하부 반도체층(50);
상기 하부 반도체층(50) 상에 형성된 n개의 활성영역과 상기 활성영역 사이에 협지되는 n-1개의 터널링 방지층 (이때, n은 2 이상의 자연수);
마지막 n번째 활성영역 상에 형성된 상부 반도체층(52);
상기 도전성 기판(10) 및 상기 상부 반도체층(52)에 각각 형성된 하부 전극(80) 및 상부 전극(82); 를 포함하는 반도체 발광소자로써,
상기 n개의 활성영역은 AlGaInP계 물질로 구성될 수 있고, 바람직하게는 Al 조성 x가, 0 ≤ x ≤ 0.45 의 범위를 갖는 (AlxGa1-x)0.5In0.5P 로 구성될 수 있고,
상기 n-1개의 터널링 방지층은 AlGaInP계 물질로 구성될 수 있고, 바람직하게는 Al 조성 x가, 0 ≤ x ≤ 1의 범위를 갖는 (AlxGa1-x)0.5In0.5P 로 구성될 수 있고,
상기 n-1개 터널링 방지층은 전체 활성영역 중 어느 하나의 활성영역만을 활성화시키기에 충분한 인가전압 하에서는 전자 또는 정공이 이동할 수 없는 반도체층으로, 양자영역 범위에서 인접한 두 활성영역을 독립적으로 분리시키고,
상기 n-1개 터널링 방지층은 각각 3㎛ 이상의 두께를 가질 수 있고,
상기 n-1개 터널링 방지층 중 하부로부터 짝수 번째 터널링 방지층과 홀수 번째 터널링 방지층은 상기 상부 반도체층(52)이 제1형의 도펀트로 도핑된 경우에는, 각각 제2형 및 제1형의 도펀트로 도핑될 수 있고, 상부 반도체층(52)이 제2형의 도펀트로 도핑된 경우는 각각 제1형 및 제2형의 도펀트로 도핑되어, 소자 상부 수직방향으로부터 PN…PN 또는 NP…NP의 직렬 접합이 형성되어, 단일 반도체 소자 내에 독립적인 복수의 활성영역이 포함되는, 고전압 구동 발광소자.
또한 상기 n개의 활성영역은 모두 동일한 조성의 물질로 구성되어, 적색 또는 적외선 영역에서 실질적으로 동일한 파장을 갖는다.
(실시예 3)
상기 실시예1 또는 실시예2에서의 고전압 구동 반도체 발광소자를 포함하는 패키징 및 이를 포함하는 풀-컬러 디스플레이 장치로,
상기 패키징은 램프 타입 또는 3 in 1 타입일 수 있고;
상기 패키징을 포함하는 모듈;
상기 모듈에 전원 및 제어 신호을 인가하기 위한 배선, PCB, SMPS 및 제어장치를 포함하는 풀-컬러 디스플레이 장치.
(실시예 4)
성장기판을 마련하는 단계;
상기 성장기판 상에 하부 반도체층을 형성하는 단계;
상기 하부 반도체층 상에 제1 활성영역을 형성하는 단계;
상기 제1 활성영역 상에 제1 터널링 방지층을 형성하는 단계;
상기 제1 터널링 방지층 상에 제2 활성영역을 형성하는 단계;
상기 제2 활성영역 상에 상부 반도체층을 형성하는 단계;
상기 제2 활성영역 상에 제2 터널링 방지층을 형성하는 단계;
상기 제2 터널링 방지층 상에 제3 활성영역을 형성하는 단계; 및
상기 제3 활성영역 상에 상부 반도체층을 형성하는 단계; 를 포함하고,
상기 제1 터널링 방지층 및 제2 터널링 방지층은 제1 활성영역, 제2 활성영역, 제3 활성영역 중 어느 하나의 중 어느 하나의 활성영역만을 활성화시키기에 충분한 인가전압 하에서는 전자 또는 정공이 이동할 수 없는 반도체층으로, 양자영역 범위에서 인접한 두 활성영역을 독립적으로 분리시키는, 고전압 구동 발광소자의 제조방법.
또한, 상기의 제조방법으로 제조된 고전압 구동 발광소자의 에피층을 트렌스퍼 기판에 접합하고, 상기 성장기판을 제거하는 공정이 더 추가될 수 있다.
이상에서 본 발명에 대하여 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다.
예를 들어, 본 발명에서 제시한 각 고전압 구동 발광소자를 구성하는 반도체층 사이에는 언급하지 않은 제3의 반도체층이 더 형성될 수 있다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (22)

  1. 기판;
    상기 기판 상에 형성된 하부 반도체층;
    상기 하부 반도체층 상에 형성된 제1 활성영역;
    상기 제1 활성영역 상에 형성된 제1 터널링 방지층;
    상기 제1 터널링 방지층 상에 형성된 제2 활성영역;
    상기 제2 활성영역 상에 형성된 제2 터널링 방지층;
    상기 제2 터널링 방지층 상에 형성된 제3 활성영역; 및
    상기 제3 활성영역 상에 형성된 상부 반도체층; 을 포함하는 반도체 발광소자로써,
    상기 제1 터널링 방지층 및 제2 터널링 방지층은 전체 활성영역 중 어느 하나의 활성영역만을 활성화시키기에 충분한 인가전압 하에서는 전자 또는 정공이 이동할 수 없는 반도체층으로, 양자영역 범위에서 인접한 두 활성영역을 독립적으로 분리시키는, 고전압 구동 발광소자.
  2. 제1 항에 있어서,
    상기 제1 활성영역, 제2 활성영역 및 제3 활성영역은 동일한 조성의 AlGaInP계 물질로 구성되어, 적색 또는 적외선 영역에서 동일한 파장을 방출하는, 고전압 구동 발광소자.
  3. 제1항에 있어서,
    상기 제1 활성영역, 제2 활성영역 및 제3 활성영역은 Al 조성 x가, 0 ≤ x ≤ 0.45 의 범위를 갖는 (AlxGa1-x)0.5In0.5P 로 구성되는, 고전압 구동 발광소자.
  4. 제1항에 있어서,
    상기 제2 터널링 방지층과 제1 터널링 방지층은 상기 상부 반도체층이 제1형의 도펀트로 도핑된 경우에는, 각각 제2형 및 제1형의 도펀트로 도핑될 수 있고, 상부 반도체층이 제2형의 도펀트로 도핑된 경우는 각각 제1형 및 제2형의 도펀트로 도핑되어, 소자 상부 수직방향으로부터 PNPN 또는 NPNP의 직렬 접합되는, 고전압 구동 발광소자.
  5. 제1항에 있어서,
    상기 제1 터널링 방지층 및 제2 터널링 방지층은 Al 조성 x가, 0 ≤ x ≤ 1 의 범위를 갖는 (AlxGa1-x)0.5In0.5P 로 구성되는, 고전압 구동 소자.
  6. 제1항에 있어서,
    상기 제1 터널링 방지층 및 제2 터널링 방지층은 각각 3㎛ 이상의 두께를 갖는, 고전압 구동 발광소자.
  7. 기판;
    상기 기판 상에 형성된 하부 반도체층;
    상기 하부 반도체층 상에 형성된 n개의 활성영역과 상기 활성영역 사이에 협지되는 n-1개의 터널링 방지층 (단, n은 2 이상의 자연수임); 및
    마지막 n번째 활성영역 상에 형성된 상부 반도체층; 을 포함하는 발광소자로써,
    상기 제1 터널링 방지층 및 제2 터널링 방지층은 전체 활성영역 중 어느 하나의 활성영역만을 활성화시키기에 충분한 인가전압 하에서는 전자 또는 정공이 이동할 수 없는 반도체층으로, 양자영역 범위에서 인접한 두 활성영역을 독립적으로 분리시키는, 고전압 구동 발광소자.
  8. 제7 항에 있어서,
    상기 n개의 활성영역은 동일한 조성의 AlGaInP계 물질로 구성되어, 적색 또는 적외선 영역에서 동일한 파장을 방출하는, 고전압 구동 발광소자.
  9. 제7항에 있어서,
    상기 n개의 활성영역은 Al 조성 x가, 0 ≤ x ≤ 0.45 의 범위를 갖는 (AlxGa1-x)0.5In0.5P 로 구성되는, 고전압 구동 발광소자.
  10. 제7항에 있어서,
    상기 n-1개 터널링 방지층 중 하부로부터 짝수 번째 터널링 방지층과 홀수 번째 터널링 방지층은 상기 상부 반도체층이 제1형의 도펀트로 도핑된 경우에는, 각각 제2형 및 제1형의 도펀트로 도핑될 수 있고, 상부 반도체층(이 제2형의 도펀트로 도핑된 경우는 각각 제1형 및 제2형의 도펀트로 도핑되어, 소자 상부 수직방향으로부터 PN…PN 또는 NP…NP의 직렬 접합되는, 고전압 구동 발광소자.
  11. 제7항에 있어서,
    상기 n-1개 터널링 방지층은 Al 조성 x가, 0 ≤ x ≤ 1 의 범위를 갖는 (AlxGa1-x)0.5In0.5P로 구성되는, 고전압 구동 소자.
  12. 제7항에 있어서,
    상기 n-1개 터널링 방지층은 각각 3㎛ 이상의 두께를 갖는, 고전압 구동 발광소자.
  13. 청구항 1항 또는 7항에서의 고전압 구동 발광소자를 포함하는, 구전압 구동 패키지.
  14. 제13항에 있어서,
    상기 패키지에는 청색 발광소자와 녹색 발광소자가 더 포함되어, 3 in 1 형태인 고전압 구동 패키지.
  15. 청구항 14항에서의 고전압 구동 패키지를 포함하는, 고전압 구동 모듈.
  16. 청구항 15항에서의 고전압 구동 모듈;
    상기 모듈에 전원 및 제어 신호을 인가하기 위한 배선, PCB, SMPS 및 제어장치; 를 포함하는, 풀-컬러 디스플레이 장치.
  17. 성장기판을 마련하는 단계;
    상기 성장기판 상에 하부 반도체층을 형성하는 단계;
    상기 하부 반도체층 상에 제1 활성영역을 형성하는 단계;
    상기 제1 활성영역 상에 제1 터널링 방지층을 형성하는 단계;
    상기 제1 터널링 방지층 상에 제2 활성영역을 형성하는 단계;
    상기 제2 활성영역 상에 상부 반도체층을 형성하는 단계;
    상기 제2 활성영역 상에 제2 터널링 방지층을 형성하는 단계;
    상기 제2 터널링 방지층 상에 제3 활성영역을 형성하는 단계; 및
    상기 제3 활성영역 상에 상부 반도체층을 형성하는 단계; 를 포함하고,
    상기 제1 터널링 방지층 및 제2 터널링 방지층은 제1 활성영역, 제2 활성영역, 제3 활성영역 중 어느 하나의 중 어느 하나의 활성영역만을 활성화시키기에 충분한 인가전압 하에서는 전자 또는 정공이 이동할 수 없는 반도체층으로, 양자영역 범위에서 인접한 두 활성영역을 독립적으로 분리시키는, 고전압 구동 발광소자의 제조방법.
  18. 제17 항에 있어서,
    상기 제1 활성영역, 제2 활성영역 및 제3 활성영역은 동일한 조성의 AlGaInP계 물질로 구성되어, 적색 또는 적외선 영역에서 동일한 파장을 방출하는, 고전압 구동 발광소자의 제조방법.
  19. 제17항에 있어서,
    상기 제1 활성영역, 제2 활성영역 및 제3 활성영역은 Al 조성 x가, 0 ≤ x ≤ 0.45 의 범위를 갖는 (AlxGa1-x)0.5In0.5P 로 형성되는, 고전압 구동 발광소자의 제조방법.
  20. 제17항에 있어서,
    상기 제2 터널링 방지층과 제1 터널링 방지층은 상기 상부 반도체층이 제1형의 도펀트로 도핑된 경우에는, 각각 제2형 및 제1형의 도펀트로 도핑될 수 있고, 상부 반도체층이 제2형의 도펀트로 도핑된 경우는 각각 제1형 및 제2형의 도펀트로 도핑되어, 소자 상부 수직방향으로부터 PNPN 또는 NPNP의 직렬 접합되는, 고전압 구동 발광소자의 제조방법.
  21. 제17항에 있어서,
    상기 제1 터널링 방지층 및 제2 터널링 방지층은 Al 조성 x가, 0 ≤ x ≤ 1 의 범위를 갖는 (AlxGa1-x)0.5In0.5P 로 형성되는, 고전압 구동 소자의 제조방법.
  22. 제17항에 있어서,
    상기 제1 터널링 방지층 및 제2 터널링 방지층은 각각 3㎛ 이상의 두께를 갖도록 성장되는, 고전압 구동 발광소자의 제조방법.
PCT/KR2015/014574 2014-12-31 2015-12-31 고전압 구동 발광소자 및 그 제조 방법 WO2016108667A1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201580071566.6A CN107278334B (zh) 2014-12-31 2015-12-31 高电压驱动发光器件及其制造方法
US15/540,127 US10164148B2 (en) 2014-12-31 2015-12-31 High-voltage driven light emitting element and method for manufacturing same
JP2017552774A JP6434655B2 (ja) 2014-12-31 2015-12-31 高電圧駆動発光素子及びその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0194958 2014-12-31
KR1020140194958A KR101651923B1 (ko) 2014-12-31 2014-12-31 고전압 구동 발광소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
WO2016108667A1 true WO2016108667A1 (ko) 2016-07-07

Family

ID=52570914

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2015/014574 WO2016108667A1 (ko) 2014-12-31 2015-12-31 고전압 구동 발광소자 및 그 제조 방법

Country Status (5)

Country Link
US (1) US10164148B2 (ko)
JP (1) JP6434655B2 (ko)
KR (1) KR101651923B1 (ko)
CN (1) CN107278334B (ko)
WO (1) WO2016108667A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102101422B1 (ko) 2019-04-15 2020-05-15 주식회사콘스탄텍 잉여 전압 제어를 통한 저전력 전광판

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060124149A (ko) * 2005-05-31 2006-12-05 엘지.필립스 엘시디 주식회사 디스플레이 장치 배면조명용 반도체 엘이디 패키지
KR20090002214A (ko) * 2007-06-22 2009-01-09 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US20090212278A1 (en) * 2008-02-25 2009-08-27 Lightwave Photonics, Inc. Current-injecting/tunneling light-emitting device and method
JP2012190881A (ja) * 2011-03-09 2012-10-04 Nippon Telegr & Teleph Corp <Ntt> 半導体発光素子
KR20130022056A (ko) * 2011-08-24 2013-03-06 엘지이노텍 주식회사 발광소자

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5276698A (en) * 1990-09-20 1994-01-04 Sumitomo Electric Ind., Ltd. Semiconductor laser having an optical waveguide layer including an AlGaInP active layer
KR100298205B1 (ko) * 1998-05-21 2001-08-07 오길록 고집적삼색발광소자및그제조방법
US6773949B2 (en) * 2001-07-31 2004-08-10 The Board Of Trustees Of The University Of Illinois Semiconductor devices and methods
CN1555570A (zh) * 2001-07-31 2004-12-15 ����ŵ˹�ݴ�ѧ����ίԱ�� 量子点与量子阱耦合的半导体器件及其制造方法
ATE500616T1 (de) 2002-08-29 2011-03-15 Seoul Semiconductor Co Ltd Lichtemittierendes bauelement mit lichtemittierenden dioden
CN1275337C (zh) 2003-09-17 2006-09-13 北京工大智源科技发展有限公司 高效高亮度多有源区隧道再生白光发光二极管
US7095052B2 (en) * 2004-10-22 2006-08-22 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Method and structure for improved LED light output
JP5306589B2 (ja) * 2006-11-17 2013-10-02 シャープ株式会社 半導体発光素子及びその製造方法
JP2008263127A (ja) 2007-04-13 2008-10-30 Toshiba Corp Ｌｅｄ装置
US7649195B2 (en) * 2007-06-12 2010-01-19 Seoul Opto Device Co., Ltd. Light emitting diode having active region of multi quantum well structure
KR101646255B1 (ko) * 2009-12-22 2016-08-05 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
TWI566429B (zh) * 2010-07-09 2017-01-11 Ｌｇ伊諾特股份有限公司 發光裝置
US8471243B1 (en) * 2012-01-31 2013-06-25 Soitec Photoactive devices with improved distribution of charge carriers, and methods of forming same
CN103268912B (zh) * 2013-04-23 2017-05-03 沈光地 多有源区高效率光电子器件
DE102013104954A1 (de) * 2013-05-14 2014-11-20 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
US9432116B2 (en) * 2014-10-07 2016-08-30 Abl Ip Holding Llc Use of very high frequency switching power converters for also modulating light output from solid state emitter to communicate data

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060124149A (ko) * 2005-05-31 2006-12-05 엘지.필립스 엘시디 주식회사 디스플레이 장치 배면조명용 반도체 엘이디 패키지
KR20090002214A (ko) * 2007-06-22 2009-01-09 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US20090212278A1 (en) * 2008-02-25 2009-08-27 Lightwave Photonics, Inc. Current-injecting/tunneling light-emitting device and method
JP2012190881A (ja) * 2011-03-09 2012-10-04 Nippon Telegr & Teleph Corp <Ntt> 半導体発光素子
KR20130022056A (ko) * 2011-08-24 2013-03-06 엘지이노텍 주식회사 발광소자

Also Published As

Publication number Publication date
US20170352780A1 (en) 2017-12-07
KR101651923B1 (ko) 2016-08-29
JP2018501667A (ja) 2018-01-18
JP6434655B2 (ja) 2018-12-05
CN107278334B (zh) 2019-07-26
CN107278334A (zh) 2017-10-20
US10164148B2 (en) 2018-12-25
KR20150013421A (ko) 2015-02-05

Similar Documents

Publication Publication Date Title
WO2019093533A1 (ko) 복수의 픽셀들을 포함하는 디스플레이용 발광 다이오드 유닛 및 그것을 갖는 디스플레이 장치
WO2010093190A2 (en) Led chip for high voltage operation and led package including the same
US20120235583A1 (en) Light emitting element with a plurality of cells bonded, method of manufacturing the same, and light emitting device using the same
WO2017014512A1 (ko) 발광 소자
US20120049213A1 (en) Light-emitting device
WO2015190722A1 (ko) 발광 소자 및 조명 장치
WO2017095154A1 (ko) 발광소자 및 이를 포함하는 조명장치
WO2017155284A1 (ko) 반도체 소자, 표시패널 및 표시패널 제조방법
WO2013015472A1 (ko) 반도체 발광소자 및 그 제조방법
WO2021137654A1 (ko) 발광 소자 및 그것을 갖는 led 디스플레이 장치
WO2017116048A1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
WO2019083190A1 (en) LIGHT EMITTING DIODE AND METHOD FOR MANUFACTURING THE SAME
WO2016018010A1 (ko) 발광소자 및 조명시스템
WO2021256839A1 (ko) 단일칩 복수 대역 발광 다이오드 및 그 응용품
WO2019190089A1 (ko) 디스플레이 장치 및 그의 제조 방법
WO2021172909A1 (ko) 다중 파장 발광 소자 및 그것을 제조하는 방법
WO2019078430A1 (en) LIGHT EMITTING DIODE APPARATUS AND METHOD FOR MANUFACTURING THE SAME
WO2016108667A1 (ko) 고전압 구동 발광소자 및 그 제조 방법
WO2016190612A1 (ko) 발광 소자 및 이의 제조 방법
WO2023027474A1 (ko) 발광 다이오드 및 그것을 갖는 발광 소자
WO2016032178A1 (ko) 형광체 조성물, 이를 포함하는 발광 소자 패키지 및 조명 시스템
WO2022177306A1 (ko) 단일칩 복수 대역 발광 다이오드, 그것을 갖는 발광 소자 및 발광 모듈
WO2017119754A1 (ko) 발광 소자
WO2017135644A1 (ko) 자외선 발광소자 및 조명시스템
WO2017018767A1 (ko) 자외선 발광소자 및 발광소자 패키지

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15875761

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15540127

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2017552774

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15875761

Country of ref document: EP

Kind code of ref document: A1