WO2016106841A1 - 一种阵列基板的制造方法及触摸屏 - Google Patents

一种阵列基板的制造方法及触摸屏 Download PDF

Info

Publication number
WO2016106841A1
WO2016106841A1 PCT/CN2015/070604 CN2015070604W WO2016106841A1 WO 2016106841 A1 WO2016106841 A1 WO 2016106841A1 CN 2015070604 W CN2015070604 W CN 2015070604W WO 2016106841 A1 WO2016106841 A1 WO 2016106841A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating layer
substrate
forming
electrode
completed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2015/070604
Other languages
English (en)
French (fr)
Inventor
占伟
申智渊
杜海波
虞晓江
明星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Publication of WO2016106841A1 publication Critical patent/WO2016106841A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices

Definitions

  • the invention belongs to the technical field of touch display, and in particular to a method for manufacturing an array substrate and a touch screen.
  • a touch screen is an input device that allows a user to input a user's instruction by using a finger or an object to select an instruction content displayed on a screen of an image display or the like.
  • the user's hand or object is in direct contact with the touch screen at the contact location. Since such a touch screen can replace a separate input device such as a keyboard or a mouse connected to an image display, its application field has been expanding.
  • touch screens have been widely used in electronic devices such as smart mobile phones and tablets.
  • Existing touch screens include a cover, a touch panel, and a display panel such as a liquid crystal display panel.
  • the touch screen can be divided into an integrated touch screen (OGS), an in-cell (In-Cell) touch screen, and an on-board (On-Cell) touch screen.
  • OGS integrated touch screen
  • In-Cell in-cell
  • On-Cell on-board
  • the In-Cell touch screen can be implemented on the array substrate, that is, the touch panel is disposed on the array substrate of the liquid crystal display panel, and the structure and the process are relatively simple, and the reliability is higher, so that the liquid crystal is made.
  • the display panel as a whole is lighter and thinner.
  • a prior art array substrate includes: a substrate 11; a gate electrode 12 and a gate line (not shown) formed on the substrate 11; and a gate formed on the substrate 11 and covering the gate electrode 12 and the gate line a permanent insulating layer 13; an active layer 14 formed on the gate insulating layer 13; a source electrode 15a and a drain electrode 15b formed on the active layer 14, and a first insulating layer formed on the source electrode 15a and the drain electrode 15b a via hole 16a formed in the first insulating layer 16, wherein the via hole 16a exposes the source electrode 15a; a common electrode layer 17 formed on the source electrode 15a in the first insulating layer 16 and the via hole 16a; a second insulating layer 18 formed on the first insulating layer 16, wherein the second insulating layer 18 covers the common electrode layer 17 on the first insulating layer 16; the through holes 18a formed in the
  • the first insulating layer 16 also functions as a flattening.
  • the common electrode layer 17 also serves as a touch sensing electrode at the same time; the metal electrode 19 serves as a touch conductive electrode.
  • the common electrode layer 17 and the second insulating layer 18 are each required to be completed by a photolithography process, resulting in a long production time, thereby causing Production efficiency is low and production costs are increased.
  • an object of the present invention is to provide a method for fabricating an array substrate, comprising the steps of: A) forming a gate electrode, a gate line, a gate insulating layer, an active layer, and data on a substrate. a line, a source electrode, a drain electrode, a first insulating layer, and a via hole; B) forming a common electrode and a second insulating layer on the substrate on which the step A) is completed by using a mask having a slit, and in the second insulating layer Forming a through hole; C) forming a metal electrode, a third insulating layer, and a pixel electrode on the substrate on which step B) is completed.
  • the step A) specifically includes the steps of: A1) forming a gate electrode and a gate line on the substrate; A2) forming a gate insulating layer on the substrate on which the step A1) is completed, wherein the gate insulating layer covers The gate electrode and the gate line; A3) forming an active layer, a data line, a source electrode, and a drain electrode on the substrate on which the step A2) is completed; A4) forming a first insulating layer on the substrate on which the step A3) is completed And forming a via in the first insulating layer, wherein the source electrode in the via is exposed.
  • the step A) specifically includes the steps of: A1) forming a gate electrode and a gate line on the substrate; A2) forming a gate insulating layer on the substrate on which the step A1) is completed, wherein the gate insulating layer covers The gate electrode and the gate line; A3) forming an active layer on the substrate on which step A2) is completed; A4) the data line, the source electrode and the drain electrode on the substrate on which step A3) is completed; A5) in the completion step A first insulating layer is formed on the substrate of A4), and a via hole is formed in the first insulating layer, wherein the source electrode in the via hole is exposed.
  • the step B) specifically includes the steps of: B1) sequentially forming a transparent conductive film and a second insulating film on the substrate on which the step A) is completed, wherein the transparent conductive film covers the first insulating layer and the a source electrode in the via hole, the second insulating film covering the transparent conductive film; B2) Coating a photoresist on the substrate on which step B1) is completed, wherein the photoresist covers the second insulating film; B3) exposing the photoresist by using the slit mask Developing treatment to expose the second insulating layer at the interval of the common electrode; B4) removing the second insulating layer at the interval of the exposed common electrode to transparently conduct the interval of the common electrode Film exposure; B5) removing the transparent conductive film at the interval of the exposed common electrode; B6) removing the photoresist in the via, and removing the photoresist forming the through hole, so that The second insulating layer at the perforation is exposed; B7) removing the exposed second insulating
  • the step C) specifically comprises the steps of: C1) forming a metal electrode on the substrate on which the step B) is completed, wherein the metal electrode fills the through hole and is in contact with the common electrode; C2) in completing step C1 Forming the third insulating layer on the substrate, wherein the third insulating layer covers the metal electrode and the second insulating layer; C3) forming a pixel electrode on the substrate on which the step C2) is completed.
  • the invention also discloses a touch screen comprising an array substrate and a color filter substrate disposed on the box, wherein the array substrate is an array substrate manufactured by the above manufacturing method.
  • the invention completes the fabrication of the common electrode and the second insulating layer by a photolithography process, shortens the production time, thereby improving the production efficiency, reducing the use of one mask and reducing the production cost.
  • FIG. 1 is a schematic structural view of an array substrate capable of implementing an In-Cell touch screen according to the prior art
  • FIG. 2 is a schematic structural view of an array substrate according to an embodiment of the present invention.
  • FIG. 3 is a flow chart of a method of fabricating an array substrate in accordance with an embodiment of the present invention.
  • FIG. 2 is a schematic structural view of an array substrate according to an embodiment of the present invention.
  • the array substrate according to an embodiment of the present invention can be applied to a touch screen.
  • an array substrate includes: a substrate 111; a gate electrode 112 and a gate line (not shown) formed on the substrate 111; and is formed on the substrate 111 and covers the gate electrode 112 and the gate a gate insulating layer 113 of a line; an active layer 114 formed on the gate insulating layer 113; a source electrode 115a, a drain electrode 115b, and a data line (not shown) formed on the active layer 114; formed at the source electrode a first insulating layer 116 on the 115a and drain electrodes 115b; a via hole 116a formed in the first insulating layer 116, wherein the via hole 116a exposes the source electrode 115a; formed in the first insulating layer 116 and the via hole 116a a common electrode 117 on the source electrode 115a; a second insulating layer 118 formed on the first insulating layer 116, wherein the second insulating layer 118 covers the common electrode
  • the first insulating layer 116 also functions as a flattening.
  • the common electrode 117 also serves as a touch sensing electrode at the same time; the metal electrode 119 functions as a touch conductive electrode.
  • FIG. 3 is a flow chart of a method of fabricating an array substrate in accordance with an embodiment of the present invention.
  • a method of fabricating an array substrate according to an embodiment of the present invention includes:
  • Step 210 forming a gate electrode 112, a gate line, a gate insulating layer 113, an active layer 114, a data line, a source electrode 115a, a drain electrode 115b, a first insulating layer 116, and a via 116a on the substrate 111.
  • the specific method for implementing step 210 may include:
  • Step 211a forming a gate electrode 112 and a gate line on the substrate 111;
  • Step 212a forming a gate insulating layer 113 on the substrate 111 completing step 211a, wherein the gate insulating layer 113 covers the gate electrode 112 and the gate line;
  • Step 213a forming an active layer 114, a data line, a source electrode 115a and a drain electrode 115b on the substrate 111 completing the step 212a;
  • Step 214a forming a first insulating layer 116 on the substrate 111 completing step 213a, and forming a via hole 116a in the first insulating layer 116, wherein the source electrode 115a in the via hole 116a is exposed.
  • the specific method for implementing step 210 may further include:
  • Step 211b forming a gate electrode 112 and a gate line on the substrate 111;
  • Step 212b forming a gate insulating layer 113 on the substrate 111 completing step 211b, wherein the gate insulating layer 113 covers the gate electrode 112 and the gate line;
  • Step 213b forming an active layer 114 on the substrate 111 completing step 212b;
  • Step 214b completing the data line, the source electrode 115a and the drain electrode 115b on the substrate 111 of step 213b;
  • Step 214b forming a first insulating layer 116 on the substrate 111 completing the step 214b, and forming a via hole 116a in the first insulating layer 116, wherein the source electrode 115a in the via hole 116a is exposed.
  • Step 220 using a slit mask (for example, a Gray Tone Mask mask or a Half Tone Mask mask or an SSM (Single Slit Mask) mask)
  • a slit mask for example, a Gray Tone Mask mask or a Half Tone Mask mask or an SSM (Single Slit Mask) mask
  • a common electrode 117 and a second insulating layer 118 are formed on the substrate 111 of 210, and a through hole 118a is formed in the second insulating layer 118.
  • the specific method for implementing step 220 may include:
  • Step 221 sequentially forming a transparent conductive film and a second insulating film on the substrate 111 of the step: 210, wherein the transparent conductive film covers the first insulating layer 116 and the source electrode 115a in the via 116a.
  • the second insulating film covers the transparent conductive film;
  • Step 222 coating a photoresist on the substrate 111 of the step 221, wherein the photoresist covers the second insulating film;
  • Step 223 exposing and developing the photoresist by using the slit mask to expose the second insulating layer 118 at the interval of the common electrode 117;
  • Step 224 removing the second insulating layer 118 at the interval of the exposed common electrode 117 to expose the transparent conductive film at the interval of the common electrode 117;
  • Step 225 removing the transparent conductive film at intervals of the exposed common electrode 117;
  • Step 226 removing the photoresist in the via 116a and removing the photoresist forming the via 118a to expose the second insulating layer 118 at the via 118a;
  • Step 227 removing the exposed second insulating layer 118 at the via 118a and the second insulating layer 118 in the via 116a, and removing the remaining photoresist.
  • Step 230 forming a metal electrode 119, a third insulating layer 120, and a pixel electrode 121 on the substrate 111 of the step 220.
  • the specific method for implementing step 230 may include:
  • Step 231 forming a metal electrode 119 on the substrate 111 completing the step 220, wherein the metal electrode 119 fills the through hole 118a and is in contact with the common electrode 117;
  • Step 232 forming the third insulating layer 120 on the substrate 111 of the step 231, wherein the third insulating layer 120 covers the metal electrode 119 and the second insulating layer 118;
  • Step 233 Forming the pixel electrode 121 on the substrate 111 completing the step 232.
  • the fabrication of the common electrode and the second insulating layer is completed by a photolithography process, the production time is shortened, thereby improving the production efficiency, reducing the use of a mask, and reducing the production cost.

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开一种阵列基板的制造方法，包括步骤：A)在基板上形成栅电极、栅极线、栅极绝缘层、有源层、数据线、源电极、漏电极、第一绝缘层及过孔；B)利用带有狭缝的掩模板在完成步骤A)的基板上形成公共电极和第二绝缘层，并在第二绝缘层中形成穿孔；C)在完成步骤B)的基板上形成金属电极、第三绝缘层及像素电极。本发明通过一道光刻制程完成公共电极和第二绝缘层的制作，缩短生产时间，从而提高生产效率，并且减少了一个掩模板的使用，降低了生产成本。

Description

一种阵列基板的制造方法及触摸屏 技术领域
本发明属于触控显示技术领域，具体地讲，涉及一种阵列基板的制造方法及触摸屏。
背景技术
触摸屏是允许用户使用手指或者物体通过选择显示在图像显示器等的屏幕上的指令内容来输入用户的指令的输入设备。用户的手或者物体在接触位置处直接与触摸屏相接触。由于这种触摸屏可以代替连接到图像显示器的诸如键盘或鼠标之类的独立输入设备，所以其应用领域已经日益扩大。目前，触摸屏已广泛应用于诸如智能移动电话、平板电脑(Pad)等电子设备中。
现有的触摸屏包括盖板、触控面板及显示面板(诸如，液晶显示面板)。按照触控面板设置位置的不同，可将触摸屏分为一体化触摸屏(OGS)、内置式(In-Cell)触摸屏及外挂式(On-Cell)触摸屏。与OGS触摸屏和On-Cell触摸屏不同，In-Cell触摸屏可在阵列基板上实现，即触控面板设置在的液晶显示面板的阵列基板上，其结构和制程相对简单，可靠性更高，使液晶显示面板整体更加轻薄。
图1是现有技术的一种能够实现In-Cell触摸屏的阵列基板的结构示意图。参照图1，现有技术的阵列基板包括：基板11；形成在基板11上的栅电极12及栅极线(未示出)；形成在基板11上并覆盖栅电极12及栅极线的栅极绝缘层13；形成在栅极绝缘层13上的有源层14；形成在有源层14上的源电极15a和漏电极15b；形成在源电极15a和漏电极15b上的第一绝缘层16；形成在第一绝缘层16中的过孔16a，其中，该过孔16a使源电极15a暴露；形成在第一绝缘层16及过孔16a中的源电极15a上的公共电极层17；形成在第一绝缘层16上的第二绝缘层18，其中，第二绝缘层18覆盖第一绝缘层16上的公共电极层17；形成在第二绝缘层18中的穿孔18a；形成在第二绝缘层18上的金属电极19，其中，该金属电极19填充穿孔18a，并与公共电极层17接触；形成 在第二绝缘层18及过孔16a中的公共电极层17上的第三绝缘层20；形成在第三绝缘层20及过孔16a中的公共电极层17上像素电极21。
第一绝缘层16还起到平坦化的作用。公共电极层17同时也作为触摸感测电极；金属电极19作为触摸传导电极。然而，在图1所示的阵列基板的现有制造方法中，公共电极层17和第二绝缘层18各需要通过一道光刻(Photo Engraving Process)制程来完成，导致生产时间较长，从而造成生产效率较低，并且增加生产成本。
发明内容
为了解决上述现有技术存在的问题，本发明的目的在于提供一种阵列基板的制造方法，包括步骤：A)在基板上形成栅电极、栅极线、栅极绝缘层、有源层、数据线、源电极、漏电极、第一绝缘层及过孔；B)利用带有狭缝的掩模板在完成步骤A)的基板上形成公共电极和第二绝缘层，并在第二绝缘层中形成穿孔；C)在完成步骤B)的基板上形成金属电极、第三绝缘层及像素电极。
进一步地，所述步骤A)具体包括步骤：A1)在基板上形成栅电极及栅极线；A2)在完成步骤A1)的基板上形成栅极绝缘层，其中，所述栅极绝缘层覆盖所述栅电极和所述栅极线；A3)在完成步骤A2)的基板上形成有源层、数据线、源电极和漏电极；A4)在完成步骤A3)的基板上形成第一绝缘层，并且在所述第一绝缘层中形成过孔，其中，所述过孔中的源电极暴露。
进一步地，所述步骤A)具体包括步骤：A1)在基板上形成栅电极及栅极线；A2)在完成步骤A1)的基板上形成栅极绝缘层，其中，所述栅极绝缘层覆盖所述栅电极和所述栅极线；A3)在完成步骤A2)的基板上形成有源层；A4)在完成步骤A3)的基板上数据线、源电极和漏电极；A5)在完成步骤A4)的基板上形成第一绝缘层，并且在所述第一绝缘层中形成过孔，其中，所述过孔中的源电极暴露。
进一步地，所述步骤B)具体包括步骤：B1)在完成步骤A)的基板上依序形成透明导电薄膜及第二绝缘薄膜，其中，所述透明导电薄膜覆盖所述第一绝缘层及所述过孔中的源电极，所述第二绝缘薄膜覆盖所述透明导电薄膜；B2) 在完成步骤B1)的基板上涂覆光刻胶，其中，所述光刻胶覆盖所述第二绝缘薄膜；B3)采用所述带有狭缝的掩模板对所述光刻胶进行曝光、显影处理，以将所述公共电极的间隔处的第二绝缘层暴露；B4)将暴露的所述公共电极的间隔处的第二绝缘层去除，以将所述公共电极的间隔处的透明导电薄膜暴露；B5)将暴露的所述公共电极的间隔处的透明导电薄膜去除；B6)将所述过孔中的光刻胶去除，并将形成所述穿孔处的光刻胶去除，以使所述穿孔处的第二绝缘层暴露；B7)将暴露出的所述穿孔处的第二绝缘层及所述过孔中的第二绝缘层去除，并将剩余的光刻胶去除。
进一步地，所述步骤C)具体包括步骤：C1)在完成步骤B)的基板上形成金属电极，其中，所述金属电极填充所述穿孔并与所述公共电极接触；C2)在完成步骤C1)的基板上形成所述第三绝缘层，其中，所述第三绝缘层覆盖所述金属电极及所述第二绝缘层；C3)在完成步骤C2)的基板上形成像素电极。
本发明还公开一种触摸屏，包括对盒设置的阵列基板及彩色滤光片基板，所述阵列基板为采用上述的制造方法制造的阵列基板。
本发明通过一道光刻制程完成公共电极和第二绝缘层的制作，缩短生产时间，从而提高生产效率，并且减少了一个掩模板的使用，降低了生产成本。
附图说明
通过结合附图进行的以下描述，本发明的实施例的上述和其它方面、特点和优点将变得更加清楚，附图中：
图1是现有技术的一种能够实现In-Cell触摸屏的阵列基板的结构示意图；
图2是根据本发明的实施例的阵列基板的结构示意图；
图3是根据本发明的实施例的阵列基板的制造方法的流程图。
具体实施方式
以下，将参照附图来详细描述本发明的实施例。然而，可以以许多不同的形式来实施本发明，并且本发明不应该被解释为限制于这里阐述的具体实施 例。相反，提供这些实施例是为了解释本发明的原理及其实际应用，从而使本领域的其他技术人员能够理解本发明的各种实施例和适合于特定预期应用的各种修改。
图2是根据本发明的实施例的阵列基板的结构示意图。根据本发明的实施例的阵列基板可应用于触摸屏中。
参照图2，根据本发明的实施例的阵列基板包括：基板111；形成在基板111上的栅电极112及栅极线(未示出)；形成在基板111上并覆盖栅电极112及栅极线的栅极绝缘层113；形成在栅极绝缘层113上的有源层114；形成在有源层114上的源电极115a、漏电极115b及数据线(未示出)；形成在源电极115a和漏电极115b上的第一绝缘层116；形成在第一绝缘层116中的过孔116a，其中，该过孔116a使源电极115a暴露；形成在第一绝缘层116及过孔116a中的源电极115a上的公共电极117；形成在第一绝缘层116上的第二绝缘层118，其中，第二绝缘层118覆盖第一绝缘层116上的公共电极117；形成在第二绝缘层118中的穿孔118a；形成在第二绝缘层118上的金属电极119，其中，该金属电极119填充穿孔118a，并与公共电极117接触；形成在第二绝缘层118及过孔116a中的公共电极117上的第三绝缘层120；形成在第三绝缘层120及过孔116a中的公共电极117上像素电极121。
此外，第一绝缘层116还起到平坦化的作用。公共电极117同时也作为触摸感测电极；金属电极119作为触摸传导电极。
下面将对根据本发明的实施例的阵列基板的制造方法进行说明。图3是根据本发明的实施例的阵列基板的制造方法的流程图。
参照图2和图3，根据本发明的实施例的阵列基板的制造方法包括：
步骤210，在基板111上形成栅电极112、栅极线、栅极绝缘层113、有源层114、数据线、源电极115a、漏电极115b、第一绝缘层116及过孔116a。
作为一个实施方式，实现步骤210的具体方法可包括：
步骤211a：在基板111上形成栅电极112及栅极线；
步骤212a：在完成步骤211a的基板111上形成栅极绝缘层113，其中，所述栅极绝缘层113覆盖所述栅电极112和所述栅极线；
步骤213a：在完成步骤212a的基板111上形成有源层114、数据线、源电极115a和漏电极115b；
步骤214a：在完成步骤213a的基板111上形成第一绝缘层116，并且在所述第一绝缘层116中形成过孔116a，其中，所述过孔116a中的源电极115a暴露。
作为另一个实施方式，实现步骤210的具体方法还可包括：
步骤211b：在基板111上形成栅电极112及栅极线；
步骤212b：在完成步骤211b的基板111上形成栅极绝缘层113，其中，所述栅极绝缘层113覆盖所述栅电极112和所述栅极线；
步骤213b：在完成步骤212b的基板111上形成有源层114；
步骤214b：在完成步骤213b的基板111上数据线、源电极115a和漏电极115b；
步骤214b：在完成步骤214b的基板111上形成第一绝缘层116，并且在所述第一绝缘层116中形成过孔116a，其中，所述过孔116a中的源电极115a暴露。
步骤220，利用带有狭缝的掩模板(例如：灰色调光刻(Gray Tone Mask)掩模板或半色调光刻(Half Tone Mask)掩模板或SSM(Single Slit Mask)掩模板)在完成步骤210的基板111上形成公共电极117和第二绝缘层118，并在第二绝缘层118中形成穿孔118a。
作为一个实施方式，实现步骤220的具体方法可包括：
步骤221：在完成步骤:210的基板111上依序形成透明导电薄膜及第二绝缘薄膜，其中，所述透明导电薄膜覆盖所述第一绝缘层116及所述过孔116a中的源电极115a，所述第二绝缘薄膜覆盖所述透明导电薄膜；
步骤222：在完成步骤221的基板111上涂覆光刻胶，其中，所述光刻胶覆盖所述第二绝缘薄膜；
步骤223：采用所述带有狭缝的掩模板对所述光刻胶进行曝光、显影处理，以将所述公共电极117的间隔处的第二绝缘层118暴露；
步骤224：将暴露的所述公共电极117的间隔处的第二绝缘层118去除，以将所述公共电极117的间隔处的透明导电薄膜暴露；
步骤225：将暴露的所述公共电极117的间隔处的透明导电薄膜去除；
步骤226：将所述过孔116a中的光刻胶去除，并将形成所述穿孔118a处的光刻胶去除，以使所述穿孔118a处的第二绝缘层118暴露；
步骤227：将暴露出的所述穿孔118a处的第二绝缘层118及所述过孔116a中的第二绝缘层118去除，并将剩余的光刻胶去除。
步骤230，在完成步骤220的基板111上形成金属电极119、第三绝缘层120及像素电极121。
作为一个实施方式，实现步骤230的具体方法可包括：
步骤231：在完成步骤220的基板111上形成金属电极119，其中，所述金属电极119填充所述穿孔118a并与所述公共电极117接触；
步骤232：在完成步骤231的基板111上形成所述第三绝缘层120，其中，所述第三绝缘层120覆盖所述金属电极119及所述第二绝缘层118；
步骤233：在完成步骤232的基板111上形成像素电极121。
综上所述，根据本发明的实施例，通过一道光刻制程完成公共电极和第二绝缘层的制作，缩短生产时间，从而提高生产效率，并且减少了一个掩模板的使用，降低了生产成本。
虽然已经参照特定实施例示出并描述了本发明，但是本领域的技术人员将理解：在不脱离由权利要求及其等同物限定的本发明的精神和范围的情况下，可在此进行形式和细节上的各种变化。

Claims (14)

  1. 一种阵列基板的制造方法，其特征在于，包括步骤：
    A)在基板上形成栅电极、栅极线、栅极绝缘层、有源层、数据线、源电极、漏电极、第一绝缘层及过孔；
    B)利用带有狭缝的掩模板在完成步骤A)的基板上形成公共电极和第二绝缘层，并在第二绝缘层中形成穿孔；
    C)在完成步骤B)的基板上形成金属电极、第三绝缘层及像素电极。
  2. 根据权利要求1所述的制造方法，其特征在于，所述步骤A)具体包括步骤：
    A1)在基板上形成栅电极及栅极线；
    A2)在完成步骤A1)的基板上形成栅极绝缘层，其中，所述栅极绝缘层覆盖所述栅电极和所述栅极线；
    A3)在完成步骤A2)的基板上形成有源层、数据线、源电极和漏电极；
    A4)在完成步骤A3)的基板上形成第一绝缘层，并且在所述第一绝缘层中形成过孔，其中，所述过孔中的源电极暴露。
  3. 根据权利要求1所述的制造方法，其特征在于，所述步骤A)具体包括步骤：
    A1)在基板上形成栅电极及栅极线；
    A2)在完成步骤A1)的基板上形成栅极绝缘层，其中，所述栅极绝缘层覆盖所述栅电极和所述栅极线；
    A3)在完成步骤A2)的基板上形成有源层；
    A4)在完成步骤A3)的基板上数据线、源电极和漏电极；
    A5)在完成步骤A4)的基板上形成第一绝缘层，并且在所述第一绝缘层 中形成过孔，其中，所述过孔中的源电极暴露。
  4. 根据权利要去2所述的制造方法，其特征在于，所述步骤B)具体包括步骤：
    B1)在完成步骤A)的基板上依序形成透明导电薄膜及第二绝缘薄膜，其中，所述透明导电薄膜覆盖所述第一绝缘层及所述过孔中的源电极，所述第二绝缘薄膜覆盖所述透明导电薄膜；
    B2)在完成步骤B1)的基板上涂覆光刻胶，其中，所述光刻胶覆盖所述第二绝缘薄膜；
    B3)采用所述带有狭缝的掩模板对所述光刻胶进行曝光、显影处理，以将所述公共电极的间隔处的第二绝缘层暴露；
    B4)将暴露的所述公共电极的间隔处的第二绝缘层去除，以将所述公共电极的间隔处的透明导电薄膜暴露；
    B5)将暴露的所述公共电极的间隔处的透明导电薄膜去除；
    B6)将所述过孔中的光刻胶去除，并将形成所述穿孔处的光刻胶去除，以使所述穿孔处的第二绝缘层暴露；
    B7)将暴露出的所述穿孔处的第二绝缘层及所述过孔中的第二绝缘层去除，并将剩余的光刻胶去除。
  5. 根据权利要去3所述的制造方法，其特征在于，所述步骤B)具体包括步骤：
    B1)在完成步骤A)的基板上依序形成透明导电薄膜及第二绝缘薄膜，其中，所述透明导电薄膜覆盖所述第一绝缘层及所述过孔中的源电极，所述第二绝缘薄膜覆盖所述透明导电薄膜；
    B2)在完成步骤B1)的基板上涂覆光刻胶，其中，所述光刻胶覆盖所述第二绝缘薄膜；
    B3)采用所述带有狭缝的掩模板对所述光刻胶进行曝光、显影处理，以将 所述公共电极的间隔处的第二绝缘层暴露；
    B4)将暴露的所述公共电极的间隔处的第二绝缘层去除，以将所述公共电极的间隔处的透明导电薄膜暴露；
    B5)将暴露的所述公共电极的间隔处的透明导电薄膜去除；
    B6)将所述过孔中的光刻胶去除，并将形成所述穿孔处的光刻胶去除，以使所述穿孔处的第二绝缘层暴露；
    B7)将暴露出的所述穿孔处的第二绝缘层及所述过孔中的第二绝缘层去除，并将剩余的光刻胶去除。
  6. 根据权利要求4所述的制造方法，其特征在于，所述步骤C)具体包括步骤：
    C1)在完成步骤B)的基板上形成金属电极，其中，所述金属电极填充所述穿孔并与所述公共电极接触；
    C2)在完成步骤C1)的基板上形成所述第三绝缘层，其中，所述第三绝缘层覆盖所述金属电极及所述第二绝缘层；
    C3)在完成步骤C2)的基板上形成像素电极。
  7. 根据权利要求5所述的制造方法，其特征在于，所述步骤C)具体包括步骤：
    C1)在完成步骤B)的基板上形成金属电极，其中，所述金属电极填充所述穿孔并与所述公共电极接触；
    C2)在完成步骤C1)的基板上形成所述第三绝缘层，其中，所述第三绝缘层覆盖所述金属电极及所述第二绝缘层；
    C3)在完成步骤C2)的基板上形成像素电极。
  8. 一种触摸屏，包括对盒设置的阵列基板及彩色滤光片基板，其特征在于，所述阵列基板的制造方法包括步骤：
    A)在基板上形成栅电极、栅极线、栅极绝缘层、有源层、数据线、源电极、漏电极、第一绝缘层及过孔；
    B)利用带有狭缝的掩模板在完成步骤A)的基板上形成公共电极和第二绝缘层，并在第二绝缘层中形成穿孔；
    C)在完成步骤B)的基板上形成金属电极、第三绝缘层及像素电极。
  9. 根据权利要求8所述的触摸屏，其特征在于，所述步骤A)具体包括步骤：
    A1)在基板上形成栅电极及栅极线；
    A2)在完成步骤A1)的基板上形成栅极绝缘层，其中，所述栅极绝缘层覆盖所述栅电极和所述栅极线；
    A3)在完成步骤A2)的基板上形成有源层、数据线、源电极和漏电极；
    A4)在完成步骤A3)的基板上形成第一绝缘层，并且在所述第一绝缘层中形成过孔，其中，所述过孔中的源电极暴露。
  10. 根据权利要求8所述的触摸屏，其特征在于，所述步骤A)具体包括步骤：
    A1)在基板上形成栅电极及栅极线；
    A2)在完成步骤A1)的基板上形成栅极绝缘层，其中，所述栅极绝缘层覆盖所述栅电极和所述栅极线；
    A3)在完成步骤A2)的基板上形成有源层；
    A4)在完成步骤A3)的基板上数据线、源电极和漏电极；
    A5)在完成步骤A4)的基板上形成第一绝缘层，并且在所述第一绝缘层中形成过孔，其中，所述过孔中的源电极暴露。
  11. 根据权利要去9所述的触摸屏，其特征在于，所述步骤B)具体包括步骤：
    B1)在完成步骤A)的基板上依序形成透明导电薄膜及第二绝缘薄膜，其中，所述透明导电薄膜覆盖所述第一绝缘层及所述过孔中的源电极，所述第二绝缘薄膜覆盖所述透明导电薄膜；
    B2)在完成步骤B1)的基板上涂覆光刻胶，其中，所述光刻胶覆盖所述第二绝缘薄膜；
    B3)采用所述带有狭缝的掩模板对所述光刻胶进行曝光、显影处理，以将所述公共电极的间隔处的第二绝缘层暴露；
    B4)将暴露的所述公共电极的间隔处的第二绝缘层去除，以将所述公共电极的间隔处的透明导电薄膜暴露；
    B5)将暴露的所述公共电极的间隔处的透明导电薄膜去除；
    B6)将所述过孔中的光刻胶去除，并将形成所述穿孔处的光刻胶去除，以使所述穿孔处的第二绝缘层暴露；
    B7)将暴露出的所述穿孔处的第二绝缘层及所述过孔中的第二绝缘层去除，并将剩余的光刻胶去除。
  12. 根据权利要去10所述的触摸屏，其特征在于，所述步骤B)具体包括步骤：
    B1)在完成步骤A)的基板上依序形成透明导电薄膜及第二绝缘薄膜，其中，所述透明导电薄膜覆盖所述第一绝缘层及所述过孔中的源电极，所述第二绝缘薄膜覆盖所述透明导电薄膜；
    B2)在完成步骤B1)的基板上涂覆光刻胶，其中，所述光刻胶覆盖所述第二绝缘薄膜；
    B3)采用所述带有狭缝的掩模板对所述光刻胶进行曝光、显影处理，以将所述公共电极的间隔处的第二绝缘层暴露；
    B4)将暴露的所述公共电极的间隔处的第二绝缘层去除，以将所述公共电极的间隔处的透明导电薄膜暴露；
    B5)将暴露的所述公共电极的间隔处的透明导电薄膜去除；
    B6)将所述过孔中的光刻胶去除，并将形成所述穿孔处的光刻胶去除，以使所述穿孔处的第二绝缘层暴露；
    B7)将暴露出的所述穿孔处的第二绝缘层及所述过孔中的第二绝缘层去除，并将剩余的光刻胶去除。
  13. 根据权利要求11所述的触摸屏，其特征在于，所述步骤C)具体包括步骤：
    C1)在完成步骤B)的基板上形成金属电极，其中，所述金属电极填充所述穿孔并与所述公共电极接触；
    C2)在完成步骤C1)的基板上形成所述第三绝缘层，其中，所述第三绝缘层覆盖所述金属电极及所述第二绝缘层；
    C3)在完成步骤C2)的基板上形成像素电极。
  14. 根据权利要求12所述的触摸屏，其特征在于，所述步骤C)具体包括步骤：
    C1)在完成步骤B)的基板上形成金属电极，其中，所述金属电极填充所述穿孔并与所述公共电极接触；
    C2)在完成步骤C1)的基板上形成所述第三绝缘层，其中，所述第三绝缘层覆盖所述金属电极及所述第二绝缘层；
    C3)在完成步骤C2)的基板上形成像素电极。
PCT/CN2015/070604 2014-12-31 2015-01-13 一种阵列基板的制造方法及触摸屏 Ceased WO2016106841A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201410855457.0A CN104503619B (zh) 2014-12-31 2014-12-31 一种阵列基板的制造方法及触摸屏
CN201410855457.0 2014-12-31

Publications (1)

Publication Number Publication Date
WO2016106841A1 true WO2016106841A1 (zh) 2016-07-07

Family

ID=52945020

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2015/070604 Ceased WO2016106841A1 (zh) 2014-12-31 2015-01-13 一种阵列基板的制造方法及触摸屏

Country Status (2)

Country Link
CN (1) CN104503619B (zh)
WO (1) WO2016106841A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170017327A1 (en) * 2015-07-17 2017-01-19 Innolux Corporation Touch display device
CN114137771A (zh) * 2021-12-08 2022-03-04 Tcl华星光电技术有限公司 阵列基板及其制作方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104866153B (zh) * 2015-05-29 2018-01-16 武汉华星光电技术有限公司 自电容式内嵌触摸屏及其制备方法、液晶显示器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006337713A (ja) * 2005-06-02 2006-12-14 Seiko Epson Corp 発光装置および電子機器
US20070013678A1 (en) * 2005-07-13 2007-01-18 Fujitsu Component Limited Coordinate detecting device
KR20110072042A (ko) * 2009-12-22 2011-06-29 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
CN102750024A (zh) * 2011-04-21 2012-10-24 乐金显示有限公司 用于嵌入式触摸传感器液晶显示装置的基板及其制造方法
CN103176302A (zh) * 2011-12-22 2013-06-26 乐金显示有限公司 液晶显示器件及其制造方法
CN104022127A (zh) * 2014-05-30 2014-09-03 京东方科技集团股份有限公司 一种阵列基板及其制作方法、以及显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006337713A (ja) * 2005-06-02 2006-12-14 Seiko Epson Corp 発光装置および電子機器
US20070013678A1 (en) * 2005-07-13 2007-01-18 Fujitsu Component Limited Coordinate detecting device
KR20110072042A (ko) * 2009-12-22 2011-06-29 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
CN102750024A (zh) * 2011-04-21 2012-10-24 乐金显示有限公司 用于嵌入式触摸传感器液晶显示装置的基板及其制造方法
CN103176302A (zh) * 2011-12-22 2013-06-26 乐金显示有限公司 液晶显示器件及其制造方法
CN104022127A (zh) * 2014-05-30 2014-09-03 京东方科技集团股份有限公司 一种阵列基板及其制作方法、以及显示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170017327A1 (en) * 2015-07-17 2017-01-19 Innolux Corporation Touch display device
CN114137771A (zh) * 2021-12-08 2022-03-04 Tcl华星光电技术有限公司 阵列基板及其制作方法
CN114137771B (zh) * 2021-12-08 2023-08-01 Tcl华星光电技术有限公司 阵列基板及其制作方法

Also Published As

Publication number Publication date
CN104503619A (zh) 2015-04-08
CN104503619B (zh) 2017-09-05

Similar Documents

Publication Publication Date Title
CN107765917B (zh) 一种触控面板的制备方法、触控面板和触控装置
CN106933416B (zh) 一种阵列基板及其制作方法、显示面板和显示装置
CN105867689B (zh) 一种触控显示基板的制作方法及触控显示装置的阵列基板
CN108110010A (zh) 阵列基板及其制备方法、触控显示面板
WO2015027633A1 (zh) 触摸屏、其制作方法及显示装置
US10503325B2 (en) Display device, touch panel and method for manufacturing the same
US20210278919A1 (en) Touch display substrate, method for manufacturing the same, driving method thereof, and display device thereof
CN106024813B (zh) 一种低温多晶硅tft阵列基板的制作方法及相应装置
WO2015089965A1 (zh) 显示基板及其制作方法、触摸屏和显示装置
CN103500036A (zh) 触摸屏、其制作方法及显示装置
WO2018054174A1 (zh) 压感显示面板及其制造方法、压感显示装置
CN105324705A (zh) 黑色矩阵下具有蓝色颜料层的显示器
WO2015074319A1 (zh) 一种彩膜基板、其制作方法、内嵌式触摸屏及显示装置
WO2016123935A1 (zh) 一种掩膜板及阵列基板的制造方法
CN106873238A (zh) 一种对向基板、显示面板、显示装置及制作方法
CN106020544A (zh) 一种触控显示面板及其制作方法、触控显示装置
CN103455204B (zh) 触摸屏、其制作方法及显示装置
CN107195640A (zh) 阵列基板及其制备方法和显示装置
CN104576527B (zh) 一种阵列基板的制备方法
WO2016106841A1 (zh) 一种阵列基板的制造方法及触摸屏
CN104267576B (zh) 掩膜板、柱状隔垫物的制作方法和基板的制作方法
CN104536611B (zh) 一种阵列基板的制备方法
CN107275341A (zh) 一种阵列基板及其制造方法
CN106129071B (zh) 一种阵列基板的制作方法及相应装置
CN104849958A (zh) 一种半透半遮面板、触控面板及其制作方法以及显示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15874534

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15874534

Country of ref document: EP

Kind code of ref document: A1