WO2016105043A1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
WO2016105043A1
WO2016105043A1 PCT/KR2015/014007 KR2015014007W WO2016105043A1 WO 2016105043 A1 WO2016105043 A1 WO 2016105043A1 KR 2015014007 W KR2015014007 W KR 2015014007W WO 2016105043 A1 WO2016105043 A1 WO 2016105043A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
semiconductor package
substrate
resin
semiconductor
Prior art date
Application number
PCT/KR2015/014007
Other languages
English (en)
French (fr)
Inventor
이규진
윤태성
나재익
노우현
이준호
Original Assignee
주식회사 두산
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 두산 filed Critical 주식회사 두산
Publication of WO2016105043A1 publication Critical patent/WO2016105043A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a semiconductor package in which a semiconductor chip is packaged on a substrate.
  • Semiconductor chips are mainly packaged using epoxy mold compounds. That is, the semiconductor chip is packaged by mounting the semiconductor chip on a substrate, connecting the circuit terminals, inserting the mold into a mold (molding machine), and then injecting an epoxy encapsulant into the mold and curing the semiconductor chip. In this way, a semiconductor chip is packaged on a substrate by an encapsulant, referred to as a semiconductor package.
  • Semiconductor packages are required to be ultra thin and miniaturized with the recent development of portable devices. Accordingly, technologies for ultra-thin and ultra-miniaturized semiconductor packages have been developed, but there is a problem in that warpage of semiconductor packages occurs due to ultra-thin semiconductor packages.
  • the thickness of the semiconductor package becomes thin and the material constituting the substrate, the semiconductor chip, and the epoxy encapsulant are made of different components (specifically, components having different thermal expansion coefficients), thereby manufacturing or manufacturing the semiconductor package.
  • the semiconductor package is bent.
  • an object of the present invention is to provide a semiconductor package which minimizes warpage and has excellent heat dissipation and electromagnetic shielding properties.
  • the present invention to achieve the above object is a substrate comprising a circuit layer and an insulating layer; A semiconductor chip mounted on the substrate; A resin layer for sealing the semiconductor chip: a protective layer laminated on the resin layer; And a metal layer laminated on the protective layer, wherein the insulating layer is a first composite substrate impregnated with a first resin on a first fiber base, and the protective layer is a second resin impregnated on a second fiber base. 2 Provide a semiconductor package as a composite substrate.
  • the present invention also provides a support wafer; A semiconductor chip mounted on the support wafer; A resin layer sealing the semiconductor chip; And a metal layer stacked on the resin layer.
  • the protective layer and the insulating layer of the substrate are each composed of a composite substrate in which a resin is impregnated into a fiber base, the symmetry of the semiconductor package structure is ensured, and thus the bending of the semiconductor package is performed. The phenomenon can be minimized.
  • the semiconductor package according to the present invention is excellent in heat dissipation and electromagnetic shielding because it is provided with a metal layer.
  • FIG. 1 is a cross-sectional view of a semiconductor package according to an example of the present invention.
  • FIG. 2 is a cross-sectional view of a semiconductor package according to another example embodiment of the present invention.
  • a semiconductor package according to an example of the present invention includes a substrate 11, a semiconductor chip 12, a resin layer 13, a protective layer 14, and a metal layer 15.
  • substrate 11 contained in the semiconductor package which concerns on an example of this invention contains the circuit layer 11a and the insulating layer 11b.
  • the circuit layer 11a included in the substrate 11 is made of a conductive metal and is electrically connected to the semiconductor chip 12.
  • the material usable as the conductive metal for forming the circuit layer 11a is not particularly limited as long as it is known in the art, but non-limiting examples include aluminum (Al), copper (Cu), tin (Sn), and gold (Au). ), Silver (Ag), alloys thereof, and the like.
  • the insulating layer 11b included in the substrate 11 is formed of a first composite substrate (specifically, a first prepreg) in which a first resin is impregnated with a first fiber substrate, which will be described later.
  • the thickness of the substrate 11 is not particularly limited, but considering the thickness and physical properties of the semiconductor package, the thickness of the substrate 11 is preferably 60 to 250 ⁇ m.
  • the semiconductor chip 12 included in the semiconductor package according to an example of the present invention is not particularly limited as long as it is made of materials and structures known in the art, but non-limiting examples include a wire bonding structure, a flip chip structure, or a through silicon via. The structure etc. are mentioned.
  • the resin layer 13 included in the semiconductor package according to an example of the present invention seals the semiconductor chip 12 to protect the semiconductor chip 12 from the outside.
  • the material for forming the resin layer 13 is not particularly limited as long as it is known in the art, but non-limiting examples include a mold composition including an epoxy resin.
  • the protective layer 14 included in the semiconductor package according to the exemplary embodiment of the present invention is laminated on the resin layer 13 to protect the resin layer 13 and simultaneously control warpage of the semiconductor package. That is, the protective layer 14 is composed of a second composite substrate (specifically, a second prepreg) in which a second resin is impregnated with a second fiber substrate, and a structure and physical properties of the first composite substrate forming the insulating layer 11b. Since the same, the warpage phenomenon of the semiconductor package can be minimized.
  • a second composite substrate specifically, a second prepreg
  • a semiconductor package was manufactured by molding a substrate in which a semiconductor chip is mounted into a mold, and then injecting an epoxy encapsulant into a mold at a high temperature.
  • a semiconductor package has a problem in that the semiconductor package is bent because the epoxy encapsulant is different in structure and physical properties from materials forming the substrate and the internal stress of the package is uneven.
  • the protective layer 14 and the insulating layer 11b of the substrate 11 laminated on the resin layer 13 are applied to the first composite base material and the second composite base material having the same structure and physical properties, respectively. Since the symmetry between the material constituting the 14 and the substrate 11 is increased, the warpage of the semiconductor package may be minimized.
  • the semiconductor package is formed of the first fiber substrate and the second fiber substrate included in each of the first composite substrate and the second composite substrate. Because of the increase in the mechanical strength of the semiconductor package it can also improve the warpage phenomenon.
  • the first fiber base constituting the first composite base as the insulating layer 11b and the second fiber base constituting the second composite base as the protective layer 14 may be inorganic fibers or organic fibers, respectively.
  • the inorganic fiber is not particularly limited as long as it is known in the art, but non-limiting examples include glass fiber.
  • the organic fiber is not particularly limited as long as it is known in the art, but non-limiting examples include carbon fiber, polyparaphenylene benzobisoxazole (PBO) fiber, aramid fiber, polypyridobisimidazole (PIPD) fiber And polybenzothiazole (PBZT) fibers and polyarylate (PAR) fibers.
  • PBO polyparaphenylene benzobisoxazole
  • aramid fiber polypyridobisimidazole
  • PBZT polybenzothiazole
  • PAR polyarylate
  • first resin constituting the first composite base material of the insulating layer 11b and the second resin constituting the second composite base material of the protective layer 14 may each be a thermosetting resin or a thermoplastic resin.
  • the thermosetting resin is not particularly limited as long as it is known in the art, but non-limiting examples include epoxy resins, phenol resins, urea resins, unsaturated polyester resins, and the like.
  • the thickness of the protective layer 14 is not particularly limited, but considering the thickness and physical properties of the semiconductor package, it is preferably 5 to 80 ⁇ m.
  • the metal layer 15 included in the semiconductor package according to the exemplary embodiment of the present invention is stacked on the protective layer 14 to emit heat generated from the semiconductor package to the outside, and shields electromagnetic waves.
  • the material for forming the metal layer 15 is not particularly limited, but considering the heat dissipation and electromagnetic shielding of the semiconductor package, it is preferable to include one or more selected from the group consisting of copper, nickel, aluminum, graphene and graphite. Do. Specifically, the metal layer 15 is more preferably a copper layer, a copper layer coated with nickel, and a surface aluminum coated with a release epoxy resin (separate aluminum).
  • the thickness of the metal layer 15 is not particularly limited, but considering the thickness and physical properties of the semiconductor package, it is preferably 2 to 50 ⁇ m.
  • the semiconductor package according to the exemplary embodiment of the present invention may further include an adhesive layer (not shown) between the protective layer 14 and the metal layer 15 to increase the bonding force between the protective layer 14 and the metal layer 15.
  • the method of manufacturing a semiconductor package according to an example of the present invention is not particularly limited, but may be manufactured through the following process.
  • the semiconductor chip 12 is mounted on the substrate 11 including the circuit layer 11a and the insulating layer 11b to electrically connect the semiconductor chip 12 to the substrate 11.
  • the method of mounting and electrically connecting the semiconductor chip 12 is not particularly limited as long as it is known in the art.
  • the metal layers 15 are disposed on both surfaces of the protective layer 14, which is the second composite substrate, and pressurized, and one side is etched to prepare the protective layer 14 to which the metal layers 15 are bonded.
  • the metal layer 15 may increase the bonding strength with the protective layer 14 by forming roughness on the surface or introducing an anchor group.
  • the protective layer 14 in which the substrate 11 on which the semiconductor chip 12 is mounted and the metal layer 15 are combined is introduced into the mold, and the resin composition 13 is formed by injecting and curing the mold composition.
  • the substrate 11 on which the chip 12 is mounted and the protective layer 14 to which the metal layer 15 is bonded are bonded.
  • the insulating layer 11b and the protective layer 14 of the substrate 11 are composed of the first composite material and the second composite material, respectively, thereby ensuring the symmetry of the semiconductor package and the mechanical strength. Since the warp of the package can be minimized. In addition, since the metal layer 15 is stacked on the protective layer 14, heat dissipation and electromagnetic shielding are enhanced, so that the lifespan and characteristics of the semiconductor package may be improved.
  • a semiconductor package according to another exemplary embodiment of the present invention includes a support wafer 21, a semiconductor chip 22, a resin layer 23, and a metal layer 24.
  • the support wafer 21 included in the semiconductor package according to another example of the present invention is for mounting the semiconductor chip 22 and is a silicon substrate.
  • the semiconductor chip 22 included in the semiconductor package according to another example of the present invention is not particularly limited as long as it is made of a material and structure known in the art, but is not limited thereto.
  • a through silicon via structure or a wafer level chip structure may be used. Can be mentioned.
  • the resin layer 23 included in the semiconductor package according to another example of the present invention seals the semiconductor chip 22 to protect the semiconductor chip 22 from the outside.
  • the material for forming the resin layer 23 is not particularly limited as long as it is known in the art, but non-limiting examples include a mold composition including an epoxy resin.
  • the metal layer 24 included in the semiconductor package according to another exemplary embodiment of the present invention is laminated on the resin layer 23 to emit heat generated from the semiconductor package to the outside, and shields electromagnetic waves.
  • the material for forming the metal layer 24 is not particularly limited, but considering the heat dissipation and electromagnetic shielding of the semiconductor package, it is preferable to include at least one selected from the group consisting of copper, nickel, aluminum, graphene and graphite. Do. Specifically, the metal layer 24 is more preferably a copper layer, a copper layer coated with nickel on the surface, and an aluminum layer (separate aluminum) coated on the surface with a release epoxy resin.
  • the thickness of the metal layer 24 is not particularly limited, but considering the thickness and the physical properties of the semiconductor package, it is preferably 2 to 50 ⁇ m.
  • the semiconductor package according to another exemplary embodiment of the present invention may further include an adhesive layer (not shown) between the resin layer 23 and the metal layer 24 to increase the bonding force between the resin layer 23 and the metal layer 24.
  • a semiconductor chip using a DAF (Die attach film) (Henkel, ATB-100) on a substrate having a thermal expansion coefficient of 15 ppm and a thickness of 150 ⁇ m (the insulating layer included in the substrate consists of the same components as the following protective layer) was attached.
  • the T glass fiber (Nitto Spinning Co., Ltd., # 1035) having a thickness of 30 ⁇ m was impregnated with a resin composition having a solid content of 65 wt%, and dried at 175 ° C. for 5 minutes to form a protective layer having a thickness of 50 ⁇ m.
  • the components of the resin composition used are shown in Table 1 below.
  • a copper layer having a thickness of 12 ⁇ m was disposed on both surfaces of the formed protective layer, and a surface pressure of 30 kg / cm 2 was applied at 210 ° C. for 150 minutes to prepare a laminate coated with a copper layer. The surface was etched to obtain a protective layer having a copper layer bonded thereto.
  • the substrate on which the semiconductor chip is attached and the protective layer combined with the copper layer are put into a compressor mold, a mold composition (KCC, 5900GJ) is injected, and cured at 200 ° C. for 2 minutes to form a resin layer having a thickness of 300 ⁇ m.
  • a mold composition KCC, 5900GJ
  • the substrate to which the semiconductor chip was attached and the protective layer to which the copper layer was bonded were combined.
  • a cured semiconductor package having a thickness of 512 ⁇ m was further cured at 180 ° C. for 2 hours.
  • a semiconductor package having a thickness of 512 ⁇ m was manufactured in the same manner as in Example 1, except that the nickel-coated copper layer was applied instead of the copper layer.
  • a semiconductor package having a thickness of 512 ⁇ m was manufactured in the same manner as in Example 1, except that the aluminum layer was applied instead of the copper layer.
  • a semiconductor chip was attached to a silicon support wafer having a thickness of 150 ⁇ m using a die attach film (DAF) (Henkel, ATB-100).
  • DAF die attach film
  • a substrate with a semiconductor chip and a copper layer having a thickness of 12 ⁇ m were put into a compressor mold, a mold composition (KCC, 5900GJ) was injected, and cured at 200 ° C. for 2 minutes to prepare a resin layer having a thickness of 300 ⁇ m.
  • the copper layer was bonded to the substrate on which the semiconductor chip was attached.
  • the cured semiconductor package was further cured at 180 ° C. for 2 hours to prepare a semiconductor package having a thickness of 462 ⁇ m.
  • a semiconductor package having a thickness of 462 ⁇ m was manufactured in the same manner as in Example 4, except that the nickel-coated copper layer was applied instead of the copper layer.
  • a semiconductor package having a thickness of 462 ⁇ m was manufactured in the same manner as in Example 4, except that the aluminum layer was applied instead of the copper layer.
  • a semiconductor package having a thickness of 512 ⁇ m was manufactured in the same manner as in Example 1, except that the resin layer was formed to a thickness of 362 ⁇ m without applying the protective layer and the copper layer.
  • a semiconductor package having a thickness of 462 ⁇ m was manufactured in the same manner as in Example 4, except that the resin layer was formed to have a thickness of 312 ⁇ m without applying the metal layer.
  • the warpage phenomenon was measured using TherMoire AXP System equipment to measure the warpage of semiconductor packages according to thermal history. As a criterion of the measured value, the warp height at room temperature was measured after cooling to elevated temperature according to the temperature profile.
  • Electromagnetic shielding rate The electromagnetic wave shielding rate was evaluated by using the EMI system specified in ASTM D-4935 after measuring the electromagnetic wave emitted from the signal generator through the sample in the sample holder. .
  • Example 1 Example 2 Example 3 Example 4 Example 5 Example 6 Comparative Example 1 Comparative Example 2 Semiconductor warpage phenomenon 36 36 32 34 33 30 58 46 Thermal conductivity ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ Electromagnetic shielding rate ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ : Very good / ⁇ : Excellent / ⁇ : Normal
  • the semiconductor package according to the present invention has less warpage and excellent thermal conductivity and electromagnetic shielding rate.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 패키지에 관한 것으로, 본 발명의 반도체 패키지는 회로층과 절연층을 포함하는 기판; 상기 기판 상에 실장되는 반도체 칩; 상기 반도체 칩을 밀봉하는 수지층: 상기 수지층 상에 적층되는 보호층; 및 상기 보호층 상에 적층되는 금속층을 포함한다.

Description

반도체 패키지
본 발명은 기판 상에 반도체 칩이 패키징된 반도체 패키지에 관한 것이다.
반도체 칩은 주로 에폭시 봉지재(Epoxy mold compound)를 이용하여 패키징된다. 즉, 반도체 칩을 기판 상에 실장하고, 회로 단자들을 연결한 후 금형(성형기)에 투입한 다음 에폭시 봉지재(epoxy mold compound)를 금형에 주입한 후 경화시키는 방법으로 반도체 칩을 패키징한다. 이와 같이 반도체 칩이 봉지재에 의해 기판에 패키징된 것을 반도체 패키지라고 한다.
반도체 패키지는 최근 휴대 기기가 발달함에 따라 초박판화 및 초소형화가 요구되고 있다. 이에 따라 반도체 패키지의 초박판화 및 초소형화를 위한 기술들이 개발되고 있으나, 반도체 패키지의 초박판화에 의해 반도체 패키지의 휨(warpage)이 발생하는 문제점이 있었다.
즉, 반도체 패키지의 두께가 얇아짐과 동시에 기판을 이루는 물질, 반도체 칩, 에폭시 봉지재가 서로 상이한 성분(구체적으로, 열팽창계수가 서로 다른 성분)으로 이루어져 있어, 반도체 패키지를 제조하거나 제조된 반도체 패키지를 인쇄회로기판에 실장할 때 반도체 패키지가 휘는 문제점이 발생하는 것이다.
또한 반도체 패키지의 초박판화 및 초소형화에 의해 반도체 패키지의 방열성 및 전자파 차폐성도 떨어지는 문제점이 발생하였다.
상기한 문제점을 해결하기 위해 본 발명은 휨 현상이 최소화되며, 방열성 및 전자파 차폐성이 우수한 반도체 패키지를 제공하는 것을 목적으로 한다.
상기한 목적을 달성하기 위해 본 발명은 회로층과 절연층을 포함하는 기판; 상기 기판 상에 실장되는 반도체 칩; 상기 반도체 칩을 밀봉하는 수지층: 상기 수지층 상에 적층되는 보호층; 및 상기 보호층 상에 적층되는 금속층을 포함하고, 상기 절연층은 제1 섬유기재에 제1 수지가 함침된 제1 복합기재이고, 상기 보호층은 제2 섬유기재에 제2 수지가 함침된 제2 복합기재인 반도체 패키지를 제공한다.
또한 본 발명은 서포트 웨이퍼; 상기 서포트 웨이퍼 상에 실장되는 반도체 칩; 상기 반도체 칩을 밀봉하는 수지층; 및 상기 수지층 상에 적층되는 금속층을 포함하는 반도체 패키지도 제공한다.
본 발명에 따른 반도체 패키지는 반도체 칩을 밀봉하는 수지층을 중심으로 보호층과 기판의 절연층이 각각 섬유기재에 수지가 함침된 복합기재로 이루어져 반도체 패키지 구조의 대칭성이 확보되기 때문에 반도체 패키지의 휨 현상이 최소화될 수 있다.
또한 본 발명에 따른 반도체 패키지는 금속층이 구비되어 있기 때문에 방열성 및 전자파 차폐성이 우수하다.
도 1은 본 발명의 일례에 따른 반도체 패키지의 단면도이다.
도 2는 본 발명의 다른 일례에 따른 반도체 패키지의 단면도이다.
이하, 본 발명을 설명한다.
<제1 반도체 패키지>
도 1을 참조하면, 본 발명의 일례에 따른 반도체 패키지는 기판(11), 반도체 칩(12), 수지층(13), 보호층(14) 및 금속층(15)을 포함한다.
*본 발명의 일례에 따른 반도체 패키지에 포함되는 기판(11)은 회로층(11a)과 절연층(11b)을 포함한다. 상기 기판(11)에 포함되는 회로층(11a)은 전도성 금속으로 이루어져 있으며, 반도체 칩(12)과 전기적으로 연결된다. 여기서 회로층(11a)을 형성하기 위한 전도성 금속으로 사용 가능한 물질은 당업계에 공지된 것이라면 특별히 한정되지 않으나, 비제한적인 예로 알루미늄(Al), 구리(Cu), 주석(Sn), 금(Au), 은(Ag) 또는 이들의 합금 등을 들 수 있다. 상기 기판(11)에 포함되는 절연층(11b)은 제1 섬유기재에 제1 수지가 함침된 제1 복합기재(구체적으로, 제1 프리프레그)로 이루어지는데, 이에 대해서는 후술하기로 한다.
한편 상기 기판(11)의 두께는 특별히 한정되지 않으나, 반도체 패키지의 두께 및 물성을 고려할 때, 60 내지 250㎛인 것이 바람직하다.
본 발명의 일례에 따른 반도체 패키지에 포함되는 반도체 칩(12)은 당업계에 공지된 재료 및 구조로 이루어진 것이라면 특별히 한정되지 않으나, 비제한적인 예로, wire bonding 구조, flip chip 구조, 또는 through silicon via 구조 등을 들 수 있다.
본 발명의 일례에 따른 반도체 패키지에 포함되는 수지층(13)은 반도체 칩(12)을 외부로부터 보호하기 위해 반도체 칩(12)을 밀봉한다. 이러한 수지층(13)을 형성하기 위한 물질은 당업계에 공지된 것이라면 특별히 한정되지 않으나, 비제한적인 예로 에폭시 수지를 포함하는 몰드 조성물을 들 수 있다.
본 발명의 일례에 따른 반도체 패키지에 포함되는 보호층(14)은 수지층(13) 상에 적층되어 수지층(13)을 보호함과 동시에 반도체 패키지의 휨(Warpage)을 제어한다. 즉, 보호층(14)은 제2 섬유기재에 제2 수지가 함침된 제2 복합기재(구체적으로, 제2 프리프레그)로 이루어져 상기 절연층(11b)을 이루는 제1 복합기재와 구조 및 물성이 동일하기 때문에 반도체 패키지의 휨 현상이 최소화될 수 있다.
종래에는 반도체 칩을 보호하기 위해 반도체 칩이 실장된 기판을 금형에 투입한 후 고온에서 액상이 되는 에폭시 봉지재를 금형에 주입하는 몰딩 방식으로 반도체 패키지를 제조하였다. 그러나, 이러한 반도체 패키지의 경우 에폭시 봉지재가 기판을 이루는 물질과 구조 및 물성이 상이하여 패키지의 내부 응력이 불균일하기 때문에 반도체 패키지가 휘어지는 문제점이 있었다.
그러나 본 발명은 수지층(13) 상에 적층되는 보호층(14)과 기판(11)의 절연층(11b)에 구조 및 물성이 동일한 제1 복합기재와 제2 복합기재를 각각 적용함으로써 보호층(14)과 기판(11)을 이루는 물질 간의 대칭성이 높아져 반도체 패키지의 휨 현상이 최소화될 수 있다.
또한 절연층(11b)과 보호층(14)이 각각 제1 복합기재와 제2 복합기재일 경우 제1 복합기재와 제2 복합기재 각각에 포함된 제1 섬유기재와 제2 섬유기재에 의해 반도체 패키지의 기계적 강도가 높아지기 때문에 이로 인해서도 반도체 패키지의 휨 현상을 개선할 수 있다.
여기서 절연층(11b)인 제1 복합기재를 이루는 제1 섬유기재와, 보호층(14)인 제2 복합기재를 이루는 제2 섬유기재는 각각 무기 섬유 또는 유기 섬유일 수 있다. 상기 무기 섬유는 당업계에 공지된 것이라면 특별히 한정되지 않으나, 비제한적인 예로 유리 섬유를 들 수 있다. 또한, 상기 유기 섬유도 당업계에 공지된 것이라면 특별히 한정되지 않으나, 비제한적인 예로 탄소섬유, 폴리파라페닐렌벤조비스옥사졸(PBO) 섬유, 아라미드섬유, 폴리피리도비스이미다졸(PIPD) 섬유, 폴리벤조티아졸(PBZT) 섬유 및 폴리아릴레이트(PAR) 섬유 등을 들 수 있다. 여기서 제1 복합기재와 제2 복합기재의 제조효율 및 반도체 패키지의 물성 등을 고려할 때, 제1 섬유기재와 제2 섬유기재는 모두 유리 섬유인 것이 바람직하다.
또한 절연층(11b)인 제1 복합기재를 이루는 제1 수지와, 보호층(14)인 제2 복합기재를 이루는 제2 수지는 각각 열경화성 수지 또는 열가소성 수지일 수 있다. 상기 열경화성 수지는 당업계에 공지된 것이라면 특별히 한정되지 않으나, 비제한적인 예로, 에폭시 수지, 페놀 수지, 우레아 수지, 불포화 폴리에스테르 수지 등을 들 수 있다.
이러한 보호층(14)의 두께는 특별히 한정되지 않으나, 반도체 패키지의 두께 및 물성을 고려할 때, 5 내지 80㎛인 것이 바람직하다.
본 발명의 일례에 따른 반도체 패키지에 포함되는 금속층(15)은 보호층(14) 상에 적층되어 반도체 패키지에서 발생되는 열을 외부로 방출시키고, 전자파를 차폐한다. 이러한 금속층(15)을 형성하기 위한 물질은 특별히 한정되지 않으나, 반도체 패키지의 방열성 및 전자파 차폐성을 고려할 때, 구리, 니켈, 알루미늄, 그래핀 및 그라파이트로 이루어진 군에서 선택된 1종 이상을 포함하는 것이 바람직하다. 구체적으로, 금속층(15)은 구리층, 표면이 니켈로 코팅된 구리층, 표면이 이형 에폭시 수지로 코팅된 알루미늄층(separate aluminum)인 것이 더욱 바람직하다. 이와 같은 금속층(15)의 두께는 특별히 한정되지 않으나, 반도체 패키지의 두께 및 물성을 고려할 때, 2 내지 50㎛인 것이 바람직하다.
한편 본 발명의 일례에 따른 반도체 패키지는 보호층(14)과 금속층(15)의 결합력을 높이기 위해 보호층(14)과 금속층(15) 사이에 점착층(미도시)을 더 포함할 수 있다.
이러한 본 발명의 일례에 따른 반도체 패키지의 제조방법은 특별히 한정되지않으나, 다음과 같은 과정을 통해 제조할 수 있다.
먼저, 회로층(11a)과 절연층(11b)을 포함하는 기판(11) 상에 반도체 칩(12)을 실장하여 반도체 칩(12)을 기판(11)과 전기적으로 연결한다. 반도체 칩(12)을 실장하고 전기적으로 연결하는 방법은 당업계에 공지된 것이라면 특별히 한정되지 않는다.
다음 제2 복합기재인 보호층(14)의 양 면에 금속층(15)을 각각 배치하고 가압한 후 한 면을 에칭하여 금속층(15)이 결합된 보호층(14)을 제조한다. 여기서 금속층(15)은 그 표면에 조도를 형성시키거나 앵커기(ANCHOR GROUP)를 도입하여 보호층(14)과의 결합력을 높일 수 있다.
이후 반도체 칩(12)이 실장된 기판(11)과 금속층(15)이 결합된 보호층(14)을 몰드에 투입하고, 몰드 조성물을 주입 및 경화시켜 수지층(13)을 형성함과 동시에 반도체 칩(12)이 실장된 기판(11)과 금속층(15)이 결합된 보호층(14)을 결합시킨다.
이와 같은 본 발명의 일례에 따른 반도체 패키지는 기판(11)의 절연층(11b)과 보호층(14)이 각각 제1 복합기재 및 제2 복합기재로 이루어져 있어 반도체 패키지의 대칭성이 확보되고 기계적 강도가 높아지기 때문에 패키지의 휨 현상이 최소화될 수 있다. 또한 보호층(14) 상에 금속층(15)이 적층되어 있어 방열성 및 전자파 차폐성이 강화되기 때문에 반도체 패키지의 수명 및 특성도 향상될 수 있다.
<제2 반도체 패키지>
도 2를 참조하면, 본 발명의 다른 일례에 따른 반도체 패키지는 서포트 웨이퍼(support wafer)(21), 반도체 칩(22), 수지층(23) 및 금속층(24)을 포함한다.
본 발명의 다른 일례에 따른 반도체 패키지에 포함되는 서포트 웨이퍼(21)는 반도체 칩(22)을 실장하기 위한 것으로, 실리콘 기판이다.
본 발명의 다른 일례에 따른 반도체 패키지에 포함되는 반도체 칩(22)은 당업계에 공지된 재료 및 구조로 이루어진 것이라면 특별히 한정되지 않으나, 비제한적인 예로, through silicon via 구조, 또는 wafer level chip 구조 등을 들 수 있다.
본 발명의 다른 일례에 따른 반도체 패키지에 포함되는 수지층(23)은 반도체 칩(22)을 외부로부터 보호하기 위해 반도체 칩(22)을 밀봉한다. 이러한 수지층(23)을 형성하기 위한 물질은 당업계에 공지된 것이라면 특별히 한정되지 않으나, 비제한적인 예로 에폭시 수지를 포함하는 몰드 조성물을 들 수 있다.
본 발명의 다른 일례에 따른 반도체 패키지에 포함되는 금속층(24)은 수지층(23) 상에 적층되어 반도체 패키지에서 발생되는 열을 외부로 방출시키고, 전자파를 차폐한다. 이러한 금속층(24)을 형성하기 위한 물질은 특별히 한정되지 않으나, 반도체 패키지의 방열성 및 전자파 차폐성을 고려할 때, 구리, 니켈, 알루미늄, 그래핀 및 그라파이트로 이루어진 군에서 선택된 1종 이상을 포함하는 것이 바람직하다. 구체적으로, 금속층(24)은 구리층, 표면이 니켈로 코팅된 구리층, 표면이 이형 에폭시 수지로 코팅된 알루미늄층(separate aluminum)인 것이 더욱 바람직하다. 이와 같은 금속층(24)의 두께는 특별히 한정되지 않으나, 반도체 패키지의 두께 및 물성을 고려할 때, 2 내지 50㎛인 것이 바람직하다.
한편 본 발명의 다른 일례에 따른 반도체 패키지는 수지층(23)과 금속층(24)의 결합력을 높이기 위해 수지층(23)과 금속층(24) 사이에 점착층(미도시)을 더 포함할 수 있다.
이하 본 발명을 실시예를 통해 구체적으로 설명하나, 하기 실시예 및 실험예는 본 발명의 한 형태를 예시하는 것에 불과할 뿐이며, 본 발명의 범위가 하기 실시예 및 실험예에 의해 제한되는 것은 아니다.
[ 실시예 1] 반도체 패키지 제조
먼저, 열팽창 계수가 15ppm이고, 두께가 150㎛인 기판(기판에 포함된 절연층은 하기 보호층과 동일한 성분으로 이루어짐)에 DAF(Die attach film)(Henkel, ATB-100)을 이용하여 반도체 칩을 부착하였다.
다음, 두께가 30㎛인 T 유리 섬유(㈜닛토 방적, #1035)에 고형분 농도가 65중량%인 수지 조성물을 함침시킨 후 175℃에서 5분간 건조하여 두께가 50㎛인 보호층을 형성하였다. 사용된 수지 조성물의 성분은 하기 표 1과 같다.
성분 함량(중량%)
비스 말레이미드(BMI-2300, Daiwakasei) 9.5
제1 에폭시 수지(YX-8000, Japan Epoxy Resin) 8
제2 에폭시 수지(HP-4710, DIC) 9.2
경화제(KPE-3110, Kolon) 13
평균 입경 0.5㎛인 구상 실리카(SC2050, (주) 아드마텍스) 60
경화촉진제(1B2PZ, Shikoku) 0.3
합계 100
그 다음, 형성된 보호층의 양 면에 두께가 12㎛인 구리층을 각각 배치하고, 210℃에서 150분 동안 면압 30㎏/㎠를 가하여 구리층이 피복된 적층판을 제조하였으며, 제조된 적층판의 한 면을 에칭하여 구리층이 결합된 보호층을 얻었다.
이후, 반도체 칩이 부착된 기판과, 구리층이 결합된 보호층을 Compressor mold에 투입하고 몰드 조성물(KCC, 5900GJ)을 주입한 후 200℃에서 2분 동안 경화시켜 두께가 300 ㎛인 수지층을 형성시킴과 동시에 반도체 칩이 부착된 기판과 구리층이 결합된 보호층을 결합시켰다.
마지막으로 180℃에서 2시간 동안 추가로 경화시켜 두께가 512㎛인 반도체 패키지를 제조하였다.
[ 실시예 2]
구리층 대신에 니켈이 코팅된 구리층을 적용한 것을 제외하고는 실시예 1과 동일한 방법을 적용하여, 두께가 512㎛인 반도체 패키지를 제조하였다.
[ 실시예 3]
구리층 대신에 알루미늄층을 적용한 것을 제외하고는 실시예 1과 동일한 방법을 적용하여, 두께가 512㎛인 반도체 패키지를 제조하였다.
[ 실시예 4]
먼저, 두께가 150㎛인 실리콘 서포트 웨이퍼에 DAF(Die attach film)(Henkel, ATB-100)을 이용하여 반도체 칩을 부착하였다.
다음, 반도체 칩이 부착된 기판과, 두께가 12㎛인 구리층을 Compressor mold에 투입하고 몰드 조성물(KCC, 5900GJ)을 주입한 후 200℃에서 2분 동안 경화시켜 두께가 300 ㎛인 수지층을 형성시킴과 동시에 반도체 칩이 부착된 기판과 구리층을 결합시켰다.
마지막으로 180℃에서 2시간 동안 추가로 경화시켜 두께가 462㎛인 반도체 패키지를 제조하였다.
[ 실시예 5]
구리층 대신에 니켈이 코팅된 구리층을 적용한 것을 제외하고는 실시예 4와 동일한 방법을 적용하여, 두께가 462㎛인 반도체 패키지를 제조하였다.
[ 실시예 6]
구리층 대신에 알루미늄층을 적용한 것을 제외하고는 실시예 4와 동일한 방법을 적용하여, 두께가 462㎛인 반도체 패키지를 제조하였다.
[ 비교예 1]
보호층과 구리층을 적용하지 않고, 수지층을 362㎛ 두께로 형성시킨 것을 제외하고는 실시예 1과 동일한 방법을 적용하여, 두께가 512㎛인 반도체 패키지를 제조하였다.
[ 비교예 2]
금속층을 적용하지 않고 수지층을 312㎛ 두께로 형성시킨 것을 제외하고는 실시예 4와 동일한 방법을 적용하여, 두께가 462㎛인 반도체 패키지를 제조하였다.
[ 실험예 ] 반도체 패키지의 물성 평가
실시예 1 내지 6과, 비교예 1 및 2에서 제조된 반도체 패키지의 물성을 하기와 같은 방법으로 평가하였으며, 그 결과를 하기 표 2에 나타내었다.
1. 반도체 휨 현상: 열 이력에 따른 반도체 패키지의 휨 현상을 측정하기 위하여 TherMoire AXP System 장비를 사용하여 휨 현상을 측정하였다. 측정 수치의 기준은 온도 profile에 따른 승온 냉각 후 상온에서의 휨 높이를 측정하였으며, 온도 profile은 JEDEC의 JESD22B112 Warpage Specification 기준을 참조하였다.
2. 열전도율: 30℃에서 NETZSCH의 LFA Analys를 사용하여 측정하였다.
3. 전자파 차폐율: 신호 발생기(Signal Generator)에서 발생된 전자파가 시료 홀더에 있는 시료에 투과되어 나오는 전자파를 수신기에서 측정한 후 ASTM D-4935에서 규정한 EMI 시스템을 이용하여 전자파 차폐율를 평가하였다.
실시예1 실시예2 실시예3 실시예4 실시예5 실시예6 비교예1 비교예2
반도체 휨 현상 36 36 32 34 33 30 58 46
열전도율 ○ ○ ◎ ○ ○ ◎ △ △
전자파 차폐율 ◎ ◎ ◎ ◎ ◎ ◎ △ △
◎: 매우 우수 / ○: 우수 / △: 보통
상기 표 2를 참조하면, 본 발명에 따른 반도체 패키지는 휨 현상이 적고, 열전도율 및 전자파 차폐율이 우수한 것을 확인할 수 있다.

Claims (6)

  1. 회로층과 절연층을 포함하는 기판;
    상기 기판 상에 실장되는 반도체 칩;
    상기 반도체 칩을 밀봉하는 수지층:
    상기 수지층 상에 적층되는 보호층; 및
    상기 보호층 상에 적층되는 금속층을 포함하고,
    상기 절연층은 제1 섬유기재에 제1 수지가 함침된 제1 복합기재이고,
    상기 보호층은 제2 섬유기재에 제2 수지가 함침된 제2 복합기재인 반도체 패키지.
  2. 제1항에 있어서,
    상기 보호층의 두께가 5 내지 80㎛인 반도체 패키지.
  3. 제1항에 있어서,
    상기 금속층의 두께가 2 내지 50㎛인 반도체 패키지.
  4. 제1항에 있어서,
    상기 금속층이 구리, 니켈, 알루미늄, 그래핀 및 그라파이트로 이루어진 군에서 선택된 1종 이상을 포함하는 반도체 패키지.
  5. 서포트 웨이퍼;
    상기 서포트 웨이퍼 상에 실장되는 반도체 칩;
    상기 반도체 칩을 밀봉하는 수지층; 및
    상기 수지층 상에 적층되는 금속층을 포함하는 반도체 패키지.
  6. 제5항에 있어서,
    상기 금속층이 구리, 니켈, 알루미늄, 그래핀 및 그라파이트로 이루어진 군에서 선택된 1종 이상을 포함하는 반도체 패키지.
PCT/KR2015/014007 2014-12-22 2015-12-21 반도체 패키지 WO2016105043A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0186421 2014-12-22
KR1020140186421A KR101667457B1 (ko) 2014-12-22 2014-12-22 반도체 패키지

Publications (1)

Publication Number Publication Date
WO2016105043A1 true WO2016105043A1 (ko) 2016-06-30

Family

ID=56150992

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2015/014007 WO2016105043A1 (ko) 2014-12-22 2015-12-21 반도체 패키지

Country Status (2)

Country Link
KR (1) KR101667457B1 (ko)
WO (1) WO2016105043A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102645018B1 (ko) * 2022-04-19 2024-03-08 한국전자기술연구원 전자소자 및 이의 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005057126A (ja) * 2003-08-06 2005-03-03 Rohm Co Ltd 半導体装置
KR20080102022A (ko) * 2007-05-17 2008-11-24 삼성전자주식회사 회로기판의 제조방법, 반도체 패키지의 제조방법, 이에의해 제조된 회로기판 및 반도체 패키지
KR20110001186A (ko) * 2009-06-29 2011-01-06 주식회사 하이닉스반도체 반도체 패키지의 제조방법
KR20110040100A (ko) * 2009-10-13 2011-04-20 주식회사 하이닉스반도체 반도체 패키지 및 그 제조방법
KR20140076887A (ko) * 2012-12-13 2014-06-23 주식회사 두산 반도체 패키지 및 이의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005057126A (ja) * 2003-08-06 2005-03-03 Rohm Co Ltd 半導体装置
KR20080102022A (ko) * 2007-05-17 2008-11-24 삼성전자주식회사 회로기판의 제조방법, 반도체 패키지의 제조방법, 이에의해 제조된 회로기판 및 반도체 패키지
KR20110001186A (ko) * 2009-06-29 2011-01-06 주식회사 하이닉스반도체 반도체 패키지의 제조방법
KR20110040100A (ko) * 2009-10-13 2011-04-20 주식회사 하이닉스반도체 반도체 패키지 및 그 제조방법
KR20140076887A (ko) * 2012-12-13 2014-06-23 주식회사 두산 반도체 패키지 및 이의 제조방법

Also Published As

Publication number Publication date
KR101667457B1 (ko) 2016-10-18
KR20160076335A (ko) 2016-06-30

Similar Documents

Publication Publication Date Title
US10004143B2 (en) Printed wiring board and method for manufacturing printed wiring board
US9902137B2 (en) Thin metal substrate having high thermal conductivity
US20160007453A1 (en) High thermal conductivity prepreg, printed wiring board and multilayer printed wiring board using the prepreg, and semiconductor device using the multilayer printed wiring board
US20120244351A1 (en) Multilayer resin sheet and method for producing the same, method for producing cured multilayer resin sheet, and highly thermally conductive resin sheet laminate and method for producing the same
US20120120613A1 (en) Electronic module and production method therefor
US20100255742A1 (en) Heat Radiation Substrate and Illumination Module Substrate Having Hybrid Layer
US6849934B2 (en) Dielectric film for printed wiring board, multilayer printed board, and semiconductor device
KR20170020700A (ko) 전자파 차폐 및 방열 기능 일체형 다층복합시트 및 이의 제조방법
KR20130133199A (ko) 절연성 기판, 금속장 적층판, 프린트 배선판, 및 반도체 장치
US20140353004A1 (en) Insulation resin composition for printed circuit board having improved thermal conductivity and electrical properties, insulating film, prepreg and printed circuit board
WO2014073789A1 (ko) 수지 조성물 및 이를 포함하는 인쇄 회로 기판용 적층체
US8935851B2 (en) Method for manufacturing a circuit board
US20190067543A1 (en) Structure and manufacturing method of heat dissipation substrate and package structure and method thereof
JPH10242333A (ja) 半導体装置及び半導体装置の製造方法
WO2016105043A1 (ko) 반도체 패키지
WO2012093860A2 (ko) 프리프레그 및 이를 포함하는 프린트 배선판
US20140174797A1 (en) Build-up film structure, circuit board manufactured using the same, and method for manufacturing circuit board using the same
WO2013032277A2 (en) Method of manufacturing substrate for chip packages and method of manufacturing chip package
WO2018043888A1 (ko) 필름형 반도체 밀봉 부재, 이를 이용하여 제조된 반도체 패키지 및 그 제조방법
WO2012150777A2 (en) The printed circuit board and the method for manufacturing the same
KR102077885B1 (ko) 반도체 패키지
JP3406073B2 (ja) 樹脂封止型半導体装置
WO2021112627A1 (ko) 반도체 패키지용 언더필 필름 및 이를 이용하는 반도체 패키지의 제조방법
WO2012133990A1 (ko) 발광다이오드 실장에 적합한 고방열성 회로기판 제조방법
KR102041625B1 (ko) 반도체 패키지 및 이의 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15873570

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 27/10/2017)