WO2016043112A1

WO2016043112A1 - 表示装置およびその駆動方法

Info

Publication number: WO2016043112A1
Application number: PCT/JP2015/075685
Authority: WO
Inventors: 田中　紀行; 数生中村; 琢矢曽根; 仁宮澤
Original assignee: シャープ株式会社
Priority date: 2014-09-17
Filing date: 2015-09-10
Publication date: 2016-03-24
Also published as: CN106716519A; US10074333B2; US20170263204A1; CN106716519B

Abstract

　本発明は、複数のドライバＩＣによってデータ信号線を駆動する表示装置において休止駆動を行う場合であっても画像更新の際の表示ずれ等の異常が生じないようにする。休止駆動を行う液晶表示装置において、マスタＩＣ（３００Ｌ）は、そのＲＥＦ（Ｈａｌｆ）でリフレッシュ開始タイミングを検知すると、リフレッシュ制御信号ＲｆＣをスレーブＩＣ（３００Ｒ）に送り、スレーブＩＣ（３００Ｒ）のＲＥＦ（Ｈａｌｆ）で検知されたリフレッシュ開始タイミングを示すリフレッシュ検知信号ＲｆＤを受け取ると、リフレッシュ制御信号ＲｆＣをスレーブＩＣ（３００Ｒ）に送ると共に、１／２ＲＡＭ（３０６Ｌ）内のデータに基づき左アクティブエリアについてのリフレッシュを開始する。スレーブＩＣ（３００Ｒ）は、リフレッシュ制御信号ＲｆＣを受け取ると、１／２ＲＡＭ（３０６Ｒ）内のデータに基づき右アクティブエリアについてのリフレッシュを開始する。

Description

表示装置およびその駆動方法

　本発明は、表示装置およびその駆動方法に関し、特に、休止駆動を行う表示装置およびその駆動方法に関する。

　アクティブマトリクス型液晶表示装置の表示部には、複数の画素形成部がマトリクス状に形成されている。各画素形成部には、スイッチング素子として動作する薄膜トランジスタ（Thin Film Transistor：以下「ＴＦＴ」という）と、当該ＴＦＴを介してデータ信号線に接続された画素容量とが設けられている。このＴＦＴをオン／オフすることにより、画像を表示するためのデータ信号が画素形成部内の画素容量にデータ電圧として書き込まれる。このデータ電圧は画素形成部の液晶層に印加され、液晶分子の配向方向をデータ信号の電圧値に応じた方向に変化させる。このようにして液晶表示装置は、各画素形成部の液晶層の光透過率を制御することにより表示部に画像を表示する。

　このような液晶表示装置が携帯型電子機器等で使用される場合には、その消費電力の低減が従来より求められている。そこで、液晶表示装置の走査信号線としてのゲートラインを走査して表示画像のリフレッシュを行う走査期間（「リフレッシュ期間」ともいう）の後に、全てのゲートラインを非走査状態にしてリフレッシュを休止する休止期間（「非リフレッシュ期間」ともいう）を設ける表示装置の駆動方法が提案されている（例えば特許文献１参照）。この休止期間では、例えば、走査信号線駆動回路としてのゲートドライバおよび／またはデータ信号線駆動回路としてのソースドライバに制御用の信号などを与えないようにすることができる。これにより、ゲートドライバおよび／またはソースドライバの動作を休止させることができるので消費電力を低減することができる。特許文献１に記載の駆動方法のように、リフレッシュ期間の後に休止期間を設けることにより行う駆動は、例えば「休止駆動」と呼ばれる。なお、この休止駆動は「低周波駆動」または「間欠駆動」とも呼ばれる。このような休止駆動は静止画表示に好適である。

国際公開第２０１３／００８６６８号パンフレット

　近年、携帯型電子機器用の液晶表示装置に関し、液晶パネルの表示部を駆動するソースドライバ等の駆動回路とその駆動回路の制御信号を生成する表示制御回路としてのタイミングコントローラ（以下「ＴＣＯＮ」と略記する）を１つのチップとして実現したＩＣ（Integrated Circuit）が提供されている。このようなＩＣは「１チップドライバ」または「システムドライバ」等と呼ばれている。

　一方、携帯型電子機器用の表示装置において高解像度化が進行していることから、１チップドライバに含まれるソースドライバのみでは全てのソースラインを駆動できない場合がある。この場合、１チップドライバのように駆動回路に加えてＴＣＯＮを内蔵したドライバＩＣを複数個使用することにより液晶表示装置において高精細な表示を行うことが考えられる。

　しかし、このように複数のドライバＩＣを使用した液晶表示装置では、休止駆動中に画像更新が行われると、表示ずれ等の異常が生じることがある。

　そこで、本発明では、複数のドライバＩＣによって表示部（のデータ信号線）を駆動する構成において休止駆動を行う場合であっても画像更新の際の表示ずれ等の異常が生じない表示装置を提供することを目的とする。

　本発明の第１の局面は、外部から与えられる入力データに基づき画像を表示する表示装置であって、
　前記画像を表示するための表示部と、
　前記入力データに基づいて前記表示部における表示画像をリフレッシュするリフレッシュ期間と前記表示部における表示画像のリフレッシュを休止する非リフレッシュ期間とが交互に現れるように前記表示部を駆動するための駆動制御部と、
　前記入力データを外部から前記駆動制御部に与えるためのデータ経路と
を備え、
　前記駆動制御部は、前記表示部の表示領域を分割することにより得られる複数のサブ表示領域にそれぞれ対応する複数の駆動制御回路を含み、
　各駆動制御回路は、
　　書き換え可能なメモリを含み、
　　前記入力データのうち当該駆動制御回路に与えられるべきデータを受け取ると、当該受け取ったデータのうち少なくとも当該駆動制御回路に対応するサブ表示領域に画像を表示するためのデータを駆動データとして前記メモリに格納し、
　　前記表示部における表示画像をリフレッシュするためのデータが前記入力データとして外部から与えられる場合に、前記入力データに基づくリフレッシュの開始タイミングに対応づけられたリフレッシュ開始情報を、前記入力データに基づき当該駆動制御回路内で取得するか、または、他の前記駆動制御回路もしくは外部から取得し、
　　当該取得されたリフレッシュ開始情報に基づき、当該駆動制御回路に対応するサブ表示領域における表示画像のリフレッシュが他の前記駆動制御回路に対応するサブ表示領域における表示画像のリフレッシュと同期して開始されるように、前記メモリに格納された前記駆動データに基づき前記表示部を駆動することを特徴とする。

　本発明の第２の局面は、本発明の第１の局面において、
　前記データ経路は、前記複数のサブ表示領域にそれぞれ対応する複数のサブデータ経路を含み、
　各駆動制御回路は、前記入力データのうち対応するサブ表示領域に画像を表示するためのデータをサブ入力データとして当該サブ表示領域に対応するサブデータ経路を介して外部から受け取り、当該受け取ったサブ入力データを前記駆動データとして前記メモリに格納することを特徴とする。

　本発明の第３の局面は、本発明の第１の局面において、
　各駆動制御回路は、前記入力データを前記データ経路を介して外部から受け取ることを特徴とする。

　本発明の第４の局面は、本発明の第１の局面において、
　前記表示部は、複数のデータ信号線と、前記複数のデータ信号線に交差する複数の走査信号線と、前記複数のデータ信号線および前記複数の走査信号線に沿ってマトリクス状に配置された複数の画素形成部とを含み、
　各画素形成部は、前記複数のデータ信号線のいずれか１つに接続されると共に前記複数の走査信号線のいずれか１つに接続され、
　前記駆動制御部は、前記入力データに基づき前記複数の画素形成部によって画像が表示されるように前記複数のデータ信号線および前記複数の走査信号線を駆動し、
　前記データ経路は、
　　前記入力データのうち、前記複数の画素形成部によって表示されるべき画像を構成する画素マトリクスにおいて前記データ信号線に沿って並ぶ画素からなる奇数番目の画素列に対応するデータを奇数列データとして外部から各駆動制御回路に転送するための奇数サブデータ経路と、
　　前記入力データのうち、前記画素マトリクスにおいて前記データ信号線に沿って並ぶ画素からなる偶数番目の画素列に対応するデータを偶数列データとして外部から各駆動制御回路に転送するための偶数サブデータ経路とを含み、
　各駆動制御回路は、前記奇数列データを前記奇数サブデータ経路を介して外部から受け取ると共に、前記偶数列データを前記偶数サブデータ経路を介して外部から受け取ることにより、前記画素マトリクスにおいて前記走査信号線に沿って並ぶ画素からなる１つの画素行に対応する１ラインデータずつ前記入力データを外部から与えられることを特徴とする。

　本発明の第５の局面は、本発明の第１の局面において、
　前記表示部は、複数のデータ信号線と、前記複数のデータ信号線に交差する複数の走査信号線と、前記複数のデータ信号線および前記複数の走査信号線に沿ってマトリクス状に配置された複数の画素形成部とを含み、
　各画素形成部は、前記複数のデータ信号線のいずれか１つに接続されると共に前記複数の走査信号線のいずれか１つに接続され、
　前記駆動制御部は、前記入力データに基づき前記複数の画素形成部によって画像が表示されるように前記複数のデータ信号線および前記複数の走査信号線を駆動し、
　前記データ経路は、
　　前記入力データのうち、前記複数の画素形成部によって表示されるべき画像を構成する画素マトリクスにおいて前記走査信号線に沿って並ぶ画素からなる奇数番目の画素行に対応するデータを奇数行データとして外部から各駆動制御回路に転送するための奇数サブデータ経路と、
　　前記入力データのうち、前記画素マトリクスにおいて前記走査信号線に沿って並ぶ画素からなる偶数番目の画素行に対応するデータを偶数行データとして外部から各駆動制御回路に転送するための偶数サブデータ経路とを含み、
　各駆動制御回路は、前記奇数行データを前記奇数サブデータ経路を介して外部から受け取ると共に、前記偶数行データを前記偶数サブデータ経路を介して外部から受け取ることにより、前記画素マトリクスにおいて前記データ信号線に沿って並ぶ画素からなる２つの画素行に対応する２ラインデータずつ前記入力データを外部から与えられることを特徴とする。

　本発明の第６の局面は、本発明の第３から第５の局面のいずれかにおいて、
　各駆動制御回路は、前記入力データを外部から受け取ると、前記入力データのうち対応するサブ表示領域に画像を表示するためのデータを前記駆動データとして前記メモリに格納することを特徴とする。

　本発明の第７の局面は、本発明の第３から第５の局面のいずれかにおいて、
　各駆動制御回路は、前記入力データを外部から受け取ると、前記入力データを前記駆動データとして前記メモリに格納することを特徴とする。

　本発明の第８の局面は、本発明の第２から第７の局面のいずれかにおいて、
　各駆動制御回路は、前記入力データのうち対応するサブ表示領域に画像を表示するためのデータに基づき前記表示部における表示画像のリフレッシュの開始タイミングを検知するためのリフレッシュ検知部を含み、
　前記複数の駆動制御回路は、マスタ駆動制御回路として識別される１つの駆動制御回路とスレーブ駆動制御回路として識別される当該マスタ駆動制御回路以外の駆動制御回路とから構成され、
　前記マスタ駆動制御回路と前記スレーブ駆動制御回路との間には信号経路が設けられており、
　前記スレーブ駆動制御回路は、そのリフレッシュ検知部によって前記リフレッシュの開始タイミングが検知されると、当該開始タイミングを示すリフレッシュ検知信号を前記リフレッシュ開始情報として前記マスタ駆動制御回路に送り、
　前記マスタ駆動制御回路は、そのリフレッシュ検知部によって前記リフレッシュの開始タイミングが検知されるか、または、前記スレーブ駆動制御回路から前記信号経路を介して前記リフレッシュ検知信号を受け取ると、前記リフレッシュの開始を指示するリフレッシュ制御信号を前記リフレッシュ開始情報として前記信号経路を介して前記スレーブ駆動制御回路に送ると共に、前記マスタ駆動制御回路内の前記メモリに格納された前記駆動データに基づき、対応するサブ表示領域における表示画像のリフレッシュが開始されるように前記表示部を駆動し、
　前記スレーブ駆動制御回路は、前記マスタ駆動制御回路から前記信号経路を介して前記リフレッシュ制御信号を受け取ると、前記スレーブ駆動制御回路内の前記メモリに格納された前記駆動データに基づき、対応するサブ表示領域における表示画像のリフレッシュが開始されるように前記表示部を駆動することを特徴とする。

　本発明の第９の局面は、本発明の第３から第７の局面のいずれかにおいて、
　前記複数の駆動制御回路は、マスタ駆動制御回路として識別される１つの駆動制御回路とスレーブ駆動制御回路として識別される当該マスタ駆動制御回路以外の駆動制御回路とから構成され、
　前記マスタ駆動制御回路と前記スレーブ駆動制御回路との間には信号経路が設けられており、
　前記マスタ駆動制御回路は、
　　前記入力データに基づき前記表示部における表示画像のリフレッシュの開始タイミングを検知するためのリフレッシュ検知部を含み、
　　前記リフレッシュ検知部によって前記リフレッシュの開始タイミングが検知されると、前記リフレッシュの開始を指示するリフレッシュ制御信号を前記リフレッシュ開始情報として前記信号経路を介して前記スレーブ駆動制御回路に送ると共に、前記マスタ駆動制御回路内の前記メモリに格納された前記駆動データに基づき、対応するサブ表示領域における表示画像のリフレッシュが開始されるように前記表示部を駆動し、
　前記スレーブ駆動制御回路は、前記マスタ駆動制御回路から前記信号経路を介して前記リフレッシュ制御信号を受け取ると、前記スレーブ駆動制御回路内の前記メモリに格納された前記駆動データに基づき、対応するサブ表示領域における表示画像のリフレッシュが開始されるように前記表示部を駆動することを特徴とする。

　本発明の第１０の局面は、本発明の第２から第７の局面のいずれかにおいて、
　前記複数の駆動制御回路を相互に接続する信号経路を更に備え、
　各駆動制御回路は、
　　前記入力データのうち対応するサブ表示領域に画像を表示するためのデータに基づき前記表示部における表示画像のリフレッシュの開始タイミングを検知するためのリフレッシュ検知部を含み、
　　前記リフレッシュ検知部によって前記リフレッシュの開始タイミングが検知されると、当該開始タイミングを示すリフレッシュ検知信号を前記リフレッシュ開始情報として前記信号経路を介して他の前記駆動制御回路に送ると共に、当該駆動制御回路内の前記メモリに格納された前記駆動データに基づき、前記対応するサブ表示領域における表示画像のリフレッシュが開始されるように前記表示部を駆動し、
　　他の前記駆動制御回路のいずれかから前記信号経路を介して前記リフレッシュ検知信号を受け取ると、当該駆動制御回路内の前記メモリに格納された前記駆動データに基づき、前記対応するサブ表示領域における表示画像のリフレッシュが開始されるように前記表示部を駆動することを特徴とする。

　本発明の第１１の局面は、本発明の第３から第７の局面のいずれかにおいて、
　各駆動制御回路は、
　　前記入力データに基づき前記表示部における表示画像のリフレッシュの開始タイミングを検知するためのリフレッシュ検知部を含み、
　　前記リフレッシュ検知部によって前記リフレッシュの開始タイミングが検知されると、当該駆動制御回路内の前記メモリに格納された前記駆動データに基づき、対応するサブ表示領域における表示画像のリフレッシュが開始されるように前記表示部を駆動することを特徴とする。

　本発明の第１２の局面は、本発明の第２から第７の局面のいずれかにおいて、
　前記入力データに基づき前記表示部における表示画像のリフレッシュの開始を指示するリフレッシュ制御信号を前記リフレッシュ開始情報として外部から受け取るための制御信号経路を更に備え、
　各駆動制御回路は、前記リフレッシュ制御信号を前記制御信号経路を介して外部から受け取ると、当該駆動制御回路内の前記メモリに格納された前記駆動データに基づき、対応するサブ表示領域における表示画像のリフレッシュが開始されるように前記表示部を駆動することを特徴とする。

　本発明の第１３の局面は、本発明の第２から第７の局面のいずれかにおいて、
　各駆動制御回路は単一のＩＣチップとして構成されていることを特徴とする。

　本発明の第１４の局面は、本発明の第２から第７の局面のいずれかにおいて、
　前記表示部は、表示すべき画像を構成する各画素を形成するためのスイッチング素子として、酸化物半導体によりチャネル層が形成された薄膜トランジスタを含むことを特徴とする。

　本発明の他の局面は、本発明の上記第１～第１４の局面および後述の各実施形態に関する説明から明らかであるので、その説明を省略する。

　本発明の第１の局面によれば、各駆動制御回路は、表示部の表示画像をリフレッシュするためのデータが入力データとして外部から与えられる場合に、当該入力データに基づくリフレッシュの開始タイミングに対応づけられたリフレッシュ開始情報を、当該入力データに基づき当該駆動制御回路内で取得するか、または、他の駆動制御回路もしくは外部から取得する。また各駆動制御回路は、当該入力データのうち当該駆動制御回路に与えられるべきデータを受け取ると、当該受け取ったデータのうち少なくとも当該駆動制御回路に対応するサブ表示領域に画像を表示するためのデータを駆動データとしてメモリに格納し、上記取得されたリフレッシュ開始情報に基づき、当該駆動制御回路に対応するサブ表示領域の表示画像のリフレッシュが他の駆動制御回路に対応するサブ表示領域の表示画像のリフレッシュと同期して開始されるように、そのメモリに格納された当該駆動データに基づき表示部を駆動する。これにより、表示部の複数のサブ表示領域のいずれかにおける表示画像のみが変更される場合や、それら複数のサブ表示領域の表示画像のリフレッシュのためのデータ転送等のタイミングが互いにずれる場合であっても、各駆動制御回路に対応するサブ表示領域の表示画像のリフレッシュが、他の駆動制御回路に対応するサブ表示領域の表示画像のリフレッシュと同期して開始される。このため、複数の駆動制御回路により表示部を駆動しても画像更新の際の表示ズレ等の異常が発生することはない。したがって、休止駆動を行う表示装置において複数の駆動制御回路により表示部を駆動して高精細な画像を良好に表示することができる。

　本発明の第２の局面によれば、各駆動制御回路は、入力データのうち対応するサブ表示領域に画像を表示するためのデータをサブ入力データとして当該サブ表示領域に対応するサブデータ経路を介して外部から受け取り、そのサブ入力データを駆動データとしてメモリに格納する。ここで、その入力データが表示部の表示画像をリフレッシュするためのデータである場合には、各駆動制御回路は、そのメモリに格納された当該駆動データに基づき、当該駆動制御回路に対応するサブ表示領域の表示画像のリフレッシュが他の駆動制御回路に対応するサブ表示領域の表示画像のリフレッシュと同期して開始されるように表示部を駆動する。このため本発明の第２の局面は、本発明の第１の局面と同様の効果を奏しつつ、外部から各駆動制御回路へのデータ転送のための動作周波数が低いという利点を有する。

　本発明の第３の局面によれば、各駆動制御回路は、入力データをデータ経路を介して外部から受け取り、その入力データのうち少なくとも当該駆動制御回路に対応するサブ表示領域に画像を表示するためのデータを駆動データとしてメモリに格納する。ここで、その入力データが表示部の表示画像をリフレッシュするためのデータである場合には、各駆動制御回路は、そのメモリに格納された当該駆動データに基づき、当該駆動制御回路に対応するサブ表示領域の表示画像のリフレッシュが他の駆動制御回路に対応するサブ表示領域の表示画像のリフレッシュと同期して開始されるように表示部を駆動する。これにより、本発明の第１の局面と同様の効果が得られる。

　本発明の第４の局面によれば、各駆動制御回路は、入力データのうち、奇数列データを奇数サブデータ経路を介して外部から受け取ると共に、偶数列データを偶数サブデータ経路を介して外部から受け取り、受け取ったデータのうち少なくとも当該駆動制御回路に対応するサブ表示領域に画像を表示するためのデータを駆動データとしてメモリに格納する。ここで、その入力データが表示部の表示画像をリフレッシュするためのデータである場合には、各駆動制御回路は、そのメモリに格納された当該駆動データに基づき、当該サブ表示領域の表示画像のリフレッシュが他の駆動制御回路に対応するサブ表示領域の表示画像のリフレッシュと同期して開始されるように表示部を駆動する。このため本発明の第４の局面は、本発明の第１の局面と同様の効果を奏すると共に、入力データが２系統のデータ経路（奇数サブデータ経路および偶数サブデータ経路）を介して各駆動制御回路に転送されることから、そのデータ転送のための動作周波数が低いという利点を有する。

　本発明の第５の局面によれば、各駆動制御回路は、入力データのうち、奇数行データを奇数サブデータ経路を介して外部から受け取ると共に、偶数行データを偶数サブデータ経路を介して外部から受け取り、受け取ったデータのうち少なくとも当該駆動制御回路に対応するサブ表示領域に画像を表示するためのデータを駆動データとしてメモリに格納する。ここで、その入力データが表示部の表示画像をリフレッシュするためのデータである場合には、各駆動制御回路は、そのメモリに格納された当該駆動データに基づき、当該サブ表示領域の表示画像のリフレッシュが他の駆動制御回路に対応するサブ表示領域の表示画像のリフレッシュと同期して開始されるように表示部を駆動する。このため本発明の第５の局面は、本発明の第１の局面と同様の効果を奏すると共に、入力データが２系統のデータ経路（奇数サブデータ経路および偶数サブデータ経路）を介して各駆動制御回路に転送されることから、そのデータ転送のための動作周波数が低いという利点を有する。

　本発明の第６の局面によれば、各駆動制御回路は、入力データを外部から受け取ると、その入力データのうち対応するサブ表示領域に画像を表示するためのデータを駆動データとしてメモリに格納する。ここで、その入力データが表示部の表示画像をリフレッシュするためのデータである場合には、各駆動制御回路は、そのメモリに格納された当該駆動データに基づき、当該駆動制御回路に対応するサブ表示領域の表示画像のリフレッシュが他の駆動制御回路に対応するサブ表示領域の表示画像のリフレッシュと同期して開始されるように表示部を駆動する。このため本発明の第６の局面は、本発明の第１の局面と同様の効果を奏する。

　本発明の第７の局面によれば、各駆動制御回路は、入力データを外部から受け取ると、その入力データを駆動データとしてメモリに格納する。ここで、その入力データが表示部の表示画像をリフレッシュするためのデータである場合には、各駆動制御回路は、そのメモリに格納された当該駆動データに基づき、当該駆動制御回路に対応するサブ表示領域の表示画像のリフレッシュが他の駆動制御回路に対応するサブ表示領域の表示画像のリフレッシュと同期して開始されるように表示部を駆動する。このため本発明の第７の局面は、本発明の第１の局面と同様の効果を奏する。

　本発明の第８の局面によれば、各駆動制御回路は、入力データのうち当該駆動制御回路に与えられるべきデータを受け取ると、受け取ったデータのうち少なくとも当該駆動制御回路に対応するサブ表示領域に画像を表示するためのデータを駆動データとしてメモリに格納する。マスタ駆動制御回路は、そのリフレッシュ検知部によってリフレッシュの開始タイミングが検知されるか、または、スレーブ駆動制御回路からリフレッシュ検知信号を受け取ると、リフレッシュの開始を指示するリフレッシュ制御信号をスレーブ駆動制御回路に送ると共に、そのマスタ駆動制御回路内のメモリに格納された上記駆動データに基づき、対応するサブ表示領域の表示画像のリフレッシュが開始されるように表示部を駆動する。また、スレーブ駆動制御回路は、そのリフレッシュ検知部によってリフレッシュの開始タイミングが検知されると、当該開始タイミングを示すリフレッシュ検知信号をマスタ駆動制御回路に送り、マスタ駆動制御回路からリフレッシュ制御信号を受け取ると、そのスレーブ駆動制御回路内のメモリに格納された上記駆動データに基づき、対応するサブ表示領域の表示画像のリフレッシュが開始されるように表示部を駆動する。これにより、表示部の複数のサブ表示領域のいずれかにおける表示画像のみが変更される場合や、それら複数のサブ表示領域の表示画像のリフレッシュのためのデータ転送等のタイミングが互いにずれる場合であっても、各駆動制御回路に対応するサブ表示領域の表示画像のリフレッシュが、他の駆動制御回路に対応するサブ表示領域の表示画像のリフレッシュと同期して開始される。このため、本発明の第１の局面と同様の効果が得られる。また、各駆動制御回路に対応するサブ表示領域の表示画像のリフレッシュの開始タイミングが実質的にマスタ駆動回路のみによって制御されるので、リフレッシュの開始タイミングの同期化の精度が高い。

　本発明の第９の局面によれば、各駆動制御回路は、入力データを受け取ると、その入力データのうち少なくとも当該駆動制御回路に対応するサブ表示領域に画像を表示するためのデータを駆動データとしてメモリに格納する。マスタ駆動制御回路は、そのリフレッシュ検知部によってリフレッシュの開始タイミングが検知されると、リフレッシュの開始を指示するリフレッシュ制御信号をスレーブ駆動制御回路に送ると共に、そのマスタ駆動制御回路内のメモリに格納された上記駆動データに基づき、対応するサブ表示領域の表示画像のリフレッシュが開始されるように表示部を駆動する。また、スレーブ駆動制御回路は、マスタ駆動制御回路からリフレッシュ制御信号を受け取ると、そのスレーブ駆動制御回路内のメモリに格納された上記駆動データに基づき、対応するサブ表示領域の表示画像のリフレッシュが開始されるように表示部を駆動する。これにより、本発明の第８の局面と同様の効果が得られる。

　本発明の第１０の局面によれば、各駆動制御回路は、入力データのうち当該駆動制御回路に与えられるべきデータを受け取ると、受け取ったデータのうち少なくとも当該駆動制御回路に対応するサブ表示領域に画像を表示するためのデータを駆動データとしてメモリに格納する。また、各駆動制御回路は、そのリフレッシュ検知部によってリフレッシュの開始タイミングが検知されると、当該開始タイミングを示すリフレッシュ検知信号を他の駆動制御回路に送ると共に、そのメモリに格納された上記駆動データに基づき、対応するサブ表示領域の表示画像のリフレッシュが開始されるように表示部を駆動し、また、他の前記駆動制御回路のいずれかからリフレッシュ検知信号を受け取ると、そのメモリに格納された上記駆動データに基づき、当該対応するサブ表示領域の表示画像のリフレッシュが開始されるように表示部を駆動する。これにより、表示部の複数のサブ表示領域のいずれかにおける表示画像のみが変更される場合や、それら複数のサブ表示領域の表示画像のリフレッシュのためのデータ転送等のタイミングが互いにずれる場合であっても、各駆動制御回路に対応するサブ表示領域の表示画像のリフレッシュが、他の駆動制御回路に対応するサブ表示領域の表示画像のリフレッシュと同期して開始される。このため、本発明の第１の局面と同様の効果が得られる。

　本発明の第１１の局面によれば、各駆動制御回路は、入力データを受け取ると、その入力データのうち少なくとも当該駆動制御回路に対応するサブ表示領域に画像を表示するためのデータを駆動データとしてメモリに格納する。また各駆動制御回路は、そのリフレッシュ検知部によって入力データに基づきリフレッシュの開始タイミングが検知されると、そのメモリに格納された上記駆動データに基づき、対応するサブ表示領域の表示画像のリフレッシュが開始されるように表示部を駆動する。これにより、複数の駆動制御回路の間でリフレッシュ検知信号やリフレッシュ制御信号等の信号を授受することなく、本発明の第１の局面と同様の効果が得られる。

　本発明の第１２の局面によれば、各駆動制御回路は、入力データのうち当該駆動制御回路に与えられるべきデータを受け取ると、受け取ったデータのうち少なくとも当該駆動制御回路に対応するサブ表示領域に画像を表示するためのデータを駆動データとしてメモリに格納する。また各駆動制御回路は、外部からリフレッシュ制御信号を受け取ると、そのメモリに格納された上記駆動データに基づき、対応するサブ表示領域の表示画像のリフレッシュが開始されるように表示部を駆動する。これにより各駆動制御回路は、それに対応するサブ表示領域の表示画像のリフレッシュを他の駆動制御回路に対応するサブ表示領域の表示画像のリフレッシュと同期して開始することができる。このため、本発明の第１の局面と同様の効果が得られる。また、表示部の複数のサブ表示領域についてのリフレッシュの同期化は外部からのリフレッシュ制御信号に基づくので、複数の駆動制御回路の間でリフレッシュ検知信号やリフレッシュ制御信号等の信号を授受することなく、当該リフレッシュの同期化を確実に行うことができる。

　本発明の第１３の局面によれば、本発明の第１の局面と同様の効果が得られ、単一のＩＣチップとして構成された駆動制御回路を複数個使用して表示部を駆動することで高精細な画像を良好に表示することができる。

　本発明の第１４の局面によれば、表示部に表示すべき画像を構成する各画素を形成するためのスイッチング素子として、酸化物半導体によりチャネル層が形成された薄膜トランジスタが使用されているので、薄膜トランジスタのオフリーク電流が大幅に低減され、表示装置の休止駆動を良好に行うことができる。

　本発明の他の局面の効果については、本発明の上記第１～第１４の局面の効果および下記実施形態についての説明から明らかであるので、説明を省略する。

一般的な液晶表示装置の構成例を示すブロック図である。１チップドライバの構成例を示すブロック図である。２個のドライバＩＣを使用する液晶表示装置の一構成例を示すを示すブロック図である。２個のドライバＩＣを使用する液晶表示装置の他の構成例を示すを示すブロック図である。２個のドライバＩＣを使用する液晶表示装置の概略構成を示す図である。３個のドライバＩＣを使用する液晶表示装置の概略構成を示す図である。本発明の第１の実施形態に係る液晶表示装置の全体構成を示す図である。上記第１の実施形態に係る液晶表示装置の動作を説明するためのタイミングチャートである。上記第１の実施形態におけるリフレッシュの同期化のための第１の構成例を示すブロック図である。上記第１の実施形態におけるリフレッシュの同期化のための第２の構成例を示すブロック図である。上記第１の実施形態におけるリフレッシュの同期化のための第３の構成例を示すブロック図である。上記第１の実施形態において上記第３の構成例を採用した場合の同期化のための動作の一例を示すシーケンス図である。上記第１の実施形態において上記第３の構成例を採用した場合の同期化のための動作の他の例を示すシーケンス図である。本発明の第２の実施形態に係る液晶表示装置の全体構成を示す図である。上記第２の実施形態におけるリフレッシュの同期化のための第１の構成例を示すブロック図である。上記第２の実施形態におけるリフレッシュの同期化のための第２の構成例を示すブロック図である。上記第２の実施形態におけるリフレッシュの同期化のための第３の構成例を示すブロック図である。上記第２の実施形態におけるリフレッシュの同期化のための第４の構成例を示すブロック図である。上記第２の実施形態におけるリフレッシュの同期化のための第５の構成例を示すブロック図である。本発明の第３の実施形態に係る液晶表示装置の全体構成を示す図である。上記第３の実施形態におけるリフレッシュの同期化のための第１の構成例を示すブロック図である。上記第３の実施形態におけるリフレッシュの同期化のための第２の構成例を示すブロック図である。上記第３の実施形態におけるリフレッシュの同期化のための第３の構成例を示すブロック図である。上記第３の実施形態におけるリフレッシュの同期化のための第４の構成例を示すブロック図である。上記第３の実施形態におけるリフレッシュの同期化のための第５の構成例を示すブロック図である。本発明の第４の実施形態に係る液晶表示装置の全体構成を示す図である。上記第４の実施形態におけるリフレッシュの同期化のための第１の構成例を示すブロック図である。上記第４の実施形態におけるリフレッシュの同期化のための第２の構成例を示すブロック図である。上記第４の実施形態におけるリフレッシュの同期化のための第３の構成例を示すブロック図である。上記第４の実施形態におけるリフレッシュの同期化のための第４の構成例を示すブロック図である。上記第４の実施形態におけるリフレッシュの同期化のための第５の構成例を示すブロック図である。

　以下、本発明の各実施形態について説明する。以下の各実施形態については、休止駆動を行うアクティブマトリクス型液晶表示装置を例に挙げて説明する。

＜０．基本構成＞
＜０．１　全体構成＞
　本発明の各実施形態について説明する前に、まず、各実施形態の基本となる構成（以下「基本構成」）について説明する。

　図１は、一般的な液晶表示装置の構成例を示すブロック図である。この液晶表示装置２は、液晶表示パネル１０とバックライトユニット３０とを備えている。液晶表示パネル１０には、外部との接続用のＦＰＣ（Flexible Printed Circuit）が設けられている。また、液晶表示パネル１０上には、表示部１００、表示制御回路２００、データ信号線駆動回路としてのソースドライバ３１０、および走査信号線駆動回路としてのゲートドライバ３２０が設けられている。なお、ソースドライバ３１０とゲートドライバ３２０と表示制御回路２００とは本発明における駆動制御部を構成し、ソースドライバ３１０およびゲートドライバ３２０の双方またはいずれか一方は表示制御回路２００内に設けられていても良い。また、ソースドライバ３１０およびゲートドライバ３２０の双方またはいずれか一方は表示部１００と一体的に形成されていても良い。液晶表示装置２の外部には、主としてＣＰＵにより構成されるホスト８０（システム）が設けられている。

　表示部１００には、複数本（ｍ本）のデータ信号線としてのソースラインＳＬ１～ＳＬｍと、複数本（ｎ本）の走査信号線としてのゲートラインＧＬ１～ＧＬｎと、これらのｍ本のソースラインＳＬ１～ＳＬｍとｎ本のゲートラインＧＬ１～ＧＬｎとの交差点に対応して設けられた複数個（ｍ×ｎ個）の画素形成部１１０とが形成されている。以下、ｍ本のソースラインＳＬ１～ＳＬｍを区別しない場合にはこれらを単に「ソースラインＳＬ」といい、ｎ本のゲートラインＧＬ１～ＧＬｎを区別しない場合にはこれらを単に「ゲートラインＧＬ」という。ｍ×ｎ個の画素形成部１１０は、ソースラインＳＬおよびゲートラインＧＬに沿ってマトリクス状に形成されている。各画素形成部１１０は、対応する交差点を通過するゲートラインＧＬに制御端子としてのゲート端子が接続されると共に、当該交差点を通過するソースラインＳＬにソース端子が接続されたスイッチング素子としてのＴＦＴ１１１と、そのＴＦＴ１１１のドレイン端子に接続された画素電極１１２と、ｍ×ｎ個の画素形成部１１０に共通的に設けられた共通電極１１３と、画素電極１１２と共通電極１１３との間に挟持され、複数個の画素形成部１１０に共通的に設けられた液晶層とにより構成される。そして、画素電極１１２および共通電極１１３により形成される液晶容量により画素容量Ｃｐが構成される。なお、典型的には、画素容量Ｃｐに確実に電圧を保持すべく液晶容量に並列に補助容量が設けられるので、実際には画素容量Ｃｐは液晶容量および補助容量により構成される。

　本実施形態ではＴＦＴ１１１として、例えば酸化物半導体層をチャネル層に用いたＴＦＴ（以下「酸化物ＴＦＴ」という。）が用いられる。酸化物半導体層は、例えばＩｎ－Ｇａ－Ｚｎ－Ｏ系の半導体を含む。ここで、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体は、Ｉｎ（インジウム）、Ｇａ（ガリウム）、Ｚｎ（亜鉛）の三元系酸化物であって、Ｉｎ、ＧａおよびＺｎの割合（組成比）は特に限定されず、例えばＩｎ：Ｇａ：Ｚｎ＝２：２：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：２等を含む。本実施形態では、Ｉｎ、ＧａおよびＺｎを１：１：１の割合で含むＩｎ－Ｇａ－Ｚｎ－Ｏ系半導体膜を用いる。

　Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体層を有するＴＦＴは、高い移動度（アモルファスシリコンをチャネル層に用いたＴＦＴすなわちａ－ＳｉＴＦＴに比べ２０倍超）および低いリーク電流（ａ－ＳｉＴＦＴに比べ１００分の１未満）を有しているので、駆動ＴＦＴおよび画素ＴＦＴとして好適に用いられる。Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体層を有するＴＦＴを用いれば、表示装置の消費電力を大幅に削減することが可能になる。

　Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体は、アモルファスでもよいし、結晶質部分を含み、結晶性を有していてもよい。結晶質Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体としては、ｃ軸が層面に概ね垂直に配向した結晶質Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体が好ましい。このようなＩｎ－Ｇａ－Ｚｎ－Ｏ系半導体の結晶構造は、例えば、日本国特開２０１２－１３４４７５号公報に開示されている。参考のために、日本国特開２０１２－１３４４７５号公報の開示内容の全てを本明細書に援用する。

　酸化物半導体層は、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体の代わりに、他の酸化物半導体を含んでいてもよい。例えばＺｎ－Ｏ系半導体（ＺｎＯ）、Ｉｎ－Ｚｎ－Ｏ系半導体（ＩＺＯ（登録商標））、Ｚｎ－Ｔｉ－Ｏ系半導体（ＺＴＯ）、Ｃｄ－Ｇｅ－Ｏ系半導体、Ｃｄ－Ｐｂ－Ｏ系半導体、ＣｄＯ（酸化カドニウム）、Ｍｇ－Ｚｎ－Ｏ系半導体、Ｉｎ―Ｓｎ―Ｚｎ―Ｏ系半導体（例えばＩｎ₂Ｏ₃－ＳｎＯ₂－ＺｎＯ）、Ｉｎ－Ｇａ－Ｓｎ－Ｏ系半導体などを含んでいてもよい。なお、ＴＦＴ１１１として酸化物ＴＦＴを用いるのは単なる一例であり、これに代えてシリコン系のＴＦＴなどを用いても良い。

　表示制御回路（以下では「ＴＣＯＮ」ともいう）２００は、ＦＰＣ２０を介してホスト８０からデータＤＡＴを１画面分ずつ受信し、これに応じて信号線用制御信号ＳＣＴ、走査線用制御信号ＧＣＴ、および共通電位Ｖｃｏｍを生成し出力する。信号線用制御信号ＳＣＴはソースドライバ３１０に与えられる。走査線用制御信号ＧＣＴはゲートドライバ３２０に与えられる。共通電位Ｖｃｏｍは共通電極１１３に与えられる。本液晶表示装置では、表示制御回路２００と外部のホスト８０との間におけるデータＤＡＴの送受信は、ＭＩＰＩ（Mobile Industry Processor Interface）　Ａｌｌｉａｎｃｅによって提案された、ＤＳＩ（Display Serial Interface）規格に準拠したインターフェースを介して行われる。このＤＳＩ規格に準拠したインターフェースによれば、高速なデータ伝送が可能となる。液晶表示装置における表示制御回路２００とホストと間のデータ送受信については、後述の各実施形態においても同様である。ただし、本発明において表示装置とホストとの間のデータや信号の送受信のために使用するインターフェースは、ＤＳＩ規格に準拠したインターフェースに限定されるものではなく、これに代えて、又は、これと共に他の適切なインターフェース、例えばＩ２Ｃ（Inter Integrated Circuit）規格またはＳＰＩ（Serial Peripheral Interface）規格に準拠したインターフェースを使用してもよい。

　ソースドライバ３１０は、信号線用制御信号ＳＣＴに応じて、ソースラインＳＬに与えるべきデータ信号を生成し出力する。信号線用制御信号ＳＣＴには、表示すべき画像を表すデジタル映像信号、ソーススタートパルス信号、ソースクロック信号、および、ラッチストローブ信号などが含まれる。ソースドライバ３１０は、ソーススタートパルス信号、ソースクロック信号、およびラッチストローブ信号に応じて、その内部の図示しないシフトレジスタおよびサンプリングラッチ回路などを動作させ、デジタル映像信号に基づいて得られたデジタル信号を図示しないＤＡ変換回路でアナログ信号に変換することにより駆動用画像信号としてのデータ信号を生成する。

　ゲートドライバ３２０は、走査線用制御信号ＧＣＴに応じて、アクティブな走査信号のゲートラインＧＬへの印加を所定周期で繰り返す。走査線用制御信号ＧＣＴには、例えばゲートクロック信号およびゲートスタートパルス信号が含まれる。ゲートドライバ３２０は、ゲートクロック信号およびゲートスタートパルス信号に応じて、その内部の図示しないシフトレジスタなどを動作させ、走査信号を生成する。

　バックライトユニット３０は、液晶表示パネル１０の背面側に設けられ、液晶表示パネル１０の背面にバックライト光を照射する。バックライトユニット３０は、典型的には複数のＬＥＤ（Light Emitting Diode）を含んでいる。バックライトユニット３０は、表示制御回路２００により制御されるものであっても良いし、その他の方法により制御されるものであっても良い。なお、液晶表示パネル１０が反射型である場合には、バックライトユニット３０は設ける必要がない。

　以上のようにして、ソースラインＳＬにデータ信号が印加され、ゲートラインＧＬに走査信号が印加され、バックライトユニット３０が駆動されることにより、ホスト８０から送信されたデータに応じた画像が液晶表示パネル１０の表示部１００に表示される。なお既述のように、液晶表示パネル１０での画像表示には、共通電極１１３への電圧印加または共通電極１１３の駆動も必要であるが、このための構成および動作については本発明の特徴に直接的には関係しないので、以下ではそれらの説明を省略する。

＜０．２　ドライバＩＣおよびその使用態様＞
　既述のように、近年、携帯型電子機器用の液晶表示装置において使用可能な１チップドライバが提供されている。図１に示した液晶表示装置の場合、１チップドライバを使用すれば、ソースドライバ３１０、ゲートドライバ３２０、および表示制御回路２００を含む回路３００が１個のＩＣで実現される。図１に示した液晶表示装置には、１チップドライバとして、例えば図２に示す構成のドライバＩＣ３００を使用することができる。

　図２に示すドライバＩＣ３００は、図１に示す液晶表示装置におけるソースドライバ３１０、ゲートドライバ３２０、および表示制御回路２００にそれぞれ相当するＳＤ３０１、ＧＤ３０２、およびＴＣＯＮ３０４に加えて、ホスト８０から受け取る表示画像のデータを一時的に格納するための書き換え可能なメモリとしてのＲＡＭ（Randoｍ Access Memory）３０６、および、電源回路としてのＰＷＲ３０３を含んでおり、液晶表示装置における駆動制御回路として機能する。ＰＷＲ３０３は、外部から与えられる電源電圧に基づき、ＳＤ３０１、ＧＤ３０２、ＴＣＯＮ３０４、およびＲＡＭ３０６等の動作に必要な電圧を生成する。また、このドライバＩＣ３００は、後述のリフレッシュ検知部としてのＲＥＦ３０５を更に含んでいてもよい。

　既述のように、携帯型電子機器用の表示装置における高解像度化に伴って、１個のドライバＩＣ３００に含まれるソースドライバ（ＳＤ３０１）のみでは液晶表示装置における全てのソースラインを駆動できない場合があり、この場合には、複数個のドライバＩＣが使用される。

　図３は、２個のドライバＩＣを使用する場合の液晶表示装置の一構成例を示すブロック図である。ただし図３では、本発明と直接に関係しないバックライトユニットや共通電極線およびその駆動に関する構成要素は周知の技術に基づくものであるので省略し、液晶表示パネル１０における表示部１００およびドライバＩＣに関する構成要素を中心に示すものとする（この点は、図４～図７、図１４、図２０、図２６においても同様）。

　図３に示す液晶表示装置では、液晶表示パネル１０に、表示部１００が形成されると共に、駆動制御部を構成する２個の駆動制御回路としてドライバＩＣ３００Ｌ，３００Ｒが実装されている。これら２個のドライバＩＣ３００Ｌ，３００Ｒは、いずれも、ＳＤ（ソースドライバ）、ＧＤ（ゲートドライバ）、リフレッシュ検知部（ＲＥＦ）、ＴＣＯＮ（タイミングコントローラ）、ＲＡＭ、および、ＰＷＲ（電源回路）を含んでいる。液晶表示パネル１０における表示部１００が形成される領域であるアクティブエリア（これも参照符号“１００”で示すものとする）のうちの左半分である左アクティブエリア１００Ｌにおけるソースラインは、ドライバＩＣ３００Ｌ（以下「左ドライバＩＣ３００Ｌ」という）内のＳＤに接続され、アクティブエリア１００のうちの右半分である右アクティブエリア１００Ｒにおけるソースラインは、ドライバＩＣ３００Ｒ（以下「右ドライバＩＣ３００Ｒ」という）内のＳＤに接続されている。

　ここで、アクティブエリア１００における各ソースライン（不図示）は、図における上下方向に延びるように配置され（後述の図４～図６の構成および各実施形態においても同様）、表示領域としてのアクティブエリア１００は、ソースラインに沿った仮想的な分割線でサブ表示領域としての左アクティブエリア１００Ｌとサブ表示領域としての右アクティブエリア１００Ｒとに分割されるものとする（後述の図４～図６の構成および各実施形態においても同様）。左アクティブエリア１００Ｌにおけるソースラインは左ドライバＩＣ３００Ｌ内のＳＤによって駆動され、右アクティブエリア１００Ｒにおけるソースラインは右ドライバＩＣ３００Ｒ内のＳＤによって駆動される。

　また、アクティブエリア１００における各ゲートライン（不図示）は、図における左右方向に延びるように配置されているものとする（後述の図４の構成例でも同様）。各ゲートラインの左端は左ドライバＩＣ３００Ｌ内のＧＤに接続され、各ゲートラインの右端は右ドライバＩＣ３００Ｒ内のＧＤに接続されており、各ゲートラインは、左および右ドライバＩＣ３００Ｌ，３００Ｒの双方によって駆動される。ただし、各ゲートラインと左および右ドライバＩＣ３００Ｌ，３００Ｒとの接続構成はこれに限定されるものではなく、各ゲートラインが左および右ドライバＩＣ３００Ｌ，３００Ｒの一方におけるＧＤにのみ接続される構成であってもよい。例えば奇数番目のゲートラインが左ドライバＩＣ３００Ｌ内のＧＤに接続され、偶数番目のゲートラインが右ドライバＩＣ３００Ｒ内のＧＤに接続されるようにしてもよい。また、全てのゲートラインが左および右ドライバＩＣ３００Ｌ，３００Ｒの一方にのみ接続されるように構成してもよい。

　図４は、２個のドライバＩＣを使用する場合の液晶表示装置の他の構成例を示すブロック図である。図４に示す液晶表示装置では、図３の構成例と同様、液晶表示パネル１０に、表示部１００が形成されると共に、２個の駆動制御回路としてドライバＩＣ３００Ｌ，３００Ｒが実装されているが、これに加えて、走査信号線駆動回路としてのゲートドライバ３２０がアクティブエリア１００と一体的に形成されている点が図３の構成例と異なる。すなわち、図４の構成例における液晶表示パネル１０は、所謂ゲートドライバモノリシック型のパネルである。また、図４の構成例では、左および右ドライバＩＣ３００Ｌ，３００Ｒは、いずれもＧＤ（ゲートドライバ）を含んでいない。なお、図４の構成例では、２個のドライバＩＣ３００Ｌ，３００Ｒとゲートドライバ３２０とによって駆動制御部が構成される。

　図４の構成例では、アクティブエリア１００と一体的に形成されたゲートドライバ３２０は左ドライバＩＣ３００Ｌ内のＴＣＯＮに接続される。アクティブエリア１００における各ゲートラインは、当該ＴＣＯＮによる制御下でゲートドライバ３２０により駆動される。図４の構成例における他の部分の構成は、図３の構成例と同様であるので詳しい説明を省略する。

　以下において説明する本発明の各実施形態では、上記と同様、２個のドライバＩＣ３００Ｌ，３００Ｒが使用されるが、それらの内部構成および他の要素との接続構成は、上述の図３の構成例および図４の構成例のいずれであってもよい。以下では、両構成を区別することなく、各実施形態に係る液晶表示装置の概略構成を図５に示すブロック図で表すこととする。なお以下の説明では、液晶表示装置において液晶パネルの表示部（アクティブエリア）１００が２個のドライバＩＣによって駆動されるものとするが、本発明はこれに限定されるものではなく、表示部（アクティブエリア）１００が３個以上のドライバＩＣによって駆動される構成であってもよい。例えば図６に示すように、３個のドライバＩＣ３００Ｌ，３００Ｃ，３００Ｒによって表示部（アクティブエリア）１００が駆動される構成の場合には、ソースラインに沿った仮想的な分割線でアクティブエリア１００が３つの領域である左アクティブエリア１００Ｌ、中央アクティブエリア１００Ｃ、および右アクティブエリア１００Ｒに分割され、左、中央、および右アクティブエリア１００Ｌ、１００Ｃ、１００Ｒにおけるソースラインは、左、中央、および右ドライバＩＣ３００Ｌ，３００Ｃ，３００Ｒ（内のＳＤ）にそれぞれ接続され、左、中央、および右ドライバＩＣ３００Ｌ，３００Ｃ，３００Ｒ（内のＳＤ）によってそれぞれ駆動される。

＜１．第１の実施形態＞
　図７は、本発明の第１の実施形態に係る液晶表示装置の全体構成を示す図である。この液晶表示装置は、アクティブマトリクス型の液晶表示パネル１０を備え、この液晶表示パネル１００には、表示部（アクティブエリア）１００が形成されると共に、２個のドライバＩＣが左ドライバＩＣ３００Ｌおよび右ドライバＩＣ３００Ｒとして実装されている。アクティブエリア１００は、ソースラインに沿った仮想的な分割線で左アクティブエリア１００Ｌと右アクティブエリア１００Ｒとに分割されており、左アクティブエリア１００Ｌにおけるソースラインは左ドライバＩＣ３００Ｌによって駆動され、右アクティブエリア１００Ｒにおけるソースラインは右ドライバＩＣ３００Ｒによって駆動される。

　左および右ドライバＩＣ３００Ｌ，３００Ｒ（におけるＴＣＯＮ）は、いずれも、ＭＩＰＩ－ＤＳＩ規格に準拠したインターフェース等の既述の適切なインターフェースによってホスト８０と接続されている。このインターフェースに従って、左アクティブエリア１００Ｌに画像を表示するためのデータ（以下「左半データ」という）ＤａＬを左ドライバＩＣ３００Ｌに転送することにより、左半データのためのホスト８０から左ドライバＩＣ３００Ｌへのデータ経路（以下「左サブデータ経路」という）７１１が実現される。また、このインターフェースに従って、右アクティブエリア１００Ｒに画像を表示するためのデータ（以下「右半データ」という）ＤａＲを右ドライバＩＣ３００Ｒに転送することにより、右半データＤａＲのためのホスト８０から右ドライバＩＣ３００Ｒへのデータ経路（以下「右サブデータ経路」という）７１２が実現される。ここで、左半データＤａＬには、左アクティブエリア１００Ｌに表示すべき画像（以下「左半画像」という）を表す画像データ（以下「左半画像データ」という）に加えて、その左半画像を表示するために必要なタイミング情報（同期信号や、データイネーブル信号、クロック信号等に相当する情報）も含まれており、右半データＤａＲには、右アクティブエリア１００Ｒに表示すべき画像（以下「右半画像」という）を表す画像データ（以下「右半画像データ」という）に加えて、その右半画像を表示するために必要なタイミング情報（同期信号や、データイネーブル信号、クロック信号等に相当する情報）も含まれている。

　図８は、本実施形態に係る液晶表示装置の動作を説明するためのタイミングチャートである。この図８は、説明の便宜上、走査信号線としてのゲートラインの数をｎ＝４として描かれている。本実施形態では、表示部１００に画像が表示されているときには、表示部１００における各画素形成部１１０の画素容量Ｃｐに画素データとして保持されている画素電圧が所定の周期で書き換えられる（図１参照）。すなわち、表示部１００における表示画像は所定の周期でリフレッシュされる。本実施形態では、このリフレッシュ周期は３フレーム期間であって、リフレッシュ期間としての１フレーム期間の後に非リフレッシュ期間としての２フレーム期間が続く。ここで、「１フレーム期間」とは１画面分のリフレッシュ（データ電圧の書換または書込）のための期間であり、「１フレーム期間」の長さは、リフレッシュレートが６０Ｈｚである一般的な表示装置における１フレーム期間の長さ（１６．６７ｍｓ）であるものとするが、本発明はこれに限定されない。なお、本実施形態におけるリフレッシュ周期は２フレーム期間以上であればよく、その具体値は表示部１００に表示すべき画像の変化頻度等を考慮して決定される（後述の他の実施形態においても同様）。例えば、リフレッシュ期間（以下「ＲＦ期間」ともいう）としての１フレーム期間とそれに続く非リフレッシュ期間（以下「ＮＲＦ期間」ともいう）としての５９フレーム期間からなる６０フレーム期間をリフレッシュ周期とすることができ、この場合、リフレッシュレートは１Ｈｚとなる。また、リフレッシュ期間は２フレーム期間以上の長さであってもよい（後述の他の実施形態においても同様）。

　本実施形態における左および右ドライバＩＣ３００Ｌ，３００ＲのそれぞれにおけるＴＣＯＮは、図８に示すように１フレーム期間（１垂直期間）毎に所定期間だけＨレベルとなる垂直同期信号ＶＳＹを生成し、この垂直同期信号ＶＳＹを走査側制御信号ＧＣＴの１つとしてＧＤ（ゲートドライバ）に与える（図２～図４参照）。

　リフレッシュ期間に該当するフレーム期間のうち有効垂直走査期間（すなわち垂直同期信号がＨレベルの期間を含む垂直ブランキング期間を除く期間）において、表示部１００のゲートラインＧＬ１～ＧＬ４にそれぞれ印加される走査信号Ｇ１～Ｇ４は順次アクティブ（Ｈレベル）となる。また、リフレッシュ期間における有効垂直走査期間では、表示すべき画像を表すデータ信号Ｓ１～Ｓｍが表示部１００のソースラインＳＬ１～ＳＬｍにそれぞれ印加される。これにより、表示すべき画像を構成する各画素を表す画素電圧が画素データとして画素形成部１１０（の画素容量Ｃｐ）に書き込まれる。

　非リフレッシュ期間に該当するフレーム期間では、全ての走査信号Ｇ１～Ｇ４は非アクティブ（Ｌレベル）であって表示部１００におけるゲートラインＧＬ１～ＧＬ４は全て非選択状態となっている。このため、非リフレッシュ期間では、その直前のリフレッシュ期間に表示部１００の各画素形成部１１０に書き込まれた画素データがそのまま保持され、これにより、当該直前のリフレッシュ期間の終了時点の表示部１００における画像表示が継続する。このような非リフレッシュ期間では、左および右ドライバＩＣ３００Ｌ，３００ＲにおけるＳＤ（ソースドライバ）およびＧＤ（ゲートドライバ）による表示部１００の駆動が休止し、左および右ドライバＩＣ３００Ｌ，３００Ｒにおける消費電力が大幅に低減される。

　本実施形態のように表示部（アクティブエリア）１００におけるソースラインを複数のドライバＩＣ（左ドライバＩＣ３００Ｌおよび右ドライバＩＣ３００Ｒ）で分担して駆動するように構成され且つ上記のような休止駆動を行う表示装置において、非リフレッシュ期間に強制的に画像更新を行う場合等には、左ドライバＩＣ３００Ｌは左アクティブエリア１００Ｌおける表示画像のリフレッシュを行い、右ドライバＩＣ３００Ｒは右アクティブエリア１００Ｒおける表示画像のリフレッシュを行う。より具体的には、左ドライバＩＣ３００Ｌは、当該画像更新のためにホスト８０から受け取るデータに基づき左アクティブエリア１００Ｌにおけるソースラインを駆動することにより、新たな表示画像の左半分（左半画像）を表すデータ信号の電圧を左アクティブエリア１００Ｌにおける各画素形成部に書き込み、右ドライバＩＣ３００Ｒは、当該画像更新のためにホスト８０から受け取るデータに基づき右アクティブエリア１００Ｒにおけるソースラインを駆動することにより、新たな表示画像の右半分（右半画像）を表すデータ信号の電圧を右アクティブエリア１００Ｒにおける各画素形成部に書き込む。なお、このようなリフレッシュを行うためには、左および右ドライバＩＣ３００Ｌ，３００Ｒのいずれか一方または双方は、アクティブエリア１００における各ゲートラインも駆動するが（図３および図４参照）、ゲートラインの駆動に関する構成および動作は本発明の特徴に直接的には関係せず、周知技術に基づくものであるので、以下ではその詳しい説明を省略する。

　上記のように複数のドライバＩＣ（本実施形態では左ドライバＩＣ３００Ｌおよび右ドライバＩＣ３００Ｒ）のそれぞれが、アクティブエリア１００のうち分担する領域（本実施形態では左アクティブエリア１００Ｌと右アクティブエリア１００Ｒのいずれか）についてのリフレッシュを行うと、表示部（アクティブエリア）における表示画像に表示ズレ等の異常が生じることがある。

　そこで本実施形態は、左ドライバＩＣ３００Ｌによるリフレッシュと右ドライバＩＣ３００Ｒによるリフレッシュとを同期化するために下記のような構成を有している。

＜１．１　リフレッシュの同期化のための第１の構成例＞
　図９は、本実施形態におけるリフレッシュの同期化のための第１の構成例を示すブロック図である。本構成例では、左および右ドライバＩＣ３００Ｌ，３００Ｒは、いずれも、ＳＤ（ソースドライバ）およびＴＣＯＮ（タイミングコントローラ）に加えて、書き換え可能なメモリとしてのＲＡＭを内蔵しており、このＲＡＭは、半画面分の画像を表示するためのデータ（左ドライバＩＣ３００Ｌでは左半データＤａＬ、右ドライバＩＣ３００Ｒでは右半データＤａＲ）を格納できるだけの記憶容量を有している。以下では、ホスト８０から受け取る表示画像のデータを一時的に格納するＲＡＭにつき、このように半画面分の画像を表示するためのデータを格納できるだけの記憶容量を有していることを明示する場合には「１／２ＲＡＭ」と表記し、これに対比させて、表示部１００に表示すべき画像全体すなわち１画面分の画像を表示するためのデータを格納できるだけの記憶容量を有していることを明示する場合には「２／２ＲＡＭ」と表記するものとする。なお、左および右ドライバＩＣ３００Ｌ，３００Ｒは、いずれも、ＲＥＦ（リフレッシュ検知部）を有していない。

　本構成例では、上記画像更新のためのリフレッシュ動作の開始を指示するリフレッシュ制御信号ＲｆＣがホスト８０から出力され、このリフレッシュ制御信号ＲｆＣを左および右ドライバＩＣ３００Ｌ，３００Ｒの双方に伝達するための経路（以下「制御信号経路」という）７１４が形成されている。この制御信号経路７１４は、ホスト８０と左および右ドライバＩＣ３００Ｌ，３００Ｒとの間に専用の信号線を配設することにより実現してもよいし、これに代えて、ホスト８０と左および右ドライバＩＣ３００Ｌ，３００Ｒとの接続に使用されるインターフェース（例えばＩ２Ｃ規格またはＳＰＩ規格に準拠したインターフェース）に従ってホスト８０から左および右ドライバＩＣ３００Ｌ，３００Ｒにリフレッシュ制御信号ＲｆＣを転送することにより実現してもよい。

　上記画像更新が行われる場合には、上記画像更新によって新たな画像を表示するためのデータ（以下「リフレッシュデータ」という）のうち、左半データＤａＬがホスト８０から左ドライバＩＣ３００Ｌに転送されると共に、右半データＤａＲがホスト８０から右ドライバＩＣ３００Ｒに転送され、かつ、このリフレッシュデータによるアクティブエリア１００における表示画像のリフレッシュの開始を指示するリフレッシュ制御信号ＲｆＣがホスト８０から左および右ドライバＩＣ３００Ｌ，３００Ｒ（のＴＣＯＮ）に転送される。

　左ドライバＩＣ３００Ｌでは、ＴＣＯＮは、上記左半データＤａＬを受け取ると、その左半データＤａＬを駆動データとして１／２ＲＡＭ３０６Ｌに格納する。また、このＴＣＯＮは、上記左半データＤａＬに加えて上記リフレッシュ制御信号ＲｆＣを受け取ると、１／２ＲＡＭ３０６Ｌに格納された上記左半データＤａＬである駆動データに基づき、ＳＤを動作させるための画像信号および制御信号を生成し、これらの信号をリフレッシュ制御信号ＲｆＣに基づくタイミングでＳＤに出力する。なお、左ドライバＩＣ３００ＬにＧＤが含まれていて当該ＧＤでゲートラインを駆動する場合には、ＴＣＯＮは、上記リフレッシュ制御信号ＲｆＣを受け取ると、１／２ＲＡＭ３０６Ｌに格納された上記駆動データに基づき当該ＧＤを動作させるための制御信号を生成し、この制御信号をリフレッシュ制御信号ＲｆＣに基づくタイミングでＧＤに出力する。この場合、このＧＤは、この制御信号に基づきアクティブエリア１００におけるゲートラインを駆動する。

　右ドライバＩＣ３００Ｒでは、ＴＣＯＮは、上記右半データＤａＲを受け取ると、その右半データＤａＲを駆動データとして１／２ＲＡＭ３０６Ｒに格納する。また、このＴＣＯＮは、上記右半データＤａＲに加えて上記リフレッシュ制御信号ＲｆＣを受け取ると、１／２ＲＡＭ３０６Ｒに格納された上記右半データＤａＲである駆動データに基づき、ＳＤを動作させるための画像信号および制御信号を生成し、これらの信号をリフレッシュ制御信号ＲｆＣに基づくタイミングでＳＤに出力する。なお、右ドライバＩＣ３００ＲにＧＤが含まれていて当該ＧＤでゲートラインを駆動する場合には、ＴＣＯＮは、上記リフレッシュ制御信号ＲｆＣを受け取ると、１／２ＲＡＭ３０６Ｒに格納された上記駆動データに基づき当該ＧＤを動作させるための制御信号を生成し、この制御信号をリフレッシュ制御信号ＲｆＣに基づくタイミングでＧＤに出力する。この場合、このＧＤは、この制御信号に基づきアクティブエリア１００におけるゲートラインを駆動する。

　このようにして、左ドライバＩＣ３００Ｌが左アクティブエリア１００Ｌにおけるソースラインを駆動することにより左アクティブエリア１００Ｌにおける表示画像がリフレッシュされると共に、右ドライバＩＣ３００Ｒが右アクティブエリア１００Ｒにおけるソースラインを駆動することにより右アクティブエリア１００Ｒにおける表示画像がリフレッシュされる。なお、これらのリフレッシュにはアクティブエリア１００におけるゲートラインの上記のような駆動が前提となるが、説明の便宜上、ゲートラインの駆動に関する説明を省略する（後述の他の構成例および他の実施形態においても同様）。

　上記からわかるように、左および右ドライバＩＣ３００Ｌ，３００Ｒは、いずれも、ホスト８０のリフレッシュ制御信号ＲｆＣに基づいてソースラインを駆動するので、左ドライバＩＣ３００Ｌによる左アクティブエリア１００Ｌの表示画像のリフレッシュと右ドライバＩＣ３００Ｒによる右アクティブエリア１００Ｒの表示画像のリフレッシュとが同期することになる。このため、本実施形態のように２個のドライバＩＣ３００Ｌ，３００Ｒにより表示部１００を駆動しても、表示ズレ等の異常が発生することはない。したがって、休止駆動を行う液晶表示装置において２個のドライバＩＣ３００Ｌ，３００Ｒにより表示部１００を駆動して高精細な画像を良好に表示することができる。

　なお本構成例は、ホスト８０から左および右ドライバＩＣ３００Ｌ，３００Ｒにリフレッシュ制御信号ＲｆＣを伝送するための構成を必要とするが、後述の他の構成例に比べ、リフレッシュ動作の確実な同期化が可能であり、左および右ドライバＩＣ３００Ｌ，３００Ｒ間で同期化のための信号の授受が不要であるという利点を有している。

＜１．２　リフレッシュの同期化のための第２の構成例＞
　図１０は、本実施形態におけるリフレッシュの同期化のための第２の構成例を示すブロック図である。本構成例では、上記画像更新のためのリフレッシュ動作の開始を指示するリフレッシュ制御信号ＲｆＣはホスト８０から出力されない。

　上記第１の構成例と同様、上記画像更新が行われる場合には、上記画像更新によって新たな画像を表示するためのリフレッシュデータのうち、左半データＤａＬがホスト８０から左ドライバＩＣ３００Ｌに転送されると共に、右半データＤａＲがホスト８０から右ドライバＩＣ３００Ｒに転送される。

　本構成例では、左および右ドライバＩＣ３００Ｌ，３００Ｒは、いずれも、ＳＤ（ソースドライバ）、ＴＣＯＮ（タイミングコントローラ）、および１／２ＲＡＭに加えて、ＲＥＦ（リフレッシュ検知部）を内蔵している。このＲＥＦは、１画面分の表示画像を表す画像データの半分の画像データに基づいて表示画像が更新されるか否かを判定すること等によりリフレッシュの開始タイミングを検出し、検出された開始タイミングを示すリフレッシュ検知信号ＲｆＤを生成する（以下では、このように１画面分の画像データの半分の画像データに基づき、リフレッシュの開始タイミングを示すリフレッシュ検知信号を生成するリフレッシュ検知部を「ＲＥＦ（Ｈａｌｆ）」というものとする）。なお、このＲＥＦにおいてリフレッシュの開始タイミングを検知する手法は特に限定されるものではなく、例えば、現時点の表示画像のデータ（の半分の画像データ）と新たにホストから受け取る表示画像のデータ（の半分の画像データ）との画素毎の比較に基づく手法、両画像の階調値の和の比較に基づく手法、両画像のヒストグラムの比較に基づく手法、両画像のＣｈｅｃｋｓｕｍデータの比較に基づく手法、各画像のデータに付加された特定の制御情報に基づく手法、ＴＣＯＮ内部でフレームカウンタに応じてリフレッシュのタイミングを生成する手法、または、ＣＡＢＣ（Content Adaptive Brightness Control）技術等を利用した画像処理に基づく手法等を、リフレッシュの開始タイミングを検知する手法として使用することができる。この点は、他の実施形態においても同様である。

　より具体的には、図１０に示すように、左ドライバＩＣ３００Ｌは、ホスト８０から受け取る左半データＤａＬに基づき左アクティブエリア１００Ｌの表示画像が変更されるか否かを判定すること等によりリフレッシュ検知信号ＲｆＤｌを生成するＲＥＦ（Ｈａｌｆ）３０５Ｌを内蔵している。また、右ドライバＩＣ３００Ｒは、ホスト８０から受け取る右半データＤａＲに基づき右アクティブエリア１００Ｒの表示画像が変更されるか否かを判定すること等によりリフレッシュ検知信号ＲｆＤｒを生成するＲＥＦ（Ｈａｌｆ）３０５Ｒを内蔵している。

　また本構成例では、右ドライバＩＣ３００ＲのＲＥＦ（Ｈａｌｆ）３０５Ｒで生成されたリフレッシュ検知信号ＲｆＤｒを左ドライバＩＣ３００Ｌに伝達するための信号経路（以下「第１信号経路」という）７１５が形成されると共に、左ドライバＩＣ３００ＬのＲＥＦ（Ｈａｌｆ）３０５Ｌで生成されたリフレッシュ検知信号ＲｆＤｌを右ドライバＩＣ３００Ｒに伝達するための信号経路（以下「第２信号経路」という）７１６が形成されている。これら第１および第２信号経路７１５，７１６は、左ドライバＩＣ３００Ｌと右ドライバＩＣ３００Ｒとの間に専用の信号線を配設することにより実現することができる。また、これに代えて、左ドライバＩＣ３００Ｌと右ドライバＩＣ３００Ｒとを例えばＩ２Ｃ規格またはＳＰＩ規格に準拠したインターフェース（双方向シリアルバス）で接続し、そのインターフェースに従ってリフレッシュ検知信号ＲｆＤｒを右ドライバＩＣ３００Ｒから左ドライバＩＣ３００Ｌに転送すると共にリフレッシュ検知信号ＲｆＤｌを左ドライバＩＣ３００Ｌから右ドライバＩＣ３００Ｒに転送することにより、実現してもよい。

　本構成例では、左ドライバＩＣ３００ＬのＴＣＯＮは、ホスト８０から上記左半データＤａＬを受け取ると、その左半データＤａＬを駆動データとして１／２ＲＡＭ３０６Ｌに格納し、右ドライバＩＣ３００ＲのＴＣＯＮは、ホスト８０から上記右半データＤａＲを受け取ると、その右半データＤａＲを駆動データとして１／２ＲＡＭ３０６Ｒに格納する。

　また本構成例では、左ドライバＩＣ３００Ｌは、上記左半データＤａＬに基づき上記画像更新のためのリフレッシュ動作の開始タイミングをＲＥＦ（Ｈａｌｆ）３０５Ｌで検知すると、その開始タイミングを示すリフレッシュ検知信号ＲｆＤｌを右ドライバＩＣ３００Ｒに送ると共に、その開始タイミングに基づきリフレッシュ動作（１／２ＲＡＭ３０６Ｌに格納された上記左半データＤａＬに基づく左アクティブエリア１００Ｌにおけるソースラインの駆動）を開始する。右ドライバＩＣ３００Ｒは、上記右半データＤａＲに基づき上記画像更新のためのリフレッシュ動作の開始タイミングをＲＥＦ（Ｈａｌｆ）３０５Ｒで検知すると、その開始タイミングを示すリフレッシュ検知信号ＲｆＤｒを左ドライバＩＣ３００Ｌに送ると共に、その開始タイミングに基づきリフレッシュ動作（１／２ＲＡＭ３０６Ｒに格納された上記右半データＤａＲに基づく右アクティブエリア１００Ｒにおけるソースラインの駆動）を開始する。また、左および右ドライバＩＣ３００Ｌ，３００Ｒは、いずれも、他方からリフレッシュ検知信号ＲｆＤｌまたはＲｆＤｒを受け取ると、リフレッシュ動作を開始する。ただし、フレッシュ検知信号ＲｆＤｌまたはＲｆＤｒを受け取った右または左ドライバＩＣ３００Ｒ，３００Ｌは、その内部のＲＥＦ（Ｈａｌｆ）でリフレッシュの開始タイミングを検知してリフレッシュ動作を既に開始している場合は、その既に開始されているリフレッシュ動作を続行し、他方から受け取ったリフレッシュ検知信号ＲｆＤｌまたはＲｆＤｒを無視する。

　このような本構成例によれば、左および右ドライバＩＣ３００Ｌ，３００Ｒのうちの一方におけるリフレッシュ検知部（ＲＥＦ（Ｈａｌｆ））のみでリフレッシュの開始タイミングが検知される場合、例えば、左アクティブエリア１００Ｌにおける表示画像がホストから転送された左半データＤａＬが示す画像と同じであり、右アクティブエリア１００Ｒにおける表示画像がホストから転送された右半データＤａＲが示す画像と異なる場合であっても、左ドライバＩＣ３００Ｌによる左アクティブエリア１００Ｌの表示画像のリフレッシュと右ドライバＩＣ３００Ｒによる右アクティブエリア１００Ｒの表示画像のリフレッシュとが同期して行われる。このため、本実施形態のように２個のドライバＩＣ３００Ｌ，３００Ｒにより表示部１００を駆動しても、表示ズレ等の異常が発生することはない。したがって、休止駆動を行う液晶表示装置において２個のドライバＩＣ３００Ｌ，３００Ｒにより表示部１００を駆動して高精細な画像を良好に表示することができる。

＜１．３　リフレッシュの同期化のための第３の構成例＞
　図１１は、本実施形態におけるリフレッシュの同期化のための第３の構成例を示すブロック図である。本構成例は、アクティブエリア１００の駆動に使用される複数のドライバＩＣのうち１つをマスタＩＣとし他をスレーブＩＣとし、マスタＩＣがスレーブＩＣによるリフレッシュの開始タイミングを制御するという方式に基づいている。図１１に示すように本構成例では、左ドライバＩＣ３００ＬをマスタＩＣとし、右ドライバＩＣ３００ＲをスレーブＩＣとしている。

　本構成例においても、第１の構成例と同様、左および右ドライバＩＣ３００Ｌ，３００Ｒは、ＲＥＦ（Ｈａｌｆ）３０５ＬおよびＲＥＦ（Ｈａｌｆ）３０５Ｒをそれぞれ備えている。

　また本構成例では、スレーブＩＣ（右ドライバＩＣ）３００ＲのＲＥＦ（Ｈａｌｆ）３０５Ｒで生成されたリフレッシュ検知信号ＲｆＤを左ドライバＩＣ３００Ｌに伝達するための信号経路（第１信号経路）７１５が形成されると共に、リフレッシュ動作の開始を指示するリフレッシュ制御信号ＲｆＣをマスタＩＣ（左ドライバＩＣ）３００ＬからスレーブＩＣ３００Ｒに伝達するための信号経路（以下「第３信号経路」という）７１７が形成されている。これら第１および第３信号経路７１５，７１７の実現方法は、第２の構成例と同様である。

　さらに本構成例では、マスタＩＣ３００ＬはＭ／Ｓ検知同期回路３０８Ｌを内蔵している。このＭ／Ｓ検知同期回路３０８Ｌには、マスタＩＣ３００Ｌでリフレッシュ制御信号ＲｆＣが生成された場合に、そのリフレッシュ制御信号ＲｆＣが入力され、また、スレーブＩＣ３００Ｒでリフレッシュ検知信号ＲｆＤが生成された場合に、そのリフレッシュ検知信号ＲｆＤが第１信号経路７１５を介して入力される。Ｍ／Ｓ検知同期回路３０８Ｌは、上記リフレッシュ制御信号ＲｆＣおよびリフレッシュ検知信号ＲｆＤのいずれか一方が入力されると、左アクティブエリア１００Ｌの表示画像のリフレッシュをＳＤに開始させる。ここで、左アクティブエリア１００Ｌに対するリフレッシュ動作が右アクティブエリア１００Ｒに対するリフレッシュ動作と精度よく同期するように、リフレッシュ制御信号ＲｆＣが入力された場合とリフレッシュ検知信号ＲｆＤが入力された場合とで左アクティブエリア１００Ｌの表示画像のリフレッシュをＳＤに開始させるタイミングを調整してもよい。

　上記以外の構成については第２の構成例と同様であるので、同一または対応する部分に同一の参照符号を付して詳しい説明を省略する。

　本構成例においても、上記画像更新が行われる場合には、上記画像更新によって新たな画像を表示するためのリフレッシュデータのうち、左半データＤａＬがホスト８０からマスタＩＣ（左ドライバＩＣ）３００Ｌに転送されると共に、右半データＤａＲがホスト８０からスレーブＩＣ（右ドライバＩＣ）３００Ｒに転送される。マスタＩＣ３００ＬのＴＣＯＮは、ホスト８０から上記左半データＤａＬを受け取ると、その左半データＤａＬを駆動データとして１／２ＲＡＭ３０６Ｌに格納し、スレーブＩＣ３００ＲのＴＣＯＮは、ホスト８０から上記右半データＤａＲを受け取ると、その右半データＤａＲを駆動データとして１／２ＲＡＭ３０６Ｒに格納する。また本構成例では、マスタＩＣ３００ＬのＲＥＦ（Ｈａｌｆ）３０５Ｌは、上記左半データＤａＬに基づき上記画像更新のためのリフレッシュ動作の開始タイミングを検知し、スレーブＩＣ３００ＲのＲＥＦ（Ｈａｌｆ）３０５Ｒは、上記右半データＤａＲに基づき上記画像更新のためのリフレッシュ動作の開始タイミングを検知する。

　図１２は、スレーブＩＣ３００Ｒが、そのＲＥＦ（Ｈｌａｆ）３０５Ｒによりリフレッシュの開始タイミングをマスタＩＣ３００Ｌよりも早く検出する場合におけるリフレッシュの同期化のための動作例を示すシーケンス図である（スレーブＩＣ３００ＲのＲＥＦ（Ｈｌａｆ）３０５Ｒのみがリフレッシュの開始タイミングを検出する場合も同様）。この場合、スレーブＩＣ３００Ｒは、そのＲＥＦ（Ｈｌａｆ）３０５Ｒによりリフレッシュの開始タイミングを検知すると、その開始タイミングを示すリフレッシュ検知信号ＲｆＤをマスタＩＣ３００Ｌに送る。マスタＩＣ３００Ｌは、このリフレッシュ検知信号ＲｆＤを受け取ると、リフレッシュ動作の開始を指示するリフレッシュ制御信号ＲｆＣを生成してスレーブＩＣ３００Ｒに送ると共に、このリフレッシュ検知信号ＲｆＤをＭ／Ｓ検知同期回路３０８Ｌに与える。マスタＩＣ３００Ｌは、このようにしてスレーブＩＣ３００Ｒからのリフレッシュ検知信号ＲｆＤがＭ／Ｓ検知同期回路３０８Ｌに入力されると、表示部１００の左アクティブエリア１００Ｌについてのリフレッシュ動作（１／２ＲＡＭ３０６Ｌに格納された上記左半データＤａＬに基づく左アクティブエリア１００Ｌにおけるソースラインの駆動）を開始する。スレーブＩＣ３００Ｒは、マスタＩＣ３００Ｌからリフレッシュ制御信号ＲｆＣを受け取ると、表示部１００の右アクティブエリア１００Ｒについてのリフレッシュ動作（１／２ＲＡＭ３０６Ｒに格納された上記右半データＤａＲに基づく右アクティブエリア１００Ｒにおけるソースラインの駆動）を開始する。このようにして、マスタＩＣ３００Ｌによる左アクティブエリア１００Ｌの表示画像のリフレッシュとスレーブＩＣ３００Ｒによる右アクティブエリア１００Ｒの表示画像のリフレッシュとが同期することになる。

　図１３は、マスタＩＣ３００Ｌが、そのＲＥＦ（Ｈｌａｆ）３０５Ｌによりリフレッシュの開始タイミングをスレーブＩＣ３００Ｒよりも早く検出する場合におけるリフレッシュの同期化のための動作例を示すシーケンス図である（マスタＩＣ３００ＬのＲＥＦ（Ｈｌａｆ）３０５Ｌのみがリフレッシュの開始タイミングを検出する場合も同様）。この場合、マスタＩＣ３００Ｌは、そのＲＥＦ（Ｈｌａｆ）３０５Ｌによりリフレッシュの開始タイミングを検知すると、リフレッシュ動作の開始を指示するリフレッシュ制御信号ＲｆＣを生成し、このリフレッシュ制御信号ＲｆＣをスレーブＩＣ３００Ｒに送ると共に、Ｍ／Ｓ検知同期回路３０８Ｌに与える。マスタＩＣ３００Ｌは、このようにしてリフレッシュ制御信号ＲｆＣがＭ／Ｓ検知同期回路３０８Ｌに入力されると、表示部１００の左アクティブエリア１００Ｌについてのリフレッシュ動作（１／２ＲＡＭ３０６Ｌに格納された上記左半データＤａＬに基づく左アクティブエリア１００Ｌにおけるソースラインの駆動）を開始する。スレーブＩＣ３００Ｒは、マスタＩＣ３００Ｌからリフレッシュ制御信号ＲｆＣを受け取ると、表示部１００の右アクティブエリア１００Ｒについてのリフレッシュ動作（１／２ＲＡＭ３０６Ｒに格納された上記右半データＤａＲに基づく右アクティブエリア１００Ｒにおけるソースラインの駆動）を開始する。このようにして、マスタＩＣ３００Ｌによる左アクティブエリア１００Ｌの表示画像のリフレッシュとスレーブＩＣ３００Ｒによる右アクティブエリア１００Ｒの表示画像のリフレッシュとが同期することになる。

　上記のような本構成例によれば、上記画像更新の際にマスタＩＣ３００ＬとスレーブＩＣ３００Ｒのいずれが先にリフレッシュの開始タイミングを検知しても、また、マスタＩＣ３００ＬとスレーブＩＣ３００Ｒのいずれかのみがリフレッシュの開始タイミングを検知しても、マスタＩＣ３００Ｌによる左アクティブエリア１００Ｌについてのリフレッシュ動作とスレーブＩＣ３００Ｒによる右アクティブエリア１００Ｒについてのリフレッシュ動作とが同期して実行される。このため、本実施形態のように２個のドライバＩＣ３００Ｌ，３００Ｒにより表示部１００を駆動しても、表示ズレ等の異常が発生することはない。したがって、休止駆動を行う液晶表示装置において２個のドライバＩＣ３００Ｌ，３００Ｒにより表示部１００を駆動して高精細な画像を良好に表示することができる。

　また本構成例では、マスタＩＣ３００Ｌによるリフレッシュ動作およびスレーブＩＣ３００Ｒによるリフレッシュ動作の双方の開始タイミングがマスタＩＣ３００Ｌによる制御されるので、既述の第２の構成例に比べ、両リフレッシュの同期化の精度が高い。一方、本構成例では、スレーブＩＣ３００Ｒでリフレッシュの開始タイミングが検知された場合は、スレーブＩＣ３００Ｒから送られるリフレッシュ検知信号ＲｆＤを受け取ったマスタＩＣがリフレッシュ制御信号ＲｆＣをスレーブＩＣ３００Ｒに送った後に、マスタＩＣ３００ＬおよびスレーブＩＣ３００Ｒでのリフレッシュ動作が開始される。このため、リフレッシュを必要とする事象が生じてから表示画像のリフレッシュが開始するまでの時間すなわちリフレッシュに関する応答性の点では、上記第２の構成例の方が本構成例よりも有利である。

＜１．４　第１の実施形態の効果＞
　上記のように本実施形態によれば、左ドライバＩＣ（マスタＩＣ）３００Ｌによる左アクティブエリア１００Ｌについてのリフレッシュ動作と右ドライバＩＣ（スレーブＩＣ）３００Ｒによる右アクティブエリア１００Ｒについてのリフレッシュ動作とが同期して実行されるので、２個のドライバＩＣ３００Ｌ，３００Ｒにより表示部１００を駆動しても、表示ズレ等の異常が発生することはない。したがって、休止駆動を行う液晶表示装置において２個のドライバＩＣ３００Ｌ，３００Ｒにより表示部１００を駆動して高精細な画像を良好に表示することができる。

　また各ドライバＩＣ３００Ｌ，３００Ｒは、ホスト８０から受け取る表示画像のデータ（１画面分データＤａ）のうち対応するサブ表示領域（左アクティブエリア１００Ｌまたは右アクティブエリア１００Ｒ）に画像を表示するためのデータを駆動データとして当該ドライバ内の１／２ＲＡＭに格納し、リフレッシュ制御信号ＲｆＣをリフレッシュ開始情報として生成するか、または、リフレッシュ制御信号ＲｆＣもしくはリフレッシュ検知信号ＲｆＤをリフレッシュ開始情報として受け取ると、当該１／２ＲＡＭに格納された当該駆動データに基づき上記対応するサブ表示領域に画像が表示されるように表示部１００を駆動する。このように書き換え可能なメモリ（１／２ＲＡＭ）に格納された駆動データに基づいて表示部１００が駆動されることにより次のような効果が得られる。すなわち、表示タイミングを示す制御信号がホスト８０から与えられなくとも、各ドライバＩＣ内でそのような制御信号を生成することができる。また、表示画像の一部のみを更新するためにリフレッシュデータとして１画面分データＤａの一部のみがホスト８０から与えられる場合であっても、ドライバＩＣ３００Ｌおよび３００Ｒにより表示部１００の全体（左アクティブ領域１００Ｌおよび右アクティブ領域１００Ｒの双方）につきリフレッシュ動作が行われる。例えば、左および右アクティブエリア１００Ｌ，１００Ｒのいずれか一方で表示すべき画像のデータが左および右ドライバＩＣ３００Ｌ，３００Ｒの当該一方にのみ転送される場合においても、アクティブエリア１００全体における表示画像のリフレッシュを行うことができる。しかも、この場合、ホスト８０から左および右アクティブエリア１００Ｌ，１００Ｒの他方にはリフレッシュのための画像データ転送は行われないので、ホスト８０から表示装置への入力データが削減され、ホスト８０から表示装置へのデータ転送のためのインタフェースでの電力消費も削減される。

＜２．第２の実施形態＞
　図１４は、本発明の第２の実施形態に係る液晶表示装置の全体構成を示す図である。この液晶表示装置は、ホスト８０との接続に関する構成以外については、上記第１の実施形態と同様の構成を有している。このため、同一または対応する部分には同一の参照符号を付して、本実施形態に関する詳しい説明を省略し、以下では上記第１の実施形態と相違する部分を中心に説明する。なお本実施形態も、上記第１の実施形態と同様、休止駆動を行えるように構成されている（図８参照）。

　本実施形態における左および右ドライバＩＣ３００Ｌ，３００Ｒ（におけるＴＣＯＮ）も、ＭＩＰＩ－ＤＳＩ規格に準拠したインターフェース等の既述の適切なインターフェースによってホスト８０と接続されている。しかし本実施形態では、上記第１の実施形態とは異なり、表示部（アクティブエリア）１００に表示すべき画像全体すなわち１画面分の画像に対応するデータ（以下「１画面分データ」ともいう）Ｄａを上記インターフェースに従って左および右ドライバＩＣ３００Ｌ，３００Ｒの双方に転送することにより、１画面分データＤａをホスト８０から左および右ドライバＩＣ３００Ｌ，３００Ｒの双方に転送するためのデータ経路７２０が実現される。なお、１画面分データＤａには、アクティブエリア１００に表示すべき画像を表す入力画像データに加えて、その画像を表示するために必要なタイミング情報（同期信号や、データイネーブル信号、クロック信号等）も含まれている。

　本実施形態は、左ドライバＩＣ３００Ｌによるリフレッシュと右ドライバＩＣ３００Ｒによるリフレッシュとを同期化するために下記のような構成を有している。

＜２．１　リフレッシュの同期化のための第１の構成例＞
　図１５は、本実施形態におけるリフレッシュの同期化のための第１の構成例を示すブロック図である。本構成例は、ホスト８０から１画面分データＤａを左および右ドライバＩＣ３００Ｌ，３００Ｒの双方に転送するためのデータ経路７２０が形成される点を除き、上記第１の実施形態における第１の構成例（図９）と同様の構成を有している。そこで、本構成例のうち上記第１の実施形態の第１の構成例と同一の部分については同一の参照符号を付して詳しい説明を省略する。

　上記画像更新が行われる場合には、上記画像更新によって新たな画像を表示するための１画面分データＤａであるリフレッシュデータが、左および右ドライバＩＣ３００Ｌ，３００Ｒに転送され、かつ、このリフレッシュデータによるアクティブエリア１００における表示画像のリフレッシュの開始を指示するリフレッシュ制御信号ＲｆＣがホスト８０から左および右ドライバＩＣ３００Ｌ，３００Ｒに転送される。左および右ドライバＩＣ３００Ｌ，３００Ｒの双方（のＴＣＯＮ）は、ホスト８０から１画面分データＤａを受け取ると共にリフレッシュ制御信号ＲｆＣを受け取る。

　左ドライバＩＣ３００Ｌでは、ＴＣＯＮは、上記１画面分データＤａを受け取ると、そのうち左アクティブエリア１００Ｌの表示画像のリフレッシュのためのデータすなわち左半データＤａＬを駆動データとして１／２ＲＡＭ３０６Ｌに格納する。また、このＴＣＯＮは、上記１画面分データＤａに加えて上記リフレッシュ制御信号ＲｆＣを受け取ると、１／２ＲＡＭ３０６Ｌに格納された上記左半データＤａＬに基づき、ＳＤを動作させるための画像信号および制御信号を生成し、これらの信号を上記リフレッシュ制御信号ＲｆＣに基づくタイミングでＳＤに出力する。このＳＤは、これらの画像信号および制御信号に基づき、左アクティブエリア１００Ｌに表示すべき画像（左半画像）を表すデータ信号を左アクティブエリア１００Ｌにおけるソースラインにそれぞれ印加することによりそれらのソースラインを駆動する。

　右ドライバＩＣ３００Ｒでは、ＴＣＯＮは、上記１画面分データＤａを受け取ると、そのうち右アクティブエリア１００Ｒの表示画像のリフレッシュのためのデータすなわち右半データＤａＲを駆動データとして１／２ＲＡＭ３０６Ｒに格納する。また、このＴＣＯＮは、上記１画面分データＤａに加えて上記リフレッシュ制御信号ＲｆＣを受け取ると、１／２ＲＡＭ３０６Ｒに格納された上記右半データＤａＲに基づき、ＳＤを動作させるための画像信号および制御信号を生成し、これらの信号を上記リフレッシュ制御信号ＲｆＣに基づくタイミングでＳＤに出力する。このＳＤは、これらの画像信号および制御信号に基づき、右アクティブエリア１００Ｒに表示すべき画像（左半画像）を表すデータ信号を右アクティブエリア１００Ｒにおけるソースラインにそれぞれ印加することによりそれらのソースラインを駆動する。

　上記以外の本構成例の動作は、上記第１の実施形態の第１の構成例と同様であるので、説明を省略する。

　上記からわかるように、左および右ドライバＩＣ３００Ｌ，３００Ｒは、いずれも、ホスト８０のリフレッシュ制御信号ＲｆＣに基づいてソースラインを駆動するので、左ドライバＩＣ３００Ｌによる左アクティブエリア１００Ｌの表示画像のリフレッシュと右ドライバＩＣ３００Ｒによる右アクティブエリア１００Ｒの表示画像のリフレッシュとが同期することになる。このため、本実施形態のように２個のドライバＩＣ３００Ｌ，３００Ｒにより表示部１００を駆動しても、表示ズレ等の異常が発生することはない。このようにして本構成例によれば、上記第１の実施形態の第１の構成例と同様の効果を奏する。

＜２．２　リフレッシュの同期化のための第２の構成例＞
　図１６は、本実施形態におけるリフレッシュの同期化のための第２の構成例を示すブロック図である。本構成例は、ホスト８０から１画面分データＤａを左および右ドライバＩＣ３００Ｌ，３００Ｒの双方に転送するためのデータ経路７２０が形成される点を除き、上記第１の実施形態における第２の構成例（図１０）と同様の構成を有している。そこで、本構成例のうち上記第１の実施形態の第２の構成例と同一の部分については同一の参照符号を付して詳しい説明を省略する。

　本構成例において上記画像更新が行われる場合には、上記画像更新によって新たな画像を表示するための１画面分データＤａであるリフレッシュデータが、左および右ドライバＩＣ３００Ｌ，３００Ｒに転送される。

　左ドライバＩＣ３００ＬのＴＣＯＮは、上記１画面分データＤａを受け取ると、そのうち左アクティブエリア１００Ｌの表示画像のリフレッシュのためのデータすなわち左半データＤａＬを駆動データとして１／２ＲＡＭ３０６Ｌに格納する。また、左ドライバＩＣ３００ＬのＲＥＦ（Ｈａｌｆ）３０５Ｌは、この左半データＤａＬに基づき、上記画像更新のためのリフレッシュ動作の開始タイミングを検知する。この開始タイミングがＲＥＦ（Ｈａｌｆ）３０５Ｌによって検知されると、左ドライバＩＣ３００Ｌは、その開始タイミングを示すリフレッシュ検知信号ＲｆＤｌを右ドライバＩＣ３００Ｒに送ると共に、その開始タイミングに基づきリフレッシュ動作（１／２ＲＡＭ３０６Ｌに格納された上記左半データＤａＬに基づく左アクティブエリア１００Ｌにおけるソースラインの駆動）を開始する。

　右ドライバＩＣ３００ＲのＴＣＯＮは、上記１画面分データＤａを受け取ると、そのうち右アクティブエリア１００Ｒの表示画像のリフレッシュのためのデータすなわち右半データＤａＲを駆動データとして１／２ＲＡＭ３０６Ｒに格納する。また、右ドライバＩＣ３００ＲのＲＥＦ（Ｈａｌｆ）３０５Ｒは、この右半データＤａＲに基づき、上記画像更新のためのリフレッシュ動作の開始タイミングを検知する。この開始タイミングがＲＥＦ（Ｈａｌｆ）３０５Ｒによって検知されると、右ドライバＩＣ３００Ｒは、その開始タイミングを示すリフレッシュ検知信号ＲｆＤｒを左ドライバＩＣ３００Ｌに送ると共に、その開始タイミングに基づきリフレッシュ動作（１／２ＲＡＭ３０６Ｒに格納された上記右半データＤａＲに基づく右アクティブエリア１００Ｒにおけるソースラインの駆動）を開始する。

　また、左および右ドライバＩＣ３００Ｌ，３００Ｒは、いずれも、他方からリフレッシュ検知信号ＲｆＤｌまたはＲｆＤｒを受け取ると、リフレッシュ動作を開始する。ただし、フレッシュ検知信号ＲｆＤｌまたはＲｆＤｒを受け取った右または左ドライバＩＣ３００Ｒ，３００Ｌは、その内部のＲＥＦ（Ｈａｌｆ）でリフレッシュの開始タイミングを検知してリフレッシュ動作を既に開始している場合は、その既に開始されているリフレッシュ動作を続行する。

　このような本構成例によれば、上記第１の実施形態の第２の構成例と同様の効果を奏し、左ドライバＩＣ３００Ｌによる左アクティブエリア１００Ｌの表示画像のリフレッシュと右ドライバＩＣ３００Ｒによる右アクティブエリア１００Ｒの表示画像のリフレッシュとが同期することになる。このため、本実施形態のように２個のドライバＩＣ３００Ｌ，３００Ｒにより表示部１００を駆動しても、表示ズレ等の異常が発生することはない。

＜２．３　リフレッシュの同期化のための第３の構成例＞
　図１７は、本実施形態におけるリフレッシュの同期化のための第３の構成例を示すブロック図である。本構成例は、ホスト８０から１画面分データＤａを左および右ドライバＩＣ３００Ｌ，３００Ｒの双方に転送するためのデータ経路７２０が形成される点を除き、上記第１の実施形態における第３の構成例（図１１）と同様の構成を有している。そこで、本構成例のうち上記第１の実施形態における第３の構成例と同一の部分については同一の参照符号を付して詳しい説明を省略する。なお、図１７に示すように本構成例では、左ドライバＩＣ３００ＬをマスタＩＣとし、右ドライバＩＣ３００ＲをスレーブＩＣとしている。

　本構成例において上記画像更新が行われる場合には、上記画像更新によって新たな画像を表示するための１画面分データＤａであるリフレッシュデータが、マスタＩＣ（左ドライバＩＣ）３００ＬおよびスレーブＩＣ（右ドライバＩＣ）３００Ｒに転送される。マスタＩＣ３００ＬのＴＣＯＮは、上記１画面分データＤａを受け取ると、そのうち左半データＤａＬを駆動データとして１／２ＲＡＭ３０６Ｌに格納し、スレーブＩＣ３００ＲのＴＣＯＮは、上記１画面分データＤａを受け取ると、そのうち右半データＤａＲを駆動データとして１／２ＲＡＭ３０６Ｒに格納する。またマスタＩＣ３００ＬのＲＥＦ（Ｈａｌｆ）３０５Ｌは、上記１画面分データＤａのうち左半データＤａＬに基づき上記画像更新のためのリフレッシュ動作の開始タイミングを検知し、スレーブＩＣ３００ＲのＲＥＦ（Ｈａｌｆ）３０５Ｒは、上記１画面分データＤａのうち右半データＤａＲに基づき上記画像更新のためのリフレッシュ動作の開始タイミングを検知する。

　本構成例における上記以外の動作は、上記第１の実施形態における第３の構成例の動作と同様である（図１２および図１３参照）。

　このような本構成例によれば、上記第１の実施形態の第３の構成例と同様の効果を奏し、左ドライバＩＣ３００Ｌによる左アクティブエリア１００Ｌの表示画像のリフレッシュと右ドライバＩＣ３００Ｒによる右アクティブエリア１００Ｒの表示画像のリフレッシュとが同期することになる。このため、本実施形態のように２個のドライバＩＣ３００Ｌ，３００Ｒにより表示部１００を駆動しても、表示ズレ等の異常が発生することはない。

＜２．４　リフレッシュの同期化のための第４の構成例＞
　図１８は、本実施形態におけるリフレッシュの同期化のための第４の構成例を示すブロック図である。本構成例は、上記第３の構成例（図１７）の変形例と言えるものであり、マスタＩＣ（左ドライバＩＣ）３００Ｌは、リフレッシュ検知部として、ＲＥＦ（Ｈａｌｆ）３０５Ｌに代えてＲＥＦ（Ａｌｌ）３０５Ｌａを内蔵し、スレーブＩＣ（右ドライバＩＣ）３００Ｒはリフレッシュ検知部（ＲＥＦ（Ｈａｌｆ））を内蔵せず、リフレッシュ検知信号を伝達するための信号経路は設けられていない。本構成例は、その他の部分については上記第３の構成例（図１７）と同様の構成を有している。

　本構成例において上記画像更新が行われる場合には、上記画像更新によって新たな画像を表示するための１画面分データＤａであるリフレッシュデータが、マスタＩＣ（左ドライバＩＣ）３００ＬおよびスレーブＩＣ（右ドライバＩＣ）３００Ｒに転送される。マスタＩＣ３００ＬのＴＣＯＮは、上記１画面分データＤａを受け取ると、そのうち左半データＤａＬを駆動データとして１／２ＲＡＭ３０６Ｌに格納し、スレーブＩＣ３００ＲのＴＣＯＮは、上記１画面分データＤａを受け取ると、そのうち右半データＤａＲを駆動データとして１／２ＲＡＭ３０６Ｒに格納する。またマスタＩＣ３００ＬのＲＥＦ（Ａｌｌ）３０５Ｌは、上記１画面分データＤａに基づき上記画像更新のためのリフレッシュ動作の開始タイミングを検知する。したがって、左アクティブエリア１００Ｌに表示すべき画像の変更のみならず右アクティブエリア１００Ｒに表示すべき画像の変更もマスタＩＣ３００Ｌで判定してリフレッシュの開始タイミングを検知することができ、スレーブＩＣ３００Ｒでのリフレッシュの開始タイミングの検知は必要ではない。

　マスタＩＣ３００Ｌは、ホスト８０からの１画面データＤａに基づきリフレッシュの開始タイミングを検知すると、リフレッシュ動作の開始を指示するリフレッシュ制御信号ＲｆＣをスレーブＩＣ３００Ｒに送ると共に、その開始タイミングに基づき左アクティブエリア１００Ｌについてのリフレッシュ動作（１／２ＲＡＭ３０６Ｌに格納された上記左半データＤａＬに基づく左アクティブエリア１００Ｌにおけるソースラインの駆動）を開始する。スレーブＩＣ３００Ｒは、このリフレッシュ制御信号ＲｆＣを受け取ると、右アクティブエリア１００Ｒについてのリフレッシュ動作（１／２ＲＡＭ３０６Ｒに格納された上記右半データＤａＲに基づく右アクティブエリア１００Ｒにおけるソースラインの駆動）を開始する。

　このような本構成例によれば、本実施形態の第３の構成例（図１７）と同様の効果を奏し、左ドライバＩＣ３００Ｌによる左アクティブエリア１００Ｌの表示画像のリフレッシュと右ドライバＩＣ３００Ｒによる右アクティブエリア１００Ｒの表示画像のリフレッシュとが同期することになる。このため、本実施形態のように２個のドライバＩＣ３００Ｌ，３００Ｒにより表示部１００を駆動しても、表示ズレ等の異常が発生することはない。なお本構成例は、リフレッシュ動作の開始タイミングの制御のみならず当該開始タイミングの検知もマスタＩＣ３００Ｌのみにより行われるので、リフレッシュに関する応答性の点で本実施形態の第３の構成例よりも有利である。

＜２．５　リフレッシュの同期化のための第５の構成例＞
　図１９は、本実施形態におけるリフレッシュの同期化のための第５の構成例を示すブロック図である。本構成例では、左および右ドライバＩＣ３００Ｌ，３００Ｒが、ホスト８０から受け取る表示画像のデータを一時的に格納するための書き換え可能なメモリとして１／２ＲＡＭ３０６Ｌ，３０６Ｒをそれぞれ内蔵すると共に、リフレッシュ検知部としてＲＥＦ（Ａｌｌ）３０５ＬａおよびＲＥＦ（Ａｌｌ）３０５Ｒａをそれぞれを内蔵しており、リフレッシュ検知信号を伝達するための信号経路およびリフレッシュ制御信号を伝達するための信号経路はいずれも設けられていない。

　本構成例において上記画像更新が行われる場合には、上記画像更新によって新たな画像を表示するための１画面分データＤａがリフレッシュデータとして、左ドライバＩＣ３００Ｌおよび右ドライバＩＣ３００Ｒに転送される。左ドライバＩＣ３００ＬのＴＣＯＮは、この１画面分データＤａを受け取ると、そのうち左半データＤａＬを駆動データとして１／２ＲＡＭ３０６Ｌに格納し、右ドライバＩＣ３００ＲのＴＣＯＮは、この１画面分データＤａを受け取ると、そのうち右半データＤａＲを駆動データとして１／２ＲＡＭ３０６Ｒに格納する。また、左ドライバＩＣ３００ＬのＲＥＦ（Ａｌｌ）３０５Ｌａおよび右ドライバＩＣ３００ＲのＲＥＦ（Ａｌｌ）３０５Ｒａは、いずれも、この１画面分データＤａに基づき上記画像更新のためのリフレッシュ動作の開始タイミングを検知する。したがって、左および右ドライバＩＣ３００Ｌ，３００Ｒのいずれにおいても、左アクティブエリア１００Ｌに表示すべき画像の変更および右アクティブエリア１００Ｒに表示すべき画像の変更のいずれも判定可能であり、その判定結果に応じてリフレッシュの開始タイミングを検知することができる。

　左ドライバＩＣ３００Ｌは、そのＲＥＦ（Ａｌｌ）３０５Ｌａによりホスト８０からの１画面分データＤａに基づき上記画像更新のためのリフレッシュ動作の開始タイミングを検知すると、左アクティブエリア１００Ｌについてのリフレッシュ動作（１／２ＲＡＭ３０６Ｌに格納された上記左半データＤａＬに基づく左アクティブエリア１００Ｌにおけるソースラインの駆動）を開始する。右ドライバＩＣ３００Ｒは、そのＲＥＦ（Ａｌｌ）３０５Ｒａによりホスト８０からの上記１画面分データＤａに基づき上記画像更新のためのリフレッシュ動作の開始タイミングを検知すると、右アクティブエリア１００Ｒについてのリフレッシュ動作（１／２ＲＡＭ３０６Ｒに格納された上記右半データＤａＲに基づく右アクティブエリア１００Ｒにおけるソースラインの駆動）を開始する。

　このような本構成例によれば、左および右ドライバＩＣ３００Ｌ，３００Ｒにおいて、ホスト８０からの同一の１画面分データＤａに基づいてリフレッシュの開始タイミングが検知されるので、左ドライバＩＣ３００Ｌによる左アクティブエリア１００Ｌの表示画像のリフレッシュと右ドライバＩＣ３００Ｒによる右アクティブエリア１００Ｒの表示画像のリフレッシュとが同期することになる。このため、本実施形態のように２個のドライバＩＣ３００Ｌ，３００Ｒにより表示部１００を駆動しても、表示ズレ等の異常が発生することはない。なお本構成例は、ドライバＩＣ間またはドライバＩＣとホスト８０の間にリフレッシュ検知信号またはリフレッシュ制御信号のための信号経路を設ける必要がないので、信号経路の簡素化の点で他の構成例よりも有利である。

＜２．６　第２の実施形態の効果＞
　上記のように本実施形態によれば、第１の実施形態と同様、左ドライバＩＣ（マスタＩＣ）３００Ｌによる左アクティブエリア１００Ｌについてのリフレッシュ動作と右ドライバＩＣ（スレーブＩＣ）３００Ｒによる右アクティブエリア１００Ｒについてのリフレッシュ動作とが同期して実行されるので、２個のドライバＩＣ３００Ｌ，３００Ｒにより表示部１００を駆動しても、表示ズレ等の異常が発生することはない。したがって、休止駆動を行う液晶表示装置において２個のドライバＩＣ３００Ｌ，３００Ｒにより表示部１００を駆動して高精細な画像を良好に表示することができる。

　また本実施形態においても、第１の実施形態と同様、書き換え可能なメモリ（１／２ＲＡＭ）に格納された駆動データに基づいて表示部１００が駆動されるので、次のような効果が得られる。すなわち、表示タイミングを示す制御信号がホスト８０から与えられなくとも、各ドライバＩＣ内でそのような制御信号を生成することができる。また、表示画像の一部のみを更新するためにリフレッシュデータとして１画面分データＤａの一部のみがホスト８０から与えられる場合であっても、ドライバＩＣ３００Ｌおよび３００Ｒにより表示部１００の全体につきリフレッシュ動作が行われる。

＜３．第３の実施形態＞
　図２０は、本発明の第３の実施形態に係る液晶表示装置の全体構成を示す図である。この液晶表示装置は、ホスト８０との接続に関する構成以外については、上記第２の実施形態と同様の構成を有している。このため、同一または対応する部分には同一の参照符号を付して、本実施形態に関する詳しい説明を省略し、以下では上記第２の実施形態と相違する部分を中心に説明する。なお本実施形態も、上記第１および第２の実施形態と同様、休止駆動を行えるように構成されている（図８参照）。

　本実施形態における左および右ドライバＩＣ３００Ｌ，３００Ｒ（におけるＴＣＯＮ）も、ＭＩＰＩ－ＤＳＩ規格に準拠したインターフェース等の既述の適切なインターフェースによってホスト８０と接続されている。また本実施形態においても、上記第２の実施形態と同様、表示部（アクティブエリア）１００に表示すべき画像全体すなわち１画面分の画像に対応する１画面分データを上記インターフェースに従って左および右ドライバＩＣ３００Ｌ，３００Ｒに転送する。しかし本実施形態では、１画面分データを２つの半画面分のデータに分けてホスト８０から左および右ドライバＩＣ３００Ｌ，３００Ｒに転送するための２系統のデータ経路が上記インターフェースに基づいて形成される。この２系統のデータ経路の一方は、１画面分の画像を水平方向に奇数と偶数で２分割して得られる２つの画像に対応する奇数列データＤｏｄＨおよび偶数列データＤｅｖＨのうち奇数列データＤｏｄＨを転送するためのデータ経路（以下「奇数サブデータ経路」という）７３１であり、他方は、偶数列データＤｅｖＨを転送するためのデータ経路（以下「偶数サブデータ経路」という）７３２である。ここで、「奇数列データＤｏｄＨ」は、１画面分の画像を構成する画素マトリクスにおける奇数番目の画素列からなる画像に対応し、「偶数列データＤｅｖＨ」は、当該画素マトリクスにおける偶数番目の画素列からなる画像に対応する。また、「画素列」とは、垂直方向すなわちソースラインの延在方向に並ぶ画素からなる列をいう。本実施形態では、各ドライバＩＣ３００Ｌ，３００Ｒは、奇数列データＤｏｄＨを奇数サブデータ経路７３１を介して受け取ると共に、偶数列データＤｅｖＨを偶数サブデータ経路７３２を介して受け取ることにより、上記画素マトリクスにおいてゲートラインに沿って並ぶ１つの画素行に対応する１ラインデータずつ入力データを外部から与えられる。

　上記のように本実施形態は、１画面分データが左および右ドライバＩＣ３００Ｌ，３００Ｒに転送される点では上記第２の実施形態と同様であるが、１画面分データの転送に２系統のデータ経路７３１、７３２が使用されるので、データ転送のための動作周波数が低いという利点を有している。

＜３．１　リフレッシュの同期化のための第１の構成例＞
　図２１は、本実施形態におけるリフレッシュの同期化のための第１の構成例を示すブロック図である。本構成例は、ホスト８０と左および右ドライバＩＣ３００Ｌ，３００Ｒとの間に既述の２系統のデータ経路すなわち奇数サブデータ経路７３１および偶数サブデータ経路７３２が形成される点を除き、上記第２の実施形態における第１の構成例（図１５）と同様の構成を有している。そこで、本構成例のうち上記第２の実施形態の第１の構成例と同一の部分については同一の参照符号を付して詳しい説明を省略する。

　上記画像更新が行われる場合には、上記画像更新によって新たな画像を表示するための１画面分データであるリフレッシュデータが奇数列データＤｏｄＨと偶数列データＤｅｖＨとに分割されて奇数サブデータ経路７３１および偶数サブデータ経路７３２で左および右ドライバＩＣ３００Ｌ，３００Ｒに転送され、かつ、このリフレッシュデータによるアクティブエリア１００における表示画像のリフレッシュの開始を指示するリフレッシュ制御信号ＲｆＣがホスト８０から左および右ドライバＩＣ３００Ｌ，３００Ｒに転送される。左および右ドライバＩＣ３００Ｌ，３００Ｒの双方は、これら奇数列データＤｏｄＨと偶数列データＤｅｖＨからなる１画面分データを受け取ると共に、このリフレッシュ制御信号ＲｆＣを受け取る。このように本実施形態は、左および右ドライバＩＣ３００Ｌ，３００Ｒの双方が１画面分データを受け取る点では上記第２の実施形態と同様であるので、これ以降での本構成例における左および右ドライバＩＣ３００Ｌ，３００Ｒの動作は、上記第２の実施形態の第１の構成例（図１５）と同様である。

　このような本構成例によれば、上記第２の実施形態の第１の構成例と同様の効果を奏し、本実施形態のように２個のドライバＩＣ３００Ｌ，３００Ｒにより表示部１００を駆動しても、表示ズレ等の異常が発生することはない。

＜３．２　リフレッシュの同期化のための第２の構成例＞
　図２２は、本実施形態におけるリフレッシュの同期化のための第２の構成例を示すブロック図である。本構成例は、ホスト８０と左および右ドライバＩＣ３００Ｌ，３００Ｒとの間に既述の２系統のデータ経路すなわち奇数サブデータ経路７３１および偶数サブデータ経路７３２が形成される点を除き、上記第２の実施形態における第２の構成例（図１６）と同様の構成を有している。そこで、本構成例のうち上記第２の実施形態の第２の構成例と同一の部分については同一の参照符号を付して詳しい説明を省略する。

　上記画像更新が行われる場合には、上記画像更新によって新たな画像を表示するための１画面分データであるリフレッシュデータが奇数列データＤｏｄＨと偶数列データＤｅｖＨとに分割されて奇数サブデータ経路７３１および偶数サブデータ経路７３２で左および右ドライバＩＣ３００Ｌ，３００Ｒに転送される。左および右ドライバＩＣ３００Ｌ，３００Ｒの双方は、これら奇数列データＤｏｄＨと偶数列データＤｅｖＨからなる１画面分データを受け取る。このように本実施形態は、左および右ドライバＩＣ３００Ｌ，３００Ｒの双方が１画面分データを受け取る点では上記第２の実施形態と同様であるので、これ以降での本構成例における左および右ドライバＩＣ３００Ｌ，３００Ｒの動作は、上記第２の実施形態の第２の構成例（図１６）と同様である。

　このような本構成例によれば、上記第２の実施形態の第２の構成例と同様の効果を奏し、本実施形態のように２個のドライバＩＣ３００Ｌ，３００Ｒにより表示部１００を駆動しても、表示ズレ等の異常が発生することはない。

＜３．３　リフレッシュの同期化のための第３の構成例＞
　図２３は、本実施形態におけるリフレッシュの同期化のための第３の構成例を示すブロック図である。本構成例は、ホスト８０と左および右ドライバＩＣ３００Ｌ，３００Ｒとの間に既述の２系統のデータ経路すなわち奇数サブデータ経路７３１および偶数サブデータ経路７３２が形成される点を除き、上記第２の実施形態における第３の構成例（図１７）と同様の構成を有している。そこで、本構成例のうち上記第２の実施形態の第３の構成例と同一の部分については同一の参照符号を付して詳しい説明を省略する。

　上記画像更新が行われる場合には、上記画像更新によって新たな画像を表示するための１画面分データであるリフレッシュデータが奇数列データＤｏｄＨと偶数列データＤｅｖＨとに分割されて奇数サブデータ経路７３１および偶数サブデータ経路７３２で左および右ドライバＩＣ３００Ｌ，３００Ｒに転送される。左および右ドライバＩＣ３００Ｌ，３００Ｒの双方は、これら奇数列データＤｏｄＨと偶数列データＤｅｖＨからなる１画面分データを受け取る。このように本実施形態は、左および右ドライバＩＣ３００Ｌ，３００Ｒの双方が１画面分データを受け取る点では上記第２の実施形態と同様であるので、これ以降での本構成例における左および右ドライバＩＣ３００Ｌ，３００Ｒの動作は、上記第２の実施形態の第３の構成例（図１７）と同様である。

　このような本構成例によれば、上記第２の実施形態の第３の構成例と同様の効果を奏し、本実施形態のように２個のドライバＩＣ３００Ｌ，３００Ｒにより表示部１００を駆動しても、表示ズレ等の異常が発生することはない。

＜３．４　リフレッシュの同期化のための第４の構成例＞
　図２４は、本実施形態におけるリフレッシュの同期化のための第４の構成例を示すブロック図である。本構成例は、ホスト８０と左および右ドライバＩＣ３００Ｌ，３００Ｒとの間に既述の２系統のデータ経路すなわち奇数サブデータ経路７３１および偶数サブデータ経路７３２が形成される点を除き、上記第２の実施形態における第４の構成例（図１８）と同様の構成を有している。そこで、本構成例のうち上記第２の実施形態の第４の構成例と同一の部分には同一の参照符号を付して詳しい説明を省略する。

　上記画像更新が行われる場合には、上記画像更新によって新たな画像を表示するための１画面分データであるリフレッシュデータが奇数列データＤｏｄＨと偶数列データＤｅｖＨとに分割されて奇数サブデータ経路７３１および偶数サブデータ経路７３２で左および右ドライバＩＣ３００Ｌ，３００Ｒに転送される。左および右ドライバＩＣ３００Ｌ，３００Ｒの双方は、これら奇数列データＤｏｄＨと偶数列データＤｅｖＨからなる１画面分データを受け取る。このように本実施形態は、左および右ドライバＩＣ３００Ｌ，３００Ｒの双方が１画面分データを受け取る点では上記第２の実施形態と同様であるので、これ以降での本構成例における左および右ドライバＩＣ３００Ｌ，３００Ｒの動作は、上記第２の実施形態の第４の構成例（図１８）と同様である。

　このような本構成例によれば、上記第２の実施形態の第４の構成例と同様の効果を奏し、本実施形態のように２個のドライバＩＣ３００Ｌ，３００Ｒにより表示部１００を駆動しても、表示ズレ等の異常が発生することはない。

＜３．５　リフレッシュの同期化のための第５の構成例＞
　図２５は、本実施形態におけるリフレッシュの同期化のための第５の構成例を示すブロック図である。本構成例は、１画面分データを奇数列データＤｏｄＨと偶数列データＤｅｖＨとに分割してホスト８０から左および右ドライバＩＣ３００Ｌ，３００Ｒに転送するために２系統のデータ経路すなわち奇数サブデータ経路７３１および偶数サブデータ経路７３２が形成される点を除き、上記第２の実施形態における第５の構成例（図１９）と同様の構成を有している。そこで、本構成例のうち上記第２の実施形態の第５の構成例と同一の部分については同一の参照符号を付して詳しい説明を省略する。

　上記画像更新が行われる場合には、上記画像更新によって新たな画像を表示するための１画面分データであるリフレッシュデータが奇数列データＤｏｄＨと偶数列データＤｅｖＨとに分割されて奇数サブデータ経路７３１および偶数サブデータ経路７３２で左および右ドライバＩＣ３００Ｌ，３００Ｒに転送される。左および右ドライバＩＣ３００Ｌ，３００Ｒの双方は、これら奇数列データＤｏｄＨと偶数列データＤｅｖＨからなる１画面分データを受け取る。このように本実施形態は、左および右ドライバＩＣ３００Ｌ，３００Ｒの双方が１画面分データを受け取る点では上記第２の実施形態と同様であるので、これ以降での本構成例における左および右ドライバＩＣ３００Ｌ，３００Ｒの動作は、上記第２の実施形態の第５の構成例（図１９）と同様である。

　このような本構成例によれば、上記第２の実施形態の第５の構成例と同様の効果を奏し、本実施形態のように２個のドライバＩＣ３００Ｌ，３００Ｒにより表示部１００を駆動しても、表示ズレ等の異常が発生することはない。

＜３．６　第３の実施形態の効果＞
　上記のように本実施形態によれば、第１の実施形態と同様、左ドライバＩＣ（マスタＩＣ）３００Ｌによる左アクティブエリア１００Ｌについてのリフレッシュ動作と右ドライバＩＣ（スレーブＩＣ）３００Ｒによる右アクティブエリア１００Ｒについてのリフレッシュ動作とが同期して実行されるので、２個のドライバＩＣ３００Ｌ，３００Ｒにより表示部１００を駆動しても、表示ズレ等の異常が発生することはない。したがって、休止駆動を行う液晶表示装置において２個のドライバＩＣ３００Ｌ，３００Ｒにより表示部１００を駆動して高精細な画像を良好に表示することができる。

＜４．第４の実施形態＞
　図２６は、本発明の第４の実施形態に係る液晶表示装置の全体構成を示す図である。この液晶表示装置は、ホスト８０との接続に関連する構成以外については、上記第２の実施形態と同様の構成を有している。このため、同一または対応する部分には同一の参照符号を付して、本実施形態に関する詳しい説明を省略し、以下では上記第２の実施形態と相違する部分を中心に説明する。なお本実施形態も、上記第１および第２の実施形態と同様、休止駆動を行えるように構成されている（図８参照）。

　本実施形態における左および右ドライバＩＣ３００Ｌ，３００Ｒ（におけるＴＣＯＮ）も、ＭＩＰＩ－ＤＳＩ規格に準拠したインターフェース等の既述の適切なインターフェースによってホスト８０と接続されている。また本実施形態においても、上記第２の実施形態と同様、表示部（アクティブエリア）１００に表示すべき画像全体すなわち１画面分の画像に対応する１画面分データを上記インターフェースに従って左および右ドライバＩＣ３００Ｌ，３００Ｒに転送する。しかし本実施形態では、１画面分データを２つの半画面分のデータに分けてホスト８０から左および右ドライバＩＣ３００Ｌ，３００Ｒに転送するための２系統のデータ経路が上記形成インターフェースに基づいて形成される。この２系統のデータ経路の一方は、１画面分の画像を垂直方向に奇数と偶数で２分割して得られる２つの画像に対応する奇数行データＤｏｄＶおよび偶数行データＤｅｖＶのうち奇数行データＤｏｄＶを転送するためのデータ経路（以下「奇数サブデータ経路」という）７４１であり、他方は、偶数行データＤｅｖＶを転送するためのデータ経路（以下「偶数サブデータ経路」という）７４２である。ここで、「奇数行データＤｏｄＶ」は、１画面分の画像を構成する画素マトリクスにおける奇数番目の画素行からなる画像に対応し、「偶数行データＤｅｖＶ」は、当該画素マトリクスにおける偶数番目の画素行からなる画像に対応する。また、「画素行」とは、水平方向すなわちゲートラインの延在方向に並ぶ画素からなる行をいう。本実施形態では、各ドライバＩＣ３００Ｌ，３００Ｒは、奇数行データＤｏｄＶを奇数サブデータ経路７４１を介して受け取ると共に、偶数行データＤｅｖＶを偶数サブデータ経路７４２を介して受け取ることにより、上記画素マトリクスにおいてゲートラインに沿って並ぶ２つの画素行に対応する２ラインデータずつ入力データを外部から与えられる。

　上記のように本実施形態では、垂直方向分割に基づく奇数行データＤｏｄＶおよび偶数行データＤｅｖＶが奇数サブデータ経路７４１および偶数サブデータ経路７４２でそれぞれ転送される。すなわち、奇数番目の画素行に対応するデータと偶数番目の画素行に対応するデータとが２系統のデータ経路で並行して左および右ドライバＩＣ３００Ｌ，３００Ｒの双方に転送される。本実施形態における各ドライバＩＣ３００Ｌ，３００Ｒは、上記第１～第３の実施形態と同様、ホスト８０から受け取る表示画像のデータを一時的に格納するメモリとして１／２ＲＡＭを内蔵しているので、上記２系統のデータ経路で並行して転送される奇数行データＤｏｄＶおよび偶数行データＤｅｖＶのうち、左半データＤａＬを構成するデータは左ドライバＩＣ３００Ｌの１／２ＲＡＭに駆動データとして格納され、右半データＤａＲを構成するデータは右ドライバＩＣ３００Ｒの１／２ＲＡＭに駆動データとして格納される。

＜４．１　リフレッシュの同期化のための第１の構成例＞
　図２７は、本実施形態におけるリフレッシュの同期化のための第１の構成例を示すブロック図である。本構成例では、ホスト８０と左および右ドライバＩＣ３００Ｌ，３００Ｒとの間に既述の２系統のデータ経路すなわち奇数サブデータ経路７４１および偶数サブデータ経路７４２が形成されている。本構成例は、この点を除き、上記第２の実施形態における第１の構成例（図１５）と同様の構成を有している。そこで、本構成例のうち上記第２の実施形態の第１の構成例と同一の部分については同一の参照符号を付して詳しい説明を省略する。

　上記画像更新が行われる場合には、上記画像更新によって新たな画像を表示するための１画面分データであるリフレッシュデータが奇数行データＤｏｄＶと偶数行データＤｅｖＶとに分割されて奇数サブデータ経路７４１および偶数サブデータ経路７４２で左および右ドライバＩＣ３００Ｌ，３００Ｒに転送され、かつ、このリフレッシュデータによるアクティブエリア１００における表示画像のリフレッシュの開始を指示するリフレッシュ制御信号ＲｆＣがホスト８０から左および右ドライバＩＣ３００Ｌ，３００Ｒに転送される。左および右ドライバＩＣ３００Ｌ，３００Ｒの双方は、これら奇数行データＤｏｄＶと偶数行データＤｅｖＶからなる１画面分データを受け取ると共に、このリフレッシュ制御信号ＲｆＣを受け取る。このように本実施形態は、左および右ドライバＩＣ３００Ｌ，３００Ｒの双方が１画面分データを受け取る点では上記第２の実施形態と同様であるので、これ以降での本構成例における左および右ドライバＩＣ３００Ｌ，３００Ｒの動作は、上記第２の実施形態の第１の構成例（図１５）と基本的に同様である。なお本構成例では、垂直方向分割に基づく２系統データ経路で並行して転送される奇数行データＤｏｄＶおよび偶数行データＤｅｖＶの受け取りとアクティブエリア１００におけるソースラインの駆動とでタイミング調整が必要であるが、左および右ドライバＩＣ３００Ｌ，３００Ｒにそれぞれ設けられた１／２ＲＡＭ３０６Ｌ，３０６Ｒによって当該タイミング調整が行われる。この点は、本実施形態における他の構成例でも同様である。

＜４．２　リフレッシュの同期化のための第２の構成例＞
　図２８は、本実施形態におけるリフレッシュの同期化のための第２の構成例を示すブロック図である。本構成例は、ホスト８０と左および右ドライバＩＣ３００Ｌ，３００Ｒとの間に既述の２系統のデータ経路すなわち奇数サブデータ経路７４１および偶数サブデータ経路７４２が形成されている点を除き、上記第２の実施形態における第２の構成例（図１６）と同様の構成を有している。そこで、本構成例のうち上記第２の実施形態の第２の構成例と同一の部分については同一の参照符号を付して詳しい説明を省略する。

　上記画像更新が行われる場合には、左および右ドライバＩＣ３００Ｌ，３００Ｒは、上記画像更新によって新たな画像を表示するための１画面分データであるリフレッシュデータを構成する奇数行データＤｏｄＶと偶数行データＤｅｖＶを受け取る。このように本実施形態は、左および右ドライバＩＣ３００Ｌ，３００Ｒの双方が１画面分データを受け取る点では上記第２の実施形態と同様であるので、これ以降での本構成例における左および右ドライバＩＣ３００Ｌ，３００Ｒの動作は、上記第２の実施形態の第２の構成例（図１６）と同様である。

＜４．３　リフレッシュの同期化のための第３の構成例＞
　図２９は、本実施形態におけるリフレッシュの同期化のための第３の構成例を示すブロック図である。本構成例は、ホスト８０と左および右ドライバＩＣ３００Ｌ，３００Ｒとの間に既述の２系統のデータ経路すなわち奇数サブデータ経路７４１および偶数サブデータ経路７４２が形成されている点を除き、上記第２の実施形態における第３の構成例（図１７）と同様の構成を有している。そこで、本構成例のうち上記第２の実施形態の第３の構成例と同一の部分については同一の参照符号を付して詳しい説明を省略する。

　上記画像更新が行われる場合には、左および右ドライバＩＣ３００Ｌ，３００Ｒは、上記画像更新によって新たな画像を表示するための１画面分データであるリフレッシュデータを構成する奇数行データＤｏｄＶと偶数行データＤｅｖＶを受け取る。このように本実施形態は、左および右ドライバＩＣ３００Ｌ，３００Ｒの双方が１画面分データを受け取る点では上記第２の実施形態と同様であるので、これ以降での本構成例における左および右ドライバＩＣ３００Ｌ，３００Ｒの動作は、上記第２の実施形態の第３の構成例（図１７）と同様である。

＜４．４　リフレッシュの同期化のための第４の構成例＞
　図３０は、本実施形態におけるリフレッシュの同期化のための第４の構成例を示すブロック図である。本構成例は、ホスト８０と左および右ドライバＩＣ３００Ｌ，３００Ｒとの間に既述の２系統のデータ経路すなわち奇数サブデータ経路７４１および偶数サブデータ経路７４２が形成されている点を除き、上記第２の実施形態における第４の構成例（図１８）と同様の構成を有している。そこで、本構成例のうち上記第２の実施形態の第４の構成例と同一の部分については同一の参照符号を付して詳しい説明を省略する。

　上記画像更新が行われる場合には、左および右ドライバＩＣ３００Ｌ，３００Ｒは、上記画像更新によって新たな画像を表示するための１画面分データであるリフレッシュデータを構成する奇数行データＤｏｄＶと偶数行データＤｅｖＶを受け取る。このように本実施形態は、左および右ドライバＩＣ３００Ｌ，３００Ｒの双方が１画面分データを受け取る点では上記第２の実施形態と同様であるので、これ以降での本構成例における左および右ドライバＩＣ３００Ｌ，３００Ｒの動作は、上記第２の実施形態の第４の構成例（図１８）と同様である。

＜４．５　リフレッシュの同期化のための第５の構成例＞
　図３１は、本実施形態におけるリフレッシュの同期化のための第５の構成例を示すブロック図である。本構成例は、ホスト８０と左および右ドライバＩＣ３００Ｌ，３００Ｒとの間に既述の２系統のデータ経路すなわち奇数サブデータ経路７４１および偶数サブデータ経路７４２が形成されている点を除き、上記第２の実施形態における第５の構成例（図１９）と同様の構成を有している。そこで、本構成例のうち上記第２の実施形態の第５の構成例と同一の部分については同一の参照符号を付して詳しい説明を省略する。

　上記画像更新が行われる場合には、左および右ドライバＩＣ３００Ｌ，３００Ｒは、上記画像更新によって新たな画像を表示するための１画面分データであるリフレッシュデータを構成する奇数行データＤｏｄＶと偶数行データＤｅｖＶを受け取る。このように本実施形態は、左および右ドライバＩＣ３００Ｌ，３００Ｒの双方が１画面分データを受け取る点では上記第２の実施形態と同様であるので、これ以降での本構成例における左および右ドライバＩＣ３００Ｌ，３００Ｒの動作は、上記第２の実施形態の第５の構成例（図１９）と同様である。

＜４．６　第４の実施形態の効果＞
　上記のように本実施形態によれば、第１の実施形態と同様、左ドライバＩＣ（マスタＩＣ）３００Ｌによる左アクティブエリア１００Ｌについてのリフレッシュ動作と右ドライバＩＣ（スレーブＩＣ）３００Ｒによる右アクティブエリア１００Ｒについてのリフレッシュ動作とが同期して実行されるので、２個のドライバＩＣ３００Ｌ，３００Ｒにより表示部１００を駆動しても、表示ズレ等の異常が発生することはない。したがって、休止駆動を行う液晶表示装置において２個のドライバＩＣ３００Ｌ，３００Ｒにより表示部１００を駆動して高精細な画像を良好に表示することができる。

＜５．変形例＞
　上記各実施形態については、休止駆動を行うことを前提とし、非リフレッシュ期間中に強制的な画像更新を行う場合の表示画像のリフレッシュに着目して説明されているが、本発明は、このようなリフレッシュ以外のリフレッシュについても適用可能である。例えば本発明は、リフレッシュ期間の途中で新たな画像を表示するために行われる強制的なリフレッシュにも本発明を適用することができ、また、定期的なリフレッシュにも適用することができる。定期的なリフレッシュにおいても何らかの原因で、表示部を駆動する例えば２個のドライバＩＣ（上記各実施形態では左ドライバＩＣ３００Ｌと右ドライバＩＣ３００Ｒ）の間で当該リフレッシュのタイミングがずれた場合（例えばリフレッシュのためのデータ転送のタイミングがずれる場合）にも、本発明によれば、いずれか一方のドライバＩＣによるリフレッシュのみが行われることはなく、必ず両ドイラバＩＣが同じタイミングでリフレッシュを開始する。

　また上記各実施形態では、２個のドライバＩＣ３００Ｌ，３００Ｒを使用して表示部（アクティブエリア）１００が駆動されるが、上記各実施形態の説明からわかるように、３個以上のドライバＩＣを使用して表示部を駆動される場合（図６参照）にも本発明は適用可能である。なお、表示部を駆動するドライバＩＣがマスタＩＣおよびスレーブＩＣとしてそれぞれ識別される２種類からなる構成例（図１１、図１７、図２３、図２９参照）においてドライバＩＣを３個以上使用する場合には、その３個以上のドライバＩＣのうち１個のＩＣをマスタＩＣとし他のＩＣを全てスレーブＩＣとする構成が可能である。

　また上記各実施形態では、図２～図４に示すように、表示部（アクティブエリアにおけるソースライン）を複数のドライバＩＣで分担して駆動する構成となっているが、本発明はこのような複数のドライバＩＣによる駆動に限定されない。表示部におけるデータ信号線（ソースライン）を分担して駆動する複数の駆動制御回路を備え、各駆動制御回路に、データ信号線に印加すべきデータ信号を生成する駆動回路（ＳＤ：ソースドライバ）と、これを制御する信号を生成する制御回路（ＴＣＯＮ：タイミングコントローラ）とが含まれるような表示装置であれば、本発明の適用が可能である。

　また各実施形態において、各ドライバＩＣ３００Ｌ，３００Ｒは、ホスト８０から受け取る表示画像のデータを一時的に格納するためのメモリとして１／２ＲＡＭ（半画面分の画像を表示するためのデータを格納できるだけの記憶容量を有するＲＡＭ）を内蔵しているが、上記第２から第４の実施形態では、各ドライバＩＣ３００Ｌ，３００Ｒには１画面分のデータがホスト８０から転送される（図１４、図２０、図２６等参照）。そこで、上記第２から第４の実施形態においては、各ドライバＩＣ３００Ｌ，３００Ｒが、１／２ＲＡＭに代えて２／２ＲＡＭ（１画面分の画像を表示するためのデータを格納できるだけの記憶容量を有するＲＡＭ）を内蔵し、ホスト８０から１画面分データを受け取ると、その１画面分データを２／２ＲＡＭに一時的に格納するように構成されていてもよい。このような構成によれば、上記第２から第４の実施形態の第４および第５の構成例におけるＲＥＦ（Ａｌｌ）によるリフレッシュの開始タイミングの検出に当該２／２ＲＡＭを利用することにより、当該開始タイミングを精度良く検出することができる。また、このような構成によれば、既述のＣＡＢＣ（Content Adaptive Brightness Control）技術等を利用した画像処理が可能となり、当該画像処理に基づく手法を、リフレッシュの開始タイミングを検知する手法として使用することができる。

　なお上記各実施形態では、休止駆動を行う液晶表示装置を例に挙げて説明したが、本発明は、これに限定されるものではなく、休止駆動を行う表示装置であれば有機ＥＬ（Electro Luminescence）表示装置等の他の表示装置にも適用することができる。

　本発明は、複数のドライバＩＣを用いて休止駆動を行う表示装置およびその駆動方法に適用することができる。

　１０　　　…液晶表示パネル
　８０　　　…ホスト
　１００　　…表示部（アクティブエリア）
　１００Ｌ　…左アクティブエリア（サブ表示領域）
　１００Ｒ　…右アクティブエリア（サブ表示領域）
　３００Ｌ　…左ドライバＩＣ（マスタＩＣ）
　３００Ｒ　…右ドライバＩＣ（スレーブＩＣ）
　３０５Ｌ，３０５Ｒ　　…半画面に対するリフレッシュ検知部（ＲＥＦ（Ｈａｌｆ））
　３０５Ｌａ，３０５Ｒａ…１画面に対するリフレッシュ検知部（ＲＥＦ（Ａｌｌ））
　３０６Ｌ，３０６Ｒ　　…１／２ＲＡＭ（メモリ）
　３０８Ｌ　…Ｍ／Ｓ検知同期回路
　７１１　　…左サブデータ経路
　７１２　　…右サブデータ経路
　７１４　　…制御信号経路
　７１５　　…第１信号経路
　７１６　　…第２信号経路
　７１７　　…第３信号経路
　７２０　　…データ経路
　７３１，７４１　　…奇数サブデータ経路
　７３２，７４２　　…偶数サブデータ経路
　Ｄａ　　　…１画面分データ
　ＤａＬ　　…左半データ
　ＤａＲ　　…右半データ
　ＤｏｄＨ　…（水平方向分割に基づく）奇数列データ
　ＤｅｖＨ　…（水平方向分割に基づく）偶数列データ
　ＤｏｄＶ　…（垂直方向分割に基づく）奇数行データ
　ＤｅｖＶ　…（垂直方向分割に基づく）偶数行データ
　ＲｆＣ　　…リフレッシュ制御信号（リフレッシュ開始情報）
　ＲｆＤ，ＲｆＤｌ，ＲｆＤｒ　…リフレッシュ検知信号（リフレッシュ開始情報）

Claims

　外部から与えられる入力データに基づき画像を表示する表示装置であって、
　前記画像を表示するための表示部と、
　前記入力データに基づいて前記表示部における表示画像をリフレッシュするリフレッシュ期間と前記表示部における表示画像のリフレッシュを休止する非リフレッシュ期間とが交互に現れるように前記表示部を駆動するための駆動制御部と、
　前記入力データを外部から前記駆動制御部に与えるためのデータ経路と
を備え、
　前記駆動制御部は、前記表示部の表示領域を分割することにより得られる複数のサブ表示領域にそれぞれ対応する複数の駆動制御回路を含み、
　各駆動制御回路は、
　　書き換え可能なメモリを含み、
　　前記入力データのうち当該駆動制御回路に与えられるべきデータを受け取ると、当該受け取ったデータのうち少なくとも当該駆動制御回路に対応するサブ表示領域に画像を表示するためのデータを駆動データとして前記メモリに格納し、
　　前記表示部における表示画像をリフレッシュするためのデータが前記入力データとして外部から与えられる場合に、前記入力データに基づくリフレッシュの開始タイミングに対応づけられたリフレッシュ開始情報を、前記入力データに基づき当該駆動制御回路内で取得するか、または、他の前記駆動制御回路もしくは外部から取得し、
　　当該取得されたリフレッシュ開始情報に基づき、当該駆動制御回路に対応するサブ表示領域における表示画像のリフレッシュが他の前記駆動制御回路に対応するサブ表示領域における表示画像のリフレッシュと同期して開始されるように、前記メモリに格納された前記駆動データに基づき前記表示部を駆動することを特徴とする、表示装置。
　前記データ経路は、前記複数のサブ表示領域にそれぞれ対応する複数のサブデータ経路を含み、
　各駆動制御回路は、前記入力データのうち対応するサブ表示領域に画像を表示するためのデータをサブ入力データとして当該サブ表示領域に対応するサブデータ経路を介して外部から受け取り、当該受け取ったサブ入力データを前記駆動データとして前記メモリに格納することを特徴とする、請求項１に記載の表示装置。
　各駆動制御回路は、前記入力データを前記データ経路を介して外部から受け取ることを特徴とする、請求項１に記載の表示装置。
　前記表示部は、複数のデータ信号線と、前記複数のデータ信号線に交差する複数の走査信号線と、前記複数のデータ信号線および前記複数の走査信号線に沿ってマトリクス状に配置された複数の画素形成部とを含み、
　各画素形成部は、前記複数のデータ信号線のいずれか１つに接続されると共に前記複数の走査信号線のいずれか１つに接続され、
　前記駆動制御部は、前記入力データに基づき前記複数の画素形成部によって画像が表示されるように前記複数のデータ信号線および前記複数の走査信号線を駆動し、
　前記データ経路は、
　　前記入力データのうち、前記複数の画素形成部によって表示されるべき画像を構成する画素マトリクスにおいて前記データ信号線に沿って並ぶ画素からなる奇数番目の画素列に対応するデータを奇数列データとして外部から各駆動制御回路に転送するための奇数サブデータ経路と、
　　前記入力データのうち、前記画素マトリクスにおいて前記データ信号線に沿って並ぶ画素からなる偶数番目の画素列に対応するデータを偶数列データとして外部から各駆動制御回路に転送するための偶数サブデータ経路とを含み、
　各駆動制御回路は、前記奇数列データを前記奇数サブデータ経路を介して外部から受け取ると共に、前記偶数列データを前記偶数サブデータ経路を介して外部から受け取ることにより、前記画素マトリクスにおいて前記走査信号線に沿って並ぶ画素からなる１つの画素行に対応する１ラインデータずつ前記入力データを外部から与えられることを特徴とする、請求項１に記載の表示装置。
　前記表示部は、複数のデータ信号線と、前記複数のデータ信号線に交差する複数の走査信号線と、前記複数のデータ信号線および前記複数の走査信号線に沿ってマトリクス状に配置された複数の画素形成部とを含み、
　各画素形成部は、前記複数のデータ信号線のいずれか１つに接続されると共に前記複数の走査信号線のいずれか１つに接続され、
　前記駆動制御部は、前記入力データに基づき前記複数の画素形成部によって画像が表示されるように前記複数のデータ信号線および前記複数の走査信号線を駆動し、
　前記データ経路は、
　　前記入力データのうち、前記複数の画素形成部によって表示されるべき画像を構成する画素マトリクスにおいて前記走査信号線に沿って並ぶ画素からなる奇数番目の画素行に対応するデータを奇数行データとして外部から各駆動制御回路に転送するための奇数サブデータ経路と、
　　前記入力データのうち、前記画素マトリクスにおいて前記走査信号線に沿って並ぶ画素からなる偶数番目の画素行に対応するデータを偶数行データとして外部から各駆動制御回路に転送するための偶数サブデータ経路とを含み、
　各駆動制御回路は、前記奇数行データを前記奇数サブデータ経路を介して外部から受け取ると共に、前記偶数行データを前記偶数サブデータ経路を介して外部から受け取ることにより、前記画素マトリクスにおいて前記データ信号線に沿って並ぶ画素からなる２つの画素行に対応する２ラインデータずつ前記入力データを外部から与えられることを特徴とする、請求項１に記載の表示装置。
　各駆動制御回路は、前記入力データを外部から受け取ると、前記入力データのうち対応するサブ表示領域に画像を表示するためのデータを前記駆動データとして前記メモリに格納することを特徴とする、請求項３から５のいずれか１項に記載の表示装置。
　各駆動制御回路は、前記入力データを外部から受け取ると、前記入力データを前記駆動データとして前記メモリに格納することを特徴とする、請求項３から５のいずれか１項に記載の表示装置。
　各駆動制御回路は、前記入力データのうち対応するサブ表示領域に画像を表示するためのデータに基づき前記表示部における表示画像のリフレッシュの開始タイミングを検知するためのリフレッシュ検知部を含み、
　前記複数の駆動制御回路は、マスタ駆動制御回路として識別される１つの駆動制御回路とスレーブ駆動制御回路として識別される当該マスタ駆動制御回路以外の駆動制御回路とから構成され、
　前記マスタ駆動制御回路と前記スレーブ駆動制御回路との間には信号経路が設けられており、
　前記スレーブ駆動制御回路は、そのリフレッシュ検知部によって前記リフレッシュの開始タイミングが検知されると、当該開始タイミングを示すリフレッシュ検知信号を前記リフレッシュ開始情報として前記マスタ駆動制御回路に送り、
　前記マスタ駆動制御回路は、そのリフレッシュ検知部によって前記リフレッシュの開始タイミングが検知されるか、または、前記スレーブ駆動制御回路から前記信号経路を介して前記リフレッシュ検知信号を受け取ると、前記リフレッシュの開始を指示するリフレッシュ制御信号を前記リフレッシュ開始情報として前記信号経路を介して前記スレーブ駆動制御回路に送ると共に、前記マスタ駆動制御回路内の前記メモリに格納された前記駆動データに基づき、対応するサブ表示領域における表示画像のリフレッシュが開始されるように前記表示部を駆動し、
　前記スレーブ駆動制御回路は、前記マスタ駆動制御回路から前記信号経路を介して前記リフレッシュ制御信号を受け取ると、前記スレーブ駆動制御回路内の前記メモリに格納された前記駆動データに基づき、対応するサブ表示領域における表示画像のリフレッシュが開始されるように前記表示部を駆動することを特徴とする、請求項２から７のいずれか１項に記載の表示装置。
　前記複数の駆動制御回路は、マスタ駆動制御回路として識別される１つの駆動制御回路とスレーブ駆動制御回路として識別される当該マスタ駆動制御回路以外の駆動制御回路とから構成され、
　前記マスタ駆動制御回路と前記スレーブ駆動制御回路との間には信号経路が設けられており、
　前記マスタ駆動制御回路は、
　　前記入力データに基づき前記表示部における表示画像のリフレッシュの開始タイミングを検知するためのリフレッシュ検知部を含み、
　　前記リフレッシュ検知部によって前記リフレッシュの開始タイミングが検知されると、前記リフレッシュの開始を指示するリフレッシュ制御信号を前記リフレッシュ開始情報として前記信号経路を介して前記スレーブ駆動制御回路に送ると共に、前記マスタ駆動制御回路内の前記メモリに格納された前記駆動データに基づき、対応するサブ表示領域における表示画像のリフレッシュが開始されるように前記表示部を駆動し、
　前記スレーブ駆動制御回路は、前記マスタ駆動制御回路から前記信号経路を介して前記リフレッシュ制御信号を受け取ると、前記スレーブ駆動制御回路内の前記メモリに格納された前記駆動データに基づき、対応するサブ表示領域における表示画像のリフレッシュが開始されるように前記表示部を駆動することを特徴とする、請求項３から７のいずれか１項に記載の表示装置。
　前記複数の駆動制御回路を相互に接続する信号経路を更に備え、
　各駆動制御回路は、
　　前記入力データのうち対応するサブ表示領域に画像を表示するためのデータに基づき前記表示部における表示画像のリフレッシュの開始タイミングを検知するためのリフレッシュ検知部を含み、
　　前記リフレッシュ検知部によって前記リフレッシュの開始タイミングが検知されると、当該開始タイミングを示すリフレッシュ検知信号を前記リフレッシュ開始情報として前記信号経路を介して他の前記駆動制御回路に送ると共に、当該駆動制御回路内の前記メモリに格納された前記駆動データに基づき、前記対応するサブ表示領域における表示画像のリフレッシュが開始されるように前記表示部を駆動し、
　　他の前記駆動制御回路のいずれかから前記信号経路を介して前記リフレッシュ検知信号を受け取ると、当該駆動制御回路内の前記メモリに格納された前記駆動データに基づき、前記対応するサブ表示領域における表示画像のリフレッシュが開始されるように前記表示部を駆動することを特徴とする、請求項２から７のいずれか１項に記載の表示装置。
　各駆動制御回路は、
　　前記入力データに基づき前記表示部における表示画像のリフレッシュの開始タイミングを検知するためのリフレッシュ検知部を含み、
　　前記リフレッシュ検知部によって前記リフレッシュの開始タイミングが検知されると、当該駆動制御回路内の前記メモリに格納された前記駆動データに基づき、対応するサブ表示領域における表示画像のリフレッシュが開始されるように前記表示部を駆動することを特徴とする、請求項３から７のいずれか１項に記載の表示装置。
　前記入力データに基づき前記表示部における表示画像のリフレッシュの開始を指示するリフレッシュ制御信号を前記リフレッシュ開始情報として外部から受け取るための制御信号経路を更に備え、
　各駆動制御回路は、前記リフレッシュ制御信号を前記制御信号経路を介して外部から受け取ると、当該駆動制御回路内の前記メモリに格納された前記駆動データに基づき、対応するサブ表示領域における表示画像のリフレッシュが開始されるように前記表示部を駆動することを特徴とする、請求項２から７のいずれか１項に記載の表示装置。
　各駆動制御回路は単一のＩＣチップとして構成されていることを特徴とする、請求項２から７のいずれか１項に記載の表示装置。
　前記表示部は、表示すべき画像を構成する各画素を形成するためのスイッチング素子として、酸化物半導体によりチャネル層が形成された薄膜トランジスタを含むことを特徴とする、請求項２から７のいずれか１項に記載の表示装置。
　外部から与えられる入力データに基づき画像を表示するための表示部と、前記入力データに基づいて前記表示部を駆動するための複数の駆動制御回路とを備える表示装置の駆動方法であって、
　前記入力データに基づいて前記表示部における表示画像をリフレッシュするリフレッシュ期間と前記表示部における表示画像のリフレッシュを休止する非リフレッシュ期間とが交互に現れるように前記表示部を駆動する駆動制御ステップを備え、
　前記複数の駆動制御回路は、前記表示部の表示領域を分割することにより得られる複数のサブ表示領域にそれぞれ対応し、
　前記駆動制御ステップは、
　　各駆動制御回路において、前記入力データのうち当該駆動制御回路に与えられるべきデータを受け取ると、当該受け取ったデータのうち少なくとも当該駆動制御回路に対応するサブ表示領域に画像を表示するためのデータを駆動データとして書き換え可能なメモリに格納するデータ格納ステップと、
　　前記表示部における表示画像をリフレッシュするためのデータが前記入力データとして外部から与えられる場合に、前記入力データに基づくリフレッシュの開始タイミングに対応づけられたリフレッシュ開始情報を各駆動制御回路において取得する情報取得ステップと、
　　前記情報取得ステップにて取得された前記リフレッシュ開始情報に基づき、各駆動制御回路に対応するサブ表示領域における表示画像のリフレッシュが他の前記駆動制御回路に対応するサブ表示領域における表示画像のリフレッシュと同期して開始されるように、各駆動制御回路内の前記メモリに格納された前記駆動データに基づき、各駆動制御回路により前記表示部を駆動する駆動ステップと
を含むことを特徴とする、駆動方法。
　前記データ格納ステップでは、前記入力データが外部から与えられると、各駆動制御回路において前記入力データが前記駆動データとして前記メモリに格納されることを特徴とする、請求項１５に記載の駆動方法。
　前記データ格納ステップでは、前記入力データが外部から与えられると、各駆動制御回路において前記入力データのうち対応するサブ表示領域に画像を表示するためのデータが前記駆動データとして前記メモリに格納されることを特徴とする、請求項１５に記載の駆動方法。
　各駆動制御回路は、前記入力データのうち対応するサブ表示領域に画像を表示するためのデータに基づき前記表示部における表示画像のリフレッシュの開始タイミングを検知するためのリフレッシュ検知部を含み、
　前記複数の駆動制御回路は、マスタ駆動制御回路として識別される１つの駆動制御回路とスレーブ駆動制御回路として識別される当該マスタ駆動制御回路以外の駆動制御回路とから構成され、
　前記情報取得ステップは、
　　前記スレーブ駆動制御回路のリフレッシュ検知部によって前記リフレッシュの開始タイミングが検知されると、当該開始タイミングを示すリフレッシュ検知信号を前記リフレッシュ開始情報として前記マスタ駆動制御回路に送る検知信号送信ステップと、
　　前記マスタ駆動制御回路のリフレッシュ検知部によって前記リフレッシュの開始タイミングが検知されるか、または、前記スレーブ駆動制御回路から前記リフレッシュ検知信号を受け取ると、前記リフレッシュの開始を指示するリフレッシュ制御信号を前記リフレッシュ開始情報として前記スレーブ駆動制御回路に送る制御信号送信ステップとを含み、
　前記駆動ステップは、
　　前記マスタ駆動制御回路のリフレッシュ検知部によって前記リフレッシュの開始タイミングが検知されるか、または、前記スレーブ駆動制御回路から前記リフレッシュ検知信号を受け取ると、前記マスタ駆動制御回路内の前記メモリに格納された前記駆動データに基づき、前記マスタ駆動制御回路に対応するサブ表示領域における表示画像のリフレッシュが開始されるように前記マスタ駆動制御回路により前記表示部を駆動するマスタ駆動ステップと、
　　前記マスタ駆動制御回路から前記リフレッシュ制御信号を受け取ると、前記スレーブ駆動制御回路内の前記メモリに格納された前記駆動データに基づき、前記スレーブ駆動制御回路に対応するサブ表示領域における表示画像のリフレッシュが開始されるように前記スレーブ駆動制御回路により前記表示部を駆動するスレーブ駆動ステップとを含むことを特徴とする、請求項１５から１７のいずれか１項に記載の駆動方法。