WO2016039210A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
WO2016039210A1
WO2016039210A1 PCT/JP2015/074699 JP2015074699W WO2016039210A1 WO 2016039210 A1 WO2016039210 A1 WO 2016039210A1 JP 2015074699 W JP2015074699 W JP 2015074699W WO 2016039210 A1 WO2016039210 A1 WO 2016039210A1
Authority
WO
WIPO (PCT)
Prior art keywords
pixel
region
pixel region
light
tft
Prior art date
Application number
PCT/JP2015/074699
Other languages
English (en)
French (fr)
Inventor
村田　充弘
壮史 石田
龍三 結城
博敏 安永
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to CN201580048949.1A priority Critical patent/CN107077034B/zh
Priority to US15/510,243 priority patent/US10061156B2/en
Publication of WO2016039210A1 publication Critical patent/WO2016039210A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/52—RGB geometrical arrangements

Definitions

  • the present invention relates to a display device.
  • Japanese Patent Application Laid-Open No. 2002-156628 discloses a plasma liquid crystal display device as a transmissive display.
  • This plasma liquid crystal display device reflects the irradiated light to the light source side at a position corresponding to a plurality of openings for displaying an image by transmitting or shielding the light emitted from the light source and a black mask for separating the openings.
  • a reflective layer made of aluminum or the like.
  • a reflective layer composed of a dielectric mirror or the like is provided between a display panel and a light source
  • part of the light emitted from the light source is R (red), G ( Green) and B (blue) are transmitted through the opening of each pixel and emitted toward the display surface, but other light is reflected by a metal electrode such as a gate line or a source line, and enters the reflective layer.
  • the light incident on the reflective layer is reflected by the reflective layer, reenters each pixel, passes through the opening of the pixel, and exits to the display surface side.
  • the amount of reflected light that is reincident on each of the R, G, and B pixels varies. If the aperture ratio of each of the R, G, and B pixels is uniform, a difference occurs in the amount of light emitted from each pixel, resulting in a display with a color tone different from the actual one.
  • An object of the present invention is to provide a technique for suppressing display of a color tone different from an actual color tone when an image is displayed on a display panel.
  • the display device includes an active matrix substrate having a plurality of pixel regions defined by the gate lines and the source lines, and an R at a position corresponding to each of the plurality of pixel regions.
  • a display panel including a counter substrate including color filters of (red), G (green), and B (blue); and the active matrix substrate that transmits light emitted from a light source and irradiates the active matrix substrate. And a plurality of pixel regions corresponding to R (red), G (green), and B (blue) color filters, respectively.
  • a reflection area for reflecting the light from the reflection portion is provided so that the amount of light emitted from each pixel area is substantially uniform.
  • FIG. 1 is a schematic diagram illustrating a schematic configuration of the liquid crystal display device according to the first embodiment.
  • FIG. 2 is a schematic diagram showing a schematic configuration of the active matrix substrate shown in FIG.
  • FIG. 3 is a schematic diagram showing a cross section of the active matrix substrate shown in FIG. 2 taken along line II and a cross section of the corresponding counter substrate.
  • FIG. 4 is a schematic view illustrating light paths of light in the active matrix substrate and the counter substrate shown in FIG.
  • FIG. 5 is a diagram showing the reflectance of the laminated film (Cu / Ti) and the laminated film (Ti / Cu / Ti).
  • FIG. 6 is a diagram illustrating the respective light amounts in the R, G, and B pixel regions when the aperture ratio is constant.
  • FIG. 1 is a schematic diagram illustrating a schematic configuration of the liquid crystal display device according to the first embodiment.
  • FIG. 2 is a schematic diagram showing a schematic configuration of the active matrix substrate shown in FIG.
  • FIG. 3 is a schematic diagram
  • FIG. 7A is a diagram illustrating light amounts in the R, G, and B pixel regions when the aperture ratio is matched to the B pixel region illustrated in FIG. 6.
  • FIG. 7B is a diagram illustrating light amounts in the R, G, and B pixel regions when the aperture ratio is adjusted to the G pixel region illustrated in FIG. 6.
  • FIG. 7C is a diagram illustrating light amounts in the R, G, and B pixel regions when the aperture ratio is matched to the R pixel region illustrated in FIG. 6.
  • FIG. 8 is a schematic diagram showing a schematic configuration of the active matrix substrate in the second embodiment.
  • FIG. 9 is a diagram showing an example of an equivalent circuit of the gate driver shown in FIG. FIG.
  • FIG. 10A is a schematic diagram illustrating an arrangement example of some of the elements constituting the gate driver illustrated in FIG.
  • FIG. 10B is a schematic diagram illustrating an arrangement example of a part of the elements constituting the gate driver illustrated in FIG. 9.
  • FIG. 10C is a schematic diagram illustrating an arrangement example of a part of the elements constituting the gate driver illustrated in FIG. 9.
  • FIG. 11 is a timing chart showing the operation of the gate driver shown in FIG.
  • FIG. 12 is a schematic diagram illustrating a cross section of the counter substrate and the active matrix substrate in the second embodiment.
  • FIG. 13A is a diagram illustrating color coordinates when the aperture ratios of the R and B pixel regions are reduced in the first modification, and color coordinates when the color of the LED is changed.
  • FIG. 13B is a diagram illustrating the aperture ratios of the R and B pixel regions and the luminance value in white display in the first modification.
  • FIG. 14 is a schematic diagram showing a cross section of the counter substrate and the active matrix substrate
  • a display device includes a gate line and a source line, and has an active matrix substrate having a plurality of pixel regions defined by the gate lines and the source lines, and corresponds to each of the plurality of pixel regions.
  • a display panel including a counter substrate provided with color filters of R (red), G (green), and B (blue) at a position to be transmitted; and irradiating the active matrix substrate through light emitted from a light source;
  • a reflecting portion that reflects the light emitted from the active matrix substrate to the active matrix substrate, and each of the plurality of pixel regions has colors of R (red), G (green), and B (blue), respectively.
  • a reflection region that reflects light from the reflection portion is provided so that the amount of light emitted from each pixel region corresponding to the filter is substantially uniform (first configuration).
  • the display device includes a display panel and a reflection unit.
  • the display panel includes a gate line and a source line in an active matrix substrate, and has a plurality of pixel regions corresponding to R (red), G (green), and B (blue) color filters in the counter substrate.
  • the reflection unit irradiates the active matrix substrate with light emitted from the light source, and reflects the light emitted from the active matrix substrate to the active matrix substrate.
  • Each pixel region has a reflection region that reflects light from the reflection portion. A part of the light incident on the pixel region is reflected by the reflection region, and the remaining light is emitted from the portion excluding the reflection region.
  • the reflection region is determined so that the amount of light emitted from the pixel region corresponding to each of the R, G, and B color filters is substantially uniform. Therefore, the variation in the amount of light emitted from each pixel region is reduced compared to the case where no reflection region is provided so that the amount of light emitted from each pixel region of R, G, B is substantially uniform, and an image is displayed. It is possible to suppress a change in color tone.
  • the source line is provided in at least a part of the reflection region, and each of the color filters corresponding to R (red), G (green), and B (blue) color filters is provided.
  • the areas occupied by the source lines may be different from each other.
  • the amount of light emitted to each pixel region can be made uniform by changing the area of the source line in each of the R, G, and B pixel regions.
  • the gate line in the first or second configuration, is provided in at least a part of the reflection region, and the R (red), G (green), and B (blue) color filters are provided.
  • the area occupied by the gate line may be different from each other.
  • the amount of light emitted to each pixel region can be made uniform by changing the area of the gate line in each of the R, G, and B pixel regions.
  • the active matrix substrate is further provided for each gate line, the switching element for switching the gate line to a selected state or a non-selected state, and the switching A drive circuit unit having a control wiring for supplying a control signal to the element, the reflection region in the pixel region corresponding to the color filter of one color among R (red), G (green), and B (blue)
  • At least one of the switching element and the control wiring may be provided at least in part.
  • the gate line is selected in at least a part of the reflection region in the pixel region corresponding to the color filter of one color among R (red), G (green), and B (blue), or At least one of a switching element that switches to a non-selected state and a control wiring that supplies a control signal to the switching element is disposed.
  • At least one of the switching element and the control wiring is disposed in at least a part of the reflective region of the pixel region corresponding to the one color.
  • the active matrix substrate is further provided for each gate line, the switching element for switching the gate line to a selected state or a non-selected state, and the switching A drive circuit unit having a control wiring for supplying a control signal to the element, and an adjustment wiring for adjusting an aperture ratio of the pixel region, wherein the switching element and the control wiring are provided at least in a part of the reflection region , And at least one of the adjustment wirings, and in each pixel region corresponding to each color filter of R (red), G (green), and B (blue), the switching element, the control wiring, and The areas occupied by at least one of the adjustment wirings may be different from each other.
  • At least a part of the reflection region in each pixel region includes a switching element that switches the gate line to a selected state or a non-selected state, a control wiring that supplies a control signal to the switching element, At least one of the adjustment wirings for adjusting the aperture ratio is disposed.
  • the amount of light emitted from each of the R, G, and B pixel regions is made uniform by making the areas occupied by at least one of the switching element, the control wiring, and the adjustment wiring differ from each other. be able to. Further, by arranging the drive circuit in the pixel region, it is possible to achieve a narrower frame than in the case where the drive circuit is arranged outside the pixel region.
  • a sixth configuration is any one of the first to fourth configurations, wherein the reflection region is formed of a metal film containing copper (Cu), and the reflection is performed in a pixel region corresponding to an R (red) color filter.
  • the ratio of the area may be larger than the ratio of the reflection area in the pixel area corresponding to the color filter of another color.
  • the light reflected by the reflective region has an R wavelength component. Including many. For this reason, the amount of light reflected by the reflection region is transmitted through the R color filter is larger than the amount of light transmitted through the other color filters, and is displayed in a reddish color.
  • the pixel area corresponding to the R color filter is larger than the reflection area of the pixel area corresponding to the color filter of another color, the pixel area corresponding to the R color filter. Are smaller than the aperture ratios of the pixel areas corresponding to the color filters of other colors. As a result, the amount of light emitted from each pixel region can be made uniform so that the display is not more reddish than it actually is.
  • FIG. 1 is a schematic diagram showing a schematic configuration of the liquid crystal display device according to the present embodiment.
  • the liquid crystal display device 1 includes a display panel 11, a reflection unit 12, polarizing plates 13 ⁇ / b> A and 13 ⁇ / b> B, and a light source 14.
  • the display panel 11 includes an active matrix substrate 11a, a counter substrate 11b, and a liquid crystal layer 11c sandwiched between these substrates.
  • the reflection part 12 is provided between the active matrix substrate 11a and the light source 14.
  • the reflection unit 12 includes a dielectric multilayer film.
  • the reflector 12 transmits the light emitted from the light source 14 and reflects the light reflected by the active matrix substrate 11a.
  • the polarizing plate 13B polarizes the light from the reflecting part 12 and emits it to the active matrix substrate 11a side.
  • the polarizing plate 13 ⁇ / b> A polarizes the light transmitted through the counter substrate 11 b and emits it to the display surface side of the liquid crystal display device 1.
  • the light source 14 includes a light emitting element such as an LED.
  • the light source 14 diffuses light of a light emitting element emitted by a light emission control device (not shown), and irradiates the active matrix substrate 11 a with light through the reflection unit 12.
  • the active matrix substrate 11a includes a plurality of gate lines 22 (see FIG. 2) and a plurality of source lines 24 (see FIG. 2), and has a plurality of pixel regions divided by the gate lines 22 and the source lines 24.
  • FIG. 2 is a schematic diagram showing a plane of a part of the pixel region in the active matrix substrate 11a.
  • Each pixel region Pr, Pg, and Pb shown in FIG. 2 indicates the color of the R (red), G (green), and B (blue) color filters 31 provided on the counter substrate 11b described later. That is, the pixel region Pr corresponds to the R color filter in the counter substrate 11b, the pixel region Pg corresponds to the G color filter, and the pixel region Pb corresponds to the B color filter.
  • each pixel region Pr, Pg, Pb includes a thin film transistor (TFT) 26 connected to one gate line 22 and one source line 24 that divide the pixel region.
  • TFT thin film transistor
  • each gate line 22 is connected to a drive circuit that switches the gate line 22 to a selected state or a non-selected state.
  • the TFT 26 is turned on, and the pixel electrode 28 in the pixel region is turned on. (See FIG. 3) is driven.
  • widths Wr, Wg, Wb in the extending direction of the gate lines 22 of the pixel regions Pr, Pg, Pb are substantially uniform as shown in FIG.
  • width Sr of the source line 24 serving as the boundary between the pixel regions Pr and Pg the width Sg of the source line 24 serving as the boundary between the pixel regions Pg and Pb, and the width of the source line 24 serving as the boundary between the pixel regions Pb and Pr.
  • Sb satisfies the relationship Sr> Sg> Sb.
  • FIG. 3 is a schematic diagram showing a cross section of the active matrix substrate 11a shown in FIG. 2 cut along line II and a cross section of the counter substrate 11b provided at a position corresponding to the cross section.
  • a source line 24 is formed on a transparent substrate 20 such as glass, and a protective film 26 is formed so as to cover the source line 24.
  • a pixel electrode layer 28 made of a transparent conductive film such as ITO is formed.
  • a black matrix 32 having substantially the same width as the source line 24 is formed on the substrate 30 having transparency such as glass at a position corresponding to the source line 24 in the active matrix substrate 11a.
  • the R, G, and B color filters 31 R, 31 G, and 31 B are formed on the substrate 30 between the black matrix 32 and the black matrix 32.
  • An overcoat layer 33 is formed so as to cover the black matrix 32 and the color filters 31R, 31G, 31B, and a common electrode 34 made of a transparent conductive film such as ITO is formed on the overcoat layer 33. .
  • the gate line 22 and the source line 24 are made of a metal film containing copper (Cu).
  • a gate terminal, a source terminal, and a drain terminal in the TFT 26 are formed of the same metal film as the gate line 22 and the source line 24.
  • the region where the metal electrode composed of these metal films is arranged is a reflection region that reflects light.
  • FIG. 4 is a schematic diagram illustrating an optical path of light emitted from the light source 14.
  • the liquid crystal layer 11c is not shown for convenience.
  • FIG. 4 indicates the light emitted from the light source 14 and transmitted through the reflecting section 12.
  • the solid arrow in FIG. 4 a part of the light irradiated from the light source 14 and transmitted through the reflecting portion 12 is incident on each pixel region Pr, Pg, Pb in the active matrix substrate 11a, and the liquid crystal layer 12c (see FIG. 1). Is transmitted through the color filters 31R, 31G, 31B of the counter substrate 11b.
  • the reflection region (light-shielding region) where the metal electrode such as the source line 24 is arranged is reflected on the reflection unit 12.
  • Incident light is reflected by the reflecting portion 12 and reenters the pixel regions Pr, Pg, and Pb of the active matrix substrate 11a.
  • Part of the reflected light that re-enters the pixel regions Pr, Pg, and Pb passes through the transmissive regions in the pixel regions Pr, Pg, and Pb, and passes through the color filters 31R, 31G, and 31B of the counter substrate 11b.
  • each pixel region Pr, Pg, Pb has a region where a metal electrode is arranged, that is, a reflection region where light from the light source 14 is reflected, and a transmission region (opening) that transmits light.
  • the reflectance of the metal electrode is different in each wavelength region of R, G, and B, the reflected light that is incident on the color filters 31R, 31G, and 31B in the counter substrate 11b from the R, G, and B pixel regions in the active matrix substrate 11a There is a difference in the amount of light.
  • a laminated film (Ti / Ti) of copper (Cu) and titanium (Ti) and a laminated film (Ti / Ti) of copper (Ti), copper (Ti) and titanium (Ti) are laminated in this order.
  • / Cu / Ti) reflectivity In FIG. 5, the reflectance of the laminated film (Cu / Ti) is indicated by a broken line, and the reflectance of the laminated film (Ti / Cu / Ti) is indicated by an alternate long and short dash line.
  • the laminated film (Ti / Cu / Ti) has a reflectance of about 50% in the wavelength region near 450 nm, and has a reflectance of about 53% in the wavelength region near 550 nm, It has a reflectivity of about 57% in the wavelength region near 650 nm.
  • the laminated film (Cu / Ti) has a reflectance of about 55% in the wavelength region near 450 nm, a reflectance of about 60% in the wavelength region near 550 nm, and about a reflectance in the wavelength region near 650 nm. It has a reflectivity of 95%. Therefore, it can be seen from FIG. 5 that the laminated film containing copper (Cu) has different reflectivities in the R, G, and B wavelength regions.
  • FIG. 6 shows the R, G, and B pixels when the source line 24 is formed of a laminated film (Cu / Ti) and the aperture ratios of the R, G, and B pixel regions are uniform (60%). The shading rate, the transmitted light amount, the reflected light amount, and the combined light amount of the area are shown. Note that W shown in FIG. 6 is an average value of the above values of the R, G, and B pixel regions.
  • the transmitted light amount in each of the R, G, and B pixel regions in FIG. 6 is substantially equivalent to the aperture ratio of each pixel region, and has the same value as the aperture ratio.
  • the reflectance in Expression (1) is the reflectance of the wavelength component that passes through the color filter corresponding to the pixel region, and the respective reflectances in the vicinity of 650 nm, 550 nm, and 450 nm shown in FIG. 5 are used. That is, in the case of the R pixel region, since the R wavelength component is transmitted through the color filter 31R, 95% is used as the reflectance. In the case of the G pixel region, since the G wavelength component is transmitted through the color filter 31G, 60% is used as the reflectance. In the case of the B pixel region, since the B wavelength component is transmitted through the color filter 31B, 55% is used as the reflectance.
  • the combined light amount of each of the R, G, and B pixel regions in FIG. 6 is calculated by adding the transmitted light amount and the reflected light amount.
  • the reflectivity of the R wavelength component is higher than the reflectivity of the G and B wavelength components, and as shown in FIG.
  • the size increases in the order of R> G> B. Therefore, when the aperture ratio of each of the R, G, and B pixel regions is uniform, the combined light amount of the R pixel region is larger than that of the other color pixel regions, and the color tone changes more than red.
  • the color tone is adjusted by adjusting the aperture ratio of each pixel region so that the combined light quantity of each of the R, G, and B pixel regions is substantially uniform.
  • the ratio of the reflection area in each pixel area is adjusted according to the aperture ratio of each of the R, G, and B pixel areas determined according to the reflectance of the metal electrode.
  • the ratio of the reflection region in the pixel region is adjusted by adjusting the width of the source line 24.
  • Aperture ratio of pixel region of Ar R ⁇
  • Aperture ratio of pixel region of Ag G ⁇
  • FIG. 7A shows the result of adjusting the aperture ratios of the R and G pixel areas by the above equations (2) and (3).
  • the aperture ratios of the adjusted R and G pixel areas are 53% and 59%, respectively, and the respective light shielding ratios are 47% and 41%, respectively.
  • the amount of reflected light in the R and G pixel regions is 15% and 9%, respectively, according to the above equation (1), so the combined amount of light in the R and G pixel regions is 68%, which is the same as that in the B pixel region.
  • the width Sg of the source line 24 in the region and the width Sb of the source line 24 in the B pixel region may be adjusted. Thereby, the source line 24 in each pixel region satisfies the relationship of Sr> Sg> Sb.
  • the aperture ratio of the pixel area is adjusted, the aperture ratios of the pixel areas of other colors may be adjusted based on the aperture ratio of the G or R pixel area shown in FIG.
  • the aperture of the R and B pixel regions is set so that the combined light amount of the R and B pixel regions is 69% of the combined light amount of the G pixel region shown in FIG.
  • the aperture ratio (Ar, Ab) after adjustment of the R and B pixel regions may be obtained by the following equations (4) and (5).
  • Aperture ratio of pixel region of Ar R ⁇
  • Ab B pixel area aperture ratio ⁇
  • FIG. 7B shows the result of adjusting the aperture ratios of the R and B pixel regions by the above equations (4) and (5).
  • the aperture ratios of the adjusted R and B pixel regions are 54% and 61%, respectively, and the respective light shielding rates are 46% and 39%, respectively.
  • the reflected light amounts of the R and B pixel regions are 15% and 8%, respectively, according to the above equation (1), so the combined light amount of the R and G pixel regions is 69%, which is the same as that of the G pixel region.
  • the width Sr of the source line 24 in the R pixel region and the G pixel region so that the aperture ratios of the R, G, and B pixel regions are 54%, 60%, and 61%, respectively.
  • the width Sg of the source line 24 and the width Sb of the source line 24 in the B pixel region may be adjusted.
  • each aperture ratio of the G and B pixel regions is set so that the combined light amount of the G and B pixel regions is 75% of the combined light amount of the R pixel region shown in FIG.
  • the following expressions (6) and (7) may be used.
  • Aperture ratio of pixel region of Ag G ⁇
  • Ab B pixel area aperture ratio ⁇
  • FIG. 7C shows the result of adjusting the aperture ratios of the G and B pixel areas by the above formulas (6) and (7).
  • the aperture ratios of the adjusted G and B pixel regions are 66% and 67%, respectively, and the light shielding rates are 34% and 33%, respectively.
  • the reflected light amounts of the G and B pixel regions are 9% and 8%, respectively, according to the above formula (1). Therefore, the combined light amount of the G and B pixel regions is 75%, which is the same as the R pixel region. Become.
  • the width Sr of the source line 24 in the R pixel region and the G pixel region so that the aperture ratios of the R, G, and B pixel regions are 60%, 66%, and 67%, respectively.
  • the width Sg of the source line 24 and the width Sb of the source line 24 in the B pixel region may be adjusted.
  • the width of the source line 24 is adjusted so that the combined light amount incident on the color filters 31R, 31G, and 31B on the counter substrate 11b from each pixel region on the active matrix substrate 11a becomes substantially uniform, and each pixel region By adjusting the aperture ratio, it is possible to reduce the phenomenon of being displayed with a color tone different from the actual color tone.
  • FIG. 8 is a schematic diagram showing a schematic configuration of the active matrix substrate in the present embodiment.
  • the source lines 24 (see FIG. 2) are omitted.
  • a plurality of source lines 24 are provided so as to intersect with the gate lines 22. To do.
  • a gate driver (drive circuit) 220 is provided between the gate lines 22 in the display region 100 of the active matrix substrate 211a. Adjacent gate drivers 220 are connected to each other via a control wiring 221. A terminal portion 223 is provided outside the display area 100 of the active matrix substrate 211a. The terminal portion 223 is connected to each gate driver 220 via the control wiring 221 and provided outside the active matrix substrate 211a. Connected to the display control circuit 240 and the power source 250.
  • the display control circuit 240 supplies control signals (CKA, CKB) for driving the gate driver 220 to the gate driver 220 via the terminal unit 223.
  • the control signal includes a signal whose potential changes between the H level and the L level every horizontal scanning period (hereinafter, clock signal) and a signal having the same potential as the H level of the clock signal (hereinafter, reset signal). .
  • the power supply 250 supplies a power supply voltage signal to each gate driver 220 via the display control circuit 240 and the terminal unit 223.
  • each source line 24 (see FIG. 2) in the active matrix substrate 211a is connected to a source driver, and a data signal is supplied from the source driver.
  • the gate driver 220 outputs a voltage signal indicating one of a selected state and a non-selected state to the connected gate line 22 in accordance with the supplied control signal and power supply voltage signal.
  • the state where the gate line 22 is selected is referred to as driving of the gate line 22.
  • FIG. 9 is a diagram illustrating an example of an equivalent circuit of a gate driver 220 (hereinafter, gate driver 220 (n)) that drives the n-th (n: natural number, n> 1) stage gate line 22 (n).
  • gate driver 220 (n) that drives the n-th (n: natural number, n> 1) stage gate line 22 (n).
  • the gate driver 220 (n) receives TFT-A to TFT-J composed of thin film transistors (TFTs) as switching elements, a capacitor Cbst, terminals 111 to 120, and a low-level power supply voltage signal. A terminal group.
  • TFTs thin film transistors
  • the terminals 111 and 112 receive the set signal (S) via the gate line 22 (n-1) of the previous stage (n-1).
  • the terminals 111 and 112 of the gate driver 220 connected to the first-stage gate line 22 (1) receive the gate start pulse signal (S) output from the display control circuit 240.
  • Terminals 113 to 115 receive a reset signal (CLR) output from the display control circuit 240.
  • the terminals 116 and 117 receive an input clock signal (CKA).
  • the terminals 118 and 119 receive an input clock signal (CKB).
  • the terminal 120 outputs the set signal (OUT) to the gate line 22 (n + 1) at the subsequent stage (n + 1).
  • FIG. 9 illustrates the gate driver 220 (n) that drives the gate line 22 (n), but in the case of the previous gate driver 220 that drives the gate line 22 (n ⁇ 1), the terminals 116 and 117 are The clock signal (CKB) is received, and the terminals 118 and 119 of the gate driver 220 receive the clock signal (CKA). That is, the terminals 116 and 117 and the terminals 118 and 119 of each gate driver 220 receive a clock signal having a phase opposite to that of the clock signal received by the gate driver 220 in the adjacent row.
  • CKB The clock signal
  • CKA clock signal
  • the wiring to which the source terminal of TFT-B, the drain terminal of TFT-A, the source terminal of TFT-C, one electrode of capacitor Cbst, and the gate terminal of TFT-F are connected This is called netA.
  • a wiring connecting the gate terminal of the TFT-C, the source terminal of the TFT-G, the drain terminal of the TFT-H, the source terminal of the TFT-I, and the source terminal of the TFT-J is denoted by netB. Called.
  • TFT-A is configured by connecting two TFTs (A1, A2) in series. Each gate terminal of the TFT-A is connected to the terminal 113, the drain terminal of A1 is connected to netA, and the source terminal of A2 is connected to the power supply voltage terminal VSS.
  • TFT-B is configured by connecting two TFTs (B1, B2) in series. Each gate terminal of TFT-B and the drain terminal of B1 are connected to terminal 111 (diode connection), and the source terminal of B2 is connected to netA.
  • TFT-C is configured by connecting two TFTs (C1, C2) in series. Each gate terminal of the TFT-C is connected to netB, the drain terminal of C1 is connected to netA, and the source terminal of C2 is connected to the power supply voltage terminal VSS.
  • the capacitor Cbst has one electrode connected to the netA and the other electrode connected to the terminal 120.
  • the TFT-D has a gate terminal connected to the terminal 118, a drain terminal connected to the terminal 120, and a source terminal connected to the power supply voltage terminal VSS.
  • the TFT-E has a gate terminal connected to the terminal 114, a drain terminal connected to the terminal 120, and a source terminal connected to the power supply voltage terminal VSS.
  • the TFT-F has a gate terminal connected to the netA, a drain terminal connected to the terminal 116, and a source terminal connected to the output terminal 120.
  • TFT-G is configured by connecting two TFTs (G1, G2) in series. Each gate terminal of TFT-G and the drain terminal of G1 are connected to terminal 119 (diode connection), and the source terminal of G2 is connected to netB.
  • TFT-H has a gate terminal connected to terminal 117, a drain terminal connected to netB, and a source terminal connected to power supply voltage terminal VSS.
  • TFT-I has a gate terminal connected to terminal 115, a drain terminal connected to netB, and a source terminal connected to power supply voltage terminal VSS.
  • the TFT-J has a gate terminal connected to the terminal 112, a drain terminal connected to the netB, and a source terminal connected to the power supply voltage terminal VSS.
  • FIG. 9 shows an example in which TFT-A, B, C, and G are configured by connecting two TFTs in series, these may be configured by one TFT.
  • FIG. 10A to 10C are arranged between the gate line 22 (n) and the gate line 22 (n-1) and between the gate line 22 (n-1) and the gate line 22 (n-2).
  • 2 is a diagram illustrating an arrangement example of one gate driver 11.
  • FIG. 10A to 10C for convenience, the pixel regions 211R to 217B between the gate line 22 (n) and the gate line 22 (n-1), the gate line 22 (n-1), and the gate line 22 (n-2).
  • the pixel regions 201R to 207B are separated from each other, but in reality, the upper and lower pixel regions are continuous in the gate line 22 of the gate line 22 (n-1).
  • R, G, and B included in the reference numerals indicating the pixel regions indicate colors of color filters (not shown) formed on the counter substrate 11b.
  • pixel regions 211R to 217B (hereinafter referred to as upper pixel regions) and pixel regions 201R to 207B (hereinafter referred to as lower pixel regions) include source lines 24 and gate lines 22, respectively.
  • a TFT 26 for displaying an image is formed in the vicinity where the two intersect.
  • elements (TFT-A to TFT-J, capacitor Cbst) constituting one gate driver 11 are arranged in a distributed manner.
  • pixels in which switching elements (TFT-A, C to F, H to J) for receiving any one of a clock signal (CKA, CKB), a reset signal (CLR), and a power supply voltage signal are arranged.
  • a control wiring 221 for supplying these signals is formed in the region.
  • the control wiring 221 is formed over the upper pixel region and the lower pixel region so as to be substantially parallel to the source line 24.
  • net wirings netA and netB 222 are formed in the upper pixel region and the lower pixel region.
  • the internal wiring 222 includes elements (TFT-A to C, F, G to J, Cbst) connected to netA and netB so as to be substantially parallel to the gate line 22 in the upper pixel region and the lower pixel region. It is formed over the pixel area.
  • the clock signals supplied to the TFT-D, TFT-F, TFT-H, and TFT-G are supplied to the TFTs of the gate drivers 11 in adjacent rows. They are arranged so as to be opposite in phase to the clock signals supplied to each. That is, TFT-D, TFT-F, TFT-H, and TFT-G are arranged in a pixel region that is shifted in the horizontal direction from the pixel region in which these TFTs in adjacent rows are formed.
  • the TFT-D in the upper pixel region is formed in the pixel regions 211R and 211G, whereas the TFT-D in the lower pixel region has the pixel regions 201B and 202R. Is formed.
  • the TFT-F in the upper pixel region is formed in the pixel region 213G, while the TFT-F in the lower pixel region is formed in the pixel region 203R.
  • the upper pixel region TFT-H is formed in the pixel regions 215G and 215B, whereas the lower pixel region TFT-H is formed in the pixel regions 206R and 206G. Yes.
  • the TFT-G in the upper pixel region is formed in the pixel region 216G, while the TFT-G in the lower pixel region is formed in the pixel region 205B.
  • the clock signal (CKA) is supplied to the TFT-D in the upper pixel area
  • the clock signal (CKA) having a phase opposite to that of the clock signal (CKA) is supplied to the TFT-D in the lower pixel area.
  • CKB is supplied.
  • clock signals (CKA or CKB) having opposite phases are supplied to the upper pixel region and the lower pixel region.
  • the TFT-B and TFT-J in the upper pixel region are connected to the gate line 22 (n-1), and the TFT-B and TFT-J in the lower pixel region are connected to the gate line 22 (n-2).
  • the TFT-D and TFT-F in the upper pixel region are connected to the gate line 22 (n), and the TFT-D and TFT-F in the lower pixel region are connected to the gate line 22 (n-1).
  • the gate driver 11 disposed in the lower pixel region receives the set signal (S) via the gate line 22 (n-2), and outputs the set signal (S) to the gate line 22 (n) to output the gate line 22 (N-1) is driven.
  • the gate driver 11 disposed in the upper pixel region receives the set signal (S) through the gate line 22 (n ⁇ 1), and outputs the set signal (S) to the gate line 22 (n + 1) to generate a gate. Drive line 22 (n).
  • FIG. 11 is a timing chart when the gate driver 220 drives the gate line 22 (n).
  • a period from t3 to t4 is a period in which the gate line 22 (n) is selected.
  • a clock signal (CKA) and a clock signal (CKB), which are supplied from the display control circuit 240 and whose phases are inverted every horizontal scanning period, are input to the gate driver 11 via terminals 116 to 119.
  • a reset signal (CLR) that is at a H (High) level for a certain period every vertical scanning period is sent from the display control circuit 4 to the gate driver 11 via terminals 113 to 115. Entered.
  • the reset signal (CLR) is input, the netA, netB, and gate line 22 transition to the L (Low) level.
  • an L level clock signal (CKA) is input to the terminals 116 and 117, and an H level clock signal (CKB) is input to the terminals 118 and 119.
  • CKA L level clock signal
  • CKB H level clock signal
  • TFT-G is turned on and TFT-H is turned off, so that netB is charged to the H level.
  • TFT-C and TFT-D are turned on and TFT-F is turned off, netA is charged to the L level power supply voltage (VSS), and the L level potential is output from the terminal 120.
  • the clock signal (CKA) becomes L level and the clock signal (CKB) becomes H level, and the set signal (S) is input to the terminals 111 and 112 via the gate line 22 (n-1).
  • TFT-B is turned on, and netA is charged to the H level.
  • TFT-J is turned on
  • TFT-G is turned on
  • TFT-H is turned off
  • netB is maintained at the L level.
  • TFT-C and TFT-F are turned off, the potential of netA is maintained without being lowered.
  • an L level potential is output from the terminal 120.
  • the TFT-F is turned on and the TFT-D is turned off. Since the capacitor Cbst is provided between the netA and the terminal 120, the netA is charged to a potential higher than the H level of the clock signal (CKA) as the potential of the terminal 116 of the TFT-F increases. During this time, TFT-G and TFT-J are turned off and TFT-H is turned on, so that the potential of netB is maintained at the L level. Since the TFT-C is in the off state, the potential of netA does not drop, and the H-level potential (selection voltage) of the clock signal (CKA) is output from the terminal 120. As a result, the gate line 22 (n) connected to the terminal 120 is charged to the H level and is in a selected state.
  • the gate line 22 is selected.
  • the liquid crystal display device 1 sequentially drives the gate lines 22 by the gate drivers 220 connected to the respective gate lines 22, and supplies data signals to the respective source lines 24 by the source driver (not shown) to the display panel 11. Display an image. The above is the operation of the gate driver 220.
  • the elements (TFT-A to TFT-J, Cbst), the control wiring 221 and the internal wiring 222 constituting the gate driver 220 are each made of copper (Cu) and titanium (Ti), like the gate line 22 and the source line 24.
  • the width of the source line 24 is made uniform in each of the R, G, and B pixel regions in the active matrix substrate, and the black matrix 32 is made to have the same width as the source line 24 in the counter substrate 11b. It arrange
  • the elements constituting the gate driver 220 and the control wiring 221 have the aperture ratios of the R, G, and B pixel regions determined according to the reflectance of the metal electrode.
  • a metal wiring including the internal wiring 222 is disposed.
  • the pixel regions 201R, 201G shown in FIG. 10A are matched with the aperture ratios of the R, G, B pixel regions determined according to the reflectance of the metal electrode.
  • the widths Tr, Tg, Tb of the control wiring 221 are adjusted so that Tr> Tg> Tb.
  • the aperture ratio is adjusted so that the pixel area in which none of the elements constituting the gate driver 220, the control wiring 221 and the internal wiring 222 is arranged has an aperture ratio determined according to the reflectance of the metal electrode.
  • the adjustment wiring is composed of the same metal film as the gate line 22 and the source line 24.
  • elements (TFT-A to TFT-J, Cbst) constituting the gate driver 220 and the control wiring 221 are arranged in the R pixel region having the highest reflectance of the metal electrode, and the aperture ratio of the R pixel region is set.
  • the aperture ratio of each of the G and B pixel regions may be adjusted to match the combined light amount of the R pixel region. That is, the elements constituting the gate driver 220 and the control wiring 221 are arranged in the R pixel region so that the aperture ratio of the R pixel region becomes, for example, the aperture ratio of the R pixel region shown in FIG. 7A. Then, adjustment wirings are arranged in the G and B pixel regions so that the aperture ratios of the G and B pixel regions correspond to the respective aperture ratios of the G and B pixel regions shown in FIG. 7A. adjust.
  • the display region is compared with the case where any of the elements constituting the gate driver 220, the control wiring 221, the internal wiring 222, and the adjustment wiring is arranged in each of the R, G, and B pixel regions. A decrease in overall transmittance can be reduced.
  • FIG. 13A is a CIE chromaticity diagram showing color coordinates when the aperture ratios of the R and B pixel regions are changed and color coordinates when the color of the LED is changed.
  • FIG. 13B shows luminance values when white is displayed by changing the aperture ratio of the R and B pixel regions in the range of 100% to 70%.
  • the ⁇ marks indicate the color coordinates of the display panel when the R and B pixel regions are changed from 100% to 70%. Further, ⁇ marks indicate the color coordinates when the color of the LED is changed from a bluish color to a yellowish color.
  • the lower the aperture ratio of the R and B pixel regions the more the color becomes bluish, and the luminance value decreases by about 8% as shown in FIG. 13B.
  • the luminance can be improved as the color of the LED approaches yellow.
  • the LED can improve the luminance (light quantity) of yellowish light rather than bluish light even with the same power consumption. Therefore, even when the aperture ratios of the R and B pixel regions are lowered, the luminance of the display panel 11 can be compensated for by the light source 14 by adjusting the color of the light source 14 closer to yellow. Power consumption can be reduced.
  • the width of the black matrix 32 is not uniform and the areas of the color filters 31R, 31G, and 31B are different.
  • the color filters 31R, 31G, 31B may be configured to be substantially uniform.
  • the metal electrode includes copper, and the reflectance of each of the R, G, and B wavelength ranges of the metal electrode is larger in the order of R> G> B.
  • the configuration and reflection characteristics of the metal electrode are not limited thereto.
  • the metal electrode should just contain the metal from which the reflectance of each wavelength range of R, G, B differs, respectively. Then, the aperture ratio of each pixel region is adjusted so that the combined amount of light transmitted through each of the R, G, and B pixel regions is uniform according to the reflectance of each of the R, G, and B wavelength regions of the metal electrode. That's fine.

Abstract

　表示パネルに画像を表示する際に、実際とは異なる色調で表示されることを抑制する技術を提供する。表示装置は、アクティブマトリクス基板１１ａ及び対向基板１１ｂを含む表示パネルと、反射部１２とを備える。アクティブマトリクス基板１１ａは、ゲート線とソース線２４とを備え、ゲート線とソース線２４によって規定される複数の画素領域を有する。対向基板１１ｂは、各画素領域に対応する位置にＲ，Ｇ，Ｂの各カラーフィルタ３１Ｒ，３１Ｇ，３１Ｂを備える。反射部１２は、光源１４からの光を透過し、アクティブマトリクス基板１１ａからの光を反射させる。Ｒ，Ｇ，Ｂの各画素領域は、各画素領域を出射する光量が略均一となるように、反射部１２からの光を反射させる反射領域を有する。

Description

表示装置
　本発明は、表示装置に関する。
　特開２００２－１５６６２８号公報には、透過式ディスプレイとして、プラズマ液晶表示装置が開示されている。このプラズマ液晶表示装置は、光源から照射された照射光を透過又は遮光することにより画像を表示する複数の開口部と、開口部を区切るブラックマスクに対応する位置に、照射光を光源側に反射させるアルミ等からなる反射層とを備える。ブラックマスクに対応する位置に反射層を設けることにより、一部の照射光は光源側に反射され、光源で反射されて再び開口部に照射される。その結果、開口部に照射される光量が増加し、照射光の利用効率が向上する。
　ところで、表示パネルと光源の間に、誘電体ミラー等で構成された反射層が設けられた液晶表示装置において、光源から照射された光の一部は、表示パネルにおけるＲ（赤）、Ｇ（緑）、Ｂ（青）の各画素の開口部を透過して表示面側へと出射するが、他の光はゲート線やソース線等の金属電極によって反射され、反射層に入射する。反射層に入射した光は、反射層で反射されて各画素に再入射し、画素の開口部を透過して表示面側に出射する。
　ゲート線やソース線等の金属電極の反射率が、Ｒ、Ｇ、Ｂの各波長域で異なる場合、Ｒ、Ｇ、Ｂの各画素に再入射される反射光量にばらつきが生じる。Ｒ、Ｇ、Ｂの各画素の開口率が均一であれば、各画素から出射される光量に差が生じ、実際とは異なる色調で表示されてしまう。
　本発明は、表示パネルに画像を表示する際に、実際の色調とは異なる色調で表示されることを抑制する技術を提供することを目的とする。
　本発明に係る表示装置は、ゲート線とソース線とを備え、ゲート線とソース線によって規定される複数の画素領域を有するアクティブマトリクス基板と、前記複数の画素領域のそれぞれに対応する位置にＲ（赤），Ｇ（緑），Ｂ（青）の各カラーフィルタを備える対向基板とを含む表示パネルと、光源から照射された光を透過して前記アクティブマトリクス基板に照射し、前記アクティブマトリクス基板から照射される光を前記アクティブマトリクス基板へ反射させる反射部と、を備え、前記複数の画素領域は、それぞれ、Ｒ（赤），Ｇ（緑），Ｂ（青）の各カラーフィルタに対応する各画素領域を出射する光量が略均一となるように、前記反射部からの光を反射する反射領域を有する。
　本発明の構成によれば、表示パネルに画像を表示する際に、実際の色調と異なる色調で表示されることを抑制することができる。
図１は、第１実施形態に係る液晶表示装置の概略構成を示した模式図である。 図２は、図１に示すアクティブマトリクス基板の概略構成を示す模式図である。 図３は、図２に示すアクティブマトリクス基板をＩ－Ｉ線で切断した断面と、対応する対向基板の断面とを示す模式図である。 図４は、図３に示すアクティブマトリクス基板と対向基板における光の光路を例示した模式図である。 図５は、積層膜（Ｃｕ／Ｔｉ）と積層膜（Ｔｉ／Ｃｕ／Ｔｉ）の反射率を示す図である。 図６は、開口率が一定である場合のＲ，Ｇ，Ｂの画素領域における各光量を示す図である。 図７Ａは、図６に示すＢの画素領域に開口率を合わせる場合のＲ，Ｇ，Ｂの画素領域における各光量を示す図である。 図７Ｂは、図６に示すＧの画素領域に開口率を合わせる場合のＲ，Ｇ，Ｂの画素領域における各光量を示す図である。 図７Ｃは、図６に示すＲの画素領域に開口率を合わせる場合のＲ，Ｇ，Ｂの画素領域における各光量を示す図である。 図８は、第２実施形態におけるアクティブマトリクス基板の概略構成を示す模式図である。 図９は、図８に示すゲートドライバの等価回路の一例を示す図である。 図１０Ａは、図９に示すゲートドライバを構成する一部の素子の配置例を示す模式図である。 図１０Ｂは、図９に示すゲートドライバを構成する一部の素子の配置例を示す模式図である。 図１０Ｃは、図９に示すゲートドライバを構成する一部の素子の配置例を示す模式図である。 図１１は、図９に示すゲートドライバの動作を示すタイミングチャートである。 図１２は、第２実施形態における対向基板とアクティブマトリクス基板の断面を表す模式図である。 図１３Ａは、変形例１においてＲとＢの画素領域の開口率を低下させて場合の色座標と、ＬＥＤの色味を変化させた場合の色座標とを示す図である。 図１３Ｂは、変形例１におけるＲとＢの画素領域の開口率と白表示の際の輝度値とを示す図である。 図１４は、変形例（２）における対向基板とアクティブマトリクス基板の断面を表す模式図である。
　本発明の一実施形態に係る表示装置は、ゲート線とソース線とを備え、ゲート線とソース線によって規定される複数の画素領域を有するアクティブマトリクス基板と、前記複数の画素領域のそれぞれに対応する位置にＲ（赤），Ｇ（緑），Ｂ（青）の各カラーフィルタを備える対向基板とを含む表示パネルと、光源から照射された光を透過して前記アクティブマトリクス基板に照射し、前記アクティブマトリクス基板から照射される光を前記アクティブマトリクス基板へ反射させる反射部と、を備え、前記複数の画素領域は、それぞれ、Ｒ（赤），Ｇ（緑），Ｂ（青）の各カラーフィルタに対応する各画素領域を出射する光量が略均一となるように、前記反射部からの光を反射する反射領域を有する（第１の構成）。
　第１の構成によれば、表示装置は、表示パネルと反射部とを備える。表示パネルは、アクティブマトリクス基板において、ゲート線とソース線とを備え、対向基板におけるＲ（赤），Ｇ（緑），Ｂ（青）の各カラーフィルタに対応する複数の画素領域を有する。反射部は、光源から照射される光をアクティブマトリクス基板に照射し、アクティブマトリクス基板から照射される光をアクティブマトリクス基板に反射させる。各画素領域は、反射部からの光を反射させる反射領域を有する。画素領域に入射した光の一部は反射領域で反射され、残りの光は反射領域を除いた部分から出射する。反射領域は、Ｒ，Ｇ，Ｂの各カラーフィルタに対応する画素領域から出射する光量が略均一となるように定められている。そのため、Ｒ，Ｇ，Ｂの各画素領域から出射する光量が略均一となるように反射領域が設けられていない場合と比べ、各画素領域から出射する光量のばらつきが軽減され、画像を表示した際の色調の変化を抑制することができる。
　第２の構成は、第１の構成において、前記反射領域の少なくとも一部に、前記ソース線が設けられ、Ｒ（赤），Ｇ（緑），Ｂ（青）の各カラーフィルタに対応する各画素領域において、前記ソース線が占める面積が互いに異なることとしてもよい。
　第２の構成によれば、Ｒ，Ｇ，Ｂの各画素領域におけるソース線の面積を異ならせることで、各画素領域に出射する光量を均一にすることができる。
　第３の構成は、第１又は第２の構成において、前記反射領域の少なくとも一部に、前記ゲート線が設けられ、Ｒ（赤），Ｇ（緑），Ｂ（青）の各カラーフィルタに対応する各画素領域において、前記ゲート線が占める面積が互いに異なることとしてもよい。
　第３の構成によれば、Ｒ，Ｇ，Ｂの各画素領域におけるゲート線の面積を異ならせることで、各画素領域に出射する光量を均一にすることができる。
　第４の構成は、第１から第３のいずれかの構成において、前記アクティブマトリクス基板は、さらに、ゲート線ごとに設けられ、ゲート線を選択状態又は非選択状態に切り替えるスイッチング素子と、前記スイッチング素子に制御信号を供給する制御配線とを有する駆動回路部を備え、Ｒ（赤），Ｇ（緑），Ｂ（青）のうち一の色のカラーフィルタに対応する画素領域における前記反射領域の少なくとも一部に、前記スイッチング素子及び前記制御配線の少なくとも一方が設けられていることとしてもよい。
　第４の構成によれば、Ｒ（赤），Ｇ（緑），Ｂ（青）のうち一の色のカラーフィルタに対応する画素領域における反射領域の少なくとも一部に、ゲート線を選択状態又は非選択状態に切り替えるスイッチング素子と、スイッチング素子に制御信号を供給する制御配線の少なくとも一方が配置される。前記一の色に対する反射領域の反射率が他の色に対する反射率よりも高い場合、当該一の色に対応する画素領域の反射領域の少なくとも一部に、スイッチング素子と制御配線の少なくとも一方を配置することで、表示パネル全体の透過率を下げることなく、各画素領域から出射する光量を調整することができる。
　第５の構成は、第１から第３のいずれかの構成において、前記アクティブマトリクス基板は、さらに、ゲート線ごとに設けられ、ゲート線を選択状態又は非選択状態に切り替えるスイッチング素子と、前記スイッチング素子に制御信号を供給する制御配線とを有する駆動回路部と、画素領域の開口率を調整するための調整用配線とを備え、前記反射領域の少なくとも一部に、前記スイッチング素子、前記制御配線、及び前記調整用配線のいずれか１つが少なくとも設けられ、Ｒ（赤），Ｇ（緑），Ｂ（青）の各カラーフィルタに対応する各画素領域において、前記スイッチング素子、前記制御配線、及び前記調整用配線の少なくとも１つが占める面積が互いに異なることとしてもよい。
　第５の構成によれば、各画素領域における反射領域の少なくとも一部に、ゲート線を選択状態又は非選択状態に切り替えるスイッチング素子と、スイッチング素子に制御信号を供給する制御配線と、画素領域の開口率を調整するための調整用配線のいずれか１つが少なくとも配置される。Ｒ，Ｇ，Ｂの各画素領域において、スイッチング素子と制御配線と調整用配線の少なくとも１つが占める面積を互いに異ならせることにより、Ｒ，Ｇ，Ｂの各画素領域を出射する光量を均一化することができる。また、画素領域内に駆動回路を配置することにより、駆動回路を画素領域外へ配置する場合と比べ狭額縁化を図ることができる。
　第６の構成は、第１から第４のいずれかの構成において、前記反射領域は、銅（Ｃｕ）を含む金属膜で構成され、Ｒ（赤）のカラーフィルタに対応する画素領域において前記反射領域が占める割合は、他の色のカラーフィルタに対応する画素領域における前記反射領域が占める割合よりも大きいこととしてもよい。
　銅は、ＧとＢの波長成分の反射率よりもＲの波長成分の反射率が高いため、反射領域に銅を含む金属膜を用いる場合、反射領域によって反射される光はＲの波長成分を多く含む。そのため、反射領域によって反射された光がＲのカラーフィルタを透過する光量は他のカラーフィルタを透過する光量よりも多くなり、赤味がかった色で表示される。第６の構成によれば、Ｒのカラーフィルタに対応する画素領域の反射領域は、他の色のカラーフィルタに対応する画素領域の反射領域よりも大きいため、Ｒのカラーフィルタに対応する画素領域の開口率は他の色のカラーフィルタに対応する画素領域の開口率より小さくなる。その結果、各画素領域を出射する光量が均一化され、実際よりも赤味がかった表示とならないようにすることができる。
　以下、図面を参照し、本発明の実施の形態を詳しく説明する。図中同一又は相当部分には同一符号を付してその説明は繰り返さない。
＜第１実施形態＞
　（液晶表示装置の構成）
　図１は、本実施形態に係る液晶表示装置の概略構成を示した模式図である。液晶表示装置１は、表示パネル１１、反射部１２、偏光板１３Ａ，１３Ｂ、及び光源１４を含む。
　表示パネル１１は、アクティブマトリクス基板１１ａと、対向基板１１ｂと、これら基板に挟持された液晶層１１ｃを有する。
　反射部１２は、アクティブマトリクス基板１１ａと光源１４との間に設けられている。反射部１２は、誘電体多層フィルムを備える。反射部１２は、光源１４から照射された光を透過し、アクティブマトリクス基板１１ａで反射された光を反射させる。
　偏光板１３Ｂは、反射部１２からの光を偏光してアクティブマトリクス基板１１ａの側へ出射させる。偏光板１３Ａは、対向基板１１ｂを透過した光を偏光し、液晶表示装置１の表示面側に出射させる。
　光源１４は、ＬＥＤ等の発光素子を備える。光源１４は、図示しない発光制御装置によって発光された発光素子の光を拡散し、反射部１２を介して、アクティブマトリクス基板１１ａに光を照射する。
　次に、表示パネル１１の詳細について説明する。アクティブマトリクス基板１１ａは、複数のゲート線２２（図２参照）と複数のソース線２４（図２参照）とを備え、ゲート線２２とソース線２４によって区分された複数の画素領域を有する。
　図２は、アクティブマトリクス基板１１ａにおける一部の画素領域の平面を表す模式図である。図２に示す各画素領域Ｐｒ，Ｐｇ，Ｐｂは、後述の対向基板１１ｂに設けられたＲ（赤）、Ｇ（緑）、Ｂ（青）のカラーフィルタ３１の色を示している。つまり、画素領域Ｐｒは、対向基板１１ｂにおけるＲのカラーフィルタに対応し、画素領域Ｐｇは、Ｇのカラーフィルタに対応し、画素領域Ｐｂは、Ｂのカラーフィルタに対応する。
　図２に示すように、各画素領域Ｐｒ，Ｐｇ，Ｐｂは、画素領域を区分する一のゲート線２２と一のソース線２４とに接続された薄膜トランジスタ（ＴＦＴ）２６を備える。図示を省略するが、各ゲート線２２は、ゲート線２２を選択状態又は非選択状態に切り替える駆動回路と接続され、ゲート線２２が選択状態においてＴＦＴ２６がオンに切り替えられ、画素領域における画素電極２８（図３参照）が駆動される。
　また、各画素領域Ｐｒ，Ｐｇ，Ｐｂのゲート線２２の延伸方向の幅Ｗｒ、Ｗｇ、Ｗｂは、図２に示すように略均一である。また、画素領域Ｐｒ，Ｐｇの境界となるソース線２４の幅Ｓｒと、画素領域Ｐｇ，Ｐｂの境界となるソース線２４の幅Ｓｇと、画素領域Ｐｂ，Ｐｒの境界となるソース線２４の幅Ｓｂは、Ｓｒ＞Ｓｇ＞Ｓｂの関係を満たす。
　図３は、図２に示すアクティブマトリクス基板１１ａをＩ－Ｉ線で切断した断面と、その断面部分に対応する位置に設けられた対向基板１１ｂの断面とを表す模式図である。
　図３に示すように、アクティブマトリクス基板１１ａは、ガラス等の透過性を有する基板２０上にソース線２４が形成され、ソース線２４を覆うように保護膜２６が形成され、保護膜２６の上に、ＩＴＯ等の透明導電膜で構成された画素電極層２８が形成されている。
　また、対向基板１１ｂは、ガラス等の透過性を有する基板３０上において、アクティブマトリクス基板１１ａにおけるソース線２４に対応する位置に、ソース線２４と略同じ幅でブラックマトリクス３２が形成されている。Ｒ、Ｇ、Ｂの各カラーフィルタ３１Ｒ，３１Ｇ，３１Ｂは、基板３０上において、ブラックマトリクス３２とブラックマトリクス３２との間に形成されている。ブラックマトリクス３２及びカラーフィルタ３１Ｒ，３１Ｇ，３１Ｂを覆うように、オーバーコート層３３が形成され、オーバーコート層３３の上に、ＩＴＯ等の透明導電膜で構成された共通電極３４が形成されている。
　本実施形態において、ゲート線２２及びソース線２４は、銅（Ｃｕ）を含む金属膜で構成されている。ＴＦＴ２６（図２参照）におけるゲート端子、ソース端子、及びドレイン端子は、ゲート線２２及びソース線２４と同じ金属膜で構成されている。これら金属膜で構成された金属電極が配置された領域は、光を反射する反射領域である。
　ここで、表示パネル１１に照射された光の光路について説明する。図４は、光源１４から照射された光の光路を示す模式図である。なお、図４において、便宜上、液晶層１１ｃの図示を省略している。
　図４における実線矢印は、光源１４から照射され、反射部１２を透過した光を示している。図４に示すように、光源１４から照射され、反射部１２を透過した光の一部は、アクティブマトリクス基板１１ａにおける各画素領域Ｐｒ、Ｐｇ、Ｐｂに入射し、液晶層１２ｃ（図１参照）を介して、対向基板１１ｂのカラーフィルタ３１Ｒ，３１Ｇ，３１Ｂを透過する。
　一方、図４における破線矢印で示すように、反射部１２を透過した光のうち、ソース線２４等の金属電極が配置された反射領域（遮光領域）で反射された光は、反射部１２に入射し、反射部１２で反射され、アクティブマトリクス基板１１ａの画素領域Ｐｒ、Ｐｇ、Ｐｂに各々再入射する。画素領域Ｐｒ、Ｐｇ、Ｐｂに再入射した反射光の一部は、画素領域Ｐｒ、Ｐｇ、Ｐｂにおける各透過領域を透過して対向基板１１ｂのカラーフィルタ３１Ｒ，３１Ｇ，３１Ｂを透過する。
　つまり、カラーフィルタ３１Ｒ，３１Ｇ，３１Ｂには、反射部１２を透過して直接入射する透過光と、反射領域で反射された後、反射部１２で反射されて再入射する反射光とを合わせた光（以下、合成光と称する）が入射する。各画素領域Ｐｒ、Ｐｇ、Ｐｂは、金属電極が配置された領域、すなわち、光源１４からの光が反射される反射領域と、光を透過させる透過領域（開口部）とを有する。
　金属電極の反射率がＲ，Ｇ，Ｂの各波長域で異なる場合、アクティブマトリクス基板１１ａにおけるＲ，Ｇ，Ｂの各画素領域から対向基板１１ｂにおけるカラーフィルタ３１Ｒ，３１Ｇ，３１Ｂに入射する反射光の光量に差が生じる。ここで、図５に、銅（Ｃｕ）とチタン（Ｔｉ）の積層膜（Ｃｕ／Ｔｉ）と、チタン（Ｔｉ）と銅（Ｔｉ）とチタン（Ｔｉ）とをこの順に積層した積層膜（Ｔｉ／Ｃｕ／Ｔｉ）の反射率を示す。なお、図５において、積層膜（Ｃｕ／Ｔｉ）の反射率を破線、積層膜（Ｔｉ／Ｃｕ／Ｔｉ）の反射率を一点鎖線でそれぞれ示している。
　図５に示すように、積層膜（Ｔｉ／Ｃｕ／Ｔｉ）は、４５０ｎｍ近傍の波長域において約５０％の反射率を有し、５５０ｎｍ近傍の波長域において約５３％の反射率を有し、６５０ｎｍ近傍の波長域において約５７％の反射率を有する。また、積層膜（Ｃｕ／Ｔｉ）は、４５０ｎｍ近傍の波長域において約５５％の反射率を有し、５５０ｎｍ近傍の波長域において約６０％の反射率を有し、６５０ｎｍ近傍の波長域において約９５％の反射率を有する。従って、図５より、銅（Ｃｕ）を含む積層膜は、Ｒ，Ｇ，Ｂの各波長域で反射率が異なることが分かる。
　図６は、ソース線２４を積層膜（Ｃｕ／Ｔｉ）で構成し、Ｒ，Ｇ，Ｂの各画素領域の開口率を均一（６０％）にした場合の、Ｒ，Ｇ，Ｂの各画素領域の遮光率、透過光量、反射光量、合成光量を示している。なお、図６に示すＷは、Ｒ，Ｇ，Ｂの各画素領域の上記各値の平均値である。
　図６におけるＲ，Ｇ，Ｂの各画素領域の透過光量は、各画素領域の開口率と略等価であり、開口率と同じ値としている。各画素領域の遮光率（金属電極）は、画素領域における金属電極が占める割合であり、（１００－開口率）で表される。また、各画素領域の反射光量は、以下の式（１）によって算出される。
　反射光量＝遮光率×反射率×偏光板透過率×開口率　…式（１）
　この例では、式（１）において、反射部１２と偏光板１３の各透過率を８０％とし、偏光板透過率＝０．８２として算出している。また、式（１）における反射率は、画素領域に対応するカラーフィルタを透過する波長成分の反射率であり、図５に示す６５０ｎｍ近傍、５５０ｎｍ近傍、及び４５０ｎｍ近傍の各反射率を用いる。つまり、Ｒの画素領域の場合、カラーフィルタ３１ＲをＲの波長成分が透過するため、反射率として９５％が用いられる。Ｇの画素領域の場合、カラーフィルタ３１ＧをＧの波長成分が透過するため、反射率として６０％が用いられる。Ｂの画素領域の場合、カラーフィルタ３１ＢをＢの波長成分が透過するため、反射率として５５％を用いられる。
　図６におけるＲ，Ｇ，Ｂの各画素領域の合成光量は、透過光量と反射光量とを加算することによって算出される。
　図５に示すように、Ｒの波長成分の反射率はＧ、Ｂの波長成分の反射率よりも高いため、図６に示すように、Ｒ，Ｇ，Ｂの各画素領域の反射光量は、Ｒ＞Ｇ＞Ｂの順に大きくなる。そのため、Ｒ，Ｇ，Ｂの各画素領域の開口率が均一である場合、Ｒの画素領域の合成光量が他の色の画素領域よりも多くなり、赤味よりに色調が変化する。
　本実施形態では、Ｒ，Ｇ，Ｂの各画素領域の合成光量が略均一となるように各画素領域の開口率を調整することによって色調を調整する。具体的には、金属電極の反射率に応じて定めたＲ，Ｇ，Ｂの各画素領域の開口率に応じて、各画素領域における反射領域が占める割合を調整する。本実施形態では、特に、ソース線２４の幅を調整することにより、画素領域における反射領域の割合を調整する。
　例えば、Ｂの画素領域の開口率を基準とし、各画素領域の合成光量が、図６に示すＢの画素領域の合成光量６８％となるように開口率を調整する場合、ＲとＧの画素領域の調整後の開口率（Ａｒ，Ａｇ）は、以下の式（２）（３）によって求められる。
　Ａｒ＝Ｒの画素領域の開口率×｜（Ｌｂ－｜Ｌｒ－Ｌｂ｜）／Ｌｂ｜…式（２）
　（開口率：６０％，Ｌｒ：Ｒの画素領域の合成光量，Ｌｂ：Ｂの画素領域の合成光量）
　Ａｇ＝Ｇの画素領域の開口率×｜（Ｌｂ－｜Ｌｇ－Ｌｂ｜）／Ｌｂ｜…式（３）
　（開口率：６０％，Ｌｇ: Ｇの画素領域の合成光量，Ｌｂ：Ｂの画素領域の合成光量）
　図７Ａは、上記式（２）（３）により、ＲとＧの画素領域の開口率を調整した結果を示す。図７Ａに示すように、調整後のＲとＧの画素領域の開口率はそれぞれ５３％、５９％となり、各遮光率はそれぞれ４７％、４１％となる。ＲとＧの画素領域の反射光量は、上記式（１）により、それぞれ１５％、９％となるため、ＲとＧの画素領域の合成光量は、Ｂの画素領域と同じ６８％となる。
　よって、この場合には、Ｒ，Ｇ，Ｂの各画素領域の開口率がそれぞれ５３％、５９％、６０％になるように、Ｒの画素領域におけるソース線２４の幅Ｓｒと、Ｇの画素領域におけるソース線２４の幅Ｓｇと、Ｂの画素領域におけるソース線２４の幅Ｓｂとを調整すればよい。これにより、各画素領域におけるソース線２４は、Ｓｒ＞Ｓｇ＞Ｓｂの関係を満たす。
　上記では、図６に示すＢの画素領域の開口率（＝６０％）を基準とし、ＲとＧの各画素領域の合成光量がＢの画素領域の合成光量となるように、ＲとＧの画素領域の開口率を調整したが、図６に示すＧ又はＲの画素領域の開口率を基準として、他の色の画素領域の開口率を調整してもよい。
　例えば、Ｇの画素領域の開口率を基準とし、ＲとＢの画素領域の合成光量が、図６に示すＧの画素領域の合成光量６９％となるように、ＲとＢの画素領域の開口率を調整する場合、ＲとＢの画素領域の調整後の開口率（Ａｒ，Ａｂ）は、以下の式（４）（５）によって求めればよい。
　Ａｒ＝Ｒの画素領域の開口率×｜（Ｌｇ－｜Ｌｒ－Ｌｇ｜）／Ｌｇ｜　…式（４）
　Ａｂ＝Ｂの画素領域の開口率×｜（Ｌｇ－｜Ｌｂ－Ｌｇ｜）／Ｌｇ｜　…式（５）
　　　（開口率：６０％）
　図７Ｂは、上記式（４）（５）により、ＲとＢの画素領域の各開口率を調整した結果を示す。図７Ｂに示すように、調整後のＲとＢの画素領域の開口率はそれぞれ５４％、６１％となり、各遮光率はそれぞれ４６％、３９％となる。ＲとＢの画素領域の反射光量は、上記式（１）により、それぞれ１５％、８％となるため、ＲとＧの画素領域の合成光量は、Ｇの画素領域と同じ６９％となる。この場合には、Ｒ、Ｇ、Ｂの各画素領域の開口率がそれぞれ５４％、６０％、６１％になるように、Ｒの画素領域におけるソース線２４の幅Ｓｒと、Ｇの画素領域におけるソース線２４の幅Ｓｇと、Ｂの画素領域におけるソース線２４の幅Ｓｂとを調整すればよい。
　また、例えば、Ｒの画素領域を基準とし、ＧとＢの画素領域の合成光量が図６に示すＲの画素領域の合成光量７５％となるように、ＧとＢの画素領域の各開口率を調整する場合、ＧとＢの画素領域の調整後の開口率（Ａｇ，Ａｂ）は、以下の式（６）（７）によって求めればよい。
　Ａｇ＝Ｇの画素領域の開口率×｜（Ｌｒ－｜Ｌｇ－Ｌｒ｜）／Ｌｒ｜　…式（６）
　Ａｂ＝Ｂの画素領域の開口率×｜（Ｌｒ－｜Ｌｂ－Ｌｒ｜）／Ｌｒ｜　…式（７）
　図７Ｃは、上記式（６）（７）により、ＧとＢの画素領域の各開口率を調整した結果を示す。図７Ｃに示すように、調整後のＧとＢの画素領域の開口率はそれぞれ６６％、６７％となり、遮光率はそれぞれ３４％、３３％となる。また、ＧとＢの画素領域の反射光量は、上記式（１）により、それぞれ９％、８％となるため、ＧとＢの画素領域の合成光量は、Ｒの画素領域と同じ７５％となる。この場合には、Ｒ，Ｇ，Ｂの各画素領域の開口率がそれぞれ６０％、６６％、６７％になるように、Ｒの画素領域におけるソース線２４の幅Ｓｒと、Ｇの画素領域におけるソース線２４の幅Ｓｇと、Ｂの画素領域におけるソース線２４の幅Ｓｂとを調整すればよい。
　このように、アクティブマトリクス基板１１ａにおける各画素領域から対向基板１１ｂにおけるカラーフィルタ３１Ｒ，３１Ｇ，３１Ｂに入射する合成光量が略均一となるように、ソース線２４の幅を調整して、各画素領域の開口率を調整することで、実際の色調とは異なる色調で表示される現象を軽減することができる。
＜第２実施形態＞
　上述した第１実施形態では、Ｒ，Ｇ，Ｂの各画素領域の開口率の調整において、各画素領域におけるソース線２４の幅を調整する例を説明したが、開口率の調整に利用する金属電極はソース線２４に限らない。以下、その態様の一例を説明する。
　図８は、本実施形態におけるアクティブマトリクス基板の概略構成を示す模式図である。図８において、便宜上、ソース線２４（図２参照）の図示を省略しているが、アクティブマトリクス基板２１１ａにおいて、各ゲート線２２と交差するように複数のソース線２４が設けられているものとする。
　図８に示すように、本実施形態では、アクティブマトリクス基板２１１ａにおける表示領域１００内において、ゲート線２２とゲート線２２の間にゲートドライバ（駆動回路）２２０が設けられている。隣接するゲートドライバ２２０は、制御配線２２１を介して互いに接続されている。また、アクティブマトリクス基板２１１ａの表示領域１００の外側には端子部２２３が設けられ、端子部２２３は、制御配線２２１を介して各ゲートドライバ２２０と接続されるとともに、アクティブマトリクス基板２１１ａの外部に設けられた表示制御回路２４０及び電源２５０と接続されている。
　表示制御回路２４０は、端子部２２３を介して、ゲートドライバ２２０を駆動するための制御信号（ＣＫＡ，ＣＫＢ）をゲートドライバ２２０に供給する。制御信号は、一水平走査期間ごとに電位がＨレベルとＬレベルの間で遷移する信号（以下、クロック信号）と、クロック信号のＨレベルと同電位の信号（以下、リセット信号）とを含む。
　電源２５０は、表示制御回路２４０と、端子部２２３を介して各ゲートドライバ２２０に電源電圧信号を供給する。なお、この図では図示を省略するが、アクティブマトリクス基板２１１ａにおける各ソース線２４（図２参照）はソースドライバと接続されており、ソースドライバからデータ信号が供給される。
　ゲートドライバ２２０は、供給される制御信号及び電源電圧信号に応じて、接続されているゲート線２２に対し、選択状態と非選択状態の一方を示す電圧信号を出力する。以下の説明において、ゲート線２２が選択されている状態をゲート線２２の駆動と呼ぶ。
　ここで、ゲートドライバ２２０の構成について説明する。図９は、ｎ（ｎ:自然数、ｎ＞１）段目ゲート線２２（ｎ）を駆動するゲートドライバ２２０(以下、ゲートドライバ２２０（ｎ）)の等価回路の一例を示す図である。
　ゲートドライバ２２０（ｎ）は、スイッチング素子として薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）で構成されたＴＦＴ－Ａ～ＴＦＴ-Ｊと、キャパシタＣｂｓｔと、端子１１１～１２０と、ローレベルの電源電圧信号が入力される端子群とを有する。
　端子１１１、１１２は、前段（ｎ－１）のゲート線２２（ｎ－１）を介してセット信号（Ｓ）を受け取る。なお、１段目のゲート線２２（１）に接続されているゲートドライバ２２０の端子１１１、１１２は、表示制御回路２４０から出力されるゲートスタートパルス信号（Ｓ）を受け取る。端子１１３～１１５は、表示制御回路２４０から出力されるリセット信号（ＣＬＲ）を受け取る。端子１１６、１１７は、入力されるクロック信号（ＣＫＡ）を受け取る。端子１１８、１１９は、入力されるクロック信号（ＣＫＢ）を受け取る。端子１２０は、セット信号（ＯＵＴ）を後段（ｎ＋１）のゲート線２２（ｎ＋１）に出力する。
　図９は、ゲート線２２（ｎ）を駆動するゲートドライバ２２０（ｎ）を例示しているが、ゲート線２２（ｎ－１）を駆動する前段のゲートドライバ２２０の場合、端子１１６、１１７は、クロック信号（ＣＫＢ）を受け取り、そのゲートドライバ２２０の端子１１８、１１９は、クロック信号（ＣＫＡ）を受け取る。つまり、各ゲートドライバ２２０の端子１１６及び１１７と端子１１８及び１１９は、隣接する行のゲートドライバ２２０が受け取るクロック信号と逆位相のクロック信号を受け取る。
　図９において、ＴＦＴ－Ｂのソース端子と、ＴＦＴ－Ａのドレイン端子と、ＴＦＴ－Ｃのソース端子と、キャパシタＣｂｓｔの一方の電極と、ＴＦＴ－Ｆのゲート端子とが接続されている配線をｎｅｔＡと称する。また、ＴＦＴ－Ｃのゲート端子と、ＴＦＴ－Ｇのソース端子と、ＴＦＴ－Ｈのドレイン端子と、ＴＦＴ－Ｉのソース端子と、ＴＦＴ－Ｊのソース端子とが接続されている配線をｎｅｔＢと称する。
　ＴＦＴ－Ａは、２つのＴＦＴ（Ａ１，Ａ２）を直列に接続して構成されている。ＴＦＴ－Ａの各ゲート端子は端子１１３と接続され、Ａ１のドレイン端子はｎｅｔＡと接続され、Ａ２のソース端子は電源電圧端子ＶＳＳに接続されている。
　ＴＦＴ－Ｂは、２つのＴＦＴ（Ｂ１，Ｂ２）を直列に接続して構成されている。ＴＦＴ－Ｂの各ゲート端子とＢ１のドレイン端子は端子１１１と接続され（ダイオード接続）、Ｂ２のソース端子はｎｅｔＡに接続されている。
　ＴＦＴ－Ｃは、２つのＴＦＴ（Ｃ１，Ｃ２）を直列に接続して構成されている。ＴＦＴ－Ｃの各ゲート端子はｎｅｔＢと接続され、Ｃ１のドレイン端子はｎｅｔＡと接続され、Ｃ２のソース端子は電源電圧端子ＶＳＳに接続されている。
　キャパシタＣｂｓｔは、一方の電極がｎｅｔＡと接続され、他方の電極が端子１２０と接続されている。
　ＴＦＴ－Ｄは、ゲート端子が端子１１８と接続され、ドレイン端子は端子１２０と接続され、ソース端子は電源電圧端子ＶＳＳに接続されている。
　ＴＦＴ－Ｅは、ゲート端子が端子１１４と接続され、ドレイン端子は端子１２０と接続され、ソース端子は電源電圧端子ＶＳＳに接続されている。
　ＴＦＴ－Ｆは、ゲート端子がｎｅｔＡと接続され、ドレイン端子は端子１１６と接続され、ソース端子が出力端子１２０と接続されている。
　ＴＦＴ－Ｇは、２つのＴＦＴ（Ｇ１，Ｇ２）を直列に接続して構成されている。ＴＦＴ－Ｇの各ゲート端子とＧ１のドレイン端子は端子１１９と接続され（ダイオード接続）、Ｇ２のソース端子はｎｅｔＢに接続されている。
　ＴＦＴ－Ｈは、ゲート端子が端子１１７と接続され、ドレイン端子はｎｅｔＢと接続され、ソース端子は電源電圧端子ＶＳＳに接続されている。
　ＴＦＴ－Ｉは、ゲート端子が端子１１５と接続され、ドレイン端子はｎｅｔＢと接続され、ソース端子は電源電圧端子ＶＳＳに接続されている。
　ＴＦＴ－Ｊは、ゲート端子が端子１１２と接続され、ドレイン端子はｎｅｔＢと接続され、ソース端子は電源電圧端子ＶＳＳに接続されている。
　なお、図９では、ＴＦＴ－Ａ、Ｂ、Ｃ、Ｇは、２つのＴＦＴを直列に接続して構成されている例を示したが、これらは、１つのＴＦＴで構成されていてもよい。
　（ゲートドライバの全体レイアウト）
　次に、表示領域１００におけるゲートドライバ２２０の各素子の配置について説明する。図１０Ａ～図１０Ｃは、ゲート線２２（ｎ）とゲート線２２（ｎ－１）の間と、ゲート線２２（ｎ－１）とゲート線２２（ｎ－２）の間に配置されている１つのゲートドライバ１１の配置例を示す図である。図１０Ａ～図１０Ｃでは、便宜上、ゲート線２２（ｎ）とゲート線２２（ｎ－１）の間の画素領域２１１Ｒ～２１７Ｂと、ゲート線２２（ｎ－１）とゲート線２２（ｎ－２）の間の画素領域２０１Ｒ～２０７Ｂとが分離されて記載されているが、実際はゲート線２２（ｎ－１）のゲート線２２において、上下の画素領域は連続している。なお、画素領域を示す符号に含まれるＲ、Ｇ、Ｂは、対向基板１１ｂに形成されているカラーフィルタ（図示略）の色を示している。
　図１０Ａ～図１０Ｃに示すように、画素領域２１１Ｒ～２１７Ｂ（以下、上段画素領域と称する）と画素領域２０１Ｒ～２０７Ｂ（以下、下段画素領域と称する）には、ソース線２４とゲート線２２とが交差する近傍において、画像を表示するためのＴＦＴ２６が形成されている。
　また、上段画素領域と下段画素領域において、１つのゲートドライバ１１を構成する素子（ＴＦＴ－Ａ～ＴＦＴ－Ｊ、キャパシタＣｂｓｔ）が分散して配置されている。これら画素領域のうち、クロック信号（ＣＫＡ，ＣＫＢ）、リセット信号（ＣＬＲ）、電源電圧信号のいずれかの信号を受け取るスイッチング素子（ＴＦＴ－Ａ，Ｃ～Ｆ，Ｈ～Ｊ）が配置される画素領域には、これら信号を供給するための制御配線２２１が形成されている。制御配線２２１は、ソース線２４と略平行となるように上段画素領域及び下段画素領域にわたって形成されている。また、上段画素領域と下段画素領域において、ｎｅｔＡ及びｎｅｔＢの内部配線２２２が形成されている。内部配線２２２は、上段画素領域及び下段画素領域において、ゲート線２２と略平行となるように、ｎｅｔＡ及びｎｅｔＢに接続される素子（ＴＦＴ－Ａ～Ｃ，Ｆ，Ｇ～Ｊ，Ｃｂｓｔ）が配置される画素領域にわたって形成されている。
　なお、本実施形態では、ゲートドライバ１１のうち、ＴＦＴ－Ｄ、ＴＦＴ－Ｆ、ＴＦＴ－Ｈ、及びＴＦＴ－Ｇのそれぞれに供給されるクロック信号が、隣接する行のゲートドライバ１１のこれらＴＦＴのそれぞれに供給されるクロック信号と逆位相となるように配置される。つまり、ＴＦＴ－Ｄ、ＴＦＴ－Ｆ、ＴＦＴ－Ｈ、及びＴＦＴ－Ｇは、隣接する行のこれらＴＦＴが形成される画素領域と水平方向にずれた画素領域に配置される。
　具体的には、図１０Ａに示すように、上段画素領域のＴＦＴ－Ｄは、画素領域２１１Ｒと２１１Ｇに形成されているのに対し、下段画素領域のＴＦＴ－Ｄは、画素領域２０１Ｂと２０２Ｒとに形成されている。上段画素領域のＴＦＴ－Ｆは、画素領域２１３Ｇに形成されているのに対し、下段画素領域のＴＦＴ－Ｆは、画素領域２０３Ｒに形成されている。また、図１０Ｃに示すように、上段画素領域のＴＦＴ－Ｈは、画素領域２１５Ｇ及び２１５Ｂに形成されているのに対し、下段画素領域のＴＦＴ－Ｈは、画素領域２０６Ｒ及び２０６Ｇに形成されている。上段画素領域のＴＦＴ－Ｇは、画素領域２１６Ｇに形成されているのに対し、下段画素領域のＴＦＴ－Ｇは、画素領域２０５Ｂに形成されている。このように構成することで、上段画素領域のＴＦＴ－Ｄにはクロック信号（ＣＫＡ）が供給され、下段画素領域のＴＦＴ－Ｄには、クロック信号（ＣＫＡ）とは逆位相となるクロック信号（ＣＫＢ）が供給される。ＴＦＴ－Ｇ、ＴＦＴ－Ｈについても、図１０Ａ及び図１０Ｃに示すように上段画素領域と下段画素領域とで逆位相のクロック信号（ＣＫＡ又はＣＫＢ）が供給される。
　また、上段画素領域のＴＦＴ－Ｂ及びＴＦＴ－Ｊは、ゲート線２２（ｎ－１）と接続され、下段画素領域のＴＦＴ－Ｂ及びＴＦＴ－Ｊは、ゲート線２２（ｎ－２）と接続されている。また、上段画素領域のＴＦＴ－Ｄ及びＴＦＴ－Ｆは、ゲート線２２（ｎ）と接続され、下段画素領域のＴＦＴ－Ｄ及びＴＦＴ－Ｆは、ゲート線２２（ｎ－１）と接続されている。下段画素領域に配置されたゲートドライバ１１は、ゲート線２２（ｎ－２）を介してセット信号（Ｓ）を受け取り、ゲート線２２（ｎ）にセット信号（Ｓ）を出力してゲート線２２（ｎ－１）を駆動する。上段画素領域に配置されたゲートドライバ１１は、ゲート線２２（ｎ－１）を介してセット信号（Ｓ）を受け取り、ゲート線２２（ｎ+１）にセット信号（Ｓ）を出力してゲート線２２（ｎ）を駆動する。
（ゲートドライバ１１の動作）
　次に、１つのゲートドライバ２２０の動作について説明する。図１１は、ゲートドライバ２２０がゲート線２２（ｎ）を駆動する際のタイミングチャートである。図１１において、ｔ３からｔ４の期間は、ゲート線２２（ｎ）が選択されている期間である。表示制御回路２４０から供給される、一水平走査期間毎に位相が反転するクロック信号（ＣＫＡ）とクロック信号（ＣＫＢ）とが端子１１６～１１９を介してゲートドライバ１１に入力される。また、図１１では図示を省略しているが、一垂直走査期間毎に一定期間Ｈ（High）レベルとなるリセット信号（ＣＬＲ）が表示制御回路４から端子１１３～１１５を介してゲートドライバ１１に入力される。リセット信号（ＣＬＲ）が入力されると、ｎｅｔＡ、ｎｅｔＢ、ゲート線２２はＬ（Low）レベルに遷移する。
　時刻ｔ０からｔ１において、Ｌレベルのクロック信号（ＣＫＡ）が端子１１６、１１７に入力され、Ｈレベルのクロック信号（ＣＫＢ）が端子１１８、１１９に入力される。これにより、ＴＦＴ－Ｇがオン状態となり、ＴＦＴ－Ｈがオフ状態となるためｎｅｔＢはＨレベルに充電される。また、ＴＦＴ－ＣとＴＦＴ－Ｄがオン状態となり、ＴＦＴ－Ｆがオフ状態となるためｎｅｔＡはＬレベルの電源電圧（ＶＳＳ）に充電され、端子１２０からＬレベルの電位が出力される。
　次に、時刻ｔ１において、クロック信号（ＣＫＡ）がＨレベルとなり、クロック信号（ＣＫＢ）がＬレベルになると、ＴＦＴ－Ｇがオフ状態となり、ＴＦＴ－Ｈがオン状態となるため、ｎｅｔＢはＬレベルに充電される。そして、ＴＦＴ－ＣとＴＦＴ－Ｄがオフ状態となるためｎｅｔＡの電位はＬレベルに維持され、端子１２０からＬレベルの電位が出力される。
　時刻ｔ２において、クロック信号（ＣＫＡ）がＬレベル、クロック信号（ＣＫＢ）がＨレベルとなり、ゲート線２２（ｎ－１）を介してセット信号（Ｓ）が端子１１１、１１２に入力される。これにより、ＴＦＴ－Ｂがオン状態となり、ｎｅｔＡがＨレベルに充電される。また、ＴＦＴ－Ｊがオン状態となり、ＴＦＴ－Ｇがオン状態、ＴＦＴ－Ｈがオフ状態となるためｎｅｔＢがＬレベルに維持された状態となる。ＴＦＴ－ＣとＴＦＴ－Ｆはオフ状態となるため、ｎｅｔＡの電位は下がらずに維持される。この間、ＴＦＴ－Ｄはオン状態となっているため、端子１２０からＬレベルの電位が出力される。
　時刻ｔ３において、クロック信号（ＣＫＡ）がＨレベルとなり、クロック信号（ＣＫＢ）がＬレベルとなると、ＴＦＴ－Ｆがオン状態となり、ＴＦＴ－Ｄがオフ状態となる。ｎｅｔＡと端子１２０の間にはキャパシタＣｂｓｔが設けられているため、ＴＦＴ－Ｆの端子１１６の電位の上昇に伴って、ｎｅｔＡはクロック信号（ＣＫＡ）のＨレベルより高い電位まで充電される。この間、ＴＦＴ－ＧとＴＦＴ－Ｊがオフ状態、ＴＦＴ－Ｈがオン状態となるため、ｎｅｔＢの電位はＬレベルで維持される。ＴＦＴ－Ｃはオフ状態であるためｎｅｔＡの電位は下がらず、クロック信号（ＣＫＡ）のＨレベルの電位（選択電圧）が端子１２０から出力される。これにより、端子１２０と接続されているゲート線２２（ｎ）はＨレベルに充電され、選択された状態となる。
　時刻ｔ４において、クロック信号（ＣＫＡ）がＬレベルとなり、クロック信号（ＣＫＢ）がＨレベルになると、ＴＦＴ－Ｇがオン状態となり、ＴＦＴ－Ｈがオフ状態となるためｎｅｔＢはＨレベルに充電される。これによりＴＦＴ－Ｃはオン状態となりｎｅｔＡはＬレベルに充電される。この間、ＴＦＴ－Ｄがオン状態、ＴＦＴ－Ｆがオフ状態となるため、端子１２０からＬレベルの電位（非選択電圧）が出力され、ゲート線２２（ｎ）はＬレベルに充電される。
　このように、ゲートドライバ１１の端子１２０からセット信号（Ｓ）がゲート線２２に出力されることにより、そのゲート線２２が選択された状態となる。液晶表示装置１は、各ゲート線２２に接続されているゲートドライバ２２０によってゲート線２２を順次駆動し、ソースドライバ（図示略）によって各ソース線２４にデータ信号を供給することにより表示パネル１１に画像を表示する。以上が、ゲートドライバ２２０の動作である。
　上記ゲートドライバ２２０を構成する素子（ＴＦＴ－Ａ～ＴＦＴ－Ｊ，Ｃｂｓｔ）、制御配線２２１、内部配線２２２は、ゲート線２２及びソース線２４と同様、銅（Ｃｕ）とチタン（Ｔｉ）の各金属膜を積層した金属電極であり、光源１４から照射される光を反射させる。従って、ゲートドライバ２２０を構成する素子、制御配線２２１、内部配線２２２が配置される画素領域の開口率は、他の画素領域の開口率より低下する。
　本実施形態では、アクティブマトリクス基板におけるＲ，Ｇ，Ｂの各画素領域においてソース線２４の幅を均一にし、対向基板１１ｂにおいて、ブラックマトリクス３２をソース線２４と同等の幅にして各カラーフィルタの面積が略均一となるように配置する。そして、第１実施形態と同様に、金属電極の反射率に応じて定められたＲ，Ｇ，Ｂの各画素領域の開口率となるように、ゲートドライバ２２０を構成する素子と、制御配線２２１及び内部配線２２２を含む金属配線とを配置する。
　具体的には、金属電極の反射率に応じて定められたＲ，Ｇ，Ｂの各画素領域の開口率に合わせて、例えば、図１２に示すように、図１０Ａに示す画素領域２０１Ｒ，２０１Ｇ，２０１Ｂに配置される制御配線２２１の幅Ｔｒ，Ｔｇ，Ｔｂを、Ｔｒ＞Ｔｇ＞Ｔｂとなるように調整する。なお、ゲートドライバ２２０を構成する素子、制御配線２２１、内部配線２２２のいずれも配置されない画素領域は、金属電極の反射率に応じて定められた開口率となるように、開口率を調整するための調整用配線を配置する。調整用配線は、ゲート線２２及びソース線２４と同様の金属膜で構成される。
　このように構成することにより、アクティブマトリクス基板２１１ａにおけるソース線２４の幅を変えることなく、各画素領域から対向基板１１ｂにおけるＲ，Ｇ，Ｂの各カラーフィルタ３１Ｒ、３１Ｇ、３１Ｂを透過する合成光量が略均一化され、実際の色調と異なる色調で表示される現象を軽減することができる。
　また、金属電極の反射率が最も高いＲの画素領域に、ゲートドライバ２２０を構成する素子（ＴＦＴ－Ａ～ＴＦＴ－Ｊ，Ｃｂｓｔ）と制御配線２２１とを配置し、Ｒの画素領域の開口率を基準として、Ｒの画素領域の合成光量に合わせるように、Ｇ，Ｂの各画素領域の開口率を調整してもよい。つまり、Ｒの画素領域の開口率が、例えば、図７Ａに示すＲの画素領域の開口率となるように、ゲートドライバ２２０を構成する素子と制御配線２２１をＲの画素領域に配置する。そして、ＧとＢの画素領域の開口率が、図７Ａに示すＧとＢの画素領域のそれぞれの開口率となるように、ＧとＢの画素領域に調整用配線を配置して開口率を調整する。
　このように構成することにより、Ｒ，Ｇ，Ｂの各画素領域に、ゲートドライバ２２０を構成する素子、制御配線２２１、内部配線２２２、調整用配線のいずれかを配置する場合と比べ，表示領域全体の透過率の低下を軽減することができる。
　以上、本発明の実施の形態を説明したが、上述した実施の形態は本発明を実施するための例示に過ぎない。よって、本発明は上述した実施の形態に限定されることなく、その趣旨を逸脱しない範囲内で上述した実施の形態を適宜変形、又は組み合わせて実施することが可能である。以下、本発明の変形例について説明する。
　＜変形例＞
　（１）上述した第１実施形態及び第２実施形態において、Ｒ，Ｇ，Ｂの各画素領域における開口率を調整後、ＲとＢの開口率を下げ、表示パネル１１の色調を青味寄りに調整し、光源１４の色調を調整することで表示される色味を調整してもよい。
　図１３Ａは、ＲとＢの画素領域の開口率を変化させた場合の色座標と、ＬＥＤの色味を変化させた場合の色座標とを表したＣＩＥ色度図である。図１３Ｂは、ＲとＢの画素領域の開口率を１００％から７０％の範囲で変化させて白色を表示した際の輝度値を示す。
　図１３Ａにおいて、◆印は、ＲとＢの画素領域を１００％から７０％の範囲で変化させた場合の表示パネルの色座標を示している。また、△印は、ＬＥＤの色を、青味を帯びた色から黄味を帯びた色まで変化させた場合の色座標を示している。
　図１３Ａに示すようにＲとＢの画素領域の開口率を下げるほど青味がった色味となり、図１３Ｂに示すように輝度値は約８％下がる。しかしながら、図１３Ａに示すように、ＬＥＤの色味が黄色に近づくほど輝度の向上が見込める。ＬＥＤは、同じ消費電力でも青味を帯びた色の光よりも黄味を帯びた色の光の方が輝度（光量）を向上させることができる。そのため、ＲとＢの画素領域の開口率を下げても、光源１４の色味を黄味寄りに調整することにより、表示パネル１１における輝度の低下を光源１４によって補償することができ、光源１４の消費電力を軽減することができる。
　（２）上述した第１実施形態では、ブラックマトリクス３２の幅は均一ではなく、カラーフィルタ３１Ｒ，３１Ｇ，３１Ｂの面積が異なる例を示したが、図１４に示すように、ブラックマトリクス３２の幅を略均一にするとともに、カラーフィルタ３１Ｒ，３１Ｇ，３１Ｂの面積を略均等に構成してもよい。
　（３）上述した第１実施形態では、ソース線２４の幅を調整することによってＲ，Ｇ，Ｂの各画素領域の開口率を調整する例を説明したが、開口率に応じて、ゲート線２２の幅を調整してもよいし、ゲート線２２とソース線２４の各幅を調整してもよい。
　（４）上述した第１実施形態及び第２実施形態では、金属電極は銅を含み、金属電極のＲ，Ｇ，Ｂの各波長域の反射率が、Ｒ＞Ｇ＞Ｂの順に大きい例を説明したが、金属電極の構成及び反射特性はこれに限らない。要は、金属電極は、Ｒ，Ｇ，Ｂの各波長域の反射率が各々異なる金属を含んでいればよい。そして、金属電極のＲ，Ｇ，Ｂの各波長域の反射率に応じて、Ｒ，Ｇ，Ｂの各画素領域を透過する合成光量が均一となるように各画素領域の開口率を調整すればよい。
　（５）上述した第２実施形態では、一のゲート線２２を一のゲートドライバ２２０によって駆動する例を説明したが、一のゲート線２２を駆動する複数のゲートドライバ２２０が表示領域１００に配置されていてもよい。

Claims (6)

  1. 　ゲート線とソース線とを備え、ゲート線とソース線によって規定される複数の画素領域を有するアクティブマトリクス基板と、前記複数の画素領域のそれぞれに対応する位置にＲ（赤），Ｇ（緑），Ｂ（青）の各カラーフィルタを備える対向基板とを含む表示パネルと、
    　光源から照射された光を透過して前記アクティブマトリクス基板に照射し、前記アクティブマトリクス基板から照射される光を前記アクティブマトリクス基板へ反射させる反射部と、を備え、
    　前記複数の画素領域は、それぞれ、Ｒ（赤），Ｇ（緑），Ｂ（青）の各カラーフィルタに対応する各画素領域を出射する光量が略均一となるように、前記反射部からの光を反射する反射領域を有する、表示装置。
  2. 　前記反射領域の少なくとも一部に、前記ソース線が設けられ、
    　Ｒ（赤），Ｇ（緑），Ｂ（青）の各カラーフィルタに対応する各画素領域において、前記ソース線が占める面積が互いに異なる、請求項１に記載の表示装置。
  3. 　前記反射領域の少なくとも一部に、前記ゲート線が設けられ、
    　Ｒ（赤），Ｇ（緑），Ｂ（青）の各カラーフィルタに対応する各画素領域において、前記ゲート線が占める面積が互いに異なる、請求項１又は２に記載の表示装置。
  4. 　前記アクティブマトリクス基板は、さらに、
    　ゲート線ごとに設けられ、ゲート線を選択状態又は非選択状態に切り替えるスイッチング素子と、前記スイッチング素子に制御信号を供給する制御配線とを有する駆動回路部を備え、
    　Ｒ（赤），Ｇ（緑），Ｂ（青）のうち一の色のカラーフィルタに対応する画素領域における前記反射領域の少なくとも一部に、前記スイッチング素子及び前記制御配線の少なくとも一方が設けられている、請求項１から３のいずれか一項に記載の表示装置。
  5. 　前記アクティブマトリクス基板は、さらに、
    　ゲート線ごとに設けられ、ゲート線を選択状態又は非選択状態に切り替えるスイッチング素子と、前記スイッチング素子に制御信号を供給する制御配線とを有する駆動回路部と、画素領域の開口率を調整するための調整用配線とを備え、
    　前記反射領域の少なくとも一部に、前記スイッチング素子、前記制御配線、及び前記調整用配線のいずれか１つが少なくとも設けられ、
    　Ｒ（赤），Ｇ（緑），Ｂ（青）の各カラーフィルタに対応する各画素領域において、前記スイッチング素子、前記制御配線、及び前記調整用配線の少なくとも１つが占める面積が互いに異なる、請求項１から３のいずれか一項に記載の表示装置。
  6. 　前記反射領域の少なくとも一部は、銅（Ｃｕ）を含む金属膜で構成され、
    　Ｒ（赤）のカラーフィルタに対応する画素領域において前記反射領域が占める割合は、他の色のカラーフィルタに対応する画素領域における前記反射領域が占める割合よりも大きい、請求項１から５のいずれか一項に記載の表示装置。
PCT/JP2015/074699 2014-09-12 2015-08-31 表示装置 WO2016039210A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201580048949.1A CN107077034B (zh) 2014-09-12 2015-08-31 显示装置
US15/510,243 US10061156B2 (en) 2014-09-12 2015-08-31 Display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-186006 2014-09-12
JP2014186006 2014-09-12

Publications (1)

Publication Number Publication Date
WO2016039210A1 true WO2016039210A1 (ja) 2016-03-17

Family

ID=55458961

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/074699 WO2016039210A1 (ja) 2014-09-12 2015-08-31 表示装置

Country Status (3)

Country Link
US (1) US10061156B2 (ja)
CN (1) CN107077034B (ja)
WO (1) WO2016039210A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108254984B (zh) * 2018-01-31 2021-06-04 上海天马微电子有限公司 一种显示面板及显示装置
CN114167639B (zh) * 2020-09-11 2024-02-27 成都辰显光电有限公司 显示面板、显示装置及显示面板的控制方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001264755A (ja) * 2000-03-15 2001-09-26 Seiko Epson Corp 液晶装置及び電子機器
JP2006276356A (ja) * 2005-03-29 2006-10-12 Sanyo Epson Imaging Devices Corp 液晶装置及び電子機器
WO2011021510A1 (ja) * 2009-08-20 2011-02-24 シャープ株式会社 表示装置
JP2012203181A (ja) * 2011-03-25 2012-10-22 Nippon Seiki Co Ltd 液晶表示装置、液晶表示装置の生産方法、及び、液晶表示装置の設計方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10221704A (ja) * 1997-02-07 1998-08-21 Sharp Corp 反射型液晶表示装置およびその製造方法
JP3534097B2 (ja) * 2000-09-14 2004-06-07 セイコーエプソン株式会社 液晶装置及び該液晶装置を備えた電子機器
JP2002156628A (ja) * 2000-11-20 2002-05-31 Sony Corp 透過式ディスプレイ
KR100991540B1 (ko) * 2003-12-13 2010-11-04 엘지디스플레이 주식회사 반사투과형 액정표시장치 및 그 제조방법
JP4276965B2 (ja) * 2004-02-04 2009-06-10 シャープ株式会社 表示装置
CN101405648B (zh) * 2006-03-17 2011-12-07 夏普株式会社 液晶显示装置
TWI437324B (zh) * 2009-03-09 2014-05-11 Pixel Qi Corp 於半穿透液晶顯示器中之背光再循環
KR101209948B1 (ko) * 2010-04-29 2012-12-07 삼성디스플레이 주식회사 유기전계발광표시장치
KR20140089769A (ko) * 2013-01-07 2014-07-16 삼성디스플레이 주식회사 표시 장치
US9535279B2 (en) * 2013-10-23 2017-01-03 Lg Display Co., Ltd. Liquid crystal display including nanocapsule layer
US10302844B2 (en) * 2014-12-16 2019-05-28 Apple Inc. Display with backlight recycling structures
JP2017167351A (ja) * 2016-03-16 2017-09-21 パナソニック液晶ディスプレイ株式会社 液晶表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001264755A (ja) * 2000-03-15 2001-09-26 Seiko Epson Corp 液晶装置及び電子機器
JP2006276356A (ja) * 2005-03-29 2006-10-12 Sanyo Epson Imaging Devices Corp 液晶装置及び電子機器
WO2011021510A1 (ja) * 2009-08-20 2011-02-24 シャープ株式会社 表示装置
JP2012203181A (ja) * 2011-03-25 2012-10-22 Nippon Seiki Co Ltd 液晶表示装置、液晶表示装置の生産方法、及び、液晶表示装置の設計方法

Also Published As

Publication number Publication date
US20170261810A1 (en) 2017-09-14
CN107077034B (zh) 2020-11-17
US10061156B2 (en) 2018-08-28
CN107077034A (zh) 2017-08-18

Similar Documents

Publication Publication Date Title
US9202855B1 (en) Organic light emitting display device including low reflective panel
US7656476B2 (en) Liquid crystal display and method for providing light to liquid crystal panel
US20190033639A1 (en) Liquid crystal display device and electronic appliance
JP6148734B2 (ja) 表示パネル及びそれを備えた表示装置
JP5023109B2 (ja) カラー液晶ディスプレイ装置およびその制御方法
US9482913B2 (en) Electro-optical device and electronic apparatus
EP3783660A1 (en) Display device
JP2007264367A (ja) 液晶装置及び電子機器
JP2006078789A (ja) 半透過型液晶表示装置
JP2011075695A (ja) 電気光学装置及び電子機器
US20220276529A1 (en) Electro-optical device and electronic apparatus
WO2016039210A1 (ja) 表示装置
JP2019215535A (ja) 表示パネル及び表示装置
JP2007272225A (ja) 表示パネルとその製造方法、及び、その表示パネルを搭載した表示装置とその駆動方法
KR20210091864A (ko) 표시 장치
US8416372B2 (en) Display device
JP5179669B2 (ja) 表示装置
JP6713498B2 (ja) 表示装置
JP2020187179A (ja) 表示装置
KR20210004557A (ko) 투명 표시 장치
US10989958B2 (en) Display device comprising a control substrate configured to control drive of display pixels
CN103116237A (zh) 液晶显示面板及液晶投影仪
CN112305814A (zh) 背光单元和包括该背光单元的显示装置
WO2011104943A1 (ja) 液晶表示パネル及び液晶表示装置
JP2004233523A (ja) カラー表示装置及び電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15840687

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15510243

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: JP

122 Ep: pct application non-entry in european phase

Ref document number: 15840687

Country of ref document: EP

Kind code of ref document: A1