WO2016032192A1 - 발광 다이오드 및 그 제조 방법 - Google Patents

발광 다이오드 및 그 제조 방법 Download PDF

Info

Publication number
WO2016032192A1
WO2016032192A1 PCT/KR2015/008839 KR2015008839W WO2016032192A1 WO 2016032192 A1 WO2016032192 A1 WO 2016032192A1 KR 2015008839 W KR2015008839 W KR 2015008839W WO 2016032192 A1 WO2016032192 A1 WO 2016032192A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
type
light emitting
semiconductor layer
contact layer
Prior art date
Application number
PCT/KR2015/008839
Other languages
English (en)
French (fr)
Inventor
유종균
김다혜
임창익
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020150116053A external-priority patent/KR20160025456A/ko
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to US15/503,963 priority Critical patent/US10134956B2/en
Publication of WO2016032192A1 publication Critical patent/WO2016032192A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes

Definitions

  • the present invention relates to a light emitting diode and a method of manufacturing the same, and more particularly, to a light emitting diode having a low contact resistance between an electrode having a non-polar or semi-polar growth surface and an electrode and a method of manufacturing the same.
  • the vertical light emitting diode may increase the light extraction efficiency by separating the growth substrate from the semiconductor layer and increasing the roughness of the separation surface, and also increase the heat radiation efficiency by attaching a metal substrate to the entire surface on the P-type semiconductor layer. . Accordingly, the vertical light emitting diode may be applied to a high output light emitting diode driven at a high current density.
  • the light exit surface of the vertical light emitting diode is one surface of the n-type semiconductor layer in which the growth substrate is separated and exposed.
  • Configurations for reflecting light are adopted on the surface of the p-type semiconductor layer opposite to the light exit surface, for example, a reflective electrode layer such as an Ag layer is formed.
  • Japanese Patent Application Laid-Open No. 2010-56423 and the like disclose a technique of performing heat treatment to lower the contact resistance of the Ag layer described above and to maintain reflection characteristics.
  • the contact resistance of the reflective electrode including the P-type semiconductor layer, Ag, and the like is much higher than that of the nitride semiconductor layer grown on the C plane.
  • the heat treatment disclosed in Japanese Patent Laid-Open No. 2010-56423 or the like is performed on the reflective electrode, the reflecting properties deteriorate and the luminous efficiency of the light emitting diode is very low.
  • An object of the present invention is to provide a diode having a contact electrode capable of improving the electrical and optical characteristics of a light emitting diode and a method of manufacturing the same.
  • a light emitting diode the support substrate; A second conductive semiconductor layer, an active layer positioned on the second conductive semiconductor layer, and a first conductive semiconductor layer positioned on the active layer, and having a semi-polar or non-polar growth surface, wherein the support substrate A light emitting structure positioned on the; At least one groove formed on a bottom surface of the light emitting structure and partially exposed to the first conductivity type semiconductor layer; A second type electrode positioned on at least a lower surface of the second conductive semiconductor layer and electrically connected to the second conductive semiconductor layer; An insulating layer partially covering a bottom surface of the second type electrode and the light emitting structure and including at least one opening corresponding to the at least one groove; And a first type electrode electrically connected to the first conductivity type semiconductor layer exposed to the groove and at least partially covering the insulating layer, wherein the second type electrode is in contact with the second conductivity type semiconductor layer. And a type 2 contact layer, wherein the type 2 contact layer comprises an ohmic contact layer,
  • a light emitting diode having low contact resistance between the electrode and the semiconductor layer and excellent luminous efficiency can be provided.
  • the ohmic contact layer may include at least one of Ni, Pt, Mg, Ni / Au, and a conductive oxide.
  • the second type contact layer may further include a reflective layer covering the ohmic contact layer, and the reflective layer may include Ag and / or Al.
  • the second type electrode may further include a second type barrier layer at least partially covering the second type contact layer, and a portion of the second type barrier layer extends from one side of the light emitting structure so that an upper portion thereof is formed. May be exposed.
  • the second type barrier layer may cover a portion of the bottom surface of the second type contact layer, and the remaining portion of the bottom surface of the second type contact layer may be covered by the insulating layer.
  • At least a part of the insulating layer covering the lower surface of the second type contact layer may be interposed between the second type barrier layer and the second type contact layer.
  • the light emitting diode may further include a second type pad electrode electrically connected to the second type barrier layer in a region where an upper portion of the second type barrier layer is exposed, and a bottom surface of the second type pad electrode may be At least partially in contact with the second type barrier layer.
  • the first type electrode may include a first type contact layer in contact with the first conductivity type semiconductor layer, and a first type barrier layer at least partially covering the first type contact layer.
  • the first type contact layer may cover the bottom surface of the insulating layer.
  • the first type contact layer may fill the at least one opening, but may not be located on the bottom surface of the second conductivity type semiconductor layer.
  • the light emitting diode may further include a bonding layer bonding the support substrate and the second type electrode.
  • a light emitting diode manufacturing method comprising: a first conductive semiconductor layer, an active layer positioned on the first conductive semiconductor layer, and a growth substrate having a semipolar or nonpolar growth surface; Forming a light emitting structure including a second conductivity type semiconductor layer on the active layer; Partially removing the light emitting structure to form at least one groove in which the first conductivity type semiconductor layer is partially exposed, and to form a second type electrode positioned on the second conductivity type semiconductor layer; An insulating layer covering the light emitting structure and the second type electrode and including at least one opening corresponding to the groove; Forming a first type electrode electrically connected to the first conductivity type semiconductor layer through the opening and at least partially covering the insulating layer; Forming a support substrate on the first type electrode; Separating the growth substrate from the light emitting structure, wherein forming the second type electrode includes forming a second type contact layer including an ohmic contact layer in contact with the second conductivity type semiconductor layer.
  • the ohmic contact layer may include at least one of Ni, Pt, Mg, Au / Ni, and a conductive oxide.
  • Forming the second type contact layer may further include forming a reflective layer covering the ohmic contact layer, wherein the reflective layer may include Ag and / or Al.
  • Forming the second type electrode may further include forming a second type barrier layer at least partially covering the second type contact layer.
  • the light emitting diode manufacturing method may further include partially exposing the second type barrier layer by partially removing the light emitting structure after separating the growth substrate.
  • the method of manufacturing the light emitting diode may further include forming a second type pad electrode electrically connected to the second type barrier layer on at least a portion of the region in which the second type barrier layer is partially exposed. have.
  • Forming the first type electrode forming a first type contact layer filling the opening and at least partially covering the insulating layer;
  • the method may include forming a first type barrier layer on the first type contact layer.
  • the light emitting diode manufacturing method may further include bonding a support substrate and the second type electrode by forming a bonding layer on the second type electrode before separating the growth substrate.
  • the light emitting diode manufacturing method may further include forming roughness on a surface of the first conductive semiconductor layer in which the growth substrate is separated and exposed, and forming the roughness may include using dry etching. have.
  • a light emitting diode includes a first conductive semiconductor layer, a second conductive semiconductor layer, and an active layer positioned between the first conductive semiconductor layer and the second conductive semiconductor layer, A light emitting structure including at least one groove through which the first conductive semiconductor layer is partially exposed through the second conductive semiconductor layer and the active layer, and having a semi-polar or non-polar growth surface; A first type electrode and a second type electrode on the light emitting structure and having ohmic contact with the first and second conductivity type semiconductor layers, respectively; An insulating layer which insulates the first type electrode and the second type electrode and includes a first opening and a second opening that expose the first type electrode and the second type electrode, respectively; And a first electrode pad and a second electrode pad on the insulating layer and electrically connected to the first type electrode and the second type electrode, respectively, wherein the second type electrode is the second conductive semiconductor layer. And a second type contact layer in contact with the second type contact layer, wherein the second type contact layer includes an
  • the ohmic contact layer may include at least one of Ni, Pt, Mg, Ni / Au, and a conductive oxide.
  • the second type contact layer may further include a reflective layer covering the ohmic contact layer, and the reflective layer may include Ag and / or Al.
  • the light emitting structure may include a plurality of grooves, and the second opening may not be positioned above the plurality of grooves.
  • the present invention it is possible to provide a light emitting diode having a non-polar or semi-polar growth surface and excellent luminous efficiency while having a low contact resistance between the second type electrode and the second conductive semiconductor layer and low forward voltage.
  • 1 and 2 are a plan view and a cross-sectional view for describing a light emitting diode according to an embodiment of the present invention.
  • 3A to 3C are enlarged cross-sectional views and plan views illustrating a second type contact layer according to embodiments of the present invention.
  • FIGS. 4A to 4C are enlarged cross-sectional views illustrating a second type barrier layer according to embodiments of the present invention.
  • 5A and 5B are enlarged cross-sectional views illustrating a first type electrode according to embodiments of the present invention.
  • 6A and 6B are enlarged cross-sectional views illustrating a second type pad electrode according to embodiments of the present invention.
  • FIG. 7 to 14 are cross-sectional views illustrating a method of manufacturing a light emitting diode according to still another embodiment of the present invention.
  • 15 and 16 are plan views and cross-sectional views for describing a light emitting diode according to another embodiment of the present invention.
  • FIG. 17 is an exploded perspective view illustrating an example in which a light emitting device according to an embodiment of the present invention is applied to a lighting device.
  • FIG. 18 is a cross-sectional view illustrating an example in which a light emitting device according to an embodiment of the present invention is applied to a display device.
  • 19 is a cross-sectional view illustrating an example in which a light emitting device according to an embodiment of the present invention is applied to a display device.
  • FIG. 20 is a cross-sectional view illustrating an example in which a light emitting device according to an embodiment of the present invention is applied to a head lamp.
  • FIGS. 1 and 2 are a plan view and a cross-sectional view for describing a light emitting diode according to an embodiment of the present invention.
  • 2 are cross-sectional views taken along the X-X line of FIG. 1.
  • 2B is a diagram for displaying a region corresponding to the enlarged cross-sectional views described with reference to FIGS. 3A to 6B, and FIGS. 3A to 4C correspond to an enlarged view of region A of FIG. 2B.
  • 5A and 5B correspond to enlarged views of region B of FIG. 2B, and FIGS. 6A and 6B correspond to enlarged views of region C of FIG. 2B.
  • the light emitting diode includes a light emitting structure 120, at least one groove 120h, a first type electrode 130, a second type electrode 140, and an insulating layer 150. Include. Further, the light emitting diode may further include a bonding layer 160, a support substrate 171, a second type pad electrode 173, and a passivation layer 180.
  • the light emitting structure 120 includes a first conductive semiconductor layer 121, an active layer 123, and a second conductive semiconductor layer 125, and the first conductive semiconductor layer 121 is a second conductive semiconductor layer. Located on the 125, the active layer 123 may be interposed between the first and second conductivity-type semiconductor layers 121 and 125. In addition, the light emitting structure 120 may further include a roughness 120R formed on an upper surface thereof.
  • the first conductive semiconductor layer 121 and the second conductive semiconductor layer 125 may include a III-V-based compound semiconductor, and may include, for example, a nitride semiconductor such as (Al, Ga, In) N. It may include.
  • the first conductivity-type semiconductor layer 121 may include an n-type semiconductor layer doped with n-type impurities (eg, Si), and the second conductivity-type semiconductor layer 125 may be a p-type impurity (for example , P-type semiconductor layer doped with Mg). It may also be the reverse.
  • the first conductivity type semiconductor layer 121 and / or the second conductivity type semiconductor layer 125 may be a single layer or may include multiple layers.
  • the first conductivity type semiconductor layer 121 and / or the second conductivity type semiconductor layer 125 may include a cladding layer and a contact layer, and may also include a superlattice layer.
  • the active layer 123 may include a multi-quantum well structure (MQW), and the elements and the composition of the multi-quantum well structure may be adjusted to emit light having a desired peak wavelength in the multi-quantum well structure.
  • the well layer of the active layer 123 may be a ternary semiconductor layer such as In x Ga (1-x) N (0 ⁇ x ⁇ 1), or Al x In y Ga (1-xy) It may be a four-component semiconductor layer such as N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1), wherein the value of x or y is adjusted to Can emit light.
  • the present invention is not limited thereto.
  • the light emitting structure 120 may be formed by growing on a growth substrate having a non-polar or semi-polar growth surface. Therefore, the light emitting structure 120 including the first conductive semiconductor layer 121, the active layer 123, and the second conductive semiconductor layer 125 may have a non-polar or semi-polar growth surface.
  • the non-polar growth plane may include an m plane or a plane.
  • Roughness 120R formed by increasing surface roughness may be formed on a surface of the light emitting structure 120, that is, on an upper surface of the first conductivity-type semiconductor layer 121.
  • the roughness 120R may be provided by performing a surface treatment process on the surface of the first conductive semiconductor layer 121 using at least one of various methods such as dry etching, wet etching, and electrochemical etching. By forming the roughness 120R, light extraction efficiency of light emitted to the top surface of the light emitting diode may be improved.
  • At least one groove 120h may be formed on the bottom surface of the light emitting structure 120, and the at least one groove 120h may be formed in plural, as shown.
  • the at least one groove 120h may be formed by removing a partial region from the lower surface of the light emitting structure 120, and the first conductive semiconductor layer 121 may be exposed in the groove 120h.
  • the second conductive semiconductor layer 125 and the active layer 123 may be exposed on the side surface of the groove 120h, and the side surface of the groove 120h may be inclined. As the groove 120h has an inclined side surface, the step coverage characteristics of the first type electrode 130 and the insulating layer 150 positioned on the side surface of the groove 120h may be improved.
  • the shape of the grooves 120h may be variously adjusted.
  • the groove in consideration of the current dispersion type and the current dispersion density when driving the LED
  • the arrangement of the 120h may be variously modified.
  • the grooves 120h may be in the form of a plurality of dots, a plurality of stripes, or a mixture of dots and stripes.
  • the present invention is not limited thereto.
  • the second type electrode 140 may be positioned on at least a lower surface of the second conductivity type semiconductor layer 125 to be electrically connected to the second conductivity type semiconductor layer 125, and a part of the second type electrode 140 may be The upper surface of the light emitting structure 120 may extend from the side surface thereof.
  • the second type electrode 140 may include a second type contact layer 141 and a second type barrier layer 143.
  • the second type contact layer 141 is positioned on the bottom surface of the second conductivity type semiconductor layer 125, whereby the second type contact layer 141 contacts the second conductivity type semiconductor layer 125 and is ohmic. Can be contacted.
  • the second type contact layer 141 may include an ohmic contact layer and a reflective layer covering the ohmic contact layer.
  • the ohmic contact layer may include a material forming an ohmic contact with the second conductive semiconductor layer 125 having a non-polar or semi-polar growth surface.
  • the reflective layer may have a light reflective characteristic and further include a material forming an ohmic contact with the second conductivity-type semiconductor layer 125.
  • the contact resistance between the ohmic contact layer and the second conductive semiconductor layer 125 may be lower than the contact resistance between the reflective layer and the second conductive semiconductor layer 125. Accordingly, the contact resistance between the second type electrode 140 and the second conductivity type semiconductor layer 125 may be lowered.
  • various embodiments of the present invention will be described in detail with reference to FIGS. 3A to 3B.
  • 3A to 3C are enlarged cross-sectional views and plan views illustrating a second type contact layer according to embodiments of the present invention.
  • 3A to 3C are enlarged cross-sectional views of region A of FIG. 2B
  • FIGS. 3A to 3C are plan views schematically illustrating a part of the second type contact layer 141. .
  • the second type contact layer 141 may include an ohmic contact layer 1411 and a reflective layer 1413 covering the ohmic contact layer 1411.
  • the ohmic contact layer 1411 forms an ohmic contact with the second conductivity-type semiconductor layer 125 having a non-polar or semi-polar growth surface, and may include a material having a low contact resistance.
  • a material having a low contact resistance For example, Ni, Pt , Mg, Ni / Au, and at least one of conductive oxides.
  • the conductive oxide may include ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, IrOx, RuOx, RuOx / ITO, MgO, ZnO, and the like.
  • the ohmic contact layer 1411 may be formed in a plurality of regular island patterns, as shown, and each island-shaped ohmic contact layer 1411 may have a hemispherical shape.
  • the ohmic contact layer may be formed in another form as shown in FIGS. 3B and 3C.
  • the ohmic contact layer 1411a may be formed in an irregular plurality of island patterns, and each island shape and size may not be constant.
  • the ohmic contact layer 1411b may be formed in a single film form.
  • the reflective layer 1413 is formed to cover the ohmic contact layer 1411, and at least a portion of the reflective layer 1413 may be in contact with the second conductive semiconductor layer 125.
  • the reflective layer 1413 may include a material having high reflectivity to light, having electrical conductivity, and forming an ohmic contact with the second conductivity type semiconductor layer 125, and may include, for example, Ag and / or Al. It may include. Since the reflective layer 1413 is formed on the bottom surface of the second conductivity type semiconductor layer 125, the light emitted from the light emitting structure 120 may be reflected toward the upper portion of the light emitting diode to improve the light emitting efficiency of the light emitting diode.
  • an ohmic contact layer 1411 interposed between the reflective layer 1413 and the second conductive semiconductor layer 125 is formed to form the second type electrode 140 and the second conductive type.
  • the contact resistance between the semiconductor layers 125 may be reduced.
  • the area where the reflective layer 1413 and the second conductive semiconductor layer 125 contact by the ohmic contact layer 1411 is relatively reduced. Therefore, even if the contact resistance between the reflective layer 1413 and the second conductive semiconductor layer 125 is not lowered as in the conventional case, the contact resistance between the second type contact layer 141 and the second conductive semiconductor layer 125 is lowered.
  • the forward voltage Vf of the light emitting diode may be reduced.
  • heat treatment may not be performed or heat treatment may be performed at a low temperature, thereby preventing a decrease in reflectance of the reflective layer 1413 by heat treatment.
  • the second type barrier layer 143 may be positioned on the bottom surface of the second conductivity type semiconductor layer 125 and may at least partially cover the second type contact layer 141. .
  • the second type barrier layer 143 may be integrally formed under an area excluding the at least one groove 120h.
  • a portion of the second type barrier layer 143 may not be disposed under the light emitting structure 120 and may extend from the side surface of the light emitting structure 120.
  • the second type barrier layer 143 may prevent mutual diffusion between the second type contact layer 141 and another material. Therefore, it is possible to prevent other external materials from diffusing to the second type contact layer 141 to reduce the reflectance of the second type contact layer 141 and to increase the resistance.
  • the second type barrier layer 143 may serve as a secondary light reflector. That is, when some of the light directed to the region where the second type contact layer 141 is not directed is directed to the region where the second type barrier layer 143 is located, the second type barrier layer 143 reflects the light. It can also play a role. Therefore, the second type barrier layer 143 may prevent external impurities from penetrating into the second type contact layer 141, and may include a material having light reflective properties. For example, Au, It may include at least one of Ni, Ti, W, Pt, Cu, Pd, Ta, and Cr, and may include a single layer or multiple layers.
  • the second type barrier layer 143 may cover the second type contact layer 141 in various forms.
  • various embodiments of the present invention will be described in detail with reference to FIGS. 4A to 4B. .
  • 4A to 4C are enlarged cross-sectional views and plan views illustrating a second type barrier layer according to embodiments of the present invention.
  • 4A to 4C are enlarged cross-sectional views of area A of FIG. 2B.
  • the second type barrier layer 143 may completely cover the second type contact layer 141. Therefore, a portion of the second type contact layer 141 may be in contact with the second conductivity type semiconductor layer 125.
  • the second type barrier layer 143a may be located only on a portion of the bottom surface of the second type contact layer 141, and thus, a part of the second type contact layer 141 will be described later. It may be covered by the insulating layer 150.
  • external impurities are prevented from being diffused into the second type contact layer 141 by both the second type barrier layer 143a and the insulating layer 150.
  • the second type barrier layer 143b covers a portion of the bottom surface of the second type contact layer 141, and the second type barrier layer 143b is formed on the surface of the second type contact layer 141.
  • the portion not covered by the upper portion may be covered by the insulating layer 150.
  • the second type barrier layer 143b may further cover the insulating layer 150, so that at least a portion of the portion of the insulating layer 150 covering the second type contact layer 141 is the second type contact layer 141.
  • the second type barrier layer 143b may be formed to mesh with each other. In this case, since the second type barrier layer 143b is sandwiched between the insulating layers 150, the second type barrier layer 143b is peeled off to allow external impurities to penetrate the second type contact layer 141. It can prevent more effectively.
  • a portion of the second type barrier layer 143 may extend from the side of the light emitting structure 120 and be exposed, and the portion of the exposed second type barrier layer 143 may be removed.
  • the second pad electrode 173 may be electrically connected to the second pad electrode 173. This will be described later in detail.
  • the insulating layer 150 may be positioned under the light emitting structure 120 and may cover the second type electrode 140.
  • the insulating layer 150 may cover a side surface of the groove 120h and at least one portion corresponding to a portion where the groove 120h is positioned to expose a portion of the first conductivity-type semiconductor layer 121. It may include an opening of. Therefore, a portion of the lower surface of the first conductive semiconductor layer 121 may be exposed without being covered by the insulating layer 150 through the opening.
  • the insulating layer 150 may be interposed between the first type electrode 130 and the second type electrode 140, and may insulate the first type and second type electrodes 130 and 140.
  • the insulating layer 140 may include an insulating material, and may include, for example, SiO 2 or SiN x .
  • the insulating layer 150 may include multiple layers, and may include a distributed Bragg reflector in which materials having different refractive indices are alternately stacked. When the insulating layer 150 includes a distributed Bragg reflector, light directed downwardly of the light emitting diode may be more effectively reflected upwards, thereby further improving light emission efficiency of the light emitting diode.
  • the first type electrode 130 may be disposed under the insulating layer 150 and the light emitting structure 120, and may cover the bottom surface of the insulating layer 150. In addition, the first type electrode 130 may be electrically connected to the first conductivity type semiconductor layer 121 through an opening of the insulating layer 150 positioned in the portion corresponding to the groove 120h.
  • the first type electrode 130 may include a first type contact layer 131 and a first type barrier layer 133, and the first type barrier layer 133 may include at least the first type contact layer 131. Can be partially covered.
  • the first type contact layer 131 may be located between the first type barrier layer 133 and the insulating layer 150, and may also be the first type contact layer 131.
  • the first type barrier layer 133 is formed to at least partially cover the first type contact layer 131, thereby preventing some impurities from diffusing into the first type contact layer 131 from the bonding layer 160 described later. can do.
  • FIGS. 5A and 5B are enlarged cross-sectional views illustrating a form in which the first type electrode 130 is in contact with the first conductive semiconductor layer 121 according to embodiments of the present invention.
  • 5A and 5B are enlarged cross-sectional views of region B of FIG. 2B.
  • the first type contact layer 131 may be formed to cover the bottom surface of the insulating layer 150, as shown in FIG. 2, and may be formed on the side surface of the groove 120h.
  • the layer 150 may be covered, and further, the opening of the insulating layer 150 positioned in the portion corresponding to the groove 120h may be filled to be in contact with the first conductivity-type semiconductor layer 121.
  • the first type barrier layer 133 is not in direct contact with the insulating layer 150.
  • the first type contact layer 131 may also serve to reflect light. For example, among the light emitted from the light emitting structure 120, the first type contact layer 131 does not face the second type electrode 140 and has a groove ( It may serve to reflect the light toward the surface of 120h) to the top.
  • the first type contact layer 131a is formed at the position of the groove 120h to fill the opening of the insulating layer 150 to be in contact with the first conductivity type semiconductor layer 121.
  • the second conductive semiconductor layer 125 may not be positioned on the bottom surface of the second conductive semiconductor layer 125. That is, the first type contact layer 131a fills an opening of the insulating layer 150 to form an ohmic contact with the first conductive type semiconductor layer 121 to form the first type barrier layer 133 and the first conductive type semiconductor layer. It serves to electrically connect the 121.
  • the first type barrier layer 133 may cover the first type contact layer 131a and the lower surface of the insulating layer 150. Therefore, in the present exemplary embodiment, light that is not directed toward the second type electrode 140 and toward the surface of the groove 120h among the light emitted from the light emitting structure 120 passes through the first type barrier layer 133. Can be reflected.
  • the first type electrode 130 of the present invention is not limited thereto.
  • the first type contact layer 131 may be in ohmic contact with the first conductivity type semiconductor layer 121, and may also serve to reflect light. Accordingly, the first type contact layer 131 may be formed of a single layer or multiple layers, and may include at least one of a stacked structure of Ti / Al, Ni / Al, Cr / Al, and Pt / Al. Further, in order to prevent the aggregation of Al may further include Ni, W, Pt, Cu, Ti, Pd, Ta, Au and the like. In addition, the first type contact layer 131 may include a conductive oxide such as ITO.
  • the first type barrier layer 133 may prevent diffusion of external impurities into the first type contact layer 131, and may be electrically connected to the first type contact layer 131 and may reflect light. It can also play a role. Accordingly, the first type barrier layer 133 may be formed of a single layer or multiple layers, and may include Ni, W, Pt, Cu, Ti, Pd, Ta, Au, or the like.
  • the support substrate 171 may be disposed under the light emitting structure 120, and may be bonded to the first type electrode 130 through the bonding layer 160.
  • the support substrate 171 may be a conductive substrate, a circuit board, or an insulating substrate having a conductive pattern.
  • the support substrate 171 may be a metal substrate, and may include, for example, a structure in which a Mo layer and a Cu layer are stacked.
  • the support substrate 171 may include Ti, Cr, Ni, Al, Cu, Ag, Au, Pt, or the like.
  • the support substrate 171 is electrically connected to the first type electrode 130 to serve as a first type pad electrode for supplying external power to the first conductivity type semiconductor layer 121 of the light emitting structure 120.
  • the support substrate 171 is electrically connected to a structure such as an external lead electrode, thereby providing an electrical passage for supplying external power to the light emitting diode. can do.
  • the bonding layer 160 is positioned between the first type electrode 130 and the support substrate 171 to bond them.
  • the bonding layer 160 may include a conductive material, and may include a material such as AuSn, NiSn, InSn, NiAu, InAu, CuSn, or the like.
  • the bonding layer 160 includes AuSn, the Au and Sn may form an eutectic structure, which may be formed through eutectic bonding.
  • the second type pad electrode 173 may be positioned to be spaced apart from the side surface of the light emitting structure 120, and may also be positioned on an area where the second type barrier layer 143 is exposed.
  • At least a portion of the bottom surface of the second type pad electrode 173 may be in contact with the second type barrier layer 143 to be electrically connected thereto.
  • the entire bottom surface of the second type pad electrode 173 may be in contact with the second type barrier layer 143.
  • the second type barrier layer 143c only a portion of the lower surface of the second type pad electrode 173 may contact the second type barrier layer 143c, and the other part may contact the insulating layer 150.
  • the top surface of the insulating layer 150 of the exposed portion and the top surface of the second type barrier layer 143 may be formed to be parallel to each other, and thus, a step may occur on the surface of the exposed portion.
  • the second type pad electrode 173 may be positioned on such a step, and peeling of the second type pad electrode 173 may be prevented due to the step of the bottom surface.
  • the passivation layer 180 may cover the top and side surfaces of the light emitting structure 120. In addition, the side surface of the second pad electrode 173 may be partially covered.
  • the passivation layer 180 may protect the light emitting structure 120 from the outside, and may also have a surface having a gentle inclination than that of the roughness 120R of the upper surface of the first conductivity-type semiconductor layer 121. . Accordingly, the light extraction efficiency on the upper surface of the light emitting structure 120 can be improved.
  • the passivation layer 180 may include a translucent insulating material and may include, for example, SiO 2 .
  • the light emitting diode may include a light emitting structure 120 having a non-polar or semi-polar growth surface, thereby improving luminous efficiency, and further including a second type including an ohmic contact layer and a reflective layer. Including the contact layer, the contact resistance between the second type electrode and the second conductive semiconductor layer having a non-polar or semi-polar growth surface can be lowered.
  • FIG. 7 to 14 are cross-sectional views illustrating a method of manufacturing a light emitting diode according to still another embodiment of the present invention.
  • FIG. 8 (a) is a top view, (b) shows the cross section of the part corresponding to X-X ray in the top view of (a).
  • the same reference numerals are used for the same components as those described with reference to FIGS. 1 to 6B, and detailed descriptions of overlapping portions will be omitted.
  • a first conductive semiconductor layer 121, an active layer 123, and a second conductive semiconductor layer 125 are included on a growth substrate 110 having a non-polar or semi-polar growth surface.
  • the light emitting structure 120 is formed.
  • the growth substrate 110 is not limited to a substrate having a non-polar or semi-polar growth surface and capable of growing the light emitting structure 120, and includes a sapphire substrate, a silicon carbide substrate, a silicon substrate, a gallium nitride substrate, or an aluminum nitride substrate. Same nitride substrate or the like.
  • the growth substrate 110 may be a nitride substrate having an m surface, a surface, or a semipolar surface as its growth surface, wherein the growth surface is tilted at a predetermined offset angle from a specific crystal surface. It may be in a state.
  • the first conductive semiconductor layer 121, the active layer 123, and the second conductive semiconductor layer 125 may include a III-V series compound semiconductor, and include, for example, (Al, Ga, In) N and The same nitride-based semiconductor may be included.
  • the first conductivity-type semiconductor layer 121 may include n-type impurities (eg, Si), and the second conductivity-type semiconductor layer 125 may include p-type impurities (eg, Mg). have. It may also be the reverse.
  • the active layer 123 may include a multi-quantum well structure (MQW).
  • the first conductive semiconductor layer 121, the active layer 123, and the second conductive semiconductor layer 125 may include a metal organic chemical vapor deposition (MOCVD), a molecular beam epitaxy (MBE), or a hybrid vapor phase epitaxy (HVPE). It can be grown on the growth substrate 110 using the technique of. In particular, since the light emitting structure 120 is grown on the growth substrate 110 having a non-polar or semi-polar growth surface, the light emitting structure 120 is grown in a direction normal to the non-polar or semi-polar surface. Therefore, in the grown light emitting structure 120, since spontaneous polarization is not formed in the direction in which electrons and holes recombine, internal quantum efficiency is improved.
  • MOCVD metal organic chemical vapor deposition
  • MBE molecular beam epitaxy
  • HVPE hybrid vapor phase epitaxy
  • the light emitting structure 120 is partially removed to form at least one groove 120h through which the first conductive semiconductor layer 121 is partially exposed, and a second portion thereof.
  • the second type electrode 140 is formed on the conductive semiconductor layer 125.
  • an insulating layer 150 covering the second type electrode 140 may be further formed on the light emitting structure 120.
  • at least one groove 120h is formed and the second type electrode 140 is described as being formed, but at least one groove 120h is formed and the second type electrode 140 is formed. The order of doing is not limited.
  • the light emitting structure 120 may be patterned by using a photo and etching process. Accordingly, at least one groove 120h may be formed, and the groove 120h may have an inclined side by using reflow of the photoresist in the photolithography and etching processes. That is, as shown, the side surface of the groove 120h may have an inclination inclined at a predetermined angle with respect to the virtual line V perpendicular to the bottom surface of the light emitting structure 120. By forming the side surface of the groove 120h to be inclined, it is possible to improve the step coverage of the insulating layer 150 and the first type electrode 130 formed in the processes described below.
  • a plurality of grooves 120h may be formed and may be formed at regular intervals.
  • the present invention is not limited thereto.
  • a second type electrode 130 is formed on the second conductivity type semiconductor layer 125, and the top surface of the second type electrode 130 and the light emitting structure 120 is covered, but the first conductivity type is formed.
  • An insulating layer 150 having an opening 150h partially exposing the semiconductor layer 121 may be formed.
  • Forming the second type electrode 130 may include forming a second type contact layer 131 and forming a second type barrier layer 133 covering the second type contact layer 131. have. Meanwhile, in the subsequent process, the second type electrode 130 may be formed such that only the second type barrier layer 133 is positioned in a region where the second type pad electrode 173 is to be formed. That is, in a subsequent process, a portion of the light emitting structure 120 is etched to expose the second type electrode 130 so that the second type contact layer 131 is not exposed. ) Can be formed only.
  • Forming the second type contact layer 131 may include forming an ohmic contact layer in contact with the second conductivity type semiconductor layer 125 and forming a reflective layer covering the ohmic contact layer.
  • the structures of the ohmic contact layer and the reflective layer are generally similar to those described with reference to FIGS. 3A-3C.
  • the ohmic contact layer may be formed by depositing at least one of Ni, Pt, Mg, Ni / Au, and a conductive oxide on the second conductive semiconductor layer 125.
  • the ohmic contact layer may be formed in a film form or a plurality of island patterns on the second conductivity-type semiconductor layer 125.
  • at least one of Ni, Pt, Mg, Ni / Au, and a conductive oxide is formed on the second conductive semiconductor layer 125 by an electron beam deposition method to form an ohmic contact layer in the form of a film as shown in FIG. 3C.
  • an ohmic contact layer in the form of a regular island may be provided as shown in FIG. 3A.
  • an ohmic contact layer in the form of a regular island may be provided as shown in FIG. 3A.
  • an ohmic contact layer as shown in FIG. 3B may be provided.
  • the reflective layer may be formed to cover Ag and / or Al to cover the ohmic contact layer using a deposition or plating process.
  • forming the second type electrode 140 may include forming the second type contact layer 141 on the second conductivity type semiconductor layer 125 and then heat treating the second type contact layer 141. It may further include. However, the heat treatment may be performed at a relatively low temperature (for example, about 500 ° C. or less), and thus, the reflectance of the second type contact layer 141 may be prevented from being lowered due to the heat treatment. Furthermore, according to the light emitting diode manufacturing method of this embodiment, the contact type between the second type contact layer 141 and the second conductivity type semiconductor layer 125 is sufficiently sufficient because the second type contact layer 141 includes an ohmic contact layer. Since it may be low, the heat treatment process may be omitted.
  • the second type barrier layer 143 may be formed by depositing and / or plating a material including at least one of Au, Ni, Ti, W, Pt, Cu, Pd, Ta, and Cr. 141 may be formed to at least partially cover.
  • the shape of the second type barrier layer 143 may be as shown in FIGS. 4A-4C.
  • the second type barrier layer 143 is formed after a portion of the insulating layer 150 is formed, and then the second type contact layer 141 is formed. It can be formed on. That is, when the second type barrier layer 143 is formed as shown in FIG. 4C, forming the second type electrode 140 may include an insulating layer partially exposing the second type contact layer 141.
  • the method may further include forming the insulating layer 150 to cover the second type barrier layer 143.
  • the insulating layer 150 may be formed to cover the light emitting structure 120 and the second type electrode 140 by depositing a material including SiO 2 or SiN x using an electron beam deposition, thermal deposition, or sputtering process. have.
  • the insulating layer 150 may be patterned to form at least one opening 150h exposing the first conductivity-type semiconductor layer 121 at a portion corresponding to the at least one groove 120h.
  • the insulating layer 150 including the opening 150h may be formed using a deposition and lift-off process. Meanwhile, dielectric layers having different refractive indices may be repeatedly stacked to form an insulating layer 150 including a distributed Bragg reflector.
  • the first type electrode 140 electrically connected to the first conductivity-type semiconductor layer 121 through the opening 150h and at least partially covering the insulating layer 150 is formed.
  • Form. Forming the first type electrode 140 may include forming the first type contact layer 141 and the first type barrier layer 143.
  • the first type contact layer 141 may be formed to fill the opening 150h to contact the first conductive semiconductor layer 121.
  • the first type contact layer 141 may be provided by forming at least one of a stacked structure of Ti / Al, Ni / Al, Cr / Al, and Pt / Al using a deposition and / or plating process. Forming the first type contact layer 141 may further include forming a material including Ni, W, Pt, Cu, Ti, Pd, Ta, Au, or the like by using a deposition or plating process. In this case, the first type contact layer 141 and the first type barrier layer 143 may be continuously formed.
  • the first type contact layer 141 may be formed to entirely cover the top surface of the insulating layer 150.
  • the first type contact layer 141 may fill the opening 150h and partially form only the periphery thereof. May be In this case, the first type contact layer 141 may be formed as shown in FIG. 5B, and the first type contact layer 141 may be formed at a desired position through a patterning or lift-off process. In this case, since the first type contact layer 141 is formed only at some specific positions, the first type contact layer 141 and the first type barrier layer 143 may be intermittently formed.
  • a first type barrier layer 143 covering the first type contact layer 141 may be formed.
  • the first type barrier layer 143 may be formed by depositing and / or plating a material including Ni, W, Pt, Cu, Ti, Pd, Ta, Au, etc. in a single layer or multiple layers.
  • a support substrate 171 may be formed on the light emitting structure 120, and a bonding layer 160 may be further formed to bond the support substrate 171 to the first type electrode 130. .
  • the bonding layer 160 may be interposed therebetween to bond the support substrate 171 and the first type electrode 130.
  • the bonding layer 160 may be formed on the first type electrode 130 before forming the support substrate 171, and electrically connects the support substrate 171 and the first type electrode 130. It will not be restrict
  • forming the bonding layer 160 may include using process bonding, and the process bonding may be performed by forming a material such as AuSn on the first type electrode 130 and then forming a process temperature of AuSn. By heating to a temperature above Eutectic temperature (about 280 ° C.) (eg about 350 ° C.) and then cooling the AuSn.
  • the growth substrate 110 is separated from the light emitting structure 120.
  • the LED manufacturing method of the present embodiment may further include forming roughness 120R by increasing the roughness of the surface of the first conductivity-type semiconductor layer 121 in which the growth substrate 110 is separated and exposed. have.
  • the growth substrate 110 may be removed by various methods, for example, laser lift off, chemical lift off, or stress lift off. Depending on the method of removing the growth substrate 110, additional layers may be further interposed between the light emitting structure 120 and the growth substrate 110. For example, when the growth substrate 110 is a nitride substrate of the same type as the light emitting structure 120, a sacrificial layer (not shown) may be further interposed between the growth substrate 110 and the light emitting structure 120. In this case, a portion of the sacrificial layer may be chemically removed to separate the growth substrate 110 from the light emitting structure 120, or the growth substrate 110 may be separated from the light emitting structure 120 by applying stress to the sacrificial layer. It may be. However, the present invention is not limited thereto. In addition, after the growth substrate 110 is separated, a process of cutting the first conductivity-type semiconductor layer 121 to a predetermined thickness may be further performed.
  • Forming the roughness 120R by increasing the roughness of the surface of the first conductive semiconductor layer 121 in which the growth substrate 110 is separated and exposed may include using wet, dry, or electrochemical etching. .
  • forming the roughness 120R may include using dry etching.
  • the first conductivity-type semiconductor layer 121 manufactured according to the manufacturing method of the present invention may have a low defect density, and since the growth substrate 110 is separated and the exposed surface has little polarity, only wet etching is used. Roughness 120R is difficult to form. Therefore, the roughness 120R may be effectively formed on the surface of the first conductive semiconductor layer 121 through an etching process using a combination of dry etching or dry etching and wet etching.
  • a portion of the light emitting structure 120 may be partially removed to partially expose the second type barrier layer 143. Thereafter, the second type pad electrode 173 is formed in the partial region 120b and the passivation layer 180 is formed, thereby providing a light emitting diode as shown in FIG. 2.
  • the second type pad electrode 173 may be formed using a deposition and lift-off technique, and a bottom surface of the second type pad electrode 173 is at least partially in contact with the second type barrier layer 143.
  • the passivation layer 180 may be provided by forming a material including SiO 2 or SiN x to cover the light emitting structure 120 using a deposition process.
  • a method of manufacturing a light emitting diode excellent in electrical and optical characteristics can be provided.
  • FIG. 15 and 16 are plan views and cross-sectional views for describing a light emitting diode according to another embodiment of the present invention.
  • FIG. 15A shows a plane of the light emitting diode of this embodiment
  • FIG. 15B is a plan view for explaining the position of the groove 120h and the positions of the first and second openings 153a and 153b.
  • FIG. 16 shows a cross section of a portion corresponding to the line Y-Y 'in the cross-sectional views of FIG.
  • the light emitting diode of the present embodiment has a difference in the structure of the light emitting structure 120 and a difference in the structure of the pad electrodes 211 and 213 as compared with the light emitting diodes according to the above-described embodiments.
  • the light emitting diode of the present embodiment will be described based on the difference, and detailed description of the same configuration is omitted.
  • the light emitting diode includes a light emitting structure 120, a first type electrode 130, a second type electrode 140, and insulating layers 151 and 153.
  • the light emitting diode may further include a growth substrate (not shown), the wavelength converter 220, and the first and second pad electrodes 211 and 213.
  • the light emitting structure 120 includes a first conductive semiconductor layer 121, an active layer 123, and a second conductive semiconductor layer 125.
  • the light emitting structure 120 may include at least one groove 120h through which the first conductive semiconductor layer 121 is partially exposed through the second conductive semiconductor layer 125 and the active layer 123. have.
  • At least one groove 120h may be formed by partially removing the second conductivity-type semiconductor layer 125 and the active layer 123, and the at least one groove 120h may be formed in plural, as illustrated. Can be.
  • the second conductive semiconductor layer 125 and the active layer 123 may be exposed on the side surface of the groove 120h, and the side surface of the groove 120h may be inclined.
  • the shape of the grooves 120h may be variously adjusted. Since the first type electrode 130 is electrically connected to the first conductivity-type semiconductor layer 121 through the groove 120h, the arrangement of the grooves 120h is considered in consideration of the current dispersion type and the current dispersion density when the LED is driven. May be variously modified.
  • the grooves 120h may be in the form of a plurality of dots, a plurality of stripes, or a mixture of dots and stripes.
  • the plurality of grooves 120h may be formed over the surface of the light emitting structure 120.
  • a portion where the groove 120h is not formed may be formed in the lower region of the second electrode pad 213. That is, as shown in FIG. 15B, the second opening 153b of the second insulating layer 153 to allow electrical connection between the second electrode pad 213 and the second type electrode 140 is provided.
  • the groove 120h may not be formed at the periphery thereof.
  • the first conductivity-type semiconductor layer 121 in the adjacent region of the groove 120h around the portion is formed.
  • the current is concentrated at the current, which may reduce current dispersion efficiency. Therefore, as in the present embodiment, the current dispersing efficiency is improved by not forming the groove 120h around the second opening 153b of the second insulating layer 153, particularly, the lower portion of the second opening 153b. It can be further improved.
  • the grooves 120h may be generally positioned regularly throughout the light emitting structure 120.
  • the present invention is not limited thereto, and the arrangement form and number of the grooves 120h may be variously modified.
  • the form in which the first conductivity-type semiconductor layer 121 is exposed is not limited to a shape such as the groove 120h.
  • the region exposed by the first conductivity-type semiconductor layer 121 may be formed in the form of a line, a form in which holes and lines are combined.
  • the light emitting structure 120 may be formed by growing on a growth substrate having a non-polar or semi-polar growth surface. Therefore, the light emitting structure 120 including the first conductive semiconductor layer 121, the active layer 123, and the second conductive semiconductor layer 125 may have a non-polar or semi-polar growth surface.
  • the non-polar growth plane may include an m plane or a plane.
  • the second type electrode 140 is positioned on the second conductivity type semiconductor layer 125 and may be ohmic contacted.
  • the second type electrode 140 may be disposed to cover the entire upper surface of the second conductive semiconductor layer 125, and may be formed to almost completely cover the upper surface of the second conductive semiconductor layer 125. have.
  • the second type electrode 140 may be formed as a single body throughout the light emitting structure 120. In this case, the second type electrode 140 may include opening regions corresponding to the positions of the plurality of grooves 120h. Can be. Accordingly, the current is uniformly supplied to the entire light emitting structure 120, thereby improving current dispersion efficiency.
  • the second type electrode 140 in ohmic contact with the second conductivity-type semiconductor layer 125 having a non-polar or semi-polar growth surface may have a structure as described in the above embodiments.
  • the second type electrode 140 may include the second type contact layer 141 and the second type barrier layer 143, and the second type electrode (as described with reference to FIGS. 3A to 3C) may be used.
  • the structure of 140 may be equally applied in this embodiment.
  • the second type contact layer 141 may include an ohmic contact layer 1411 and a reflective layer 1413 covering the ohmic contact layer 1411.
  • the ohmic contact layer 1411 may include, for example, at least one of Ni, Pt, Mg, Ni / Au, and a conductive oxide.
  • the conductive oxide may include ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, IrOx, RuOx, RuOx / ITO, MgO, ZnO, and the like.
  • the ohmic contact layer 1411 may be formed in a plurality of regular island patterns, irregular island patterns or sheet (film) shapes, and each island-shaped ohmic contact layer 1411 may have a hemispherical shape. Can have.
  • the insulating layers 151 and 153 may partially cover the light emitting structure 120 and the second type electrode 140.
  • the insulating layers 151 and 153 may insulate the first type electrode 130 and the second type electrode 140 from each other.
  • the insulating layers 151 and 153 may include a first insulating layer 151 and a second insulating layer 153.
  • the first insulating layer 151 may partially cover the top surface of the light emitting structure 120 and the second type electrode 140.
  • the first insulating layer 151 may cover openings of the plurality of grooves 120h and partially expose the first conductivity-type semiconductor layer 121 positioned on the bottom surface of the grooves 120h. Therefore, the opening may be located corresponding to the position where the plurality of grooves 120h are disposed.
  • the first insulating layer 151 may include an opening that exposes a part of the second type electrode 140.
  • the first insulating layer 151 may further cover at least part of side surfaces of the light emitting structure 120.
  • the first insulating layer 151 may be formed of an insulating material, and may include, for example, SiO 2 or SiN x . Further, the upper insulating layer 153 may include multiple layers, and may include a distributed Bragg reflector in which materials having different refractive indices are alternately stacked.
  • the distributed Bragg reflector may be formed by repeatedly stacking dielectric layers having different refractive indices, for example, may have a structure of alternately stacked TiO 2 layers / SiO 2 layers. Each layer of the distributed Bragg reflector may have an optical thickness of 1/4 of a particular wavelength and may be formed in 4 to 20 pairs. Underlying the distribution Bragg reflector may be formed a base layer that can improve the film quality of the distribution Bragg reflector.
  • the first insulating layer 151 includes a base layer formed of SiO 2 having a thickness of about 0.2 ⁇ m to 1.0 ⁇ m, and a distributed Bragg reflector having a structure in which a TiO 2 layer / SiO 2 layer is repeatedly stacked on the base layer at predetermined intervals. can do.
  • the distribution Bragg reflector may include a dielectric such as ZrO 2 and HfO 2 .
  • the distributed Bragg reflector may have a reflectance for relatively high visible light.
  • the distributed Bragg reflector may be designed to have a reflectance of 90% or more for light having an incident angle of 0 to 60 ° and a wavelength of 400 to 700 nm.
  • the distributed Bragg reflector having the reflectivity described above may be provided by controlling the type, thickness, lamination period, etc. of the plurality of dielectric layers forming the distributed Bragg reflector. Accordingly, it is possible to form a distributed Bragg reflector having a high reflectance for relatively long wavelength light (eg, 550 nm to 700 nm) and relatively short wavelength light (eg 400 nm to 550 nm).
  • the distributed Bragg reflector may comprise a multi-layered structure such that the Distributed Bragg reflector has a high reflectance for light in a wide wavelength range. That is, the distributed Bragg reflector may include a first stacked structure in which dielectric layers having a first thickness are stacked and a second stacked structure in which dielectric layers having a second thickness are stacked.
  • the distributed Bragg reflector includes a first stacked structure in which dielectric layers having a thickness less than 1/4 optical thickness for light having a center wavelength of visible light (about 550 nm), and a center wavelength of visible light (about 550 nm) And a second stacked structure in which dielectric layers having a thickness thicker than an optical thickness of 1/4 for the light of the stacked structure are stacked.
  • the distributed Bragg reflector may include a dielectric layer having a thickness thicker than 1/4 optical thickness for light having a central wavelength of visible light (about 550 nm) and a dielectric layer having a thickness thinner than 1/4 optical thickness for the light. It may further comprise a third stacked structure laminated repeatedly.
  • the luminous efficiency of the light emitting diode can be improved.
  • light escaping to the side of the groove 120h not covered by the second type barrier layer 143 of the second type electrode 140 may be reflected by the distribution Bragg reflector of the first insulating layer 151, The luminous efficiency of the light emitting diode can be further improved.
  • the first type electrode 130 may partially cover the light emitting structure 120 and may be positioned on the first insulating layer 151.
  • the first conductive semiconductor layer 121 may be in ohmic contact through the openings of the grooves 120h and the first insulating layer 151 positioned in the portions corresponding to the grooves 120h.
  • the first type electrode 130 may be formed to cover the side surface of the light emitting structure 120.
  • the first type electrode 130 may include a first type contact layer 131 and a first type barrier layer 133.
  • the second insulating layer 153 may partially cover the first type electrode 130, and may include the first opening 153a and the second type electrode 140 to partially expose the first type electrode 130. It may include a second opening 153b partially exposed. One or more of the first and second openings 153a and 153b may be formed. In addition, the openings 153a and 153b may be positioned to face side surfaces positioned opposite to each other.
  • the second insulating layer 153 may include an insulating material, and may include, for example, SiO 2 , SiN x , MgF 2, or the like. In some embodiments, the second insulating layer 153 may include a distributed Bragg reflector.
  • the uppermost layer of the second insulating layer 153 may be formed of SiN x .
  • the layer formed of SiNx is excellent in moisture resistance and can protect the light emitting diode from moisture.
  • the first electrode pad 211 and the second electrode pad 213 may be positioned on the light emitting structure 120, and the first electrode pad 211 and the second electrode pad 213 may each be a first type electrode ( 130 may be electrically connected to the second type electrode 140. Unlike the embodiments of FIGS. 1 to 14, the first and second electrode pads 211 and 213 of the present embodiment may be positioned on the light emitting structure 120. Therefore, the light emitting diode of the present embodiment may be flip bonded through the first and second electrode pads 211 and 213.
  • the light emitting diode may further include a growth substrate (not shown).
  • the growth substrate is not limited as long as it has a non-polar or semi-polar growth surface and can grow the light emitting structure 120.
  • the growth substrate may include a nitride such as a sapphire substrate, a silicon carbide substrate, a silicon substrate, a gallium nitride substrate, or an aluminum nitride substrate. Substrate and the like.
  • the growth substrate may be a nitride substrate having an m surface, a surface, or a semipolar surface as its growth surface, wherein the growth surface may be tilted at a predetermined offset angle from a specific crystal surface. have.
  • the growth substrate may be provided without being separated from the light emitting structure 120.
  • the growth substrate may serve to support the light emitting structure 120.
  • the wavelength converter 220 may be disposed on the bottom surface of the light emitting structure 120. Light emitted from the light emitting structure 120 by the wavelength converter 210 may be wavelength-converted to provide a light emitting diode that can implement light of various colors. In addition, the wavelength conversion unit 210 may be formed to extend to the side surface of the light emitting structure 120 as well as the bottom surface of the light emitting structure 120, and may further be formed to further extend to the side surface of the insulating support 280. have. When the light emitting diode further includes a growth substrate (not shown), the wavelength converter 220 may further cover the bottom surface of the growth substrate. In this case, the growth substrate may be interposed between the wavelength converter 220 and the light emitting structure 120.
  • the wavelength converter 220 may include a material capable of converting wavelengths of light.
  • the wavelength converter 220 may be provided in a form in which phosphors are dispersed in a carrier, or a single crystal phosphor sheet. It may be provided in the form, or may be provided in the form containing a quantum dot material. However, the present invention is not limited thereto. Since the light emitting diode includes the wavelength converter 220, a chip scale package capable of emitting white light may be provided.
  • FIG. 17 is an exploded perspective view illustrating an example in which a light emitting device according to an embodiment of the present invention is applied to a lighting device.
  • the lighting apparatus includes a diffusion cover 1010, a light emitting device module 1020, and a body portion 1030.
  • the body portion 1030 may accommodate the light emitting device module 1020, and the diffusion cover 1010 may be disposed on the body portion 1030 to cover the upper portion of the light emitting device module 1020.
  • the body portion 1030 is not limited as long as it can receive and support the light emitting device module 1020 and supply electric power to the light emitting device module 1020.
  • the body portion 1030 may include a body case 1031, a power supply device 1033, a power case 1035, and a power connection portion 1037.
  • the power supply device 1033 is accommodated in the power case 1035 and electrically connected to the light emitting device module 1020, and may include at least one IC chip.
  • the IC chip may adjust, convert, or control the characteristics of the power supplied to the light emitting device module 1020.
  • the power case 1035 may receive and support the power supply 1033, and the power case 1035 to which the power supply 1033 is fixed may be located inside the body case 1031. .
  • the power connection unit 115 may be disposed at a lower end of the power case 1035 and may be coupled to the power case 1035. Accordingly, the power connection unit 1037 may be electrically connected to the power supply device 1033 inside the power case 1035 to serve as a path through which external power may be supplied to the power supply device 1033.
  • the light emitting device module 1020 includes a substrate 1023 and a light emitting device 1021 disposed on the substrate 1023.
  • the light emitting device module 1020 may be disposed on the body case 1031 and electrically connected to the power supply device 1033.
  • the substrate 1023 is not limited as long as it can support the light emitting device 1021.
  • the substrate 1023 may be a printed circuit board including wiring.
  • the substrate 1023 may have a shape corresponding to the fixing portion of the upper portion of the body case 1031 so as to be stably fixed to the body case 1031.
  • the light emitting device 1021 may include at least one of the light emitting devices according to the embodiments of the present invention described above.
  • the diffusion cover 1010 may be disposed on the light emitting device 1021, and may be fixed to the body case 1031 to cover the light emitting device 1021.
  • the diffusion cover 1010 may have a translucent material and may adjust the directivity of the lighting device by adjusting the shape and the light transmittance of the diffusion cover 1010. Therefore, the diffusion cover 1010 may be modified in various forms according to the purpose of use of the lighting device and the application aspect.
  • FIG. 18 is a cross-sectional view illustrating an example in which a light emitting device according to an embodiment of the present invention is applied to a display device.
  • the display device includes a display panel 2110, a backlight unit providing light to the display panel 2110, and a panel guide supporting a lower edge of the display panel 2110.
  • the display panel 2110 is not particularly limited and may be, for example, a liquid crystal display panel including a liquid crystal layer.
  • a gate driving PCB for supplying a driving signal to the gate line may be further located at the edge of the display panel 2110.
  • the gate driving PCB is not configured in a separate PCB, but may be formed on the thin film transistor substrate.
  • the backlight unit includes a light source module including at least one substrate and a plurality of light emitting devices 2160.
  • the backlight unit may further include a bottom cover 2180, a reflective sheet 2170, a diffusion plate 2131, and optical sheets 2130.
  • the bottom cover 2180 may be opened upward to accommodate the substrate, the light emitting device 2160, the reflective sheet 2170, the diffusion plate 2131, and the optical sheets 2130.
  • the bottom cover 2180 may be combined with the panel guide.
  • the substrate may be disposed under the reflective sheet 2170 and be surrounded by the reflective sheet 2170.
  • the present invention is not limited thereto, and when the reflective material is coated on the surface, the reflective material may be positioned on the reflective sheet 2170.
  • a plurality of substrates may be formed, and the plurality of substrates may be arranged in a side-by-side arrangement, but is not limited thereto and may be formed of a single substrate.
  • the light emitting device 2160 may include at least one of the light emitting devices according to the embodiments of the present invention described above.
  • the light emitting devices 2160 may be regularly arranged in a predetermined pattern on the substrate.
  • a lens 2210 may be disposed on each light emitting device 2160 to improve uniformity of light emitted from the plurality of light emitting devices 2160.
  • the diffusion plate 2131 and the optical sheets 2130 are positioned on the light emitting device 2160. Light emitted from the light emitting device 2160 may be supplied to the display panel 2110 in the form of a surface light source through the diffusion plate 2131 and the optical sheets 2130.
  • the light emitting device according to the embodiments of the present invention may be applied to the direct type display device as the present embodiment.
  • 19 is a cross-sectional view illustrating an example in which a light emitting device according to an embodiment is applied to a display device.
  • the display device including the backlight unit includes a display panel 3210 on which an image is displayed and a backlight unit disposed on a rear surface of the display panel 3210 to irradiate light.
  • the display apparatus includes a frame 240 that supports the display panel 3210 and accommodates the backlight unit, and covers 3240 and 3280 that surround the display panel 3210.
  • the display panel 3210 is not particularly limited and may be, for example, a liquid crystal display panel including a liquid crystal layer.
  • a gate driving PCB for supplying a driving signal to the gate line may be further located at an edge of the display panel 3210.
  • the gate driving PCB is not configured in a separate PCB, but may be formed on the thin film transistor substrate.
  • the display panel 3210 may be fixed by covers 3240 and 3280 positioned at upper and lower portions thereof, and the cover 3280 positioned at lower portions thereof may be coupled to the backlight unit.
  • the backlight unit for providing light to the display panel 3210 may include a lower cover 3270 having a portion of an upper surface thereof, a light source module disposed on one side of the lower cover 3270, and positioned in parallel with the light source module to provide point light. And a light guide plate 3250 for converting to surface light.
  • the backlight unit according to the present exemplary embodiment is disposed on the light guide plate 3250 and is disposed below the light guide plate 3250 and the optical sheets 3230 for diffusing and condensing light.
  • the display apparatus may further include a reflective sheet 3260 reflecting in the direction of the display panel 3210.
  • the light source module includes a substrate 3220 and a plurality of light emitting devices 3110 spaced apart from each other by a predetermined interval on one surface of the substrate 3220.
  • the substrate 3220 is not limited as long as it supports the light emitting device 3110 and is electrically connected to the light emitting device 3110.
  • the substrate 3220 may be a printed circuit board.
  • the light emitting device 3110 may include at least one light emitting device according to the embodiments of the present invention described above. Light emitted from the light source module is incident to the light guide plate 3250 and is supplied to the display panel 3210 through the optical sheets 3230. Through the light guide plate 3250 and the optical sheets 3230, the point light sources emitted from the light emitting devices 3110 may be transformed into surface light sources.
  • the light emitting device according to the embodiments of the present invention may be applied to the edge type display device as the present embodiment.
  • FIG. 20 is a cross-sectional view illustrating an example in which a light emitting device according to an embodiment of the present invention is applied to a head lamp.
  • the head lamp includes a lamp body 4070, a substrate 4020, a light emitting device 4010, and a cover lens 4050. Furthermore, the head lamp may further include a heat dissipation unit 4030, a support rack 4060, and a connection member 4040.
  • the substrate 4020 is fixed by the support rack 4060 and spaced apart from the lamp body 4070.
  • the substrate 4020 is not limited as long as it is a substrate capable of supporting the light emitting device 4010.
  • the substrate 4020 may be a substrate having a conductive pattern such as a printed circuit board.
  • the light emitting device 4010 is positioned on the substrate 4020 and may be supported and fixed by the substrate 4020.
  • the light emitting device 4010 may be electrically connected to an external power source through the conductive pattern of the substrate 4020.
  • the light emitting device 4010 may include at least one light emitting device according to the embodiments of the present invention described above.
  • the cover lens 4050 is positioned on a path along which light emitted from the light emitting element 4010 travels.
  • the cover lens 4050 may be disposed spaced apart from the light emitting element 4010 by the connecting member 4040, and may be disposed in a direction to provide light emitted from the light emitting element 4010. Can be.
  • the connection member 4040 may fix the cover lens 4050 with the substrate 4020 and may be disposed to surround the light emitting device 4010 to serve as a light guide for providing the light emitting path 4045.
  • connection member 4040 may be formed of a light reflective material or coated with a light reflective material.
  • the heat dissipation unit 4030 may include a heat dissipation fin 4031 and / or a heat dissipation fan 4033, and emits heat generated when the light emitting device 4010 is driven to the outside.
  • the light emitting device may be applied to the head lamp, in particular, a vehicle head lamp as in the present embodiment.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

발광 다이오드 및 그 제조 방법이 개시된다. 본 발명이 발광 다이오드는, 지지 기판; 제2 도전형 반도체층, 활성층, 및 제1 도전형 반도체층을 포함하며, 반극성 또는 비극성의 성장면을 갖는 발광 구조체; 발광 구조체의 하면에 형성되며, 제1 도전형 반도체층이 부분적으로 노출되는 적어도 하나의 홈; 적어도 제2 도전형 반도체층의 하면 상에 위치하며, 제2 도전형 반도체층과 전기적으로 접속되는 제2형 전극; 제2형 전극 및 발광 구조체의 하면을 부분적으로 덮되, 적어도 하나의 홈에 대응하는 적어도 하나의 개구부를 포함하는 절연층; 및 홈에 노출된 제1 도전형 반도체층과 전기적으로 연결되며, 절연층을 적어도 부분적으로 덮는 제1형 전극을 포함하고, 제2형 전극은 오믹 컨택층을 포함하는 제2형 컨택층을 포함하며, 오믹 컨택층은 규칙적 또는 불규칙적인 다수의 아일랜드 형태로 배치된다.

Description

발광 다이오드 및 그 제조 방법
본 발명은 발광 다이오드 및 그 제조 방법에 관한 것으로, 특히, 비극성 또는 반극성의 성장면을 갖는 반도체층과 전극 간의 컨택 저항이 낮은 발광 다이오드 및 그 제조 방법에 관한 것이다.
최근 고출력 발광 다이오드에 대한 요구가 증가하면서, 방열 효율이 우수하고, 발광 효율이 높은 수직형 발광 다이오드에 대한 수요가 증가하고 있다. 수직형 발광 다이오드는 성장 기판을 반도체층으로부터 분리하여, 분리면의 거칠기를 증가시킴으로써 광 추출 효율을 높일 수 있고, 또한, P형 반도체층 상에 금속 기판을 전면에 부착하여 방열 효율 역시 높일 수 있다. 이에 따라, 수직형 발광 다이오드는 높은 전류 밀도로 구동되는 고출력 발광 다이오드에 적용될 수 있다.
일반적으로, 수직형 발광 다이오드의 광 출사면은 성장 기판이 분리되어 노출된 n형 반도체층의 일면이다. 이러한 광 출사면의 반대편에 위치하는 p형 반도체층의 표면에는 광을 반사시키기 위한 구성들이 채택되며, 예컨대, Ag층과 같은 반사성 전극층이 형성된다. 일본 특허 공개공보 2010-56423호 등에는 상술한 Ag층의 컨택 저항을 낮추고, 반사 특성 유지하기 위하여 열처리를 수행하는 기술이 개시되어 있다.
한편, 최근 여러 가지 어플리케이션에 이용되는 발광 다이오드의 출력 및 신뢰성 요구치는 종래의 그것보다 월등히 높다. 이에 따라, 비극성 또는 반극성의 성장면을 갖는 성장 기판을 이용하여 질화물계 반도체층을 성장시켜 수직형 발광 다이오드를 제조하는 기술에 대한 연구 및 개발이 활발히 진행되고 있다. 이러한 비극성 또는 반극성의 성장면을 갖는 수직형 발광 다이오드는 효율 드룹이 극성 성장면을 갖는 발광 다이오드에 비해 낮아, 고출력 발광 다이오드에 적합하다.
그런데, 이러한 비극성 또는 반극성의 성장면에 성장된 질화물계 반도체층의 경우, C면에 성장된 질화물계 반도체층에 비해 P형 반도체층과 Ag 등을 포함하는 반사성 전극의 컨택 저항이 매우 높다. 더욱이, 컨택 저항을 낮추기 위하여, 상기 반사성 전극에 일본 특허 공개공보 2010-56423호 등에 개시된 열처리를 수행하면 반사 특성이 나빠져 발광 다이오드의 발광 효율이 매우 저하된다.
본 발명이 해결하고자 하는 과제는, 발광 다이오드의 전기적 특성 및 광학적 특성을 향상시킬 수 있는 컨택 전극을 갖는 다이오드 및 그 제조 방법을 제공하는 것이다.
본 발명의 일 측면에 따른 발광 다이오드는, 지지 기판; 제2 도전형 반도체층, 상기 제2 도전형 반도체층 상에 위치하는 활성층, 및 상기 활성층 상에 위치하는 제1 도전형 반도체층을 포함하며, 반극성 또는 비극성의 성장면을 갖고, 상기 지지 기판 상에 위치하는 발광 구조체; 상기 발광 구조체의 하면에 형성되며, 상기 제1 도전형 반도체층이 부분적으로 노출되는 적어도 하나의 홈; 적어도 상기 제2 도전형 반도체층의 하면 상에 위치하며, 상기 제2 도전형 반도체층과 전기적으로 접속되는 제2형 전극; 상기 제2형 전극 및 상기 발광 구조체의 하면을 부분적으로 덮되, 상기 적어도 하나의 홈에 대응하는 적어도 하나의 개구부를 포함하는 절연층; 및 상기 홈에 노출된 제1 도전형 반도체층과 전기적으로 연결되며, 상기 절연층을 적어도 부분적으로 덮는 제1형 전극을 포함하고, 상기 제2형 전극은 상기 제2 도전형 반도체층과 접촉하는 제2형 컨택층을 포함하며, 상기 제2형 컨택층은 오믹 컨택층을 포함하며, 상기 오믹 컨택층은 규칙적 또는 불규칙적인 다수의 아일랜드 형태로 배치된다.
이에 따라, 전극과 반도체층 간의 접촉 저항이 낮고, 발광 효율이 우수한 발광 다이오드가 제공될 수 있다.
상기 오믹 컨택층은 Ni, Pt, Mg, Ni/Au 및 도전성 산화물 중 적어도 하나를 포함할 수 있다.
상기 제2형 컨택층은 상기 오믹 컨택층을 덮는 반사층을 더 포함할 수 있고, 상기 반사층은 Ag 및/또는 Al을 포함할 수 있다.
상기 제2형 전극은 상기 제2형 컨택층을 적어도 부분적으로 덮는 제2형 장벽층을 더 포함할 수 있고, 상기 제2형 장벽층의 일부는 상기 발광 구조체의 일 측면으로부터 연장되어 그 상부가 노출될 수 있다.
나아가, 상기 제2형 장벽층은 상기 제2형 컨택층 하면의 일 부분을 덮고, 상기 제2형 컨택층 하면의 나머지 부분은 상기 절연층에 덮일 수 있다.
상기 제2형 컨택층 하면을 덮는 절연층의 부분 중 적어도 일부는 상기 제2형 장벽층과 상기 제2형 컨택층의 사이에 개재될 수 있다.
상기 발광 다이오드는, 상기 제2형 장벽층의 상부가 노출된 영역에서 상기 제2형 장벽층과 전기적으로 연결되는 제2형 패드 전극을 더 포함할 수 있고, 상기 제2형 패드 전극의 하면은 적어도 부분적으로 상기 제2형 장벽층과 접촉될 수 있다.
상기 제1형 전극은 상기 제1 도전형 반도체층과 접촉하는 제1형 컨택층, 및 상기 제1형 컨택층을 적어도 부분적으로 덮는 제1형 장벽층을 포함할 수 있다.
상기 제1형 컨택층은 상기 절연층의 하면을 덮을 수 있다.
나아가, 상기 제1형 컨택층은 상기 적어도 하나의 개구부를 채우되, 상기 제2 도전형 반도체층의 하면 상에는 위치하지 않을 수도 있다.
상기 발광 다이오드는, 상기 지지 기판과 상기 제2형 전극을 본딩하는 본딩층을 더 포함할 수 있다.
본 발명의 또 다른 측면에 따른 발광 다이오드 제조 방법은, 반극성 또는 비극성의 성장면을 갖는 성장 기판 상에, 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상에 위치하는 활성층, 및 상기 활성층 상에 위치하는 제2 도전형 반도체층을 포함하는 발광 구조체를 형성하고; 상기 발광 구조체를 부분적으로 제거하여 상기 제1 도전형 반도체층이 부분적으로 노출되는 적어도 하나의 홈을 형성함과 아울러, 상기 제2 도전형 반도체층 상에 위치하는 제2형 전극을 형성하고; 상기 발광 구조체 및 상기 제2형 전극을 덮되, 상기 홈에 대응하는 적어도 하나의 개구부를 포함하는 절연층을 형성하고; 상기 개구부를 통해 상기 제1 도전형 반도체층과 전기적으로 접속되며, 상기 절연층을 적어도 부분적으로 덮는 제1형 전극을 형성하고; 상기 제1형 전극 상에 지지 기판을 형성하고; 상기 성장 기판을 상기 발광 구조체로부터 분리하는 것을 포함하고, 상기 제2형 전극을 형성하는 것은, 상기 제2 도전형 반도체층과 접촉하는 오믹 컨택층을 포함하는 제2형 컨택층을 형성하는 것을 포함하고, 상기 오믹 컨택층은, 증착 공정 및/또는 패터닝 공정을 이용하여 규칙적 또는 불규칙적인 다수의 아일랜드 형태로 형성된다.
상기 오믹 컨택층은 Ni, Pt, Mg, Au/Ni 및 도전성 산화물 중 적어도 하나를 포함할 수 있다.
상기 제2형 컨택층을 형성하는 것은, 상기 오믹 컨택층을 덮는 반사층을 형성하는 것을 더 포함할 수 있고, 상기 반사층은 Ag 및/또는 Al을 포함할 수 있다.
상기 제2형 전극을 형성하는 것은, 상기 제2형 컨택층을 적어도 부분적으로 덮는 제2형 장벽층을 형성하는 것을 더 포함할 수 있다.
상기 발광 다이오드 제조 방법은, 상기 성장 기판을 분리한 후, 상기 발광 구조체를 부분적으로 제거하여 상기 제2형 장벽층을 부분적으로 노출시키는 것을 더 포함할 수 있다.
나아가, 상기 발광 다이오드 제조 방법은, 상기 제2형 장벽층이 부분적으로 노출된 영역의 적어도 일부 상에 상기 제2형 장벽층과 전기적으로 연결되는 제2형 패드 전극을 형성하는 것을 더 포함할 수 있다.
상기 제1형 전극을 형성하는 것은, 상기 개구부를 채우며, 상기 절연층을 적어도 부분적으로 덮는 제1형 컨택층을 형성하고; 상기 제1형 컨택층 상에 제1형 장벽층을 형성하는 것을 포함할 수 있다.
상기 발광 다이오드 제조 방법은, 상기 성장 기판을 분리하기 전에, 상기 제2형 전극 상에 본딩층을 형성하여 지지 기판과 상기 제2형 전극을 본딩하는 것을 더 포함할 수 있다.
상기 발광 다이오드 제조 방법은, 상기 성장 기판이 분리되어 노출된 제1 도전형 반도체층의 표면 상에 러프니스를 형성하는 것을 더 포함하고, 상기 러프니스를 형성하는 것은 건식 식각을 이용하는 것을 포함할 수 있다.
본 발명의 또 다른 측면에 따른 발광 다이오드는, 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 제2 도전형 반도체층의 사이에 위치하는 활성층을 포함하며, 상기 제2 도전형 반도체층 및 활성층을 관통하여 상기 제1 도전형 반도체층이 부분적으로 노출되는 적어도 하나의 홈을 포함하고, 반극성 또는 비극성의 성장면을 갖는 발광 구조체; 상기 발광 구조체 상에 위치하며, 상기 제1 및 제2 도전형 반도체층에 각각 오믹 컨택하는 제1형 전극 및 제2형 전극; 상기 제1형 전극과 제2형 전극을 절연시키며, 상기 제1형 전극과 제2형 전극을 각각 노출시키는 제1 개구부 및 제2 개구부를 포함하는 절연층; 및 상기 절연층 상에 위치하며, 상기 제1형 전극 및 제2형 전극에 각각 전기적으로 연결된 제1 전극 패드 및 제2 전극 패드를 포함하고, 상기 제2형 전극은 상기 제2 도전형 반도체층과 접촉하는 제2형 컨택층을 포함하며, 상기 제2형 컨택층은 오믹 컨택층을 포함하고, 상기 오믹 컨택층은 규칙적 또는 불규칙적인 다수의 아일랜드 형태로 배치된다.
상기 오믹 컨택층은 Ni, Pt, Mg, Ni/Au 및 도전성 산화물 중 적어도 하나를 포함할 수 있다.
상기 제2형 컨택층은 상기 오믹 컨택층을 덮는 반사층을 더 포함할 수 있고, 상기 반사층은 Ag 및/또는 Al을 포함할 수 있다.
상기 발광 구조체는 복수의 홈을 포함할 수 있고, 상기 복수의 홈의 상부에는 상기 제2 개구부가 위치하지 않을 수 있다.
본 발명에 따르면, 비극성 또는 반극성의 성장면을 가져 발광 효율이 우수하면서도, 제2형 전극과 제2 도전형 반도체층의 접촉 저항이 낮아, 순방향 전압이 낮은 발광 다이오드가 제공될 수 있다.
도 1 및 도 2는 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 평면도 및 단면도이다.
도 3a 내지 도 3c는 본 발명의 실시예들에 따른 제2형 컨택층을 설명하기 위한 확대 단면도들 및 평면도들이다.
도 4a 내지 도 4c는 본 발명의 실시예들에 따른 제2형 장벽층을 설명하기 위한 확대 단면도들이다.
도 5a 및 도 5b는 본 발명의 실시예들에 따른 제1형 전극을 설명하기 위한 확대 단면도들이다.
도 6a 및 도 6b는 본 발명의 실시예들에 따른 제2형 패드 전극을 설명하기 위한 확대 단면도들이다.
도 7 내지 도 14는 본 발명의 또 다른 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 단면도들이다.
도 15 및 도 16은 본 발명의 다른 실시예에 따른 발광 다이오드를 설명하기 위한 평면도들 및 단면도이다.
도 17은 본 발명의 일 실시예에 따른 발광 소자를 조명 장치에 적용한 예를 설명하기 위한 분해 사시도이다.
도 18은 본 발명의 일 실시예에 따른 발광 소자를 디스플레이 장치에 적용한 예를 설명하기 위한 단면도이다.
도 19는 본 발명의 일 실시예에 따른 발광 소자를 디스플레이 장치에 적용한 예를 설명하기 위한 단면도이다.
도 20은 본 발명의 일 실시예에 따른 발광 소자를 헤드 램프에 적용한 예를 설명하기 위한 단면도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 발명이 속하는 기술분야의 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 있는 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1 및 도 2는 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 평면도 및 단면도이다. 도 2의 단면도들은 도 1의 X-X선을 따른 단면을 도시한다. 또한, 도 2의 (b)는 도 3a 내지 도 6b에서 설명되는 확대 단면도들에 대응하는 영역을 표시하기 위한 도면이며, 도 3a 내지 도 4c는 도 2 (b)의 A 영역의 확대도에 대응하고, 도 5a 및 도 5b는 도 2 (b)의 B 영역의 확대도에 대응하며, 도 6a 및 도 6b는 도 2 (b)의 C 영역의 확대도에 대응한다.
도 1 및 도 2를 참조하면, 상기 발광 다이오드는 발광 구조체(120), 적어도 하나의 홈(120h), 제1형 전극(130), 제2형 전극(140), 및 절연층(150)을 포함한다. 나아가, 상기 발광 다이오드는, 본딩층(160), 지지 기판(171), 제2형 패드 전극(173) 및 패시베이션층(180)을 더 포함할 수 있다.
발광 구조체(120)는 제1 도전형 반도체층(121), 활성층(123) 및 제2 도전형 반도체층(125)을 포함하며, 제1 도전형 반도체층(121)은 제2 도전형 반도체층(125) 상에 위치하고, 활성층(123)은 제1 및 제2 도전형 반도체층(121, 125) 사이에 개재될 수 있다. 또한, 발광 구조체(120)는 그 상면에 형성되는 러프니스(120R)를 더 포함할 수 있다.
제1 도전형 반도체층(121)과 제2 도전형 반도체층(125)은 Ⅲ-Ⅴ 계열 화합물 반도체를 포함할 수 있고, 예를 들어, (Al, Ga, In)N과 같은 질화물계 반도체를 포함할 수 있다. 제1 도전형 반도체층(121)은 n형 불순물 (예를 들어, Si)이 도핑된 n형 반도체층을 포함할 수 있고, 제2 도전형 반도체층(125)은 p형 불순물 (예를 들어, Mg)이 도핑된 p형 반도체층을 포함할 수 있다. 또한, 그 반대일 수도 있다. 나아가, 제1 도전형 반도체층(121) 및/또는 제2 도전형 반도체층(125)은 단일층일 수 있고, 또한 다중층을 포함할 수도 있다. 예를 들어, 제1 도전형 반도체층(121) 및/또는 제2 도전형 반도체층(125)은 클래드층 및 컨택층을 포함할 수 있고, 초격자층을 포함할 수도 있다.
활성층(123)은 다중양자우물 구조(MQW)를 포함할 수 있으며, 상기 다중양자우물구조에서 원하는 피크 파장의 광을 방출하도록, 상기 다중양자우물 구조를 이루는 원소 및 그 조성이 조절될 수 있다. 예를 들어, 활성층(123)의 우물층은 InxGa(1-x)N (0≤≤x≤≤1)과 같은 삼성분계 반도체층일 수 있고, 또는 AlxInyGa(1-x-y)N (0≤≤x≤≤1, 0≤≤y≤1, 0≤≤x+y≤≤1)과 같은 사성분계 반도체층일 수 있으며, 이때, x 또는 y의 값을 조정하여 원하는 피크 파장의 광을 방출하도록 할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.
한편, 발광 구조체(120)은 비극성 또는 반극성의 성장면을 갖는 성장 기판 상에 성장되어 형성된 것일 수 있다. 따라서, 제1 도전형 반도체층(121), 활성층(123) 및 제2 도전형 반도체층(125)을 포함하는 발광 구조체(120)는 비극성 또는 반극성의 성장면을 가질 수 있다. 상기 비극성 성장면은 m면 또는 a면을 포함할 수 있다.
발광 구조체(120)의 표면, 즉 제1 도전형 반도체층(121)의 상면에는 표면 거칠기가 증가되어 형성된 러프니스(120R)가 형성될 수 있다. 러프니스(120R)는 건식 식각, 습식 식각, 전기화학 식각 등 다양한 방법 중 적어도 하나를 이용하여 제1 도전형 반도체층(121)의 표면에 표면 처리 공정을 수행하여 제공될 수 있다. 러프니스(120R)가 형성됨으로써 상기 발광 다이오드의 상면으로 방출되는 광의 광 추출 효율을 향상시킬 수 있다.
적어도 하나의 홈(120h)은 발광 구조체(120)의 하면에 형성될 수 있고, 상기 적어도 하나의 홈(120h)은, 도시된 바와 같이, 복수 개로 형성될 수 있다. 적어도 하나의 홈(120h)은 발광 구조체(120)의 하면으로부터 일부 영역이 제거되어 형성된 것일 수 있고, 상기 홈(120h) 내에는 제1 도전형 반도체층(121)이 노출될 수 있다. 또한, 홈(120h)의 측면에는 제2 도전형 반도체층(125) 및 활성층(123)이 노출될 수 있으며, 상기 홈(120h)의 측면은 경사질 수 있다. 홈(120h)이 경사진 측면을 가짐으로써, 홈(120h)의 측면 상에 위치하는 제1형 전극(130) 및 절연층(150)의 스텝 커버리지 특성이 향상될 수 있다.
적어도 하나의 홈(120h)이 복수 개로 형성되는 경우, 홈(120h)들의 형태는 다양하게 조절될 수 있다. 후술하는 바와 같이, 홈(120h)을 통해 제1형 전극(130)이 제1 도전형 반도체층(121)과 전기적으로 연결되므로, 발광 다이오드 구동 시 전류 분산 형태 및 전류 분산 밀도를 고려하여 홈(120h)들의 배치 형태가 다양하게 변형될 수 있다. 예를 들어, 홈(120h)들의 형태는 복수의 닷(dot) 형태, 복수의 스트라이프 형태, 또는 닷 형태와 스트라이프 형태가 혼합된 형태 등일 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.
제2형 전극(140)은 적어도 제2 도전형 반도체층(125)의 하면 상에 위치하여 제2 도전형 반도체층(125)과 전기적으로 연결될 수 있고, 제2형 전극(140)의 일부는 발광 구조체(120)의 측면으로부터 연장되어 그 상면이 노출될 수 있다. 또한, 제2형 전극(140)은 제2형 컨택층(141) 및 제2형 장벽층(143)을 포함할 수 있다.
제2형 컨택층(141)은 제2 도전형 반도체층(125)의 하면 상에 위치하며, 이에 따라, 제2형 컨택층(141)은 제2 도전형 반도체층(125)과 접촉하여 오믹 컨택될 수 있다. 또한, 제2형 컨택층(141)은 오믹 컨택층과 상기 오믹 컨택층을 덮는 반사층을 포함할 수 있다. 제2 도전형 반도체층(125)이 p형을 갖는 경우, 오믹 컨택층은 비극성 또는 반극성의 성장면을 갖는 제2 도전형 반도체층(125)과 오믹 컨택을 형성하는 물질을 포함할 수 있고, 반사층은 광 반사성 특성을 갖고, 나아가, 제2 도전형 반도체층(125)과 오믹 컨택을 형성하는 물질을 포함할 수 있다.
다만, 상기 오믹 컨택층과 상기 제2 도전형 반도체층(125) 간의 접촉 저항은 상기 반사층과 제2 도전형 반도체층(125) 간의 접촉 저항보다 낮을 수 있다. 이에 따라, 제2형 전극(140)과 제2 도전형 반도체층(125) 간의 접촉 저항이 낮아질 수 있다. 이와 관련하여, 도 3a 내지 도 3b를 참조하여 본 발명의 다양한 실시예들에 관하여 상세하게 설명한다.
도 3a 내지 도 3c는 본 발명의 실시예들에 따른 제2형 컨택층을 설명하기 위한 확대 단면도들 및 평면도들이다. 도 3a 내지 도 3c의 (a)는 도 2 (b)의 A 영역에 대한 확대 단면도들이고, 도 3a 내지 도 3c의 (b)는 제2형 컨택층(141)의 일부를 도식적으로 표현한 평면도들이다.
먼저, 도 3a를 참조하면, 제2형 컨택층(141)은 오믹 컨택층(1411) 및 오믹 컨택층(1411)을 덮는 반사층(1413)을 포함할 수 있다.
오믹 컨택층(1411)은 비극성 또는 반극성의 성장면을 갖는 제2 도전형 반도체층(125)과 오믹 컨택을 형성하며, 접촉 저항이 낮은 물질을 포함할 수 있고, 예를 들어, Ni, Pt, Mg, Ni/Au 및 도전성 산화물 중 적어도 하나를 포함할 수 있다. 이때, 상기 도전성 산화물은 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, IrOx, RuOx, RuOx/ITO, MgO, ZnO 등을 포함할 수 있다. 또한, 오믹 컨택층(1411)은, 도시된 바와 같이, 규칙적인 복수의 아일랜드 패턴으로 형성될 수 있으며, 각각의 아일랜드 형태의 오믹 컨택층(1411)은 반구형의 형태를 가질 수 있다.
다만, 본 발명이 이에 한정되는 것은 아니며, 이와 달리 오믹 컨택층은 도 3b 및 도 3c에 도시된 바와 같이 다른 형태로 형성될 수도 있다. 도 3b에 도시된 바와 같이, 오믹 컨택층(1411a)은 불규칙적인 복수의 아일랜드 패턴으로 형성될 수 있고, 이때, 각각의 아일랜드 형태 및 크기 역시 일정하지 않을 수 있다. 또한, 도 3c에 도시된 바와 같이, 오믹 컨택층(1411b)은 단일의 필름 형태로 형성될 수도 있다.
반사층(1413)은 오믹 컨택층(1411)을 덮도록 형성되며, 반사층(1413)의 적어도 일부는 제2 도전형 반도체층(125)과 접촉될 수 있다. 반사층(1413)은 광에 대한 반사도가 높고, 전기전도성을 가지며, 제2 도전형 반도체층(125)과 오믹 컨택을 형성할 수 있는 물질을 포함할 수 있고, 예를 들어, Ag 및/또는 Al을 포함할 수 있다. 반사층(1413)이 제2 도전형 반도체층(125)의 하면 상에 형성됨으로써, 발광 구조체(120)에서 방출되는 광을 발광 다이오드의 상부쪽으로 반사시켜 발광 다이오드의 발광 효율을 향상시킬 수 있다.
본 발명의 실시예들에 따르면, 반사층(1413)과 제2 도전형 반도체층(125)의 사이에 개재된 오믹 컨택층(1411)이 형성되어, 제2형 전극(140)과 제2 도전형 반도체층(125) 간의 접촉 저항을 감소시킬 수 있다. 또한, 반사층(1413)만 구비되는 경우와 비교하여, 오믹 컨택층(1411)에 의해 반사층(1413)과 제2 도전형 반도체층(125)이 접촉하는 면적이 상대적으로 감소한다. 따라서, 반사층(1413)과 제2 도전형 반도체층(125) 간의 접촉 저항을 종래의 경우만큼 낮추지 않더라도, 제2형 컨택층(141)과 제2 도전형 반도체층(125) 간의 접촉 저항을 낮춰 발광 다이오드의 순방향 전압(Vf)를 감소시킬 수 있다. 더욱이, 반사층(1413)의 접촉 저항을 낮추기 위하여 열처리를 수행하지 않거나 저온에서 열처리를 수행할 수 있으므로, 열처리에 의한 반사층(1413)의 반사율 감소를 방지할 수 있다.
다시 도 1 및 도 2를 참조하면, 제2형 장벽층(143)은 제2 도전형 반도체층(125)의 하면 상에 위치하며, 제2형 컨택층(141)을 적어도 부분적으로 덮을 수 있다. 또한, 제2형 장벽층(143)은 적어도 하나의 홈(120h)을 제외한 영역의 아래에서 일체로 형성될 수 있다. 나아가, 제2형 장벽층(143)의 일부는 발광 구조체(120)의 아래에 위치하지 않고, 발광 구조체(120)의 측면으로부터 연장되어 노출될 수 있다.
제2형 장벽층(143)은 제2형 컨택층(141)과 다른 물질 간의 상호 확산을 방지할 수 있다. 따라서, 제2형 컨택층(141)에 외부의 다른 물질이 확산되어 제2형 컨택층(141)의 반사율이 감소하고, 저항이 증가하는 것을 방지할 수 있다. 또한, 제2형 장벽층(143)은 2차적인 광 반사기 역할을 할 수도 있다. 즉, 제2형 컨택층(141)이 형성되지 않은 영역으로 향하는 광들의 일부가 제2형 장벽층(143)이 위치하는 영역으로 향하는 경우, 제2형 장벽층(143)은 이러한 광들을 반사시키는 역할도 할 수 있다. 따라서, 제2형 장벽층(143)은 외부의 불순물이 제2형 컨택층(141)으로 침투하는 것을 방지할 수 있고, 광 반사성 특성을 갖는 물질을 포함할 수 있고, 예를 들어, Au, Ni, Ti, W, Pt, Cu, Pd, Ta 및 Cr 중 적어도 하나를 포함할 수 있으며, 단일층 또는 다중층을 포함할 수도 있다.
한편, 제2형 장벽층(143)은 다양한 형태로 제2형 컨택층(141)을 덮을 수 있으며, 이와 관련하여, 도 4a 내지 도 4b를 참조하여 본 발명의 다양한 실시예들을 상세하게 설명한다.
도 4a 내지 도 4c는 본 발명의 실시예들에 따른 제2형 장벽층을 설명하기 위한 확대 단면도들 및 평면도들이다. 도 4a 내지 도 4c의 (a)는 도 2 (b)의 A 영역에 대한 확대 단면도들이다.
먼저, 도 4a를 참조하면, 제2형 장벽층(143)은, 도 2에 도시된 바와 같이, 제2형 컨택층(141)을 완전히 덮을 수 있다. 따라서, 제2형 컨택층(141)의 일부는 제2 도전형 반도체층(125)과 접촉될 수 있다.
다음, 도 4b를 참조하면, 제2형 장벽층(143a)은 제2형 컨택층(141) 하면의 일부 상에만 위치할 수 있고, 이에 따라 제2형 컨택층(141)의 일부는 후술하는 절연층(150)에 덮일 수 있다. 본 실시예에 있어서, 제2형 장벽층(143a) 및 절연층(150)에 양자에 의해 제2형 컨택층(141)으로 외부의 불순물이 확산되는 것을 방지한다. 본 실시예에 따르면, 제2형 장벽층(143a)과 제2 도전형 반도체층(125)이 접촉하는 부분에서 접착성이 떨어지는 것으로 인하여 제2형 장벽층(143a)이 박리되는 것을 방지할 수 있다. 따라서, 제2형 장벽층(143a)이 박리되어 제2 도전형 반도체층(125)과 제2형 장벽층(143a)의 계면에서 외부의 불순물이 제2형 컨택층(141)으로 침투하는 것을 더욱 효과적으로 방지할 수 있다.
다음, 도 4c를 참조하면, 제2형 장벽층(143b)은 제2형 컨택층(141) 하면의 일부를 덮고, 제2형 컨택층(141)의 표면 중 제2형 장벽층(143b)에 덮이지 않는 부분은 절연층(150)에 덮일 수 있다. 나아가, 제2형 장벽층(143b)은 절연층(150)을 더 덮을 수 있으며, 따라서 제2형 컨택층(141)의 덮는 절연층(150) 부분 중 적어도 일부는 제2형 컨택층(141)과 제2형 장벽층(143b)의 사이에 개재될 수 있다. 즉, 제2형 장벽층(143b)과 절연층(150)은 서로 맞물리는 형태로 형성될 수 있다. 이 경우, 제2형 장벽층(143b)이 절연층(150)에 끼인 형태가 되므로, 제2형 장벽층(143b)이 박리되어 제2형 컨택층(141)에 외부의 불순물이 침투하는 것을 더욱 효과적으로 방지할 수 있다.
다시 도 1 및 도 2를 참조하면, 제2형 장벽층(143)의 일부는 발광 구조체(120)의 측면으로부터 연장되어 노출될 수 있고, 상기 노출된 제2형 장벽층(143) 부분은 제2형 패드 전극(173)와 전기적으로 연결될 수 있다. 이와 관련하여서는 후술하여 상세하게 설명한다.
절연층(150)은 발광 구조체(120)의 아래에 위치할 수 있고, 제2형 전극(140)을 덮을 수 있다. 또한, 절연층(150)은 홈(120h)의 측면을 덮을 수 있고, 제1 도전형 반도체층(121)의 일부를 노출시킬 수 있도록, 홈(120h)이 위치하는 부분에 대응하여 위치한 적어도 하나의 개구부를 포함할 수 있다. 따라서, 상기 개구부를 통해 제1 도전형 반도체층(121) 하면의 일부가 절연층(150)에 덮이지 않고 노출될 수 있다.
절연층(150)은 제1형 전극(130)과 제2형 전극(140)의 사이에 개재될 수 있고, 제1형 및 제2형 전극(130, 140)을 절연시킬 수 있다. 따라서, 절연층(140)은 절연성의 물질을 포함할 수 있으며, 예를 들어, SiO2 또는 SiNx을 포함할 수 있다. 나아가, 절연층(150)은 다중층을 포함할 수 있고, 굴절률이 다른 물질이 교대로 적층된 분포 브래그 반사기를 포함할 수도 있다. 절연층(150)이 분포 브래그 반사기를 포함하는 경우, 발광 다이오드의 아래 방향으로 향하는 광이 더욱 효과적으로 상부로 반사되어, 발광 다이오드의 발광 효율이 더욱 개선될 수 있다.
제1형 전극(130)은 절연층(150) 및 발광 구조체(120)의 아래에 위치할 수 있고, 절연층(150)의 하면을 덮을 수 있다. 또한, 제1형 전극(130)은 홈(120h)에 대응하는 부분에 위치하는 절연층(150)의 개구부를 통해 제1 도전형 반도체층(121)과 전기적으로 연결될 수 있다.
제1형 전극(130)은 제1형 컨택층(131)과 제1형 장벽층(133)을 포함할 수 있고, 제1형 장벽층(133)은 제1형 컨택층(131)을 적어도 부분적으로 덮을 수 있다. 따라서, 도 2에 도시된 바와 같이, 제1형 컨택층(131)은 제1형 장벽층(133)과 절연층(150)의 사이에 위치할 수 있고, 또한, 제1형 컨택층(131)은 절연층(150)의 개구부를 통해 제1 도전형 반도체층(121)과 접촉할 수 있다. 제1형 장벽층(133)이 제1형 컨택층(131)을 적어도 부분적으로 덮도록 형성됨으로써, 후술하는 본딩층(160)으로부터 일부 불순물이 제1형 컨택층(131)으로 확산되는 것을 방지할 수 있다.
본 발명의 실시예들에 따른 제1형 컨택층(131)의 형태 및 배치와 관련하여, 도 5a 및 도 5b를 참조하여 상세하게 설명한다. 도 5a 및 도 5b는 본 발명의 실시예들에 따른 제1형 전극(130)이 제1 도전형 반도체층(121)과 접촉되는 형태를 설명하기 위한 확대 단면도들이다. 도 5a 및 도 5b는 도 2 (b)의 B 영역에 대한 확대 단면도들이다.
먼저, 도 5a를 참조하면, 제1형 컨택층(131)은, 도 2에 도시된 바와 같이, 절연층(150)의 하면을 덮도록 형성될 수 있으며, 홈(120h)의 측면에 형성된 절연층(150)을 덮을 수 있고, 나아가, 홈(120h)에 대응하는 부분에 위치하는 절연층(150)의 개구부를 채워, 제1 도전형 반도체층(121)과 접촉될 수 있다. 따라서, 제1형 장벽층(133)은 절연층(150)과 직접적으로 접촉되지 않는다. 이 경우, 제1형 컨택층(131)은 광을 반사시키는 역할도 할 수 있으며, 예를 들어, 발광 구조체(120)로부터 방출된 광 중, 제2형 전극(140)을 향하지 않고, 홈(120h)의 표면을 향하는 광을 상부로 반사시키는 역할을 할 수 있다.
이와 달리, 도 5b에 도시된 바와 같이, 제1형 컨택층(131a)은 홈(120h)의 위치에 형성되어 절연층(150)의 개구부를 채워 제1 도전형 반도체층(121)과 접촉하되, 제2 도전형 반도체층(125)의 하면 상에는 위치하지 않을 수 있다. 즉, 제1형 컨택층(131a)은 절연층(150)의 개구부를 채워 제1 도전형 반도체층(121)과 오믹 컨택을 형성하여 제1형 장벽층(133)과 제1 도전형 반도체층(121)을 전기적으로 연결시키는 역할을 한다. 이때, 제1형 장벽층(133)을 제1형 컨택층(131a)을 덮음과 아울러, 절연층(150)의 하면을 덮을 수 있다. 따라서, 본 실시예의 경우, 발광 구조체(120)로부터 방출된 광 중, 제2형 전극(140)을 향하지 않고, 홈(120h)의 표면을 향하는 광은 제1형 장벽층(133)을 통해 상부로 반사될 수 있다.
다만, 본 발명의 제1형 전극(130)이 이에 한정되는 것은 아니다.
상술한 바와 같이, 제1형 컨택층(131)은 제1 도전형 반도체층(121)과 오믹 컨택될 수 있고, 나아가, 광을 반사시키는 역할을 할 수도 있다. 이에 따라, 제1형 컨택층(131)은 단일층 또는 다중층으로 이루어질 수 있고, Ti/Al, Ni/Al, Cr/Al, 및 Pt/Al의 적층 구조 중 적어도 하나를 포함할 수 있으며, 나아가, Al의 응집을 방지하기 위하여 Ni, W, Pt, Cu, Ti, Pd, Ta, Au 등을 더 포함할 수 있다. 또한, 제1형 컨택층(131)은 ITO와 같은 도전성 산화물을 포함할 수도 있다.
제1형 장벽층(133)은 제1형 컨택층(131)에 외부의 불순물이 확산되는 것을 방지할 수 있고, 또한, 제1형 컨택층(131)과 전기적으로 연결되며, 광을 반사시키는 역할도 할 수 있다. 이에 따라, 제1형 장벽층(133)은 단일층 또는 다중층으로 이루어질 수 있고, Ni, W, Pt, Cu, Ti, Pd, Ta, Au 등을 포함할 수 있다.
지지 기판(171)은 발광 구조체(120)의 아래에 위치할 수 있고, 본딩층(160)을 통해 제1형 전극(130)과 본딩될 수 있다. 지지 기판(171)은 도전성 기판, 회로 기판, 또는 도전 패턴을 갖는 절연성 기판일 수 있다. 본 실시예에 있어서, 지지 기판(171) 금속 기판일 수 있으며, 예를 들어, Mo층과 Cu층이 적층된 구조를 포함할 수 있다. 또한, 지지 기판(171)은 Ti, Cr, Ni, Al, Cu, Ag, Au, Pt 등을 포함할 수 있다.
지지 기판(171)은 제1형 전극(130)과 전기적으로 연결되어, 발광 구조체(120)의 제1 도전형 반도체층(121)에 외부 전원을 공급하는 제1형 패드 전극과 같은 역할을 할 수 있다. 예를 들어, 본 실시예에 따른 발광 다이오드가 다양한 어플리케이션에 적용될 때, 지지 기판(171)이 외부의 리드 전극과 같은 구조와 전기적으로 연결됨으로써, 발광 다이오드에 외부의 전원을 공급하는 전기적 통로를 제공할 수 있다.
본딩층(160)은 제1형 전극(130)과 지지 기판(171)의 사이에 위치하여, 이들을 본딩한다. 본딩층(160)은 도전성 물질을 포함할 수 있고, AuSn, NiSn, InSn, NiAu, InAu, CuSn 등과 같은 물질을 포함할 수 있다. 예를 들어, 본딩층(160)이 AuSn을 포함하는 경우, 상기 Au와 Sn은 공정 구조(Eutectic structure)를 형성할 수 있으며, 이는 공정 본딩(Eutectic bonding)을 통해 형성될 수 있다.
제2형 패드 전극(173)는 발광 구조체(120)의 측면과 이격되어 위치할 수 있고, 또한, 제2형 장벽층(143)이 노출된 영역 상에 위치할 수 있다.
제2형 패드 전극(173) 하면의 적어도 일부는 제2형 장벽층(143)과 접촉되어 전기적으로 연결될 수 있다. 예를 들어, 도 6a에 도시된 바와 같이, 제2형 패드 전극(173)의 하면 전체는 제2형 장벽층(143)과 접촉될 수 있다. 이와 달리, 도 6b에 도시된 바와 같이, 제2형 패드 전극(173) 하면의 일부만 제2형 장벽층(143c)과 접촉하고, 나머지 일부는 절연층(150)에 접촉할 수도 있다. 이때, 노출된 부분의 절연층(150)의 상면과 제2형 장벽층(143)의 상면은 나란하지 않게 형성될 수 있고, 따라서, 상기 노출된 부분의 표면에는 단차가 생길 수 있다. 제2형 패드 전극(173)가 이러한 단차 상에 위치할 수 있고, 하면의 단차로 인해 제2형 패드 전극(173)가 박리되는 것이 방지될 수 있다.
패시베이션층(180) 발광 구조체(120)의 상면 및 측면을 덮을 수 있다. 또한, 제2 패드 전극(173)의 측면을 부분적으로 덮을 수 있다. 패시베이션층(180)은 발광 구조체(120)를 외부로부터 보호할 수 있고, 또한, 제1 도전형 반도체층(121) 상면의 러프니스(120R)의 경사보다 완만한 경사를 갖는 표면을 가질 수 있다. 이에 따라, 발광 구조체(120)의 상면에서의 광 추출 효율을 향상시킬 수 있다. 패시베이션층(180)은 투광성 절연 물질을 포함할 수 있고, 예를 들어, SiO2를 포함할 수 있다.
본 발명의 실시예들에 따른 발광 다이오드는, 비극성 또는 반극성의 성장면을 갖는 발광 구조체(120)를 포함하여 발광 효율이 향상될 수 있고, 또한, 오믹 컨택층과 반사층을 포함하는 제2형 컨택층을 포함하여 제2형 전극과 비극성 또는 반극성의 성장면을 갖는 제2 도전형 반도체층과의 접촉 저항을 낮출 수 있다.
도 7 내지 도 14는 본 발명의 또 다른 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 단면도들이다. 도 8에 있어서, 도 8의 (a)는 평면도이고, (b)는 (a)의 평면도에서 X-X선에 대응하는 부분의 단면을 도시한다. 본 실시예에서, 도 1 내지 도 6b를 참조하여 설명한 구성과 동일한 구성에 대해서는 동일한 도면 부호를 사용하며, 중복되는 부분에 대한 상세한 설명은 생략한다.
먼저, 도 7을 참조하면, 비극성 또는 반극성의 성장면을 갖는 성장 기판(110) 상에 제1 도전형 반도체층(121), 활성층(123) 및 제2 도전형 반도체층(125)을 포함하는 발광 구조체(120)를 형성한다.
성장 기판(110)은 비극성 또는 반극성의 성장면을 가지며, 발광 구조체(120)를 성장시킬 수 있는 기판이면 한정되지 않으며, 사파이어 기판, 실리콘 카바이드 기판, 실리콘 기판, 질화갈륨 기판 또는 질화알루미늄 기판과 같은 질화물 기판 등일 수 있다. 예를 들어, 성장 기판(110)은 그 성장면으로 m면, a면 또는 반극성면을 갖는 질화물 기판일 수 있고, 이때, 상기 성장면은 특정 결정면으로부터 소정의 오프셋 각도로 틸트(tilt)된 상태일 수도 있다.
제1 도전형 반도체층(121), 활성층(123) 및 제2 도전형 반도체층(125)은 Ⅲ-Ⅴ 계열 화합물 반도체를 포함할 수 있고, 예를 들어, (Al, Ga, In)N과 같은 질화물계 반도체를 포함할 수 있다. 제1 도전형 반도체층(121)은 n형 불순물 (예를 들어, Si)을 포함할 수 있고, 제2 도전형 반도체층(125)은 p형 불순물 (예를 들어, Mg)을 포함할 수 있다. 또한, 그 반대일 수도 있다. 활성층(123)은 다중양자우물 구조(MQW)를 포함할 수 있다.
제1 도전형 반도체층(121), 활성층(123), 및 제2 도전형 반도체층(125)은 MOCVD(Metal Organic Chemical Vapor Deposition), MBE(Molecular Beam Epitaxy) 또는 HVPE(Hydride Vapor Phase Epitaxy) 등의 기술을 이용하여 성장 기판(110) 상에 성장될 수 있다. 특히, 발광 구조체(120)가 비극성 또는 반극성의 성장면을 갖는 성장 기판(110) 상에 성장됨으로써, 발광 구조체(120)는 비극성 또는 반극성 면에 수직한(normal) 방향으로 성장된다. 따라서, 성장된 발광 구조체(120)에 있어서, 전자와 정공이 재결합하는 방향에서 자발 분극이 형성되지 않으므로, 내부 양자 효율이 향상된다.
다음, 도 8 및 도 9를 참조하면, 발광 구조체(120)를 부분적으로 제거하여 제1 도전형 반도체층(121)이 부분적으로 노출되는 적어도 하나의 홈(120h)을 형성함과 아울러, 제2 도전형 반도체층(125) 상에 제2형 전극(140)을 형성한다. 또한, 발광 구조체(120) 상에 제2형 전극(140)을 덮는 절연층(150)을 더 형성할 수 있다. 본 실시예에서, 적어도 하나의 홈(120h)을 형성하고, 제2형 전극(140)을 형성하는 것으로 설명하나, 적어도 하나의 홈(120h)을 형성하는 것과 제2형 전극(140)을 형성하는 것에 대한 순서는 제한되지 않는다.
먼저, 도 8을 참조하면, 사진 및 식각 공정을 이용하여 발광 구조체(120)를 패터닝할 수 있다. 이에 따라, 적어도 하나의 홈(120h)이 형성될 수 있으며, 사진 및 식각 공정에서 포토레지스트의 리플로우를 이용하여 홈(120h)이 경사진 측면을 갖도록 할 수 있다. 즉, 도시된 바와 같이, 홈(120h)의 측면은 발광 구조체(120)의 하면에 수직한 가상선(V)에 대해서 소정 각도로 기울어진 경사를 가질 수 있다. 홈(120h)의 측면이 경사지도록 형성함으로써, 후술하는 공정들에서 형성되는 절연층(150) 및 제1형 전극(130)의 스텝 커버리지를 우수하게 할 수 있다.
도 8의 (a)에 도시된 바와 같이, 홈(120h)은 복수 개로 형성될 수 있으며, 일정한 간격으로 형성될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.
도 9를 참조하면, 제2 도전형 반도체층(125) 상에 제2형 전극(130)을 형성하고, 제2형 전극(130) 및 발광 구조체(120)의 상면을 덮되, 제1 도전형 반도체층(121)을 부분적으로 노출시키는 개구부(150h)를 갖는 절연층(150)을 형성할 수 있다.
제2형 전극(130)을 형성하는 것은, 제2형 컨택층(131)을 형성하고, 상기 제2형 컨택층(131)을 덮는 제2형 장벽층(133)을 형성하는 것을 포함할 수 있다. 한편, 후속 공정에서 제2형 패드 전극(173)을 형성할 영역에는 제2형 장벽층(133)만이 위치하도록 제2형 전극(130)을 형성할 수 있다. 즉, 후속 공정에서 발광 구조체(120)의 일부를 식각하여 제2형 전극(130)을 노출시키는 영역에는, 제2형 컨택층(131)이 노출되지 않도록 상기 영역에는 제2형 장벽층(133)만을 형성할 수 있다.
제2형 컨택층(131)을 형성하는 것은, 제2 도전형 반도체층(125)과 접촉하는 오믹 컨택층을 형성하고, 상기 오믹 컨택층을 덮는 반사층을 형성하는 것을 포함할 수 있다. 오믹 컨택층과 반사층의 구조는 도 3a 내지 도 3c를 참조하여 설명한 바와 대체로 유사하다.
도 3a 내지 도 3c를 참조하여 설명한 바와 같이, 오믹 컨택층은 Ni, Pt, Mg, Ni/Au 및 도전성 산화물 중 적어도 하나를 제2 도전형 반도체층(125) 상에 증착 등의 방법을 이용하여 형성함으로써 제공될 수 있다. 이때, 상기 오믹 컨택층은 제2 도전형 반도체층(125) 상에 필름 형태 또는 복수의 아일랜드 패턴으로 형성될 수 있다. 예를 들어, Ni, Pt, Mg, Ni/Au 및 도전성 산화물 중 적어도 하나를 전자선 증착 등의 방법으로 제2 도전형 반도체층(125) 상에 형성함으로써 도 3c와 같은 필름 형태의 오믹 컨택층이 제공될 수 있으며, 상기 필름 형태의 오믹 컨택층을 패터닝하면 도 3a와 같이 규칙적인 아일랜드 형태의 오믹 컨택층이 제공될 수도 있다. 한편, 증착 공정에서의 공정 조건 등을 조절하여 오믹 컨택층이 불규칙적으로 제2 도전형 반도체층(125) 상에 형성되도록 하는 경우, 도 3b와 같은 형태의 오믹 컨택층이 제공될 수도 있다. 다만, 본 발명이 이에 한정되는 것은 아니다. 상기 반사층은 Ag 및/또는 Al을 증착 또는 도금 공정을 이용하여 상기 오믹 컨택층을 덮도록 형성할 수 있다.
또한, 제2형 전극(140)을 형성하는 것은, 제2 도전형 반도체층(125) 상에 제2형 컨택층(141)을 형성한 후, 제2형 컨택층(141)을 열처리하는 것을 더 포함할 수도 있다. 다만, 상기 열처리는 상대적으로 저온(예를 들어, 약 500℃ 이하)에서 수행될 수 있고, 따라서, 열처리로 인하여 제2형 컨택층(141)의 반사율이 저하되는 것을 방지할 수 있다. 더욱이, 본 실시예의 발광 다이오드 제조 방법에 따르면, 제2형 컨택층(141)이 오믹 컨택층을 포함함으로써 제2형 컨택층(141)과 제2 도전형 반도체층(125) 간의 접촉 저항이 충분히 낮을 수 있으므로, 상기 열처리 공정이 생략될 수도 있다.
제2형 장벽층(143)은 Au, Ni, Ti, W, Pt, Cu, Pd, Ta 및 Cr 중 적어도 하나를 포함하는 물질을 증착 및/또는 도금을 방식을 이용하여 제2형 컨택층(141)을 적어도 부분적으로 덮도록 형성될 수 있다. 제2형 장벽층(143)의 형태는 도 4a 내지 도 4c에 도시된 바와 같을 수 있다. 특히, 제2형 장벽층(143)이 도 4c에 도시된 바와 같이 형성되는 경우, 제2형 장벽층(143)은 절연층(150)의 일부가 형성된 후에, 제2형 컨택층(141) 상에 형성될 수 있다. 즉, 제2형 장벽층(143)을 도 4c에 도시된 바와 같이 형성하는 경우, 제2형 전극(140)을 형성하는 것은, 제2형 컨택층(141)을 부분적으로 노출시키는 절연층(150)을 먼저 형성한 후, 상기 노출된 제2형 컨택층(141)에 접촉하며 절연층(150)을 부분적으로 덮는 제2형 장벽층(143)을 형성하고, 이어서 다시 절연층(150)이 제2형 장벽층(143)을 덮도록 추가로 절연층(150)을 형성하는 것을 포함할 수 있다.
절연층(150)은 SiO2 또는 SiNx을 포함하는 물질을 전자선 증착, 열 증착, 또는 스퍼터링과 같은 증착 공정을 이용하여 발광 구조체(120) 및 제2형 전극(140)을 덮도록 형성될 수 있다. 나아가, 절연층(150)을 패터닝하여 적어도 하나의 홈(120h)에 대응하는 부분에서 제1 도전형 반도체층(121)을 노출시키는 적어도 하나의 개구부(150h)를 형성할 수도 있다. 이와 달리, 증착 및 리프트 오프 공정을 이용하여 개구부(150h)를 포함하는 절연층(150)을 형성할 수도 있다. 한편, 서로 다른 굴절률을 갖는 유전체 층을 반복 적층하여, 분포 브래그 반사기를 포함하는 절연층(150)을 형성할 수도 있다.
이어서, 도 10 및 도 11을 참조하면, 개구부(150h)를 통해 제1 도전형 반도체층(121)과 전기적으로 접속되며, 절연층(150)을 적어도 부분적으로 덮는 제1형 전극(140)을 형성한다. 제1형 전극(140)을 형성하는 것은, 제1형 컨택층(141)과 제1형 장벽층(143)을 형성하는 것을 포함할 수 있다.
먼저, 도 10을 참조하면, 개구부(150h)를 채워 제1 도전형 반도체층(121)과 접촉하는 제1형 컨택층(141)을 형성할 수 있다. 제1형 컨택층(141)은 증착 및/또는 도금 공정을 이용하여 Ti/Al, Ni/Al, Cr/Al, 및 Pt/Al의 적층 구조 중 적어도 하나를 형성함으로써 제공될 수 있고, 나아가, 제1형 컨택층(141)을 형성하는 것은 Ni, W, Pt, Cu, Ti, Pd, Ta, Au 등을 포함하는 물질을 증착 또는 도금 공정을 이용하여 형성하는 것을 더 포함할 수도 있다. 이때, 제1형 컨택층(141)과 제1형 장벽층(143)을 형성하는 것은 연속적으로 이루어질 수 있다.
한편, 제1형 컨택층(141)은 도 10에 도시된 바와 같이, 절연층(150)의 상면을 전체적으로 덮도록 형성될 수 있으나, 이와 달리, 개구부(150h)를 채우고 그 주변에만 부분적으로 형성될 수도 있다. 이 경우, 제1형 컨택층(141)은 도 5b에 도시된 바와 같이 형성될 수 있고, 패터닝 또는 리프트 오프 공정을 통해 제1형 컨택층(141)이 원하는 위치에 형성되도록 할 수 있다. 이 경우, 제1형 컨택층(141)은 일부의 특정 위치에만 형성되므로, 제1형 컨택층(141)과 제1형 장벽층(143)을 형성하는 것은 단속적으로 이루어질 수 있다.
이어서, 도 11을 참조하면, 제1형 컨택층(141)을 덮는 제1형 장벽층(143)을 형성할 수 있다. 제1형 장벽층(143)은 Ni, W, Pt, Cu, Ti, Pd, Ta, Au 등을 포함하는 물질을 단일층 또는 다중층으로 증착 및/또는 도금함으로써 형성될 수 있다.
도 12를 참조하면, 발광 구조체(120) 상에 지지 기판(171)을 형성하되, 상기 지지 기판(171)과 제1형 전극(130)을 접착하는 본딩층(160)을 더 형성할 수 있다.
본딩층(160)은 지지 기판(171)과 제1형 전극(130)을 본딩하기 위하여 그 사이에 개재될 수 있다. 본딩층(160)은 지지 기판(171)을 형성하기 전에, 제1형 전극(130) 상에 형성될 수 있고, 지지 기판(171)과 제1형 전극(130)을 전기적으로 연결함과 아울러, 이들을 접착할 수 있는 물질이면 제한되지 않는다. 예를 들어, 본딩층(160)을 형성하는 것은 공정 본딩을 이용하는 것을 포함할 수 있고, 상기 공정 본딩은 제1형 전극(130) 상에 AuSn과 같은 물질을 형성한 후, AuSn의 공정 온도 (Eutectic temperature, 약 280℃) 이상의 온도(예컨대, 약 350℃)로 가열한 후, 상기 AuSn을 냉각시킴으로써 달성될 수 있다.
다음, 도 13을 참조하면, 발광 구조체(120)로부터 성장 기판(110)을 분리한다. 또한, 본 실시예의 발광 다이오드 제조 방법은, 성장 기판(110)이 분리되어 노출된 제1 도전형 반도체층(121)의 표면의 거칠기를 증가시켜 러프니스(120R)를 형성하는 것을 더 포함할 수도 있다.
성장 기판(110)은, 예를 들어, 레이저 리프트 오프, 화학적 리프트 오프, 또는 응력 리프트 오프 등 다양한 방법으로 제거될 수 있다. 성장 기판(110)을 제거하는 방법에 따라, 발광 구조체(120)와 성장 기판(110) 사이에 추가적인 층들이 더 개재될 수 있다. 예를 들어, 성장 기판(110)이 발광 구조체(120)와 동종의 질화물 기판인 경우, 성장 기판(110)과 발광 구조체(120) 사이에 희생층(미도시)이 더 개재될 수 있다. 이때, 상기 희생층의 일부를 화학적으로 제거하여 성장 기판(110)을 발광 구조체(120)로부터 분리할 수도 있고, 상기 희생층에 응력을 가하여 성장 기판(110)을 발광 구조체(120)로부터 분리할 수도 있다. 다만, 본 발명이 이에 한정되는 것은 아니다. 나아가, 성장 기판(110)을 분리한 후, 제1 도전형 반도체층(121)을 일정 두께로 절삭하는 공정을 더 수행할 수도 있다.
성장 기판(110)이 분리되어 노출된 제1 도전형 반도체층(121)의 표면의 거칠기를 증가시켜 러프니스(120R)를 형성하는 것은 습식, 건식 또는 전기화학식각 등을 이용하는 것을 포함할 수 있다. 특히, 본 실시예에 있어서, 제1 도전형 반도체층(121)의 노출된 표면은 비극성 또는 반극성면이므로, 상기 러프니스(120R)를 형성하는 것은 건식 식각을 이용하는 것을 포함할 수 있다.
본 발명의 제조 방법에 따라 제조된 제1 도전형 반도체층(121)은 낮은 결함 밀도를 가질 수 있고, 또한 성장 기판(110)이 분리되어 노출된 면이 극성을 거의 갖지 않으므로, 습식 식각만을 이용한 러프니스(120R) 형성이 어렵다. 따라서, 건식 식각 또는 건식 식각과 습식 식각 방법을 복합적으로 이용하는 식각 공정을 통해 제1 도전형 반도체층(121)의 표면에 러프니스(120R)를 효과적으로 형성할 수 있다.
이어서, 도 14를 참조하면, 발광 구조체(120)의 일부 영역(120b)을 제거하여, 제2형 장벽층(143)을 부분적으로 노출시킬 수 있다. 이후, 상기 일부 영역(120b)에 제2형 패드 전극(173)을 형성하고, 패시베이션층(180)을 형성함으로써, 도 2에 도시된 바와 같은 발광 다이오드가 제공될 수 있다.
제2형 패드 전극(173)과 증착 및 리프트 오프 기술을 이용하여 형성될 수 있으며, 제2형 패드 전극(173)의 하면은 제2형 장벽층(143)과 적어도 부분적으로 접촉된다. 패시베이션층(180)은 SiO2 또는 SiNx를 포함하는 물질을 증착 공정을 이용하여 발광 구조체(120)를 덮도록 형성함으로써 제공될 수 있다.
본 실시예에 따르면, 전기적 및 광학적 특성이 우수한 발광 다이오드를 제조하는 방법이 제공될 수 있다.
도 15 및 도 16은 본 발명의 다른 실시예에 따른 발광 다이오드를 설명하기 위한 평면도들 및 단면도이다. 도 15(a)는 본 실시예의 발광 다이오드의 평면을 도시하고, 도 15(b)은 홈(120h)의 위치 및 제1 및 제2 개구부(153a, 153b)의 위치를 설명하기 위한 평면도이며, 도 16은 도 15의 단면도들에서 Y-Y'선에 대응하는 부분의 단면을 도시한다.
본 실시예의 발광 다이오드는, 상술한 실시예들에 따른 발광 다이오드와 비교하여 발광 구조체(120)의 구조에서 차이가 있으며, 패드 전극들(211, 213)의 구조에서 차이가 있다. 이하, 차이점을 중심으로 본 실시예의 발광 다이오드에 관하여 설명하며, 동일한 구성에 대한 상세한 설명은 생략한다.
도 15 및 도 16을 참조하면, 발광 다이오드는 발광 구조체(120), 제1형 전극(130), 제2형 전극(140), 절연층(151, 153)을 포함한다. 나아가, 발광 다이오드는 성장 기판(미도시), 파장변환부(220), 제1 및 제2 패드 전극(211, 213)을 더 포함할 수 있다.
발광 구조체(120)는 제1 도전형 반도체층(121), 활성층(123) 및 제2 도전형 반도체층(125)을 포함한다. 또한, 발광 구조체(120)는 제2 도전형 반도체층(125) 및 활성층(123)을 관통하여 제1 도전형 반도체층(121)이 부분적으로 노출되는 적어도 하나의 홈(120h)을 포함할 수 있다.
적어도 하나의 홈(120h)은 제2 도전형 반도체층(125) 및 활성층(123)이 부분적으로 제거되어 형성될 수 있으며, 상기 적어도 하나의 홈(120h)은, 도시된 바와 같이, 복수 개로 형성될 수 있다. 또한, 홈(120h)의 측면에는 제2 도전형 반도체층(125) 및 활성층(123)이 노출될 수 있으며, 상기 홈(120h)의 측면은 경사질 수 있다. 적어도 하나의 홈(120h)이 복수 개로 형성되는 경우, 홈(120h)들의 형태는 다양하게 조절될 수 있다. 홈(120h)을 통해 제1형 전극(130)이 제1 도전형 반도체층(121)과 전기적으로 연결되므로, 발광 다이오드 구동 시 전류 분산 형태 및 전류 분산 밀도를 고려하여 홈(120h)들의 배치 형태가 다양하게 변형될 수 있다. 예를 들어, 홈(120h)들의 형태는 복수의 닷(dot) 형태, 복수의 스트라이프 형태, 또는 닷 형태와 스트라이프 형태가 혼합된 형태 등일 수 있다. 본 실시예에서, 복수의 홈(120h)은 발광 구조체(120)의 표면 전반에 걸쳐 형성될 수 있다.
몇몇 실시예들에서, 제2 전극 패드(213)의 하부 영역에는, 홈(120h)이 형성되지 않는 부분이 형성될 수 있다. 즉, 도 15의 (b)에 도시된 바와 같이, 제2 전극 패드(213)와 제2형 전극(140) 간의 전기적 연결을 허용하기 위한 제2 절연층(153)의 제2 개구부(153b)의 주변에는 홈(120h)이 형성되지 않을 수 있다. 제2 전극 패드(213)와 제2형 전극(140)이 접촉되는 부분 주변에 홈(120h)이 형성된 경우, 이 부분 주변의 홈(120h)의 인접 영역의 제1 도전형 반도체층(121)에 전류가 집중될 가능성이 있어 전류 분산 효율이 저하될 수 있다. 따라서, 본 실시예와 같이, 제2 절연층(153)의 제2 개구부(153b)의 주변, 특히, 제2 개구부(153b)의 하부에는 홈(120h)을 형성하지 않음으로써, 전류 분산 효율을 더욱 향상시킬 수 있다.
홈(120h)들은 발광 구조체(120)의 전체에 걸쳐 대체로 규칙적으로 위치할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 홈(120h)의 배치 형태 및 개수는 다양하게 변형될 수 있다. 또한, 제1 도전형 반도체층(121)이 노출된 형태는 홈(120h)과 같은 형태에 한정되는 것은 아니다. 예를 들어, 제1 도전형 반도체층(121) 노출되는 영역은 라인 형태, 홀 및 라인이 복합된 형태 등으로 형성될 수 있다.
한편, 발광 구조체(120)은 비극성 또는 반극성의 성장면을 갖는 성장 기판 상에 성장되어 형성된 것일 수 있다. 따라서, 제1 도전형 반도체층(121), 활성층(123) 및 제2 도전형 반도체층(125)을 포함하는 발광 구조체(120)는 비극성 또는 반극성의 성장면을 가질 수 있다. 상기 비극성 성장면은 m면 또는 a면을 포함할 수 있다.
제2형 전극(140)은 제2 도전형 반도체층(125) 상에 위치하여, 오믹 컨택될 수 있다. 제2형 전극(140)은 제2 도전형 반도체층(125)의 상면을 전반적으로 덮도록 배치될 수 있으며, 나아가, 제2 도전형 반도체층(125)의 상면을 거의 완전히 덮도록 형성될 수 있다. 제2형 전극(140)은 발광 구조체(120) 전체에 걸쳐 단일체로 형성될 수 있으며, 이 경우, 제2형 전극(140)은 복수의 홈(120h)의 위치에 대응하는 개구 영역들을 포함할 수 있다. 이에 따라, 발광 구조체(120)의 전체에 대해 전류를 균일하게 공급하여, 전류 분산 효율이 향상될 수 있다.
비극성 또는 반극성의 성장면을 갖는 제2 도전형 반도체층(125)에 오믹 컨택되는 제2형 전극(140)은 상술한 실시예들에서 설명한 바와 같은 구조를 가질 수 있다. 구체적으로, 제2형 전극(140)은 제2형 컨택층(141) 및 제2형 장벽층(143)을 포함할 수 있으며, 도 3a 내지 도 3c를 참조하여 설명한 바와 같은 제2형 전극(140)의 구조는 본 실시예에서도 동일하게 적용될 수 있다. 따라서, 제2형 컨택층(141)은 오믹 컨택층(1411) 및 오믹 컨택층(1411)을 덮는 반사층(1413)을 포함할 수 있다. 또한, 오믹 컨택층(1411)은, 예를 들어, Ni, Pt, Mg, Ni/Au 및 도전성 산화물 중 적어도 하나를 포함할 수 있다. 이때, 상기 도전성 산화물은 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, IrOx, RuOx, RuOx/ITO, MgO, ZnO 등을 포함할 수 있다. 또한, 오믹 컨택층(1411)은, 규칙적인 복수의 아일랜드 패턴, 불규칙적인 아일랜드 패턴 또는 시트(필름) 형태 등으로 형성될 수 있으며, 각각의 아일랜드 형태의 오믹 컨택층(1411)은 반구형의 형태를 가질 수 있다.
절연층(151, 153)은 발광 구조체(120) 및 제2형 전극(140)을 부분적으로 덮을 수 있다. 절연층(151, 153)은 제1형 전극(130)과 제2형 전극(140)을 서로 절연시킬 수 있다. 또한, 절연층(151, 153)은 제1 절연층(151) 및 제2 절연층(153)을 포함할 수 있다.
제1 절연층(151)은 발광 구조체(120)의 상면 및 제2형 전극(140)을 부분적으로 덮을 수 있다. 제1 절연층(151)은 복수의 홈(120h)들의 측면을 덮되, 홈(120h)의 하면에 위치하는 제1 도전형 반도체층(121)을 부분적으로 노출시키는 개구부를 포함할 수 있다. 따라서 상기 개구부는 복수의 홈(120h)이 배치된 위치에 대응하여 위치할 수 있다. 또한, 제1 절연층(151)은 제2형 전극(140)의 일부를 노출시키는 개구부를 포함할 수 있다. 나아가, 제1 절연층(151)은 발광 구조체(120)의 적어도 일부의 측면을 더 덮을 수 있다.
제1 절연층(151)은 절연성 물질로 형성될 수 있고, 예를 들어, SiO2 또는 SiNx을 포함할 수 있다. 나아가, 상부 절연층(153)은 다중층을 포함할 수 있고, 굴절률이 다른 물질이 교대로 적층된 분포 브래그 반사기를 포함할 수도 있다.
상기 분포 브래그 반사기는 굴절률이 서로 다른 유전체층들이 반복 적층되어 형성될 수 있으며, 예컨대, 교대로 적층된 TiO2층/SiO2층의 구조를 가질 수 있다. 분포 브래그 반사기의 각 층은 특정 파장의 1/4의 광학 두께를 가질 수 있으며, 4 내지 20 페어(pairs)로 형성할 수 있다. 분포 브래그 반사기의 하부에는 분포 브래그 반사기의 막질을 향상시킬 수 있는 기반층이 형성될 수 있다. 예컨대, 제1 절연층(151)은 약 0.2㎛ 내지 1.0㎛ 두께의 SiO2로 형성된 기반층 및 상기 기반층 상에 TiO2층/SiO2층이 소정 주기로 반복 적층된 구조의 분포 브래그 반사기를 포함할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 상기 분포 브래그 반사기는 ZrO2, HfO2 등의 유전체를 포함할 수도 있다.
상기 분포 브래그 반사기는 비교적 높은 가시광에 대한 반사율을 가질 수 있다. 상기 분포 브래그 반사기는 입사각이 0~60°이고, 파장이 400~700nm인 광에 대해 90% 이상의 반사율을 갖도록 설계될 수 있다. 상술한 반사율을 갖는 분포 브래그 반사기는 분포 브래그 반사기를 형성하는 복수의 유전체층들의 종류, 두께, 적층 주기등을 제어함으로써 제공될 수 있다. 이에 따라, 상대적으로 장파장의 광(예컨대, 550nm 내지 700nm) 및 상대적으로 단파장의 광(예컨대, 400nm 내지 550nm)에 대해 높은 반사율을 갖는 분포 브래그 반사기를 형성할 수 있다.
이와 같이, 분포 브래그 반사기가 넓은 파장대의 광에 대해 높은 반사율을 갖도록, 상기 분포 브래그 반사기는 다중 적층 구조를 포함할 수 있다. 즉, 상기 분포 브래그 반사기는 제1 두께를 갖는 유전체층들이 적층된 제1 적층 구조, 제2 두께를 갖는 유전체층들이 적층된 제2 적층 구조를 포함할 수 있다. 예를 들어, 상기 분포 브래그 반사기는 가시광의 중심 파장(약 550nm)의 광에 대해 1/4의 광학 두께보다 작은 두께를 갖는 유전체층들이 적층된 제1 적층 구조, 및 가시광의 중심 파장(약 550nm)의 광에 대해 1/4의 광학 두께보다 두꺼운 두께를 갖는 유전체층들이 적층된 제2 적층 구조를 포함할 수 있다. 나아가, 상기 분포 브래그 반사기는, 가시광의 중심 파장(약 550nm)의 광에 대해 1/4의 광학 두께보다 두꺼운 두께를 갖는 유전체층과 상기 광에 대해 1/4의 광학 두께보다 얇은 두께를 갖는 유전체층이 반복 적층된 제3 적층 구조를 더 포함할 수 있다.
발광 구조체(120)의 상면을 거의 전반적으로 덮는 제1 절연층(151)의 분포 브래그 반사기를 포함함으로써, 상기 발광 다이오드의 발광 효율이 향상될 수 있다. 특히, 제2형 전극(140)의 제2형 장벽층(143)에 덮이지 않는 홈(120h)의 측면으로 탈출하는 광이 제1 절연층(151)의 분포 브래그 반사기에 반사될 수 있어, 발광 다이오드의 발광 효율이 더욱 향상될 수 있다.
제1형 전극(130)은 발광 구조체(120)를 부분적으로 덮을 수 있으며, 제1 절연층(151) 상에 위치할 수 있다. 홈(120h)들 및 상기 홈(120h)들에 대응하는 부분에 위치하는 제1 절연층(151)의 개구부를 통해 제1 도전형 반도체층(121)과 오믹 컨택할 수 있다. 또한, 도시된 바와 달리, 제1형 전극(130)은 발광 구조체(120)의 측면까지 덮도록 형성될 수도 있다. 또한, 제1형 전극(130)은 제1형 컨택층(131) 및 제1형 장벽층(133)을 포함할 수 있다.
제2 절연층(153)은 제1형 전극(130)을 부분적으로 덮을 수 있으며, 제1형 전극(130)을 부분적으로 노출시키는 제1 개구부(153a), 및 제2형 전극(140)을 부분적으로 노출시키는 제2 개구부(153b)를 포함할 수 있다. 제1 및 제2 개구부(153a, 153b) 각각은 하나 이상 형성될 수 있다. 또한, 상기 개구부들(153a, 153b)은 서로 반대하여 위치하는 측면들에 각각 치우쳐 위치할 수 있다. 제2 절연층(153)은 절연성의 물질을 포함할 수 있으며, 예를 들어, SiO2, SiNx, MgF2 등을 포함할 수 있다. 몇몇 실시예들에 있어서, 제2 절연층(153)은 분포 브래그 반사기를 포함할 수 있다. 또한, 제2 절연층(153)이 다중층으로 이루어지는 경우, 제2 절연층(153)의 최상부층은 SiNx로 형성될 수 있다. SiNx로 형성된 층은 방습성이 우수하여, 발광 다이오드를 습기로부터 보호할 수 있다
제1 전극 패드(211) 과 제2 전극 패드(213) 은 발광 구조체(120) 상에 위치할 수 있고, 제1 전극 패드(211) 및 제2 전극 패드(213) 은 각각 제1형 전극(130) 및 제2형 전극(140)에 전기적으로 연결될 수 있다. 도 1 내지 도 14의 실시예들과 달리, 본 실시예의 제1 및 제2 전극 패드(211, 213)는 발광 구조체(120)의 상부에 위치할 수 있다. 따라서, 본 실시예의 발광 다이오드는 제1 및 제2 전극 패드(211, 213)를 통해 플립 본딩될 수 있다.
다양한 실시예들에서, 상기 발광 다이오드는 성장 기판(미도시)을 더 포함할 수 있다. 상기 성장 기판은 비극성 또는 반극성의 성장면을 가지며, 발광 구조체(120)를 성장시킬 수 있는 기판이면 한정되지 않으며, 사파이어 기판, 실리콘 카바이드 기판, 실리콘 기판, 질화갈륨 기판 또는 질화알루미늄 기판과 같은 질화물 기판 등일 수 있다. 예를 들어, 성장 기판은 그 성장면으로 m면, a면 또는 반극성면을 갖는 질화물 기판일 수 있고, 이때, 상기 성장면은 특정 결정면으로부터 소정의 오프셋 각도로 틸트(tilt)된 상태일 수도 있다. 본 실시예의 발광 다이오드에 있어서, 제1 및 제2 전극 패드(211, 213)은 발광 구조체(120) 상에 위치하므로, 성장 기판이 발광 구조체(120)로부터 분리되지 않은 상태로 제공될 수도 있다. 또한, 성장 기판은 발광 구조체(120)를 지지하는 역할을 할 수도 있다.
파장변환부(220)는 발광 구조체(120)의 하면 상에 배치될 수 있다. 파장변환부(210)에 의해 발광 구조체(120)로부터 방출된 광이 파장변환되어 다양한 색의 광을 구현할 수 있는 발광 다이오드가 제공될 수 있다. 또한, 파장변환부(210)는 발광 구조체(120)의 하면뿐만 아니라, 발광 구조체(120)의 측면까지 연장되어 형성될 수 있고, 나아가, 절연지지체(280)의 측면까지 더 연장되어 형성될 수도 있다. 상기 발광 다이오드가 성장 기판(미도시)을 더 포함하는 경우, 파장변환부(220)는 상기 성장 기판의 하면을 더 덮을 수 있다. 이 경우, 상기 성장 기판은 파장변환부(220)와 발광 구조체(120)의 사이에 개재될 수 있다.
파장변환부(220)는 광의 파장을 변환시킬 수 있는 물질을 포함할 수 있고, 예를 들어, 파장변환부(220)는 담지체 내에 형광체가 분산된 형태로 제공될 수 있고, 또는 단결정 형광체 시트 형태로 제공될 수도 있으며, 또는 양자점 물질을 포함하는 형태로 제공될 수도 있다. 다만, 본 발명이 이에 한정되는 것은 아니다. 발광 다이오드가 파장변환부(220)를 포함함으로써, 백색광을 방출할 수 있는 칩 스케일 패키지가 제공될 수 있다.
도 17은 본 발명의 일 실시예에 따른 발광 소자를 조명 장치에 적용한 예를 설명하기 위한 분해 사시도이다.
도 17을 참조하면, 본 실시예에 따른 조명 장치는, 확산 커버(1010), 발광 소자 모듈(1020) 및 바디부(1030)를 포함한다. 바디부(1030)는 발광 소자 모듈(1020)을 수용할 수 있고, 확산 커버(1010)는 발광 소자 모듈(1020)의 상부를 커버할 수 있도록 바디부(1030) 상에 배치될 수 있다.
바디부(1030)는 발광 소자 모듈(1020)을 수용 및 지지하여, 발광 소자 모듈(1020)에 전기적 전원을 공급할 수 있는 형태이면 제한되지 않는다. 예를 들어, 도시된 바와 같이, 바디부(1030)는 바디 케이스(1031), 전원 공급 장치(1033), 전원 케이스(1035), 및 전원 접속부(1037)를 포함할 수 있다.
전원 공급 장치(1033)는 전원 케이스(1035) 내에 수용되어 발광 소자 모듈(1020)과 전기적으로 연결되며, 적어도 하나의 IC칩을 포함할 수 있다. 상기 IC칩은 발광 소자 모듈(1020)로 공급되는 전원의 특성을 조절, 변환 또는 제어할 수 있다. 전원 케이스(1035)는 전원 공급 장치(1033)를 수용하여 지지할 수 있고, 전원 공급 장치(1033)가 그 내부에 고정된 전원 케이스(1035)는 바디 케이스(1031)의 내부에 위치할 수 있다. 전원 접속부(115)는 전원 케이스(1035)의 하단에 배치되어, 전원 케이스(1035)와 결속될 수 있다. 이에 따라, 전원 접속부(1037)는 전원 케이스(1035) 내부의 전원 공급 장치(1033)와 전기적으로 연결되어, 외부 전원이 전원 공급 장치(1033)에 공급될 수 있는 통로 역할을 할 수 있다.
발광 소자 모듈(1020)은 기판(1023) 및 기판(1023) 상에 배치된 발광 소자(1021)를 포함한다. 발광 소자 모듈(1020)은 바디 케이스(1031) 상부에 마련되어 전원 공급 장치(1033)에 전기적으로 연결될 수 있다.
기판(1023)은 발광 소자(1021)를 지지할 수 있는 기판이면 제한되지 않으며, 예를 들어, 배선을 포함하는 인쇄회로기판일 수 있다. 기판(1023)은 바디 케이스(1031)에 안정적으로 고정될 수 있도록, 바디 케이스(1031) 상부의 고정부에 대응하는 형태를 가질 수 있다. 발광 소자(1021)는 상술한 본 발명의 실시예들에 따른 발광 소자들 중 적어도 하나를 포함할 수 있다.
확산 커버(1010)는 발광 소자(1021) 상에 배치되되, 바디 케이스(1031)에 고정되어 발광 소자(1021)를 커버할 수 있다. 확산 커버(1010)는 투광성 재질을 가질 수 있으며, 확산 커버(1010)의 형태 및 광 투과성을 조절하여 조명 장치의 지향 특성을 조절할 수 있다. 따라서 확산 커버(1010)는 조명 장치의 이용 목적 및 적용 태양에 따라 다양한 형태로 변형될 수 있다.
도 18은 본 발명의 일 실시예에 따른 발광 소자를 디스플레이 장치에 적용한 예를 설명하기 위한 단면도이다.
본 실시예의 디스플레이 장치는 표시패널(2110), 표시패널(2110)에 광을 제공하는 백라이트 유닛 및, 상기 표시패널(2110)의 하부 가장자리를 지지하는 패널 가이드를 포함한다.
표시패널(2110)은 특별히 한정되지 않고, 예컨대, 액정층을 포함하는 액정표시패널일 수 있다. 표시패널(2110)의 가장자리에는 상기 게이트 라인으로 구동신호를 공급하는 게이트 구동 PCB가 더 위치할 수 있다. 여기서, 게이트 구동 PCB는 별도의 PCB에 구성되지 않고, 박막 트랜지스터 기판상에 형성될 수도 있다.
백라이트 유닛은 적어도 하나의 기판 및 복수의 발광 소자(2160)를 포함하는 광원 모듈을 포함한다. 나아가, 백라이트 유닛은 바텀커버(2180), 반사 시트(2170), 확산 플레이트(2131) 및 광학 시트들(2130)을 더 포함할 수 있다.
바텀커버(2180)는 상부로 개구되어, 기판, 발광 소자(2160), 반사 시트(2170), 확산 플레이트(2131) 및 광학 시트들(2130)을 수납할 수 있다. 또한, 바텀커버(2180)는 패널 가이드와 결합될 수 있다. 기판은 반사 시트(2170)의 하부에 위치하여, 반사 시트(2170)에 둘러싸인 형태로 배치될 수 있다. 다만, 이에 한정되지 않고, 반사 물질이 표면에 코팅된 경우에는 반사 시트(2170) 상에 위치할 수도 있다. 또한, 기판은 복수로 형성되어, 복수의 기판들이 나란히 배치된 형태로 배치될 수 있으나, 이에 한정되지 않고, 단일의 기판으로 형성될 수도 있다.
발광 소자(2160)는 상술한 본 발명의 실시예들에 따른 발광 소자들 중 적어도 하나를 포함할 수 있다. 발광 소자(2160)들은 기판 상에 일정한 패턴으로 규칙적으로 배열될 수 있다. 또한, 각각의 발광 소자(2160) 상에는 렌즈(2210)가 배치되어, 복수의 발광 소자(2160)들로부터 방출되는 광을 균일성을 향상시킬 수 있다.
확산 플레이트(2131) 및 광학 시트들(2130)은 발광 소자(2160) 상에 위치한다. 발광 소자(2160)로부터 방출된 광은 확산 플레이트(2131) 및 광학 시트들(2130)을 거쳐 면 광원 형태로 표시패널(2110)로 공급될 수 있다.
이와 같이, 본 발명의 실시예들에 따른 발광 소자는 본 실시예와 같은 직하형 디스플레이 장치에 적용될 수 있다.
도 19는 일 실시예에 따른 발광 소자를 디스플레이 장치에 적용한 예를 설명하기 위한 단면도이다.
본 실시예에 따른 백라이트 유닛이 구비된 디스플레이 장치는 영상이 디스플레이되는 표시패널(3210), 표시패널(3210)의 배면에 배치되어 광을 조사하는 백라이트 유닛을 포함한다. 나아가, 상기 디스플레이 장치는, 표시패널(3210)을 지지하고 백라이트 유닛이 수납되는 프레임(240) 및 상기 표시패널(3210)을 감싸는 커버(3240, 3280)를 포함한다.
표시패널(3210)은 특별히 한정되지 않고, 예컨대, 액정층을 포함하는 액정표시패널일 수 있다. 표시패널(3210)의 가장자리에는 상기 게이트 라인으로 구동신호를 공급하는 게이트 구동 PCB가 더 위치할 수 있다. 여기서, 게이트 구동 PCB는 별도의 PCB에 구성되지 않고, 박막 트랜지스터 기판상에 형성될 수도 있다. 표시패널(3210)은 그 상하부에 위치하는 커버(3240, 3280)에 의해 고정되며, 하부에 위치하는 커버(3280)는 백라이트 유닛과 결속될 수 있다.
표시패널(3210)에 광을 제공하는 백라이트 유닛은 상면의 일부가 개구된 하부 커버(3270), 하부 커버(3270)의 내부 일 측에 배치된 광원 모듈 및 상기 광원 모듈과 나란하게 위치되어 점광을 면광으로 변환하는 도광판(3250)을 포함한다. 또한, 본 실시예의 백라이트 유닛은 도광판(3250) 상에 위치되어 광을 확산 및 집광시키는 광학 시트들(3230), 도광판(3250)의 하부에 배치되어 도광판(3250)의 하부방향으로 진행하는 광을 표시패널(3210) 방향으로 반사시키는 반사시트(3260)를 더 포함할 수 있다.
광원 모듈은 기판(3220) 및 상기 기판(3220)의 일면에 일정 간격으로 이격되어 배치된 복수의 발광 소자(3110)를 포함한다. 기판(3220)은 발광 소자(3110)를 지지하고 발광 소자(3110)에 전기적으로 연결된 것이면 제한되지 않으며, 예컨대, 인쇄회로기판일 수 있다. 발광 소자(3110)는 상술한 본 발명의 실시예들에 따른 발광 소자를 적어도 하나 포함할 수 있다. 광원 모듈로부터 방출된 광은 도광판(3250)으로 입사되어 광학 시트들(3230)을 통해 표시패널(3210)로 공급된다. 도광판(3250) 및 광학 시트들(3230)을 통해, 발광 소자(3110)들로부터 방출된 점 광원이 면 광원으로 변형될 수 있다.
이와 같이, 본 발명의 실시예들에 따른 발광 소자는 본 실시예와 같은 에지형 디스플레이 장치에 적용될 수 있다.
도 20은 본 발명의 일 실시예에 따른 발광 소자를 헤드 램프에 적용한 예를 설명하기 위한 단면도이다.
도 20을 참조하면, 상기 헤드 램프는, 램프 바디(4070), 기판(4020), 발광 소자(4010) 및 커버 렌즈(4050)를 포함한다. 나아가, 상기 헤드 램프는, 방열부(4030), 지지랙(4060) 및 연결 부재(4040)를 더 포함할 수 있다.
기판(4020)은 지지랙(4060)에 의해 고정되어 램프 바디(4070) 상에 이격 배치된다. 기판(4020)은 발광 소자(4010)를 지지할 수 있는 기판이면 제한되지 않으며, 예컨대, 인쇄회로기판과 같은 도전 패턴을 갖는 기판일 수 있다. 발광 소자(4010)는 기판(4020) 상에 위치하며, 기판(4020)에 의해 지지 및 고정될 수 있다. 또한, 기판(4020)의 도전 패턴을 통해 발광 소자(4010)는 외부의 전원과 전기적으로 연결될 수 있다. 또한, 발광 소자(4010)는 상술한 본 발명의 실시예들에 따른 발광 소자를 적어도 하나 포함할 수 있다.
커버 렌즈(4050)는 발광 소자(4010)로부터 방출되는 광이 이동하는 경로 상에 위치한다. 예컨대, 도시된 바와 같이, 커버 렌즈(4050)는 연결 부재(4040)에 의해 발광 소자(4010)로부터 이격되어 배치될 수 있고, 발광 소자(4010)로부터 방출된 광을 제공하고자하는 방향에 배치될 수 있다. 커버 렌즈(4050)에 의해 헤드 램프로부터 외부로 방출되는 광의 지향각 및/또는 색상이 조절될 수 있다. 한편, 연결 부재(4040)는 커버 렌즈(4050)를 기판(4020)과 고정시킴과 아울러, 발광 소자(4010)를 둘러싸도록 배치되어 발광 경로(4045)를 제공하는 광 가이드 역할을 할 수도 있다. 이때, 연결 부재(4040)는 광 반사성 물질로 형성되거나, 광 반사성 물질로 코팅될 수 있다. 한편, 방열부(4030)는 방열핀(4031) 및/또는 방열팬(4033)을 포함할 수 있고, 발광 소자(4010) 구동 시 발생하는 열을 외부로 방출시킨다.
이와 같이, 본 발명의 실시예들에 따른 발광 소자는 본 실시예와 같은 헤드 램프, 특히, 차량용 헤드 램프에 적용될 수 있다.
이상에서, 본 발명의 다양한 실시예들에 대하여 설명하였지만, 상술한 다양한 실시예들 및 특징들에 본 발명이 한정되는 것은 아니고, 본 발명의 특허청구범위에 의한 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변형과 변경이 가능하다.

Claims (24)

  1. 지지 기판;
    제2 도전형 반도체층, 상기 제2 도전형 반도체층 상에 위치하는 활성층, 및 상기 활성층 상에 위치하는 제1 도전형 반도체층을 포함하며, 반극성 또는 비극성의 성장면을 갖고, 상기 지지 기판 상에 위치하는 발광 구조체;
    상기 발광 구조체의 하면에 형성되며, 상기 제1 도전형 반도체층이 부분적으로 노출되는 적어도 하나의 홈;
    적어도 상기 제2 도전형 반도체층의 하면 상에 위치하며, 상기 제2 도전형 반도체층과 전기적으로 접속되는 제2형 전극;
    상기 제2형 전극 및 상기 발광 구조체의 하면을 부분적으로 덮되, 상기 적어도 하나의 홈에 대응하는 적어도 하나의 개구부를 포함하는 절연층; 및
    상기 홈에 노출된 제1 도전형 반도체층과 전기적으로 연결되며, 상기 절연층을 적어도 부분적으로 덮는 제1형 전극을 포함하고,
    상기 제2형 전극은 상기 제2 도전형 반도체층과 접촉하는 제2형 컨택층을 포함하며, 상기 제2형 컨택층은 오믹 컨택층을 포함하고,
    상기 오믹 컨택층은 규칙적 또는 불규칙적인 다수의 아일랜드 형태로 배치되는 발광 다이오드.
  2. 청구항 1에 있어서,
    상기 오믹 컨택층은 Ni, Pt, Mg, Ni/Au 및 도전성 산화물 중 적어도 하나를 포함하는 발광 다이오드.
  3. 청구항 1에 있어서,
    상기 제2형 컨택층은 상기 오믹 컨택층을 덮는 반사층을 더 포함하고,
    상기 반사층은 Ag 및/또는 Al을 포함하는 발광 다이오드.
  4. 청구항 1에 있어서,
    상기 제2형 전극은 상기 제2형 컨택층을 적어도 부분적으로 덮는 제2형 장벽층을 더 포함하고,
    상기 제2형 장벽층의 일부는 상기 발광 구조체의 일 측면으로부터 연장되어 그 상부가 노출되는 발광 다이오드.
  5. 청구항 4에 있어서,
    상기 제2형 장벽층은 상기 제2형 컨택층 하면의 일 부분을 덮고, 상기 제2형 컨택층 하면의 나머지 부분은 상기 절연층에 덮이는 발광 다이오드.
  6. 청구항 5에 있어서,
    상기 제2형 컨택층 하면을 덮는 절연층의 부분 중 적어도 일부는 상기 제2형 장벽층과 상기 제2형 컨택층의 사이에 개재되는 발광 다이오드.
  7. 청구항 4에 있어서,
    상기 제2형 장벽층의 상부가 노출된 영역에서 상기 제2형 장벽층과 전기적으로 연결되는 제2형 패드 전극을 더 포함하고,
    상기 제2형 패드 전극의 하면은 적어도 부분적으로 상기 제2형 장벽층과 접촉되는 발광 다이오드.
  8. 청구항 1에 있어서,
    상기 제1형 전극은 상기 제1 도전형 반도체층과 접촉하는 제1형 컨택층, 및 상기 제1형 컨택층을 적어도 부분적으로 덮는 제1형 장벽층을 포함하는 발광 다이오드.
  9. 청구항 8에 있어서,
    상기 제1형 컨택층은 상기 절연층의 하면을 덮는 발광 다이오드.
  10. 청구항 8에 있어서,
    상기 제1형 컨택층은 상기 적어도 하나의 개구부를 채우되, 상기 제2 도전형 반도체층의 하면 상에는 위치하지 않는 발광 다이오드.
  11. 청구항 1에 있어서,
    상기 지지 기판과 상기 제2형 전극을 본딩하는 본딩층을 더 포함하는 발광 다이오드.
  12. 반극성 또는 비극성의 성장면을 갖는 성장 기판 상에, 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상에 위치하는 활성층, 및 상기 활성층 상에 위치하는 제2 도전형 반도체층을 포함하는 발광 구조체를 형성하고;
    상기 발광 구조체를 부분적으로 제거하여 상기 제1 도전형 반도체층이 부분적으로 노출되는 적어도 하나의 홈을 형성함과 아울러, 상기 제2 도전형 반도체층 상에 위치하는 제2형 전극을 형성하고;
    상기 발광 구조체 및 상기 제2형 전극을 덮되, 상기 홈에 대응하는 적어도 하나의 개구부를 포함하는 절연층을 형성하고;
    상기 개구부를 통해 상기 제1 도전형 반도체층과 전기적으로 접속되며, 상기 절연층을 적어도 부분적으로 덮는 제1형 전극을 형성하고;
    상기 제1형 전극 상에 지지 기판을 형성하고; 및
    상기 성장 기판을 상기 발광 구조체로부터 분리하는 것을 포함하고,
    상기 제2형 전극을 형성하는 것은, 상기 제2 도전형 반도체층과 접촉하는 오믹 컨택층을 포함하는 제2형 컨택층을 형성하는 것을 포함하고,
    상기 오믹 컨택층은, 증착 공정 및/또는 패터닝 공정을 이용하여 규칙적 또는 불규칙적인 다수의 아일랜드 형태로 형성되는 발광 다이오드 제조 방법.
  13. 청구항 12에 있어서,
    상기 오믹 컨택층은 Ni, Pt, Mg, Au/Ni 및 도전성 산화물 중 적어도 하나를 포함하는 발광 다이오드 제조 방법.
  14. 청구항 12에 있어서,
    상기 제2형 컨택층을 형성하는 것은, 상기 오믹 컨택층을 덮는 반사층을 형성하는 것을 더 포함하고, 상기 반사층은 Ag 및/또는 Al을 포함하는 발광 다이오드 제조 방법.
  15. 청구항 12에 있어서,
    상기 제2형 전극을 형성하는 것은, 상기 제2형 컨택층을 적어도 부분적으로 덮는 제2형 장벽층을 형성하는 것을 더 포함하는 발광 다이오드 제조 방법.
  16. 청구항 15에 있어서,
    상기 성장 기판을 분리한 후, 상기 발광 구조체를 부분적으로 제거하여 상기 제2형 장벽층을 부분적으로 노출시키는 것을 더 포함하는 발광 다이오드 제조 방법.
  17. 청구항 16에 있어서,
    상기 제2형 장벽층이 부분적으로 노출된 영역의 적어도 일부 상에 상기 제2형 장벽층과 전기적으로 연결되는 제2형 패드 전극을 형성하는 것을 더 포함하는 발광 다이오드 제조 방법.
  18. 청구항 12에 있어서,
    상기 제1형 전극을 형성하는 것은,
    상기 개구부를 채우며, 상기 절연층을 적어도 부분적으로 덮는 제1형 컨택층을 형성하고;
    상기 제1형 컨택층 상에 제1형 장벽층을 형성하는 것을 포함하는 발광 다이오드 제조 방법.
  19. 청구항 12에 있어서,
    상기 성장 기판을 분리하기 전에, 상기 제2형 전극 상에 본딩층을 형성하여 상기 지지 기판과 상기 제2형 전극을 본딩하는 것을 더 포함하는 발광 다이오드 제조 방법.
  20. 청구항 12에 있어서,
    상기 성장 기판이 분리되어 노출된 제1 도전형 반도체층의 표면 상에 러프니스를 형성하는 것을 더 포함하고,
    상기 러프니스를 형성하는 것은 건식 식각을 이용하는 것을 포함하는 발광 다이오드 제조 방법.
  21. 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 제2 도전형 반도체층의 사이에 위치하는 활성층을 포함하며, 상기 제2 도전형 반도체층 및 활성층을 관통하여 상기 제1 도전형 반도체층이 부분적으로 노출되는 적어도 하나의 홈을 포함하고, 반극성 또는 비극성의 성장면을 갖는 발광 구조체;
    상기 발광 구조체 상에 위치하며, 상기 제1 및 제2 도전형 반도체층에 각각 오믹 컨택하는 제1형 전극 및 제2형 전극;
    상기 제1형 전극과 제2형 전극을 절연시키며, 상기 제1형 전극과 제2형 전극을 각각 노출시키는 제1 개구부 및 제2 개구부를 포함하는 절연층; 및
    상기 절연층 상에 위치하며, 상기 제1형 전극 및 제2형 전극에 각각 전기적으로 연결된 제1 전극 패드 및 제2 전극 패드를 포함하고,
    상기 제2형 전극은 상기 제2 도전형 반도체층과 접촉하는 제2형 컨택층을 포함하며, 상기 제2형 컨택층은 오믹 컨택층을 포함하고,
    상기 오믹 컨택층은 규칙적 또는 불규칙적인 다수의 아일랜드 형태로 배치되는 발광 다이오드.
  22. 청구항 21에 있어서,
    상기 오믹 컨택층은 Ni, Pt, Mg, Ni/Au 및 도전성 산화물 중 적어도 하나를 포함하는 발광 다이오드.
  23. 청구항 21에 있어서,
    상기 제2형 컨택층은 상기 오믹 컨택층을 덮는 반사층을 더 포함하고,
    상기 반사층은 Ag 및/또는 Al을 포함하는 발광 다이오드.
  24. 청구항 21에 있어서,
    상기 발광 구조체는 복수의 홈을 포함하고,
    상기 복수의 홈의 상부에는 상기 제2 개구부가 위치하지 않는 발광 다이오드.
PCT/KR2015/008839 2014-08-27 2015-08-24 발광 다이오드 및 그 제조 방법 WO2016032192A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/503,963 US10134956B2 (en) 2014-08-27 2015-08-24 Light emitting diode and manufacturing method thereof

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20140112448 2014-08-27
KR10-2014-0112448 2014-08-27
KR1020150116053A KR20160025456A (ko) 2014-08-27 2015-08-18 발광 다이오드 및 그 제조 방법
KR10-2015-0116053 2015-08-18

Publications (1)

Publication Number Publication Date
WO2016032192A1 true WO2016032192A1 (ko) 2016-03-03

Family

ID=55400026

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2015/008839 WO2016032192A1 (ko) 2014-08-27 2015-08-24 발광 다이오드 및 그 제조 방법

Country Status (1)

Country Link
WO (1) WO2016032192A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100935974B1 (ko) * 2007-11-23 2010-01-08 삼성전기주식회사 질화물 반도체 발광소자의 제조 방법
US20130214308A1 (en) * 2012-02-17 2013-08-22 Samsung Electronics Co., Ltd. Semiconductor light emitting device, light emitting module, and illumination apparatus
KR20140060149A (ko) * 2012-11-09 2014-05-19 서울바이오시스 주식회사 발광 소자 및 그것을 제조하는 방법
JP2014116439A (ja) * 2012-12-10 2014-06-26 Nichia Chem Ind Ltd 半導体発光素子
KR20140086624A (ko) * 2012-12-28 2014-07-08 삼성전자주식회사 질화물 반도체 발광 소자

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100935974B1 (ko) * 2007-11-23 2010-01-08 삼성전기주식회사 질화물 반도체 발광소자의 제조 방법
US20130214308A1 (en) * 2012-02-17 2013-08-22 Samsung Electronics Co., Ltd. Semiconductor light emitting device, light emitting module, and illumination apparatus
KR20140060149A (ko) * 2012-11-09 2014-05-19 서울바이오시스 주식회사 발광 소자 및 그것을 제조하는 방법
JP2014116439A (ja) * 2012-12-10 2014-06-26 Nichia Chem Ind Ltd 半導体発光素子
KR20140086624A (ko) * 2012-12-28 2014-07-08 삼성전자주식회사 질화물 반도체 발광 소자

Similar Documents

Publication Publication Date Title
WO2016064134A2 (en) Light emitting device and method of fabricating the same
WO2016204482A1 (ko) 복수의 파장변환부를 포함하는 발광 소자 및 그 제조 방법
WO2014088201A1 (ko) 발광 다이오드 및 그것의 어플리케이션
WO2014038794A1 (ko) 웨이퍼 레벨의 발광 다이오드 어레이
WO2016190664A1 (ko) 발광소자
WO2017138707A1 (ko) 고출력 발광 다이오드 및 그것을 갖는 발광 모듈
WO2014025195A1 (ko) 웨이퍼 레벨의 발광 다이오드 어레이 및 그의 제조방법
WO2016021919A1 (ko) 발광 다이오드 및 그 제조 방법
WO2016148424A1 (ko) 금속 벌크를 포함하는 발광 소자
WO2015016561A1 (en) Light emitting diode, method of fabricating the same and led module having the same
WO2015190722A1 (ko) 발광 소자 및 조명 장치
WO2016133292A1 (ko) 광 추출 효율이 향상된 발광 소자
KR20160025456A (ko) 발광 다이오드 및 그 제조 방법
WO2016032193A1 (ko) 발광 소자 및 이의 제조 방법
WO2020166985A1 (ko) 디스플레이용 발광 소자 전사 방법 및 디스플레이 장치
WO2017135763A1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
WO2019045505A1 (ko) 반도체 소자 및 이를 포함하는 헤드 램프
WO2017039208A1 (ko) Zno 투명 전극을 갖는 발광 소자 및 그것을 제조하는 방법
WO2015147518A1 (ko) 렌즈, 이를 포함하는 발광소자 모듈
WO2016190665A1 (ko) 발광소자
WO2020241993A1 (ko) 수직형 발광 다이오드
WO2016126053A1 (ko) 발광 장치
WO2021033949A1 (ko) 디스플레이용 발광 소자 및 그것을 가지는 디스플레이 장치
WO2020185006A1 (ko) 디스플레이용 발광 소자 및 그것을 가지는 디스플레이 장치
WO2020138842A1 (en) Micro light emitting diode and manufacturing method of micro light emitting diode

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15835264

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15503963

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15835264

Country of ref document: EP

Kind code of ref document: A1