WO2015178573A1 - 와이어를 이용한 션트저항을 갖는 배터리 보호 ｉｃ 장치 - Google Patents

와이어를 이용한 션트저항을 갖는 배터리 보호 ｉｃ 장치 Download PDF

Info

Publication number
WO2015178573A1
WO2015178573A1 PCT/KR2015/002246 KR2015002246W WO2015178573A1 WO 2015178573 A1 WO2015178573 A1 WO 2015178573A1 KR 2015002246 W KR2015002246 W KR 2015002246W WO 2015178573 A1 WO2015178573 A1 WO 2015178573A1
Authority
WO
WIPO (PCT)
Prior art keywords
terminal
shunt resistor
fet
chip
protection
Prior art date
Application number
PCT/KR2015/002246
Other languages
English (en)
French (fr)
Inventor
나혁휘
황호석
김영석
박성범
안상훈
지영남
Original Assignee
주식회사 아이티엠반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아이티엠반도체 filed Critical 주식회사 아이티엠반도체
Publication of WO2015178573A1 publication Critical patent/WO2015178573A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires

Definitions

  • the present invention relates to an overcurrent high precision battery protection IC device using a wire.
  • Batteries are used in mobile terminals such as mobile phones and PDAs.
  • Lithium-ion batteries are the most widely used batteries in portable terminals and the like. They generate heat when overcharged and overcurrent flows, and if the temperature continues to rise due to heat generation, the battery has a risk of performance deterioration and explosion. Therefore, a normal battery is equipped with a protection circuit module that detects and blocks overcharge, overdischarge, and inflow of overcurrent, or installs a protection circuit outside the battery to detect overcharge, overdischarge, and heat and block the operation of the battery. do.
  • the protection circuit includes a circuit commonly referred to as a protection IC, which may include an overcurrent sensing terminal (Rsense) and a ground reference terminal (VSS), and a shunt resistor (Rshunt) connected between the two terminals.
  • the shunt resistor may also be referred to as a sensor resistor, and may be a resistor that maintains a constant resistance value even when the external environment changes, such as a temperature change.
  • the resistance value of the shunt resistor is good to have a small value, such as approximately 10 ⁇ 30m ⁇ , according to this configuration, there is a problem that the appearance of the shunt resistor should be large, and thus the area of the battery protection circuit becomes large.
  • the present invention provides a technique for miniaturizing a battery protection IC device by reducing the size of the area occupied by the shunt resistor connecting the overcurrent sensing terminal Rsense and the ground reference terminal VSS.
  • a battery protection IC device comprising: a base substrate having a chip including a protection IC and a first FET and a first conductive pad separated from the chip; And it may include a shunt resistor (Rshunt).
  • one end of the shunt resistor is directly connected to an overcurrent sensing terminal Rsense present on the chip, and the other end of the shunt resistor is connected to the ground reference terminal VSS existing on the chip. Can be connected via
  • a capacitor C1 connected between the voltage applying terminal VDD existing on the chip and the first conductive pad may be further connected to the first conductive pad.
  • the shunt resistor may be composed of one or more wires 71, and all the parts of the shunt resistor may be disposed in an area of the base substrate 101.
  • the overcurrent sensing terminal Rsense and one terminal S1 of the first FET are disposed on the chip, and the overcurrent sensing terminal Rsense and the terminal S1 of the first FET are electrically shorted.
  • One end of the shunt resistor may be directly connected to one end S1 of the first FET.
  • one terminal S1 of the first FET may have an area sufficient to bond the plurality of wires.
  • a plurality of conductive pads separated from the chip are further disposed on the base substrate, and a sensing terminal V ⁇ , a voltage applying terminal VDD, and one terminal S2 of the second FET are disposed on the chip.
  • the sensing terminal V ⁇ , the terminal S2 of the second FET, and the voltage applying terminal VDD may be connected to the plurality of conductive pads, respectively.
  • the battery protection IC device the chip including the protection IC, the first FET, and the second FET, and the first conductive pad and the second conductive pad separated from the chip is disposed Base substrate; And it may include a shunt resistor (Rshunt).
  • Rshunt shunt resistor
  • one end of the shunt resistor is directly connected to an overcurrent sensing terminal Rsense present on the chip, and the other end of the shunt resistor is connected to the ground reference terminal VSS existing on the chip.
  • the first conductive pad and the second conductive pad may be coupled to each other by a plurality of conductive regions disposed on a base substrate.
  • the shunt resistor may be one or more first wires, and all parts of the shunt resistor may be disposed in an area of the base substrate.
  • One end S2 of the second FET may be connected to the second conductive pad through a plurality of second wires, and the second conductive pad may have an area sufficient to bond the plurality of second wires. have.
  • a battery protection IC device includes a chip 102 including a protection IC 120 and a first FET (FET1) and a first conductive pad 41 separated from the chip.
  • the other end of the shunt resistor 71 may be directly connected to the first conductive pad 41, and one end of the shunt resistor 71 may be directly connected to one terminal S1 of the first FET. .
  • One terminal of the first FET is directly connected to an overcurrent sensing terminal Rsense existing on the protection IC 120 through a first wire 73, and the first conductive pad 41 is connected to the protection IC ( The ground reference terminal Vss existing on the 120 may be directly connected through the second wire 72.
  • the shunt resistor may be made of one or more wires, and all parts of the shunt resistor may be disposed in an area of the base substrate.
  • the present invention it is possible to miniaturize and reduce the cost of the battery protection IC by configuring to replace the role of the shunt resistor by using a wire without separately providing a large shunt resistor.
  • FIG. 1 shows a battery protection circuit according to an embodiment of the present invention.
  • FIG. 2 shows a battery protection IC device according to a comparative embodiment of the present invention.
  • FIG. 3 shows a structure of a battery protection IC device according to an embodiment of the present invention.
  • FIG. 4 is a view for explaining a battery protection IC device according to another embodiment of the present invention, which is a modification of the battery protection IC device shown in FIG.
  • FIG. 1 shows a battery protection circuit 100 according to an embodiment of the present invention.
  • the battery protection circuit 100 is terminals B + and B- for connecting to a battery cell, and an electronic device that is connected to a charger during charging and operated by battery power during discharge.
  • Terminals eg, portable terminals, etc.
  • P +, P- the terminal
  • the battery protection circuit 100 may include the first FET FET1 and the second FET FET2, the protection IC 120, the resistors R1 and R2, the shunt resistor Rshunt, and the capacitor C1. It can have a connection structure between).
  • the first FET FET1 and the second FET FET2 have a drain common structure, and a dual FET chip 110 in which the first FET FET1 and the second FET FET2 have a drain common structure in one chip. It may be provided in the form of.
  • the source terminal S1 of the first FET FET1 may be connected to the shunt resistor Rshunt
  • the source terminal S2 of the second FET FET2 may be connected to the second resistor R2.
  • the protection IC 120 includes a voltage applying terminal (VDD), a ground reference terminal (VSS), a sensing terminal (V-), a discharge blocking signal output terminal (DO), a charge blocking signal output terminal (CO), and an overcurrent sensing terminal ( Rsense).
  • VDD voltage applying terminal
  • VSS ground reference terminal
  • V- sensing terminal
  • DO discharge blocking signal output terminal
  • CO charge blocking signal output terminal
  • Rsense overcurrent sensing terminal
  • the voltage applying terminal VDD is connected to the positive terminal B + of the battery through the first resistor R1.
  • the voltage applying terminal VDD may be a terminal for sensing a charging voltage of the battery or a discharge voltage of the battery applied through the first node n1.
  • the ground reference terminal VSS may be connected to a ground terminal of the battery protection circuit 100.
  • Sensing terminal (V-) is a terminal for detecting the state of charging and discharging and overcurrent
  • overcurrent detecting terminal (Rsense) is a terminal for detecting the state of the overcurrent flow more precisely than the case of the sensing terminal (V-) Can be.
  • the discharge cutoff signal output terminal DO is a terminal for turning off the first FET FET1 in an over-discharge state, and the charge cutoff signal output terminal CO turns off the second FET FET2 in an overcharge state. It may be a terminal for.
  • the protection IC 120 may be configured to detect a voltage value of the shunt resistor Rshunt through the overcurrent sensing terminal Rsense. At this time, when the overcurrent is detected, the charge and discharge overcurrent is cut off.
  • the blocking method through the overcurrent detecting terminal Rsense may be set in the same manner as the blocking method using a value detected through the sensing terminal V ⁇ .
  • the DO terminal of the protection IC 120 is in a low-state to turn off the first FET FET1.
  • the CO terminal is turned low to turn off the second FET (FET2).
  • the protection IC 120 includes a reference voltage setting unit, a comparison unit for comparing the reference voltage and the charge / discharge voltage, an overcurrent detector, and a charge / discharge detection unit.
  • the criterion for determining the state of charge and discharge may be changed to a specification required by the user, and the charge / discharge state is determined by recognizing the voltage difference of each terminal of the protection IC 120 according to the determined criterion.
  • the shunt resistor Rshunt may have a structure connected between the overcurrent sensing terminal Rsense of the protection IC 120 and the ground reference terminal VSS.
  • the shunt resistor Rshunt may have a structure connected between the ground reference terminal VSS and the source terminal S1 of the first FET.
  • the resistance value of the shunt resistor (Rshunt) may be used approximately 10 ⁇ 30m ⁇ .
  • the shunt resistor (Rshunt) is also referred to as a sensor resistor (sens resistor), it may be a resistor device that the resistance value is kept constant even in the external environment changes such as temperature changes. Therefore, by further comprising the shunt resistor (Rshunt) and the overcurrent detection terminal (Rsense), it is possible to make the blocking range of the overcurrent more constant than in the conventional case, more precise blocking.
  • the first resistor R1 and the capacitor C1 stabilize the fluctuation of the supply power supplied to the protection IC 120.
  • One terminal of the first resistor R1 is connected to the first node n1, which is a power supply node of the battery, and the other terminal of the first resistor R1 is connected to the voltage applying terminal VDD of the protection IC 120. It is supposed to be connected.
  • the capacitor C1 is connected between the voltage applying terminal VDD and the ground reference terminal VSS of the protection IC 120.
  • the value of the first resistor R1 may be set to an appropriate value of 1 K ⁇ or less. Can be.
  • the value of the capacitor (C1) may have a suitable value of 0.01 ⁇ F or more for stable operation.
  • the first resistor R1 and the second resistor R2 become current limiting resistors when connected to a high voltage charger exceeding the absolute maximum rating of the protection IC 120 or when the charger is connected upside down.
  • the second resistor R2 is connected between the V- terminal of the protection IC 120 and the second node n2 to which the source terminal S2 of the second FET FET2 is connected. Since the first resistor R1 and the second resistor R2 may cause power consumption, the sum of the resistance values of the first resistor R1 and the second resistor R2 is generally set to be larger than 1 K ⁇ . If the value of the second resistor R2 is too large, the recovery may not occur after the overcharge cutoff, and thus the value of the second resistor R2 may be set to a value of 10 K ⁇ or less.
  • FIG. 2 illustrates a battery protection IC device 200 according to an embodiment.
  • the battery protection IC device 200 includes a plurality of conductive regions 10 spaced apart from each other at a chip region 102 for chip stacking and at edge portions of the chip region 102.
  • 20, 30, 40, 50, and 60 may include a base substrate 101.
  • the battery protection IC device 200 may include a shunt resistor (Rshunt).
  • the dual FET chip 110 and the protection IC 120 may be disposed on the base substrate 101.
  • the plurality of conductive regions 10, 20, 30, 40, 50, and 60 include first to sixth conductive regions 10, 20, 30, 40, 50, and 60, and a chip region.
  • the edges of 102 may be spaced apart from each other.
  • the first conductive type to the third conductive type regions 10, 20, and 30 are disposed in the right region of the chip region 102, and the fourth conductive type region to the sixth conductivity type in the left region of the chip region 102.
  • the conductive regions 40, 50, and 60 may be disposed. Naturally, it may be possible to have various arrangements.
  • the first to sixth conductivity type regions 10, 20, 30, 40, 50, and 60 may be changed in various positions, sizes, or shapes so as to facilitate wire connection or placement of the shunt resistor. Do.
  • One terminal of the shunt resistor Rshunt may be connected to the sixth external connection terminal 6 and the fifth external connection terminal 5 through the conductive line, and the other terminal of the shunt resistor Rshunt is connected to the fourth through the conductive line. It may be connected to the external connection terminal (4).
  • the conductive line may be formed on, for example, a PCB substrate.
  • the shunt resistor Rshunt and the base substrate 101 may be disposed on the PCB substrate. PCB described above in Figure 2 is not shown separately.
  • a dual FET chip 110 including a first FET (FET1) and a second FET (FET2) having a common drain structure may be disposed.
  • the dual FET chip 110 includes a gate terminal G1 and a source terminal S1 of the first FET FET1 and a gate terminal G2 and a source terminal S1 of the second FET FET2 thereon. It can have
  • the base substrate 101 may be any one selected from a leadframe, a printed circuit board, and a flexible printed circuit board.
  • the base substrate 101 may be any one selected from a leadframe, a printed circuit board, and a flexible printed circuit board.
  • Substrates well known to those skilled in the art may also be available.
  • the protection IC 120 may be disposed in such a manner as to be stacked on the upper surface of the dual FET chip 110. That is, the protection IC 120 may be stacked in an area (for example, a center portion) except for a portion where the source terminals S1 and S2 and the gate terminals G1 and G2 are disposed on the dual FET chip 110. have. In this case, an insulating film may be disposed between the protection IC 120 and the dual FET chip 110.
  • the size of the dual FET chip 110 is generally larger than that of the protection IC 120, an arrangement structure in which the protection IC 120 is stacked on the dual FET chip 110 is adopted.
  • the dual FET chip 110 since the dual FET chip 110 generates a lot of heat, it is also possible to radiate heat through the base substrate 101, so that the dual FET chip 110 is disposed closest to the base substrate 101. Will be advantageous.
  • the discharge cutoff signal output terminal DO of the protection IC 120 is electrically connected to the gate terminal G1 of the first FET FET1 through a wire or a wire, and the charge cutoff signal output terminal of the protection IC 120 ( CO may have a structure electrically connected to the gate terminal G2 of the second FET FET2 through a wire or a wiring.
  • the first conductivity type region 10 may be electrically connected to the sensing terminal V ⁇ of the protection IC 120 through wires or wires. A portion of the first conductivity type region 10 may protrude to the outside of the base substrate 101 to function as the first external connection terminal 1 of the battery protection IC device 200.
  • the second conductivity type region 20 is electrically connected to the source terminal S2 of the second FET FET2 through a wire or a wire, and a part of the second conductivity type region 20 protrudes out of the base substrate 101 so that the battery protection IC device ( It may function as the second external connection terminal 2 of the 200.
  • the third conductivity type region 30 is electrically connected to the voltage applying terminal VDD of the protection IC 120 through a wire or a wire, and a part of the third conductivity type region protrudes out of the base substrate 101 so that the battery protection IC device 200 It can function as the third external connection terminal (3) of.
  • the fourth conductivity type region 40 is electrically connected to the ground reference terminal VSS of the protection IC 120 through wires or wires, and a part of the fourth conductivity type region protrudes out of the base substrate 101 so that the battery protection IC device 200 It can function as the fourth external connection terminal (4) of.
  • the fifth conductivity type region 50 is electrically connected to the source terminal S1 of the first FET FET1 through a wire or a wire, and a portion of the fifth conductivity type region 50 protrudes out of the base substrate 101 so that the battery protection IC device 200 It can function as the fifth external connection terminal (5).
  • the sixth conductivity type region 60 is electrically connected to the overcurrent detecting terminal Rsense of the protection IC 120 through wires or wires, and a part of the sixth conductivity type region protrudes out of the base substrate 101 so that the battery protection IC device 200 It can function as the sixth external connection terminal (6).
  • the shunt resistor Rshunt is arranged to connect between the fourth external connection terminal 4 configured in the fourth conductive region 40 and the sixth external connection terminal 6 configured in the sixth conductive region 60.
  • the distance between the fourth conductive region 40 and the sixth conductive region 60 may be appropriately adjusted such that the distance or the size of the region may be adjusted to facilitate direct connection of the shunt resistor (Rshunt).
  • the size of the (Rshunt) can also be adjusted.
  • a large size shunt resistor (Rshunt) must be included separately, and accordingly, charging and discharging overcurrent protection operations can be performed. Therefore, the area of the battery protection circuit becomes large.
  • a battery protection circuit including a large size shunt resistor (Rshunt) has a disadvantage of miniaturization and cost reduction.
  • the use of a long wire has the disadvantage of high probability of failure due to the wire sweep (Wire sweep).
  • the present invention is to provide a battery protection IC device using a wire that can replace the shunt resistor (Rshunt).
  • FIG. 3 illustrates a battery protection IC device 300 according to an embodiment of the present invention.
  • the battery protection IC device 300 illustrated in FIG. 3 includes a base substrate 101 including a chip region 102 and a plurality of conductive regions 10, 20, 30, and 41. ) May have a structure in which the dual FET chip 110, the protection IC 120, and the shunt resistor (Rshunt) are disposed.
  • the configuration and role of the dual FET chip 110 and the protection IC 12 may have the same configuration as described above in FIG. 2 and the role thereof may also be the same.
  • a portion of the plurality of conductive regions 10, 20, 30, and 41 may protrude out of the base substrate 101 so that the first to fourth external connection terminals 1 and 2 of the battery protection IC device 300 are provided. , 3, 4).
  • the conductive regions 10, 20, 30, and 41 may be referred to as a term 'conductive pad'.
  • a portion of each of the conductive regions 10, 20, 30, and 41 and the conductive regions 10, 20, 30, and 41 may protrude to the outside of the base substrate 101. It may also be referred to as the term 'conductive pad', including all of 3 and 4).
  • FIG. 3 is compared with FIG.
  • the battery protection IC device 200 is connected between the fourth external connection terminal 4 and the sixth external connection terminal 6 which protrude out of the base substrate 101. It has a separate shunt resistor (Rshunt).
  • the plurality of conductive regions 10, 20, 30, 40, 50, and 60 may include the terminals V-, VDD, VSS, and Rsense of the protection IC 120 and the first FET FET1. It may have a structure connected to the source terminal (S1), and the source terminal (S2) of the second FET (FET2), respectively.
  • the shunt resistor shown in FIG. 2 is removed, and the wire 71 of the existing internally bonded wire is bonded.
  • the resistor may be used to replace the function of the removed shunt resistor. That is, the shunt resistor 71 in the battery protection IC device 300 shown in FIG. 3 may be formed of one or more wires, and all parts of the shunt resistor may be disposed in the area of the base substrate 101. .
  • the term 'in the region of the base substrate' refers to an inner space formed along the outer side of the base substrate 101.
  • the fourth conductive region 41 of the plurality of conductive regions 10, 20, 30, and 41 may be formed of a first through a plurality of (eg, four) wires 71. It may be electrically connected to the source terminal S1 of the FET FET1. In this case, the fourth conductivity type region 41 may have an area sufficient to bond the plurality of wires 71. In addition, the fourth conductivity type region 41 may be electrically connected to the ground reference terminal VSS of the protection IC 120 through the first wire 72. The source terminal S1 of the first FET FET1 may be electrically connected to the overcurrent detecting terminal Rsense of the protection IC 120 through the second wire 73. In this case, the plurality of wires 71, the first wires 72, and the second wires 73 may be implemented using wires.
  • the plurality of wires 71 may serve as the shunt resistor. That is, one end of the plurality of wires 71 serving as the shunt resistor is directly connected to the overcurrent sensing terminal Rsense present in the protection IC 120 disposed in the chip region 102, and a plurality of wires ( The other end of 71 may be connected to the ground reference terminal VSS existing in the protection IC 120 via the fourth conductivity type region 41.
  • the overcurrent detecting terminal Rsense and the source terminal S1 of the first FET FET1 are electrically shorted, and one end of the plurality of wires 71 is connected to the source terminal S1 of the first FET FET1.
  • the source terminal S1 of the first FET FET1 may have an area sufficient to bond the plurality of wires 71.
  • the fifth conductive region 50 and the sixth conductive region 60 shown in FIG. 2 are unnecessary components in the battery protection IC device 300 of FIG. 3, the fifth conductive region 50 and The fifth external connection terminal 5 and the sixth external connection terminal 6 respectively configured in the sixth conductive region 60 may be removed.
  • FIG. 2 has a configuration in which a separate large shunt resistor Rshunt is connected between the fourth external connection terminal 4 and the sixth external connection terminal 6, in FIG. Since the conductor resistance of the bonded wire is configured to replace the role of the shunt resistor, there is an advantage that the size and cost can be reduced. In addition, by eliminating the long wire portion (for example, the wire portion connecting between the Rsense terminal of the protection IC 120 and the sixth conductivity type region 60), the possibility of failure due to wire sweep can be reduced.
  • FIG. 4 is a view for explaining a battery protection IC device 400 according to another embodiment of the present invention, which is modified from the battery protection IC device 300 shown in FIG.
  • the components of the battery protection IC device 300 illustrated in FIG. 3 and the roles of the components may be the same.
  • a plurality of conductive regions (eg, two) of the second conductive region 22 may be combined with each other, and a fourth conductive region may be used.
  • the plurality of conductive regions 42 may be coupled to each other.
  • the second conductivity type region 22 may be electrically connected to the source terminal S2 of the second FET FET2 through a plurality of wires or wires.
  • the fourth conductivity type region 42 may be electrically connected to the source terminal S1 of the first FET FET1 through a plurality of wires (or wires) 71.
  • the plurality of wires 71 connected between the fourth conductivity-type region 42 and the source terminal S1 of the first FET FET1 may serve as the shunt resistor Rshunt as described with reference to FIG. 3. It may be intended to
  • the frequency of process defect occurrence can be reduced by securing a space in the portion where the wire 71 is bonded.
  • the shunt resistor since it is configured to replace the role of the shunt resistor by using the lead resistance of the existing internally bonded (bonded) wire, there is an advantage that the size and cost can be reduced.
  • by removing the long wire portion it is possible to reduce the possibility of defects caused by the wire sweep.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Protection Of Static Devices (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 별도의 션트저항을 구비하지 않고 기존의 내부적으로 본딩된 와이어를 이용하여 션트저항의 역할을 대신하도록 되어 있는 배터리 보호 IC 장치로서, 보호 IC 및 제1 FET를 포함하는 칩 및 상기 칩과 분리되어 있는 제1 도전패드가 배치되어 있는 베이스기판 및 션트저항을 포함하며, 상기 션트저항의 일단부는 상기 칩 상에 존재하는 과전류감지단자에 직접 연결되고, 상기 션트저항의 타단부는 상기 칩 상에 존재하는 접지기준단자에 상기 제1 도전패드를 거쳐 연결될 수 있다.

Description

와이어를 이용한 션트저항을 갖는 배터리 보호 ＩＣ 장치
본 발명은 와이어를 이용한 과전류 고정밀화 배터리 보호 IC 장치에 관한 것이다.
휴대폰, PDA 등의 휴대단말기 등에 배터리가 사용되고 있다. 리튬이온 배터리는 휴대단말기 등에 가장 널리 사용되는 배터리로 과충전, 과전류 유입 시에 발열하고, 발열이 지속되어 온도가 상승하게 되면 성능열화는 물론 폭발의 위험성까지 갖는다. 따라서 통상의 배터리에는 과충전, 과방전 및 과전류의 유입을 감지하고 차단하는 보호회로모듈이 실장되어 있거나, 배터리 외부에 과충전, 과방전, 발열을 감지하고 배터리의 동작을 차단하는 보호회로를 설치하여 사용한다.
상기 보호회로는 보통 보호 IC라고 불리는 회로가 포함되어 있는데, 보호 IC는 과전류감지단자(Rsense)와 접지기준단자(VSS), 그리고 이 두 단자 사이에 연결되는 션트저항(Rshunt)을 포함할 수 있다. 상기 션트저항은 센서 저항(sens resistor)으로도 불리며, 온도변화 등의 외부환경 변화에도 저항 값이 일정하게 유지되는 저항소자일 수 있다. 그런데 션트저항의 저항 값은 대략 10~30mΩ과 같은 수준의 작은 값을 갖는 것이 좋은데, 이러한 구성에 따르면, 션트저항의 외형이 커져야 하며, 따라서 배터리 보호회로의 면적이 커지게 된다는 문제가 있다.
본 발명에서는 과전류감지단자(Rsense)와 접지기준단자(VSS) 사이를 연결하는 션트저항이 차지하는 영역의 크기를 줄임으로써 배터리 보호 IC 장치를 소형화할 수 있는 기술을 제공하고자 한다.
본 발명의 일 관점에 따른 배터리 보호 IC 장치는, 보호 IC 및 제1 FET를 포함하는 칩 및 상기 칩과 분리되어 있는 제1 도전패드가 배치되어 있는 베이스기판; 및 션트저항(Rshunt)을 포함할 수 있다.
이때, 상기 션트저항의 일단부는 상기 칩 상에 존재하는 과전류감지단자(Rsense)에 직접 연결되고, 상기 션트저항의 타단부는 상기 칩 상에 존재하는 접지기준단자(VSS)에 상기 제1 도전패드를 거쳐 연결될 수 있다.
이때, 상기 제1 도전패드에는, 상기 칩 상에 존재하는 전압인가단자(VDD)와 상기 제1 도전패드 사이에 연결되는 커패시터(C1)가 더 연결될 수 있다.
이때, 상기 션트저항은 한 개 이상의 와이어(71)로 구성되어 있으며, 상기 션트저항의 모든 부분은 상기 베이스기판(101)의 영역 내에 배치된 것을 특징으로 할 수 있다.
이때, 상기 칩에는 상기 과전류감지단자(Rsense) 및 상기 제1 FET의 일단자(S1)가 배치되어 있으며, 상기 과전류감지단자(Rsense)와 상기 제1 FET의 일단자(S1)는 전기적으로 단락되어 있으며, 상기 션트저항의 일단부는 상기 제1 FET의 일단자(S1)에 직접 연결될 수 있다. 이때, 상기 제1 FET의 일단자(S1)는 상기 복수 개의 와이어를 접합하기에 충분한 면적을 가지고 있을 수 있다.
이때, 상기 베이스기판에는 상기 칩과 분리되어 있는 복수 개의 도전패드가 더 배치되어 있으며, 상기 칩에는 감지단자(V-), 전압인가단자(VDD), 제2 FET의 일단자(S2)가 배치되어 있으며, 상기 복수 개의 도전패드에는 각각 상기 감지단자(V-), 상기 제2 FET의 일단자(S2), 및 전압인가단자(VDD)가 연결될 수 있다.
한편, 본 발명의 다른 관점에 따른 배터리 보호 IC 장치는, 보호 IC, 제1 FET, 및 제2 FET를 포함하는 칩 및 상기 칩과 분리되어 있는 제1 도전패드 및 제2 도전패드가 배치되어 있는 베이스기판; 및 션트저항(Rshunt)을 포함할 수 있다.
이때, 상기 션트저항의 일단부는 상기 칩 상에 존재하는 과전류감지단자(Rsense)에 직접 연결되고, 상기 션트저항의 타단부는 상기 칩 상에 존재하는 접지기준단자(VSS)에 상기 제1 도전패드를 거쳐 연결되며, 상기 제1 도전패드와 상기 제2 도전패드는 베이스기판에 배치되어 있는 복수 개의 도전형 영역이 결합된 형태를 갖도록 되어 있을 수 있다.
이때, 상기 션트저항은 한 개 이상의 제1 와이어로 되어 있으며, 상기 션트저항의 모든 부분은 상기 베이스기판의 영역 내에 배치된 것을 특징으로 할 수 있다. 그리고 상기 제2 FET의 일단자(S2)는 복수 개의 제2 와이어를 통해 상기 제2 도전패드에 연결되며, 상기 제2 도전패드는 상기 복수 개의 제2 와이어를 접합하기에 충분한 면적을 가지고 있을 수 있다.
본 발명의 또 다른 관점에 따른 배터리 보호 IC 장치는, 보호 IC(120) 및 제1 FET(FET1)를 포함하는 칩(102) 및 상기 칩과 분리되어 있는 제1 도전패드(41)가 배치되어 있는 베이스기판(101); 및 션트저항(71)을 포함할 수 있다.
상기 션트저항(71)의 타단부는 상기 제1 도전패드(41)에 직접 연결되어 있고, 상기 션트저항(71)의 일단부는 상기 제1 FET의 일 단자(S1)에 직접 연결되어 있을 수 있다.
상기 제1 FET의 일 단자는 상기 보호 IC(120) 상에 존재하는 과전류감지단자(Rsense)에 제1 와이어(73)를 통해 직접 연결되고, 상기 제1 도전패드(41)는 상기 보호 IC(120) 상에 존재하는 접지기준단자(Vss)에 제2 와이어(72)를 통해 직접 연결되어 있을 수 있다.
상기 션트저항은 한 개 이상의 와이어로 되어 있으며, 상기 션트저항의 모든 부분은 상기 베이스기판의 영역 내에 배치된 것을 특징으로 할 수 있다.
본 발명에 따르면, 큰 크기의 션트저항을 별도로 구비하지 않고 와이어를 이용하여 상기 션트저항의 역할을 대신하도록 구성함으로써 배터리 보호 IC의 소형화 및 원가 절감이 가능할 수 있다.
또한, 길이가 긴 와이어 부분을 제거함으로써 와이어 스윕에 의한 불량 발생 가능성을 저감시킬 수 있다. 또한, 와이어 본딩을 위한 도전패드를 별도로 제공함으로써 즉, 본딩을 위한 공간을 확보함으로써 공정 불량의 발생 빈도를 저감시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 배터리 보호회로를 나타낸다.
도 2는 본 발명의 비교 실시예에 따른 배터리 보호 IC 장치를 나타낸다.
도 3은 본 발명의 일 실시예에 따른 배터리 보호 IC 장치의 구조를 나타낸다.
도 4는 도 3에 도시한 배터리 보호 IC 장치를 변형한, 본 발명의 다른 실시예에 따른 배터리 보호 IC 장치를 설명하기 위한 도면이다.
이하, 본 발명의 실시예를 첨부한 도면을 참고하여 설명한다. 그러나 본 발명은 본 명세서에서 설명하는 실시예에 한정되지 않으며 여러 가지 다른 형태로 구현될 수 있다. 본 명세서에서 사용되는 용어는 실시예의 이해를 돕기 위한 것이며, 본 발명의 범위를 한정하고자 의도된 것이 아니다. 또한, 이하에서 사용되는 단수 형태들은 문구들이 이와 명백히 반대의 의미를 나타내지 않는 한 복수 형태들도 포함한다.
도 1은 본 발명의 일 실시예에 따른 배터리 보호회로(100)를 나타낸다.
도 1에 도시된 바와 같이, 배터리 보호회로(100)는 배터리 셀에 연결되기 위한 단자들(B+,B-), 및 충전시에는 충전기에 연결되고, 방전시에는 배터리 전원에 의하여 동작되는 전자기기(예, 휴대단말기 등)와 연결되기 위한 단자들(P+,P-)을 구비한다.
이때, 배터리 보호회로(100)는 제1 FET(FET1)와 제2 FET(FET2), 보호 IC(120), 저항(R1, R2), 션트저항(Shunt Resistor)(Rshunt), 및 커패시터(C1) 간의 연결구조를 가질 수 있다.
제1 FET(FET1)과 제2 FET(FET2)는 드레인 공통 구조를 가지며, 하나의 칩 안에 드레인 공통구조의 제1 FET(FET1)와 제2 FET(FET2)가 내장된 듀얼 FET 칩(110)의 형태로 구비될 수 있다. 이때, 제1 FET(FET1)의 소스단자(S1)는 상기 션트저항(Rshunt)과 연결되고, 상기 제2 FET(FET2)의 소스단자(S2)는 제2 저항(R2)과 연결될 수 있다.
보호 IC(120)는 전압인가단자(VDD), 접지기준단자(VSS), 감지단자(V-), 방전차단신호 출력단자(DO), 충전차단신호 출력단자(CO), 및 과전류감지단자(Rsense)를 구비할 수 있다.
전압인가단자(VDD)는, 제1 저항(R1)을 통하여 배터리의 (+)단자(B+)와 연결된다. 그리고 전압인가단자(VDD)는, 제1 노드(n1)를 통해 인가되는 배터리의 충전전압 또는 배터리의 방전전압을 감지하는 단자일 수 있다.
접지기준단자(VSS)는, 배터리 보호회로(100)의 접지단자(ground terminal)에 연결될 수 있다.
감지단자(V-)는 충방전 및 과전류의 유입 상태를 감지하는 단자이며, 과전류감지단자(Rsense)는 과전류가 유입되는 상태를 상기 감지단자(V-)의 경우보다 더 정밀하게 감지하기 위한 단자일 수 있다.
방전차단신호 출력단자(DO)는 과방전 상태에서 제1 FET(FET1)를 오프(OFF)시키기 위한 단자이며, 충전차단신호 출력단자(CO)는 과충전 상태에서 제2 FET(FET2)를 오프시키기 위한 단자일 수 있다.
보호 IC(120)는 상기 과전류감지단자(Rsense)를 통하여 상기 션트저항(Rshunt)의 전압 값을 감지하도록 되어 있을 수 있다. 이때, 과전류가 감지되는 경우, 충전 및 방전 과전류를 차단하게 된다. 상기 과전류감지단자(Rsense)를 통한 차단방식은 상기 감지단자(V-)를 통해 감지된 값을 이용하는 차단방식과 동일하게 설정될 수 있다.
배터리 보호회로(100)에서 배터리 방전 시, 과방전 상태에 이르게 되면 보호 IC(120)의 DO 단자는 로우(Low)-상태가 되어 제1 FET(FET1)를 오프시키도록 되어 있다. 반대로 과충전 상태에 이르게 되면 CO 단자가 로우-상태가 되어 제2 FET(FET2)를 오프시키도록 되어 있다. 그리고 과전류가 흐르는 경우, 충전 시에는 제2 FET(FET2)를 오프시키도록 되어 있으며, 방전 시에는 제1 FET(FET1)를 오프시키도록 구성되어 있다.
보호 IC(120)의 내부는 기준전압 설정부, 기준전압과 충방전 전압을 비교하기 위한 비교부, 과전류 검출부, 및 충방전 검출부를 구비하고 있다. 여기서 충전 및 방전상태의 판단 기준은 유저가 요구하는 스펙(Spec)으로 변경이 가능하며 그 정해진 기준에 따라 보호 IC(120)의 각 단자별 전압차를 인지하여 충ㆍ방전 상태를 판정한다.
상기 션트저항(Rshunt)은 보호 IC(120)의 상기 과전류감지단자(Rsense)와 상기 접지기준단자(VSS) 사이에 연결되는 구조를 가질 수 있다. 또한, 상기 션트저항(Rshunt)은 접지기준단자(VSS)와 상기 제1 FET의 소스단자(S1) 사이에 연결되는 구조를 가질 수 있다. 이때, 상기 션트저항(Rshunt)의 저항 값은 대략 10~30mΩ이 사용될 수 있다. 이때, 상기 션트저항(Rshunt)은 센서 저항(sens resistor)으로도 불리며, 온도변화 등의 외부환경 변화에도 저항 값이 일정하게 유지되는 저항소자일 수 있다. 따라서 상기 션트저항(Rshunt) 및 상기 과전류감지단자(Rsense)를 더 구비함에 따라, 종래의 경우보다 과전류의 차단범위를 일정하게 할 수 있으며, 보다 고정밀한 차단이 가능해지는 것이다.
상기 제1 저항(R1)과 상기 커패시터(C1)는 보호 IC(120)에 공급되는 공급전원의 변동을 안정시키는 역할을 한다. 제1 저항(R1)의 일 단자는 배터리의 전원 공급노드인 제1 노드(n1)에 연결되고, 제1 저항(R1)의 타 단자는 보호 IC(120)의 상기 전압인가단자(VDD)에 연결되도록 되어 있다. 그리고 상기 커패시터(C1)는 보호 IC(120)의 상기 전압인가단자(VDD)와 접지기준 단자(VSS) 사이에 연결되도록 되어 있다. 이때, 제1 저항(R1)의 값을 크게 하면 전압 검출 시 보호 IC(120) 내부에 침투되는 전류에 의해서 검출전압이 높아지기 때문에 제1 저항(R1)의 값은 1KΩ 이하의 적당한 값으로 설정될 수 있다. 또한 안정된 동작을 위해서 상기 커패시터(C1)의 값은 0.01μF 이상의 적당한 값을 가질 수 있다.
그리고 제1 저항(R1)과 제2 저항(R2)은 보호 IC(120)의 절대 최대정격을 초과하는 고전압 충전기에 연결되는 경우 또는 충전기가 거꾸로 연결되는 경우 전류 제한 저항이 된다. 제2 저항(R2)은 보호 IC(120)의 V- 단자와 상기 제2 FET(FET2)의 소스단자(S2)가 연결된 제2 노드(n2) 사이에 연결된다. 제1 저항(R1)과 제2 저항(R2)은 전원소비의 원인이 될 수 있으므로 통상 제1 저항(R1)과 제2 저항(R2)의 저항 값의 합은 1KΩ 보다 크게 설정된다. 그리고 제2 저항(R2)의 값이 너무 크다면 과충전 차단 후에 복귀가 일어나지 않을 수 있으므로, 제2 저항(R2)의 값은 10KΩ 또는 그 이하의 값으로 설정될 수 있다.
도 2는 일 실시예에 따른 배터리 보호 IC 장치(200)를 나타낸다.
도 2에 도시한 바와 같이, 배터리 보호 IC 장치(200)는, 칩 적층을 위한 칩 영역(102)과 상기 칩 영역(102)의 가장자리 부위에 서로 이격되어 배치되는 복수 개의 도전형 영역들(10, 20, 30, 40, 50, 60)을 구비하는 베이스 기판(101)을 포함할 수 있다. 그리고 배터리 보호 IC 장치(200)는, 션트저항(Shunt Resistor)(Rshunt)을 포함할 수 있다. 이때, 베이스 기판(101) 상에 듀얼 FET 칩(110) 및 프로텍션(Protection) IC(120)가 배치될 수 있다.
상기 복수의 도전형 영역들(10, 20, 30, 40, 50, 60)은 제1 도전형 영역 내지 제6 도전형 영역(10, 20, 30, 40, 50, 60)을 포함하며 칩영역(102)의 가장자리부분에 서로 이격되어 배치될 수 있다. 예컨대, 칩영역(102)의 우측 영역에는 제1 도전형 영역 내지 제3 도전형 영역(10, 20, 30)이 배치되고, 칩영역(102)의 좌측 영역에는 제4 도전형 영역 내지 제6 도전형 영역(40, 50, 60)이 배치되는 구조를 가질 수 있다. 이외에 다양한 배치구조를 가질 수 있는 것은 당연하다. 제1 도전형 영역 내지 제6 도전형 영역(10, 20, 30, 40, 50, 60)은 와이어 연결이나 상기 션트저항(Rshunt)의 배치가 용이하도록 그 위치나 크기 또는 형상이 다양하게 변경 가능하다.
션트저항(Rshunt)의 일 단자는 도전선을 통해 제6 외부연결단자(6) 및 제5 외부연결단자(5)에 연결될 수 있으며, 션트저항(Rshunt)의 타 단자는 도전선을 통해 제4 외부연결단자(4)에 연결될 수 있다. 상기 도전선은 예컨대 PCB 기판 상에 형성된 것일 수 있다. 그리고 션트저항(Rshunt)과 베이스 기판(101)은 상기 PCB 기판 상에 배치된 것일 수 있다. 도 2에서 상술한 PCB 기판은 따로 도시하지 않았다.
베이스 기판(101)의 칩 영역(102)에는 공통 드레인 구조의 제1 FET(FET1) 및 제2 FET(FET2)를 내장한 듀얼 FET 칩(110)이 배치될 수 있다. 듀얼 FET 칩(110)은 제1 FET(FET1)의 게이트단자(G1) 및 소스단자(S1)와 제2 FET(FET2)의 게이트 단자(G2) 및 소스단자(S1)를 상부에 구비한 구조를 가질 수 있다.
이때, 베이스 기판(101)은 리드프레임(Leadframe), 인쇄회로기판(Printed Circuit Board), 및 연성회로기판(Flexible Printed Circuit Board) 중에서 선택된 어느 하나가 사용될 수 있으며, 이외에 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 잘 알려진 기판들도 사용이 가능할 수 있다.
그리고 듀얼 FET 칩(110)의 상부면에 적층되는 방식으로, 보호 IC(120)가 배치될 수 있다. 즉, 보호 IC(120)는 듀얼 FET 칩(110) 상의 소스단자(S1, S2) 및 게이트 단자(G1, G2)가 배치된 부분을 제외한 영역(예를 들면, 중앙부위)에 적층 배치될 수 있다. 이때, 보호 IC(120)과 듀얼 FET 칩(110)의 사이에는 절연을 위한 절연막이 배치될 수 있다.
통상적으로 듀얼 FET 칩(110)의 사이즈가 보호 IC(120)보다는 크기 때문에, 듀얼 FET 칩(110)의 상부에 보호 IC(120)를 적층하는 배치구조를 채택한다. 또한 듀얼 FET 칩(110)의 경우 열이 많이 발생하기 때문에, 상기 베이스 기판(101)을 통하여 방열을 하는 것도 가능하므로, 듀얼 FET 칩(110)은 상기 베이스 기판(101)에 가장 인접 배치되는 것이 유리할 것이다.
보호 IC(120)의 방전차단신호 출력단자(DO)는 와이어 또는 배선을 통해 제1 FET(FET1)의 게이트 단자(G1)에 전기적으로 연결되고, 보호 IC(120)의 충전차단신호 출력단자(CO)는 와이어 또는 배선을 통해 상기 제2 FET(FET2)의 게이트 단자(G2)에 전기적으로 연결되는 구조를 가질 수 있다.
제1 도전형 영역(10)은 와이어 또는 배선을 통해 보호 IC(120)의 감지단자(V-)에 전기적으로 연결될 수 있다. 그리고 제1 도전형 영역(10)의 일부는 베이스 기판(101)의 외부로 돌출되어 배터리 보호 IC 장치(200)의 제1 외부연결단자(1)로써 기능할 수 있다.
제2 도전형 영역(20)은 와이어 또는 배선을 통해 상기 제2 FET(FET2)의 소스단자(S2)에 전기적으로 연결되며, 일부가 베이스 기판(101)의 외부로 돌출되어 배터리 보호 IC 장치(200)의 제2 외부연결단자(2)로써 기능할 수 있다.
제3 도전형 영역(30)은 와이어 또는 배선을 통해 보호 IC(120)의 전압인가단자(VDD)에 전기적으로 연결되며, 일부가 베이스 기판(101)의 외부로 돌출되어 배터리 보호 IC 장치(200)의 제3 외부연결단자(3)로써 기능할 수 있다.
제4 도전형 영역(40)은 와이어 또는 배선을 통해 보호 IC(120)의 접지기준단자(VSS)에 전기적으로 연결되며, 일부가 베이스 기판(101)의 외부로 돌출되어 배터리 보호 IC 장치(200)의 제4 외부연결단자(4)로써 기능할 수 있다.
제5 도전형 영역(50)은 와이어 또는 배선을 통해 제1 FET(FET1)의 소스단자(S1)에 전기적으로 연결되며, 일부가 베이스 기판(101)의 외부로 돌출되어 배터리 보호 IC 장치(200)의 제5 외부연결단자(5)로써 기능할 수 있다.
제6 도전형 영역(60)은 와이어 또는 배선을 통해 보호 IC(120)의 과전류감지단자(Rsense)에 전기적으로 연결되며, 일부가 베이스 기판(101)의 외부로 돌출되어 배터리 보호 IC 장치(200)의 제6 외부연결단자(6)로써 기능할 수 있다.
이상의 전기적 연결구조에서 와이어를 통해 연결되는 경우에는 전도성을 좋게 하고 빠른 신호전송을 위해 여러 개의 와이어를 통해 연결하는 것도 가능하다.
상기 션트저항(Rshunt)은 제4 도전형 영역(40)에 구성된 제4 외부연결단자(4)와 제6 도전형 영역(60)에 구성된 제6 외부연결단자(6) 사이를 연결하도록 배치될 수 있다. 이때, 제4 도전형 영역(40)과 제6 도전형 영역(60) 사이는 상기 션트저항(Rshunt)의 직접연결이 용이하도록 이격거리 또는 영역의 크기 등이 적절하게 조절될 수 있으며 상기 션트저항(Rshunt)의 사이즈도 조절될 수 있다.
그러나 상술한 구성에 따르면, 별도로 큰 크기의 션트저항(Rshunt)이 포함되어야만 하며, 이에 따라, 충, 방전 과전류 보호 동작을 수행할 수 있다. 따라서 배터리 보호회로의 면적이 커지게 된다. 이때, 별도로 큰 크기의 션트저항(Rshunt)이 포함된 배터리 보호회로는 소형화와 원가 절감이 어렵다는 단점이 있다. 또한 길이가 긴 와이어를 사용함에 따라 와이어 스윕(Wire sweep)에 의한 불량 발생 가능성이 높다는 단점이 있다.
이를 해결하기 위해, 본 발명에서는 션트저항(Rshunt)을 대체할 수 있는 와이어를 이용한 배터리 보호 IC 장치를 제공하고자 한다.
이하, 도 3을 참고하여 본 발명의 일 실시예에 따른 배터리 보호 IC 장치(300)에 대해 설명한다.
도 3은 본 발명의 일 실시예에 따른 배터리 보호 IC 장치(300)를 나타낸다.
도 3에 도시한 배터리 보호 IC 장치(300)는, 도 2에 도시한 바와 같이, 칩 영역(102)과 복수 개의 도전형 영역들(10, 20, 30, 41)을 구비하는 베이스 기판(101)에 듀얼 FET 칩(110), 보호 IC(120), 션트저항(Rshunt)이 배치되는 구조를 가질 수 있다. 이때, 듀얼 FET 칩(110) 및 보호 IC(12)의 구성 및 역할은 도 2에서 상술한 바와 동일한 구성을 가지며 그에 따른 역할 또한 동일할 수 있다. 이때, 복수 개의 도전형 영역들(10, 20, 30, 41)의 일부는 베이스 기판(101)의 외부로 돌출되어 배터리 보호 IC 장치(300)의 제1 내지 제4 외부연결단자(1, 2, 3, 4)로써 기능할 수 있다.
이때, 본 발명의 실시예에서, 도전형 영역(10, 20, 30, 41)은 '도전패드'라는 용어로 지칭될 수도 있다. 또는, 도전형 영역(10, 20, 30, 41)과 도전형 영역(10, 20, 30, 41) 각각의 일부가 베이스 기판(101)의 외부로 돌출되어 구성된 외부연결단자(1, 2, 3, 4)를 모두 포함하여 '도전패드'라는 용어로 지칭할 수도 있다.
이때, 도 3을 도 2와 비교하여 설명한다.
도 2를 참조하면, 배터리 보호 IC 장치(200)에서는, 베이스 기판(101)의 외부로 돌출되어 구성되어 있는 제4 외부연결단자(4)와 제6 외부연결단자(6) 사이에 연결되어 있는 별도의 션트저항(Rshunt)을 구비하도록 되어 있다. 그리고 복수 개의 도전형 영역들(10, 20, 30, 40, 50, 60)이 보호 IC(120)에 구비되어 있는 단자들(V-, VDD, VSS, Rsense) 및 제1 FET(FET1)의 소스단자(S1), 및 제2 FET(FET2)의 소스단자(S2)에 각각 연결되는 구조를 가질 수 있다.
이에 비하여, 도 3을 참조하면, 도 3에 도시한 배터리 보호 IC 장치(300)에서는, 상기 도 2에 제시된 션트저항을 제거하고, 기존의 내부적으로 본딩(Bonding)되어 있는 와이어(71)의 도선 저항을 이용하여 상기 제거된 션트저항의 기능을 대신하도록 되어 있을 수 있다. 즉, 도 3에 도시한 배터리 보호 IC 장치(300)에서의 션트저항(71)은 한 개 이상의 와이어로 되어 있으며, 상기 션트저항의 모든 부분은 베이스기판(101)의 영역 내에 배치되어 있을 수 있다. 이때, 상기 ‘베이스기판의 영역 내’는 베이스기판(101)의 외곽을 따라 형성되는 그 내부공간을 의미한다.
도 3에 도시한 바와 같이, 복수 개의 도전형 영역들(10, 20, 30, 41) 중 제4 도전형 영역(41)은 복수 개(ex: 4개)의 와이어(71)를 통해 제1 FET(FET1)의 소스단자(S1)에 전기적으로 연결될 수 있다. 이때, 제4 도전형 영역(41)은 복수 개의 와이어(71)를 접합하기에 충분한 면적을 가지고 있을 수 있다. 또한 제4 도전형 영역(41)은 제1 와이어(72)를 통해 보호 IC(120)의 접지기준단자(VSS)에 전기적으로 연결될 수 있다. 그리고 제1 FET(FET1)의 소스단자(S1)는 제2 와이어(73)를 통해 보호 IC(120)의 과전류감지단자(Rsense)에 전기적으로 연결될 수 있다. 이때, 복수 개의 와이어(71), 제1 와이어(72), 및 제2 와이어(73)는 배선을 이용하여 구현될 수도 있다.
이와 같은 구성에 따라, 복수 개의 와이어(71)가 상기 션트저항의 역할을 수행할 수 있다. 즉, 상기 션트저항의 역할을 하는 복수 개의 와이어(71)의 일단부는 칩영역(102)에 배치된 보호 IC(120)에 존재하는 상기 과전류감지단자(Rsense)에 직접 연결되고, 복수 개의 와이어(71)의 타단부는 제4 도전형 영역(41)을 거쳐 보호 IC(120)에 존재하는 상기 접지기준단자(VSS)에 연결되는 형태를 가질 수 있다. 이때, 상기 과전류감지단자(Rsense)와 제1 FET(FET1)의 소스단자(S1)는 전기적으로 단락되어 있으며, 복수 개의 와이어(71)의 일단부는 제1 FET(FET1)의 소스단자(S1)에 직접 연결될 수 있다. 이때, 제1 FET(FET1)의 소스단자(S1)는 복수 개의 와이어(71)를 접합하기에 충분한 면적을 가지고 있을 수 있다.
이때, 도 2에 도시된 제5 도전형 영역(50)과 제6 도전형 영역(60)은, 도 3에 따른 배터리 보호 IC 장치(300)에서는 불필요한 구성이므로 제5 도전형 영역(50) 및 제6 도전형 영역(60)에 각각 구성되어 있는 제5 외부연결단자(5) 및 제6 외부연결단자(6)는 제거될 수 있다.
또한, 도 2에서는 제4 외부연결단자(4)와 제6 외부연결단자(6) 사이에 큰 크기의 별도의 션트저항(Rshunt)이 연결되어 있는 구성을 갖는 반면, 도 3에서는 기존의 내부적으로 본딩된 와이어의 도선 저항을 이용하여 상기 션트저항의 역할을 대신하도록 구성되어 있으므로 소형화 및 원가 절감이 가능할 수 있다는 장점이 있다. 또한, 길이가 긴 와이어 부분(예컨대 보호 IC(120)의 Rsense 단자와 제6 도전형 영역(60) 사이를 연결하는 와이어 부분)을 제거함으로써 와이어 스윕에 의한 불량 발생 가능성을 저감시킬 수 있다.
한편, 도 4를 참고하여 본 발명의 다른 실시예에 따른 배터리 보호 IC 장치(400)에 대해 설명한다.
도 4는 도 3에 도시한 배터리 보호 IC 장치(300)를 변형한, 본 발명의 다른 실시예에 따른 배터리 보호 IC 장치(400)를 설명하기 위한 도면이다.
도 4에 도시한 배터리 보호 IC 장치(400)는 도 3에 도시한 배터리 보호 IC 장치(300)의 구성요소 및 각 구성요소의 역할이 동일할 수 있다.
다만, 도 4에 도시한 배터리 보호 IC 장치(400)에서는 제2 도전형 영역(22)이 복수 개(ex: 2개)의 도전형 영역이 서로 결합된 형태일 수 있으며, 제4 도전형 영역(42)이 복수 개의 도전형 영역이 서로 결합된 형태일 수 있다.
이때, 제2 도전형 영역(22)은 복수 개(ex: 4개)의 와이어 또는 배선을 통해 제2 FET(FET2)의 소스단자(S2)에 전기적으로 연결될 수 있다. 그리고 제4 도전형 영역(42)은 복수 개(ex: 4개)의 와이어(또는 배선)(71)를 통해 제1 FET(FET1)의 소스단자(S1)에 전기적으로 연결될 수 있다.
이때, 제4 도전형 영역(42)과 제1 FET(FET1)의 소스단자(S1) 사이에 연결되는 복수 개의 와이어(71)는, 도 3에서 설명한 바와 같이, 상기 션트저항(Rshunt)의 역할을 하도록 되어 있을 수 있다.
도 4와 같은 구성에 따라, 와이어(71)가 본딩되는 부분의 공간을 확보함으로써 공정 불량 발생 빈도를 저감시킬 수 있다. 또한, 기존의 내부적으로 본딩(Bonding)된 와이어의 도선 저항을 이용하여 상기 션트저항의 역할을 대신하도록 구성되어 있으므로 소형화 및 원가 절감이 가능할 수 있다는 장점이 있다. 또한, 길이가 긴 와이어 부분을 제거함으로써 와이어 스윕에 의한 불량 발생 가능성을 저감시킬 수 있다.
상술한 본 발명의 실시예들을 이용하여, 본 발명의 기술 분야에 속하는 자들은 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에 다양한 변경 및 수정을 용이하게 실시할 수 있을 것이다. 특허청구범위의 각 청구항의 내용은 본 명세서를 통해 이해할 수 있는 범위 내에서 인용관계가 없는 다른 청구항에 결합될 수 있다.

Claims (10)

  1. 보호 IC 및 제1 FET를 포함하는 칩 및 상기 칩과 분리되어 있는 제1 도전패드가 배치되어 있는 베이스기판; 및
    션트저항
    을 포함하며,
    상기 션트저항의 일단부는 상기 칩 상에 존재하는 과전류감지단자에 직접 연결되고,
    상기 션트저항의 타단부는 상기 칩 상에 존재하는 접지기준단자에 상기 제1 도전패드를 거쳐 연결되는,
    배터리 보호 IC 장치.
  2. 제1항에 있어서, 상기 제1 도전패드에는, 상기 칩 상에 존재하는 전압인가단자와 상기 제1 도전패드 사이에 연결되는 커패시터가 더 연결되도록 되어 있는, 배터리 보호 IC 장치.
  3. 제1항에 있어서, 상기 션트저항은 한 개 이상의 와이어로 되어 있으며, 상기 션트저항의 모든 부분은 상기 베이스기판의 영역 내에 배치된 것을 특징으로 하는, 배터리 보호 IC 장치.
  4. 제1항에 있어서, 상기 칩에는 상기 과전류감지단자 및 상기 제1 FET의 일단자가 배치되어 있으며, 상기 과전류감지단자와 상기 제1 FET의 일단자는 전기적으로 단락되어 있으며, 상기 션트저항의 일단부는 상기 제1 FET의 일단자에 직접 연결되어 있는, 배터리 보호 IC 장치.
  5. 제4항에 있어서, 상기 션트저항은 복수 개의 와이어로 구성되며, 상기 제1 FET의 일단자는 상기 복수 개의 와이어를 접합하기에 충분한 면적을 가지고 있는, 배터리 보호 IC 장치.
  6. 제1항에 있어서,
    상기 베이스기판에는 상기 칩과 분리되어 있는 복수 개의 도전패드가 더 배치되어 있으며,
    상기 칩에는 감지단자, 전압인가단자, 제2 FET의 일단자가 배치되어 있으며,
    상기 복수 개의 도전패드에는 각각 상기 감지단자, 상기 제2 FET의 일단자, 및 전압인가단자가 연결되는,
    배터리 보호 IC 장치.
  7. 보호 IC, 제1 FET, 및 제2 FET를 포함하는 칩 및 상기 칩과 분리되어 있는 제1 도전패드 및 제2 도전패드가 배치되어 있는 베이스기판; 및 션트저항을 포함하며,
    상기 션트저항의 일단부는 상기 칩 상에 존재하는 과전류감지단자에 직접 연결되고,
    상기 션트저항의 타단부는 상기 칩 상에 존재하는 접지기준단자에 상기 제1 도전패드를 거쳐 연결되며,
    상기 제1 도전패드와 상기 제2 도전패드는 상기 베이스기판에 배치되어 있는 복수 개의 도전형 영역이 결합된 형태를 갖도록 되어 있는,
    배터리 보호 IC 장치.
  8. 제7항에 있어서, 상기 션트저항은 한 개 이상의 제1 와이어로 되어 있으며, 상기 션트저항의 모든 부분은 상기 베이스기판의 영역 내에 배치된 것을 특징으로 하는, 배터리 보호 IC 장치.
  9. 제7항에 있어서, 상기 제2 FET의 일단자는 복수 개의 제2 와이어를 통해 상기 제2 도전패드에 연결되며, 상기 제2 도전패드는 상기 복수 개의 제2 와이어를 접합하기에 충분한 면적을 가지고 있는, 배터리 보호 IC 장치.
  10. 보호 IC 및 제1 FET를 포함하는 칩 및 상기 칩과 분리되어 있는 제1 도전패드가 배치되어 있는 베이스기판; 및
    션트저항
    을 포함하며,
    상기 션트저항의 타단부는 상기 제1 도전패드에 직접 연결되어 있고,
    상기 션트저항의 일단부는 상기 제1 FET의 일 단자에 직접 연결되어 있으며,
    상기 제1 FET의 일 단자는 상기 보호 IC 상에 존재하는 과전류감지단자에 제1 와이어를 통해 직접 연결되고,
    상기 제1 도전패드는 상기 보호 IC 상에 존재하는 접지기준단자에 제2 와이어를 통해 직접 연결되며,
    상기 션트저항은 한 개 이상의 와이어로 되어 있으며, 상기 션트저항의 모든 부분은 상기 베이스기판의 영역 내에 배치된 것을 특징으로 하는,
    배터리 보호 IC 장치.
PCT/KR2015/002246 2014-05-22 2015-03-09 와이어를 이용한 션트저항을 갖는 배터리 보호 ｉｃ 장치 WO2015178573A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140061687A KR101594783B1 (ko) 2014-05-22 2014-05-22 와이어를 이용한 션트저항을 갖는 배터리 보호 ic 장치
KR10-2014-0061687 2014-05-22

Publications (1)

Publication Number Publication Date
WO2015178573A1 true WO2015178573A1 (ko) 2015-11-26

Family

ID=54554209

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2015/002246 WO2015178573A1 (ko) 2014-05-22 2015-03-09 와이어를 이용한 션트저항을 갖는 배터리 보호 ｉｃ 장치

Country Status (2)

Country Link
KR (1) KR101594783B1 (ko)
WO (1) WO2015178573A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6764112B2 (ja) * 2016-08-12 2020-09-30 ミツミ電機株式会社 電池保護装置
KR102291537B1 (ko) * 2016-10-31 2021-08-19 주식회사 엘지화학 Csr 지원 ic 소자 공용화를 위한 배터리 보호회로
KR102365630B1 (ko) * 2017-07-20 2022-02-21 주식회사 엘지에너지솔루션 배터리 과전류 감지 장치 및 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110071798A (ko) * 2009-12-21 2011-06-29 주식회사 아이티엠반도체 배터리 보호회로의 통합칩 배치구조
KR101054890B1 (ko) * 2010-05-24 2011-08-05 주식회사 아이티엠반도체 배터리 보호회로의 본딩패드 배치구조
KR20120045891A (ko) * 2010-11-01 2012-05-09 주식회사 아이티엠반도체 배터리 보호회로의 패키징 배치구조
KR101305468B1 (ko) * 2011-12-07 2013-09-06 주식회사 아이티엠반도체 배터리 보호회로 및 그에 따른 통합칩 배치구조

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110071798A (ko) * 2009-12-21 2011-06-29 주식회사 아이티엠반도체 배터리 보호회로의 통합칩 배치구조
KR101054890B1 (ko) * 2010-05-24 2011-08-05 주식회사 아이티엠반도체 배터리 보호회로의 본딩패드 배치구조
KR20120045891A (ko) * 2010-11-01 2012-05-09 주식회사 아이티엠반도체 배터리 보호회로의 패키징 배치구조
KR101305468B1 (ko) * 2011-12-07 2013-09-06 주식회사 아이티엠반도체 배터리 보호회로 및 그에 따른 통합칩 배치구조

Also Published As

Publication number Publication date
KR101594783B1 (ko) 2016-02-18
KR20150134650A (ko) 2015-12-02

Similar Documents

Publication Publication Date Title
WO2013055026A1 (ko) 배터리 보호회로의 패키지 모듈
WO2017030321A1 (ko) 배터리 보호회로 모듈, 및 이를 포함하는 배터리 팩
WO2015160112A1 (ko) 폴리머 배터리 셀 및 이를 포함하는 전자장치
WO2011078447A1 (ko) 배터리 보호회로의 통합칩 배치구조
WO2014010781A1 (en) Charging apparatus for mobile device
CN102110976B (zh) 用于电池组的保护电路
WO2015009087A1 (ko) 배터리 보호회로 모듈 패키지와 홀더가 결합된 구조체 및 이를 구비한 배터리팩
WO2017030320A1 (ko) 배터리 보호회로 모듈, 및 이를 포함하는 배터리 팩
KR101266509B1 (ko) 플립칩을 이용한 배터리 보호회로의 패키지 모듈
WO2014098414A1 (ko) 배터리 보호 모듈 패키지
WO2015178573A1 (ko) 와이어를 이용한 션트저항을 갖는 배터리 보호 ｉｃ 장치
KR101305468B1 (ko) 배터리 보호회로 및 그에 따른 통합칩 배치구조
WO2019151631A1 (ko) 배터리 보호 회로 및 이를 포함하는 배터리 팩
WO2015002401A1 (ko) 배터리 보호회로 모듈 패키지, 배터리 팩 및 이를 구비하는 전자장치
KR20030081933A (ko) 휴대 전자기기용 배터리 팩
WO2016167467A1 (ko) 배터리 보호회로 패키지 및 이를 포함하는 배터리 팩
KR101288059B1 (ko) 배터리 보호회로의 패키지 모듈
WO2019059540A1 (ko) 배터리 보호 회로
WO2017095032A1 (ko) 배터리 보호회로 모듈, 및 이를 포함하는 배터리 팩
KR20120045891A (ko) 배터리 보호회로의 패키징 배치구조
KR101054890B1 (ko) 배터리 보호회로의 본딩패드 배치구조
KR101749247B1 (ko) 배터리 보호회로, 배터리 보호회로 패키지 및 이를 포함하는 배터리 팩
WO2015005600A1 (ko) 싱글 mosfet을 이용한 배터리 보호회로 및 이를 위한 프로텍션 ic 시스템
KR101170117B1 (ko) 배터리 보호회로의 통합칩 구조
WO2017196038A2 (ko) 배터리 보호회로 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15796680

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15796680

Country of ref document: EP

Kind code of ref document: A1