WO2015141119A1 - 負荷制御装置 - Google Patents

負荷制御装置 Download PDF

Info

Publication number
WO2015141119A1
WO2015141119A1 PCT/JP2015/000592 JP2015000592W WO2015141119A1 WO 2015141119 A1 WO2015141119 A1 WO 2015141119A1 JP 2015000592 W JP2015000592 W JP 2015000592W WO 2015141119 A1 WO2015141119 A1 WO 2015141119A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
control device
switching element
load control
lightning surge
Prior art date
Application number
PCT/JP2015/000592
Other languages
English (en)
French (fr)
Inventor
岸田　貴司
林　雅則
後藤　潔
Original Assignee
パナソニックＩｐマネジメント株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニックＩｐマネジメント株式会社 filed Critical パナソニックＩｐマネジメント株式会社
Publication of WO2015141119A1 publication Critical patent/WO2015141119A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/042—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage comprising means to limit the absorbed power or indicate damaged over-voltage protection device
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current

Definitions

  • the varistor is connected in parallel to the main switching unit, for example, when a lightning surge voltage is applied to the load control device, the current flowing through the load control device flows to the switch element of the main switching unit.
  • the lightning surge current and the lightning surge current flowing through the varistor can be shunted.
  • the response time of a varistor to a lightning surge is generally in the range of 1 ⁇ s to several ⁇ s. Therefore, in the load control device, when a lightning surge voltage is applied, there is a possibility that a current exceeding the surge current withstand capability flows through the main switching part before the lightning surge current is shunted to the varistor.
  • the control circuit 4 can be configured, for example, by installing an appropriate program in a microcomputer.
  • the program is stored in, for example, a memory provided in advance in the microcomputer.
  • the first functional circuit 18 includes a parallel circuit (first parallel circuit) of the varistor 7 and the first capacitor 6.
  • the first parallel circuit is connected in parallel to the opening / closing unit 1.
  • the second functional circuit 8 includes a diode bridge 9, a second switching element 11, a parallel circuit of the first resistor 12 and the second capacitor 13 (second parallel circuit 81), a second resistor 14, and a third capacitor 15. And a parallel circuit (third parallel circuit 82).
  • the second switching element 11 has a transistor structure.
  • an insulated gate bipolar transistor IGBT: Insulated Gate Bipolar Transistor
  • IGBT Insulated Gate Bipolar Transistor
  • the first input terminal 91 of the pair of input terminals 91 and 92 in the diode bridge 9 constituted by four diodes is connected to the second input terminal 92 of the pair of input terminals 91 and 92 via the switching unit 1. It is connected to the.
  • the first output terminal 93 of the pair of output terminals 93, 94 in the diode bridge 9 is a first main terminal (collector terminal in the present embodiment) 112 of the second switching element 11 via the second parallel circuit 81. It is connected to the.
  • the second output terminal 94 of the pair of output terminals 93 and 94 in the diode bridge 9 is connected to a second main terminal (in this embodiment, an emitter terminal) 113 of the second switching element 11.
  • the emitter terminal 113 of the second switching element 11 is connected to the control terminal (in this embodiment, the gate terminal) 111 of the second switching element 11 via the third parallel circuit 82.
  • the rectifying / smoothing circuit 2 is configured to rectify and smooth the AC voltage from the AC power supply 20.
  • the rectifying / smoothing circuit 2 can be composed of, for example, a diode bridge composed of four diodes and a smoothing capacitor.
  • the rectifying / smoothing circuit 2 is provided in a power feeding path from the AC power supply 20 to the load 21.
  • the power supply circuit 3 is configured to generate a predetermined DC voltage from the DC voltage rectified and smoothed by the rectifying and smoothing circuit 2.
  • the power supply circuit 3 is configured to supply the predetermined DC voltage to the control circuit 4.
  • a DC / DC converter or the like can be used as the power supply circuit 3.
  • the power supply circuit 3 is electrically connected to the rectifying / smoothing circuit 2.
  • the power supply circuit 3 is electrically connected to the control circuit 4.
  • the response time to the lightning surge in the second functional circuit 8 is set shorter than the response time to the lightning surge in the varistor 7.
  • the impedance of the second functional circuit 8 is set smaller than the impedance of the varistor 7.
  • the impedance of the second functional circuit 8 is determined in advance based on the impedance of the second parallel circuit 81, the impedance of the second switching element 11, and the impedance of the third parallel circuit 82. More specifically, the impedance of the second functional circuit 8 is the impedance between the first output terminal 93 of the diode bridge 9 and the collector terminal 112 of the second switching element 11, and the collector-gate of the second switching element 11. And the total impedance of the impedance between the gate and the emitter of the second switching element 11 and the combined impedance of the impedance of the third parallel circuit 82.
  • the time constant of the second functional circuit 8 is such that the time when the lightning surge current begins to flow through the second switching element 11 is earlier than the time when the lightning surge current begins to flow through the varistor 7. Is set smaller than. More specifically, in the load control device 10, the time constant determined by the second switching element 11, the first resistor 12, the second resistor 14, the second capacitor 13 and the third capacitor 15 is set as the varistor 7 and the first capacitor 6. It is set smaller than the time constant determined by.
  • FIG. 2 shows a characteristic example of the load control device 10 obtained using a circuit simulator when a lightning surge voltage is superimposed on the AC voltage (200 V in the present embodiment) of the AC power supply 20.
  • the left vertical axis in FIG. 2 represents the voltage value.
  • the vertical axis on the right side in FIG. 2 represents the current value.
  • the horizontal axis in FIG. 2 represents the time from when the lightning surge voltage is superimposed on the AC voltage of the AC power supply 20.
  • A1, A2, A3, A4, A5 and A6 are the voltage applied to the switching unit 1, the current flowing through the load 21, the current flowing through the switching unit 1, and the gate-emitter of the second switching element 11.
  • the inter-voltage, the current Id flowing through the second functional circuit 8 (see FIG. 1), and the current flowing through the varistor 7 are shown.
  • a current (lightning surge current) flows through the switching unit 1 and the second functional circuit 8 as shown in FIG. Surge current flows. More specifically, in the load control device 10, for example, when a lightning surge voltage is applied, the voltage applied to the switching unit 1 (both ends of the switching unit 1) as shown by A1 and A2 in FIG. Voltage) and the current flowing through the load 21 rise. Thereby, in the load control apparatus 10, the leakage current of each 1st switching element 17 increases, and the lightning surge current flows into the switching part 1 (refer A3 in FIG. 2).
  • the voltage between the pair of output terminals 93 and 94 of the diode bridge 9 increases, and the gate-emitter voltage of the second switching element 11 increases (see A4 in FIG. 2).
  • the load control device 10 for example, when a lightning surge voltage of +1 kV is applied, the voltage applied to the switching unit 1 rises to about 300V.
  • the second switching element 11 changes from the off state to the on state. Become.
  • Vt threshold voltage
  • the second switching element 11 changes from the off state to the on state.
  • Vt threshold voltage
  • the load control device 10 it is possible to reduce the lightning surge current flowing through the switching unit 1 and increase the lightning surge current flowing through the second functional circuit 8. That is, in the load control device 10, the lightning surge current flowing through the switching unit 1 can be shunted to the second functional circuit 8 (see A5 in FIG. 2).
  • the load control device 10 when a varistor current flows through the varistor 7, the impedance of the varistor 7 becomes smaller than the impedances of the switching unit 1 and the second functional circuit 8. As a result, in the load control device 10, most of the lightning surge current flowing through the switching unit 1 can be shunted to the varistor 7. Therefore, the load control device 10 can suppress the surge current flowing through the switching unit 1 when a lightning surge voltage is applied.
  • the load control device 60 is provided in a power feeding path from the AC power source 69 to the load 70.
  • the load control device 60 includes a main opening / closing part 61, a rectifying part 62, a control part 63, a first power supply part 64, a second power supply part 71, and a third power supply part 65.
  • the main opening / closing part 61 is configured to control the supply of power to the load 70.
  • the main opening / closing part 61 includes a switch element 66 having a transistor structure.
  • a varistor 67 is connected to the main opening / closing part 61 in parallel.
  • a capacitor 68 is connected in parallel to the varistor 67.
  • the control unit 63 is configured to control the entire load control device 60.
  • the control unit 63 is configured to make the main opening / closing unit 61 conductive or non-conductive.
  • the load control device 10 when a lightning surge voltage of ⁇ 1 kV is applied, the voltage between both ends of the switching unit 1 rises and a voltage having a reverse polarity is applied to the second functional circuit 8.
  • the polarity of the voltage between the pair of output terminals 93 and 94 of the diode bridge 9 is set to the same polarity as when a lightning surge voltage of +1 kV is applied by full-wave rectification by the diode bridge 9. be able to.
  • the operation of the second functional circuit 8 is the same as that when a lightning surge voltage of +1 kV is applied. Can do. Therefore, in the load control device 10, even if a lightning surge voltage of ⁇ 1 kV is applied, the lightning surge current flowing through the switching unit 1 can be shunted to the second functional circuit 8.
  • an insulated gate bipolar transistor is used as the second switching element 11.
  • the junction gate type switching element include a JFET (Junction / Field / Effect / Transistor).
  • the present inventors conducted a lightning surge test in which a lightning surge voltage is applied to the load control device 30 using a lightning surge tester 31 that artificially generates a lightning surge as shown in FIG.
  • the lightning surge voltage is set to +1 kV in accordance with the standard defined in IEC60669-2-1-1996.
  • normal mode application is employed as a method of superimposing the lightning surge voltage on the AC voltage of the AC power supply 20 (in this embodiment, 200 V).
  • the phase angle for synchronizing the lightning surge voltage to the AC voltage of the AC power supply 20 is set to + 90 ° in accordance with the standard defined in IEC60669-2-1-1996.
  • the protection circuit 5 includes one second function circuit 8, but may include a plurality of second function circuits 8.
  • the plurality of second functional circuits 8 are respectively connected in parallel to the opening / closing unit 1.
  • the breakdown voltage of the second switching element 11 is preferably set lower than the varistor voltage of the varistor 7 and higher than the peak value of the AC voltage of the AC power supply 20.
  • the time constant of each of the plurality of second functional circuits 8 may be set so that the time when the surge current starts flowing through each of the second switching elements 11 is earlier than the time when the surge current starts flowing through the varistor 7. preferable.
  • each second functional circuit 8 is based on the second switching element 11, the resistance values of the first resistor 12 and the second resistor 14, and the capacitances of the second capacitor 13 and the third capacitor 15. Can be decided. Thereby, in the load control device 10, it is possible to further suppress the surge current flowing in the opening / closing unit 1 due to the lightning surge, as compared with the case where the protection circuit 5 includes one second functional circuit 8. . It is desirable that the response time with respect to the lightning surge in each second function circuit 8 is set to a different time.
  • the load control device 10 of the present embodiment described above is a load control device including the opening / closing unit 1 provided in the power supply path from the AC power supply 20 to the load 21.
  • the load control device 10 includes an opening / closing unit 1 including a first switching element 17, a control circuit 4 that controls on / off of the opening / closing unit 1, and a protection circuit 5 that suppresses a surge current from flowing through the opening / closing unit 1.
  • the protection circuit 5 includes a first functional circuit 18 and a second functional circuit 8.
  • the first functional circuit 18 includes a first parallel circuit of the varistor 7 and the first capacitor 6.
  • the first parallel circuit is connected to the opening / closing unit 1 in parallel.
  • the second functional circuit 8 includes a diode bridge 9, a second switching element 11, a second parallel circuit 81 including a first resistor 12 and a second capacitor 13, and a third resistor 14 and a third capacitor 15. And a parallel circuit 82.
  • the second switching element 11 includes a first main terminal 112, a second main terminal 113, and a control terminal 111. The second switching element 11 turns on / off conduction between the first main terminal 112 and the second main terminal 113 by a voltage applied to the control terminal 111 or a current flowing through the control terminal.
  • the first input terminal 91 of the pair of input terminals 91 and 92 in the diode bridge 9 is connected to the second input terminal 92 of the pair of input terminals 91 and 92 via the switching unit 1. It is connected to the.
  • the first output terminal 93 of the pair of output terminals 93 and 94 in the diode bridge 9 is connected to the first main terminal (collector) of the second switching element 11 via the second parallel circuit 81. Terminal) 112.
  • the second output terminal 94 of the pair of output terminals 93 and 94 is connected to the second main terminal (emitter terminal) 113 of the second switching element 11.
  • the response time to the lightning surge in the second function circuit 8 is determined by the impedance of the second function circuit 8.
  • the impedance of the second functional circuit 8 is preferably determined in advance based on the impedance of the second parallel circuit 81, the impedance of the second switching element 11, and the impedance of the third parallel circuit 82.
  • the load control device 10 of the present embodiment is configured as described above, the surge current flowing through the load control device 10 flows through the second functional circuit 8 earlier than the varistor 7. That is, the second functional circuit 8 is activated earlier than the varistor 7, and the surge current flows through the second functional circuit 8. Therefore, compared to the load control devices 30 and 60 of the first and second comparative examples, it is possible to suppress a surge current caused by a lightning surge flowing through the opening / closing unit 1.
  • the breakdown voltage of the second switching element 11 is set lower than the varistor voltage of the varistor 7 and higher than the peak value of the AC voltage of the AC power supply 20.
  • the varistor voltage is preferably set lower than the withstand voltage of the first switching element 17.
  • the load control apparatus 10 of this embodiment is comprised as mentioned above, when the lightning surge voltage is not applied to the load control apparatus 10, since the 2nd switching element 11 and the varistor 7 are in an OFF state, the second function It is possible to prevent the circuit 8 and the first functional circuit 18 from operating erroneously.
  • the protection circuit 5 is configured such that the time constant of the second functional circuit 8 is such that the time when the lightning surge current starts flowing through the second switching element 11 and the time when the lightning surge current starts flowing through the varistor 7. It is preferable that the time constant of the first functional circuit 18 is smaller than that of the first functional circuit 18 so as to be faster.
  • the protection circuit 5 has a time constant of the second functional circuit 8 such that the second switching element 11, the resistance values of the first resistor 12 and the second resistor 14, and the electrostatic capacitance of the second capacitor 13 and the third capacitor 15. It is preferable that the lightning surge current flow in the varistor 7 after a predetermined time has elapsed since the lightning surge current starts flowing in the second switching element 11 by being determined based on the capacity.
  • the second function circuit 8 is activated first before the lightning surge current flows through the varistor 7, and the lightning surge current is applied to the second function circuit 8. Flowing. Thereafter, when a voltage higher than a predetermined voltage value is applied to the varistor 7, the surge current flows through the varistor 7. In this way, the lightning surge current is divided into the second functional circuit 8 and the varistor 7, so that the lightning surge current flowing through the switching unit 1 can be further suppressed.
  • the protection circuit 5 preferably includes a plurality of second function circuits 8.
  • the plurality of second functional circuits 8 are preferably connected to the opening / closing unit 1 in parallel.
  • the load control device 10 is configured as described above, so that the lightning surge current is diverted to the plurality of second functional circuits 8, so that the surge current caused by the lightning surge flowing through the switching unit 1 can be further reduced. It can be suppressed.
  • the second switching element 11 is preferably an insulated gate bipolar transistor.
  • the load control device 10 of the present embodiment can reduce the power for driving the second switching element 11. In addition, the current flowing through the second switching element 11 can be increased.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Protection Of Static Devices (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

　本発明の課題は、開閉部に流れる雷サージに起因するサージ電流を抑制可能な負荷制御装置を提供することである。本発明に係る負荷制御装置（１０）は、第１スイッチング素子（１７）を具備する開閉部（１）、保護回路（５）を備えている。保護回路（５）は、第１機能回路（１８）と第２機能回路（８）を備えている。第２機能回路（８）は、ダイオードブリッジ（９）と、第２スイッチング素子（１１）と、第１抵抗（１２）と第２コンデンサ（１３）と、第２抵抗（１４）と第３コンデンサ（１５）とを備えている。第２機能回路（８）における雷サージに対する応答時間は、バリスタ（７）における雷サージに対する応答時間よりも短く設定されている。

Description

負荷制御装置
　本発明は、負荷制御装置に関し、特に、交流電源から負荷への給電路に設ける開閉部を備えた負荷制御装置に関する。
　従来、交流電源から負荷への給電路に設けられている負荷制御装置が提案されている（文献１[日本国公開特許公報２０１０－１４６５２７号]参照）。
　負荷制御装置は、主開閉部、制御部などを備えている。
　主開閉部は、負荷に対して電源の供給を制御するように構成されている。また、主開閉部は、トランジスタ構造のスイッチ素子を備えている。主開閉部には、バリスタが並列接続されている。バリスタには、コンデンサが並列接続されている。
　制御部は、負荷制御装置の全体を制御するように構成されている。また、制御部は、主開閉部を導通または非導通とさせるように構成されている。
　負荷制御装置では、バリスタが主開閉部に並列接続されているので、例えば、負荷制御装置に雷サージ電圧が印加されたとき、負荷制御装置に流れた電流を、主開閉部のスイッチ素子に流れる雷サージ電流とバリスタに流れる雷サージ電流とに分流することが可能となる。
　しかしながら、雷サージに対するバリスタの応答時間は、一般的に、１μｓ～数μｓの範囲内である。そのため、負荷制御装置では、雷サージ電圧が印加されたとき、バリスタに雷サージ電流が分流する前に、主開閉部にサージ電流耐量を超す電流が流れてしまう可能性がある。
　本発明は上記事由に鑑みて為されたものであり、その目的は、雷サージに起因する開閉部に流れるサージ電流を抑制可能な負荷制御装置を提供することにある。
　本発明の負荷制御装置は、交流電源から負荷への給電路に設ける開閉部を備えた負荷制御装置である。本発明の負荷制御装置は、第１スイッチング素子を具備する前記開閉部と、前記開閉部のオンオフを制御する制御回路と、前記開閉部にサージ電流が流れるのを抑制する保護回路とを備えている。前記保護回路は、第１機能回路と第２機能回路とを備えている。前記第１機能回路は、バリスタと第１コンデンサとの第１並列回路を備えている。前記第１並列回路は、前記開閉部に並列接続されている。前記第２機能回路は、ダイオードブリッジと、第２スイッチング素子と、第１抵抗と第２コンデンサとの第２並列回路と、第２抵抗と第３コンデンサとの第３並列回路とを備えている。前記第２スイッチング素子は、第１主端子と、第２主端子と、制御端子とを含む。前記第２スイッチング素子は、前記制御端子に印加される電圧又は前記制御端子に流れる電流によって、前記第１主端子と前記第２主端子との間の導通をオンオフする。前記第２機能回路では、前記ダイオードブリッジにおける一対の入力端子のうちの第１入力端子が、前記開閉部を介して、前記一対の入力端子のうち第２入力端子に接続されている。前記第２機能回路は、前記ダイオードブリッジにおける一対の出力端子のうちの第１出力端子が、前記第２並列回路を介して、前記第２スイッチング素子の前記第１主端子に接続されている。前記第２機能回路は、前記一対の出力端子のうちの第２出力端子が、前記第２スイッチング素子の前記第２主端子に接続されている。前記保護回路は、前記第２主端子が、前記第３並列回路を介して、前記第２スイッチング素子の制御端子に接続されている。前記保護回路は、前記第２機能回路における雷サージに対する応答時間が、前記バリスタにおける前記雷サージに対する応答時間よりも短くなるように構成されている。
本実施形態の負荷制御装置の回路図である。 本実施形態の負荷制御装置の動作説明図である。 比較例１の負荷制御装置の回路図である。 比較例２の負荷制御装置の回路図である。 比較例２の負荷制御装置に関し、雷サージ試験の説明図である。 比較例２の負荷制御装置の動作説明図である。
　以下、本実施形態の負荷制御装置１０について、図１を参照しながら説明する。また、以下、本実施形態の負荷制御装置１０では、第１スイッチング素子１７と第２スイッチング素子１１それぞれは、トランジスタ構造を備える。トランジスタ構造は、第１主端子、第２主端子、制御端子などで構成される。また、トランジスタ構造とは、制御端子に印加される電圧又は流れる電流によって、第１主端子と第２主端子との間の導通がオンオフするように構成されている。
　負荷制御装置１０は、交流電源２０から負荷２１への給電路に設ける開閉部１を備えた負荷制御装置である。交流電源２０としては、例えば、商用電源などを用いることができる。負荷２１としては、例えば、照明負荷などを用いることができる。なお、負荷制御装置１０は、交流電源２０と負荷２１を構成要件として含まない。
　負荷制御装置１０は、上述の開閉部１と、制御回路４と、保護回路５とを備えている。
　開閉部１は、上記給電路を開閉するように構成されている。具体的に説明すると、開閉部１は、２つの第１スイッチング素子１７，１７を備えている。第１スイッチング素子１７は、トランジスタ構造を備えている。第１スイッチング素子１７としては、例えば、エンハンスメント型（ノーマリオフ型）のｎチャネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などを用いることができる。各第１スイッチング素子１７は、内蔵ダイオードを備えている。
　負荷制御装置１０では、２つの第１スイッチング素子１７，１７が、互いのソース電極同士を接続して逆直列に接続されている。また、負荷制御装置１０では、各第１スイッチング素子１７の耐圧が、互いに等しくなるように設定されている。なお、負荷制御装置１０では、各第１スイッチング素子１７のソース電極同士を接続しているが、各第１スイッチング素子１７のドレイン電極同士を接続してもよい。また、負荷制御装置１０では、２つの第１スイッチング素子１７，１７を逆直列に接続しているが、２つの第１スイッチング素子１７，１７を逆並列に接続してもよい。
　また、負荷制御装置１０では、開閉部１として、例えば、双方向スイッチング素子などを用いることもできる。双方向スイッチング素子としては、例えば、双方向サイリスタなどが挙げられる。
　制御回路４は、開閉部１のオンオフを制御するように構成されている。制御回路４は、開閉部１をオンさせることで上記給電路を閉成させる。また、制御回路４は、開閉部１をオフさせることで上記給電路を開成させる。
　制御回路４は、例えば、マイクロコンピュータに適宜のプログラムを搭載することにより構成することができる。上記プログラムは、例えば、上記マイクロコンピュータに予め設けられたメモリなどに記憶されている。
　制御回路４は、開閉部１と電気的に接続されている。具体的に説明すると、制御回路４は、各第１スイッチング素子１７の制御端子（本実施形態では、ゲート端子）と電気的に接続されている。
　保護回路５は、開閉部１にサージ電流が流れるのを抑制するように構成されている。また、保護回路５は、第１機能回路１８と第２機能回路８とを備えている。
　第１機能回路１８は、バリスタ７と第１コンデンサ６との並列回路（第１並列回路）を備えている。また、第１並列回路は、開閉部１に並列接続されている。
　第２機能回路８は、ダイオードブリッジ９と、第２スイッチング素子１１と、第１抵抗１２と第２コンデンサ１３との並列回路（第２並列回路８１）と、第２抵抗１４と第３コンデンサ１５との並列回路（第３並列回路８２）とを備えている。第２スイッチング素子１１は、トランジスタ構造を備えている。第２スイッチング素子１１としては、例えば、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）などを用いることができる。
　４つのダイオードにより構成されたダイオードブリッジ９における一対の入力端子９１，９２のうちの第１入力端子９１は、開閉部１を介して、一対の入力端子９１，９２のうちの第２入力端子９２に接続されている。ダイオードブリッジ９における一対の出力端子９３，９４のうちの第１出力端子９３は、第２並列回路８１を介して、第２スイッチング素子１１の第１主端子（本実施形態では、コレクタ端子）１１２に接続されている。ダイオードブリッジ９における一対の出力端子９３，９４のうちの第２出力端子９４は、第２スイッチング素子１１の第２主端子（本実施形態では、エミッタ端子）１１３に接続されている。第２スイッチング素子１１のエミッタ端子１１３は、第３並列回路８２を介して、第２スイッチング素子１１の制御端子（本実施形態では、ゲート端子）１１１に接続されている。
　また、負荷制御装置１０は、整流平滑回路２と、電源回路３とを備えている。
　整流平滑回路２は、交流電源２０からの交流電圧を整流および平滑するように構成されている。整流平滑回路２は、例えば、４つのダイオードにより構成されたダイオードブリッジと、平滑コンデンサとで構成することができる。整流平滑回路２は、交流電源２０から負荷２１への給電路に設けられる。
　電源回路３は、整流平滑回路２により整流および平滑された直流電圧から所定の直流電圧を生成するように構成されている。また、電源回路３は、上記所定の直流電圧を制御回路４に供給するように構成されている。電源回路３としては、例えば、ＤＣ／ＤＣコンバータなどを用いることができる。
　電源回路３は、整流平滑回路２と電気的に接続されている。また、電源回路３は、制御回路４と電気的に接続されている。
　負荷制御装置１０では、第２機能回路８における雷サージに対する応答時間を、バリスタ７における雷サージに対する応答時間よりも短く設定してある。具体的に説明すると、負荷制御装置１０では、第２機能回路８のインピーダンスを、バリスタ７のインピーダンスよりも小さく設定してある。第２機能回路８のインピーダンスとは、第２並列回路８１のインピーダンスと、第２スイッチング素子１１のインピーダンスと、第３並列回路８２のインピーダンスとに基づいて予め決められている。より詳細には、第２機能回路８のインピーダンスとは、ダイオードブリッジ９の第１出力端子９３と第２スイッチング素子１１のコレクタ端子１１２との間のインピーダンスと、第２スイッチング素子１１のコレクタ－ゲート間のインピーダンスと、第２スイッチング素子１１のゲート－エミッタ間のインピーダンスと第３並列回路８２のインピーダンスとの合成インピーダンスと、の合計のインピーダンスを意味する。
　また、負荷制御装置１０では、第２スイッチング素子１１の耐圧を、バリスタ７のバリスタ電圧よりも低く、かつ、交流電源２０の交流電圧の波高値よりも高く設定している。また、負荷制御装置１０では、バリスタ７のバリスタ電圧を、開閉部１における第１スイッチング素子１７の耐圧よりも低く設定している。なお、バリスタ電圧とは、バリスタ７が動作を開始する電圧を意味する。
　第２機能回路８の時定数は、第２スイッチング素子１１に雷サージ電流が流れ始める時間がバリスタ７に上記雷サージ電流が流れ始める時間よりも早くなるように、第１機能回路１８の時定数よりも小さく設定されている。具体的に説明すると、負荷制御装置１０では、第２スイッチング素子１１、第１抵抗１２、第２抵抗１４、第２コンデンサ１３および第３コンデンサ１５で決まる時定数を、バリスタ７および第１コンデンサ６で決まる時定数よりも小さく設定している。
　また、負荷制御装置１０では、第２スイッチング素子１１に上記雷サージ電流が流れ続ける時間を、所定時間（例えば、数μｓ）に設定してある。つまり、保護回路５は、第２スイッチング素子１１に上記雷サージ電流が流れ始めてから上記所定時間が経過した後に、バリスタ７に上記雷サージ電流が流れるように、構成されている。上記所定時間は、第２機能回路８の上記時定数を適宜設定することによって、決定することができる。
　以下、本実施形態の負荷制御装置１０において交流電源２０の交流電圧に雷サージ電圧が重畳されたときの動作について、図２に基づいて説明する。以下では、各第１スイッチング素子１７がオフ状態であるものとして説明する。図２は、交流電源２０の交流電圧（本実施形態では、２００Ｖ）に雷サージ電圧が重畳されたときに関し、回路シミュレータを用いて求めた負荷制御装置１０の特性例を表している。また、図２中の左側の縦軸は、電圧値を表している。また、図２中の右側の縦軸は、電流値を表している。また、図２中の横軸は、交流電源２０の交流電圧に雷サージ電圧が重畳されたときからの時間を表している。また、図２中のＡ１、Ａ２、Ａ３、Ａ４、Ａ５およびＡ６は、開閉部１に印加された電圧、負荷２１に流れる電流、開閉部１に流れる電流、第２スイッチング素子１１のゲート－エミッタ間電圧、第２機能回路８に流れる電流Ｉｄ（図１参照）およびバリスタ７に流れる電流をそれぞれ表している。
　上記回路シミュレータでは、ＩＥＣ６０６６９－２－１－１９９６に規定された規格に準じて、雷サージ電圧を、＋１ｋＶに設定している。また、上記回路シミュレータでは、交流電源２０の交流電圧に雷サージ電圧を重畳させる条件として、ノーマルモード印加としている。また、上記回路シミュレータでは、ＩＥＣ６０６６９－２－１－１９９６に規定された規格に準じて、交流電源２０の交流電圧に雷サージ電圧を同期させる位相角を、＋９０°に設定している。また、上記回路シミュレータでは、雷サージ電圧の電圧波形の規約波頭長を、例えば、１．２μｓに設定している。また、上記回路シミュレータでは、雷サージ電圧の電圧波形の規約波尾長を、例えば、５０μｓに設定している。また、上記回路シミュレータでは、図２中の横軸の０の時点で、交流電源２０の交流電圧に雷サージ電圧を重畳している。なお、規約波頭長および規約波尾長は、例えば、ＩＥＣ６１０００－４－５－ＥＤ．２に定義されている。また、ノーマルモード印加については、例えば、ＩＥＣ６１０００－４－５－ＥＤ．２に例示されている。
　負荷制御装置１０では、例えば、雷サージ電圧が印加されたとき、図２に示すように、開閉部１および第２機能回路８に電流（雷サージ電流）が流れた後、バリスタ７に上記雷サージ電流が流れる。具体的に説明すると、負荷制御装置１０では、例えば、雷サージ電圧が印加されたとき、図２中のＡ１とＡ２とに示すように、開閉部１に印加された電圧（開閉部１の両端電圧）と負荷２１に流れる電流とが上昇する。これにより、負荷制御装置１０では、各第１スイッチング素子１７の漏れ電流が増加し、開閉部１に雷サージ電流が流れる（図２中のＡ３参照）。また、負荷制御装置１０では、ダイオードブリッジ９の一対の出力端子９３，９４間の電圧が増加し、第２スイッチング素子１１のゲート－エミッタ間電圧が上昇する（図２中のＡ４参照）。負荷制御装置１０では、例えば、＋１ｋＶの雷サージ電圧が印加された場合、開閉部１に印加された電圧が、略３００Ｖ程度まで上昇する。
　負荷制御装置１０では、第２スイッチング素子１１のゲート－エミッタ間電圧が、予め設定されたしきい値電圧Ｖｔ（図２参照）に達したとき、第２スイッチング素子１１がオフ状態からオン状態になる。これにより、負荷制御装置１０では、開閉部１に流れる雷サージ電流を減少させ、第２機能回路８に流れる雷サージ電流を増加させることが可能となる。つまり、負荷制御装置１０では、開閉部１に流れる雷サージ電流を、第２機能回路８に分流することが可能となる（図２中のＡ５参照）。
　また、負荷制御装置１０では、開閉部１に印加された電圧が上昇し、開閉部１の両端電圧がバリスタ７のバリスタ電圧よりも大きくなったとき、バリスタ７に電流（バリスタ電流）が流れる（図２中のＡ６参照）。これにより、負荷制御装置１０では、開閉部１に流れる雷サージ電流を、バリスタ７にも分流することが可能となる。
　負荷制御装置１０では、バリスタ７にバリスタ電流が流れると、バリスタ７のインピーダンスが、開閉部１および第２機能回路８それぞれのインピーダンスよりも小さくなる。これにより、負荷制御装置１０では、開閉部１に流れる雷サージ電流のほとんどを、バリスタ７に分流することが可能となる。よって、負荷制御装置１０では、雷サージ電圧が印加されたとき、開閉部１に流れるサージ電流を抑制することが可能となる。
　また、負荷制御装置１０では、第２機能回路８における雷サージに対する応答時間を、バリスタ７における雷サージに対する応答時間よりも短く設定している。これにより、負荷制御装置１０では、例えば、雷サージ電圧が印加されたとき、バリスタ７が応答する前に、第２機能回路８を応答させることが可能となる。
　ところで、負荷制御装置６０を比較例１として図３に示す。負荷制御装置６０は、交流電源６９から負荷７０への給電路に設けられている。負荷制御装置６０は、主開閉部６１と、整流部６２と、制御部６３と、第１電源部６４と、第２電源部７１と、第３電源部６５とを備えている。主開閉部６１は、負荷７０に対して電源の供給を制御するように構成されている。また、主開閉部６１は、トランジスタ構造のスイッチ素子６６を備えている。主開閉部６１には、バリスタ６７が並列接続されている。バリスタ６７には、コンデンサ６８が並列接続されている。制御部６３は、負荷制御装置６０の全体を制御するように構成されている。また、制御部６３は、主開閉部６１を導通または非導通とさせるように構成されている。
　負荷制御装置６０では、スイッチ素子６６に流れる雷サージ電流をバリスタ６７に分流することが可能である。しかしながら、負荷制御装置６０は、雷サージに対する応答時間がバリスタ６７よりも短い第２機能回路８を備えていない。ゆえに、負荷制御装置６０では、雷サージ電圧が印加されたとき、バリスタ６７に雷サージ電流が分流する前に、主開閉部６１にサージ電流耐量を超す電流が流れてしまう可能性がある。
　よって、図３に示す構成を備えた比較例１の負荷制御装置６０と本実施形態の負荷制御装置１０とを比較すると、負荷制御装置１０では、開閉部１に流れる雷サージに起因するサージ電流を抑制することが可能となる。
　また、負荷制御装置１０では、第２スイッチング素子１１の耐圧を、バリスタ７のバリスタ電圧よりも低く、かつ、交流電源２０の交流電圧の波高値よりも高く設定している。これにより、負荷制御装置１０では、雷サージ電圧が印加されない場合、第２機能回路８および第１機能回路１８が誤って動作するのを防止することが可能となる。
　負荷制御装置１０は、－１ｋＶの雷サージ電圧が印加された場合、開閉部１の両端電圧が上昇し、第２機能回路８に逆極性の電圧が印加される。しかし、負荷制御装置１０では、ダイオードブリッジ９による全波整流によって、ダイオードブリッジ９の一対の出力端子９３，９４間における電圧の極性を、＋１ｋＶの雷サージ電圧が印加された場合と同じ極性とすることができる。これにより、負荷制御装置１０では、－１ｋＶの雷サージ電圧が印加された場合であっても、第２機能回路８の動作を、＋１ｋＶの雷サージ電圧が印加された場合と同じ動作とすることができる。よって、負荷制御装置１０では、－１ｋＶの雷サージ電圧が印加された場合であっても、開閉部１に流れる雷サージ電流を、第２機能回路８に分流することが可能となる。
　また、負荷制御装置１０では、第２スイッチング素子１１として、絶縁ゲート型バイポーラトランジスタを用いている。これにより、負荷制御装置１０では、第２スイッチング素子１１として、例えば、接合ゲート型のスイッチング素子などを用いた場合に比べて、第２スイッチング素子１１を駆動するための電力を低減することが可能となる。接合ゲート型のスイッチング素子としては、例えば、ＪＦＥＴ（Junction Field Effect Transistor）などが挙げられる。
　また、負荷制御装置１０では、第２スイッチング素子１１として、絶縁ゲート型バイポーラトランジスタを用いているので、例えば、ユニポーラトランジスタ（例えば、ＭＯＳＦＥＴなど）のように、第２スイッチング素子１１がオン状態のときに第２スイッチング素子１１に流れる電流が飽和することがない。よって、負荷制御装置１０では、第２スイッチング素子１１としてユニポーラトランジスタを用いた場合に比べて、第２スイッチング素子１１に流れる雷サージ電流を増加させることが可能となる。これにより、負荷制御装置１０では、第２スイッチング素子１１としてユニポーラトランジスタを用いた場合に比べて、雷サージに起因する開閉部１に流れるサージ電流を、より抑制することが可能となる。
　本願発明者らは、図４に示す構成を備えた比較例２の負荷制御装置３０を考えた。なお、負荷制御装置３０は、負荷制御装置１０における第２機能回路８を備えていない点のみが、負荷制御装置１０と相違する。
　本願発明者らは、図５に示すように、雷サージを擬似的に発生する雷サージ試験機３１を用いて、負荷制御装置３０に雷サージ電圧を印加する雷サージ試験を行った。上述の雷サージ試験では、ＩＥＣ６０６６９－２－１－１９９６に規定された規格に準じて、雷サージ電圧を＋１ｋＶに設定している。また、上述の雷サージ試験では、交流電源２０の交流電圧（本実施形態では、２００Ｖ）に雷サージ電圧を重畳する方法として、ノーマルモード印加を採用している。また、上述の雷サージ試験では、ＩＥＣ６０６６９－２－１－１９９６に規定された規格に準じて、交流電源２０の交流電圧に雷サージ電圧を同期させる位相角を＋９０°に設定している。
　また、本願発明者らは、上述の雷サージ試験における負荷制御装置３０の特性例を、図６に表している。図６中のＢ１、Ｂ２、Ｂ３およびＢ４は、開閉部１に印加された電圧、負荷２１に流れる電流、バリスタ７に流れる電流および開閉部１に流れる電流をそれぞれ表している。また、上述の雷サージ試験では、図６中の横軸の０の時点で、交流電源２０の交流電圧に雷サージ電圧を重畳している。
　負荷制御装置３０では、雷サージ試験機３１により雷サージ電圧が印加されると、図６に示すように、開閉部１、バリスタ７という順番で電流が流れる。また、負荷制御装置３０では、開閉部１に流れる雷サージ電流を、バリスタ７に分流することが可能となる。
　しかしながら、負荷制御装置３０では、雷サージ電圧が印加されたとき、開閉部１に流れる雷サージ電流が、図６中のＢ４に示すように、負荷制御装置１０における開閉部１に流れる雷サージ電流（図２中のＡ３参照）に比べて、大きくなる。
　負荷制御装置１０では、第２機能回路８を開閉部１に並列接続している。また、負荷制御装置１０では、第２機能回路８における雷サージに対する応答時間を、バリスタ７における雷サージに対する応答時間よりも短く設定している。これにより、負荷制御装置１０では、雷サージ電圧が印加されたとき、開閉部１に流れる雷サージ電流を、図２中のＡ３に示すように、負荷制御装置３０における開閉部１に流れる雷サージ電流（図６中のＢ４参照）に比べて、小さくすることが可能となる。よって、負荷制御装置１０では、負荷制御装置３０に比べて、雷サージに起因する開閉部１に流れるサージ電流を抑制することが可能となる。
　負荷制御装置１０では、保護回路５が、１つの第２機能回路８を備えているが、複数の第２機能回路８を備えていてもよい。この場合、複数の第２機能回路８は、開閉部１にそれぞれ並列接続される。複数の第２機能回路８において、第２スイッチング素子１１の耐圧は、バリスタ７のバリスタ電圧よりも低く、かつ、交流電源２０の交流電圧の波高値よりも高く設定されることが好ましい。また、複数の第２機能回路８それぞれの時定数は、第２スイッチング素子１１それぞれにサージ電流が流れ始める時間がバリスタ７に前記サージ電流が流れ始める時間よりも早くなるように設定されることが好ましい。つまり、各第２機能回路８の時定数は、第２スイッチング素子１１と、第１抵抗１２と第２抵抗１４の抵抗値と、第２コンデンサ１３と第３コンデンサ１５の静電容量とに基づいて決められる。これにより、負荷制御装置１０では、保護回路５が１つの第２機能回路８を備えた場合に比べて、雷サージに起因する開閉部１に流れるサージ電流を、より抑制することが可能となる。各第２機能回路８における雷サージに対する応答時間は、異なる時間に設定されることが望ましい。
　なお、本実施形態では、第１スイッチング素子１７として、ＭＯＳＦＥＴ（ｎチャネルＭＯＳＦＥＴ）を用いているが、これを特に限定するものではない。第１スイッチング素子１７としては、例えば、ＪＦＥＴ、ＨＦＥＴ（Hetero junction Field Effect Transistor）などを用いることもできる。また、本実施形態では、負荷２１として、照明負荷を用いているが、これを特に限定するものではない。
　以上説明した本実施形態の負荷制御装置１０は、交流電源２０から負荷２１への給電路に設ける開閉部１を備えた負荷制御装置である。負荷制御装置１０は、第１スイッチング素子１７を具備する開閉部１と、開閉部１のオンオフを制御する制御回路４と、開閉部１にサージ電流が流れるのを抑制する保護回路５とを備えている。保護回路５は、第１機能回路１８と第２機能回路８とを備えている。第１機能回路１８は、バリスタ７と第１コンデンサ６との第１並列回路を備えている。第１並列回路は、開閉部１に並列接続されている。第２機能回路８は、ダイオードブリッジ９と、第２スイッチング素子１１と、第１抵抗１２と第２コンデンサ１３との第２並列回路８１と、第２抵抗１４と第３コンデンサ１５との第３並列回路８２とを備えている。第２スイッチング素子１１は、第１主端子１１２と、第２主端子１１３と、制御端子１１１とを含む。第２スイッチング素子１１は、制御端子１１１に印加される電圧又は前記制御端子に流れる電流によって、第１主端子１１２と第２主端子１１３との間の導通をオンオフする。第２機能回路８では、ダイオードブリッジ９における一対の入力端子９１，９２のうちの第１入力端子９１が、開閉部１を介して、一対の入力端子９１，９２のうちの第２入力端子９２に接続されている。第２機能回路８は、ダイオードブリッジ９における一対の出力端子９３，９４のうちの第１出力端子９３が、第２並列回路８１を介して、第２スイッチング素子１１の前記第１主端子（コレクタ端子）１１２に接続されている。第２機能回路８は、一対の出力端子９３，９４のうちの第２出力端子９４が、第２スイッチング素子１１の第２主端子（エミッタ端子）１１３に接続されている。第２機能回路８は、第２主端子１１３が、第３並列回路８２を介して、第２スイッチング素子１１の制御端子（ゲート端子）１１１に接続されている。保護回路５は、第２機能回路８における雷サージに対する応答時間はが、バリスタ７における雷サージに対する応答時間よりも短くなるように構成されている。
　第２機能回路８における雷サージに対する応答時間は、第２機能回路８のインピーダンスによって決まることが好ましい。つまり、第２機能回路８のインピーダンスは、第２並列回路８１のインピーダンスと、第２スイッチング素子１１のインピーダンスと、第３並列回路８２のインピーダンスとに基づいて予め決められていることが好ましい。
　本実施形態の負荷制御装置１０は上述のように構成されるので、負荷制御装置１０に流れるサージ電流は、バリスタ７よりも早く第２機能回路８に流れる。つまり、バリスタ７よりも早く第２機能回路８が起動し、第２機能回路８に前記サージ電流が流れる。したがって、比較例１，２の負荷制御装置３０，６０に比べて、開閉部１に流れる雷サージに起因するサージ電流を抑制することが可能となる。
　本実施形態の負荷制御装置１０において、第２スイッチング素子１１の耐圧は、バリスタ７のバリスタ電圧よりも低く、かつ、交流電源２０の交流電圧の波高値よりも高く設定されていることが好ましい。また、前記バリスタ電圧は、第１スイッチング素子１７の耐圧よりも低く設定されていることが好ましい。
　本実施形態の負荷制御装置１０が上述のように構成されれば、負荷制御装置１０に雷サージ電圧が印加されない場合、第２スイッチング素子１１およびバリスタ７はオフの状態にあるので、第２機能回路８および第１機能回路１８が誤って動作することを防止することが可能となる。
　本実施形態の負荷制御装置１０において、保護回路５は、第２機能回路８の時定数が、第２スイッチング素子１１に雷サージ電流が流れ始める時間がバリスタ７に前記雷サージ電流が流れ始める時間よりも早くなるように、第１機能回路１８の時定数よりも小さくなるように構成されていることが好ましい。
　また、保護回路５は、第２機能回路８の時定数が、第２スイッチング素子１１と、第１抵抗１２と第２抵抗１４の抵抗値と、第２コンデンサ１３と第３コンデンサ１５の静電容量とに基づいて決まることによって、第２スイッチング素子１１に雷サージ電流が流れ始めてから所定時間が経過した後に、バリスタ７に前記雷サージ電流が流れるように構成されていることが好ましい。
　本実施形態の負荷制御装置１０が上述のように構成されれば、バリスタ７に雷サージ電流が流れる前に第２機能回路８が先に起動し、第２機能回路８に前記雷サージ電流が流れる。その後、バリスタ７に所定の電圧値よりも高い電圧が印加されると、バリスタ７に前記サージ電流が流れる。このように、前記雷サージ電流は、第２機能回路８とバリスタ７とに分流されるので、開閉部１に流れる前記雷サージ電流をより抑制することが可能となる。
　保護回路５は、複数の第２機能回路８を備えることが好ましい。複数の第２機能回路８は、開閉部１にそれぞれ並列接続されていることが好ましい。
　本実施形態の負荷制御装置１０が上述のように構成されれば、雷サージ電流は、複数の第２機能回路８に分流されるので、開閉部１に流れる雷サージに起因するサージ電流をより抑制させることが可能となる。
　本実施形態の負荷制御装置１０において、第２スイッチング素子１１は、絶縁ゲート型バイポーラトランジスタであることが好ましい。
　本実施形態の負荷制御装置１０が上述のように構成されれば、負荷制御装置１０では、第２スイッチング素子１１を駆動するための電力を低減することが可能となる。また、第２スイッチング素子１１に流れる電流を増加させることが可能となる。

Claims (7)

  1. 　交流電源から負荷への給電路に設ける開閉部を備えた負荷制御装置であって、
    　第１スイッチング素子を具備する前記開閉部と、前記開閉部のオンオフを制御する制御回路と、前記開閉部にサージ電流が流れるのを抑制する保護回路とを備え、
    　前記保護回路は、第１機能回路と第２機能回路とを備え、
    　前記第１機能回路は、バリスタと第１コンデンサとの第１並列回路を備え、
    　前記第１並列回路は、前記開閉部に並列接続され、
    　前記第２機能回路は、ダイオードブリッジと、第２スイッチング素子と、第１抵抗と第２コンデンサとの第２並列回路と、第２抵抗と第３コンデンサとの第３並列回路とを備え、
    　前記第２スイッチング素子は、第１主端子と、第２主端子と、制御端子とを含み、前記制御端子に印加される電圧又は前記制御端子に流れる電流によって、前記第１主端子と前記第２主端子との間の導通をオンオフし、
    　前記第２機能回路では、前記ダイオードブリッジにおける一対の入力端子のうちの第１入力端子が、前記開閉部を介して、前記一対の入力端子のうちの第２入力端子に接続され、前記ダイオードブリッジにおける一対の出力端子のうちの第１出力端子が、前記第２並列回路を介して、前記第２スイッチング素子の前記第１主端子に接続され、前記一対の出力端子のうちの第２出力端子が、前記第２スイッチング素子の前記第２主端子に接続され、前記第２主端子が、前記第３並列回路を介して、前記第２スイッチング素子の前記制御端子に接続され、
    　前記保護回路は、前記第２機能回路における雷サージに対する応答時間が、前記バリスタにおける前記雷サージに対する応答時間よりも短くなるように構成されている
    　ことを特徴とする負荷制御装置。
  2. 　前記第２スイッチング素子の耐圧は、前記バリスタのバリスタ電圧よりも低く、かつ、前記交流電源の交流電圧の波高値よりも高く設定され、
    　前記バリスタ電圧は、前記第１スイッチング素子の耐圧よりも低く設定されている
    　ことを特徴とする請求項１記載の負荷制御装置。
  3. 　前記保護回路は、前記第２機能回路の時定数が前記第２スイッチング素子に雷サージ電流が流れ始める時間が前記バリスタに前記雷サージ電流が流れ始める時間よりも早くなるように、前記第１機能回路の時定数よりも小さくなるように構成されている
    　ことを特徴とする請求項１または請求項２記載の負荷制御装置。
  4. 　前記保護回路は、前記第２機能回路の時定数が前記第２スイッチング素子と、前記第１抵抗と前記第２抵抗の抵抗値と、前記第２コンデンサと前記第３コンデンサの静電容量とに基づいて決まることによって、前記第２スイッチング素子に前記雷サージ電流が流れ始めてから所定時間が経過した後に、前記バリスタに前記雷サージ電流が流れるように構成されている
    　ことを特徴とする請求項３記載の負荷制御装置。
  5. 　前記保護回路は、複数の前記第２機能回路を備え、
    　前記複数の前記第２機能回路は、前記開閉部にそれぞれ並列接続されている
    　ことを特徴とする請求項１ないし請求項４の何れか1項に記載の負荷制御装置。
  6. 　前記第２スイッチング素子は、絶縁ゲート型バイポーラトランジスタである
    　ことを特徴とする請求項１ないし請求項５の何れか１項に記載の負荷制御装置。
  7. 　前記第２機能回路における前記雷サージに対する応答時間は、前記第２機能回路のインピーダンスによって決まり、
    　前記第２機能回路のインピーダンスは、前記第２並列回路のインピーダンスと、前記第２スイッチング素子のインピーダンスと、前記第３並列回路のインピーダンスとに基づいて予め決められている
    　ことを特徴とする請求項１ないし請求項６の何れか1項に記載の負荷制御装置。
PCT/JP2015/000592 2014-03-18 2015-02-09 負荷制御装置 WO2015141119A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-054460 2014-03-18
JP2014054460A JP2015177714A (ja) 2014-03-18 2014-03-18 負荷制御装置

Publications (1)

Publication Number Publication Date
WO2015141119A1 true WO2015141119A1 (ja) 2015-09-24

Family

ID=54144111

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/000592 WO2015141119A1 (ja) 2014-03-18 2015-02-09 負荷制御装置

Country Status (3)

Country Link
JP (1) JP2015177714A (ja)
TW (1) TW201603459A (ja)
WO (1) WO2015141119A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7458015B2 (ja) * 2019-05-28 2024-03-29 パナソニックＩｐマネジメント株式会社 負荷制御装置、負荷制御方法及びプログラム
JP7262046B2 (ja) * 2019-05-28 2023-04-21 パナソニックＩｐマネジメント株式会社 負荷制御装置、負荷制御方法及びプログラム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002374620A (ja) * 2001-06-13 2002-12-26 Sanden Corp サージアブソーバ回路
US7333316B1 (en) * 2003-04-23 2008-02-19 Littelfuse, Inc. AC power line protection using thyristors
WO2011024048A1 (ja) * 2009-08-26 2011-03-03 パナソニック電工株式会社 負荷制御装置
JP2014176267A (ja) * 2013-03-12 2014-09-22 Panasonic Corp 負荷制御装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002374620A (ja) * 2001-06-13 2002-12-26 Sanden Corp サージアブソーバ回路
US7333316B1 (en) * 2003-04-23 2008-02-19 Littelfuse, Inc. AC power line protection using thyristors
WO2011024048A1 (ja) * 2009-08-26 2011-03-03 パナソニック電工株式会社 負荷制御装置
JP2014176267A (ja) * 2013-03-12 2014-09-22 Panasonic Corp 負荷制御装置

Also Published As

Publication number Publication date
TW201603459A (zh) 2016-01-16
JP2015177714A (ja) 2015-10-05

Similar Documents

Publication Publication Date Title
US8743523B2 (en) Systems, methods, and apparatus for limiting voltage across a switch
KR20170031085A (ko) 동적 타이밍 기능을 지니는 다단 게이트 턴오프
JP6370492B2 (ja) 電力変換装置
US9214873B2 (en) Method for operating an electrical power rectifier, as well as an electrical power rectifier
EP3128814B1 (en) Light-dimming device
KR20080034385A (ko) 2선식 스위치 장치
WO2015111154A1 (ja) スイッチング回路、インバータ回路、及びモータ制御装置
JP2017192113A (ja) 駆動装置および誘導性負荷駆動装置
JP5968702B2 (ja) ノーマリーオン電界効果トランジスタを使用したインバータ・モジュールを備える電力変換器
TWI431882B (zh) Electric shock protection device
JP2017118717A (ja) ゲートドライブ回路、インバータ回路、及びモータ制御装置
US10468969B2 (en) Electronic circuit and method for operating an electronic circuit
WO2015141119A1 (ja) 負荷制御装置
US10708989B2 (en) Protection circuit for dimmer, and dimmer
JP6839813B2 (ja) 電路異常検出装置、及びそれを備える開閉器
US20190326899A1 (en) Protective circuit and wiring accessory
WO2014141634A1 (ja) 負荷制御装置
JP7375707B2 (ja) スイッチング素子の駆動回路
JP2016101034A (ja) 過電圧保護回路およびそれを備えた電気機器
JP7181485B2 (ja) 電源回路
CN216851779U (zh) 电压转换器
US10923909B2 (en) Inrush limiter for bidirectional solid state switches
JP6242004B2 (ja) スイッチング電源装置
US10474172B2 (en) Current limiter for AC load
JP2001007691A (ja) 交流２線式スイッチの電源制御回路

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15764633

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15764633

Country of ref document: EP

Kind code of ref document: A1