WO2015118601A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
WO2015118601A1
WO2015118601A1 PCT/JP2014/006420 JP2014006420W WO2015118601A1 WO 2015118601 A1 WO2015118601 A1 WO 2015118601A1 JP 2014006420 W JP2014006420 W JP 2014006420W WO 2015118601 A1 WO2015118601 A1 WO 2015118601A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
power supply
line
side switch
supply line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2014/006420
Other languages
English (en)
French (fr)
Inventor
敏邦 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joled Inc
Original Assignee
Joled Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joled Inc filed Critical Joled Inc
Priority to US15/116,316 priority Critical patent/US9953570B2/en
Priority to JP2015560868A priority patent/JP6206512B2/ja
Publication of WO2015118601A1 publication Critical patent/WO2015118601A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/0646—Modulation of illumination source brightness and image signal correlated to each other
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers

Definitions

  • the present disclosure relates to a display device, and more particularly, to a display device using a light emitting element that emits light in response to an electric current.
  • a display device using a current-driven light emitting element As a display device using a current-driven light emitting element, a display device using an organic EL (Electro Luminescence) element is known.
  • organic EL Electro Luminescence
  • An organic EL display device using a self-luminous organic EL element is optimal for thinning the display device because a backlight necessary for a liquid crystal display device is unnecessary. Moreover, since there is no restriction
  • the organic EL display device is a device having almost the same structure as the liquid crystal display device, but an ultra-thin and light-weight display can be realized because the backlight described above is unnecessary.
  • it is necessary to reduce the thickness of the structure other than the organic EL display panel.
  • the size of the power supply device depends on the power consumption of the organic EL display panel, and it is difficult to make it thin.
  • Patent Document 1 discloses two power supply circuits connected in parallel to an input voltage as a power supply device in an organic light emitting display device. That is, as the two power supply circuits, a + ELVDD power supply circuit and a ⁇ ELVSS power supply circuit are provided.
  • the + ELVDD power supply circuit generates a + ELVDD voltage of the ELVDD power supply supplied to the pixel (PX) of the organic light emitting display device.
  • the -ELVSS power supply circuit generates an -ELVSS voltage of the ELVSS power supply supplied to the pixel (PX) of the organic light emitting display device.
  • This disclosure aims to provide a display device having a power supply device that improves power supply efficiency and is suitable for reduction in thickness and weight.
  • a display device chops an input voltage with a plurality of pixel circuits that are driven by a first voltage and a positive second voltage lower than the first voltage and arranged in a matrix.
  • a synchronous rectification type first power supply circuit that outputs the first voltage to the first power supply line
  • a synchronous rectification type first power supply circuit that outputs the second voltage to the second power supply line by chopping the first voltage. 2 power supply circuit.
  • the first power supply circuit includes a first high side switch and a first low side switch connected in series between an input power supply line to which the input voltage is applied and a ground line, and one end of the first power supply circuit and the first high side switch A first inductor connected to a connection point with the first low-side switch and having the other end connected to the first power supply line, and a first for controlling on and off of the first high-side switch and the first low-side switch And a controller.
  • the second power supply circuit includes a second high-side switch and a second low-side switch connected in series between the first power supply line and the ground line, and one end of the second high-side switch and the second low-side switch. And a second controller having the other end connected to the second power supply line, and a second controller for controlling on and off of the second high-side switch and the second low-side switch. .
  • the display device of the present disclosure it is possible to improve the power supply efficiency and to reduce the thickness and weight.
  • FIG. 1 is a block diagram illustrating a configuration example of a display device according to an embodiment.
  • FIG. 2 is a circuit diagram illustrating a configuration example of the pixel circuit in the embodiment.
  • FIG. 3 is a circuit diagram illustrating a configuration example of a part of the power supply unit according to the embodiment.
  • FIG. 4A is an explanatory diagram showing the relationship between the chopping duty ratio of the VTFT power supply and the output voltage.
  • FIG. 4B is a time chart showing an operation example of the VTFT power source and the VEL power source.
  • FIG. 5 is a time chart showing a detailed timing example of the display operation.
  • FIG. 6 is a circuit diagram showing a modification of the pixel circuit.
  • FIG. 7 is a diagram illustrating an appearance example of the display device.
  • a low voltage side power source (VEL in FIG. 2) supplied to the pixel circuit is neither 0 V nor a negative voltage but a positive voltage (for example, about 2 or 3 V). ) And should be found.
  • FIG. 2 is a circuit diagram showing a configuration example of a pixel circuit used in the organic EL display device.
  • the pixel circuit 60 in FIG. 2 includes a light emitting element 66, a driving transistor 61, a capacitor element 67, and a switch transistor 62 as basic components.
  • the light emitting element 66 is, for example, an organic EL light emitting element and emits light with brightness according to the amount of current supplied.
  • the drive transistor 61 is supplied with the voltage VTFT of the first power supply line 69 via the switch transistor 65, and supplies a current corresponding to the voltage between the gate and the source to the light emitting element 66.
  • the storage capacitor element applies a voltage representing brightness (that is, a luminance voltage) between the gate and source of the driving transistor 61.
  • the switch transistor 62 is a switch for writing a luminance voltage from the Data line 76 to the capacitive element 67.
  • the pixel circuit 60 includes switch transistors 63, 64, and 65 as additional components.
  • the additional component is to enable the operation of compensating for the variation in the threshold voltage of the drive transistor 61 between the pixel circuits by including the switch transistors 63, 64, and 65.
  • the drive transistor 61 is generally a TFT (Thin Film Transistor). It has been found that the threshold voltage Vt shifts with time depending on individual usage rates.
  • the switch transistors 63, 64, 65 are provided as components that enable threshold compensation operation.
  • the threshold compensation operation is an operation in which the holding capacitor element 67 holds a voltage substantially equal to the actual threshold value of the driving transistor 61 immediately before the luminance voltage is written to the holding capacitor element 67 by the switch transistor 62. .
  • the holding capacitor element 67 is substantially equal to (actual threshold voltage of the driving transistor 61) + (luminance voltage). Will hold the same voltage.
  • the luminance voltage is 0 V
  • the pixel circuit 60 becomes a black pixel (that is, the light emitting element 66 does not emit light), and thus the influence of variations in threshold voltage can be suppressed.
  • the power supply VEL in the pixel circuit 60 is 0V
  • the following problems may occur. That is, when the driving transistor 61 is an n-channel type and the variation in the threshold voltage Vt between the pixel circuits is large (for example, when the threshold voltage Vt varies from about 1.5 V to 5 V), 1) The above threshold compensation operation may be incomplete. As a result, (2) 0 V representing non-light-emitting black is written in the capacitor element 67 as the luminance voltage, but a little light is emitted. (3) The effective range of the voltage held in the capacitive element 67 becomes narrow. These problems can occur.
  • the inventor has found that these problems can be solved by setting the power supply voltage VEL of the pixel circuit 60 to a positive voltage (eg, 2 or 3 V) instead of 0 V or a negative voltage.
  • a positive voltage eg, 2 or 3 V
  • a power supply device that supplies power to the pixel circuit 60 needs to generate two types of power supply voltages, ie, a power supply VTFT (for example, 20 and several V) and a power supply VEL (for example, 2, 3V).
  • a power supply VTFT for example, 20 and several V
  • a power supply VEL for example, 2, 3V
  • two power supply circuits connected in parallel to the input voltage have an ultrashort pulse operation when the output voltage is one tenth of the input voltage in one power supply circuit. Switching loss occurs, which makes it difficult to improve power supply efficiency.
  • the power supply circuit includes a transformer, the weight increases and the size increases, which makes it difficult to reduce the thickness and weight of the display device.
  • This disclosure aims to provide a display device having a power supply device that improves power supply efficiency and is suitable for reduction in thickness and weight.
  • FIG. 1 is a block diagram illustrating a configuration example of a display device according to an embodiment.
  • FIG. 2 is a circuit diagram illustrating a configuration example of the pixel circuit in the embodiment.
  • 1 is an example of an organic EL display device, and includes a control unit 2, a scanning line driving circuit 3, a power supply unit 4, a data line driving circuit 5, and a display panel 6.
  • the display panel 6 is an organic EL display panel, for example, and has a plurality of pixel circuits arranged in a matrix. Each of the plurality of pixel circuits is driven by a first voltage VTFT and a positive second voltage VEL lower than the first voltage VTFT, and emits light with a light emission amount corresponding to a luminance voltage supplied from the data line driving circuit 5. It has the function to do.
  • the pixel circuit 60 of FIG. 2 includes a drive transistor 61, switch transistors 62 to 65, a light emitting element 66, and a capacitive element 67.
  • the Data line 76 is a data line for supplying a luminance voltage from the data line driving circuit 5.
  • the reference voltage power supply line 68 is a power supply line for supplying the reference voltage VREF from the power supply unit 4.
  • the reference voltage VREF is set as the potential of the first electrode of the capacitor 67 during the initialization period. The initialization period will be described later.
  • the first power supply line 69 is a power supply line for supplying the first voltage VTFT from the power supply unit 4.
  • the second power supply line 70 is a power supply line for supplying the second voltage VEL from the power supply unit 4.
  • the initialization power supply line 71 is a power supply line for supplying the initialization voltage VINI.
  • the initialization voltage VINI is set to the second electrode of the capacitor 67 during the initialization period.
  • the light emitting element 66 is an organic EL element, for example, and emits light with a light emission amount corresponding to the amount of current supplied from the driving transistor 61.
  • the light emitting element 66 has a cathode connected to the second power supply line 70 and an anode connected to the source of the driving transistor 61.
  • the voltage supplied to the second power supply line 70 is VEL, for example, 2 to 3V.
  • the driving transistor 61 is a voltage-driven driving element that controls the amount of current supplied to the light emitting element 66, and causes the light emitting element 66 to emit light by driving the current to the light emitting element 66.
  • the drive transistor 61 has a gate connected to the first electrode of the capacitor 67 and a source connected to the second electrode of the capacitor 67 and the anode of the light emitting element 66.
  • the switch transistor 63 is turned off, the reference voltage power supply line 68 and the first electrode of the capacitor 67 are non-conductive, and the switch transistor 65 is turned on to turn on the first power supply line 69.
  • the light emitting element 66 is caused to emit light by causing a driving current, which is a current corresponding to the luminance voltage, to flow through the light emitting element 66.
  • the voltage supplied to the first power supply line 69 is a VTFT, for example, 20V. Accordingly, the drive transistor 61 converts the current into a current corresponding to the luminance voltage applied between the gate and the source, and supplies the converted current to the light emitting element 66.
  • the threshold voltage of the drive transistor 61 may vary from pixel circuit to pixel circuit due to a threshold voltage shift over time. The influence of this variation can be suppressed by the threshold voltage compensation operation.
  • the threshold compensation operation and the threshold setting operation are simply described. This is an operation for setting a voltage corresponding to the threshold voltage of the corresponding drive transistor 61 to the capacitor 67 in each pixel circuit. Details of this operation will be described later.
  • the capacitive element 67 holds a luminance voltage that determines the amount of current that the driving transistor 61 flows.
  • the second electrode (electrode on the node B side) of the capacitive element 67 is connected to the source of the driving transistor 61 and the anode of the light emitting element 66.
  • the second electrode of the capacitive element 67 is connected to the initialization power supply line 71 via the switch transistor 64.
  • a first electrode (electrode on the node A side) of the capacitive element 67 is connected to the gate of the driving transistor 61.
  • the first electrode of the capacitive element 67 is connected to the reference voltage power line 68 (VREF) via the switch transistor 63.
  • the switch transistor 62 switches between conduction and non-conduction between the Data line 76 for supplying the luminance voltage and the first electrode of the capacitor 67.
  • the switch transistor 62 has one of drain and source terminals connected to the Data line 76, the other drain and source terminal connected to the first electrode of the capacitor 67, and a gate connected to the Scan line 72. It is a connected switching transistor.
  • the switch transistor 62 has a function for writing a luminance voltage corresponding to the video signal voltage (video signal) supplied via the Data line 76 to the capacitor 67.
  • the switch transistor 63 switches between conduction and non-conduction between the reference voltage power supply line 68 that supplies the reference voltage VREF and the first electrode of the capacitive element 67.
  • the switch transistor 63 one terminal of the drain and the source is connected to the reference voltage power supply line 68, the other terminal of the drain and the source is connected to the first electrode of the capacitor 67, and the gate is the Ref line.
  • 73 is a switching transistor connected to 73.
  • the switch transistor 63 has a function of applying the reference voltage VREF to the first electrode of the capacitor 67.
  • the switch transistor 64 switches between conduction and non-conduction between the second electrode of the capacitive element 67 and the initialization power supply line 71. Specifically, in the switch transistor 64, one terminal of the drain and the source is connected to the initialization power supply line 71, the other terminal of the drain and the source is connected to the second electrode of the capacitor 67, and the gate is the Init line. 74 is a switching transistor connected to 74. In other words, the switch transistor 64 has a function of applying the initialization voltage VINI to the second electrode of the capacitor 67.
  • the switch transistor 65 switches between conduction and non-conduction between the first power supply line 69 and the drain electrode of the drive transistor 61.
  • the switch transistor 65 has one terminal of the drain and the source connected to the first power supply line 69, the other terminal of the drain and the source is connected to the drain electrode of the driving transistor 61, and the gate is the enable line 75. Is a switching transistor connected to.
  • the pixel circuit 60 is configured as described above.
  • the switch transistors 62 to 65 constituting the pixel circuit 60 will be described below as n-type TFTs, but are not limited thereto.
  • the switch transistors 62 to 65 may be p-type TFTs.
  • an n-type TFT and a p-type TFT may be used in a mixed manner. Note that the voltage level described below may be reversed for the signal line connected to the gate of the p-type TFT.
  • the potential difference between the reference voltage VREF of the reference voltage power supply line 68 and the initialization voltage VINI of the initialization power supply line 71 is set to a voltage larger than the maximum threshold voltage of the drive transistor 61.
  • the reference voltage VREF of the reference voltage power supply line 68 and the initialization voltage VINI of the initialization power supply line 71 are set as follows so that no current flows through the light emitting element 66.
  • Initialization voltage VINI ⁇ reference voltage VEL + (forward current threshold voltage of light emitting element 66), (reference voltage VREF of reference voltage power line 68) ⁇ second voltage VEL + (forward current threshold voltage of light emitting element 66) ) + (Threshold voltage of drive transistor 61)
  • the second voltage VEL is the voltage of the second power supply line 70 as described above. In order to satisfy these conditions, it is desirable that the second voltage VEL is about positive 2 or 3V.
  • the pixel circuit 60 is configured as described above. Next, the configuration of FIG. 1 will be described.
  • the control unit 2 in FIG. 1 controls the entire display device 1. Specifically, the control unit 2 controls the display operation for each frame based on the video signal to be displayed.
  • the scanning line driving circuit 3 drives and scans the gate signals for the plurality of pixel circuits of the display panel 6 based on the control of the control unit 2.
  • a Scan signal a Ref signal
  • an Enable signal an Enable signal
  • an Init signal More specifically, the scanning line driving circuit 3 outputs a Scan signal, a REF signal, an Enable signal, and an init signal based on a vertical synchronization signal and a horizontal synchronization signal included in a video signal to be displayed, in a row unit of the pixel circuit. Scan with.
  • FIG. 1 In the pixel circuit example shown in FIG.
  • these Scan signal, Ref signal, Enable signal, and Init signal are output to the Scan line 72, the Ref line 73, the Enable line 75, and the Init line 74, and the connection destination switch is turned on and off. Used to control off.
  • the power supply unit 4 supplies power to each unit of the control unit 2, the scanning line driving circuit 3, and the display panel 6, and supplies various voltages to the display panel 6.
  • the various voltages referred to here are the first voltage VTFT, the second voltage VEL, the initialization voltage VINI, and the reference voltage VREF, and the initialization power line 71, the reference voltage power line 68,
  • the pixel circuit 60 is supplied via the first power line 69 and the second power line 70.
  • the second voltage is 2 to 3 V instead of 0 V, and is generated by the power supply unit 4.
  • the data line drive circuit 5 outputs a luminance voltage using the data line 76 of the display panel 6 as a source signal based on the control of the control unit 2. More specifically, the data line driving circuit 5 outputs a source signal to each pixel circuit based on the video signal and the horizontal synchronization signal.
  • the display device 1 is configured.
  • FIG. 3 is a circuit diagram illustrating a circuit example of the power supply unit and the pixel circuit 60 in the embodiment.
  • generates the 1st voltage VTFT and the 2nd voltage VEL among the circuit structures of the power supply part 4 is shown.
  • only one of the plurality of pixel circuits 60 is simplified and shown as a representative.
  • the power supply unit 4 includes an input capacitor 409, a VTFT power supply 410, and a VEL power supply 420.
  • the VTFT power supply 410 is also called a first power supply circuit
  • the VEL power supply 420 is also called a second power supply circuit.
  • the input voltage Vin is a direct current voltage of 30 or more volts supplied from the input power line 401.
  • the input capacitor 409 is connected between the input power supply line 401 near the input end of the VTFT power supply 410 and the ground line, and is a capacitance element for stabilizing the input voltage Vin and cutting noise.
  • the VTFT power supply 410 (that is, the first power supply circuit) is a synchronous rectification type power supply circuit that outputs the first voltage VTFT to the first power supply line 69 by chopping the input voltage Vin.
  • the VTFT power supply 410 includes a first high-side switch 411, a first low-side switch 412, a first inductor 413, a first control circuit 414, and a first output capacitor 419.
  • the first high-side switch 411 and the first low-side switch 412 are connected in series between the input power supply line 401 to which the input voltage Vin is applied and the ground line, and each is, for example, a power MOSFET.
  • the first high-side switch 411 and the first low-side switch 412 are controlled so as to be exclusively turned on by the first control circuit 414.
  • the first inductor 413 is an induction element, that is, a coil, one end of which is connected to a connection point between the first high side switch 411 and the first low side switch 412 and the other end is connected to the first power line 69.
  • the electric energy by the input voltage Vin applied from one end is accumulated, and the electric energy is supplied from the other end to the first power supply line 69. introduce.
  • the first inductor 413 discharges the stored electrical energy from the other end to the first power line 69 when the first high-side switch 411 is off and the first low-side switch 412 is on.
  • the first control circuit 414 controls on and off of the first high-side switch 411 and the first low-side switch 412, and the first high-side switch so that the first voltage VTFT of the first power supply line 69 becomes a desired voltage.
  • the duty ratio which is the ratio of the ON period 411, is controlled.
  • the desired voltage as the first voltage VTFT is, for example, 20 V in the display device of FIG.
  • control is performed so that the first high-side switch 411 and the first low-side switch 412 are not turned on at the same time.
  • the first output capacitor 419 is connected between the first power supply line 69 and the ground line, and smoothes the voltage generated by the electric energy emitted from the other end of the first inductor 413, stabilizes the voltage, and reduces noise. It is a capacitive element for cutting.
  • the first output capacitor 419 also functions as an input capacitance element for the VEL power supply 420. Therefore, it is not necessary to provide the VEL power supply 420 with a separate input capacitance element, and the first output capacitor 419 can suppress a ripple current by a regenerative operation in the VEL power supply 420 described later, and can use a smaller capacitor capacity. Cost can be reduced.
  • the VEL power supply 420 receives not the input voltage Vin but the first voltage VTFT having a voltage lower than the input voltage Vin.
  • the VEL power supply 420 (that is, the second power supply circuit) is a synchronous rectification type power supply circuit that outputs the second voltage VEL to the second power supply line 70 by chopping the first voltage VTFT. As shown in FIG. 3, the VEL power supply 420 includes a second high side switch 421, a second low side switch 422, a second inductor 423, a second control circuit 424, and a second output capacitor 429.
  • the second high-side switch 421 and the second low-side switch 422 are connected in series between the input power line 401 to which the first voltage VTFT is applied and the ground line, and each is, for example, a power MOSFET.
  • the second high side switch 421 and the second low side switch 422 are controlled to be exclusively turned on by the second control circuit 424.
  • the second inductor 423 is an induction element, that is, a coil, one end of which is connected to a connection point between the second high-side switch 421 and the second low-side switch 422 and the other end is connected to the second power supply line 70.
  • the second high-side switch 421 is on and the second low-side switch 422 is off, electric energy is accumulated by the first voltage VTFT applied from one end, and electric energy is applied from the other end to the second power supply line 70.
  • the second inductor 423 releases the stored electrical energy from the other end to the second power supply line 70 when the second high-side switch 421 is off and the second low-side switch 422 is on.
  • the second control circuit 424 controls on and off of the second high-side switch 421 and the second low-side switch 422 so that the second voltage VEL of the second power supply line 70 becomes a desired voltage.
  • the duty ratio which is a ratio of the ON period 421 is controlled.
  • the desired voltage as the second voltage VEL is, for example, 2 V or 3 V in the display device of FIG.
  • the second control circuit 424 controls the second high side switch 421 and the second low side switch 422 so that they are not turned on at the same time.
  • the second output capacitor 429 is connected between the second power supply line 70 and the ground line, and smoothes the voltage generated by the electric energy emitted from the other end of the second inductor 423, stabilizes the voltage, and reduces noise. It is a capacitive element for cutting.
  • the VEL power supply 420 has the same configuration as the VTFT power supply 410, but circuit constants differ depending on the output voltage.
  • the current flowing through the pixel circuit 60 is sucked into the second power supply line instead of the ground line.
  • the current flowing through the light emitting element 66 in the plurality of pixel circuits 60 of the display panel 6 is sucked into the second power supply line 70.
  • a part of this current is stored and reused as electric energy in the second high-side switch 421 and the second output capacitor 429, and the other part is passed through the second inductor 423 and the second high-side switch 421. It flows as a regenerative current in one power line 69. This reuse and regenerative current improves power supply efficiency.
  • the power supply unit 4 is configured as described above.
  • the specific values of the input voltage, the first voltage, and the second voltage are the characteristics of the TFT that is the drive transistor 61 (for example, the threshold voltage of the drive transistor 61, the magnitude of the threshold shift, etc.) It should be determined according to 66 characteristics (for example, forward current threshold voltage).
  • the input voltage, the first voltage, and the second voltage may be 30V, 20V, and 2V, respectively.
  • the input voltage may be 30 several volts
  • the first voltage may be in the range of 15V to 25V
  • the second voltage may be a positive voltage of 5V or less.
  • FIG. 4A is an explanatory diagram showing the relationship between the switching duty ratio of the VTFT power supply 410 and the output voltage.
  • the horizontal axis is the time axis
  • the vertical axis is the voltage.
  • the chopped input voltage that is, the pulsed input voltage input to one end of the first inductor 413
  • the first voltage VTFT as the output voltage Is schematically illustrated.
  • the duty of the ON time of the first high-side switch 411 is controlled according to the output voltage and the output current, so that it is stable even when the load fluctuates. Output can be obtained.
  • the input voltage Vin, the first voltage VTFT as the output voltage, and the duty ⁇ have the following relationship.
  • the duty ⁇ is the ON time in the first high-side switch 411 / (ON time + OFF time).
  • PWM Pulse Width Modulation
  • the duty ⁇ is the ON time / (ON time + OFF time) in the second high-side switch 421.
  • the second control circuit 424 switches the second high-side switch 421 at a frequency of, for example, one hundred and several tens kHz with this duty.
  • FIG. 4B is a time chart showing an operation example of the VTFT power source and the VEL power source.
  • the vertical and horizontal axes in FIG. 4B are the same as those in FIG. 4A.
  • the left side of the figure shows a pulsed input voltage input to one end of the first inductor 413 in the VTFT power supply 410 and a first voltage VTFT which is an output voltage.
  • the right side of the figure shows a pulsed input voltage input to one end of the second inductor 423 in the VEL power supply 420 and a second voltage VEL that is an output voltage.
  • the VTFT power supply 410 and the VEL power supply 420 in the power supply unit 4 are not connected in parallel to the input voltage Vin, but the VEL power supply 420 has a first voltage VTFT having a voltage lower than the input voltage Vin. Is entered. As a result, the duty ratio is prevented from becoming extremely small, and the output voltage is easily stabilized.
  • the first low-side switch 412 in the VTFT power supply 410 can also use a diode with its anode grounded instead of the power MOSFET. However, since a loss occurs due to a forward voltage drop in the diode, the power MOSFET is superior to the diode from the viewpoint of improving the power supply efficiency.
  • the second low-side switch 422 in the VEL power supply 420 cannot be replaced in principle because of the regenerative (boost) operation described above.
  • the second high-side switch 421 can be regenerated by diode replacement, but the second voltage VEL cannot be maintained if there is a period during which no current flows through the light emitting element 66 (T26, T28, T30 in FIG. 5). The operation of the VEL power supply 420 is insufficient. As a result, the second high-side switch 421 and the second low-side switch 421 cannot be diodeized.
  • FIG. 5 is a time chart showing a detailed timing example of the display operation.
  • the horizontal axis represents the time axis
  • the vertical axis represents the control signals of the Init line 74, the Ref line 73, the Enable line 75, the Scan line 72, and the Data line 76 in the pixel circuit of FIG.
  • the figure shows a display operation in one frame period.
  • the voltage corresponding to the threshold voltage of the drive transistor 61 is held in the capacitor element 67 in each pixel circuit 60 at the end of the period T25 by the threshold voltage guarantee operation. . This compensates for variations in threshold voltage. This will be specifically described below.
  • Period T21 A period T21 from time t0 to time t1 shown in FIG. 5 is a period for setting only the switch transistor 64 in the conductive state and setting the potential of the node B in FIG. 2 to the initialization voltage VINI of the initialization power supply line 71. .
  • the capacity of the light emitting element 66 is increased, and the wiring time constant of the initialization power supply line 71 is increased. It takes time to set the voltage to the initialization voltage VINI of the initialization power supply line 71. Therefore, by providing the period T21 in which the switch transistor 64 is first turned on, the potential of the node B can be reliably set by the initialization voltage VINI of the initialization power supply line 71.
  • the target for charging / discharging the reference voltage VREF is the wiring time constant of the capacitive element 67 and the reference voltage power supply line 68. That is, the wiring time constants of the reference voltage power supply line 68 and the initialization power supply line 71 are substantially equal, but (capacity of the light emitting element 66)> (capacitance of the capacitive element 67), and the capacitance ratio (light emitting element 66). Capacity) / (capacitance element 67 capacity) is 1.3 to 9 times.
  • charging the light emitting element 66 (writing the initialization voltage VINI of the initialization power supply line 71 to the potential of the node B) charges the capacitor element 67 (charging the reference voltage VREF of the reference voltage power supply line 68 to the potential of the node A). It takes longer than writing).
  • the load for writing the initialization voltage VINI of the reference voltage power supply line 68 to the node A can be reduced.
  • the voltage of the node A can be set to a low voltage, and the reference voltage power line 68 only needs to supply a current (voltage) for charging the pixel circuit 60.
  • the reference voltage VREF of the reference voltage power supply line 68 is not used as a voltage for charging the light emitting element 66, there is an advantage that the load on the reference voltage power supply line 68 is reduced.
  • the period T21 for determining the potential of the node B is provided first. Thereby, the total time of the period T22 after the period T21 can be shortened while reducing the power consumption of the display panel 6 and the influence of the luminance fluctuation of the display panel 6.
  • Period T22 Initialization period
  • the capacitor 67 holds the initial voltage necessary for flowing the drain current for compensating the threshold voltage of the drive transistor 61, and the source of the drive transistor 61 This is an initialization period for applying between the gates.
  • the potential of the node A is set to the reference voltage VREF of the reference voltage power line 68.
  • the potential of the node B is already set to the initialization voltage VINI of the initialization power supply line 71. That is, the reference voltage VREF of the reference voltage power supply line 68 and the initialization voltage VINI of the initialization power supply line 71 are applied to the gate and source of the drive transistor 61, respectively.
  • period T22 is set to a length (time) until the potentials of the nodes A and B are stabilized.
  • the gate-source voltage of the driving transistor 61 needs to be set to an initial voltage that can secure an initial drain current necessary for performing the threshold compensation operation. That is, the initial voltage needs to be higher than the threshold voltage of the driving transistor 61 in each of the capacitor elements 67 of the plurality of pixel circuits 60 and not to cause the light emitting element 66 to emit light. Therefore, the potential difference between the reference voltage VREF of the reference voltage power supply line 68 and the initialization voltage VINI of the initialization power supply line 71 is set to a voltage larger than the maximum threshold voltage of the drive transistor 61.
  • the reference voltage VREF and the initialization voltage VINI are set such that the initialization voltage VINI ⁇ (the second voltage VEL + the forward current threshold voltage of the light emitting element 66) and VREF ⁇ so that no current flows through the light emitting element 66. (The second voltage VEL + the forward current threshold voltage of the light emitting element 66 + the threshold voltage of the driving transistor 61).
  • the second voltage VEL In order to satisfy these conditions, it is easy for the second voltage VEL to be 2V or 3V instead of 0V to satisfy these conditions. Further, the influence of the threshold shift of the drive transistor 61 can be suppressed by the threshold voltage compensation operation.
  • Period T23 A period T23 from time t2 to time t3 shown in FIG. 5 is a period for preventing the switch transistor 64 and the switch transistor 65 from being in a conductive state at the same time.
  • the switch transistor 64 and the switch transistor 65 are turned on at the same time without the period T23. It is possible to prevent a through current from flowing between the first power supply line 69 and the initialization power supply line 71 via 61 and the switch transistor 64.
  • a period T24 from time t3 to time t4 in FIG. 5 is a threshold setting period for compensating for variation in threshold voltage of the drive transistor 61 in the plurality of pixel circuits 60. That is, it is a period in which a voltage corresponding to the threshold voltage of each driving transistor 61 is set in the corresponding capacitor element 67 even if the threshold voltages of the driving transistors 61 in the plurality of pixel circuits 60 vary.
  • the switch transistor 62 and the switch transistor 64 are in a non-conductive state (off state), and the switch transistor 63 is maintained in a conductive state (on state), while the switch transistor 65 is in a conductive state (on state).
  • the drive transistor 61 is supplied with a drain current by the first voltage VTFT of the first power supply line 69, and the source potential of the drive transistor 61 changes with it.
  • the source potential of the drive transistor 61 changes until the drain current supplied by the first voltage VTFT of the first power supply line 69 becomes zero.
  • the voltage at the node A and the node B (that is, the gate-source voltage of the driving transistor 61) is a voltage corresponding to the actual threshold value of the driving transistor 61. This voltage is held in the capacitive element 67.
  • a voltage corresponding to the actual threshold value of the driving transistor 61 is held in the capacitor element 67. Accordingly, a voltage representing luminance written to the capacitor 67 after the period T25 is prevented from being shifted from a correct value by a threshold voltage shift due to variation in threshold voltage.
  • Period T25 A period T25 from time t4 to time t5 shown in FIG. 5 is a period for ending the threshold compensation operation.
  • each capacitor element 67 in the plurality of pixel circuits 60 holds a voltage corresponding to the actual threshold voltage of the corresponding drive transistor 61. .
  • Period T26 During a period T26 from time t5 to time t6, the data transistor voltage supplied via the data line 76 and the reference voltage VREF of the reference voltage power supply line 68 are changed by turning off the switch transistor 63. At the same time, it is a period for preventing application to the node A.
  • Period T27 Write period
  • a period T27 from time t6 to time t7 is a writing period in which the luminance voltage corresponding to the display gradation is taken from the data line 76 into the pixel circuit 60 via the switch transistor 62 and written into the capacitor 67.
  • the switch transistor 63, the switch transistor 64, and the switch transistor 65 are maintained in a non-conductive state (off state), while the switch transistor 62 is set in a conductive state (on state).
  • the voltage difference between the luminance voltage and the reference voltage VREF of the reference voltage power supply line 68 is (capacitance of the light emitting element 66). ) / (Capacitance of the light emitting element 66 + capacitance of the capacitive element 67) and is held in the capacitive element 67. Since the switch transistor 65 is in a non-conductive state, the drive transistor 61 does not pass a drain current.
  • the voltage corresponding to the luminance voltage from the Data line 76 and the actual threshold voltage of the driving transistor 61 is held in the capacitor element 67.
  • Period T28 A period T28 from time t7 to time t8 is a period for surely turning off the switch transistor 62.
  • Period T29 Light emission period
  • the switch transistor 62, the switch transistor 63, and the switch transistor 64 are maintained in the off state, and the switch transistor 65 is in the on state.
  • the switch transistor 65 By turning on the switch transistor 65, current is supplied to the light emitting element 66 to the driving transistor 61 in accordance with the voltage stored in the capacitor 67 to cause the light emitting element 66 to emit light.
  • Period T30 A period T30 from time t9 to time t0 is a period for setting all the switches in a non-conductive state and changing the potentials of the nodes A and B to a voltage close to the voltage required in the period T21.
  • the display panel 6 performs display according to the sequence as described above. Further, as already described, the threshold voltage compensation operation in the period T24 is performed when the driving transistor 61 is an n-channel type and the threshold voltage Vt varies greatly between pixel circuits (for example, the threshold voltage). When the voltage Vt varies from about 1.5V to 5V), it may not function effectively. That is, (1) the threshold compensation operation may be incomplete. As a result, (2) 0 V representing non-light-emitting black is written in the capacitor element 67 as the luminance voltage, but a little light is emitted. (3) The effective range of the voltage held in the capacitive element 67 becomes narrow. These problems can occur.
  • the power supply unit 4 that supplies power to the pixel circuit 60 generates two types of power supply voltages: a first voltage VTFT (for example, 20 several V) and a positive second voltage VEL (for example, 2, 3V) that is not 0V. And supplied to a plurality of pixel circuits 60. As a result, the function of suppressing the influence of the threshold shift of the drive transistor 61 by the threshold voltage compensation operation can be used effectively.
  • a first voltage VTFT for example, 20 several V
  • a positive second voltage VEL for example, 2, 3V
  • the VEL power supply 420 which is the second power supply circuit that generates the second voltage, chops the first power supply VTFT having a voltage lower than the input voltage Vin, so the input voltage Vin is chopped.
  • the transition loss of the switching element instability of the switching operation due to the extremely small duty ratio can be avoided, and the second voltage can be stabilized.
  • the VTFT power supply 410 that is the first power supply circuit and the VEL power supply 420 that is the second power supply circuit do not include a transformer, it is easy to reduce the thickness and weight.
  • the output voltage is determined according to the chopping duty ratio, it is easy to change the output voltage and fine-tune the output voltage.
  • the transformer winding that is, change the number of windings and the winding ratio
  • the output voltage can be easily changed and finely adjusted.
  • the threshold compensation operation can be made to function more completely.
  • the display device includes the first power supply line maintained at the first voltage and the second power supply line maintained at the positive second voltage lower than the first voltage.
  • a plurality of pixel circuits arranged in a matrix to receive power supply from the first, a synchronous rectification type first power supply circuit that outputs the first voltage to the first power supply line by chopping an input voltage, and the first A synchronous rectification type second power supply circuit that outputs the second voltage to the second power supply line by chopping one voltage.
  • the first power supply circuit includes a first high side switch and a first low side switch connected in series between an input power supply line to which the input voltage is applied and a ground line, and one end of the first power supply circuit and the first high side switch A first inductor connected to a connection point with the first low-side switch and having the other end connected to the first power supply line, and a first for controlling on and off of the first high-side switch and the first low-side switch And a controller.
  • the second power supply circuit includes a second high-side switch and a second low-side switch connected in series between the first power supply line and the ground line, and one end of the second high-side switch and the second low-side switch. And a second controller having the other end connected to the second power supply line, and a second controller for controlling on and off of the second high-side switch and the second low-side switch. .
  • the power supply efficiency can be improved compared to chopping the input voltage.
  • the power supply efficiency can be further improved.
  • the duty ratio can be prevented from becoming extremely small, and the second voltage can be stabilized.
  • the first power supply circuit and the second power supply circuit do not include a transformer, it is easy to reduce the thickness and weight.
  • the output voltage is determined according to the chopping duty ratio, it is easy to change the output voltage and fine-tune the output voltage.
  • the transformer winding that is, change the number of windings and the winding ratio
  • the output voltage can be easily changed and finely adjusted.
  • each of the plurality of pixel circuits includes a light emitting element that emits light with brightness according to a supplied current amount, and a driving transistor that supplies current to the light emitting element, and the driving transistor and the light emitting element May be connected in series between the first power line and the second power line.
  • the display device further includes an input capacitor connected between the input power line and the ground line, a first output capacitor connected between the first power line and the ground line, A second output capacitor connected between the second power supply line and the ground line may be provided.
  • the second power supply circuit since the first output capacitor also functions as an input capacitance element of the second power supply circuit, the second power supply circuit does not need to include a separate input capacitance element, and the first output capacitor is The regenerative operation suppresses the ripple current, allows the use of a smaller capacitor capacity, and reduces the cost.
  • each of the plurality of pixel circuits includes a capacitive element connected to a gate of the driving transistor
  • the display device includes a control unit that controls display of the plurality of pixel circuits
  • the control unit includes: The threshold value compensation operation is performed to hold the voltage corresponding to the actual threshold voltage of the drive transistor to which the capacitor element is connected, and the voltage corresponding to the actual threshold voltage is held.
  • a writing operation in which a voltage representing luminance is added to the capacitor may be performed.
  • the function of suppressing the influence of the threshold shift of the drive transistor due to the threshold voltage compensation operation can be used more effectively.
  • FIG. 6 is a diagram illustrating a configuration example of the pixel circuit 60 in the modification.
  • the display device 1 may include a pixel circuit 60 illustrated in FIG. 6 instead of the pixel circuit 60 illustrated in FIG.
  • the pixel circuit 60 of FIG. 6 differs from that of FIG. 1 in that the switch transistor 63, the switch transistor 64, and the switch transistor 65 are deleted. In this way, the configuration of the pixel circuit 60 may be simplified.
  • the display device has been described based on the embodiment, but the present disclosure is not limited to this embodiment.
  • the technology in the present disclosure is not limited to these, and can also be applied to embodiments in which changes, replacements, additions, omissions, and the like have been made as appropriate.
  • various modifications conceived by those skilled in the art have been made in this embodiment, and forms constructed by combining components in different embodiments are also within the scope of one or more aspects. Contained within.
  • the display device described above can be used as a flat panel display as shown in FIG. 7, for example.
  • the present invention can be applied to all electronic devices having a display device such as a television receiver, a personal computer, and a mobile phone.
  • the present disclosure can be used for a display device such as a television receiver or a display of an information device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Dc-Dc Converters (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

　本表示装置は、第１電圧（ＶＴＦＴ）に維持される第１電源線（６９）と、第１電圧（ＶＴＦＴ）より低い正の第２電圧（ＶＥＬ）に維持される第２電源線（７０）とから電力供給を受ける行列状に配置された複数の画素回路（６０）と、入力電圧（Ｖｉｎ）をチョッピングすることにより第１電源線（６９）に第１電圧（ＶＴＦＴ）を出力する同期整流型の第１電源回路（４１０）と、第１電圧（ＶＴＦＴ）をチョッピングすることにより第２電源線（７０）に第２電圧（ＶＥＬ）を出力する同期整流型の第２電源回路（４２０）とを備える。

Description

表示装置
　本開示は、表示装置に関し、特に電流に応じて発光する発光素子を用いた表示装置に関する。
　電流駆動型の発光素子を用いた表示装置として、有機ＥＬ（Ｅｌｅｃｔｒｏ　Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子を用いた表示装置が知られている。
　自発光する有機ＥＬ素子を用いた有機ＥＬ表示装置は、液晶表示装置に必要なバックライトが不要であることから表示装置の薄型化に最適である。また、視野角にも制限がないため、次世代の表示装置として実用化が期待されている。また、有機ＥＬ表示装置に用いられる有機ＥＬ素子は、各発光素子の輝度がそこに流れる電流量により制御される点で、液晶セルがそこに印加される電圧により制御されるのとは異なる。
　このように、有機ＥＬ表示装置は液晶表示装置とほぼ同じ構造のデバイスであるが上述したバックライトが不要な点で、超薄型軽量ディスプレイが実現可能である。但し有機ＥＬ表示パネル以外の構造物の薄型化が必要である。有機ＥＬ表示パネル以外の構造物の中で電源装置のサイズは、有機ＥＬ表示パネルの消費電力に依存し単純な薄型化は困難である。
　例えば特許文献１（図１）は、有機発光表示装置における電源装置として、入力電圧に対して並列に接続された２つの電源回路を開示している。すなわち、２つの電源回路として、＋ＥＬＶＤＤ電源回路と－ＥＬＶＳＳ電源回路とを備える。＋ＥＬＶＤＤ電源回路は、有機発光表示装置の画素（ＰＸ）に供給されるＥＬＶＤＤ電源の＋ＥＬＶＤＤ電圧を生成する。－ＥＬＶＳＳ電源回路は、有機発光表示装置の画素（ＰＸ）に供給されるＥＬＶＳＳ電源の－ＥＬＶＳＳ電圧を生成する。
特開２０１２－３２１８号公報
　しかしながら上記従来技術よれば、２つの電源回路を入力電圧に並列に接続するので、一方の電源回路において、出力電圧が入力電圧に対し数十分の一の場合には、超短パルス動作によるスイッチング損失が発生し、電源効率の向上が困難であるという問題がある。また、電源回路がトランスを備える場合には重量が増大しかつ大型化するので、表示装置の薄型化および軽量化を困難にするという問題がある。
　本開示は、電源効率を向上しかつ薄型化および軽量化に適した電源装置を有する表示装置を提供することを目的とする。
　上記課題を解決するため本開示における表示装置は、第１電圧と、前記第１電圧より低い正の第２電圧とにより駆動され行列状に配置された複数の画素回路と、入力電圧をチョッピングすることにより第１電源線に前記第１電圧を出力する同期整流型の第１電源回路と、前記第１電圧をチョッピングすることにより第２電源線に前記第２電圧を出力する同期整流型の第２電源回路とを備える。前記第１電源回路は、前記入力電圧が印加される入力電源線と接地線の間に直列に接続された第１ハイサイドスイッチおよび第１ローサイドスイッチと、一端が前記第１ハイサイドスイッチと前記第１ローサイドスイッチとの接続点に接続され、他端が前記第１電源線に接続された第１インダクタと、前記第１ハイサイドスイッチおよび前記第１ローサイドスイッチのオンおよびオフを制御する第１コントローラとを備える。前記第２電源回路は、前記第１電源線と前記接地線の間に直列に接続された第２ハイサイドスイッチおよび第２ローサイドスイッチと、一端が前記第２ハイサイドスイッチと前記第２ローサイドスイッチとの接続点に接続され、他端が前記第２電源線に接続された第２インダクタと、前記第２ハイサイドスイッチおよび前記第２ローサイドスイッチのオンおよびオフを制御する第２コントローラとを備える。
　本開示における表示装置によれば、電源効率を向上させ、かつ薄型化および軽量化にすることができる。
図１は、実施の形態における表示装置の構成例を示すブロック図である。 図２は、実施の形態における画素回路の構成例を示す回路図である。 図３は、実施の形態における電源部の一部の構成例を示す回路図である。 図４Ａは、ＶＴＦＴ電源のチョッピングのデューティ比と出力電圧の関係を示す説明図である。 図４Ｂは、ＶＴＦＴ電源およびＶＥＬ電源の動作例を示すタイムチャートである。 図５は、表示動作の詳細なタイミング例を示すタイムチャートである。 図６は、画素回路の変形例を示す回路図である。 図７は、表示装置の外観例を示す図である。
（本発明の基礎となった知見）
　本発明者は、例えば図２に示すような画素回路において、画素回路に供給される低電圧側の電源（図２のＶＥＬ）が０Ｖでも負の電圧でもなく正の電圧（例えば２、３Ｖ程度）とすべきであることを見出した。
　まず、この点についての発明者の知見および背景について図２の画素回路の例を用いて説明する。
　図２は、有機ＥＬ表示装置に用いられる画素回路の構成例を示す回路図である。
　図２の画素回路６０は、発光素子６６、駆動トランジスタ６１、容量素子６７、スイッチトランジスタ６２を基本的な構成要素として備えている。
　発光素子６６は、例えば有機ＥＬ発光素子であり、供給される電流量に応じた明るさで発光する。
　駆動トランジスタ６１は、第１電源線６９の電圧ＶＴＦＴがスイッチトランジスタ６５を介して供給され、ゲート－ソース間の電圧に応じた電流を発光素子６６に供給する。
　保持容量素子は、駆動トランジスタ６１のゲート－ソース間に明るさを表す電圧（つまり輝度電圧）を印加する。
　スイッチトランジスタ６２は、Ｄａｔａ線７６から容量素子６７に輝度電圧を書き込むためのスイッチである。
　さらに、画素回路６０は、スイッチトランジスタ６３、６４、６５を、付加的な構成要素として備えている。付加的な構成要素というのは、スイッチトランジスタ６３、６４、６５を備えることにより、画素回路間における駆動トランジスタ６１のしきい値電圧のばらつきを補償する動作を可能にするためである。駆動トランジスタ６１は、ＴＦＴ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）が一般的である。そのしきい値電圧Ｖｔは、個々の使用率により経時変化によってシフトすることがわかっている。スイッチトランジスタ６３、６４、６５は、しきい値補償動作を可能にする構成要素として備えられている。
　次に、しきい値補償動作について簡単に説明する。しきい値補償動作とは、スイッチトランジスタ６２によって保持容量素子６７に輝度電圧を書き込む直前に、保持容量素子６７に、駆動トランジスタ６１の実際のしきい値とほぼ同等の電圧を保持させる動作をいう。このしきい値補償動作の直後に、スイッチトランジスタ６２によって保持容量素子６７に輝度電圧を導通すると、保持容量素子６７は、（駆動トランジスタ６１の実際のしきい値電圧）＋（輝度電圧）にほぼ等しい電圧を保持することになる。これにより、例えば、輝度電圧が０Ｖであれば当該画素回路６０が黒画素になる（つまり発光素子６６が発光しない）ので、しきい値電圧のばらつきの影響を抑制できる。こうして、画素回路間におけるしきい値のばらつきに起因する画質劣化を抑制することができる。
　次に、このような画素回路において低電圧側の電源（図２のＶＥＬ）について説明する。
　画素回路６０において電源ＶＥＬがもし０Ｖであれば、次の不具合が発生し得る。すなわち、駆動トランジスタ６１がｎチャネル型であって、画素回路間におけるしきい値電圧Ｖｔのばらつきが大きい場合（例えば、しきい値電圧Ｖｔが１．５Ｖ～５Ｖ程度にばらつく場合）には、（１）上述したしきい値補償動作が不完全になることがある。その結果、（２）輝度電圧として非発光の黒色を表す０Ｖを容量素子６７に書き込んだのに、少し光ってしまう。（３）容量素子６７に保持される電圧の有効範囲が狭くなってしまう。これらの不具合が発生し得る。
　発明者は、画素回路６０の電源電圧ＶＥＬを０Ｖでもなく負の電圧でもなく正の電圧（例えば２、３Ｖ）に設定することにより、これらの不具合を解消し得ることを見出した。
　したがって、画素回路６０に電源を供給する電源装置は、電源ＶＴＦＴ（例えば、２０数Ｖ）、電源ＶＥＬ（例えば、２、３Ｖ）の２種類の電源電圧を生成する必要がある。
　上述したように従来技術において、入力電圧に対して並列接続された２つの電源回路は、一方の電源回路において、出力電圧が入力電圧に対し数十分の一の場合には、超短パルス動作によるスイッチング損失が発生し、電源効率の向上が困難であるという問題がある。また、電源回路がトランスを備える場合には重量が増大しかつ大型化するので、表示装置の薄型化および軽量化を困難にするという問題がある。
　加えて、入力電圧に対して並列接続された２つの電源回路の一方の電源回路が２、３Ｖ程度の低電圧の電源電圧を生成する場合には、スイッチング電源を用いたとしても、スイッチング動作におけるオン期間のデューティ比が小さくなってしまう。例えば、入力電圧が３０Ｖ程度の場合、出力電圧を２、３Ｖに設定すれば、上記のデューティ比が極端に小さくなってしまい、出力電圧の安定化が困難であるという問題もある。
　本開示は、電源効率を向上しかつ薄型化および軽量化に適した電源装置を有する表示装置を提供することを目的とする。
　（実施の形態）
　以下、適宜図面を参照しながら、実施の形態を詳細に説明する。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。
　なお、発明者は、当業者が本開示を十分に理解するために添付図面および以下の説明を提供するのであって、これらによって請求の範囲に記載の主題を限定することを意図するものではない。
　以下、図１～図４Ａ、図４Ｂを用いて実施の形態における表示装置について説明する。
　［１．表示装置の構成］
　図１は、実施の形態における表示装置の構成例を示すブロック図である。図２は、実施の形態における画素回路の構成例を示す回路図である。
　図１の表示装置１は、有機ＥＬディスプレイ装置の例であって、制御部２、走査線駆動回路３、電源部４、データ線駆動回路５、表示パネル６を備える。
　表示パネル６は、例えば有機ＥＬ表示パネルであって、行列状に配置された複数の画素回路を有している。複数の画素回路のそれぞれは、第１電圧ＶＴＦＴと、前記第１電圧ＶＴＦＴより低い正の第２電圧ＶＥＬとにより駆動され、データ線駆動回路５から供給される輝度電圧に応じた発光量で発光する機能を有する。
　ここで図２の画素回路の構成例について詳細に説明する。
　［１－１．画素回路の構成］
　図２の画素回路６０は、駆動トランジスタ６１と、スイッチトランジスタ６２～６５と、発光素子６６と、容量素子６７とを備えている。また、Ｄａｔａ線７６は、データ線駆動回路５から輝度電圧を供給するためのデータ線である。基準電圧電源線６８は、電源部４から基準電圧ＶＲＥＦを供給するための電源線である。基準電圧ＶＲＥＦは、初期化期間に容量素子６７の第１電極の電位として設定される。初期化期間については後述する。第１電源線６９は、電源部４から第１電圧ＶＴＦＴを供給するための電源線である。第２電源線７０は、電源部４から第２電圧ＶＥＬを供給するための電源線である。初期化電源線７１は初期化電圧ＶＩＮＩを供給するための電源線である。初期化電圧ＶＩＮＩは、初期化期間に容量素子６７の第２電極に設定される。
　発光素子６６は、例えば有機ＥＬ素子であり、駆動トランジスタ６１から供給される電流の量に応じた発光量で発光する。発光素子６６のカソードは、第２電源線７０に接続され、アノードは、駆動トランジスタ６１のソースに接続されている。ここで、第２電源線７０に供給されている電圧はＶＥＬであり、例えば２～３Ｖである。
　駆動トランジスタ６１は、発光素子６６への電流の供給量を制御する電圧駆動の駆動素子であり、発光素子６６に電流を駆動することで発光素子６６を発光させる。具体的には、駆動トランジスタ６１は、ゲートが容量素子６７の第１電極に接続され、ソースが容量素子６７の第２電極および発光素子６６のアノードに接続されている。
　駆動トランジスタ６１は、スイッチトランジスタ６３がオフ状態にされて基準電圧電源線６８と容量素子６７の第１電極とが非導通で、かつ、スイッチトランジスタ６５がオン状態にされて第１電源線６９とドレイン電極と導通した場合に、輝度電圧に応じた電流である駆動電流を発光素子６６に流すことにより、発光素子６６を発光させる。ここで、第１電源線６９に供給されている電圧はＶＴＦＴであり、例えば２０Ｖである。これにより、駆動トランジスタ６１は、ゲート－ソース間に印加された輝度電圧に対応した電流に変換し、変換された電流を発光素子６６に供給する。
　さらに、駆動トランジスタ６１のしきい値電圧は、経時的なしきい値電圧シフトによって画素回路毎にばらつくことがある。このばらつきによる影響は、しきい値電圧補償動作によって抑制することができる。このしきい値補償動作およびしきい値設定動作を、簡単に説明すると、画素回路のそれぞれにおける容量素子６７に、対応する駆動トランジスタ６１のしきい値電圧に相当する電圧を設定する動作である。この動作の詳細については後述する。
　容量素子６７は、駆動トランジスタ６１の流す電流量を決める輝度電圧を保持する。具体的には、容量素子６７の第２電極（節点Ｂ側の電極）は、駆動トランジスタ６１のソースおよび発光素子６６のアノードに接続されている。また、容量素子６７の第２電極は、スイッチトランジスタ６４を介して初期化電源線７１に接続されている。容量素子６７の第１電極（節点Ａ側の電極）は、駆動トランジスタ６１のゲートに接続されている。また、容量素子６７の第１電極は、基準電圧電源線６８（ＶＲＥＦ）とスイッチトランジスタ６３を介して接続されている。
　スイッチトランジスタ６２は、輝度電圧を供給するためのＤａｔａ線７６と容量素子６７の第１電極との導通および非導通を切り換える。具体的には、スイッチトランジスタ６２は、ドレインおよびソースの一方の端子がＤａｔａ線７６に接続され、ドレインおよびソースの他方の端子が容量素子６７の第１電極に接続され、ゲートがＳｃａｎ線７２に接続されているスイッチングトランジスタである。換言すると、スイッチトランジスタ６２は、Ｄａｔａ線７６を介して供給された映像信号電圧（映像信号）に応じた輝度電圧を容量素子６７に書き込むための機能を有する。
　スイッチトランジスタ６３は、基準電圧ＶＲＥＦを供給する基準電圧電源線６８と容量素子６７の第１電極との導通および非導通を切り換える。具体的には、スイッチトランジスタ６３は、ドレインおよびソースの一方の端子が基準電圧電源線６８に接続され、ドレインおよびソースの他方の端子が容量素子６７の第１電極に接続され、ゲートがＲｅｆ線７３に接続されているスイッチングトランジスタである。換言すると、スイッチトランジスタ６３は、容量素子６７の第１電極に対して基準電圧ＶＲＥＦを与える機能を有する。
　スイッチトランジスタ６４は、容量素子６７の第２電極と初期化電源線７１との導通および非導通を切り換える。具体的には、スイッチトランジスタ６４は、ドレインおよびソースの一方の端子が初期化電源線７１に接続され、ドレインおよびソースの他方の端子が容量素子６７の第２電極に接続され、ゲートがＩｎｉｔ線７４に接続されているスイッチングトランジスタである。換言すると、スイッチトランジスタ６４は、容量素子６７の第２電極に対して初期化電圧ＶＩＮＩを与える機能を有する。
　スイッチトランジスタ６５は、第１電源線６９と駆動トランジスタ６１のドレイン電極との導通および非導通を切り換える。具体的には、スイッチトランジスタ６５は、ドレインおよびソースの一方の端子が第１電源線６９に接続され、ドレインおよびソースの他方の端子が駆動トランジスタ６１のドレイン電極に接続され、ゲートがＥｎａｂｌｅ線７５に接続されているスイッチングトランジスタである。
　以上のように画素回路６０は構成されている。
　なお、画素回路６０を構成するスイッチトランジスタ６２～６５はｎ型ＴＦＴとして、以下では説明を行うが、それに限られない。スイッチトランジスタ６２～６５は、ｐ型ＴＦＴであってもよい。また、スイッチトランジスタ６２～６５において、ｎ型ＴＦＴとｐ型ＴＦＴとが混在して用いられてもよい。なお、ｐ型ＴＦＴのゲートに接続された信号線については以下で説明する電圧レベルを逆転させればよい。
　また、基準電圧電源線６８の基準電圧ＶＲＥＦと初期化電源線７１の初期化電圧ＶＩＮＩとの電位差は駆動トランジスタ６１の最大しきい値電圧よりも大きな電圧に設定される。
　また、基準電圧電源線６８の基準電圧ＶＲＥＦ及び初期化電源線７１の初期化電圧ＶＩＮＩは、発光素子６６に電流が流れないように、次のように設定されている。
　初期化電圧ＶＩＮＩ＜基準電圧ＶＥＬ＋（発光素子６６の順方向電流しきい値電圧）、（基準電圧電源線６８の基準電圧ＶＲＥＦ）＜第２電圧ＶＥＬ＋（発光素子６６の順方向電流しきい値電圧）＋（駆動トランジスタ６１のしきい値電圧）
　ここで、第２電圧ＶＥＬは、上述したように、第２電源線７０の電圧である。これらの条件を満たすには、第２電圧ＶＥＬが正の２、３Ｖ程度であることが望ましい。
　以上のように画素回路６０は構成されている。引き続いて図１の構成について説明する。
　図１の制御部２は、表示装置１の全体の制御を行う。具体的には、制御部２は、表示すべき映像信号に基づいて１フレーム毎の表示動作の制御を行う。
　走査線駆動回路３は、制御部２の制御に基づいて、表示パネル６の複数の画素回路に対してゲート信号を駆動および走査する。ここでいうゲート信号は、図２の画素回路６０を前提とする場合、Ｓｃａｎ信号、Ｒｅｆ信号、Ｅｎａｂｌｅ信号、Ｉｎｉｔ信号の４つである。より具体的には、走査線駆動回路３は、表示すべき映像信号に含まれる垂直同期信号および水平同期信号に基づいて、Ｓｃａｎ信号、ＲＥＦ信号、Ｅｎａｂｌｅ信号、ｉｎｉｔ信号を、画素回路の行単位で走査する。これらのＳｃａｎ信号、Ｒｅｆ信号、Ｅｎａｂｌｅ信号、Ｉｎｉｔ信号は、図２に示す画素回路例では、Ｓｃａｎ線７２、Ｒｅｆ線７３、Ｅｎａｂｌｅ線７５、Ｉｎｉｔ線７４に出力され、接続先のスイッチのオンおよびオフを制御するために用いられる。
　電源部４は、制御部２、走査線駆動回路３、表示パネル６の各部に電力を供給するとともに、表示パネル６に各種電圧を供給する。ここでいう各種電圧は、図２に示す画素回路例では、第１電圧ＶＴＦＴ、第２電圧ＶＥＬ、初期化電圧ＶＩＮＩ、基準電圧ＶＲＥＦであり、それぞれ初期化電源線７１、基準電圧電源線６８、第１電源線６９、第２電源線７０を介して各画素回路６０に供給される。第２電圧は、上述したように０Ｖではなく２～３Ｖであり、電源部４により生成される。
　データ線駆動回路５は、制御部２の制御に基づいて、表示パネル６のＤａｔａ線７６をソース信号として輝度電圧を出力する。より具体的には、データ線駆動回路５は、映像信号および水平同期信号に基づいて、各画素回路にソース信号を出力する。
　以上のように、表示装置１は構成される。
　［１－２．電源部の構成］
　次に電源部４の構成について説明する。図３は、実施の形態における電源部の回路例と、画素回路６０をと示す回路図である。同図では、電源部４の回路構成のうち、主として第１電圧ＶＴＦＴおよび第２電圧ＶＥＬを生成する回路部分を示している。同図では、複数の画素回路６０のうちの１つのみ代表として簡略化し図示している。
　図３のように電源部４は、入力キャパシタ４０９、ＶＴＦＴ電源４１０、ＶＥＬ電源４２０を含む。ＶＴＦＴ電源４１０は第１電源回路、ＶＥＬ電源４２０は第２電源回路とも呼ぶ。
　入力電圧Ｖｉｎは、入力電源線４０１から供給される３０数Ｖの直流電圧である。
　入力キャパシタ４０９は、ＶＴＦＴ電源４１０の入力端付近の入力電源線４０１と、接地線との間に接続され、入力電圧Ｖｉｎの電圧安定化およびノイズカット用の容量素子である。
　［１－２－１．ＴＦＴ電源（第１電源回路）の構成］
　ＶＴＦＴ電源４１０（つまり第１電源回路）は、入力電圧Ｖｉｎをチョッピングすることにより第１電源線６９に第１電圧ＶＴＦＴを出力する同期整流型の電源回路である。このＶＴＦＴ電源４１０は、第１ハイサイドスイッチ４１１、第１ローサイドスイッチ４１２、第１インダクタ４１３、第１制御回路４１４、第１出力キャパシタ４１９を備える。
　第１ハイサイドスイッチ４１１および第１ローサイドスイッチ４１２は、入力電圧Ｖｉｎが印加される入力電源線４０１と接地線の間に直列に接続され、それぞれ例えばパワーＭＯＳＦＥＴである。第１ハイサイドスイッチ４１１および第１ローサイドスイッチ４１２は、第１制御回路４１４によって排他的にオンするように制御される。
　第１インダクタ４１３は、一端が第１ハイサイドスイッチ４１１と第１ローサイドスイッチ４１２との接続点に接続され、他端が第１電源線６９に接続された誘導素子つまりコイルである。第１ハイサイドスイッチ４１１にオンであり第１ローサイドスイッチ４１２がオフであるときに一端から印加される入力電圧Ｖｉｎによる電気エネルギーを蓄積するとともに上記の他端から第１電源線６９に電気エネルギーを伝達する。また、第１インダクタ４１３は、第１ハイサイドスイッチ４１１がオフであり第１ローサイドスイッチ４１２がオンであるときに蓄積した電気エネルギーを上記の他端から第１電源線６９に放出する。
　第１制御回路４１４は、第１ハイサイドスイッチ４１１および第１ローサイドスイッチ４１２のオンおよびオフを制御し、第１電源線６９の第１電圧ＶＴＦＴが所望の電圧になるように第１ハイサイドスイッチ４１１のオン期間の割合であるデューティ比を制御する。第１電圧ＶＴＦＴとしての所望の電圧は、図１の表示装置においては例えば２０Ｖである。
　また、第１ハイサイドスイッチ４１１と第１ローサイドスイッチ４１２とが同時にオンにならないように制御する。
　第１出力キャパシタ４１９は、第１電源線６９と接地線との間に接続され、第１インダクタ４１３の上記の他端から放出される電気エネルギーにより発生する電圧を平滑化、電圧安定化およびノイズカットするための容量素子である。この第１出力キャパシタ４１９は、ＶＥＬ電源４２０の入力容量素子としても機能する。よって、ＶＥＬ電源４２０に、別途入力容量素子を備える必要がなく、また第一出力キャパシタ４１９は、後述のＶＥＬ電源４２０における回生動作によりリプル電流が抑えられ、より小さいキャパシタ容量の使用が可能であり、コストを低減することができる。
　［１－２－２．ＶＥＬ電源（第２電源回路）の構成］
　ＶＥＬ電源４２０には、上記の入力電圧Ｖｉｎではなく、入力電圧Ｖｉｎよりも低い電圧の第１電圧ＶＴＦＴが入力される。
　ＶＥＬ電源４２０（つまり第２電源回路）は、第１電圧ＶＴＦＴをチョッピングすることにより第２電源線７０に第２電圧ＶＥＬを出力する同期整流型の電源回路である。図３に示すようにＶＥＬ電源４２０は、第２ハイサイドスイッチ４２１、第２ローサイドスイッチ４２２、第２インダクタ４２３、第２制御回路４２４、第２出力キャパシタ４２９を備える。
　第２ハイサイドスイッチ４２１および第２ローサイドスイッチ４２２は、第１電圧ＶＴＦＴが印加される入力電源線４０１と接地線の間に直列に接続され、それぞれ例えばパワーＭＯＳＦＥＴである。第２ハイサイドスイッチ４２１および第２ローサイドスイッチ４２２は、第２制御回路４２４によって排他的にオンするように制御される。
　第２インダクタ４２３は、一端が第２ハイサイドスイッチ４２１と第２ローサイドスイッチ４２２との接続点に接続され、他端が第２電源線７０に接続された誘導素子つまりコイルである。第２ハイサイドスイッチ４２１にオンであり第２ローサイドスイッチ４２２がオフであるときに一端から印加される第１電圧ＶＴＦＴによる電気エネルギーを蓄積するとともに上記の他端から第２電源線７０に電気エネルギーを伝達する。また、第２インダクタ４２３は、第２ハイサイドスイッチ４２１がオフであり第２ローサイドスイッチ４２２がオンであるときに蓄積した電気エネルギーを上記の他端から第２電源線７０に放出する。
　第２制御回路４２４は、第２ハイサイドスイッチ４２１および第２ローサイドスイッチ４２２のオンおよびオフを制御し、第２電源線７０の第２電圧ＶＥＬが所望の電圧になるように第２ハイサイドスイッチ４２１のオン期間の割合であるデューティ比を制御する。第２電圧ＶＥＬとしての所望の電圧は、図１の表示装置においては例えば２Ｖまたは３Ｖである。また、第２制御回路４２４は、第２ハイサイドスイッチ４２１と第２ローサイドスイッチ４２２とが同時にオンにならないように制御する。
　第２出力キャパシタ４２９は、第２電源線７０と接地線との間に接続され、第２インダクタ４２３の上記の他端から放出される電気エネルギーにより発生する電圧を平滑化、電圧安定化およびノイズカットするための容量素子である。
　ＶＥＬ電源４２０は、ＶＴＦＴ電源４１０と同じ構成であるが、出力電圧の違いにより回路定数が異なっている。
　また、図３において、画素回路６０に流れる電流は接地線ではなく第２の電源線に吸い込まれる。言い換えれば、表示パネル６の複数の画素回路６０において発光素子６６に流れる電流は、第２電源線７０に吸い込まれる。この電流の一部は、第２ハイサイドスイッチ４２１および第２出力キャパシタ４２９に電気エネルギーとして蓄積および再利用され、他の一部は、第２インダクタ４２３および第２ハイサイドスイッチ４２１を介して第１電源線６９に回生電流として流れる。この再利用および回生電流は、電源効率を向上させる。
　以上のように電源部４は構成されている。
　なお、入力電圧、第１電圧、第２電圧の具体的な値は、駆動トランジスタ６１であるＴＦＴの特性（例えば駆動トランジスタ６１のしきい値電圧、しきい値シフトの大きさ等）、発光素子６６特性（例えば、順方向電流しきい値電圧）等に応じて定めるべきである。表示装置が有機ＥＬ表示装置である場合例えば、入力電圧、第１電圧、第２電圧はそれぞれ３０Ｖ、２０Ｖ、２Ｖでよい。よりおおまかな目安としては、入力電圧が３０数Ｖ、第１電圧が１５Ｖ～２５Ｖの範囲内の電圧、第２電圧が５Ｖ以下の正の電圧でよい。
　［２．動作］
　次に、図３に示した電源装置の動作および図１に示した表示装置の動作について説明する。
　［２－１．ＶＴＦＴ電源（第１電源回路）の動作］
　図４Ａは、ＶＴＦＴ電源４１０のスイッチングのデューティ比と出力電圧の関係を示す説明図である。図４Ａにおいて横軸は時間軸、縦軸は電圧であり、チョッピングされた入力電圧（つまり第１インダクタ４１３の一端に入力されるパルス状の入力電圧）と、出力電圧である第１電圧ＶＴＦＴとを模式的に図示してある。
　第１ハイサイドスイッチ４１１のオン時間のデューティが０であるときは、出力電圧Ｖｏｕｔは当然０Ｖである。上記のデューティが小さいときは出力電圧も小さく、デューティが大きいほど出力電圧が大きくなる。
　このように、ＶＴＦＴ電源４１０のようなチョッパ制御による電源回路では、出力電圧および出力電流に応じて第１ハイサイドスイッチ４１１のオン時間のデューティを制御することにより、負荷が変動しても安定した出力を得られるようになっている。入力電圧Ｖｉｎ、出力電圧である第１電圧ＶＴＦＴ、デューティαには次の関係がある。
　ＶＴＦＴ＝Ｖｉｎ×α
　デューティαは、第１ハイサイドスイッチ４１１におけるオン時間／（オン時間＋オフ時間）である。入力電圧が３０Ｖの場合、出力電圧を２０Ｖにするには、デューティα＝２０／３０＝約０．６７になる。第１制御回路４１４は、ＰＷＭ（Pulse Width Modulation）制御の場合、このデューティで例えば３百数十ｋＨｚの周波数で第１ハイサイドスイッチ４１１をスイッチングする。
　［２－２．ＶＥＬ電源（第２電源回路）の動作］
　ＶＥＬ電源４２０の動作については、基本的にＶＴＦＴ電源４１０と同様であるので、異なる点を中心に説明する。ＶＥＬ電源４２０では、入力電圧である第１電圧ＶＴＦＴ、出力電圧である第２電圧、デューティβには次の関係がある。
　ＶＥＬ＝ＶＴＦＴ×β
　デューティβは、第２ハイサイドスイッチ４２１におけるオン時間／（オン時間＋オフ時間）である。入力電圧である第１電圧が２０Ｖの場合、出力電圧を２Ｖにするには、デューティβ＝２／２０＝０．１になる。第２制御回路４２４は、ＰＷＭ制御の場合、このデューティで例えば１百数十ｋＨｚの周波数で第２ハイサイドスイッチ４２１をスイッチングする。
　図４Ｂは、図４Ｂは、ＶＴＦＴ電源およびＶＥＬ電源の動作例を示すタイムチャートである。図４Ｂの縦軸、横軸は図４Ａと同じである。同図左側は、ＶＴＦＴ電源４１０における第１インダクタ４１３の一端に入力されるパルス状の入力電圧と、出力電圧である第１電圧ＶＴＦＴとを示す。同図右側は、ＶＥＬ電源４２０における第２インダクタ４２３の一端に入力されるパルス状の入力電圧と、出力電圧である第２電圧ＶＥＬとを示す。
　このように、電源部４内のＶＴＦＴ電源４１０およびＶＥＬ電源４２０は、入力電圧Ｖｉｎに対して並列に接続されるのではなく、ＶＥＬ電源４２０には入力電圧Ｖｉｎよりも低い電圧の第１電圧ＶＴＦＴが入力される。これにより、デューティ比が極端に小さくなってしまうことを回避し、出力電圧の安定化を容易にしている。
　なお、ＶＴＦＴ電源４１０内の第１ローサイドスイッチ４１２は、それぞれパワーＭＯＳＦＥＴの代わりに、アノードを接地したダイオードを用いることも可能である。しかし、ダイオードでは順方向電圧降下による損失が発生するので、電源効率向上の観点からはダイオードよりもパワーＭＯＳＦＥＴの方が優れている。また、ＶＥＬ電源４２０内の第２ローサイドスイッチ４２２については前述の回生（昇圧）動作の為、ダイオード置換は原理的に不可である。一方、第２ハイサイドスイッチ４２１はダイオード置換でも回生可能であるが、発光素子６６に電流が流れない期間（図５のＴ２６、Ｔ２８、Ｔ３０）があると第２電圧ＶＥＬの電圧を保持できない為、ＶＥＬ電源４２０の動作としては不十分となる。結果として第２ハイサイドスイッチ４２１および第２ローサイドスイッチ４２１のダイオード化は不可である。
　［２－３．表示動作］
　次に、表示パネルにおける、既に触れたしきい値電圧補償動作を含む表示動作について説明する。
　図５は、表示動作の詳細なタイミング例を示すタイムチャートである。
　同図の横軸は時間軸、縦軸は、図２の画素回路におけるＩｎｉｔ線７４、Ｒｅｆ線７３、Ｅｎａｂｌｅ線７５、Ｓｃａｎ線７２、Ｄａｔａ線７６の各制御信号を示す。同図は、１フレーム期間における表示動作を示している。同図では、特に、しきい値電圧保障動作によって、期間Ｔ２５の終了時点で各画素回路６０において、該駆動トランジスタ６１のしきい値電圧に相当する電圧が容量素子６７に保持された状態になる。これによりしきい値電圧のばらつきを補償している。以下具体的に説明する。
　（期間Ｔ２１）
　図５に示す時刻ｔ０～時刻ｔ１の期間Ｔ２１は、スイッチトランジスタ６４のみを導通状態であり、図２の節点Ｂの電位を初期化電源線７１の初期化電圧ＶＩＮＩに設定するための期間である。
　この期間Ｔ２１を設ける理由は次の通りである。
　表示装置１を構成する表示パネル６のサイズや画素回路６０あたりのサイズが大きい場合に、発光素子６６の容量が大きくなり、初期化電源線７１の配線時定数が大きくなることで、節点Ｂの電圧を初期化電源線７１の初期化電圧ＶＩＮＩにすることに時間を要する。そのため、スイッチトランジスタ６４を先に導通させる期間Ｔ２１を設けることにより、節点Ｂの電位を初期化電源線７１の初期化電圧ＶＩＮＩにより確実に設定することができる。
　なお、基準電圧電源線６８の基準電圧ＶＲＥＦを節点Ａに印加することも同様に時間を要する。しかし、基準電圧ＶＲＥＦを充放電する対象は、容量素子６７および基準電圧電源線６８の配線時定数である。つまり、基準電圧電源線６８と初期化電源線７１との配線時定数がほぼ同等であるが、（発光素子６６の容量）＞（容量素子６７の容量）であり、その容量比（発光素子６６の容量）／（容量素子６７の容量）が１．３～９倍である。そのため、発光素子６６を充電する（節点Ｂの電位に初期化電源線７１の初期化電圧ＶＩＮＩを書き込む）方が容量素子６７を充電する（節点Ａの電位に基準電圧電源線６８の基準電圧ＶＲＥＦを書き込む）よりも時間がかかる。
　また、期間Ｔ２１において、スイッチトランジスタ６４のみを導通させスイッチトランジスタ６３の導通を遅らせる利点としては次のようなものもある。
　すなわち、期間Ｔ２１において、節点Ｂの電位に初期化電源線７１の初期化電圧ＶＩＮＩを書き込む期間を設けることで基準電圧電源線６８の初期化電圧ＶＩＮＩを節点Ａに書き込む負荷を軽くすることができる利点がある。つまり、期間Ｔ２１を設けることで、節点Ａの電圧を低い電圧に設定することができ、基準電圧電源線６８は画素回路６０に充電するための電流（電圧）を供給するのみでよくなる。換言すると、基準電圧電源線６８の基準電圧ＶＲＥＦが発光素子６６を充電するための電圧として用いられないため、基準電圧電源線６８の負荷が軽くなるという利点がある。
　このように、先に節点Ｂの電位を確定させる期間Ｔ２１を設ける。それにより、表示パネル６の電力消費と表示パネル６の輝度変動の影響とを小さくしつつ、期間Ｔ２１以降の期間Ｔ２２の総時間を短くすることができる。
　（期間Ｔ２２：初期化期間）
　図５に示す時刻ｔ１～時刻ｔ２の期間Ｔ２２は、駆動トランジスタ６１のしきい値電圧補償を行うためのドレイン電流を流すのに必要な初期電圧を容量素子６７に保持させ、駆動トランジスタ６１のソースゲート間に印加するための初期化期間である。
　これにより、節点Ａの電位が基準電圧電源線６８の基準電圧ＶＲＥＦに設定される。このとき既に、節点Ｂの電位は初期化電源線７１の初期化電圧ＶＩＮＩに設定されている。すなわち、駆動トランジスタ６１のゲート、ソースには、基準電圧電源線６８の基準電圧ＶＲＥＦ、初期化電源線７１の初期化電圧ＶＩＮＩがそれぞれ印加される。
　なお、期間Ｔ２２は、節点Ａおよび節点Ｂの電位が、安定するまでの長さ（時間）に設定される。
　また、上述したように、駆動トランジスタ６１のゲート・ソース間電圧は、しきい値補償動作を行うのに必要な初期ドレイン電流を確保できる初期電圧に設定されることが必要である。つまり、初期電圧は、複数の画素回路６０の容量素子６７のそれぞれに駆動トランジスタ６１のしきい値電圧よりも高く、かつ、発光素子６６を発光させない電圧であることが必要である。そのため、基準電圧電源線６８の基準電圧ＶＲＥＦと初期化電源線７１の初期化電圧ＶＩＮＩの電位差は駆動トランジスタ６１の最大しきい値電圧よりも大きな電圧に設定される。また、基準電圧ＶＲＥＦ及び初期化電圧ＶＩＮＩは、発光素子６６に電流が流れないように、初期化電圧ＶＩＮＩ＜（第２電圧ＶＥＬ＋発光素子６６の順方向電流しきい値電圧）、および、ＶＲＥＦ＜（第２電圧ＶＥＬ＋発光素子６６の順方向電流しきい値電圧＋駆動トランジスタ６１のしきい値電圧）、となるように設定される。
　これらの条件を満たすためには、第２電圧ＶＥＬが０Ｖでなく２、３Ｖであることは、これらの条件を満たすことを容易にする。また、しきい値電圧補償動作によって駆動トランジスタ６１のしきい値シフトの影響を抑制することができる。
　（期間Ｔ２３）
　図５に示す時刻ｔ２～時刻ｔ３の期間Ｔ２３は、スイッチトランジスタ６４とスイッチトランジスタ６５とが同時に導通状態とならないようにするための期間である。
　このように、Ｉｎｉｔ線７４の動作によりスイッチトランジスタ６４を非導通とする期間Ｔ２３を設けることにより、期間Ｔ２３がなければスイッチトランジスタ６４とスイッチトランジスタ６５とが同時に導通状態となり、スイッチトランジスタ６５、駆動トランジスタ６１、および、スイッチトランジスタ６４を介して、第１電源線６９と初期化電源線７１との間に貫通電流が流れてしまうのを防止することができる。
　（期間Ｔ２４：しきい値補償期間）
　次に、図５の時刻ｔ３～時刻ｔ４の期間Ｔ２４は、複数の画素回路６０における駆動トランジスタ６１のしきい値電圧のばらつきを補償するしきい値設定期間である。つまり、複数の画素回路６０における駆動トランジスタ６１のしきい値電圧にばらつきがあっても、個々の駆動トランジスタ６１のしきい値電圧に相当する電圧を対応する容量素子６７に設定する期間である。
　時刻ｔ３において、スイッチトランジスタ６２およびスイッチトランジスタ６４は非導通状態（オフ状態）に、かつ、スイッチトランジスタ６３は導通状態（オン状態）に維持されつつ、スイッチトランジスタ６５が導通状態（オン状態）にされる。この時点で、容量素子６７の電圧は、初期化期間（期間Ｔ２２）で上述したように初期電圧に設定されているので、発光素子６６には電流が流れない。駆動トランジスタ６１は、第１電源線６９の第１電圧ＶＴＦＴによりドレイン電流が供給され、それとともに駆動トランジスタ６１のソース電位が変化する。言い換えると、駆動トランジスタ６１は、第１電源線６９の第１電圧ＶＴＦＴにより供給されるドレイン電流が０となるまで駆動トランジスタ６１のソース電位が変化する。ドレイン電流が０になった時点で、節点Ａと節点Ｂとの電圧（つまり駆動トランジスタ６１のゲート・ソース間電圧）は駆動トランジスタ６１の実際のしきい値に相当する電圧となっている。この電圧は、容量素子６７に保持される。
　そして、期間Ｔ２４の終了時（時刻ｔ４）には、駆動トランジスタ６１の実際のしきい値に相当する電圧が容量素子６７に保持される。これにより、期間Ｔ２５の後に容量素子６７に書き込まれる輝度を表す電圧が、しきい値電圧のばらつきにより正しい値からしきい値電圧シフト分ずれるのを抑制する。
　（期間Ｔ２５）
　図５に示す時刻ｔ４～時刻ｔ５の期間Ｔ２５は、しきい値補償動作を終了させるための期間である。
　時刻ｔ４～ｔ５で、Ｅｎａｂｌｅ線７５の信号によりスイッチトランジスタ６５を非導通とする期間Ｔ２５を設けることにより、駆動トランジスタ６１経由で、第１電源線６９から節点Ｂへの電流の供給をなくすことができ、しきい値補償動作を確実に終了させてから次の動作を行うことができる。
　以上のように、期間Ｔ２５を終えた時刻ｔ５の時点で、複数の画素回路６０内の各容量素子６７は、対応する駆動トランジスタ６１の実際のしきい値電圧に相当する電圧を保持している。
　上記の期間Ｔ２１～Ｔ２５の動作は、表示パネル６の全行について、行毎に順に実行される。
　（期間Ｔ２６）
　時刻ｔ５～時刻ｔ６の期間Ｔ２６は、スイッチトランジスタ６３を非導通状態（オフ状態）にすることで、Ｄａｔａ線７６を介して供給されたデータ信号電圧と基準電圧電源線６８の基準電圧ＶＲＥＦとが同時に節点Ａに印加されるのを防止する期間である。
　（期間Ｔ２７：書込期間）
　時刻ｔ６～時刻ｔ７の期間Ｔ２７は、Ｄａｔａ線７６から表示階調に応じた輝度電圧を画素回路６０にスイッチトランジスタ６２を介して取り込み、容量素子６７に書き込む書込期間である。
　具体的には、時刻ｔ６において、スイッチトランジスタ６３とスイッチトランジスタ６４とスイッチトランジスタ６５は非導通状態（オフ状態）に維持されつつ、スイッチトランジスタ６２が導通状態（オン状態）にされる。
　これにより、しきい値補償期間で記憶された駆動トランジスタ６１の実際のしきい値電圧Ｖｔｈに加えて輝度電圧と基準電圧電源線６８の基準電圧ＶＲＥＦとの電圧差が、（発光素子６６の容量）／（発光素子６６の容量＋容量素子６７の容量）倍されて、容量素子６７に保持される。スイッチトランジスタ６５が非導通状態にあるため、駆動トランジスタ６１はドレイン電流を流さない。
　このように、期間Ｔ２７（書込期間）では、Ｄａｔａ線７６からの輝度電圧及び駆動トランジスタ６１の実際のしきい値電圧に応じた電圧が容量素子６７に保持される。
　（期間Ｔ２８）
　時刻ｔ７～時刻ｔ８の期間Ｔ２８は、スイッチトランジスタ６２を確実に非導通にさせるための期間である。
　（期間Ｔ２９：発光期間）
　次に、時刻ｔ８～時刻ｔ９の期間Ｔ２９は、発光期間である。
　具体的には、時刻ｔ８において、スイッチトランジスタ６２、スイッチトランジスタ６３及びスイッチトランジスタ６４はオフ状態に維持されつつ、スイッチトランジスタ６５オン状態にされる。スイッチトランジスタ６５をオン状態にさせることで、容量素子６７に蓄えられた電圧に応じて駆動トランジスタ６１に発光素子６６に電流を供給し発光素子６６を発光させる。
　（期間Ｔ３０）
　刻ｔ９～時刻ｔ０の期間Ｔ３０は、すべてのスイッチを非導通状態として、節点Ａおよび節点Ｂの電位を、期間Ｔ２１で必要な電圧に近い電圧まで変化させるための期間である。
　以上のようなシーケンスにより、表示パネル６は表示を行う。また、期間Ｔ２４におけるしきい値電圧補償動作は、既に説明したように、駆動トランジスタ６１がｎチャネル型であって、画素回路間におけるしきい値電圧Ｖｔのばらつきが大きい場合（例えば、しきい値電圧Ｖｔが１．５Ｖ～５Ｖ程度にばらつく場合）には、有効に機能しないことがある。すなわち、（１）しきい値補償動作が不完全になることがある。その結果、（２）輝度電圧として非発光の黒色を表す０Ｖを容量素子６７に書き込んだのに、少し光ってしまう。（３）容量素子６７に保持される電圧の有効範囲が狭くなってしまう。これらの不具合が発生し得る。
　そこで、画素回路６０の電源電圧ＶＥＬを０Ｖでもなく負の電圧でもなく正の電圧（例えば２、３Ｖ）に設定することにより、これらの不具合を解消し得る。
　そのため、画素回路６０に電源を供給する電源部４は、第１電圧ＶＴＦＴ（例えば、２０数Ｖ）、０Ｖでない正の第２電圧ＶＥＬ（例えば、２、３Ｖ）の２種類の電源電圧を生成し、複数の画素回路６０に供給している。その結果、しきい値電圧補償動作によって駆動トランジスタ６１のしきい値シフトの影響を抑制する機能を有効に利用することができる。
　［３．効果等］
　本実施の形態における表示装置によれば、第２電圧を生成する第２電源回路であるＶＥＬ電源４２０が入力電圧Ｖｉｎよりも低い電圧の第１電源ＶＴＦＴをチョッピングするので、入力電圧Ｖｉｎをチョッピングすることと比べて、スイッチング素子の遷移損失を軽減させることで、ディーティ比が極端に小さくなることによるスイッチング動作の不安定化を回避することができ、第２電圧を安定化することができる。
　また、第１電源回路であるＶＴＦＴ電源４１０、第２電源回路であるＶＥＬ電源４２０は、どちらも、トランスを備えていないので、薄型化および軽量化が容易である。
　さらに、チョッピングのデューティ比に応じて出力電圧が決まるので、出力電圧の変更および出力電圧の微調整が容易である。例えば、トランス方式の電源では、出力電圧を変更するためにはトランス巻き線の変更（つまり、巻き線数や巻き線比の変更）が必要であるが、上記構成では、チョッピングのデューティの変更によって出力電圧を容易に変更および微調整をすることができる。
　また、第２電源ＶＥＬは０Ｖではなく正の電圧なので、しきい値補償動作をより完全に機能させることができる。
　以上説明してきたように、本開示の一態様に係る表示装置は、第１電圧に維持される第１電源線と、前記第１電圧より低い正の第２電圧に維持される第２電源線とから電力供給を受ける行列状に配置された複数の画素回路と、入力電圧をチョッピングすることにより前記第１電源線に前記第１電圧を出力する同期整流型の第１電源回路と、前記第１電圧をチョッピングすることにより前記第２電源線に前記第２電圧を出力する同期整流型の第２電源回路とを備える。前記第１電源回路は、前記入力電圧が印加される入力電源線と接地線の間に直列に接続された第１ハイサイドスイッチおよび第１ローサイドスイッチと、一端が前記第１ハイサイドスイッチと前記第１ローサイドスイッチとの接続点に接続され、他端が前記第１電源線に接続された第１インダクタと、前記第１ハイサイドスイッチおよび前記第１ローサイドスイッチのオンおよびオフを制御する第１コントローラとを備える。前記第２電源回路は、前記第１電源線と前記接地線の間に直列に接続された第２ハイサイドスイッチおよび第２ローサイドスイッチと、一端が前記第２ハイサイドスイッチと前記第２ローサイドスイッチとの接続点に接続され、他端が前記第２電源線に接続された第２インダクタと、前記第２ハイサイドスイッチおよび前記第２ローサイドスイッチのオンおよびオフを制御する第２コントローラとを備える。
　この構成によれば、第２電圧を生成する第２電源回路が入力電圧Ｖｉｎよりも低い電圧の第１電圧をチョッピングするので、入力電圧をチョッピングすることと比べて、電源効率を向上させることができ、さらに、この画素回路を流れる電流の一部は、第２電源回路を介して第１電源線６９に回生電流として流れるので、電源効率をさらに向上させることができる。
　第２電源回路において、ディーティ比が極端に小さくなることを回避することができ、第２電圧を安定化することができる。
　また、第１電源回路、第２電源回路は、どちらも、トランスを備えないので、薄型化および軽量化が容易である。
　さらに、チョッピングのデューティ比に応じて出力電圧が決まるので、出力電圧の変更および出力電圧の微調整が容易である。例えば、トランス方式の電源では、出力電圧を変更するためにはトランス巻き線の変更（つまり、巻き線数や巻き線比の変更）が必要であるが、上記構成では、チョッピングのデューティの変更によって出力電圧を容易に変更および微調整をすることができる。
　ここで、前記複数の画素回路のそれぞれは、供給される電流量に応じた明るさで発光する発光素子と、前記発光素子に電流を供給する駆動トランジスタとを備え、前記駆動トランジスタおよび前記発光素子は、前記第１電源線と前記第２電源線との間に直列に接続されていてもよい。
　ここで、前記表示装置は、さらに前記入力電源線と前記接地線との間に接続された入力キャパシタと、前記第１電源線と前記接地線との間に接続された第１出力キャパシタと、前記第２電源線と前記接地線との間に接続された第２出力キャパシタとを備えていてもよい。
　この構成によれば、第１出力キャパシタは、第２電源回路の入力容量素子としても機能するので、第２電源回路は、別途入力容量素子を備える必要がなく、また第１出力キャパシタは、前述の回生動作によりリプル電流が抑えられ、より小さいキャパシタ容量の使用が可能であり、コストを低減することができる。
　ここで、前記複数の画素回路のそれぞれは、前記駆動トランジスタのゲートに接続された容量素子を備え、前記表示装置は、前記複数の画素回路の表示を制御する制御部を備え、前記制御部は、前記容量素子に、当該容量素子が接続された駆動トランジスタの実際のしきい値電圧に相当する電圧を保持させるしきい値補償動作を行い、実際のしきい値電圧に相当する電圧が保持された前記容量素子に、輝度を表す電圧を上乗せする書き込み動作を行う構成としてもよい。
　この構成によれば、しきい値電圧補償動作による駆動トランジスタのしきい値シフトの影響を抑制する機能を、より有効に利用することができる。
　（変形例）
　図６は、変形例における画素回路６０の構成例を示す図である。表示装置１は、図２に示した画素回路６０の代わりに図６に示す画素回路６０を備える構成としてもよい。図６の画素回路６０は、図１と比べて、スイッチトランジスタ６３、スイッチトランジスタ６４およびスイッチトランジスタ６５が削除されている点が異なる。このように画素回路６０の構成を単純化してもよい。
　以上、表示装置について、実施の形態に基づいて説明したが、本開示は、この実施の形態に限定されるものではない。本開示における技術は、これらに限定されず、適宜、変更、置き換え、付加、省略などを行った実施の形態にも適用可能である。本開示の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、一つまたは複数の態様の範囲内に含まれる。
　また、上述した表示装置については、例えば図７に示すようなフラットパネルディスプレイとして利用することができる。また、テレビ受像機、パーソナルコンピュータ、携帯電話機など、表示装置を有するあらゆる電子機器に適用することができる。
　本開示は、テレビ受像機、情報機器のディスプレイなどの表示装置に利用できる。
　１　表示装置
　２　制御部
　３　走査線駆動回路
　４　電源部
　５　データ線駆動回路
　６　表示パネル
６０　画素回路
６１　駆動トランジスタ
６２、６３、６４、６５　スイッチトランジスタ
６６　発光素子
６７　容量素子
６８　基準電圧電源線
６９　第１電源線
７０　第２電源線
７１　初期化電源線
７２　Ｓｃａｎ線
７３　Ｒｅｆ線
７４　Ｉｎｉｔ線
７５　Ｅｎａｂｌｅ線
７６　Ｄａｔａ線
４０１　入力電源線
４０９　入力キャパシタ
４１０　ＶＴＦＴ電源
４１１　第１ハイサイドスイッチ
４１２　第１ローサイドスイッチ
４１３　第１インダクタ
４１４　第１制御回路
４１９　第１出力キャパシタ
４２０　ＶＥＬ電源
４２１　第２ハイサイドスイッチ
４２２　第２ローサイドスイッチ
４２３　第２インダクタ
４２４　第２制御回路
４２９　第２出力キャパシタ
Ｖｉｎ　入力電圧
ＶＴＦＴ　第１電圧
ＶＥＬ　第２電圧

Claims (4)

  1. 　第１電圧に維持される第１電源線と、前記第１電圧より低い正の第２電圧に維持される第２電源線とから電力供給を受ける行列状に配置された複数の画素回路と、
    　入力電圧をチョッピングすることにより前記第１電源線に前記第１電圧を出力する同期整流型の第１電源回路と、
    　前記第１電圧をチョッピングすることにより前記第２電源線に前記第２電圧を出力する同期整流型の第２電源回路と
    を備え、
    　前記第１電源回路は、
    　前記入力電圧が印加される入力電源線と接地線の間に直列に接続された第１ハイサイドスイッチおよび第１ローサイドスイッチと、
    　一端が前記第１ハイサイドスイッチと前記第１ローサイドスイッチとの接続点に接続され、他端が前記第１電源線に接続された第１インダクタと、
    　前記第１ハイサイドスイッチおよび前記第１ローサイドスイッチのオンおよびオフを制御する第１コントローラと
    を備え、
    　前記第２電源回路は、
    　前記第１電源線と前記接地線の間に直列に接続された第２ハイサイドスイッチおよび第２ローサイドスイッチと、
    　一端が前記第２ハイサイドスイッチと前記第２ローサイドスイッチとの接続点に接続され、他端が前記第２電源線に接続された第２インダクタと、
    　前記第２ハイサイドスイッチおよび前記第２ローサイドスイッチのオンおよびオフを制御する第２コントローラと
    を備える表示装置。
  2. 　前記複数の画素回路のそれぞれは、
    　供給される電流量に応じた明るさで発光する発光素子と、
    　前記発光素子に電流を供給する駆動トランジスタと
    を備え、
    　前記駆動トランジスタおよび前記発光素子は、前記第１電源線と前記第２電源線との間に直列に接続される
    請求項１に記載の表示装置。
  3. 　前記表示装置は、さらに
    　前記入力電源線と前記接地線との間に接続された入力キャパシタと、
    　前記第１電源線と前記接地線との間に接続された第１出力キャパシタと、
    　前記第２電源線と前記接地線との間に接続された第２出力キャパシタと
    を備える
    請求項１または２に記載の表示装置。
  4. 　前記複数の画素回路のそれぞれは、前記駆動トランジスタのゲートに接続された容量素子を備え、
    　前記表示装置は、前記複数の画素回路の表示を制御する制御部を備え、
    　前記制御部は、
    　前記容量素子に、当該容量素子が接続された前記駆動トランジスタの実際のしきい値電圧に相当する電圧を保持させるしきい値補償動作を行い、
    　実際のしきい値電圧に相当する電圧が保持された前記容量素子に、輝度を表す電圧を上乗せする書き込み動作を行う
    請求項２に記載の表示装置。
PCT/JP2014/006420 2014-02-05 2014-12-24 表示装置 Ceased WO2015118601A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US15/116,316 US9953570B2 (en) 2014-02-05 2014-12-24 Display device
JP2015560868A JP6206512B2 (ja) 2014-02-05 2014-12-24 表示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-020645 2014-02-05
JP2014020645 2014-02-05

Publications (1)

Publication Number Publication Date
WO2015118601A1 true WO2015118601A1 (ja) 2015-08-13

Family

ID=53777442

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/006420 Ceased WO2015118601A1 (ja) 2014-02-05 2014-12-24 表示装置

Country Status (3)

Country Link
US (1) US9953570B2 (ja)
JP (1) JP6206512B2 (ja)
WO (1) WO2015118601A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3327713A1 (en) * 2016-11-29 2018-05-30 LG Display Co., Ltd. Organic light-emitting display and driving method thereof
JP2024072543A (ja) * 2022-11-16 2024-05-28 ＪＤＩ Ｄｅｓｉｇｎ ａｎｄ Ｄｅｖｅｌｏｐｍｅｎｔ 合同会社 表示装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017012075A1 (zh) * 2015-07-21 2017-01-26 深圳市柔宇科技有限公司 像素电路及其驱动方法、显示面板
CN106652904B (zh) 2017-03-17 2019-01-18 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示装置
KR102295068B1 (ko) * 2017-03-31 2021-08-31 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법
TWI726716B (zh) * 2020-05-08 2021-05-01 友達光電股份有限公司 顯示面板以及其驅動方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002040963A (ja) * 2000-07-31 2002-02-08 Sanyo Electric Co Ltd アクティブマトリクス型自発光表示装置及びアクティブマトリクス型有機ｅｌ表示装置
JP2004343909A (ja) * 2003-05-16 2004-12-02 Fuji Photo Film Co Ltd 電源回路及び電子機器
JP2004361925A (ja) * 2003-06-02 2004-12-24 Au Optronics Corp 有機発光ダイオードを交流駆動するシステム及び方法
JP2007325414A (ja) * 2006-06-01 2007-12-13 Oki Electric Ind Co Ltd 二出力電源回路
JP2009044831A (ja) * 2007-08-08 2009-02-26 Renesas Technology Corp 電源装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3571817B2 (ja) 1995-08-04 2004-09-29 キヤノン株式会社 液晶駆動用電源装置
JP2001302824A (ja) 2000-04-25 2001-10-31 Dow Corning Toray Silicone Co Ltd エラストマーの艶消し方法
US6954054B2 (en) * 2003-10-17 2005-10-11 International Business Machines Corporation Total feed forward switching power supply control
JP2008310128A (ja) 2007-06-15 2008-12-25 Sony Corp 表示装置、表示装置の駆動方法および電子機器
KR20110013693A (ko) * 2009-08-03 2011-02-10 삼성모바일디스플레이주식회사 유기 전계발광 표시장치 및 그의 구동방법
KR20110138722A (ko) 2010-06-21 2011-12-28 삼성모바일디스플레이주식회사 유기발광 표시장치 및 이를 위한 전원 장치
KR20120010825A (ko) * 2010-07-27 2012-02-06 삼성모바일디스플레이주식회사 유기 전계발광 표시장치 및 그의 구동방법
JP2012143030A (ja) 2010-12-28 2012-07-26 Renesas Electronics Corp 電子回路
KR101893167B1 (ko) * 2012-03-23 2018-10-05 삼성디스플레이 주식회사 화소 회로, 이의 구동 방법 및 유기 발광 표시 장치
JP5814876B2 (ja) * 2012-07-27 2015-11-17 株式会社東芝 同期整流型電源回路とその調整方法
JP6039327B2 (ja) * 2012-09-14 2016-12-07 リコー電子デバイス株式会社 スイッチング電源装置
JP5597276B1 (ja) * 2013-04-02 2014-10-01 三菱電機株式会社 電源装置
KR102042192B1 (ko) * 2013-04-30 2019-11-08 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002040963A (ja) * 2000-07-31 2002-02-08 Sanyo Electric Co Ltd アクティブマトリクス型自発光表示装置及びアクティブマトリクス型有機ｅｌ表示装置
JP2004343909A (ja) * 2003-05-16 2004-12-02 Fuji Photo Film Co Ltd 電源回路及び電子機器
JP2004361925A (ja) * 2003-06-02 2004-12-24 Au Optronics Corp 有機発光ダイオードを交流駆動するシステム及び方法
JP2007325414A (ja) * 2006-06-01 2007-12-13 Oki Electric Ind Co Ltd 二出力電源回路
JP2009044831A (ja) * 2007-08-08 2009-02-26 Renesas Technology Corp 電源装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3327713A1 (en) * 2016-11-29 2018-05-30 LG Display Co., Ltd. Organic light-emitting display and driving method thereof
CN108122533A (zh) * 2016-11-29 2018-06-05 乐金显示有限公司 有机发光显示器及其驱动方法
JP2024072543A (ja) * 2022-11-16 2024-05-28 ＪＤＩ Ｄｅｓｉｇｎ ａｎｄ Ｄｅｖｅｌｏｐｍｅｎｔ 合同会社 表示装置

Also Published As

Publication number Publication date
US9953570B2 (en) 2018-04-24
JP6206512B2 (ja) 2017-10-04
US20170011684A1 (en) 2017-01-12
JPWO2015118601A1 (ja) 2017-03-23

Similar Documents

Publication Publication Date Title
JP4778115B2 (ja) 画像表示装置
EP2261884B1 (en) Pixel of an OLED display and the corresponding display
US8059071B2 (en) Pixel and organic light emitting display having reduced number of output lines in a data driver
CN105139807B (zh) 一种像素驱动电路、显示装置及其驱动方法
US9262962B2 (en) Pixel and organic light emitting display device using the same
JP5415565B2 (ja) 表示装置およびその駆動方法
JP6206512B2 (ja) 表示装置
US10170050B2 (en) Pixel circuit, driving method, organic electroluminescent display panel, and display device
JP5414808B2 (ja) 表示装置およびその駆動方法
KR20130108533A (ko) 표시 장치 및 그 구동 방법
EP3496083A1 (en) Method for driving organic light emitting display device
JP6035434B2 (ja) 画素回路、表示装置及びその駆動方法
CN104167167A (zh) 像素电路及其驱动方法、显示装置
US12488753B2 (en) Display panel and display device
CN113421525A (zh) 像素驱动电路、显示面板、显示设备和驱动控制方法
US9666124B2 (en) Pixel and organic light emitting display device using the same
KR102203776B1 (ko) 유기 발광 다이오드 소자의 열화 센싱 장치 및 방법
US20180166011A1 (en) Pixel driving circuit, driving method, pixel unit, and display apparatus
KR102470026B1 (ko) 화소 및 화소를 포함하는 유기발광 표시장치
WO2012032562A1 (ja) 表示装置およびその駆動方法
KR102480129B1 (ko) 유기발광표시장치
CN113571019B (zh) 电源电压生成部以及包括其的显示装置
KR20120014714A (ko) 유기 전계발광 표시장치 및 그의 구동방법
US8674907B2 (en) Pixel circuits of flat panel display devices
WO2015141773A1 (ja) 電流駆動装置、および、電流駆動装置の駆動方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14881771

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015560868

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15116316

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14881771

Country of ref document: EP

Kind code of ref document: A1