TWI726716B - 顯示面板以及其驅動方法 - Google Patents

Abstract

一種顯示面板包含多重驅動電路、複數條資料線與脈寬調變(PWM)電路。多重驅動電路用以整流弦波電壓訊號中對應地位於複數個電壓區間的複數個交流電壓成分，以將上述交流電壓成分轉換成具有相同振幅方向的複數個資料訊號，且每個資料訊號的波寬總合正相關於弦波電壓訊號位於上述電壓區間中的對應一者的時間總和；複數條資料線各自耦接於多個畫素電路；脈寬調變電路耦接多重驅動電路與資料線，用於對資料線充電或放電，且脈寬調變電路用以接收上述資料訊號，並依據資料訊號決定每個資料線的充電時間或放電時間。

Description

顯示面板以及其驅動方法

本揭示內容是關於一種顯示面板以及其驅動方法，特別是關於一種包含脈寬調變電路的顯示面板以及其驅動方法。

隨著現今顯示器朝著大尺寸且高解析度發展，面板尺寸變大將遭遇更嚴重的電阻電容負載，而解析度提升則會造成畫素充電時間的壓縮。區塊驅動方法常被用於解決上述問題，亦即將面板劃分為多個區域且每個區塊中的畫素共同透過一天線獲取以無線方式傳輸的灰階資料。

然而，當像素密度(pixel per inch)進一步提高時，單一天線負責的畫素數量隨之提升，導致每個畫素分配到的充電時間縮短。

本揭示文件提供一種顯示面板，其包含多重驅動電路、複數條資料線與脈寬調變(PWM)電路。多重驅動電路用以整流弦波電壓訊號中對應地位於複數個電壓區間的複數個交流電壓成分，以將上述交流電壓成分轉換成具有相同振幅方向的複數個資料訊號，其中每個資料訊號的波寬總合正相關於弦波電壓訊號位於上述電壓區間中的對應一者的時間總和；複數條資料線各自耦接於多個畫素電路；脈寬調變電路耦接多重驅動電路與資料線，用於對資料線充電或放電，其中脈寬調變電路用以接收上述資料訊號，並依據資料訊號決定每個資料線的充電時間或放電時間。

本揭示文件提供一種驅動方法，適用於一顯示面板。顯示面板包含複數條資料線、多重驅動電路與脈寬調變電路。脈寬調變電路包含分別耦接於資料線的2N級放電控制電路。前述驅動方法包含以下流程：利用多重驅動電路整流弦波電壓訊號以產生複數個資料訊號；利用2N級放電控制電路中的兩級放電控制電路對資料線中的對應兩條資料線進行放電，其中兩級放電控制電路各自依據資料訊號中的對應一者決定對該對應兩條資料線進行放電的第一放電時間；以及利用2N級放電控制電路中不同於兩級放電控制電路的其他者對資料線中不同於對應兩條資料線的其他者於預設時間中進行放電。

上述顯示面板與其驅動方法能夠在同一掃描線時間(Line time)內對多條資料線同時充電以改善充電時間不足的問題。

下文係舉實施例配合所附圖式作詳細說明，但所描述的具體實施例僅僅用以解釋本發明，並不用來限定本發明，而結構操作之描述非用以限制其執行之順序，任何由元件重新組合之結構，所產生具有均等功效的裝置，皆為本發明揭示內容所涵蓋的範圍。

在全篇說明書與申請專利範圍所使用之用詞(terms)，除有特別註明外，通常具有每個用詞使用在此領域中、在此揭露之內容中與特殊內容中的平常意義。某些用以描述本揭露之用詞將於下或在此說明書的別處討論，以提供本領域技術人員在有關本揭露之描述上額外的引導。

第1圖為根據本揭示文件一些實施例所繪示的顯示面板100簡化後的功能方塊圖。顯示面板100包含了多個顯示區塊block1~blockN，且顯示區塊block1~blockN的每一者包含多重驅動電路110、脈寬調變(PWM)電路120、多個畫素電路PX、複數條資料線DL1~DLn、複數條掃描線GL1~GLm以及天線An，天線An耦接多重驅動電路110，且多重驅動電路110與脈寬調變電路120相互耦接。多個畫素電路PX對應地設置於資料線DL1~DLn與掃描線GL1~GLm的交叉處，且脈寬調變電路120藉由資料線DL1~DLn與多個畫素電路PX耦接。多個畫素電路PX用於透過資料線DL1~DLn接收或釋放電荷以產生對應的灰階值(或亮度)，而掃描線GL1~GLm上傳遞的掃描訊號則用於決定多個畫素電路PX與資料線DL1~DLn互相導通的時機。為了使圖面整潔而易於說明，顯示面板100中的其他元件與連接關係並未繪示於第1圖中。

多重驅動電路110用於從天線An接收弦波電壓訊號Si，並將弦波電壓訊號Si中位於對應的複數個電壓區間的複數個交流電壓成分整流成後述第2圖中具有相同振幅方向的複數個資料訊號PWM1、PWM2、PWM3和PWM4，其中資料訊號PWM1、PWM2、PWM3和PWM4用於指定多個畫素電路PX的灰階值。脈寬調變電路120用以接收資料訊號PWM1、PWM2、PWM3和PWM4，並依據資料訊號PWM1、PWM2、PWM3和PWM4決定與其對資料線DL1~DLn進行放電的放電時間或是進行充電的充電時間。

第2圖為根據本揭示文件一些實施例所繪示的多重驅動電路110示意圖。如第2圖所示，在一些實施例中，多重驅動電路110包含箝位電路(clamper)210、整流電路220、緩衝電路230以及分別對應於不同電壓區間的資料端d1~d4。

箝位電路210包含多個子箝位電路212a~212d，子箝位電路212a~212d用以依據弦波電壓訊號Si分別產生對應的複數個箝位電壓訊號Sv1、Sv2、Sv3以及Sv4，且複數個箝位電壓訊號Sv1、Sv2、Sv3以及Sv4彼此位於不同電壓區間。整流電路220耦接於箝位電路210，且包含多個子整流電路222a~222d。子箝位電路212a~212d與子整流電路222a~222d分別耦接，且子整流電路222a~222d用以分別整流箝位電壓訊號Sv1、 Sv2、Sv3以及Sv4。

緩衝電路230耦接於整流電路220，且包含多個子緩衝電路232a~232d。子整流電路222a~222d分別與子緩衝電路232a~232d耦接，且子緩衝電路232a~232d分別用以將整流電路210輸出的整流後的箝位電壓訊號Sv1、Sv2、Sv3以及Sv4調整為具有相同振幅方向的資料訊號PWM1、PWM2、PWM3和PWM4。

第3圖為根據本揭示文件一些實施例所繪示將弦波電壓訊號Si轉換為資料訊號的示意圖。以下將配合第3圖來說明第2圖的多重驅動電路110的運作。如第3圖所示，在一些實施例中，箝位電路210將輸入的弦波電壓訊號Si中分別位於4個不同的電壓區間(如0V~10V、10V~20V、-10V~0V與-20V~-10V)的交流電壓成分w1、w2、w3和w4轉換成對應的4個箝位電壓訊號Sv1、Sv2、Sv3以及Sv4，接著整流電路140與緩衝電路150將上述4個箝位電壓訊號Sv1、Sv2、Sv3以及Sv4分別調整為具有相同振幅方向以及對應波寬總和的資料訊號PWM1、PWM2、PWM3和PWM4。資料訊號PWM1、PWM2、PWM3和PWM4分別被輸出至對應的4個資料端d1、d2、d3和d4。

舉例來說，資料訊號PWM1的波寬總和相當於交流電壓成分w1存在的時段長度L1，資料訊號PWM2的波寬總和相當於交流電壓成分w2存在的時段長度L1與L2的總和，資料訊號PWM3的波寬總和相當於交流電壓成分w3存在的時段長度L1與L3的總和，資料訊號PWM4的波寬總和相當於交流電壓成分w4存在的時段長度L1、L4與L5的總和。換言之每個資料訊號的波寬總和正相關於弦波電壓訊號Si位於對應的電壓區間的時間總和。

第4圖為根據一些實施例所繪示的脈寬調變電路400的示意圖。脈寬調變電路400可用於實現第1圖的脈寬調變電路120，且包含4級放電控制電路410a~410d，其中放電控制電路410a~410d分別耦接於資料線DL1~DLn，且n等於4。放電控制電路410a~410d 中的每一者包含一第一分流電路411、一第二分流電路412以及一第三分流電路413。

在一些實施例中，第一分流電路411包含第一儲存電容C1與第一電晶體T1。資料端d1~d4的每一者用以接收資料訊號PWM1、PWM2、PWM3和PWM4中的對應一者。第一儲存電容C1包含第一端與第二端，第一儲存電容C1的第一端與接地端耦接。第一電晶體T1包含控制端、第一端和第二端，第一電晶體T1的第一端耦接資料端d1~d4其中一者，第一電晶體T1的第二端與第一儲存電容C1的第二端耦接於第一節點N1。放電控制電路410a與放電控制電路410d的第一電晶體T1的控制端用於接收第一時脈訊號clk1，而放電控制電路410b與放電控制電路410c的第一電晶體T1的控制端用於接收第二時脈訊號clk2。

在一些實施例中，第二分流電路412包含第二電晶體T2與第三電晶體T3。第二電晶體T2 包含控制端、第一端與第二端，第二電晶體T2的控制端與第一節點N1耦接，第二電晶體T2的第二端與第三分流電路413耦接。第三電晶體T3包含控制端、第一端和第二端，第三電晶體T3的第一端耦接接地端，第三電晶體T3的第二端與第二電晶體T2的第一端耦接。放電控制電路410b與放電控制電路410d的第三電晶體T3的控制端用以接收第三時脈訊號clk3，放電控制電路410a與放電控制電路410c的第三電晶體T3的控制端用以接收第四時脈訊號clk4。

在一些實施例中，第三分流電路413包含第四電晶體T4、電阻R1、第五電晶體T5與第六電晶體T6。第四電晶體T4包含控制端、第一端和第二端，第四電晶體T4的控制端與資料端d1~d4中的對應一者耦接。電阻R1耦接於第四電晶體T4的第一端與資料線DL1~DLn中的對應一者之間，其中n等於4；第五電晶體T5包含控制端、第一端和第二端，第五電晶體T5的第一端耦接第四電晶體T4的第二端，第五電晶體T5的第二端與接地端耦接，放電控制電路410a與放電控制電路410c的第五電晶體T5的控制端用以接收第三時脈訊號clk3，放電控制電路410b與放電控制電路410d的第五電晶體T5的控制端用以接收第四時脈訊號clk4。第六電晶體T6包含控制端、第一端和第二端，第六電晶體T6的第一端與電阻耦接於第三節點N3，第六電晶體T6的第二端耦接充電電壓Vp，第六電晶體T6的控制端用以接收預充電訊號clkp，其中當第六電晶體T6導通時，第一電晶體T1也會導通。

第5圖為根據一些實施例所繪示的第4圖的脈寬調變電路400的控制訊號波形示意圖。在一些實施例中，顯示面板100根據掃描時序致能(enable)脈寬調變電路120中的第一分流電路411、第二分流電路412與第三分流電路413，其中掃描時序在一掃描線時間(line time)可區分為第一時段t1、第二時段t2、第三時段t3與第四時段t4。

第6A圖~第6D圖為根據一些實施例所繪示的脈寬調變電路等效電路操作示意圖。以下將以第5圖搭配第6A~6D圖來說明第4圖的脈寬調變電路400的運作。

如第6A圖所示，於第一時段t1，4級放電控制電路410a~410d中的放電控制電路410a和410d的第一分流電路411中的第一電晶體T1會因第一時脈訊號clk1的脈波而導通，且放電控制電路410a和410d的第一儲存電容C1分別根據資料端d1和d4的對應資料訊號PWM1和PWM4進行充電。另外，4級放電控制電路410a~410d中的每一者的第六電晶體T6會因預充電訊號clkp的脈波而導通，導致每個畫素電容Cp開始被充電電壓Vp充電。本案說明書與圖式中的畫素電容Cp用於代表與資料線DL1~DLn中的對應一者互相導通的畫素電路PX，而非實際製作於資料線DL1~DLn上的電容元件。

如第6B圖所示，於第二時段t2，放電控制電路410b和410c的第一分流電路411中的第一電晶體T1因第二時脈訊號clk2的脈波而導通，且放電控制電路410b和410c的第一儲存電容C1分別根據資料端d2和d3的對應資料訊號PWM2和PWM3進行充電。另外，4級放電控制電路410a~410d 中的每一者的第六電晶體T6維持導通，導致每個畫素電容Cp繼續被充電電壓Vp充電。

如第6C圖所示，於第三時段t3，放電控制電路410a 和410c的第五電晶體T5因第三時脈訊號clk3的脈波而導通，亦即放電控制電路410a 和410c的第三分流電路413導通。放電控制電路410b和410d的第三電晶體T3也因第三時脈訊號clk3的脈波而導通，亦即放電控制電路410b和410d第二分流電路412導通。

因此，與放電控制電路410a和410c耦接的資料線DL1和DL3藉由放電控制電路410a和410c的第三分流電路413放電。放電控制電路410a和410c的第四電晶體T4分別自資料端d1和d3接收資料訊號PWM1和PWM3，因而放電控制電路410a和410c的第四電晶體T4的導通時間長度分別關聯於資料訊號PWM1與PWM3的波寬總和。換言之，放電控制電路410a和410c對應地依據資料訊號PWM1和PWM3控制資料線DL1和DL3的放電時間。

並且，資料線DL1~DL4中與放電控制電路410b和410d耦接的資料線DL2和DL4於一預設時間(例如，第三時脈訊號clk3的脈波寬度)中藉由放電控制電路410b和410d的每一者的第二分流電路412放電。

如第6D圖所示，於第四時段t4，放電控制電路410a和410c每一者的第三電晶體T3會因第四時脈訊號clk4的脈波而導通，亦即放電控制電路410a和410c每一者的第二分流電路412導通，且放電控制電路410b和410d每一者的第五電晶體T5會因第四時脈訊號clk4的脈波而導通，亦即中放電控制電路410b和410d每一者的第三分流電路413導通。

因此，資料線DL1~DL4中與放電控制電路410a和410c耦接的資料線DL1和DL3於一預設時間(例如，第四時脈訊號clk4的脈波寬度)中藉由放電控制電路410a和410c的每一者的第二分流電路412放電。

並且，資料線DL1~DL4中與放電控制電路410b和410d耦接的資料線DL2和DL4藉由放電控制電路410b和410d的第三分流電路413放電，放電控制電路410b和410d分別依據資料端d2和d4接收的資料訊號PWM2與PWM4控制其第四電晶體T4，因而放電控制電路410b和410d的第四電晶體T4的導通時間長度分別關聯於資料訊號PWM2與PWM4的波寬總和。換言之，放電控制電路410b和410d對應地依據資料訊號PWM2與PWM4控制資料線DL2和DL4的放電時間。

第7圖為根據一些實施例所繪示的脈寬調變電路700的示意圖。第8圖為根據一些實施例所繪示的第7圖的脈寬調變電路700的控制訊號波形示意圖。脈寬調變電路700可用於實現第1圖的脈寬調變電路120，且包含6級放電控制電路710a~710f，其中放電控制電路710a~710f分別耦接於資料線DL1~DLn，且n等於6。放電控制電路710a~710f的每一者包含第一分流電路711、第二分流電路712和第三分流電路713。前述第4圖中第一分流電路411和第三分流電路413的對應元件與連接方式，亦分別適用於第7圖的第一分流電路711和第三分流電路713，在此不再贅述。第7圖的第二分流電路712相似於第4圖的第二分流電路412，差異在於第二分流電路712更包含第七電晶體T7。第七電晶體T7 包含控制端、第一端與第二端，第七電晶體T7的第二端與接地端耦接，且第七電晶體T7的第一端與第七電晶體T7的第二端耦接於第二節點N2。

請同時參考第7圖與第8圖，放電控制電路710a~710f用於接收第一時脈訊號clk1至第六時脈訊號clk6，且用於分別接收資料訊號PWM1~PWM6。第二分流電路712的第七電晶體T7與第三電晶體T3會交替導通。進一步而言，當放電控制電路710a~710f中兩者的第五電晶體T5導通(亦即第三分流電路413導通)，並以第四電晶體T4依據資料訊號PWM1~PWM6中的對應一者控制資料線DL1~DLn中對應一者的放電時間長度時，放電控制電路710a~710f中的其他者的第七電晶體T7或第三電晶體T3會依據時脈訊號導通(亦即第二分流電路412會導通)。例如，當放電控制電路710a和710f的第五電晶體T5導通時，放電控制電路710b~710e的第三電晶體T3會導通。又例如，當放電控制電路710b和710e的第五電晶體T5導通時，放電控制電路710a的第三電晶體T3會導通且放電控制電路710c、710d和710f的第七電晶體T7會導通。

在一些實施例中，當以脈寬調變電路700實現第1圖的脈寬調變電路120時，多重驅動電路110可以透過其6個資料端分別耦接於放電控制電路710a~710f，且多重驅動電路110還可以將弦波電壓訊號Si中分別位於6個不同電壓區間的電壓成分整流為第7圖的電壓訊號PWM1~PWM6。

由上述可知，第1圖的脈寬調變電路120可以包含2N級放電控制電路(例如放電控制電路210a~210d或710a~710f)，N為正整數，且每級放電控制電路用於對一條對應的資料線進行放電。當2N級放電控制電路中兩者的第三分流電路導通且依據資料訊號中的對應兩者控制資料線中對應兩者的放電時間長度時，其餘的放電控制電路的第二分流電路會依據時脈訊號導通以將其他的資料線放電。

換言之，第二分流電路的導通時間可以是固定的，而第三分流電路的導通時間會依據資料訊號而改變。藉由兩種不同導通時間的組合，可以決定畫素電路PX的灰階值。

第9圖為根據一些實施例所繪示的脈寬調變電路900的示意圖。脈寬調變電路900可用於實現第1圖的脈寬調變電路120，且包含4級充電控制電路910a~910d，其中充電控制電路910a~910d分別耦接於資料線DL1~DLn中的對應一者，且n等於4 。充電控制電路910a~910d中的每一者包含一第一充電電路911、一第二充電電路912以及一第三充電電路913。

在一些實施例中，第一充電電路911包含第二儲存電容C2與第八電晶體T8。資料端d1~d4的每一者用以接收資料訊號PWM1、PWM2、PWM3和PWM4中的對應一者。第二儲存電容C2包含第一端與第二端，第二儲存電容C2的第一端與接地端耦接；第八電晶體T8 包含控制端、第一端和第二端，第八電晶體T8的第一端耦接資料端d1~d4其中一者，第八電晶體T8的第二端與第二儲存電容C2的第二端耦接於一第四節點N4，充電控制電路910a與充電控制電路910d的第八電晶體T8的控制端用以接收第一時脈訊號clk1，而充電控制電路910b與充電控制電路910c的第八電晶體T8的控制端用以接收第二時脈訊號clk2。

在一些實施例中，第二充電電路912包含第九電晶體T9、第十電晶體T10。第九電晶體T9包含控制端、第一端與第二端，第九電晶體T9的控制端與第四節點N4耦接，第九電晶體T9的第二端與第五節點N5耦接。第十電晶體T10包含控制端、第一端和第二端，第十電晶體T10的第一端用於接收一三角波(Ramp)VR。第十電晶體T10的第二端與第九電晶體T9的第一端耦接，充電控制電路910a、充電控制電路910c的第十電晶體T10的控制端用以接收第四時脈訊號clk4，充電控制電路910b、充電控制電路910d的第十電晶體T10的控制端用以接收第三時脈訊號clk3。

在一些實施例中，第三充電電路913包含第十一電晶體T11與第十二電晶體T12。第十一電晶體T11 包含控制端、第一端和第二端，第十一電晶體T11的控制端與資料端d1~d4中的對應一者耦接，第十一電晶體T11的第一端與資料線耦接於第五節點N5。第十二電晶體T12包含控制端、第一端和第二端，第十二電晶體T12的第一端耦接第十一電晶體T11的第二端，第十二電晶體T12的第二端用於接收三角波VR，充電控制電路910a、充電控制電路910c的第十二電晶體T12的控制端用以接收第三時脈訊號clk3，充電控制電路910b、充電控制電路910d的第十二電晶體T12的控制端用以接收第四時脈訊號clk4。

第10A~第10D圖為為根據一些實施例所繪示另一實施態樣的脈寬調變電路等效電路的操作示意圖。以下將以第5圖搭配第10A圖~第10D圖來做說明第9圖的脈寬調變電路900的運作。

如第10A圖所示，於第一時段t1，4級充電控制電路910a~910d中的充電控制電路910a、充電控制電路910d的第一充電電路911中的第八電晶體T8會因第一時脈訊號clk1的脈波而導通，且充電控制電路910a和910d的第二儲存電容C2分別根據資料端d1和資料端d4的對應資料訊號PWM1和PWM4進行充電。

如第10B圖所示，於第二時段t2，4級充電控制電路910a~910d中的充電控制電路910b、充電控制電路910c 的第八電晶體T8接收第二時脈訊號clk2的脈波而導通，且充電控制電路910b和910c的第二儲存電容C2分別根據資料端d2和資料端d3的對應資料訊號PWM2和PWM3進行充電。

如第10C圖所示，於第三時段t3 ，三角波VR訊號脈波開始斜向爬升。充電控制電路910a和910c的第十二電晶體T12因第三時脈訊號clk3的脈波而導通，亦即充電控制電路910a和910c的第三充電電路913導通而導致三角波VR訊號開始對畫素電容Cp充電。充電控制電路910b和910d的第十電晶體T10也因第三時脈訊號clk3的脈波而導通，亦即充電控制電路910b和910d的第二充電電路912導通而導致三角波VR訊號開始對畫素電容Cp充電。

因此，與充電控制電路910a和910c耦接的資料線DL1和DL3藉由充電控制電路910a和910c的第三充電電路913充電。充電控制電路910a和910c的第十一電晶體T11分別自資料端d1和d3接收資料訊號PWM1和PWM3，因而充電控制電路910a和910c的第十一電晶體T11的導通時間長度分別關聯於資料訊號PWM1與PWM3的波寬總和。換言之，充電控制電路910a和910c對應地依據資料訊號PWM1和PWM3控制資料線DL1和DL3的充電時間。

並且，資料線DL1~DL4中與充電控制電路910b和910d耦接的資料線DL2和DL4於一預設時間(例如，第三時脈訊號clk3的脈波寬度)藉由充電控制電路910b和910d的每一者的第二充電電路912充電。

如第10D圖所示，於第四時段t4 ，三角波VR訊號脈波繼續斜向爬升直到第四時段t4結束。充電控制電路910a和910c每一者的第十電晶體T10因第四時脈訊號clk4的脈波而導通，亦即充電控制電路910a和910c的第二充電電路712導通而導致三角波VR訊號開始對畫素電容Cp充電，且充電控制電路910b和910d每一者的第十二電晶體T12會因第四時脈訊號clk4的脈波而導通，亦即充電控制電路 910b和910d每一者的第三充電電路713導通而導致三角波VR訊號開始對畫素電容Cp充電。

因此，資料線DL1~DL4中與充電控制電路910a和910c耦接的資料線DL1和DL3於一預設時間(例如，第四時脈訊號clk4的脈波寬度)中藉由充電控制電路910a和910c的第二充電電路912充電。

並且，資料線DL1~DL4中與充電控制電路910b和910d耦接的資料線DL2和DL4藉由充電控制電路910b和910d的第三充電電路913充電，充電控制電路910b和910d分別依據資料端d2和d4 接收的資料訊號PWM2與PWM4控制第十一電晶體T11，因而充電控制電路910b和910d的第十一電晶體T11的導通時間長度分別關聯於資料訊號PWM2與PWM4的波寬總和。換言之，充電控制電路910b和910d對應地依據資料訊號PWM2與PWM4控制資料線DL2和DL4的充電時間。

由上述可知，第1圖的脈寬調變電路120可以包含2N級充電控制電路(例如充電控制電路910a~910d)，N為正整數，且每級充電控制電路用於對一條對應的資料線進行充電。當2N級放電控制電路中兩者的第三充電電路導通且依據資料訊號中的對應兩者控制資料線中對應兩者的充電時間長度時，其餘的充電控制電路的第二充電電路會依據時脈訊號導通以將其他的資料線充電。

雖然本揭示內容已以實施方式揭露如上，然其並非用以限定本揭示內容，任何本領域具通常知識者，在不脫離本揭示內容之精神和範圍內，當可作各種之更動與潤飾，因此本揭示內容之保護範圍當視後付之申請專利範圍所界定者為準。

100:顯示面板 110:多重驅動電路 120:脈寬調變(PWM)電路 210:箝位電路 212a~212d:子箝位電路 220:整流電路 222a~222d:子整流電路 230:緩衝電路 232a~232d:子緩衝電路 block1~blockN:顯示區塊 An:天線 PX:畫素電路 GL1~GLm:掃描線 DL1~DLn:資料線 d1、d2、d3、d4、d5、d6:資料端 Si:弦波電壓訊號 Sv1、Sv2、Sv3、Sv4:箝位電壓訊號 w1、w2、w3、w4:電壓區間交流電壓成分 PWM1、PWM2、PWM3、PWM4:資料訊號 L1~L6:波寬長度 400:脈寬調變電路 410a~410d:放電控制電路 411:第一分流電路 412:第二分流電路 413:第三分流電路 Cp:畫素電容 C1:第一儲存電容 C2:第二儲存電容 clk1、clk2、clk3、clk4、clkp:時脈訊號 T1~T12:電晶體 N1~N5:節點 700:脈寬調變電路 710a~710f:放電控制電路 711:第一分流電路 712:第二分流電路 713:第三分流電路 900:脈寬調變電路 910a~910d:充電控制電路 911:第一充電電路 912:第二充電電路 913:第三充電電路 VR:三角波訊號

第1圖為根據本揭示文件一些實施例所繪示的顯示面板簡化後的功能方塊圖。 第2圖為根據本揭示文件一些實施例所繪示的多重驅動電路示意圖。 第3圖為根據本揭示文件一些實施例所繪示將弦波電壓訊號轉換為資料訊號的示意圖。 第4圖為根據一些實施例所繪示的脈寬調變電路的示意圖。 第5圖為根據一些實施例所繪示的第4圖的脈寬調變電路的控制訊號波形示意圖。 第6A圖~第6D圖為根據一些實施例所繪示的脈寬調變電路等效電路操作示意圖。 第7圖為根據一些實施例所繪示的脈寬調變電路的示意圖。 第8圖為根據一些實施例所繪示的第7圖的脈寬調變電路的控制訊號波形示意圖。 第9圖為根據一些實施例所繪示的脈寬調變電路的示意圖。 第10A~第10D圖為為根據一些實施例所繪示另一實施態樣的脈寬調變電路等效電路的操作示意圖。

100:顯示面板

110:多重驅動電路

120:脈寬調變(PWM)電路

An:天線

GL1~GLm:掃描線

DL1~DLn:資料線

block1~blockN:顯示區塊

Si:弦波電壓訊號

PX:畫素電路

Claims (11)

1. 一種顯示面板，包含： 一多重驅動電路，用以整流一弦波電壓訊號中對應地位於複數個電壓區間的複數個交流電壓成分，以將該些交流電壓成分轉換成具有相同振幅方向的複數個資料訊號，其中每個資料訊號的波寬總和正相關於該弦波電壓訊號位於該些電壓區間中的對應一者的時間總和； 複數條資料線，各自耦接於多個畫素電路；以及 一脈寬調變(PWM)電路，耦接該多重驅動電路與該些資料線，用於對該些資料線充電或放電，其中該脈寬調變電路用以接收該些資料訊號，並依據該些資料訊號決定每個資料線的一充電時間或一放電時間。
2. 如請求項1所述之顯示面板，其中該多重驅動電路包含： 一箝位電路(clamper)，用以依據該弦波電壓訊號產生彼此位於不同電壓區間的複數個箝位電壓訊號； 一整流電路，耦接於該箝位電路，用以整流該些箝位電壓訊號；以及 一緩衝電路，耦接於該整流電路，用以將該整流電路輸出的整流後的該些箝位電壓訊號調整為具有相同振幅方向的該些資料訊號。
3. 如請求項1所述之顯示面板，其中該脈寬調變電路包含2N級放電控制電路，且該2N級放電控制電路中的每一者包含一第一分流電路、一第二分流電路以及一第三分流電路，該第一分流電路包含： 一第一儲存電容，包含一第一端與一第二端，該第一儲存電容的該第一端與一接地端耦接；以及 一第一電晶體，包含一控制端、一第一端和一第二端，該第一電晶體的該第一端耦接一資料端，該第一電晶體的該第二端與該第一儲存電容的該第二端耦接於一第一節點，其中該資料端用於接收該些資料訊號中的對應一者； 其中，該第二分流電路包含： 一第二電晶體，包含一控制端、一第一端與一第二端，該第二電晶體的該控制端與該第一節點耦接，該第二電晶體的該第二端與該第三分流電路耦接；以及 一第三電晶體，包含一控制端、一第一端和一第二端，該第三電晶體的該第一端耦接該接地端，該第三電晶體的該第二端與該第二電晶體的該第一端耦接。
4. 如請求項3所述之顯示面板，其中該第三分流電路包含： 一第四電晶體，包含一控制端、一第一端和一第二端，該第五電晶體的該控制端與該資料端耦接； 一電阻，耦接於該第四電晶體的該第一端與該些資料線中的對應一者之間； 一第五電晶體，包含一控制端、一第一端和一第二端，該第五電晶體的該第一端耦接該第四電晶體的該第二端，該第五電晶體的該第二端與一接地端耦接；以及 一第六電晶體，包含一控制端、一第一端和一第二端，該第六電晶體的該第一端與該電阻耦接於一第三節點，其中當該第六電晶體導通時，該第一電晶體也會導通。
5. 如請求項3所述之顯示面板，其中該第二分流電路更包含： 一第七電晶體，包含一控制端、一第一端與一第二端，該第七電晶體的該第二端與該接地端耦接，且該第七電晶體的該第一端與該第三電晶體的該第二端耦接於一第二節點，其中該第七電晶體與該第三電晶體交替導通。
6. 如請求項5所述之顯示面板，其中當該2N級放電控制電路中的兩級放電控制電路的每一者的該第六電晶體導通時，該2N級放電控制電路中的其他放電控制電路的每一者的該第三電晶體導通， 並且該些資料線中與該兩級放電控制電路耦接的兩級資料線藉由該兩級放電控制電路的每一者的該第三分流電路放電，該兩級放電控制電路的每一者依據該資料端接收的該些資料訊號中的該對應一者控制該兩級資料線中的對應一者的該放電時間， 並且該些資料線中與該其他放電控制電路耦接的其他資料線藉由該其他放電控制電路的每一者的該第二分流電路於一預設時間中放電。
7. 如請求項1所述之顯示面板，其中該脈寬調變電路包含2N級充電控制電路，且該2N級充電控制電路中的每一者包含一第一充電電路、一第二充電電路以及一第三充電電路，該第一充電電路包含： 一資料端，用於接收該些資料訊號中的對應一者； 一第二儲存電容，包含一第一端與一第二端，該第二儲存電容的該第一端與一接地端耦接；以及 一第八電晶體，包含一控制端、一第一端和一第二端，該第八電晶體的該第一端耦接該資料端，該第八電晶體的該第二端與該第二儲存電容的該第二端耦接於一第四節點； 其中，該第二充電電路包含： 一第九電晶體，包含一控制端、一第一端與一第二端，該第九電晶體的該控制端與該第四節點耦接，該第九電晶體的該第二端與一第五節點耦接；以及 一第十電晶體，包含一控制端、一第一端和一第二端，該第十電晶體的該第一端用於接收一三角波(Ramp)，該第十電晶體的該第二端與該第九電晶體的該第一端耦接。
8. 如請求項7所述之顯示面板，其中該第三充電電路包含： 一第十一電晶體，包含一控制端、一第一端和一第二端，該第十一電晶體的該控制端與該資料端耦接，該第十一電晶體的該第一端與該資料線耦接於該第五節點；以及 一第十二電晶體，包含一控制端、一第一端和一第二端，該第十二電晶體的該第一端耦接該第十一電晶體的該第二端，該第十二電晶體的該第二端用於接收該三角波。
9. 如請求項7所述之顯示面板，其中當該2N級充電控制電路中的兩級充電控制電路的每一者的該第十二電晶體導通時，該2N級充電控制電路中的其他充電控制電路的每一者的該第十電晶體導通， 並且該些資料線中與該兩級充電控制電路耦接的兩級資料線藉由該兩級充電控制電路的每一者的該第三充電電路充電，該兩級充電控制電路的每一者依據該資料端接收的該些資料訊號中的該對應一者控制該兩級資料線中的對應一者的該充電時間， 並且該些資料線中與該其他充電控制電路耦接的其他資料線藉由該其他充電控制電路的每一者的該第二充電電路於一預設時間中充電。
10. 一種驅動方法，適用於一顯示面板，該顯示面板包含複數條資料線、一多重驅動電路與一脈寬調變電路，該脈寬調變電路包含分別耦接於該些資料線的2N級放電控制電路，其中該驅動方法包含： 利用該多重驅動電路整流一弦波電壓訊號以產生複數個資料訊號； 利用該2N級放電控制電路中的兩級放電控制電路對該些資料線中的對應兩條資料線進行充電或放電，其中該兩級放電控制電路各自依據該些資料訊號中的對應一者決定對該對應兩條資料線進行放電的一第一放電時間；以及 利用該2N級放電控制電路中不同於該兩級放電控制電路的其他者對該些資料線中不同於該對應兩條資料線的其他者於一預設時間中進行放電。
11. 如請求項10所述之驅動方法，另包含： 利用該2N級放電控制電路中的另兩級放電控制電路對該些資料線中的對應另兩條資料線進行充電或放電，其中該另兩級放電控制電路各自依據該些資料訊號中的對應一者決定對該對應另兩條資料線進行放電的一第二放電時間；以及 利用該2N級放電控制電路中不同於該另兩級放電控制電路的其他者對該些資料線中不同於該對應另兩條資料線的其他者於該預設時間中進行放電。

Images