WO2015005197A1 - Demodulation circuit, receiver and demodulation method - Google Patents
Demodulation circuit, receiver and demodulation method Download PDFInfo
- Publication number
- WO2015005197A1 WO2015005197A1 PCT/JP2014/067690 JP2014067690W WO2015005197A1 WO 2015005197 A1 WO2015005197 A1 WO 2015005197A1 JP 2014067690 W JP2014067690 W JP 2014067690W WO 2015005197 A1 WO2015005197 A1 WO 2015005197A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- signal
- circuit
- phase
- period
- digital
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/38—Demodulator circuits; Receiver circuits
- H04L27/3845—Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier
- H04L27/3854—Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier using a non - coherent carrier, including systems with baseband correction for phase or frequency offset
- H04L27/3872—Compensation for phase rotation in the demodulated signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0008—Modulated-carrier systems arrangements for allowing a transmitter or receiver to use more than one type of modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
- H04L27/2275—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses the received modulated signals
- H04L27/2277—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses the received modulated signals using remodulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0053—Closed loops
- H04L2027/0055—Closed loops single phase
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0053—Closed loops
- H04L2027/0061—Closed loops remodulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0063—Elements of loops
- H04L2027/0067—Phase error detectors
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
A demodulation circuit comprises: a carrier reproduction circuit that reproduces, on the basis of a baseband signal, a carrier signal synchronous with digital I and Q signals acquired from a received quadrature modulated signal and that acquires, on the basis of the carrier signal, I and Q phase signals, which are used to determine a phase deviation amount of the modulation, from the digital signals; and a reset circuit that requests a reactivation of the operation of the carrier reproduction circuit in accordance with the amount of deviation, from a normal amount of the phase deviation amount, detected during a fixed modulation interval in which a predetermined particular modulation scheme is used for the quadrature modulation and which is included in the interval in which the phase signals are outputted.
Description
本発明は、無線通信システムに用いられる復調回路、当該復調回路を備える受信器、及び復調方法に関する。
The present invention relates to a demodulation circuit used in a wireless communication system, a receiver including the demodulation circuit, and a demodulation method.
ＱＰＳＫ（Quadrature Phase Shift Keying）、ＱＡＭ（Quadrature Amplitude Modulation）等の直交変調方式を用いたデジタル無線通信システムでは、受信器において、その直交変調された受信信号を復調する処理が行われる。
この際、当該受信器に備えられた復調回路は、その受信信号と搬送波信号とを同期させることによって、変調の基礎となる位相偏移量を示す情報の抽出（「引き込み」）を行う。
また、この復調回路において、受信信号と搬送波信号とを、本来の位相量から常に一定の位相量だけずれた状態で同期し続ける誤引き込み状態に陥る場合があることが知られている。復調回路は、このような誤引き込み状態に陥ると、誤った位相偏移量を取得してしまうため、正しい信号に復調できなくなる恐れがある。 In a digital wireless communication system using a quadrature modulation scheme such as QPSK (Quadrature Phase Shift Keying) or QAM (Quadrature Amplitude Modulation), the receiver performs a process of demodulating the received signal subjected to the quadrature modulation.
At this time, the demodulation circuit provided in the receiver performs extraction (“pull”) of information indicating a phase shift amount that is a basis of modulation by synchronizing the received signal and the carrier wave signal.
In addition, it is known that in this demodulation circuit, there is a case where the reception signal and the carrier wave signal are in an erroneous pull-in state in which the received signal and the carrier wave signal are always synchronized with being shifted by a constant phase amount from the original phase amount. If the demodulation circuit falls into such an erroneous pull-in state, an incorrect phase shift amount is acquired, and there is a possibility that it cannot be demodulated into a correct signal.
この際、当該受信器に備えられた復調回路は、その受信信号と搬送波信号とを同期させることによって、変調の基礎となる位相偏移量を示す情報の抽出（「引き込み」）を行う。
また、この復調回路において、受信信号と搬送波信号とを、本来の位相量から常に一定の位相量だけずれた状態で同期し続ける誤引き込み状態に陥る場合があることが知られている。復調回路は、このような誤引き込み状態に陥ると、誤った位相偏移量を取得してしまうため、正しい信号に復調できなくなる恐れがある。 In a digital wireless communication system using a quadrature modulation scheme such as QPSK (Quadrature Phase Shift Keying) or QAM (Quadrature Amplitude Modulation), the receiver performs a process of demodulating the received signal subjected to the quadrature modulation.
At this time, the demodulation circuit provided in the receiver performs extraction (“pull”) of information indicating a phase shift amount that is a basis of modulation by synchronizing the received signal and the carrier wave signal.
In addition, it is known that in this demodulation circuit, there is a case where the reception signal and the carrier wave signal are in an erroneous pull-in state in which the received signal and the carrier wave signal are always synchronized with being shifted by a constant phase amount from the original phase amount. If the demodulation circuit falls into such an erroneous pull-in state, an incorrect phase shift amount is acquired, and there is a possibility that it cannot be demodulated into a correct signal.
この問題に対し、上記復調処理において受信信号と正しい同期が成され、意図する通りに「引き込み」が行われているか否かを判定する機能を備えている復調回路がある（例えば、特許文献１参照）。
特許文献１に記載の復調回路は、Ｉ－Ｑ座標（直交するｃｏｓ軸（Ｉ：Ｉｎｐｈａｓｅ）とｓｉｎ軸（Ｑ：Ｑｕａｄｒａｔｕｒｅ）による座標）上において、Ｉ信号及びＱ信号により特定される位相偏移量（シンボル）が正常引き込み時において存在する領域（Ａ領域）と、誤引き込み時において存在する領域（Ｂ領域）と、を予め設定している。そして、受信するＩ信号、Ｑ信号により特定されるシンボルの位置が当該Ａ領域及びＢ領域に属する頻度の比率に応じて、誤引き込み状態となっているか否かを判定する。
特許文献１に記載の復調回路は、このようにして、誤引き込み状態に陥っているか否かを精度よく判別し、誤引き込み状態に陥っている場合には、現引き込み処理をリセットして、再度の引き込み処理を開始する。 In order to solve this problem, there is a demodulation circuit that has a function of determining whether or not “pulling” is performed as intended, in synchronization with a received signal in the demodulation processing (for example, Patent Document 1). reference).
The demodulation circuit described in Patent Document 1 includes a phase shift specified by an I signal and a Q signal on IQ coordinates (coordinates of orthogonal cos axis (I: Inphase) and sin axis (Q: Quadrature)). A region (A region) in which the amount (symbol) exists during normal pull-in and a region (B region) present in the erroneous pull-in are set in advance. Then, it is determined whether or not the position of the symbol specified by the received I signal and Q signal is in an erroneous pull-in state according to the ratio of the frequencies belonging to the A area and B area.
In this way, the demodulation circuit described in Patent Document 1 accurately determines whether or not an erroneous pull-in state has occurred, and when the erroneous pull-in state occurs, the current pull-in process is reset, and then again. The pull-in process is started.
特許文献１に記載の復調回路は、Ｉ－Ｑ座標（直交するｃｏｓ軸（Ｉ：Ｉｎｐｈａｓｅ）とｓｉｎ軸（Ｑ：Ｑｕａｄｒａｔｕｒｅ）による座標）上において、Ｉ信号及びＱ信号により特定される位相偏移量（シンボル）が正常引き込み時において存在する領域（Ａ領域）と、誤引き込み時において存在する領域（Ｂ領域）と、を予め設定している。そして、受信するＩ信号、Ｑ信号により特定されるシンボルの位置が当該Ａ領域及びＢ領域に属する頻度の比率に応じて、誤引き込み状態となっているか否かを判定する。
特許文献１に記載の復調回路は、このようにして、誤引き込み状態に陥っているか否かを精度よく判別し、誤引き込み状態に陥っている場合には、現引き込み処理をリセットして、再度の引き込み処理を開始する。 In order to solve this problem, there is a demodulation circuit that has a function of determining whether or not “pulling” is performed as intended, in synchronization with a received signal in the demodulation processing (for example, Patent Document 1). reference).
The demodulation circuit described in Patent Document 1 includes a phase shift specified by an I signal and a Q signal on IQ coordinates (coordinates of orthogonal cos axis (I: Inphase) and sin axis (Q: Quadrature)). A region (A region) in which the amount (symbol) exists during normal pull-in and a region (B region) present in the erroneous pull-in are set in advance. Then, it is determined whether or not the position of the symbol specified by the received I signal and Q signal is in an erroneous pull-in state according to the ratio of the frequencies belonging to the A area and B area.
In this way, the demodulation circuit described in Patent Document 1 accurately determines whether or not an erroneous pull-in state has occurred, and when the erroneous pull-in state occurs, the current pull-in process is reset, and then again. The pull-in process is started.
しかしながら、上述の特許文献１に記載の復調回路は、多値変調方式（例えば、１６ＱＡＭ（quadrature amplitude modulation）、１０２４ＱＡＭ等）に適用する場合、多値の数（１シンボル当たりに割り当てられるビット数）に応じた分の領域を設定する必要が生じ、回路が複雑化するという問題があった。
However, when the demodulation circuit described in Patent Document 1 described above is applied to a multilevel modulation scheme (for example, 16QAM (quadrature amplitude modulation), 1024QAM, etc.), the number of multivalues (the number of bits allocated per symbol) There is a problem that it becomes necessary to set an area corresponding to the above, and the circuit becomes complicated.
そこでこの発明は、上述の問題を解決することのできる復調回路、受信器、及び復調方法を提供することを目的としている。
Therefore, an object of the present invention is to provide a demodulation circuit, a receiver, and a demodulation method that can solve the above-described problems.
本発明は、上述の課題を解決すべくなされたもので、所定のベースバンド信号に基づいて直交変調された受信信号から取得されるデジタルＩ信号、デジタルＱ信号と同期する搬送波信号を再生するとともに、これに基づいて、前記デジタルＩ信号および前記デジタルＱ信号から、前記ベースバンド信号に基づく変調の位相偏移量を特定するためのＩ位相信号、Ｑ位相信号を取得する搬送波再生回路と、
前記Ｉ位相信号および前記Ｑ位相信号が出力される期間のうち、予め定められた所定の変調方式で直交変調される固定変調期間において検出される、前記位相偏移量の正規の位相偏移量からのずれ量に応じて、前記搬送波再生回路の動作の再起動を要求するリセット回路と、
を備えることを特徴とする復調回路を提供する。 The present invention has been made to solve the above-described problems, and reproduces a carrier signal that is synchronized with a digital I signal and a digital Q signal that are acquired from a reception signal that is orthogonally modulated based on a predetermined baseband signal. Based on this, a carrier recovery circuit for obtaining an I phase signal and a Q phase signal for specifying a phase shift amount of modulation based on the baseband signal from the digital I signal and the digital Q signal, and
A normal phase shift amount of the phase shift amount detected in a fixed modulation period in which the I phase signal and the Q phase signal are output and orthogonally modulated by a predetermined modulation method. A reset circuit for requesting restart of the operation of the carrier recovery circuit according to the amount of deviation from
A demodulating circuit is provided.
前記Ｉ位相信号および前記Ｑ位相信号が出力される期間のうち、予め定められた所定の変調方式で直交変調される固定変調期間において検出される、前記位相偏移量の正規の位相偏移量からのずれ量に応じて、前記搬送波再生回路の動作の再起動を要求するリセット回路と、
を備えることを特徴とする復調回路を提供する。 The present invention has been made to solve the above-described problems, and reproduces a carrier signal that is synchronized with a digital I signal and a digital Q signal that are acquired from a reception signal that is orthogonally modulated based on a predetermined baseband signal. Based on this, a carrier recovery circuit for obtaining an I phase signal and a Q phase signal for specifying a phase shift amount of modulation based on the baseband signal from the digital I signal and the digital Q signal, and
A normal phase shift amount of the phase shift amount detected in a fixed modulation period in which the I phase signal and the Q phase signal are output and orthogonally modulated by a predetermined modulation method. A reset circuit for requesting restart of the operation of the carrier recovery circuit according to the amount of deviation from
A demodulating circuit is provided.
また本発明は、搬送波再生回路が、所定のベースバンド信号に基づいて直交変調された受信信号から取得されるデジタルＩ信号、デジタルＱ信号と同期する搬送波信号を再生するとともに、これに基づいて、前記デジタルＩ信号および前記デジタルＱ信号から前記ベースバンド信号に基づく変調の位相偏移量を特定するためのＩ位相信号、Ｑ位相信号を取得し、
リセット回路が、前記Ｉ位相信号および前記Ｑ位相信号が出力される期間のうち、予め定められた所定の変調方式で直交変調される固定変調期間において検出される、前記位相偏移量の、正規の位相偏移量からのずれ量に応じて、前記搬送波再生回路の動作の再起動を要求する
ことを特徴とする復調方法も提供する。 Further, according to the present invention, the carrier recovery circuit reproduces the digital I signal and the carrier signal synchronized with the digital Q signal acquired from the reception signal orthogonally modulated based on the predetermined baseband signal, and based on this, Obtaining an I phase signal and a Q phase signal for specifying a phase shift amount of modulation based on the baseband signal from the digital I signal and the digital Q signal;
The reset circuit detects a normal value of the phase shift amount detected in a fixed modulation period in which quadrature modulation is performed with a predetermined modulation method in a period in which the I phase signal and the Q phase signal are output. There is also provided a demodulation method characterized by requesting restart of the operation of the carrier recovery circuit in accordance with the amount of deviation from the amount of phase shift.
リセット回路が、前記Ｉ位相信号および前記Ｑ位相信号が出力される期間のうち、予め定められた所定の変調方式で直交変調される固定変調期間において検出される、前記位相偏移量の、正規の位相偏移量からのずれ量に応じて、前記搬送波再生回路の動作の再起動を要求する
ことを特徴とする復調方法も提供する。 Further, according to the present invention, the carrier recovery circuit reproduces the digital I signal and the carrier signal synchronized with the digital Q signal acquired from the reception signal orthogonally modulated based on the predetermined baseband signal, and based on this, Obtaining an I phase signal and a Q phase signal for specifying a phase shift amount of modulation based on the baseband signal from the digital I signal and the digital Q signal;
The reset circuit detects a normal value of the phase shift amount detected in a fixed modulation period in which quadrature modulation is performed with a predetermined modulation method in a period in which the I phase signal and the Q phase signal are output. There is also provided a demodulation method characterized by requesting restart of the operation of the carrier recovery circuit in accordance with the amount of deviation from the amount of phase shift.
本発明によれば、簡素な回路構成であって、種々の変調方式に対応可能で、かつ、誤引き込み状態から回復できる復調回路を提供することができる。
According to the present invention, it is possible to provide a demodulation circuit that has a simple circuit configuration, can cope with various modulation methods, and can recover from an erroneous pull-in state.
以下、第１の実施形態に係る復調回路を、図面を参照して説明する。
図1は、第１の実施形態に係る復調回路の最小構成を示す図である。この図において、符号１は復調回路である。
図１に示すように、復調回路１は搬送波再生回路１３を備え、この搬送波再生回路１３は、所定のベースバンド信号に基づいて直交変調された受信信号から取得されるデジタルＩ信号、デジタルＱ信号と同期する搬送波信号を再生する。搬送波再生回路１３は更に、この搬送波信号に基づいて、上記デジタルＩ信号、デジタルＱ信号から、上記ベースバンド信号に基づく変調の位相偏移量（Ｉ－Ｑ座標上におけるシンボルの位置）を特定するためのＩ位相信号（Ｉｃｈ２）、Ｑ位相信号（Ｑｃｈ２）を取得する。
さらに、復調回路１は、上記位相偏移量の、正規の位相偏移量からのずれ量に応じて、搬送波再生回路１３の動作を再起動させる処理を行うリセット回路１７を備えている。このずれ量は、上記Ｉ位相信号、Ｑ位相信号が出力される期間のうち、予め定められた所定の変調方式（例えばＱＰＳＫ）で直交変調される固定変調期間Ｔｑにおいて検出される。 Hereinafter, the demodulation circuit according to the first embodiment will be described with reference to the drawings.
FIG. 1 is a diagram illustrating a minimum configuration of a demodulation circuit according to the first embodiment. In this figure, reference numeral 1 denotes a demodulation circuit.
As shown in FIG. 1, the demodulation circuit 1 includes a carrierwave recovery circuit 13, and the carrier wave recovery circuit 13 is a digital I signal and a digital Q signal acquired from a reception signal that is orthogonally modulated based on a predetermined baseband signal. A carrier wave signal synchronized with is reproduced. The carrier recovery circuit 13 further specifies a phase shift amount (symbol position on the IQ coordinate) based on the baseband signal from the digital I signal and digital Q signal based on the carrier signal. The I phase signal (Ich2) and the Q phase signal (Qch2) are acquired.
Further, the demodulation circuit 1 includes areset circuit 17 that performs a process of restarting the operation of the carrier wave recovery circuit 13 in accordance with the amount of deviation of the phase deviation amount from the normal phase deviation amount. This shift amount is detected in a fixed modulation period Tq in which quadrature modulation is performed in a predetermined modulation method (for example, QPSK) in the period in which the I phase signal and the Q phase signal are output.
図1は、第１の実施形態に係る復調回路の最小構成を示す図である。この図において、符号１は復調回路である。
図１に示すように、復調回路１は搬送波再生回路１３を備え、この搬送波再生回路１３は、所定のベースバンド信号に基づいて直交変調された受信信号から取得されるデジタルＩ信号、デジタルＱ信号と同期する搬送波信号を再生する。搬送波再生回路１３は更に、この搬送波信号に基づいて、上記デジタルＩ信号、デジタルＱ信号から、上記ベースバンド信号に基づく変調の位相偏移量（Ｉ－Ｑ座標上におけるシンボルの位置）を特定するためのＩ位相信号（Ｉｃｈ２）、Ｑ位相信号（Ｑｃｈ２）を取得する。
さらに、復調回路１は、上記位相偏移量の、正規の位相偏移量からのずれ量に応じて、搬送波再生回路１３の動作を再起動させる処理を行うリセット回路１７を備えている。このずれ量は、上記Ｉ位相信号、Ｑ位相信号が出力される期間のうち、予め定められた所定の変調方式（例えばＱＰＳＫ）で直交変調される固定変調期間Ｔｑにおいて検出される。 Hereinafter, the demodulation circuit according to the first embodiment will be described with reference to the drawings.
FIG. 1 is a diagram illustrating a minimum configuration of a demodulation circuit according to the first embodiment. In this figure, reference numeral 1 denotes a demodulation circuit.
As shown in FIG. 1, the demodulation circuit 1 includes a carrier
Further, the demodulation circuit 1 includes a
図２は、第１の実施形態に係る復調回路の具体的な機能構成を示す図である。
以下、第１の実施形態に係る復調回路１の具体的な機能構成について説明する。
図２に示すように、本実施形態に係る復調回路１は、上述した搬送波再生回路１３、リセット回路１７に加え、直交復調器１０、ローカル発振器１１、Ａ／Ｄ変換器１２、等化器１４、フレーム同期回路１５、誤差検出回路１６を備えている。
このような構成からなる本実施形態に係る復調回路１は、ＱＰＳＫ（Quadrature Phase Shift Keying）、ＱＡＭ（Quadrature Amplitude Modulation）等の直交変調方式を用いたデジタル無線通信システムに用いられる。 FIG. 2 is a diagram illustrating a specific functional configuration of the demodulation circuit according to the first embodiment.
Hereinafter, a specific functional configuration of the demodulation circuit 1 according to the first embodiment will be described.
As shown in FIG. 2, the demodulation circuit 1 according to the present embodiment includes aquadrature demodulator 10, a local oscillator 11, an A / D converter 12, and an equalizer 14 in addition to the carrier wave recovery circuit 13 and the reset circuit 17 described above. The frame synchronization circuit 15 and the error detection circuit 16 are provided.
The demodulation circuit 1 according to the present embodiment having such a configuration is used in a digital wireless communication system using an orthogonal modulation method such as QPSK (Quadrature Phase Shift Keying) or QAM (Quadrature Amplitude Modulation).
以下、第１の実施形態に係る復調回路１の具体的な機能構成について説明する。
図２に示すように、本実施形態に係る復調回路１は、上述した搬送波再生回路１３、リセット回路１７に加え、直交復調器１０、ローカル発振器１１、Ａ／Ｄ変換器１２、等化器１４、フレーム同期回路１５、誤差検出回路１６を備えている。
このような構成からなる本実施形態に係る復調回路１は、ＱＰＳＫ（Quadrature Phase Shift Keying）、ＱＡＭ（Quadrature Amplitude Modulation）等の直交変調方式を用いたデジタル無線通信システムに用いられる。 FIG. 2 is a diagram illustrating a specific functional configuration of the demodulation circuit according to the first embodiment.
Hereinafter, a specific functional configuration of the demodulation circuit 1 according to the first embodiment will be described.
As shown in FIG. 2, the demodulation circuit 1 according to the present embodiment includes a
The demodulation circuit 1 according to the present embodiment having such a configuration is used in a digital wireless communication system using an orthogonal modulation method such as QPSK (Quadrature Phase Shift Keying) or QAM (Quadrature Amplitude Modulation).
また、本実施形態に係る復調回路１は、受信信号としてＡＭＲ（Adaptive Modulation Radio）機能に準拠した無線信号を受信する。ＡＭＲ機能とは、無線通信回線網の状況に合わせて変調方式を最適に制御する機能である。このようにすることで、天候などの環境変化がある場合にも安定した高品質と、平常時の大容量信号伝送とを両立することができる。
このＡＭＲ準拠の無線信号は、上記機能を実現するために、所定のデータ量ごとに区切られたフレームにより構成される。受信信号の当該フレームの構成については後述する。 In addition, the demodulation circuit 1 according to the present embodiment receives a radio signal conforming to an AMR (Adaptive Modulation Radio) function as a reception signal. The AMR function is a function that optimally controls the modulation method in accordance with the situation of the wireless communication network. By doing in this way, stable high quality and high-capacity signal transmission in normal times can be achieved at the same time even when there is an environmental change such as the weather.
This AMR-compliant radio signal is composed of frames divided for each predetermined amount of data in order to realize the above functions. The configuration of the frame of the received signal will be described later.
このＡＭＲ準拠の無線信号は、上記機能を実現するために、所定のデータ量ごとに区切られたフレームにより構成される。受信信号の当該フレームの構成については後述する。 In addition, the demodulation circuit 1 according to the present embodiment receives a radio signal conforming to an AMR (Adaptive Modulation Radio) function as a reception signal. The AMR function is a function that optimally controls the modulation method in accordance with the situation of the wireless communication network. By doing in this way, stable high quality and high-capacity signal transmission in normal times can be achieved at the same time even when there is an environmental change such as the weather.
This AMR-compliant radio signal is composed of frames divided for each predetermined amount of data in order to realize the above functions. The configuration of the frame of the received signal will be described later.
以下、各機能構成について簡単に説明する。
直交復調器１０は、アンテナ等を含む受信部（受信モジュール）を介して、外部から所定の受信信号を受信する。この受信信号は、送信元において、所定のベースバンド信号（伝送の対象とする信号）に基づいて直交変調された高周波信号である。
直交復調器１０は、当該受信信号に対してローカル発振器１１からの局部発信信号ｆｃに基づいて周波数変換を行い、中間周波数信号ＩＦ＿ＩＮを取得する。そして、その中間周波数信号ＩＦ＿ＩＮから、上記ベースバンド信号の互いに直交する２つの成分であるＩ信号Ｉｃｈ０、Ｑ信号Ｑｃｈ０を復調して出力する。
ここで、Ｉ信号Ｉｃｈ０及びＱ信号Ｑｃｈ０は、それぞれ中間周波数信号ＩＦ＿ＩＮの同相（In-phase）成分及び直交位相（Quadratuire）成分を示している。 Hereinafter, each functional configuration will be briefly described.
Thequadrature demodulator 10 receives a predetermined received signal from the outside via a receiving unit (receiving module) including an antenna and the like. This received signal is a high-frequency signal that is orthogonally modulated based on a predetermined baseband signal (signal to be transmitted) at the transmission source.
Thequadrature demodulator 10 performs frequency conversion on the received signal based on the local transmission signal fc from the local oscillator 11 to obtain an intermediate frequency signal IF_IN. Then, the I signal Ich0 and the Q signal Qch0, which are two components of the baseband signal that are orthogonal to each other, are demodulated and output from the intermediate frequency signal IF_IN.
Here, the I signal Ich0 and the Q signal Qch0 indicate an in-phase component and a quadrature component of the intermediate frequency signal IF_IN, respectively.
直交復調器１０は、アンテナ等を含む受信部（受信モジュール）を介して、外部から所定の受信信号を受信する。この受信信号は、送信元において、所定のベースバンド信号（伝送の対象とする信号）に基づいて直交変調された高周波信号である。
直交復調器１０は、当該受信信号に対してローカル発振器１１からの局部発信信号ｆｃに基づいて周波数変換を行い、中間周波数信号ＩＦ＿ＩＮを取得する。そして、その中間周波数信号ＩＦ＿ＩＮから、上記ベースバンド信号の互いに直交する２つの成分であるＩ信号Ｉｃｈ０、Ｑ信号Ｑｃｈ０を復調して出力する。
ここで、Ｉ信号Ｉｃｈ０及びＱ信号Ｑｃｈ０は、それぞれ中間周波数信号ＩＦ＿ＩＮの同相（In-phase）成分及び直交位相（Quadratuire）成分を示している。 Hereinafter, each functional configuration will be briefly described.
The
The
Here, the I signal Ich0 and the Q signal Qch0 indicate an in-phase component and a quadrature component of the intermediate frequency signal IF_IN, respectively.
Ａ／Ｄ変換器１２は、当該Ｉ信号Ｉｃｈ０、Ｑ信号Ｑｃｈ０をサンプリングして、それぞれデジタルＩ信号Ｉｃｈ１、デジタルＱ信号Ｑｃｈ１に変換する。
The A / D converter 12 samples the I signal Ich0 and the Q signal Qch0 and converts them to a digital I signal Ich1 and a digital Q signal Qch1, respectively.
搬送波再生回路１３は、内部にデジタルＰＬＬ（Phase Locked Loop）回路を備え、これを用いて受信信号の搬送波と同じ周波数の搬送波信号を再生することで、デジタルＩ信号Ｉｃｈ１、デジタルＱ信号Ｑｃｈ１と当該搬送波信号とを同期させる。そして、搬送波再生回路１３は、デジタルＩ信号、デジタルＱ信号から、上記ベースバンド信号に基づく変調の位相偏移量（Ｉ－Ｑ座標上におけるシンボルの位置）を特定するためのＩ位相信号Ｉｃｈ２、Ｑ位相信号Ｑｃｈ２を取得する（以下、この処理を「引き込み処理」ともいう）。
例えば、Ｉ位相信号Ｉｃｈ２の値がＤｉ、Ｑ位相信号Ｑｃｈ２の値がＤｑであった場合、そのタイミングにおいて、位相偏移量すなわちＩ－Ｑ座標上におけるシンボルの位置は（Ｄｉ，Ｄｑ）となる。復調回路１は、このシンボル（Ｄｉ，Ｄｑ）がＩ－Ｑ座標上のいずれの領域に属しているかを特定し、その領域ごとに関連づけられた情報（「０」、「１」の組み合わせ）を出力することでベースバンド信号を復元（復調）する。
なお本実施形態においては、実際にシンボルの位置を特定する信号は、後述する等化器１４による等化処理が成された等化Ｉ位相信号Ｉｃｈ３、等化Ｑ位相信号Ｑｃｈ３となる。 Thecarrier recovery circuit 13 includes a digital PLL (Phase Locked Loop) circuit therein, and uses this to reproduce a carrier signal having the same frequency as the carrier of the received signal, so that the digital I signal Ich1, the digital Q signal Qch1 Synchronize with carrier signal. Then, the carrier recovery circuit 13 uses, from the digital I signal and the digital Q signal, an I phase signal Ich2 for specifying the phase shift amount (symbol position on the IQ coordinate) based on the baseband signal. The Q phase signal Qch2 is acquired (hereinafter, this process is also referred to as “pull-in process”).
For example, when the value of the I phase signal Ich2 is Di and the value of the Q phase signal Qch2 is Dq, the phase shift amount, that is, the symbol position on the IQ coordinates is (Di, Dq) at that timing. . The demodulating circuit 1 specifies which region on the IQ coordinates the symbol (Di, Dq) belongs to, and associates information (a combination of “0” and “1”) for each region. By outputting, the baseband signal is restored (demodulated).
In the present embodiment, the signals that actually specify the position of the symbol are equalized I phase signal Ich3 and equalized Q phase signal Qch3 that have been equalized by anequalizer 14 described later.
例えば、Ｉ位相信号Ｉｃｈ２の値がＤｉ、Ｑ位相信号Ｑｃｈ２の値がＤｑであった場合、そのタイミングにおいて、位相偏移量すなわちＩ－Ｑ座標上におけるシンボルの位置は（Ｄｉ，Ｄｑ）となる。復調回路１は、このシンボル（Ｄｉ，Ｄｑ）がＩ－Ｑ座標上のいずれの領域に属しているかを特定し、その領域ごとに関連づけられた情報（「０」、「１」の組み合わせ）を出力することでベースバンド信号を復元（復調）する。
なお本実施形態においては、実際にシンボルの位置を特定する信号は、後述する等化器１４による等化処理が成された等化Ｉ位相信号Ｉｃｈ３、等化Ｑ位相信号Ｑｃｈ３となる。 The
For example, when the value of the I phase signal Ich2 is Di and the value of the Q phase signal Qch2 is Dq, the phase shift amount, that is, the symbol position on the IQ coordinates is (Di, Dq) at that timing. . The demodulating circuit 1 specifies which region on the IQ coordinates the symbol (Di, Dq) belongs to, and associates information (a combination of “0” and “1”) for each region. By outputting, the baseband signal is restored (demodulated).
In the present embodiment, the signals that actually specify the position of the symbol are equalized I phase signal Ich3 and equalized Q phase signal Qch3 that have been equalized by an
等化器１４は、マルチパス（同一の電波を、異なる伝搬経路から複数受信する障害）による受信レベルの変動（フェージング）等の誤差要因を排除する機能部である。等化器１４は、Ｉ位相信号Ｉｃｈ２、Ｑ位相信号Ｑｃｈ２について、受信レベルが等化された等化Ｉ位相信号Ｉｃｈ３、等化Ｑ位相信号Ｑｃｈ３を出力する。
The equalizer 14 is a functional unit that eliminates error factors such as fluctuations in reception level (fading) due to multipath (a failure to receive a plurality of identical radio waves from different propagation paths). The equalizer 14 outputs an equalized I phase signal Ich3 and an equalized Q phase signal Qch3 in which reception levels are equalized for the I phase signal Ich2 and the Q phase signal Qch2.
フレーム同期回路１５は、等化器１４から逐次出力される等化Ｉ位相信号Ｉｃｈ３、等化Ｑ位相信号Ｑｃｈ３を、所定のデータ量ごとに区切る（ＡＭＲ機能による）各フレームと同期させる処理を行う。そして、フレーム同期回路１５は、当該フレームごとに設けられた固定変調期間Ｔｑを特定する固定変調期間特定信号Ｓｔｑを出力する。
フレーム同期回路１５が、上記ＡＭＲ機能に基づいて構成されるフレームと当該位相信号とを同期させる処理、並びに、固定変調期間Ｔｑを特定する処理については後述する。 Theframe synchronization circuit 15 performs processing to synchronize the equalized I phase signal Ich3 and the equalized Q phase signal Qch3 sequentially output from the equalizer 14 with each frame (by the AMR function) that is divided by a predetermined amount of data. . Then, the frame synchronization circuit 15 outputs a fixed modulation period specifying signal Stq that specifies the fixed modulation period Tq provided for each frame.
The process in which theframe synchronization circuit 15 synchronizes the frame configured based on the AMR function and the phase signal and the process of specifying the fixed modulation period Tq will be described later.
フレーム同期回路１５が、上記ＡＭＲ機能に基づいて構成されるフレームと当該位相信号とを同期させる処理、並びに、固定変調期間Ｔｑを特定する処理については後述する。 The
The process in which the
誤差検出回路１６は、フレーム同期回路１５が出力する固定変調期間特定信号Ｓｔｑに基づいて、固定変調期間Ｔｑ中において、等化Ｉ位相信号Ｉｃｈ３、等化Ｑ位相信号Ｑｃｈ３が特定する位相偏移量（Ｄｉ，Ｄｑ）の、正規の位相偏移量（Ｄｉ＿ｒｅｆ，Ｄｑ＿ｒｅｆ）からのずれ量（ΔＤｉ，ΔＤｑ）を検出し、この情報を誤差検出信号Ｓｄに重畳して出力する。
Based on the fixed modulation period specifying signal Stq output from the frame synchronization circuit 15, the error detection circuit 16 determines the phase shift amount specified by the equalized I phase signal Ich3 and the equalized Q phase signal Qch3 during the fixed modulation period Tq. A shift amount (ΔDi, ΔDq) of (Di, Dq) from the normal phase shift amount (Di_ref, Dq_ref) is detected, and this information is superimposed on the error detection signal Sd and output.
リセット回路１７は、誤差検出回路１６から入力する誤差検出信号Ｓｄに基づいてずれ量（ΔＤｉ，ΔＤｑ）を取得する。そして、リセット回路１７は、ずれ量（ΔＤｉ，ΔＤｑ）の絶対値が所定のずれ量閾値ΔＤｔｈ以上となった場合に、搬送波再生回路１３の動作の再起動を要求する処理を行う。
具体的には、リセット回路１７は、例えば、誤差検出回路１６から入力するずれ量（ΔＤｉ，ΔＤｑ）からその絶対値（ΔＤｉ２＋ΔＤｑ２）１／２を算出するとともに、その算出結果が、予め記憶するずれ用閾値ΔＤｔｈ以上となった場合に、搬送波再生回路１３及び等化器１４にリセット信号Ｓｒを出力する処理を行う。
リセット信号Ｓｒは、所定のパルス信号である。当該リセット信号Ｓｒを入力した搬送波再生回路１３及び等化器１４は、現在実行中の引き込み処理を停止して再起動し、新たな引き込み処理を開始する。 Thereset circuit 17 acquires the shift amount (ΔDi, ΔDq) based on the error detection signal Sd input from the error detection circuit 16. Then, the reset circuit 17 performs a process of requesting restart of the operation of the carrier wave regeneration circuit 13 when the absolute value of the deviation amounts (ΔDi, ΔDq) becomes equal to or larger than a predetermined deviation amount threshold value ΔDth.
Specifically, for example, thereset circuit 17 calculates the absolute value (ΔDi 2 + ΔDq 2 ) 1/2 from the deviation amounts (ΔDi, ΔDq) input from the error detection circuit 16, and the calculation result is obtained in advance. When the stored shift threshold value ΔDth or more is reached, a process of outputting the reset signal Sr to the carrier recovery circuit 13 and the equalizer 14 is performed.
The reset signal Sr is a predetermined pulse signal. Thecarrier recovery circuit 13 and the equalizer 14 to which the reset signal Sr is input stop and restart the current pull-in process, and start a new pull-in process.
具体的には、リセット回路１７は、例えば、誤差検出回路１６から入力するずれ量（ΔＤｉ，ΔＤｑ）からその絶対値（ΔＤｉ２＋ΔＤｑ２）１／２を算出するとともに、その算出結果が、予め記憶するずれ用閾値ΔＤｔｈ以上となった場合に、搬送波再生回路１３及び等化器１４にリセット信号Ｓｒを出力する処理を行う。
リセット信号Ｓｒは、所定のパルス信号である。当該リセット信号Ｓｒを入力した搬送波再生回路１３及び等化器１４は、現在実行中の引き込み処理を停止して再起動し、新たな引き込み処理を開始する。 The
Specifically, for example, the
The reset signal Sr is a predetermined pulse signal. The
図３は、第１の実施形態に係るフレーム同期回路１５の機能を説明する図である。
図３の（ａ）部には、受信信号（等化Ｉ位相信号Ｉｃｈ３、等化Ｑ位相信号Ｑｃｈ３）の、ＡＭＲ機能に基づくフレーム構成を模式的に図示している。
図３の（ａ）部に示すように、受信信号は、所定のデータ量ごとにフレームＦとして区切られている。ＡＭＲ機能を有するデジタル無線通信システムにおいて、その送信器及び受信器は、無線通信回線網の状況に合わせて、このフレームＦごとに変調方式（ＱＰＳＫ，６４ＱＡＭ，１０２４ＱＡＭ等）を適宜変更しながら通信を行うことができる。 FIG. 3 is a diagram for explaining the function of theframe synchronization circuit 15 according to the first embodiment.
In FIG. 3A, the frame configuration of the received signals (equalized I phase signal Ich3, equalized Q phase signal Qch3) based on the AMR function is schematically shown.
As shown in part (a) of FIG. 3, the received signal is divided into frames F for each predetermined amount of data. In a digital wireless communication system having an AMR function, the transmitter and receiver communicate with each other by appropriately changing the modulation method (QPSK, 64QAM, 1024QAM, etc.) for each frame F according to the situation of the wireless communication network. It can be carried out.
図３の（ａ）部には、受信信号（等化Ｉ位相信号Ｉｃｈ３、等化Ｑ位相信号Ｑｃｈ３）の、ＡＭＲ機能に基づくフレーム構成を模式的に図示している。
図３の（ａ）部に示すように、受信信号は、所定のデータ量ごとにフレームＦとして区切られている。ＡＭＲ機能を有するデジタル無線通信システムにおいて、その送信器及び受信器は、無線通信回線網の状況に合わせて、このフレームＦごとに変調方式（ＱＰＳＫ，６４ＱＡＭ，１０２４ＱＡＭ等）を適宜変更しながら通信を行うことができる。 FIG. 3 is a diagram for explaining the function of the
In FIG. 3A, the frame configuration of the received signals (equalized I phase signal Ich3, equalized Q phase signal Qch3) based on the AMR function is schematically shown.
As shown in part (a) of FIG. 3, the received signal is divided into frames F for each predetermined amount of data. In a digital wireless communication system having an AMR function, the transmitter and receiver communicate with each other by appropriately changing the modulation method (QPSK, 64QAM, 1024QAM, etc.) for each frame F according to the situation of the wireless communication network. It can be carried out.
更に、図３の（ａ）部に示すように、各フレームＦの先頭には、予め取決めされた種々の情報が重畳されるオーバーヘッド期間（ＯＨ期間Ｔｏ）が付加される。ＯＨ期間Ｔｏには、受信器（ここではフレーム同期回路１５）が、各フレームＦの開始タイミングを検出するための予め定められた特定の信号パターン（ビットパターン）であるフレーム開始信号や、フレームＦごとの変調方式を特定するための変調方式特定情報が重畳されている。
Further, as shown in part (a) of FIG. 3, an overhead period (OH period To) in which various pieces of predetermined information are superimposed is added to the head of each frame F. In the OH period To, the receiver (here, the frame synchronization circuit 15) receives a frame start signal that is a predetermined specific signal pattern (bit pattern) for detecting the start timing of each frame F, or the frame F Modulation method specifying information for specifying each modulation method is superimposed.
また、ＯＨ期間Ｔｏには、予め定められた所定のビットパターンからなるフレーム同期判定情報が重畳される期間（固定変調期間Ｔｑ）が設けられている（図３の（ａ）部）。このフレーム同期判定情報は、ＯＨ期間Ｔｏのうち、予め定められた区間に重畳される。
フレーム同期回路１５は、このフレーム同期判定情報のビットパターンを読み取って、当該ビットパターンが、予め別途記憶されているビットパターンと一致するか否かを検出することで、各フレームＦとの同期が確立されているか否かを判定する。 The OH period To is provided with a period (fixed modulation period Tq) in which frame synchronization determination information composed of a predetermined bit pattern determined in advance is superimposed (part (a) of FIG. 3). This frame synchronization determination information is superimposed on a predetermined interval in the OH period To.
Theframe synchronization circuit 15 reads the bit pattern of the frame synchronization determination information and detects whether or not the bit pattern matches a bit pattern stored in advance, thereby synchronizing with each frame F. It is determined whether it is established.
フレーム同期回路１５は、このフレーム同期判定情報のビットパターンを読み取って、当該ビットパターンが、予め別途記憶されているビットパターンと一致するか否かを検出することで、各フレームＦとの同期が確立されているか否かを判定する。 The OH period To is provided with a period (fixed modulation period Tq) in which frame synchronization determination information composed of a predetermined bit pattern determined in advance is superimposed (part (a) of FIG. 3). This frame synchronization determination information is superimposed on a predetermined interval in the OH period To.
The
なお、上述したＡＭＲ機能を実現するにあたり、無線信号の送信器は、あるフレームＦにおいて変調方式を変更した途端に通信不能となる事態を避けるために、このフレーム同期判定情報を、雑音耐性が高い特定の変調方式（すなわち１シンボル当たりに割り当てられるビット数が少ない変調方式）で変調するように取り決められている。
このようにすることで、あるフレームＦにおいて、その前のフレームＦから変調方式が変更された際に、受信器側において、当該変更された変調方式で受信信号を読み取れなくなったとしても、少なくとも（雑音耐性が高い）フレーム同期判定情報のみは読み取ることができるため、引き続き無線通信の確立（フレームＦとの同期）を維持することができる。
本実施形態においては、フレーム同期判定情報は、例えば、雑音耐性が高い特定の変調方式として１シンボル当たりの割り当てビット数が２である“ＱＰＳＫ”で変調されるものと取り決められているものとする。 When realizing the AMR function described above, the transmitter of the radio signal uses this frame synchronization determination information as noise tolerance in order to avoid a situation in which communication becomes impossible as soon as the modulation method is changed in a certain frame F. It is arranged to perform modulation with a high specific modulation scheme (that is, a modulation scheme with a small number of bits allocated per symbol).
In this way, when the modulation method is changed in a certain frame F from the previous frame F, even if the received signal cannot be read by the changed modulation method on the receiver side, at least ( Since only frame synchronization determination information (with high noise tolerance) can be read, establishment of wireless communication (synchronization with frame F) can be maintained.
In the present embodiment, it is assumed that the frame synchronization determination information is, for example, determined to be modulated by “QPSK” in which the number of assigned bits per symbol is 2 as a specific modulation scheme with high noise tolerance. .
このようにすることで、あるフレームＦにおいて、その前のフレームＦから変調方式が変更された際に、受信器側において、当該変更された変調方式で受信信号を読み取れなくなったとしても、少なくとも（雑音耐性が高い）フレーム同期判定情報のみは読み取ることができるため、引き続き無線通信の確立（フレームＦとの同期）を維持することができる。
本実施形態においては、フレーム同期判定情報は、例えば、雑音耐性が高い特定の変調方式として１シンボル当たりの割り当てビット数が２である“ＱＰＳＫ”で変調されるものと取り決められているものとする。 When realizing the AMR function described above, the transmitter of the radio signal uses this frame synchronization determination information as noise tolerance in order to avoid a situation in which communication becomes impossible as soon as the modulation method is changed in a certain frame F. It is arranged to perform modulation with a high specific modulation scheme (that is, a modulation scheme with a small number of bits allocated per symbol).
In this way, when the modulation method is changed in a certain frame F from the previous frame F, even if the received signal cannot be read by the changed modulation method on the receiver side, at least ( Since only frame synchronization determination information (with high noise tolerance) can be read, establishment of wireless communication (synchronization with frame F) can be maintained.
In the present embodiment, it is assumed that the frame synchronization determination information is, for example, determined to be modulated by “QPSK” in which the number of assigned bits per symbol is 2 as a specific modulation scheme with high noise tolerance. .
ここで、本実施形態に係るフレーム同期回路１５は、フレームＦと同期を取れているか否かを、ＱＰＳＫで変調されたフレーム同期判定情報を読み取ることで判定するとともに、当該ＱＰＳＫで変調されたフレーム同期判定情報が重畳されている期間（固定変調期間Ｔｑ）を特定するための固定変調期間特定信号Ｓｔｑを出力する（図３の（ｂ）部）。
フレーム同期判定情報は、上述したように、ＯＨ期間のうち予め定められた期間に重畳されるので、フレーム同期回路１５は、フレームＦとの同期を確立することで、各フレームＦにおいてフレーム同期判定情報が重畳されるタイミングを識別することができる。
このようにして、本実施形態に係るフレーム同期回路１５は、フレーム同期判定情報が重畳される期間（すなわちＱＰＳＫで変調される期間）である固定変調期間Ｔｑを特定する固定変調期間特定信号Ｓｔｑ（図３の（ｂ）部）を誤差検出回路１６に出力する。
また、図３の（ｂ）部に示すように、フレーム同期回路１５は、例えば、固定変調期間Ｔｑに一致する期間で“Ｈｉｇｈ”となる周期パルス信号である固定変調期間特定信号Ｓｔｑを出力する。
誤差検出回路１６は、固定変調期間特定信号Ｓｔｑ（図３の（ｂ）部）を受信することで、固定変調期間Ｔｑを特定することができる。 Here, theframe synchronization circuit 15 according to the present embodiment determines whether or not the frame F is synchronized with the frame F by reading the frame synchronization determination information modulated with QPSK, and the frame modulated with the QPSK. A fixed modulation period specifying signal Stq for specifying a period (fixed modulation period Tq) in which the synchronization determination information is superimposed is output (part (b) of FIG. 3).
As described above, since the frame synchronization determination information is superimposed on a predetermined period of the OH period, theframe synchronization circuit 15 establishes synchronization with the frame F so that the frame synchronization determination is performed for each frame F. The timing at which information is superimposed can be identified.
In this manner, theframe synchronization circuit 15 according to the present embodiment uses the fixed modulation period specifying signal Stq () that specifies the fixed modulation period Tq that is a period in which the frame synchronization determination information is superimposed (that is, a period modulated by QPSK). 3B is output to the error detection circuit 16.
Also, as shown in FIG. 3B, theframe synchronization circuit 15 outputs a fixed modulation period specifying signal Stq, which is a periodic pulse signal that becomes “High” in a period that coincides with the fixed modulation period Tq, for example. .
Theerror detection circuit 16 can specify the fixed modulation period Tq by receiving the fixed modulation period specifying signal Stq (part (b) of FIG. 3).
フレーム同期判定情報は、上述したように、ＯＨ期間のうち予め定められた期間に重畳されるので、フレーム同期回路１５は、フレームＦとの同期を確立することで、各フレームＦにおいてフレーム同期判定情報が重畳されるタイミングを識別することができる。
このようにして、本実施形態に係るフレーム同期回路１５は、フレーム同期判定情報が重畳される期間（すなわちＱＰＳＫで変調される期間）である固定変調期間Ｔｑを特定する固定変調期間特定信号Ｓｔｑ（図３の（ｂ）部）を誤差検出回路１６に出力する。
また、図３の（ｂ）部に示すように、フレーム同期回路１５は、例えば、固定変調期間Ｔｑに一致する期間で“Ｈｉｇｈ”となる周期パルス信号である固定変調期間特定信号Ｓｔｑを出力する。
誤差検出回路１６は、固定変調期間特定信号Ｓｔｑ（図３の（ｂ）部）を受信することで、固定変調期間Ｔｑを特定することができる。 Here, the
As described above, since the frame synchronization determination information is superimposed on a predetermined period of the OH period, the
In this manner, the
Also, as shown in FIG. 3B, the
The
図４、図５は、第１の実施形態に係る誤差検出回路１６の機能を説明する第１図、および、第２図である。
本実施形態に係る誤差検出回路１６は、固定変調期間特定信号Ｓｔｑに基づいて、受信する等化Ｉ位相信号Ｉｃｈ３、等化Ｑ位相信号Ｑｃｈ３のうち、フレーム同期判定情報が重畳される期間、すなわち、ＱＰＳＫで変調される固定変調期間Ｔｑを特定する。そして、誤差検出回路１６は、その固定変調期間Ｔｑにおいて受信する等化Ｉ位相信号Ｉｃｈ３、等化Ｑ位相信号Ｑｃｈ３から特定される位相偏移量（Ｄｉ，Ｄｑ）の、正規の位相偏移量（Ｄｉ＿ｒｅｆ，Ｄｑ＿ｒｅｆ）からのずれ量（ΔＤｉ，ΔＤｑ）を検出する。 4 and 5 are a first diagram and a second diagram illustrating the function of theerror detection circuit 16 according to the first embodiment.
Theerror detection circuit 16 according to the present embodiment is based on the fixed modulation period specifying signal Stq, among the received equalization I phase signal Ich3 and equalization Q phase signal Qch3, that is, a period in which frame synchronization determination information is superimposed, that is, The fixed modulation period Tq modulated by QPSK is specified. Then, the error detection circuit 16 receives the normal phase shift amount of the phase shift amount (Di, Dq) specified from the equalized I phase signal Ich3 and the equalized Q phase signal Qch3 received in the fixed modulation period Tq. A deviation amount (ΔDi, ΔDq) from (Di_ref, Dq_ref) is detected.
本実施形態に係る誤差検出回路１６は、固定変調期間特定信号Ｓｔｑに基づいて、受信する等化Ｉ位相信号Ｉｃｈ３、等化Ｑ位相信号Ｑｃｈ３のうち、フレーム同期判定情報が重畳される期間、すなわち、ＱＰＳＫで変調される固定変調期間Ｔｑを特定する。そして、誤差検出回路１６は、その固定変調期間Ｔｑにおいて受信する等化Ｉ位相信号Ｉｃｈ３、等化Ｑ位相信号Ｑｃｈ３から特定される位相偏移量（Ｄｉ，Ｄｑ）の、正規の位相偏移量（Ｄｉ＿ｒｅｆ，Ｄｑ＿ｒｅｆ）からのずれ量（ΔＤｉ，ΔＤｑ）を検出する。 4 and 5 are a first diagram and a second diagram illustrating the function of the
The
ここで、上述したとおり、固定変調期間Ｔｑでは、常にＱＰＳＫで直交変調された情報が入力される。したがって、仮に搬送波再生回路１３で正しい引き込み処理が行われているならば、誤差検出回路１６が当該固定変調期間Ｔｑにおいて受信する等化Ｉ位相信号Ｉｃｈ３及び等化Ｑ位相信号Ｑｃｈ３から特定される位相偏移量は、ＱＰＳＫの正規の位相偏移量を示すシンボル（図４の白丸で示す点）の何れかに合致するはずである。
なお、誤差検出回路１６は、ＱＰＳＫの正規の位相偏移量（Ｄｉ＿ｒｅｆ，Ｄｑ＿ｒｅｆ）（図４の白丸で示す部分）を予め記憶している。 Here, as described above, in the fixed modulation period Tq, information orthogonally modulated by QPSK is always input. Therefore, if correct pull-in processing is performed in thecarrier recovery circuit 13, the phase specified from the equalization I phase signal Ich3 and equalization Q phase signal Qch3 received by the error detection circuit 16 in the fixed modulation period Tq. The amount of deviation should match one of the symbols (points indicated by white circles in FIG. 4) indicating the normal phase deviation amount of QPSK.
Note that theerror detection circuit 16 stores in advance QPSK normal phase shift amounts (Di_ref, Dq_ref) (portions indicated by white circles in FIG. 4).
なお、誤差検出回路１６は、ＱＰＳＫの正規の位相偏移量（Ｄｉ＿ｒｅｆ，Ｄｑ＿ｒｅｆ）（図４の白丸で示す部分）を予め記憶している。 Here, as described above, in the fixed modulation period Tq, information orthogonally modulated by QPSK is always input. Therefore, if correct pull-in processing is performed in the
Note that the
ところで、搬送波再生回路１３は、その動作の特性上、自己が再生する搬送波信号と、受信するデジタルＩ信号Ｉｃｈ１及びデジタルＱ信号Ｑｃｈ１との同期が、本来の位相から一定の位相だけずれた状態で安定してしまう場合がある（誤引き込み状態）。その結果、等化Ｉ位相信号Ｉｃｈ３及び等化Ｑ位相信号Ｑｃｈ３から特定される位相偏移量が、本来読み取られるべき正規の位相偏移量からその一定の位相分だけずれた位相偏移量として読み取られる。このような誤引き込み状態で読み取られる位相偏移量は、例えば、図４の黒丸で示す点のように、正規の位相偏移量で示される点から常に一定の位相だけずれた点として読み取られる。
ここで、復調回路１は、ＱＰＳＫで変調された信号を復調する場合において、例えば、各信号（Ｉｃｈ３、Ｑｃｈ３）から特定された位相偏移量が第一象限に属する場合には２ビットの情報“００”を割り当てる。同様に、復調回路１は、第二象限に属する場合には“０１”を、第三象限に属する場合には“１０”を、そして、第四象限に属する場合には“１１”をそれぞれ割り当てることでベースバンド信号を復元する。したがって、ＱＰＳＫで変調される信号は、黒丸で示される位相偏移量と、白丸で示される正規の位相偏移量とが同一の象限に属している限り、正しく復調される。
しかしながら、ＡＭＲ機能を有する無線通信を行う場合、その送信器及び受信器は、無線通信回線網の状況に合わせて、このフレームＦ単位で変調方式を適宜６４ＱＡＭや１０２４ＱＡＭ等、ＱＰＳＫよりも雑音耐性が低い変調方式に適宜変更しながら通信を行う。
したがって、図４に示すように、一定の位相だけずれた誤引き込み状態が持続されれば、復調回路１は、ＱＰＳＫで変調された信号を正しく復調できたとしても、それ以外の期間において単位シンボル当たりの割り当てビット数が高い（雑音耐性が低い）変調方式で変調された信号については、正しく復調することができなくなるおそれがある。 By the way, the carrierwave reproduction circuit 13 is in a state where the synchronization between the carrier signal reproduced by itself and the received digital I signal Ich1 and digital Q signal Qch1 is shifted from the original phase by a fixed phase due to the characteristics of the operation. It may become stable (incorrect pull-in state). As a result, the phase shift amount specified from the equalized I phase signal Ich3 and the equalized Q phase signal Qch3 is a phase shift amount that is shifted from the normal phase shift amount that should be originally read by the fixed phase amount. Read. The phase shift amount read in such an erroneous pull-in state is read as a point that is always shifted by a certain phase from the point indicated by the normal phase shift amount, for example, as indicated by a black circle in FIG. .
Here, when the demodulating circuit 1 demodulates a signal modulated by QPSK, for example, when the phase shift amount specified from each signal (Ich3, Qch3) belongs to the first quadrant, it is 2-bit information. Assign “00”. Similarly, the demodulation circuit 1 assigns “01” when it belongs to the second quadrant, “10” when it belongs to the third quadrant, and “11” when it belongs to the fourth quadrant. To restore the baseband signal. Therefore, the signal modulated by QPSK is correctly demodulated as long as the phase shift amount indicated by the black circle and the normal phase shift amount indicated by the white circle belong to the same quadrant.
However, when performing wireless communication having an AMR function, the transmitter and the receiver are more resistant to noise than QPSK, such as 64QAM or 1024QAM as appropriate for the modulation method in this frame F according to the situation of the wireless communication network. Communication is performed while appropriately changing to a low modulation method.
Therefore, as shown in FIG. 4, if the erroneous pull-in state shifted by a certain phase is maintained, even if the demodulation circuit 1 can correctly demodulate the signal modulated by QPSK, the unit symbol in the other period A signal modulated by a modulation scheme with a high number of assigned bits per bit (low noise resistance) may not be demodulated correctly.
ここで、復調回路１は、ＱＰＳＫで変調された信号を復調する場合において、例えば、各信号（Ｉｃｈ３、Ｑｃｈ３）から特定された位相偏移量が第一象限に属する場合には２ビットの情報“００”を割り当てる。同様に、復調回路１は、第二象限に属する場合には“０１”を、第三象限に属する場合には“１０”を、そして、第四象限に属する場合には“１１”をそれぞれ割り当てることでベースバンド信号を復元する。したがって、ＱＰＳＫで変調される信号は、黒丸で示される位相偏移量と、白丸で示される正規の位相偏移量とが同一の象限に属している限り、正しく復調される。
しかしながら、ＡＭＲ機能を有する無線通信を行う場合、その送信器及び受信器は、無線通信回線網の状況に合わせて、このフレームＦ単位で変調方式を適宜６４ＱＡＭや１０２４ＱＡＭ等、ＱＰＳＫよりも雑音耐性が低い変調方式に適宜変更しながら通信を行う。
したがって、図４に示すように、一定の位相だけずれた誤引き込み状態が持続されれば、復調回路１は、ＱＰＳＫで変調された信号を正しく復調できたとしても、それ以外の期間において単位シンボル当たりの割り当てビット数が高い（雑音耐性が低い）変調方式で変調された信号については、正しく復調することができなくなるおそれがある。 By the way, the carrier
Here, when the demodulating circuit 1 demodulates a signal modulated by QPSK, for example, when the phase shift amount specified from each signal (Ich3, Qch3) belongs to the first quadrant, it is 2-bit information. Assign “00”. Similarly, the demodulation circuit 1 assigns “01” when it belongs to the second quadrant, “10” when it belongs to the third quadrant, and “11” when it belongs to the fourth quadrant. To restore the baseband signal. Therefore, the signal modulated by QPSK is correctly demodulated as long as the phase shift amount indicated by the black circle and the normal phase shift amount indicated by the white circle belong to the same quadrant.
However, when performing wireless communication having an AMR function, the transmitter and the receiver are more resistant to noise than QPSK, such as 64QAM or 1024QAM as appropriate for the modulation method in this frame F according to the situation of the wireless communication network. Communication is performed while appropriately changing to a low modulation method.
Therefore, as shown in FIG. 4, if the erroneous pull-in state shifted by a certain phase is maintained, even if the demodulation circuit 1 can correctly demodulate the signal modulated by QPSK, the unit symbol in the other period A signal modulated by a modulation scheme with a high number of assigned bits per bit (low noise resistance) may not be demodulated correctly.
図５は、図４の一部（Ｉ－Ｑ座標の第３象限）を拡大して図示したものである。
本実施形態に係る誤差検出回路１６は、フレーム同期回路１５から受信する固定変調期間特定信号ＳｔｑがＨｉｇｈとなっている期間（＝固定変調期間Ｔｑ）において、図５に示すようなずれ量（ΔＤｉ，ΔＤｑ）を検出する。
具体的には、受信された各信号（Ｉｃｈ３、Ｑｃｈ３）から特定される位相偏移量（図５の黒丸）と、４つの正規の位相偏移量を示す点（白丸）のうち上記特定される点（黒丸）に最も近い点との差異（図５に示すΔＤｉ，ΔＤｑ）を検出する。誤差検出回路１６は、このずれ量（ΔＤｉ，ΔＤｑ）を示す誤差検出信号Ｓｄをリセット回路１７へと出力する。
この誤差検出信号Ｓｄを入力したリセット回路１７は、入力した誤差検出信号Ｓｄによって示されるずれ量（ΔＤｉ，ΔＤｑ）に基づいて、ずれ量（ΔＤｉ，ΔＤｑ）の絶対値（ΔＤｉ２＋ΔＤｑ２）１／２を算出する。そしてリセット回路１７は、絶対値（ΔＤｉ２＋ΔＤｑ２）１／２が予め記憶するずれ量閾値ΔＤｔｈ以上か否かを判定するとともに、ずれ量閾値ΔＤｔｈ以上となっている場合に、搬送波再生回路１３にリセット信号Ｓｒを出力する処理を行う。 FIG. 5 is an enlarged view of a part of FIG. 4 (third quadrant of IQ coordinates).
Theerror detection circuit 16 according to the present embodiment has a shift amount (ΔDi as shown in FIG. 5) in a period (= fixed modulation period Tq) in which the fixed modulation period specifying signal Stq received from the frame synchronization circuit 15 is High. , ΔDq).
Specifically, the phase shift amount (black circle in FIG. 5) specified from each received signal (Ich3, Qch3) and the four normal phase shift amounts (white circles) specified above are specified. The difference (ΔDi, ΔDq shown in FIG. 5) from the closest point (black circle) is detected. Theerror detection circuit 16 outputs an error detection signal Sd indicating this deviation amount (ΔDi, ΔDq) to the reset circuit 17.
Thereset circuit 17 to which the error detection signal Sd is input, based on the shift amount (ΔDi, ΔDq) indicated by the input error detection signal Sd, the absolute value (ΔDi 2 + ΔDq 2 ) 1 of the shift amount (ΔDi, ΔDq). / 2 is calculated. Then, the reset circuit 17 determines whether or not the absolute value (ΔDi 2 + ΔDq 2 ) 1/2 is equal to or larger than a deviation threshold value ΔDth stored in advance, and when the absolute value (ΔDi 2 + ΔDq 2 ) 1/2 is equal to or larger than the deviation threshold value ΔDth. The process of outputting the reset signal Sr is performed.
本実施形態に係る誤差検出回路１６は、フレーム同期回路１５から受信する固定変調期間特定信号ＳｔｑがＨｉｇｈとなっている期間（＝固定変調期間Ｔｑ）において、図５に示すようなずれ量（ΔＤｉ，ΔＤｑ）を検出する。
具体的には、受信された各信号（Ｉｃｈ３、Ｑｃｈ３）から特定される位相偏移量（図５の黒丸）と、４つの正規の位相偏移量を示す点（白丸）のうち上記特定される点（黒丸）に最も近い点との差異（図５に示すΔＤｉ，ΔＤｑ）を検出する。誤差検出回路１６は、このずれ量（ΔＤｉ，ΔＤｑ）を示す誤差検出信号Ｓｄをリセット回路１７へと出力する。
この誤差検出信号Ｓｄを入力したリセット回路１７は、入力した誤差検出信号Ｓｄによって示されるずれ量（ΔＤｉ，ΔＤｑ）に基づいて、ずれ量（ΔＤｉ，ΔＤｑ）の絶対値（ΔＤｉ２＋ΔＤｑ２）１／２を算出する。そしてリセット回路１７は、絶対値（ΔＤｉ２＋ΔＤｑ２）１／２が予め記憶するずれ量閾値ΔＤｔｈ以上か否かを判定するとともに、ずれ量閾値ΔＤｔｈ以上となっている場合に、搬送波再生回路１３にリセット信号Ｓｒを出力する処理を行う。 FIG. 5 is an enlarged view of a part of FIG. 4 (third quadrant of IQ coordinates).
The
Specifically, the phase shift amount (black circle in FIG. 5) specified from each received signal (Ich3, Qch3) and the four normal phase shift amounts (white circles) specified above are specified. The difference (ΔDi, ΔDq shown in FIG. 5) from the closest point (black circle) is detected. The
The
ここで、上述したように、復調回路１を備える受信器は、ＡＭＲ機能に基づき、変調方式がフレームＦ単位で適宜、ＱＰＳＫ，６４ＱＡＭ，１０２４ＱＡＭ等に変更される信号を受信する。しかしながら、上述したように、フレーム同期回路１５から入力する固定変調期間特定信号ＳｔｑがＨｉｇｈとなっている期間（＝固定変調期間Ｔｑ）に入力する各信号（Ｉｃｈ３、Ｑｃｈ３）は、常にＱＰＳＫで変調されていることが約束されている。
したがって、もし搬送波再生回路１３が正常に引き込みできているのであれば、誤差検出回路１６が固定変調期間Ｔｑに入力する各信号（Ｉｃｈ３、Ｑｃｈ３）は、必ずＱＰＳＫ変調の際の正規の位相偏移量（Ｄｉ＿ｒｅｆ，Ｄｑ＿ｒｅｆ）（図４の白丸で示した４点）の何れかを特定するはずである。
したがって、誤差検出回路１６がずれ量（ΔＤｉ，ΔＤｑ）を検出する期間を固定変調期間Ｔｑのみに限定することで、誤差検出回路１６は、入力する各信号（Ｉｃｈ３、Ｑｃｈ３）を図４の白丸で示した４点のいずれかと比較するのみで、ずれ量（ΔＤｉ，ΔＤｑ）を正確に検出することができる。 Here, as described above, the receiver including the demodulation circuit 1 receives a signal whose modulation method is appropriately changed to QPSK, 64QAM, 1024QAM or the like in units of frame F based on the AMR function. However, as described above, each signal (Ich3, Qch3) input during the period when the fixed modulation period specifying signal Stq input from theframe synchronization circuit 15 is High (= fixed modulation period Tq) is always modulated by QPSK. Has been promised to be.
Therefore, if thecarrier recovery circuit 13 has been normally drawn, each signal (Ich3, Qch3) input by the error detection circuit 16 in the fixed modulation period Tq must be a normal phase shift during QPSK modulation. One of the quantities (Di_ref, Dq_ref) (four points indicated by white circles in FIG. 4) should be specified.
Therefore, by limiting the period during which theerror detection circuit 16 detects the shift amounts (ΔDi, ΔDq) to only the fixed modulation period Tq, the error detection circuit 16 converts the input signals (Ich3, Qch3) into white circles in FIG. The shift amount (ΔDi, ΔDq) can be accurately detected only by comparing with any of the four points shown in FIG.
したがって、もし搬送波再生回路１３が正常に引き込みできているのであれば、誤差検出回路１６が固定変調期間Ｔｑに入力する各信号（Ｉｃｈ３、Ｑｃｈ３）は、必ずＱＰＳＫ変調の際の正規の位相偏移量（Ｄｉ＿ｒｅｆ，Ｄｑ＿ｒｅｆ）（図４の白丸で示した４点）の何れかを特定するはずである。
したがって、誤差検出回路１６がずれ量（ΔＤｉ，ΔＤｑ）を検出する期間を固定変調期間Ｔｑのみに限定することで、誤差検出回路１６は、入力する各信号（Ｉｃｈ３、Ｑｃｈ３）を図４の白丸で示した４点のいずれかと比較するのみで、ずれ量（ΔＤｉ，ΔＤｑ）を正確に検出することができる。 Here, as described above, the receiver including the demodulation circuit 1 receives a signal whose modulation method is appropriately changed to QPSK, 64QAM, 1024QAM or the like in units of frame F based on the AMR function. However, as described above, each signal (Ich3, Qch3) input during the period when the fixed modulation period specifying signal Stq input from the
Therefore, if the
Therefore, by limiting the period during which the
誤差検出回路１６が以上のようにして位相のずれ量（ΔＤｉ，ΔＤｑ）を検出した結果、リセット回路１７が、そのずれ量の絶対値が所定のずれ量閾値ΔＤｔｈ以上と判定した場合には、搬送波再生回路１３が誤引き込み状態に陥っているものとして、搬送波再生回路１３にリセット信号Ｓｒを出力する処理を行う。
When the error detection circuit 16 detects the phase shift amount (ΔDi, ΔDq) as described above, the reset circuit 17 determines that the absolute value of the shift amount is equal to or greater than a predetermined shift amount threshold ΔDth. Assuming that the carrier recovery circuit 13 is in an erroneous pull-in state, a process of outputting a reset signal Sr to the carrier recovery circuit 13 is performed.
当該リセット信号Ｓｒを入力した搬送波再生回路１３は、現在実行中の引き込み処理を停止して再起動し、新たな引き込み処理を開始する。このようにすることで、復調回路１は自発的に誤引き込み状態から回復することができる。
The carrier recovery circuit 13 that has input the reset signal Sr stops and restarts the current pull-in process, and starts a new pull-in process. By doing so, the demodulation circuit 1 can recover from the erroneous pull-in state spontaneously.
本実施形態に係る復調回路１は、上述したように、誤差検出回路１６がずれ量（ΔＤｉ，ΔＤｑ）を検出する期間を固定変調期間Ｔｑのみに限定しているので、誤差検出回路１６は、入力する各信号（Ｉｃｈ３、Ｑｃｈ３）を、図４の白丸で示した４点のいずれかと比較するのみでずれ量（ΔＤｉ，ΔＤｑ）を検出することができる。
したがって、復調回路１は、より１シンボル当たりの割り当てビット数が多い６４ＱＡＭや１０２４ＱＡＭで変調された複雑な変調信号についての位相のずれ量を検出する必要がないので、位相のずれ量を検出するアルゴリズム（誤差検出回路１６の処理）を簡素化できるとともに、誤引き込み状態か否かの判定精度を高めることができる。 As described above, the demodulation circuit 1 according to the present embodiment limits the period during which theerror detection circuit 16 detects the shift amounts (ΔDi, ΔDq) to only the fixed modulation period Tq. The shift amount (ΔDi, ΔDq) can be detected only by comparing each input signal (Ich3, Qch3) with any of the four points indicated by white circles in FIG.
Therefore, the demodulating circuit 1 does not need to detect a phase shift amount for a complex modulation signal modulated by 64QAM or 1024QAM having a larger number of allocated bits per symbol, and thus an algorithm for detecting the phase shift amount. (Processing of the error detection circuit 16) can be simplified, and the determination accuracy of whether or not an erroneous pull-in state occurs can be improved.
したがって、復調回路１は、より１シンボル当たりの割り当てビット数が多い６４ＱＡＭや１０２４ＱＡＭで変調された複雑な変調信号についての位相のずれ量を検出する必要がないので、位相のずれ量を検出するアルゴリズム（誤差検出回路１６の処理）を簡素化できるとともに、誤引き込み状態か否かの判定精度を高めることができる。 As described above, the demodulation circuit 1 according to the present embodiment limits the period during which the
Therefore, the demodulating circuit 1 does not need to detect a phase shift amount for a complex modulation signal modulated by 64QAM or 1024QAM having a larger number of allocated bits per symbol, and thus an algorithm for detecting the phase shift amount. (Processing of the error detection circuit 16) can be simplified, and the determination accuracy of whether or not an erroneous pull-in state occurs can be improved.
なお、誤差検出回路１６は、上述したように、入力する各信号（Ｉｃｈ３、Ｑｃｈ３）を、図４の白丸で示した４点のいずれかのうち、特定された黒丸と最も近い白丸とのずれ量（ΔＤｉ，ΔＤｑ）を検出することとしている。このとき、誤引き込み状態における実際の位相のずれ量が±π／２を超えてずれていた場合、特定される黒丸の位置が、本来比較対象とすべき白丸と比較されずに、隣接する他の白丸の位置と比較されることとなるため、誤差検出回路１６は実際のずれ量を正しく検出できない。
しかしながら、仮に搬送波再生回路１３が±π／２を超えるずれ量をもって引き込みしている状態であれば、黒丸が正規のシンボル位置と異なる象限に入ってしまうため、そもそも黒丸と白丸が正しい（上記比較が可能な）対応状態とならず、フレーム同期回路１５は、ＱＰＳＫで変調されたフレーム同期判定情報を正しく復調することができない。よってフレーム同期回路１５は、フレームＦと正しく同期をとれていないものと判定する。 As described above, theerror detection circuit 16 shifts each input signal (Ich3, Qch3) from the identified black circle to the nearest white circle among any of the four points indicated by white circles in FIG. The amount (ΔDi, ΔDq) is to be detected. At this time, if the actual phase shift amount in the erroneous pull-in state is shifted by more than ± π / 2, the position of the specified black circle is not compared with the white circle that should be compared originally, Therefore, the error detection circuit 16 cannot correctly detect the actual shift amount.
However, if thecarrier recovery circuit 13 is pulled in with a deviation amount exceeding ± π / 2, the black circle is in a quadrant different from the normal symbol position, so the black circle and the white circle are correct in the first place (the above comparison) The frame synchronization circuit 15 cannot correctly demodulate the frame synchronization determination information modulated by QPSK. Therefore, the frame synchronization circuit 15 determines that the frame F is not correctly synchronized.
しかしながら、仮に搬送波再生回路１３が±π／２を超えるずれ量をもって引き込みしている状態であれば、黒丸が正規のシンボル位置と異なる象限に入ってしまうため、そもそも黒丸と白丸が正しい（上記比較が可能な）対応状態とならず、フレーム同期回路１５は、ＱＰＳＫで変調されたフレーム同期判定情報を正しく復調することができない。よってフレーム同期回路１５は、フレームＦと正しく同期をとれていないものと判定する。 As described above, the
However, if the
そして、本実施形態に係るフレーム同期回路１５は、フレーム同期判定情報が出力される固定変調期間Ｔｑにおいて読み取った情報が、予め定められた信号パターンからなる情報と一致するか否かを判定し、一致しない場合には、フレームＦとの同期を確立できていないことを示す非同期検出信号Ｓｆをリセット回路１７に出力する。そして、この非同期検出信号Ｓｆを入力したリセット回路１７は、誤差検出回路１６からの誤差検出信号Ｓｄの内容にかかわらず、リセット信号Ｓｒを搬送波再生回路１３、および、等化器１４に出力する。
このようにすることで、誤引き込み状態における位相のずれ量が大きいために正規のシンボル位置と同一の象限から外れ、誤差検出回路１６がずれ量を正しく検出できなくなったとしても、フレーム同期回路１５自身が、フレーム同期判定信号を正しく読み取れなくなったことを検出してリセット回路１７にリセット信号Ｓｒを出力させるので、誤引き込み状態から回復することができる。 Then, theframe synchronization circuit 15 according to the present embodiment determines whether or not the information read in the fixed modulation period Tq in which the frame synchronization determination information is output matches information including a predetermined signal pattern, If they do not match, an asynchronous detection signal Sf indicating that synchronization with the frame F has not been established is output to the reset circuit 17. The reset circuit 17 to which the asynchronous detection signal Sf is input outputs the reset signal Sr to the carrier recovery circuit 13 and the equalizer 14 regardless of the content of the error detection signal Sd from the error detection circuit 16.
In this way, even if theerror detection circuit 16 cannot correctly detect the shift amount because it is out of the same quadrant as the normal symbol position because the phase shift amount in the erroneous pull-in state is large, the frame synchronization circuit 15 Since it detects that it cannot read the frame synchronization determination signal correctly and causes the reset circuit 17 to output the reset signal Sr, it can recover from the erroneous pull-in state.
このようにすることで、誤引き込み状態における位相のずれ量が大きいために正規のシンボル位置と同一の象限から外れ、誤差検出回路１６がずれ量を正しく検出できなくなったとしても、フレーム同期回路１５自身が、フレーム同期判定信号を正しく読み取れなくなったことを検出してリセット回路１７にリセット信号Ｓｒを出力させるので、誤引き込み状態から回復することができる。 Then, the
In this way, even if the
以上、第１の実施形態に係る復調回路によれば、簡素な回路構成であって、誤引き込み状態から回復することができる。
As described above, the demodulation circuit according to the first embodiment has a simple circuit configuration and can recover from an erroneous pull-in state.
図６は、第１の実施形態に係る復調回路の処理フローを示す図である。
このフローチャートは、復調回路１を備える受信器が、外部から受信信号を受信し始めたタイミングから開始する。 FIG. 6 is a diagram illustrating a processing flow of the demodulation circuit according to the first embodiment.
This flowchart starts from a timing at which a receiver including the demodulation circuit 1 starts to receive a reception signal from the outside.
このフローチャートは、復調回路１を備える受信器が、外部から受信信号を受信し始めたタイミングから開始する。 FIG. 6 is a diagram illustrating a processing flow of the demodulation circuit according to the first embodiment.
This flowchart starts from a timing at which a receiver including the demodulation circuit 1 starts to receive a reception signal from the outside.
まず、直交復調器１０及びＡ／Ｄ変換器１２が、直交復調処理及びＡ／Ｄ変換を行い、デジタルＩ信号Ｉｃｈ１、デジタルＱ信号Ｑｃｈ１を取得する（ステップＳ１）。
具体的には、直交復調器１０が、受信信号に対してローカル発振器１１からの局部発信信号ｆｃに基づいて周波数変換を行い、中間周波数信号ＩＦ＿ＩＮを取得する。そして直交復調器１０は、その中間周波数信号ＩＦ＿ＩＮから、上記ベースバンド信号の互いに直交する２つの成分であるＩ信号Ｉｃｈ０、Ｑ信号Ｑｃｈ０を復調して出力する。
次いで、Ａ／Ｄ変換器１２が、当該Ｉ信号Ｉｃｈ０、Ｑ信号Ｑｃｈ０をサンプリングして、それぞれデジタルＩ信号Ｉｃｈ１、デジタルＱ信号Ｑｃｈ１に変換する。 First, thequadrature demodulator 10 and the A / D converter 12 perform quadrature demodulation processing and A / D conversion to obtain a digital I signal Ich1 and a digital Q signal Qch1 (step S1).
Specifically, thequadrature demodulator 10 performs frequency conversion on the received signal based on the local transmission signal fc from the local oscillator 11 to obtain the intermediate frequency signal IF_IN. Then, the quadrature demodulator 10 demodulates and outputs the I signal Ich0 and the Q signal Qch0, which are two components of the baseband signal that are orthogonal to each other, from the intermediate frequency signal IF_IN.
Next, the A /D converter 12 samples the I signal Ich0 and Q signal Qch0 and converts them to a digital I signal Ich1 and a digital Q signal Qch1, respectively.
具体的には、直交復調器１０が、受信信号に対してローカル発振器１１からの局部発信信号ｆｃに基づいて周波数変換を行い、中間周波数信号ＩＦ＿ＩＮを取得する。そして直交復調器１０は、その中間周波数信号ＩＦ＿ＩＮから、上記ベースバンド信号の互いに直交する２つの成分であるＩ信号Ｉｃｈ０、Ｑ信号Ｑｃｈ０を復調して出力する。
次いで、Ａ／Ｄ変換器１２が、当該Ｉ信号Ｉｃｈ０、Ｑ信号Ｑｃｈ０をサンプリングして、それぞれデジタルＩ信号Ｉｃｈ１、デジタルＱ信号Ｑｃｈ１に変換する。 First, the
Specifically, the
Next, the A /
次に、搬送波再生回路１３及び等化器１４が、位相偏移量を示すＩ位相信号Ｉｃｈ３、Ｑ位相信号Ｑｃｈ３を取得する（ステップＳ２）。
具体的には、上述したように、搬送波再生回路１３が、内部に備えるデジタルＰＬＬを用いて受信信号の搬送波と同じ周波数の搬送波信号を再生し、デジタルＩ信号Ｉｃｈ１、デジタルＱ信号Ｑｃｈ１との同期を取ることで、Ｉ位相信号Ｉｃｈ２、Ｑ位相信号Ｑｃｈ２を取得する。
そして、等化器１４が、受信レベルのフェージング等の誤差要因を排除し、受信レベルが等化された等化Ｉ位相信号Ｉｃｈ３、等化Ｑ位相信号Ｑｃｈ３を出力する。 Next, thecarrier recovery circuit 13 and the equalizer 14 acquire the I phase signal Ich3 and the Q phase signal Qch3 indicating the phase shift amount (step S2).
Specifically, as described above, thecarrier reproduction circuit 13 reproduces a carrier signal having the same frequency as the carrier wave of the received signal using an internal digital PLL, and synchronizes with the digital I signal Ich1 and the digital Q signal Qch1. To obtain the I phase signal Ich2 and the Q phase signal Qch2.
Then, theequalizer 14 eliminates an error factor such as fading of the reception level, and outputs an equalized I phase signal Ich3 and an equalized Q phase signal Qch3 in which the reception level is equalized.
具体的には、上述したように、搬送波再生回路１３が、内部に備えるデジタルＰＬＬを用いて受信信号の搬送波と同じ周波数の搬送波信号を再生し、デジタルＩ信号Ｉｃｈ１、デジタルＱ信号Ｑｃｈ１との同期を取ることで、Ｉ位相信号Ｉｃｈ２、Ｑ位相信号Ｑｃｈ２を取得する。
そして、等化器１４が、受信レベルのフェージング等の誤差要因を排除し、受信レベルが等化された等化Ｉ位相信号Ｉｃｈ３、等化Ｑ位相信号Ｑｃｈ３を出力する。 Next, the
Specifically, as described above, the
Then, the
次に、フレーム同期回路１５が、逐次受信する等化Ｉ位相信号Ｉｃｈ３、等化Ｑ位相信号Ｑｃｈ３において、ＡＭＲ機能に基づいて構成されるフレームと同期させる処理を行う（ステップＳ３）。そして、フレーム同期回路１５は、フレームごとに重畳されるフレーム同期判定情報を読み取って、同期できているか否かを判定する（ステップＳ４）。
Next, the frame synchronization circuit 15 performs a process of synchronizing the frame configured based on the AMR function in the equalized I phase signal Ich3 and the equalized Q phase signal Qch3 that are sequentially received (step S3). Then, the frame synchronization circuit 15 reads the frame synchronization determination information superimposed for each frame and determines whether or not synchronization has been achieved (step S4).
ここで、フレーム同期判定情報が正しく読み取れず、同期できていないと判定した場合（ステップＳ４：ＮＯ）、フレーム同期回路１５は、リセット回路１７に非同期検出信号Ｓｆを出力する。そして、これを入力したリセット回路１７が、搬送波再生回路１３および等化器１４の動作を再起動すべく、リセット信号Ｓｒを出力する（ステップＳ８）。
一方、フレーム同期判定情報が正しく読み取れ、同期できていると判定した場合（ステップＳ４：ＹＥＳ）、フレーム同期回路１５は、当該フレーム同期判定情報が重畳されている期間、すなわち必ずＱＰＳＫで変調されていることが約束される期間である固定変調期間Ｔｑを特定し、固定変調期間特定信号Ｓｔｑを出力する（図３参照）（ステップＳ５）。 Here, when the frame synchronization determination information cannot be read correctly and it is determined that synchronization is not possible (step S4: NO), theframe synchronization circuit 15 outputs the asynchronous detection signal Sf to the reset circuit 17. Then, the reset circuit 17 having received this signal outputs a reset signal Sr to restart the operations of the carrier wave recovery circuit 13 and the equalizer 14 (step S8).
On the other hand, when it is determined that the frame synchronization determination information is correctly read and synchronized (step S4: YES), theframe synchronization circuit 15 is always modulated with QPSK during the period in which the frame synchronization determination information is superimposed. A fixed modulation period Tq that is a period promised to be specified is specified, and a fixed modulation period specifying signal Stq is output (see FIG. 3) (step S5).
一方、フレーム同期判定情報が正しく読み取れ、同期できていると判定した場合（ステップＳ４：ＹＥＳ）、フレーム同期回路１５は、当該フレーム同期判定情報が重畳されている期間、すなわち必ずＱＰＳＫで変調されていることが約束される期間である固定変調期間Ｔｑを特定し、固定変調期間特定信号Ｓｔｑを出力する（図３参照）（ステップＳ５）。 Here, when the frame synchronization determination information cannot be read correctly and it is determined that synchronization is not possible (step S4: NO), the
On the other hand, when it is determined that the frame synchronization determination information is correctly read and synchronized (step S4: YES), the
次に、誤差検出回路１６が、受信する固定変調期間特定信号Ｓｔｑに基づいて、固定変調期間Ｔｑ中において、等化Ｉ位相信号Ｉｃｈ３、等化Ｑ位相信号Ｑｃｈ３が特定する位相偏移量（Ｄｉ，Ｄｑ）の、正規の位相偏移量（Ｄｉ＿ｒｅｆ，Ｄｑ＿ｒｅｆ）からのずれ量（ΔＤｉ，ΔＤｑ）を検出し、この情報を誤差検出信号Ｓｄに重畳して出力する（ステップＳ６）。
Next, the phase shift amount (Di) specified by the equalized I phase signal Ich3 and the equalized Q phase signal Qch3 during the fixed modulation period Tq based on the received fixed modulation period specifying signal Stq. , Dq) is detected from the normal phase shift amounts (Di_ref, Dq_ref) (ΔDi, ΔDq), and this information is superimposed on the error detection signal Sd and output (step S6).
次に、この誤差検出信号Ｓｄを入力したリセット回路１７が、ずれ量（ΔＤｉ，ΔＤｑ）の絶対値が所定のずれ量の閾値ΔＤｔｈ以上か否かを判定する（ステップＳ７）。
そして、ずれ量（ΔＤｉ，ΔＤｑ）の絶対値が所定のずれ量閾値ΔＤｔｈ以上と判定した場合（ステップＳ７：ＹＥＳ）、搬送波再生回路１３及び等化器１４の動作を再起動すべく、リセット信号Ｓｒを出力する（ステップＳ８）。
一方、ずれ量（ΔＤｉ，ΔＤｑ）の絶対値が所定のずれ量閾値ΔＤｔｈ以上ではないと判定した場合（ステップＳ７：ＮＯ）、復調回路１は一連の処理を終了する。ただし、復調回路１は、外部から受信信号を入力する限り、引き続きステップＳ１からの処理を繰り返す。 Next, thereset circuit 17 to which the error detection signal Sd is input determines whether or not the absolute value of the deviation amounts (ΔDi, ΔDq) is equal to or larger than a predetermined deviation amount threshold value ΔDth (step S7).
If it is determined that the absolute value of the deviation amounts (ΔDi, ΔDq) is equal to or greater than the predetermined deviation amount threshold value ΔDth (step S7: YES), a reset signal is issued to restart the operations of thecarrier recovery circuit 13 and the equalizer 14. Sr is output (step S8).
On the other hand, when it is determined that the absolute value of the deviation amounts (ΔDi, ΔDq) is not equal to or larger than the predetermined deviation amount threshold value ΔDth (step S7: NO), the demodulation circuit 1 ends the series of processes. However, the demodulation circuit 1 continues to repeat the processing from step S1 as long as the reception signal is input from the outside.
そして、ずれ量（ΔＤｉ，ΔＤｑ）の絶対値が所定のずれ量閾値ΔＤｔｈ以上と判定した場合（ステップＳ７：ＹＥＳ）、搬送波再生回路１３及び等化器１４の動作を再起動すべく、リセット信号Ｓｒを出力する（ステップＳ８）。
一方、ずれ量（ΔＤｉ，ΔＤｑ）の絶対値が所定のずれ量閾値ΔＤｔｈ以上ではないと判定した場合（ステップＳ７：ＮＯ）、復調回路１は一連の処理を終了する。ただし、復調回路１は、外部から受信信号を入力する限り、引き続きステップＳ１からの処理を繰り返す。 Next, the
If it is determined that the absolute value of the deviation amounts (ΔDi, ΔDq) is equal to or greater than the predetermined deviation amount threshold value ΔDth (step S7: YES), a reset signal is issued to restart the operations of the
On the other hand, when it is determined that the absolute value of the deviation amounts (ΔDi, ΔDq) is not equal to or larger than the predetermined deviation amount threshold value ΔDth (step S7: NO), the demodulation circuit 1 ends the series of processes. However, the demodulation circuit 1 continues to repeat the processing from step S1 as long as the reception signal is input from the outside.
なお、以上に説明した第１の実施形態に係る復調回路１は、上述の態様に限定されることはない。
例えば、リセット回路１７は、誤差検出回路１６からずれ量（ΔＤｉ，ΔＤｑ）を示す誤差検出信号を逐次入力するが、このずれ量（ΔＤｉ，ΔＤｑ）には突発的なノイズ等による誤差を含んでいる場合がある。このような突発的に発生したノイズ誤差を含んで取得されたずれ量（ΔＤｉ，ΔＤｑ）の絶対値がずれ量閾値ΔＤｔｈ以上となった場合に、リセット回路１７が直ちにリセット信号Ｓｒを出力するものとすると、搬送波再生回路１３の動作を本来リセットしなくてよい場合にもリセットさせてしまう恐れがある。
したがって、リセット回路１７は、誤差検出回路１６から逐次入力するずれ量（ΔＤｉ，ΔＤｑ）を示す複数の誤差検出信号に基づいて、（ΔＤｉ，ΔＤｑ）の移動平均を算出し、このずれ量移動平均（ΔＤｉｂ，ΔＤｑｂ）による絶対値がずれ量閾値ΔＤｔｈ以上となった場合にリセット信号Ｓｒを出力するようにしてもよい。
このようにすれば、リセット回路１７からは、位相偏移量が一定のずれ量をもって取得される状態が継続する場合（すなわち誤引き込み状態に陥っている場合）のみ、適切にリセット信号Ｓｒが出力されることとなる。 Note that the demodulation circuit 1 according to the first embodiment described above is not limited to the above-described aspect.
For example, thereset circuit 17 sequentially inputs an error detection signal indicating the shift amount (ΔDi, ΔDq) from the error detection circuit 16, and the shift amount (ΔDi, ΔDq) includes an error due to sudden noise or the like. There may be. The reset circuit 17 immediately outputs the reset signal Sr when the absolute value of the deviation amount (ΔDi, ΔDq) acquired including such a suddenly generated noise error becomes equal to or larger than the deviation amount threshold value ΔDth. Then, there is a possibility of resetting the operation of the carrier wave recovery circuit 13 even when it is not necessary to reset the operation.
Therefore, thereset circuit 17 calculates a moving average of (ΔDi, ΔDq) based on a plurality of error detection signals indicating the shift amounts (ΔDi, ΔDq) sequentially input from the error detection circuit 16, and this shift amount moving average. The reset signal Sr may be output when the absolute value of (ΔDib, ΔDqb) becomes equal to or greater than the deviation amount threshold value ΔDth.
In this way, the reset signal Sr is appropriately output from thereset circuit 17 only when the state in which the phase shift amount is acquired with a certain amount of deviation continues (that is, when it is in an erroneous pull-in state). Will be.
例えば、リセット回路１７は、誤差検出回路１６からずれ量（ΔＤｉ，ΔＤｑ）を示す誤差検出信号を逐次入力するが、このずれ量（ΔＤｉ，ΔＤｑ）には突発的なノイズ等による誤差を含んでいる場合がある。このような突発的に発生したノイズ誤差を含んで取得されたずれ量（ΔＤｉ，ΔＤｑ）の絶対値がずれ量閾値ΔＤｔｈ以上となった場合に、リセット回路１７が直ちにリセット信号Ｓｒを出力するものとすると、搬送波再生回路１３の動作を本来リセットしなくてよい場合にもリセットさせてしまう恐れがある。
したがって、リセット回路１７は、誤差検出回路１６から逐次入力するずれ量（ΔＤｉ，ΔＤｑ）を示す複数の誤差検出信号に基づいて、（ΔＤｉ，ΔＤｑ）の移動平均を算出し、このずれ量移動平均（ΔＤｉｂ，ΔＤｑｂ）による絶対値がずれ量閾値ΔＤｔｈ以上となった場合にリセット信号Ｓｒを出力するようにしてもよい。
このようにすれば、リセット回路１７からは、位相偏移量が一定のずれ量をもって取得される状態が継続する場合（すなわち誤引き込み状態に陥っている場合）のみ、適切にリセット信号Ｓｒが出力されることとなる。 Note that the demodulation circuit 1 according to the first embodiment described above is not limited to the above-described aspect.
For example, the
Therefore, the
In this way, the reset signal Sr is appropriately output from the
また、上述の説明において復調回路１は、固定変調期間Ｔｑで定められている変調方式がＱＰＳＫであるとして説明しているが、これは一例であって、この態様に限定されるものではない。すなわち、本実施形態の他の変形例に係る復調回路１には、固定変調期間Ｔｑにおいて、例えば、ＢＰＳＫ（binary phase-shift keying）等、雑音耐性が高い他の変調方式が採用されてもよい。
In the above description, the demodulating circuit 1 has been described on the assumption that the modulation method defined by the fixed modulation period Tq is QPSK. However, this is an example, and the present invention is not limited to this mode. That is, in the demodulation circuit 1 according to another modification of the present embodiment, another modulation scheme having high noise resistance such as BPSK (binary phase-shift keying) may be employed in the fixed modulation period Tq. .
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、請求の範囲に記載された発明とその均等の範囲に含まれるものとする。
Although several embodiments of the present invention have been described above, these embodiments are presented as examples and are not intended to limit the scope of the invention. These embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are also included in the invention described in the claims and equivalents thereof.
この出願は、２０１３年７月１１日に出願された日本出願特願２０１３－１４５３７０号を基礎とする優先権を主張し、その開示の全てをここに取り込む。
This application claims the priority on the basis of Japanese application Japanese Patent Application No. 2013-145370 for which it applied on July 11, 2013, and takes in those the indications of all here.
This application claims the priority on the basis of Japanese application Japanese Patent Application No. 2013-145370 for which it applied on July 11, 2013, and takes in those the indications of all here.
本発明によれば、簡素な回路構成であって、種々の変調方式に対応可能で、かつ、誤引き込み状態から回復できる復調回路を提供することができる。
According to the present invention, it is possible to provide a demodulation circuit that has a simple circuit configuration, can cope with various modulation methods, and can recover from an erroneous pull-in state.
１・・・復調回路
１０・・・直交復調器
１１・・・ローカル発振器
１２・・・Ａ／Ｄ変換器
１３・・・搬送波再生回路
１４・・・等化器
１５・・・フレーム同期回路
１６・・・誤差検出回路
１７・・・リセット回路 DESCRIPTION OF SYMBOLS 1 ...Demodulation circuit 10 ... Quadrature demodulator 11 ... Local oscillator 12 ... A / D converter 13 ... Carrier wave recovery circuit 14 ... Equalizer 15 ... Frame synchronization circuit 16 ... Error detection circuit 17 ... Reset circuit
１０・・・直交復調器
１１・・・ローカル発振器
１２・・・Ａ／Ｄ変換器
１３・・・搬送波再生回路
１４・・・等化器
１５・・・フレーム同期回路
１６・・・誤差検出回路
１７・・・リセット回路 DESCRIPTION OF SYMBOLS 1 ...
Claims (8)
- 所定のベースバンド信号に基づいて直交変調された受信信号から取得されるデジタルＩ信号、デジタルＱ信号と同期する搬送波信号を再生するとともに、これに基づいて、前記デジタルＩ信号および前記デジタルＱ信号から、前記ベースバンド信号に基づく変調の位相偏移量を特定するためのＩ位相信号、Ｑ位相信号を取得する搬送波再生回路と、
前記Ｉ位相信号および前記Ｑ位相信号が出力される期間のうち、予め定められた所定の変調方式で直交変調される固定変調期間において検出される、前記位相偏移量の正規の位相偏移量からのずれ量に応じて、前記搬送波再生回路の動作の再起動を要求するリセット回路と、
を備えることを特徴とする復調回路。 A digital I signal acquired from a quadrature-modulated received signal based on a predetermined baseband signal and a carrier signal synchronized with the digital Q signal are reproduced, and based on this, from the digital I signal and the digital Q signal, A carrier recovery circuit for obtaining an I phase signal and a Q phase signal for specifying a phase shift amount of modulation based on the baseband signal;
A normal phase shift amount of the phase shift amount detected in a fixed modulation period in which the I phase signal and the Q phase signal are output and orthogonally modulated by a predetermined modulation method. A reset circuit for requesting restart of the operation of the carrier recovery circuit according to the amount of deviation from
A demodulation circuit comprising: - 前記受信信号から、前記ベースバンド信号の互いに直交する２つの成分であるＩ信号、Ｑ信号を復調する直交復調器と、
前記Ｉ信号および前記Ｑ信号をサンプリングして、それぞれ前記デジタルＩ信号および前記デジタルＱ信号に変換するＡ／Ｄ変換器と、
をさらに備えることを特徴とする請求項１に記載の復調回路。 An orthogonal demodulator that demodulates the I signal and the Q signal, which are two orthogonal components of the baseband signal, from the received signal;
An A / D converter that samples the I signal and the Q signal and converts them to the digital I signal and the digital Q signal, respectively;
The demodulation circuit according to claim 1, further comprising: - 逐次出力される前記Ｉ位相信号および前記Ｑ位相信号を、所定のデータ量ごとに区切るフレームと同期させることで、当該フレームごとに設けられる前記固定変調期間を特定する固定変調期間特定信号を出力するフレーム同期回路と、
前記フレーム同期回路が出力する前記固定変調期間特定信号に基づいて、前記固定変調期間において、前記位相偏移量の、前記正規の位相偏移量からのずれ量を検出する誤差検出回路と、
を更に備え、
前記リセット回路は、
前記ずれ量が所定のずれ量閾値以上となった場合に、前記搬送波再生回路の動作を再起動させる
ことを特徴とする請求項１または請求項２に記載の復調回路。 By synchronizing the I phase signal and the Q phase signal that are sequentially output with a frame that is divided every predetermined amount of data, a fixed modulation period specifying signal that specifies the fixed modulation period provided for each frame is output. A frame synchronization circuit;
An error detection circuit for detecting a shift amount of the phase shift amount from the normal phase shift amount in the fixed modulation period based on the fixed modulation period specifying signal output by the frame synchronization circuit;
Further comprising
The reset circuit is
3. The demodulation circuit according to claim 1, wherein when the deviation amount is equal to or greater than a predetermined deviation amount threshold value, the operation of the carrier wave recovery circuit is restarted. - 前記フレーム同期回路は、前記固定変調期間として、予め定められた所定の信号パターンからなる情報であって、前記フレームごとに出力されるフレーム同期判定情報が出力される期間を特定する
ことを特徴とする請求項３に記載の復調回路。 The frame synchronization circuit is information including a predetermined signal pattern determined in advance as the fixed modulation period, and specifies a period during which frame synchronization determination information output for each frame is output. The demodulation circuit according to claim 3. - 前記フレーム同期回路は、前記フレーム同期判定情報が出力される期間において読み取った情報が、予め定められた前記信号パターンからなる前記フレーム同期判定情報と一致しない場合に、所定の非同期検出信号を出力し、
前記リセット回路は、前記非同期検出信号を受信した場合に、前記搬送波再生回路の動作を再起動させる
ことを特徴とする請求項４に記載の復調回路。 The frame synchronization circuit outputs a predetermined asynchronous detection signal when information read during a period in which the frame synchronization determination information is output does not match the frame synchronization determination information including the predetermined signal pattern. ,
The demodulation circuit according to claim 4, wherein the reset circuit restarts the operation of the carrier wave recovery circuit when the asynchronous detection signal is received. - 前記フレーム同期回路は、前記固定変調期間として、前記Ｉ位相信号および前記Ｑ位相信号が出力される期間のうち、当該固定変調期間以外の期間における変調方式よりも雑音耐性が高い変調方式で直交変調されている期間を特定する
ことを特徴とする請求項３から請求項５の何れか一項に記載の復調回路。 The frame synchronization circuit performs quadrature modulation with a modulation scheme having higher noise tolerance than a modulation scheme in a period other than the fixed modulation period in the period in which the I phase signal and the Q phase signal are output as the fixed modulation period. The demodulating circuit according to claim 3, wherein the demodulating period is specified. - 請求項１から請求項６の何れか一項に記載の復調回路と、
前記受信信号を外部から受信する受信部と、
を備えることを特徴とする受信器。 A demodulation circuit according to any one of claims 1 to 6,
A receiving unit for receiving the received signal from the outside;
A receiver comprising: - 搬送波再生回路が、所定のベースバンド信号に基づいて直交変調された受信信号から取得されるデジタルＩ信号、デジタルＱ信号と同期する搬送波信号を再生するとともに、これに基づいて、前記デジタルＩ信号および前記デジタルＱ信号から前記ベースバンド信号に基づく変調の位相偏移量を特定するためのＩ位相信号、Ｑ位相信号を取得し、
リセット回路が、前記Ｉ位相信号および前記Ｑ位相信号が出力される期間のうち、予め定められた所定の変調方式で直交変調される固定変調期間において検出される、前記位相偏移量の、正規の位相偏移量からのずれ量に応じて、前記搬送波再生回路の動作の再起動を要求する
ことを特徴とする復調方法。 A carrier recovery circuit reproduces a digital I signal acquired from a quadrature modulated received signal based on a predetermined baseband signal, a carrier signal synchronized with the digital Q signal, and based on this, the digital I signal and Obtaining an I phase signal and a Q phase signal for specifying a phase shift amount of modulation based on the baseband signal from the digital Q signal;
The reset circuit detects a normal value of the phase shift amount detected in a fixed modulation period in which quadrature modulation is performed with a predetermined modulation method in a period in which the I phase signal and the Q phase signal are output. A restarting operation of the carrier recovery circuit is requested in accordance with the amount of deviation from the phase shift amount of the demodulating method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015526284A JPWO2015005197A1 (en) | 2013-07-11 | 2014-07-02 | Demodulation circuit, receiver and demodulation method |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013145370 | 2013-07-11 | ||
| JP2013-145370 | 2013-07-11 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2015005197A1 true WO2015005197A1 (en) | 2015-01-15 |
Family
ID=52279882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/JP2014/067690 WO2015005197A1 (en) | 2013-07-11 | 2014-07-02 | Demodulation circuit, receiver and demodulation method |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPWO2015005197A1 (en) |
| WO (1) | WO2015005197A1 (en) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63217753A (en) * | 1987-03-05 | 1988-09-09 | Toshiba Corp | Carrier recovery circuit |
| JPH07250118A (en) * | 1994-03-10 | 1995-09-26 | Nec Corp | Carrier recovery circuit |
| JPH08265384A (en) * | 1995-03-22 | 1996-10-11 | Nec Corp | Demodulator |
| JPH1065748A (en) * | 1996-08-14 | 1998-03-06 | Fukushima Nippon Denki Kk | Demodulation system |
| JP2000286914A (en) * | 1999-03-30 | 2000-10-13 | Mitsubishi Electric Corp | Carrier reproducer |
| JP2001036594A (en) * | 1999-07-15 | 2001-02-09 | Nec Viewtechnology Ltd | Method for digitally demodulating phase modulation signal in hierarchical transmission to detect frame synchronization pattern and its system |
| JP2003229923A (en) * | 2002-01-31 | 2003-08-15 | Nec Corp | Demodulation circuit |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002111768A (en) * | 2000-09-26 | 2002-04-12 | Sony Corp | Device and method for demodulating digital satellite broadcast |
-
2014
- 2014-07-02 WO PCT/JP2014/067690 patent/WO2015005197A1/en active Application Filing
- 2014-07-02 JP JP2015526284A patent/JPWO2015005197A1/en active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63217753A (en) * | 1987-03-05 | 1988-09-09 | Toshiba Corp | Carrier recovery circuit |
| JPH07250118A (en) * | 1994-03-10 | 1995-09-26 | Nec Corp | Carrier recovery circuit |
| JPH08265384A (en) * | 1995-03-22 | 1996-10-11 | Nec Corp | Demodulator |
| JPH1065748A (en) * | 1996-08-14 | 1998-03-06 | Fukushima Nippon Denki Kk | Demodulation system |
| JP2000286914A (en) * | 1999-03-30 | 2000-10-13 | Mitsubishi Electric Corp | Carrier reproducer |
| JP2001036594A (en) * | 1999-07-15 | 2001-02-09 | Nec Viewtechnology Ltd | Method for digitally demodulating phase modulation signal in hierarchical transmission to detect frame synchronization pattern and its system |
| JP2003229923A (en) * | 2002-01-31 | 2003-08-15 | Nec Corp | Demodulation circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2015005197A1 (en) | 2017-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5483054B2 (en) | Receiving device, receiving method, and program | |
| JP5151144B2 (en) | OFDM receiver and data judgment method | |
| JP2002158631A (en) | Receiver for orthogonal frequency division multiplex transmission signal | |
| US8081027B2 (en) | Reception device, control method, and program | |
| JP2010068194A (en) | Carrier frequency error detection device | |
| WO2015005197A1 (en) | Demodulation circuit, receiver and demodulation method | |
| JP2003283459A (en) | Diversity circuit and diversity receiver provided with the same | |
| JP3084363B2 (en) | Carrier regeneration circuit | |
| JP2010081585A (en) | Apparatus and method for receiving ofdm signal | |
| JP4003386B2 (en) | Clock signal reproducing device and receiving device, clock signal reproducing method and receiving method | |
| WO1999039486A1 (en) | Digital demodulator | |
| JP2007028200A (en) | Frame synchronization protection controller and method thereof | |
| JP2007214969A (en) | Digital broadcast receiver | |
| JP3582138B2 (en) | Modulation device, demodulation device, modulation / demodulation device, and modulation / demodulation method using orthogonal frequency division multiplexing | |
| JP4930490B2 (en) | Symbol synchronization method and digital demodulator | |
| JP4053056B2 (en) | Signal transmission method, transmission device, transmission device, and reception device | |
| JP5637034B2 (en) | Receiving apparatus and receiving method | |
| JP2009284436A (en) | Ofdm receiving apparatus | |
| JP2011023969A (en) | Frequency correction apparatus, and method of controlling the same | |
| JP4375032B2 (en) | QAM transmission system and QAM receiver | |
| JP2010074506A (en) | Clock regeneration circuit, demodulation circuit, receiving device, wireless communication system, and method of operating clock regeneration circuit | |
| JP2006287672A (en) | Ofdm demodulator and ofdm demodulating method | |
| JP2012204929A (en) | Reception device and reception method | |
| JP5637033B2 (en) | Transmitting device, receiving device, transmitting method, receiving method | |
| JP4159580B2 (en) | Symbol clock recovery circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 14823341 Country of ref document: EP Kind code of ref document: A1 |
|
| ENP | Entry into the national phase |
Ref document number: 2015526284 Country of ref document: JP Kind code of ref document: A |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 14823341 Country of ref document: EP Kind code of ref document: A1 |