JP2002111768A - Device and method for demodulating digital satellite broadcast - Google Patents

Device and method for demodulating digital satellite broadcast

Info

Publication number
JP2002111768A
JP2002111768A JP2000292846A JP2000292846A JP2002111768A JP 2002111768 A JP2002111768 A JP 2002111768A JP 2000292846 A JP2000292846 A JP 2000292846A JP 2000292846 A JP2000292846 A JP 2000292846A JP 2002111768 A JP2002111768 A JP 2002111768A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
synchronization
frequency
carrier
phase
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000292846A
Other languages
Japanese (ja)
Inventor
Tamotsu Ikeda
Kiyoshi Ono
聖志 小野
保 池田
Original Assignee
Sony Corp
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PROBLEM TO BE SOLVED: To securely synchronize a carrier at high speed even in environment where a frequency deviation between the transmission frequency of a transmission signal and that of the signal of a local oscillator is large such as low C/N environment. SOLUTION: In a BS digital broadcast demodulating device, the symbol timing of transmission data on digital satellite broadcast is synchronized and a synchronizing word included in transmission data on the digital satellite broadcast is detected. Thus, frame timing is synchronized. The received phase of the synchronizing word is detected based on frame synchronous timing and the carrier is synchronized. In carrier synchronism, the frequency synchronism and the phase synchronism of the carrier are independently performed. The phase of the carrier is synchronized on transmission data after the frequency is synchronized.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、デジタル衛星放送の復調を行うデジタル衛星放送復調装置及びデジタル衛星放送復調方法に関するものである。 The present invention relates to relates to a digital satellite broadcast demodulating apparatus and a digital satellite broadcast demodulating method for demodulating a digital satellite broadcasting.

【0002】 [0002]

【従来の技術】図21は、デジタル直交変調を行ってデジタルデータの伝送をする場合の一般的な伝送モデルを示すブロック図である。 BACKGROUND ART FIG. 21 is a block diagram showing a general transmission model in the case of the transmission of digital data by performing digital quadrature modulation.

【0003】送信系Txは、データ発生器11と、シリアル/パラレル(S/P)変換器12と、局部発振部1 [0003] transmission system Tx includes a data generator 11, a serial / parallel (S / P) converter 12, local oscillator 1
3と、−90度移相器14と、第1の乗算器15と、第2の乗算器16と、加算器17と、波形整形フィルタ1 3, the -90 degree phase shifter 14, a first multiplier 15, a second multiplier 16, an adder 17, a waveform shaping filter 1
8とを備えて構成される。 Constituted by a 8.

【0004】送信系Txのデータ発生器11は、I信号データ及びQ信号データをシリアル化したデジタルデータを発生する。 [0004] Data generator 11 of the transmission system Tx generates digital data serialized I signal data and Q signal data. 発生されたデジタルデータは、シリアル/パラレル(S/P)変換器12に供給される。 Digital data generated is supplied to a serial / parallel (S / P) converter 12.

【0005】S/P変換器12は、入力されたデジタルデータを、(0,1)のデータから、(1,−1)のデータにレベル変換を行い、それとともにシリアル/パラレル変換を行って、I信号データを第1の乗算器15に供給し、Q信号データを第2の乗算器16に供給する。 [0005] S / P converter 12, the input digital data, from the data of (0, 1), (1, -1) performs level conversion on the data, with it performs serial / parallel conversion , supplies the I signal data to the first multiplier 15, and supplies the Q signal data to the second multiplier 16.

【0006】局部発振器13は、周波数fc、初期位相thのcos波である搬送波を発生する。 [0006] The local oscillator 13, a frequency fc, for generating a carrier wave which is cos wave of the initial phase th. 発生された搬送波は、−90度移相器14及び第1の乗算器15に供給される。 Generated carrier wave is supplied to -90 degree phase shifter 14 and the first multiplier 15.

【0007】−90度移相器14は、cos波である搬送波を90度位相を遅らせ、−sin波を生成する。 [0007] -90-degree phase shifter 14, the carrier wave is a cos wave delaying the 90-degree phase, to produce a -sin wave. 生成した−sin波は、第2の乗算器16に供給される。 The resulting -sin wave is supplied to the second multiplier 16.

【0008】第1の乗算器15は、I信号データとco [0008] The first multiplier 15, I signal data and co
s波とを乗算し、加算回路17に供給する。 Multiplies the s-wave and supplies it to the adder circuit 17. 第2の乗算器16は、Q信号データと−sin波とを乗算し、加算回路17に供給する。 Second multiplier 16 multiplies the Q signal data and -sin waves, and supplies to the adder 17. 加算回路17は、I信号データが乗算されたcos波とQ信号データが乗算されたsin Summing circuit 17, sin the cos wave and Q signal data I signal data is multiplied is multiplied
波とを加算する。 It adds the wave. 加算した結果、周波数fcの搬送波をデジタル直交変調した直交変調信号が生成される。 Adding a result, quadrature modulated signal of carrier frequency fc to digital quadrature modulation is generated.

【0009】そして、この直交変調信号は、波形整形フィルタ18により波形整形及び増幅がされ、伝送路(C [0009] Then, the quadrature modulation signal, the waveform shaping filter 18 is the waveform shaping and amplification, a transmission path (C
hannel)に伝送される。 Is transmitted to the hannel).

【0010】伝送系(Channel)は、伝送信号にノイズを付加する加算器19を備えて構成される。 [0010] transmission system (Channel) is constituted by an adder 19 for adding noise to the transmission signal. 送信系Txから伝送された伝送信号は、伝送路によってノイズが付加されて受信系Rxに受信されることとなる。 Transmission signal transmitted from the transmitting system Tx is will be received in the receiving system Rx when noise is added by the transmission path.

【0011】受信系Rxは、第1の乗算器21と、第2 [0011] The receiving system Rx includes a first multiplier 21, second
の乗算器22と、局部発振器23と、−90度移相器2 A multiplier 22, a local oscillator 23, -90 degree phase shifter 2
4と、第1のローパスフィルタ25と、第2のローパスフィルタ26と、第1のアナログ/デジタル(A/D) 4, a first low-pass filter 25, a second low-pass filter 26, a first analog / digital (A / D)
変換器27と、第2のアナログ/デジタル(A/D)変換器28と、搬送波補正部29と、第1の波形整形フィルタ30と、第2の波形整形フィルタ31と、搬送波同期部32と、タイミング同期部33と、パラレル/シリアル(P/S)変換器34と、スライサ35とを備えて構成される。 A converter 27, a second analog / digital (A / D) converter 28, a carrier correction portion 29, a first waveform shaping filter 30, a second waveform shaping filter 31, a carrier synchronization section 32 , a timing synchronization unit 33, a parallel / serial (P / S) converter 34, and includes a slicer 35.

【0012】受信信号は、第1の乗算器21及び第2の乗算器22に入力される。 [0012] The received signal is input to the first multiplier 21 and second multiplier 22.

【0013】局部発振器23は、周波数fc′、初期位相th′のcos波である搬送波を発生する。 [0013] The local oscillator 23 is frequency fc ', the initial phase th' generates a carrier wave which is cos wave. 周波数f Frequency f
c′及び初期位相th′は、送信側の搬送波とは一般的には一致せず異なる周波数、位相となる。 c 'and the initial phase th' is generally a match without a different frequency, phase and carrier of the transmission side. 発生された搬送波は、−90度移相器24及び第1の乗算器21に供給される。 Generated carrier wave is supplied to -90 degree phase shifter 24 and the first multiplier 21.

【0014】90度移相器24は、cos波である搬送波を90度位相を遅らせ、−sin波を生成する。 [0014] 90-degree phase shifter 24, the carrier wave is a cos wave delaying the 90-degree phase, to produce a -sin wave. 生成した−sin波は、第2の乗算器22に供給される。 The resulting -sin wave is supplied to the second multiplier 22.

【0015】第1の乗算器21は、受信信号とcos波とを乗算し、I信号を直交復調する。 [0015] The first multiplier 21 multiplies the received signal and the cos wave and quadrature demodulate the I signal. 第2の乗算器22 Second multiplier 22
は、受信信号と−sin波とを乗算し、Q信号を直交復調する。 Multiplies the received signal and -sin waves, orthogonal demodulating the Q signal. 復調されたI信号は、第1のローパスフィルタ25により高域成分が除去されて第1のA/D変換器2 Demodulated I signal, a first A / D converter the high-frequency component is removed by the first low-pass filter 25 2
7に供給される。 It is supplied to the 7. また、復調されたQ信号は、第2のローパスフィルタ26により高域成分が除去されて第2のA/D変換器28に供給される。 Also, Q signal demodulated, the high-frequency component is supplied to the second A / D converter 28 is removed by the second low-pass filter 26.

【0016】第1のA/D変換器27は、I信号をデジタル化する。 The first A / D converter 27 digitizes the I signal. また、第2のA/D変換器28は、Q信号をデジタル化する。 The second A / D converter 28 digitizes the Q signal. 第1のA/D変換器27及び第2のA/D変換器28は、タイミング同期部33から出力されるサンプリングクロックCLKによってI信号及びQ The first A / D converter 27 and second A / D converter 28, I signal by the sampling clock CLK output from the timing synchronization unit 33 and Q
信号をサンプリングする。 Sampling the signal. このときサンプリング周波数は、送信側の伝送シンボルクロックと周波数及び位相が同期するように、タイミング同期部33により制御される。 The sampling frequency at this time, the transmission symbol clock frequency and phase of the transmitting side to be synchronized, which is controlled by the timing synchronization unit 33. デジタル化されたI信号データ及びQ信号データは、それぞれ搬送波補正部29に供給される。 The digitized I signal data and Q signal data is supplied to the carrier correction unit 29, respectively.

【0017】搬送波補正部29は、搬送波同期部33から出力される回転位相補正信号(RI,RQ)を、I信号データ及びQ信号データに複素乗算する。 The carrier correction unit 29, the rotary phase correction signal output from the carrier synchronization section 33 (RI, RQ), complex multiplication on the I signal data and Q signal data. I信号データ及びQ信号データは、回転位相補正信号(RI,R I signal data and Q signal data, rotary phase correction signals (RI, R
Q)が複素乗算されることによって、受信側の局部発振器23により発生された搬送波の周波数fc′及び位相th′と、受信信号の搬送波の周波数fc及び位相th By Q) is complex multiplication, has been a frequency fc 'and phase th' of the carrier wave generated by the receiver local oscillator 23, the carrier wave of the received signal frequency fc and phase th
とのずれが補正される。 Deviation between the is corrected. 位相補正されたI信号データは、第1の波形整形フィルタ30により波形整形がされた後、P/S変換器34に供給される。 I signal data phase correction, after being waveform-shaped by the first waveform shaping filter 30, is supplied to the P / S converter 34. 位相補正されたQ信号データは、第2の波形整形フィルタ31により波形整形がされた後、P/S変換器34に供給される。 Q signal data phase correction, after being waveform-shaped by the second waveform shaping filter 31, is supplied to the P / S converter 34.

【0018】搬送波同期部32は、受信データの搬送波周波数誤差及び位相誤差に応じた周波数及び位相の信号である回転位相補正信号(RI,RQ)を算出する。 The carrier synchronization section 32 calculates a carrier frequency error and the rotary phase correction signal which is a frequency and phase signal according to the phase error of the received data (RI, RQ). この受信データの搬送波周波数誤差及び位相誤差は、局部発振器23の搬送波の周波数ずれ及び位相ずれによって生じるものである。 Carrier frequency error and the phase error of the received data is caused by the frequency deviation and phase deviation of the carrier of the local oscillator 23. 算出した回転位相補正信号(RI, Calculated rotation phase correction signals (RI,
RQ)は、搬送波補正部29に供給される。 RQ) is supplied to the carrier correction unit 29.

【0019】タイミング同期部33は、受信データのクロック誤差を検出し、このクロック誤差が0となるようなサンプリングクロック、即ち、送信側の伝送シンボルのシンボルクロックと同期したサンプリングクロックを生成する。 The timing synchronization unit 33 detects the reception data clock error, sampling clock as the clock error is 0, i.e., generates a synchronized sampling clock and symbol clock of the transmission symbols of the transmission side. 生成したサンプリングクロックは、第1のA Generated sampling clock, a first A
/D変換器27及び第2のA/D変換器28に供給される。 It is supplied to the / D converter 27 and second A / D converter 28.

【0020】P/S変換器34は、I信号データ、Q信号データの順で受信データを選択して、シリアルデータに変換する。 The P / S converter 34 selects the received data I signal data, in the order of Q signal data is converted into serial data. 生成されたシリアルデータは、スライサ3 Serial data slicer 3 generated
5に供給される。 5 is supplied to.

【0021】スライサ35は、入力データがある所定の値より大きい場合には0を出力し、入力データがある所定の値より小さい場合には1を出力する。 The slicer 35 outputs 0 if larger than the predetermined value in the input data, and outputs 1 if there is an input data smaller than a predetermined value.

【0022】そして、このスライサ35から送信データが再生される。 [0022] Then, the transmission data from the slicer 35 is played.

【0023】このようなデジタルデータ伝送において、 [0023] In such digital data transmission,
受信側では、送信側で生成した伝送シンボルクロックを再生して、復調処理が行われる。 On the receiving side reproduces the transmission symbol clock generated by the transmission side, the demodulation processing is performed. この伝送シンボルクロックの再生のことをタイミング再生と呼ぶ。 To a reproduction of the transmission symbol clock is referred to as timing recovery. また、受信側においては、伝送シンボルクロックの再生をするのではなく、何らかの手段により受信信号のシンボルクロックを補正することによって、正しい復調結果を得ることもできる。 In the receiving side, instead of the reproduction of the transmission symbol clock, by correcting the symbol clock of the received signals by some means, it is possible to obtain a correct demodulation results. タイミング再生をして復調処理を行うことを含め、伝送シンボルを補正することによって正しい復調結果を得る処理のことを、タイミング同期と呼ぶ。 Including carrying out the demodulation processing with a timing recovery, to a process to obtain a correct demodulation result by correcting the transmission symbols, referred to as a timing synchronization.

【0024】また、受信側では、送信側で生成した伝送シンボル空間を定義する座標系を再生して復調処理が行われる。 Further, on the receiving side, demodulation processing by reproducing the coordinate system is carried out to define the transmission symbol space generated on the transmission side. この伝送シンボル空間の座標系の再生のことを搬送波再生と呼ぶ。 The regeneration of the coordinate system of the transmission symbol space is referred to as a carrier recovery. また、受信側においては、この伝送シンボル空間を定義する座標系を再生するのではなく、 In the receiving side, rather than playing the coordinate system that defines the transmission symbol space,
何らかの手段により受信信号のシンボル空間を定義する座標系を補正することによって、正しい復調結果を得ることもできる。 By correcting the coordinate system that defines the symbol space of the received signal by some means, it is possible to obtain a correct demodulation results. 伝送シンボル空間を定義する座標系を再生して復調処理を行うことも含め、伝送シンボル空間を定義する座標系を補正することによって正しい復調結果を得ることを、搬送波同期と呼ぶ。 Play coordinate system which defines a transmission symbol space and, including performing the demodulation processing, to obtain a correct demodulation result by correcting the coordinate system which defines a transmission symbol space, called a carrier synchronization.

【0025】 [0025]

【発明が解決しようとする課題】ところで、例えばCS The object of the invention is to be Solved by the way, for example CS
デジタル放送等の従来のデジタル伝送系では、C/Nが比較的良好であったり、送信信号の送信周波数と局部発振器の発信信号の周波数との周波数ずれが小さく、搬送波同期処理を行う場合には、搬送波の位相に対する同期処理を行えば、正しい復調結果を得ることができた。 In the conventional digital transmission system of digital broadcast or the like, or a relatively good C / N, a small frequency deviation between the frequency of the oscillation signal of the transmission frequency and the local oscillator of the transmit signal, when performing carrier synchronization process , by performing the synchronization processing for the carrier phase, it was possible to obtain a correct demodulation results. すなわち、送信信号の搬送波信号と、局部発振器の発信信号との位相誤差を検出して、その位相誤差分を補正することにより搬送波同期処理をすることができた。 That is, a carrier signal of the transmission signal, detects a phase error between the oscillation signal of the local oscillator, it was possible to carrier synchronization processing by correcting the phase error component.

【0026】しかしながら、例えば、BSデジタル放送のように、C/Nが小さくなり、送信信号の送信周波数と局部発振器の発信信号の周波数との周波数ずれが大きくなるような伝送系では、従来のように位相誤差分を補正することによって搬送波同期処理を行っても、同期をとることができないか、或いは、同期確立までに要する時間が非常に長くなってしまう。 [0026] However, for example, as BS digital broadcasting, C / N decreases, the transmission system such as frequency deviation increases with the frequency of the oscillation signal of the transmission frequency and the local oscillator of the transmission signal, as conventionally to be subjected to carrier synchronization processing by correcting the phase error amount, or can not be synchronized, or the time required to establish synchronization becomes very long.

【0027】本発明は、低C/N環境のような送信信号の送信周波数と局部発振器の発信信号の周波数との周波数ずれが大きい環境下においても、確実且つ高速に搬送波同期を検出するデジタル衛星放送復調装置及びデジタル衛星放送復調方法を提供することを目的とする。 The invention, digital satellite to detect even under the environment frequency deviation is large and the frequency of the oscillation signal of the transmission frequency and the local oscillator of the transmission signal, such as a low C / N environment, carrier synchronization reliably and fast and to provide a broadcast demodulator and digital satellite broadcast demodulating method.

【0028】 [0028]

【課題を解決するための手段】本発明にかかるデジタル衛星放送復調装置は、伝送データのシンボルタイミングの同期処理を行うタイミング同期手段と、タイミング同期がとられた伝送データから同期ワードを検出して、伝送データのフレーム同期タイミングを検出するフレーム同期手段と、フレームタイミングに基づき少なくとも上記同期ワードのシンボル位置を特定し、この同期ワードの各シンボルの搬送波周波数誤差を検出し、搬送波の周波数同期処理を行う搬送波周波数同期手段と、フレームタイミングに基づき少なくとも上記同期ワードのシンボル位置を特定し、この同期ワードの各シンボルの搬送波位相誤差を検出し、搬送波の位相同期処理を行う搬送波位相同期手段とを備え、上記搬送波位相同期手段は、搬送波周波数同期手 Digital satellite broadcast demodulating apparatus according to the present invention SUMMARY OF THE INVENTION comprises a timing synchronization unit for performing synchronization of the symbol timing of the transmission data, detects a synchronization word from the transmission data timing synchronization has taken a frame synchronization unit for detecting a frame synchronization timing of the transmission data, identifying at least the symbol position of the synchronization word on the basis of the frame timing, and detects the carrier frequency error of each symbol of the sync word, the frequency synchronization process of the carrier includes a carrier frequency synchronizing means for performing, identifying at least the symbol position of the synchronization word on the basis of the frame timing, it detects the carrier phase error of each symbol of the synchronization word, and a carrier phase synchronization means for performing phase synchronization of the carrier the carrier phase synchronization means, the carrier frequency synchronization hand により搬送波の周波数同期処理がされた後の伝送データに対して、搬送波の位相同期処理を行うことを備える。 Provided for the transmission data after the frequency synchronization of the carrier it is, to perform the phase synchronization of the carrier wave by.

【0029】本発明にかかるデジタル衛星放送復調装置では、伝送データのシンボルタイミングの同期処理を行い、伝送データのフレーム同期タイミングを検出し、フレーム同期タイミングに基づき少なくとも同期ワードのシンボル位置を特定し、この同期ワードの各シンボルの搬送波周波数誤差を検出し、搬送波の周波数同期処理を行い、フレームタイミングに基づき少なくとも同期ワードのシンボル位置を特定し、この同期ワードの各シンボルの搬送波位相誤差を検出し、搬送波の位相同期処理を行う。 [0029] In the digital satellite broadcast demodulating apparatus according to the present invention performs a synchronization symbol timing of the transmission data, it detects a frame synchronization timing of the transmission data, identifying at least synchronization word symbol positions based on the frame synchronization timing, the detected carrier frequency error of each symbol of the sync word, performs frequency synchronization of the carrier, identifying at least synchronization word symbol positions based on the frame timing, detects the carrier phase error of each symbol of the synchronization word, performing phase synchronization of the carrier.

【0030】すなわち、本発明にかかるデジタル衛星放送復調装置では、フレーム同期処理を行った後に搬送波同期処理を行うようにし、さらに、搬送波同期では、搬送波の周波数同期を行った後の伝送データに対して、搬送波の位相同期を行うようにしている。 [0030] That is, in the digital satellite broadcast demodulating apparatus according to the present invention, to perform the carrier synchronization processing after the frame synchronization process, further, in the carrier synchronization, to transmit data after the frequency synchronization of the carrier wave Te, and to perform the phase synchronization of the carrier.

【0031】本発明にかかるデジタル衛星放送復調方法は、伝送データのシンボルタイミングの同期処理を行い、タイミング同期がとられた伝送データから同期ワードを検出して、伝送データのフレーム同期タイミングを検出し、フレームタイミングに基づき少なくとも上記同期ワードのシンボル位置を特定し、この同期ワードの各シンボルの搬送波周波数誤差を検出し、搬送波の周波数同期処理を行い、搬送波の周波数同期処理がされた後の伝送データに対して、フレームタイミングに基づき少なくとも上記同期ワードのシンボル位置を特定し、この同期ワードの各シンボルの搬送波位相誤差を検出し、搬送波の位相同期処理を行うことを特徴とする。 The digital satellite broadcast demodulating method according to the present invention performs a synchronization symbol timing of the transmission data, detects a synchronization word from the transmission data timing synchronization is taken to detect the frame synchronization timing of the transmission data , identifying at least the symbol position of the synchronization word on the basis of the frame timing, the detecting a carrier frequency error of each symbol of the sync word, performs frequency synchronization of the carrier, the transmission data after the frequency synchronization of the carrier is respect, identifying at least the symbol position of the synchronization word on the basis of the frame timing, detects the carrier phase error of each symbol of the synchronization word, and performs phase synchronization of the carrier.

【0032】本発明にかかるデジタル衛星放送復調方法では、伝送データのシンボルタイミングの同期処理を行い、伝送データのフレーム同期タイミングを検出し、フレーム同期タイミングに基づき少なくとも同期ワードのシンボル位置を特定し、この同期ワードの各シンボルの搬送波周波数誤差を検出し、搬送波の周波数同期処理を行い、フレームタイミングに基づき少なくとも同期ワードのシンボル位置を特定し、この同期ワードの各シンボルの搬送波位相誤差を検出し、搬送波の位相同期処理を行う。 [0032] In the digital satellite broadcast demodulating method according to the present invention performs a synchronization symbol timing of the transmission data, it detects a frame synchronization timing of the transmission data, identifying at least synchronization word symbol positions based on the frame synchronization timing, the detected carrier frequency error of each symbol of the sync word, performs frequency synchronization of the carrier, identifying at least synchronization word symbol positions based on the frame timing, detects the carrier phase error of each symbol of the synchronization word, performing phase synchronization of the carrier.

【0033】すなわち、本発明にかかるデジタル衛星放送復調方法では、フレーム同期処理を行った後に搬送波同期処理を行うようにし、さらに、搬送波同期では、搬送波の周波数同期を行った後の伝送データに対して、搬送波の位相同期を行うようにしている。 [0033] That is, in the digital satellite broadcast demodulating method according to the present invention, to perform the carrier synchronization processing after the frame synchronization process, further, in the carrier synchronization, to transmit data after the frequency synchronization of the carrier wave Te, and to perform the phase synchronization of the carrier.

【0034】 [0034]

【発明の実施の形態】以下、本発明の実施の形態のBS DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, BS embodiment of the present invention
デジタル放送の受信装置について説明する。 It will be described digital broadcast receiving apparatus.

【0035】 第1の実施の形態 (全体構成)図1に、BSデジタル放送の受信装置のブロック図を示し、このBSデジタル放送の受信装置について説明を行う。 [0035] First Embodiment Overall Configuration FIG 1 shows a block diagram of a receiving apparatus of a BS digital broadcast, a description is given of the receiving apparatus of the BS digital broadcasting.

【0036】受信装置100は、復調部101と、第1 The receiving apparatus 100 includes a demodulator 101, a first
のデマルチプレクサ102と、内符号復号部103と、 A demultiplexer 102, an inner code decoding section 103,
第2のデマルチプレクサ104と、デインタリーバ10 A second demultiplexer 104, a deinterleaver 10
5と、主信号逆エネルギー拡散部106と、フレーム再構成部107と、主信号RS復号部108と、TMCC 5, a main signal inverse energy dispersal unit 106, a frame reconstruction section 107, a main signal RS decoder 108, TMCC
逆エネルギー拡散部109と、第3のデマルチプレクサ110と、TMCCRS復号部111と、TMCC制御部112とを備えて構成される。 An inverse energy dispersal unit 109, a third demultiplexer 110, and includes a TMCCRS decoding unit 111, and a TMCC control section 112.

【0037】復調部101には、例えばパラボラアンテナ等で受信して得られたRF信号が入力される。 [0037] demodulator 101, for example, an RF signal obtained by receiving in a parabolic antenna or the like is input. 復調部101は、RF信号に搬送波信号を乗算して、直交変調信号であるI信号、Q信号を復調する。 Demodulator 101 multiplies a carrier signal to an RF signal, I signal is quadrature modulated signal, demodulates the Q signal. また、この復調部101は、周波数変換、搬送波同期、タイミング同期、フレーム同期処理も行う。 Further, the demodulator 101, frequency conversion, carrier synchronization, timing synchronization, performed even frame synchronization processing. また、この復調部101 Further, the demodulator 101
は、BPSK変調されているTAB信号(同期ワード) Is, TAB signal is BPSK modulated (synchronization word)
からスーパーフレーム及びフレームの開始位置を検出する。 Detecting the starting position of the superframe and frame from. 復調されたI信号データ、Q信号データは、第1のデマルチプレクサ102に送出される。 Demodulated I signal data, Q signal data is sent to the first demultiplexer 102.

【0038】第1のデマルチプレクサ102は、復調部101で検出されたフレーム開始位置からシンボルをカウントし、所定のシンボル位置にあるバースト信号を、 The first demultiplexer 102 counts the symbols from the detected frame start position demodulator 101, a burst signal in a predetermined symbol position,
主信号データ及びTMCCデータ(TAB信号も含む) The main signal data and the TMCC data (including TAB signal)
から分離する。 To separate from. バースト信号は、そのまま読み捨てられる。 Burst signal is discarded to read as it is. 主信号データ及びTMCCデータは、内符号復号部103に送出される。 The main signal data and the TMCC data is sent to the inner code decoding section 103.

【0039】内符号復号部104は、各シンボルの変調方式及び内符号符号化率に従って、デパンクチャリング処理及びビタビ復号を行う。 The inner code decoding section 104, in accordance with the modulation scheme and inner code coding rate of each symbol, performs depuncturing processing and Viterbi decoding. 内符号復号されたデータは、第2のデマルチプレクサ104に送出される。 Inner code decoded data is sent to the second demultiplexer 104.

【0040】第2のデマルチプレクサ104は、主信号データと、TMCCデータ(TAB信号も含む)とを分離する。 The second demultiplexer 104 separates the main signal data, the TMCC data (including TAB signal). 分離された主信号データは、デインタリーバ1 Main signal data separated, the deinterleaver 1
05に送出される。 05 is sent to. 分離されたTMCCデータ(TAB The separated TMCC data (TAB
信号も含む)は、TMCC逆エネルギー拡散処理部10 Including signal), TMCC inverse energy dispersal processing unit 10
6に送出される。 6 is sent to.

【0041】デインタリーバ105は、送信側で行われたインターリーブ処理と逆の規則に従い、主信号データをデインタリーブする。 The deinterleaver 105 in accordance with interleave processing and inverse rules made on the transmission side, deinterleaves main signal data. デインタリーブされた主信号は、主信号逆エネルギー拡散部106に送出される。 Deinterleaved main signal is sent to the main signal inverse energy dispersal unit 106.

【0042】主信号逆エネルギー拡散部106は、15 The main signal inverse energy dispersal unit 106, 15
次系列の疑似ランダム系列(PRBS)を、主信号データに対して1ビットずつ加算して、送信側で行われたエネルギー拡散処理に対する逆処理を行う。 The pseudo-random sequence of the following sequence (PRBS), by adding one bit to the main signal data, performing inverse processing on performed energy spreading processing on the transmitting side. なお、疑似ランダム符号系列(PRBS)はスーパーフレームの先頭で初期化される。 Incidentally, the pseudo-random code sequence (PRBS) is initialized at the beginning of the superframe. また、各スロットの先頭の1バイト目に対してはエネルギー拡散処理はされないが、この間も、PRBSの発生は継続する。 Further, for the first byte of the head of each slot it is not energy diffusion process, during this, the generation of PRBS continues. 逆エネルギー拡散された主信号データは、フレーム再構成部107に送られる。 Conversely energy spread main signal data is sent to the frame reconstruction section 107.

【0043】フレーム再構成部107は、伝送時において削除されたトランスポートパケット(TSP)の同期ワード(0x47)を付加する処理等の送信側のデータフレームに対応したフレーム構造にデータ構造を再構成する。 The frame reconstruction unit 107 reconstructs the data structure to the frame structure corresponding to the data frame having the transmission side of the processing for adding a synchronizing word (0x47) of the transport packets deleted at the time of transmission (TSP) to. 再構成された主信号データは、主信号RS復号部108に送出される。 Main signal data reconstructed is sent to the main signal RS decoder 108.

【0044】主信号RS復号部108は、204バイトからなる伝送パケット単位で、RS(204,188) The main signal RS decoder 108, a transmission packet unit consisting of 204 bytes, RS (204, 188)
のRS復号を行い、TSPを出力する。 It performs the RS decoding, and outputs the TSP.

【0045】TMCC逆エネルギー拡散処理部109 The TMCC inverse energy dispersal processing unit 109
は、1スーパーフレーム分のTMCCデータ及びTAB Is, 1 super frame of the TMCC data and TAB
信号をバッファに蓄積したのち、9次の疑似ランダム系列(PRBS)を、TMCCデータ及びTAB信号に対して1ビットずつ加算して、送信側で行われたエネルギー拡散処理に対する逆処理を行う。 After accumulating signal in the buffer, the ninth-order pseudo-random sequence (PRBS), by adding one bit with respect TMCC data and TAB signals, performs an inverse processing against conducted energy spreading processing on the transmitting side. なお、この疑似ランダム符号系列(PRBS)はスーパーフレームの先頭で初期化される。 Incidentally, the pseudo-random code sequence (PRBS) is initialized at the beginning of the superframe. また、TAB信号に対してはエネルギー拡散は行わないが、PRBSの発生は継続する。 Although not performed energy spread for TAB signals, generation of PRBS continues. エネルギー拡散されたTMCCデータ及びTAB信号は、第3 Energy spread TMCC data and TAB signals, third
のデマルチプレクサ110に送出される。 It is sent to the demultiplexer 110.

【0046】第3のデマルチプレクサ110は、TMC [0046] The third demultiplexer 110, TMC
CデータとTAB信号とを分離する。 Separating the C data and TAB signal. 分離されたTAB The separated TAB
信号は、読み捨てられる。 Signal is read and discarded. 分離されたTMCCデータは、TMCCRS復号部111に送出される。 The separated TMCC data is sent to TMCCRS decoding unit 111.

【0047】TMCCRS復号部111は、64バイトからなるTMCCデータを、RS(64,48)のRS The TMCCRS decoding unit 111, the TMCC data of 64 bytes, RS of RS (64,48)
復号を行い、TMCC情報を出力する。 It performs decoding, and outputs the TMCC information. RS復号されたTMCC情報は、TMCC制御部112に送出される。 TMCC information RS decoding is sent to the TMCC control section 112.

【0048】TMCC制御部112は、TMCC情報から伝送路復号に必要なTMCCデータを抽出し、各トランスポートストリーム(TS)に対応したTMCC情報を得るとともに、復号に必要な情報を各機能ブロックに配信する。 The TMCC control section 112 extracts the TMCC data necessary for channel decoding the TMCC information, along with obtaining a TMCC information corresponding to each transport stream (TS), the information necessary for decoding to each function block To deliver.

【0049】受信装置100は、以上のような構成により、BSデジタル放送を受信して、MEPG−2システムに準拠したトランスポートストリームを復調する。 The receiving apparatus 100, the configuration described above, receives a BS digital broadcast, demodulates a transport stream conforming to MEPG-2 system.

【0050】(復調部の構成)図2に、BSデジタル受信装置100の復調部101の構成を示し、この復調部101についてさらに説明する。 [0050] FIG. 2 (structure of the demodulation unit), shows the configuration of the demodulator 101 of the BS digital receiver 100 will be further described the demodulator 101.

【0051】復調部101は、第1の乗算器121と、 The demodulator 101 includes a first multiplier 121,
第2の乗算器122と、局部発振器123と、−90度移相器124と、第1のローパスフィルタ125と、第2のローパスフィルタ126と、第1のアナログ/デジタル(A/D)変換器127と、第2のアナログ/デジタル(A/D)変換器128と、第1の複素乗算器12 A second multiplier 122, a local oscillator 123, a -90-degree phase shifter 124, a first low-pass filter 125, a second low-pass filter 126, a first analog / digital (A / D) converter a vessel 127, a second analog / digital (a / D) converter 128, a first complex multiplier 12
9と、周波数同期部130と、第2の複素乗算器131 9, a frequency synchronization unit 130, a second complex multiplier 131
と、位相同期部132と、タイミング同期部133と、 When a phase synchronization unit 132, a timing synchronization unit 133,
フレーム同期部134と、第3の乗算器135と、第4 A frame synchronization unit 134, a third multiplier 135, a fourth
の乗算器136と、第1の波形整形フィルタ137と、 A multiplier 136, a first waveform shaping filter 137,
第2の波形整形フィルタ138とを備えて構成される。 Constructed and a second waveform shaping filter 138.

【0052】例えば、パラボラアンテナ等により受信されたRF信号は、第1の乗算器121及び第2の乗算器122に入力される。 [0052] e.g., RF signals received by the parabolic antenna or the like is input to the first multiplier 121 and second multiplier 122.

【0053】局部発振器123は、周波数fc′、初期位相th′のcos波である搬送波を発生する。 [0053] The local oscillator 123 generates a carrier wave which is cos wave frequency fc ', the initial phase th'. 周波数fc′及び初期位相th′は、送信側の搬送波とは一致せず異なる周波数となる。 Frequency fc 'and the initial phase th' is a different frequency does not match the carrier of the transmission side. 発生された搬送波は、−90 The generated carrier wave, -90
度移相器124及び第1の乗算器121に供給される。 It is supplied to degrees phase shifter 124 and the first multiplier 121.

【0054】−90度移相器124は、cos波である搬送波を90度位相を遅らせ、−sin波を生成する。 [0054] -90-degree phase shifter 124, the carrier is a cos wave delaying the 90-degree phase, to produce a -sin wave.
生成した−sin波は、第2の乗算器122に供給される。 The resulting -sin wave is supplied to the second multiplier 122.

【0055】第1の乗算器121は、受信信号とcos [0055] The first multiplier 121 receives the signal and cos
波とを乗算し、I信号を直交復調する。 Multiplying the wave orthogonal demodulating the I signal. 第2の乗算器1 Second multiplier 1
22は、受信信号と−sin波とを乗算し、Q信号を直交復調する。 22 multiplies the reception signal and -sin waves, orthogonal demodulating the Q signal. 復調されたI信号は、第1のローパスフィルタ125により高域成分が除去されて第1のA/D変換器127に供給される。 Demodulated I signal, the high frequency component is supplied to the first A / D converter 127 are removed by the first low-pass filter 125. また、復調されたQ信号は、 Also, Q signal demodulated,
第2のローパスフィルタ126により高域成分が除去されて第2のA/D変換器128に供給される。 High-frequency component is supplied to the second A / D converter 128 are removed by the second low-pass filter 126.

【0056】第1のA/D変換器127は、I信号をデジタル化する。 [0056] The first A / D converter 127 digitizes the I signal. また、第2のA/D変換器128は、Q The second A / D converter 128, Q
信号をデジタル化する。 It digitizes the signal. 第1のA/D変換器127及び第2のA/D変換器128は、タイミング同期部133 The first A / D converter 127 and second A / D converter 128, the timing synchronizer 133
から出力されるサンプリングクロックCLKによってI I by the sampling clock CLK output from the
信号及びQ信号をサンプリングする。 Sampling the signal and Q signal. このときサンプリング周波数は、送信側の伝送シンボルクロックと周波数及び位相が同期するように、タイミング同期部133により制御される。 The sampling frequency at this time, the transmission symbol clock frequency and phase of the transmitting side to be synchronized, which is controlled by the timing synchronization unit 133. デジタル化されたI信号データ及びQ Digitized I signal data and Q
信号データは、それぞれ第1の複素乗算器129に供給される。 Signal data is supplied to the first complex multiplier 129, respectively.

【0057】第1の複素乗算器129は、第1及び第2 [0057] The first complex multiplier 129, first and second
のA/D変換器127,128から出力された伝送データ(I,Q)と、周波数同期部130から出力された周波数誤差補正信号(I 1 ,Q 1 )の複素共役とを複素乗算して、伝送データ(I′,Q′)を出力する。 The transmission data outputted from the A / D converter 127, 128 of (I, Q), and a complex conjugate of the output frequency error correction signal from the frequency synchronization unit 130 (I 1, Q 1) by complex multiplication , and it outputs the transmission data (I ', Q'). すなわち、第1の複素乗算器129は、以下のような、 (I′,Q′)=(I,Q)×(I 1 ,Q 1 )※ =(I×I 1 +Q×Q 1 ,Q×I 1 −I×Q 1 ) といった演算を行う。 That is, the first complex multiplier 129, the following as, (I ', Q') = (I, Q) × (I 1, Q 1) ※ = (I × I 1 + Q × Q 1, Q × performs operations such I 1 -I × Q 1). なお、(I 1 ,Q 1 )※は、 It should be noted that, (I 1, Q 1) ※ is,
(I 1 ,Q 1 )の共役複素数である。 It is a complex conjugate of (I 1, Q 1).

【0058】この第1の複素乗算器129から出力される伝送データ(I′,Q′)は、波形整形フィルタ13 [0058] The transmission data output from the first complex multiplier 129 (I ', Q'), the waveform shaping filter 13
7及び波形整形フィルタ138により波形整形がされる。 Waveform shaping is by 7 and the waveform shaping filter 138.

【0059】周波数同期部130は、第1の複素乗算器129から出力され波形整形がされた伝送データ(I′,Q′)に含まれている搬送波周波数誤差成分を検出する。 [0059] frequency synchronization unit 130 detects the carrier frequency error component included in the transmission data is to waveform shaping output from the first complex multiplier 129 (I ', Q'). そして、その搬送波周波数誤差成分に応じた周波数とされた周波数誤差補正信号(I 1 ,Q 1 )を生成する。 Then, to generate the set to a frequency corresponding to the carrier frequency error component frequency error correction signal (I 1, Q 1).

【0060】第1の複素乗算器129は、周波数誤差補正信号(I 1 ,Q 1 )の複素共役を伝送データ(I,Q) [0060] The first complex multiplier 129, a complex conjugate of transmission data frequency error correction signal (I 1, Q 1) ( I, Q)
に複素乗算することによって、周波数誤差補正信号(I By complex multiplication, the frequency error correction signal (I
1 ,Q 1 )の位相成分だけ、伝送データ(I,Q)を位相回転させる。 1, only the phase component of the Q 1), the transmission data (I, Q) is allowed to phase rotation. このことにより、第1の複素乗算器123 Thus, the first complex multiplier 123
から出力される伝送データ(I′,Q′)に含まれている周波数誤差成分が、フィードバックされて補正される。 Transmission data output from the (I ', Q') frequency error component included in is corrected is fed back. そのため、受信側の局部発振器123により発生された搬送波の周波数fc′と送信側の搬送波の周波数f Therefore, the carrier generated by the local oscillator 123 of the receiving frequency fc 'the sending carrier frequency f
cとの間で生じている周波数ずれが補正される。 And has a frequency deviation occurs between the c is corrected.

【0061】なお、周波数同期部130により行われる搬送波の周波数同期は、タイミング同期部133によりタイミング同期がとられており、且つ、フレーム同期部134によりフレーム同期がとられているという状態で行われる。 [0061] Note that the carrier frequency synchronization to be performed by the frequency synchronization unit 130, and timing synchronization is taken by the timing synchronization unit 133, and is performed in a state that the frame synchronization is taken by the frame synchronization section 134 . そして、周波数同期部130は、タイミング同期及びフレーム同期がとれているという条件のもとで、受信C/N=0dBに対しても所定の特性が得られるだけの搬送波の周波数同期特性を有しているものとする。 The frequency synchronization unit 130 has under the condition that the timing synchronization and the frame synchronization is established, the frequency synchronization characteristic only of the carrier a predetermined characteristic can be obtained for the received C / N = 0 dB and those are.

【0062】第2の複素乗算器131は、第1の複素乗算器129により搬送波周波数誤差が補正された伝送データ(I′,Q′)と、位相同期部131から出力された位相誤差補正信号(I 2 ,Q 2 )の複素共役とを複素乗算して、伝送データ(I″,Q″)を出力する。 [0062] The second complex multiplier 131, the transmission data carrier frequency error is corrected by the first complex multiplier 129 (I ', Q') and a phase error correction signal output from the phase synchronization unit 131 and complex multiplying the complex conjugate of (I 2, Q 2), the transmission data (I ", Q") and outputs a. すなわち、第2の複素乗算器131は、以下のような、 (I″,Q″)=(I′,Q′)×(I 2 ,Q 2 )※ =(I′×I 2 +Q′×Q 2 ,Q′×I 2 −I′×Q 2 ) といった演算を行う。 That is, the second complex multiplier 131, the following as, (I ", Q") = (I ', Q') × (I 2, Q 2) ※ = (I '× I 2 + Q' × Q 2, Q performs operations such '× I 2 -I' × Q 2).

【0063】位相同期部132は、第2の複素乗算器1 [0063] phase synchronization unit 132, a second complex multiplier 1
31から出力される伝送データ(I″,Q″)に含まれている搬送波位相誤差成分を検出する。 Transmission data output from the 31 (I ", Q") for detecting a carrier phase error components contained in the. そして、その搬送波位相誤差成分に応じた位相成分の位相誤差補正信号(I 2 ,Q 2 )を生成する。 Then, to produce a phase error correction signal of the phase component corresponding to the carrier phase error component (I 2, Q 2).

【0064】第2の複素乗算器131は、位相誤差補正信号(I 2 ,Q 2 )の複素共役を伝送データ(I′, [0064] The second complex multiplier 131, the transmission data by the complex conjugate of the phase error correction signal (I 2, Q 2) ( I ',
Q′)に複素乗算することによって、位相誤差補正信号(I 2 ,Q 2 )の位相成分だけ、伝送データ(I′, Q 'by complex multiplication on), only the phase component of the phase error correction signal (I 2, Q 2), the transmission data (I',
Q′)を位相回転させる。 Q ') is allowed to phase rotation. このことにより、第2の複素乗算器125から出力される伝送データ(I″,Q″) Thus, the transmission data outputted from the second complex multipliers 125 (I ", Q")
に含まれている位相誤差成分が、フィードバックされて補正される。 Phase error component included in is corrected is fed back. そのため、受信側の局部発振器123により発生された搬送波の位相th′と送信側の搬送波の位相thとの間で生じている位相ずれが補正される。 Therefore, and phase shift occurs between the phase th carrier in the transmission side and the phase th 'of the carrier generated by the local oscillator 123 of the reception side is corrected. すなわち、搬送波位相誤差が補正される。 That is, the carrier phase error is corrected.

【0065】なお、位相同期部132により行われる搬送波の周波数同期は、タイミング同期部133によりタイミング同期がとられており、且つ、フレーム同期部1 [0065] Note that the carrier frequency synchronization to be performed by the phase synchronization unit 132, a timing synchronization has been taken by the timing synchronization unit 133, and frame synchronization section 1
34によりフレーム同期がとられており、且つ、周波数同期部130で搬送波の周波数同期がとられているという状態で行われる。 34 and the frame synchronization is taken by, and is performed in a state that the frequency synchronization of the carrier at the frequency synchronization unit 130 have been taken. そして、搬送波同期部130は、タイミング同期、フレーム同期及び搬送波の周波数同期がとれているという条件のもとで、受信C/N=0dBに対しても所定の特性が得られるだけの搬送波の位相同期特性を有しているものとする。 Then, the carrier synchronization section 130, timing synchronization, frame synchronization and with the proviso that the frequency synchronization is the carrier, only the phase of the carrier a predetermined characteristic can be obtained for the received C / N = 0 dB It assumed to have a synchronization characteristic.

【0066】タイミング同期部133は、A/D変換器127,128のサンプリングクロックを制御することによって、タイミング同期処理を行う回路である。 [0066] The timing synchronization unit 133, by controlling the sampling clock of the A / D converter 127 and 128 is a circuit which performs timing synchronization processing. タイミング同期部133は、第2の複素乗算器131から出力された伝送データ(I″,Q″)のクロック誤差を検出し、このクロック誤差が0となるようなサンプリングクロック、即ち、送信側の伝送シンボルのシンボルクロックに対して位相及び周波数が同期したサンプリングクロックを生成する。 Timing synchronization unit 133, the transmission data outputted from the second complex multiplier 131 (I ", Q") detects the clock error of the clock error is zero such a sampling clock, i.e., the sender phase and frequency to produce a sampling clock synchronized with respect to the symbol clock of the transmission symbol. タイミング同期部133は、例えば、0交差法を用いてクロック誤差を検出する。 Timing synchronization unit 133 detects, for example, the clock error using the zero crossing method. 生成されたクロックは、第1のA/D変換器127及び第2のA/D変換器128のサンプリングクロックとして用いられる。 The generated clock is used as a sampling clock of the first A / D converter 127 and second A / D converter 128.

【0067】なお、タイミング同期部133は、第2の複素乗算器131から出力された伝送データ(I″, [0067] The timing synchronization unit 133, the transmission data outputted from the second complex multiplier 131 (I ",
Q″)に、搬送波周波数誤差および搬送波位相誤差が含まれていたとしても、受信C/N=0dBに対しても所定の特性が得られるだけのタイミング同期特性を有しているものとする。 To Q "), even contain the carrier frequency error and carrier phase error is assumed to have a timing synchronization characteristics of predetermined characteristics can be obtained for the received C / N = 0dB.

【0068】フレーム同期部134は、伝送データ(I″,Q″)内のTAB信号(同期ワード)を検出することによって、フレームの開始位置を検出するフレーム同期処理を行う回路である。 [0068] Frame synchronization section 134, the transmission data (I ", Q") by detecting the TAB signal in (synchronization word) is a circuit that performs frame synchronization processing to detect the start position of the frame.

【0069】ここで、BSデジタル放送では、スーパーフレームと呼ばれるデータ構造が規定されている。 [0069] Here, in the BS digital broadcasting, data structure called a super frame is defined. スーパーフレームは、図3に示すように、8個のフレーム(フレーム#0〜フレーム#7)から構成されている。 Superframe, as shown in FIG. 3, it is composed of eight frames (frames # 0 frame # 7).
各フレームは、制御信号部(TMCC信号とTAB信号(同期ワード))と、主信号部(主信号とバースト信号)とから構成されている。 Each frame control signal unit and (TMCC signal and the TAB signal (synchronization word)), and is configured from a main signal section (a main signal and a burst signal).

【0070】主信号部は、図4に示すように、1フレームあたり48個のスロット(スロット#0〜スロット# [0070] The main signal section, as shown in FIG. 4, 48 slots per frame (Slot # 0 Slot #
47)により構成されている。 It is constituted by 47). この主信号部は、203 The main signal unit, 203
シンボルの主信号データと、4シンボルのバースト信号とが交互に配置されて構成されている。 A main signal data symbols, 4 burst signal symbols and are alternately arranged. バースト信号は、BPSK変調された信号である。 Burst signal is a BPSK modulated signal.

【0071】制御信号部は、1フレームあたり8バイトのTMCC(Transmission and Multiplexing Configur [0071] The control signal unit, 8 bytes of the TMCC per frame (Transmission and Multiplexing Configur
ation Control)信号と、その前後に付加された2バイトずつのTAB信号(同期ワード)により構成される。 And ation Control) signal, constituted by TAB signal by 2 bytes added to the front and rear (synchronization word).
TMCC信号とTAB信号は、それぞれBPSK変調(r=1/2)されており、伝送シンボル数でいうと、 TMCC signal and the TAB signal is respectively BPSK modulation (r = 1/2), in terms of the number of transmission symbols,
TMCCが128シンボル、TAB信号がそれぞれ32 TMCC 128 symbols, TAB signal respectively 32
シンボルとなる。 It becomes a symbol. ここで、TMCCの前段に付けられているTAB信号は、その値がW1(0x1B95)とされている。 Here, TAB signals are attached to the front stage of the TMCC, the value is the W1 (0x1B95). また、TMCCの後段に付けられているTA Furthermore, TA which are attached to the rear stage of the TMCC
B信号は、第1フレーム#0に対してはその値がW2 B signal for the first frame # 0 is the value W2
(0xA340)とされており、第2〜8フレームに対してはその値がW3(0x5CBF)とされている。 (0xA340) and are, for the first 2-8 frames being its value and W3 (0x5CBF). W
2とW3とは、ビット反転した関係となっている。 And 2 and W3, has become a bit inverted relationship.

【0072】従って、このTAB信号(同期ワード)を検出することによって、フレームの同期をとることができ、また、W2とW3とを区別して検出することによって、スーパーフレームの同期をとることができる。 [0072] Therefore, by detecting the TAB signal (synchronization word), it is possible to synchronize the frame and, by detecting and distinguishing between W2 and W3, it is possible to synchronize the superframe .

【0073】なお、2バイトのTAB信号は、実際には畳み込み符号化され、32ビットの伝送シンボルとなる。 [0073] Incidentally, TAB signals of two bytes is actually encoded convolution, a 32-bit transmission symbols. そのうち、前半の12ビットは、前のフレームの最後の主信号データの影響を受けており値は不定であるが、後半の20ビットは前のフレームの影響が及ばない範囲であり、固定値となる。 Of these, 12 bits of the first half, the last is under the influence of the main signal data value of the previous frame but is indefinite, 20 bits of the second half is affected beyond the range of the previous frame, and a fixed value Become. そのため、フレーム同期部134では、この畳み込み符号化された固定値(W1に対してw1、W2/W3に対してw2/w3)を同期信号として検出することとなる。 Therefore, the frame synchronization unit 134, a detecting convolution coded fixed value (W1 against w1, W2 / W3 with respect to w2 / w3) as a synchronization signal.

【0074】フレーム同期部134は、タイミング同期がとられているが、搬送波同期(周波数同期及び位相同期)はとられていない状態で、このフレーム同期処理を行う。 [0074] frame synchronization unit 134 is timing synchronization has been taken, the carrier synchronization (frequency synchronization and phase synchronization) is a state of not being taken, performing the frame synchronization process. 具体的には、タイミング同期がとられている伝送データに対して、シンボル間の差分演算を行う。 Specifically, with respect to the transmission data timing synchronization is taken, it performs difference operation between symbols. そして、この差分演算されたビット列と、差分演算した同期ワード(w1,w2/w3)との相関をとる。 Then, the the difference calculated bit string, correlating the difference computed synchronization word (w1, w2 / w3). そして、 And,
その相関が最も高いシンボル位置(或いは、ある閾値より高い相関値のシンボル)を検出し、そのシンボル位置をフレームの同期位置とする。 The correlation is highest symbol position (or higher symbol correlation value than a certain threshold) is detected and the symbol position and synchronization position of the frame. なお、TAB信号のW2 It should be noted that, of the TAB signal W2
とW3とは、ビット反転した関係にあるので、シンボル間の差分演算を行うと、値が同一になる。 When the W3, since the bit-inverted relationship, when the difference calculation between symbols, the value becomes the same.

【0075】フレーム同期部134は、このようなTA [0075] frame synchronization unit 134, such TA
B信号を検出して、フレーム開始位置を示すフレーム開始フラグ(FSTフラグ)、及び、スーパーフレームの開始位置を示すスーパーフレーム開始フラグ(SFST Detects the B signal, frame start flag (FST flag) indicating the frame start position, and, super-frame start flag indicating the start position of the superframe (SFST
フラグ)を生成する。 To generate a flag). また、フレーム同期部134は、 In addition, the frame synchronization unit 134,
FSTフラグ及びSFSTフラグだけではなく、SFS Not only FST flag and SFST flag, SFS
Tフラグからシンボル数を計数することによって、TA By counting the number of symbols from the T flag, TA
B信号(同期ワード)のシンボル位置を示すTABフラグ、TMCCのシンボル位置を示すフラグであるTMC TAB flag indicating the symbol position of the B signal (synchronization word), TMC is a flag indicating the symbol position of the TMCC
フラグ、主信号のシンボル位置を示すフラグであるDE Flag is a flag indicating the symbol position of the main signal DE
Nフラグ、バースト信号のシンボル位置を示すフラグであるBRSTフラグも生成し出力してもよい。 N flag, BRST flags may generate outputs a flag indicating the symbol position of the burst signal. フレーム開始信号(FST)及びスーパフレーム開始フラグ(S Frame start signal (FST) and superframe start flag (S
FST)は、搬送波同期部134に供給される。 FST) is supplied to the carrier synchronization section 134.

【0076】また、フレーム同期部134は、180度位相反転信号も生成する。 [0076] The frame synchronization unit 134 also generates 180-degree phase inversion signal. 搬送波の位相同期を行う位相同期部132は、180度の位相不確定性を許容する搬送波同期方式(搬送波同期を行ったときに位相が180 Phase synchronization unit 132 to perform phase synchronization of the carrier wave, the carrier synchronization method (phase 180 when performing carrier synchronization that allows 180 degree phase uncertainty
度回転して同期がかかる可能性がある方式)をとっている。 Synchronize degrees rotation is taken system) that may take. そのため、このフレーム同期部134は、同期ワード(TAB信号)のビット反転状態を検出して、180 Therefore, the frame synchronization unit 134 detects the bit inversion state of the synchronization word (TAB signal), 180
度の搬送波位相誤差を検出する。 Detecting the degree of carrier phase error. 180度の搬送波位相誤差が検出された場合には、180度位相反転信号を− When the 180-degree carrier phase error is detected, 180 a phase-inverted signal -
1として出力し、180度の搬送波位相誤差が検出されない場合には、180度位相反転信号を+1として出力する。 Output as 1, 180-degree carrier phase error if not detected, outputs a 180 degree phase-inverted signal as +1. この180度位相反転信号は、第3の乗算器13 The 180-degree phase inversion signal, a third multiplier 13
5及び第4の乗算器136に供給される。 It is supplied to the fifth and fourth multiplier 136.

【0077】なお、位相同期部132が180度の位相不確定性を残さずに搬送波同期を行える場合には、18 [0077] In the case where the phase synchronization unit 132 perform the carrier synchronization without leaving the phase uncertainty 180 degrees, 18
0度位相反転信号を常に+1としておくか、或いは、第3の乗算器135、第4の乗算器136及び180度位相反転信号を省略すればよい。 0 degrees either leave the phase inversion signal always +1, or third multiplier 135 may be omitted fourth multiplier 136 and 180 degree phase-inverted signal. また、フレーム同期部1 In addition, the frame synchronization unit 1
34は、タイミング同期部133によりタイミング同期がとられている状態で、フレーム同期動作を行う。 34, in a state in which the timing synchronization is taken by the timing synchronization unit 133, performs frame synchronization operation. そして、フレーム同期部134は、搬送波同期(周波数同期及び位相同期)がとれていないという条件のもとで、受信C/N=0dBに対しても所定の特性が得られるだけのフレーム同期特性を有しているものとする。 The frame synchronization unit 134, the carrier synchronization (frequency synchronization and phase synchronization) is under the condition that non established, the frame synchronization characteristic of the predetermined characteristic can be obtained for the received C / N = 0 dB It assumed to have.

【0078】第3の乗算器135は、複素乗算器131 [0078] The third multiplier 135, a complex multiplier 131
から出力されたI信号データ(I″)と、フレーム同期部134から供給された180度位相反転信号とを乗算する。180度位相反転信号が+1であれば、I信号データ(I″)はそのままで出力される。 I signal data (I ") output from the long .180 degree phase inversion signal multiplying the 180-degree phase inversion signal supplied from the frame synchronization unit 134 is a +1, I signal data (I") is It is output as it is. 180度位相反転信号が−1であれば、I信号データ(I″)の符号が反転して出力される。 If 180-degree phase inversion signal is -1, the sign of the I signal data (I ") is inverted and outputted.

【0079】第4の乗算器136は、複素乗算器131 [0079] The fourth multiplier 136, a complex multiplier 131
から出力されたQ信号データ(Q″)と、フレーム同期部134から供給された180度位相反転信号とを乗算する。180度位相反転信号が+1であれば、Q信号データ(Q″)はそのままで出力される。 Q signal data outputted from the (Q ") and, if .180 degree phase inversion signal multiplying the 180-degree phase inversion signal supplied from the frame synchronization unit 134 is a +1, Q signal data (Q") is It is output as it is. 180度位相反転信号が−1であれば、Q信号データ(Q″)の符号が反転して出力される。 If 180-degree phase inversion signal is -1, the sign of the Q signal data (Q ") is inverted and outputted.

【0080】そして、この第3の乗算器135及び第4 [0080] Then, the third multiplier 135 and the fourth
の乗算器136から出力された伝送データ(I″, Transmission data output from the multiplier 136 (I ",
Q″)は、内符号復号部103に供給される。 Q ") is supplied to the inner code decoding section 103.

【0081】(復調部の同期動作フロー)図5に復調部の同期動作フローを示し、この復調部の同期動作について説明をする。 [0081] indicates the synchronous operation flow of the demodulation unit in FIG. 5 (synchronous operation flow of the demodulating unit), the synchronous operation of the demodulator will be described.

【0082】まず、システムのリセット動作(ステップS1)がされると、タイミング同期の引き込み処理(ステップS2)に遷移する。 [0082] First, when the system reset operation (step S1) is a transition to the timing of the synchronization pull-in process (step S2).

【0083】タイミング同期の引き込み処理(ステップS2)では、タイミング同期部133が、第2の複素乗算器131から出力される伝送データ(I″,Q″)を検出し、A/D変換器127,128のサンプリングクロックの同期制御を行う。 [0083] At a timing of the synchronization pull-in process (step S2), the timing synchronization unit 133, the transmission data outputted from the second complex multiplier 131 (I ", Q") detects, A / D converter 127 performs synchronous control of the 128 sampling clock. タイミング同期が確立すると、タイミング同期が完了した通知を発行し、次のフレーム同期の引き込み処理(ステップS3)に推移する。 When timing synchronization is established, and issues a notification timing synchronization is complete, transitions to the next frame synchronization pull-in process (step S3).

【0084】なお、タイミング同期の引き込み処理時(ステップS2)において、フレーム同期の引き込み処理、搬送波の周波数同期及び搬送波の位相同期の引き込み処理も並行して行ってる場合には、タイミング同期が完了した通知を特に発行しなくてもよい。 [0084] At the time of the timing of the synchronization pull-in process (step S2), and when the frame synchronization pull-in process, also the phase of the synchronization pull-in process of the frequency synchronization and carrier of the carrier are performed in parallel, the timing synchronization is complete notify the may not be particularly issued. もっとも、タイミング同期が確立しなければフレーム同期の引き込み処理、搬送波の周波数同期及び搬送波の位相同期の引き込み処理ができないので、これらの引き込み動作を停止しておいてもよい。 However, timing synchronization if is not established retraction of the frame synchronization processing, can not be the frequency synchronization and phase synchronization pull-in process of the carrier wave of the carrier, it may have been stopped these pull-in operation. このタイミング同期の引き込み処理時にフレーム同期の引き込み処理、搬送波同期の引き込み処理の動作を停止しておけば、消費電力の節約等ができる。 The timing of the synchronization pull-in process at the time of retraction of the frame synchronization processing, if stop operation of the carrier synchronization pull-in process, it is saved in power consumption. このタイミング同期が確立した後は、以後、このタイミング同期が確立した状態が保護され続ける。 After the timing synchronization is established, thereafter, a state in which the timing synchronization is established is continuously protected.

【0085】続いて、フレーム同期の引き込み処理(ステップS3)では、フレーム同期部134が、第2の複素乗算器131から出力される伝送データ(I″, [0085] Subsequently, in the frame of the synchronization pull-in process (step S3), and the frame synchronization unit 134, the transmission data outputted from the second complex multiplier 131 (I ",
Q″)を検出し、その伝送データ(I″,Q″)のシンボル間の差分データと同期ワード(w1,w2/w3) Q ") is detected and the transmission data (I", Q ") difference data and synchronization words between symbols of (w1, w2 / w3)
の差分データとの相関をとって、フレーム同期タイミングを検出する。 Taking the correlation between the difference data, it detects a frame synchronization timing. フレーム同期タイミングが検出されると、フレーム同期が完了した通知を発行し、次の搬送波の周波数同期の引き込み処理(ステップS4)に推移する。 When the frame synchronization timing is detected, it issues a notification that frame synchronization is complete, transitions to the frequency of the synchronization pull-in processing of the next carrier (step S4).

【0086】なお、フレーム同期の引き込み処理(ステップS3)において、搬送波の周波数同期及び搬送波の位相同期の引き込み処理を並行して行っている場合には、フレーム同期が完了した通知を発行しなくてもよい。 [0086] The frame synchronization pull-in process in (step S3), and if you are performed in parallel to frequency synchronization and phase synchronization pull-in process of the carrier wave of the carrier wave, without issuing a notice frame synchronization is completed it may be. もっとも、フレーム同期タイミングが検出されなければ搬送波の周波数同期及び搬送波の位相同期の引き込み処理が困難なので、この搬送波の周波数同期及び搬送波の位相同期の引き込み動作を停止しておいてもよい。 However, since the phase of the synchronization pull-in process of to be detected frame synchronization timing carrier frequency synchronization and the carrier is difficult, the frequency synchronization and carrier phase synchronization pull-in operation of the carrier may have been stopped.
このフレーム同期の引き込み処理時に、搬送波の周波数同期及び搬送波の位相同期の引き込み処理の動作を停止しておけば、消費電力の節約等ができる。 When the frame synchronization pull-in process, if stop operation of the frequency synchronization and carrier phase synchronization pull-in process of the carrier, it is saved in power consumption. このフレーム同期が確立した後は、以後、このフレーム同期が確立した状態が保護され続ける。 After the frame synchronization has been established, thereafter, a state where the frame synchronization is established is continuously protected.

【0087】続いて、搬送波の周波数同期の引き込み処理(ステップS4)では、周波数同期部130が、第1 [0087] Then, the frequency synchronization pull-in process of the carrier (step S4), and the frequency synchronization unit 130, first
の複素乗算器129から出力される伝送データ(I′, Transmission data output from the complex multiplier 129 (I ',
Q′)を検出し、フレーム同期部134から出力されたフレーム同期タイミングに基づき特定されるシンボル(TMCC、TAB信号、バースト信号のシンボル)の周波数誤差量を検出し、この周波数誤差量を補正する周波数の周波数誤差補正信号(I 1 ,Q 1 )を生成する。 Detecting a Q '), detects a frequency error of the symbol to be identified on the basis of the frame synchronization timing output from the frame synchronization unit 134 (TMCC, TAB signals, symbols of the burst signal), to correct the frequency error amount generating a frequency of the frequency error correction signal (I 1, Q 1). この生成された周波数誤差補正信号(I 1 ,Q 1 )は、第1 The generated frequency error correction signal (I 1, Q 1), the first
の複素乗算器129に供給され、伝送データ(I,Q) Is supplied to the complex multiplier 129, the transmission data (I, Q)
と複素乗算されることにより、搬送波の周波数誤差が補正される。 And by being complex multiplication, the frequency error of the carrier is corrected. 搬送波の周波数同期が確立すると、搬送波の周波数同期が完了した通知を発行し、次の搬送波の位相同期の引き込み処理(ステップS5)に推移する。 If the frequency synchronization carrier is established, it issued a notice that frequency synchronization of a carrier wave is completed, and shifts to the phase of the synchronization pull-in process for the next carrier (step S5).

【0088】なお、搬送波の周波数同期の引き込み処理(ステップS4)において、搬送波の位相同期の引き込み処理を並行して行っている場合には、搬送波の周波数同期が完了した通知を発行しなくてもよい。 [0088] Incidentally, the frequency of the synchronization pull-in process of the carrier (step S4), and if you have done in parallel phase synchronization pull-in process of the carrier, without issuing a notification frequency synchronization of the carrier has completed good. また、搬送波の周波数同期が確立するまで、搬送波の位相同期引き込み動作を停止しておいてもよい。 Moreover, until the frequency synchronization of the carrier wave is established, it may have been stopped a phase synchronization pull-in operation of the carrier. この搬送波の周波数同期の引き込み処理時に、搬送波の位相同期の引き込み処理の動作を停止しておけば、消費電力の節約等ができる。 When the frequency of the synchronization pull-in process of the carrier, if stop operation of the phase synchronization pull-in process of the carrier, it is saved in power consumption. この搬送波の周波数同期が確立した後は、以後、この搬送波の周波数同期が確立した状態が保護され続ける。 After frequency synchronization of the carrier wave is established, thereafter, a state in which frequency synchronization is established in the carrier continues to be protected.

【0089】続いて、搬送波の位相同期の引き込み処理(ステップS5)では、位相同期部132が、第2の複素乗算器131から出力される伝送データ(I″, [0089] Then, the phase of the synchronization pull-in process of the carrier (step S5), and the phase synchronization unit 132, the transmission data outputted from the second complex multiplier 131 (I ",
Q″)を検出し、フレーム同期部134から出力されたフレーム同期タイミングに基づき特定されるシンボル(TMCC、TAB信号、バースト信号のシンボル)の位相誤差量を検出し、この位相誤差量を補正する位相成分を有する位相誤差補正信号(I 2 ,Q 2 )を生成する。 Detects Q "), to detect the phase error amount of symbols to be specified based on the frame synchronization timing output from the frame synchronization unit 134 (TMCC, TAB signals, symbols of the burst signal), to correct the phase error amount generating a phase error correction signal having a phase component (I 2, Q 2).
この生成された位相誤差補正信号(I 2 ,Q 2 )は、第2 The generated phase error correction signal (I 2, Q 2), the second
の複素乗算器131に供給され、伝送データ(I′, Is supplied to the complex multiplier 131, the transmission data (I ',
Q′)と複素乗算されることにより、搬送波の位相誤差が補正される。 By Q ') to be complex multiplication, the phase error of the carrier is corrected. 搬送波の位相同期が確立すると、以後、 When phase synchronization of the carrier wave is established, thereafter,
タイミング同期の保護、フレーム同期の保護、搬送波の周波数同期及び搬送波の位相同期の保護がされた状態に推移する(ステップS6)。 Timing synchronization protection, frame synchronization protection, transitioning to a state where the phase of the synchronization protection has been the frequency synchronization and carrier of the carrier (step S6).

【0090】なお、以上の処理中に、タイミング同期が外れた場合には、タイミング同期の引き込み処理(ステップS2)に推移し、このステップ2から処理が続行される。 [0090] Incidentally, during the above process, if the timing synchronization is lost is transitioned to the timing of the synchronization pull-in process (step S2), the process from the step 2 is continued. また、フレーム同期が外れた場合には、フレーム同期の引き込み処理(ステップS3)に推移し、このステップS3から処理が続行される。 Further, if the frame synchronization is lost is transitioned to the frame of the synchronization pull-in process (step S3), and processing continues from step S3. また、搬送波の周波数同期が外れた場合には、搬送波の周波数同期の引き込み処理(ステップS4)に推移し、このステップS4から処理が続行される。 Further, if the frequency synchronization of the carrier comes off, a transition to a frequency of the synchronization pull-in process of the carrier (step S4), and processing continues from step S4. また、搬送波の位相同期が外れた場合には、搬送波の位相同期の引き込み処理(ステップS5)に推移し、このステップS5から処理が続行される。 Further, when the phase synchronization of the carrier comes off, a transition to a phase of the synchronization pull-in process of the carrier (step S5), and processing continues from step S5.

【0091】このように、タイミング同期、フレーム同期、搬送波の周波数同期、搬送波の位相同期といった順序で、同期動作を行うことによって、復調部101では、複数の変調方式が採用され各変調方式が動的に変化するデジタル衛星放送の各種同期を簡易な構成で確実に検出することができる。 [0091] Thus, timing synchronization, frame synchronization, frequency synchronization of carrier, in order such phase synchronization of the carrier wave, by performing the synchronous operation, the demodulator 101, the modulation scheme plurality of modulation schemes are employed kinematic it can be reliably detected by varying various synchronize simple configuration of a digital satellite broadcasting to. また、劣悪な受信環境下においても小さな回路規模で確実に同期を検出することができる。 Further, it is possible to reliably detect the sync even a small circuit scale in poor reception environments.

【0092】(搬送波の周波数同期部)つぎに、搬送波の周波数同期部130についてさらに詳細に説明を行う。 [0092] (frequency synchronization of the carrier wave) Next, a more detailed description about the frequency synchronization unit 130 of the carrier.

【0093】図6に周波数同期部130のブロック構成図を示す。 [0093] Figure 6 shows a block diagram of a frequency synchronization unit 130.

【0094】周波数同期部130は、図6に示すように、タイミング制御回路141と、周波数誤差検出回路142と、フィルタ143と、NCO(Numerical Cont [0094] frequency synchronization unit 130, as shown in FIG. 6, a timing control circuit 141, a frequency error detection circuit 142, a filter 143, NCO (Numerical Cont
rol Oscillator)144とから構成される。 Consists of rol Oscillator) 144 Metropolitan.

【0095】タイミング制御回路141には、図2に示したフレーム同期回路134からフレームスタートフラグ(FSTフラグ)が入力される。 [0095] The timing control circuit 141, frame start flag (FST flag) from the frame synchronization circuit 134 shown in FIG. 2 is input. タイミング制御回路141は、このFSTフラグから、シンボル数をカウントすることによって、TMCCデータ、TAB信号(同期ワード)、バースト信号等のBSデジタル放送でBP The timing control circuit 141, from the FST flag, by counting the number of symbols, TMCC data, TAB signal (synchronization word), BP in BS digital broadcasting, such as the burst signal
SK変調されることが規定されているシンボルタイミングを特定する。 Be SK modulated to identify the symbol timing is defined. タイミング制御回路141は、そのシンボルがTMCCデータ、TAB信号、バースト信号の位置であることを特定する周波数同期情報更新フラグを生成し、フィルタ143及びNCO144に供給する。 The timing control circuit 141, the symbol is TMCC data, TAB signal to generate a frequency synchronization information update flag that identifies a position of the burst signal, and supplies to the filter 143 and NCO144. この周波数同期情報更新フラグは、TMCCデータ、TA The frequency synchronization information update flag, TMCC data, TA
B信号、バースト信号の最初の1シンボルを除いた各シンボルで有効(1)となるフラグである。 B signal, which is the first flag that is effective (1) in each symbol except for one symbol of the burst signal. これは、後述する周波数誤差検出回路142で、シンボルとシンボルとの差動演算を行うため、最初の1つめのシンボルがB This is the frequency error detecting circuit 142 to be described later, for performing a differential operation between the symbol and the symbol, the first The first symbol B
PSK変調がされた信号に基づき生成された情報ではなくなるためである。 This is because the longer the generated information on the basis of the PSK modulation is signaled.

【0096】周波数誤差検出回路142は、図7に示すように、位相誤差検出回路151と、レジスタ152 [0096] frequency error detection circuit 142, as shown in FIG. 7, the phase error detection circuit 151, the register 152
と、減算器153とから構成される。 When composed of the subtractor 153.

【0097】位相誤差検出回路151は、第1の複素乗算器129から出力される伝送データ(I′,Q′)に含まれている位相誤差成分を検出する。 [0097] The phase error detection circuit 151, the transmission data outputted from the first complex multiplier 129 (I ', Q') for detecting a phase error components contained in the. 具体的には、位相誤差検出回路151は、伝送データ(I′,Q′) Specifically, the phase error detection circuit 151, the transmission data (I ', Q')
が、BPSKの本来の伝送シンボルの信号点からどれだけ位相がずれているかを示す位相誤差量Δθ 1を算出する。 But it calculates a phase error amount [Delta] [theta] 1 that indicates how much the phase from the signal point of the original transmission symbols of the BPSK are shifted. 算出した位相誤差量Δθ 1は、レジスタ152及び減算器153に供給される。 Calculating the phase error amount [Delta] [theta] 1 that is supplied to the register 152 and the subtractor 153.

【0098】レジスタ152は、位相誤差検出回路15 [0098] register 152, the phase error detection circuit 15
1により検出された位相誤差量Δθ Detected phase error amount Δθ by 1 1を1シンボルクロック分遅延させる。 1 1 symbol clock delays. レジスタ152により1シンボルクロック遅延された位相誤差量Δθ 1は、減算器153に入力される。 Phase error amount [Delta] [theta] 1 which is one symbol clock delayed by register 152 is input to the subtractor 153.

【0099】減算器153は、位相誤差検出回路151 [0099] The subtracter 153, the phase error detection circuit 151
から出力された現在の位相誤差量Δθ 1から、レジスタ142により1シンボルクロック遅延された位相誤差量Δθ 1を減算し、周波数誤差量Δf 1を算出する。 From the current phase error amount [Delta] [theta] 1 that is output from the 1 symbol clock delayed phase error amount [Delta] [theta] 1 is subtracted by the register 142, and calculates a frequency error amount Delta] f 1. ここで、減算回路153は、単純減算を行うとともに、±9 Here, with the subtraction circuit 153 performs a simple subtraction, ± 9
0°の角度範囲でのMOD演算機能も有している。 Also it has MOD calculator functions in an angular range of 0 °. BP BP
SK変調の場合、−90°≦Δf 1 ≦90°の範囲が角度検出範囲となる。 For SK modulation, the range of -90 ° ≦ Δf 1 ≦ 90 ° is the angle detection range. すなわち、1シンボル時間で、周波数誤差による位相回転量は、−90°以上+90°未満となる。 In other words, within one symbol time, the phase rotation amount according to the frequency error is less than -90 ° or more + 90 °. 従って、この減算器153は、単純減算とともに、以下に示すようなMOD演算も行う。 Accordingly, the subtractor 153, together with simple subtraction also performs MOD calculations as shown below. (Δθ 1 −Δθ 1 φ+90°)mod180°−90° なお、Δθ 1 φは、レジスタ152の出力である。 (Δθ 1 -Δθ 1 φ + 90 °) mod180 ° -90 ° Note that [Delta] [theta] 1 phi, which is the output of the register 152.

【0100】以上のように周波数誤差検出回路131により検出された周波数誤差量Δf 1は、フィルタ143 [0100] Frequency error amount Delta] f 1 detected by the frequency error detection circuit 131 as described above, the filter 143
に供給される。 It is supplied to.

【0101】フィルタ143は、例えばIIR(Infini [0101] filter 143 is, for example, IIR (Infini
te Impulse Response)フィルタ等のループフィルタからなり、LPF(Low pass filter)の特性を有している。 Consists te Impulse Response) loop filter, such as filter has a characteristic of LPF (Low pass filter). フィルタ143は、周波数誤差検出回路142から周波数誤差量Δf 1が入力され、入力されたこの周波数誤差量Δf 1を平均化して出力する。 Filter 143, a frequency error amount Delta] f 1 from the frequency error detection circuit 142 is input, by averaging the frequency error amount Delta] f 1 input to output.

【0102】例えば、フィルタ143は、図8に示すように、周波数誤差量Δf 1に利得Gを乗算する第1の乗算器154と、周波数誤差量Δf 1に帯域を決定する係数Kを乗算する第2の乗算器155と、フィルタ出力に係数(1−K)を乗算する第3の乗算器156と、第2 [0102] For example, the filter 143, as shown in FIG. 8, is multiplied by the first multiplier 154 for multiplying a gain G in a frequency error amount Delta] f 1, the coefficient K which determines the bandwidth to the frequency error amount Delta] f 1 a second multiplier 155, a third multiplier 156 for multiplying the coefficient (1-K) to the filter output, the second
の乗算器155の出力と第3の乗算器156の出力とを加算する加算器157と、加算器157の出力を遅延させるレジスタ158とから構成される。 The output of the multiplier 155 and the output of the third multiplier 156 and an adder 157 for adding the, and a register 158 Metropolitan delaying the output of the adder 157. このような構成のフィルタ143は、入力された周波数誤差量Δf 1を係数K、利得Gでループフィルタリングし、平均化した周波数誤差量Δf 1をレジスタ158から出力する。 Filter 143 having such a configuration, the coefficient a frequency error amount Delta] f 1 input K, and the loop filtering with gain G, and outputs the frequency error amount Delta] f 1 averaged from the register 158.

【0103】ここで、レジスタ158は、その時刻における平均化した周波数誤差量Δf 1を保持することとなる。 [0103] Here, the register 158, and thus to retain the frequency error amount Delta] f 1 averaged at that time. このレジスタ158は、タイミング制御回路141 The register 158 includes a timing control circuit 141
から供給される周波数同期情報更新フラグがイネーブル信号として入力され、周波数同期情報更新フラグが有効(1)とされているときにのみ、内部データを更新する。 Frequency synchronization information update flag supplied from the are input as an enable signal, only when the frequency synchronization information update flag is valid (1), and updates the internal data. そのため、フィルタ143は、TMCC,TAB, Therefore, filter 143, TMCC, TAB,
バーストシンボルの位置で得られた周波数誤差量Δf 1 Frequency error obtained at the position of the burst symbol amount Delta] f 1
に対してのみ動作し、それ以外のシンボル位置では、最後のフィルタ出力値を保持する。 Only it operates on, in other symbol positions, holding the last filter output value. すなわち、このフィルタ143は、BPSKで変調されているシンボルの周波数誤差量Δf 1のみを抽出して間欠的にフィルタリングを行う。 That is, the filter 143 performs the intermittent filtered to extract only the frequency error amount Delta] f 1 symbol is modulated by BPSK.

【0104】NCO144には、フィルタ143から平均化された周波数誤差量Δf 1が入力される。 [0104] in NCO144 the frequency error amount Delta] f 1, averaged from the filter 143 is input. NCO1 NCO1
44は、この周波数誤差量Δf 1に基づき周波数誤差補正信号(I 1 ,Q 1 )を生成し、出力する。 44 generates a frequency error correction signal based on the frequency error amount Δf 1 (I 1, Q 1 ), and outputs.

【0105】NCO144は、図9に示すように、第1 [0105] NCO144, as shown in FIG. 9, first
の累加算器161と、第2の累加算器162と、直交座標変換回路163とから構成される。 And the accumulator 161, a second accumulator 162, and a rectangular coordinate conversion circuit 163.

【0106】第1の累加算器161は、加算器165 [0106] The first accumulator 161, adder 165
と、レジスタ166とから構成される。 When, composed from the register 166 Metropolitan. 加算器165 Adder 165
は、フィルタ143から入力された周波数誤差量Δf 1 The frequency error amount Delta] f 1 input from the filter 143
と、レジスタ166の格納値とを加算演算する。 When, for the addition operation and the value stored in the register 166. レジスタ166は、その加算結果で格納値を更新する。 Register 166 updates the stored value in the addition result. 第1の累加算器161は、この加算器165とレジスタ166 The first accumulator 161, the adder 165 and the register 166
とにより、1シンボルクロック毎に周波数誤差量Δf 1 And, the frequency error amount for each symbol clock Delta] f 1
の累積加算を行う。 Performing a cumulative addition. このように周波数誤差量Δf 1を累加算することによって、レジスタ166には、その時刻における周波数補正量f 1が格納されることとなる。 By thus cumulatively adding the frequency error amount Delta] f 1, the register 166, so that the frequency correction value f 1 at that time is stored. 第1の累加算器161は、このレジスタ166に格納された、その時刻における周波数補正量f 1を、第2の累加算器162に供給する。 The first accumulator 161 is stored in the register 166, the frequency correction value f 1 at that time is supplied to the second accumulator 162.

【0107】第2の累加算器162は、加算器167 [0107] The second accumulator 162, adder 167
と、レジスタ168とから構成される。 When, composed from the register 168 Metropolitan. 加算器167 Adder 167
は、第1の累加算器161から入力された周波数補正量f 1と、レジスタ168の格納値とを加算演算する。 It includes a frequency correction amount f 1 input from the first accumulator 161, for the addition operation and the value stored in the register 168. レジスタ168は、その加算結果で格納値を更新する。 Register 168 updates the stored value in the addition result. 第2の累加算器162は、この加算器167とレジスタ1 The second accumulator 162, the adder 167 and the register 1
68とにより、1シンボルクロック毎に周波数補正量f By 68, the frequency correction amount f for each symbol clock
1の累積加算を行う。 Performing a cumulative addition of 1. このように周波数補正量f 1を累加算することによって、レジスタ168には、その時刻における位相補正量θ 1が格納されることとなる。 By thus cumulatively adding the frequency correction value f 1, the register 168, so that the phase correction amount at that time theta 1 is stored. 第2の累加算器162は、このレジスタ168に格納された、 The second accumulator 162 is stored in the register 168,
その時刻における位相補正量θ 1を直交座標変換回路1 The phase correction amount theta 1 at that time orthogonal coordinate conversion circuit 1
63に供給する。 It supplies it to the 63.

【0108】直交座標変換回路163は、角度データとして出力される位相補正量θ 1を、直交座標信号に変換する処理を行う。 [0108] Cartesian coordinate conversion circuit 163, a phase correction amount theta 1 is output as angle data, performs processing for converting the rectangular coordinate signal. 例えば、第2の累加算器162のレジスタ168をMod360°で剰余演算するように構成し、そのレジスタ168から出力されたデータを直交座標データに変換する変換テーブルを用いて、直交座標信号を生成する。 For example, the register 168 of the second accumulator 162 configured to remainder operation in Mod360 °, using the conversion table for converting the output data from the register 168 in the orthogonal coordinate data, generates an orthogonal coordinate signal to. この直交座標変換回路163は、位相補正量θ 1を直交座標信号に変換して得られる周波数誤差補正信号(I 1 ,Q 1 )を、第1の複素乗算器129に供給する。 The orthogonal coordinate conversion circuit 163, a frequency error correction signal obtained by converting the phase correction amount theta 1 to the orthogonal coordinate signal (I 1, Q 1), supplied to the first complex multiplier 129.

【0109】ここで、NCO144の第1の累加算器1 [0109] Here, the first accumulator of NCO144 1
61のレジスタ166(その時刻における周波数補正量f 1を格納しているレジスタ)は、タイミング制御回路141から供給される周波数同期情報更新フラグがイネーブル信号として入力され、BPSKフラグが有効(1)とされているときにのみ、内部データを更新する。 61 of the register 166 (register storing frequency correction value f 1 at that time), the frequency synchronization information update flag supplied from the timing control circuit 141 is input as an enable signal, BPSK flag is valid (1) only updates the internal data when being.

【0110】そのため、NCO144から出力される周波数誤差補正信号(I 1 ,Q 1 )の発振周波数の更新が、 [0110] is therefore, update of the oscillation frequency of the frequency error correction signal outputted from NCO144 (I 1, Q 1) ,
TAB,TMCC,バースト位置でのみ行われ、それ以外の位置では、最後の発振周波数が保持される。 TAB, TMCC, occur only at the burst position, and in the other position, the end of the oscillation frequency is maintained. すなわち、このNCO144は、BPSKで変調されているシンボルに対してのみ、周波数誤差補正信号(I 1 ,Q 1 That is, this NCO144 is only to symbols that are modulated by BPSK, the frequency error correction signal (I 1, Q 1)
の発振周波数を変更するといった、間欠的な動作を行う。 Such changing the oscillation frequency, performs intermittent operation.

【0111】以上のように周波数同期部129は、周波数誤差量Δf 1を検出し、検出した周波数誤差量Δf 1をフィルタリングして平均化する。 [0111] frequency synchronization unit 129 as described above, detects a frequency error amount Delta] f 1, averaging filter the frequency error amount Delta] f 1 detected. そして、平均化した周波数誤差量Δf 1を2回累積加算してその時刻の位相補正量θ 1に変換した後、周波数誤差補正信号(I 1 Then, after converting the phase correction amount theta 1 of that time the frequency error amount Delta] f 1 averaged twice accumulating to a frequency error correction signal (I 1,
1 )を生成する。 Q 1) to generate. このようにして得られた周波数誤差補正信号(I 1 ,Q 1 )を用いて伝送データ(I,Q)を位相回転させることにより、伝送データ(I,Q)に含まれている搬送波周波数誤差が補正されることとなる。 By this way the phase rotation transmission data (I, Q) by using the obtained frequency error correction signal (I 1, Q 1), the carrier frequency error contained in the transmission data (I, Q) but the be corrected.
そして、さらに、フレーム同期をすることにより得られたフレーム開始フラグ(FST)からシンボル数をカウントすることによって、TMCC、TAB、バーストといった必ずBPSK変調されているシンボル位置を特定し、このBSPK変調されているシンボル位置でのみ搬送波周波数の同期処理を行う。 And further, by counting the number of symbols from the frame start flag obtained by frame synchronization (FST), TMCC, TAB, identifies the symbol position that is always BPSK modulation such bursts are the BSPK modulation and performing synchronization processing of only the carrier frequency symbol position is.

【0112】なお、搬送波周波数誤差が完全補正された状態となると、第1の累加算器161から出力される周波数誤差量Δf 1は0となり、第2の累加算器162から出力される位相補正量θ 1は、一定の値を出力し続けることとなる。 [0112] Incidentally, when a state of the carrier frequency error is completely corrected, a frequency error amount Delta] f 1 output from the first accumulator 161 becomes 0, the phase correction output from the second accumulator 162 the amount theta 1 is a continue to output a constant value.

【0113】(搬送波の位相同期部)つぎに、搬送波の位相同期部130についてさらに詳細に説明を行う。 [0113] (phase synchronization of the carrier wave) Next, a more detailed description about the phase synchronization unit 130 of the carrier.

【0114】図10に位相同期部132のブロック構成図を示す。 [0114] Figure 10 shows a block diagram of a phase synchronization unit 132.

【0115】位相同期部132は、図10に示すように、タイミング制御回路171と、位相誤差検出回路1 [0115] phase synchronization unit 132, as shown in FIG. 10, a timing control circuit 171, the phase error detection circuit 1
72と、フィルタ173と、NCO174とから構成される。 72, a filter 173, and a NCO174 Prefecture.

【0116】タイミング制御回路171には、図2に示したフレーム同期回路134からフレームスタートフラグ(FSTフラグ)が入力される。 [0116] The timing control circuit 171, frame start flag (FST flag) from the frame synchronization circuit 134 shown in FIG. 2 is input. タイミング制御回路171は、このFSTフラグから、シンボル数をカウントすることによって、TMCCデータ、TAB信号(同期ワード)、バースト信号等のBSデジタル放送で必ずBPSK変調されることが規定されているシンボルタイミングを特定する。 The timing control circuit 171, from the FST flag, by counting the number of symbols, TMCC data, TAB signal (synchronization word), the symbol that is always BPSK modulated with BS digital broadcasting, such as the burst signal has been specified timing to identify. タイミング制御回路171は、そのシンボルがTMCCデータ、TAB信号、バースト信号である場合に有効(1)となるBPSKフラグを生成し、フィルタ173及びNCO174に供給する。 The timing control circuit 171 generates a BPSK flag which the symbol is valid (1) in the case of TMCC data, TAB signal, burst signal, and supplies to the filter 173 and NCO174.

【0117】なお、このタイミング同期回路171は、 [0117] It should be noted that the timing synchronization circuit 171,
周波数同期部130のタイミング同期回路141と共用化して用いてもよい。 It may be used in shared timing synchronization circuit 141 of the frequency synchronization unit 130.

【0118】位相誤差検出回路172は、第2の複素乗算器131から出力される伝送データ(I″,Q″)に含まれている位相誤差成分を検出する。 [0118] The phase error detection circuit 172, the transmission data outputted from the second complex multiplier 131 (I ", Q") for detecting a phase error components contained in the. 具体的には、位相誤差検出回路172は、伝送データ(I″,Q″) Specifically, the phase error detection circuit 172, the transmission data (I ", Q")
が、BPSKの本来の伝送シンボルの信号点からどれだけ位相がずれているかを示す位相誤差量Δθ 2を算出する。 But it calculates a phase error amount [Delta] [theta] 2 that indicates how much the phase from the signal point of the original transmission symbols of the BPSK are shifted. 算出した位相誤差量Δθ 2は、フィルタ173に供給される。 Calculating the phase error amount [Delta] [theta] 2 was is supplied to the filter 173.

【0119】フィルタ173は、例えばIIR(Infini [0119] The filter 173 is, for example, IIR (Infini
te Impulse Response)フィルタ等のループフィルタからなり、LPF(Low pass filter)の特性を有している。 Consists te Impulse Response) loop filter, such as filter has a characteristic of LPF (Low pass filter). その構成は、図8に示した周波数同期部130のフィルタ143と同一でよい。 Its configuration can be the same as the filter 143 of the frequency synchronizer 130 illustrated in FIG. もっとも、位相誤差量Δθ However, the phase error amount Δθ
2に乗算する利得G、帯域を決定する係数Kの値は、適応的に設定され、周波数同期部130のフィルタ143 Gain G is multiplied to 2, the value of the coefficient K which determines the bandwidth is adaptively set, the filter 143 of the frequency synchronizer 130
とは異なってもよい。 It may be different from the. フィルタ173は、入力された位相誤差量Δθ 2を係数K、利得Gでループフィルタリングし、平均化した位相誤差量Δθ 2を出力する。 Filter 173, coefficient the phase error amount [Delta] [theta] 2 inputted K, and the loop filtering with gain G, and outputs the phase error amount [Delta] [theta] 2 averaged.

【0120】ここで、その時刻における平均化した位相誤差量Δθ 2を保持するレジスタは、タイミング制御回路171から供給されるBPSKフラグがイネーブル信号として入力され、BPSKフラグが有効(1)とされているときにのみ、内部データを更新する。 [0120] Here, the register for holding the phase error amount [Delta] [theta] 2 was averaged at that time, BPSK flag supplied from the timing control circuit 171 is input as an enable signal, BPSK flag is valid (1) when you're only, to update the internal data. そのため、 for that reason,
フィルタ173は、TMCC,TAB,バーストシンボルの位置で得られた位相誤差量Δθ 2に対してのみ動作し、それ以外のシンボル位置では、最後のフィルタ出力値を保持する。 Filter 173, TMCC, TAB, operates only the phase error amount [Delta] [theta] 2 was obtained at the position of the burst symbol, in other symbol positions, holding the last filter output value. すなわち、このフィルタ143は、BP In other words, the filter 143, BP
SKで変調されているシンボルの位相誤差量Δθ 2のみを抽出して間欠的にフィルタリングを行う。 Performing intermittent filtered to extract only the phase error amount [Delta] [theta] 2 of the symbols are modulated by SK.

【0121】NCO174には、フィルタ173から平均化された位相誤差量Δθ 2が入力される。 [0121] in NCO174 a phase error amount [Delta] [theta] 2 which is averaged from the filter 173 is input. NCO17 NCO17
4は、この位相誤差量Δθ 2に基づき位相誤差補正信号(I 2 ,Q 2 )を生成し、出力する。 4 generates a phase error correction signal based on the phase error amount Δθ 2 (I 2, Q 2 ), and outputs.

【0122】NCO174は、図11に示すように、累加算器181と、直交座標変換回路182とから構成される。 [0122] NCO174, as shown in FIG. 11, the accumulator 181, and a rectangular coordinate conversion circuit 182..

【0123】累加算器181は、加算器183と、レジスタ184とから構成される。 [0123] accumulator 181, an adder 183, and a register 184 Metropolitan. 加算器183は、フィルタ173から入力された位相誤差量Δθ 2と、レジスタ184の格納値とを加算演算する。 Adder 183, a phase error amount [Delta] [theta] 2 which is input from the filter 173 and addition operation the value stored in the register 184. レジスタ184は、 Register 184,
その加算結果で格納値を更新する。 Updating stored value in the addition result. 累加算器181は、 Accumulator 181,
この加算器183とレジスタ184とにより、1シンボルクロック毎に位相誤差量Δθ 2の累積加算を行う。 By this adder 183 and the register 184 performs cumulative addition of the phase error amount [Delta] [theta] 2 for each symbol clock. このように位相誤差量Δθ 2を累加算することによって、 By thus phase error amount [Delta] [theta] 2 to cumulative addition,
レジスタ184には、その時刻における位相補正量θ 2 The register 184, the phase correction amount theta 2 at that time
が格納されることとなる。 So that the but stored. 累加算器181は、このレジスタ184に格納された、その時刻における位相補正量θ 2を直交座標変換回路182に供給する。 Accumulator 181 supplies stored in the register 184, the phase correction amount theta 2 at that time in the orthogonal coordinate conversion circuit 182.

【0124】ここで、累加算器181のレジスタ184 [0124] Here, the register 184 of the accumulator 181
(その時刻における位相補正量θ 2を保持するレジスタ)は、タイミング制御回路171から供給されるBP (Register for holding the phase correction amount theta 2 at that time) is, BP supplied from the timing control circuit 171
SKフラグがイネーブル信号ENとして入力され、BP SK flag is input as an enable signal EN, BP
SKフラグが有効(1)とされているときのみ、内部データを更新する。 Only when the SK flag is valid (1), and updates the internal data.

【0125】そのため、NCO174から出力される位相誤差補正信号(I 2 ,Q 2 )の更新が、TAB,TMC [0125] Therefore, the update of the phase error correction signal outputted from NCO174 (I 2, Q 2) , TAB, TMC
C,バースト位置でのみ行われ、それ以外の位置では、 C, occur only at the burst position, and in the other position,
最後の位相補正量が保持される。 The last phase correction amount is maintained. すなわち、このNCO In other words, the NCO
174は、BPSKで変調されているシンボルに対してのみ、位相誤差補正信号(I 2 ,Q 2 )を変更するといった、間欠的な動作を行う。 174, only the symbols that are modulated by BPSK, such changes the phase error correction signal (I 2, Q 2), performs the intermittent operation.

【0126】なお、レジスタ184に入力されるBPS [0126] In addition, BPS, which is input to the register 184
Kフラグは、レジスタ185により1タイミング遅延して入力される。 K flag, the register 185 is inputted by one timing delays. これは、前段のフィルタ173により更新された後の位相誤差量Δθ 2を用いて、このレジスタ184を更新するためである。 It uses the phase error amount [Delta] [theta] 2 after being updated by the preceding stage of the filter 173, in order to update the register 184.

【0127】直交座標変換回路182は、角度データとして出力される位相補正量θ 2を、直交座標信号に変換する処理を行う。 [0127] Cartesian coordinate conversion circuit 182, a phase correction amount theta 2 is output as angle data, performs processing for converting the rectangular coordinate signal. 例えば、レジスタ184をMod36 For example, the register 184 Mod36
0°で剰余演算するように構成し、そのレジスタ184 Configured to remainder operation at 0 °, the register 184
から出力されたデータを直交座標データに変換する変換テーブルを用いて、直交座標信号を生成する。 The output data using a conversion table for converting the rectangular coordinate data from, and generates an orthogonal coordinate signal. この直交座標変換回路182は、位相補正量θ 2を直交座標信号に変換して得られる周波数誤差補正信号(I 2 ,Q 2 The orthogonal coordinate conversion circuit 182, a frequency error correction signal obtained by converting the phase correction amount theta 2 to the rectangular coordinate signal (I 2, Q 2)
を、第2の複素乗算器131に供給する。 And it supplies the second complex multiplier 131.

【0128】以上のように位相同期部132は、位相誤差量Δθ 2を検出し、検出した位相誤差量Δθ 2をフィルタリングして平均化する。 [0128] phase synchronization unit 132 as described above, detects a phase error amount [Delta] [theta] 2, averaging by filtering the phase error amount [Delta] [theta] 2 was detected. そして、平均化した位相誤差量Δθ 2を累加算してその時刻の位相補正量θ 2に変換した後、周波数誤差補正信号(I 2 ,Q 2 )を生成する。 Then, after converting the phase correction amount theta 2 of the time the phase error amount [Delta] [theta] 2 was averaged cumulatively added, to produce a frequency error correction signal (I 2, Q 2). このようにして得られた周波数誤差補正信号(I 2 ,Q 2 The thus obtained frequency error correction signal (I 2, Q 2)
により、伝送データ(I 1 ,Q 1 )を位相回転させることにより、伝送データ(I 1 ,Q 1 )に含まれている搬送波位相誤差が補正されることとなる。 Accordingly, by phase rotation transmission data (I 1, Q 1), so that the carrier phase error contained in the transmission data (I 1, Q 1) is corrected. なお、搬送波位相誤差が完全補正された状態となると、フィルタ135から出力される位相誤差量Δθ 2は0となり、累加算器16 Note that when a state of the carrier phase error is completely corrected, the phase error amount [Delta] [theta] 2 outputted from the filter 135 is zero, the accumulator 16
4から出力される位相補正量θ 2は、一定の値を出力し続けることとなる。 Phase correction amount theta 2 which is output from the 4, and thus continues to output a constant value.

【0129】以上のように第1の実施の形態のデジタル衛星放送の受信装置の復調部101では、デジタル衛星放送の伝送データのシンボルタイミングの同期処理を行い、続いて、デジタル衛星放送の伝送データに含まれている同期ワードを検出することによってフレームタイミングの同期処理を行い、続いて、このフレーム同期タイミングに基づき同期ワードのシンボル位置を検出して搬送波の周波数同期処理を行い、続いて、フレーム同期タイミングに基づき同期ワードのシンボル位置を検出して搬送波の位相同期処理を行う。 [0129] The demodulation unit 101 of the above received device digital satellite broadcasting in the first embodiment, performs synchronous processing of the symbol timing of the transmission data of the digital satellite broadcasting, subsequently, the transmission data of the digital satellite broadcasting performs synchronous processing of the frame timing by detecting a synchronization word contained in, then performs frequency synchronization of a carrier wave to detect the symbol position of the synchronization word on the basis of the frame synchronization timing, followed by frame detecting a symbol position of the synchronization word on the basis of the synchronization timing performing phase synchronization of the carrier wave.

【0130】従って、非常に簡易な構成で搬送波同期処理を行うことができ、それとともに、変調方式が動的に変化するデジタル衛星放送の場合であっても、QPSK [0130] Accordingly, it is possible to perform the carrier synchronization processing with a very simple structure, with it, even when the digital satellite broadcast modulation scheme changes dynamically, QPSK
や8PSKといった信号点間の位相が狭いシンボルを用いずに、信号点間の位相が広いBPSK変調されたシンボルを検出して搬送波同期処理を行うので、高精度に搬送波同期処理を行うことができる。 And without using a phase is narrow symbols between 8PSK such signal point, since by detecting the phase is wide BPSK modulated symbols between the signal points performing carrier synchronization processing, it is possible to perform carrier synchronization processing with high precision .

【0131】そして、さらに、伝送データ(I,Q)に含まれている搬送波周波数誤差及び搬送波位相誤差のうち、搬送波周波数誤差成分のみ補正を第1の複素乗算器129が行うことによって、搬送波の周波数同期が行われる。 [0131] Then, further, among the carrier frequency error and carrier phase error included in the transmission data (I, Q), by performing the correction only the carrier frequency error component first complex multiplier 129, the carrier frequency synchronization is performed. そして、搬送波周波数の同期処理がされ搬送波位相誤差成分のみが含まれた伝送データ(I′,Q′)に対して、搬送波位相誤差の補正を第2の複素乗算器13 Then, the transmission data only carrier phase error component is synchronization of the carrier frequency was included (I ', Q') with respect to the correction of the carrier phase error second complex multiplier 13
1が行うことによって、搬送波の位相同期が行われる。 By 1 performs the phase synchronization of the carrier is performed.
このように、搬送波周波数同期を行った後に、搬送波位相同期を行うことによって、搬送波位相誤差成分が周波数誤差補正信号に対して影響を与えなくなり、伝送データに対する位相回転量の帯域を狭くすことができる。 Thus, after the carrier frequency synchronization, by performing carrier phase synchronization, carrier phase error component is not affect the frequency error correction signal, it to narrow the band of the phase rotation amount for the transmission data it can.

【0132】従って、第1の実施の形態のデジタル衛星放送の受信装置の復調部101では、低C/N環境のような送信信号の送信周波数と局部発振器の発信信号の周波数との周波数ずれが大きい環境下においても、確実且つ高速に搬送波同期を検出することができる。 [0132] Therefore, the demodulator 101 of the receiving apparatus of a digital satellite broadcasting of the first embodiment, the frequency deviation between the frequency of the oscillation signal of the transmission frequency and the local oscillator of the transmission signal, such as a low C / N environment even in large environments, it is possible to detect the carrier synchronization reliably and fast.

【0133】また、搬送波の周波数同期及び位相同期がとられた後は、スーパーフレームの同期をとることができる。 [0133] Moreover, after the frequency synchronization and phase synchronization of the carrier has been taken, it can be synchronized with a superframe. そのため、BSデジタル放送に規定されているT T Therefore, as defined in the BS digital broadcasting
MCC(Transmission and Multiplexing Configuratio MCC (Transmission and Multiplexing Configuratio
n Control)情報が復号される。 n Control) information is decoded. このTMCC情報には、全シンボルの変調方式が記述されている。 The TMCC information, the modulation scheme for all symbols are described. 従って、 Therefore,
TMCC情報を参照することによって、TAB,TMC By referring to the TMCC information, TAB, TMC
C,バースト位置のみならず全シンボルの変調方式を特定することができる。 C, it is possible to identify the modulation scheme for all symbols not only burst position.

【0134】そのため、搬送波の周波数同期及び位相同期が確立した後は、TAB,TMCC,バースト位置のみ用いて間欠的に同期処理を行うのではなく、全シンボルの位相誤差量を検出して搬送波の周波数同期、位相同期処理を行ってもよい。 [0134] Therefore, after the frequency synchronization and phase synchronization of the carrier has been established, TAB, TMCC, instead of performing the intermittent synchronization using only the burst position of the carrier by detecting the phase error amounts of all symbols frequency synchronization, may be subjected to a phase synchronization process.

【0135】 第2の実施の形態つぎに、本発明の第2の実施の形態のBSデジタル放送の受信装置について説明をする。 [0135] Second Embodiment Next, the receiving apparatus BS digital broadcasting according to the second embodiment of the present invention will be described.

【0136】なお、この第2の実施の形態及び以後説明を行う第3〜第5の実施の形態のBSデジタル受信装置の全体構成(図1に示した構成)は、第1の実施の形態と同一であり、復調部の構成のみが異なる。 [0136] The overall configuration of the BS digital receiver of the third to fifth embodiments for performing morphology and subsequent description of the second embodiment (the configuration shown in FIG. 1) is, in the first embodiment and it has the same, only the configuration of the demodulation unit is different. 従って、以後の実施の形態の説明については、復調部についてのみ詳細な説明を行う。 Thus, for the following description of examples, only the detailed description about the demodulator.

【0137】また、この第2の実施の形態の説明をするにあたり、上述した第1の実施の形態と同一の構成要素については、図面中に同一の符号を付け、その詳細な説明を省略する。 [0137] Further, in the description of the second embodiment, the same components as those of the first embodiment described above, the same reference numerals in the drawings, a detailed description thereof is omitted .

【0138】図12は、本発明の第2の実施の形態のB [0138] Figure 12 is a second embodiment of the present invention B
Sデジタル受信装置に適用される復調部の構成を示す。 It shows the configuration of a demodulation section applied to the S digital receiver.

【0139】第2の実施の形態の復調部201は、第1 [0139] demodulator 201 of the second embodiment, the first
の乗算器121と、第2の乗算器122と、局部発振器123と、90度移相器124と、第1のローパスフィルタ125と、第2のローパスフィルタ126と、第1 A multiplier 121, a second multiplier 122, a local oscillator 123, a 90 degree phase shifter 124, a first low-pass filter 125, a second low-pass filter 126, first
のアナログ/デジタル(A/D)変換器127と、第2 Analog / digital (A / D) conversion unit 127, second
のアナログ/デジタル(A/D)変換器128と、複素乗算器129と、第1の波形整形フィルタ137と、第2の波形整形フィルタ138と、角度変換回路202 And analog / digital (A / D) converter 128, a complex multiplier 129, a first waveform shaping filter 137, a second waveform shaping filter 138, an angle converter 202
と、周波数同期部204と、極座標変換回路210と、 When, a frequency synchronization unit 204, a polar coordinate conversion circuit 210,
第2の減算器205と、位相同期部206と、タイミング同期部207と、フレーム同期部208と、加算器2 A second subtractor 205, a phase synchronization unit 206, a timing synchronization unit 207, a frame synchronization unit 208, an adder 2
09と、を備えて構成される。 09, configured to include a.

【0140】この復調部201は、第1及び第2のA/ [0140] The demodulation unit 201, first and second A /
D変換器127,128までの構成は、第1の実施の形態と同一である。 Structure of up to D converter 127 and 128 is the same as the first embodiment.

【0141】複素乗算器129は、第1及び第2のA/ [0141] complex multiplier 129, first and second A /
D変換器127,128から出力された伝送データ(I,Q)と、極座標変換部210から出力された周波数誤差補正信号(I 1 ,Q 1 )の複素共役とを複素乗算して、伝送データ(I′,Q′)を出力する。 D converter transmission data output from the 127 and 128 (I, Q) and the complex conjugate of the output frequency error correction signal from the polar coordinate conversion section 210 (I 1, Q 1) by complex multiplication, the transmission data (I ', Q') to output. すなわち、 That is,
第1の複素乗算器129は、以下のような、 (I′,Q′)=(I,Q)×(I 1 ,Q 1 )※ =(I×I 1 +Q×Q 1 ,Q×I 1 −I×Q 1 ) といった演算を行う。 The first complex multiplier 129, the following as, (I ', Q') = (I, Q) × (I 1, Q 1) ※ = (I × I 1 + Q × Q 1, Q × I performing operations such 1 -I × Q 1). なお、(I 1 ,Q 1 )※は、 It should be noted that, (I 1, Q 1) ※ is,
(I 1 ,Q 1 )の共役複素数である。 It is a complex conjugate of (I 1, Q 1).

【0142】この第1の複素乗算器129から出力される伝送データ(I′,Q′)は、波形整形フィルタ13 [0142] The transmission data output from the first complex multiplier 129 (I ', Q'), the waveform shaping filter 13
7及び波形整形フィルタ138により波形整形がされる。 Waveform shaping is by 7 and the waveform shaping filter 138.

【0143】角度変換回路202は、第1及び第2の波形整形フィルタ137,138から出力された直交座標信号からなる伝送データ(I′,Q′)を角度信号θ′ [0143] angle conversion circuit 202, the transmission data composed of rectangular coordinate signal outputted from the first and second waveform shaping filters 137,138 (I ', Q') an angle signal theta '
に変換する。 To convert to. 角度変換回路202は、例えば、I,Q信号から数値演算を行うことにより、角度信号を生成してもよいし、直交座標信号を角度信号に変換する変換テーブルを用いて、角度信号を生成してもよい。 Angle conversion circuit 202, for example, I, by performing mathematical operations from the Q signal, may generate an angle signal, by using a conversion table for converting the rectangular coordinate signal to the angle signal, and generates an angle signal it may be. この角度変換回路202は、角度信号に変換した伝送データθ′を第2の減算器205及び周波数同期部204に供給する。 The angle conversion circuit 202 supplies the transmission data theta 'converted into an angle signal to the second subtractor 205 and the frequency synchronization unit 204.

【0144】周波数同期部204は、角度変換回路20 [0144] frequency synchronization unit 204, an angle converter 20
2から出力される伝送データθ′に含まれている搬送波周波数誤差成分を検出する。 Detecting the carrier frequency error component included in the transmission data theta 'output from the 2. そして、その搬送波周波数誤差成分に応じた周波数とされた角度信号からなる周波数誤差補正信号θ 1を生成する。 Then, to generate a frequency error correction signal theta 1 consisting of frequency and angular signal corresponding to the carrier frequency error component.

【0145】この周波数同期部204は、第1の実施の形態の周波数同期部130と比べて、位相誤差Δθ 1を直交信号からではなく角度信号から算出する点、及び、 [0145] The frequency synchronization unit 204 is different from the frequency synchronization unit 130 of the first embodiment, the point calculated from the angle signal rather than the phase error [Delta] [theta] 1 from the quadrature signal, and,
出力する周波数誤差補正信号を直交信号ではなく角度信号として出力する点において異なるが、実現している機能は同一である。 Although the frequency error correction signal to be output differs in that output as an angle signal rather than a quadrature signal, function realized is the same.

【0146】角度信号として出力された周波数誤差補正信号θ 1は、極座標変換回路210に供給される。 [0146] The frequency error correction signal theta 1 which is output as an angle signal is supplied to the polar coordinate conversion circuit 210.

【0147】極座標変換回路210は、角度信号とされている周波数誤差補正信号θ 1を直交座標信号の周波数誤差補正信号(I 1 ,Q 1 )に変換する。 [0147] polar coordinate conversion circuit 210 converts the frequency error correction signal theta 1 which is the angle signal to the frequency error correction signal of the orthogonal coordinate signal (I 1, Q 1). 直交座標信号とされた周波数誤差補正信号(I 1 ,Q 1 )は複素変換器1 Cartesian coordinate signal and frequency error correction signal (I 1, Q 1) is a complex converter 1
29に供給される。 It is supplied to the 29.

【0148】複素乗算器129は、周波数誤差補正信号(I 1 ,Q 1 )の複素共役を伝送データ(I,Q)に複素乗算することによって、周波数誤差補正信号(I 1 [0148] complex multiplier 129, a frequency error correction signal (I 1, Q 1) the complex conjugate transmission data (I, Q) of the by complex multiplication, the frequency error correction signal (I 1,
1 )の位相成分だけ、伝送データ(I,Q)を位相回転させる。 Only the phase component of the Q 1), the transmission data (I, Q) is allowed to phase rotation. このことにより、複素乗算器123から出力される伝送データ(I′,Q′)に含まれている周波数誤差成分が、フィードバックされて補正される。 Thus, the transmission data outputted from the complex multiplier 123 (I ', Q') is the frequency error components contained in, is corrected is fed back. そのため、受信側の局部発振器123により発生された搬送波の周波数fc′と送信側の搬送波の周波数fcとの間で生じている周波数ずれが補正される。 Therefore, and frequency shift occurs between the frequency fc of the carrier wave on the transmitting side and the frequency fc 'of the carrier wave generated by local oscillator 123 of the reception side is corrected.

【0149】第2の減算器205は、搬送波周波数誤差が補正された伝送データθ′と、位相同期部131から出力された位相誤差補正信号θ 2を減算して、伝送データθ″を出力する。すなわち、第2の減算器205は、 [0149] The second subtractor 205, a transmission data carrier frequency error is corrected theta ', by subtracting the phase error compensation signal theta 2 output from the phase synchronization unit 131, and outputs transmission data theta " . That is, the second subtractor 205,
以下のような演算を行う。 It performs an operation such as the following. θ″=θ′−θ 2位相同期部206は、第2の減算器205から出力される伝送データθ″に含まれている搬送波位相誤差成分を検出する。 θ "= θ'-θ 2 phase synchronization unit 206, the transmission data theta output from the second subtractor 205 'for detecting a carrier phase error components contained in the. そして、その搬送波位相誤差成分に応じた位相成分の角度信号からなる位相誤差補正信号θ 2を生成する。 Then, to produce a phase error correction signal theta 2 consisting angle signal of the phase component corresponding to the carrier phase error component.

【0150】この位相同期部206は、第1の実施の形態の位相同期部132と比べて、位相誤差Δθ 2を直交信号からではなく角度信号から算出する点、及び、出力する位相誤差補正信号を直交信号ではなく角度信号として出力する点において異なるが、実現している機能は同一である。 [0150] The phase synchronization unit 206, as compared with the phase synchronization unit 132 of the first embodiment, the point calculated from the angle signal rather than the phase error [Delta] [theta] 2 from the quadrature signals, and output to the phase error correction signal orthogonal the signal differs in that it outputs as the angle signal rather than a function realized is the same.

【0151】第2の減算器205は、位相誤差補正信号θ 2を伝送データθ′から減算することによって、位相誤差補正信号θ 2の位相成分だけ、伝送データθ′を位相回転させる。 [0151] The second subtractor 205 'by subtracting from only the phase component of the phase error correction signal theta 2, the transmission data theta' a phase error correction signal theta 2 transmission data theta is phase rotated. このことにより、第2の減算器205から出力される伝送データθ″に含まれている位相誤差成分が、フィードバックされて補正される。そのため、受信側の局部発振器123により発生された搬送波の位相th′と送信側の搬送波の位相thとの間で生じている位相ずれが補正される。すなわち、搬送波位相誤差が補正される。 Thus, the phase error component included in the transmission data theta "output from the second subtractor 205 is corrected is fed back. Accordingly, generated by a local oscillator 123 of the receiving carrier wave phase and has a phase shift occurs between the phase th carrier in the transmission side and th 'is corrected. that is, the carrier phase error is corrected.

【0152】タイミング同期部207は、A/D変換器127,128のサンプリングクロックを制御することによって、タイミング同期処理を行う回路である。 [0152] The timing synchronization unit 207, by controlling the sampling clock of the A / D converter 127 and 128 is a circuit which performs timing synchronization processing. このタイミング同期部207は、第1の実施の形態のタイミング同期部133と比べて、直交信号の伝送データではなく、角度信号の伝送データからクロック誤差を検出する点において異なるが、実現している機能は同一である。 The timing synchronization unit 207 is different from the timing synchronization unit 133 of the first embodiment, instead of the transmission data of the quadrature signal, but differs in that for detecting the clock error from the transmission data of the angle signals is realized function is the same.

【0153】フレーム同期部208は、タイミング同期がとられているが、搬送波同期(周波数同期及び位相同期)はとられていない状態で、このフレーム同期処理を行う。 [0153] frame synchronization unit 208 is timing synchronization has been taken, the carrier synchronization (frequency synchronization and phase synchronization) is a state of not being taken, performing the frame synchronization process. このフレーム同期回路208は、第1の実施の形態のフレーム同期回路134と比べて、直交信号の伝送データではなく、角度信号の伝送データから同期ワードを検出する点において異なるが、実現している機能は同一である。 The frame synchronization circuit 208, as compared with the first embodiment of the frame synchronization circuit 134, rather than the transmission data of the quadrature signal, but the transmission data of the angle signal differs in that for detecting the synchronization word is realized function is the same. なお、フレーム同期部208は、角度信号からなる180度位相反転信号も生成する。 Incidentally, the frame synchronization unit 208, 180-degree phase inversion signal consisting angle signal is also generated. 搬送波の位相同期を行う位相同期部206は、180度の搬送波位相誤差が検出された場合には、180度位相反転信号を− Phase synchronization unit 206 to perform phase synchronization of the carrier wave, of 180 degrees when the carrier phase error is detected, 180 a phase-inverted signal -
180°として出力し、180度の搬送波位相誤差が検出されない場合には、180度位相反転信号を0°として出力する。 Output as 180 °, 180 ° carrier phase error if not detected, outputs a 180 degree phase-inverted signal as 0 °. この180度位相反転信号は、加算器20 The 180-degree phase inversion signal, the adder 20
9に供給される。 It is supplied to the 9.

【0154】加算器209は、第2の減算器205から出力された伝送データθ″と、フレーム同期部208から供給された180度位相反転信号とを加算する。18 [0154] Adder 209 .18 for adding transmission data θ and "output from the second subtractor 205, and a 180-degree phase inversion signal supplied from the frame synchronization unit 208
0度位相反転信号が0であれば、伝送データθ″はそのままで出力される。180度位相反転信号が−180であれば、伝送データθ″は180°位相が回転されて出力される。 If 0 degree phase inversion signal is 0, "if the .180 degree phase inversion signal is output as it is -180, the transmission data theta" transmission data theta is outputted 180 ° phase is rotated.

【0155】そして、出力された伝送データθ″は、内符号復号部103に供給される。 [0155] Then, transmission data θ output "is supplied to the inner code decoding section 103.

【0156】以上のように、本発明の第2の実施の形態のBSデジタル受信装置の復調部201では、搬送波の周波数同期を行う回路と、搬送波の位相同期を行う回路とを、直列に接続して、復調を行っている。 [0156] As described above, the demodulation unit 201 of the BS digital receiver of the second embodiment of the present invention, a circuit for performing frequency synchronization of a carrier wave, and a circuit for phase synchronization of the carrier wave, connected in series and, doing the demodulation. すなわち、 That is,
搬送波の周波数同期処理を行った後に、搬送波の位相同期処理を独立に行っている。 After the frequency synchronization of the carrier wave is performed independently phase synchronization of the carrier. そのため、搬送波の位相誤差の補正成分が、搬送波の周波数誤差の補正量に影響を与えないようにされている。 Therefore, the correction component of the phase error of the carrier, is so as not to affect the correction of the frequency error of the carrier.

【0157】それとともに、角度信号により搬送波同期処理を行うので、回路規模を小さくすることができる。 [0157] At the same time, since the carrier wave synchronization processing by the angle signal, it is possible to reduce the circuit scale.
なお、この復調部201の後段の例えば内符号復号部1 Incidentally, the subsequent example the inner code decoding section 1 of the demodulator 201
04との整合性をとるため、出力する角度信号を再度極座標信号に変換してもよいし、また、内符号復号部10 For consistency with 04, it may be converted back to polar signals the angle signal output, also an inner code decoding section 10
4のブランチメトリックを角度情報で算出するにしてもよい。 4 branch metrics may be calculated by the angle information.

【0158】 第3の実施の形態つぎに、本発明の第3の実施の形態のBSデジタル放送の受信装置について説明をする。 [0158] Third Embodiment Next, a third embodiment of a receiving apparatus of a BS digital broadcast of the present invention will be described.

【0159】なお、この第3の実施の形態は、第2の実施の形態の復調部201の周波数同期部の内部構成のみが異なるものである。 [0159] Incidentally, the third embodiment, only the internal structure of the frequency synchronization unit of the second embodiment of the demodulation unit 201 are different. 従って、第3の実施の形態は、この周波数同期部についてのみ詳細な説明を行う。 Thus, the third embodiment performs only the detailed description about this frequency synchronization unit.

【0160】周波数同期部220は、図13に示すように、タイミング制御回路221と、周波数誤差検出回路222と、フィルタ223と、NCO224と、レベル検出回路225とから構成される。 [0160] frequency synchronization unit 220, as shown in FIG. 13, a timing control circuit 221, a frequency error detection circuit 222, a filter 223 composed of a NCO224, the level detecting circuit 225.

【0161】タイミング制御回路221には、フレーム同期回路208からフレームスタートフラグ(FSTフラグ)が入力される。 [0161] The timing control circuit 221, frame start flag (FST flag) is input from the frame synchronization circuit 208. タイミング制御回路221は、このFSTフラグから、シンボル数をカウントすることによって、TMCCデータ、TAB信号(同期ワード)、 The timing control circuit 221 from the FST flag, by counting the number of symbols, TMCC data, TAB signal (synchronization word),
バースト信号等のBSデジタル放送でBPSK変調されることが規定されているシンボルタイミングを特定する。 Identify the symbol timing is defined to be BPSK modulated by BS digital broadcasting, such as the burst signal. タイミング制御回路221は、そのシンボルがTM The timing control circuit 221, the symbol is TM
CCデータ、TAB信号、バースト信号であることを特定する周波数同期情報更新フラグを生成し、フィルタ2 CC data, TAB signal to generate a frequency synchronization information update flag for identifying that it is a burst signal, a filter 2
23及びNCO224に供給する。 It supplies it to the 23 and NCO224. また、タイミング制御回路221は、レベル検出回路225からの比較結果に基づき搬送波の周波数同期が確立したかどうかを判断し、周波数同期が確立したと判断した場合に有効(1) Further, the timing control circuit 221 determines whether the comparison frequency synchronization of the carrier wave based on the results from the level detection circuit 225 is established, effective when it is determined that the frequency synchronization is established (1)
となる同期確立フラグを生成する。 Become generates a synchronization establishment flag. タイミング制御回路221は、同期確立フラグをNCO224に供給する。 The timing control circuit 221 supplies a synchronization establishment flag into NCO224.
なお、周波数同期情報更新フラグは、上述した第1の実施の形態と同様に、TMCCデータ、TAB信号、バースト信号の最初の1シンボルを除いた各シンボルで有効(1)となるフラグである。 The frequency synchronization information update flag, as in the first embodiment described above, TMCC data, TAB signals, is effective as (1) a flag for each symbol without the first symbol of the burst signal.

【0162】周波数誤差検出回路222は、角度変換回路202から出力される伝送データθ′が入力される。 [0162] frequency error detection circuit 222, the transmission data outputted from the angle converter 202 theta 'is input.
この周波数誤差検出回路222は、伝送データθ′に含まれている周波数誤差成分Δf 1を検出する。 The frequency error detection circuit 222 detects a frequency error component Delta] f 1 contained in the transmitted data theta '. 検出された周波数誤差量Δf 1は、フィルタ223に供給される。 Detected frequency error amount Delta] f 1 is supplied to the filter 223.

【0163】フィルタ223は、例えばIIRフィルタ等のループフィルタからなり、LPF(Low pass filte [0163] Filter 223 is, for example, a loop filter such as an IIR filter, LPF (Low pass filte
r)の特性を有している。 It has a characteristic of r). その構成は、図8に示したフィルタ143と同一である。 Its configuration is the same as the filter 143 shown in FIG. フィルタ223により平均化された周波数誤差量Δf 1は、NCO224及びレベル検出回路225に供給される。 Frequency error amount Delta] f 1, which is averaged by the filter 223 is supplied to the NCO224 and level detection circuit 225.

【0164】レベル検出回路225は、フィルタ223 [0164] The level detection circuit 225, the filter 223
から出力される周波数誤差量Δf 1の信号レベルを検出し、この信号レベルと所定の閾値thとを比較する。 Detecting a signal level of the frequency error amount Delta] f 1 output from and compares the signal level with a predetermined threshold value th. そして、その比較結果をタイミング制御回路221に供給する。 Then, it supplies the comparison result to the timing control circuit 221.

【0165】NCO224は、フィルタ223から出力された周波数誤差量Δf 1が入力される。 [0165] NCO224 the frequency error amount Delta] f 1 output from the filter 223 is input. NCO224 NCO224
は、この周波数誤差量Δf 1に基づき周波数誤差補正信号θ 1を出力する。 Outputs a frequency error correction signal theta 1 on the basis of the frequency error amount Delta] f 1.

【0166】具体的にNCO224は、図14に示すように、第1の累加算器231と、第2の累加算器232 [0166] Specifically NCO224, as shown in FIG. 14, a first accumulator 231, second accumulator 232
と、AND回路233とから構成される。 And, an AND circuit 233.

【0167】第1の累加算器231は、加算器235 [0167] The first accumulator 231, adder 235
と、レジスタ236とから構成される。 When, composed from the register 236 Metropolitan. 加算器235 Adder 235
は、フィルタ223から入力された周波数誤差量Δf 1 The frequency error amount Delta] f 1 input from the filter 223
と、レジスタ236の格納値とを加算演算する。 When, for the addition operation and the value stored in the register 236. レジスタ236は、その加算結果で格納値を更新する。 Register 236 updates the stored value in the addition result. 第1の累加算器231は、この加算器235とレジスタ236 The first accumulator 231, the adder 235 and the register 236
とにより、1シンボルクロック毎に周波数誤差量Δf 1 And, the frequency error amount for each symbol clock Delta] f 1
の累積加算を行う。 Performing a cumulative addition. このように周波数誤差量Δf 1を累加算することによって、レジスタ236には、その時刻における周波数補正量f 1が格納されることとなる。 By thus cumulatively adding the frequency error amount Delta] f 1, the register 236, so that the frequency correction value f 1 at that time is stored. 第1の累加算器231は、このレジスタ236に格納された、その時刻における周波数補正量f 1を、第2の累加算器232に供給する。 The first accumulator 231, the register 236 is stored in the frequency correction value f 1 at that time is supplied to the second accumulator 232.

【0168】第2の累加算器232は、加算器237 [0168] The second accumulator 232, adder 237
と、レジスタ238とから構成される。 When, composed from the register 238 Metropolitan. 加算器237 Adder 237
は、第1の累加算器231から入力された周波数補正量f 1と、レジスタ238の格納値とを加算演算する。 It includes a frequency correction amount f 1 input from the first accumulator 231, for the addition operation and the value stored in the register 238. レジスタ238は、その加算結果で格納値を更新する。 Register 238 updates the stored value in the addition result. 第2の累加算器232は、この加算器237とレジスタ2 The second accumulator 232, the adder 237 and the register 2
38とにより、1シンボルクロック毎に周波数補正量f By 38, the frequency correction amount f for each symbol clock
1の累積加算を行う。 Performing a cumulative addition of 1. このように周波数補正量f 1を累加算することによって、レジスタ238には、その時刻における位相補正量θ 1が格納されることとなる。 By thus cumulatively adding the frequency correction value f 1, the register 238, so that the phase correction amount at that time theta 1 is stored. 第2の累加算器232は、このレジスタ238に格納された、 The second accumulator 232 is stored in the register 238,
その時刻における位相補正量θ 1を周波数誤差補正信号θ 1として第1の減算器203に供給する。 The phase correction amount theta 1 at that time as a frequency error correction signal theta 1 supplied to the first subtracter 203.

【0169】ここで、AND回路223は、タイミング制御回路221から供給される周波数同期情報更新フラグと、同期確率フラグの反転信号とのアンド演算を行う。 [0169] Here, the AND circuit 223 performs the frequency synchronization information update flag supplied from the timing control circuit 221, the AND operation of an inverted signal of the synchronization probability flag. NCO224の第1の累加算器231のレジスタ2 NCO224 first of accumulator 231 registers 2
36(その時刻における周波数補正量f 1を格納しているレジスタ)は、このAND回路223の出力信号が、 36 (register storing frequency correction value f 1 at that time), the output signal of the AND circuit 223,
イネーブル信号として入力される。 It is input as an enable signal. すなわち、このレジスタ236は、同期確立フラグが無効(0)であって(即ち、周波数同期が確立していない状態:引き込み状態)、且つ、周波数同期情報更新フラグが有効(1)とされているときにのみ、内部データを更新する。 That is, the register 236 is a disabled synchronization establishment flag (0) (i.e., state frequency synchronization is not established: pull state), and the frequency synchronization information update flag is effective (1) when the only, to update the internal data.

【0170】そのため、同期確立前(同期引き込み状態)においては、NCO224から出力される周波数誤差補正信号θ 1の発振周波数の更新が、TAB,TMC [0170] Therefore, in the synchronization establishment before (pull-in state), update of the the frequency error correction signal theta 1 of the oscillation frequency output from NCO224, TAB, TMC
C,バースト位置でのみ行われ、それ以外の位置では、 C, occur only at the burst position, and in the other position,
最後の発振周波数が保持される。 The last of the oscillation frequency is held. つまり、BPSKで変調されているシンボルに対してのみ周波数誤差補正信号θ 1の発振周波数を変更する間欠的な動作を行う。 In other words, it performs intermittent operation of changing the oscillation frequency of the frequency error correction signal theta 1 only for the symbols that are modulated by BPSK.

【0171】そして、同期確立後には、NCO224から出力される周波数誤差補正信号θ [0171] Then, after establishing synchronization, frequency error correction signal output from NCO224 theta 1の発振周波数の更新はされず、同期確立時の最後の発振周波数が保持されることとなる。 1 updates the oscillation frequency is not the sole, so that the last of the oscillation frequency of the synchronization establishment time is held.

【0172】つまり、搬送波の周波数同期が確立すると、フィルタ223から出力される平均化された周波数誤差量Δf 1がある一定の値より小さくなり、完全に同期が確立すれば理論的には0となる。 [0172] That is, the frequency synchronization of the carrier is established, smaller than the certain value averaged frequency error amount Delta] f 1 output from the filter 223, in theory if perfect synchronization is established 0 Become. そのため、あるフィルタ223の出力値をある閾値thと比較し、この閾値thよりも小さくなれば周波数同期が確立したと判断し、同期確立を検出する。 Therefore, compared with the threshold th in the output value of a certain filter 223, it determines that the frequency synchronization becomes smaller than the threshold value th is established, detects the synchronization establishment. そして、搬送波の周波数同期が確立した場合には、周波数誤差補正信号θ 1の発振周波数を一定の値に保持し、安定化を図る。 When the frequency synchronization of the carrier wave is established, it holds the oscillation frequency of the frequency error correction signal theta 1 at a constant value, to stabilize.

【0173】また、同期確立後(同期保持状態)では、 [0173] In addition, in the after establishing synchronization (synchronization holding state),
フィルタ223の出力を検出し、フィルタ出力がある閾値th 2よりも大きくなれば、同期外れと判断し、同期確立フラグを無効(0)として、再度同期の引き込み動作を開始する。 Detecting the output of the filter 223, if greater than the threshold th 2 filter output is, determines that the desynchronization, the synchronization establishment flag as invalid (0), and starts again synchronization pull-in operation. ここで、同期保持状態で用いる閾値th Here, the threshold value used in the synchronization holding state th
2は、同期引き込み時に用いる閾値thよりも、大きな値とし、同期外れに対する耐性をもたせる。 2, than the threshold th used at the time of pull-in synchronization, a large value, maintain immunity against desynchronization.

【0174】このような同期引き込み時と同期保持時とで閾値を変えて同期保護を行う制御は、例えば、図15 [0174] Such synchronization pull during the synchronization holding time and control for the synchronization protection by changing the threshold value in, for example, FIG. 15
に示すようなステートマシーンにより行うことができる。 It can be carried out by the state machine, such as shown in FIG.

【0175】このステートマシーンは、同期引き込み状態を示す状態1〜3、同期保持状態を示す状態4〜6により制御を行う。 [0175] The state machine is state 1-3 showing a pull-state, the control by the state 4-6 showing the synchronization holding state.

【0176】以下、このステートマシーンの各状態について説明する。 [0176] In the following, a description will be given of each state of the state machine.

【0177】なお、以下のステートマシーンは、Δf 1 [0177] It should be noted that the following state machine, Δf 1
と閾値thとの比較実行し、その結果に基づいて状態の遷移を行う。 And comparing execution of the threshold value th, it performs the state transition based on the result. その遷移を行う自時的間隔は、適切な区間をΔf 1の測定区間としておく。 Own time interval for performing the transition, keep an appropriate interval and measurement interval Delta] f 1.

【0178】リセット信号が入力されると、同期引き込みを開始し、状態1に遷移する。 [0178] When the reset signal is inputted to start the pull-in, a transition to state 1.

【0179】続いて、状態1において、フィルタ出力Δ [0179] Subsequently, in the state 1, the filter output Δ
1と、閾値thとを比較する。 and f 1, is compared with the threshold th. 比較した結果、フィルタ出力Δf 1が閾値thよりも小さければ状態2に遷移し、比較した結果、フィルタ出力Δf 1が閾値th以上であれば状態1を維持する。 As a result of the comparison, if the filter output Delta] f 1 is smaller than the threshold value th transitions to state 2, the result of the comparison, to maintain the state 1 if the filter output Delta] f 1 is the threshold th or more. この状態1では、同期確立フラグは、無効(0)とされている。 In the state 1, synchronization establishment flag is invalid (0).

【0180】続いて、状態2において、フィルタ出力Δ [0180] Subsequently, in state 2, the filter output Δ
1と閾値thとを比較する。 comparing the f 1 and threshold value th. 比較した結果、フィルタ出力Δf 1が閾値thよりも小さければ状態3に遷移し、比較した結果、フィルタ出力Δf 1が閾値th以上であれば状態1に遷移する。 As a result of the comparison, if the filter output Delta] f 1 is smaller than the threshold value th transitions to state 3, the result of the comparison, a transition to state 1 if the filter output Delta] f 1 is the threshold th or more. この状態2では、同期確立フラグは、無効(0)とされている。 In the state 2, the synchronization establishment flag is invalid (0).

【0181】続いて、状態3において、フィルタ出力Δ [0181] Subsequently, in the state 3, the filter output Δ
1と、閾値thとを比較する。 and f 1, is compared with the threshold th. 比較した結果、フィルタ出力Δf 1が閾値thよりも小さければ状態4に遷移し、比較した結果、フィルタ出力Δf 1が閾値th以上であれば状態1に遷移する。 As a result of the comparison, if the filter output Delta] f 1 is smaller than the threshold value th transitions to state 4, the result of the comparison, a transition to state 1 if the filter output Delta] f 1 is the threshold th or more. ここで、状態4に遷移するときに、同期確立フラグを有効(0)とする。 Here, when a transition to state 4, and the synchronization establishment flag enabled (0).

【0182】すなわち、フィルタ出力Δf 1が3回連続して閾値thより小さかった場合にのみ、同期が確立したと判断をする。 [0182] That is, only when the filter output Delta] f 1 is smaller than three consecutive threshold th, the determination and synchronization is established. このことにより、偶発的にフィルタ出力Δf 1が閾値thより小さかったことによる引き込みミスを無くすことができる。 Thus, it is possible to eliminate mistakes retraction by accidental that filter output Delta] f 1 is less than the threshold value th.

【0183】続いて、同期保護状態の状態4では、フィルタ出力Δf 1と、閾値th2とを比較する。 [0183] Then, to compare the state 4 of the synchronization protection state, the filter output Delta] f 1, and a threshold value th2. 比較した結果、フィルタ出力Δf 1が閾値th以上であれば状態5に遷移し、比較した結果、フィルタ出力Δf 1が閾値th2より小さければ状態4を維持する。 As a result of the comparison, if the filter output Delta] f 1 is the threshold th or transition to state 5, the result of the comparison, to maintain the state 4 if the filter output Delta] f 1 is smaller than the threshold value th2. この状態4では、同期確立フラグは、有効(1)とされている。 In the state 4, the synchronization establishment flag is valid (1).

【0184】続いて、同期保護状態の状態5では、フィルタ出力Δf 1と、閾値th2とを比較する。 [0184] Then, to compare the state 5 of the synchronization protection state, the filter output Delta] f 1, and a threshold value th2. 比較した結果、フィルタ出力Δf 1が閾値th以上であれば状態6に遷移し、比較した結果、フィルタ出力Δf 1が閾値th2より小さければ状態4に遷移する。 As a result of the comparison, if the filter output Delta] f 1 is the threshold th or more transitions to state 6, the result of the comparison, the filter output Delta] f 1 transitions to state 4 smaller than the threshold value th2. この状態5では、同期確立フラグは、有効(1)とされている。 In the state 5, the synchronization establishment flag is valid (1).

【0185】続いて、同期保護状態の状態6では、フィルタ出力Δf 1と、閾値th2とを比較する。 [0185] Then, to compare the state 6 the synchronization protection state, the filter output Delta] f 1, and a threshold value th2. 比較した結果、フィルタ出力Δf 1が閾値th2以上であれば状態1に遷移し、比較した結果、フィルタ出力Δf 1が閾値thより小さければ状態4に遷移する。 As a result of the comparison, if the filter output Delta] f 1 is the threshold th2 or more transitions to state 1, the result of the comparison, the filter output Delta] f 1 transitions to state 4 is smaller than the threshold th. ここで、状態1に遷移する時に、同期確立フラグを無効(0)とする。 Here, when a transition to state 1, and the synchronization establishment flag disabled (0).

【0186】すなわち、フィルタ出力Δf 1が3回連続して閾値th2よりも小さかった場合にのみ、同期が外れたと判断する。 [0186] That is, only when the filter output Delta] f 1 is less than three consecutive threshold th2, it is determined that synchronization is lost. このことにより、偶発的にフィルタ出力Δf 1が閾値th2よりも大きかったため同期が外れてしまうというミスを無くすことができる。 Thus, accidental filter output Delta] f 1 can be eliminated mistakes that synchronization for greater than the threshold value th2 deviates.

【0187】なお、この第3の実施の形態は、第2の実施の形態の復調部201の周波数同期部の内部構成を変形したものであるが、ここで説明をした周波数同期部を第1の実施の形態に適用することもできる。 [0187] Incidentally, the third embodiment is a modification of the internal structure of the frequency synchronization unit of the second embodiment of the demodulator 201, where the frequency synchronization unit in which the described first It may be applied to the embodiment. この場合には、NCO224の最終段に直交座標変換回路を設け、 In this case, it provided the orthogonal coordinate conversion circuit in the final stage of NCO224,
直交座標信号の周波数誤差補正信号を生成すればよい。 The frequency error correction signal of the orthogonal coordinate signal may be generated.

【0188】 第4の実施の形態つぎに、本発明の第4の実施の形態のBSデジタル放送の受信装置について説明をする。 [0188] Fourth Embodiment Next, the receiving apparatus BS digital broadcasting of the fourth embodiment of the present invention will be described.

【0189】なお、この第4の実施の形態は、第3の実施の形態の復調部201の周波数同期部のNCOの内部構成のみが異なるものである。 [0189] In this fourth embodiment, only the internal configuration of the NCO of the frequency synchronization of the third embodiment of the demodulation unit 201 are different. 従って、第4の実施の形態は、このNCOについてのみ詳細な説明を行う。 Therefore, the fourth embodiment, only the detailed description of this NCO.

【0190】NCO250は、図16に示すように、加算器251と、スイープ回路252と、セレクタ253 [0190] NCO250, as shown in FIG. 16, an adder 251, a sweep circuit 252, a selector 253
と、レジスタ254と、累加算器255と、OR回路2 When, a register 254, an accumulator 255, OR circuits 2
56とから構成される。 It consists of 56.

【0191】加算器251は、平均化された周波数誤差量Δf 1とレジスタ254の格納値とを加算演算する。 [0191] The adder 251 adds operation on the stored value of the averaged frequency error amount Delta] f 1 and the register 254.
加算演算された結果は、セレクタ253に供給される。 Adding the calculated result is supplied to the selector 253.

【0192】スイープ回路252は、時間経過とともに値が単純増加(或いは減少)していくスイープ信号を発生する回路である。 [0192] sweep circuit 252 is a circuit for generating a sweep signal value over time goes by simply increasing (or decreasing). スイープ回路252は、周波数同期の引き込み時に、周波数スイープ信号dFを出力する。 Sweep circuit 252, during retraction of the frequency synchronization, to output a frequency sweep signal dF.
スイープ回路252は、周波数スイープ信号dFの信号レベルを増加させていき、同期が確立したときに出力を停止する。 Sweep circuit 252 gradually increases the signal level of the frequency sweep signal dF, stops the output when the synchronization is established. このスイープ回路252から発生された周波数スイープ信号dFは、セレクタ253に供給される。 Frequency sweep signal dF generated from the sweep circuit 252 is supplied to the selector 253.

【0193】セレクタ253は、加算器251からの出力値と、スイープ回路252からの周波数スイープ信号dFとを選択的に切り換え、レジスタ254に供給する。 [0193] The selector 253, the output value from the adder 251, selectively switches between the frequency sweep signal dF from the sweep circuit 252 is supplied to the register 254. セレクタ253は、タイミング制御回路221から出力された同期確立フラグに応じて、切り換え制御を行う。 The selector 253, in response to the synchronization establishment flag outputted from the timing control circuit 221, performs the switching control. セレクタ253は、同期確立フラグが無効(0)とされてるとき(即ち、同期引き込み状態のとき)には、 Selector 253, when it is synchronization establishment flag is invalid (0) (ie, when the pull-in state),
スイープ回路252からの周波数スイープ信号dFをレジスタ254に供給する。 Supplying a frequency sweep signal dF from the sweep circuit 252 to the register 254. 一方、セレクタ253は、同期確立フラグが有効(1)とされているとき(即ち、同期保持状態のとき)には、加算器251の出力をレジスタ254に供給する。 On the other hand, the selector 253, when the synchronization establishment flag is valid (1) (i.e., when the synchronization holding state) provides an output of the adder 251 to the register 254.

【0194】レジスタ254は、同期引き込み状態においては、スイープ回路252から出力された周波数スイープ信号dFを格納することとなる。 [0194] registers 254 in the pull-in state and storing the frequency sweep signal dF outputted from the sweep circuit 252. また、レジスタ2 In addition, the register 2
54は、同期保持状態においては、1シンボルクロック毎に累積加算された周波数誤差量Δf 1を格納し、周波数誤差量Δf 1を累積加算した結果得られる、その時刻における周波数補正量f 1を出力することとなる。 54, in the synchronization holding state, the output 1 stores a frequency error amount Delta] f 1, which is cumulatively added for each symbol clock, the frequency error amount Delta] f 1 obtained as a result of cumulative addition, a frequency correction value f 1 at that time and thus to.

【0195】なお、このレジスタ254は、OR回路2 [0195] Incidentally, the register 254, OR circuits 2
56の出力信号がイネーブル信号として供給される。 56 the output signal of which is supplied as an enable signal. O
R回路256は、同期確立フラグの反転信号と、周波数同期情報更新フラグとのOR演算をする回路である。 R circuit 256 is a circuit for the inversion signal of the synchronization establishment flag, an OR operation between the frequency synchronization information update flag. 従って、このレジスタ254は、同期確立フラグが無効(0)とされているとき(同期引き込み状態)には常に内部データを更新する。 Accordingly, the register 254 always updates the internal data when the synchronization establishment flag is invalid (0) (pull-in state). 一方、同期確立フラグが有効(1)とされているとき(同期保護状態)には、周波数同期情報更新フラグが有効(1)とされているときにのみ、内部データを更新する。 On the other hand, if (synchronization protection state) the synchronization establishment flag is valid (1), only when the frequency synchronization information update flag is valid (1), and updates the internal data. そのため、同期保護時においては、NCO224から出力される周波数誤差補正信号θ 1の発振周波数の更新が、TAB,TMCC,バースト位置でのみ行われ、それ以外の位置では、最後の発振周波数が保持される。 Therefore, at the time of synchronization protection, updating is the frequency error correction signal theta 1 of the oscillation frequency output from NCO224 is, TAB, TMCC, occur only at the burst position, and in the other position, the end of the oscillation frequency is held that. つまり、BPSKで変調されているシンボルに対してのみ周波数誤差補正信号θ 1の発振周波数を変更する間欠的な動作を行う。 In other words, it performs intermittent operation of changing the oscillation frequency of the frequency error correction signal theta 1 only for the symbols that are modulated by BPSK.

【0196】第2の累加算器255は、加算器257 [0196] The second accumulator 255, adder 257
と、レジスタ258とから構成される。 When, and a register 258 Metropolitan. 第2の累加算器255は、入力された周波数補正量f 1 (或いは周波数スイープ信号dF)とレジスタ238の格納値とを加算器237が加算演算し、その加算結果がレジスタ238 The second accumulator 255, and a stored value adder 237 adds the calculation of frequency correction value f 1 (or frequency sweep signal dF) and register 238 is input, and the addition result register 238
に格納されることによって、1シンボルクロック毎に周波数補正量f 1 (或いは周波数スイープ信号dF)の累積加算を行う。 By being stored in, it performs cumulative addition of the frequency correction value f 1 (or frequency sweep signal dF) for each symbol clock. 第2の累加算器255は、周波数補正量f 1 (或いは周波数スイープ信号dF)を累加算することによって、その時刻における位相補正量θ 1を出力することとなる。 The second accumulator 255, by cumulatively adding the frequency correction value f 1 (or frequency sweep signal dF), so that the output of the phase correction amount theta 1 at that time. 第2の累加算器232は、この位相補正量θ 1を、周波数誤差補正信号θ 1として第1の減算器2 The second accumulator 232, the phase correction amount theta 1, a frequency error correction signal theta 1 as a first subtracter 2
03に供給する。 It supplies it to the 03.

【0197】スイープ回路252の動作を図17に示すフローチャートを用いて説明をする。 [0197] will be described with reference to a flowchart shown in FIG. 17 the operation of the sweep circuit 252.

【0198】まず、BSデジタル放送の受信等が開始され、搬送波の周波数同期が開始されると、スイープ回路252には、外部からスイープスタート命令が入力される(ステップS11)。 [0198] First, received such start of BS digital broadcasting, the frequency synchronization of the carrier is started, the sweep circuit 252, sweep start command is input from the outside (step S11). このとき、同期確立フラグは、 At this time, the synchronization establishment flag,
無効(0)とされており、セレクタ253は、スイープ回路253を選択している。 Are invalid (0), the selector 253 selects the sweep circuit 253.

【0199】続いて、スイープ回路252は、周波数スイープ信号dFの値を初期値に設定する(ステップS1 [0199] Then, the sweep circuit 252 sets the value of the frequency sweep signal dF to the initial value (step S1
2)。 2).

【0200】続いて、スイープ回路252は、設定した信号レベルのスイープ信号dFを発生し、所定の待機時間の間処理を待機する(ステップS13)。 [0200] Then, the sweep circuit 252 generates a sweep signal dF of the signal level set, the processing waits for a predetermined waiting time (step S13).

【0201】続いて、スイープ回路252は、待機時間が経過すると、同期確立フラグを参照して、同期が確立したか否かを判断する。 [0202] Then, the sweep circuit 252, the standby time has elapsed, with reference to the synchronization establishment flag, it is determined whether synchronization has been established. もし、発生した信号レベルで周波数同期が取れたならば、フィルタ223の出力Δf 1 If the frequency synchronization generated signal level is taken, the output of the filter 223 Delta] f 1
は、閾値thよりも小さくなり、タイミング制御回路2 Is smaller than the threshold value th, the timing control circuit 2
21が同期確立フラグを有効(1)とする。 21 the synchronization establishment flag valid (1). 反対に、発生した信号レベルで周波数同期が取れていなければ、フィルタ223の出力Δf 1は、閾値th以上となり、タイミング制御回路221が同期確立フラグを無効(0) Conversely, in the generated signal level unless taken frequency synchronization, the output Delta] f 1 of the filter 223 becomes a threshold value or more th, the timing control circuit 221 disables the synchronization establishment flag (0)
としたままとする。 To remain a.

【0202】スイープ回路252は、同期が確立していなければ、周波数スイープ信号dFの値に、所定のステップ値(dFstep)をさらに加算して(ステップS [0202] sweep circuit 252, if not established synchronization, the value of the frequency sweep signal dF, and further adding a predetermined step value (dFstep) (step S
15)、再度ステップS13からの処理を、同期が確立するまで繰り返す。 15), the processing from step S13 and repeats until the synchronization is established.

【0203】そして、スイープ回路15は、同期が確立すると、周波数スイープ信号dFの出力を停止する。 [0203] Then, the sweep circuit 15, when synchronization is established, and stops the output of the frequency sweep signal dF. このとき、同期確立フラグは、有効(1)とされており、 At this time, the synchronization establishment flag is valid (1),
セレクタ253は加算器251を選択している。 The selector 253 selects the adder 251.

【0204】このような本発明の第4の実施の形態では、搬送波の周波数同期の引き込み時には、スイープ回路252から発生された周波数スイープ信号dFに基づき、周波数誤差補正信号θ 1を一定の周波数範囲の間でスイープする。 [0204] In such a fourth embodiment of the present invention, when retraction of the frequency synchronization of the carrier wave, based on the frequency sweep signal dF generated from the sweep circuit 252, a constant frequency range frequency error correction signal theta 1 to sweep in between. そして、スイープの各段階で、搬送波の周波数誤差量Δf 1を検出し、この周波数誤差量Δf 1が所定の閾値よりも小さくなったかどうかを検出することにより、周波数同期が確立したかどうかを判断する。 Then, determination at each stage of the sweep, and detects a frequency error amount Delta] f 1 carrier, by the frequency error amount Delta] f 1 detects whether or smaller than a predetermined threshold, whether the frequency synchronization is established to. 続いて、周波数同期が確立すると、セレクタ253を切り換えて、レジスタ250と加算器251で累加算器を構成し、同期ループを形成する。 Subsequently, when the frequency synchronization is established, by switching the selector 253 constitute the accumulator register 250 and the adder 251, to form a locked loop. なお、累加算器を構成して同期ループを形成する際には、レジスタ254にラッチしてあるスイープ値を加算器251にそのままフィードバックして、同期引き込みから、同期保持動作への移行を行う。 In forming a locked loop constituting the accumulator is a sweep values ​​are latched into the register 254 as it is fed back to the adder 251, since synchronization pull, making the transition to the synchronous hold operation.

【0205】以上のように第4の実施の形態では、周波数同期の引き込み時に、周波数誤差補正信号θ 1をスイープさせることにより、周波数同期の引き込み動作を高速に行うことができる。 [0205] In the fourth embodiment as described above, when retraction of the frequency synchronization, by sweeping the frequency error correction signal theta 1, it is possible to perform frequency synchronization pull-in operation at a high speed.

【0206】なお、この第4の実施の形態は、第3の実施の形態の復調部201の周波数同期部のNCOの内部構成を変形したものであるが、第1の実施の形態に適用することもできる。 [0206] Incidentally, the fourth embodiment is a modification of the internal structure frequency synchronization section of the NCO of the third embodiment of the demodulator 201 is applied to the first embodiment it is also possible. この場合には、NCO224の最終段に直交座標変換回路を設け、直交座標信号の周波数誤差補正信号を生成すればよい。 In this case, it provided the orthogonal coordinate conversion circuit in the final stage of NCO224, may generate a frequency error correction signal of the orthogonal coordinate signal.

【0207】また、この第4の実施の形態では、周波数誤差補正信号θ 1をスイープし、同期確立後に同期ループを形成しているが、同期確立後にはスイープを停止して、確立した状態を保持するように(すなわち、周波数誤差補正信号θ 1を固定したままにしておく)してもよい。 [0207] Further, in this fourth embodiment, sweeping the frequency error correction signal theta 1, but forms a synchronization loop after establishment of synchronization, stops the sweep after establishing synchronization, the established state to hold (i.e., to keep remain fixed frequency error correction signal theta 1) it may be. その場合には、同期外れの状態を常に監視し、同期が外れた場合には、再度スイープ回路252を動作させ、同期引き込みから繰り返すようにする。 In this case, constantly monitors the state of synchronization loss, when the synchronization is lost operates the sweep circuit 252 again to repeat the synchronous pull.

【0208】 第5の実施の形態つぎに、本発明の第5の実施の形態のBSデジタル放送の受信装置について説明をする。 [0208] the fifth embodiment Next, the reception apparatus of a BS digital broadcast according to the fifth embodiment of the present invention will be described.

【0209】なお、この第5の実施の形態は、第2の実施の形態の復調部201の周波数同期部及び位相同期部の内部構成のみが異なるものである。 [0209] In this fifth embodiment, only the frequency synchronization unit and the internal structure of the phase synchronization unit of the second embodiment of the demodulation unit 201 are different. 従って、第5の実施の形態は、この周波数同期部及び位相同期部についてのみ詳細な説明を行う。 Thus, the fifth embodiment will be described in detail only for the frequency synchronization unit and the phase synchronization unit.

【0210】まず、周波数同期部について説明をする。 [0210] First of all, the explanation for the frequency synchronization unit.

【0211】周波数同期部270は、図18に示すように、タイミング制御回路271と、周波数誤差検出回路272と、フィルタ273と、NCO274と、レベル検出回路275とから構成される。 [0211] frequency synchronization unit 270, as shown in FIG. 18, a timing control circuit 271, a frequency error detection circuit 272, a filter 273 composed of a NCO274, the level detecting circuit 275 Prefecture.

【0212】タイミング制御回路271には、フレーム同期回路208からフレームスタートフラグ(FSTフラグ)が入力される。 [0212] The timing control circuit 271, frame start flag (FST flag) is input from the frame synchronization circuit 208. タイミング制御回路271は、このFSTフラグから、シンボル数をカウントすることによって、TMCCデータ、TAB信号(同期ワード)、 The timing control circuit 271, from the FST flag, by counting the number of symbols, TMCC data, TAB signal (synchronization word),
バースト信号等のBSデジタル放送で必ずBPSK変調されることが規定されているシンボルタイミングを特定する。 Identify the symbol timing that is always BPSK modulated with BS digital broadcasting, such as the burst signal is defined. タイミング制御回路271は、そのシンボルがT The timing control circuit 271, the symbol is T
MCCデータ、TAB信号、バースト信号の位置であることを特定する周波数同期情報更新フラグを生成し、フィルタ273及びNCO274に供給する。 MCC data, TAB signal to generate a frequency synchronization information update flag that identifies a position of the burst signal, and supplies to the filter 273 and NCO274. また、タイミング制御回路271は、レベル検出回路275からの比較結果に基づき搬送波の周波数同期が確立したかどうかを判断し、周波数同期が確立したと判断した場合に有効(1)となる同期確立フラグを生成する。 Further, the timing control circuit 271 determines whether the synchronization frequency comparison based on the result of the carrier wave from the level detection circuit 275 is established, the synchronization establishment flag is valid (1) when it is determined that the frequency synchronization is established to generate. タイミング制御回路271は、同期確立フラグをフィルタ273に供給する。 The timing control circuit 271 supplies a synchronization establishment flag into the filter 273.

【0213】第1の減算器203から出力される角度データとされている伝送データθ′に含まれている周波数誤差成分Δf 1を検出する。 [0213] detecting a frequency error component Delta] f 1 included in the first subtractor 203 transmission data that is the output is the angle data from the theta '. 検出された周波数誤差量Δ Detected frequency error amount Δ
1は、フィルタ273に供給される。 f 1 is supplied to the filter 273.

【0214】フィルタ273は、例えばIIR(Infini [0214] The filter 273 is, for example, IIR (Infini
te Impulse Response)フィルタ等のループフィルタからなり、LPF(Low pass filter)の特性を有している。 Consists te Impulse Response) loop filter, such as filter has a characteristic of LPF (Low pass filter). フィルタ273は、周波数誤差検出回路272から周波数誤差量Δf 1が入力され、入力されたこの周波数誤差量Δf 1を平均化して出力する。 Filter 273, a frequency error amount Delta] f 1 from the frequency error detection circuit 272 is input, by averaging the frequency error amount Delta] f 1 input to output.

【0215】レベル検出回路275は、フィルタ273 [0215] The level detection circuit 275, filter 273
にから出力される平均化された周波数誤差量Δf 1のレベルを検出し、この周波数誤差量Δf 1と所定の閾値t Averaged to detect the level of the frequency error amount Delta] f 1 is outputted from the two, the frequency error amount Delta] f 1 with a predetermined threshold value t
hとを比較する。 It is compared with the h. そして、その比較結果をタイミング制御回路271に供給する。 Then, it supplies the comparison result to the timing control circuit 271.

【0216】NCO274は、フィルタ273から平均化された周波数誤差量Δf 1が入力され、この周波数誤差量Δf 1に基づき周波数誤差補正信号θ 1を出力する。 [0216] NCO274 the frequency error amount Delta] f 1, averaged from the filter 273, and outputs a frequency error correction signal theta 1 on the basis of the frequency error amount Delta] f 1.
このNCO274の構成は、第2の実施の形態と同一である。 The configuration of the NCO274 is identical to the second embodiment.

【0217】次に、フィルタ273についてさらに説明を行う。 [0217] Next, a further explanation for the filter 273.

【0218】フィルタ273は、図19に示すように、 [0218] filter 273, as shown in FIG. 19,
周波数誤差量Δf 1に利得Gを乗算する第1の乗算器2 First multiplier for multiplying a gain G in a frequency error amount Delta] f 1 2
81と、周波数誤差量Δf 1に帯域を決定する係数Kを乗算する第2の乗算器282と、フィルタ出力に係数(1−K)を乗算する第3の乗算器283と、第2の乗算器282の出力と第3の乗算器283の出力とを加算する加算器284と、加算器284の出力を遅延させるレジスタ285とから構成される。 And 81, a second multiplier 282 for multiplying the coefficient K which determines the bandwidth to the frequency error amount Delta] f 1, a third multiplier 283 for multiplying the coefficient (1-K) to the filter output, a second multiplier an adder 284 for adding the outputs of the vessel 282 and the output of the third multiplier 283, and a register 285 Metropolitan delaying the output of the adder 284. このような構成のフィルタ273は、入力された周波数誤差量Δf 1を係数K、利得Gでループフィルタリングし、平均化した周波数誤差量Δf 1をレジスタ285から出力する。 Filter 273 having such a configuration, the coefficient a frequency error amount Delta] f 1 input K, and the loop filtering with gain G, and outputs the frequency error amount Delta] f 1 averaged from the register 285.

【0219】ここで、フィルタ273は、利得G及び帯域を決定する係数Kの値が、同期引き込み時と同期保持時とで、切り換えられて用いられる。 [0219] Here, the filter 273, the value of the coefficient K which determines the gain G and band, at the time when the synchronization hold synchronization pull is used is switched. 例えば、図19に示すように、同期確率フラグに応じてG及びKを切り換えるセレクタ286、287が設けられている。 For example, as shown in FIG. 19, a selector 286, 287 for switching the G and K in accordance with the synchronization probability flags. このフィルタ273は、同期引き込み時には、フィルタの周波数特性を低利得、広帯域に設定し、同期保持時には、フィルタの周波数特性を高利得、狭帯域に設定する。 The filter 273 is, during the pull-in operation, sets the frequency characteristic of the filter low gain, a wide band, at the time of synchronization hold, to set the frequency characteristic of the filter to the high-gain, narrow band. すなわち、同期引き込み時の係数をG 1 ,K 1とし、同期保持時の係数をG 2 ,K 2とすれば、以下の関係となるように設定をする。 That is, the coefficients of the time synchronous pull and G 1, K 1, if the coefficient of the time synchronization holding and G 2, K 2, to set such that the following relationship. 1 >K 2 ,G 1 <G 2このことにより、同期引き込み時には、同期引き込みまでの時間を短縮化し、同期保持時には、同期の安定性を確保することができる。 The K 1> K 2, G 1 <G 2 This, at the time of pull-in operation, and shorten the time to pull-in, the time synchronization maintenance, it is possible to ensure the synchronization of stability.

【0220】なお、その時刻における平均化した周波数誤差量Δf 1を保持するレジスタ285は、タイミング制御回路141から供給される周波数同期情報更新フラグがイネーブル信号として入力され、周波数同期情報更新フラグが有効(1)とされているときにのみ、内部データを更新することについては、第2の実施の形態と同様である。 [0220] Incidentally, the register 285 holds the frequency error amount Delta] f 1 averaged at that time, the frequency synchronization information update flag supplied from the timing control circuit 141 is input as an enable signal, the frequency synchronization information update flag is valid only when there is a (1), for updating the internal data are the same as in the second embodiment.

【0221】つぎに、位相同期部について説明をする。 [0221] Next, the explanation for the phase synchronization unit.

【0222】位相同期部291は、図20に示すように、タイミング制御回路291と、位相誤差検出回路2 [0222] phase synchronization unit 291, as shown in FIG. 20, a timing control circuit 291, phase error detection circuit 2
92と、フィルタ293と、NCO294と、レベル検出回路295とから構成される。 92, a filter 293 composed of a NCO294, the level detecting circuit 295 Prefecture.

【0223】タイミング制御回路291には、フレーム同期回路208からフレームスタートフラグ(FSTフラグ)が入力される。 [0223] The timing control circuit 291, frame start flag (FST flag) is input from the frame synchronization circuit 208. タイミング制御回路291は、このFSTフラグから、シンボル数をカウントすることによって、TMCCデータ、TAB信号(同期ワード)、 The timing control circuit 291 from the FST flag, by counting the number of symbols, TMCC data, TAB signal (synchronization word),
バースト信号等のBSデジタル放送で必ずBPSK変調されることが規定されているシンボルタイミングを特定する。 Identify the symbol timing that is always BPSK modulated with BS digital broadcasting, such as the burst signal is defined. タイミング制御回路291は、そのシンボルがT The timing control circuit 291, the symbol is T
MCCデータ、TAB信号、バースト信号である場合に有効(1)となるBPSKフラグを生成し、フィルタ2 MCC data, TAB signal, generates a BPSK flag is valid (1) in the case of the burst signal, the filter 2
93及びNCO294に供給する。 It supplies it to the 93 and NCO294. また、タイミング制御回路291は、レベル検出回路295からの比較結果に基づき搬送波の周波数同期が確立したかどうかを判断し、周波数同期が確立したと判断した場合に有効(1) Further, the timing control circuit 291 determines whether the comparison frequency synchronization of the carrier wave based on the results from the level detection circuit 295 is established, effective when it is determined that the frequency synchronization is established (1)
となる同期確立フラグを生成する。 Become generates a synchronization establishment flag. タイミング制御回路291は、同期確立フラグをフィルタ293に供給する。 The timing control circuit 291 supplies a synchronization establishment flag into the filter 293.

【0224】第2の減算器205から出力される角度データとされている伝送データθ″に含まれている位相誤差量Δθ 2を検出する。検出された位相誤差量Δθ 2は、 [0224] The second subtractor 205 included in the transmission data theta "being the output is the angle data from the detecting the phase error amount [Delta] [theta] 2 are. Detected phase error amount [Delta] [theta] 2 is,
フィルタ293に供給される。 It is supplied to the filter 293.

【0225】フィルタ293は、例えばIIR(Infini [0225] The filter 293 is, for example, IIR (Infini
te Impulse Response)フィルタ等のループフィルタからなり、LPF(Low pass filter)の特性を有している。 Consists te Impulse Response) loop filter, such as filter has a characteristic of LPF (Low pass filter). フィルタ293は、位相誤差検出回路292から位相誤差量Δθ 2が入力され、入力されたこの位相誤差量Δθ 2を平均化して出力する。 Filter 293 is input from the phase error detection circuit 292 is a phase error amount [Delta] [theta] 2, the input to the phase error amount [Delta] [theta] 2 are averaged and output.

【0226】レベル検出回路295は、フィルタ293 [0226] The level detection circuit 295, filter 293
にから出力される平均化された位相誤差量Δθ 2のレベルを検出し、この位相誤差量Δθ 2と所定の閾値とを比較する。 Has been detected the level of the phase error amount [Delta] [theta] 2 averaged output from the two, it compares the phase error amount [Delta] [theta] 2 with a predetermined threshold. そして、その比較結果をタイミング制御回路2 Then, the timing control circuit 2 and the comparison result
91に供給する。 It supplies it to the 91.

【0227】NCO294は、フィルタ293から平均化された位相誤差量Δθ 2が入力され、この位相誤差量Δθ 2に基づき位相誤差補正信号θ 2を出力する。 [0227] NCO294 a phase error amount [Delta] [theta] 2 which is averaged is input from the filter 293, and outputs a phase error correction signal theta 2 on the basis of the phase error amount [Delta] [theta] 2. このN The N
CO294の構成は、第2の実施の形態と同一である。 Construction of CO294 is the same as the second embodiment.

【0228】ここで、この位相同期部のフィルタ293 [0228] Here, the phase synchronization section filter 293
も図19に示すフィルタと同様に、利得G及び帯域を決定する係数Kの値が、同期引き込み時と同期保持時とで、切り換えられて用いられる。 Also similar to the filter shown in FIG. 19, the value of the coefficient K which determines the gain G and band, at the time when the synchronization hold synchronization pull, used is switched. フィルタ293は、同期引き込み時には、フィルタの周波数特性を低利得、広帯域に設定し、同期保持時には、フィルタの周波数特性を高利得、狭帯域に設定する。 Filter 293, during the pull-in operation, it sets the frequency characteristic of the filter low gain, a wide band, at the time of synchronization hold, to set the frequency characteristic of the filter to the high-gain, narrow band. すなわち、同期引き込み時の係数をG 1 ,K 1とし、同期保持時の係数をG 2 ,K 2 That is, the coefficients of the time synchronous pull and G 1, K 1, a factor of at synchronous hold G 2, K 2
とすれば、以下の関係となるように設定をする。 If, for a set to be the following relationship. 1 K 1>
2 ,G 1 <G 2このことにより、同期引き込み時には、同期引き込みまでの時間を短縮化し、同期保持時には、同期の安定性を確保することができる。 K 2, G 1 <G 2 Thus, during the pull-in operation, and shorten the time to pull-in, the time synchronization maintenance, it is possible to ensure the synchronization of stability.

【0229】なお、周波数同期部270のフィルタ27 [0229] It should be noted that the filter 27 of the frequency synchronization section 270
3と、位相同期部290のフィルタ293とは、その回路構成は、同一であっても、利得G、係数Kの値は、それぞれ適応的に決定され異なるものである。 3, the filter 293 of the phase synchronization unit 290, the circuit configuration may be the same, the gain G, the value of the coefficient K, is different from the adaptively determined respectively.

【0230】 [0230]

【発明の効果】本発明にかかるデジタル衛星放送復調装置及び方法では、伝送データのシンボルタイミングの同期処理を行い、伝送データのフレーム同期タイミングを検出し、フレーム同期タイミングに基づき少なくとも同期ワードのシンボル位置を特定し、この同期ワードの各シンボルの搬送波周波数誤差を検出し、搬送波の周波数同期処理を行い、フレームタイミングに基づき少なくとも同期ワードのシンボル位置を特定し、この同期ワードの各シンボルの搬送波位相誤差を検出し、搬送波の位相同期処理を行う。 In accordance with the present invention a digital satellite broadcast demodulating apparatus and method according to the present invention performs a synchronization symbol timing of the transmission data, detects a frame synchronization timing of the transmission data, at least synchronization word symbol positions based on the frame synchronization timing identify, this detects the carrier frequency error of each symbol of the sync word, it performs frequency synchronization of the carrier, identifying at least synchronization word symbol positions based on the frame timing, carrier phase error of each symbol of the synchronization word It detects performs phase synchronization of the carrier.

【0231】すなわち、本発明にかかるデジタル衛星放送復調装置及び方法では、フレーム同期処理を行った後に搬送波同期処理を行うようにし、さらに、搬送波同期では、搬送波の周波数同期を行った後の伝送データに対して、搬送波の位相同期を行うようにしている。 [0231] That is, in the digital satellite broadcast demodulating apparatus and method according to the present invention, to perform the carrier synchronization processing after the frame synchronization process, further, in the carrier synchronization, the transmission data after the frequency synchronization of the carrier wave against, and to perform the phase synchronization of the carrier.

【0232】従って、本発明によれば、非常に簡易な構成で搬送波の周波数同期及び位相同期を行うことができ、変調方式が動的に変化するデジタル衛星放送の場合であっても、QPSKや8PSKといった信号点間の位相が狭いシンボルを用いずに、信号点間の位相が広いB [0232] Therefore, according to the present invention, it can be performed very carrier frequency synchronization and phase synchronization with a simple configuration, even when the digital satellite broadcast modulation scheme changes dynamically, QPSK Ya without using the phase is narrow symbols between the signal points such 8PSK, the phase between the signal points is wide B
PSK変調されたシンボルを検出して搬送波同期処理を行うので、高精度に搬送波同期処理を行うことができる。 Since detecting the PSK modulated symbols performing carrier synchronization processing, it is possible to perform carrier synchronization processing with high accuracy.

【0233】また、搬送波の周波数同期を行った伝送データに対して位相同期を行うので、周波数同期に必要となる信号帯域、及び、位相同期に必要となる信号帯域を狭くすることができ、低C/N環境のような送信信号の送信周波数と局部発振器の発信信号の周波数との周波数ずれが大きい環境下においても、確実且つ高速に搬送波同期を行うことができる。 [0233] Further, since the phase synchronization with respect to transmission data subjected to the frequency synchronization of the carrier, the signal bandwidth required to frequency synchronization, and, it is possible to narrow the signal bandwidth required to phase synchronization, low even in an environment frequency deviation is large and the frequency of the oscillation signal of the transmission frequency and the local oscillator of the transmission signal, such as C / N environment, it is possible to perform the carrier synchronization reliably and fast.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】第1の実施の形態のBSデジタル放送の受信装置のブロック構成図である。 1 is a block diagram of a receiver of BS digital broadcasting in the first embodiment.

【図2】上記BSデジタル放送の受信装置の復調部のブロック構成図である。 2 is a block diagram of a demodulator of the receiver of the BS digital broadcasting.

【図3】BSデジタル放送信号のスーパーフレーム構造を説明するための図である。 3 is a diagram for illustrating a superframe structure of BS digital broadcasting signal.

【図4】BSデジタル放送信号のフレーム構造を説明するための図である。 4 is a diagram for explaining the frame structure of the BS digital broadcasting signal.

【図5】上記復調部の同期処理手順を示すフローチャートである。 5 is a flowchart showing a synchronization procedure of the demodulator.

【図6】上記復調部の周波数同期部のブロック構成図である。 6 is a block diagram of a frequency synchronization of the demodulator.

【図7】上記周波数同期部の周波数誤差検出回路のブロック構成図である。 7 is a block diagram of a frequency error detection circuit of the frequency synchronization unit.

【図8】上記周波数同期部のフィルタのブロック構成図である。 8 is a block diagram of a filter of the frequency synchronization unit.

【図9】上記周波数同期部のNCOのブロック構成図である。 9 is a block diagram of the frequency synchronization of the NCO.

【図10】上記復調部の位相同期部のブロック構成図である。 10 is a block diagram of a phase synchronization unit of the demodulator.

【図11】上記位相同期部のNCOのブロック構成図である。 11 is a block diagram of the phase synchronization unit of the NCO.

【図12】第2の実施の形態のBSデジタル放送の受信装置のブロック構成図である。 12 is a block diagram of a receiver of BS digital broadcasting of the second embodiment.

【図13】第3の実施の形態のBSデジタル放送の受信装置に用いられる周波数同期部のブロック構成図である。 13 is a block diagram of a frequency synchronization unit for use in receiving apparatus BS digital broadcast according to the third embodiment.

【図14】上記周波数同期部のNCOのブロック構成図である。 14 is a block diagram of the frequency synchronization of the NCO.

【図15】上記周波数同期部の動作状態の遷移を示すステートマシーンである。 15 is a state machine illustrating the transition of the operation state of the frequency synchronization unit.

【図16】第4の実施の形態のBSデジタル放送の受信装置に用いられる周波数同期部のブロック構成図である。 16 is a block diagram of a frequency synchronization unit for use in receiving apparatus BS digital broadcasting of the fourth embodiment.

【図17】上記周波数同期部のスイープ回路の動作手順を示すフローチャートである。 17 is a flowchart showing an operation procedure of the sweep circuit of the frequency synchronization unit.

【図18】第5の実施の形態のBSデジタル放送の受信装置に用いられる周波数同期部のブロック構成図である。 18 is a block diagram of a frequency synchronization unit for use in receiving apparatus BS digital broadcasting in the fifth embodiment.

【図19】上記周波数同期部のフィルタのブロック構成図である。 19 is a block diagram of a filter of the frequency synchronization unit.

【図20】第5の実施の形態のBSデジタル放送の受信装置に用いられる位相同期部のブロック構成図である。 FIG. 20 is a block diagram of a phase synchronization unit employed in the receiving apparatus of the BS digital broadcasting in the fifth embodiment.

【図21】デジタル直交変調を行ってデジタルデータの伝送をする場合の一般的な伝送モデルを示すブロック構成図である。 FIG. 21 is a block diagram of a typical transmission model in the case of the transmission of digital data by performing digital quadrature modulation.

【符号の説明】 DESCRIPTION OF SYMBOLS

101,201 復調部、129 第1の複素乗算器、 101 and 201 demodulator 129 first complex multiplier,
130,220,270 周波数同期部、131 第2 130,220,270 frequency synchronization unit, 131 second
の複素乗算器、132,290 位相同期部、133 Complex multipliers, 132,290 phase synchronization unit, 133
タイミング同期部、134 フレーム同期部 Timing synchronization unit, 134 frame synchronization unit

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5C025 AA13 AA30 BA14 BA18 BA25 DA01 DA04 5K004 AA05 AA08 FH08 FJ01 JH05 JJ01 5K047 AA02 AA11 CC01 CC08 EE02 EE04 GG13 GG16 HH01 HH03 HH12 HH43 MM13 ────────────────────────────────────────────────── ─── front page of continued F-term (reference) 5C025 AA13 AA30 BA14 BA18 BA25 DA01 DA04 5K004 AA05 AA08 FH08 FJ01 JH05 JJ01 5K047 AA02 AA11 CC01 CC08 EE02 EE04 GG13 GG16 HH01 HH03 HH12 HH43 MM13

Claims (32)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 デジタル衛星放送の放送信号を復調するデジタル衛星放送復調装置において、 伝送データのシンボルタイミングの同期処理を行うタイミング同期手段と、 タイミング同期がとられた伝送データから同期ワードを検出して、伝送データのフレーム同期タイミングを検出するフレーム同期手段と、 フレームタイミングに基づき少なくとも上記同期ワードのシンボル位置を特定し、この同期ワードの各シンボルの搬送波周波数誤差を検出し、搬送波の周波数同期処理を行う搬送波周波数同期手段と、 フレームタイミングに基づき少なくとも上記同期ワードのシンボル位置を特定し、この同期ワードの各シンボルの搬送波位相誤差を検出し、搬送波の位相同期処理を行う搬送波位相同期手段とを備え、 上記搬送波位相同期手段は、搬 1. A digital satellite broadcast demodulating apparatus for demodulating a broadcast signal of digital satellite broadcasting, a timing synchronization means for performing synchronization of the symbol timing of the transmission data, detects the synchronization words from the transmission data timing synchronization has taken Te, a frame synchronization unit for detecting a frame synchronization timing of the transmission data, identifying at least the symbol position of the synchronization word on the basis of the frame timing, and detects the carrier frequency error of each symbol of the sync word, the frequency of the carrier wave synchronization processing a carrier frequency synchronization unit for performing, identifying at least the symbol position of the synchronization word on the basis of the frame timing, detects the carrier phase error of each symbol of the synchronization word, and a carrier phase synchronization means for performing phase synchronization of the carrier provided, the carrier phase synchronization means, transportable 波周波数同期手段により搬送波の周波数同期処理がされた後の伝送データに対して、搬送波の位相同期処理を行うことを備えるデジタル衛星放送復調装置。 For the transmission data after the frequency synchronization of the carrier it is by the wave frequency synchronization unit, a digital satellite broadcast demodulating apparatus comprising performing the phase synchronization of the carrier.
  2. 【請求項2】 上記フレーム同期手段は、伝送データのシンボル間の差分データを検出し、この伝送データの差分データと同期ワードの差分データとの相関をとって、 Wherein said frame synchronization means detects a difference data between symbols of transmission data, taking the correlation between the difference data of the difference data and the synchronization word of the transmitted data,
    伝送データのフレーム同期タイミングを検出することを特徴とする請求項1記載のデジタル衛星放送復調装置。 Digital satellite broadcast demodulating apparatus according to claim 1, wherein the detecting a frame synchronization timing of the transmission data.
  3. 【請求項3】 上記搬送波周波数同期手段は、 上記伝送データの搬送波周波数誤差成分を周波数誤差補正信号に基づき補正する補正部と、 上記補正部から出力された伝送データの搬送波周波数誤差を検出する搬送波周波数誤差検出部と、 上記搬送波周波数誤差検出部により検出された搬送波周波数誤差をフィルタリングするフィルタ部と、 フィルタリングされた搬送波周波数誤差に応じて発振周波数が変化する周波数誤差補正信号を生成する数値制御発振器と有して構成されることを特徴とする請求項1記載のデジタル衛星放送復調装置。 Wherein said carrier frequency synchronization unit, a correcting unit for correcting, based the carrier frequency error component of the transmission data to the frequency error correction signal, a carrier wave for detecting a carrier frequency error of the transmission data outputted from the correcting unit a frequency error detection unit, the numerical control oscillator for generating a filter unit for filtering the detected carrier frequency error by the carrier frequency error detector, a frequency error correction signal which changes its oscillation frequency in accordance with the filtered carrier frequency error digital satellite broadcast demodulating apparatus according to claim 1, characterized in that it is configured to have a.
  4. 【請求項4】 上記搬送波周波数同期手段は、上記フレームタイミングに基づき少なくとも同期ワードのシンボル位置を特定するタイミング制御部を備え、 上記フィルタ部は、上記タイミング制御部により特定された同期ワードのシンボル位置では、フィルタリング動作を行い、それ以外のシンボル位置では、最後のフィルタ出力値を保持する間欠動作を行い、 上記数値制御発振器は、上記タイミング制御部により特定された同期ワードのシンボル位置では、搬送波周波数誤差に応じて発振周波数を可変し、それ以外のシンボル位置では、最後の周波数を保持する間欠動作を行うことを特徴とする請求項3記載のデジタル衛星放送復調装置。 Wherein said carrier frequency synchronization unit is provided with a timing controller that identifies at least synchronization word symbol positions based on the frame timing, the filter unit, the symbol position of the synchronous word specified by the timing control unit in performs filtering operation, in other symbol positions, performs the intermittent operation of holding the last filter output values, said numerical control oscillator, the symbol position of the synchronization word specified by the timing control unit, the carrier frequency the oscillation frequency is varied according to the error, otherwise the symbol position, a digital satellite broadcast demodulating apparatus according to claim 3, characterized in that the intermittent operation of holding the last frequency.
  5. 【請求項5】 上記搬送波周波数同期手段の補正部は、 5. The correction of the carrier frequency synchronization unit,
    直交座標信号とされた伝送データに対して、直交座標信号とされた周波数誤差補正信号を複素乗算することにより、搬送波周波数誤差成分を補正することを特徴とする請求項3記載のデジタル衛星放送復調装置。 Relative Cartesian coordinate signal has been transmitted data by the frequency error correction signal which is a rectangular coordinate signal to complex multiplication, the digital satellite broadcast demodulating according to claim 3, characterized in that to correct the carrier frequency error component apparatus.
  6. 【請求項6】 上記搬送波周波数同期手段の補正部は、 6. The correction of the carrier frequency synchronization unit,
    位相信号とされた伝送データから、位相信号とされた周波数誤差補正信号を減算することにより、搬送波周波数誤差成分を補正することを特徴とする請求項3記載のデジタル衛星放送復調装置。 From the transmission data and the phase signal, by subtracting the frequency error correction signal to the phase signal, a digital satellite broadcast demodulating apparatus according to claim 3, characterized in that to correct the carrier frequency error component.
  7. 【請求項7】 上記搬送波位相同期手段は、 上記搬送波周波数同期手段により搬送波の周波数同期がされた後の伝送データを、位相誤差補正信号に基づき補正する補正部と、 上記補正部から出力された伝送データの搬送波位相誤差を検出する搬送波位相誤差検出部と、 上記搬送波位相誤差検出部により検出された搬送波位相誤差をフィルタリングするフィルタ部と、 フィルタリングされた搬送波位相誤差に応じて位相が変化する位相誤差補正信号を生成する数値制御発振器とを有して構成されることを特徴とする請求項1記載のデジタル衛星放送復調装置。 7. The carrier phase synchronization means, the transmission data after being frequency synchronization carrier by the carrier frequency synchronization unit, a correction unit that corrects, based on the phase error correction signal, output from the correction unit a carrier phase error detector for detecting a carrier phase error of the transmission data, the carrier phase error and filtering unit for filtering the detected carrier phase error by the detection unit, a phase which changes its phase in response to the filtered carrier phase error error correction signal digital satellite broadcast demodulating apparatus according to claim 1, characterized in that it is constituted and a numerically controlled oscillator for generating a.
  8. 【請求項8】 上記搬送波位相同期手段は、上記フレームタイミングに基づき少なくとも同期ワードのシンボル位置を特定するタイミング制御部を備え、 上記フィルタ部は、上記タイミング制御部により特定された同期ワードのシンボル位置では、フィルタリング動作を行い、それ以外のシンボル位置では、最後のフィルタ出力値を保持する間欠動作を行うことを特徴とする請求項7記載のデジタル衛星放送復調装置。 8. The carrier phase synchronization means comprises a timing controller for identifying at least synchronization word symbol positions based on the frame timing, the filter unit, the symbol position of the synchronous word specified by the timing control unit in performs filtering operation, the other in the symbol position, the end of the digital satellite broadcast demodulating apparatus according to claim 7, characterized in that the intermittent operation of holding the filter output value.
  9. 【請求項9】 上記搬送波位相同期手段の補正部は、直交座標信号とされた伝送データに対して、直交座標信号とされた位相誤差補正信号を複素乗算することにより、 Correction unit 9. The carrier phase synchronization means, with respect to the orthogonal coordinate signal has been transmitted data, the phase error correction signal which is a rectangular coordinate signal by complex multiplication,
    搬送波位相誤差成分を補正することを特徴とする請求項7記載のデジタル衛星放送復調装置。 Digital satellite broadcast demodulating apparatus according to claim 7, wherein the correcting the carrier phase error component.
  10. 【請求項10】 上記搬送波位相同期手段の補正部は、 Correction unit 10. The carrier phase synchronization means,
    位相信号とされた伝送データから、位相信号とされた位相誤差補正信号を減算することにより、搬送波位相誤差成分を補正することを特徴とする請求項7記載のデジタル衛星放送復調装置。 From the transmission data and the phase signal, by subtracting the phase error compensation signal and the phase signal, a digital satellite broadcast demodulating apparatus according to claim 7, wherein the correcting the carrier phase error component.
  11. 【請求項11】 上記搬送波周波数同期手段は、周波数同期の確立後は、同期が確立した状態の補正量を固定して上記デジタル直交信号の搬送波の周波数補正を行うことを特徴とする請求項1記載のデジタル衛星放送復調装置。 11. The carrier frequency synchronizing means after the frequency synchronization establishment, claim 1, characterized in that by fixing the correction amount in a state where synchronization is established performing carrier frequency correction of the digital quadrature signal digital satellite broadcast demodulating apparatus according.
  12. 【請求項12】 上記搬送波周波数同期手段は、周波数同期の引き込み時には、位相誤差補正信号をスイープさせ、スイープに応じて変化する搬送波周波数誤差に基づき周波数同期を確立することを特徴とする請求項1記載のデジタル衛星放送復調装置。 12. The carrier frequency synchronization unit, upon retraction of the frequency synchronization, claim, characterized in that by sweeping the phase error correction signal to establish a frequency synchronization based on the carrier frequency error changes depending on the sweep 1 digital satellite broadcast demodulating apparatus according.
  13. 【請求項13】 上記搬送波周波数同期手段は、搬送波周波数同期ループの周波数特性を制御する周波数特性制御部を有し、 この周波数特性制御部は、周波数同期引き込み時には、 13. The carrier frequency synchronization means has a frequency characteristic controller for controlling the frequency characteristic of the carrier frequency-locked loop, the frequency characteristic controller, at the time of pull-in frequency synchronization,
    上記周波数特性を低利得及び/又は広帯域とし、周波数同期確立時には、上記周波数特性を高利得及び/又は狭帯域とすることを特徴とする請求項1記載のデジタル衛星放送復調装置。 The frequency characteristic and low gain and / or broadband, frequency synchronization establishment time, digital satellite broadcast demodulating apparatus according to claim 1, characterized in that the frequency characteristic and high gain and / or narrowband.
  14. 【請求項14】 上記搬送波位相同期手段は、搬送波位相同期ループの周波数特性を制御する周波数特性制御部を有し、 この周波数特性制御部は、位相同期引き込み時には、上記周波数特性を低利得及び/又は広帯域とし、位相同期確立時には、上記周波数特性を高利得及び/又は狭帯域とすることを特徴とする請求項1記載のデジタル衛星放送復調装置。 14. The carrier phase synchronization means includes a frequency characteristic controller for controlling the frequency characteristics of the carrier phase locked loop, the frequency characteristic controller, at the time of pull-in phase synchronization, the frequency characteristic low gain and / or a broadband phase synchronization establishment time, digital satellite broadcast demodulating apparatus according to claim 1, characterized in that the frequency characteristic and high gain and / or narrowband.
  15. 【請求項15】 上記搬送波周波数同期手段は、上記搬送波周波数誤差成分が所定の閾値よりも低ければ同期確立状態とし、上記搬送波周波数誤差成分が所定の閾値よりも高ければ同期引き込み状態とする状態制御を行うステートマシーンを用いて同期制御を行い、 上記搬送波位相同期手段は、上記搬送波位相誤差成分が所定の閾値よりも低ければ同期確立状態とし、上記搬送波位相誤差成分が所定の閾値よりも高ければ同期外れ状態とする状態制御を行うステートマシーンを用いて同期制御を行うことを特徴とする請求項1記載のデジタル衛星放送復調装置。 15. The carrier frequency synchronization unit, the carrier frequency error component is the synchronization established state is lower than a predetermined threshold value, the state control the carrier frequency error component is a state pull-in is higher than a predetermined threshold value the performs synchronous control using a state machine to perform, the above carrier phase synchronization means, the carrier phase error component to the synchronization established state is lower than a predetermined threshold value, if the carrier phase error component is higher than a predetermined threshold value digital satellite broadcast demodulating apparatus according to claim 1, wherein the exercising synchronous control using the state machine performs state control to out-of-sync state.
  16. 【請求項16】 上記搬送波周波数同期手段及び上記搬送波位相同期手段は、同期確立状態での閾値よりも、同期引き込み状態での閾値を低くして、各ステートマシーンによる制御を行うことを特徴とする請求項15記載のデジタル衛星放送復調装置。 16. The carrier frequency synchronizing means and the carrier phase synchronization means, than the threshold value in the synchronization establishment state, by lowering the threshold in the pull-in state, and performs control by the state machine digital satellite broadcast demodulating apparatus according to claim 15, wherein.
  17. 【請求項17】 デジタル衛星放送の放送信号を復調するデジタル衛星放送復調方法において、 伝送データのシンボルタイミングの同期処理を行い、 タイミング同期がとられた伝送データから同期ワードを検出して、伝送データのフレーム同期タイミングを検出し、 フレームタイミングに基づき少なくとも上記同期ワードのシンボル位置を特定し、この同期ワードの各シンボルの搬送波周波数誤差を検出し、搬送波の周波数同期処理を行い、 搬送波の周波数同期処理がされた後の伝送データに対して、フレームタイミングに基づき少なくとも上記同期ワードのシンボル位置を特定し、この同期ワードの各シンボルの搬送波位相誤差を検出し、搬送波の位相同期処理を行うことを特徴とするデジタル衛星放送復調方法。 17. The digital satellite broadcast demodulating method for demodulating a broadcast signal of digital satellite broadcasting, performs synchronous processing of the symbol timing of the transmission data, detects a synchronization word from the transmission data timing synchronization has been taken, transmitted data detecting the frame synchronization timing, identifying at least the symbol position of the synchronization word on the basis of the frame timing, and detects the carrier frequency error of each symbol of the sync word, performs frequency synchronization carrier, frequency of the carrier wave synchronization processing characterized for the transmission data after being, identifying at least the symbol position of the synchronization word on the basis of the frame timing, it detects the carrier phase error of each symbol of the synchronization word, to make the phase synchronization of the carrier digital satellite broadcast demodulation method to be.
  18. 【請求項18】 伝送データのシンボル間の差分データを検出し、この伝送データの差分データと同期ワードの差分データとの相関をとって、伝送データのフレーム同期タイミングを検出することを特徴とする請求項17記載のデジタル衛星放送復調方法。 18. detecting differential data between symbols of transmission data, taking the correlation between the difference data of the difference data and the synchronization word of the transmitted data, and detects the frame synchronization timing of the transmission data digital satellite broadcast demodulating method of claim 17, wherein.
  19. 【請求項19】 上記搬送波の周波数同期処理で、 上記伝送データの搬送波周波数誤差成分を周波数誤差補正信号に基づき補正し、 周波数誤差補正信号に基づき補正された伝送データの搬送波周波数誤差を検出し、 検出された搬送波周波数誤差をフィルタリングし、 フィルタリングされた搬送波周波数誤差に応じて発振周波数が変化する周波数誤差補正信号を生成することを特徴とする請求項17記載のデジタル衛星放送復調方法。 In 19. Frequency synchronization of the carrier, the carrier frequency error components of the transmission data is corrected based on the frequency error correction signal, detects the carrier frequency error of the corrected transmitted data to based on the frequency error correction signal, detected by filtering the carrier frequency error, filtered digital satellite broadcast demodulating method of claim 17, wherein generating a frequency error correction signal which changes its oscillation frequency in accordance with the carrier frequency error.
  20. 【請求項20】 上記搬送波周波数同期で、 上記フレームタイミングに基づき少なくとも同期ワードのシンボル位置を特定し、 特定された同期ワードのシンボル位置ではフィルタリング動作を行い、それ以外のシンボル位置では最後のフィルタ出力値を保持することによって、間欠的なフィルタリング動作を行い、 特性された同期ワードのシンボル位置では搬送波周波数誤差に応じて発振周波数を可変し、それ以外のシンボル位置では最後の周波数を保持することによって、間欠的に周波数誤差補正信号の周波数制御動作を行うことを特徴とする請求項19記載のデジタル衛星放送復調方法。 In 20. The carrier frequency synchronization, and identifies the least synchronization word symbol positions based on the frame timing, performs the filtering operation at the symbol position of the synchronous word is identified, the last filter output at other symbol positions by holding the value, it performs intermittent filtering operation, by the symbol positions of the characteristic synchronization word in accordance with the carrier frequency error by varying the oscillation frequency, which holds the last frequency in the other symbol position intermittently digital satellite broadcast demodulating method of claim 19, wherein the performing the frequency control operation of frequency error correction signal.
  21. 【請求項21】 直交座標信号とされた伝送データに対して、直交座標信号とされた周波数誤差補正信号を複素乗算することにより、搬送波周波数誤差成分を補正することを特徴とする請求項19記載のデジタル衛星放送復調方法。 Respect 21. The transmission data and the orthogonal coordinate signal, by a frequency error correction signal which is a rectangular coordinate signal to complex multiplication, claim 19, characterized in that to correct the carrier frequency error component digital satellite broadcast demodulation method of.
  22. 【請求項22】 位相信号とされた伝送データから、位相信号とされた周波数誤差補正信号を減算することにより、搬送波周波数誤差成分を補正することを特徴とする請求項19記載のデジタル衛星放送復調方法。 From the transmission data 22. A is the phase signal, by subtracting the frequency error correction signal to the phase signal, a digital satellite broadcast demodulating according to claim 19, wherein the correcting the carrier frequency error component Method.
  23. 【請求項23】 上記搬送波の位相同期処理で、 搬送波の周波数同期がされた後の伝送データの搬送波位相誤差成分を、位相誤差補正信号に基づき補正し、 位相誤差補正信号に基づき補正された伝送データの搬送波位相誤差を検出する搬送波位相誤差検出部と、 検出された搬送波位相誤差をフィルタリングし、 フィルタリングされた搬送波位相誤差に応じて位相が変化する位相誤差補正信号を生成ことを特徴とする請求項17記載のデジタル衛星放送復調方法。 In 23. The phase synchronization of the carrier wave transmission, the carrier phase error component of the transmission data after the frequency synchronization of the carrier is, corrected based on the phase error correction signal, which is corrected based on the phase error correction signal a carrier phase error detector for detecting a carrier phase error data, claims filters the detected carrier phase error, and wherein the generating a phase error correction signal whose phase changes in accordance with the filtered carrier phase error digital satellite broadcast demodulating method claim 17, wherein.
  24. 【請求項24】 上記搬送波位相同期手段で、 上記フレームタイミングに基づき少なくとも同期ワードのシンボル位置を特定し、 特定された同期ワードのシンボル位置ではフィルタリング動作を行い、それ以外のシンボル位置では最後のフィルタ出力値を保持することによって、間欠なフィルタリング動作を行うことを特徴とする請求項23記載のデジタル衛星放送復調方法。 In 24. The carrier phase synchronization means, to identify the symbol position of at least synchronization word based on said frame timing, performs the filtering operation at the symbol position of a particular sync word, the last filter in the other symbol position by holding the output value, the digital satellite broadcast demodulating method of claim 23, wherein the performing intermittent filtering operation.
  25. 【請求項25】 直交座標信号とされた伝送データに対して、直交座標信号とされた位相誤差補正信号を複素乗算することにより、搬送波位相誤差成分を補正することを特徴とする請求項23記載のデジタル衛星放送復調方法。 Respect 25. The transmission data and the orthogonal coordinate signal, by a phase error correction signal with the orthogonal coordinate signal to complex multiplication, according to claim 23, characterized in that for correcting the carrier phase error component digital satellite broadcast demodulation method of.
  26. 【請求項26】 位相信号とされた伝送データから、位相信号とされた位相誤差補正信号を減算することにより、搬送波位相誤差成分を補正することを特徴とする請求項23記載のデジタル衛星放送復調方法。 From the transmission data 26. is a phase signal, by subtracting the phase error compensation signal and the phase signal, a digital satellite broadcast demodulating according to claim 23, wherein the correcting the carrier phase error component Method.
  27. 【請求項27】 周波数同期の確立後は、同期が確立した状態の補正量を固定して上記デジタル直交信号の搬送波の周波数補正を行うことを特徴とする請求項17記載のデジタル衛星放送復調方法。 27. After the frequency of the synchronization establishment, the digital satellite broadcast demodulating method of claim 17, wherein securing the correction amount in a state where synchronization is established and performing frequency correction of the carrier wave of the digital quadrature signal .
  28. 【請求項28】 周波数同期の引き込み時には、位相誤差補正信号をスイープさせ、スイープに応じて変化する搬送波周波数誤差に基づき周波数同期を確立することを特徴とする請求項17記載のデジタル衛星放送復調方法。 The 28. During retraction of the frequency synchronization, by sweeping the phase error correction signal, a digital satellite broadcast demodulating method of claim 17, wherein the establishing frequency synchronization based on the carrier frequency error changes depending on the sweep .
  29. 【請求項29】 周波数同期引き込み時には、搬送波周波数同期ループの周波数特性を低利得及び/又は広帯域とし、周波数同期確立時には、上記周波数特性を高利得及び/又は狭帯域とすることを特徴とする請求項17記載のデジタル衛星放送復調方法。 During retraction 29. Frequency synchronization, the frequency characteristic of the carrier frequency synchronization loop with low gain and / or broadband, during frequency synchronization established, characterized by the frequency characteristic and high gain and / or narrowband claims digital satellite broadcast demodulating method claim 17, wherein.
  30. 【請求項30】 位相同期引き込み時には、搬送波周波数同期ループの周波数特性を低利得及び/又は広帯域とし、位相同期確立時には、上記周波数特性を高利得及び/又は狭帯域とすることを特徴とする請求項17記載のデジタル衛星放送復調方法。 The 30. During retraction phase synchronization, the frequency characteristic of the carrier frequency synchronization loop with low gain and / or broadband, at the time of phase synchronization establishment, characterized by the frequency characteristic and high gain and / or narrowband claims digital satellite broadcast demodulating method claim 17, wherein.
  31. 【請求項31】 上記搬送波周波数同期処理で、上記搬送波周波数誤差成分が所定の閾値よりも低ければ同期確立状態とし、上記搬送波周波数誤差成分が所定の閾値よりも高ければ同期引き込み状態とする状態制御を行うステートマシーンを用いて同期制御を行い、 上記搬送波位相同期処理で、上記搬送波位相誤差成分が所定の閾値よりも低ければ同期確立状態とし、上記搬送波位相誤差成分が所定の閾値よりも高ければ同期外れ状態とする状態制御を行うステートマシーンを用いて同期制御を行うことを特徴とする請求項17記載のデジタル衛星放送復調方法。 In 31. The carrier frequency synchronization process, the carrier frequency error component is the synchronization established state is lower than a predetermined threshold value, the state control the carrier frequency error component is a state pull-in is higher than a predetermined threshold value performs synchronous control using a state machine to perform, in the carrier phase synchronization, the carrier phase error component to the synchronization established state is lower than a predetermined threshold value, if the carrier phase error component is higher than a predetermined threshold value digital satellite broadcast demodulating method of claim 17, wherein the exercising synchronous control using the state machine performs state control to out-of-sync state.
  32. 【請求項32】 上記搬送波周波数同期処理及び上記搬送波位相同期処理では、同期確立状態での閾値よりも、 In 32. The carrier frequency synchronization and the carrier phase synchronization process, than the threshold value in the synchronization establishment state,
    同期引き込み状態での閾値を低くして、各ステートマシーンによる制御を行うことを特徴とする請求項31記載のデジタル衛星放送復調方法。 The threshold in the pull condition and low, digital satellite broadcast demodulating method of claim 31, wherein the performing control by each state machine.
JP2000292846A 2000-09-26 2000-09-26 Device and method for demodulating digital satellite broadcast Withdrawn JP2002111768A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000292846A JP2002111768A (en) 2000-09-26 2000-09-26 Device and method for demodulating digital satellite broadcast

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000292846A JP2002111768A (en) 2000-09-26 2000-09-26 Device and method for demodulating digital satellite broadcast

Publications (1)

Publication Number Publication Date
JP2002111768A true true JP2002111768A (en) 2002-04-12

Family

ID=18775726

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000292846A Withdrawn JP2002111768A (en) 2000-09-26 2000-09-26 Device and method for demodulating digital satellite broadcast

Country Status (1)

Country Link
JP (1) JP2002111768A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006525763A (en) * 2003-05-05 2006-11-09 トムソン ライセンシングThomson Licensing Multi-level modulation signal method and apparatus for synchronizing
JP2007124416A (en) * 2005-10-28 2007-05-17 Sharp Corp Ofdm demodulating device, ofdm demodulation program, and record medium
JP2008278186A (en) * 2007-04-27 2008-11-13 Sony Corp Reception device, reception method, and program
US7907639B2 (en) 2003-05-05 2011-03-15 Thomson Licensing Method and apparatus for synchronizing a multi-level modulation signal
US8155257B2 (en) 2007-04-27 2012-04-10 Sony Corporation Synchronizing circuit and controlling method thereof
US8170170B2 (en) 2007-04-20 2012-05-01 Sony Corporation Carrier synchronizing circuit and carrier synchronizing method
JPWO2015005197A1 (en) * 2013-07-11 2017-03-02 日本電気株式会社 Demodulation circuit, receiver and demodulation method

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006525763A (en) * 2003-05-05 2006-11-09 トムソン ライセンシングThomson Licensing Multi-level modulation signal method and apparatus for synchronizing
US7907639B2 (en) 2003-05-05 2011-03-15 Thomson Licensing Method and apparatus for synchronizing a multi-level modulation signal
JP2007124416A (en) * 2005-10-28 2007-05-17 Sharp Corp Ofdm demodulating device, ofdm demodulation program, and record medium
US8170170B2 (en) 2007-04-20 2012-05-01 Sony Corporation Carrier synchronizing circuit and carrier synchronizing method
JP2008278186A (en) * 2007-04-27 2008-11-13 Sony Corp Reception device, reception method, and program
US8155257B2 (en) 2007-04-27 2012-04-10 Sony Corporation Synchronizing circuit and controlling method thereof
JPWO2015005197A1 (en) * 2013-07-11 2017-03-02 日本電気株式会社 Demodulation circuit, receiver and demodulation method

Similar Documents

Publication Publication Date Title
US5724396A (en) Signal processing system
US6778589B1 (en) Symbol synchronous device and frequency hopping receiver
US6061406A (en) Multichannel time shared demodulator and method
US5960040A (en) Communication signal processors and methods
US5151925A (en) Coherent demodulation method for a digitally modulated signal having a continuous phase and a constant envelope
US20090311979A1 (en) Polar modulator with path delay compensation
US20040165656A1 (en) Correlation detection improvement by averaging spread spectrum signals
US20050100118A1 (en) Guard interval and FFT mode detector in DVB-T receiver
US6483885B1 (en) Frame synchronizer
JPH09233047A (en) Orthogonal frequency division multiplex signal transmission system
US7039140B2 (en) OFDM data demodulators synchronization
US20050207474A1 (en) System and method for coherent multi-h continuous phase modulation waveform
JP2001292124A (en) Reception device
JP2002314506A (en) Receiver and reception method
US20070036247A1 (en) Receiver with frequency offset compensation for M-state phase modulation
WO1999020023A1 (en) Synchronization techniques and systems for radiocommunication
JP2000165341A (en) Ofdm demodulation circuit
JP2004214960A (en) Ofdm demodulator
US6353358B1 (en) Quadrature demodulation circuit with a pseudo locked state detection system
JPH10126310A (en) Receiver for spread spectrum communication
US20090103633A1 (en) Data aided detection of spectrum inversion
CN1529484A (en) Method and device for realing differential-deviation four-phase key-control coherent demodulation
US6597725B1 (en) Carrier phase follower and frequency hopping receiver
JP2000138722A (en) Psk demodulator
WO2001050631A2 (en) Carrier tracking loop for direct sequence spread spectrum systems

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20071204