WO2015002021A1

WO2015002021A1 - ファブリペロー干渉フィルタ

Info

Publication number: WO2015002021A1
Application number: PCT/JP2014/066662
Authority: WO
Inventors: 柴山　勝己; 笠原　隆; 真樹廣瀬; 敏光川合
Original assignee: 浜松ホトニクス株式会社
Priority date: 2013-07-02
Filing date: 2014-06-24
Publication date: 2015-01-08
Also published as: EP3901685A2; EP3018521B1; EP3018521A4; US10185140B2; EP3018521A1; JP6211833B2; CN105339829B; CN105339829A; JP2015011311A; US20160370573A1; EP3901685A3

Abstract

　ファブリペロー干渉フィルタ（１０Ａ）は、第１ミラー（３１）と、空隙（Ｓ）を介して第１ミラー（３１）と対向する第２ミラー（４１）と、光透過領域（１１）を囲むように第１ミラー（３１）に形成された第１電極（１７）と、光透過領域（１１）を含むように第１ミラー（３１）に形成された第２電極（１８）と、第１電極（１７）及び第２電極（１８）と対向するように第２ミラー（４１）に形成され、第２電極（１８）と同電位に接続された第３電極（１９）と、を備え、第２電極（１８）は、第１ミラー（３１）と第２ミラー（４１）とが対向する対向方向（Ｄ）において、第１電極（１７）に対して第３電極（１９）側又はその反対側に位置している。

Description

ファブリペロー干渉フィルタ

　本発明は、ファブリペロー干渉フィルタに関する。

　従来のファブリペロー干渉フィルタとして、例えば特許文献１には、第１ミラーと、空隙を介して第１ミラーと対向する第２ミラーと、光透過領域を囲むように第１ミラーに形成された第１電極と、光透過領域を含むように第１ミラーに形成された第２電極と、第１電極及び第２電極と対向するように第２ミラーに形成され、第２電極と電気的に接続された第３電極と、を備えるものが記載されている。

　このようなファブリペロー干渉フィルタにおいては、第１電極と第３電極との間に電圧が印加されると、当該電圧に応じた静電気力が両電極間に発生するため、それによって、第１ミラーと第２ミラーとの距離を調整することができる。ファブリペロー干渉フィルタを透過する光の波長は、光透過領域における両ミラー間の距離に依存するため、第１電極と第３電極との間に印加する電圧を調整することで、透過する光の波長を適宜選択することができる。このとき、第２電極は、電気的に接続された第３電極と同電位となるため、光透過領域において第１ミラー及び第２ミラーを平坦に保つための補償電極として機能する。

特開平７－２８６８０９号公報

　しかしながら、特許文献１記載のファブリペロー干渉フィルタでは、第１電極と第２電極とが第１ミラーにおいて同一平面上に配置されているため、両電極間の電気的絶縁を十分に図ることができないおそれがある。このように、第１電極と第２電極との間の電気的絶縁が不十分であると、リーク電流が発生し、第１ミラーと第２ミラーとの距離を電圧に応じて適切に調整することができず、所望の波長を有する光を透過させることができない。

　そこで、本発明は、所望の波長を有する光を好適に透過させることができるファブリペロー干渉フィルタを提供することを目的とする。

　本発明の一側面のファブリペロー干渉フィルタは、第１ミラーと、空隙を介して第１ミラーと対向する第２ミラーと、光透過領域を囲むように第１ミラーに形成された第１電極と、光透過領域を含むように第１ミラーに形成された第２電極と、第１電極及び第２電極と対向するように第２ミラーに形成され、第２電極と同電位に接続された第３電極と、を備え、第２電極は、第１ミラーと第２ミラーとが対向する対向方向において、第１電極に対して第３電極側又はその反対側に位置している。

　このファブリペロー干渉フィルタでは、第１電極と第２電極とが同一ミラー内の同一平面上に配置されていないため、第１電極と第２電極との間の電気的絶縁が十分に図られる。よって、このファブリペロー干渉フィルタによれば、所望の波長を有する光を好適に透過させることができる。

　本発明の一側面のファブリペロー干渉フィルタでは、第２電極は、対向方向において、第１電極に対して第３電極の反対側に位置していてもよい。この構成によれば、光透過領域において第１ミラー及び第２ミラーを平坦に保つための補償電極として機能する第２電極が第１電極と第３電極との間に位置しないので、第１電極と第３電極との間に、電圧に応じた静電気力を好適に発生させることができる。

　本発明の一側面のファブリペロー干渉フィルタでは、第２電極は、第１ミラーを構成する誘電体層によって空隙から隔離されていてもよい。この構成によれば、第１電極によって囲まれた誘電体層と第３電極との間にも電位差が生じて静電気力が発生することになるので、第１ミラーと第２ミラーとの距離を調整するために第１電極と第３電極との間に印加する電圧を低くすることができる。

　本発明の一側面のファブリペロー干渉フィルタでは、第２電極は、第１ミラーに設けられた凹部内において空隙に露出していてもよい。この構成によれば、第１電極と第２電極との間の電気的絶縁をより確実に図ることができると共に、第２電極を補償電極としてより確実に機能させることができる。

　本発明の一側面のファブリペロー干渉フィルタは、第２電極と第３電極とを電気的に接続する配線を更に備え、配線は、第２電極から対向方向に垂直な方向に沿って第２電極の外側に延在する第１配線部と、第１配線部から対向方向に沿って第３電極側に延在する第２配線部と、を有していてもよい。この構成によれば、第２電極と第３電極とを電気的に接続する配線において、例えば第２電極から対向方向に沿って第３電極の反対側に延在する配線部が不要となるなど、当該配線の引き回しを単純化することができる。よって、製造時における不良発生や使用時における故障発生のリスクを低減することができる。

　本発明の一側面のファブリペロー干渉フィルタは、第１ミラー及び第２ミラーを支持する基板を更に備え、第１ミラーは、基板の一方の側に配置されており、第２ミラーは、空隙を介して第１ミラーの一方の側に配置されていてもよい。この構成では、第１ミラーが基板に固定され、第２ミラーが駆動されることになる。ここで、第１ミラーには第１電極及び第２電極が形成されているのに対し、第２ミラーには第３電極のみが形成されているため、第２ミラーには、第１ミラーに比べ、不均一な応力が生じ難くなっている。この構成によれば、不均一な応力が生じ難くなっている第２ミラーが駆動されるので、第１ミラーと第２ミラーとの距離を好適に調整することができる。

　本発明の一側面のファブリペロー干渉フィルタでは、第１ミラー及び第２ミラーのそれぞれは、ポリシリコン層と、窒化シリコン層と、を有し、第１電極、第２電極及び第３電極は、ポリシリコン層に不純物がドープされた領域であってもよい。例えば、酸化シリコンからなる犠牲層をエッチングすることで、第１ミラーと第２ミラーとの間の空隙を形成する場合であっても、この構成によれば、犠牲層のエッチングによって、第１ミラー及び第２ミラーが同時にエッチングされて劣化するのを防止することができる。しかも、ポリシリコン層の光学的性質は、不純物のドープの有無でほとんど変わらないので、電極がミラーの機能を阻害するのを抑制することができる。

　本発明の一側面のファブリペロー干渉フィルタでは、ポリシリコン層は、アモルファスシリコンがアニールによって多結晶化されたものであってもよい。この構成によれば、製造時においてミラーに生じる応力を調整し易いため、駆動によってミラーが損傷するのを抑制することができる。

　本発明によれば、所望の波長を有する光を好適に透過させることができるファブリペロー干渉フィルタを提供することが可能となる。

本発明の第１実施形態のファブリペロー干渉フィルタが適用された分光センサの分解斜視図である。図１のII－II線に沿ってのファブリペロー干渉フィルタの断面図である。第１電極が形成されたポリシリコン層の平面図である。第２電極が形成されたポリシリコン層の平面図である。第３電極が形成されたポリシリコン層の平面図である。本発明の第２実施形態のファブリペロー干渉フィルタの断面図である。本発明の第３実施形態のファブリペロー干渉フィルタの断面図である。

　以下、本発明の好適な実施形態について、図面を参照して詳細に説明する。なお、各図において同一又は相当部分には同一符号を付し、重複する説明を省略する。

［第１実施形態］
［分光センサ］
　図１に示されるように、分光センサ１は、配線基板２と、光検出器３と、複数のスペーサ４と、ファブリペロー干渉フィルタ１０Ａと、を備えている。配線基板２には、光検出器３が実装される実装部２ａ、及び、複数の電極パッド２ｂが設けられている。電極パッド２ｂのうちの１つは、実装部２ａと電気的に接続されている。電極パッド２ｂのうちの他のものは、配線基板２上に配置されるサーミスタ等と電気的に接続されており、これらのサーミスタ等を分光センサ１の外部と電気的に接続するために用いられる。光検出器３は、例えば、赤外線検出器であって、より具体的には、ＩｎＧａＡｓ等が用いられた量子型センサ、又は、サーモパイル若しくはボロメータ等が用いられた熱型センサである。

　複数のスペーサ４は、配線基板２上に固定されており、ファブリペロー干渉フィルタ１０Ａは、複数のスペーサ４上に固定されている。このとき、ファブリペロー干渉フィルタ１０Ａへの熱ストレスの影響を抑制するために、複数のスペーサ４及びファブリペロー干渉フィルタ１０Ａは、それぞれ可撓性を有する樹脂材料によって固定されることが望ましい。更に、当該樹脂材料は、室温硬化又は低温硬化のものから選択されることが望ましい。また、複数のスペーサ４は、ファブリペロー干渉フィルタ１０Ａにおいて特に複数のスペーサ４と接する部分との熱膨張係数差を緩和するために、石英又はシリコン等、ファブリペロー干渉フィルタ１０Ａを構成する基板１４と熱膨張係数が同等の材料、或いは、当該基板１４よりも熱膨張係数の小さい材料で形成されることが望ましい。なお、上述のように配線基板２とスペーサ４とを別体として形成する構成に代えて、配線基板２の表面上にスペーサ４となる部分を一体形成した構成としてもよい。光検出器３は、配線基板２とファブリペロー干渉フィルタ１０Ａとの間においてファブリペロー干渉フィルタ１０Ａの光透過領域１１と対向しており、ファブリペロー干渉フィルタ１０Ａを透過した光を検出する。なお、サーミスタ等の温度センサを配線基板２上に設置してもよい。

　図示はしないが、配線基板２、光検出器３、複数のスペーサ４及びファブリペロー干渉フィルタ１０Ａは、配線基板２がステム上に固定され且つファブリペロー干渉フィルタ１０Ａの光透過領域がキャップの光透過窓に対向した状態で、ＣＡＮパッケージ内に収容されている。配線基板２の電極パッド２ｂ及びファブリペロー干渉フィルタ１０Ａの端子１２，１３は、ステムを貫通するリードピンのそれぞれとワイヤボンディングによって電気的に接続されている。光検出器３に対する電気信号の入出力等は、リードピン、電極パッド２ｂ及び実装部２ａを介して行われる。ファブリペロー干渉フィルタ１０Ａへの電圧の印加は、リードピン及び端子１２，１３を介して行われる。

　以上のように構成された分光センサ１では、測定光が入射すると、ファブリペロー干渉フィルタ１０Ａに印加している電圧に応じて、所定の波長を有する光がファブリペロー干渉フィルタ１０Ａを透過する。そして、ファブリペロー干渉フィルタ１０Ａを透過した光は、光検出器３で検出される。分光センサ１では、ファブリペロー干渉フィルタ１０Ａに印加する電圧を変化させながら、ファブリペロー干渉フィルタ１０Ａを透過した光を光検出器３で検出することで、分光スペクトルを得ることができる。

［ファブリペロー干渉フィルタ］
　図２に示されるように、ファブリペロー干渉フィルタ１０Ａは、基板１４を備えている。基板１４の光入射側の表面１４ａには、反射防止層１５、第１積層体３０、犠牲層１６及び第２積層体４０がこの順序で積層されている。第１積層体３０と第２積層体４０との間には、枠状の犠牲層１６によって空隙（エアギャップ）Ｓが形成されている。ファブリペロー干渉フィルタ１０Ａにおいては、第２積層体４０に対して基板１４の反対側から測定光が入射し、所定の波長を有する光が、ファブリペロー干渉フィルタ１０Ａの中央部に画定された光透過領域１１を透過する。なお、基板１４は、例えばシリコン、ガラス等からなり、反射防止層１５及び犠牲層１６は、例えば、酸化シリコンからなる。犠牲層１６の厚さは、例えば２００ｎｍ～１０μｍである。犠牲層１６の厚さは、中心透過波長（すなわち、ファブリペロー干渉フィルタ１０Ａが透過させる波長の可変範囲の中央である波長）の１／２の整数倍であることが好ましい。

　第１積層体３０のうち光透過領域１１に対応する部分は、第１ミラー３１として機能する。第１積層体３０は、複数のポリシリコン層３２と複数の窒化シリコン層３３とが一層ずつ交互に積層されることで構成されている。本実施形態では、ポリシリコン層３２ａ、窒化シリコン層３３ａ、ポリシリコン層３２ｂ、窒化シリコン層３３ｂ及びポリシリコン層３２ｃが、反射防止層１５上にこの順序で積層されている。ポリシリコン層３２は、アモルファスシリコンがアニールによって多結晶化されたものである。このように、第１ミラー３１は、ポリシリコン層３２と、窒化シリコン層３３と、を有している。各層３２，３３の厚さは、例えば５０ｎｍ～２μｍである。本実施形態では、ポリシリコン層３２の厚さは、例えば１３０ｎｍであり、窒化シリコン層３３の厚さは、例えば２００ｎｍである。なお、第１ミラー３１を構成するポリシリコン層３２及び窒化シリコン層３３それぞれの光学厚さは、中心透過波長（可変波長範囲の中心波長）の１／４の整数倍であることが好ましい。また、ポリシリコン層３２は、ポリシリコンが直接成膜されことで形成されてもよい。

　第２積層体のうち光透過領域１１に対応する部分は、空隙Ｓを介して第１ミラー３１と対向する第２ミラー４１として機能する。第２積層体４０は、第１積層体３０と同様に、複数のポリシリコン層４２と複数の窒化シリコン層４３とが一層ずつ交互に積層されることで構成されている。本実施形態では、ポリシリコン層４２ａ、窒化シリコン層４３ａ、ポリシリコン層４２ｂ、窒化シリコン層４３ｂ及びポリシリコン層４２ｃが、犠牲層１６上にこの順序で積層されている。ポリシリコン層４２は、アモルファスシリコンがアニールによって多結晶化されたものである。このように、第２ミラー４１は、ポリシリコン層４２と、窒化シリコン層４３と、を有している。各層４２，４３の厚さは、例えば５０ｎｍ～２μｍである。本実施形態では、ポリシリコン層４２の厚さは、例えば１３０ｎｍであり、窒化シリコン層４３の厚さは、例えば２００ｎｍである。なお、第２ミラー４１を構成するポリシリコン層４２及び窒化シリコン層４３それぞれの光学厚さは、中心透過波長（可変波長範囲の中心波長）の１／４の整数倍であることが好ましい。また、ポリシリコン層４２は、ポリシリコンが直接成膜されることで形成されてもよい。

　なお、第２積層体４０において空隙Ｓに対応する部分には、第２積層体４０の表面４０ａから空隙Ｓに至る複数の貫通孔４０ｂが均一に分布している。貫通孔４０ｂは、第２ミラー４１の機能に実質的に影響を与えない程度に形成されている。貫通孔４０ｂの直径は、例えば１００ｎｍ～５μｍであり、貫通孔４０ｂの開口面積は、例えば第２ミラー４１の面積の０．０１～１０％を占める。

　ファブリペロー干渉フィルタ１０Ａにおいては、第１ミラー３１及び第２ミラー４１は、基板１４に支持されている。そして、第１ミラー３１は、基板１４の光入射側（一方の側）に配置されており、第２ミラー４１は、空隙Ｓを介して第１ミラー３１の光入射側（一方の側）に配置されている。

　図２及び図３に示されるように、第１ミラー３１には、光透過領域１１を囲むように第１電極１７が形成されている。より具体的には、第１電極１７は、ポリシリコン層３２ｃに不純物をドープして低抵抗化することで形成されている。すなわち、第１電極１７は、ポリシリコン層３２ｃに不純物がドープされた領域であり、空隙Ｓに露出している。なお、第１電極１７の内縁部は、光透過領域１１の外縁部に重なっていないことが好ましい。

　図２及び図４に示されるように、第１ミラー３１には、光透過領域１１を含むように第２電極１８が形成されている。より具体的には、第２電極１８は、ポリシリコン層３２ｂに不純物をドープして低抵抗化することで形成されている。すなわち、第２電極１８は、ポリシリコン層３２ｂに不純物がドープされた領域であり、窒化シリコン層３３ｂ及びポリシリコン層３２ｃ（すなわち、第１ミラー３１を構成する誘電体層）によって空隙Ｓから隔離されている。なお、ポリシリコン層３２ｂにおいて、第２電極１８の大きさは、光透過領域１１の全体を含む大きさであることが好ましく、光透過領域１１の大きさと略同一であってもよい。

　図２及び図５に示されるように、第２ミラー４１には、第１電極１７及び第２電極１８と対向するように第３電極１９が形成されている。より具体的には、第３電極１９は、ポリシリコン層４２ａに不純物をドープして低抵抗化することで形成されている。すなわち、第３電極１９は、ポリシリコン層４２ａに不純物がドープされた領域であり、空隙Ｓに露出している。

　ファブリペロー干渉フィルタ１０Ａにおいては、第２電極１８は、第１ミラー３１と第２ミラー４１とが対向する対向方向Ｄにおいて、第１電極１７に対して第３電極１９の反対側に位置している。すなわち、第１電極１７と第２電極１８とは、第１ミラー３１において同一平面上に配置されておらず、第２電極１８は、第１電極１７よりも第３電極１９から離れている。

　図１及び図２に示されるように、ファブリペロー干渉フィルタ１０Ａに電圧を印加するための端子１２は、光透過領域１１を挟んで対向するように一対設けられている。各端子１２は、第２積層体４０の表面４０ａ（すなわち、第２積層体４０のポリシリコン層４２ｃの表面）から第１積層体３０のポリシリコン層３２ｃに至る貫通孔内に配置されており、第１電極１７と電気的に接続されている。

　より具体的には、図３に示されるように、各端子１２は、第１電極１７から対向方向Ｄに垂直な方向に沿って各端子１２の直下に延在する配線２１の端部２１ａと接続されることで、第１電極１７と電気的に接続されている。各配線２１は、ポリシリコン層３２ｃに不純物をドープして低抵抗化することで、第１電極１７と一体的に形成されている。

　図１及び図２に示されるように、ファブリペロー干渉フィルタ１０Ａに電圧を印加するための端子１３は、光透過領域１１を挟んで対向するように一対設けられている。なお、一対の端子１２が対向する方向と、一対の端子１３が対向する方向とは、直交している。各端子１３は、第２積層体４０の表面４０ａから第２積層体４０のポリシリコン層４２ａに至る貫通孔内に配置されており、第３電極１９と電気的に接続されている。

　より具体的には、図５に示されるように、各端子１３は、第３電極１９から対向方向Ｄに垂直な方向に沿って各端子１３の直下に延在する配線２２の端部２２ａと接続されることで、第３電極１９と電気的に接続されている。各配線２２は、ポリシリコン層４２aに不純物をドープして低抵抗化することで、第３電極１９と一体的に形成されている。

　図２及び図５に示されるように、第３電極１９は、一対の配線２３を介して、第２電極１８と電気的に接続されている。各配線２３は、第１配線部２４と、第２配線部２５と、を有している。第１配線部２４は、第２電極１８から対向方向Ｄに垂直な方向に沿って、第２電極１８の外側である各端子１３の下方に延在している。各第１配線部２４は、第１積層体３０のポリシリコン層３２ｂに不純物をドープして低抵抗化することで、第２電極１８と一体的に形成されている。第２配線部２５は、各第１配線部２４の端部２４ａから対向方向Ｄに沿って、第３電極１９側である各端子１３の直下に延在している。各第２配線部２５は、第２積層体４０のポリシリコン層４２ａから第１積層体３０のポリシリコン層３２ｂに至る貫通孔内に配置されており、各端子１３及び各第１配線部２４の端部２４ａと接続されている。

　図２に示されるように、第１積層体３０の表面３０ａ（すなわち、第１積層体３０のポリシリコン層３２ｃの表面）には、第２配線部２５を囲むように環状に延在するトレンチ２６、及び第１電極１７の内縁に沿って環状に延在するトレンチ２７が設けられる。各トレンチ２６，２７の底面は、第１積層体３０の窒化シリコン層３３ａに達している。トレンチ２６は、第１電極１７と第２配線部２５とを電気的に絶縁している。トレンチ２７は、第１電極１７とポリシリコン層３２ｃにおける第１電極１７の内側の領域とを電気的に絶縁している。各トレンチ２６，２７内の領域は、絶縁材料であっても、空隙であってもよいが、本実施形態では、トレンチ２６内の領域は酸化シリコンであり、トレンチ２７内の領域は空隙である。各トレンチ２６，２７の幅は、０．５～５０μｍ程度である。また、第２配線部２５の周りに、トレンチ２６を複数重（例えば、二重、三重）形成してもよいし、第１電極１７の内縁に沿って、トレンチ２７を複数重（例えば、二重、三重）に形成してもよい。

　第２積層体４０の表面４０ａ（すなわち、第２積層体４０のポリシリコン層４２ｃの表面）には、端子１２を囲むように環状に延在するトレンチ２８が設けられている。トレンチ２８の底面は、犠牲層１６に達している。トレンチ２８は、端子１２と第３電極１９とを電気的に接続している。トレンチ２８内の領域は、絶縁材料であっても、空隙であってもよいが、本実施形態では、トレンチ２８内の領域は空隙である。トレンチ２８の幅は、０．５～５０μｍ程度である。また、端子１２の周りに、トレンチ２８を複数重（例えば、二重、三重）に形成してもよい。

　図２に示されるように、基板１４の光出射側の表面１４ｂには、反射防止層５１、第３積層体５２、中間層５３及び第４積層体５４がこの順序で積層されている。反射防止層５１及び中間層５３は、それぞれ、反射防止層１５及び犠牲層１６と同様の構成を有している。第３積層体５２及び第４積層体５４は、それぞれ、基板１４を基準として第１積層体３０及び第２積層体４０と対称の積層構造を有している。これらの反射防止層５１、第３積層体５２、中間層５３及び第４積層体５４によって、応力調整層５０が構成されている。応力調整層５０は、基板１４の光出射側（他方の側）に配置されており、基板１４の反りを抑制する機能を有している。応力調整層５０には、光透過領域１１を含むように開口５０ａが設けられている。応力調整層５０の光出射側の表面５０ｂには、遮光層２９が形成されている。遮光層２９は、例えばアルミニウム等からなり、測定光を遮光する機能を有している。

　以上のように構成されたファブリペロー干渉フィルタ１０Ａにおいては、端子１２，１３を介して第１電極１７と第３電極１９との間に電圧が印加されると、当該電圧に応じた静電気力が両電極１７，１９間に発生する。それによって、第２ミラー４１は、基板１４に固定された第１ミラー３１側に引き付けられるように駆動され、第１ミラー３１と第２ミラー４１との距離が調整される。ファブリペロー干渉フィルタ１０Ａを透過する光の波長は、光透過領域１１における第１ミラー３１と第２ミラー４１との距離に依存するため、第１電極１７と第３電極１９との間に印加する電圧を調整することで、透過する光の波長を適宜選択することができる。このとき、第２電極１８は、電気的に接続された第３電極１９と同電位となるため、光透過領域１１において第１ミラー３１及び第２ミラー４１を平坦に保つための補償電極として機能する。

　以上、説明したように、ファブリペロー干渉フィルタ１０Ａでは、第１電極１７が、第１ミラー３１のポリシリコン層３２ｃに形成されており、第２電極１８が、第１ミラー３１のポリシリコン層３２ｂに形成されている。このように、第１電極１７と第２電極１８とは、同一ミラー３１内の同一平面上に配置されていないため、第１電極１７と第２電極１８との間の電気的絶縁が十分に図られる。よって、ファブリペロー干渉フィルタ１０Ａによれば、所望の波長を有する光を好適に透過させることができる。

　また、ファブリペロー干渉フィルタ１０Ａでは、補償電極である第２電極１８が第１電極１７と第３電極１９との間に位置しないので、第１電極１７と第３電極１９との間に、電圧に応じた静電気力を好適に発生させることができる。また、第１電極１７と第３電極１９との距離を短くすることができるため、距離が長い場合よりも、同等の静電気力を発生させるために必要となる電圧を低くすることができる。

　また、ファブリペロー干渉フィルタ１０Ａでは、トレンチ２７によって、第１電極１７とポリシリコン層３２ｃにおける第１電極１７の内側の領域とが電気的に絶縁されるため、第２電極１８を補償電極としてより確実に機能させることができる。

　また、ファブリペロー干渉フィルタ１０Ａでは、第１電極１７と第２電極１８とが同一ミラー内の同一平面上に配置されていないため、第２電極１８と第３電極１９とを電気的に接続する配線２３の引き回しを単純化することができる。例えば、第１電極１７と第２電極１８とが同一ミラー内の同一平面上に配置された従来技術では、第２電極１８から対向方向Ｄに沿って第３電極１９の反対側に延在する配線部が必要であるが、ファブリペロー干渉フィルタ１０Ａでは不要となる。電極の引き回しが単純化されることによって、製造時における不良発生や使用時における故障発生のリスクを低減することができる。

　また、ファブリペロー干渉フィルタ１０Ａでは、第１ミラー３１は、基板１４の光入射側に配置されており、第２ミラー４１は、空隙Ｓを介して第１ミラー３１の光入射側（一方の側）に配置されている。すなわち、第１ミラー３１が基板１４に固定され、第２ミラー４１が駆動される。ここで、第１ミラー３１には第１電極１７及び第２電極１８の２つの電極が不純物ドープによって形成されているのに対し、第２ミラー４１には第３電極１９のみが不純物ドープによって形成されている。一般に、不純物ドープの有無によって、応力の不均一が面内で生じ易くなるため、より複雑な不純物ドープが行われている第１ミラー３１には、第２ミラー４１に比べ、不均一な応力が生じ易い。本実施形態のファブリペロー干渉フィルタ１０Ａによれば、不均一な応力が生じ易い第１ミラー３１を基板１４に固定させると共に、不均一な応力が生じ難い第２ミラー４１を駆動させるので、第２ミラー４１の駆動が不均一な応力に影響される可能性が低く、第１ミラー３１と第２ミラー４１との距離を好適に調整することができる。

　また、ファブリペロー干渉フィルタ１０Ａでは、基板１４の光出射側（他方の側）に配置され、基板１４の反りを抑制する応力調整層５０を更に備えている。応力調整層５０は、反射防止層５１、第３積層体５２、中間層５３及び第４積層体５４からなり、基板１４の光入射側（一方の側）に配置される反射防止層１５、第１積層体３０、犠牲層１６及び第２積層体４０と膜厚や組成等の層構成をなるべく同じにした層である。応力調整層５０は、これによって、膜厚や組成等の層構成の不一致による基板１４の反りを抑制することができ、第１ミラー３１と第２ミラー４１との距離を好適に調整することができる。なお、応力調整層５０は、基板１４の光入射側（一方の側）に配置される層を形成する際に、同時に形成される。

　また、ファブリペロー干渉フィルタ１０Ａでは、第１電極１７、第２電極１８及び第３電極１９はいずれも、第１ミラー３１の一部をなすポリシリコン層３２又は第２ミラー４１の一部をなすポリシリコン層４２に不純物をドープして形成されている。ポリシリコン層の光学的性質は、不純物のドープの有無でほとんど変わらないので、第１ミラー３１及び第２ミラー４１は、ミラーとしての機能を保持しつつ、これらの電極の機能を併せ持つことができる。

　また、ファブリペロー干渉フィルタ１０Ａでは、各ポリシリコン層３２、４２（特に第２積層体４０を構成するポリシリコン層４２）は、アモルファスシリコンがアニールによって多結晶化されたものである。また、第２積層体４０の窒化シリコン層４３は低応力化しておく（引張応力を弱くしておく）ことが好ましい。特に、電圧によって駆動される第２ミラー４１は、わずかに引張り応力を有することが好ましく、この構成によれば、製造時において第２ミラー４１に生じる応力を調整し易くなり、駆動によって第２ミラー４１が損傷するのを抑制することができる。

［ファブリペロー干渉フィルタの製造方法］
　次に、ファブリペロー干渉フィルタ１０Ａの製造方法の一例について説明する。まず、基板１４の表面１４ａ上に、反射防止層１５を形成し、基板１４の表面１４ｂ上に、反射防止層５１を形成する。続いて、反射防止層１５上に、第１積層体３０の一部をなすポリシリコン層３２ａ、窒化シリコン層３３ａ及びポリシリコン層３２ｂをこの順序で積層する。一方、これと同時に、反射防止層５１上にも同様にして、第３積層体５２の一部を形成する。続いて、形成したポリシリコン層３２ｂを不純物ドープによって部分的に低抵抗化し、図２及び図４に示されるように、第２電極１８及び各配線２３の第１配線部２４を形成する。

　続いて、ポリシリコン層３２ｂ上に、第１積層体３０の一部をなす窒化シリコン層３３ｂを形成する。一方、これと同時に、基板１４の光出射側にも同様にして、第３積層体５２の一部を形成する。形成した窒化シリコン層３３ｂの各配線２３の第２配線部２５に対応する部分をエッチングし、直下のポリシリコン層３２ｂを露出させる。続いて、窒化シリコン層３３ｂ上に、第１積層体３０の残りの部分をなすポリシリコン層３２ｃを形成し、第１積層体３０を形成する。一方、これと同時に、基板１４の光出射側にも同様にして、第３積層体５２を形成する。続いて、形成したポリシリコン層３２ｃを不純物ドープによって部分的に低抵抗化し、図２及び図３に示されるように、第１電極１７、各配線２１及び各配線２３の第２配線部２５を形成すると共に、エッチングによってトレンチ２６，２７を形成する。

　続いて、第１積層体３０上に犠牲層１６を形成し、第３積層体５２上に中間層５３を形成する。続いて、形成した犠牲層１６の各配線２３の第２配線部２５に対応する部分をエッチングし、直下のポリシリコン層３２ｃを露出させる。続いて、犠牲層１６上に第２積層体４０の一部をなすポリシリコン層４２ａを形成する。一方、これと同時に、基板１４の光出射側にも同様にして、第４積層体５４の一部を形成する。続いて、形成したポリシリコン層４２ａを不純物ドープによって部分的に低抵抗化し、図２及び図５に示されるように、第３電極１９及び各配線２２を形成する。続いて、ポリシリコン層４２ａ上に第２積層体４０の残りの部分をなす窒化シリコン層４３ａ、ポリシリコン層４２ｂ、窒化シリコン層４３ｂ及びポリシリコン層４２ｃをこの順序で積層し、第２積層体４０を形成する。一方、これと同時に、基板１４の光出射側にも同様にして、第４積層体５４を形成する。基板１４の光出射側には、反射防止層５１、第３積層体５２、中間層５３及び第４積層体５４によって、応力調整層５０が構成される。

　続いて、第２積層体４０を部分的にエッチングして、第２積層体４０の表面４０ａ（すなわち、第２積層体４０のポリシリコン層４２ｃの表面）から第１積層体３０のポリシリコン層３２ｃに至る貫通孔を形成し、各配線２１の端部２１ａを露出させる。同様に、第２積層体４０を部分的にエッチングして、第２積層体４０の表面４０ａから第２積層体４０のポリシリコン層４２ａに至る貫通孔を形成し、各配線２２の端部２２ａを露出させる。そして、当該貫通孔にアルミニウムからなる導電層を形成し、端子１２及び端子１３を形成する。

　続いて、第２積層体４０において空隙Ｓに対応する部分に、第２積層体の表面４０ａから犠牲層１６に至る複数の貫通孔４０ｂを形成する。また、貫通孔４０ｂを形成すると同時にトレンチ２８を形成する。続いて、応力調整層５０の光出射側の表面５０ｂに遮光層２９を形成し、応力調整層５０の光透過領域１１に対応する部分をエッチングによって除去することで、開口５０ａを形成する。なお、開口５０ａの底面、すなわち、基板１４の光出射側の表面１４ｂに反射防止層５１を残してもよいし、開口５０ａの底面から反射防止層５１を除去してもよいし、開口５０ａを形成した後に別の層を形成して反射防止層５１としてもよい。また、開口５０ａを形成した後に、基板１４の光出射側の表面１４ｂに反射防止層５１を残した状態で、フッ酸ガスに対して耐性があり且つ光学的に影響し難い保護膜（例えば酸化アルミニウム）を形成してもよい。続いて、フッ酸ガスによって、貫通孔４０ｂを介して気相エッチングし、犠牲層１６を除去する。続いてダイシングによってチップ化する。ステルスダイシングによるとメンブレン状の第２ミラー４１が損傷しにくくなるため、好適である。

　各層の形成は、熱酸化、ＴＥＯＳ－ＣＶＤ、あるいは減圧ＣＶＤによって行われる。プラズマＣＶＤ、スパッタ、蒸着及びイオンレーティング等によっても行うことができる。また、各層の形成を基板１４の両面に対して同時に行うことによって、応力バランスが保たれ、基板１４の反りや第２ミラー４１の損傷が生じにくくなる。しかし、基板１４の光出射側の成膜は必須ではなく、低温成膜やストレス調整による成膜の場合には、光入射側のみの構成でもよい。なお、各ポリシリコン層（特に第２積層体４０を構成するポリシリコン層４２）は、アモルファスシリコンをアニールによって多結晶化させて形成する。また、第２ミラーの窒化シリコン層４３は低応力化しておく（引張応力を弱くしておく）ことが好ましい。

　ファブリペロー干渉フィルタ１０Ａでは、第１ミラー３１と第２ミラー４１との間の空隙Ｓは、酸化シリコンからなる犠牲層１６をフッ酸ガスによって、貫通孔４０ｂを介して気相エッチングすることで形成されるが、第１ミラー３１及び第２ミラー４１を、ポリシリコン層３２、４２と窒化シリコン層３３、４３とで構成したことによって、犠牲層１６のエッチングによって、第１ミラー３１及び第２ミラー４１が同時にエッチングされて、劣化することがない。そのため、第１ミラー３１及び第２ミラー４１の劣化防止策が不要であり、量産し易くなる。

［第２実施形態］
　図６に示されるように、ファブリペロー干渉フィルタ１０Ｂは、トレンチ２７が形成されていない点で、上述したファブリペロー干渉フィルタ１０Ａと主に相違している。トレンチ２７が形成されていないことによって、第１電極１７とポリシリコン層３２ｃにおける第１電極１７の内側の領域とが電気的に接続されることになる。これによって、ポリシリコン層３２ｃにおける第１電極１７の内側の領域と第３電極１９との間にも電位差が生じて静電気力が発生するので、第１ミラー３１と第２ミラー４１との距離を調整するために第１電極１７と第３電極１９との間に印加する電圧を低くすることができる。

　ところで、窒化シリコンとフッ酸ガスとが反応し、残渣が発生することが知られている（B.DU　BOIS,HF　ETCHING　OF　SI-OXIDES　AND　SI-NITRIDES　FOR　SURFACE　MICROMACHINING,　Sensor　Technology　2001,　Proceedings　of　the　Sensor　Technology　Conference　2001,　held　in　Enschede,　The　Netherlands,　14-15　May,　2001,　pp131-136）。ファブリペロー干渉フィルタ１０Ｂによれば、犠牲層１６をフッ酸ガスによってエッチングする際、第１ミラー３１においては窒化シリコン層が露出する部分がないため、第２ミラー４１の駆動に干渉してその駆動を阻害する残渣の発生を抑制することができる。

［第３実施形態］
　図７に示されるように、ファブリペロー干渉フィルタ１０Ｃは、第１積層体３０のポリシリコン層３２ｃ及び窒化シリコン層３３ｂに、開口３０ｂが設けられている点で、上述したファブリペロー干渉フィルタ１０Ａと主に相違している。開口３０ｂは、光透過領域１１を含むように設けられており、例えば、エッチングによって形成することができる。第２電極１８は、第１ミラー３１に設けられた開口３０ｂ（凹部）内において、空隙に露出している。第２ミラー４１は、電圧を印加していない状態で、第１ミラー３１との対向方向Ｄにおける距離が一定となっており、開口３０ｂに対応する領域では、ポリシリコン層３２ｃ及び窒化シリコン層３３ｂの厚さの合計分、第１ミラー３１側にくぼんだ形状となっている。

　ファブリペロー干渉フィルタ１０Ｃでは、第１ミラー３１は、ポリシリコン層３２ｃ及び窒化シリコン層３３ｂの２層がないことによって、ポリシリコン層３２ａ、窒化シリコン層３３ａ及びポリシリコン層３２ｂの３層となるため、第２ミラー４１もこれに対応する３層の構成とされている。このように第２ミラー４１の層数が減ると、バネ定数が小さくなることで第２ミラー４１の駆動がし易くなり、駆動に要する電圧を低くすることができる。

　また、ファブリペロー干渉フィルタ１０Ｃでは、犠牲層１６をエッチングする際、窒化シリコン層３３ｂの開口３０ｂに露出する部分から、残渣が発生させる可能性がある。しかし、当該露出部分は窒化シリコン層３３ｂの膜厚に過ぎないため、第１実施形態のファブリペロー干渉フィルタ１０Ａに比べ、残渣の発生を抑制することができる。

　以上、本発明の好適な実施形態について説明したが、本発明は、上記実施形態に限定されるものではない。例えば、第２電極１８は、第１ミラー３１と第２ミラー４１とが対向する対向方向Ｄにおいて、第１電極１７に対して第３電極１９側に位置していてもよい。また、第２ミラー４１が基板１４の一方の側に配置されており、第１ミラー３１は、空隙Ｓを介して第２ミラー４１の一方の側に配置されていてもよい。また、第１ミラー３１に開口３０ｂ（凹部）が設けられた場合、開口３０ｂ内に、例えば、絶縁層を形成し、第２電極１８は、この絶縁層によって空隙Ｓから隔離されるようにしてもよい。更に、材料、形状、寸法は一例であって、例えば、ファブリペロー干渉フィルタの備える基板の材料は、測定光に対して透過性を有する材料であればよい。

　また、第１積層体３０を構成するポリシリコン層３２及び窒化シリコン層３３の層数、並びに第２積層体４０を構成するポリシリコン層４２及び窒化シリコン層４３の層数は、上述の実施形態に示されるものには限定されず、ファブリペロー干渉フィルタが透過させる光の波長の分解能及び適用範囲に応じて適宜変更可能である。

　また、図２、図６及び図７に示されるように、上記実施形態では、光透過領域１１は開口５０ａより狭い範囲であったたが、本発明は、このような形態には限定されない。例えば、開口５０ａより幅の広い光を入射光として導入する場合に、開口５０ａが光透過領域１１を画定するようにしてもよい。

　１０Ａ，１０Ｂ，１０Ｃ…ファブリペロー干渉フィルタ、１１…光透過領域、１６…犠牲層、１７…第１電極、１８…第２電極、１９…第３電極、２３…配線、２４…第１配線部、２５…第２配線部、３０…第１積層体、３１…第１ミラー、３２，３２ａ，３２ｂ，３２ｃ，４２，４２ａ，４２ｂ，４２ｃ…ポリシリコン層、３３，３３ａ，３３ｂ，４３，４３ａ，４３ｂ…窒化シリコン層、４０…第２積層体、４１…第２ミラー、５０…応力調整層、Ｓ…空隙。

Claims

　第１ミラーと、
　空隙を介して前記第１ミラーと対向する第２ミラーと、
　光透過領域を囲むように前記第１ミラーに形成された第１電極と、
　前記光透過領域を含むように前記第１ミラーに形成された第２電極と、
　前記第１電極及び前記第２電極と対向するように前記第２ミラーに形成され、前記第２電極と同電位に接続された第３電極と、を備え、
　前記第２電極は、前記第１ミラーと前記第２ミラーとが対向する対向方向において、前記第１電極に対して前記第３電極側又はその反対側に位置している、ファブリペロー干渉フィルタ。
　前記第２電極は、前記対向方向において、前記第１電極に対して前記第３電極の反対側に位置している、請求項１記載のファブリペロー干渉フィルタ。
　前記第２電極は、前記第１ミラーを構成する誘電体層によって前記空隙から隔離されている、請求項２記載のファブリペロー干渉フィルタ。
　前記第２電極は、前記第１ミラーに設けられた凹部内において前記空隙に露出している、請求項２記載のファブリペロー干渉フィルタ。
　前記第２電極と前記第３電極とを電気的に接続する配線を更に備え、
　前記配線は、前記第２電極から前記対向方向に垂直な方向に沿って前記第２電極の外側に延在する第１配線部と、前記第１配線部から前記対向方向に沿って前記第３電極側に延在する第２配線部と、を有する、請求項１～４のいずれか一項記載のファブリペロー干渉フィルタ。
　前記第１ミラー及び前記第２ミラーを支持する基板を更に備え、
　前記第１ミラーは、前記基板の一方の側に配置されており、
　前記第２ミラーは、前記空隙を介して前記第１ミラーの前記一方の側に配置されている、請求項１～５のいずれか一項記載のファブリペロー干渉フィルタ。
　前記第１ミラー及び前記第２ミラーのそれぞれは、ポリシリコン層と、窒化シリコン層と、を有し、
　前記第１電極、前記第２電極及び前記第３電極は、前記ポリシリコン層に不純物がドープされた領域である、請求項１～６のいずれか一項記載のファブリペロー干渉フィルタ。
　前記ポリシリコン層は、アモルファスシリコンがアニールによって多結晶化されたものである、請求項７記載のファブリペロー干渉フィルタ。