WO2014203948A1 - 積層セラミックコンデンサ - Google Patents

積層セラミックコンデンサ Download PDF

Info

Publication number
WO2014203948A1
WO2014203948A1 PCT/JP2014/066223 JP2014066223W WO2014203948A1 WO 2014203948 A1 WO2014203948 A1 WO 2014203948A1 JP 2014066223 W JP2014066223 W JP 2014066223W WO 2014203948 A1 WO2014203948 A1 WO 2014203948A1
Authority
WO
WIPO (PCT)
Prior art keywords
thickness
capacitor
height
multilayer ceramic
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2014/066223
Other languages
English (en)
French (fr)
Inventor
和由記 小出
貴久 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to HK16109036.9A priority Critical patent/HK1221066B/zh
Priority to KR1020157026891A priority patent/KR101812475B1/ko
Priority to US14/888,403 priority patent/US9941050B2/en
Priority to CN201480034968.4A priority patent/CN105308697B/zh
Publication of WO2014203948A1 publication Critical patent/WO2014203948A1/ja
Priority to PH12015502559A priority patent/PH12015502559B1/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation

Definitions

  • the present invention relates to a multilayer ceramic capacitor.
  • a multilayer ceramic capacitor generally includes a multilayer capacitor body and a pair of external electrodes, and has a substantially rectangular parallelepiped shape defined by a length, a width, and a height.
  • the capacitance of the multilayer ceramic capacitor is ensured by a capacitance portion of the capacitor body, that is, a portion in which a plurality of internal electrode layers are laminated via ceramic layers.
  • An object of the present invention is to provide a multilayer ceramic capacitor that can be satisfactorily mounted on a circuit board or the like while satisfying the condition of height> width.
  • the present invention is a multilayer ceramic capacitor having a substantially rectangular parallelepiped shape, which includes a multilayer capacitor body and a pair of external electrodes, and is defined by a length L, a width W, and a height H.
  • the width W and the height H satisfy the condition of 1.10 ⁇ H / W ⁇ 1.70.
  • FIG. 1 is a top view of a multilayer ceramic capacitor (first embodiment) to which the present invention is applied.
  • FIG. 2 is a side view of the multilayer ceramic capacitor shown in FIG. 1 in the width direction.
  • FIG. 3 is a longitudinal sectional view taken along line SS of FIG. 4 shows a sample No. for verification. 1-No. It is a figure which shows 10 specifications and characteristics (electrostatic capacity, electric field strength, and bending strength). 5 shows the verification sample No. 1 shown in FIG. 1-No.
  • FIG. 9 is a diagram showing a self-alignment effect of 9.
  • FIG. 6 is an explanatory diagram of a method for confirming the self-alignment effect.
  • FIG. 7 is an explanatory diagram of a method for confirming the self-alignment effect.
  • FIG. 8 is a longitudinal sectional view corresponding to FIG. 3 of a multilayer ceramic capacitor (second embodiment) to which the present invention is applied.
  • FIG. 11-No. It is a figure which shows the
  • FIGS. 1 to 3 show a multilayer ceramic capacitor 10-1 (first embodiment) to which the present invention is applied.
  • the multilayer ceramic capacitor 10-1 includes a capacitor body 11 having a multilayer structure and a pair of external electrodes 12, and has a substantially rectangular parallelepiped shape defined by a length L, a width W, and a height H.
  • This multilayer ceramic capacitor 10-1 satisfies the condition of height H> width W, more specifically, the condition of length L> height H> width W. *
  • the capacitor body 11 includes a capacitor portion 11b in which a plurality of internal electrode layers 11a1 are stacked via a ceramic layer 11a2, a ceramic first protection portion 11b, and a ceramic second protection portion 11c.
  • the first protective portion 11b, the capacitor portion 11a, and the second protective portion 11c are arranged in layers in this order.
  • the capacitor body 11 also has a substantially rectangular parallelepiped shape defined by the length, width and height, and satisfies the condition of height> width, more specifically, the condition of length> height> width.
  • a plurality (20 layers in the figure) of the internal electrode layers 11a1 included in the capacitor portion 11a are rectangles having substantially the same contour shapes, and the thicknesses thereof are also substantially equal.
  • the ceramic layers 11a2 (layers including both the portion sandwiched between the adjacent internal electrode layers 11a1 and the both sides in the length direction that are not sandwiched, 19 layers in the figure) existing between the adjacent internal electrode layers 11a1 are respectively Are substantially the same, and are larger than the contour shape of the internal electrode layer 11a1, and the thicknesses thereof are also substantially equal.
  • the plurality of internal electrode layers 11a1 are alternately shifted in the length direction, and the edge of the odd-numbered internal electrode layer 11a1 from the top in FIG. 3 is electrically connected to one of the external electrodes 12 (left side in FIG. 3). Further, the edge of the even-numbered internal electrode layer 11a1 from the top in FIG. 3 is electrically connected to the other external electrode 12 (the right side in FIG. 3).
  • the plurality of internal electrode layers 11a1 included in the capacitor portion 11a are made of conductors having substantially the same composition.
  • a good conductor mainly composed of nickel, copper, palladium, platinum, silver, gold, an alloy thereof or the like can be used.
  • the “conductor having substantially the same composition” here refers to a conductor having a slightly different composition within an allowable range due to the degree of sintering and the like in addition to the conductor having the same composition.
  • the ceramic layer 11a2 existing between the adjacent internal electrode layers 11a1 includes ceramics having substantially the same composition and substantially the same dielectric constant, including the first protective part 11b and the second protective part 11c.
  • This ceramic is preferably a dielectric ceramic mainly composed of barium titanate, strontium titanate, calcium titanate, magnesium titanate, calcium zirconate, calcium zirconate titanate, barium zirconate, titanium oxide and the like.
  • ⁇ > 1000 or class 2 (high dielectric constant) dielectric ceramics can be used.
  • Ceramics with substantially the same composition and the same dielectric constant refers to ceramics having the same composition and dielectric constant as well as ceramics in which at least one of the composition and the dielectric constant is slightly different within an allowable range due to the degree of sintering, etc. Point to. *
  • Each external electrode 12 is provided so as to cover a length direction end face of the capacitor body 11 and a part of four side faces adjacent to the end face.
  • Le indicates the length of the portion of each external electrode 12 that covers a part of the four side surfaces of the capacitor body 11.
  • each external electrode 12 has a two-layer structure of a base film in close contact with the outer surface of the capacitor body 11 and a surface film in close contact with the outer surface of the base film, or between the base film and the surface film. It has a multilayer structure having at least one intermediate film.
  • the base film is made of, for example, a baked film, and a good conductor mainly composed of nickel, copper, palladium, platinum, silver, gold, or an alloy thereof can be used for the baked film.
  • the surface film is composed of, for example, a plating film, and a good conductor whose main component is tin, palladium, gold, zinc, an alloy thereof or the like can be used for the plating film.
  • the intermediate film is made of, for example, a plating film.
  • a good conductor whose main component is preferably platinum, palladium, gold, copper, nickel, or an alloy thereof can be used. *
  • the multilayer ceramic capacitor 10-1 shown in FIGS. 1 to 3 has a condition of 1.10 ⁇ height H / width W ⁇ 1.70, preferably 1.30 ⁇ height H / width W ⁇ 1.60. The condition is satisfied. The significance of these conditions will be described in detail later. *
  • the ceramic layer 11a2 the first protective portion 11b, and the second protective portion 11c of the capacitor portion 11a are mainly composed of barium titanate
  • the internal electrode layer 11a1 of the capacitor portion 11a is mainly composed of nickel
  • titanium prepare ceramic slurry containing additives such as barium acid powder, ethanol (solvent), polyvinyl butyral (binder) and dispersant, and add additives such as nickel powder, terpineol (solvent), ethyl cellulose (binder) and dispersant.
  • An electrode paste is prepared. *
  • the ceramic slurry is coated on the carrier film and dried to produce a first green sheet.
  • a coating device such as a die coater and a drying device
  • the electrode paste is printed on the first green sheet in a zigzag or matrix form and dried to form a second pattern of patterns for internal electrode layers. Make a green sheet.
  • unit sheets punched from the first green sheet are stacked up to a predetermined number and thermocompression-bonded, and a portion corresponding to the second protection portion 11c is formed. Make it.
  • unit sheets (including the internal electrode layer pattern group) punched out from the second green sheet are stacked up to a predetermined number and thermocompression bonded to produce a portion corresponding to the capacitor portion 11a.
  • the unit sheets punched from the first green sheet are stacked up to a predetermined number and subjected to thermocompression bonding, thereby producing a portion corresponding to the first protection portion 11b.
  • final press-bonding apparatuses such as a hot isostatic pressing machine, is finally press-bonded finally, and an unbaking lamination sheet is produced.
  • the unfired laminated sheet is cut into a lattice shape, and an unfired chip corresponding to the capacitor body 11 is produced.
  • a firing apparatus such as a tunnel-type firing furnace, a number of unfired chips are fired in a reducing atmosphere or a low oxygen partial pressure atmosphere with a temperature profile corresponding to barium titanate and nickel (debindering) A firing chip corresponding to the capacitor body 11 is manufactured.
  • an applicator such as a roller applicator
  • an electrode paste (applying the electrode paste for the internal electrode layer) is applied to both ends in the length direction of the fired chip, and a baking process is performed in the same atmosphere as described above.
  • a base film is formed, and a surface film, or an intermediate film and a surface film are formed thereon by a plating process such as electrolytic plating, thereby producing an external electrode.
  • the base film of the external electrode may be produced by applying an electrode paste to both ends of the non-fired chip in the length direction and drying it, and then firing it simultaneously with the non-fired chip.
  • each external electrode 12 has a three-layer structure of a base film mainly containing nickel, an intermediate film mainly containing copper, and a surface film mainly containing tin.
  • Sample No. 1-No. 9 is the length L is 1000 ⁇ m, the width W is 500 ⁇ m, the thickness T2 of the first protection portion 11b is 88 ⁇ m, and the number of ceramic layers constituting the first protection portion 11b (the values shown on the left side of the layer structure LC). ) Is 11 layers.
  • the thickness T3 of the second protective part 11c is 88 .mu.m.
  • the number of ceramic layers constituting the second protective part 11c (the value shown on the right side of the layer structure LC) is 11 layers.
  • the thickness Ti of the electrode layer 11a1 is 1.0 ⁇ m, the thickness Td of the ceramic layer 11a2 of the capacitor part 11a, the thickness Td of the ceramic layer constituting the first protection part 11b, and the ceramic constituting the second protection part 11c.
  • the thickness Td of each layer is 8.0 ⁇ m
  • the thickness of each external electrode 12 is 10 ⁇ m
  • the length Le (see FIGS. 1 to 3) of the part covering the four side surfaces of the capacitor body 11 is 250 ⁇ m.
  • the layer structure By increasing the numerical value (the sum of the number of internal electrode layers 11a1 and the number of ceramic layers 11a2) shown in the center of the LC, the thickness T1 and the height H of the capacitor portion 11a are gradually increased.
  • n1 is the number of ceramic layers constituting the first protective part 11b
  • m is the number of internal electrode layers 11a1 of the capacitor part 11a and the ceramic layer 11a2.
  • N2 is the number of ceramic layers constituting the second protective part 11c, and the number of layers is based on the number of stacked layers in the stacking step of the manufacturing example.
  • (m ⁇ 1) / 2 + 1 corresponds to the number of internal electrode layers 11a1
  • (m ⁇ 1) / 2 corresponds to the number of ceramic layers 11a2.
  • sample No. 1-No. 9 of sample no. 2 to No. Although sample No. 9 satisfies the condition of height H> width W, sample no. 1 does not satisfy the same condition because the height H is the same as the width W. That is, sample no.
  • Reference numeral 1 is a conventional multilayer ceramic capacitor. 2 to No. Reference numeral 9 denotes a multilayer ceramic capacitor corresponding to the multilayer ceramic capacitor 10-1 shown in FIGS. *
  • Sample No. 10 The thickness Td of the ceramic layer 11a2 of the capacitor portion 11a, the thickness Td of the ceramic layer constituting the first protective portion 11b, and the thickness Td of the ceramic layer constituting the second protective portion 11c are all 11.3 ⁇ m ⁇
  • the thickness T2 of the first protective part 11b is 124.3 ⁇ m and the thickness T3 of the second protective part 11c is 124.3 ⁇ m. 1-No. 9 and different. That is, sample no.
  • Reference numeral 10 denotes a multilayer ceramic capacitor corresponding to the multilayer ceramic capacitor 10-1 shown in FIGS. 1 to 3 because the condition of height H> width W is satisfied although the thickness Td is different. *
  • the capacitance EC shown in FIG. 1-No. 100 of 10 were prepared, and each electrostatic capacity was measured using HP4284A (made by Agilent), and the average value for each sample was calculated. Further, the electric field strength FI shown in FIG. 4 was calculated from the thickness Td of the ceramic layer with respect to the rated voltage (100 V). *
  • the flexural strength BS shown in FIG. 1-No. 100 pieces of 10 are prepared, and each is soldered to one surface of a glass epoxy substrate in accordance with JIS-C-6484, and then the state where 45 mm on both sides from the sample soldering portion on one surface of the glass epoxy substrate is supported by a piece.
  • the part corresponding to the sample soldering part on the other surface is deformed by pressing it down 10 mm at a constant speed of 0.5 mm / sec with a jig (the pressing part is made of a curved surface having a curvature radius of 230 mm).
  • the number of samples with a volume reduction of 12.5% or more was counted. *
  • FIG. 1-No. 9 shows the self-alignment effect.
  • Reference numeral 1 is a conventional multilayer ceramic capacitor.
  • Reference numeral 9 denotes a multilayer ceramic capacitor corresponding to the multilayer ceramic capacitor 10-1 shown in FIGS. *
  • sample no. 1-No. 80 pieces of 9 are prepared and 36 test boards are prepared.
  • 20 sets of two rectangular conductor pads 21 having a length L21 of 500 ⁇ m and a width W21 of 550 ⁇ m are formed with an interval IN21 of 500 ⁇ m (see FIG. 6).
  • 6 and 7 indicate the center CP of the conductor pad 21, and the alternate long and short dash line indicates the center line in the width direction of the conductor pad 21 forming a set.
  • cream solder was applied to the upper surface of each of the conductor pads 21 of the four test substrates in a thickness of 0.20 mm. 1 (20 per test board).
  • 20 sample Nos. 1 is installed, each sample No. 1 so that the center line in the width direction of the conductor pad 21 coincides with the center line in the width direction of the pair of conductor pads 21.
  • a gap GA of 75 ⁇ m is generated between the end face of each external electrode 12 and the center CP of the conductor pad 21 (see FIG. 6).
  • 20 sample Nos On the second test substrate. 1 is mounted, the gap GA is set to 50 ⁇ m, and 20 sample numbers are set on the third test substrate.
  • the deviation GA is set to 25 ⁇ m, and 20 sample numbers are set on the fourth test board.
  • the deviation GA is set to 10 ⁇ m (see the deviation GA in FIG. 5).
  • Other sample No. 2 to No. For sample No. 9, sample no. 1 is installed. *
  • sample no. 1-No. Heat treatment such as reflow soldering is applied to a total of 36 test substrates on which 9 is mounted, and the external electrodes 12 of the mounted samples 1 to 9 are joined to the conductor pads 21 via solder. Subsequently, whether or not the deviation GA becomes zero in the heat treatment process (whether or not the self-alignment effect is obtained) is confirmed for each test substrate using an optical microscope (see FIG. 7). *
  • the sample No. 1 shown in FIG. In comparison with the electrostatic capacity EC of Sample 1, the sample No. 2 to No.
  • the capacitance EC of 9 increases as the height H increases.
  • the increase in the capacitance EC is due to the increase in the number of layers of the capacitor portion 11a (the number of layers of the internal electrode layer 11a1). 2 to No. From the increasing tendency of the electrostatic capacity EC of 9, it can be said that the capacity can be increased without increasing the height H so much.
  • sample No. The sample No. 1 has a height H lower than that in the case of stacking and integrating two pieces of one. It can be said that a capacitance EC that is twice or more than 1 can be easily secured. *
  • the sample No. shown in FIG. In comparison with the flexural strength BS of No. 1, sample No. 2 to No.
  • the flexural strength BS of 9 increases as the height H increases.
  • Sample No. The flexural strength BS of 2 is 2/100.
  • the width W and the height H are 1.10 ⁇ height H / width W. If the conditions are satisfied, it can be said that mounting on a circuit board or the like can be performed satisfactorily.
  • Sample No. 4 to No. Considering that the flexural strength BS of No. 9 is 0/100, if the width W and the height H satisfy the condition of 1.30 ⁇ height H / width W, they are mounted on a circuit board or the like. It can be said that can be performed even better. *
  • sample No. shown in FIG. Compared to the self-alignment effect of Sample No. 9, 2 to No.
  • the self-alignment effect of 8 is improved.
  • Sample No. Although the self-alignment effect of No. 8 includes the effect ( ⁇ mark), since the evaluation is not a serious problem in actual mounting, the width W and the height H are the height H / width W. If the condition of ⁇ 1.70 is satisfied, it can be said that mounting on a circuit board or the like can be performed satisfactorily.
  • Sample No. 2 to No. In view of the fact that all the self-alignment effects of No. 7 are highly effective (circles), if the width W and the height H satisfy the condition of height H / width W ⁇ 1.60, circuit boards, etc. It can be said that it can be implemented even better. *
  • the length Le of the part covering each of the four side surfaces of the capacitor body 11 in each external electrode 12 is 250 ⁇ m.
  • the self-alignment effect described above mainly affects the end face of each external electrode 12. Since it depends on the adhesion contour of the solder, the self-alignment effect can be similarly obtained even if the length Le is changed to a value other than 250 ⁇ m.
  • the width W and the height H satisfy the condition of 1.10 ⁇ height H / width W ⁇ 1.70. Then, in addition to being effective for increasing the capacity, it is possible to satisfactorily mount the circuit board or the like based on the improvement of the flexural strength BS and the self-alignment effect. In addition, if the width W and the height H satisfy the condition of 1.30 ⁇ height H / width W ⁇ 1.60, it is effective for increasing the capacity, as well as for circuit boards and the like. Mounting can be performed even better. *
  • FIG. 8 shows a multilayer ceramic capacitor 10-2 (second embodiment) to which the present invention is applied.
  • This multilayer ceramic capacitor 10-2 includes the multilayer ceramic capacitor 10-1 (first embodiment) shown in FIGS. 1 to 3, the capacitor portion 11a, the first protection portion 11b, and the second protection portion 11c of the capacitor body 11.
  • the condition of the thickness T3 of the second protection part 11c> the thickness T2 of the first protection part 11b more specifically, the thickness T1 of the capacitor part 11a> the thickness T3 of the second protection part 11c> the first protection part 11b. Is different in that the condition of the thickness T2 is satisfied.
  • Other configurations are the same as those of the multilayer ceramic capacitor 10-1 shown in FIGS. *
  • the multilayer ceramic capacitor 10-2 shown in FIG. 8 has a condition of 1.18 ⁇ thickness T3 / thickness T2 ⁇ 4.36, preferably 2.18 ⁇ thickness T3 / thickness T2 ⁇ 3.64. Is satisfied.
  • the multilayer ceramic capacitor 10-2 shown in FIG. 8 has a condition of 0.028 ⁇ (thickness T3 ⁇ thickness T2) / height H ⁇ 0.350, preferably 0.159 ⁇ (thickness T3- The condition of (thickness T2) / height H ⁇ 0.297 is satisfied. The significance of these conditions will be described in detail later. *
  • FIG. 11-No. 23 shows specifications and characteristics (flexure strength BS).
  • the sample No. shown in FIG. 2 specifications and characteristics (flexure strength BS) are shown.
  • These sample Nos. 11-No. 23 is manufactured according to the above manufacturing example (see the first embodiment column), and the main component of the internal electrode layer 11a1 of the capacitor portion 11a is nickel, and the ceramic layer 11a2 of the capacitor portion 11a and the second
  • the main component of the first protective part 11b and the second protective part 11c is barium titanate, and each external electrode 12 has a base film mainly composed of nickel, an intermediate film mainly composed of copper, and a surface mainly composed of tin. It is a three-layer structure of a film. *
  • Sample No. 11-No. 23 length L is 1000 ⁇ m, width W is 500 ⁇ m
  • the thickness T1 of the capacitor portion 11a is 370 ⁇ m.
  • the sum of the number of internal electrode layers 11a1 and the number of ceramic layers 11a2 in the capacitor portion 11a (the value shown in the center of the layer structure LC) is 43 layers.
  • First protection The thickness T2 of the part 11b is 88 ⁇ m.
  • the number of ceramic layers constituting the first protection part 11b (the value shown on the left side of the layer structure LC) is 11 layers.
  • the thickness Ti of the internal electrode layer 11a1 of the capacitor part 11a is The thickness Td of the ceramic layer 11a2 of the 1.0 ⁇ m capacitor portion 11a, the thickness Td of the ceramic layer constituting the first protection portion 11b, and the thickness Td of the ceramic layer constituting the second protection portion 11c are all 8.0 ⁇ m ⁇ Although the thickness of each external electrode 12 is 10 ⁇ m and the length Le (see FIG. 8) covering a part of the four side surfaces of the capacitor body 11 is 250 ⁇ m, the layer is common. Numerical values shown on the right side of the LC The thickness T3 and the height H of the second protective portion 11c by increasing the number of layers) of the ceramic layer constituting the second protective portion 11c is gradually increased.
  • Reference numeral 23 is a multilayer ceramic capacitor corresponding to the multilayer ceramic capacitor 10-2 shown in FIG. 8 because the condition of thickness T3> thickness T2 is satisfied in addition to the condition of height H> width W. . *
  • Sample No. 11-No. 23 is the thickness of the first protective part 11b in consideration of satisfying the condition of 1.10 ⁇ height H / width W ⁇ 1.70 described at the end of the first embodiment column. Focusing on T2 and the thickness T3 of the second protection portion 11c, if the thickness T2 and the thickness T3 satisfy the condition of 1.18 ⁇ thickness T3 / thickness T2 ⁇ 4.36, the capacity is increased. Of course, it can be said that it can be mounted on a circuit board or the like satisfactorily. *
  • Sample No. 11-No. 23, sample no. 15-No. Considering that 20 satisfies the condition of 1.30 ⁇ height H / width W ⁇ 1.60 described at the end of the first embodiment column, the thickness of the first protective portion 11b Focusing on T2 and the thickness T3 of the second protection portion 11c, if the thickness T2 and the thickness T3 satisfy the condition of 2.18 ⁇ thickness T3 / thickness T2 ⁇ 3.64, the capacity is increased. It can be said that it can be mounted on a circuit board or the like even more effectively. *
  • sample no. 11-No. 23 is the thickness of the first protective part 11b in consideration of satisfying the condition of 1.10 ⁇ height H / width W ⁇ 1.70 described at the end of the first embodiment column.
  • thickness T2 and thickness T3 and height H of second protection part 11c are 0.028 ⁇ (thickness T3 ⁇ thickness T2) / height H ⁇ 0. If the condition of ..350 is satisfied, it can be said that it can be effectively mounted on a circuit board or the like as well as effective in increasing the capacity.
  • Sample No. 11-No. 23, sample no. 15-No. Considering that 20 satisfies the condition of 1.30 ⁇ height H / width W ⁇ 1.60 described at the end of the first embodiment column, the thickness of the first protective portion 11b Focusing on T2 and the thickness T3 and the height H of the second protective portion 11c, the thickness T2, the thickness T3, and the thickness H are 0.159 ⁇ (thickness T3 ⁇ thickness T2) / height H ⁇ 0. If the condition of .297 is satisfied, it can be said that the mounting on a circuit board or the like can be performed more satisfactorily as well as effective in increasing the capacity. *
  • the multilayer ceramic capacitor 10-1 shown in FIGS. 1 to 3 and the multilayer ceramic capacitor 10-2 shown in FIG. 8 satisfy the condition of length L> height H> width W. Although shown, if at least the condition of height H> width W is satisfied, the same effect as described above can be obtained regardless of the dimensional relationship between the length L and the height H.
  • 10-1, 10-2 multilayer ceramic capacitor, 11 ... capacitor body, 11a ... capacitance part, 11a1 ... internal electrode layer, 11a2 ... ceramic layer, 11b ... first protection part, 11c ... second protection part, 12 ... external Electrode, L: length of the multilayer ceramic capacitor, W: width of the multilayer ceramic capacitor, H: height of the multilayer ceramic capacitor, T1: thickness of the capacitor portion of the capacitor body, T2: thickness of the first protective portion of the capacitor body T3 is the thickness of the second protective part of the capacitor body.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】高さ＞幅の条件を満足しつつも回路基板等への実装を良好に行える積層セラミックコンデンサを提供する。【解決手段】積層セラミックコンデンサ１０-1は、積層構造のコンデンサ本体１１と１対の外部電極１２とを備え、長さＬと幅Ｗと高さＨで規定された略直方体状を成している。この積層セラミックコンデンサ１０-1は、前記幅Ｗと前記高さＨが、１．１０≦Ｈ／Ｗ≦１．７０の条件を満足している。

Description

積層セラミックコンデンサ
本発明は、積層セラミックコンデンサに関する。
積層セラミックコンデンサは、一般に、積層構造のコンデンサ本体と１対の外部電極とを備え、長さと幅と高さで規定された略直方体状を成している。この積層セラミックコンデンサの静電容量は、コンデンサ本体が有する容量部、即ち、複数の内部電極層がセラミック層を介して積層された部分によって確保されている。　
この種の積層セラミックコンデンサに対しては、高密度実装に応じた低実装面積化に加えて、大容量化の要求が依然として強い。この大容量化の要求に対しては、内部電極層を薄厚化してその層数を増やす技法が一般的であるが、内部電極層の厚さが既にμｍオーダーに達しているが故にさらなる薄厚化には物理的な限界がある。　
また、大容量化の要求に対しては、複数の積層セラミックコンデンサを積み重ねて一体化する技法も知られている（後記特許文献１を参照）。しかしながら、この技法は、複数の積層セラミックコンデンサを積み重ねて接合し、且つ、１対の端子を設ける必要があるため、コスト増加に伴う単価高騰は避けられない。また、単独で使用可能な積層コンデンサを積み重ねて一体化するために、一体化物の高さが必要以上に高くなってしまう。　
ところで、大容量化の要求に対しては、積層セラミックコンデンサの高さを幅よりも大きくすることによって内部電極層の層数を増やす考え方もある。しかしながら、高さ＞幅の条件を満足する積層セラミックコンデンサは、高さ＝幅の条件や高さ＜幅の条件を満足する積層セラミックコンデンサに比べ、回路基板等への実装時にセルフアライメント効果が得難くなる等の懸念がある。　
要するに、大容量化に要求に対して積層セラミックコンデンサの高さを幅よりも大きく考え方を採用する場合には、回路基板等への実装を良好に行うための条件を見出すことが極めて肝要となる。
特開平１１－２５１１８６号公報
本発明の目的は、高さ＞幅の条件を満足しつつも回路基板等への実装を良好に行える積層セラミックコンデンサを提供することにある。
前記目的を達成するため、本発明は、積層構造のコンデンサ本体と１対の外部電極とを備え、長さＬと幅Ｗと高さＨで規定された略直方体状の積層セラミックコンデンサであって、前記幅Ｗと前記高さＨが、１．１０≦Ｈ／Ｗ≦１．７０の条件を満足している。
本発明によれば、高さ＞幅の条件を満足しつつも回路基板等への実装を良好に行える積層セラミックコンデンサを提供することができる。
図１は本発明を適用した積層セラミックコンデンサ（第１実施形態）の上面図である。 図２は図１に示した積層セラミックコンデンサの幅方向の側面図である。 図３は図１のＳ－Ｓ線に沿う縦断面図である。 図４は検証用サンプルＮｏ．１～Ｎｏ．１０の仕様と特性（静電容量と電界強度と撓み強度）を示す図である。 図５は図４に示した検証用サンプルＮｏ．１～Ｎｏ．９のセルフアライメント効果を示す図である。 図６はセルフアライメント効果の確認方法の説明図である。 図７はセルフアライメント効果の確認方法の説明図である。 図８は本発明を適用した積層セラミックコンデンサ（第２実施形態）の図３対応の縦断面図である。 図９は検証用サンプルＮｏ．１１～Ｎｏ．２３の仕様と特性（撓み強度）を示す図である。
《第１実施形態》　図１～図３は本発明を適用した積層セラミックコンデンサ１０-1（第１実施形態）を示す。この積層セラミックコンデンサ１０-1は、積層構造のコンデンサ本体１１と１対の外部電極１２とを備え、長さＬと幅Ｗと高さＨで規定された略直方体状を成している。また、この積層セラミックコンデンサ１０-1は、高さＨ＞幅Ｗの条件、より詳しくは長さＬ＞高さＨ＞幅Ｗの条件を満足している。　
コンデンサ本体１１は、複数の内部電極層１１ａ１がセラミック層１１ａ２を介して積層された容量部１１ｂと、セラミックス製の第１保護部１１ｂと、セラミックス製の第２保護部１１ｃとを、高さ方向に第１保護部１１ｂ－容量部１１ａ－第２保護部１１ｃの順で層状に並ぶように有している。このコンデンサ本体１１も、長さと幅と高さで規定された略直方体状を成していて、高さ＞幅の条件、より詳しくは長さ＞高さ＞幅の条件を満足している。また、このコンデンサ本体１１は、第１保護部１１ｂの厚さＴ２＝第２保護部１１ｃの厚さＴ３の条件、より詳しくは容量部１１ａの厚さＴ１＞第１保護部１１ｂの厚さＴ２＝第２保護部１１ｃの厚さＴ３の条件を満足している。　
容量部１１ａに含まれる複数（図中は２０層）の内部電極層１１ａ１は、各々の輪郭形状が略等しい矩形であり、各々の厚さも略等しい。また、隣接する内部電極層１１ａ１の間に存するセラミック層１１ａ２（隣接する内部電極層１１ａ１に挟まれた部分と挟まれていない長さ方向両側部分を含む層、図中は１９層）は、各々の輪郭形状が略等しく、且つ、内部電極層１１ａ１の輪郭形状よりも大きな矩形であり、各々の厚さも略等しい。複数の内部電極層１１ａ１は長さ方向に交互にずれていて、図３の上から奇数番目に当たる内部電極層１１ａ１の端縁は外部電極１２の一方（図３の左側）に電気的に接続され、且つ、図３の上から偶数番目に当たる内部電極層１１ａ１の端縁は外部電極１２の他方（図３の右側）に電気的に接続されている。　
容量部１１ａに含まれる複数の内部電極層１１ａ１は、組成が略同じ導体から成る。この導体には、好ましくはニッケル、銅、パラジウム、白金、銀、金、これらの合金等を主成分した良導体を使用できる。ここでの「組成が略同じ導体」は、組成が同じ導体の他、焼結度合等の関係から組成が許容範囲内で若干異なる導体を指す。また、隣接する内部電極層１１ａ１の間に存するセラミック層１１ａ２は、第１保護部１１ｂと第２保護部１１ｃを含め、組成が略同じで誘電率も略同じセラミックスから成る。このセラミックスには、好ましくはチタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸マグネシウム、ジルコン酸カルシウム、チタン酸ジルコン酸カルシウム、ジルコン酸バリウム、酸化チタン等を主成分とした誘電体セラミックス、より好ましくはε＞１０００又はクラス２（高誘電率系）の誘電体セラミックスを使用できる。ここでの「組成が略同じで誘電率も略同じセラミックス」は、組成と誘電率が同じセラミックスの他、焼結度合等の関係から組成と誘電率の少なくとも一方が許容範囲内で若干異なるセラミックスを指す。　
各外部電極１２は、コンデンサ本体１１の長さ方向端面と該端面と隣接する４側面の一部を覆うように設けられている。図１～図３中のＬｅは、各外部電極１２においてコンデンサ本体１１の４側面の一部を覆う部分の長さを示す。図示を省略したが、各外部電極１２はコンデンサ本体１１の外面に密着した下地膜と、該下地膜の外面に密着した表面膜との２層構造、或いは、下地膜と表面膜との間に少なくとも１つの中間膜を有する多層構造を有している。下地膜は例えば焼き付け膜から成り、該焼き付け膜には、好ましくはニッケル、銅、パラジウム、白金、銀、金、これらの合金等を主成分した良導体を使用できる。表面膜は例えばメッキ膜から成り、該メッキ膜には、好ましくはスズ、パラジウム、金、亜鉛、これらの合金等を主成分とした良導体を使用できる。中間膜は例えばメッキ膜から成り、該メッキ膜には、好ましくは白金、パラジウム、金、銅、ニッケル、これらの合金等を主成分とした良導体を使用できる。　
図１～図３に示した積層セラミックコンデンサ１０-1は、１．１０≦高さＨ／幅Ｗ≦１．７０の条件、好ましくは１．３０≦高さＨ／幅Ｗ≦１．６０の条件を満足している。これら条件の意義については後に詳述する。　
ここで、図１～図３に示した積層セラミックコンデンサ１０-1の好ましい製造例を紹介する。容量部１１ａのセラミック層１１ａ２と第１保護部１１ｂと第２保護部１１ｃがチタン酸バリウムを主成分とし、容量部１１ａの内部電極層１１ａ１がニッケルを主成分とする場合には、先ず、チタン酸バリウム粉末とエタノール（溶剤）とポリビニルブチラール（バインダ）と分散剤等の添加剤を含むセラミックスラリーを準備すると共に、ニッケル粉末とターピネオール（溶剤）とエチルセルロース（バインダ）と分散剤等の添加剤を含む電極ペーストを準備する。　
そして、ダイコータ等の塗工装置と乾燥装置を用いて、キャリアフィルム上にセラミックスラリーを塗工し乾燥して、第１グリーンシートを作製する。加えて、スクリーン印刷機等の印刷装置と乾燥装置を用いて、第１グリーンシート上に電極ペーストを千鳥状又はマトリクス状に印刷し乾燥して、内部電極層用パターン群が形成された第２グリーンシートを作製する。　
そして、打ち抜き刃及びヒータを有する吸着ヘッド等の積層装置を用いて、第１グリーンシートから打ち抜いた単位シートを所定数に至るまで積み重ねて熱圧着して、第２保護部１１ｃに対応した部位を作製する。続いて、第２グリーンシートから打ち抜いた単位シート（内部電極層用パターン群を含む）を所定数に至るまで積み重ねて熱圧着して、容量部１１ａに対応した部位を作製する。続いて、第１グリーンシートから打ち抜いた単位シートを所定数に至るまで積み重ねて熱圧着して、第１保護部１１ｂに対応した部位を作製する。そして、熱間静水圧プレス機等の本圧着装置を用いて、積み重ねて熱圧着したものを最終的に本圧着して、未焼成積層シートを作製する。　
そして、ダイシング機等の切断装置を用いて、未焼成積層シートを格子状に切断して、コンデンサ本体１１に対応した未焼成チップを作製する。そして、トンネル型焼成炉等の焼成装置を用いて、多数の未焼成チップを還元性雰囲気下、或いは、低酸素分圧雰囲気下で、チタン酸バリウム及びニッケルに応じた温度プロファイルで焼成（脱バインダ処理と焼成処理を含む）を行って、コンデンサ本体１１に対応した焼成チップを作製する。　
そして、ローラ塗布機等の塗布装置を用いて、焼成チップの長さ方向両端部に電極ペースト（内部電極層用の電極ペーストを流用）を塗布し、前記同様の雰囲気下で焼き付け処理を行って下地膜を形成し、その上に表面膜、或いは、中間膜と表面膜を電解メッキ等のメッキ処理で形成して、外部電極を作製する。外部電極の下地膜は、未焼成チップの長さ方向両端部に電極ペーストを塗布して乾燥した後、これを未焼成チップと同時焼成することによって作製しても良い。　
図４は検証用サンプルＮｏ．１～Ｎｏ．１０の仕様と特性（静電容量ＥＣと電界強度ＦＩと撓み強度ＢＳ）を示す。これらサンプルＮｏ．１～Ｎｏ．１０は何れも前記製造例に準じて作製されたものであって、容量部１１ａの内部電極層１１ａ１の主成分はニッケル、容量部１１ａのセラミック層１１ａ２と第１保護部１１ｂと第２保護部１１ｃの主成分はチタン酸バリウムであり、各外部電極１２はニッケルを主成分とする下地膜と銅を主成分とする中間膜とスズを主成分とする表面膜の３層構造である。　
サンプルＮｏ．１～Ｎｏ．９は、・長さＬが１０００μｍ・幅Ｗが５００μｍ・第１保護部１１ｂの厚さＴ２が８８μｍ・第１保護部１１ｂを構成するセラミック層の層数（層構成ＬＣの左側に示した数値）が１１層・第２保護部１１ｃの厚さＴ３が８８μｍ・第２保護部１１ｃを構成するセラミック層の層数（層構成ＬＣの右側に示した数値）が１１層・容量部１１ａの内部電極層１１ａ１の厚さＴｉが１．０μｍ・容量部１１ａのセラミック層１１ａ２の
厚さＴｄと、第１保護部１１ｂを構成するセラミック層の厚さＴｄと、第２保護部１１ｃを構成するセラミック層の厚さＴｄが何れも８．０μｍ・各外部電極１２の厚さが１０μｍで、コンデンサ本体１１の４側面の一部を覆う部分の長さＬｅ（図１～図３を参照）が２５０μｍである点で共通しているものの、層構成ＬＣの中央に示した数値（内部電極層１１ａ１の層数とセラミック層１１ａ２の層数との和）を増やすことによって容量部１１ａの厚さＴ１と高さＨが徐々に増加している。　
層構成ＬＣの記載（ｎ１－ｍ－ｎ２）について補足すれば、ｎ１は第１保護部１１ｂを構成するセラミック層の層数、ｍは容量部１１ａの内部電極層１１ａ１の層数とセラミック層１１ａ２の層数との和、ｎ２は第２保護部１１ｃを構成するセラミック層の層数であり、これら層数は前記製造例の積層工程時における積み重ね数を基準としている。また、ｍについては、（ｍ－１）／２＋１が内部電極層１１ａ１の層数に該当し、（ｍ－１）／２がセラミック層１１ａ２の層数に該当する。層構成ＬＣ中のｍと厚さＴｉと厚さＴｄに基づく単純計算では、該計算値と容量部１１ａの厚さＴ１の値とに誤差が生じるが、この誤差は前記製造例の積層工程時に内部電極層１１ａ１となる内部電極層用パターンがセラミック層１１ａ２となるグリーンシートに部分的にめり込むような形態となることをその理由とする。　
サンプルＮｏ．１～Ｎｏ．９のうち、サンプルＮｏ．２～Ｎｏ．９は高さＨ＞幅Ｗの条件を満足しているものの、サンプルＮｏ．１は高さＨが幅Ｗと同じであるため同条件を満足していない。つまり、サンプルＮｏ．１は従前の積層セラミックコンデンサであり、サンプルＮｏ．２～Ｎｏ．９は図１～図３に示した積層セラミックコンデンサ１０-1に対応した積層セラミックコンデンサである。　
サンプルＮｏ．１０は、・容量部１１ａのセラミック層１１ａ２の厚さＴｄと、第１保護部１１ｂを構成するセラミック層の厚さＴｄと、第２保護部１１ｃを構成するセラミック層の厚さＴｄが何れも１１．３μｍ・第１保護部１１ｂの厚さＴ２が１２４．３μｍ・第２保護部１１ｃの厚さＴ３が１２４．３μｍである点で前記サンプルＮｏ．１～Ｎｏ．９と相違する。つまり、サンプルＮｏ．１０は、厚さＴｄが異なるものの、高さＨ＞幅Ｗの条件を満足していることから、図１～図３に示した積層セラミックコンデンサ１０-1に対応した積層セラミックコンデンサである。　
ここで、図４に示した静電容量ＥＣの測定方法と電界強度ＦＩの測定方法と撓み強度ＢＳの測定方法について説明する。図５に示した静電容量ＥＣは、サンプルＮｏ．１～Ｎｏ．１０を１００個ずつ用意し、それぞれの静電容量をＨＰ４２８４Ａ（Ａｇｉｒｅｎｔ社製）を用いて測定し、各サンプル毎の平均値を算出した。また、図４に示した電界強度ＦＩは、定格電圧（１００Ｖ）に対するセラミック層の厚さＴｄから算出した。　
さらに、図４に示した撓み強度ＢＳは、サンプルＮｏ．１～Ｎｏ．１０を１００個ずつ用意し、それぞれをＪＩＳ－Ｃ－６４８４準拠のガラスエポキシ基板の一面にハンダ付けした後、該ガラスエポキシ基板の一面におけるサンプルハンダ付け箇所から両側４５ｍｍのところを駒で支えた状態でその他面におけるサンプルハンダ付け箇所に相当する部位をジグ（押圧部が曲率半径２３０ｍｍの曲面から成るもの）で０．５ｍｍ／ｓｅｃの一定速度で１０ｍｍ下側に押圧して変形させ、該変形過程でサンプルに１２．５％以上の容量低下が生じた数を各サンプル毎に計数した。　
図５は検証用サンプルＮｏ．１～Ｎｏ．９のセルフアライメント効果を示す。先に述べたように、サンプルＮｏ．１は従前の積層セラミックコンデンサであり、サンプルＮｏ．２～Ｎｏ．９は図１～図３に示した積層セラミックコンデンサ１０-1に対応した積層セラミックコンデンサである。　
ここで、図５に示したセルフアライメント効果の確認方法について図６及び図７を引用して説明する。先ず、サンプルＮｏ．１～Ｎｏ．９を８０個ずつ用意すると共に、試験基板を３６枚用意する。各試験基板には、長さＬ２１が５００μｍで幅Ｗ２１が５５０μｍの２つの矩形状導体パッド２１が５００μｍの間隔ＩＮ２１をおいて２０組形成されている（図６を参照）。図６及び図７に記した×印は導体パッド２１の中心ＣＰを示し、１点鎖線は組を成す導体パッド２１の幅方向の中心線を示す。　
続いて、４枚の試験基板の導体パッド２１それぞれの上面にクリームハンダを厚さ０．２０ｍｍで塗布し、組を成す導体パッド２１それぞれの上にクリームハンダを介してサンプルＮｏ．１を搭載する（試験基板１枚につき２０個）。１枚目の試験基板に２０個のサンプルＮｏ．１を搭載するときには、各サンプルＮｏ．１の幅方向の中心線が組を成す導体パッド２１の幅方向の中心線と一致するように、且つ、各サンプルＮｏ．１の外部電極１２それぞれの端面と導体パッド２１の中心ＣＰとに７５μｍのズレＧＡが生じるようにする（図６を参照）。また、２枚目の試験基板に２０個のサンプルＮｏ．１を搭載するときには前記ズレＧＡを５０μｍとし、３枚目の試験基板に２０個のサンプルＮｏ．１を搭載するときには前記ズレＧＡを２５μｍとし、４枚目の試験基板に２０個のサンプルＮｏ．１を搭載するときには前記ズレＧＡを１０μｍとする（図５のズレＧＡを参照）。他のサンプルＮｏ．２～Ｎｏ．９についても、それぞれ４枚の試験基板に対してサンプルＮｏ．１と同様の搭載を行う。　
続いて、サンプルＮｏ．１～Ｎｏ．９が搭載された計３６枚の試験基板に対してリフローハンダ付け等の熱処理を施して、搭載された各サンプル１～９の外部電極１２それぞれをハンダを介して導体パッド２１に接合する。続いて、前記熱処理過程において前記ズレＧＡが零になったか否か（セルフアライメント効果が得られたか否か）を、各試験基板毎に光学顕微鏡を用いて確認する（図７を参照）。　
続いて、確認結果に基づき、ズレＧＡが異なる４種類の試験基板上の２０個のサンプル（Ｎｏ．１～Ｎｏ．９）うち、２０個にセルフアライメント効果が得られた場合には効果大（図５の○印を参照）の評価をし、１９～１４個にセルフアライメント効果が得られた場合には効果中（図５の△印を参照）の評価をし、１３個以下にセルフアライメント効果が得られた場合には効果小（図５の×印を参照）の評価をした。　
以下、図４に示した仕様と特性（静電容量ＥＣと電界強度ＦＩと撓み強度ＢＳ）と、図５に示したセルフアライメント効果を考慮の上で、図１～図３に示した積層セラミックコンデンサ１０-1によって得られる効果について説明する。　
第１に、図４に示したサンプルＮｏ．１の静電容量ＥＣに比べ、サンプルＮｏ．２～Ｎｏ．９の静電容量ＥＣは高さＨが高くなるに従って増加している。この静電容量ＥＣの増加は容量部１１ａの層数（内部電極層１１ａ１の層数）を増したことによるものであるが、サンプルＮｏ．２～Ｎｏ．９の静電容量ＥＣの増加傾向からすると、高さＨをさほど高くしなくても大容量化を図ることができると言える。換言すれば、大容量化のためにサンプルＮｏ．１を２個積み重ねて一体化する場合よりも低い高さＨで、該サンプルＮｏ．１の２倍以上の静電容量ＥＣを簡単に確保することができると言える。　
第２に、図４に示したサンプルＮｏ．１の撓み強度ＢＳに比べ、サンプルＮｏ．２～Ｎｏ．９の撓み強度ＢＳは高さＨが高くなるに従って向上している。サンプルＮｏ．２の撓み強度ＢＳは２／１００であるが、該数値は実際の実装上ではさほど大きな問題にはならないものであるから、幅Ｗと高さＨが１．１０≦高さＨ／幅Ｗの条件を満足していれば、回路基板等への実装を良好に行うことができると言える。また、サンプルＮｏ．４～Ｎｏ．９の撓み強度ＢＳは何れも０／１００であることを勘案すると、幅Ｗと高さＨが１．３０≦高さＨ／幅Ｗの条件を満足していれば、回路基板等への実装をより一層良好に行うことができると言える。　
第３に、図４に示したサンプルＮｏ．１０の電界強度ＦＩは、サンプルＮｏ．１は勿論のこと、サンプルＮｏ．２～Ｎｏ．９よりも低下している。この電界強度ＦＩの低下は容量部１１ａのセラミック層１１ａ２の厚さＴｄに依存したものであるが、高さＨを幅Ｗよりも大きくすることによって、耐電圧性を簡単に向上させることができると言える。　
第４に、図５に示したサンプルＮｏ．９のセルフアライメント効果に比べ、サンプルＮｏ．２～Ｎｏ．８のセルフアライメント効果は向上している。サンプルＮｏ．８のセルフアライメント効果は効果中（△印）を含んでいるが、該評価は実際の実装上でさほど大きな問題にはならないものであるから、幅Ｗと高さＨが高さＨ／幅Ｗ≦１．７０の条件を満足していれば、回路基板等への実装を良好に行うことができると言える。また、サンプルＮｏ．２～Ｎｏ．７のセルフアライメント効果は何れも効果大（○印）であることを勘案すると、幅Ｗと高さＨが高さＨ／幅Ｗ≦１．６０の条件を満足していれば、回路基板等への実装をより一層良好に行うことができると言える。　
因みに、サンプル２～８は、各外部電極１２においてコンデンサ本体１１の４側面の一部を覆う部分の長さＬｅが２５０μｍであるが、前掲のセルフアライメント効果は主として各外部電極１２の端面へのハンダの付着輪郭に依存するため、長さＬｅを２５０μｍ以外の数値に変更してもセルフアライメント効果は同様に得られる。　
総括すれば、図１～図３に示した積層セラミックコンデンサ１０-1にあっては、幅Ｗと高さＨが１．１０≦高さＨ／幅Ｗ≦１．７０の条件を満足していれば、大容量化に有効であることに加え、撓み強度ＢＳ及びセルフアライメント効果の向上に基づいて回路基板等への実装を良好に行うことができる。また、幅Ｗと高さＨが１．３０≦高さＨ／幅Ｗ≦１．６０の条件を満足していれば、大容量化に有効であることは勿論のこと、回路基板等への実装をより一層良好に行うことができる。　
《第２実施形態》　図８は本発明を適用した積層セラミックコンデンサ１０-2（第２実施形態）を示す。この積層セラミックコンデンサ１０-2は、図１～図３に示した積層セラミックコンデンサ１０-1（第１実施形態）と、コンデンサ本体１１の容量部１１ａと第１保護部１１ｂと第２保護部１１ｃが、第２保護部１１ｃの厚さＴ３＞第１保護部１１ｂの厚さＴ２の条件、より詳しくは容量部１１ａの厚さＴ１＞第２保護部１１ｃの厚さＴ３＞第１保護部１１ｂの厚さＴ２の条件を満足している点で相違する。他の構成は図１～図３に示した積層セラミックコンデンサ１０-1と同じであるため、その説明を省略する。　
図８に示した積層セラミックコンデンサ１０-2は、１．１８≦厚さＴ３／厚さＴ２≦４．３６の条件、好ましくは２．１８≦厚さＴ３／厚さＴ２≦３．６４の条件を満足している。また、図８に示した積層セラミックコンデンサ１０-2は、０．０２８≦（厚さＴ３－厚さＴ２）／高さＨ≦０．３５０の条件、好ましくは０．１５９≦（厚さＴ３－厚さＴ２）／高さＨ≦０．２９７の条件を満足している。これら条件の意義について後に詳述する。　
図９は検証用サンプルＮｏ．１１～Ｎｏ．２３の仕様と特性（撓み強度ＢＳ）を示す。また、図９にはサンプルＮｏ．１１～Ｎｏ．２３の他に、比較用として、図４に示したサンプルＮｏ．２の仕様と特性（撓み強度ＢＳ）が示されている。これらサンプルＮｏ．１１～Ｎｏ．２３は何れも前記製造例（第１実施形態欄を参照）に準じて作製されたものであって、容量部１１ａの内部電極層１１ａ１の主成分はニッケル、容量部１１ａのセラミック層１１ａ２と第１保護部１１ｂと第２保護部１１ｃの主成分はチタン酸バリウムであり、各外部電極１２はニッケルを主成分とする下地膜と銅を主成分とする中間膜とスズを主成分とする表面膜の３層構造である。　
サンプルＮｏ．１１～Ｎｏ．２３は、・長さＬが１０００μｍ・幅Ｗが５００μｍ
・容量部１１ａの厚さＴ１が３７０μｍ・容量部１１ａの内部電極層１１ａ１の層数とセラミック層１１ａ２の層数との和（層構成ＬＣの中央に示した数値）が４３層・第１保護部１１ｂの厚さＴ２が８８μｍ・第１保護部１１ｂを構成するセラミック層の層数（層構成ＬＣの左側に示した数値）が１１層・容量部１１ａの内部電極層１１ａ１の厚さＴｉが１．０μｍ・容量部１１ａのセラミック層１１ａ２の厚さＴｄと、第１保護部１１ｂを構成するセラミック層の厚さＴｄと、第２保護部１１ｃを構成するセラミック層の厚さＴｄが何れも８．０μｍ・各外部電極１２の厚さが１０μｍで、コンデンサ本体１１の４側面の一部を覆う部分の長さＬｅ（図８を参照）が２５０μｍである点で共通しているものの、層構成ＬＣの右側に示した数値（第２保護部１１ｃを構成するセラミック層の層数）を増やすことによって第２保護部１１ｃの厚さＴ３と高さＨが徐々に増加している。　
図４に示した層構成ＬＣの記載（ｎ１－ｍ－ｎ２）と撓み強度ＢＳの測定方法は第１実施例欄で述べた通りであるため、ここでの説明を省略する。　
つまり、サンプルＮｏ．１１～Ｎｏ．２３は、高さＨ＞幅Ｗの条件に加えて厚さＴ３＞厚さＴ２の条件を満足していることから、図８に示した積層セラミックコンデンサ１０-２に対応した積層セラミックコンデンサである。　
以下、図９に示した仕様と特性（撓み強度ＢＳ）を考慮の上で、図８に示した積層セラミックコンデンサ１０-2によって得られる効果について説明する。　
第１に、図９に示したサンプルＮｏ．２の撓み強度ＢＳに比べ、サンプルＮｏ．１１～Ｎｏ．２３の撓み強度ＢＳは向上している。サンプルＮｏ．１１～Ｎｏ．２３が何れも第１実施形態欄の最後に述べた１．１０≦高さＨ／幅Ｗ≦１．７０の条件を満足していることを考慮した上で、第１保護部１１ｂの厚さＴ２と第２保護部１１ｃの厚さＴ３に着目すると、厚さＴ２と厚さＴ３が１．１８≦厚さＴ３／厚さＴ２≦４．３６の条件を満足していれば、大容量化に有効であることは勿論のこと、回路基板等への実装を良好に行うことができると言える。　
また、サンプルＮｏ．１１～Ｎｏ．２３のうち、サンプルＮｏ．１５～Ｎｏ．２０が何れも第１実施形態欄の最後に述べた１．３０≦高さＨ／幅Ｗ≦１．６０の条件を満足していることを考慮した上で、第１保護部１１ｂの厚さＴ２と第２保護部１１ｃの厚さＴ３に着目すると、厚さＴ２と厚さＴ３が２．１８≦厚さＴ３／厚さＴ２≦３．６４の条件を満足していれば、大容量化に有効であることは勿論のこと、回路基板等への実装をより一層良好に行うことができると言える。　
第２に、サンプルＮｏ．１１～Ｎｏ．２３が何れも第１実施形態欄の最後に述べた１．１０≦高さＨ／幅Ｗ≦１．７０の条件を満足していることを考慮した上で、第１保護部１１ｂの厚さＴ２と第２保護部１１ｃの厚さＴ３と高さＨに着目すると、厚さＴ２と厚さＴ３と高さＨが０．０２８≦（厚さＴ３－厚さＴ２）／高さＨ≦０．３５０の条件を満足していれば、大容量化に有効であることは勿論のこと、回路基板等への実装を良好に行うことができると言える。　
また、サンプルＮｏ．１１～Ｎｏ．２３のうち、サンプルＮｏ．１５～Ｎｏ．２０が何れも第１実施形態欄の最後に述べた１．３０≦高さＨ／幅Ｗ≦１．６０の条件を満足していることを考慮した上で、第１保護部１１ｂの厚さＴ２と第２保護部１１ｃの厚さＴ３と高さＨに着目すると、厚さＴ２と厚さＴ３と厚さＨが０．１５９≦（厚さＴ３－厚さＴ２）／高さＨ≦０．２９７の条件を満足していれば、大容量化に有効であることは勿論のこと、回路基板等への実装をより一層良好に行うことができると言える。　
《他の実施形態》　（１）図４に示したサンプルＮｏ．２～Ｎｏ．１０、並びに、図９に示したサンプルＮｏ．１１～Ｎｏ．２３として、容量部１１ａの内部電極層１１ａ１の厚さＴｉが１．０μｍのものを示したが、該内部電極層１１ａ１の厚さＴｉを１．０μｍ超過又は１．０μｍ未満としても、前記同様の効果を得ることができる。また、容量部１１ａのセラミック層１１ａ２の厚さＴｄを８．０μｍ未満にして容量部１１ａの層数（内部電極層１１ａ１の層数）を増せば、大容量化により一層貢献することができる。　
（２）図１～図３に示した積層セラミックコンデンサ１０-1、並びに、図８に示した積層セラミックコンデンサ１０-2として、長さＬ＞高さＨ＞幅Ｗの条件を満足するものを示したが、少なくとも高さＨ＞幅Ｗの条件を満足していれば、長さＬと高さＨとの寸法関係に拘わらず、前記同様の効果を得ることができる。
１０-1，１０-2…積層セラミックコンデンサ、１１…コンデンサ本体、１１ａ…容量部、１１ａ１…内部電極層、１１ａ２…セラミック層、１１ｂ…第１保護部、１１ｃ…第２保護部、１２…外部電極、Ｌ…積層セラミックコンデンサの長さ、Ｗ…積層セラミックコンデンサの幅、Ｈ…積層セラミックコンデンサの高さ、Ｔ１…コンデンサ本体の容量部の厚さ、Ｔ２…コンデンサ本体の第１保護部の厚さ、Ｔ３…コンデンサ本体の第２保護部の厚さ。

Claims (7)

  1. 積層構造のコンデンサ本体と１対の外部電極とを備え、長さＬと幅Ｗと高さＨで規定された略直方体状の積層セラミックコンデンサであって、　前記幅Ｗと前記高さＨが、１．１０≦Ｈ／Ｗ≦１．７０の条件を満足している、　積層セラミックコンデンサ。
  2. 請求項１に記載した条件が、１．３０≦Ｈ／Ｗ≦１．６０である、　請求項１に記載の積層セラミックコンデンサ。
  3. 前記コンデンサ本体は、複数の内部電極層がセラミック層を介して積層された容量部と、セラミック製の第１保護部と、セラミック製の第２保護部とを、高さ方向に第１保護部－容量部－第２保護部の順で層状に並ぶように有しており、　前記コンデンサ本体の第１保護部の厚さをＴ２とし第２保護部の厚さをＴ３としたとき、前記厚さＴ２と前記厚さＴ３が、１．１８≦Ｔ３／Ｔ２≦４．３６の条件を満足している、　請求項１に記載の積層セラミックコンデンサ。
  4. 請求項３に記載した条件が、２．１８≦Ｔ３／Ｔ２≦３．６４である、　請求項３に記載の積層セラミックコンデンサ。
  5. 前記コンデンサ本体は、複数の内部電極層がセラミック層を介して積層された容量部と、セラミック製の第１保護部と、セラミック製の第２保護部とを、高さ方向に第１保護部－容量部－第２保護部の順で層状に並ぶように有しており、　前記コンデンサ本体の第１保護部の厚さをＴ２とし第２保護部の厚さをＴ３としたとき、前記厚さＴ２と前記厚さＴ３と前記高さＨが、０．０２８≦（Ｔ３－Ｔ２）／Ｈ≦０．３５０の条件を満足している、　請求項１又は３に記載の積層セラミックコンデンサ。
  6. 請求項５に記載した条件が、０．１５９≦（Ｔ３－Ｔ２）／Ｈ≦０．２９７である、　請求項５に記載の積層セラミックコンデンサ。
  7. 前記長さＬと前記幅Ｗと前記高さＨが、Ｌ＞Ｈ＞Ｗの条件を満足している、　請求項１～６の何れか１項に記載の積層セラミックコンデンサ。
PCT/JP2014/066223 2013-06-19 2014-06-19 積層セラミックコンデンサ Ceased WO2014203948A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
HK16109036.9A HK1221066B (zh) 2013-06-19 2014-06-19 层叠陶瓷电容器
KR1020157026891A KR101812475B1 (ko) 2013-06-19 2014-06-19 적층 세라믹 콘덴서
US14/888,403 US9941050B2 (en) 2013-06-19 2014-06-19 Multilayer ceramic capacitor
CN201480034968.4A CN105308697B (zh) 2013-06-19 2014-06-19 层叠陶瓷电容器
PH12015502559A PH12015502559B1 (en) 2013-06-19 2015-11-10 Multilayer ceramic capacitor

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2013-128512 2013-06-19
JP2013128512 2013-06-19
JP2014-123023 2014-06-16
JP2014123023A JP6798766B2 (ja) 2013-06-19 2014-06-16 積層セラミックコンデンサ

Publications (1)

Publication Number Publication Date
WO2014203948A1 true WO2014203948A1 (ja) 2014-12-24

Family

ID=52104674

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/066223 Ceased WO2014203948A1 (ja) 2013-06-19 2014-06-19 積層セラミックコンデンサ

Country Status (6)

Country Link
US (1) US9941050B2 (ja)
JP (1) JP6798766B2 (ja)
KR (1) KR101812475B1 (ja)
CN (1) CN105308697B (ja)
PH (1) PH12015502559B1 (ja)
WO (1) WO2014203948A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627142B2 (en) * 2013-09-24 2017-04-18 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board for mounting of the same
JP6632808B2 (ja) * 2015-03-30 2020-01-22 太陽誘電株式会社 積層セラミックコンデンサ
KR101771798B1 (ko) * 2015-08-26 2017-08-25 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
JP7302940B2 (ja) * 2017-01-27 2023-07-04 太陽誘電株式会社 積層セラミック電子部品
JP7356207B2 (ja) 2017-12-22 2023-10-04 太陽誘電株式会社 積層セラミック電子部品、積層セラミック電子部品実装基板及び積層セラミック電子部品包装体
US10957488B2 (en) 2018-04-20 2021-03-23 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component
JP7182926B2 (ja) 2018-07-17 2022-12-05 太陽誘電株式会社 積層セラミック電子部品
KR102048155B1 (ko) * 2018-09-05 2019-11-22 삼성전기주식회사 적층 세라믹 전자부품
KR102900299B1 (ko) * 2020-12-23 2025-12-12 삼성전기주식회사 적층 세라믹 전자부품 및 이의 실장 기판
JP2023079253A (ja) * 2021-11-29 2023-06-08 太陽誘電株式会社 積層セラミック電子部品

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08130160A (ja) * 1994-10-31 1996-05-21 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JP2004193352A (ja) * 2002-12-11 2004-07-08 Taiyo Yuden Co Ltd 積層コンデンサ及び積層コンデンサ実装体
JP2005347288A (ja) * 2004-05-31 2005-12-15 Tdk Corp 積層セラミックコンデンサの製造方法
JP2012248846A (ja) * 2011-05-26 2012-12-13 Samsung Electro-Mechanics Co Ltd 積層セラミックコンデンサの回路基板の実装構造
JP2012248581A (ja) * 2011-05-25 2012-12-13 Tdk Corp 積層コンデンサ及び積層コンデンサの製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251186A (ja) 1998-02-26 1999-09-17 Kyocera Corp スタック型セラミックコンデンサ
JP4650007B2 (ja) * 2005-02-01 2011-03-16 株式会社村田製作所 積層コンデンサ
KR101058697B1 (ko) * 2010-12-21 2011-08-22 삼성전기주식회사 적층 세라믹 커패시터의 회로 기판 실장 구조, 실장 방법과 이를 위한 회로 기판의 랜드 패턴, 수평 방향으로 테이핑한 적층 세라믹 커패시터의 포장체 및 수평 방향 정렬방법
JP5899699B2 (ja) * 2011-08-10 2016-04-06 Tdk株式会社 積層型コンデンサ
KR101309479B1 (ko) * 2012-05-30 2013-09-23 삼성전기주식회사 적층 칩 전자부품, 그 실장 기판 및 포장체

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08130160A (ja) * 1994-10-31 1996-05-21 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JP2004193352A (ja) * 2002-12-11 2004-07-08 Taiyo Yuden Co Ltd 積層コンデンサ及び積層コンデンサ実装体
JP2005347288A (ja) * 2004-05-31 2005-12-15 Tdk Corp 積層セラミックコンデンサの製造方法
JP2012248581A (ja) * 2011-05-25 2012-12-13 Tdk Corp 積層コンデンサ及び積層コンデンサの製造方法
JP2012248846A (ja) * 2011-05-26 2012-12-13 Samsung Electro-Mechanics Co Ltd 積層セラミックコンデンサの回路基板の実装構造

Also Published As

Publication number Publication date
HK1221066A1 (zh) 2017-05-19
US20160099108A1 (en) 2016-04-07
JP6798766B2 (ja) 2020-12-09
KR20150128760A (ko) 2015-11-18
PH12015502559B1 (en) 2018-11-21
CN105308697B (zh) 2018-07-31
CN105308697A (zh) 2016-02-03
KR101812475B1 (ko) 2017-12-27
PH12015502559A1 (en) 2016-02-22
US9941050B2 (en) 2018-04-10
JP2015026825A (ja) 2015-02-05

Similar Documents

Publication Publication Date Title
JP6798766B2 (ja) 積層セラミックコンデンサ
US10176924B2 (en) Multilayer ceramic capacitor and board for mounting of the same
EP2827351B1 (en) Laminated ceramic chip electronic component
EP2669914B1 (en) Laminated chip electronic component, board for mounting the same and packing unit thereof
JP5206440B2 (ja) セラミック電子部品
US6829134B2 (en) Laminated ceramic electronic component and method for manufacturing the same
JP6058591B2 (ja) 積層セラミック電子部品及び積層セラミック電子部品の実装基板
JP6180898B2 (ja) 積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板
HK1222038A1 (zh) 贯通型层叠陶瓷电容器
CN105742059A (zh) 贯通型层叠陶瓷电容器
KR20140085097A (ko) 적층 세라믹 커패시터 및 그 제조 방법
KR102294680B1 (ko) 적층 세라믹 전자부품
JP2015018891A (ja) 積層セラミックコンデンサ
JP7702261B2 (ja) セラミック電子部品、回路基板およびセラミック電子部品の製造方法
KR19980086791A (ko) 적층 세라믹 전자부품
JP6377957B2 (ja) 積層セラミックコンデンサ
JPH0563007B2 (ja)
JP6616929B2 (ja) 積層セラミックコンデンサ
KR20140148157A (ko) 적층 세라믹 전자 부품의 제조 방법 및 이를 이용하여 제조된 적층 세라믹 전자 부품
JP6527612B2 (ja) 積層セラミックコンデンサ
HK1221066B (zh) 层叠陶瓷电容器
CN115863054A (zh) 层叠陶瓷电容器

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201480034968.4

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14814312

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20157026891

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14888403

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 12015502559

Country of ref document: PH

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14814312

Country of ref document: EP

Kind code of ref document: A1