WO2014199546A1 - 発光素子 - Google Patents

発光素子 Download PDF

Info

Publication number
WO2014199546A1
WO2014199546A1 PCT/JP2014/002063 JP2014002063W WO2014199546A1 WO 2014199546 A1 WO2014199546 A1 WO 2014199546A1 JP 2014002063 W JP2014002063 W JP 2014002063W WO 2014199546 A1 WO2014199546 A1 WO 2014199546A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
defect concentration
light emitting
concentration region
emitting element
Prior art date
Application number
PCT/JP2014/002063
Other languages
English (en)
French (fr)
Inventor
靖智 光井
均典 廣木
粂　雅博
高瀬　裕志
長谷川　義晃
浅香　浩
Original Assignee
パナソニックＩｐマネジメント株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニックＩｐマネジメント株式会社 filed Critical パナソニックＩｐマネジメント株式会社
Publication of WO2014199546A1 publication Critical patent/WO2014199546A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Definitions

  • the present invention relates to a light-emitting element in which a step portion is formed on a second surface opposite to the first surface of a substrate on which semiconductor layers are stacked.
  • the light emitting element When the light emitting element is transported, it is performed by a transport jig called a collet.
  • a semiconductor layer is stacked on one main surface (first surface) of a sapphire substrate, and the other main surface (second surface).
  • an oxide film containing aluminum and a translucent film containing Cu, Sn, or Zn are provided so that the semiconductor layer is not easily peeled off when flip chip mounting is carried by collet. ing.
  • the stepped portion protrudes and contacts the tip of the collet, so that the stepped portion extends from the position of the stepped portion to the laminated surface side. Cracks are generated on the substrate or chips are generated.
  • the n-type layer and the p-type layer are partially short-circuited to lower the luminance.
  • current leaks to generate high heat so that the deterioration progresses quickly and the luminance gradually decreases. Therefore, it is important to achieve high reliability by suppressing the occurrence of cracks and chipping.
  • an object of the present invention is to provide a light emitting element capable of achieving high reliability.
  • the light-emitting element of the present disclosure includes a substrate and a semiconductor layer having an n-type layer, a light-emitting layer, and a p-type layer provided on the first surface of the substrate.
  • the substrate has a second surface which is a surface opposite to the first surface, and the second surface has a polygonal shape.
  • the second surface has a flat surface and an uneven surface, and the flat surface is arranged at the apex portion of the polygonal shape.
  • the light-emitting element of the present disclosure it is possible to suppress the collet from coming into contact with the stepped portion that is the boundary portion between the flat surface and the concavo-convex surface, thereby causing cracks or chipping. Reliability can be improved.
  • FIG. 1 is a plan view showing a light-emitting element according to Embodiment 1 of the present disclosure.
  • FIG. 2 is a cross-sectional view showing the light emitting element according to the first embodiment of the present disclosure.
  • FIG. 3 is a schematic diagram illustrating the original substrate in a state before dicing the substrate in the light emitting element according to the first embodiment of the present disclosure.
  • 4A to 4F are cross-sectional views illustrating manufacturing steps of the light-emitting element according to Embodiment 1 of the present disclosure.
  • FIG. 5A is a schematic diagram for explaining the surface of the substrate on which the defect concentration region is localized.
  • FIG. 5B is a schematic diagram illustrating a state where the substrate in which the defect concentration region is localized is etched.
  • FIG. 6A is a plan view showing a state in which a conventional light emitting element is adsorbed by a collet.
  • FIG. 6B is a cross-sectional view showing a state where a conventional light emitting element is adsorbed by a collet.
  • FIG. 7 is a schematic diagram showing the original substrate before dicing the substrate of the conventional light emitting device.
  • FIG. 8 is a plan view showing a state in which the light emitting element according to Embodiment 1 of the present disclosure is adsorbed by a collet.
  • FIG. 9 is a plan view showing a state where a defect concentration region of a substrate of a conventional light emitting device is coarsened.
  • FIG. 10 is a view showing a photograph of a substrate state when another conventional light emitting device is subjected to a high temperature and high humidity current test.
  • FIG. 11 is a diagram illustrating a photograph of the substrate state when the light-emitting element according to Embodiment 1 of the present disclosure is subjected to a high-temperature, high-humidity current test.
  • FIG. 12 is a plan view showing a light-emitting element according to the second embodiment of the present disclosure.
  • 13A to 13F are cross-sectional views for explaining a manufacturing process of the light-emitting element according to the second embodiment of the present disclosure.
  • FIG. 14 is a plan view showing a light emitting element according to the third embodiment of the present disclosure.
  • FIG. 15A is a schematic diagram illustrating the original substrate in a state before dicing the substrate of the light emitting element according to the second embodiment of the present disclosure.
  • FIG. 15B is a schematic diagram showing the substrate in a state before dicing the substrate of the light emitting element according to Embodiment 2 of the present disclosure.
  • FIG. 16A is a schematic diagram illustrating an original substrate in a case where the second surface of the substrate in the light emitting element of the present disclosure is an inequilateral triangle.
  • FIG. 16B is a schematic diagram illustrating an original substrate in a case where the second surface of the substrate in the light emitting element of the present disclosure is an unequal triangle.
  • the issuing element of the present disclosure includes a substrate 11 and a semiconductor layer including an n-type layer 12 a, a light-emitting layer 12 b, and a p-type layer 12 c provided on the first surface of the substrate 11. .
  • substrate 11 has the 2nd surface 111 which is a surface on the opposite side to a 1st surface, and as shown in FIG. 1, the 2nd surface 111 is carrying out the polygonal shape.
  • a rectangular shape is used as an example of a polygonal shape, but a shape other than a rectangular shape may be used as long as it is a polygonal shape.
  • the second surface 111 has a flat surface and an uneven surface. And the flat surface in this 2nd surface 111 is arrange
  • the stepped portion that is the boundary portion between the flat surface and the uneven surface shown in FIG. 5B is located at the edge of the second surface 111.
  • the stepped portion can be positioned on the outer side of the abutment surface of the collet that abuts against and attracts the second surface 111. Therefore, it is possible to prevent the collet from coming into contact with the stepped portion and causing cracks or chipping.
  • the light emitting element 10 includes a substrate 11, a semiconductor layer 12, an n-side terminal 13, and a p-side terminal 14.
  • the substrate 11 serves to hold the semiconductor layer 12.
  • the second surface 111 which is the surface opposite to the surface on which the semiconductor layer 12 is stacked in the substrate 11 is a light emitting surface that emits light.
  • the first surface of the substrate 11 on which the semiconductor layer 12 is stacked is referred to as a stacked surface.
  • the second surface 111 of the rectangular substrate 11 has a microtexture structure by making it a rough surface with minute irregularities by etching, blasting, processing with a laser or a dicing blade, or the like.
  • the second surface 111 of the substrate 11 is made a fine uneven surface by chemical etching with KOH.
  • the semiconductor layer 12 is formed by sequentially laminating an n-type layer 12 a, a light emitting layer 12 b, and a p-type layer 12 c on the substrate 11.
  • the material of these semiconductor layers 12 is preferably a gallium nitride compound.
  • the n-type layer 12a is GaN
  • the light-emitting layer 12b is InGaN
  • the p-type layer 12c is GaN, and the like.
  • Al, In, Ga, and N-based materials can also be used.
  • a buffer layer made of GaN or InGaN can be formed between the n-type layer 12a and the substrate 11.
  • the light emitting layer 12b may have a multilayer structure (quantum well structure) in which InGaN and GaN are alternately stacked.
  • the n-side terminal 13 removes the light-emitting layer 12b and the p-type layer 12c from a part of the n-type layer 12a, the light-emitting layer 12b, and the p-type layer 12c laminated on the substrate 11, and exposes the n-type layer 12a. This is a terminal formed on the exposed n-type layer 12a.
  • the n-side terminal 13 is formed in a substantially fan shape at the four corners 112 of the substrate 11.
  • the p-side terminal 14 is formed on the p-type layer 12c.
  • the p-side terminal 14 reflects light emitted from the light emitting layer 12b to the substrate 11 side, so that Ag or Al having high reflectivity, C, Ni, Se, Te, Rh, Pd, Re, Ir, high work function, It is a terminal formed by a combination of Pt, Au, Mo, Ag and the like.
  • the p-side terminal 14 is formed in the remaining portion of the region where the n-side terminal 13 is formed.
  • the substrate 11 is diced and separated from a large original substrate.
  • the original substrate 20 has a defect concentration region S localized by increasing the density of crystal defects. They are arranged in columns and rows at equal intervals.
  • a virtual lattice (virtual lattice line G) becomes a scribe line L.
  • the n-type layer 120a is laminated on the entire original substrate 20 shown in FIG. 4A (see FIG. 4B). Then, the light-emitting layer 120b and the p-type layer 120c are sequentially stacked over the n-type layer 120a (see FIG. 4C). Next, a region corresponding to the position of the defect concentration region S is etched to remove the p-type layer 120c, the light-emitting layer 120b, and a part of the n-type layer 120a (see FIG. 4D).
  • the n-side terminal 13 is formed on the n-type layer 120a exposed by etching, and the p-side terminal 14 is formed on the p-type layer 120c (see FIG. 4E).
  • the back surface side of the original substrate 20 which becomes the second surface 111 functioning as the main light extraction surface of the substrate 11 is formed into a fine uneven surface by etching with KOH.
  • the substrate is diced by a dicer J along a lattice-like scribe line L with the defect concentration region S as an intersection, and is divided into each light emitting element 10 (see FIG. 4F). Due to the separation, each of the four corners 113 of the substrate 11 has a defect concentration region S1 (see FIG. 1) in which the defect concentration region S is divided into four parts between the adjacent substrates 11. Become.
  • the defect concentration region S1 located at the corner edge 113 remains as a flat surface.
  • the mounting surface is a nitrogen surface (N surface), and the opposite second surface 111 is a gallium surface (Ga). Therefore, when etching with KOH is performed on the second surface 111, the nitrogen surface (N surface) in the region other than the defect concentration region S becomes a fine uneven surface as shown in FIG. 5B.
  • the gallium surface (Ga surface) of the concentrated region S remains flat because it is not etched by KOH.
  • the nitrogen surface etched into the thickness direction of the original substrate 20 to be a fine uneven surface is a low position surface, whereas the gallium surface that is a remaining surface of the etching remains a flat surface. It becomes a high position surface in a position higher than the surface.
  • a stepped portion is formed at the boundary between the defect concentration region S serving as the high position surface and the region other than the defect concentration region S serving as the low position surface.
  • the defect concentration region S is arranged in accordance with the position of the n-side terminal 102 formed at the corner of the substrate 101. This is because, in the region where the n-side terminal 102 is formed, even if the defect concentration region S is located, there is no influence on the light emitting layer 103, and thus the reduction of the light emitting area can be suppressed.
  • the defect concentration region S is located at a position where the n-side terminal 102 is formed.
  • a virtual grid line G is set.
  • the defect concentration region S is arranged at the corner of the substrate 101 at the position where the n-side terminal 102 is formed. Therefore, when etching is performed to make the second surface 111 of the substrate 101 have a texture structure, the regions other than the defect concentration region S become fine uneven surfaces, but the corners of the substrate 101 on the defect concentration region S are etched. In this state, the flat surface 104 remains (see FIG. 6B).
  • the stepped portion is formed by the flat surface 104 which is the high position surface and the fine uneven surface of the region other than the defect concentration region S.
  • the collet C may come into contact and cracks may occur from the stepped portion to the laminated surface side.
  • the flat surface shown in FIG. 5B is arranged at the apex of the polygon shown in FIG. 8, and the apex does not overlap with the circle inscribed in the polygon. Is arranged. Therefore, the flat surface is located outside the range where the tip of the collet C abuts (hereinafter referred to as the abutment range Q). Therefore, in order to increase the light extraction efficiency when the light-emitting element 10 is flip-chip mounted, a fine uneven surface by etching is formed on the second surface 111 of the substrate 11 to form a boundary portion between the flat surface and the uneven surface.
  • the tip of the collet C does not hit the step portion, so that it is possible to suppress the occurrence of cracks in the step portion. Therefore, according to the light emitting element 10, since it can suppress that a collet contacts a level
  • the substrate 11 has a defect concentration region S1 having a higher crystal defect density than other regions, and the flat surface of the second surface 111 is arranged in the defect concentration region S1. . That is, the defect concentration region S ⁇ b> 1 is arranged at the apex portion of the second surface 111. Therefore, the step portion can be formed at a position away from the contact range Q of the collet C disposed concentrically with the substrate 11, and contact with the collet C can be further avoided.
  • the defect concentration region S1 is positioned at the corner edge 113 of the substrate 11, but also the defect concentration region S is positioned on the scribe line L in the state of the original substrate 20 as shown in FIG. Therefore, the defect concentration region S1 existing in the substrate 11 can be reduced by cutting the defect concentration region S as the scribe line L.
  • the defect concentration region S is a position straddling the adjacent substrates 11 in the state of the original substrate 20, the substrate 11 shares the defect concentration region S with the adjacent substrate 11, so that The defect concentration region S1 located at the corner edge 113 can be further reduced.
  • the defect concentration region S is divided into small defect concentration regions S1, and the defect concentration region S1 is applied to the contact range Q of the collet C. Since it can be made not to occur, the occurrence of cracks can be further suppressed.
  • the defect concentration region S1 is formed in the corner edge portion 113 of the substrate 11, and the n-side terminal 13 is assigned to the corner portion 112 including a part of the corner edge portion 113. That is, the n-side terminal 13 is arranged at a position overlapping the defect concentration region S1 in the stacking direction of the semiconductor layer 12, so that the defect concentration region S1 does not exist at a position overlapping the light emitting layer 12b in the stacking direction of the semiconductor layer 12. Can be realized. Therefore, the influence with respect to the light emitting layer 12b of defect concentration area
  • region S1 can be suppressed. Therefore, a reduction in the light emitting area due to the defect concentration region S1 can be suppressed, so that the light emitting element 10 with high luminance can be obtained.
  • the yield decreases due to leakage.
  • the n-side terminal 102 is formed large so that the defect concentration region S does not reach the region of the light emitting layer 103 even if the defect concentration region S becomes coarse. As a result, since the light emitting layer 103 becomes narrow, the light emitting area is reduced.
  • the area of the defect concentration region S1 located at the corner edge 113 of the substrate 11 can be reduced, and the corner edge 113 is p. Since it is away from the side terminal 14, even if the defect concentration region S1 becomes coarse, it is difficult to extend to the region of the light emitting layer 12b. For this reason, even if the defect concentration region S1 becomes coarse, the area of the n-side terminal 13 does not need to be increased, so that a reduction in the light emission area can be suppressed. In addition, since it is difficult to extend to the region of the light emitting layer 12b, the occurrence of leakage can be suppressed, so that a decrease in yield can be suppressed.
  • FIG. 10 A photograph of another conventional light emitting device is shown in FIG.
  • the substrate is formed in a rectangular shape, and n-side terminals are formed at four corners, respectively, and a defect concentration region is located at one corner. .
  • This photo was taken from the second surface 111 side after the substrate was polished and thinned after performing a high-temperature, high-humidity energization test for 1000 hours on another conventional light emitting device as a reliability test. is there.
  • the tempera- ture was inspected by applying a direct current with the ambient temperature set at 65 ° C to 85 ° C and the humidity set at 85% to 95%.
  • the same high-temperature and high-humidity current test was performed on the light-emitting element 10 according to the first embodiment.
  • the defect concentration region S1 is arranged at a position corresponding to all the n-side terminals 13.
  • the defect concentration region S1 has high thermal conductivity and good conductivity, so that it is difficult to apply a thermal load to the Ag film.
  • the defect concentration region S1 is positioned at the corner edge 113 of the substrate 11. However, if the defect concentration region S1 can be removed from the contact range Q of the collet C, the corner is the edge of the substrate 11. It does not have to be.
  • Embodiment 2 A light-emitting element according to Embodiment 2 of the present invention will be described with reference to the drawings.
  • FIG. 12 the same components as those in FIG. 1 and FIG. 13 in FIG.
  • the n-side terminal 13 is formed at a diagonal position of the rectangular substrate 11.
  • This light emitting element 10x can be manufactured by each process shown in FIG. 13A to 13D are the same as the steps of the method for manufacturing the light-emitting element according to Embodiment 1 shown in FIGS. 4A to 4D.
  • the light emitting element 10x according to the second embodiment is different from the light emitting element 10 according to the first embodiment in that a corner portion where the n-side terminal 13 is not formed is a p-type layer 120c and a light emitting layer in FIG. 120b and a part of the n-type layer 120a are etched, and the n-type layer 120a remains exposed.
  • the light emitting element 10x is formed in this way, there is no light emitting layer 120b in the stacking direction of the defect concentration region S1, and thus the influence from the defect concentration region S1 does not affect the light emission layer 120b via the n-type layer 120a. Can be.
  • the defect concentration region S1 is located at each corner edge 113 of the substrate 11, and the n-side terminal 13 is formed only at two corners 112 out of the four corners 112. Even when the p-side terminal 14 is located at one corner, the defect concentration region S1 existing in the substrate 11 can be reduced by cutting the defect concentration region S1 as a scribe line L as shown in FIG. Therefore, it is possible to suppress a decrease in the light emitting area.
  • the defect concentration region S1 located at the corner edge 113 of each substrate 11 can be further reduced, thereby reducing the light emitting area. Can be further suppressed.
  • the two n-side terminals 13 are formed at the corners corresponding to the position of the defect concentration region S1, but at least one n-side terminal 13 is defect concentration. What is necessary is just to form corresponding to the position of area
  • Embodiment 3 A light-emitting element according to Embodiment 3 of the present invention will be described with reference to the drawings.
  • the substrate of the light emitting element may be polygonal.
  • the substrate 11 is formed in a rectangular shape.
  • the substrate is formed in a triangular shape.
  • the substrate 11y of the light emitting element 10y shown in FIG. 14 is formed in a regular triangle shape.
  • defect concentration regions S2 are located at both ends of one side, and n-side terminals 13y are located at all corners. Further, the n-side terminal 13y formed at the corner and the p-side terminal 14y having a triangular shape are located at the center of the substrate 11y.
  • the substrate 11y includes a virtual straight line L1 that connects the defect concentration regions S that are in an oblique positional relationship with the original substrate 20 shown in FIG. 15A, a virtual straight line L2 that connects the defect concentration regions S arranged in a row, and two L2s.
  • a virtual straight line L1 that connects the defect concentration regions S that are in an oblique positional relationship with the original substrate 20 shown in FIG. 15A
  • a virtual straight line L2 that connects the defect concentration regions S arranged in a row
  • two L2s Two L2s.
  • One triangle T1 surrounded by a virtual straight line L3 located in the middle and parallel to each other can be used.
  • the virtual straight lines L1 to L3 become scribe lines Ly.
  • a substrate 11y in which the defect concentration region S2 is located at both ends of one side
  • a substrate 11z in which the defect concentration region S2 is located at one corner.
  • the defect concentration region S is positioned on the scribe line Ly and positioned so as to straddle the adjacent substrate 11y. By doing so, the defect concentration region S is divided between the adjacent substrates 11 and the defect concentration region S is cut by the scribe line Ly, so that the defect concentration region S2 can be made small. Further, the defect concentration region S2 is formed in the corner edge portion 113 of the substrate 11y, and the n-side terminal is assigned to the corner portion including a part of the corner edge portion 113, so that the light emitting layer is located at a position corresponding to the defect concentration region S2. Therefore, the defect concentration region S2 does not affect the light emitting layer. Therefore, it is possible to suppress a decrease in the light emission area due to the defect concentration region S2.
  • the defect concentration region S2 is located at two corner edges of the triangular substrate 11y or one corner edge of the substrate 11z. However, when the original substrate 21 shown in FIG. The defect concentration region S2 is positioned at all three corner edges of the shaped substrate 11z.
  • the defect concentration regions S arranged in a row are arranged so as to be shifted from each other by a half of the interval between the defect concentration regions S.
  • the substrate 11w is surrounded by a virtual straight line L4 that connects the defect concentration regions S that are in an oblique positional relationship with the original substrate 21 and a virtual straight line L5 that connects the defect concentration regions S arranged in rows.
  • a virtual straight line L4 that connects the defect concentration regions S that are in an oblique positional relationship with the original substrate 21
  • a virtual straight line L5 that connects the defect concentration regions S arranged in rows.
  • One of the triangles T3 formed.
  • the triangular substrate 11y has an equilateral triangle shape, but may be an isosceles triangle or an unequal triangle.
  • the defect concentration region can be selectively positioned at each of the one to three corner edges of the substrate.
  • One of the triangles T4 and T5 located in the middle of L7 and surrounded by the parallel virtual straight line L8 can be used as a substrate.
  • a virtual straight line L6 that connects the defect concentration regions S that are in an oblique positional relationship
  • a virtual straight line L7 that connects the defect concentration regions S arranged in a row
  • two L7s One of the triangles T4 and T5 surrounded by the virtual parallel straight line L8 that is positioned can be used.
  • the defect concentration regions S in the columnar positional relationship are displaced from each other, so that the triangles T4 and T5 are inequilateral triangles whose lengths of the three sides are not equal. .
  • triangles T4 and T5 are obtained which are formed into an unequal triangular shape and have a defect concentration region formed at two corner edges or a substrate formed at one corner edge. Can do.
  • the defect concentration regions S arranged in a row are arranged so as to be shifted by a distance that is not 1 ⁇ 2 of the interval between the defect concentration regions S for each column.
  • one of the triangles T6 surrounded by a virtual straight line L9 that connects the defect concentration regions S that are in an oblique positional relationship and a virtual straight line L10 that connects the defect concentration regions S arranged in rows. be able to.
  • defect concentration region S of the original substrates 20, 21, 22, and 23 can be arbitrarily arranged when the original substrates 20, 21, 22, and 23 are manufactured.
  • the present invention can achieve high reliability, it is suitable for a light-emitting element in which a step portion is formed on the second surface opposite to the first surface of the substrate on which the semiconductor layers are stacked.
  • Substrate 12 Semiconductor layer 12a, 120a n-type layer 12b, 120b Light-emitting layer 12c, 120cp p-type layer 13, 13y n-side terminal 14, 14y p-side terminal 20, 21 , 22, 23 Original substrate 100 Conventional light emitting element 101 Substrate 102 N side terminal 103 Light emitting layer 104 Flat surface 111 Second surface 112 Corner portion 113 Corner edge C Collet G Virtual lattice line L, Ly scribe line L1 to L5 Virtual Straight line Q Contact range S, S1, S2 Defect concentration area

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Dicing (AREA)

Abstract

　本開示の発光素子は、基板と、基板の第１の面に設けられたｎ型層、発光層、ｐ型層を有する半導体層と、を備える。基板が、第１の面と反対側の面である第２の面を有し、第２の面が多角形状である。第２の面が平坦面と凹凸面とを有し、平坦面が、多角形状の頂点部に配置されている。このような構成により、平坦面と凹凸面との境界部である段差部において、クラックが発生したり、欠けが発生したりすることを抑制することができる、信頼性を向上させることができる。

Description

発光素子
　本発明は、半導体層が積層された基板の第１の面とは反対側となる第２の面に段差部が形成された発光素子に関するものである。
　発光素子を搬送するときには、コレットと称される搬送治具により行われる。
　例えば、特許文献１に記載の「発光素子及び発光素子の製造方法」では、サファイア基板の一方の主面（第１の面）に半導体層が積層され、他方の主面（第２の面）に、アルミニウムを含有する酸化膜で、Ｃｕ、Ｓｎ又はＺｎを含有する透光性膜が設けられていることで、コレットで搬送してフリップチップ実装する際に半導体層が剥がれ難いことが記載されている。
特開２０１０－２２６０７０号公報
　しかし、コレットが当接する基板の第２の面（天面）に段差部があると、段差部が出っ張りとなってコレットの先端に接触することで、段差部の位置から積層面側に渡って、基板にクラックが発生したり、欠けが発生したりする。
　クラックが半導体層にまで至った場合には、ｎ型層とｐ型層とが部分的に短絡することで輝度が低下する。また、電流がリークすることで高熱が発生して劣化の進行が早くなり、徐々に輝度が低下してしまう。従って、クラックが発生したり、欠けが発生したりすることを抑制して、高い信頼性を図ることが重要である。
　そこで本発明は、高い信頼性を図ることができる発光素子を提供することを目的とする。
　本開示の発光素子は、基板と、基板の第１の面に設けられたｎ型層、発光層、ｐ型層を有する半導体層と、を備える。基板が、第１の面と反対側の面である第２の面を有し、この第２の面が多角形状である。第２の面が平坦面と凹凸面とを有し、平坦面が、多角形状の頂点部に配置されている。
　本開示の発光素子によれば、平坦面と凹凸面との境界部である段差部にコレットが接触して、クラックが発生したり、欠けが発生したりすることを抑制することができるので、信頼性を向上させることができる。
図１は本開示の実施の形態１に係る発光素子を示す平面図である。 図２は本開示の実施の形態１に係る発光素子を示す断面図である。 図３は本開示の実施の形態１に係る発光素子における基板をダイシングする前の状態の原基板を示す模式図である。 図４（Ａ）～（Ｆ）は、本開示の実施の形態１に係る発光素子の製造工程を示す断面図である。 図５Ａは、欠陥集中領域が局在した基板の表面を説明する模式図である。 図５Ｂは、欠陥集中領域が局在した基板をエッチングした状態を示す模式図である。 図６Ａは、従来の発光素子をコレットにより吸着した状態を示す平面図である。 図６Ｂは、従来の発光素子をコレットにより吸着した状態を示す断面図である。 図７は、従来の発光素子の基板をダイシングする前の状態の原基板を示す模式図である。 図８は本開示の実施の形態１に係る発光素子をコレットにより吸着した状態を示す平面図である。 図９は従来の発光素子の基板の欠陥集中領域が粗大化した状態を示す平面図である。 図１０は従来の他の発光素子を高温高湿通電試験したときの基板状態の写真を示す図である。 図１１は本開示の実施の形態１に係る発光素子を高温高湿通電試験したときの基板状態の写真を示す図である。 図１２は本開示の実施の形態２に係る発光素子を示す平面図である。 図１３（Ａ）～（Ｆ）は、本開示の実施の形態２に係る発光素子の製造工程を説明するための断面図である。 図１４は本開示の実施の形態３に係る発光素子を示す平面図である。 図１５Ａは本開示の実施の形態２に係る発光素子の基板をダイシングする前の状態の原基板を示す模式図である。 図１５Ｂは本開示の実施の形態２に係る発光素子の基板をダイシングする前の状態の基板を示す模式図である。 図１６Ａは本開示の発光素子における基板の第２の面が不等辺三角形である場合の原基板を示す模式図である。 図１６Ｂは本開示の発光素子における基板の第２の面が不等辺三角形である場合の原基板を示す模式図である。
　（実施の形態１）
　本開示の実施の形態１に係る発光素子を、図面に基づいて説明する。
　図２に示すように、本開示の発行素子は、基板１１と、基板１１の第１の面に設けられたｎ型層１２ａ、発光層１２ｂ、ｐ型層１２ｃを有する半導体層と、を備える。基板１１が、第１の面と反対側の面である第２の面１１１を有し、図１に示すように、第２の面１１１が多角形状をしている。図１においては、多角形状の例として長方形状を用いて説明しているが、多角形状であれば長方形状以外の形状であってもかまわない。第２の面１１１が図５Ｂに示すように平坦面と凹凸面とを有する。そして、この第２の面１１１における平坦面が、図１に示す多角形状の頂点部に配置されている。
　このような構成により、図５Ｂに示した平坦面と凹凸面との境界部である段差部が、第２の面１１１の縁部に位置している。そのため、第２の面１１１に当接して吸着するコレットの当接面より、段差部を外側に位置させることができる。従って、段差部にコレットが接触してクラックが発生したり、欠けが発生したりすることを抑制することができる。
　以下、必須ではない任意の構成を含めたより具体的な構成について説明する。
　図１および図２に示す発光素子１０は、フリップチップ型の発光ダイオードである。発光素子１０は、基板１１と、半導体層１２と、ｎ側端子１３と、ｐ側端子１４とを備えている。基板１１は、半導体層１２を保持する役目を負う。基板１１における半導体層１２が積層された面とは反対側の面である第２の面１１１が、光を出射する発光面となる。
　以下、半導体層１２が積層された基板１１の第１の面を積層面と称す。
　基板の材質としては、ＧａＮを採用することができる。矩形状の基板１１の第２の面１１１は、エッチング加工やブラスト加工、レーザーやダイシングブレードによる加工などにより微小な凹凸とした粗面とすることによりマイクロテクスチャ構造を有している。本実施の形態では、基板１１の第２の面１１１を、ＫＯＨによるケミカルエッチングにより微細凹凸面にしている。基板１１の第２の面１１１をマイクロテクスチャ構造とすることで、フリップチップ実装した際に、基板１１から出射する光が界面にて全反射して戻り光となってしまうことを少なくすることができるので、光取り出し効率を高めることができる。
　半導体層１２は、ｎ型層１２ａと、発光層１２ｂと、ｐ型層１２ｃとを基板１１上に順次積層したものである。これらの半導体層１２の材質は、窒化ガリウム系化合物が好ましい。具体的には、それぞれ、ｎ型層１２ａをＧａＮ、発光層１２ｂをＩｎＧａＮ、ｐ型層１２ｃをＧａＮとするなどである。なお、ｎ型層１２ａやｐ型層１２ｃとしては、Ａｌ、Ｉｎ、Ｇａ、Ｎ系を用いることもできる。また、ｎ型層１２ａと基板１１との間に、ＧａＮやＩｎＧａＮで形成したバッファ層を形成することも可能である。更に、例えば、発光層１２ｂは、ＩｎＧａＮとＧａＮとを交互に積層した多層構造（量子井戸構造）とすることもできる。
　ｎ側端子１３は、基板１１上に積層したｎ型層１２ａと発光層１２ｂとｐ型層１２ｃの一部から、発光層１２ｂとｐ型層１２ｃを除去し、ｎ型層１２ａを露出させ、この露出させたｎ型層１２ａ上に形成された端子である。ｎ側端子１３は、基板１１の４つの角部１１２に略扇状に形成されている。
　ｐ側端子１４は、ｐ型層１２ｃ上に形成されている。ｐ側端子１４は発光層１２ｂで発した光を基板１１の側に反射するために反射率の高いＡｇやＡｌ、仕事関数の高いＣ、Ｎｉ、Ｓｅ、Ｔｅ、Ｒｈ、Ｐｄ、Ｒｅ、Ｉｒ、Ｐｔ、Ａｕ、Ｍｏ、Ａｇ等の組み合わせにより形成された端子である。ｐ側端子１４は、ｎ側端子１３が形成された領域の残余部分に形成されている。
　ここで、本発明の実施の形態に係る発光素子１０の製造方法について図面に基づいて説明する。
　まず、基板１１に内在する結晶欠陥について、図面に基づいて説明する。
　基板１１は大判の原基板からダイシングされて個片化されたものであるが、図３に示すように、原基板２０では、結晶欠陥の密度を高めて局在させた欠陥集中領域Ｓが、等間隔で縦列および横列に配列されている。
　この原基板２０の欠陥集中領域Ｓの中に仮想格子線Ｇの交点があり、仮想格子線Ｇに沿って分割して個片化したときの基板１１の角縁部１１３に欠陥集中領域Ｓ１が形成され、これに対応させて、原基板２０に半導体層１２（図２参照）を積層している。仮想的な格子（仮想格子線Ｇ）がスクライブラインＬとなる。
　次に、この原基板２０に半導体層１２を積層して個片化する各工程を説明する。
　半導体層１２の積層は、まず、図４（Ａ）に示す原基板２０全体にｎ型層１２０ａを積層する（図４（Ｂ）参照）。そして、ｎ型層１２０ａに、発光層１２０ｂ、ｐ型層１２０ｃを順次、積層する（図４（Ｃ）参照）。次に、欠陥集中領域Ｓの位置に対応する領域をエッチングして、ｐ型層１２０ｃと発光層１２０ｂとｎ型層１２０ａの一部とを除去する（図４（Ｄ）参照）。
　次に、エッチングにより露出したｎ型層１２０ａ上にｎ側端子１３を形成し、ｐ型層１２０ｃ上にｐ側端子１４を形成する（図４（Ｅ）参照）。
　次に、個片化したときに、基板１１の主光取り出し面として機能する第２の面１１１となる原基板２０の裏面側を、ＫＯＨによるエッチングにより微細凹凸面に形成する。
　そして、欠陥集中領域Ｓを交点とした格子状のスクライブラインＬに沿ってダイサーＪによりダイシングして個片化して、それぞれの発光素子１０に分割する（図４（Ｆ）参照）。この個片化によりそれぞれの基板１１の４つの角縁部１１３には、隣接する基板１１同士の間で欠陥集中領域Ｓが４分割された欠陥集中領域Ｓ１（図１参照）が内在することになる。
　基板１１の第２の面１１１をＫＯＨによるエッチングにより厚み方向に一部を除去して微細凹凸面に形成したときに、角縁部１１３に位置する欠陥集中領域Ｓ１上は、平坦面として残存する。
　これは、原基板２０がＧａＮであれば、図５Ａに示すように、欠陥集中領域Ｓは、搭載面が窒素面（Ｎ面）であり、反対となる第２の面１１１がガリウム面（Ｇａ面）であるためで、ＫＯＨによるエッチングを第２の面１１１に施すと、図５Ｂに示すように、欠陥集中領域Ｓ以外の領域の窒素面（Ｎ面）は微細凹凸面となるが、欠陥集中領域Ｓのガリウム面（Ｇａ面）は、ＫＯＨではエッチングされないため平坦面のままである。
　従って、原基板２０の厚み方向にエッチングされて微細凹凸面となった窒素面が低位置面となるのに対して、エッチングの残存面であるガリウム面は平坦面のままであるため、低位置面より高い位置にある高位置面となる。この高位置面となる欠陥集中領域Ｓと低位置面となる欠陥集中領域Ｓ以外の領域との境界には段差部ができる。
　例えば、図６Ａおよび図６Ｂに示す従来の発光素子１００では、基板１０１の角部に形成されるｎ側端子１０２の位置に合わせて、欠陥集中領域Ｓが配置されていた。これは、ｎ側端子１０２が形成される領域であれば、欠陥集中領域Ｓが位置していても発光層１０３への影響が無いため、発光面積の減少を抑制することができるからである。
　従って、従来の発光素子１００では、図７に示すように、原基板２０から個々の基板１０１を個片化するときに、欠陥集中領域Ｓをｎ側端子１０２が形成される位置となるように、仮想格子線Ｇを設定する。そうすることで、ｎ側端子１０２が形成された位置の基板１０１の角部に欠陥集中領域Ｓが配置される。そのため、基板１０１の第２の面１１１をテクスチャー構造とするためにエッチングを施すと、欠陥集中領域Ｓ以外の領域は微細凹凸面となるが、欠陥集中領域Ｓ上の基板１０１の角部にエッチングされずに平坦面１０４が残った状態である（図６Ｂ参照）。
　この平坦面１０４を含む第２の面１１１にコレットＣを当接させて吸着させようとすると、高位置面である平坦面１０４と欠陥集中領域Ｓ以外の領域の微細凹凸面とによる段差部に、コレットＣが接触して段差部から積層面側に渡ってクラックが発生することがある。
　しかし、本実施の形態１に係る発光素子１０では、図５Ｂに示した平坦面を図８に示す多角形状の頂点部に配置し、その頂点部を、多角形状に内接する円と重ならない位置に配置している。そのため、平坦面は、コレットＣの先端が当接する範囲（以下、当接範囲Ｑと称す。）より外側に位置している。そのため、発光素子１０をフリップチップ実装する際に光取り出し効率を高めるために、基板１１の第２の面１１１にエッチングによる微細凹凸面を形成することで平坦面と凹凸面との境界部である段差部ができても、コレットＣの先端が段差部に掛かることがないので、段差部にクラックが発生することを抑制することができる。従って、発光素子１０によれば、段差部にコレットが接触して、クラックが発生したり、欠けが発生したりすることが抑制できるので、信頼性の低下を抑制することができる。
　特に、本実施の形態では、基板１１が、結晶欠陥密度が他の領域よりも高い欠陥集中領域Ｓ１を有し、第２の面１１１における平坦面が欠陥集中領域Ｓ１に配置された構成としている。即ち、欠陥集中領域Ｓ１が第２の面１１１における頂点部に配置された構成としている。そのため、基板１１と同心に配置されるコレットＣの当接範囲Ｑより離れた位置に段差部を形成することができ、よりコレットＣとの接触を回避することができる。
　また、欠陥集中領域Ｓ１を基板１１の角縁部１１３に位置させただけでなく、図３に示すように、原基板２０での状態で、欠陥集中領域ＳをスクライブラインＬ上に位置させているため、スクライブラインＬとして欠陥集中領域Ｓが切削されることで基板１１に内在する欠陥集中領域Ｓ１を小さくすることができる。
　また、原基板２０での状態で、欠陥集中領域Ｓが、隣接する基板１１同士で跨る位置であるため、基板１１が隣接する基板１１と欠陥集中領域Ｓを分け合うことにより、それぞれの基板１１の角縁部１１３に位置する欠陥集中領域Ｓ１を、更に、小さくすることができる。
　従って、原基板２０での状態では大きな面積の欠陥集中領域Ｓであっても、欠陥集中領域Ｓが分割されて小さな欠陥集中領域Ｓ１となり、コレットＣの当接範囲Ｑに欠陥集中領域Ｓ１が掛からないようにすることができるため、クラックの発生を更に抑制することができる。
　図１および図２に示すように、欠陥集中領域Ｓ１を基板１１の角縁部１１３に形成し、角縁部１１３の一部を含む角部１１２にｎ側端子１３を割り当てる。即ち、ｎ側端子１３を、半導体層１２の積層方向において欠陥集中領域Ｓ１と重なる位置に配置することで、半導体層１２の積層方向において発光層１２ｂと重なる位置に欠陥集中領域Ｓ１が存在しない構成を実現することができる。そのため、欠陥集中領域Ｓ１の発光層１２ｂに対する影響を抑制することができる。従って、欠陥集中領域Ｓ１による発光面積の減少を抑えることができるので、高輝度な発光素子１０とすることができる。
　また、図９に示す従来の発光素子１００は、欠陥集中領域Ｓが粗大化して欠陥領域Ｓ３となり、発光層１０３（図６Ｂ参照）の領域まで延びると、リークにより歩留まりが低下する。従来の発光素子１００では、欠陥集中領域Ｓが粗大化しても発光層１０３の領域までに至らないように、ｎ側端子１０２を大きく形成することが考えられるが、ｎ側端子１０２を大きくすれば、結果として発光層１０３が狭くなってしまうため、発光面積が減少してしまう。
　本実施の形態１に係る発光素子１０では、図１に示すように、基板１１の角縁部１１３に位置させた欠陥集中領域Ｓ１は、面積を小さくすることができ、角縁部１１３はｐ側端子１４から離れているので、欠陥集中領域Ｓ１が粗大化しても、発光層１２ｂの領域まで延びにくい。そのため、欠陥集中領域Ｓ１が粗大化しても、ｎ側端子１３の面積を大きくしなくてもよいため、発光面積の減少を抑止することができる。また、発光層１２ｂの領域まで延びにくいため、リークの発生が抑止できるので、歩留まりの低下を抑止することができる。
　従来の他の発光素子の写真を図１０に示す。図１０に示す従来の他の発光素子は、基板が矩形状に形成され、４つの角部にそれぞれｎ側端子が形成されており、その１つの角部に、欠陥集中領域が位置している。
　この写真は、信頼性試験として、従来の他の発光素子に対して１０００時間の高温高湿通電試験を行った後に、基板を研磨して薄くして第２の面１１１側から撮影したものである。高温高湿通電試験は、雰囲気の温度を６５℃から８５℃、湿度を８５％から９５％に設定して直流電流を流して耐力を検査した。
　図１０からも判るように、欠陥集中領域が位置するｎ側端子以外の他のｎ側端子に面したｐ側端子の縁部に変色部分が発生した。これはｐ側端子を形成するＡｇ膜の変形によるものである。
　次に、本実施の形態１に係る発光素子１０に対して、同じ高温高湿通電試験を行った。図１１からも判るように、ｐ側端子１４に変色部分が発生しなかった。これは、すべてのｎ側端子１３に対応する位置に欠陥集中領域Ｓ１が配置されているためである。欠陥集中領域Ｓ１は、熱伝導率が高く、良好な導電性を有しているため、Ａｇ膜に熱負荷が掛かり難いためである。
　なお、本実施の形態１では、欠陥集中領域Ｓ１を基板１１の角縁部１１３に位置させていたが、コレットＣの当接範囲Ｑから外すことができれば、基板１１の縁部であれば角でなくてもよい。
　（実施の形態２）
　本発明の実施の形態２に係る発光素子を図面に基づいて説明する。なお、図１２においては図１と、図１３においては図４と、同じ構成のものは同符号を付して説明を省略する。
　図１２に示す本実施の形態２に係る発光素子１０ｘは、ｎ側端子１３が、矩形状の基板１１の対角位置に形成されている。この発光素子１０ｘは、図１３に示す各工程にて製造することができる。図１３（Ａ）から同図（Ｄ）までは、図４（Ａ）から同図（Ｄ）にて示す実施の形態１に係る発光素子の製造方法の各工程と同じである。
　実施の形態２に係る発光素子１０ｘが、実施の形態１に係る発光素子１０と異なるところは、図１３（Ｅ）において、ｎ側端子１３が形成されない角部が、ｐ型層１２０ｃ、発光層１２０ｂおよびｎ型層１２０ａの一部がエッチングされ、ｎ型層１２０ａが露出した状態のままである点である。
　このように発光素子１０ｘが形成されていることで、欠陥集中領域Ｓ１の積層方向に発光層１２０ｂが無いため、欠陥集中領域Ｓ１からの影響がｎ型層１２０ａを介して発光層１２０ｂに及ぼさないようにすることができる。
　基板１１のそれぞれの角縁部１１３に、欠陥集中領域Ｓ１が位置しており、ｎ側端子１３が４つの角部１１２のうち、２つの角部１１２にしか形成されておらず、他の２つの角部はｐ側端子１４が位置していても、図３に示すように、欠陥集中領域Ｓ１が、スクライブラインＬとして切削されることで基板１１に内在する欠陥集中領域Ｓ１を小さくすることができるので、発光面積の減少を抑えることができる。
　また、基板１１が隣接する基板１１と欠陥集中領域Ｓを分け合うことにより、それぞれの基板１１の角縁部１１３に位置する欠陥集中領域Ｓ１を、更に、小さくすることができるので、発光面積の減少を、更に抑えることができる。
　なお、本実施の形態２に係る発光素子１０ｘでは、２つのｎ側端子１３が欠陥集中領域Ｓ１の位置に対応させて角部に形成されているが、少なくとも１つのｎ側端子１３が欠陥集中領域Ｓ１の位置に対応して形成されていればよい。
　（実施の形態３）
　本発明の実施の形態３に係る発光素子を図面に基づいて説明する。
　発光素子の基板は多角形状であればよい。実施の形態１および２では基板１１が矩形状に形成されていたが、本実施の形態３に係る発光素子は、基板が三角形状に形成されている。
　図１４に示す発光素子１０ｙの基板１１ｙは、正三角形状に形成されている。この基板１１ｙには、一辺の両端に欠陥集中領域Ｓ２が位置していると共に、全部の角部にｎ側端子１３ｙが位置している。また、角部に形成されたｎ側端子１３ｙと三角形状を成すｐ側端子１４ｙが、基板１１ｙの中央部に位置している。
　基板１１ｙは、図１５Ａに示す原基板２０の斜めの位置関係にある欠陥集中領域Ｓ同士を結ぶ仮想直線Ｌ１と、横列に並ぶ欠陥集中領域Ｓ同士を結ぶ仮想直線Ｌ２と、２本のＬ２の中間に位置し平行な仮想直線Ｌ３とにより囲まれた三角形Ｔ１の１つとすることができる。
　この仮想直線Ｌ１～Ｌ３がスクライブラインＬｙとなる。
　原基板２０を個片化すると、一辺の両端に欠陥集中領域Ｓ２が位置する基板１１ｙ（三角形Ｔ１）と、１つの角縁部に欠陥集中領域Ｓ２が位置する基板１１ｚ（三角形Ｔ２）とができる。
　このように基板１１ｙが三角形状であっても、欠陥集中領域ＳをスクライブラインＬｙ上に位置させると共に、隣接する基板１１ｙに跨るように位置させる。そうすることで、隣接する基板１１同士の間で欠陥集中領域Ｓが分割されると共に、欠陥集中領域ＳがスクライブラインＬｙで切削されるため、欠陥集中領域Ｓ２を小さいものとすることができる。また、欠陥集中領域Ｓ２を基板１１ｙの角縁部１１３に形成し、角縁部１１３の一部を含む角部にｎ側端子を割り当てることで、欠陥集中領域Ｓ２に対応する位置に発光層が無いため、欠陥集中領域Ｓ２が発光層に影響を与えない。従って、欠陥集中領域Ｓ２による発光面積の減少を抑えることができる。
　図１５Ａでは、三角形状の基板１１ｙの２つの角縁部、または基板１１ｚの１つの角縁部に、欠陥集中領域Ｓ２が位置しているが、図１５Ｂに示す原基板２１を用いると、三角形状の基板１１ｚの３つの角縁部全部に欠陥集中領域Ｓ２が位置するようになる。
　図１５Ｂに示す原基板２１では、横列に並ぶ欠陥集中領域Ｓが、一列毎に欠陥集中領域Ｓの間隔の１／２ずれて配置されている。
　このような原基板２１で、基板１１ｗは、原基板２１の斜めの位置関係にある欠陥集中領域Ｓ同士を結ぶ仮想直線Ｌ４と、横列に並ぶ欠陥集中領域Ｓ同士を結ぶ仮想直線Ｌ５とにより囲まれた三角形Ｔ３の１つとすることができる。そうすることで、基板１１ｚの３つの角縁部全部に欠陥集中領域Ｓ２を位置させることができる。
　なお、図１４に示す本実施の形態３に係る発光素子１０ｙでは、三角形状の基板１１ｙが、正三角形状であったが、二等辺三角形としても、不等辺三角形としてもよい。また、基板の形状を二等辺三角形や不等辺三角形とした場合に、欠陥集中領域を、基板の１つから３つのそれぞれの角縁部に選択的に位置させることができる。
　例えば、図１６Ａに示すように、原基板２２では、斜めの位置関係にある欠陥集中領域Ｓ同士を結ぶ仮想直線Ｌ６と、横列に並ぶ欠陥集中領域Ｓ同士を結ぶ仮想直線Ｌ７と、２本のＬ７の中間に位置し平行な仮想直線Ｌ８とにより囲まれた三角形Ｔ４、Ｔ５の１つを個片化したときの基板とすることができる。
　この図１６Ａに示す原基板２２では、斜めの位置関係にある欠陥集中領域Ｓ同士を結ぶ仮想直線Ｌ６と、横列に並ぶ欠陥集中領域Ｓ同士を結ぶ仮想直線Ｌ７と、２本のＬ７の間に位置し平行な仮想直線Ｌ８とにより囲まれた三角形Ｔ４、Ｔ５の１つとすることができる。図１５Ａに示す原基板２０と比較して判るように、縦列の位置関係にある欠陥集中領域Ｓ同士がずれているため、三角形Ｔ４、Ｔ５は３辺の長さが等しくならない不等辺三角形である。
　原基板２２を用いると、不等辺三角形に形成され、欠陥集中領域が２つの角縁部に形成されていたり、１つの角縁部に形成されていたりする基板となる三角形Ｔ４、Ｔ５を得ることができる。
　また、図１６Ｂに示すように原基板２３では、横列に並ぶ欠陥集中領域Ｓが、一列毎に欠陥集中領域Ｓの間隔の１／２ではない距離にずれて配置されている。
　このような原基板２３では、斜めの位置関係にある欠陥集中領域Ｓ同士を結ぶ仮想直線Ｌ９と、横列に並ぶ欠陥集中領域Ｓ同士を結ぶ仮想直線Ｌ１０とにより囲まれた三角形Ｔ６の１つとすることができる。
　原基板２３を用いると、不等辺三角形に形成され、欠陥集中領域が３つの角縁部に形成された基板となる三角形Ｔ６を得ることができる。
　なお、原基板２０、２１、２２、２３の欠陥集中領域Ｓは、原基板２０、２１、２２、２３製作時に任意で配置が可能である。
　本発明は、高い信頼性を図ることができるので、半導体層が積層された基板の第１の面とは反対側となる第２の面に段差部が形成された発光素子に好適である。
　１０，１０ｘ，１０ｙ　発光素子
　１１，１１ｙ，１１ｚ，１１ｗ　基板
　１２　半導体層
　１２ａ，１２０ａ　ｎ型層
　１２ｂ，１２０ｂ　発光層
　１２ｃ，１２０ｃ　ｐ型層
　１３，１３ｙ　ｎ側端子
　１４，１４ｙ　ｐ側端子
　２０，２１，２２，２３　原基板
　１００　従来の発光素子
　１０１　基板
　１０２　ｎ側端子
　１０３　発光層
　１０４　平坦面
　１１１　第２の面
　１１２　角部
　１１３　角縁部
　Ｃ　コレット
　Ｇ　仮想格子線
　Ｌ，Ｌｙ　スクライブライン
　Ｌ１～Ｌ５　仮想直線
　Ｑ　当接範囲
　Ｓ，Ｓ１，Ｓ２　欠陥集中領域

Claims (4)

  1. 基板と、
    前記基板の第１の面に設けられたｎ型層、発光層、ｐ型層を有する半導体層と、を備え、
    前記基板が、前記第１の面と反対側の面である第２の面を有し、
    前記第２の面が多角形状であり、
    前記第２の面が平坦面と凹凸面とを有し、
    前記平坦面が、前記多角形状の頂点部に配置された
    発光素子。
  2. 前記頂点部は、
    前記多角形状に内接する円と重ならない
    請求項１に記載の発光素子。
  3. 前記基板は結晶欠陥密度が他の領域よりも高い欠陥集中領域を有し、
    前記平坦面が前記欠陥集中領域に配置された請求項１に記載の発光素子。
  4. 前記ｎ型層がｎ側端子を有し、
    前記ｎ側端子は、前記半導体層の積層方向において前記欠陥集中領域と重なる位置に配置された請求項１に記載の発光素子。
PCT/JP2014/002063 2013-06-14 2014-04-10 発光素子 WO2014199546A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013125361A JP2016149380A (ja) 2013-06-14 2013-06-14 発光素子
JP2013-125361 2013-06-14

Publications (1)

Publication Number Publication Date
WO2014199546A1 true WO2014199546A1 (ja) 2014-12-18

Family

ID=52021873

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/002063 WO2014199546A1 (ja) 2013-06-14 2014-04-10 発光素子

Country Status (2)

Country Link
JP (1) JP2016149380A (ja)
WO (1) WO2014199546A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102054604B1 (ko) * 2017-08-24 2019-12-10 소코 가가쿠 가부시키가이샤 질화물 반도체 자외선 발광 소자의 제조 방법 및 질화물 반도체 자외선 발광 소자

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124572A (ja) * 2001-10-12 2003-04-25 Sumitomo Electric Ind Ltd 半導体発光素子の製造方法、半導体発光素子、半導体素子の製造方法、半導体素子、素子の製造方法および素子
JP2006156509A (ja) * 2004-11-26 2006-06-15 Sony Corp 半導体装置
JP2007220902A (ja) * 2006-02-16 2007-08-30 Sumitomo Electric Ind Ltd 発光装置およびその製造方法
WO2008004437A1 (fr) * 2006-07-05 2008-01-10 Panasonic Corporation Élément semi-conducteur émettant de la lumière et procédé de fabrication de celui-ci
WO2011030789A1 (ja) * 2009-09-09 2011-03-17 パナソニック電工株式会社 発光装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124572A (ja) * 2001-10-12 2003-04-25 Sumitomo Electric Ind Ltd 半導体発光素子の製造方法、半導体発光素子、半導体素子の製造方法、半導体素子、素子の製造方法および素子
JP2006156509A (ja) * 2004-11-26 2006-06-15 Sony Corp 半導体装置
JP2007220902A (ja) * 2006-02-16 2007-08-30 Sumitomo Electric Ind Ltd 発光装置およびその製造方法
WO2008004437A1 (fr) * 2006-07-05 2008-01-10 Panasonic Corporation Élément semi-conducteur émettant de la lumière et procédé de fabrication de celui-ci
WO2011030789A1 (ja) * 2009-09-09 2011-03-17 パナソニック電工株式会社 発光装置

Also Published As

Publication number Publication date
JP2016149380A (ja) 2016-08-18

Similar Documents

Publication Publication Date Title
TWI726494B (zh) 分離形成於基板晶圓上之發光裝置之方法
JP5376467B2 (ja) 垂直構造窒化ガリウム系発光ダイオ−ド素子及びその製造方法
US7745345B2 (en) ZnO based semiconductor device manufacture method
JP2008053685A (ja) 垂直構造窒化ガリウム系発光ダイオード素子及びその製造方法
JP2006086516A (ja) 半導体発光素子の製造方法
US8658441B2 (en) Method of manufacturing nitride semiconductor light emitting element
US8120042B2 (en) Semiconductor light emitting device
WO1998044569A1 (en) Light emitting device and method for manufacturing the same
KR100648136B1 (ko) 발광 다이오드 및 그 제조 방법
JP2024056981A (ja) 発光素子の製造方法
US9553240B2 (en) Semiconductor light-emitting element
WO2014199546A1 (ja) 発光素子
JP2013058707A (ja) 半導体発光素子の製造方法
JP2004031655A (ja) 半導体発光素子
JP2010062201A (ja) 半導体発光素子およびその製造方法
CN108206226B (zh) 发光元件的制造方法及发光元件
JP2008227018A (ja) 半導体発光素子及びその製造方法
US20120276668A1 (en) Method for manufacturing semiconductor light emitting device
JP6423234B2 (ja) 半導体発光素子およびその製造方法
US20070057275A1 (en) Vertical light-emitting diode and method for manufacturing the same
TWI763913B (zh) 發光元件之製造方法
US20140252310A1 (en) Semiconductor light emitting device and method for manufacturing same
JP5885435B2 (ja) 発光素子、発光素子の製造方法および発光素子パッケージ
JP5286641B2 (ja) 半導体発光素子及び半導体発光装置
JP2013038208A (ja) 発光素子およびその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14810161

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14810161

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP