WO2014175620A1 - 디스플레이 구동회로 및 디스플레이 장치 - Google Patents

디스플레이 구동회로 및 디스플레이 장치 Download PDF

Info

Publication number
WO2014175620A1
WO2014175620A1 PCT/KR2014/003479 KR2014003479W WO2014175620A1 WO 2014175620 A1 WO2014175620 A1 WO 2014175620A1 KR 2014003479 W KR2014003479 W KR 2014003479W WO 2014175620 A1 WO2014175620 A1 WO 2014175620A1
Authority
WO
WIPO (PCT)
Prior art keywords
output
charge sharing
output lines
charge
pairs
Prior art date
Application number
PCT/KR2014/003479
Other languages
English (en)
French (fr)
Inventor
조현호
나준호
전현규
정용익
Original Assignee
주식회사 실리콘웍스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실리콘웍스 filed Critical 주식회사 실리콘웍스
Priority to US14/787,088 priority Critical patent/US20160078835A1/en
Priority to CN201480023687.9A priority patent/CN105190738A/zh
Publication of WO2014175620A1 publication Critical patent/WO2014175620A1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/041—Temperature compensation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation

Definitions

  • the present invention relates to a display driving technique, and more particularly, to a display driving circuit for reducing power consumption and heat generation.
  • the display driving circuit operates in an alternating current driving method to prevent image sticking that may occur due to the attachment of the polar material present in the display to the electrode.
  • the display driving circuit uses an inversion (or reverse polarity) driving scheme to control the flicker phenomenon caused by the parasitic capacitance of the TFT (Thin Film Transistor) disposed on the display panel.
  • TFT Thin Film Transistor
  • the conventional display driving circuit selectively supplies buffered pixel driving signals to output lines according to an inversion driving scheme.
  • the conventional display driving circuit preliminarily drives the output voltage to the intermediate potential Vcom by interconnecting the output lines for a time when the data signal is not applied to the display in order to reduce the power consumption required for buffering the pixel driving signal. Can be.
  • 1 is a waveform diagram showing an output of a conventional display driving circuit.
  • a conventional display driving circuit provides a display with an output voltage Vout that changes with time.
  • the conventional display driving circuit supplies valid data in the panel charging / discharging period t1 and pre-drives the output voltage to the intermediate potential Vcom through connection between the output lines in the charge sharing period t2, that is, charge sharing. Can be.
  • the panel charge / discharge section t1 corresponds to a time range for supplying valid data to the display panel
  • the charge sharing section t2 is a part of a section for loading valid data before supplying valid data.
  • the time range arbitrarily set to share the charge between the output lines.
  • the valid data corresponds to the image data that is actually applied to the display panel.
  • the conventional display driving circuit uses an intermediate potential Vcom of the first polarity (+) and the second polarity ( ⁇ ) to provide the output voltage Vout, and the first polarity (+) at the intermediate potential Vcom. Provide a voltage fluctuated output voltage Vout, or provide a voltage fluctuated output voltage Vout from the intermediate potential Vcom to the second polarity ( ⁇ ). As a result, the conventional display driving circuit can reduce the amount of power consumption compared to the technology of changing the output voltage Vout from the first polarity (+) to the second polarity ( ⁇ ).
  • the conventional display driving circuit performs the preliminary driving for the output voltage Vout from the first polarity (+) to the intermediate potential Vcom or the second polarity in the charge sharing period t2 even in a period where polarity inversion is not necessary.
  • a preliminary drive for the output voltage Vout is performed from negative to the intermediate potential Vcom. Therefore, the conventional display driving circuit has a problem in that power is consumed due to unnecessary preliminary driving.
  • the present invention seeks to provide a display driving circuit which minimizes power consumption and heat generation.
  • the present invention seeks to provide a display driving circuit capable of performing efficient charge sharing for the output voltage.
  • An object of the present invention is to provide a display driving circuit capable of reducing current and heat generated when inverting the polarity of an output voltage provided to a display.
  • the display apparatus includes a display panel and a display driving circuit for driving the display panel.
  • the display driving circuit includes a plurality of output buffer pairs, each of the first output buffers of the plurality of output buffer pairs has a first voltage driving potential, and a second output of the plurality of output buffer pairs.
  • Each of the buffers includes an output buffer unit having a second voltage driving potential; An output switch unit for connecting the plurality of output buffer pairs directly or alternately to the plurality of output line pairs; And a charge sharing switch unit connecting first output lines corresponding to the first output buffers and connecting second output lines corresponding to the second output buffers.
  • the disclosed technique can have the following effects. However, since a specific embodiment does not mean to include all of the following effects or only the following effects, it should not be understood that the scope of the disclosed technology is limited by this.
  • the display driving circuit may include a charge sharing switching circuit to reduce current and heat generation.
  • the display driving circuit according to the embodiment of the present invention matches the number of the charge sharing switch and the output terminals so as to perform efficient charge sharing for the output voltage.
  • the display driving circuit may include a common switch circuit to reduce current and heat generated when the polarity of the output voltage is reversed.
  • 1 is a waveform diagram showing an output voltage of a conventional display driving circuit.
  • FIG. 2 is a diagram illustrating a display driving circuit according to an exemplary embodiment of the present invention.
  • FIG. 3 is a waveform diagram illustrating an output voltage of the display driving circuit of FIG. 2.
  • FIG. 4 is a diagram illustrating a display driving circuit according to another exemplary embodiment of the present invention.
  • FIG. 5 is a waveform diagram illustrating an output voltage of the display driving circuit of FIG. 4.
  • FIG. 6 is a graph illustrating a simulation result of power consumption of the conventional display driving circuit and the embodiment of FIG. 2.
  • FIG. 7 is a graph illustrating a simulation result of a heat generation for the conventional display driving circuit and the embodiment of FIG. 2.
  • FIG. 2 is a diagram illustrating a display driving circuit 200 according to an embodiment of the present invention.
  • the display driving circuit 200 generates a pixel driving signal and transmits the pixel driving signal to a display panel (not shown), and outputs the output buffer 210, the output switch 220, and the charge sharing switch 230. ).
  • the pixel driving signal is defined as an output voltage.
  • the output buffer unit 210 includes three output buffer pairs 211, 212, 213, 214, and 215, 216 that buffer and output the output voltages.
  • the output buffer pair includes a first output buffer 211 having a first voltage driving potential and a second output buffer 212 having a second voltage driving potential.
  • the first output buffer 211 and the second output buffer 212 may be referred to as a positive (+) buffer and a negative (-) buffer, respectively, the first output buffer 211 is a first It may have a higher voltage driving potential than the two output buffer (212).
  • the first and second voltage driving potentials may be formed symmetrically about a specific voltage.
  • a specific voltage is 5V and supply voltages (eg, VDD and GND) input to the first and second output buffers 211 and 212 correspond to 10V and 0V, respectively
  • the first voltage The driving potential may be formed at 5V to 10V
  • the second voltage driving potential may be formed at 0V to 5V.
  • the output switch unit 220 uses the first output buffer 211 as the first output line Odd-1 corresponding to the odd column of the display or the second output line corresponding to the even column. It can be selectively connected to Even-1). At the same time, the output switch unit 220 may selectively connect the second output buffer 212 to the second output line Even-1 or the first output line Odd-1.
  • the output switch unit 220 may correspond to a polarity inversion switching circuit for transmitting the output of the output buffer unit 210 and preventing the display liquid crystallization.
  • the output switch unit 220 is positioned between the output buffer unit 210 and the output lines Odd-1 and Even-1, and electrically connected thereto, and output lines Odd-1 and Even by a control signal. -1) at least one switch that can be selectively connected.
  • the output switch unit 220 may be connected to the first output buffer 211 and may be connected to the first output line Odd-1 and the first switch SW1 and the first output buffer 211. And a second switch SW2 connected to the second output line Even-1 and a third switch connected to the second output buffer 212 and connected to the first output line Odd-1. It may include a fourth switch SW4 that is connected to SW3) and the second output buffer 212 and may be connected to the second output line Even-1.
  • the output switch unit 220 selectively turns on the first and fourth switches SW1 and SW4 and the second and third switches SW2 and SW3 in the first panel charge / discharge period t1.
  • the first and fourth switches SW1 and SW4 and the second and third switches SW2 and SW3 are turned off in the charge sharing period t2, and the second panel charge / discharge period (
  • the output buffer pairs 211 and 212 are directly connected to the output lines Odd-1 and Even-1, and the second panel charging is performed.
  • the output buffer pairs 211 and 212 may be alternately connected to the output lines Odd-1 and Even-1.
  • the output switch unit 220 may operate according to a control signal (not shown) output from a timing controller (T-CON). More specifically, the output switch unit 220 may operate in three operation types according to the control signal.
  • a charging or discharging section (hereinafter, referred to as a panel charging / discharging section, t1) of the display panel.
  • a first timing controller (not shown) is provided.
  • the first switch SW1 is turned on so that the first output buffer 211 and the first output line Odd-1 can be connected to each other so that the valid data is connected to the first output line Odd-1.
  • the output switch unit 220 turns on the fourth switch SW4 so that the second output buffer 212 and the second output line Even-1 can be connected.
  • the output switch unit 220 corresponds to the polarity inversion section while being the panel charging / discharging section t1
  • the first control buffer 211 and the second output line (Even ⁇ ) are received by receiving the second control signal from the timing controller.
  • the second switch SW2 is turned on so that 1) can be connected
  • the third switch SW3 is turned on so that the second output buffer 212 and the first output line Odd-1 can be connected.
  • the second control signal may be one in which the polarity of the first control signal is inverted.
  • the first to fourth switches SW1 to SW4 are turned off by receiving the third control signal to output the output lines Odd ⁇ . 1, Block data flow to Even-1).
  • the charge sharing switch 230 includes first output lines Odd-1 to Odd-3 and second output lines corresponding to the first output buffers 211, 213, and 215 and the second output buffers 212, 214, and 216. -1 ⁇ Even-3) Connect each other.
  • the charge sharing switch 230 may include a first charge sharing switching circuit 231 connecting or disconnecting the output lines Odd-1 to Odd-3 corresponding to the first output buffers 211, 213, and 215, and the second charge sharing switching circuit 231.
  • the second charge sharing switching circuit 232 connects or disconnects the output lines Even-1 to Even-3 corresponding to the output buffers 212, 214, and 216.
  • the first charge sharing switching circuit 231 may connect only odd-numbered output lines Odd-1 to Odd-3, and the second charge sharing switching circuit 232 may be even. ) Only output lines (Even-1 ⁇ Even-3) can be connected.
  • a plurality of charge sharing closed loops may be formed in the output line.
  • the charge sharing switch unit 230 is connected between the output line participating in the charge sharing and at least one switch that can connect each output line and connects the first output line and the last output line participating in the charge sharing It includes a switch.
  • the display driving circuit 200 does not include a switch connecting the first output terminal and the last output terminal, although charge sharing can be implemented, an equivalent resistance between a specific output line and an adjacent output line includes the switch. It has a larger value than that, and as a result, the amount of shared charge can be reduced.
  • the display driving circuit 200 may allow the equivalent resistance between each output line adjacent to each other in the specific output line to have the same value, so that charge sharing may be performed evenly to neighboring output lines in the specific output line.
  • the first charge sharing switching circuit 231 includes one switch SW5 to SW6 between the first output lines Odd-1 to Odd-3, and the first output line Odd-1) and a switch SW7 directly connecting the last output line (Odd-3).
  • the third switch SW7 is positioned between the second switch SW6, the third output line Odd-3, and the first output line Odd-1, respectively, to interconnect or interrupt the output lines.
  • even-numbered output lines Even-1 to Even-3 may be connected or interrupted by the switches SW8 to SW10, respectively.
  • each of the plurality of charge sharing closed loops may be implemented in a single closed loop or a plurality of closed sub loops.
  • the charge sharing switch 230 may connect all of the first output lines Odd-1 to Odd-3, or variably determine the number of output lines participating in charge sharing.
  • the first output lines correspond to 512
  • the first charge sharing switching circuit is used. 231 may configure all of the 512 first output lines Odd-1 to Odd-n to participate in one charge sharing.
  • the first charge sharing switch circuit 231 is configured to share one of the output terminals (eg, Odd-1 to Odd-6 or Odd-1 to Odd-12) such as six or twelve. As a group, only the output lines Odd-1 to Odd-6 or Odd-1 to Odd-12 in the group can be configured to share charge.
  • the charge sharing switch unit 230 connects the first output lines Odd-1 to Odd-3 and the second output lines Even-1 to Even-3 in a specific output period of the output lines.
  • the charge sharing switch unit 230 connects the first output lines Odd-1 to Odd-3 in the charge sharing period t2 and further includes the second output lines Even-1 to Even-. Connect 3). In addition, the charge sharing switch unit 230 disconnects the first output lines Odd-1 to Odd-3 from the panel charge / discharge period t1, and further connects the second output lines Even-1 to Even-. 3) Disconnect the connection.
  • the first output lines Odd-1 to Odd-3 share charges between the first output lines Odd-1 to Odd-3
  • the switches SW5 to SW10 in the charge sharing switch unit 230 are turned on to connect respective output lines, and the charges discharged from the display panel are transferred to the charge sharing switch unit 230.
  • each output line shares charge to maintain the same voltage.
  • the switches SW5 to SW10 in the charge sharing switch unit 230 are turned off, and the charge sharing between the output lines is terminated, so that the charge transfer or dispersion between the output lines
  • the image driving signal is supplied to the output line through the output buffer unit 210.
  • the present exemplary embodiments have been described with an example of three output buffer pairs, the present invention is not limited thereto, and the output buffer pair may be expanded to two or four or more according to a product application example.
  • FIG. 3 is a waveform diagram illustrating an output of the display driving circuit 200 of FIG. 2.
  • the output switch unit 220 receives the first control signal and receives the first and fourth switches SW1 and SW4 and the second and third switches SW2 and SW3. ) Are alternately turned on to supply the image driving signal output to the output buffer unit 210 to the output lines. At this time, the charge sharing switch unit 230 receiving the first control signal is turned off.
  • the output switch unit 220 In the case of changing from the panel charge / discharge period t1 to the charge sharing period t2, the output switch unit 220 is turned off, and the display driving circuit 200 and the display panel (not shown) are in an open state. . At this time, the charge sharing switch 230 receiving the second control signal is turned on, and the output lines may share the charge to be present and discharged in the display panel.
  • the first charge sharing switching circuit 231 allows the first output lines Odd-1 to Odd-3 to share charges, and the second charge sharing switching circuit 232 is connected to the second output lines Even. -1 ⁇ Even ⁇ 3) allow charges to be shared.
  • the first output lines Odd-1 to Odd-3 may be shared even though the charges are shared according to the operation of the first charge sharing switching circuit 231.
  • the voltage of 3) can be kept constant without change.
  • the second output lines Even-1 to Even-3 may maintain a constant voltage.
  • the output switch unit 220 includes the first and fourth switches SW1 and SW4 and the second and third switches ( SW2 and SW3 are selectively alternately turned on to supply an image driving signal output from the output buffer unit 210 to the output lines.
  • the charge sharing switch unit 230 is turned off.
  • a potential corresponding to valid data of the first output lines Odd-1 to Odd-3 and a previously average potential of the first output lines Odd-1 to Odd-3 are included. Since only the power corresponding to the difference is supplied, power consumption can be reduced.
  • the effective data potential of the first output lines Odd-1 to Odd-3 is 7.5V in the first panel charge / discharge period t1 and corresponds to 10V in the second panel charge / discharge period t1.
  • the potentials of the first output lines Odd-1 to Odd-3 are lowered to 5V while passing through the charge sharing period t2, and 5V in the second panel charge / discharge period t1. The potential must be raised.
  • the potential of the first output lines Odd-1 to Odd-3 is 7.5V in the charge sharing period t2, the potential of 2.5V in the second panel charging and discharging period t1 is maintained. You only need to raise the bay.
  • the display driving circuit 200 according to the present invention can reduce the power consumption for the potential rise by 2.5V compared to the prior art.
  • FIG. 6 is a graph showing a power consumption simulation result of the conventional display driving circuit and the embodiment of FIG.
  • the X-axis of the power consumption simulation result graph represents the test pattern of the display
  • the Y-axis represents the power consumption (Power, mW) consumed by the display driving circuit according to each test pattern.
  • the X-axis displays a black pattern that outputs a black still image, a white pattern that outputs a white still image, and outputs a still image with horizontal stripes by crossing black and white colors for each horizontal scanning line.
  • Horizontal Line (H-1By1) pattern, Vertical Line (V-1By1) pattern which outputs a still image of vertical stripes by crossing black and white colors for each vertical scan line, and a still image of a specific color
  • Sub-Dot pattern and the average of the one-color pattern and the sub-pixels (Red, Green, and Black Fixel) between adjacent pixels are mutually exclusive and outputting a checkered still image It includes a pattern average (Average, AVG) indicating.
  • the white bar graph represents the power consumption of the conventional display driving circuit
  • the black bar graph represents the power consumption of the display driving circuit 200 according to an embodiment of the present invention.
  • the power consumption of the display driving circuit 200 of the present invention is about 220mW, which is about 50mW (18%) compared to the conventional power consumption of about 270mW.
  • the power consumption 200 of the display driving circuit 200 of the present invention represents about 450 mW.
  • the power consumption 200 of the display driving circuit 200 of the present invention represents about 450 mW.
  • the display driving circuit 200 has an effect of reducing power consumption of 5% (H-1By1 pattern) to 60% (Sub Dot pattern).
  • the average power consumption AVG of the display driving circuit 200 is about 600 mW, which is about 300 mW (about 34%) compared to the conventional average power consumption of about 900 mW.
  • FIG. 7 is a graph showing a simulation result of the heat generation of the conventional display driving circuit and the embodiment of the present invention.
  • the X axis of the heating simulation result graph represents a test pattern of a display
  • the Y axis represents a temperature measured by the display driving circuit according to each test pattern.
  • the temperature of the display driving circuit 200 decreases about 80 degrees (about 57%) from about 140 degrees, which is about 60 degrees.
  • the display driving circuit 200 has an effect of reducing the temperature of 5% (H-1By1 pattern) to 40% (Sub Dot pattern) compared to the conventional.
  • the average temperature AVG of the display driving circuit 200 has an effect of reducing about 30 degrees (about 30%) to about 70 degrees compared to about 100 degrees of the conventional temperature.
  • FIG. 4 is a diagram illustrating a display driving circuit 200 according to another exemplary embodiment of the present invention.
  • the display driving circuit 200 further includes at least one common switching circuit 410 and SW11 connecting the first and second output lines Odd-1 and Even-1 in the output terminal pairs. do.
  • the common switching circuit 410 may operate when polarity inversion of the pixel is required according to a control signal generated by the timing controller. More specifically, the common switching circuits 410 and SW11 are turned on in the polarity inversion period t3 to enable charge sharing between the first and second output lines Odd-1 and Even-1, and to maintain polarity. After the inversion is performed, it is turned off so that the first and second charge sharing switching circuits 231 and 232 may each independently perform charge sharing.
  • the common switching circuits 410 and SW11 have an intermediate potential Vcom in that the image driving signal output through the output buffer pair 310 at the polarity inversion varies through a specific voltage driving potential (for example, the intermediate potential Vcom). By preliminary operation, the current consumption to be supplied by the buffer can be reduced.
  • FIG. 5 is a waveform diagram illustrating an output of the display driving circuit of FIG. 4.
  • the common switching circuits 410 and SW11 are turned off, and the display driving circuit 200 operates in the same manner as in FIG. 4 described above.
  • the output switch unit 220 is turned off according to the third control signal in the charge sharing section, and the charge sharing switch unit 230 and the common switching circuit 410 are turned on, respectively, and the first and Allow the second output lines Odd-1 and Even-1 to share charge together.
  • the potential of each output line changes to the average potential of the output terminals, that is, the average potential, and then reduces the voltage (or current) to be supplied from the first or second output buffers 211 and 212 to reduce power consumption. Can be reduced.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

디스플레이 구동회로는 복수의 출력버퍼 쌍들을 포함하는 출력버퍼부; 상기 복수의 출력버퍼 쌍들을 복수의 출력라인 쌍들에 바로 또는 엇갈려 연결하는 출력스위치부; 및 상기 출력버퍼부의 제1 출력버퍼들에 대응되는 제1 출력라인들을 연결하고, 상기 출력버퍼부의 상기 제2 출력버퍼들에 대응되는 제2 출력라인들을 연결하는 전하 공유 스위치부를 포함한다. 이를 통해 디스플레이 구동회로의 전력소모 및 발열이 감소될 수 있다.

Description

디스플레이 구동회로 및 디스플레이 장치
본 발명은 디스플레이 구동 기술에 관한 것으로, 보다 상세하게는, 소비 전력 및 발열을 감소시키는 디스플레이 구동회로에 관한 것이다.
디스플레이 구동회로는 디스플레이 내에 존재하는 극성 물질이 전극에 부착됨으로써 발생할 수 있는 잔상현상(Image Sticking)을 방지하기 위해서 교류 구동 방식으로 동작한다. 또한, 디스플레이 구동회로는 디스플레이 패널에 배치된 TFT(Thin Film Transistor)의 기생용량에 의해 나타나는 플리커(Flicker) 현상을 제어하기 위해 인버젼(Inversion, 또는 극성 반전) 구동 방식을 사용한다.
종래의 디스플레이 구동회로는 인버전 구동 방식에 따라 버퍼링된 화소구동신호(Pixel Driving Signal)들을 출력라인에 선택적으로 공급한다. 또한, 종래의 디스플레이 구동회로는 화소구동신호의 버퍼링에 소요되는 소비 전력을 감소시키기 위하여 디스플레이에 데이터 신호를 인가하지 않는 시간 동안 출력라인들을 상호 연결시켜 출력 전압을 중간 전위(Vcom)로 예비 구동할 수 있다.
도 1은 종래의 디스플레이 구동회로의 출력을 나타내는 파형도이다.
도 1을 참조하면, 종래의 디스플레이 구동회로는 시간(time)의 흐름에 따라 변동되는 출력전압(Vout)을 디스플레이에 제공한다. 종래의 디스플레이 구동회로는 패널 충방전 구간(t1)에서 유효 데이터를 공급하고, 전하 공유 구간(t2)에서 출력라인간의 연결, 즉, 전하 공유를 통해 출력 전압을 중간 전위(Vcom)로 예비 구동할 수 있다.
여기에서, 패널 충방전 구간(t1)은 디스플레이 패널에 유효 데이터(Valid Data)를 공급하는 시간 범위에 해당하고, 전하 공유 구간(t2)은 유효 데이터를 공급하기 전 유효 데이터를 로드하는 구간의 일부에 해당하며 출력라인간 전하를 공유를 할 수 있도록 임의로 설정된 시간 범위에 해당한다. 또한, 유효 데이터는 디스플레이 패널에 인가되어 실제로 구현되는 화상데이터에 해당한다.
종래의 디스플레이 구동회로는 출력 전압(Vout)을 제공하기 위하여 제1극성(+)과 제2극성(-)의 중간 전위(Vcom)를 이용하며, 중간 전위(Vcom)에서 제1극성(+)으로 전압 변동된 출력 전압(Vout)을 제공하거나, 또는 중간 전위(Vcom)에서 제2극성(-)으로 전압 변동된 출력 전압(Vout)을 제공한다. 이를 통해, 종래의 디스플레이 구동회로는 출력 전압(Vout)을 제1극성(+)에서 제2극성(-)으로 전압 변동하는 기술에 비하여 소모 전력의 양을 감소시킬 수 있다.
그러나, 종래의 디스플레이 구동회로는 극성 반전이 불필요한 구간에서도 전하 공유 구간(t2)에서 제1극성(+)으로부터 중간 전위(Vcom)로 출력 전압(Vout)을 위한 예비 구동을 수행하거나 또는 제2극성(-)으로부터 중간 전위(Vcom)로 출력 전압(Vout)을 위한 예비 구동을 수행한다. 그러므로, 종래의 디스플레이 구동회로는 불필요한 예비 구동으로 인하여 전력이 소비되는 문제점을 갖는다.
본 발명은 소비되는 전력 및 발열을 최소한으로 하는 디스플레이 구동회로를 제공하고자 한다.
본 발명은 출력 전압을 위한 효율적인 전하 공유를 수행할 수 있는 디스플레이 구동회로를 제공하고자 한다.
본 발명은 디스플레이에 제공되는 출력 전압의 극성 반전시 소비되는 전류 및 발열을 감소시킬 수 있는 디스플레이 구동회로를 제공하고자 한다.
실시예들 중에서, 디스플레이 장치는, 디스플레이 패널 및 상기 디스플레이 패널을 구동하는 디스플레이 구동회로를 포함한다.
실시예들 중에서, 디스플레이 구동회로는 복수의 출력버퍼 쌍들을 포함하며,상기 복수의 출력버퍼 쌍들 중 제1 출력버퍼들 각각은 제1 전압 구동 전위를 가지고, 상기 복수의 출력버퍼 쌍들 중 제2 출력버퍼들 각각은 제2 전압 구동 전위를 갖는 출력버퍼부; 상기 복수의 출력버퍼 쌍들을 복수의 출력라인 쌍들에 바로 또는 엇갈려 연결하는 출력스위치부; 및 상기 제1 출력버퍼들에 대응되는 제1 출력라인들을 연결하고, 상기 제2 출력버퍼들에 대응되는 제2 출력라인들을 연결하는 전하 공유 스위치부를 포함한다.
개시된 기술은 다음의 효과를 가질 수 있다. 다만, 특정 실시예가 다음의 효과를 전부 포함하여야 한다거나 다음의 효과만을 포함하여야 한다는 의미는 아니므로, 개시된 기술의 권리범위는 이에 의하여 제한되는 것으로 이해되어서는 아니 될 것이다.
본 발명의 일 실시예에 따른 디스플레이 구동회로는 전하 공유 스위칭 회로를 포함하여 소비되는 전류 및 발열을 감소시킬 수 있다.
본 발명의 일 실시예에 다른 디스플레이 구동회로는 전하 공유 스위치와 출력단자의 수를 일치시켜 출력 전압을 위한 효율적인 전하 공유를 수행할 수 있도록 한다.
본 발명의 일 실시예에 따른 디스플레이 구동회로는 공통 스위치 회로를 포함하여 출력 전압의 극성 반전시 소비되는 전류 및 발열을 감소시킬 수 있다.
도 1은 종래의 디스플레이 구동회로의 출력 전압을 나타내는 파형도이다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 구동회로를 나타내는 도면이다.
도 3은 도 2에 있는 디스플레이 구동회로의 출력 전압을 나타내는 파형도이다.
도 4는 본 발명의 다른 일 실시예에 따른 디스플레이 구동회로를 나타내는 도면이다.
도 5은 도 4에 있는 디스플레이 구동회로의 출력 전압을 나타내는 파형도이다.
도 6은 종래의 디스플레이 구동회로 및 도 2의 실시예에 대한 소비 전력 모의실험 결과를 나타내는 그래프이다.
도 7은 종래의 디스플레이 구동회로 및 도 2의 실시예에 대한 발열 모의실험 결과를 나타내는 그래프이다.
본 발명의 실시예에 관한 설명은 본 발명의 구조적 내지 기능적 설명을 위한 실시 예에 불과하므로, 본 발명의 권리범위는 본문에 설명된 실시 예에 의하여 제한되는 것으로 해석되어서는 아니 된다.
본 발명의 실시예에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.
"제1", "제2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것이다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결될 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다고 언급된 때에는 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이며, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 구동회로(200)를 나타내는 도면이다.
도 2를 참조하면, 디스플레이 구동회로(200)는, 화소구동신호를 생성하여 디스플레이 패널(미도시)에 전달하며, 출력버퍼부(210), 출력스위치부(220) 및 전하 공유 스위치부(230)를 포함한다. 상기 화소구동신호는 출력 전압이라 정의한다.
출력버퍼부(210)는 출력 전압들을 버퍼링하여 출력하는 3개의 출력 버퍼쌍(211,212),(213,214),(215,216)을 포함한다. 대표적으로, 출력버퍼 쌍은 제1 전압 구동 전위를 갖는 제1 출력버퍼(211)와 제2 전압 구동 전위를 갖는 제2 출력버퍼(212)를 포함한다. 여기에서, 제1 출력버퍼(211) 및 제2 출력버퍼(212)는 양성(Positive, +) 버퍼 및 음성(Negative, -) 버퍼로 각각 호칭될 수 있으며, 제1 출력버퍼(211)는 제2 출력버퍼(212)보다 높은 전압 구동 전위를 가질 수 있다.
일 실시예에서, 제1 및 제2 전압 구동 전위들은 특정 전압을 중심으로 대칭적으로 형성될 수 있다. 예를 들어, 특정 전압이 5V이고, 제1 및 제2 출력버퍼(211,212)에 입력되는 공급 전압(Supply Voltage, 예를 들어, VDD, GND)이 각각 10V와 0V에 해당하는 경우, 제1 전압 구동 전위는 5V 내지 10V로 형성될 수 있고, 제2 전압 구동 전위는 0V 내지 5V로 형성될 수 있다.
출력스위치부(220)는 제1 출력버퍼(211)를 디스플레이의 홀수 열(Odd Column)에 해당하는 제1 출력라인(Odd-1) 또는 짝수 열(Even Column)에 해당하는 제2 출력라인(Even-1)에 선택적으로 연결시킬 수 있다. 이와 동시에, 출력스위치부(220)는 제2 출력버퍼(212)를 제2 출력라인(Even-1) 또는 제1 출력라인(Odd-1)에 선택적으로 연결시킬 수 있다.
출력스위치부(220)는 출력버퍼부(210)의 출력을 전달하며 디스플레이 액정의 고착화 현상을 방지하기 위한 극성 반전용 스위칭 회로에 해당할 수 있다.
출력스위치부(220)는 출력버퍼부(210)와 출력라인들(Odd-1, Even-1) 사이에 위치하고, 이들과 전기적으로 연결되며, 제어신호에 의하여 출력라인들(Odd-1, Even-1)과 선택적으로 연결될 수 있는 적어도 하나의 스위치를 포함한다.
도 2를 참조하면, 출력스위치부(220)는 제1 출력버퍼(211)와 연결되고 제1 출력라인(Odd-1)과 연결될 수 있는 제1 스위치(SW1), 제1 출력버퍼(211)와 연결되고 제2 출력라인(Even-1)과 연결될 수 있는 제2 스위치(SW2), 제2 출력버퍼(212)와 연결되고 제1 출력라인(Odd-1)과 연결될 수 있는 제3 스위치(SW3) 및 제2 출력버퍼(212)와 연결되고 제2 출력라인(Even-1)과 연결될 수 있는 제4 스위치(SW4)를 포함할 수 있다.
일 실시예에서, 출력스위치부(220) 제1 패널 충방전 구간(t1)에서 제1 및 제4 스위치(SW1, SW4)와 제2 및 제3 스위치(SW2, SW3)를 선택적으로 턴온(Turn On)하고, 전하 공유 구간(t2)에서 제1 및 제4 스위치(SW1, SW4)와 제2 및 제3 스위치(SW2, SW3)를 턴오프(Turn Off)하며, 제2 패널 충방전 구간(t1)에서 출력라인들(Odd-1,Even-1)의 전위 극성이 유지되는 경우 출력버퍼 쌍(211,212)을 출력라인들(Odd-1,Even-1)에 바로 연결하고, 제2 패널 충방전 구간(t1)에서 출력라인들(Odd-1,Even-1)의 전위 극성이 바뀌는 경우 출력버퍼 쌍(211,212)을 출력라인들(Odd-1,Even-1)에 엇갈려 연결할 수 있다.
다시 말해, 출력스위치부(220)는 타이밍 콘트롤러(T-CON, Timing Controller)에서 출력되는 제어신호(미도시)에 따라 동작할 수 있다. 보다 구체적으로, 출력스위치부(220)는 제어신호에 따라 세가지 동작 유형으로 동작할 수 있다.
첫번째, 출력스위치부(220)가 유효 데이터를 전송하는 구간, 즉 디스플레이 패널의 충전 또는 방전 구간(이하, 패널 충방전 구간이라 함, t1)에 해당되는 경우, 타이밍 콘트롤러(미도시)로부터 제1 제어신호를 수신하여 제1 출력버퍼(211)와 제1 출력라인(Odd-1)이 연결될 수 있도록 제1 스위치(SW1)를 턴 온 시켜, 유효 데이터가 제1 출력라인(Odd-1)을 통해 해당 화소로 전송될 수 있도록 한다. 이와 동시에, 출력스위치부(220)는 제2 출력버퍼(212)와 제2 출력라인(Even-1)이 연결될 수 있도록 제4 스위치(SW4)를 턴 온 시킨다.
두번째, 출력스위치부(220)가 패널 충방전 구간(t1)이면서도 극성 반전 구간에 해당되는 경우, 타이밍 콘트롤러로부터 제2 제어신호를 수신하여 제1 출력버퍼(211)와 제2 출력라인(Even-1)이 연결될 수 있도록 제2 스위치(SW2)를 턴 온 시키고, 제2 출력버퍼(212)와 제1 출력라인(Odd-1)이 연결될 수 있도록 제3 스위치(SW3)를 턴 온 시킨다. 상기 제2 제어신호는 상기 제1 제어 신호의 극성이 반전된 것이 이용될 수 있다.
세번째, 출력스위치부(220)가 전하 공유 구간(t2)에 해당되는 경우, 제3 제어신호를 수신하여 제1 내지 제4 스위치(SW1~SW4)를 모두 턴 오프시켜, 출력라인들(Odd-1,Even-1)로의 데이터 흐름을 차단한다.
전하 공유 스위치부(230)는 제1 출력버퍼들(211,213,215) 및 제2 출력버퍼들(212,214,216)에 대응되는 제1 출력라인들(Odd-1~Odd-3) 및 제2 출력라인들(Even-1~Even-3) 각각을 서로 연결한다.
전하 공유 스위치부(230)는 제1 출력버퍼들(211,213,215)에 대응되는 출력라인들(Odd-1~Odd-3)을 연결하거나 또는 단선하는 제1 전하 공유 스위칭 회로(231)와, 제2 출력버퍼들(212,214,216)에 대응되는 출력라인들(Even-1~Even-3)을 연결하거나 또는 단선하는 제2 전하 공유 스위칭 회로(232)를 포함한다.
도 3를 참조하면, 제1 전하 공유 스위칭 회로(231)는 홀수(Odd) 출력라인들(Odd-1~Odd-3)만을 연결할 수 있고, 제2 전하 공유 스위칭 회로(232)는 짝수(Even) 출력라인들(Even-1~Even-3)만을 연결할 수 있다.
일 실시예에서, 제1 및 제2 전하 공유 스위칭 회로들(231,232)가 턴온되는 경우 출력라인에서 서로 독립적인 복수의 전하 공유 폐루프(Closed Loop)들을 형성할 수 있다.
보다 구체적으로, 전하 공유 스위치부(230)는 전하 공유에 참가하는 출력라인들 사이에 위치하여 각 출력라인들을 연결할 수 있는 적어도 하나의 스위치와 전하 공유에 참가하는 첫번째 출력라인과 마지막 출력라인을 연결하는 스위치를 포함한다.
디스플레이 구동회로(200)가 첫번째 출력단자와 마지막 출력단자를 연결하는 스위치를 포함하지 않는 경우, 비록 전하 공유의 구현이 가능하다 할지라도, 특정 출력라인으로부터 인접한 출력라인간의 등가저항이 상기 스위치를 포함하는 경우보다 큰 값을 가지게 되고, 결과적으로 공유되는 전하량이 감소할 수 있다.
디스플레이 구동회로(200)는 특정 출력라인에서 이와 인접한 각 출력라인 사이의 등가저항이 동일한 값을 갖도록 하여, 특정 출력라인에서 이웃하는 출력라인들에 균등하게 전하 공유를 수행할 수 있다.
도 2를 참조하면, 제1 전하 공유 스위칭 회로(231)는 제1 출력라인들(Odd-1~Odd-3) 사이에 각각 하나의 스위치들(SW5~SW6)를 포함하고, 첫번째 출력라인(Odd-1)과 마지막 출력라인(Odd-3)를 직접 연결하는 스위치(SW7)를 포함한다.
보다 구체적으로, 제1 출력라인(Odd-1)과 제2 출력라인(Odd-2) 사이에 제1 스위치(SW5), 제2 출력라인(Odd-2)과 제3 출력라인(Odd-3)에 제2 스위치(SW6), 제3 출력라인(Odd-3)와 제1 출력라인(Odd-1) 사이에 제3 스위치(SW7)이 각각 위치하여 출력라인들을 상호 연결 또는 단속시킬 수 있다. 이와 마찬가지로, 짝수열의 출력라인들(Even-1~Even-3)도 스위치들(SW8~SW10)에 의해 각각 연결 또는 단속될 수 있다.
이 때, 제1 및 제2 출력라인(Odd-1, Odd-2)이 직접 연결되는 라인과 우회하는 라인(Odd-1->Odd-3->Odd-2)이 병렬 연결되고, 제1 출력라인(Odd-1)에서 제2 출력라인(Odd-2)의 등가저항의 값은 직접 연결되는 경로만 존재하는 경우(Odd-1, Odd-2)의 등가저항보다 작을 수 있다.
일 실시예에서, 복수의 전하 공유 폐루프들 각각은 단일 폐루프 또는 복수의 폐 서브루프(Closed Sub Loop)들로 구현될 수 있다.
다시 말해, 전하 공유 스위치부(230)는 제1 출력라인들(Odd-1 내지 Odd-3)을 전부 연결할 수 있거나, 전하 공유에 참여하는 출력라인의 수를 가변적으로 결정할 수 있다.
예를 들어, 디스플레이 열(Column)의 화소 수가 1024개에 해당하는 경우, 제1 출력라인들(예를 들어, Odd-1~Odd-n)은 512개에 해당하고, 제1 전하 공유 스위칭 회로(231)는 512개 제1 출력라인들(Odd-1~Odd-n) 전부를 하나의 전하 공유에 참가하도록 구성할 수 있다. 이와 달리, 제1 전하 공유 스위치 회로(231)는 6개, 12개 등과 같이 출력단자들 일부(예를 들어, Odd-1~Odd~6 또는 Odd-1~Odd-12)를 하나의 전하 공유 그룹으로 하여, 해당 그룹 내 출력라인들(Odd-1~Odd~6 또는 Odd-1~Odd-12)끼리만 전하를 공유하도록 구성할 수 있다.
근접한 화소의 유효 데이터는 유사한 값을 가질 수 있다는 점에서, 근접한 특정 개수의 출력라인들만이 전하를 공유하는 구성은 출력라인 전체의 전하를 공유하는 구성보다 소비전력을 감소시키는 효과를 가질 수 있다.
전하 공유 스위치부(230)는 출력라인들의 특정 출력 구간에서 제1 출력라인들(Odd-1~Odd-3)을 연결하고 제2 출력라인들(Even-1~Even-3)을 연결한다.
보다 구체적으로, 전하 공유 스위치부(230)는 전하 공유 구간(t2)에서 상기 제1 출력라인들(Odd-1~Odd-3)을 연결하고 또한 제2 출력라인들(Even-1~Even-3)을 연결한다. 또한, 전하 공유 스위치부(230)는 패널 충방전 구간(t1)에서 상기 제1 출력라인들(Odd-1~Odd-3)의 연결을 단선하고 또한 제2 출력라인(Even-1~Even-3)들의 연결을 단선한다.
제1 전하 공유 스위칭 회로(231)의 동작에 따라 제1 출력라인들(Odd-1~Odd-3)은 제1 출력라인들(Odd-1~Odd-3)끼리 전하를 공유하고, 제2 전하 공유 스위칭 회로(232)의 동작에 따라 제2 출력라인들(Even-1~Even-3)은 제2 출력라인들(Even-1~Even-3)끼리 전하를 공유하여 디스플레이 구동회로(200)의 소비 전력을 감소시킬 수 있다.
전하 공유 구간(t2)에 해당하는 경우, 전하 공유 스위치부(230) 내 스위치(SW5~SW10)는 턴 온 되어 각 출력라인들은 연결되고, 디스플레이 패널에서 방전되는 전하는 전하 공유 스위치부(230)에 공급되며, 각 출력라인은 전하를 공유하여 동일한 전압을 유지하게 된다.
반대로, 패널 충방전 구간(t1)에 해당하는 경우, 전하 공유 스위치부(230) 내 스위치(SW5~SW10)는 턴 오프 되고, 출력라인들간의 전하 공유는 종료되어 출력라인간의 전하 이동 또는 분산은 금지되며, 출력버퍼부(210)를 통해 화상구동신호가 출력라인으로 공급된다.
본 실시예들은 출력버퍼 쌍이 3개인 경우를 예시하여 설명하였지만, 본 발명은 이에 한정되지 아니하며, 제품 적용예에 따라 출력버퍼 쌍이 2개 또는 4개 이상으로 확대될 수 있다.
도 3은 도 2에 있는 디스플레이 구동회로(200)의 출력을 나타내는 파형도이다.
도 3을 참조하면, 패널 충방전 구간(t1)에서 출력스위치부(220)는 제1 제어신호를 수신하여 제1 및 제4 스위치(SW1, SW4)와 제2 및 제3 스위치(SW2, SW3)를 선택적으로 교번하여 턴 온 하고 출력버퍼부(210)로 출력되는 화상구동신호를 출력라인들에 공급한다. 이 때, 제1 제어신호를 수신한 전하 공유 스위치부(230)는 턴 오프 된다.
패널 충방전 구간(t1)에서 전하 공유 구간(t2)으로 변하는 경우, 출력스위치부(220)는 턴 오프 되고, 디스플레이 구동회로(200)와 디스플레이 패널(미도시)은 개방(open) 상태가 된다. 이 때, 제2 제어신호를 수신한 전하 공유 스위치부(230)는 턴 온 되고, 출력라인들은 디스플레이 패널에 존재하고 방전될 전하를 공유할 수 있다.
제1 전하 공유 스위칭 회로(231)는 제1 출력라인들(Odd-1~Odd-3)끼리 전하를 공유할 수 있도록 하고, 제2 전하 공유 스위칭 회로(232)는 제2 출력라인들(Even-1~Even~3)끼리 전하를 공유할 수 있도록 한다.
제1 출력라인들(Odd-1~Odd-3)의 전압이 동일 한 경우, 제1 전하 공유 스위칭 회로(231)의 동작에 따라 전하 공유를 하더라도 제1 출력라인들(Odd-1~Odd-3)의 전압은 변화없이 일정하게 유지될 수 있다. 이와 마찬가지로, 제2 출력라인들(Even-1~Even~3)도 일정한 전압을 유지할 수 있다.
이와 달리, 제1 출력라인들(Odd-1~Odd-3)의 전압이 동일하지 않은 경우, 제1 전하 공유 스위칭 회로(231)의 동작에 따라 전하 공유를 하여, 제1 출력라인들(Odd-1~Odd-3)은 평균적인 전압, 즉 임의의 예비 전압 레벨을 가질 수 있다.
다시 전하 공유 구간(t2)에서 패널 충방전 구간(t1)으로 변하는 경우, 앞서 설명한 바와 같이, 출력스위치부(220)는 제1 및 제4 스위치(SW1, SW4)와 제2 및 제3 스위치(SW2, SW3)를 선택적으로 교번하여 턴 온 되고 출력버퍼부(210)에서 출력되는 화상구동신호를 출력라인들에 공급한다. 마찬가지로, 전하 공유 스위치부(230)는 턴 오프 된다.
본 발명에 의한 디스플레이 구동회로는 제1 출력라인들(Odd-1~Odd-3)이 가지는 유효 데이터에 대응하는 전위와 제1 출력라인들(Odd-1~Odd-3)의 종전 평균적인 전위 차이 만큼에 해당하는 전력만을 공급하기 때문에, 전력 소모를 감소시킬 수 있다.
예를 들어, 제1 출력라인들(Odd-1~Odd-3)의 유효데이터 전위는 제1 패널 충방전 구간(t1)에서 7.5V이고, 제2 패널 충방전 구간(t1)에서 10V에 해당하는 경우, 종래 기술의 경우 전하 공유 구간(t2)을 거치면서 제1 출력라인들(Odd-1~Odd-3)의 전위는 5V로 낮춰지고, 제2 패널 충반전 구간(t1)에서 5V의 전위를 상승시켜야 한다. 반면에, 본 발명의 경우 전하 공유 구간(t2)에서 제1 출력라인들(Odd-1~Odd-3)의 전위는 7.5V를 유지하므로 제2 패널 충반전 구간(t1)에서 2.5V의 전위만을 상승시키면 된다. 결과적으로, 본 발명에 따른 디스플레이 구동회로(200)는 종래 기술 대비 2.5V 만큼의 전위 상승을 위한 전력 소모를 감소시킬 수 있다.
도 6은 종래의 디스플레이 구동회로 및 도 2의 실시예의 소비 전력 모의실험 결과를 나타내는 그래프이다.
도 6을 참조하면, 소비 전력 모의실험 결과 그래프의 X축은 디스플레이의 테스트 패턴을 나타내고, Y축은 각 테스트 패턴에 따라 디스플레이 구동회로에서 소비하는 소비전력량(Power, mW)을 나타낸다.
보다 구체적으로, X축은 검은색 정지 화면을 출력하는 블랙(Black) 패턴, 흰색 정지 화면을 출력하는 화이트(White) 패턴, 수평 주사선마다 블랙과 화이트 칼라를 각각 교차시켜 수평 줄무늬의 정지 화면을 출력하는 수평라인(Horizontal Line, H-1By1) 패턴, 수직 주사선마다 블랙과 화이트 칼라를 각각 교차시켜 수직 줄무늬의 정지 화면을 출력하는 수직라인(Vertical Line, V-1By1) 패턴, 특정 색상의 정지 화면을 출력하는 원칼라(1-Color) 패턴, 인접한 화소들간 서브 화소들(Red, Green, Black Fixel)을 상호 배타적으로 구동시켜 체크무늬의 정지화면을 출력하는 서브도트(Sub-Dot) 패턴과 이들의 평균을 나타내는 패턴 평균(Average, AVG)을 포함한다.
흰색 막대그래프는 종래의 디스플레이 구동회로의 소비전력량을, 검은색 막대그래프는 본 발명의 일 실시예에 따른 디스플레이 구동회로(200)의 소비전력량을 각각 나타낸다.
블랙(Black) 패턴의 경우, 본 발명의 디스플레이 구동회로(200)의 소비전력은 약 220mW로 종래의 소비전력인 약 270mW 대비 약 50mW(18%)를 감소시키는 효과가 있다.
특히, 중간 전위(Vcom)을 기준으로 출력전압의 전위 변동이 큰 화이트(White) 패턴의 경우에 있어서, 본 발명의 디스플레이 구동회로(200)의 소비전력(200)은 약 450mW를 나타내며, 종래의 소비전력인 약 1450mW에 비해 약 1000mW(약 70%)를 감소시키는 현저한 효과가 있다.
다른 패턴에 있어서도, 디스플레이 구동회로(200)는 종래 대비 5%(H-1By1 패턴) 내지 60%(Sub Dot 패턴)의 소비전력 감소의 효과를 가진다.
종합적으로, 디스플레이 구동회로(200)의 평균 소비전력(AVG)은 약 600mW로 종래의 평균 소비전력인 약 900mW 대비 약 300mW(약 34%)를 감소시키는 효과가 있다.
도 7은 종래의 디스플레이 구동회로 및 본 발명의 실시예의 발열 모의실험 결과를 나타내는 그래프이다.
도 7을 참조하면, 발열 모의실험 결과 그래프의 X축은 디스플레이의 테스트 패턴을 나타내고, Y축은 각 테스트 패턴에 따라 디스플레이 구동회로에서 측정되는 온도()를 나타낸다.
도 7과 마찬가지로 화이트(White) 패턴의 경우, 디스플레이 구동회로(200)의 온도는 약 60도로 종래의 온도인 약 140도 대비 약 80도(약 57%)를 감소시키는 효과가 있다.
다른 패턴에 있어서도, 디스플레이 구동회로(200)는 종래 대비 5%(H-1By1 패턴) 내지 40%(Sub Dot 패턴)의 온도를 감소시키는 효과를 가진다.
종합적으로, 디스플레이 구동회로(200)의 평균 온도(AVG)는 약 70도로 종래의 온도 약 100도 대비 약 30도(약 30%)를 감소시키는 효과가 있다.
한편, 도 4는 본 발명의 다른 일 실시예에 따른 디스플레이 구동회로(200)를 나타내는 도면이다.
도 4를 참조하면, 디스플레이 구동회로(200)는 출력단자 쌍들 내 제1 및 제2 출력라인(Odd-1,Even-1)들을 연결하는 적어도 하나의 공통 스위칭 회로(410, SW11)를 더 포함한다.
공통 스위칭 회로(410)는 타이밍 콘트롤러에서 생성된 제어신호에 따라 화소의 극성 반전이 필요한 경우 동작할 수 있다. 보다 구체적으로, 공통 스위칭 회로(410, SW11)는 극성 반전 구간(t3)에서 턴 온 되어, 제1 및 제2 출력라인(Odd-1,Even-1)들간의 전하 공유가 가능하도록 하며, 극성 반전이 이루어진 후에는 턴 오프 되어 제1 및 제2 전하 공유 스위칭 회로(231,232)들이 각각 독립적으로 전하 공유가 이루어질 수 있도록 한다.
공통 스위칭 회로(410, SW11)는 극성 반전시 출력버퍼쌍(310)을 통해 출력되는 화상구동신호는 특정 전압 구동 전위(예를 들어, 중간 전위 Vcom)를 거쳐서 변화한다는 점에서, 중간 전위(Vcom)로 예비 구동하여 버퍼에 의해 공급해야 할 소비 전류를 감소시킬 수 있다.
도 5는 도 4에 있는 디스플레이 구동회로의 출력을 나타내는 파형도이다.
도 5를 참조하면, 극성 반전이 필요하지 않는 경우, 공통 스위칭 회로(410, SW11)는 턴 오프되고, 디스플레이 구동회로(200)는 앞서 설명한 도4와 동일하게 동작한다.
극성 반전이 필요한 경우, 전하 공유 구간에서 출력스위치부(220)는 제3 제어신호에 따라 턴 오프되고, 전하 공유 스위치부(230)와 공통 스위칭 회로(410)는 각각 턴 온 되어, 제1 및 제2 출력라인(Odd-1,Even-1)들로 하여금 함께 전하 공유를 할 수 있도록 한다. 이 때, 각 출력라인들의 전위는 출력단자들의 평균적인 전위, 즉, 평균 전위로 변화하며, 이후 제1 또는 제2 출력버퍼(211,212)에서 공급해야 할 전압(또는 전류)를 감소시켜 소비 전력을 감소시킬 수 있다.
상기에서는 본 출원의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (13)

  1. 복수의 출력버퍼 쌍들을 포함하며, 상기 복수의 출력버퍼 쌍들 중 제1 출력버퍼들 각각은 제1 전압 구동 전위을 가지고, 상기 복수의 출력버퍼 쌍들 중 제2 출력버퍼들 각각은 제2 전압 구동 전위을 갖는 출력버퍼부;
    상기 복수의 출력버퍼 쌍들을 복수의 출력라인 쌍들에 바로 또는 엇갈려 연결하는 출력스위치부; 및
    상기 제1 출력버퍼들에 대응되는 제1 출력라인들을 연결하고, 상기 제2 출력버퍼들에 대응되는 제2 출력라인들을 연결하는 전하 공유 스위치부;를 포함하는 디스플레이 구동회로.
  2. 제1항에 있어서, 상기 전하 공유 스위치부는,
    상기 복수의 출력라인 쌍들 중 제1 출력라인들을 서로 연결하거나 또는 단선하는 제1 전하 공유 스위칭 회로; 및
    상기 복수의 출력단자 쌍들 중 제2 출력라인들을 서로 연결하거나 또는 단선하는 제2 전하 공유 스위칭 회로;를 포함하는 것을 특징으로 하는 디스플레이 구동회로.
  3. 제2항에 있어서, 상기 제1 및 제2 전하 공유 스위칭 회로는,
    턴온되는 경우 출력라인에서 서로 독립적인 복수의 전하 공유 폐루프(Closed Loop)들을 형성하는 것을 특징으로 하는 디스플레이 구동회로.
  4. 제3항에 있어서, 상기 복수의 전하 공유 폐루프 각각은,
    단일 폐루프 또는 복수의 폐 서브루프(Closed Sub Loop)들로 구현되는 것을 특징으로 하는 디스플레이 구동회로.
  5. 제2항에 있어서, 상기 제1 및 제2 전하 공유 스위칭 회로는,
    상기 복수의 출력라인 쌍들의 특정 출력 구간에서 상기 제1 출력라인들을 연결하고 제2 출력라인들을 연결하는 것을 특징으로 하는 디스플레이 구동회로.
  6. 제5항에 있어서, 상기 제1 및 제2 전하 공유 스위칭 회로는,
    전하 공유 구간에서 상기 제1 출력라인들을 연결하고 상기 제2 출력라인들을 연결하며 패널 충방전 구간에서 상기 제1 출력라인들의 연결을 단선하고 상기 제2 출력라인들의 연결을 단선하는 것을 특징으로 하는 디스플레이 구동회로.
  7. 제6항에 있어서, 상기 제1 및 제2 전하 공유 스위칭 회로는,
    상기 전하 공유 구간에서 상기 제1 출력라인들이 연결되고 상기 제2 출력라인들이 연결되면 디스플레이 과정에서 방전되는 전하를 공유하는 것을 특징으로 하는 디스플레이 구동회로.
  8. 제6항에 있어서, 상기 제1 및 제2 전하 공유 스위칭 회로는,
    상기 패널 충방전 구간에서 상기 제1 출력라인들의 연결이 단선되고 제2 출력라인들의 연결이 단선되면 상기 복수의 출력라인 쌍들이 디스플레이 과정에서 필요한 전하 공급의 분산을 금지하는 것을 특징으로 하는 디스플레이 구동회로.
  9. 제1항에 있어서, 상기 전하 공유 스위치부는,
    상기 출력라인 쌍들 내 제1 및 제2 출력라인을 연결하는 적어도 하나의 공통 스위칭 회로를 더 포함하는 디스플레이 구동회로.
  10. 제9항에 있어서, 상기 공통 스위칭 회로는,
    제1 패널 충방전 구간 및 전하 공유 구간에서 턴오프되고,
    제2 패널 충방전 구간에서 상기 출력라인의 전압 레벨의 극성이 바뀌는 경우 턴온되는 것을 특징으로 하는 디스플레이 구동회로.
  11. 제1항에 있어서, 상기 제1 및 제2 전압 구동 전위는,
    특정 전압 구동 전위를 중심으로 서로 대칭적으로 형성되는 것을 특징으로 하는 디스플레이 구동회로.
  12. 제1항에 있어서, 상기 출력스위치부는,
    충방전 구간에서 상기 출력라인의 전압 레벨의 극성이 유지되는 경우, 상기 복수의 출력버퍼 쌍을 복수의 출력라인 쌍들에 바로 연결하고,
    상기 충방전 구간에서 상기 출력라인의 전압 레벨의 극성이 바뀌는 경우, 상기 복수의 출력버퍼 쌍을 복수의 출력라인 쌍들에 엇갈려 연결하는 것을 특징으로 하는 디스플레이 구동회로.
  13. 디스플레이 패널 및 상기 디스플레이 패널을 구동하는 디스플레이 구동회로를 포함하고,
    상기 디스플레이 구동회로는 복수의 출력버퍼 쌍들을 포함하며, 상기 복수의 출력버퍼 쌍들 중 제1 출력버퍼들 각각은 제1 전압 구동 전위을 가지고, 상기 복수의 출력버퍼 쌍들 중 제2 출력버퍼들 각각은 제2 전압 구동 전위을 갖는 복수의 출력버퍼부;;
    상기 복수의 출력버퍼 쌍들을 복수의 출력라인 쌍들에 바로 또는 엇갈려 연결하는 출력스위치부; 및
    상기 제1 및 제2 출력버퍼들에 대응되는 제1 및 제2 출력라인들 각각을 서로 연결하는 전하 공유 스위치부를 포함하는 디스플레이 장치.
PCT/KR2014/003479 2013-04-25 2014-04-22 디스플레이 구동회로 및 디스플레이 장치 WO2014175620A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US14/787,088 US20160078835A1 (en) 2013-04-25 2014-04-22 Display driving circuit and display device
CN201480023687.9A CN105190738A (zh) 2013-04-25 2014-04-22 显示驱动电路以及显示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130046307A KR20140127666A (ko) 2013-04-25 2013-04-25 디스플레이 구동회로 및 디스플레이 장치
KR10-2013-0046307 2013-04-25

Publications (1)

Publication Number Publication Date
WO2014175620A1 true WO2014175620A1 (ko) 2014-10-30

Family

ID=51792115

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2014/003479 WO2014175620A1 (ko) 2013-04-25 2014-04-22 디스플레이 구동회로 및 디스플레이 장치

Country Status (4)

Country Link
US (1) US20160078835A1 (ko)
KR (1) KR20140127666A (ko)
CN (1) CN105190738A (ko)
WO (1) WO2014175620A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107305761B (zh) 2016-04-25 2021-07-16 三星电子株式会社 数据驱动器、显示驱动电路和显示驱动电路的操作方法
CN107589609A (zh) * 2017-09-26 2018-01-16 惠科股份有限公司 显示面板及其显示装置
TWI644299B (zh) * 2017-12-12 2018-12-11 友達光電股份有限公司 顯示裝置及顯示面板的驅動方法
CN109903714B (zh) * 2019-03-28 2023-02-28 京东方科技集团股份有限公司 一种显示装置及其驱动方法
CN110459182A (zh) * 2019-06-11 2019-11-15 惠科股份有限公司 一种显示面板的电荷分享电路、方法和显示面板
CN113140174A (zh) * 2020-01-16 2021-07-20 联咏科技股份有限公司 显示面板以及用于驱动显示面板的显示驱动电路
US11810503B2 (en) * 2021-05-13 2023-11-07 Samsung Electronics Co., Ltd. Display device for performing a charge sharing operation

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030117360A1 (en) * 2001-12-25 2003-06-26 Bu Lin-Kai Driving device
KR20080053600A (ko) * 2006-12-11 2008-06-16 삼성전자주식회사 데이터 구동 장치 및 그것을 이용하는 액정 표시 장치
US20080303773A1 (en) * 2007-06-05 2008-12-11 Himax Technologies Limited Power control method and system for polarity inversion in lcd panels
KR20110071672A (ko) * 2009-12-21 2011-06-29 엘지디스플레이 주식회사 액정표시장치
KR101102358B1 (ko) * 2009-11-30 2012-01-05 주식회사 실리콘웍스 디스플레이 패널 구동 회로 및 그의 구동 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI254899B (en) * 2002-06-21 2006-05-11 Himax Tech Inc Method and related apparatus for driving an LCD monitor
KR100986040B1 (ko) * 2008-09-11 2010-10-07 주식회사 실리콘웍스 디스플레이 구동회로
TWI423228B (zh) * 2009-01-23 2014-01-11 Novatek Microelectronics Corp 用於一液晶顯示裝置之驅動方法及其相關裝置
JP2010256401A (ja) * 2009-04-21 2010-11-11 Renesas Electronics Corp ドライバ及び表示装置
TWI517119B (zh) * 2010-12-17 2016-01-11 友達光電股份有限公司 源極驅動電路、顯示器與其操作方法
KR101809746B1 (ko) * 2011-05-24 2017-12-18 엘지디스플레이 주식회사 액정표시장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030117360A1 (en) * 2001-12-25 2003-06-26 Bu Lin-Kai Driving device
KR20080053600A (ko) * 2006-12-11 2008-06-16 삼성전자주식회사 데이터 구동 장치 및 그것을 이용하는 액정 표시 장치
US20080303773A1 (en) * 2007-06-05 2008-12-11 Himax Technologies Limited Power control method and system for polarity inversion in lcd panels
KR101102358B1 (ko) * 2009-11-30 2012-01-05 주식회사 실리콘웍스 디스플레이 패널 구동 회로 및 그의 구동 방법
KR20110071672A (ko) * 2009-12-21 2011-06-29 엘지디스플레이 주식회사 액정표시장치

Also Published As

Publication number Publication date
US20160078835A1 (en) 2016-03-17
CN105190738A (zh) 2015-12-23
KR20140127666A (ko) 2014-11-04

Similar Documents

Publication Publication Date Title
WO2014175620A1 (ko) 디스플레이 구동회로 및 디스플레이 장치
WO2010030097A2 (ko) 디스플레이 구동회로
WO2020051994A1 (zh) 显示面板的驱动方法、装置以及显示设备
TWI517119B (zh) 源極驅動電路、顯示器與其操作方法
CN108335682B (zh) 显示面板及测试方法、显示装置
US7936326B2 (en) Apparatus and method for LCD panel drive for achieving time-divisional driving and inversion driving
WO2013100686A1 (ko) 유기발광다이오드 표시장치의 문턱전압 센싱 회로
WO2020052008A1 (zh) 显示面板的驱动方法、装置以及显示设备
US20150009202A1 (en) Display driving circuit and display device
WO2009154355A2 (ko) 디스플레이 구동회로 및 구동방법
WO2010095819A2 (ko) 전류소모가 적은 액정디스플레이 구동회로
WO2017041330A1 (zh) 液晶显示面板及其驱动电路、制造方法
KR20020033426A (ko) 데이터신호선 구동회로 및 이를 포함하는 화상표시장치
WO2020134970A1 (zh) 驱动电路、显示面板驱动装置和显示装置
KR101102358B1 (ko) 디스플레이 패널 구동 회로 및 그의 구동 방법
JP2015191118A (ja) 電子機器及び表示ドライバ
WO2011093550A1 (ko) 액정표시장치의 소스 드라이버 회로
KR20070070928A (ko) 구동 장치 및 이를 포함하는 액정 표시 장치
WO2020155257A1 (zh) 显示面板的驱动方法、装置及设备
WO2009126006A2 (ko) 표시장치 및 입력장치
WO2017020333A1 (zh) 一种液晶显示器及其控制方法
WO2020135109A1 (zh) 显示面板的驱动方法及其驱动装置、显示装置
WO2019090843A1 (zh) 像素驱动架构及显示装置
WO2019015021A1 (zh) 一种液晶显示面板及装置
CN113781972A (zh) 显示面板

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201480023687.9

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14788479

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 14787088

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 14788479

Country of ref document: EP

Kind code of ref document: A1