KR20110071672A - 액정표시장치 - Google Patents

Abstract

본 발명은 차지 쉐어(Charge Share) 방식으로 구동되는 액정표시장치에 관한 것이다.

이 액정표시장치는 다수의 데이터라인들과 다수의 게이트라인들이 교차되고, 이 교차영역마다 액정셀들이 형성된 액정표시패널; 데이터전압의 출력을 제어하는 소스 출력 인에이블신호를 발생하는 타이밍 콘트롤러; 및 상기 소스 출력 인에이블신호의 제1 논리기간 동안 상기 데이터라인들에 적색, 녹색, 및 청색 컬러의 데이터전압들을 공급하고, 상기 소스 출력 인에이블신호의 제2 논리기간 동안 동일 컬러의 데이터전압들을 출력하는 출력 채널들 사이를 쇼트시켜 차지 쉐어링을 구현하는 데이터 구동회로를 구비한다.

Description

액정표시장치{Liquid Crystal Display}

본 발명은 액정표시장치에 관한 것으로, 특히 차지 쉐어(Charge Share) 방식으로 구동되는 액정표시장치에 관한 것이다.

액정표시장치는 비디오신호에 따라 액정셀들의 광투과율을 조절하여 화상을 표시한다. 액티브 매트릭스(Active Matrix) 타입의 액정표시장치는 액정셀마다 형성된 박막트랜지스터(Thin Film Transistor, TFT)를 이용하여 액정셀들에 공급되는 데이터전압을 스위칭하여 데이터를 능동적으로 제어하므로 동화상의 표시품질을 높일 수 있다.

이와 같은 액정표시장치는 직류 옵셋 성분을 감소시키고 액정의 열화를 줄이기 위하여, 소정의 액정셀들 단위로 데이터전압의 극성을 반전시킨다. 그런데, 이러한 인버젼 구동방식에 의하는 경우, 데이터전압의 극성이 바뀔때마다 데이터라인들에 공급되는 데이터전압의 스윙폭이 커지고 데이터 구동회로의 발열온도가 높아져 소비전력이 급증하게 된다.

데이터전압의 스윙폭을 줄이기 위하여, 차지 쉐어(Charge Share) 방식이 제안된 바 있다. 차지 쉐어 방식은 도 1과 같이 데이터 구동회로(DIC)의 인접 출력 채널 사이에 접속된 차지 쉐어 스위치(SW1)를 소스 출력 인에이블신호의 하이논리 구간 동안 턴 온 시켜 인접 액정셀 내 양전하((+)Charge)와 음전하((-)Charge)를 쉐어링 시킴으로써, 데이터 구동회로(DIC)의 초기 출력 레벨을 중간 레벨(공통전압 레벨) 근처로 변경한다. 도 1에서, "SW2"는 소스 출력 인에이블신호의 로우논리구간 동안 턴 온 되어 데이터전압을 출력하는 스위치이다. 이러한 차지 쉐어 방식은 데이터전압의 출력 스윙폭을 감소시켜 데이터 구동회로(DIC)의 발열온도 및 소비전력을 줄인다.

차지 쉐어 방식은 인접 액정셀에 공급되는 데이터전압들의 계조차에 따라 그 효율이 결정된다. 차지 쉐어링 효율은 인접 액정셀에 공급되는 데이터전압들의 계조차가 작을수록 향상되는 반면, 계조차가 클수록 저하된다. 차지 쉐어링 효율은 데이터 구동회로(DIC)의 초기 출력 레벨이 공통전압(Vcom)과 동일하게 될 때가 가장 좋고, 데이터 구동회로(DIC)의 초기 출력 레벨이 공통전압(Vcom)으로부터 멀어질수록 나빠진다.

예컨대, 도 2a와 같이 서로 인접한 R1 액정셀과 G1 액정셀에 모두 0 계조의 데이터전압이 충전된 상태에서 차지 쉐어링을 실시하면, 데이터 구동회로(DIC)의 초기 출력 레벨이 공통전압(Vcom) 레벨로 변경되고, 그 결과 차지 쉐어링 효율은 최대가 된다. 최대 효율에서, 데이터전압의 출력 스윙폭(Vapp)은 차지 쉐어이링을 실시하지 않을 때의 스윙폭(Vswing)에 절반이 된다. 한편, 도 2b와 같이 서로 인 접한 R1 액정셀과 G1 액정셀에 각각 0 계조의 데이터전압과 63 계조의 데이터전압이 충전된 상태에서 차지 쉐어링을 실시하면, 데이터 구동회로(DIC)의 초기 출력 레벨이 공통전압(Vcom)과 다른 레벨로 변경되고, 그 결과 차지 쉐어링 효율은 도 2a에 비해 떨어진다. 도 2b에 있어 데이터전압의 출력 스윙폭(Vapp1)은 차지 쉐어이링을 실시하지 않을 때의 스윙폭(Vswing)의 절반보다 커진다.

그런데, 대부분의 영상에서는 인접하여 공급되는 R,G,B 계조값이 각각 다르므로, 데이터 구동회로(DIC)의 인접 출력 채널을 서로 연결하는 종래의 차지 쉐어 방식으로는 차지 쉐어링의 효율을 극대화하기 어렵다.

따라서, 본 발명의 목적은 차지 쉐어링의 효율을 극대화할 수 있도록 한 액정표시장치를 제공하는 데 있다.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 액정표시장치는 다수의 데이터라인들과 다수의 게이트라인들이 교차되고, 이 교차영역마다 액정셀들이 형성된 액정표시패널; 데이터전압의 출력을 제어하는 소스 출력 인에이블신호를 발생하는 타이밍 콘트롤러; 및 상기 소스 출력 인에이블신호의 제1 논리기간 동안 상기 데이터라인들에 적색, 녹색, 및 청색 컬러의 데이터전압들을 공급하고, 상기 소스 출력 인에이블신호의 제2 논리기간 동안 동일 컬러의 데이터전압들을 출력하는 출력 채널들 사이를 쇼트시켜 차지 쉐어링을 구현하는 데이터 구동회로를 구비한다.

상기 데이터 구동회로는, 상기 타이밍 콘트롤러로부터 입력되는 디지털 비디오 데이터를 래치하는 적어도 하나의 래치 어레이; 정극성 감마보상전압들과 부극성 감마보상전압을 발생하는 감마보상전압 발생부; 상기 래치된 데이터를 디코드하고, 상기 타이밍 콘트롤러로부터 입력되는 극성 제어신호에 응답하여 상기 디코드 된 데이터의 계조값에 해당하는 정극성 감마보상전압과 부극성 감마보상전압 중 어느 하나를 선택한 후, 선택된 감마보상전압을 상기 데이터전압으로 출력하는 DAC; 상기 출력 채널들에 일대일로 접속되는 다수의 버퍼들을 포함하여 상기 DAC로부터 입력되는 데이터전압을 완충하는 출력회로; 및 상기 차지 쉐어링 동작을 구현하기 위한 차지쉐어회로를 구비한다.

상기 차지쉐어회로는, 적색 컬러의 데이터전압들을 출력하는 출력 채널들 사이마다 접속된 다수의 제1 차지쉐어 스위치들; 녹색 컬러의 데이터전압들을 출력하는 출력 채널들 사이마다 접속된 다수의 제2 차지쉐어 스위치들; 및 청색 데이터전압들을 출력하는 컬러의 출력 채널들 사이마다 접속된 다수의 제3 차지쉐어 스위치들을 구비한다.

상기 제1 내지 제3 차지쉐어 스위치들은 상기 소스 출력 인에이블신호의 제2 논리기간 동안 턴 온 되고, 상기 소스 출력 인에이블신호의 제1 논리기간 동안 턴 오프 된다.

상기 차지쉐어회로는, 상기 버퍼들 각각의 출력단과 상기 출력 채널들 사이마다 접속된 다수의 출력 스위치들; 및 상기 출력 스위치들로 인가되는 소스 출력 인에이블신호를 반전시키는 다수의 인버터들을 더 구비한다.

상기 출력 스위치들 상기 소스 출력 인에이블신호의 제1 논리기간 동안 턴 온 되고, 상기 소스 출력 인에이블신호의 제2 논리기간 동안 턴 오프 된다.

상기 데이터 구동회로는 수직 및 수평으로 인접한 액정셀 단위로 데이터전압의 극성을 반전시킨다.

본 발명에 따른 액정표시장치는 동일 컬러의 출력 채널들을 쇼트시켜 동일 컬러의 모든 액정셀들을 차지 쉐어링 시키기 때문에, 차지 쉐어링 효율을 극대화할 수 있다.

이하, 도 3 내지 도 7을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.

도 3은 본 발명의 실시예에 따른 액정표시장치를 보여준다. 도 4는 도트 인버전 방식으로 데이터전압의 극성이 반전되는 것을 보여준다.

도 3을 참조하면, 본 발명의 실시예에 따른 액정표시장치는 액정표시패널(10), 타이밍 콘트롤러(11), 데이터 구동회로(12), 및 게이트 구동회로(13)를 구 비한다.

액정표시패널(10)은 두 장의 유리기판과, 이들 사이에 형성된 액정분자들을 구비한다. 이 액정표시패널(10)에는 데이터라인들(DL)과 게이트라인들(GL)의 교차 구조로 마련된 화소 영역마다 매트릭스 형태로 다수의 액정셀들(Clc)이 배치된다.

액정표시패널(10)의 하부 유리기판에는 다수의 데이터라인들(DL), 다수의 게이트라인들(GL), TFT들, TFT들 각각에 접속된 액정셀(Clc)의 화소전극들(1), 화소전극들(1)과 대향하는 공통전극(2) 및 스토리지 커패시터(Cst) 등이 형성된다. 액정표시패널(10)의 상부 유리기판 상에는 블랙매트릭스, 컬러필터 및 공통전극(2)이 형성된다. 공통전극(2)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서 상부 유리기판 상에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서 화소전극(1)과 함께 하부 유리기판 상에 형성된다. 액정표시패널(10)의 상부 유리기판과 하부 유리기판 각각에는 광축이 직교하는 편광판이 부착되고 액정과 접하는 내면에 액정의 프리틸트각을 설정하기 위한 배향막이 형성된다.

타이밍 콘트롤러(11)는 수직/수평 동기신호(Vsync, Hsync), 데이터 인에이블신호(DE), 클럭신호(CLK) 등의 타이밍신호를 입력받아 데이터 구동회로(12)와 게이트 구동회로(13)의 동작 타이밍을 제어하기 위한 제어신호들(DDC,GDC)을 발생한다.

데이터 구동회로(12)의 동작 타이밍을 제어하기 위한 데이터 제어신호(DDC)는 라이징(Rising) 또는 폴링(Falling) 에지에 기준하여 데이터 구동회로(12) 내에서 데이터의 래치동작을 제어하는 소스 샘플링 클럭(Source Sampling Clock : SSC), 데이터 구동회로(12)의 출력을 제어하는 소스 출력 인에이블신호(SOE), 및 액정표시패널(10)의 액정셀들(Clc)에 공급될 데이터전압의 극성을 제어하는 극성제어신호(POL) 등을 포함한다.

게이트 구동회로(13)의 동작 타이밍을 제어하기 위한 게이트 제어신호(GDC)는 한 화면이 표시되는 1 수직기간 중에서 스캔이 시작되는 시작 수평라인을 지시하는 게이트 스타트 펄스(Gate Start Pulse : GSP), 게이트 구동회로(13) 내의 쉬프트 레지스터에 입력되어 게이트 스타트 펄스(GSP)를 순차적으로 쉬프트시키기 위한 타이밍 제어신호로써 TFT의 온(ON) 기간에 대응하는 펄스폭으로 발생되는 게이트 쉬프트 클럭신호(Gate Shift Clock : GSC), 및 게이트 구동회로(13)의 출력을 제어하는 게이트 출력 인에이블신호(Gate Output Enable : GOE) 등을 포함한다.

타이밍 콘트롤러(11)는 입력되는 디지털 비디오 데이터(RGB)를 액정표시패널(10)의 해상도에 맞게 정렬하여 데이터 구동회로(12)에 공급한다.

데이터 구동회로(12)는 다수의 데이터 드라이브 IC들을 포함한다. 데이터 드라이브 IC들 각각은 데이터 제어신호(DDC)에 응답하여 디지털 비디오 데이터(RGB)를 래치하고 그 디지털 비디오 데이터를 정극성/부극성 데이터전압을 변환한 후 데이터라인들(DL)에 공급한다. 데이터 구동회로(12)는 액정셀들(Clc)의 열화를 방지하고 표시 품질을 향상시키기 위해, 도 4와 같이 수직 및 수평으로 인접한 액정셀(Clc) 단위로 데이터전압의 극성을 반전시킨다. 또한, 데이터전압의 극성을 매 프레임(Fn-1,Fn)마다 반전시킨다. 데이터 구동회로(12)는 데이터전압의 출력에 앞서 동일 컬러의 액정셀들을 서로 쉐어링 시킴으로써, 데이터 구동회 로(12)의 초기 출력 레벨을 공통전압 레벨 근처로 변경한다.

게이트 구동회로(13)는 다수의 게이트 드라이브 IC들을 포함한다. 게이트 드라이브 IC들 각각은 쉬프트 레지스터, 쉬프트 레지스터의 출력신호를 액정셀의 TFT 구동에 적합한 스윙폭으로 변환하기 위한 레벨 쉬프터 및 레벨 쉬프터와 게이트라인(G1 내지 Gn) 사이에 접속되는 출력 버퍼를 각각 포함한다. 게이트 구동회로(13)는 대략 1 수평기간의 펄스폭을 가지는 스캔펄스들을 순차적으로 게이트라인들(GL)에 공급하여 데이터전압이 인가될 수평라인을 선택한다.

도 5는 데이터 구동회로(12)에 포함된 어느 한 데이터 드라이브 IC(DIC)의 구성을 보여준다. 도 6은 도 5의 차지쉐어회로를 상세히 보여준다.

도 5 및 도 6을 참조하면, 데이터 드라이브 IC(DIC)는 쉬프트 레지스터(121), 제1 래치 어레이(122), 제2 래치 어레이(123), 감마보상전압 발생부(124), 디지털/아날로그 변환부(이하, "DAC"라 한다)(125), 출력회로(126) 및 차지쉐어회로(127)를 구비한다.

쉬프트레지스터(121)는 소스 샘플링 클럭(SSC)에 따라 샘플링신호를 쉬프트시킨다. 또한, 쉬프트 레지스터(121)는 제1 래치 어레이(122)의 래치수를 초과하는 데이터가 공급될 때 캐리신호(Carry)를 발생한다.

제1 래치 어레이(122)는 쉬프트 레지스터(121)로부터 순차적으로 입력되는 샘플링신호에 응답하여 타이밍 콘트롤러(11)로부터의 디지털 비디오 데이터(RGB)를 샘플링하고, 그 데이터(RGB)를 1 수평라인 분씩 래치한 다음, 래치된 1 수평라인 분의 데이터를 동시에 출력한다.

제2 래치 어레이(123)는 제1 래치 어레이(122)로부터 입력되는 1 수평라인분의 데이터를 래치한 다음, 소스 출력 인에이블신호(SOE)의 로우논리기간 동안 다른 데이터 드라이브 IC들의 제2 래치 어레이와 동시에 래치된 디지털 비디오 데이터들(RGB)을 출력한다.

감마보상전압 발생부(124)는 다수의 감마기준전압들을 디지털 비디오 데이터들(RGB)의 비트수로 표현 가능한 계조 수만큼 세분화하여 각 계조에 해당하는 정극성 감마보상전압들(VGH)과 부극성 감마보상전압들(VGL)을 발생한다.

DAC(125)는 정극성 감마보상전압(VGH)이 공급되는 P-디코더, 부극성 감마보상전압(VGL)이 공급되는 N-디코더, 극성제어신호들(POL)에 응답하여 P-디코더의 출력과 N-디코더의 출력을 선택하는 멀티플렉서를 포함한다. P-디코더는 제2 래치 어레이(123)로부터 입력되는 디지털 비디오 데이터(RGB)를 디코드하여 그 데이터의 계조값에 해당하는 정극성 감마보상전압(VGH)을 출력하고, N-디코더는 제2 래치 어레이(123)로부터 입력되는 디지털 비디오 데이터(RGB)를 디코드하여 그 데이터의 계조값에 해당하는 부극성 감마보상전압(VGL)을 출력한다. 멀티플렉서는 극성제어신호(POL)에 응답하여 정극성의 감마보상전압(VGH)과 부극성의 감마보상전압(VGL)을 선택한다.

출력회로(126)는 출력 채널들(CH)에 일대일로 접속되는 다수의 버퍼들을 포함하여 DAC(125)로부터 공급되는 아날로그 데이터전압의 신호감쇠를 최소화한다.

차지쉐어회로(127)는 적색(R) 컬러의 데이터전압을 출력하는 출력 채널들 사이마다 접속된 다수의 제1 차지쉐어 스위치들(SW1R), 녹색(G) 컬러의 데이터전압을 출력하는 출력 채널들 사이마다 접속된 다수의 제2 차지쉐어 스위치들(SW1G), 청색(B) 컬러의 데이터전압을 출력하는 출력 채널들 사이마다 접속된 다수의 제3 차지쉐어 스위치들(SW1B), 버퍼의 출력단과 출력 채널(CH) 사이마다 접속된 다수의 출력 스위치들(SW2), 및 출력 스위치들(SW2)로 인가되는 소스 출력 인에이블신호(SOE)를 반전시키는 다수의 인버터들(INV)을 구비한다.

소스 출력 인에이블신호(SOE)가 하이논리레벨로 유지되는 기간 동안, 제1 내지 제3 차지쉐어 스위치들(SW1R,SW1G,SW1B)은 턴 온 되어 동일 컬러의 데이터전압을 출력하는 출력 채널들 사이를 쇼트시켜 차지 쉐어링을 구현하고, 출력 스위치들(SW2)은 턴 오프 되어 데이터전압의 출력을 차단한다. 소스 출력 인에이블신호(SOE)가 로우논리레벨로 반전되면, 제1 내지 제3 차지쉐어 스위치들(SW1R,SW1G,SW1B)은 턴 오프되어 차지 쉐어링 동작을 해제하고, 출력 스위치들(SW2)은 턴 온 되어 데이터전압의 출력을 허여한다.

차지 쉐어링 동작시, 동일 컬러의 모든 액정셀들 내에 존재하는 양전하((+)Charge)와 음전하((-)Charge)는 서로 쉐어링된다. 일반적인 데이터패턴에서, 인접 동일 컬러의 액정셀들 간 계조차는 인접 다른 컬러의 액정셀들 간 계조차보다 작다. 따라서, 본 발명과 같이 동일 컬러의 출력 채널들을 쇼트시켜 동일 컬러의 모든 액정셀들을 쉐어링 시키면, 차지 쉐어링 효율이 크게 향상된다. 특히, 본 발명은 동일 컬러의 모든 출력 채널들을 공유시키기 때문에, 비록 인접 동일 컬러의 액정셀들 간 계조차가 조금 크더라도 이러한 계조차가 동일 컬러의 다른 출력 채널들로 분산할 수 있어, 차지 쉐어링 효율 저하를 효과적으로 방지할 수 있다. 도 7은 본 발명에 따른 적색(R) 컬러의 쉐어링 파형을 보여주는 것으로, 이에 따르면 데이터 구동회로(DIC)의 초기 출력 레벨이 공통전압(Vcom)의 레벨에 거의 근접하고 있음을 알 수 있다. 본 발명에 따른 데이터전압의 출력 스윙폭(Vapp2)은 차지 쉐어이링을 실시하지 않을 때의 스윙폭(Vswing)의 절반에 거의 가까우며, 종래 기술인 도 2b의 출력 스윙폭(Vapp1)에 비해 작아진다.

상술한 바와 같이, 본 발명에 따른 액정표시장치는 동일 컬러의 출력 채널들을 쇼트시켜 동일 컬러의 모든 액정셀들을 차지 쉐어링 시키기 때문에, 차지 쉐어링 효율을 극대화할 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

도 1은 종래 차지 쉐어 방식을 보여주는 도면.

도 2a 및 도 2b는 종래 차지 쉐어 방식에 의하는 경우, 인접 액정셀에 공급되는 데이터전압들의 계조차에 따라 차지 쉐어링의 효율이 달라지는 것을 설명하기 위한 도면들.

도 3은 본 발명의 실시예에 따른 액정표시장치를 보여주는 도면.

도 4는 도트 인버전 방식으로 데이터전압의 극성이 반전되는 것을 보여주는 도면.

도 5는 데이터 드라이브 IC의 구성을 보여주는 도면.

도 6은 도 5의 차지쉐어회로를 상세히 보여주는 도면.

도 7은 본 발명에 따른 차지 쉐어 방식 적용시 적색 컬러의 쉐어링 파형을 보여주는 도면.

<도면의 주요 부호에 대한 설명>

10 : 액정표시패널 11 : 타이밍 콘트롤러

12 : 데이터 구동회로 13 : 게이트 구동회로

127 : 차지쉐어회로

Claims (7)

1. 다수의 데이터라인들과 다수의 게이트라인들이 교차되고, 이 교차영역마다 액정셀들이 형성된 액정표시패널;

   데이터전압의 출력을 제어하는 소스 출력 인에이블신호를 발생하는 타이밍 콘트롤러; 및

   상기 소스 출력 인에이블신호의 제1 논리기간 동안 상기 데이터라인들에 적색, 녹색, 및 청색 컬러의 데이터전압들을 공급하고, 상기 소스 출력 인에이블신호의 제2 논리기간 동안 동일 컬러의 데이터전압들을 출력하는 출력 채널들 사이를 쇼트시켜 차지 쉐어링을 구현하는 데이터 구동회로를 구비하는 것을 특징으로 하는 액정표시장치.
2. 제 1 항에 있어서,

   상기 데이터 구동회로는,

   상기 타이밍 콘트롤러로부터 입력되는 디지털 비디오 데이터를 래치하는 적어도 하나의 래치 어레이;

   정극성 감마보상전압들과 부극성 감마보상전압을 발생하는 감마보상전압 발생부;

   상기 래치된 데이터를 디코드하고, 상기 타이밍 콘트롤러로부터 입력되는 극성 제어신호에 응답하여 상기 디코드 된 데이터의 계조값에 해당하는 정극성 감마 보상전압과 부극성 감마보상전압 중 어느 하나를 선택한 후, 선택된 감마보상전압을 상기 데이터전압으로 출력하는 DAC;

   상기 출력 채널들에 일대일로 접속되는 다수의 버퍼들을 포함하여 상기 DAC로부터 입력되는 데이터전압을 완충하는 출력회로; 및

   상기 차지 쉐어링 동작을 구현하기 위한 차지쉐어회로를 구비하는 것을 특징으로 하는 액정표시장치.
3. 제 2 항에 있어서,

   상기 차지쉐어회로는,

   적색 컬러의 데이터전압들을 출력하는 출력 채널들 사이마다 접속된 다수의 제1 차지쉐어 스위치들;

   녹색 컬러의 데이터전압들을 출력하는 출력 채널들 사이마다 접속된 다수의 제2 차지쉐어 스위치들; 및

   청색 데이터전압들을 출력하는 컬러의 출력 채널들 사이마다 접속된 다수의 제3 차지쉐어 스위치들을 구비하는 것을 특징으로 하는 액정표시장치.
4. 제 3 항에 있어서,

   상기 제1 내지 제3 차지쉐어 스위치들은 상기 소스 출력 인에이블신호의 제2 논리기간 동안 턴 온 되고, 상기 소스 출력 인에이블신호의 제1 논리기간 동안 턴 오프 되는 것을 특징으로 하는 액정표시장치.
5. 제 3 항에 있어서,

   상기 차지쉐어회로는,

   상기 버퍼들 각각의 출력단과 상기 출력 채널들 사이마다 접속된 다수의 출력 스위치들; 및

   상기 출력 스위치들로 인가되는 소스 출력 인에이블신호를 반전시키는 다수의 인버터들을 더 구비하는 것을 특징으로 하는 액정표시장치.
6. 제 5 항에 있어서,

   상기 출력 스위치들 상기 소스 출력 인에이블신호의 제1 논리기간 동안 턴 온 되고, 상기 소스 출력 인에이블신호의 제2 논리기간 동안 턴 오프 되는 것을 특징으로 하는 액정표시장치.
7. 제 1 항에 있어서,

   상기 데이터 구동회로는 수직 및 수평으로 인접한 액정셀 단위로 데이터전압의 극성을 반전시키는 것을 특징으로 하는 액정표시장치.

Images