WO2014119046A1 - スイッチｉｃおよびそれを備える高周波モジュール - Google Patents

スイッチｉｃおよびそれを備える高周波モジュール Download PDF

Info

Publication number
WO2014119046A1
WO2014119046A1 PCT/JP2013/076772 JP2013076772W WO2014119046A1 WO 2014119046 A1 WO2014119046 A1 WO 2014119046A1 JP 2013076772 W JP2013076772 W JP 2013076772W WO 2014119046 A1 WO2014119046 A1 WO 2014119046A1
Authority
WO
WIPO (PCT)
Prior art keywords
terminal
switch
individual
terminals
main surface
Prior art date
Application number
PCT/JP2013/076772
Other languages
English (en)
French (fr)
Inventor
原田哲郎
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2014119046A1 publication Critical patent/WO2014119046A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/10—Auxiliary devices for switching or interrupting
    • H01P1/15—Auxiliary devices for switching or interrupting by semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/10—Auxiliary devices for switching or interrupting

Definitions

  • the present invention relates to a switch IC having a plurality of terminal groups and a high-frequency module including the same.
  • the switch IC is mounted on, for example, a mobile communication terminal and is used for switching a use frequency band.
  • An example of such a switch IC is shown in FIG. 16 (see Patent Document 1).
  • FIG. 16 is a plan view showing a main surface of a conventional switch IC 100.
  • the switch IC 100 includes a substrate 11, a common terminal 121, individual terminals 122a to 122g, and control terminals 15a to 15d.
  • the common terminal 121 is connected to the antenna.
  • the individual terminals 122a to 122g are connected to an RFIC (Radio Frequency Integrated Circuit) that processes high-frequency signals.
  • RFIC Radio Frequency Integrated Circuit
  • the substrate 11 is a substantially rectangular flat plate.
  • the individual terminals 122 a to 122 g are arranged in a line along the first side of the main surface of the substrate 11.
  • the control terminals 15a to 15d are arranged in a line along the second side facing the first side.
  • the common terminal 121 is disposed in the vicinity of the third side.
  • the common terminal 121 is connected to any one of the individual terminals 122a to 122g by a control signal input to the control terminals 15a to 15d. Thereby, a use frequency band is switched.
  • the harmonics related to the high-frequency signal in the first frequency band are second. It leaks to the terminals related to the frequency band.
  • the frequency of this harmonic is close to the second frequency band, it is difficult to separate the high frequency signal in the second frequency band from this harmonic. For this reason, there exists a possibility that the communication performance in a 2nd frequency band may deteriorate.
  • An object of the present invention is to provide a switch IC having excellent isolation characteristics between a terminal used in a certain frequency band and a terminal used in another frequency band, and a high-frequency module including the switch IC. .
  • the switch IC of the present invention includes a first substrate, first and second switch circuits, first and second terminal groups, and a ground terminal.
  • the first and second switch circuits are formed in the first substrate.
  • the first terminal group is disposed on the main surface of the first substrate and connected to the first switch circuit.
  • the second terminal group is disposed on the main surface and connected to the second switch circuit.
  • the ground terminal is disposed on the main surface and connected to the ground.
  • the first terminal group includes a first common terminal and a plurality of first individual terminals that are switched to and connected to the first common terminal by a control signal.
  • the second terminal group includes a second common terminal and a plurality of second individual terminals that are switched to and connected to the second common terminal by a control signal.
  • the first terminal group is disposed at the first end of the main surface.
  • the second terminal group is disposed at the second end of the main surface facing the first end.
  • the ground terminal is disposed between the first terminal group and the second terminal group.
  • the first terminal group and the second terminal group are arranged so as to be spatially separated.
  • a ground terminal is disposed between the first terminal group and the second terminal group.
  • the isolation characteristic between the first terminal group and the second terminal group can be improved. Thereby, it can prevent that communication performance deteriorates in carrier aggregation.
  • FIG. 1 is a block diagram showing a switch IC according to a first embodiment. It is a perspective view showing the high frequency module concerning a 1st embodiment. It is a block diagram which shows the high frequency module which concerns on 1st Embodiment. 1 is a circuit diagram showing a switch IC and an antenna according to a first embodiment. It is principal part sectional drawing which shows the high frequency module which concerns on 1st Embodiment. It is a top view which shows the main surface of switch IC which concerns on 2nd Embodiment. It is a perspective view which shows the high frequency module which concerns on 2nd Embodiment.
  • the switch IC 10a according to the first embodiment of the present invention will be described.
  • the switch IC 10a is connected between the antenna and the RFIC, for example, and switches the frequency band of the high-frequency signal transmitted and received.
  • FIG. 1A is a plan view showing a main surface of the switch IC 10a.
  • FIG. 2 is a block diagram showing the switch IC 10a according to the first embodiment.
  • the switch IC 10a includes a substrate 11, switch circuits SW1 and SW2, an HB (High Band) terminal group 12, an LB (Low Band) terminal group 13, ground terminals 14a to 14d, and control terminals 15a to 15d.
  • the substrate 11 corresponds to the first substrate of the present invention.
  • the HB terminal group 12 corresponds to the first terminal group of the present invention.
  • the LB terminal group 13 corresponds to the second terminal group of the present invention.
  • the switch circuit SW1 corresponds to the first switch circuit of the present invention.
  • the switch circuit SW2 corresponds to the second switch circuit of the present invention.
  • the HB terminal group 12 has a common terminal 121 and individual terminals 122a to 122d.
  • the common terminal 121 and the individual terminals 122a to 122d are connected to the switch circuit SW1.
  • the common terminal 121 is connected to any one of the individual terminals 122a to 122d by a control signal input to the control terminals 15a to 15d.
  • the LB terminal group 13 has a common terminal 131 and individual terminals 132a to 132d.
  • the common terminal 131 and the individual terminals 132a to 132d are connected to the switch circuit SW2.
  • the common terminal 131 is connected to any one of the individual terminals 132a to 132d by a control signal input to the control terminals 15a to 15d.
  • the substrate 11 is a substantially rectangular flat plate.
  • the switch circuits SW1 and SW2 are formed in the substrate 11.
  • the HB terminal group 12, the LB terminal group 13, the ground terminals 14a to 14d, and the control terminals 15a to 15d are formed on the main surface of the substrate 11.
  • the vertices of the main surface of the substrate 11 are denoted by v1, v2, v3, and v4 in the clockwise order.
  • the side connecting the vertex v1 and the vertex v2 is s1, and the other three sides are s2, s3, and s4 in the clockwise order from the side s1.
  • the common terminal 121 is arranged near the vertex v1.
  • the individual terminals 122a to 122d are arranged in a line along the side s1.
  • the individual terminals 122a to 122d are arranged in this order from the vertex v1 to the vertex v2.
  • the common terminal 131 is arranged near the vertex v4.
  • the individual terminals 132a to 132d are arranged in a line along the side s3.
  • the individual terminals 132a to 132d are arranged in this order from the vertex v4 to the vertex v3.
  • the ground terminals 14a to 14d are arranged in a line parallel to the side s1 at the center of the main surface of the substrate 11. When the switch IC 10a is used, the ground terminals 14a to 14d are connected to an external ground (not shown).
  • the control terminals 15a to 15d are arranged in a line along the side s2.
  • a control signal for controlling switching of the switch circuits SW1 and SW2 is input to the control terminals 15a to 15d.
  • a ground terminal may be arranged in addition to the control terminal.
  • FIG. 1B is a plan view showing the main surface of the switch IC 10b. Except for the arrangement of the HB terminal group 12 and the LB terminal group 13, the configuration of the switch IC 10b is the same as the configuration of the switch IC 10a.
  • the common terminal 121 is arranged near the vertex v4.
  • the individual terminals 122a to 122d are arranged in a line along the side s3.
  • the individual terminals 122a to 122d are arranged in this order from the vertex v4 to the vertex v3.
  • the common terminal 131 is arranged near the vertex v1.
  • the individual terminals 132a to 132d are arranged in a line along the side s1.
  • the individual terminals 132a to 132d are arranged in this order from the vertex v1 to the vertex v2.
  • FIG. 3 is a perspective view showing the high-frequency module 16.
  • the high frequency module 16 includes a switch IC 10a, a mounting substrate 17, a ground electrode 18, and via electrodes 19a to 19d.
  • the switch IC 10a is represented by a dotted line.
  • the ground electrode 18 and the via electrodes 19a to 19d are seen through, but are represented by solid lines.
  • the mounting substrate 17 corresponds to the second substrate of the present invention.
  • the mounting substrate 17 is a substantially rectangular flat plate.
  • the mounting substrate 17 is, for example, a ceramic multilayer substrate such as an LTCC (Low Temperature Co-fired Ceramic) substrate or a resin substrate.
  • LTCC Low Temperature Co-fired Ceramic
  • the switch IC 10 a is mounted on the first main surface of the mounting substrate 17.
  • the main surface on which the ground terminals 14 a to 14 d and the like are disposed is in contact with the first main surface of the mounting substrate 17.
  • the side s1 is along the end surface e1 of the mounting substrate 17, and the side s2 is along the end surface e2 perpendicular to the end surface e1.
  • the ground electrode 18 is disposed on the second main surface of the mounting substrate 17.
  • the ground electrode 18 is a substantially rectangular flat plate and is connected to the ground.
  • the main surface of the ground electrode 18 is in contact with the second main surface of the mounting substrate 17.
  • the ground electrode 18 overlaps the switch IC 10 a when viewed from the direction perpendicular to the main surface of the ground electrode 18.
  • the ground terminal 14 a is connected to the ground electrode 18 by a via electrode 19 a penetrating the mounting substrate 17.
  • the ground terminals 14b to 14d are connected to the ground electrode 18 by via electrodes 19b to 19d, respectively.
  • FIG. 4 is a block diagram showing the high-frequency module 16.
  • the high frequency module 16 includes a switch IC 10a, bandpass filters FR1, lowpass filters FR2, FR3, and duplexers DU2 to DU6.
  • the common terminal 121 is connected to the antenna ANT1 via the high-pass filter side of the duplexer DU1.
  • the common terminal 131 is connected to the antenna ANT1 through the low-pass filter side of the duplexer DU1.
  • the duplexer DU1 corresponds to the duplexer of the present invention.
  • the duplexer DU1 may be included in the high frequency module 16.
  • the individual terminal 122a is connected to the reception terminal Rx1 and the transmission terminal Tx1 via the duplexer DU2.
  • the individual terminal 122b is connected to the reception terminal Rx2 and the transmission terminal Tx2 via the duplexer DU3.
  • the individual terminal 122c is connected to the reception terminal Rx3 via the band pass filter FR1.
  • the individual terminal 122d is connected to the transmission terminal Tx3 through the low pass filter FR2.
  • the individual terminal 132a is connected to the transmission terminal Tx4 via the low pass filter FR3.
  • the individual terminal 132b is connected to the transmission terminal Tx5 and the reception terminal Rx5 via the duplexer DU4.
  • the individual terminal 132c is connected to the transmission terminal Tx6 and the reception terminal Rx6 via the duplexer DU5.
  • the individual terminal 132d is connected to the transmission terminal Tx7 and the reception terminal Rx7 via the duplexer DU6.
  • the reception terminals Rx1, Rx2, and Rx3 and the transmission terminals Tx1, Tx2, and Tx3 are used for transmitting and receiving a high-frequency signal that belongs to a high-frequency band (High Band).
  • the high frequency band is, for example, a frequency band of 1.4 GHz or more.
  • the reception terminals Rx5, Rx6, and Rx7 and the transmission terminals Tx4, Tx5, Tx6, and Tx7 are used for transmitting and receiving high-frequency signals that belong to a low frequency band (Low Band).
  • the low frequency band is a frequency band of 700 MHz or more and less than 1 GHz, for example.
  • bands 1, 2, 4, 7 and the like of the communication standard LTE Long Term Evolution
  • bands 5, 8, 17 and the like are included in the low frequency band. Therefore, for example, the reception terminal Rx1 and the transmission terminal Tx1 may be used for the band 1, and the reception terminal Rx2 and the transmission terminal Tx2 may be used for the band 2.
  • Each receiving terminal and transmitting terminal are connected to, for example, an RFIC (not shown) that transmits and receives a high-frequency signal.
  • the high frequency module 16 is used for communication as follows, for example.
  • the high-frequency signal When a high-frequency signal belonging to the high-frequency band is input to the antenna ANT1, the high-frequency signal passes through the high-pass filter side of the duplexer DU1 and is input to the common terminal 121 of the switch circuit SW1. For example, when the individual terminal 122a is selected by the control signal, the high frequency signal is output from the individual terminal 122a. Then, it passes through the duplexer DU2 and is output from the reception terminal Rx1. When a high frequency signal belonging to the high frequency band is input to the transmission terminal Tx1, the high frequency signal passes through the demultiplexer DU2, the switch circuit SW1, and the demultiplexer DU1 in this order, and is output from the antenna ANT1.
  • the high-frequency signal When a high-frequency signal belonging to the low-frequency band is input to the antenna ANT1, the high-frequency signal passes through the low-pass filter side of the duplexer DU1, and is input to the common terminal 131 of the switch circuit SW2. For example, when the individual terminal 132b is selected by the control signal, the high frequency signal is output from the individual terminal 132b. Then, it passes through the duplexer DU4 and is output from the reception terminal Rx5. When a high frequency signal belonging to the low frequency band is input to the transmission terminal Tx5, the high frequency signal passes through the duplexer DU4, the switch circuit SW2, and the duplexer DU1 in this order, and is output from the antenna ANT1.
  • the high frequency signal is transmitted in the same manner as described above.
  • frequency bands such as band 4 and band 17, band 1 and band 5, band 2 and band 17 are used at the same time. Therefore, for example, the LTE band 4 may be used as the high frequency band, and the LTE band 17 may be used simultaneously as the low frequency band.
  • FIG. 5 is a circuit diagram showing the switch IC 10a and the antenna.
  • the antenna ANT2 is connected to the common terminal 121 of the switch circuit SW1.
  • the antenna ANT3 is connected to the common terminal 131 of the switch circuit SW2.
  • the high frequency signal belonging to the high frequency band is transmitted / received by the antenna ANT2, and the high frequency signal belonging to the low frequency band is transmitted / received by the antenna ANT3.
  • the HB terminal group 12 is disposed along the side s1 of the substrate 11, and the LB terminal group is disposed along the side s3 of the substrate 11. For this reason, the HB terminal group 12 and the LB terminal group 13 are arranged so as to be spatially separated.
  • a ground terminal is disposed between the HB terminal group 12 and the LB terminal group 13. Thereby, it can suppress that a high frequency signal leaks from the HB terminal group 12 to the LB terminal group 13 or from the LB terminal group 13 to the HB terminal group 12. That is, the isolation characteristic between the HB terminal group 12 and the LB terminal group 13 can be improved.
  • harmonics related to a signal in the low frequency band may deteriorate the communication performance in the high frequency band.
  • the switch IC 10a has an excellent isolation characteristic between the HB terminal group 12 and the LB terminal group 13. For this reason, the leakage of the harmonic from the LB terminal group 13 to the HB terminal group 12 is suppressed, and it is possible to prevent the harmonic from degrading the communication performance in the high frequency band. That is, in the case of carrier aggregation, the switch IC 10a exhibits a particularly effective effect.
  • an individual terminal that is not used is connected to a ground terminal.
  • the ground by the individual terminal which is not used is formed around the individual terminal used for communication. For this reason, the isolation characteristic between each individual terminal of the HB terminal group 12 or the LB terminal group 13 can be improved.
  • switch circuit SW1 and the switch circuit SW2 are formed in one IC chip. Thereby, compared with the case where switch circuit SW1 and switch circuit SW2 are formed in a separate IC chip, switch IC10a can be reduced in size.
  • the ground terminals 14a to 14d are directly connected to the ground electrode 18 by via electrodes 19a to 19d. Thereby, the ground of the switch IC 10a can be strengthened. In addition, even inside the mounting substrate 17, it is possible to suppress a high frequency signal from leaking from one terminal group to the other terminal group.
  • FIG. 6 is a cross-sectional view of the main part showing the high-frequency module.
  • the common terminal 121 is located near the end surface e ⁇ b> 1 of the mounting substrate 17.
  • the external terminal 23 is formed on the second main surface of the mounting substrate 17 so as to be close to the end surface e1.
  • the wiring 21 passes near the end face e1 and connects the common terminal 121 and the external terminal 23 at a substantially shortest distance.
  • the wiring 21 is connected to the antenna ANT1 by being drawn out from the external terminal 23 to the end face e1 side.
  • the wiring 21 connecting the common terminal 121 and the antenna ANT1 is shortened, so that a power loss generated when a high-frequency signal is transmitted through the wiring 21 is reduced. Therefore, power loss during communication can be reduced.
  • the circuit element group 22 formed in the mounting substrate 17 is formed near the center of the mounting substrate 17 and is not formed near the end surface e1 of the mounting substrate 17. Further, the wiring 21 passes near the end face e1. The wiring 21 is connected to the antenna ANT1 by being drawn out to the end face e1 side without passing through the circuit element group 22. Thereby, it can suppress that the high frequency signal which antenna ANT1 transmits / receives and the high frequency signal processed by the circuit element group 22 interfere.
  • an MB (Middle Band) terminal group may be installed.
  • the MB terminal group is used for communication in an intermediate frequency band, for example.
  • the intermediate frequency band is a frequency band between a high frequency band and a low frequency band, for example, a frequency band of 1 GHz or more and less than 1.5 GHz.
  • FIG. 7A is a plan view showing the main surface of the switch IC 20a.
  • the configuration of the switch IC 20a is the same as that of the switch IC 10a according to the first embodiment except for the ground terminals 14a to 14h and the control terminals 15a to 15d.
  • differences from the configuration of the switch IC 10a will be described.
  • the control terminals 15a to 15d are arranged in a line parallel to the side s1 at the center of the main surface of the substrate 11.
  • the ground terminals 14a to 14d are arranged between the HB terminal group 12 and the control terminals 15a to 15d so as to be in a line parallel to the side s1.
  • the ground terminals 14e to 14h are arranged between the LB terminal group 13 and the control terminals 15a to 15d so as to be in a line parallel to the side s1.
  • FIG. 7B is a plan view showing the main surface of the switch IC 20b.
  • the HB terminal group 12 and the LB terminal group 13 are arranged similarly to the case of the switch IC 10b according to the first embodiment.
  • FIG. 8 is a perspective view showing the high-frequency module 26.
  • the high-frequency module 26 includes a switch IC 20a instead of the switch IC 10a according to the first embodiment.
  • via electrodes 19a to 19h are provided.
  • Other configurations are the same as those of the first embodiment.
  • the ground terminal 14a is connected to the ground electrode 18 by a via electrode 19a.
  • the ground terminals 14b to 14h are connected to the ground electrode 18 by via electrodes 19b to 19h, respectively.
  • the isolation characteristic between the HB terminal group 12 and the LB terminal group 13 can further be improved.
  • ground terminals 14a to 14h are arranged so as to surround the control terminals 15a to 15d. Thereby, the isolation characteristic between the control terminals 15a to 15d and the HB terminal group 12 or the LB terminal group 13 can be improved. Further, the same effect as that of the first embodiment can be obtained.
  • FIG. 9A is a plan view showing the main surface of the switch IC 30a.
  • the configuration of the switch IC 30a is the same as the configuration of the switch IC 20a according to the second embodiment except for the arrangement of the terminals.
  • the common terminal 121 is arranged in the vicinity of the vertex v2, and the individual terminals 122a to 122d are arranged in the vicinity of the vertex v1.
  • the common terminal 131 is arranged near the vertex v4, and the individual terminals 132a to 132d are arranged near the vertex v3.
  • the control terminals 15a to 15d are arranged in a line along a diagonal line connecting the vertex v2 and the vertex v4.
  • the ground terminals 14a to 14d are arranged between the individual terminals 122a to 122d and the control terminals 15a to 15d so as to form a line parallel to the diagonal line.
  • the ground terminals 14e to 14h are arranged between the individual terminals 132a to 132d and the control terminals 15a to 15d so as to be in a line parallel to the diagonal line.
  • FIG. 9B is a plan view showing the main surface of the switch IC 30b.
  • the individual terminals 122a to 122d are arranged near the vertex v3, and the individual terminals 132a to 132d are arranged near the vertex v1.
  • the isolation characteristics between the terminal groups can be improved.
  • the same effect as in the second embodiment can be obtained.
  • FIG. 10A is a plan view showing the main surface of the switch IC 40a.
  • the switch IC 40a includes an individual terminal 123 instead of the individual terminal 122a of the switch IC 10a, and includes an individual terminal 133 instead of the individual terminal 132d of the switch IC 10a.
  • Other configurations are the same as the configuration of the switch IC 10a.
  • the individual terminal 123 corresponds to the first simultaneous communication terminal of the present invention
  • the individual terminal 133 corresponds to the second simultaneous communication terminal of the present invention.
  • the individual terminal 123 and the individual terminal 133 are used for carrier aggregation. That is, the individual terminal 123 and the individual terminal 133 are used for simultaneous communication in a high frequency band and a low frequency band. The individual terminal 123 is used for communication in the high frequency band, and the individual terminal 133 is used for communication in the low frequency band.
  • the individual terminal 123 is arranged in the vicinity of the vertex v1, and the individual terminal 133 is arranged in the vicinity of the vertex v3 that is farthest from the vertex v1.
  • the individual terminals 123 and the individual terminals 133 are arranged at diagonal positions on the main surface of the substrate 11.
  • the terminal closest to the individual terminal 123 is the common terminal 121 or the individual terminal 122b.
  • the terminal closest to the individual terminal 133 is the individual terminal 132c.
  • the individual terminal 123 and the individual terminal 133 are 2 of the shorter distance among the distance between the terminal closest to the individual terminal 123 and the individual terminal 123 and the distance between the terminal closest to the individual terminal 133 and the individual terminal 133. More than twice as far away. Thereby, the isolation characteristic is further improved.
  • FIG. 10B is a plan view showing the main surface of the switch IC 40b.
  • the switch IC 40b includes an individual terminal 123 instead of the individual terminal 122a of the switch IC 10b, and includes an individual terminal 133 instead of the individual terminal 132d of the switch IC 10b.
  • Other configurations are the same as the configuration of the switch IC 10b.
  • the individual terminal 123 is arranged in the vicinity of the vertex v4, and the individual terminal 133 is arranged in the vicinity of the vertex v2 farthest from the vertex v4. In other words, the individual terminals 123 and the individual terminals 133 are arranged at diagonal positions on the main surface of the substrate 11.
  • the individual terminal 123 and the individual terminal 133 that are used simultaneously are arranged so as to be farthest apart in space. Thereby, the isolation characteristic between the individual terminal 123 and the individual terminal 133 can be improved. And the leakage of the harmonic from the individual terminal 133 to the individual terminal 123 is suppressed, and it can prevent that a harmonic degrades the communication performance in a high frequency band.
  • each individual terminal may be configured as shown in FIG. FIG. 10C is a plan view showing the main surface of the switch IC 40c.
  • the switch IC 40c includes an individual terminal 124 instead of the individual terminal 122d of the switch IC 40a, and includes an individual terminal 133 instead of the individual terminal 132a of the switch IC 40a.
  • Other configurations are the same as the configuration of the switch IC 40a.
  • the individual terminal 124 corresponds to the first simultaneous communication terminal of the present invention
  • the individual terminal 134 corresponds to the second simultaneous communication terminal of the present invention.
  • the individual terminal 124 is arranged in the vicinity of the vertex v2, and the individual terminal 134 is arranged in the vicinity of the vertex v4 farthest from the vertex v2. In other words, the individual terminals 124 and the individual terminals 134 are arranged at diagonal positions on the main surface of the substrate 11.
  • the pair of the individual terminal 124 and the individual terminal 134 is also used for carrier aggregation. That is, the individual terminals 123 and 133 are used simultaneously, and the individual terminals 124 and 134 are used simultaneously. Note that the number of pairs of individual terminals used at the same time may be three or more.
  • pairs of individual terminals used at the same time are arranged so as to be farthest apart in space. Thereby, the isolation characteristic can be improved between the individual terminals used simultaneously. And it can prevent that a harmonic degrades the communication performance in a high frequency band.
  • FIG. 11A is a plan view showing the main surface of the switch IC 50a.
  • the switch IC 50a includes an individual terminal 123 instead of the individual terminal 122a of the switch IC 20a, and includes an individual terminal 133 instead of the individual terminal 132d of the switch IC 20a.
  • Other configurations are the same as those of the switch IC 20a.
  • the individual terminals 123 and 133 are arranged similarly to the case of the switch IC 40a according to the fourth embodiment, and are used for carrier aggregation.
  • FIG. 11B is a plan view showing the main surface of the switch IC 50b.
  • the common terminals and the individual terminals are arranged in the same manner as in the case of the switch IC 40b according to the fourth embodiment.
  • FIG. 11C is a plan view showing the main surface of the switch IC 50c.
  • the individual terminals 124 and 134 are used for carrier aggregation as in the case of the switch IC 40c according to the fourth embodiment.
  • the fifth embodiment as in the fourth embodiment, it is possible to improve the isolation characteristics between individual terminals that are simultaneously used in carrier aggregation. And it can prevent that a harmonic degrades the communication performance in a high frequency band. In addition, the same effect as in the second embodiment can be obtained.
  • FIG. 12A is a plan view showing the main surface of the switch IC 60a.
  • the switch IC 60a includes an individual terminal 123 instead of the individual terminal 122a of the switch IC 30a, and includes an individual terminal 133 instead of the individual terminal 132a of the switch IC 30a.
  • Other configurations are the same as those of the switch IC 30a.
  • the individual terminal 123 is arranged closest to the vertex v1 among the individual terminals.
  • the individual terminal 133 is arranged closest to the vertex v3 among the individual terminals.
  • the individual terminals 123 and 133 are used for carrier aggregation as in the case of the switch IC 40a according to the fourth embodiment.
  • Each individual terminal may be arranged as shown in FIG. FIG. 12B is a plan view showing the main surface of the switch IC 60b.
  • the individual terminals 122b to 122d and 123 are arranged near the vertex v3, and the individual terminals 132b to 132d and 133 are arranged near the vertex v1.
  • the individual terminal 123 is arranged closest to the vertex v3 among the individual terminals.
  • the individual terminal 133 is arranged closest to the vertex v1 among the individual terminals.
  • FIG. 12C is a plan view showing the main surface of the switch IC 60c.
  • the individual terminal 124 is disposed closest to the side s1 among the individual terminals 122b, 122c, and 124.
  • the individual terminal 134 is disposed closest to the side s3 among the individual terminals 132c, 132d, and 134.
  • the individual terminals 124 and 134 are used for carrier aggregation as in the case of the switch IC 40c according to the fourth embodiment.
  • the sixth embodiment as in the fourth embodiment, it is possible to improve the isolation characteristics between individual terminals that are simultaneously used in carrier aggregation. And it can prevent that a harmonic degrades the communication performance in a high frequency band. Further, the same effect as that of the third embodiment can be obtained.
  • FIG. 13A is a plan view showing the main surface of the switch IC 70a.
  • the switch IC 70a includes ground terminals 14i to 14n in addition to the configuration of the switch IC 40a according to the fourth embodiment.
  • Other configurations are the same as those of the switch IC 40a according to the fourth embodiment.
  • the ground terminals 14 i to 14 k are arranged so as to surround the individual terminals 123.
  • the ground terminal 14 i is disposed between the individual terminal 123 and the common terminal 121.
  • the ground terminal 14j is disposed between the individual terminal 123 and the individual terminal 122b.
  • the ground terminal 14k is disposed on the side opposite to the side s1 when viewed from the individual terminal 123.
  • the ground terminals 14l to 14n are arranged so as to surround the individual terminals 133.
  • the ground terminal 141 is disposed between the individual terminal 133 and the individual terminal 132c.
  • the ground terminal 14m is arranged on the side s2 side when viewed from the individual terminal 133.
  • the ground terminal 14n is disposed on the side opposite to the side s3 when viewed from the individual terminal 133.
  • FIG. 13B is a plan view showing the main surface of the switch IC 70b.
  • the switch IC 70b includes ground terminals 14i to 14n in addition to the configuration of the switch IC 40b according to the fourth embodiment.
  • Other configurations are the same as those of the switch IC 40b according to the fourth embodiment.
  • the ground terminals 14i to 14n are arranged in the same manner as the switch IC 70a. However, the ground terminal 14k is disposed on the side opposite to the side s3 when viewed from the individual terminal 123. The ground terminal 14n is disposed on the side opposite to the side s1 when viewed from the individual terminal 133.
  • each terminal may be configured as shown in FIG. FIG. 13C is a plan view showing the main surface of the switch IC 70c.
  • the switch IC 70c includes ground terminals 14i to 14t in addition to the configuration of the switch IC 40c according to the fourth embodiment. Other configurations are the same as those of the switch IC 40c according to the fourth embodiment.
  • the ground terminals 14i to 14n are arranged in the same manner as the switch IC 70a.
  • the ground terminals 14o, 14p, and 14q are arranged so as to surround the individual terminal 124.
  • the ground terminal 14o is disposed between the individual terminal 124 and the individual terminal 122c.
  • the ground terminal 14p is arranged on the side s2 side when viewed from the individual terminal 124.
  • the ground terminal 14q is disposed on the side opposite to the side s1 when viewed from the individual terminal 124.
  • the ground terminals 14r to 14t are arranged so as to surround the individual terminals 134.
  • the ground terminal 14 r is disposed between the individual terminal 134 and the common terminal 131.
  • the ground terminal 14s is disposed between the individual terminal 134 and the individual terminal 132b.
  • the ground terminal 14t is disposed on the side opposite to the side s3 when viewed from the individual terminal 134.
  • each individual terminal used for carrier aggregation is surrounded by a ground terminal.
  • the isolation characteristic can be further improved between the individual terminals simultaneously used in the carrier aggregation. And it can prevent further that a harmonic deteriorates the communication performance in a high frequency band.
  • the same effect as in the fourth embodiment can be obtained.
  • FIG. 14A is a plan view showing the main surface of the switch IC 80a.
  • the switch IC 80a includes ground terminals 14i to 14n in addition to the configuration of the switch IC 50a according to the fifth embodiment. Other configurations are the same as those of the switch IC 50a according to the fifth embodiment.
  • the ground terminals 14i to 14n are arranged similarly to the case of the switch IC 70a according to the seventh embodiment.
  • FIG. 14B is a plan view showing the main surface of the switch IC 80b.
  • the common terminal, the individual terminal, and the ground terminals 14i to 14n are arranged in the same manner as the switch IC 70b according to the seventh embodiment.
  • each terminal may be configured as shown in FIG. FIG. 14C is a plan view showing the main surface of the switch IC 80c.
  • the switch IC 80c includes ground terminals 14i to 14t in addition to the configuration of the switch IC 50c according to the fifth embodiment.
  • the common terminal, the individual terminal, and the ground terminals 14i to 14t are arranged in the same manner as the switch IC 70c according to the seventh embodiment.
  • FIG. 15A is a plan view showing the main surface of the switch IC 90a.
  • the configuration of the switch IC 90a is substantially the same as that of the switch IC 10a according to the first embodiment.
  • the individual terminals 122a and 122c are arranged farther from the side s1 than the individual terminals 122b and 122d.
  • the individual terminals 132a and 132c are arranged farther from the side s3 than the individual terminals 132b and 132d.
  • FIG. 15B is a plan view showing the main surface of the switch IC 90b.
  • the configuration of the switch IC 90b is almost the same as that of the switch IC 10b according to the first embodiment.
  • the individual terminals 122a and 122c are arranged farther from the side s3 than the individual terminals 122b and 122d.
  • the individual terminals 132a and 132c are arranged farther from the side s1 than the individual terminals 132b and 132d.
  • adjacent individual terminals can be arranged apart from each other without substantially increasing the outer shape of the switch IC as compared with the case where the individual terminals are aligned in a straight line. Thereby, the isolation characteristic between each individual terminal can be improved. Further, the same effect as that of the first embodiment can be obtained.
  • ANT1, ANT2, ANT3 antennas DU1 to DU6 ... duplexer FR1 ... bandpass filters FR2, FR3 ... lowpass filters 10a, 10b, 20a, 20b, 30a, 30b, 40a, 40b, 40c, 50a, 50b, 50c, 60a , 60b, 60c, 70a, 70b, 70c, 80a, 80b, 80c, 90a, 90b, 100 ... switch IC Rx1, Rx2, Rx3, Rx5, Rx6, Rx7 ... Receiving terminals Tx1 to Tx7 ... Transmitting terminals SW1, SW2 ... Switch circuit 11 ... Substrate (first substrate) 12 ... HB terminal group (first terminal group) 13 ...

Landscapes

  • Transceivers (AREA)

Abstract

　スイッチＩＣ（１０ａ）は、基板（１１）、ＨＢ端子群（１２）、ＬＢ端子群（１３）およびグランド端子（１４ａ）ないし（１４ｄ）を備える。ＨＢ端子群（１２）は、共通端子（１２１）と、制御信号によって共通端子（１２１）に切り替えて接続される個別端子（１２２ａ）ないし（１２２ｄ）とを有する。ＬＢ端子群（１３）は、共通端子（１３１）と、制御信号によって共通端子（１３１）に切り替えて接続される個別端子（１３２ａ）ないし（１３２ｄ）とを有する。ＨＢ端子群（１２）は基板（１１）の主面の辺（ｓ１）に沿って配置される。ＬＢ端子群（１３）は、辺（ｓ１）と対向する前記主面の辺（ｓ３）に沿って配置される。グランド端子（１４ａ）ないし（１４ｄ）はＨＢ端子群（１２）とＬＢ端子群（１３）との間に配置される。

Description

スイッチＩＣおよびそれを備える高周波モジュール
　本発明は、複数の端子群を有するスイッチＩＣおよびそれを備える高周波モジュールに関する。
　スイッチＩＣは、例えば、移動体通信端末に実装され、使用周波数帯域を切り換えるために使用されている。このようなスイッチＩＣとして、図１６に示すようなものがある（特許文献１参照）。
　図１６は従来のスイッチＩＣ１００の主面を示す平面図である。スイッチＩＣ１００は、基板１１、共通端子１２１、個別端子１２２ａないし１２２ｇおよび制御端子１５ａないし１５ｄを備える。共通端子１２１はアンテナに接続される。個別端子１２２ａないし１２２ｇは、高周波信号を処理するＲＦＩＣ（Radio Frequency Integrated Circuit）等に接続される。
　基板１１は略矩形状の平板である。個別端子１２２ａないし１２２ｇは、基板１１の主面の第１辺に沿って、一列に配置されている。制御端子１５ａないし１５ｄは、第１辺に対向する第２辺に沿って一列に配置されている。共通端子１２１は第３辺の近傍に配置されている。
　制御端子１５ａないし１５ｄに入力される制御信号により、共通端子１２１は個別端子１２２ａないし１２２ｇのいずれか１つに接続される。これにより、使用周波数帯域が切り換えられる。
特開２０１１－１２０１１８号公報
　近年、通信規格ＬＴＥ（Long Term Evolution）－Ａｄｖａｎｃｅｄにおいて、複数の周波数帯域を同時に使用して通信するキャリアアグリゲーションが認められた。しかし、キャリアアグリゲーションでは以下のことが問題となる。
　第１周波数帯域での通信に使用される端子と第２周波数帯域での通信に使用される端子との間でアイソレーション特性が悪い場合、第１周波数帯域の高周波信号に係る高調波が第２周波数帯域に係る端子に漏洩する。この高調波の周波数が第２周波数帯域に近い場合、第２周波数帯域の高周波信号とこの高調波とを分離することが困難となる。このため、第２周波数帯域での通信性能が劣化するおそれがある。
　図１６に示すスイッチＩＣ１００では、個別端子１２２ａないし１２２ｇが連続的に一直線に配置されているため、個別端子は近接している。このため、個別端子間のアイソレーション特性は良好でない。したがって、スイッチＩＣ１００を使用してキャリアアグリゲーションを行う場合、通信性能が劣化するおそれがある。
　本発明の目的は、ある周波数帯域で使用される端子と他の周波数帯域で使用される端子との間で、優れたアイソレーション特性を有するスイッチＩＣおよびそれを備える高周波モジュールを提供することにある。
　本発明のスイッチＩＣは、第１基板、第１および第２スイッチ回路、第１および第２端子群ならびにグランド端子を備える。第１および第２スイッチ回路は第１基板内に形成される。第１端子群は、第１基板の主面に配置され、第１スイッチ回路に接続される。第２端子群は、前記主面に配置され、第２スイッチ回路に接続される。グランド端子は、前記主面に配置され、グランドに接続される。第１端子群は、第１共通端子と、制御信号によって第１共通端子に切り替えて接続される複数の第１個別端子とを有する。第２端子群は、第２共通端子と、制御信号によって第２共通端子に切り替えて接続される複数の第２個別端子とを有する。第１端子群は前記主面の第１端に配置される。第２端子群は、第１端と対向する前記主面の第２端に配置される。グランド端子は第１端子群と第２端子群との間に配置される。
　この構成では、第１端子群と第２端子群とが空間的に離れるように配置される。また、グランド端子が第１端子群と第２端子群との間に配置される。これにより、高周波信号が一方の端子群から他方の端子群に漏洩することを抑制することができる。すなわち、第１端子群と第２端子群との間のアイソレーション特性が向上する。これにより、キャリアアグリゲーションにおいて通信性能が劣化することを防止することができる。
　本発明によると、第１端子群と第２端子群との間のアイソレーション特性を向上させることができる。これにより、キャリアアグリゲーションにおいて通信性能が劣化することを防止することができる。
第１の実施形態に係るスイッチＩＣの主面を示す平面図である。 第１の実施形態に係るスイッチＩＣを示すブロック図である。 第１の実施形態に係る高周波モジュールを示す斜視図である。 第１の実施形態に係る高周波モジュールを示すブロック図である。 第１の実施形態に係るスイッチＩＣおよびアンテナを示す回路図である。 第１の実施形態に係る高周波モジュールを示す要部断面図である。 第２の実施形態に係るスイッチＩＣの主面を示す平面図である。 第２の実施形態に係る高周波モジュールを示す斜視図である。 第３の実施形態に係るスイッチＩＣの主面を示す平面図である。 第４の実施形態に係るスイッチＩＣの主面を示す平面図である。 第５の実施形態に係るスイッチＩＣの主面を示す平面図である。 第６の実施形態に係るスイッチＩＣの主面を示す平面図である。 第７の実施形態に係るスイッチＩＣの主面を示す平面図である。 第８の実施形態に係るスイッチＩＣの主面を示す平面図である。 第９の実施形態に係るスイッチＩＣの主面を示す平面図である。 従来のスイッチＩＣの主面を示す平面図である。
《第１の実施形態》
　本発明の第１の実施形態に係るスイッチＩＣ１０ａについて説明する。スイッチＩＣ１０ａは、例えば、アンテナとＲＦＩＣとの間に接続され、送受信される高周波信号の周波数帯域を切り換える。
　図１（Ａ）はスイッチＩＣ１０ａの主面を示す平面図である。図２は第１の実施形態に係るスイッチＩＣ１０ａを示すブロック図である。スイッチＩＣ１０ａは、基板１１、スイッチ回路ＳＷ１，ＳＷ２、ＨＢ（High Band）端子群１２、ＬＢ（Low Band）端子群１３、グランド端子１４ａないし１４ｄおよび制御端子１５ａないし１５ｄを備える。
　基板１１は本発明の第１基板に相当する。ＨＢ端子群１２は本発明の第１端子群に相当する。ＬＢ端子群１３は本発明の第２端子群に相当する。スイッチ回路ＳＷ１は本発明の第１スイッチ回路に相当する。スイッチ回路ＳＷ２は本発明の第２スイッチ回路に相当する。
　ＨＢ端子群１２は共通端子１２１および個別端子１２２ａないし１２２ｄを有する。共通端子１２１および個別端子１２２ａないし１２２ｄはスイッチ回路ＳＷ１に接続されている。制御端子１５ａないし１５ｄに入力される制御信号により、共通端子１２１は個別端子１２２ａないし１２２ｄのいずれか１つに接続される。
　ＬＢ端子群１３は共通端子１３１および個別端子１３２ａないし１３２ｄを有する。共通端子１３１および個別端子１３２ａないし１３２ｄはスイッチ回路ＳＷ２に接続されている。制御端子１５ａないし１５ｄに入力される制御信号により、共通端子１３１は個別端子１３２ａないし１３２ｄのいずれか１つに接続される。
　基板１１は略矩形状の平板である。スイッチ回路ＳＷ１，ＳＷ２は基板１１内に形成されている。ＨＢ端子群１２、ＬＢ端子群１３、グランド端子１４ａないし１４ｄおよび制御端子１５ａないし１５ｄは基板１１の主面に形成されている。
　以下では、基板１１の主面の頂点を、時計回りの順にｖ１，ｖ２，ｖ３，ｖ４とする。また、頂点ｖ１と頂点ｖ２とを結ぶ辺をｓ１とし、他の３つの辺を、辺ｓ１から時計回りの順にｓ２，ｓ３，ｓ４とする。
　共通端子１２１は頂点ｖ１近傍に配置されている。個別端子１２２ａないし１２２ｄは辺ｓ１に沿って一列に配置されている。個別端子１２２ａないし１２２ｄは、頂点ｖ１から頂点ｖ２への方向に向かって、この順番で配置されている。
　共通端子１３１は頂点ｖ４近傍に配置されている。個別端子１３２ａないし１３２ｄは辺ｓ３に沿って一列に配置されている。個別端子１３２ａないし１３２ｄは、頂点ｖ４から頂点ｖ３への方向に向かって、この順番で配置されている。
　グランド端子１４ａないし１４ｄは、基板１１の主面の中心部で辺ｓ１に平行に一列になるように、配置されている。スイッチＩＣ１０ａを使用するとき、グランド端子１４ａないし１４ｄは外部のグランド（図示せず）に接続される。
　制御端子１５ａないし１５ｄは辺ｓ２に沿って一列に配置されている。制御端子１５ａないし１５ｄには、スイッチ回路ＳＷ１，ＳＷ２の切り換えを制御する制御信号が入力される。なお、制御端子に加えてグランド端子を配置してもよい。
　なお、ＨＢ端子群１２およびＬＢ端子群１３は、図１（Ｂ）のように、配置されてもよい。図１（Ｂ）はスイッチＩＣ１０ｂの主面を示す平面図である。ＨＢ端子群１２およびＬＢ端子群１３の配置を除き、スイッチＩＣ１０ｂの構成はスイッチＩＣ１０ａの構成と同様である。
　共通端子１２１は頂点ｖ４近傍に配置されている。個別端子１２２ａないし１２２ｄは辺ｓ３に沿って一列に配置されている。個別端子１２２ａないし１２２ｄは、頂点ｖ４から頂点ｖ３への方向に向かって、この順番で配置されている。
　共通端子１３１は頂点ｖ１近傍に配置されている。個別端子１３２ａないし１３２ｄは辺ｓ１に沿って一列に配置されている。個別端子１３２ａないし１３２ｄは、頂点ｖ１から頂点ｖ２への方向に向かって、この順番で配置されている。
　図３は高周波モジュール１６を示す斜視図である。高周波モジュール１６は、スイッチＩＣ１０ａ、実装基板１７、グランド電極１８およびビア電極１９ａないし１９ｄを備える。ここで、スイッチＩＣ１０ａは点線で表されている。また、グランド電極１８およびビア電極１９ａないし１９ｄは、透視されているが、実線で表されている。
　実装基板１７は本発明の第２基板に相当する。実装基板１７は略矩形状の平板である。実装基板１７は、例えば、ＬＴＣＣ（Low Temperature Co-fired Ceramics）基板等のセラミックス多層基板、あるいは、樹脂基板等である。
　スイッチＩＣ１０ａは実装基板１７の第１主面に実装されている。グランド端子１４ａないし１４ｄ等が配置されている主面は、実装基板１７の第１主面に当接している。辺ｓ１は実装基板１７の端面ｅ１に沿い、辺ｓ２は端面ｅ１に垂直な端面ｅ２に沿っている。
　グランド電極１８は実装基板１７の第２主面に配置されている。グランド電極１８は、略矩形状の平板であり、グランドに接続される。グランド電極１８の主面は実装基板１７の第２主面に当接している。グランド電極１８は、グランド電極１８の主面に垂直な方向から見て、スイッチＩＣ１０ａと重なっている。
　グランド端子１４ａは、実装基板１７を貫通するビア電極１９ａによりグランド電極１８に接続されている。同様に、グランド端子１４ｂないし１４ｄは、ビア電極１９ｂないし１９ｄにより、それぞれグランド電極１８に接続されている。
　図４は高周波モジュール１６を示すブロック図である。高周波モジュール１６は、スイッチＩＣ１０ａ、バンドパスフィルタＦＲ１，ローパスフィルタＦＲ２，ＦＲ３および分波器ＤＵ２ないしＤＵ６を備える。
　共通端子１２１は分波器ＤＵ１のハイパスフィルタ側を介してアンテナＡＮＴ１に接続されている。共通端子１３１は分波器ＤＵ１のローパスフィルタ側を介してアンテナＡＮＴ１に接続されている。分波器ＤＵ１は本発明の分波器に相当する。なお、分波器ＤＵ１は高周波モジュール１６に含まれてもよい。
　個別端子１２２ａは分波器ＤＵ２を介して受信端子Ｒｘ１および送信端子Ｔｘ１に接続されている。個別端子１２２ｂは分波器ＤＵ３を介して受信端子Ｒｘ２および送信端子Ｔｘ２に接続されている。個別端子１２２ｃはバンドパスフィルタＦＲ１を介して受信端子Ｒｘ３に接続されている。個別端子１２２ｄはローパスフィルタＦＲ２を介して送信端子Ｔｘ３に接続されている。
　個別端子１３２ａはローパスフィルタＦＲ３を介して送信端子Ｔｘ４に接続されている。個別端子１３２ｂは分波器ＤＵ４を介して送信端子Ｔｘ５および受信端子Ｒｘ５に接続されている。個別端子１３２ｃは分波器ＤＵ５を介して送信端子Ｔｘ６および受信端子Ｒｘ６に接続されている。個別端子１３２ｄは分波器ＤＵ６を介して送信端子Ｔｘ７および受信端子Ｒｘ７に接続されている。
　受信端子Ｒｘ１，Ｒｘ２，Ｒｘ３および送信端子Ｔｘ１，Ｔｘ２，Ｔｘ３は、高周波帯域（High Band）に属する高周波信号を送受信するために使用される。高周波帯域は、例えば、１．４ＧＨｚ以上の周波数帯域である。
　受信端子Ｒｘ５，Ｒｘ６，Ｒｘ７および送信端子Ｔｘ４，Ｔｘ５，Ｔｘ６，Ｔｘ７は、低周波帯域（Low Band）に属する高周波信号を送受信するために使用される。低周波帯域は、例えば、７００ＭＨｚ以上１ＧＨｚ未満の周波数帯域である。
　例えば、通信規格ＬＴＥ（Long Term Evolution）のバンド１，２，４，７等は高周波帯域に含まれ、バンド５，８，１７等は低周波帯域に含まれる。そこで、例えば、受信端子Ｒｘ１および送信端子Ｔｘ１をバンド１のために使用し、受信端子Ｒｘ２および送信端子Ｔｘ２をバンド２のために使用してもよい。
　それぞれの受信端子および送信端子は、例えば、高周波信号を送受信するＲＦＩＣ等（図示せず）に接続される。
　高周波モジュール１６は、例えば、以下のように通信に使用される。
　高周波帯域に属する高周波信号がアンテナＡＮＴ１に入力された場合、高周波信号は、分波器ＤＵ１のハイパスフィルタ側を通過し、スイッチ回路ＳＷ１の共通端子１２１に入力される。例えば、個別端子１２２ａが制御信号により選択されている場合、高周波信号は個別端子１２２ａから出力される。そして、分波器ＤＵ２を通過し、受信端子Ｒｘ１から出力される。また、高周波帯域に属する高周波信号が送信端子Ｔｘ１に入力された場合、高周波信号は、分波器ＤＵ２、スイッチ回路ＳＷ１および分波器ＤＵ１をこの順に通過し、アンテナＡＮＴ１から出力される。
　低周波帯域に属する高周波信号がアンテナＡＮＴ１に入力された場合、高周波信号は、分波器ＤＵ１のローパスフィルタ側を通過し、スイッチ回路ＳＷ２の共通端子１３１に入力される。例えば、個別端子１３２ｂが制御信号により選択されている場合、高周波信号は個別端子１３２ｂから出力される。そして、分波器ＤＵ４を通過し、受信端子Ｒｘ５から出力される。また、低周波帯域に属する高周波信号が送信端子Ｔｘ５に入力された場合、高周波信号は、分波器ＤＵ４、スイッチ回路ＳＷ２および分波器ＤＵ１をこの順に通過し、アンテナＡＮＴ１から出力される。
　高周波帯域および低周波帯域が同時に使用されるキャリアアグリゲーションの場合でも、高周波信号は上記と同様に伝送する。例えば、ＬＴＥ－Ａｄｖａｎｃｅｄでは、バンド４とバンド１７、バンド１とバンド５、バンド２とバンド１７等の周波数帯域が同時に使用されることが想定されている。そこで、例えば、高周波帯域としてＬＴＥのバンド４を使用し、低周波帯域としてＬＴＥのバンド１７を同時に使用してもよい。
　なお、スイッチＩＣ１０ａは、図５のように、アンテナに接続されてもよい。図５はスイッチＩＣ１０ａおよびアンテナを示す回路図である。アンテナＡＮＴ２はスイッチ回路ＳＷ１の共通端子１２１に接続されている。アンテナＡＮＴ３はスイッチ回路ＳＷ２の共通端子１３１に接続されている。
　この場合、高周波帯域に属する高周波信号は、アンテナＡＮＴ２により送受信され、低周波帯域に属する高周波信号は、アンテナＡＮＴ３により送受信される。
　第１の実施形態によると、ＨＢ端子群１２は基板１１の辺ｓ１に沿って配置され、ＬＢ端子群は基板１１の辺ｓ３に沿って配置されている。このため、ＨＢ端子群１２とＬＢ端子群１３とは空間的に離れるように配置される。また、グランド端子がＨＢ端子群１２とＬＢ端子群１３との間に配置されている。これにより、高周波信号が、ＨＢ端子群１２からＬＢ端子群１３に、または、ＬＢ端子群１３からＨＢ端子群１２に、漏洩することを抑制することができる。すなわち、ＨＢ端子群１２とＬＢ端子群１３との間のアイソレーション特性を向上させることができる。
　上記のように、高周波帯域および低周波帯域が同時に使用されるキャリアアグリゲーションの場合、低周波帯域の信号に係る高調波が高周波帯域での通信性能を劣化させるおそれがある。
　しかし、スイッチＩＣ１０ａはＨＢ端子群１２とＬＢ端子群１３との間に優れたアイソレーション特性を有する。このため、ＬＢ端子群１３からＨＢ端子群１２への高調波の漏洩が抑制され、高調波が高周波帯域での通信性能を劣化させることを防止することができる。すなわち、キャリアアグリゲーションの場合、スイッチＩＣ１０ａは特に有効な効果を発揮する。
　また、好ましくは、使用されない個別端子はグランド端子に接続される。これにより、使用されない個別端子によるグランドが、通信に使用されている個別端子の周囲に形成される。このため、ＨＢ端子群１２またはＬＢ端子群１３のそれぞれの個別端子間のアイソレーション特性を向上させることができる。
　また、スイッチ回路ＳＷ１およびスイッチ回路ＳＷ２は１つのＩＣチップ内に形成されている。これにより、スイッチ回路ＳＷ１およびスイッチ回路ＳＷ２を別々のＩＣチップに形成する場合に比べて、スイッチＩＣ１０ａを小型化することができる。
　また、図３のように、グランド端子１４ａないし１４ｄはビア電極１９ａないし１９ｄによりグランド電極１８に直接接続されている。これにより、スイッチＩＣ１０ａのグランドを強化することができる。また、実装基板１７の内部でも、高周波信号が一方の端子群から他方の端子群に漏洩することを抑制することができる。
　図６は高周波モジュールを示す要部断面図である。図３および図６のように、共通端子１２１は実装基板１７の端面ｅ１近くに位置している。外部端子２３は、端面ｅ１に近接するように、実装基板１７の第２主面上に形成されている。配線２１は、端面ｅ１近くを通り、共通端子１２１と外部端子２３とをほぼ最短距離で繋いでいる。配線２１は、外部端子２３から端面ｅ１側に引き出されることにより、アンテナＡＮＴ１に接続されている。これにより、共通端子１２１とアンテナＡＮＴ１を繋ぐ配線２１は短くなるため、高周波信号が配線２１を伝送するときに生じる電力損失は小さくなる。したがって、通信するときの電力損失を小さくすることができる。
　また、図６のように、実装基板１７内に形成される回路素子群２２は、実装基板１７の中心部付近に形成され、実装基板１７の端面ｅ１付近には形成されない。また、配線２１は端面ｅ１近くを通っている。配線２１は、回路素子群２２を通らずに端面ｅ１側に引き出されることにより、アンテナＡＮＴ１に接続される。これにより、アンテナＡＮＴ１が送受信する高周波信号と回路素子群２２で処理される高周波信号とが干渉することを抑制することができる。
　なお、制御端子に加えてＭＢ（Middle Band）端子群を設置してもよい。ＭＢ端子群は、例えば、中間周波帯域での通信に使用される。中間周波帯域は、高周波帯域と低周波帯域との間の周波数帯域であり、例えば、１ＧＨｚ以上１．５ＧＨｚ未満の周波数帯域である。
《第２の実施形態》
　本発明の第２の実施形態に係るスイッチＩＣ２０ａについて説明する。図７（Ａ）はスイッチＩＣ２０ａの主面を示す平面図である。スイッチＩＣ２０ａの構成は、グランド端子１４ａないし１４ｈおよび制御端子１５ａないし１５ｄを除いて、第１の実施形態に係るスイッチＩＣ１０ａの構成と同様である。以下では、スイッチＩＣ１０ａの構成と異なる点について説明する。
　制御端子１５ａないし１５ｄは、基板１１の主面の中心部で辺ｓ１に平行に一列になるように、配置されている。グランド端子１４ａないし１４ｄは、辺ｓ１に平行に一列になるように、ＨＢ端子群１２と制御端子１５ａないし１５ｄとの間に配置されている。グランド端子１４ｅないし１４ｈは、辺ｓ１に平行に一列になるように、ＬＢ端子群１３と制御端子１５ａないし１５ｄとの間に配置されている。
　なお、ＨＢ端子群１２およびＬＢ端子群１３は、図７（Ｂ）のように、配置されてもよい。図７（Ｂ）はスイッチＩＣ２０ｂの主面を示す平面図である。ＨＢ端子群１２およびＬＢ端子群１３は、第１の実施形態に係るスイッチＩＣ１０ｂの場合と同様に配置されている。
　図８は高周波モジュール２６を示す斜視図である。高周波モジュール２６は、第１の実施形態に係るスイッチＩＣ１０ａに代えて、スイッチＩＣ２０ａを備える。また、ビア電極１９ａないし１９ｈを備える。その他の構成は第１の実施形態の構成と同様である。
　グランド端子１４ａはビア電極１９ａによりグランド電極１８に接続されている。同様に、グランド端子１４ｂないし１４ｈは、ビア電極１９ｂないし１９ｈにより、それぞれグランド電極１８に接続されている。
　第２の実施形態によると、グランド端子１４ａないし１４ｈだけでなく、制御端子１５ａないし１５ｄがＨＢ端子群１２とＬＢ端子群１３との間に配置されている。これにより、第１の実施形態と比べて、ＨＢ端子群１２とＬＢ端子群１３との間のアイソレーション特性をさらに向上させることができる。
　また、グランド端子１４ａないし１４ｈは制御端子１５ａないし１５ｄを囲むように配置されている。これにより、制御端子１５ａないし１５ｄとＨＢ端子群１２またはＬＢ端子群１３との間のアイソレーション特性を向上させることができる。また、第１の実施形態と同様の効果を得ることができる。
《第３の実施形態》
　本発明の第３の実施形態に係るスイッチＩＣ３０ａについて説明する。図９（Ａ）はスイッチＩＣ３０ａの主面を示す平面図である。スイッチＩＣ３０ａの構成は、各端子の配置を除いて、第２の実施形態に係るスイッチＩＣ２０ａの構成と同様である。
　共通端子１２１は頂点ｖ２近傍に配置され、個別端子１２２ａないし１２２ｄは頂点ｖ１近傍に配置されている。共通端子１３１は頂点ｖ４近傍に配置され、個別端子１３２ａないし１３２ｄは頂点ｖ３近傍に配置されている。
　制御端子１５ａないし１５ｄは、頂点ｖ２と頂点ｖ４とを結ぶ対角線に沿って、一列に配置されている。グランド端子１４ａないし１４ｄは、対角線に平行に一列になるように、個別端子１２２ａないし１２２ｄと制御端子１５ａないし１５ｄとの間に配置されている。グランド端子１４ｅないし１４ｈは、対角線に平行に一列になるように、個別端子１３２ａないし１３２ｄと制御端子１５ａないし１５ｄとの間に配置されている。
　なお、個別端子１２２ａないし１２２ｄ，１３２ａないし１３２ｄは、図９（Ｂ）のように、配置されてもよい。図９（Ｂ）はスイッチＩＣ３０ｂの主面を示す平面図である。個別端子１２２ａないし１２２ｄは頂点ｖ３近傍に配置され、個別端子１３２ａないし１３２ｄは頂点ｖ１近傍に配置されている。
　第３の実施形態によると、各端子群を対角に配置することで各端子群間の距離を離すことができるため、各端子群間のアイソレーション特性を改善できる。また、第２の実施形態と同様の効果を得ることができる。
《第４の実施形態》
　本発明の第４の実施形態に係るスイッチＩＣ４０ａについて説明する。図１０（Ａ）はスイッチＩＣ４０ａの主面を示す平面図である。スイッチＩＣ４０ａは、スイッチＩＣ１０ａの個別端子１２２ａに代えて個別端子１２３を備え、スイッチＩＣ１０ａの個別端子１３２ｄに代えて個別端子１３３を備える。その他の構成はスイッチＩＣ１０ａの構成と同様である。個別端子１２３は本発明の第１同時通信端子に相当し、個別端子１３３は本発明の第２同時通信端子に相当する。
　個別端子１２３および個別端子１３３はキャリアアグリゲーションに使用される。すなわち、個別端子１２３および個別端子１３３は、高周波帯域および低周波帯域で同時に通信するために使用される。個別端子１２３は高周波帯域での通信に使用され、個別端子１３３は低周波帯域での通信に使用される。
　個別端子１２３は頂点ｖ１の近傍に配置され、個別端子１３３は、頂点ｖ１から最も離れている頂点ｖ３の近傍に配置されている。すなわち、個別端子１２３と個別端子１３３とは、基板１１の主面で対角にある位置に配置されている。
　個別端子１２３に最も近接する端子は共通端子１２１または個別端子１２２ｂである。個別端子１３３に最も近接する端子は個別端子１３２ｃである。個別端子１２３と個別端子１３３とは、個別端子１２３に最も近接する端子と個別端子１２３との距離および個別端子１３３に最も近接する端子と個別端子１３３との距離のうち、短い方の距離の２倍以上離れている。これにより、一層アイソレーション特性が改善される。
　なお、それぞれの共通端子および個別端子は、図１０（Ｂ）のように、配置されてもよい。図１０（Ｂ）はスイッチＩＣ４０ｂの主面を示す平面図である。スイッチＩＣ４０ｂは、スイッチＩＣ１０ｂの個別端子１２２ａに代えて個別端子１２３を備え、スイッチＩＣ１０ｂの個別端子１３２ｄに代えて個別端子１３３を備える。その他の構成はスイッチＩＣ１０ｂの構成と同様である。
　個別端子１２３は頂点ｖ４の近傍に配置され、個別端子１３３は、頂点ｖ４から最も離れている頂点ｖ２の近傍に配置されている。すなわち、個別端子１２３と個別端子１３３とは、基板１１の主面で対角にある位置に配置されている。
　スイッチＩＣ４０ａ，４０ｂでは、同時に使用される個別端子１２３および個別端子１３３は空間的に最も離れるように配置されている。これにより、個別端子１２３と個別端子１３３との間のアイソレーション特性を向上させることができる。そして、個別端子１３３から個別端子１２３への高調波の漏洩が抑制され、高調波が高周波帯域での通信性能を劣化させることを防止することができる。
　また、各個別端子は図１０（Ｃ）のように構成されてもよい。図１０（Ｃ）はスイッチＩＣ４０ｃの主面を示す平面図である。スイッチＩＣ４０ｃは、スイッチＩＣ４０ａの個別端子１２２ｄに代えて個別端子１２４を備え、スイッチＩＣ４０ａの個別端子１３２ａに代えて個別端子１３３を備える。その他の構成はスイッチＩＣ４０ａの構成と同様である。個別端子１２４は本発明の第１同時通信端子に相当し、個別端子１３４は本発明の第２同時通信端子に相当する。
　個別端子１２４は頂点ｖ２の近傍に配置され、個別端子１３４は、頂点ｖ２から最も離れている頂点ｖ４の近傍に配置されている。すなわち、個別端子１２４と個別端子１３４とは、基板１１の主面で対角にある位置に配置されている。
　個別端子１２３および個別端子１３３の対に加えて、個別端子１２４および個別端子１３４の対もキャリアアグリゲーションに使用される。すなわち、個別端子１２３および１３３が同時に使用されるとともに、個別端子１２４および１３４が同時に使用される。なお、同時に使用される個別端子の対は３つ以上であってもよい。
　スイッチＩＣ４０ｃでは、同時に使用される個別端子の対は空間的に最も離れるように配置されている。これにより、同時に使用される個別端子間で、アイソレーション特性を向上させることができる。そして、高調波が高周波帯域での通信性能を劣化させることを防止することができる。
　また、第４の実施形態によると、第１の実施形態と同様の効果を得ることができる。
《第５の実施形態》
　本発明の第５の実施形態に係るスイッチＩＣ５０ａについて説明する。図１１（Ａ）はスイッチＩＣ５０ａの主面を示す平面図である。スイッチＩＣ５０ａは、スイッチＩＣ２０ａの個別端子１２２ａに代えて個別端子１２３を備え、スイッチＩＣ２０ａの個別端子１３２ｄに代えて個別端子１３３を備える。その他の構成はスイッチＩＣ２０ａと同様である。個別端子１２３，１３３は、第４の実施形態に係るスイッチＩＣ４０ａの場合と同様に配置され、キャリアアグリゲーションに使用される。
　なお、それぞれの共通端子および個別端子は、図１１（Ｂ）のように、配置されてもよい。図１１（Ｂ）はスイッチＩＣ５０ｂの主面を示す平面図である。それぞれの共通端子および個別端子は、第４の実施形態に係るスイッチＩＣ４０ｂの場合と同様に配置されている。
　また、図１１（Ｃ）のように、個別端子１２４が個別端子１２２ｄの位置に配置され、個別端子１３４が個別端子１３２ａの位置に配置されてもよい。図１１（Ｃ）はスイッチＩＣ５０ｃの主面を示す平面図である。個別端子１２４，１３４は、第４の実施形態に係るスイッチＩＣ４０ｃの場合と同様に、キャリアアグリゲーションに使用される。
　第５の実施形態によると、第４の実施形態と同様に、キャリアアグリゲーションで同時に使用される個別端子間で、アイソレーション特性を向上させることができる。そして、高調波が高周波帯域での通信性能を劣化させることを防止することができる。また、第２の実施形態と同様の効果を得ることができる。
《第６の実施形態》
　本発明の第６の実施形態に係るスイッチＩＣ６０ａについて説明する。図１２（Ａ）はスイッチＩＣ６０ａの主面を示す平面図である。スイッチＩＣ６０ａは、スイッチＩＣ３０ａの個別端子１２２ａに代えて個別端子１２３を備え、スイッチＩＣ３０ａの個別端子１３２ａに代えて個別端子１３３を備える。その他の構成はスイッチＩＣ３０ａの構成と同様である。
　個別端子１２３は各個別端子の中で最も頂点ｖ１の近傍に配置されている。個別端子１３３は各個別端子の中で最も頂点ｖ３の近傍に配置されている。個別端子１２３，１３３は、第４の実施形態に係るスイッチＩＣ４０ａの場合と同様に、キャリアアグリゲーションに使用される。
　なお、各個別端子は、図１２（Ｂ）のように、配置されてもよい。図１２（Ｂ）はスイッチＩＣ６０ｂの主面を示す平面図である。個別端子１２２ｂないし１２２ｄ，１２３は頂点ｖ３近傍に配置され、個別端子１３２ｂないし１３２ｄ，１３３は頂点ｖ１近傍に配置されている。個別端子１２３は各個別端子の中で最も頂点ｖ３の近傍に配置されている。個別端子１３３は各個別端子の中で最も頂点ｖ１の近傍に配置されている。
　また、図１２（Ｃ）のように、個別端子１２２ｄに代えて個別端子１２４が配置され、個別端子１３２ｂに代えて個別端子１３４が配置されてもよい。図１２（Ｃ）はスイッチＩＣ６０ｃの主面を示す平面図である。個別端子１２４は個別端子１２２ｂ，１２２ｃ，１２４の中で最も辺ｓ１近傍に配置されている。個別端子１３４は個別端子１３２ｃ，１３２ｄ，１３４の中で最も辺ｓ３近傍に配置されている。個別端子１２４，１３４は、第４の実施形態に係るスイッチＩＣ４０ｃの場合と同様に、キャリアアグリゲーションに使用される。
　第６の実施形態によると、第４の実施形態と同様に、キャリアアグリゲーションで同時に使用される個別端子間で、アイソレーション特性を向上させることができる。そして、高調波が高周波帯域での通信性能を劣化させることを防止することができる。また、第３の実施形態と同様の効果を得ることができる。
《第７の実施形態》
　本発明の第７の実施形態に係るスイッチＩＣ７０ａについて説明する。図１３（Ａ）はスイッチＩＣ７０ａの主面を示す平面図である。スイッチＩＣ７０ａは、第４の実施形態に係るスイッチＩＣ４０ａの構成に加えて、グランド端子１４ｉないし１４ｎを備える。その他の構成は第４の実施形態に係るスイッチＩＣ４０ａの構成と同様である。
　グランド端子１４ｉないし１４ｋは個別端子１２３を囲むように配置されている。グランド端子１４ｉは個別端子１２３と共通端子１２１との間に配置されている。グランド端子１４ｊは個別端子１２３と個別端子１２２ｂとの間に配置されている。グランド端子１４ｋは、個別端子１２３から見て辺ｓ１側の反対側に配置されている。
　グランド端子１４ｌないし１４ｎは個別端子１３３を囲むように配置されている。グランド端子１４ｌは個別端子１３３と個別端子１３２ｃとの間に配置されている。グランド端子１４ｍは個別端子１３３から見て辺ｓ２側に配置されている。グランド端子１４ｎは、個別端子１３３から見て辺ｓ３側の反対側に配置されている。
　なお、各端子は図１３（Ｂ）のように配置されてもよい。図１３（Ｂ）はスイッチＩＣ７０ｂの主面を示す平面図である。スイッチＩＣ７０ｂは、第４の実施形態に係るスイッチＩＣ４０ｂの構成に加えて、グランド端子１４ｉないし１４ｎを備える。その他の構成は第４の実施形態に係るスイッチＩＣ４０ｂと同様である。
　グランド端子１４ｉないし１４ｎはスイッチＩＣ７０ａの場合と同様に配置されている。ただし、グランド端子１４ｋは個別端子１２３から見て辺ｓ３側の反対側に配置されている。グランド端子１４ｎは個別端子１３３から見て辺ｓ１側の反対側に配置されている。
　また、各端子は図１３（Ｃ）のように構成されてもよい。図１３（Ｃ）はスイッチＩＣ７０ｃの主面を示す平面図である。スイッチＩＣ７０ｃは、第４の実施形態に係るスイッチＩＣ４０ｃの構成に加えて、グランド端子１４ｉないし１４ｔを備える。その他の構成は第４の実施形態に係るスイッチＩＣ４０ｃと同様である。
　グランド端子１４ｉないし１４ｎはスイッチＩＣ７０ａの場合と同様に配置されている。グランド端子１４ｏ，１４ｐ，１４ｑは個別端子１２４を囲むように配置されている。グランド端子１４ｏは個別端子１２４と個別端子１２２ｃとの間に配置されている。グランド端子１４ｐは個別端子１２４から見て辺ｓ２側に配置されている。グランド端子１４ｑは、個別端子１２４から見て辺ｓ１側の反対側に配置されている。
　グランド端子１４ｒないし１４ｔは個別端子１３４を囲むように配置されている。グランド端子１４ｒは個別端子１３４と共通端子１３１との間に配置されている。グランド端子１４ｓは個別端子１３４と個別端子１３２ｂとの間に配置されている。グランド端子１４ｔは、個別端子１３４から見て辺ｓ３側の反対側に配置されている。
　第７の実施形態によると、キャリアアグリゲーションに使用される各個別端子がグランド端子により囲まれている。これにより、キャリアアグリゲーションで同時に使用される個別端子間で、アイソレーション特性をさらに向上させることができる。そして、高調波が高周波帯域での通信性能を劣化させることをさらに防止することができる。また、第４の実施形態と同様の効果を得ることができる。
《第８の実施形態》
　本発明の第８の実施形態に係るスイッチＩＣ８０ａについて説明する。図１４（Ａ）はスイッチＩＣ８０ａの主面を示す平面図である。スイッチＩＣ８０ａは、第５の実施形態に係るスイッチＩＣ５０ａの構成に加えて、グランド端子１４ｉないし１４ｎを備える。その他の構成は第５の実施形態に係るスイッチＩＣ５０ａと同様である。グランド端子１４ｉないし１４ｎは、第７の実施形態に係るスイッチＩＣ７０ａの場合と同様に配置されている。
　なお、各端子は図１４（Ｂ）のように配置されてもよい。図１４（Ｂ）はスイッチＩＣ８０ｂの主面を示す平面図である。共通端子、個別端子およびグランド端子１４ｉないし１４ｎは、第７の実施形態に係るスイッチＩＣ７０ｂの場合と同様に配置されている。
　また、各端子は図１４（Ｃ）のように構成されてもよい。図１４（Ｃ）はスイッチＩＣ８０ｃの主面を示す平面図である。スイッチＩＣ８０ｃは、第５の実施形態に係るスイッチＩＣ５０ｃの構成に加えて、グランド端子１４ｉないし１４ｔを備える。共通端子、個別端子およびグランド端子１４ｉないし１４ｔは、第７の実施形態に係るスイッチＩＣ７０ｃの場合と同様に配置されている。
　第８の実施形態によると、第５および第７の実施形態と同様の効果を得ることができる。
《第９の実施形態》
　本発明の第９の実施形態に係るスイッチＩＣ９０ａについて説明する。図１５（Ａ）はスイッチＩＣ９０ａの主面を示す平面図である。スイッチＩＣ９０ａの構成は、第１の実施形態に係るスイッチＩＣ１０ａとほぼ同様である。ただし、個別端子１２２ａ，１２２ｃは、個別端子１２２ｂ，１２２ｄに比べて辺ｓ１から離れて配置されている。個別端子１３２ａ，１３２ｃは、個別端子１３２ｂ，１３２ｄに比べて辺ｓ３から離れて配置されている。
　なお、各端子は、図１５（Ｂ）のように、配置されてもよい。図１５（Ｂ）はスイッチＩＣ９０ｂの主面を示す平面図である。スイッチＩＣ９０ｂの構成は、第１の実施形態に係るスイッチＩＣ１０ｂとほぼ同様である。ただし、個別端子１２２ａ，１２２ｃは、個別端子１２２ｂ，１２２ｄに比べて辺ｓ３から離れて配置されている。個別端子１３２ａ，１３２ｃは、個別端子１３２ｂ，１３２ｄに比べて辺ｓ１から離れて配置されている。
　第９の実施形態によると、各個別端子が一直線に並んでいる場合に比べて、スイッチＩＣの外形をほとんど大きくすることなく、隣接する個別端子を離して配置することができる。これにより、各個別端子間のアイソレーション特性を向上させることができる。また、第１の実施形態と同様の効果を得ることができる。
ＡＮＴ１，ＡＮＴ２，ＡＮＴ３…アンテナ
ＤＵ１～ＤＵ６…分波器
ＦＲ１…バンドパスフィルタ
ＦＲ２，ＦＲ３…ローパスフィルタ
１０ａ，１０ｂ，２０ａ，２０ｂ，３０ａ，３０ｂ，４０ａ，４０ｂ，４０ｃ，５０ａ，５０ｂ，５０ｃ，６０ａ，６０ｂ，６０ｃ，７０ａ，７０ｂ，７０ｃ，８０ａ，８０ｂ，８０ｃ，９０ａ，９０ｂ，１００…スイッチＩＣ
Ｒｘ１，Ｒｘ２，Ｒｘ３，Ｒｘ５，Ｒｘ６，Ｒｘ７…受信端子
Ｔｘ１～Ｔｘ７…送信端子
ＳＷ１，ＳＷ２…スイッチ回路
１１…基板（第１基板）
１２…ＨＢ端子群（第１端子群）
１３…ＬＢ端子群（第２端子群）
１４ａ～１４ｔ…グランド端子
１５ａ～１５ｄ…制御端子
１６，２６…高周波モジュール
１７…実装基板（第２基板）
１８…グランド電極
１９ａ～１９ｈ…ビア電極
２１…配線
２２…回路素子群
２３…外部端子
１２１…共通端子（第１共通端子）
１３１…共通端子（第２共通端子）
１２２ａ～１２２ｄ…個別端子（第１個別端子）
１２３，１２４…個別端子（第１同時通信端子）
１３２ａ～１３２ｄ…個別端子（第２個別端子）
１３３，１３４…個別端子（第２同時通信端子）

Claims (12)

  1. 　第１基板と、
    　前記第１基板内に形成される第１スイッチ回路と、
    　前記第１基板内に形成される第２スイッチ回路と、
    　前記第１基板の主面に配置され、前記第１スイッチ回路に接続される第１端子群と、
    　前記主面に配置され、前記第２スイッチ回路に接続される第２端子群と、
    　前記主面に配置され、グランドに接続されるグランド端子とを備え、
    　前記第１端子群は、第１共通端子と、制御信号によって前記第１共通端子に切り替えて接続される第１個別端子とを有し、
    　前記第２端子群は、第２共通端子と、前記制御信号によって前記第２共通端子に切り替えて接続される第２個別端子とを有し、
    　前記第１端子群は前記主面の第１端に配置され、
    　前記第２端子群は、前記第１端と対向する前記主面の第２端に配置され、
    　前記グランド端子は前記第１端子群と前記第２端子群との間に配置されるスイッチＩＣ。
  2. 　前記主面に配置され、前記制御信号が入力される制御端子を備え、
    　前記制御端子は前記第１端子群と前記第２端子群との間に配置される、請求項１に記載のスイッチＩＣ。
  3. 　前記グランド端子は、前記制御端子を囲むように配置される、請求項２に記載のスイッチＩＣ。
  4. 　前記第１個別端子の１つは第１同時通信端子であり、
    　前記第２個別端子の１つは第２同時通信端子であり、
    　前記第１同時通信端子と前記第２同時通信端子とは、対になり、通信のために同時に使用され、前記第１同時通信端子に最も近接する端子と前記第１同時通信端子との距離および前記第２同時通信端子に最も近接する端子と前記第２同時通信端子との距離のうち、短い方の距離の２倍以上離れている、請求項１ないし３のいずれかに記載のスイッチＩＣ。
  5. 　前記第１および前記第２同時通信端子の対を複数備える、請求項４に記載のスイッチＩＣ。
  6. 　前記主面は矩形状であり、
    　前記第１および前記第２同時通信端子の対は前記主面の対角に配置される、請求項４または５に記載のスイッチＩＣ。
  7. 　グランド端子は、前記第１または前記第２同時通信端子を囲むように配置される、請求項４ないし６のいずれかに記載のスイッチＩＣ。
  8. 　前記第１および第２個別端子は、前記主面の縁に沿って一列に配置され、
    　隣接する前記第１個別端子は、前記主面の縁から異なる距離だけ離れて配置され、
    　隣接する前記第２個別端子は、前記主面の縁から異なる距離だけ離れて配置される、請求項１ないし７のいずれかにに記載のスイッチＩＣ。
  9. 　前記第１個別端子のうち、高周波信号が入力していない前記第１個別端子は前記グランド端子に接続され、
    　前記第２個別端子のうち、高周波信号が入力していない前記第２個別端子は前記グランド端子に接続される、請求項１ないし８のいずれかに記載のスイッチＩＣ。
  10. 　請求項１ないし９に記載のスイッチＩＣを備える高周波モジュール。
  11. 　前記第１および第２共通端子は分波器を介してアンテナに接続される、請求項１０に記載の高周波モジュール。
  12. 　グランド電極とビア電極とを有する第２基板を備え、
    　前記グランド電極は前記第２基板の主面に形成され、
    　前記ビア電極は前記第２基板を貫通し、
    　前記スイッチＩＣは前記第２基板に実装され、
    　前記グランド端子は前記ビア電極により前記グランド電極に接続される、請求項１０または１１に記載の高周波モジュール。
PCT/JP2013/076772 2013-02-01 2013-10-02 スイッチｉｃおよびそれを備える高周波モジュール WO2014119046A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-018614 2013-02-01
JP2013018614 2013-02-01

Publications (1)

Publication Number Publication Date
WO2014119046A1 true WO2014119046A1 (ja) 2014-08-07

Family

ID=51261782

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/076772 WO2014119046A1 (ja) 2013-02-01 2013-10-02 スイッチｉｃおよびそれを備える高周波モジュール

Country Status (1)

Country Link
WO (1) WO2014119046A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016125722A1 (ja) * 2015-02-05 2016-08-11 株式会社村田製作所 高周波スイッチモジュール
WO2016125721A1 (ja) * 2015-02-05 2016-08-11 株式会社村田製作所 高周波スイッチモジュール
KR20170132268A (ko) * 2015-06-03 2017-12-01 가부시키가이샤 무라타 세이사쿠쇼 고주파 프론트 엔드 회로
US11152968B2 (en) 2015-11-18 2021-10-19 Murata Manufacturing Co., Ltd. Radio-frequency module and communication device
US11177850B2 (en) 2015-08-10 2021-11-16 Murata Manufacturing Co., Ltd. Radio-frequency module
CN113940008A (zh) * 2019-07-03 2022-01-14 株式会社村田制作所 高频模块以及通信装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006014102A (ja) * 2004-06-29 2006-01-12 Hitachi Metals Ltd 高周波積層モジュール部品及びこれを用いたデュアルバンド通信装置
WO2006112306A1 (ja) * 2005-04-15 2006-10-26 Hitachi Metals, Ltd. マルチバンド高周波回路、マルチバンド高周波回路部品及びこれを用いたマルチバンド通信装置
JP2008271420A (ja) * 2007-04-24 2008-11-06 Hitachi Metals Ltd スイッチモジュール
JP2008306758A (ja) * 2003-11-11 2008-12-18 Murata Mfg Co Ltd 高周波モジュール
WO2009157357A1 (ja) * 2008-06-25 2009-12-30 日立金属株式会社 高周波回路、高周波部品及び通信装置
JP2011120118A (ja) * 2009-12-07 2011-06-16 Murata Mfg Co Ltd 高周波モジュール

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008306758A (ja) * 2003-11-11 2008-12-18 Murata Mfg Co Ltd 高周波モジュール
JP2006014102A (ja) * 2004-06-29 2006-01-12 Hitachi Metals Ltd 高周波積層モジュール部品及びこれを用いたデュアルバンド通信装置
WO2006112306A1 (ja) * 2005-04-15 2006-10-26 Hitachi Metals, Ltd. マルチバンド高周波回路、マルチバンド高周波回路部品及びこれを用いたマルチバンド通信装置
JP2008271420A (ja) * 2007-04-24 2008-11-06 Hitachi Metals Ltd スイッチモジュール
WO2009157357A1 (ja) * 2008-06-25 2009-12-30 日立金属株式会社 高周波回路、高周波部品及び通信装置
JP2011120118A (ja) * 2009-12-07 2011-06-16 Murata Mfg Co Ltd 高周波モジュール

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107210760B (zh) * 2015-02-05 2019-09-03 株式会社村田制作所 高频开关模块
CN107210773A (zh) * 2015-02-05 2017-09-26 株式会社村田制作所 高频开关模块
KR20180135114A (ko) * 2015-02-05 2018-12-19 가부시키가이샤 무라타 세이사쿠쇼 고주파 스위치 모듈
CN107210760A (zh) * 2015-02-05 2017-09-26 株式会社村田制作所 高频开关模块
JPWO2016125722A1 (ja) * 2015-02-05 2017-10-12 株式会社村田製作所 高周波スイッチモジュール
JPWO2016125721A1 (ja) * 2015-02-05 2017-11-02 株式会社村田製作所 高周波スイッチモジュール
US20170331512A1 (en) * 2015-02-05 2017-11-16 Murata Manufacturing Co., Ltd. High-frequency switch module
KR102223448B1 (ko) * 2015-02-05 2021-03-05 가부시키가이샤 무라타 세이사쿠쇼 고주파 스위치 모듈
US10425119B2 (en) 2015-02-05 2019-09-24 Murata Manufacturing Co., Ltd. High-frequency switch module
KR101904045B1 (ko) * 2015-02-05 2018-10-04 가부시키가이샤 무라타 세이사쿠쇼 고주파 스위치 모듈
WO2016125722A1 (ja) * 2015-02-05 2016-08-11 株式会社村田製作所 高周波スイッチモジュール
WO2016125721A1 (ja) * 2015-02-05 2016-08-11 株式会社村田製作所 高周波スイッチモジュール
CN107210773B (zh) * 2015-02-05 2019-09-03 株式会社村田制作所 高频开关模块
US10382086B2 (en) 2015-02-05 2019-08-13 Murata Manufacturing Co., Ltd. High-frequency switch module
CN107615670A (zh) * 2015-06-03 2018-01-19 株式会社村田制作所 高频前置电路
KR101971901B1 (ko) * 2015-06-03 2019-04-24 가부시키가이샤 무라타 세이사쿠쇼 고주파 프론트 엔드 회로
CN107615670B (zh) * 2015-06-03 2020-04-07 株式会社村田制作所 高频前置电路
KR20170132268A (ko) * 2015-06-03 2017-12-01 가부시키가이샤 무라타 세이사쿠쇼 고주파 프론트 엔드 회로
US10135486B2 (en) 2015-06-03 2018-11-20 Murata Manufacturing Co., Ltd. High-frequency front-end circuit
US11177850B2 (en) 2015-08-10 2021-11-16 Murata Manufacturing Co., Ltd. Radio-frequency module
US11152968B2 (en) 2015-11-18 2021-10-19 Murata Manufacturing Co., Ltd. Radio-frequency module and communication device
CN113940008A (zh) * 2019-07-03 2022-01-14 株式会社村田制作所 高频模块以及通信装置

Similar Documents

Publication Publication Date Title
WO2014119046A1 (ja) スイッチｉｃおよびそれを備える高周波モジュール
JP5677499B2 (ja) 高周波回路モジュール
US9001710B2 (en) High-frequency module
KR101271108B1 (ko) 듀플렉서 모듈
US11265028B2 (en) Radio frequency module and communication device
JP6376291B2 (ja) 高周波フロントエンド回路
WO2016104011A1 (ja) 高周波モジュール
WO2019188968A1 (ja) 高周波モジュール及びそれを備える通信装置
WO2016010063A1 (ja) 高周波モジュール
US9413413B2 (en) High-frequency module
US10383211B2 (en) Front-end circuit and high-frequency module
WO2022107460A1 (ja) 高周波モジュールおよび通信装置
CN102684729B (zh) 高频模块
US10320364B2 (en) Radio-frequency module
CN213879808U (zh) 高频模块和通信装置
JP5790770B2 (ja) 高周波モジュール、送信フィルタモジュール、受信フィルタモジュール
WO2022044456A1 (ja) 高周波モジュールおよび通信装置
JP6432608B2 (ja) 高周波モジュール
JP6930463B2 (ja) マルチプレクサ、および、通信装置
US20230344460A1 (en) High-frequency module and communication device
US20240055774A1 (en) Antenna device
WO2016125721A1 (ja) 高周波スイッチモジュール
US20170133738A1 (en) Duplexer device and substrate for mounting duplexer
JP2008124790A (ja) アンテナスイッチモジュール

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13873341

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13873341

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP