JP6432608B2 - 高周波モジュール - Google Patents

高周波モジュール Download PDF

Info

Publication number
JP6432608B2
JP6432608B2 JP2016566097A JP2016566097A JP6432608B2 JP 6432608 B2 JP6432608 B2 JP 6432608B2 JP 2016566097 A JP2016566097 A JP 2016566097A JP 2016566097 A JP2016566097 A JP 2016566097A JP 6432608 B2 JP6432608 B2 JP 6432608B2
Authority
JP
Japan
Prior art keywords
band
circuit
terminal
signal
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016566097A
Other languages
English (en)
Other versions
JPWO2016104145A1 (ja
Inventor
武 小暮
武 小暮
農史 小野
農史 小野
啓之 永森
啓之 永森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2016104145A1 publication Critical patent/JPWO2016104145A1/ja
Application granted granted Critical
Publication of JP6432608B2 publication Critical patent/JP6432608B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/005—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges
    • H04B1/0053—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with common antenna for more than one band
    • H04B1/006—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with common antenna for more than one band using switches for selecting the desired band
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/50—Circuits using different frequencies for the two directions of communication
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6688—Mixed frequency adaptations, i.e. for operation at different frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Transceivers (AREA)

Description

本発明は、異なる帯域の信号を同時に無線で送受信する高周波モジュールに関する。
近年、異なる帯域の信号を同時に無線で送受信する通信方法として、例えばキャリアアグリゲーションが知られている。キャリアアグリゲーションに対応する高周波モジュールとしては、アンテナと、受信回路と、送信信号を増幅する増幅回路と、分波回路とを帯域毎に必要とする。
キャリアアグリゲーションを実現する高周波モジュールを小型化すると、各帯域のアイソレーション特性が低下する。具体的には、低域用の増幅回路で増幅された送信信号の高調波が、高域用の受信回路へ漏洩しやすくなる。
そこで、特許文献１に記載された高周波モジュールは、低域用の増幅回路に含まれる整合回路を基板内部のグランドパターンに接続せず、基板裏面のグランド端子に接続することにより、基板内部のグランドパターンを介して送信信号の高調波が高域用の受信回路へ漏洩することを抑制している。
低域の送信信号の高調波は、グランドパターンに限らず、他の経路を介することでも、高域用の受信回路へ漏洩することがある。他の経路としては、素子間及び伝送線路間に生じる結合（電磁界結合及び静電結合）によって形成されるものが存在する。例えば、低域用の増幅回路の増幅素子と、高域用の分波回路の素子との間の空間に結合が生じると、当該素子間に経路が形成される。
特開２００７−１２４２０２号公報
本願発明者らによれば、高域用の分波回路の素子の向きを調整すると、当該素子と低域用の回路素子との間の結合を抑制できることが分かった。具体的には、高域用の分波回路の素子の各端子のうち受信回路に接続されるＲＸ端子が、低域用の増幅回路と反対側に位置するように高域用の分波回路の素子の向きを調整すれば、上述の結合を抑制できる。また、高域用の分波回路の素子の向きに限らず、高域用の分波回路の素子と、低域用の回路素子とを互いに遠ざけるように各素子を配置しても、上述の結合を抑制できる。
しかしながら、そのような各素子の配置は、基板レイアウトの自由度を制約する。
そこで、本発明の目的は、異なる帯域の信号を同時に無線で送受信する高周波モジュールであって、各帯域のアイソレーション特性の低下を防止しつつ、基板レイアウトの自由度を確保できる高周波モジュールを提供することにある。
高周波モジュールは、第１帯域（例えば９００ＭＨｚを含む帯域）内の信号を送受信するように構成された第１送受信部と、第１帯域より高い第２帯域（１，８００ＭＨｚを含む帯域）内の信号を送受信するように構成された第２送受信部とが基板に配置されたものである。
具体的には、前記第１送受信部及び前記第２送受信部は、それぞれ、アンテナに接続されるアンテナ端子と、受信回路に接続される受信端子と、送信信号を増幅するように構成された増幅回路と、前記増幅回路が増幅した前記第１及び第２帯域内の送信信号をそれぞれ前記アンテナ端子へ通過させ、かつ前記アンテナ端子からの前記第１及び第２帯域内の受信信号をそれぞれ前記受信端子へ通過させるように構成された分波回路とを有す。
第１送受信部の増幅回路及び第２送受信部の増幅回路は、アンテナ側と送受信回路側とのインピーダンス整合のために、それぞれ整合回路を含んでもよい。
第１送受信部の分波回路は、中心周波数が９００ＭＨｚの送信信号をアンテナ端子へ出力し、アンテナ端子からの、中心周波数９４０ＭＨｚの受信信号を受信端子へ出力するように、例えば複数のＳＡＷ（Ｓｕｒｆａｃｅ Ａｃｏｕｓｔｉｃ Ｗａｖｅ）フィルタで構成される。同様に、第２送受信部の分波回路も、１，８００ＭＨｚを含む帯域で信号を分波するように、複数のＳＡＷフィルタで構成される。
本発明の高周波モジュールは、さらに結合阻害素子を備える。結合阻害素子は、前記第１送受信部及び第２送受信部による信号の送受信に影響を与えないものである。例えば、結合阻害素子は、高周波モジュールにおいて、第１送受信部及び第２送受信部と電気的に分離されることで、第１送受信部及び第２送受信部による信号の送受信に影響を与えない。
本発明の高周波モジュールの結合阻害素子は、前記基板において、前記第２送受信部の分波回路の位置と、前記第１送受信部の増幅回路の位置との間に配置される。
このように結合阻害素子を基板に配置すると、第１送受信部の増幅回路と、第２送受信部の分波回路との間の空間に結合（電磁界結合及び静電結合）が生じにくくなる。当該結合が生じにくくなるので、第１送受信部の増幅回路から出力された送信信号の高調波が、第２送受信部の分波回路の通過帯域の周波数成分を含む場合であっても、当該高調波は、当該結合によって形成される経路を介して、第２送受信部の受信端子へ漏洩しにくくなる。
例えば、第２送受信部の分波回路の素子の各端子のうち受信端子に接続されるＲＸ端子を第１送受信部の増幅回路側に向けても、上述の漏洩が抑制されるので、第１帯域及び第２帯域のアイソレーション特性は低下しにくくなる。また、第２送受信部の分波回路と第１送受信部の増幅回路とを互いに近づけても、上述の漏洩が抑制されるので、各帯域のアイソレーション特性は低下しにくくなる。
以上のように、本発明の高周波モジュールは、結合阻害素子を備えることで、第１送受信部の増幅回路から出力された送信信号の高調波が第２送受信部の受信端子へ漏洩することを抑制するので、各帯域のアイソレーション特性の低下を防止しつつ、基板レイアウトの自由度を確保できる。
また、前記結合阻害素子は、前記基板の厚み方向に延伸するビア導体を介して前記基板のグランドに接続されてもよい。これにより、結合阻害素子は、第１送受信部の増幅回路と第２送受信部の分波回路との間の空間のうち、基板内部の空間に生じる結合をさらに抑制することができる。
さらに、前記ビア導体のみを介して前記結合阻害素子に接続されるグランド電極は、前記基板において、前記第１送受信部のグランド及び前記第２送受信部のグランドと電気的に分離されてもよい。これにより、第１送受信部の増幅回路から出力された送信信号の高調波は、共通のグランドパターンを介して、第２送受信部の受信端子へ漏洩しにくくなる。
また、前記結合阻害素子は、インダクタ及びキャパシタであってもよいが、０（ゼロ）オーム抵抗であってもよい。
この発明の高周波モジュールは、異なる帯域の信号を同時に無線で送受信しても、各帯域のアイソレーション特性の低下を防止しつつ、基板レイアウトの自由度を確保できる。
本発明の実施形態に係る高周波モジュールの回路例を示す図である。 （Ａ）は、本発明の実施形態に係る高周波モジュールの上面（素子実装面）図であり、（Ｂ）は、Ａ−Ａ断面図である。 本発明の実施形態に係る高周波モジュールの変形例１に係る高周波モジュールの断面図である。 本発明の実施形態に係る高周波モジュールの変形例２に係る高周波モジュールの上面（素子実装面）図である。
本発明の実施形態に係る高周波モジュール１００の概要について、高周波モジュール１００は、ＬＴＥ（Ｌｏｎｇ Ｔｅｒｍ Ｅｖｏｌｕｔｉｏｎ）規格で信号（例えば７００ＭＨｚ〜２，７００ＭＨｚの信号）を送受信するものである。高周波モジュール１００は、信号の送受信のために、送信信号の増幅、周波数分割による送信信号と受信信号との分波、及び通信の帯域切替を行う。高周波モジュール１００は、キャリアアグリゲーションを実現する。すなわち、高周波モジュール１００は、複数の帯域の信号を同時に無線で送受信する。
高周波モジュール１００は、低域用の増幅回路の位置と、高域用の分波回路の位置との間に、結合阻害素子を基板に配置することで、低域用の増幅回路から出力された送信信号の高調波が高域用の受信回路へ漏洩することを抑制するものである。
結合阻害素子とは、素子間及び伝送線路間の結合（電磁界結合及び静電結合）を阻害するものである。本実施形態では、結合阻害素子として０（ゼロ）オーム抵抗器である抵抗チップを用いて説明する。
次に、高周波モジュール１００の詳細について、図１を用いて説明する。図１は、高周波モジュール１００の回路例を示す図である。
図１に示すように、高周波モジュール１００は、低域送受信部１０と、高域送受信部２０とを備える。
低域送受信部１０は、入力端子Ｐ１０と、第１アンテナ端子Ｐ１７とを備える。入力端子Ｐ１０には、低域の送信信号が入力される。第１アンテナ端子Ｐ１７は、低域用の第１アンテナＡＮＴ１に接続される。高域送受信部２０は、入力端子Ｐ２０と、第２アンテナ端子Ｐ２７とを備える。入力端子Ｐ２０には、前記低域の送信信号に比べて高域の送信信号が入力される。第２アンテナ端子Ｐ２７は、高域用の第２アンテナＡＮＴ２に接続される。
本実施形態では、一例として、低域送受信部１０が主に送受信する６００ＭＨｚ〜１，０００ＭＨｚの周波数帯域を第１帯域と設定し、高域送受信部２０が主に送受信する１，６００ＭＨｚ〜２，７００ＭＨｚの周波数帯域を第２帯域と設定して説明する。
低域送受信部１０は、増幅回路１１と、整合回路１２と、サブスイッチ１３と、複数のデュプレクサ１４及びデュプレクサ１５と、メインスイッチ１６と、を備える。
増幅回路１１は、入力端子Ｐ１０に入力された低域（６００ＭＨｚ〜１，０００ＭＨｚ）の送信信号を増幅し、増幅後の送信信号を整合回路１２へ出力する。整合回路１２は、例えばインダクタ及びキャパシタを備え、第１アンテナＡＮＴ１側と、増幅回路１１側との間でインピーダンスを整合する。
サブスイッチ１３は、共通端子Ｐ１３と、複数の個別端子Ｐ１３４，Ｐ１３５とを備える。共通端子Ｐ１３は、整合回路１２に接続される。個別端子Ｐ１３４は、デュプレクサ１４に接続される。個別端子Ｐ１３５は、デュプレクサ１５に接続される。
メインスイッチ１６は、サブスイッチ１３との組み合わせにより、整合回路１２と第１アンテナＡＮＴ１との経路に用いられるデュプレクサをデュプレクサ１４及びデュプレクサ１５から選択するために、整合回路１２といずれかのデュプレクサとの接続と、該デュプレクサと第１アンテナ端子Ｐ１７との接続と、を切り替える。ただし、切替は、制御ＩＣ２１３（図２（Ａ）を参照）から出力される制御信号に基づく。
デュプレクサ１４は、例えば、ＬＴＥ規格のｂａｎｄ１９（８００ＭＨｚの帯域）において、周波数分割により送信信号と受信信号とを分波する。具体的には、デュプレクサ１４は、共通端子と、２つの個別端子とを備える。デュプレクサ１４は、一体形成された送信側フィルタＳｔ１４と、受信側フィルタＳｒ１４と、を備える。受信側フィルタＳｒ１４は、平衡−不平衡変換機能を有する。
デュプレクサ１４の共通端子は、メインスイッチ１６の個別端子Ｐ１６４に接続される。デュプレクサ１４の一方の個別端子には、送信側フィルタＳｔ１４と、サブスイッチ１３の個別端子Ｐ１３４とが接続される。デュプレクサ１４の他方の個別端子には、受信側フィルタＳｒ１４と、受信端子Ｐ１４とが接続される。受信端子Ｐ１４は、高周波モジュール１００が実現される基板以外のメイン基板の受信回路（不図示）に接続される。
送信側フィルタＳｔ１４は、例えばＳＡＷ（Ｓｕｒｆａｃｅ Ａｃｏｕｓｔｉｃ Ｗａｖｅ）フィルタであり、８３０ＭＨｚ〜８４５ＭＨｚを通過帯域とし、その他の帯域を減衰帯域とするフィルタである。受信側フィルタＳｒ１４は、例えばＳＡＷフィルタであり、８７５ＭＨｚ〜８９０ＭＨｚを通過帯域とし、その他の帯域を減衰帯域とするフィルタである。なお、ＳＡＷフィルタに代えて、ＢＡＷ（Ｂｕｌｋ Ａｃｏｕｓｔｉｃ Ｗａｖｅ）フィルタを用いることができる。
デュプレクサ１５は、例えば、ＬＴＥ規格のｂａｎｄ１７（７００ＭＨｚの帯域）において、周波数分割により送信信号と受信信号とを分波する。具体的には、デュプレクサ１５は、共通端子と、２つの個別端子とを備える。デュプレクサ１５は、一体形成された送信側フィルタＳｔ１５と、受信側フィルタＳｒ１５と、を備える。受信側フィルタＳｒ１５は、平衡−不平衡変換機能を有する。
デュプレクサ１５の共通端子は、メインスイッチ１６の個別端子Ｐ１６５に接続される。デュプレクサ１５の一方の個別端子には、送信側フィルタＳｔ１５と、サブスイッチ１３の個別端子Ｐ１３５とが接続される。デュプレクサ１５の他方の個別端子には、受信側フィルタＳｒ１５と、受信端子Ｐ１５とが接続される。受信端子Ｐ１５は、高周波モジュール１００が実現される基板以外のメイン基板の受信回路（不図示）に接続される。
送信側フィルタＳｔ１５は、例えばＳＡＷフィルタであり、７０４ＭＨｚ〜７１６ＭＨｚを通過帯域とし、その他の帯域を減衰帯域とするフィルタである。受信側フィルタＳｒ１５は、例えばＳＡＷフィルタであり、７３４ＭＨｚ〜７４６ＭＨｚを通過帯域とし、その他の帯域を減衰帯域とするフィルタである。
メインスイッチ１６の共通端子Ｐ１６は、第１アンテナ端子Ｐ１７に接続される。第１アンテナＡＮＴ１は、低域の信号の送受信に適した形状である。
高域送受信部２０は、低域送受信部１０と同様の構成を備え、送受信する信号の帯域が異なる。高域送受信部２０は、増幅回路２１と、整合回路２２と、サブスイッチ２３と、複数のデュプレクサ２４及びデュプレクサ２５と、メインスイッチ２６と、を備える。
増幅回路２１は、入力端子Ｐ２０に入力された高域（１，６００ＭＨｚ〜２，７００ＭＨｚ）の送信信号を増幅し、増幅後の送信信号を整合回路２２へ出力する。整合回路２２は、例えばインダクタ及びキャパシタを備え、第２アンテナＡＮＴ２側と、増幅回路２１側との間でインピーダンスを整合する。
サブスイッチ２３は、共通端子Ｐ２３と、複数の個別端子Ｐ２３４，Ｐ２３５とを備える。共通端子Ｐ２３は、整合回路２２に接続される。個別端子Ｐ２３４は、デュプレクサ２４に接続される。個別端子Ｐ２３５は、デュプレクサ２５に接続される。
メインスイッチ２６は、サブスイッチ２３との組み合わせにより、整合回路２２と第２アンテナＡＮＴ２との接続経路に用いられるデュプレクサをデュプレクサ２４及びデュプレクサ２５から選択するために、整合回路２２といずれかのデュプレクサとの接続と、該デュプレクサと第２アンテナ端子Ｐ２７との接続と、を切り替える。ただし、切替は、制御ＩＣ２１３から出力される制御信号に基づく。
デュプレクサ２４は、例えば、ＬＴＥ規格のｂａｎｄ１（２，１００ＭＨｚの帯域）において、周波数分割により送信信号と受信信号とを分波する。具体的には、デュプレクサ２４は、共通端子と、２つの個別端子とを備える。デュプレクサ２４は、一体形成された送信側フィルタＳｔ２４と、受信側フィルタＳｒ２４と、を備える。受信側フィルタＳｒ２４は、平衡−不平衡変換機能を有する。
デュプレクサ２４の共通端子は、メインスイッチ２６の個別端子Ｐ２６４に接続される。デュプレクサ２４の送信側フィルタＳｔ２４の個別端子は、サブスイッチ２３の個別端子Ｐ２３４に接続される。デュプレクサ２４の受信側フィルタＳｒ２４の個別端子は、受信端子Ｐ２４に接続される。受信端子Ｐ２４は、高周波モジュール１００が実現される基板以外のメイン基板の受信回路（不図示）に接続される。
送信側フィルタＳｔ２４は、例えばＳＡＷフィルタであり、１，９２０ＭＨｚ〜１，９８０ＭＨｚを通過帯域とし、その他の帯域を減衰帯域とするフィルタである。受信側フィルタＳｒ２４は、例えばＳＡＷフィルタであり、２，１１０ＭＨｚ〜２，１７０ＭＨｚを通過帯域とし、その他の帯域を減衰帯域とするフィルタである。
デュプレクサ２５は、例えば、ＬＴＥ規格のｂａｎｄ７（２，６００ＭＨｚの帯域）において、周波数分割により送信信号と受信信号とを分波する。具体的には、デュプレクサ２５は、共通端子と、２つの個別端子とを備える。デュプレクサ２５は、一体形成された送信側フィルタＳｔ２５と、受信側フィルタＳｒ２５と、を備える。受信側フィルタＳｒ２５は、平衡−不平衡変換機能を有する。
デュプレクサ２５の共通端子は、メインスイッチ２６の個別端子Ｐ２６５に接続される。デュプレクサ２５の送信側フィルタＳｔ２５の個別端子は、サブスイッチ２３の個別端子Ｐ２３５に接続される。デュプレクサ２５の受信側フィルタＳｒ２５の個別端子は、受信端子Ｐ２５に接続される。受信端子Ｐ２５は、高周波モジュール１００が実現される基板以外のメイン基板の受信回路（不図示）に接続される。
送信側フィルタＳｔ２５は、例えばＳＡＷフィルタであり、２，５００ＭＨｚ〜２，５７０ＭＨｚを通過帯域とし、その他の帯域を減衰帯域とするフィルタである。受信側フィルタＳｒ２５は、例えばＳＡＷフィルタであり、２，６２０ＭＨｚ〜２，６９０ＭＨｚを通過帯域とし、その他の帯域を減衰帯域とするフィルタである。
メインスイッチ２６の共通端子Ｐ２６は、第２アンテナ端子Ｐ２７に接続される。第２アンテナＡＮＴ２は、高域の信号の送受信に適した形状で形成される。
高周波モジュール１００の動作について、ＬＴＥ規格のｂａｎｄ１９で送受信する例で説明する。ＬＴＥ規格のｂａｎｄ１９で送受信する場合、制御ＩＣ２１３は、デュプレクサ１４を介して送信信号を第１アンテナＡＮＴ１へ出力するために、サブスイッチ１３及びメインスイッチ１６の接続を切り替える制御を行う。具体的には、制御ＩＣ２１３は、共通端子Ｐ１３と個別端子Ｐ１３４とが接続され、共通端子Ｐ１６と個別端子Ｐ１６４とが接続されるように、制御信号をサブスイッチ１３及びメインスイッチ１６へ出力する。
入力端子Ｐ１０に入力された送信信号は、増幅回路１１で増幅された後、整合回路１２、サブスイッチ１３、及びデュプレクサ１４の送信側フィルタＳｔ１４を順に通過することで、８３０ＭＨｚ〜８４５ＭＨｚの周波数成分が主な周波数成分となるように濾波される。その後、送信信号は、メインスイッチ１６、及び第１アンテナ端子Ｐ１７を順に通過し、第１アンテナＡＮＴ１へ出力される。
ＬＴＥ規格のｂａｎｄ１９の受信について、第１アンテナＡＮＴ１が受信した受信信号は、第１アンテナ端子Ｐ１７、及びメインスイッチ１６を順に通過し、デュプレクサ１４に入力される。受信信号は、受信側フィルタＳｒ１４によって、８７５ＭＨｚ〜８９０ＭＨｚの周波数成分が受信端子Ｐ１４へ出力される。
高周波モジュール１００は、キャリアアグリゲーションを実現するため、ＬＴＥ規格のｂａｎｄ１９以外のｂａｎｄでも同時に信号を無線で送受信する。以下、ＬＴＥ規格のｂａｎｄ１９と同時に信号を送受信するｂａｎｄをｂａｎｄ１として説明する。ＬＴＥ規格のｂａｎｄ１で信号を送受信する場合、制御ＩＣ２１３は、デュプレクサ２４を介して送信信号を第２アンテナＡＮＴ２へ出力するために、サブスイッチ２３及びメインスイッチ２６の接続を切り替える制御を行う。具体的には、制御ＩＣ２１３は、共通端子Ｐ２３と個別端子Ｐ２３４とが接続され、共通端子Ｐ２６と個別端子Ｐ２６４とが接続されるように、制御信号をサブスイッチ２３及びメインスイッチ２６へ出力する。
入力端子Ｐ２０に入力された送信信号は、増幅回路２１で増幅された後、整合回路２２、サブスイッチ２３、及びデュプレクサ２４の送信側フィルタＳｔ２４を順に通過することで、１，９２０ＭＨｚ〜１，９８０ＭＨｚの周波数成分が主な周波数成分となるように濾波される。その後、送信信号は、メインスイッチ２６の個別端子Ｐ２６４、共通端子Ｐ２６、及び第２アンテナ端子Ｐ２７を順に通過し、第２アンテナＡＮＴ２へ出力される。
ＬＴＥ規格のｂａｎｄ１の受信について、第２アンテナＡＮＴ２が受信した受信信号は、第２アンテナ端子Ｐ２７、メインスイッチ２６を順に通過し、デュプレクサ２４に入力される。受信信号は、受信側フィルタＳｒ２４によって、２，１１０ＭＨｚ〜２，１７０ＭＨｚの周波数成分が受信端子Ｐ２４へ出力される。
以上のように、高周波モジュール１００は、ＬＴＥ規格のｂａｎｄ１９（低域）とｂａｎｄ１（高域）とにおいて同時に信号を無線で送受信する。高周波モジュール１００は、ｂａｎｄ１７とｂａｎｄ７とにおいて同時に信号を無線で送受信する。なお、高周波モジュール１００は、２つの帯域に限らず、互いに通過帯域の周波数が異なる３つ以上の帯域であってもよく、２つの低域、及び１つの高域の複数の帯域で同時に信号を送受信する態様であっても構わない。高周波モジュール１００が、２つの低域と１つの高域の３つの通過帯域で同時に信号を送受信するとき、合計３つの通過帯域を低域、中域、及び高域と定めてもよい。３つ以上の通過帯域の内、低域、高域のいずれかを互いに異なる複数の通過帯域を含むように設定してもよい。
本実施形態に係る高周波モジュール１００は、増幅回路１１から出力された低域の送信信号の高調波が高域送受信部２０の受信端子Ｐ２４，Ｐ２５へ漏洩することを抑制するために、抵抗２４Ｒと、抵抗２５Ｒとを備える。抵抗２４Ｒ及び抵抗２５Ｒは、それぞれ０（ゼロ）オームの抵抗チップである。ただし、高周波モジュール１００は、抵抗２４Ｒ及び２５Ｒに代えて、インダクタ及びキャパシタ等の他の素子を備えてもよい。
図１に示すように、抵抗２４Ｒ及び抵抗２５Ｒは、高周波モジュール１００の入力端子Ｐ３０と、出力端子Ｐ３１との間でシリーズ接続される。抵抗２４Ｒ及び抵抗２５Ｒは、低域送受信部１０及び高域送受信部２０と電気的に分離される。すなわち、抵抗２４Ｒ及び抵抗２５Ｒは、低域送受信部１０及び高域送受信部２０による信号の送受信に影響を与えない。
以下、抵抗２４Ｒ及び抵抗２５Ｒを含む高周波モジュール１００の回路素子の基板への配置について、図２（Ａ）及び図２（Ｂ）を用いて説明する。図２（Ａ）は、高周波モジュール１００の上面（素子実装面）図である。図２（Ｂ）は、Ａ−Ａ断面図である。
図２（Ａ）に示すように、高周波モジュール１００は、図１に示す回路例を実現する複数の素子が基板２００に配置されてなる。具体的には、基板２００には、ＩＣ２１１と、制御ＩＣ２１３と、複数のチップ素子（抵抗、キャパシタ、及びインダクタ等のいずれか）２１２と、デュプレクサ１４，１５，２４，２５と、サブスイッチ１３，２３を含むスイッチＩＣ２１７，メインスイッチ１６，２６を含むスイッチＩＣ２１９とが配置される。
基板２００の平面視において、−Ｘ側かつ＋Ｙ側の基板２００の隅には、アンプ素子２１４と、複数のチップ素子２１５とが配置される。これらアンプ素子２１４と、複数のチップ素子２１５は、低域送受信部１０の増幅回路１１を実現する素子である。
基板２００の平面視において、基板２００の＋Ｘ側にはデュプレクサ２４とデュプレクサ２５とが配置される。ただし、実際の高周波モジュール１００は、デュプレクサ１４，１５，２４，２５以外にもデュプレクサＤＵＰを備えるため、より多くのデュプレクサが図２（Ａ）、図２（Ｂ）では示されている。
ここで、デュプレクサ２４は、サブスイッチ２３に接続されるＴＸ端子２４１と、受信端子Ｐ２４に接続されるＲＸ端子２４２とを備える。デュプレクサ２５は、サブスイッチ２３に接続されるＴＸ端子２５１と、受信端子Ｐ２５に接続されるＲＸ端子２５２とを備える。
図２（Ａ）、図２（Ｂ）に示すように、ＲＸ端子２４２は、基板２００の平面視において、デュプレクサ２４の−Ｘ側に配置される。ＴＸ端子２４１は、基板２００の平面視において、デュプレクサ２４の＋Ｘ側に配置される。換言すれば、デュプレクサ２４は、受信端子Ｐ２４を介して受信回路に接続されるＲＸ端子２４２が、ＴＸ端子２４１より増幅回路１１側となるような向きである。ＲＸ端子２５２は、基板２００の平面視において、デュプレクサ２５の−Ｘ側に配置される。ＴＸ端子２５１は、基板２００の平面視において、デュプレクサ２５の＋Ｘ側に配置される。換言すれば、デュプレクサ２５は、受信端子Ｐ２５を介して受信回路に接続されるＲＸ端子２５２が、ＴＸ端子２５１より増幅回路１１側となるような向きである。
ここで、抵抗２４Ｒ及び抵抗２５Ｒを備えない、従来技術の高周波モジュールにおいて、高域用のデュプレクサのＲＸ端子が増幅回路側に向くと、当該増幅回路と、当該ＲＸ端子から受信回路への経路との間の空間に結合が生じることがある。当該結合により、低域用の増幅回路から出力された送信信号の高調波であって、高域用の分波回路の通過帯域の周波数成分を含む高調波が、高域用の受信回路へ漏洩してしまうことがある。
そこで、本実施形態に係る高周波モジュール１００では、基板２００においてデュプレクサ２４，２５の各位置と増幅回路１１の位置との間に抵抗２４Ｒ及び抵抗２５Ｒを配置することで、低域の送信信号の高調波が受信端子Ｐ２４，Ｐ２５へ漏洩することを防止する。
具体的には、図２（Ａ）、図２（Ｂ）に示すように、基板２００において、抵抗２４Ｒは、デュプレクサ２４の位置と、増幅回路１１の位置との間に配置される。すなわち、基板２００において、抵抗２４Ｒは、デュプレクサ２４の位置と、アンプ素子２１４及び複数のチップ素子２１５の各位置と、の間に配置される。
このように抵抗２４Ｒを配置することで、増幅回路１１と、デュプレクサ２４を介したメインスイッチ２６から受信端子Ｐ２４への経路Ｈ１とが、抵抗２４Ｒを空間的に介すようになる。これにより、増幅回路１１と経路Ｈ１との間の空間には電磁界結合及び静電結合（以下、単に結合と称す。）が生じにくくなる。例えば、増幅回路１１を実現するアンプ素子２１４と、経路Ｈ１に含まれるデュプレクサ２４との間の空間に結合が生じにくくなる。その結果、高周波モジュール１００は、増幅回路１１から出力された送信信号の高調波が、当該結合によって形成される経路を介して受信端子Ｐ２４へ漏洩することを抑制する。
同様に、基板２００において、抵抗２５Ｒは、デュプレクサ２５の位置と、増幅回路１１の位置との間に配置される。すなわち、基板２００において、抵抗２５Ｒは、デュプレクサ２５の位置と、アンプ素子２１４及び複数のチップ素子２１５の各位置と、の間に配置される。
このように抵抗２５Ｒを配置することで、増幅回路１１と、デュプレクサ２５を介したメインスイッチ２６から受信端子Ｐ２５への経路Ｈ２とが、抵抗２５Ｒを空間的に介すようになる。これにより、増幅回路１１と経路Ｈ２との間の空間には結合が生じにくくなる。その結果、高周波モジュール１００は、増幅回路１１から出力された送信信号の高調波が、当該結合によって形成される経路を介して受信端子Ｐ２５へ漏洩することを抑制する。
また、デュプレクサ２４及びデュプレクサ２５と、増幅回路１１とを互いに近づけて配置したとしても、抵抗２４Ｒ及び抵抗２５Ｒは、増幅回路１１と、経路Ｈ１，Ｈ２との間の空間に生じる結合を抑制するので、増幅回路１１を実現するアンプ素子２１４と、経路Ｈ１，Ｈ２に含まれるデュプレクサ２４及びデュプレクサ２５との間の空間に生じる結合を抑制する。
以上のように、高周波モジュール１００は、デュプレクサ２４，２５のＲＸ端子２４２，２５２が増幅回路１１側に向いたり、デュプレクサ２４，２５及び増幅回路１１が互いに近づいたりしても、低域の送信信号の高調波が受信端子Ｐ２４，Ｐ２５へ漏洩することを防止することができる。すなわち、本実施形態に係る高周波モジュール１００は、ＬＴＥ規格の各帯域のアイソレーション特性の低下を防止しつつ、基板２００におけるデュプレクサ２４，２５及びアンプ素子２１４を含む各素子の位置及び向きの設定の自由度（以下、基板レイアウトと称す。）を確保することができる。
なお、抵抗２４Ｒ及び抵抗２５Ｒは、それぞれ立体形状のチップ素子であり、基板２００に実装されると、基板２００の上面の法線方向に凸となる形状である。高周波モジュール１００は、当該凸の量がより多い結合阻害素子を備えてもよい。すなわち、高周波モジュール１００は、基板２００の上面の法線方向により高い形状の結合阻害素子を備えてもよい。結合阻害素子は、より高い形状であれば上述の結合を阻害する効果がより高くなる。
また、抵抗２４Ｒ及び抵抗２５Ｒの詳細な配置について、抵抗２４Ｒは、基板２００において、デュプレクサ２４のうちＲＸ端子２４２の位置と、アンプ素子２１４の位置と、の間に配置される。抵抗２４Ｒは、当該間のうち、ＲＸ端子２４２側に配置される。高周波モジュール１００は、基板２００において、抵抗２４Ｒを、ＲＸ端子２４２の位置により近い位置に配置することで、増幅回路１１とＲＸ端子２４２から受信端子Ｐ２４への経路との間の空間に生じる結合をさらに抑制することができる。
同様に、抵抗２５Ｒは、基板２００において、デュプレクサ２５のうちＲＸ端子２５２の位置と、アンプ素子２１４の位置と、の間に配置される。抵抗２５Ｒは、当該間のうち、ＲＸ端子２５２側に配置される。高周波モジュール１００は、基板２００において、抵抗２５Ｒを、ＲＸ端子２５２の位置により近い位置に配置することで、増幅回路１１とＲＸ端子２５２から受信端子Ｐ２５への経路との間の空間に生じる結合をより効果的に抑制することができる。
また、図２（Ｂ）の断面図に示すように、抵抗２５Ｒは、基板２００の厚み方向（Ｚ方向）に延伸するビア導体２６６と内部配線２６５とを介してグランド電極２６１に接続される。グランド電極２６１は、アンプ素子２１４、デュプレクサ２４，２５、及び抵抗２４Ｒ，２５Ｒが実装される基板２００の実装面（上面）と対向する下面に配置される。デュプレクサ２５，ＤＵＰは、各端子が内部配線２６４及びビア導体２６３を介して電極２６２及びグランド電極２６１に接続される。図示は、省略するが、抵抗２４Ｒも、ビア導体と内部配線とを介してグランド電極に接続される。
高周波モジュール１００は、抵抗２４Ｒ及び抵抗２５Ｒがそれぞれグランドに接続されるビア導体２６６に接続されるので、増幅回路１１と経路Ｈ１，Ｈ２との間の空間のうち基板２００の内部においても結合が生じることを抑制することができる。ただし、抵抗２４Ｒ及び抵抗２５Ｒは、それぞれグランドに接続されないビア導体に接続される態様であってもよい。また、抵抗２４Ｒ及び抵抗２５Ｒは、基板２００の上面に実装されるのみで、基板２００の配線パターンに接続されない態様であっても構わない。
次に、図３は、高周波モジュール１００の変形例１に係る高周波モジュール１００Ａの断面図である。変形例１に係る高周波モジュール１００Ａでは、抵抗２５Ｒは、ビア導体２６６Ａのみを介してグランド電極２６１Ａに接続される。
このように、高周波モジュール１００Ａは、内部配線を介さずにビア導体２６６Ａと抵抗２５Ｒとを接続することにより、上述の結合を抑制する効果を高めることができる。
さらに、図３に示すように、ビア導体２６６Ａのみを介して抵抗２５Ｒに接続されるグランド電極２６１Ａは、デュプレクサＤＵＰ等の低域送受信部１０及び高域送受信部２０の各構成が接続されるグランド電極２６１と異なる。これにより、増幅回路１１から出力された送信信号の高調波は、共通の内部配線及び共通のグランド電極を介して受信端子Ｐ２４，Ｐ２５へ漏洩しにくくなる。
上述の例では、結合阻害素子としての抵抗は、デュプレクサ毎に設けられていたが、以下のように、より多くの抵抗を設けてもよい。
図４は、高周波モジュール１００の変形例２に係る高周波モジュール１００Ｂの上面（素子実装面）図である。高周波モジュール１００Ｂは、デュプレクサ２４，２５を含む高域送受信部２０の各デュプレクサと、増幅回路１１とを区画するように、複数の抵抗２０Ｒが配置される点において高周波モジュール１００と相違する。
図４に示すように、複数の抵抗２０Ｒは、Ｙ方向に沿って配列される。これにより、増幅回路１１と、デュプレクサ２４，２５を介したメインスイッチ２６から受信端子Ｐ２４，Ｐ２５への経路Ｈ１，Ｈ２と間の空間に結合がさらに生じにくくなる。
１０…低域送受信部
１１…増幅回路
１２…整合回路
１３…サブスイッチ
１４，１５…デュプレクサ
１６…メインスイッチ
２０…高域送受信部
２０Ｒ…抵抗
２１…増幅回路
２２…整合回路
２３…サブスイッチ
２４，２５…デュプレクサ
２４Ｒ，２５Ｒ…抵抗
２６…メインスイッチ
１００，１００Ａ，１００Ｂ…高周波モジュール
２００…基板
２１１…ＩＣ
２１３…制御ＩＣ
２１４…アンプ素子
２１２，２１５…チップ素子
２１７，２１９…スイッチＩＣ
２４１，２５１…ＴＸ端子
２４２，２５２…ＲＸ端子
２６１，２６１Ａ…グランド電極
２６２…電極
２６３，２６６，２６６Ａ…ビア導体
２６４，２６５…内部配線

Claims (9)

  1. 基板と、前記基板に配置され第１帯域内の信号を送受信する第１送受信部と、前記基板に配置され、前記第１帯域よりも周波数が高い第２帯域内の信号を送受信する第２送受信部と、を備える高周波モジュールであって、
    前記第１送受信部は、前記第１帯域内の送信信号を増幅する第１増幅回路を有し、
    前記第２送受信部は、前記第２帯域内の送信信号と受信信号とを分波し、前記第２帯域内の受信信号を処理する受信回路に電気的に接続される第２分波回路を有し、
    前記基板は、前記第１増幅回路と前記第２分波回路との間に配置され、前記第１増幅回路と前記第２分波回路との結合を阻害する結合阻害素子をさらに備え、
    前記第１送受信部及び前記第２送受信部は、前記第１帯域内の信号と前記第２帯域内の信号とを同時に送受信するキャリアアグリゲーションを行う、
    高周波モジュール。
  2. 前記第１送受信部は、前記第１帯域内の信号を送受信する第１アンテナ端子を有し、
    前記第２送受信部は、前記第１アンテナ端子とは異なるアンテナ端子であって、前記第２帯域内の信号を送受信する第２アンテナ端子を有し、
    前記第１送受信部及び前記第２送受信部は、前記キャリアアグリゲーションを行う場合に、前記第１アンテナ端子及び前記第２アンテナ端子から、前記第１帯域内の信号及び前記第２帯域内の信号を同時に送受信する、
    請求項１に記載の高周波モジュール。
  3. 前記第１送受信部は、前記第１帯域内の送信信号と受信信号とを分波し、前記第１帯域内の受信信号を処理する受信回路に電気的に接続される第１分波回路を有し、
    前記第１分波回路は、前記第１帯域内の受信信号を処理する受信回路に電気的に接続される第１受信端子を有し、前記第１アンテナ端子から入力される前記第１帯域内の受信信号を前記第１受信端子へ出力し、前記第１増幅回路で増幅された前記第１帯域内の送信信号を前記第１アンテナ端子へ出力し、
    前記第２分波回路は、前記第２帯域内の受信信号を処理する受信回路に電気的に接続される第２受信端子を有し、前記第２アンテナ端子から入力される前記第２帯域内の受信信号を前記第２受信端子へ出力し、第２増幅回路で増幅された前記第２帯域内の送信信号を前記第２アンテナ端子へ出力する、
    請求項２に記載の高周波モジュール。
  4. 前記結合阻害素子は、抵抗、インダクタ、又はキャパシタの少なくともいずれかである、
    請求項１〜３のいずれかに記載の高周波モジュール。
  5. 前記結合阻害素子は、チップ素子である、請求項１〜４のいずれか１項に記載の高周波モジュール。
  6. 前記結合阻害素子は、前記基板の厚み方向に延伸するビア導体を介して前記基板のグランドに接続される、
    請求項１〜５のいずれかに記載の高周波モジュール。
  7. 前記基板は、前記結合阻害素子が実装される第１面と、前記第１面に対向する第２面とを有し、
    前記基板は、前記第２面に複数のグランド電極をさらに備え、
    前記結合阻害素子は、前記ビア導体のみを介して前記グランド電極に接続される、
    請求項６に記載の高周波モジュール。
  8. 前記結合阻害素子が前記ビア導体のみを介して接続される前記グランド電極は、前記基板において、前記第１送受信部のグランド及び前記第２送受信部のグランドから電気的に分離される、
    請求項７に記載の高周波モジュール。
  9. 前記結合阻害素子は、ゼロオームの抵抗チップである、
    請求項７又は８に記載の高周波モジュール。
JP2016566097A 2014-12-25 2015-12-09 高周波モジュール Active JP6432608B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014261517 2014-12-25
JP2014261517 2014-12-25
PCT/JP2015/084487 WO2016104145A1 (ja) 2014-12-25 2015-12-09 高周波モジュール

Publications (2)

Publication Number Publication Date
JPWO2016104145A1 JPWO2016104145A1 (ja) 2017-08-31
JP6432608B2 true JP6432608B2 (ja) 2018-12-05

Family

ID=56150175

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016566097A Active JP6432608B2 (ja) 2014-12-25 2015-12-09 高周波モジュール

Country Status (4)

Country Link
US (1) US10262875B2 (ja)
JP (1) JP6432608B2 (ja)
CN (1) CN107113018B (ja)
WO (1) WO2016104145A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108269791B (zh) * 2018-02-06 2023-12-08 深圳市傲科光电子有限公司 混合印刷电路板
JP6954186B2 (ja) * 2018-03-05 2021-10-27 株式会社村田製作所 フィルタ装置、高周波フロントエンド回路および通信装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004260739A (ja) * 2003-02-27 2004-09-16 Ngk Spark Plug Co Ltd 高周波スイッチモジュール及びそれを用いた無線電話通信装置
JP2005244336A (ja) * 2004-02-24 2005-09-08 Kyocera Corp 電子回路モジュール
JP4521602B2 (ja) * 2005-06-06 2010-08-11 ルネサスエレクトロニクス株式会社 マルチモード高周波回路
JP2007124202A (ja) 2005-10-27 2007-05-17 Kyocera Corp 高周波モジュールおよび無線通信装置
JP2007242695A (ja) * 2006-03-06 2007-09-20 Alps Electric Co Ltd 高周波ユニット
US20110136554A1 (en) * 2009-12-09 2011-06-09 Joshua Kwan Ho Wong Mobile communication device with rf-capable flex cable
US8983384B2 (en) * 2012-10-30 2015-03-17 Qualcomm Incorporated Apparatus and method for extending Bluetooth device range

Also Published As

Publication number Publication date
US10262875B2 (en) 2019-04-16
WO2016104145A1 (ja) 2016-06-30
CN107113018A (zh) 2017-08-29
CN107113018B (zh) 2019-10-18
JPWO2016104145A1 (ja) 2017-08-31
US20170301561A1 (en) 2017-10-19

Similar Documents

Publication Publication Date Title
JP6057024B2 (ja) 高周波モジュール
US9985681B2 (en) Front end circuit, module, and communication device
JP5451645B2 (ja) デュプレクサモジュール
US10148249B2 (en) High frequency circuit and communication apparatus
US11265028B2 (en) Radio frequency module and communication device
JP6957561B2 (ja) モジュール
WO2018116961A1 (ja) 高周波スイッチ及び通信装置
US10057902B2 (en) Module with duplexers and filters
WO2014169954A1 (en) Circuit arrangement
US11545961B2 (en) Multiplexer and communication apparatus
JP5304272B2 (ja) デュプレクサモジュール
JP6432608B2 (ja) 高周波モジュール
US10320364B2 (en) Radio-frequency module
JP6365795B2 (ja) 高周波モジュール
WO2018123913A1 (ja) 高周波モジュール、送受信モジュールおよび通信装置
WO2017189426A1 (en) Multiplexer circuit for tx carrier aggregation
US10812047B2 (en) Elastic wave filter apparatus
JP6798521B2 (ja) マルチプレクサ、高周波フロントエンド回路および通信装置
US11881844B2 (en) Multiplexer
CN110476355B (zh) 多工器、高频前端电路以及通信装置
JP6919664B2 (ja) マルチプレクサおよび通信装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170502

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170502

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180910

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181009

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181022

R150 Certificate of patent or registration of utility model

Ref document number: 6432608

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150