WO2014114019A1 - 一种薄膜晶体管结构、液晶显示装置、及薄膜晶体管的制造方法 - Google Patents
一种薄膜晶体管结构、液晶显示装置、及薄膜晶体管的制造方法 Download PDFInfo
- Publication number
- WO2014114019A1 WO2014114019A1 PCT/CN2013/071918 CN2013071918W WO2014114019A1 WO 2014114019 A1 WO2014114019 A1 WO 2014114019A1 CN 2013071918 W CN2013071918 W CN 2013071918W WO 2014114019 A1 WO2014114019 A1 WO 2014114019A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- metal layer
- region
- layer
- area
- active layer
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 48
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 24
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000000034 method Methods 0.000 title claims description 11
- 229910052751 metal Inorganic materials 0.000 claims abstract description 138
- 239000002184 metal Substances 0.000 claims abstract description 138
- 239000000463 material Substances 0.000 claims abstract description 24
- 229910052738 indium Inorganic materials 0.000 claims description 10
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 10
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 claims description 9
- 229910001195 gallium oxide Inorganic materials 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 6
- 238000009413 insulation Methods 0.000 abstract description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 abstract description 3
- 239000011787 zinc oxide Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 163
- 238000005530 etching Methods 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000003486 chemical etching Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 241000273930 Brevoortia tyrannus Species 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Liquid Crystal (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
Abstract
一种薄膜晶体管结构，包括第一金属层（10），所述第一金属层（10）上设有绝缘层（20），所述绝缘层（20）表面在所述第一金属层（10）正上方对应区域设有氧化铟镓锌材质的有源层（60），所述有源层（60）的表面铺设有第二金属层（30），所述第二金属层（30）在所述有源层（60）的上表面设有缺口（64），所述有源层（60）的上表面在所述缺口（64）区域设有凹槽（70）。
Description
一种薄膜晶体管结构、 液晶显示装置、 及薄膜晶体管的制造方法
【技术领域】
本发明涉及液晶显示领域， 更具体的说， 涉及一种薄膜晶体管结构、 液晶 显示装置及一种制造方法。
【背景技术】
现有的液晶面板多采用薄膜晶体管 （TFT )来控制液晶分子的偏转。 如图 1所示， 传统 TFT制作工艺是在玻璃基板上依次形成 TFT的闸极 GD、 源极 SD 和漏极 DD, 源极和漏极之间通过有源层连接， 通常有源层的材质选用非晶质硅 (p-Si, 图中 N+/a-Si所示)材质。 随着技术的发展， 研究人员开始用氧化铟镓辞 ( Indium Gallium Zinc Oxide , 筒称 IGZO )作为有源层材料， 用于替代 N+/a-Si (如图 2所示）。 IGZO与非晶质硅材料相比， IGZO能够缩小 TFT尺寸， 将筒 单的外部电路整合至面板之中， 使移动装置更轻薄， 耗电量也降至之前的三分 之二； IGZO还可提高液晶面板画素的开口率， 较易实现高精细化， 电子迁移率 快 20到 30倍， 可以大大降低液晶屏幕的响应时间。
但在实际使用过程中， 采用 IGZO的 TFT的特性效率并不理想。 如图 3所 示， 中间电流随电压緩慢上升， 需超过 10伏特才可得到大于 10-6的电流值。 通 常定义电压值 10伏特为 Ion(TFT导通时的电流值）， 负 5伏特为 Ioff (TFT关闭 时的电流值）， Ion/Ioff 大于 10—6 才认定为可以应用在 TFT器件中， 而图 3中的 Ion/Ioff 小于 10—3, 使得现有的 IGZO的 TFT特性效率并不高。
【发明内容】
本发明所要解决的技术问题是提供一种可以提升 IGZO的 TFT特性效率的 一种薄膜晶体管结构、 液晶显示装置及一种制造方法。
本发明的目的是通过以下技术方案来实现的：
一种薄膜晶体管结构， 包括第一金属层， 所述第一金属层上设有绝缘层，
所述绝缘层表面在所述第一金属层正上方对应区域设有氧化铟镓辞材质的有源 层， 所述有源层的表面铺设有第二金属层， 所述第二金属层在所述有源层的上 表面设有缺口， 所述有源层的上表面在所述缺口区域设有凹槽。
进一步的， 所述第二金属层以缺口为界， 缺口一端形成薄膜晶体管的源极 金属层， 缺口另一端形成薄膜晶体管的漏极金属层； 所述有源层包括与源极金 属层接触的第一区； 与漏极金属层接触的第二区； 连接第一区和第二区的第三 区； 所述第一区和第二区的厚度一致， 所述第三区的厚度小于第一区和第二区； 所述第一区跟缺口的一端平齐； 所述第二区跟缺口的另一端平齐； 所述第三区 的上表面和第一区、 第二区与缺口平齐的侧面组成所述凹槽。 此为一种具体的 有源层结构， 由于有源层的第一区和第二区分别跟缺口的一端平齐， 这样凹槽 的形状就跟缺口保持一致， 在制造过程中就能以源极金属层和漏极金属层为掩 体， 直接从缺口处蚀刻出凹槽， 无须额外制作光罩， 降低了制造成本。
进一步的， 所述源极金属层包括覆盖在所述绝缘层表面的第一连接部， 与 第一连接部并跟所述有源层第一区侧面接触的第二连接部， 覆盖在所述有源层 第一区上表面并与第二连接部连接的第三连接部； 所述漏极金属层包括覆盖在 所述绝缘层表面的第四连接部， 与第四连接部并跟所述有源层第二区侧面接触 的第五连接部， 覆盖在所述有源层第二区上表面并与第五连接部连接的第六连 接部。 此为一种具体的源极金属层和漏极金属层结构。
进一步的， 所述凹槽的深度为所述第一区厚度的 0.1% ~ 95%。 所述凹槽的 深度为有源层上表面和凹槽底部之间的距离。 此为一种凹槽深度的取值范围。 只要超出 0.1%, 即可去除有源层中大部分材质不纯的表面物质， 同时又留有足 够的有源层， 达到较优的 TFT特性。
进一步的， 所述凹槽的深度为所述第一区厚度的 0.2% ~ 55%。 此为凹槽深 度优选的取值范围。 在此范围内， 可以基本保证可以完全去除有源层中材质不 纯的表面物质， 同时又留有足够的有源层， 达到较优的 TFT特性。
进一步的， 所述第二金属层表面及缺口和凹槽内覆盖有配向层。 配向层可
以对液晶分子的方向进行初始定位。
进一步的， 所述配向层在漏极金属层表面覆盖有透明电极。 透明电极跟缺 口一端的第二金属层电连接， 用于控制液晶分子的偏转角度。
进一步的， 所述第二金属层以缺口为界， 缺口一端形成薄膜晶体管的源极 金属层， 缺口另一端形成薄膜晶体管的漏极金属层； 所述有源层包括与源极金 属层接触的第一区； 与漏极金属层接触的第二区； 连接第一区和第二区的第三 区； 所述第一区和第二区的厚度一致， 所述第三区的厚度小于第一区和第二区； 所述第一区跟缺口的一端平齐； 所述第二区跟缺口的另一端平齐； 所述第三区 的上表面和第一区、 第二区与缺口平齐的侧面组成所述凹槽； 所述凹槽的深度 为所述第一区厚度的 0.1% ~ 95%; 所述第二金属层表面及缺口和凹槽内覆盖有 配向层； 配向层在漏极金属层对应的表面覆盖有跟所述漏极金属层电连接的透 明电极； 所述源极金属层包括覆盖在所述绝缘层表面的第一连接部， 与第一连 接部并跟所述有源层第一区侧面接触的第二连接部， 覆盖在所述有源层第一区 上表面并与第二连接部连接的第三连接部； 所述漏极金属层包括覆盖在所述绝 缘层表面的第四连接部， 与第四连接部并跟所述有源层第二区侧面接触的第五 连接部， 覆盖在所述有源层第二区上表面并与第五连接部连接的第六连接部。
一种液晶显示装置， 包括本发明所述的一种薄膜晶体管结构。
一种薄膜晶体管的制作方法， 包括步骤：
A、 在基板上依次形成第一金属层、 绝缘层、 氧化铟镓辞材质的有源层和覆 盖在所述有源层表面的源极金属层和漏极金属层， 所述源极金属层和漏极金属 层在有源层的上表面之间形成有缺口；
B: 以源极金属层和漏极金属层为掩体， 在有源层上表面蚀刻出凹槽。
发明人研究发现， 现有 IGZO的 TFT制程是在 IGZO材质的有源层上面通 过溅渡等方式铺设第二金属层， 然后再通过化学蚀刻的方式在有源层层上方蚀 刻出缺口， 将第二金属层一分为二， 形成 TFT的源极金属层和漏极金属层； 在 第二金属层铺设到有源层的时候，跟有源层表层的 IGZO结合，使得有源层的材
质不纯， 造成 TFT的特性效率不佳。 本发明由于在缺口处进行进一步的蚀刻， 在有源层的表面蚀刻出凹槽， 这样就去除了有源层中材质不纯的表面物质， 提 高了整个有源层材质的纯度， 从而提高了 TFT的特性效率。
【附图说明】
图 1是现有技术采用非晶硅材质的薄膜晶体管结构示意图；
图 2是现有技术采用氧化铟镓辞材质的薄膜晶体管结构示意图；
图 3是现有技术采用氧化铟镓辞材质的薄膜晶体管的特性曲线示意图； 图 4是本发明实施例薄膜晶体管的结构示意图；
图 5是本发明实施例薄膜晶体管的特性曲线示意图；
图 6是本发明实施例方法示意图。
【具体实施方式】
一种液晶显示装置， 包括一种薄膜晶体管结构。 薄膜晶体管结构包括第一 金属层， 第一金属层上设有绝缘层， 绝缘层表面在第一金属层正上方对应区域 设有氧化铟镓辞材质的有源层， 有源层的表面铺设有第二金属层， 第二金属层 在有源层的上表面设有缺口， 有源层的上表面在缺口区域设有 槽。
发明人研究发现， 现有 IGZO的 TFT制程是在 IGZO材质的有源层上面通 过溅渡等方式铺设第二金属层， 然后再通过化学蚀刻的方式在有源层层上方蚀 刻出缺口， 将第二金属层一分为二， 形成 TFT的源极金属层和漏极金属层； 在 第二金属层铺设到有源层的时候，跟有源层表层的 IGZO结合，使得有源层的材 质不纯， 造成 TFT的特性效率不佳。 本发明由于在缺口处进行进一步的蚀刻， 在有源层的表面蚀刻出凹槽， 这样就去除了有源层中材质不纯的表面物质， 提 高了整个有源层材质的纯度， 从而提高了 TFT的特性效率。
下面结合附图和较佳的实施例对本发明作进一步说明。
如图 4所示， 薄膜晶体管结构包括覆盖在基板 91上的第一金属层（GD )
10 (即薄膜晶体管的闸极金属层）， 第一金属层（GD) 10上设有绝缘层（GI) 20, 绝缘层（GI) 20表面在第一金属层（GD) 10正上方对应区域设有氧化铟 镓辞材质的有源层（IGZO) 60, 有源层（IGZO) 60 的表面铺设有第二金属层 30, 第二金属层 30在有源层（ IGZO ) 60的上表面设有缺口 64,有源层（ IGZO ) 60的上表面在缺口 64区域设有凹槽 70。 第二金属层 30以缺口 64为界， 缺口 64一端形成薄膜晶体管的源极金属层（SD) 40, 缺口 64另一端形成薄膜晶体 管的漏极金属层（DD) 50; 有源层（IGZO) 60包括与源极金属层（ SD ) 40接 触的第一区 61; 与漏极金属层（DD) 50接触的第二区 62; 连接第一区 61和第 二区 62的第三区 63; 第一区 61和第二区 62的厚度一致， 第三区 63的厚度小 于第一区 61和第二区 62; 第一区 61跟缺口 64的一端平齐； 第二区 62跟缺口 64的另一端平齐； 第三区 63的上表面和第一区 61、 第二区 62与缺口 64平齐 的侧面组成凹槽 70; 凹槽 70的深度为第一区 61厚度的 0.1% ~ 95%, 优选取值 范围 0.2% ~ 55%;
第二金属层 30表面及缺口 64和凹槽 70内覆盖有配向层（PV) 80; 配向层 (PV) 80 在漏极金属层（DD) 50 对应的表面覆盖有跟漏极金属层（DD) 50 电连接的透明电极（ITO) 90; 源极金属层（SD) 40 包括覆盖在绝缘层（GI) 20表面的第一连接部 41, 与第一连接部 41并跟有源层（IGZO) 60第一区 61 侧面接触的第二连接部 42, 覆盖在有源层（IGZO) 60第一区 61上表面并与第 二连接部 42连接的第三连接部 43;漏极金属层（ DD )50包括覆盖在绝缘层（ GI ) 20表面的第四连接部 51, 与第四连接部 51并跟有源层（IGZO) 60第二区 62 侧面接触的第五连接部 52, 覆盖在有源层（ IGZO ) 60第二区 62上表面并与第 五连接部 52连接的第六连接部 53。 配向层（PV) 80可以对液晶分子的方向进 行初始定位。 透明电极（ ITO ) 90跟 TFT的漏极金属层（ DD ) 50电连接， 用于 控制液晶分子的偏转角度。
本实施例中， 有源层（IGZO) 60的第一区 61和第二区 62分别跟缺口 64 的一端平齐， 这样凹槽 70的形状就跟缺口 64保持一致， 在制造过程中就能以
源极金属层（ SD ) 40和漏极金属层（ DD ) 50为掩体， 直接从缺口 64处蚀刻出 凹槽 70, 无须额外制作光罩， 降低了制造成本。 本发明的基板可以采用玻璃或 其他透明材料； 蚀刻方式可以采用化学蚀刻和物理蚀刻等现有的成熟技术。
图 5所示为采用本发明的去除了有源层中材质不纯的表面物质后的 TFT的 特性曲线示意图， TFT的闸极电压从 0伏特到 10伏特的时候， 电流随电压快速 上升,斜率陡峭，在较短的电压范围内, TFT就可得到较大的电流值,用以驱动液晶 显示屏幕， 因此实施了本发明技术方案以后， TFT的特性效率有了明显的提升。
如图 6所示， 本发明还公开了一种薄膜晶体管的制作方法， 包括步骤： A、 在基板上依次形成第一金属层、 绝缘层、 氧化铟镓辞材质的有源层和覆 盖在有源层表面的源极金属层和漏极金属层， 源极金属层和漏极金属层在有源 层的上表面之间形成有缺口；
B: 以源极金属层和漏极金属层为掩体， 在有源层上表面蚀刻出凹槽。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明， 不 能认定本发明的具体实施只局限于这些说明。 对于本发明所属技术领域的普通 技术人员来说， 在不脱离本发明构思的前提下， 还可以做出若干筒单推演或替 换， 都应当视为属于本发明的保护范围。
Claims
1、 一种薄膜晶体管结构， 包括第一金属层，
所述第一金属层上设有绝缘层， 所述绝缘层表面在所述第一金属层正上方 对应区域设有氧化铟镓辞材质的有源层， 所述有源层的表面铺设有第二金属层， 所述第二金属层在所述有源层的上表面设有缺口， 所述有源层的上表面在所述 缺口区域设有凹槽。
2、 如权利要求 1所述的一种薄膜晶体管结构， 其中， 所述第二金属层表面 及缺口和凹槽内覆盖有配向层。
3、 权利要求 2所述的一种薄膜晶体管结构， 其中， 所述配向层在漏极金属 层表面覆盖有透明电极。
4、 如权利要求 1所述的一种薄膜晶体管结构， 其中， 所述第二金属层以缺 口为界， 缺口一端形成薄膜晶体管的源极金属层， 缺口另一端形成薄膜晶体管 的漏极金属层； 所述有源层包括与源极金属层接触的第一区； 与漏极金属层接 触的第二区； 与所述缺口对应的第三区， 所述第三区的形状跟所述缺口形状一 致； 所述第一区和第二区的厚度一致， 所述第三区的厚度小于第一区和第二区。
5、 如权利要求 4所述的一种薄膜晶体管结构， 其中， 所述源极金属层包括 覆盖在所述绝缘层表面的第一连接部， 与第一连接部并跟所述有源层第一区侧 面接触的第二连接部， 覆盖在所述有源层第一区上表面并与第二连接部连接的 第三连接部； 所述漏极金属层包括覆盖在所述绝缘层表面的第四连接部， 与第 四连接部并跟所述有源层第二区侧面接触的第五连接部， 覆盖在所述有源层第 二区上表面并与第五连接部连接的第六连接部。
6、 如权利要求 5所述的一种薄膜晶体管结构， 其中， 所述第二金属层表面 及缺口和凹槽内覆盖有配向层。
7、 权利要求 6所述的一种薄膜晶体管结构， 其中， 所述配向层在漏极金属 层表面覆盖有透明电极。
8、 如权利要求 4所述的一种薄膜晶体管结构， 其中， 所述凹槽的深度为所 述有源层最大厚度的 0.1% ~ 95%。
9、 如权利要求 8所述的一种薄膜晶体管结构， 其中， 所述凹槽的深度为所 述第一区厚度的 0.2% ~ 55%。
10、 如权利要求 1 所述的一种薄膜晶体管结构， 其中， 所述第二金属层以 缺口为界， 缺口一端形成薄膜晶体管的源极金属层， 缺口另一端形成薄膜晶体 管的漏极金属层；
所述有源层包括与源极金属层接触的第一区； 与漏极金属层接触的第二区； 连接第一区和第二区的第三区； 所述第一区和第二区的厚度一致， 所述第三区 的厚度小于第一区和第二区； 所述第一区跟缺口的一端平齐； 所述第二区跟缺 口的另一端平齐； 所述第三区的上表面和第一区、 第二区与缺口平齐的侧面组 成所述凹槽； 所述凹槽的深度为所述第一区厚度的 0.1% ~ 95%;
所述第二金属层表面及缺口和凹槽内覆盖有配向层； 配向层在漏极金属层 对应的表面覆盖有跟所述漏极金属层电连接的透明电极；
所述源极金属层包括覆盖在所述绝缘层表面的第一连接部， 与第一连接部 并跟所述有源层第一区侧面接触的第二连接部， 覆盖在所述有源层第一区上表 面并与第二连接部连接的第三连接部； 所述漏极金属层包括覆盖在所述绝缘层 表面的第四连接部， 与第四连接部并跟所述有源层第二区侧面接触的第五连接 部， 覆盖在所述有源层第二区上表面并与第五连接部连接的第六连接部。
11、 一种液晶显示装置， 包括一种薄膜晶体管结构；
所述薄膜晶体管结构包括第一金属层， 所述第一金属层上设有绝缘层， 所 述绝缘层表面在所述第一金属层正上方对应区域设有氧化铟镓辞材质的有源 层， 所述有源层的表面铺设有第二金属层， 所述第二金属层在所述有源层的上 表面设有缺口， 所述有源层的上表面在所述缺口区域设有凹槽。
12、 如权利要求 11所述的一种液晶显示装置， 其中， 所述第二金属层以缺 口为界， 缺口一端形成薄膜晶体管的源极金属层， 缺口另一端形成薄膜晶体管
的漏极金属层； 所述有源层包括与源极金属层接触的第一区； 与漏极金属层接 触的第二区； 与所述缺口对应的第三区， 所述第三区的形状跟所述缺口形状一 致； 所述第一区和第二区的厚度一致， 所述第三区的厚度小于第一区和第二区。
13、 如权利要求 12所述的一种液晶显示装置， 其中， 所述源极金属层包括 覆盖在所述绝缘层表面的第一连接部， 与第一连接部并跟所述有源层第一区侧 面接触的第二连接部， 覆盖在所述有源层第一区上表面并与第二连接部连接的 第三连接部； 所述漏极金属层包括覆盖在所述绝缘层表面的第四连接部， 与第 四连接部并跟所述有源层第二区侧面接触的第五连接部， 覆盖在所述有源层第 二区上表面并与第五连接部连接的第六连接部。
14、 如权利要求 12所述的一种液晶显示装置 , 其中， 所述 槽的深度为所 述有源层最大厚度的 0.1% ~ 95%。
15、 如权利要求 14所述的一种液晶显示装置 , 其中， 所述 槽的深度为所 述第一区厚度的 0.2% ~ 55%。
16、 如权利要求 11所述的一种液晶显示装置， 其中， 所述第二金属层表面 及缺口和凹槽内覆盖有配向层。
17、 权利要求 16所述的一种液晶显示装置， 其中， 所述配向层在漏极金属 层表面覆盖有透明电极。
18、 如权利要求 11所述的一种液晶显示装置， 其中， 所述第二金属层以缺 口为界， 缺口一端形成薄膜晶体管的源极金属层， 缺口另一端形成薄膜晶体管 的漏极金属层；
所述有源层包括与源极金属层接触的第一区； 与漏极金属层接触的第二区； 连接第一区和第二区的第三区； 所述第一区和第二区的厚度一致， 所述第三区 的厚度小于第一区和第二区； 所述第一区跟缺口的一端平齐； 所述第二区跟缺 口的另一端平齐； 所述第三区的上表面和第一区、 第二区与缺口平齐的侧面组 成所述凹槽； 所述凹槽的深度为所述第一区厚度的 0.1% ~ 95%;
所述第二金属层表面及缺口和凹槽内覆盖有配向层； 配向层在漏极金属层
对应的表面覆盖有跟所述漏极金属层电连接的透明电极；
所述源极金属层包括覆盖在所述绝缘层表面的第一连接部， 与第一连接部 并跟所述有源层第一区侧面接触的第二连接部， 覆盖在所述有源层第一区上表 面并与第二连接部连接的第三连接部； 所述漏极金属层包括覆盖在所述绝缘层 表面的第四连接部， 与第四连接部并跟所述有源层第二区侧面接触的第五连接 部， 覆盖在所述有源层第二区上表面并与第五连接部连接的第六连接部。
19、 一种薄膜晶体管的制作方法， 包括步骤：
A、 在基板上依次形成第一金属层、 绝缘层、 氧化铟镓辞材质的有源层和覆 盖在所述有源层表面的源极金属层和漏极金属层， 所述源极金属层和漏极金属 层在有源层的上表面之间形成有缺口；
B: 以源极金属层和漏极金属层为掩体， 在有源层上表面蚀刻出凹槽。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/824,346 US20140204305A1 (en) | 2013-01-23 | 2013-02-27 | Tft structure, lcd device, and method for manufacturing tft |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310025057.2 | 2013-01-23 | ||
| CN201310025057.2A CN103094353B (zh) | 2013-01-23 | 2013-01-23 | 一种薄膜晶体管结构、液晶显示装置及一种制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2014114019A1 true WO2014114019A1 (zh) | 2014-07-31 |
Family
ID=48206715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/CN2013/071918 WO2014114019A1 (zh) | 2013-01-23 | 2013-04-15 | 一种薄膜晶体管结构、液晶显示装置、及薄膜晶体管的制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20140204305A1 (zh) |
| CN (1) | CN103094353B (zh) |
| WO (1) | WO2014114019A1 (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9502242B2 (en) | 2014-02-05 | 2016-11-22 | Applied Materials, Inc. | Indium gallium zinc oxide layers for thin film transistors |
| TWI581317B (zh) * | 2014-11-14 | 2017-05-01 | 群創光電股份有限公司 | 薄膜電晶體基板及具備該薄膜電晶體基板之顯示面板 |
| CN105655344B (zh) * | 2014-11-14 | 2019-02-05 | 群创光电股份有限公司 | 薄膜晶体管基板及具备该薄膜晶体管基板的显示面板 |
| CN108474986B (zh) * | 2016-09-21 | 2022-07-05 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、具有该薄膜晶体管的显示基板和显示面板 |
| CN208848908U (zh) * | 2018-09-13 | 2019-05-10 | 惠科股份有限公司 | 一种阵列基板及显示面板 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101640221A (zh) * | 2008-07-31 | 2010-02-03 | 株式会社半导体能源研究所 | 半导体装置以及半导体装置的制造方法 |
| US20100084649A1 (en) * | 2008-10-08 | 2010-04-08 | Hyun-Sik Seo | Oxide thin film transistor and method of fabricating the same |
| CN101882630A (zh) * | 2008-09-01 | 2010-11-10 | 株式会社半导体能源研究所 | 半导体装置及半导体装置的制造方法 |
| CN102160184A (zh) * | 2008-09-19 | 2011-08-17 | 株式会社半导体能源研究所 | 显示装置 |
| CN102160183A (zh) * | 2008-09-17 | 2011-08-17 | 夏普株式会社 | 半导体装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7071037B2 (en) * | 2001-03-06 | 2006-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR100692685B1 (ko) * | 2003-12-29 | 2007-03-14 | 비오이 하이디스 테크놀로지 주식회사 | 반사투과형 액정표시장치용 어레이 기판 및 그의 제조 방법 |
| US7947981B2 (en) * | 2007-01-30 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US8759820B2 (en) * | 2010-08-20 | 2014-06-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
-
2013
- 2013-01-23 CN CN201310025057.2A patent/CN103094353B/zh active Active
- 2013-02-27 US US13/824,346 patent/US20140204305A1/en not_active Abandoned
- 2013-04-15 WO PCT/CN2013/071918 patent/WO2014114019A1/zh active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101640221A (zh) * | 2008-07-31 | 2010-02-03 | 株式会社半导体能源研究所 | 半导体装置以及半导体装置的制造方法 |
| CN101882630A (zh) * | 2008-09-01 | 2010-11-10 | 株式会社半导体能源研究所 | 半导体装置及半导体装置的制造方法 |
| CN102160183A (zh) * | 2008-09-17 | 2011-08-17 | 夏普株式会社 | 半导体装置 |
| CN102160184A (zh) * | 2008-09-19 | 2011-08-17 | 株式会社半导体能源研究所 | 显示装置 |
| US20100084649A1 (en) * | 2008-10-08 | 2010-04-08 | Hyun-Sik Seo | Oxide thin film transistor and method of fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103094353A (zh) | 2013-05-08 |
| US20140204305A1 (en) | 2014-07-24 |
| CN103094353B (zh) | 2016-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9716108B2 (en) | Thin film transistor and fabrication method thereof, array substrate, and display device | |
| WO2016033840A1 (zh) | Tft背板结构及其制作方法 | |
| WO2016033837A1 (zh) | Tft背板结构及其制作方法 | |
| WO2016165187A1 (zh) | 双栅极氧化物半导体tft基板的制作方法及其结构 | |
| WO2014114019A1 (zh) | 一种薄膜晶体管结构、液晶显示装置、及薄膜晶体管的制造方法 | |
| TWI590423B (zh) | 顯示裝置 | |
| TWI478344B (zh) | 電晶體與其製造方法 | |
| US9705008B2 (en) | Manufacturing method and structure of oxide semiconductor TFT substrate | |
| WO2013127337A1 (zh) | 氧化物半导体薄膜晶体管及其制造方法与显示装置 | |
| US9305940B2 (en) | Thin film transistor having an active pattern and a source metal pattern with taper angles | |
| US10121883B2 (en) | Manufacturing method of top gate thin-film transistor | |
| US20170194500A1 (en) | Thin-Film Transistor and Method for Forming the Same | |
| US10629746B2 (en) | Array substrate and manufacturing method thereof | |
| CN108122759B (zh) | 薄膜晶体管及其制作方法、阵列基板及显示装置 | |
| WO2014114018A1 (zh) | 一种薄膜晶体管结构、液晶显示装置和一种制造方法 | |
| WO2020019606A1 (zh) | Tft阵列基板及其制作方法 | |
| US8912542B2 (en) | TFT structure and LCD device | |
| US9793411B2 (en) | Manufacturing method and structure of oxide semiconductor TFT substrate | |
| TWI409957B (zh) | 含氧半導體薄膜電晶體之製作方法及顯示裝置之製作方法 | |
| KR20140144566A (ko) | 디스플레이 장치의 화소 소자로 사용되는 산화물 반도체 트랜지스터 및 이의 제조 방법 | |
| WO2022120746A1 (zh) | 阵列基板及其制作方法和显示面板 | |
| TWI401750B (zh) | 薄膜電晶體及其製造方法 | |
| WO2016026179A1 (zh) | 氧化物半导体tft基板的制作方法及其结构 | |
| CN109904173A (zh) | 一种显示面板、显示面板的制造方法和显示装置 | |
| CN203103310U (zh) | 一种薄膜晶体管结构、液晶面板和液晶显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WWE | Wipo information: entry into national phase |
Ref document number: 13824346 Country of ref document: US |
|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 13872293 Country of ref document: EP Kind code of ref document: A1 |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 13872293 Country of ref document: EP Kind code of ref document: A1 |